Timing Analyzer report for Breakout
Sun Jul  6 11:05:41 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 100C Model Setup: 'sync:u_SYNC|sync[1]'
 14. Slow 1200mV 100C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 100C Model Hold: 'sync:u_SYNC|sync[1]'
 16. Slow 1200mV 100C Model Metastability Summary
 17. Slow 1200mV -40C Model Fmax Summary
 18. Slow 1200mV -40C Model Setup Summary
 19. Slow 1200mV -40C Model Hold Summary
 20. Slow 1200mV -40C Model Recovery Summary
 21. Slow 1200mV -40C Model Removal Summary
 22. Slow 1200mV -40C Model Minimum Pulse Width Summary
 23. Slow 1200mV -40C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 24. Slow 1200mV -40C Model Setup: 'sync:u_SYNC|sync[1]'
 25. Slow 1200mV -40C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV -40C Model Hold: 'sync:u_SYNC|sync[1]'
 27. Slow 1200mV -40C Model Metastability Summary
 28. Fast 1200mV -40C Model Setup Summary
 29. Fast 1200mV -40C Model Hold Summary
 30. Fast 1200mV -40C Model Recovery Summary
 31. Fast 1200mV -40C Model Removal Summary
 32. Fast 1200mV -40C Model Minimum Pulse Width Summary
 33. Fast 1200mV -40C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 34. Fast 1200mV -40C Model Setup: 'sync:u_SYNC|sync[1]'
 35. Fast 1200mV -40C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 36. Fast 1200mV -40C Model Hold: 'sync:u_SYNC|sync[1]'
 37. Fast 1200mV -40C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv n40c Model)
 42. Signal Integrity Metrics (Slow 1200mv 100c Model)
 43. Signal Integrity Metrics (Fast 1200mv n40c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; Breakout                                               ;
; Device Family         ; Cyclone IV GX                                          ;
; Device Name           ; EP4CGX150DF27I7                                        ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 2.40        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  69.2%      ;
;     Processor 3            ;  60.0%      ;
;     Processor 4            ;   1.8%      ;
;     Processors 5-16        ;   0.7%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; clock                                                ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                        ; { clock }                                                ;
; sync:u_SYNC|sync[1]                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                        ; { sync:u_SYNC|sync[1] }                                  ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 15.384 ; 65.0 MHz   ; 0.000 ; 7.692  ; 50.00      ; 10        ; 13          ;       ;        ;           ;            ; false    ; clock  ; u_pllvga|altpll_component|auto_generated|pll1|inclk[0] ; { u_pllvga|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                                                  ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note                                           ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; 9.36 MHz   ; 9.36 MHz        ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 447.03 MHz ; 400.0 MHz       ; sync:u_SYNC|sync[1]                                  ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -91.399 ; -10482.367    ;
; sync:u_SYNC|sync[1]                                  ; -1.237  ; -21.111       ;
+------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.379 ; 0.000         ;
; sync:u_SYNC|sync[1]                                  ; 0.403 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; sync:u_SYNC|sync[1]                                  ; -1.500 ; -31.500       ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 7.317  ; 0.000         ;
; clock                                                ; 9.892  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -91.399 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.318      ; 107.099    ;
; -91.150 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.318      ; 106.850    ;
; -91.090 ; AUDIO:u_audio|freq[4] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.320      ; 106.792    ;
; -91.014 ; AUDIO:u_audio|freq[2] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.321      ; 106.717    ;
; -90.948 ; AUDIO:u_audio|freq[8] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.318      ; 106.648    ;
; -90.769 ; AUDIO:u_audio|freq[3] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.321      ; 106.472    ;
; -90.443 ; AUDIO:u_audio|freq[5] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.318      ; 106.143    ;
; -87.729 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.096     ; 103.015    ;
; -87.480 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.096     ; 102.766    ;
; -87.420 ; AUDIO:u_audio|freq[4] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.094     ; 102.708    ;
; -87.344 ; AUDIO:u_audio|freq[2] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.093     ; 102.633    ;
; -87.278 ; AUDIO:u_audio|freq[8] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.096     ; 102.564    ;
; -87.099 ; AUDIO:u_audio|freq[3] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.093     ; 102.388    ;
; -86.773 ; AUDIO:u_audio|freq[5] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.096     ; 102.059    ;
; -86.766 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.523     ; 101.625    ;
; -86.763 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.617    ;
; -86.763 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.523     ; 101.622    ;
; -86.736 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.590    ;
; -86.707 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.526     ; 101.563    ;
; -86.703 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.526     ; 101.559    ;
; -86.674 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.528    ;
; -86.664 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.518    ;
; -86.659 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.495     ; 101.546    ;
; -86.658 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.512    ;
; -86.656 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.510    ;
; -86.656 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.510    ;
; -86.652 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.495     ; 101.539    ;
; -86.651 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.526     ; 101.507    ;
; -86.646 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.526     ; 101.502    ;
; -86.641 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.495    ;
; -86.636 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.495     ; 101.523    ;
; -86.635 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.495     ; 101.522    ;
; -86.625 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.495     ; 101.512    ;
; -86.624 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.478    ;
; -86.619 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.473    ;
; -86.614 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.468    ;
; -86.612 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.466    ;
; -86.612 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.526     ; 101.468    ;
; -86.609 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.463    ;
; -86.608 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.523     ; 101.467    ;
; -86.607 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.523     ; 101.466    ;
; -86.573 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.523     ; 101.432    ;
; -86.572 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.523     ; 101.431    ;
; -86.551 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.092     ; 101.841    ;
; -86.548 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.097     ; 101.833    ;
; -86.548 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.092     ; 101.838    ;
; -86.522 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.494     ; 101.410    ;
; -86.521 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.097     ; 101.806    ;
; -86.520 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.495     ; 101.407    ;
; -86.507 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.494     ; 101.395    ;
; -86.504 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.494     ; 101.392    ;
; -86.492 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.095     ; 101.779    ;
; -86.488 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.095     ; 101.775    ;
; -86.469 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.092     ; 101.759    ;
; -86.466 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.097     ; 101.751    ;
; -86.466 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.092     ; 101.756    ;
; -86.459 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.097     ; 101.744    ;
; -86.450 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.524     ; 101.308    ;
; -86.449 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.097     ; 101.734    ;
; -86.445 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.299    ;
; -86.444 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.064     ; 101.762    ;
; -86.443 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.097     ; 101.728    ;
; -86.442 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.296    ;
; -86.441 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.097     ; 101.726    ;
; -86.441 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.097     ; 101.726    ;
; -86.439 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.097     ; 101.724    ;
; -86.437 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.064     ; 101.755    ;
; -86.436 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.095     ; 101.723    ;
; -86.435 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.289    ;
; -86.434 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.288    ;
; -86.432 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.286    ;
; -86.431 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.095     ; 101.718    ;
; -86.429 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.526     ; 101.285    ;
; -86.428 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.526     ; 101.284    ;
; -86.426 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.097     ; 101.711    ;
; -86.424 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.278    ;
; -86.421 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.064     ; 101.739    ;
; -86.420 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.064     ; 101.738    ;
; -86.419 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.273    ;
; -86.419 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.273    ;
; -86.417 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.523     ; 101.276    ;
; -86.417 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.523     ; 101.276    ;
; -86.416 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.526     ; 101.272    ;
; -86.415 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.526     ; 101.271    ;
; -86.414 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.268    ;
; -86.414 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.268    ;
; -86.412 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.266    ;
; -86.412 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.266    ;
; -86.412 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.523     ; 101.271    ;
; -86.411 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.265    ;
; -86.411 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.265    ;
; -86.411 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.526     ; 101.267    ;
; -86.410 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.528     ; 101.264    ;
; -86.410 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.526     ; 101.266    ;
; -86.410 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.095     ; 101.697    ;
; -86.410 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.064     ; 101.728    ;
; -86.409 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.526     ; 101.265    ;
; -86.409 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.523     ; 101.268    ;
; -86.409 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.097     ; 101.694    ;
; -86.406 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.095     ; 101.693    ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -1.237 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.147      ;
; -1.237 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.147      ;
; -1.237 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.147      ;
; -1.237 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.147      ;
; -1.237 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.147      ;
; -1.237 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.147      ;
; -1.237 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.147      ;
; -1.237 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.147      ;
; -1.098 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.008      ;
; -1.098 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.008      ;
; -1.098 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.008      ;
; -1.098 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.008      ;
; -1.098 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.008      ;
; -1.098 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.008      ;
; -1.098 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.008      ;
; -1.098 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 2.008      ;
; -1.082 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.991      ;
; -1.060 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.969      ;
; -0.999 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.908      ;
; -0.978 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.887      ;
; -0.977 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.886      ;
; -0.927 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.836      ;
; -0.927 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.836      ;
; -0.926 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 1.836      ;
; -0.926 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 1.836      ;
; -0.926 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 1.836      ;
; -0.926 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 1.836      ;
; -0.926 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 1.836      ;
; -0.926 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 1.836      ;
; -0.926 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 1.836      ;
; -0.926 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 1.836      ;
; -0.908 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.817      ;
; -0.887 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.796      ;
; -0.860 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.769      ;
; -0.838 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.747      ;
; -0.838 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.747      ;
; -0.837 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 2.164      ;
; -0.837 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 2.164      ;
; -0.837 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 2.164      ;
; -0.837 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 2.164      ;
; -0.837 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 2.164      ;
; -0.837 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 2.164      ;
; -0.837 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 2.164      ;
; -0.837 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 2.164      ;
; -0.688 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.597      ;
; -0.666 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.575      ;
; -0.665 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.524     ; 1.139      ;
; -0.645 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.972      ;
; -0.645 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.972      ;
; -0.645 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.972      ;
; -0.645 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.972      ;
; -0.645 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.972      ;
; -0.645 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.972      ;
; -0.645 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.972      ;
; -0.645 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.972      ;
; -0.623 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.532      ;
; -0.622 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.531      ;
; -0.497 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.524     ; 0.971      ;
; -0.496 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.524     ; 0.970      ;
; -0.491 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.818      ;
; -0.491 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.818      ;
; -0.491 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.818      ;
; -0.491 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.818      ;
; -0.491 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.818      ;
; -0.491 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.818      ;
; -0.491 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.818      ;
; -0.491 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.818      ;
; -0.475 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.524     ; 0.949      ;
; -0.473 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.524     ; 0.947      ;
; -0.468 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.524     ; 0.942      ;
; -0.464 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.524     ; 0.938      ;
; -0.461 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.524     ; 0.935      ;
; -0.401 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 1.309      ;
; -0.381 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 1.289      ;
; -0.349 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.676      ;
; -0.349 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.676      ;
; -0.349 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.676      ;
; -0.349 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.676      ;
; -0.349 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.676      ;
; -0.349 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.676      ;
; -0.349 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.676      ;
; -0.349 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.329      ; 1.676      ;
; -0.265 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 1.173      ;
; -0.213 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.107     ; 1.104      ;
; -0.100 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.107     ; 0.991      ;
; -0.099 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.107     ; 0.990      ;
; -0.086 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.107     ; 0.977      ;
; 0.076  ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.107     ; 0.815      ;
; 0.076  ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.107     ; 0.815      ;
; 0.078  ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.107     ; 0.813      ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.379 ; BLOCKS:u_blocks|score2_reg[1]     ; BLOCKS:u_blocks|score2_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 0.674      ;
; 0.379 ; BLOCKS:u_blocks|score2_reg[0]     ; BLOCKS:u_blocks|score2_reg[0]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 0.674      ;
; 0.379 ; BLOCKS:u_blocks|score2_reg[2]     ; BLOCKS:u_blocks|score2_reg[2]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 0.674      ;
; 0.379 ; BLOCKS:u_blocks|score2_reg[3]     ; BLOCKS:u_blocks|score2_reg[3]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][14] ; BLOCKS:u_blocks|parede_reg[0][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][6]  ; BLOCKS:u_blocks|parede_reg[0][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][12] ; BLOCKS:u_blocks|parede_reg[0][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][3]  ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][14] ; BLOCKS:u_blocks|parede_reg[2][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][6]  ; BLOCKS:u_blocks|parede_reg[2][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][12] ; BLOCKS:u_blocks|parede_reg[2][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][3]  ; BLOCKS:u_blocks|parede_reg[2][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][14] ; BLOCKS:u_blocks|parede_reg[1][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][6]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][12] ; BLOCKS:u_blocks|parede_reg[1][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][3]  ; BLOCKS:u_blocks|parede_reg[1][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][14] ; BLOCKS:u_blocks|parede_reg[3][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][6]  ; BLOCKS:u_blocks|parede_reg[3][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][12] ; BLOCKS:u_blocks|parede_reg[3][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][3]  ; BLOCKS:u_blocks|parede_reg[3][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][12] ; BLOCKS:u_blocks|parede_reg[5][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][14] ; BLOCKS:u_blocks|parede_reg[5][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][6]  ; BLOCKS:u_blocks|parede_reg[5][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][12] ; BLOCKS:u_blocks|parede_reg[4][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][14] ; BLOCKS:u_blocks|parede_reg[4][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][6]  ; BLOCKS:u_blocks|parede_reg[4][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.397 ; BALL:u_BALL|dir_y[1]              ; BALL:u_BALL|dir_y[1]              ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BALL:u_BALL|dir[31]               ; BALL:u_BALL|dir[31]               ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BALL:u_BALL|multiplier_Y[1]       ; BALL:u_BALL|multiplier_Y[1]       ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BALL:u_BALL|multiplier_Y[2]       ; BALL:u_BALL|multiplier_Y[2]       ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|score1_reg[3]     ; BLOCKS:u_blocks|score1_reg[3]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|hit_reg           ; BLOCKS:u_blocks|hit_reg           ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][2]  ; BLOCKS:u_blocks|parede_reg[0][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][0]  ; BLOCKS:u_blocks|parede_reg[0][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][8]  ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][4]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][1]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][5]  ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][13] ; BLOCKS:u_blocks|parede_reg[0][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][9]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][7]  ; BLOCKS:u_blocks|parede_reg[0][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][11] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][15] ; BLOCKS:u_blocks|parede_reg[0][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][2]  ; BLOCKS:u_blocks|parede_reg[2][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][0]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][8]  ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][4]  ; BLOCKS:u_blocks|parede_reg[2][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][1]  ; BLOCKS:u_blocks|parede_reg[2][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][5]  ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][13] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][9]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][7]  ; BLOCKS:u_blocks|parede_reg[2][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][11] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][15] ; BLOCKS:u_blocks|parede_reg[2][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][2]  ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][0]  ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][8]  ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][4]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][1]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][5]  ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][13] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][9]  ; BLOCKS:u_blocks|parede_reg[1][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][7]  ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][11] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][15] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][2]  ; BLOCKS:u_blocks|parede_reg[3][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][0]  ; BLOCKS:u_blocks|parede_reg[3][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][8]  ; BLOCKS:u_blocks|parede_reg[3][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][4]  ; BLOCKS:u_blocks|parede_reg[3][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][1]  ; BLOCKS:u_blocks|parede_reg[3][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][5]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][13] ; BLOCKS:u_blocks|parede_reg[3][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][9]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][7]  ; BLOCKS:u_blocks|parede_reg[3][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][11] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][15] ; BLOCKS:u_blocks|parede_reg[3][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][5]  ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][1]  ; BLOCKS:u_blocks|parede_reg[5][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][13] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][9]  ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][8]  ; BLOCKS:u_blocks|parede_reg[5][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][0]  ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][4]  ; BLOCKS:u_blocks|parede_reg[5][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][2]  ; BLOCKS:u_blocks|parede_reg[5][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][7]  ; BLOCKS:u_blocks|parede_reg[5][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][3]  ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][15] ; BLOCKS:u_blocks|parede_reg[5][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][11] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[4][13] ; BLOCKS:u_blocks|parede_reg[4][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[4][15] ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[4][4]  ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[4][5]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[4][7]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[4][1]  ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[4][0]  ; BLOCKS:u_blocks|parede_reg[4][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[4][3]  ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[4][2]  ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[4][8]  ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[4][9]  ; BLOCKS:u_blocks|parede_reg[4][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[4][11] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.403 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 0.678      ;
; 0.423 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.107      ; 0.716      ;
; 0.425 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.107      ; 0.718      ;
; 0.425 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.107      ; 0.718      ;
; 0.556 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.107      ; 0.849      ;
; 0.601 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.107      ; 0.894      ;
; 0.602 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.107      ; 0.895      ;
; 0.700 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.107      ; 0.993      ;
; 0.788 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 1.062      ;
; 0.886 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 1.160      ;
; 0.903 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 1.177      ;
; 0.926 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.637      ;
; 0.926 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.637      ;
; 0.926 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.637      ;
; 0.926 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.637      ;
; 0.926 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.637      ;
; 0.926 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.637      ;
; 0.926 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.637      ;
; 0.926 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.637      ;
; 0.999 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.328     ; 0.857      ;
; 1.008 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.328     ; 0.866      ;
; 1.011 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.328     ; 0.869      ;
; 1.011 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.328     ; 0.869      ;
; 1.012 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.328     ; 0.870      ;
; 1.034 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.309      ;
; 1.035 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.328     ; 0.893      ;
; 1.035 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.310      ;
; 1.035 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.310      ;
; 1.035 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.310      ;
; 1.036 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.328     ; 0.894      ;
; 1.063 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.338      ;
; 1.083 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.794      ;
; 1.083 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.794      ;
; 1.083 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.794      ;
; 1.083 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.794      ;
; 1.083 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.794      ;
; 1.083 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.794      ;
; 1.083 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.794      ;
; 1.083 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.794      ;
; 1.089 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.364      ;
; 1.089 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.364      ;
; 1.090 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.365      ;
; 1.100 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.375      ;
; 1.149 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.424      ;
; 1.150 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.425      ;
; 1.171 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.328     ; 1.029      ;
; 1.236 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.511      ;
; 1.236 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.511      ;
; 1.237 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.512      ;
; 1.239 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.950      ;
; 1.239 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.950      ;
; 1.239 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.950      ;
; 1.239 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.950      ;
; 1.239 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.950      ;
; 1.239 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.950      ;
; 1.239 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.950      ;
; 1.239 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.950      ;
; 1.247 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.522      ;
; 1.430 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.141      ;
; 1.430 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.141      ;
; 1.430 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.141      ;
; 1.430 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.141      ;
; 1.430 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.141      ;
; 1.430 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.141      ;
; 1.430 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.141      ;
; 1.430 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.141      ;
; 1.601 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.877      ;
; 1.601 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.877      ;
; 1.601 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.877      ;
; 1.601 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.877      ;
; 1.601 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.877      ;
; 1.601 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.877      ;
; 1.601 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.877      ;
; 1.601 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.877      ;
; 1.748 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.024      ;
; 1.748 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.024      ;
; 1.748 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.024      ;
; 1.748 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.024      ;
; 1.748 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.024      ;
; 1.748 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.024      ;
; 1.748 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.024      ;
; 1.748 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.024      ;
; 1.872 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.148      ;
; 1.872 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.148      ;
; 1.872 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.148      ;
; 1.872 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.148      ;
; 1.872 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.148      ;
; 1.872 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.148      ;
; 1.872 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.148      ;
; 1.872 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.148      ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 100C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                                                  ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note                                           ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; 10.91 MHz  ; 10.91 MHz       ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 505.82 MHz ; 400.0 MHz       ; sync:u_SYNC|sync[1]                                  ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -76.247 ; -8772.676     ;
; sync:u_SYNC|sync[1]                                  ; -0.977  ; -16.116       ;
+------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.311 ; 0.000         ;
; sync:u_SYNC|sync[1]                                  ; 0.344 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; sync:u_SYNC|sync[1]                                  ; -1.500 ; -31.500       ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 7.308  ; 0.000         ;
; clock                                                ; 9.910  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -76.247 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.288      ; 91.919     ;
; -76.044 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.288      ; 91.716     ;
; -76.042 ; AUDIO:u_audio|freq[4] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.289      ; 91.715     ;
; -75.979 ; AUDIO:u_audio|freq[2] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.291      ; 91.654     ;
; -75.917 ; AUDIO:u_audio|freq[8] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.288      ; 91.589     ;
; -75.743 ; AUDIO:u_audio|freq[3] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.291      ; 91.418     ;
; -75.467 ; AUDIO:u_audio|freq[5] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.288      ; 91.139     ;
; -73.514 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.465     ; 88.433     ;
; -73.512 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.465     ; 88.431     ;
; -73.511 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.425     ;
; -73.498 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.440     ; 88.442     ;
; -73.497 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.411     ;
; -73.496 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.410     ;
; -73.493 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.407     ;
; -73.493 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.407     ;
; -73.491 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.405     ;
; -73.488 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.402     ;
; -73.483 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.440     ; 88.427     ;
; -73.483 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.400     ;
; -73.479 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.396     ;
; -73.474 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.440     ; 88.418     ;
; -73.471 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.440     ; 88.415     ;
; -73.469 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.383     ;
; -73.467 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.381     ;
; -73.466 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.440     ; 88.410     ;
; -73.466 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.380     ;
; -73.465 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.382     ;
; -73.462 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.376     ;
; -73.461 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.378     ;
; -73.454 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.368     ;
; -73.452 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.366     ;
; -73.439 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.465     ; 88.358     ;
; -73.437 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.465     ; 88.356     ;
; -73.437 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.354     ;
; -73.427 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.465     ; 88.346     ;
; -73.425 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.465     ; 88.344     ;
; -73.375 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.440     ; 88.319     ;
; -73.365 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.440     ; 88.309     ;
; -73.363 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.440     ; 88.307     ;
; -73.362 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.440     ; 88.306     ;
; -73.291 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.205     ;
; -73.287 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.201     ;
; -73.281 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.195     ;
; -73.280 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.194     ;
; -73.279 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.193     ;
; -73.277 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.191     ;
; -73.272 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.189     ;
; -73.270 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.187     ;
; -73.264 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.181     ;
; -73.263 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.465     ; 88.182     ;
; -73.262 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.465     ; 88.181     ;
; -73.261 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.175     ;
; -73.261 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.175     ;
; -73.260 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.174     ;
; -73.259 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.176     ;
; -73.258 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.172     ;
; -73.258 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.465     ; 88.177     ;
; -73.258 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.175     ;
; -73.256 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.170     ;
; -73.256 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.170     ;
; -73.256 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.170     ;
; -73.256 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.170     ;
; -73.254 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.171     ;
; -73.254 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.168     ;
; -73.254 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.465     ; 88.173     ;
; -73.253 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.170     ;
; -73.251 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.165     ;
; -73.243 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.160     ;
; -73.243 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.160     ;
; -73.240 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.157     ;
; -73.240 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.157     ;
; -73.235 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 88.540     ;
; -73.233 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 88.538     ;
; -73.232 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.532     ;
; -73.231 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.145     ;
; -73.231 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 88.536     ;
; -73.230 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.465     ; 88.149     ;
; -73.229 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.465     ; 88.148     ;
; -73.229 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 88.534     ;
; -73.228 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.528     ;
; -73.227 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.470     ; 88.141     ;
; -73.223 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.466     ; 88.141     ;
; -73.222 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.139     ;
; -73.220 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.440     ; 88.164     ;
; -73.219 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.054     ; 88.549     ;
; -73.218 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.518     ;
; -73.217 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.517     ;
; -73.215 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.440     ; 88.159     ;
; -73.215 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.054     ; 88.545     ;
; -73.214 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.514     ;
; -73.214 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.514     ;
; -73.214 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.514     ;
; -73.213 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.513     ;
; -73.212 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.467     ; 88.129     ;
; -73.212 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.512     ;
; -73.211 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.440     ; 88.155     ;
; -73.210 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.440     ; 88.154     ;
; -73.210 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.510     ;
; -73.210 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.510     ;
; -73.209 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.509     ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -0.977 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.902      ;
; -0.977 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.902      ;
; -0.977 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.902      ;
; -0.977 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.902      ;
; -0.977 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.902      ;
; -0.977 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.902      ;
; -0.977 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.902      ;
; -0.977 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.902      ;
; -0.853 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.778      ;
; -0.853 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.778      ;
; -0.853 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.778      ;
; -0.853 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.778      ;
; -0.853 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.778      ;
; -0.853 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.778      ;
; -0.853 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.778      ;
; -0.853 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.778      ;
; -0.816 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.740      ;
; -0.804 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.728      ;
; -0.719 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.644      ;
; -0.719 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.644      ;
; -0.719 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.644      ;
; -0.719 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.644      ;
; -0.719 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.644      ;
; -0.719 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.644      ;
; -0.719 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.644      ;
; -0.719 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.644      ;
; -0.703 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.627      ;
; -0.687 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.611      ;
; -0.686 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.610      ;
; -0.675 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.599      ;
; -0.659 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.583      ;
; -0.655 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.579      ;
; -0.653 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.577      ;
; -0.633 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.905      ;
; -0.633 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.905      ;
; -0.633 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.905      ;
; -0.633 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.905      ;
; -0.633 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.905      ;
; -0.633 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.905      ;
; -0.633 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.905      ;
; -0.633 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.905      ;
; -0.593 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.517      ;
; -0.576 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.500      ;
; -0.576 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.500      ;
; -0.455 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.727      ;
; -0.455 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.727      ;
; -0.455 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.727      ;
; -0.455 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.727      ;
; -0.455 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.727      ;
; -0.455 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.727      ;
; -0.455 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.727      ;
; -0.455 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.727      ;
; -0.439 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.363      ;
; -0.422 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.346      ;
; -0.420 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.344      ;
; -0.415 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.437     ; 0.978      ;
; -0.392 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.316      ;
; -0.329 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.601      ;
; -0.329 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.601      ;
; -0.329 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.601      ;
; -0.329 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.601      ;
; -0.329 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.601      ;
; -0.329 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.601      ;
; -0.329 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.601      ;
; -0.329 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.601      ;
; -0.289 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.437     ; 0.852      ;
; -0.289 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.437     ; 0.852      ;
; -0.268 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.437     ; 0.831      ;
; -0.266 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.437     ; 0.829      ;
; -0.265 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.437     ; 0.828      ;
; -0.262 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.437     ; 0.825      ;
; -0.253 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.437     ; 0.816      ;
; -0.227 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.151      ;
; -0.210 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.482      ;
; -0.210 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.482      ;
; -0.210 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.482      ;
; -0.210 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.482      ;
; -0.210 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.482      ;
; -0.210 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.482      ;
; -0.210 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.482      ;
; -0.210 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.482      ;
; -0.207 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.131      ;
; -0.084 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.008      ;
; -0.039 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.949      ;
; 0.039  ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.871      ;
; 0.040  ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.870      ;
; 0.068  ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.842      ;
; 0.211  ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.699      ;
; 0.211  ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.699      ;
; 0.212  ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.698      ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.311 ; BLOCKS:u_blocks|score2_reg[1]     ; BLOCKS:u_blocks|score2_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 0.574      ;
; 0.311 ; BLOCKS:u_blocks|score2_reg[0]     ; BLOCKS:u_blocks|score2_reg[0]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 0.574      ;
; 0.311 ; BLOCKS:u_blocks|score2_reg[2]     ; BLOCKS:u_blocks|score2_reg[2]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 0.574      ;
; 0.311 ; BLOCKS:u_blocks|score2_reg[3]     ; BLOCKS:u_blocks|score2_reg[3]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][14] ; BLOCKS:u_blocks|parede_reg[0][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][6]  ; BLOCKS:u_blocks|parede_reg[0][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][12] ; BLOCKS:u_blocks|parede_reg[0][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][3]  ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][14] ; BLOCKS:u_blocks|parede_reg[2][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][6]  ; BLOCKS:u_blocks|parede_reg[2][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][12] ; BLOCKS:u_blocks|parede_reg[2][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][3]  ; BLOCKS:u_blocks|parede_reg[2][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][14] ; BLOCKS:u_blocks|parede_reg[1][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][6]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][12] ; BLOCKS:u_blocks|parede_reg[1][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][3]  ; BLOCKS:u_blocks|parede_reg[1][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][14] ; BLOCKS:u_blocks|parede_reg[3][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][6]  ; BLOCKS:u_blocks|parede_reg[3][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][12] ; BLOCKS:u_blocks|parede_reg[3][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][3]  ; BLOCKS:u_blocks|parede_reg[3][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][12] ; BLOCKS:u_blocks|parede_reg[5][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][14] ; BLOCKS:u_blocks|parede_reg[5][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][6]  ; BLOCKS:u_blocks|parede_reg[5][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][12] ; BLOCKS:u_blocks|parede_reg[4][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][14] ; BLOCKS:u_blocks|parede_reg[4][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][6]  ; BLOCKS:u_blocks|parede_reg[4][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.327 ; BALL:u_BALL|dir_y[1]              ; BALL:u_BALL|dir_y[1]              ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BALL:u_BALL|dir[31]               ; BALL:u_BALL|dir[31]               ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BALL:u_BALL|multiplier_Y[1]       ; BALL:u_BALL|multiplier_Y[1]       ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BALL:u_BALL|multiplier_Y[2]       ; BALL:u_BALL|multiplier_Y[2]       ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BALL:u_BALL|multiplier[1]         ; BALL:u_BALL|multiplier[1]         ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BALL:u_BALL|multiplier[2]         ; BALL:u_BALL|multiplier[2]         ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|score1_reg[3]     ; BLOCKS:u_blocks|score1_reg[3]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|hit_reg           ; BLOCKS:u_blocks|hit_reg           ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][2]  ; BLOCKS:u_blocks|parede_reg[0][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][0]  ; BLOCKS:u_blocks|parede_reg[0][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][8]  ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][5]  ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][13] ; BLOCKS:u_blocks|parede_reg[0][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][9]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][7]  ; BLOCKS:u_blocks|parede_reg[0][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][11] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][15] ; BLOCKS:u_blocks|parede_reg[0][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][2]  ; BLOCKS:u_blocks|parede_reg[2][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][0]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][8]  ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][5]  ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][13] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][9]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][7]  ; BLOCKS:u_blocks|parede_reg[2][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][11] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][15] ; BLOCKS:u_blocks|parede_reg[2][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][2]  ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][0]  ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][8]  ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][5]  ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][13] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][9]  ; BLOCKS:u_blocks|parede_reg[1][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][7]  ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][11] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][15] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][2]  ; BLOCKS:u_blocks|parede_reg[3][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][0]  ; BLOCKS:u_blocks|parede_reg[3][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][8]  ; BLOCKS:u_blocks|parede_reg[3][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][5]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][13] ; BLOCKS:u_blocks|parede_reg[3][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][9]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][7]  ; BLOCKS:u_blocks|parede_reg[3][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][11] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][15] ; BLOCKS:u_blocks|parede_reg[3][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][5]  ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][13] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][9]  ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][8]  ; BLOCKS:u_blocks|parede_reg[5][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][0]  ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][2]  ; BLOCKS:u_blocks|parede_reg[5][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][7]  ; BLOCKS:u_blocks|parede_reg[5][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][3]  ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][15] ; BLOCKS:u_blocks|parede_reg[5][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][11] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[4][13] ; BLOCKS:u_blocks|parede_reg[4][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[4][15] ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[4][5]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[4][7]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[4][0]  ; BLOCKS:u_blocks|parede_reg[4][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[4][3]  ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[4][2]  ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[4][8]  ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[4][9]  ; BLOCKS:u_blocks|parede_reg[4][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[4][11] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|score1_reg[2]     ; BLOCKS:u_blocks|score1_reg[2]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|score1_reg[1]     ; BLOCKS:u_blocks|score1_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; AUDIO:u_audio|audio_reg           ; AUDIO:u_audio|audio_reg           ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|game_reg          ; BLOCKS:u_blocks|game_reg          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BALL:u_BALL|life_reg[1]           ; BALL:u_BALL|life_reg[1]           ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[4][10] ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][10] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][10] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][10] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][10] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.344 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 0.588      ;
; 0.381 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.639      ;
; 0.382 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.640      ;
; 0.382 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.640      ;
; 0.495 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.753      ;
; 0.534 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.792      ;
; 0.535 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.793      ;
; 0.637 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.895      ;
; 0.711 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 0.955      ;
; 0.760 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.004      ;
; 0.777 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.021      ;
; 0.851 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.457      ;
; 0.851 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.457      ;
; 0.851 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.457      ;
; 0.851 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.457      ;
; 0.851 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.457      ;
; 0.851 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.457      ;
; 0.851 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.457      ;
; 0.851 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.457      ;
; 0.857 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.271     ; 0.754      ;
; 0.862 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.271     ; 0.759      ;
; 0.865 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.271     ; 0.762      ;
; 0.866 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.271     ; 0.763      ;
; 0.869 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.271     ; 0.766      ;
; 0.884 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.271     ; 0.781      ;
; 0.885 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.271     ; 0.782      ;
; 0.915 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.159      ;
; 0.915 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.159      ;
; 0.915 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.159      ;
; 0.915 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.159      ;
; 0.921 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.165      ;
; 0.963 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.207      ;
; 0.963 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.207      ;
; 0.964 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.208      ;
; 0.973 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.217      ;
; 0.986 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.592      ;
; 0.986 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.592      ;
; 0.986 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.592      ;
; 0.986 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.592      ;
; 0.986 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.592      ;
; 0.986 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.592      ;
; 0.986 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.592      ;
; 0.986 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.592      ;
; 1.007 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.251      ;
; 1.007 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.251      ;
; 1.030 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.271     ; 0.927      ;
; 1.088 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.332      ;
; 1.088 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.332      ;
; 1.089 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.333      ;
; 1.098 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.342      ;
; 1.130 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.736      ;
; 1.130 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.736      ;
; 1.130 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.736      ;
; 1.130 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.736      ;
; 1.130 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.736      ;
; 1.130 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.736      ;
; 1.130 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.736      ;
; 1.130 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.736      ;
; 1.308 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.914      ;
; 1.308 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.914      ;
; 1.308 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.914      ;
; 1.308 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.914      ;
; 1.308 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.914      ;
; 1.308 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.914      ;
; 1.308 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.914      ;
; 1.308 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.914      ;
; 1.411 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.656      ;
; 1.411 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.656      ;
; 1.411 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.656      ;
; 1.411 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.656      ;
; 1.411 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.656      ;
; 1.411 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.656      ;
; 1.411 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.656      ;
; 1.411 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.656      ;
; 1.559 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.804      ;
; 1.559 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.804      ;
; 1.559 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.804      ;
; 1.559 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.804      ;
; 1.559 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.804      ;
; 1.559 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.804      ;
; 1.559 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.804      ;
; 1.559 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.804      ;
; 1.645 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.890      ;
; 1.645 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.890      ;
; 1.645 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.890      ;
; 1.645 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.890      ;
; 1.645 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.890      ;
; 1.645 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.890      ;
; 1.645 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.890      ;
; 1.645 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.077      ; 1.890      ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -34.295 ; -3710.603     ;
; sync:u_SYNC|sync[1]                                  ; -0.051  ; -0.408        ;
+------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.160 ; 0.000         ;
; sync:u_SYNC|sync[1]                                  ; 0.172 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; sync:u_SYNC|sync[1]                                  ; -1.000 ; -21.000       ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 7.434  ; 0.000         ;
; clock                                                ; 9.627  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -34.295 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.138      ; 49.805     ;
; -34.170 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.138      ; 49.680     ;
; -34.136 ; AUDIO:u_audio|freq[4] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.139      ; 49.647     ;
; -34.114 ; AUDIO:u_audio|freq[2] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.141      ; 49.627     ;
; -34.061 ; AUDIO:u_audio|freq[8] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.138      ; 49.571     ;
; -34.005 ; AUDIO:u_audio|freq[3] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.141      ; 49.518     ;
; -33.839 ; AUDIO:u_audio|freq[5] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.138      ; 49.349     ;
; -32.587 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.050     ; 47.909     ;
; -32.462 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.050     ; 47.784     ;
; -32.428 ; AUDIO:u_audio|freq[4] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.751     ;
; -32.406 ; AUDIO:u_audio|freq[2] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.731     ;
; -32.353 ; AUDIO:u_audio|freq[8] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.050     ; 47.675     ;
; -32.297 ; AUDIO:u_audio|freq[3] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.622     ;
; -32.131 ; AUDIO:u_audio|freq[5] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.050     ; 47.453     ;
; -31.981 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.238     ; 47.115     ;
; -31.975 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.238     ; 47.109     ;
; -31.975 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.233     ; 47.114     ;
; -31.973 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.233     ; 47.112     ;
; -31.969 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.298     ;
; -31.963 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.292     ;
; -31.963 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.038     ; 47.297     ;
; -31.961 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.038     ; 47.295     ;
; -31.952 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.236     ; 47.088     ;
; -31.950 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.238     ; 47.084     ;
; -31.948 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.236     ; 47.084     ;
; -31.948 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.238     ; 47.082     ;
; -31.948 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.238     ; 47.082     ;
; -31.946 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.218     ; 47.100     ;
; -31.945 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.238     ; 47.079     ;
; -31.944 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.218     ; 47.098     ;
; -31.941 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.238     ; 47.075     ;
; -31.940 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.041     ; 47.271     ;
; -31.938 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.267     ;
; -31.937 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.218     ; 47.091     ;
; -31.936 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.236     ; 47.072     ;
; -31.936 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.218     ; 47.090     ;
; -31.936 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.041     ; 47.267     ;
; -31.936 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.265     ;
; -31.936 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.265     ;
; -31.934 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.218     ; 47.088     ;
; -31.934 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.238     ; 47.068     ;
; -31.934 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.023     ; 47.283     ;
; -31.933 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.262     ;
; -31.932 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.023     ; 47.281     ;
; -31.931 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.236     ; 47.067     ;
; -31.930 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.238     ; 47.064     ;
; -31.929 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.238     ; 47.063     ;
; -31.929 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.258     ;
; -31.925 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.023     ; 47.274     ;
; -31.924 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.041     ; 47.255     ;
; -31.924 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.023     ; 47.273     ;
; -31.922 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.023     ; 47.271     ;
; -31.922 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.251     ;
; -31.919 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.238     ; 47.053     ;
; -31.919 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.041     ; 47.250     ;
; -31.918 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.247     ;
; -31.917 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.246     ;
; -31.916 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.238     ; 47.050     ;
; -31.915 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.238     ; 47.049     ;
; -31.907 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.236     ; 47.043     ;
; -31.907 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.236     ;
; -31.904 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.233     ;
; -31.903 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.232     ;
; -31.900 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.233     ; 47.039     ;
; -31.898 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[5][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.233     ; 47.037     ;
; -31.895 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.224     ;
; -31.895 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.041     ; 47.226     ;
; -31.889 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.218     ;
; -31.889 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.038     ; 47.223     ;
; -31.888 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.038     ; 47.222     ;
; -31.887 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.038     ; 47.221     ;
; -31.886 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.038     ; 47.220     ;
; -31.875 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.233     ; 47.014     ;
; -31.873 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.233     ; 47.012     ;
; -31.866 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.041     ; 47.197     ;
; -31.865 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.218     ; 47.019     ;
; -31.864 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.193     ;
; -31.863 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.038     ; 47.197     ;
; -31.862 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.041     ; 47.193     ;
; -31.862 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.191     ;
; -31.862 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.191     ;
; -31.861 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[1][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.217     ; 47.016     ;
; -31.861 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.038     ; 47.195     ;
; -31.860 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.023     ; 47.209     ;
; -31.859 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.188     ;
; -31.858 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.216     ; 47.014     ;
; -31.858 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.023     ; 47.207     ;
; -31.855 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[3][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.216     ; 47.011     ;
; -31.855 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.184     ;
; -31.853 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.023     ; 47.202     ;
; -31.851 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.023     ; 47.200     ;
; -31.850 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.179     ;
; -31.850 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.041     ; 47.181     ;
; -31.850 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[5][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.023     ; 47.199     ;
; -31.849 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.022     ; 47.199     ;
; -31.848 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.023     ; 47.197     ;
; -31.848 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.177     ;
; -31.846 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.021     ; 47.197     ;
; -31.845 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.041     ; 47.176     ;
; -31.844 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.043     ; 47.173     ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -0.051 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.995      ;
; -0.051 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.995      ;
; -0.051 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.995      ;
; -0.051 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.995      ;
; -0.051 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.995      ;
; -0.051 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.995      ;
; -0.051 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.995      ;
; -0.051 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.995      ;
; 0.018  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.926      ;
; 0.018  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.926      ;
; 0.018  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.926      ;
; 0.018  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.926      ;
; 0.018  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.926      ;
; 0.018  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.926      ;
; 0.018  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.926      ;
; 0.018  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.926      ;
; 0.021  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.921      ;
; 0.047  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.895      ;
; 0.063  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.879      ;
; 0.073  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.869      ;
; 0.073  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.869      ;
; 0.093  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.851      ;
; 0.093  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.851      ;
; 0.093  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.851      ;
; 0.093  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.851      ;
; 0.093  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.851      ;
; 0.093  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.851      ;
; 0.093  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.851      ;
; 0.093  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.851      ;
; 0.094  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.848      ;
; 0.097  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.845      ;
; 0.101  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.841      ;
; 0.132  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.810      ;
; 0.138  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.804      ;
; 0.142  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.800      ;
; 0.143  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.799      ;
; 0.149  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.000      ;
; 0.149  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.000      ;
; 0.149  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.000      ;
; 0.149  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.000      ;
; 0.149  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.000      ;
; 0.149  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.000      ;
; 0.149  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.000      ;
; 0.149  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.000      ;
; 0.207  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.735      ;
; 0.208  ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.258     ; 0.522      ;
; 0.217  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.725      ;
; 0.245  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.904      ;
; 0.245  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.904      ;
; 0.245  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.904      ;
; 0.245  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.904      ;
; 0.245  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.904      ;
; 0.245  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.904      ;
; 0.245  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.904      ;
; 0.245  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.904      ;
; 0.246  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.696      ;
; 0.246  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.696      ;
; 0.282  ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.258     ; 0.448      ;
; 0.283  ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.258     ; 0.447      ;
; 0.292  ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.258     ; 0.438      ;
; 0.292  ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.258     ; 0.438      ;
; 0.296  ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.258     ; 0.434      ;
; 0.298  ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.258     ; 0.432      ;
; 0.299  ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.258     ; 0.431      ;
; 0.317  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.832      ;
; 0.317  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.832      ;
; 0.317  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.832      ;
; 0.317  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.832      ;
; 0.317  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.832      ;
; 0.317  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.832      ;
; 0.317  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.832      ;
; 0.317  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.832      ;
; 0.338  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.604      ;
; 0.345  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.597      ;
; 0.397  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.752      ;
; 0.397  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.752      ;
; 0.397  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.752      ;
; 0.397  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.752      ;
; 0.397  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.752      ;
; 0.397  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.752      ;
; 0.397  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.752      ;
; 0.397  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.752      ;
; 0.403  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.539      ;
; 0.430  ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.053     ; 0.505      ;
; 0.495  ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.053     ; 0.440      ;
; 0.501  ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.053     ; 0.434      ;
; 0.502  ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.053     ; 0.433      ;
; 0.566  ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.053     ; 0.369      ;
; 0.566  ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.053     ; 0.369      ;
; 0.567  ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.053     ; 0.368      ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.160 ; BLOCKS:u_blocks|score2_reg[1]     ; BLOCKS:u_blocks|score2_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.296      ;
; 0.160 ; BLOCKS:u_blocks|score2_reg[0]     ; BLOCKS:u_blocks|score2_reg[0]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.296      ;
; 0.160 ; BLOCKS:u_blocks|score2_reg[2]     ; BLOCKS:u_blocks|score2_reg[2]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.296      ;
; 0.160 ; BLOCKS:u_blocks|score2_reg[3]     ; BLOCKS:u_blocks|score2_reg[3]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][6]  ; BLOCKS:u_blocks|parede_reg[0][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][3]  ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][6]  ; BLOCKS:u_blocks|parede_reg[2][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][3]  ; BLOCKS:u_blocks|parede_reg[2][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][6]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][3]  ; BLOCKS:u_blocks|parede_reg[1][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][6]  ; BLOCKS:u_blocks|parede_reg[3][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][3]  ; BLOCKS:u_blocks|parede_reg[3][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[5][6]  ; BLOCKS:u_blocks|parede_reg[5][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[4][6]  ; BLOCKS:u_blocks|parede_reg[4][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.168 ; BALL:u_BALL|dir_y[1]              ; BALL:u_BALL|dir_y[1]              ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BALL:u_BALL|dir[31]               ; BALL:u_BALL|dir[31]               ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][2]  ; BLOCKS:u_blocks|parede_reg[0][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][0]  ; BLOCKS:u_blocks|parede_reg[0][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][8]  ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][4]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][1]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][5]  ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][13] ; BLOCKS:u_blocks|parede_reg[0][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][9]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][7]  ; BLOCKS:u_blocks|parede_reg[0][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][11] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][15] ; BLOCKS:u_blocks|parede_reg[0][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][2]  ; BLOCKS:u_blocks|parede_reg[2][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][0]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][8]  ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][4]  ; BLOCKS:u_blocks|parede_reg[2][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][1]  ; BLOCKS:u_blocks|parede_reg[2][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][5]  ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][13] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][9]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][7]  ; BLOCKS:u_blocks|parede_reg[2][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][11] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][15] ; BLOCKS:u_blocks|parede_reg[2][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][2]  ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][0]  ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][8]  ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][4]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][1]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][5]  ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][13] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][9]  ; BLOCKS:u_blocks|parede_reg[1][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][7]  ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][11] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][15] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][2]  ; BLOCKS:u_blocks|parede_reg[3][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][0]  ; BLOCKS:u_blocks|parede_reg[3][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][8]  ; BLOCKS:u_blocks|parede_reg[3][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][4]  ; BLOCKS:u_blocks|parede_reg[3][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][1]  ; BLOCKS:u_blocks|parede_reg[3][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][5]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][13] ; BLOCKS:u_blocks|parede_reg[3][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][9]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][7]  ; BLOCKS:u_blocks|parede_reg[3][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][11] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][15] ; BLOCKS:u_blocks|parede_reg[3][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][5]  ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][1]  ; BLOCKS:u_blocks|parede_reg[5][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][13] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][9]  ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][8]  ; BLOCKS:u_blocks|parede_reg[5][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][0]  ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][4]  ; BLOCKS:u_blocks|parede_reg[5][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][2]  ; BLOCKS:u_blocks|parede_reg[5][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][7]  ; BLOCKS:u_blocks|parede_reg[5][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][3]  ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][15] ; BLOCKS:u_blocks|parede_reg[5][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][11] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][13] ; BLOCKS:u_blocks|parede_reg[4][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][15] ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][4]  ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][5]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][7]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][1]  ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][0]  ; BLOCKS:u_blocks|parede_reg[4][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][3]  ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][2]  ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][8]  ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][9]  ; BLOCKS:u_blocks|parede_reg[4][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][11] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; AUDIO:u_audio|audio_reg           ; AUDIO:u_audio|audio_reg           ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|game_reg          ; BLOCKS:u_blocks|game_reg          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][10] ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][10] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][14] ; BLOCKS:u_blocks|parede_reg[0][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][12] ; BLOCKS:u_blocks|parede_reg[0][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][10] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][14] ; BLOCKS:u_blocks|parede_reg[2][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][12] ; BLOCKS:u_blocks|parede_reg[2][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][10] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][14] ; BLOCKS:u_blocks|parede_reg[1][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][12] ; BLOCKS:u_blocks|parede_reg[1][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][10] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][14] ; BLOCKS:u_blocks|parede_reg[3][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][12] ; BLOCKS:u_blocks|parede_reg[3][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][12] ; BLOCKS:u_blocks|parede_reg[5][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.172 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.300      ;
; 0.177 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.053      ; 0.312      ;
; 0.178 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.053      ; 0.313      ;
; 0.178 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.053      ; 0.313      ;
; 0.234 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.053      ; 0.369      ;
; 0.252 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.053      ; 0.387      ;
; 0.252 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.053      ; 0.387      ;
; 0.288 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.053      ; 0.423      ;
; 0.326 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.453      ;
; 0.369 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.496      ;
; 0.378 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.505      ;
; 0.396 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.738      ;
; 0.396 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.738      ;
; 0.396 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.738      ;
; 0.396 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.738      ;
; 0.396 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.738      ;
; 0.396 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.738      ;
; 0.396 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.738      ;
; 0.396 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.738      ;
; 0.444 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.366      ;
; 0.447 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.369      ;
; 0.448 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.370      ;
; 0.450 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.372      ;
; 0.452 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.374      ;
; 0.452 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.580      ;
; 0.452 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.580      ;
; 0.452 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.580      ;
; 0.453 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.581      ;
; 0.458 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.380      ;
; 0.458 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.380      ;
; 0.460 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.588      ;
; 0.465 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.807      ;
; 0.465 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.807      ;
; 0.465 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.807      ;
; 0.465 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.807      ;
; 0.465 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.807      ;
; 0.465 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.807      ;
; 0.465 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.807      ;
; 0.465 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.807      ;
; 0.469 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.597      ;
; 0.469 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.597      ;
; 0.470 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.598      ;
; 0.474 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.602      ;
; 0.506 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.634      ;
; 0.506 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.634      ;
; 0.517 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.439      ;
; 0.532 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.660      ;
; 0.532 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.660      ;
; 0.533 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.661      ;
; 0.534 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.876      ;
; 0.534 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.876      ;
; 0.534 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.876      ;
; 0.534 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.876      ;
; 0.534 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.876      ;
; 0.534 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.876      ;
; 0.534 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.876      ;
; 0.534 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.876      ;
; 0.537 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.665      ;
; 0.615 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.957      ;
; 0.615 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.957      ;
; 0.615 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.957      ;
; 0.615 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.957      ;
; 0.615 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.957      ;
; 0.615 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.957      ;
; 0.615 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.957      ;
; 0.615 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.957      ;
; 0.697 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.826      ;
; 0.697 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.826      ;
; 0.697 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.826      ;
; 0.697 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.826      ;
; 0.697 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.826      ;
; 0.697 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.826      ;
; 0.697 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.826      ;
; 0.697 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.826      ;
; 0.760 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.889      ;
; 0.760 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.889      ;
; 0.760 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.889      ;
; 0.760 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.889      ;
; 0.760 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.889      ;
; 0.760 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.889      ;
; 0.760 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.889      ;
; 0.760 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.889      ;
; 0.815 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.944      ;
; 0.815 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.944      ;
; 0.815 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.944      ;
; 0.815 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.944      ;
; 0.815 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.944      ;
; 0.815 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.944      ;
; 0.815 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.944      ;
; 0.815 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.047      ; 0.944      ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-------------------------------------------------------+------------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; -91.399    ; 0.160 ; N/A      ; N/A     ; -1.500              ;
;  clock                                                ; N/A        ; N/A   ; N/A      ; N/A     ; 9.627               ;
;  sync:u_SYNC|sync[1]                                  ; -1.237     ; 0.172 ; N/A      ; N/A     ; -1.500              ;
;  u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -91.399    ; 0.160 ; N/A      ; N/A     ; 7.308               ;
; Design-wide TNS                                       ; -10503.478 ; 0.0   ; 0.0      ; 0.0     ; -31.5               ;
;  clock                                                ; N/A        ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  sync:u_SYNC|sync[1]                                  ; -21.111    ; 0.000 ; N/A      ; N/A     ; -31.500             ;
;  u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -10482.367 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; h_sync        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_L_out   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_R_out   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; clock               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ps2_DATA            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ps2_CLK             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; audio_L_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; audio_R_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; red[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; red[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; red[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; green[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; green[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; green[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; blue[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; blue[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.1e-09 V                    ; 2.58 V              ; -0.0544 V           ; 0.311 V                              ; 0.084 V                              ; 1.05e-10 s                  ; 2.03e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.1e-09 V                   ; 2.58 V             ; -0.0544 V          ; 0.311 V                             ; 0.084 V                             ; 1.05e-10 s                 ; 2.03e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-09 V                   ; 2.39 V              ; -0.0693 V           ; 0.141 V                              ; 0.097 V                              ; 2.77e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-09 V                  ; 2.39 V             ; -0.0693 V          ; 0.141 V                             ; 0.097 V                             ; 2.77e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; audio_L_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; audio_R_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; red[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; red[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; red[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; green[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; green[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; green[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; blue[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; blue[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.46e-07 V                   ; 2.35 V              ; -0.0216 V           ; 0.041 V                              ; 0.044 V                              ; 2.35e-10 s                  ; 3.4e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 9.46e-07 V                  ; 2.35 V             ; -0.0216 V          ; 0.041 V                             ; 0.044 V                             ; 2.35e-10 s                 ; 3.4e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00816 V          ; 0.1 V                                ; 0.012 V                              ; 4.51e-10 s                  ; 3.91e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00816 V         ; 0.1 V                               ; 0.012 V                             ; 4.51e-10 s                 ; 3.91e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; audio_L_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; audio_R_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; red[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; red[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; red[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; green[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; green[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; green[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; blue[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; blue[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.09e-09 V                   ; 3.33 V              ; -0.207 V            ; 0.732 V                              ; 0.246 V                              ; 7.99e-11 s                  ; 1.55e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.09e-09 V                  ; 3.33 V             ; -0.207 V           ; 0.732 V                             ; 0.246 V                             ; 7.99e-11 s                 ; 1.55e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.44e-09 V                   ; 2.77 V              ; -0.0664 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.04e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.44e-09 V                  ; 2.77 V             ; -0.0664 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.04e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; sync:u_SYNC|sync[1]                                  ; sync:u_SYNC|sync[1]                                  ; 0            ; 0        ; 0        ; 112      ;
; sync:u_SYNC|sync[1]                                  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0            ; 9        ; 0        ; 0        ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; sync:u_SYNC|sync[1]                                  ; sync:u_SYNC|sync[1]                                  ; 0            ; 0        ; 0        ; 112      ;
; sync:u_SYNC|sync[1]                                  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0            ; 9        ; 0        ; 0        ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 180   ; 180  ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                  ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+
; Target                                               ; Clock                                                ; Type      ; Status      ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+
; clock                                                ; clock                                                ; Base      ; Constrained ;
; sync:u_SYNC|sync[1]                                  ; sync:u_SYNC|sync[1]                                  ; Base      ; Constrained ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ps2_CLK    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ps2_DATA   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; audio_L_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; audio_R_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ps2_CLK    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ps2_DATA   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; audio_L_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; audio_R_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sun Jul  6 11:05:24 2025
Info: Command: quartus_sta Breakout -c Breakout
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Breakout.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clock clock
    Info (332110): create_generated_clock -source {u_pllvga|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -multiply_by 13 -duty_cycle 50.00 -name {u_pllvga|altpll_component|auto_generated|pll1|clk[0]} {u_pllvga|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sync:u_SYNC|sync[1] sync:u_SYNC|sync[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -91.399
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -91.399          -10482.367 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.237             -21.111 sync:u_SYNC|sync[1] 
Info (332146): Worst-case hold slack is 0.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.379               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.403               0.000 sync:u_SYNC|sync[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.500             -31.500 sync:u_SYNC|sync[1] 
    Info (332119):     7.317               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.892               0.000 clock 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -76.247
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -76.247           -8772.676 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.977             -16.116 sync:u_SYNC|sync[1] 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.344               0.000 sync:u_SYNC|sync[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.500             -31.500 sync:u_SYNC|sync[1] 
    Info (332119):     7.308               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.910               0.000 clock 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -34.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -34.295           -3710.603 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.051              -0.408 sync:u_SYNC|sync[1] 
Info (332146): Worst-case hold slack is 0.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.160               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.172               0.000 sync:u_SYNC|sync[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -21.000 sync:u_SYNC|sync[1] 
    Info (332119):     7.434               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.627               0.000 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5273 megabytes
    Info: Processing ended: Sun Jul  6 11:05:41 2025
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:18


