# Verilog

参数传递：  
    Verilog可以在例化时传递参数，传递的参数是子模块中定义的parameter。  
    传递方法如下：  
        1.module_name #( parameter1, parameter2) inst_name( port_map);  
        2.module_name #( .parameter_name(para_value), .parameter_name(para_value)) inst_name (port map);  
  

    
