TimeQuest Timing Analyzer report for HW6_1
Thu May 07 20:59:14 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Hold: 'Clock'
 13. Slow Model Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'Clock'
 24. Fast Model Hold: 'Clock'
 25. Fast Model Minimum Pulse Width: 'Clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; HW6_1                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5F256C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 77.65 MHz ; 77.65 MHz       ; Clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; Clock ; -11.878 ; -203.127      ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.380 ; -31.380               ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                             ;
+---------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.878 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 12.911     ;
; -11.874 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 12.907     ;
; -11.851 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 12.884     ;
; -11.847 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 12.880     ;
; -11.752 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 12.784     ;
; -11.748 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 12.780     ;
; -11.580 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 12.612     ;
; -11.576 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 12.608     ;
; -11.456 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 12.489     ;
; -11.429 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 12.462     ;
; -11.330 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 12.362     ;
; -11.200 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 12.233     ;
; -11.173 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 12.206     ;
; -11.158 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 12.190     ;
; -11.074 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 12.106     ;
; -10.957 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.989     ;
; -10.953 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.985     ;
; -10.902 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.934     ;
; -10.817 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.849     ;
; -10.813 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.845     ;
; -10.572 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 11.607     ;
; -10.545 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 11.580     ;
; -10.535 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.567     ;
; -10.457 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.489     ;
; -10.453 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.485     ;
; -10.446 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 11.480     ;
; -10.395 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.427     ;
; -10.279 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.311     ;
; -10.274 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 11.308     ;
; -10.233 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.265     ;
; -10.229 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.261     ;
; -10.196 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 11.229     ;
; -10.169 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 11.202     ;
; -10.139 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.171     ;
; -10.070 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.102     ;
; -10.035 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 11.067     ;
; -9.960  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 10.992     ;
; -9.956  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 10.988     ;
; -9.898  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 10.930     ;
; -9.896  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 10.931     ;
; -9.869  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 10.904     ;
; -9.811  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 10.843     ;
; -9.779  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 10.811     ;
; -9.770  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 10.804     ;
; -9.662  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.006      ; 10.704     ;
; -9.651  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 10.685     ;
; -9.635  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.006      ; 10.677     ;
; -9.598  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 10.632     ;
; -9.560  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.010     ; 10.586     ;
; -9.556  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.010     ; 10.582     ;
; -9.555  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 10.587     ;
; -9.538  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 10.570     ;
; -9.536  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 10.577     ;
; -9.511  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 10.545     ;
; -9.364  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 10.405     ;
; -9.282  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 10.314     ;
; -9.275  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 10.307     ;
; -9.151  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 10.185     ;
; -9.138  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.010     ; 10.164     ;
; -9.135  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 10.167     ;
; -9.098  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 10.130     ;
; -9.071  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 10.103     ;
; -8.982  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 10.009     ;
; -8.978  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 10.005     ;
; -8.975  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 10.009     ;
; -8.972  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 10.003     ;
; -8.927  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 9.961      ;
; -8.882  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.010     ; 9.908      ;
; -8.835  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 9.869      ;
; -8.800  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 9.831      ;
; -8.775  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 9.807      ;
; -8.741  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 9.782      ;
; -8.704  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 9.736      ;
; -8.677  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 9.709      ;
; -8.654  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 9.688      ;
; -8.601  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 9.642      ;
; -8.578  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 9.609      ;
; -8.560  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 9.587      ;
; -8.551  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 9.583      ;
; -8.523  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 9.550      ;
; -8.519  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 9.546      ;
; -8.475  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 9.509      ;
; -8.406  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 9.437      ;
; -8.313  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 9.345      ;
; -8.304  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 9.331      ;
; -8.286  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 9.318      ;
; -8.278  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 9.310      ;
; -8.254  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.008     ; 9.282      ;
; -8.251  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 9.285      ;
; -8.241  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 9.282      ;
; -8.187  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 9.218      ;
; -8.177  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 9.208      ;
; -8.172  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 9.199      ;
; -8.168  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 9.195      ;
; -8.101  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 9.128      ;
; -8.040  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 1.000        ; 0.006      ; 9.082      ;
; -8.037  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 9.068      ;
; -8.017  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 9.058      ;
; -8.015  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 9.046      ;
; -8.013  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 1.000        ; 0.006      ; 9.055      ;
+---------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 1.020 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.286      ;
; 1.230 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.496      ;
; 1.360 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.626      ;
; 1.381 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.645      ;
; 1.392 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.658      ;
; 1.474 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.740      ;
; 1.477 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.743      ;
; 1.478 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.744      ;
; 1.506 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.770      ;
; 1.594 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.860      ;
; 1.600 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.866      ;
; 1.610 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.876      ;
; 1.629 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.895      ;
; 1.659 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.925      ;
; 1.666 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.932      ;
; 1.750 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.016      ;
; 1.755 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.021      ;
; 1.783 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.049      ;
; 1.814 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.080      ;
; 1.890 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.156      ;
; 1.891 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.157      ;
; 1.910 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.176      ;
; 1.923 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.189      ;
; 1.924 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.190      ;
; 1.929 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.195      ;
; 2.027 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.292      ;
; 2.077 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.342      ;
; 2.079 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.345      ;
; 2.132 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.398      ;
; 2.163 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.429      ;
; 2.167 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.433      ;
; 2.171 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.437      ;
; 2.199 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.465      ;
; 2.203 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.469      ;
; 2.219 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.486      ;
; 2.271 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.537      ;
; 2.282 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.548      ;
; 2.294 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.560      ;
; 2.298 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.564      ;
; 2.313 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.577      ;
; 2.317 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.581      ;
; 2.319 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.585      ;
; 2.321 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.586      ;
; 2.322 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.588      ;
; 2.327 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.594      ;
; 2.337 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.602      ;
; 2.353 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.620      ;
; 2.371 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.637      ;
; 2.373 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.640      ;
; 2.379 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.645      ;
; 2.385 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.652      ;
; 2.391 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.658      ;
; 2.392 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.658      ;
; 2.392 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.656      ;
; 2.414 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.679      ;
; 2.419 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.686      ;
; 2.426 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.691      ;
; 2.440 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.707      ;
; 2.446 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.713      ;
; 2.458 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.725      ;
; 2.459 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.730      ;
; 2.477 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.748      ;
; 2.482 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.748      ;
; 2.484 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.751      ;
; 2.494 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.761      ;
; 2.504 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.771      ;
; 2.514 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.780      ;
; 2.520 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.787      ;
; 2.522 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.789      ;
; 2.523 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.787      ;
; 2.529 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; -0.009     ; 2.786      ;
; 2.533 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.799      ;
; 2.535 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.800      ;
; 2.542 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.807      ;
; 2.547 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.812      ;
; 2.552 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.819      ;
; 2.570 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.837      ;
; 2.571 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.838      ;
; 2.594 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.860      ;
; 2.603 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.869      ;
; 2.604 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 0.000        ; -0.002     ; 2.868      ;
; 2.612 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.878      ;
; 2.613 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.879      ;
; 2.619 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.886      ;
; 2.628 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.894      ;
; 2.649 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.915      ;
; 2.657 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.922      ;
; 2.660 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; -0.009     ; 2.917      ;
; 2.688 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.953      ;
; 2.715 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 0.000        ; -0.009     ; 2.972      ;
; 2.719 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; Clock        ; Clock       ; 0.000        ; 0.005      ; 2.990      ;
; 2.734 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 3.000      ;
; 2.734 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 3.000      ;
; 2.737 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; Clock        ; Clock       ; 0.000        ; 0.005      ; 3.008      ;
; 2.744 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 3.010      ;
; 2.746 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; Clock        ; Clock       ; 0.000        ; 0.005      ; 3.017      ;
; 2.752 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 3.018      ;
; 2.759 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 3.025      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0]                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[10]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[10]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[11]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[11]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[12]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[12]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[13]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[13]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[14]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[14]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[15]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[15]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[16]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[16]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[17]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[17]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[18]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[18]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[19]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[19]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[20]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[20]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[21]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[21]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[22]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[22]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[23]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[23]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[24]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[24]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[25]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[25]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[26]|clk                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Branch            ; Clock      ; 13.275 ; 13.275 ; Rise       ; Clock           ;
; BranchOffset[*]   ; Clock      ; 17.225 ; 17.225 ; Rise       ; Clock           ;
;  BranchOffset[0]  ; Clock      ; 17.225 ; 17.225 ; Rise       ; Clock           ;
;  BranchOffset[1]  ; Clock      ; 17.169 ; 17.169 ; Rise       ; Clock           ;
;  BranchOffset[2]  ; Clock      ; 15.430 ; 15.430 ; Rise       ; Clock           ;
;  BranchOffset[3]  ; Clock      ; 14.813 ; 14.813 ; Rise       ; Clock           ;
;  BranchOffset[4]  ; Clock      ; 14.694 ; 14.694 ; Rise       ; Clock           ;
;  BranchOffset[5]  ; Clock      ; 13.905 ; 13.905 ; Rise       ; Clock           ;
;  BranchOffset[6]  ; Clock      ; 14.160 ; 14.160 ; Rise       ; Clock           ;
;  BranchOffset[7]  ; Clock      ; 13.582 ; 13.582 ; Rise       ; Clock           ;
;  BranchOffset[8]  ; Clock      ; 13.108 ; 13.108 ; Rise       ; Clock           ;
;  BranchOffset[9]  ; Clock      ; 12.380 ; 12.380 ; Rise       ; Clock           ;
;  BranchOffset[10] ; Clock      ; 11.761 ; 11.761 ; Rise       ; Clock           ;
;  BranchOffset[11] ; Clock      ; 11.459 ; 11.459 ; Rise       ; Clock           ;
;  BranchOffset[12] ; Clock      ; 10.997 ; 10.997 ; Rise       ; Clock           ;
;  BranchOffset[13] ; Clock      ; 11.085 ; 11.085 ; Rise       ; Clock           ;
;  BranchOffset[14] ; Clock      ; 10.101 ; 10.101 ; Rise       ; Clock           ;
;  BranchOffset[15] ; Clock      ; 7.175  ; 7.175  ; Rise       ; Clock           ;
; Jump              ; Clock      ; 0.790  ; 0.790  ; Rise       ; Clock           ;
; Reset             ; Clock      ; 0.560  ; 0.560  ; Rise       ; Clock           ;
; jumpAddress[*]    ; Clock      ; 4.355  ; 4.355  ; Rise       ; Clock           ;
;  jumpAddress[0]   ; Clock      ; 3.921  ; 3.921  ; Rise       ; Clock           ;
;  jumpAddress[1]   ; Clock      ; 4.298  ; 4.298  ; Rise       ; Clock           ;
;  jumpAddress[2]   ; Clock      ; 4.294  ; 4.294  ; Rise       ; Clock           ;
;  jumpAddress[3]   ; Clock      ; 4.269  ; 4.269  ; Rise       ; Clock           ;
;  jumpAddress[4]   ; Clock      ; 4.132  ; 4.132  ; Rise       ; Clock           ;
;  jumpAddress[5]   ; Clock      ; 4.256  ; 4.256  ; Rise       ; Clock           ;
;  jumpAddress[6]   ; Clock      ; 4.266  ; 4.266  ; Rise       ; Clock           ;
;  jumpAddress[7]   ; Clock      ; 4.118  ; 4.118  ; Rise       ; Clock           ;
;  jumpAddress[8]   ; Clock      ; 4.264  ; 4.264  ; Rise       ; Clock           ;
;  jumpAddress[9]   ; Clock      ; 3.626  ; 3.626  ; Rise       ; Clock           ;
;  jumpAddress[10]  ; Clock      ; 4.111  ; 4.111  ; Rise       ; Clock           ;
;  jumpAddress[11]  ; Clock      ; 3.791  ; 3.791  ; Rise       ; Clock           ;
;  jumpAddress[12]  ; Clock      ; 4.108  ; 4.108  ; Rise       ; Clock           ;
;  jumpAddress[13]  ; Clock      ; 3.817  ; 3.817  ; Rise       ; Clock           ;
;  jumpAddress[14]  ; Clock      ; 4.128  ; 4.128  ; Rise       ; Clock           ;
;  jumpAddress[15]  ; Clock      ; 3.621  ; 3.621  ; Rise       ; Clock           ;
;  jumpAddress[16]  ; Clock      ; 3.785  ; 3.785  ; Rise       ; Clock           ;
;  jumpAddress[17]  ; Clock      ; 3.642  ; 3.642  ; Rise       ; Clock           ;
;  jumpAddress[18]  ; Clock      ; 3.621  ; 3.621  ; Rise       ; Clock           ;
;  jumpAddress[19]  ; Clock      ; 3.907  ; 3.907  ; Rise       ; Clock           ;
;  jumpAddress[20]  ; Clock      ; 3.843  ; 3.843  ; Rise       ; Clock           ;
;  jumpAddress[21]  ; Clock      ; 4.112  ; 4.112  ; Rise       ; Clock           ;
;  jumpAddress[22]  ; Clock      ; 3.646  ; 3.646  ; Rise       ; Clock           ;
;  jumpAddress[23]  ; Clock      ; 4.031  ; 4.031  ; Rise       ; Clock           ;
;  jumpAddress[24]  ; Clock      ; 4.355  ; 4.355  ; Rise       ; Clock           ;
;  jumpAddress[25]  ; Clock      ; 3.737  ; 3.737  ; Rise       ; Clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Branch            ; Clock      ; -0.084 ; -0.084 ; Rise       ; Clock           ;
; BranchOffset[*]   ; Clock      ; -0.357 ; -0.357 ; Rise       ; Clock           ;
;  BranchOffset[0]  ; Clock      ; -3.671 ; -3.671 ; Rise       ; Clock           ;
;  BranchOffset[1]  ; Clock      ; -4.728 ; -4.728 ; Rise       ; Clock           ;
;  BranchOffset[2]  ; Clock      ; -4.274 ; -4.274 ; Rise       ; Clock           ;
;  BranchOffset[3]  ; Clock      ; -4.706 ; -4.706 ; Rise       ; Clock           ;
;  BranchOffset[4]  ; Clock      ; -4.339 ; -4.339 ; Rise       ; Clock           ;
;  BranchOffset[5]  ; Clock      ; -4.465 ; -4.465 ; Rise       ; Clock           ;
;  BranchOffset[6]  ; Clock      ; -4.536 ; -4.536 ; Rise       ; Clock           ;
;  BranchOffset[7]  ; Clock      ; -4.612 ; -4.612 ; Rise       ; Clock           ;
;  BranchOffset[8]  ; Clock      ; -4.807 ; -4.807 ; Rise       ; Clock           ;
;  BranchOffset[9]  ; Clock      ; -4.303 ; -4.303 ; Rise       ; Clock           ;
;  BranchOffset[10] ; Clock      ; -4.327 ; -4.327 ; Rise       ; Clock           ;
;  BranchOffset[11] ; Clock      ; -3.541 ; -3.541 ; Rise       ; Clock           ;
;  BranchOffset[12] ; Clock      ; -3.859 ; -3.859 ; Rise       ; Clock           ;
;  BranchOffset[13] ; Clock      ; -4.231 ; -4.231 ; Rise       ; Clock           ;
;  BranchOffset[14] ; Clock      ; -4.091 ; -4.091 ; Rise       ; Clock           ;
;  BranchOffset[15] ; Clock      ; -0.357 ; -0.357 ; Rise       ; Clock           ;
; Jump              ; Clock      ; -0.028 ; -0.028 ; Rise       ; Clock           ;
; Reset             ; Clock      ; 0.158  ; 0.158  ; Rise       ; Clock           ;
; jumpAddress[*]    ; Clock      ; -3.391 ; -3.391 ; Rise       ; Clock           ;
;  jumpAddress[0]   ; Clock      ; -3.691 ; -3.691 ; Rise       ; Clock           ;
;  jumpAddress[1]   ; Clock      ; -4.068 ; -4.068 ; Rise       ; Clock           ;
;  jumpAddress[2]   ; Clock      ; -4.064 ; -4.064 ; Rise       ; Clock           ;
;  jumpAddress[3]   ; Clock      ; -4.039 ; -4.039 ; Rise       ; Clock           ;
;  jumpAddress[4]   ; Clock      ; -3.902 ; -3.902 ; Rise       ; Clock           ;
;  jumpAddress[5]   ; Clock      ; -4.026 ; -4.026 ; Rise       ; Clock           ;
;  jumpAddress[6]   ; Clock      ; -4.036 ; -4.036 ; Rise       ; Clock           ;
;  jumpAddress[7]   ; Clock      ; -3.888 ; -3.888 ; Rise       ; Clock           ;
;  jumpAddress[8]   ; Clock      ; -4.034 ; -4.034 ; Rise       ; Clock           ;
;  jumpAddress[9]   ; Clock      ; -3.396 ; -3.396 ; Rise       ; Clock           ;
;  jumpAddress[10]  ; Clock      ; -3.881 ; -3.881 ; Rise       ; Clock           ;
;  jumpAddress[11]  ; Clock      ; -3.561 ; -3.561 ; Rise       ; Clock           ;
;  jumpAddress[12]  ; Clock      ; -3.878 ; -3.878 ; Rise       ; Clock           ;
;  jumpAddress[13]  ; Clock      ; -3.587 ; -3.587 ; Rise       ; Clock           ;
;  jumpAddress[14]  ; Clock      ; -3.898 ; -3.898 ; Rise       ; Clock           ;
;  jumpAddress[15]  ; Clock      ; -3.391 ; -3.391 ; Rise       ; Clock           ;
;  jumpAddress[16]  ; Clock      ; -3.555 ; -3.555 ; Rise       ; Clock           ;
;  jumpAddress[17]  ; Clock      ; -3.412 ; -3.412 ; Rise       ; Clock           ;
;  jumpAddress[18]  ; Clock      ; -3.391 ; -3.391 ; Rise       ; Clock           ;
;  jumpAddress[19]  ; Clock      ; -3.677 ; -3.677 ; Rise       ; Clock           ;
;  jumpAddress[20]  ; Clock      ; -3.613 ; -3.613 ; Rise       ; Clock           ;
;  jumpAddress[21]  ; Clock      ; -3.882 ; -3.882 ; Rise       ; Clock           ;
;  jumpAddress[22]  ; Clock      ; -3.416 ; -3.416 ; Rise       ; Clock           ;
;  jumpAddress[23]  ; Clock      ; -3.801 ; -3.801 ; Rise       ; Clock           ;
;  jumpAddress[24]  ; Clock      ; -4.125 ; -4.125 ; Rise       ; Clock           ;
;  jumpAddress[25]  ; Clock      ; -3.507 ; -3.507 ; Rise       ; Clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OUT[*]    ; Clock      ; 7.170 ; 7.170 ; Rise       ; Clock           ;
;  OUT[2]   ; Clock      ; 6.830 ; 6.830 ; Rise       ; Clock           ;
;  OUT[3]   ; Clock      ; 6.472 ; 6.472 ; Rise       ; Clock           ;
;  OUT[4]   ; Clock      ; 6.553 ; 6.553 ; Rise       ; Clock           ;
;  OUT[5]   ; Clock      ; 6.880 ; 6.880 ; Rise       ; Clock           ;
;  OUT[6]   ; Clock      ; 6.802 ; 6.802 ; Rise       ; Clock           ;
;  OUT[7]   ; Clock      ; 6.111 ; 6.111 ; Rise       ; Clock           ;
;  OUT[8]   ; Clock      ; 6.484 ; 6.484 ; Rise       ; Clock           ;
;  OUT[9]   ; Clock      ; 6.838 ; 6.838 ; Rise       ; Clock           ;
;  OUT[10]  ; Clock      ; 6.459 ; 6.459 ; Rise       ; Clock           ;
;  OUT[11]  ; Clock      ; 5.925 ; 5.925 ; Rise       ; Clock           ;
;  OUT[12]  ; Clock      ; 5.916 ; 5.916 ; Rise       ; Clock           ;
;  OUT[13]  ; Clock      ; 6.548 ; 6.548 ; Rise       ; Clock           ;
;  OUT[14]  ; Clock      ; 6.244 ; 6.244 ; Rise       ; Clock           ;
;  OUT[15]  ; Clock      ; 6.186 ; 6.186 ; Rise       ; Clock           ;
;  OUT[16]  ; Clock      ; 6.236 ; 6.236 ; Rise       ; Clock           ;
;  OUT[17]  ; Clock      ; 6.242 ; 6.242 ; Rise       ; Clock           ;
;  OUT[18]  ; Clock      ; 6.222 ; 6.222 ; Rise       ; Clock           ;
;  OUT[19]  ; Clock      ; 6.573 ; 6.573 ; Rise       ; Clock           ;
;  OUT[20]  ; Clock      ; 6.208 ; 6.208 ; Rise       ; Clock           ;
;  OUT[21]  ; Clock      ; 6.533 ; 6.533 ; Rise       ; Clock           ;
;  OUT[22]  ; Clock      ; 6.634 ; 6.634 ; Rise       ; Clock           ;
;  OUT[23]  ; Clock      ; 6.620 ; 6.620 ; Rise       ; Clock           ;
;  OUT[24]  ; Clock      ; 7.170 ; 7.170 ; Rise       ; Clock           ;
;  OUT[25]  ; Clock      ; 6.628 ; 6.628 ; Rise       ; Clock           ;
;  OUT[26]  ; Clock      ; 6.741 ; 6.741 ; Rise       ; Clock           ;
;  OUT[27]  ; Clock      ; 6.326 ; 6.326 ; Rise       ; Clock           ;
;  OUT[28]  ; Clock      ; 6.362 ; 6.362 ; Rise       ; Clock           ;
;  OUT[29]  ; Clock      ; 6.352 ; 6.352 ; Rise       ; Clock           ;
;  OUT[30]  ; Clock      ; 6.102 ; 6.102 ; Rise       ; Clock           ;
;  OUT[31]  ; Clock      ; 6.103 ; 6.103 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OUT[*]    ; Clock      ; 5.916 ; 5.916 ; Rise       ; Clock           ;
;  OUT[2]   ; Clock      ; 6.830 ; 6.830 ; Rise       ; Clock           ;
;  OUT[3]   ; Clock      ; 6.472 ; 6.472 ; Rise       ; Clock           ;
;  OUT[4]   ; Clock      ; 6.553 ; 6.553 ; Rise       ; Clock           ;
;  OUT[5]   ; Clock      ; 6.880 ; 6.880 ; Rise       ; Clock           ;
;  OUT[6]   ; Clock      ; 6.802 ; 6.802 ; Rise       ; Clock           ;
;  OUT[7]   ; Clock      ; 6.111 ; 6.111 ; Rise       ; Clock           ;
;  OUT[8]   ; Clock      ; 6.484 ; 6.484 ; Rise       ; Clock           ;
;  OUT[9]   ; Clock      ; 6.838 ; 6.838 ; Rise       ; Clock           ;
;  OUT[10]  ; Clock      ; 6.459 ; 6.459 ; Rise       ; Clock           ;
;  OUT[11]  ; Clock      ; 5.925 ; 5.925 ; Rise       ; Clock           ;
;  OUT[12]  ; Clock      ; 5.916 ; 5.916 ; Rise       ; Clock           ;
;  OUT[13]  ; Clock      ; 6.548 ; 6.548 ; Rise       ; Clock           ;
;  OUT[14]  ; Clock      ; 6.244 ; 6.244 ; Rise       ; Clock           ;
;  OUT[15]  ; Clock      ; 6.186 ; 6.186 ; Rise       ; Clock           ;
;  OUT[16]  ; Clock      ; 6.236 ; 6.236 ; Rise       ; Clock           ;
;  OUT[17]  ; Clock      ; 6.242 ; 6.242 ; Rise       ; Clock           ;
;  OUT[18]  ; Clock      ; 6.222 ; 6.222 ; Rise       ; Clock           ;
;  OUT[19]  ; Clock      ; 6.573 ; 6.573 ; Rise       ; Clock           ;
;  OUT[20]  ; Clock      ; 6.208 ; 6.208 ; Rise       ; Clock           ;
;  OUT[21]  ; Clock      ; 6.533 ; 6.533 ; Rise       ; Clock           ;
;  OUT[22]  ; Clock      ; 6.634 ; 6.634 ; Rise       ; Clock           ;
;  OUT[23]  ; Clock      ; 6.620 ; 6.620 ; Rise       ; Clock           ;
;  OUT[24]  ; Clock      ; 7.170 ; 7.170 ; Rise       ; Clock           ;
;  OUT[25]  ; Clock      ; 6.628 ; 6.628 ; Rise       ; Clock           ;
;  OUT[26]  ; Clock      ; 6.741 ; 6.741 ; Rise       ; Clock           ;
;  OUT[27]  ; Clock      ; 6.326 ; 6.326 ; Rise       ; Clock           ;
;  OUT[28]  ; Clock      ; 6.362 ; 6.362 ; Rise       ; Clock           ;
;  OUT[29]  ; Clock      ; 6.352 ; 6.352 ; Rise       ; Clock           ;
;  OUT[30]  ; Clock      ; 6.102 ; 6.102 ; Rise       ; Clock           ;
;  OUT[31]  ; Clock      ; 6.103 ; 6.103 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -4.430 ; -70.263       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.380 ; -31.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.430 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 5.460      ;
; -4.430 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 5.460      ;
; -4.400 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 5.430      ;
; -4.400 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 5.430      ;
; -4.367 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 5.396      ;
; -4.367 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 5.396      ;
; -4.295 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 5.324      ;
; -4.295 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 5.324      ;
; -4.249 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 5.279      ;
; -4.219 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 5.249      ;
; -4.186 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 5.215      ;
; -4.143 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 5.173      ;
; -4.114 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 5.143      ;
; -4.113 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 5.143      ;
; -4.080 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 5.109      ;
; -4.037 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 5.066      ;
; -4.037 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 5.066      ;
; -4.008 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 5.037      ;
; -3.984 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 5.013      ;
; -3.984 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 5.013      ;
; -3.868 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.899      ;
; -3.860 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.889      ;
; -3.860 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.889      ;
; -3.856 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.885      ;
; -3.838 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.869      ;
; -3.805 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.835      ;
; -3.803 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.832      ;
; -3.750 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.779      ;
; -3.743 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.772      ;
; -3.743 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.772      ;
; -3.733 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.763      ;
; -3.729 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.759      ;
; -3.700 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.729      ;
; -3.700 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.729      ;
; -3.699 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.729      ;
; -3.697 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.726      ;
; -3.679 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.708      ;
; -3.666 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.695      ;
; -3.598 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.629      ;
; -3.594 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.623      ;
; -3.573 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.602      ;
; -3.568 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.599      ;
; -3.562 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.591      ;
; -3.535 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.565      ;
; -3.519 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.548      ;
; -3.516 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 4.541      ;
; -3.516 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 4.541      ;
; -3.508 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 4.544      ;
; -3.478 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 4.514      ;
; -3.475 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.505      ;
; -3.463 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.493      ;
; -3.456 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.485      ;
; -3.445 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 4.480      ;
; -3.422 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.452      ;
; -3.413 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.442      ;
; -3.373 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 4.408      ;
; -3.336 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.365      ;
; -3.335 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 4.360      ;
; -3.298 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.328      ;
; -3.283 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.312      ;
; -3.272 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.301      ;
; -3.246 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 4.271      ;
; -3.246 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 4.271      ;
; -3.242 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.271      ;
; -3.229 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 4.254      ;
; -3.209 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.237      ;
; -3.205 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.235      ;
; -3.181 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.211      ;
; -3.159 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.188      ;
; -3.152 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.182      ;
; -3.138 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.168      ;
; -3.137 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.165      ;
; -3.115 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 4.150      ;
; -3.107 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.136      ;
; -3.077 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.106      ;
; -3.065 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 4.090      ;
; -3.062 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 4.097      ;
; -3.054 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 4.079      ;
; -3.054 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 4.079      ;
; -3.044 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.072      ;
; -3.042 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.071      ;
; -3.028 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 4.058      ;
; -2.999 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 4.028      ;
; -2.972 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 4.000      ;
; -2.959 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 3.984      ;
; -2.954 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 1.000        ; -0.006     ; 3.980      ;
; -2.943 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 3.972      ;
; -2.938 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; Clock        ; Clock       ; 1.000        ; 0.003      ; 3.973      ;
; -2.923 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 3.948      ;
; -2.923 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 3.948      ;
; -2.913 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 3.942      ;
; -2.911 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 3.941      ;
; -2.880 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 3.908      ;
; -2.879 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 3.907      ;
; -2.873 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 3.898      ;
; -2.868 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 3.898      ;
; -2.830 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 1.000        ; 0.004      ; 3.866      ;
; -2.828 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 3.853      ;
; -2.828 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 1.000        ; -0.007     ; 3.853      ;
; -2.826 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 3.854      ;
+--------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.463 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.615      ;
; 0.543 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.695      ;
; 0.597 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.749      ;
; 0.606 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.758      ;
; 0.619 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.770      ;
; 0.635 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.638 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.653 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.665 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.816      ;
; 0.676 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.828      ;
; 0.700 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.852      ;
; 0.704 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.856      ;
; 0.708 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.860      ;
; 0.718 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.870      ;
; 0.723 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.875      ;
; 0.754 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.764 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.916      ;
; 0.773 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.925      ;
; 0.777 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.929      ;
; 0.819 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.971      ;
; 0.821 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.973      ;
; 0.821 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.973      ;
; 0.829 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.981      ;
; 0.834 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.986      ;
; 0.841 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.993      ;
; 0.891 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.042      ;
; 0.901 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.053      ;
; 0.922 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.074      ;
; 0.928 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.938 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.090      ;
; 0.938 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.090      ;
; 0.947 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.099      ;
; 0.947 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.099      ;
; 0.957 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.109      ;
; 0.961 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.114      ;
; 0.999 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.151      ;
; 1.003 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.155      ;
; 1.003 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.155      ;
; 1.006 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.157      ;
; 1.006 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.157      ;
; 1.007 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.159      ;
; 1.009 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.161      ;
; 1.012 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.164      ;
; 1.015 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.166      ;
; 1.028 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.180      ;
; 1.028 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.180      ;
; 1.031 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.183      ;
; 1.033 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.185      ;
; 1.036 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.188      ;
; 1.044 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.197      ;
; 1.047 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.200      ;
; 1.048 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.201      ;
; 1.051 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.204      ;
; 1.052 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.204      ;
; 1.067 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.218      ;
; 1.069 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.220      ;
; 1.070 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.221      ;
; 1.078 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.231      ;
; 1.083 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.236      ;
; 1.085 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.236      ;
; 1.085 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.237      ;
; 1.088 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.240      ;
; 1.099 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.252      ;
; 1.102 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.253      ;
; 1.102 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.258      ;
; 1.103 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.255      ;
; 1.103 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.256      ;
; 1.106 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.262      ;
; 1.106 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.258      ;
; 1.107 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.259      ;
; 1.112 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.263      ;
; 1.115 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.266      ;
; 1.116 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.269      ;
; 1.118 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.270      ;
; 1.120 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.273      ;
; 1.121 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.272      ;
; 1.130 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.282      ;
; 1.130 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.281      ;
; 1.131 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.283      ;
; 1.135 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.288      ;
; 1.140 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; Clock        ; Clock       ; 0.000        ; -0.006     ; 1.286      ;
; 1.142 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.293      ;
; 1.143 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.294      ;
; 1.152 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.305      ;
; 1.160 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.311      ;
; 1.160 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.311      ;
; 1.171 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.323      ;
; 1.178 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.329      ;
; 1.183 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.335      ;
; 1.187 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.338      ;
; 1.191 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; Clock        ; Clock       ; 0.000        ; -0.006     ; 1.337      ;
; 1.192 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; Clock        ; Clock       ; 0.000        ; -0.006     ; 1.338      ;
; 1.196 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.348      ;
; 1.196 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.347      ;
; 1.205 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.356      ;
; 1.205 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.357      ;
; 1.212 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.368      ;
; 1.213 ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.369      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_shiftreg1:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0]                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[10]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[10]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[11]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[11]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[12]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[12]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[13]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[13]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[14]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[14]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[15]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[15]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[16]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[16]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[17]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[17]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[18]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[18]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[19]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[19]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[20]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[20]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[21]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[21]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[22]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[22]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[23]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[23]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[24]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[24]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[25]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[25]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst22|LPM_SHIFTREG_component|dffs[26]|clk                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Branch            ; Clock      ; 5.316 ; 5.316 ; Rise       ; Clock           ;
; BranchOffset[*]   ; Clock      ; 7.746 ; 7.746 ; Rise       ; Clock           ;
;  BranchOffset[0]  ; Clock      ; 7.746 ; 7.746 ; Rise       ; Clock           ;
;  BranchOffset[1]  ; Clock      ; 7.741 ; 7.741 ; Rise       ; Clock           ;
;  BranchOffset[2]  ; Clock      ; 6.928 ; 6.928 ; Rise       ; Clock           ;
;  BranchOffset[3]  ; Clock      ; 6.670 ; 6.670 ; Rise       ; Clock           ;
;  BranchOffset[4]  ; Clock      ; 6.669 ; 6.669 ; Rise       ; Clock           ;
;  BranchOffset[5]  ; Clock      ; 6.312 ; 6.312 ; Rise       ; Clock           ;
;  BranchOffset[6]  ; Clock      ; 6.475 ; 6.475 ; Rise       ; Clock           ;
;  BranchOffset[7]  ; Clock      ; 6.211 ; 6.211 ; Rise       ; Clock           ;
;  BranchOffset[8]  ; Clock      ; 6.020 ; 6.020 ; Rise       ; Clock           ;
;  BranchOffset[9]  ; Clock      ; 5.685 ; 5.685 ; Rise       ; Clock           ;
;  BranchOffset[10] ; Clock      ; 5.466 ; 5.466 ; Rise       ; Clock           ;
;  BranchOffset[11] ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
;  BranchOffset[12] ; Clock      ; 5.114 ; 5.114 ; Rise       ; Clock           ;
;  BranchOffset[13] ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
;  BranchOffset[14] ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  BranchOffset[15] ; Clock      ; 2.809 ; 2.809 ; Rise       ; Clock           ;
; Jump              ; Clock      ; 0.169 ; 0.169 ; Rise       ; Clock           ;
; Reset             ; Clock      ; 0.062 ; 0.062 ; Rise       ; Clock           ;
; jumpAddress[*]    ; Clock      ; 2.391 ; 2.391 ; Rise       ; Clock           ;
;  jumpAddress[0]   ; Clock      ; 2.167 ; 2.167 ; Rise       ; Clock           ;
;  jumpAddress[1]   ; Clock      ; 2.365 ; 2.365 ; Rise       ; Clock           ;
;  jumpAddress[2]   ; Clock      ; 2.391 ; 2.391 ; Rise       ; Clock           ;
;  jumpAddress[3]   ; Clock      ; 2.372 ; 2.372 ; Rise       ; Clock           ;
;  jumpAddress[4]   ; Clock      ; 2.263 ; 2.263 ; Rise       ; Clock           ;
;  jumpAddress[5]   ; Clock      ; 2.359 ; 2.359 ; Rise       ; Clock           ;
;  jumpAddress[6]   ; Clock      ; 2.338 ; 2.338 ; Rise       ; Clock           ;
;  jumpAddress[7]   ; Clock      ; 2.254 ; 2.254 ; Rise       ; Clock           ;
;  jumpAddress[8]   ; Clock      ; 2.364 ; 2.364 ; Rise       ; Clock           ;
;  jumpAddress[9]   ; Clock      ; 2.027 ; 2.027 ; Rise       ; Clock           ;
;  jumpAddress[10]  ; Clock      ; 2.272 ; 2.272 ; Rise       ; Clock           ;
;  jumpAddress[11]  ; Clock      ; 2.112 ; 2.112 ; Rise       ; Clock           ;
;  jumpAddress[12]  ; Clock      ; 2.272 ; 2.272 ; Rise       ; Clock           ;
;  jumpAddress[13]  ; Clock      ; 2.134 ; 2.134 ; Rise       ; Clock           ;
;  jumpAddress[14]  ; Clock      ; 2.280 ; 2.280 ; Rise       ; Clock           ;
;  jumpAddress[15]  ; Clock      ; 2.022 ; 2.022 ; Rise       ; Clock           ;
;  jumpAddress[16]  ; Clock      ; 2.109 ; 2.109 ; Rise       ; Clock           ;
;  jumpAddress[17]  ; Clock      ; 2.037 ; 2.037 ; Rise       ; Clock           ;
;  jumpAddress[18]  ; Clock      ; 2.021 ; 2.021 ; Rise       ; Clock           ;
;  jumpAddress[19]  ; Clock      ; 2.162 ; 2.162 ; Rise       ; Clock           ;
;  jumpAddress[20]  ; Clock      ; 2.122 ; 2.122 ; Rise       ; Clock           ;
;  jumpAddress[21]  ; Clock      ; 2.255 ; 2.255 ; Rise       ; Clock           ;
;  jumpAddress[22]  ; Clock      ; 2.040 ; 2.040 ; Rise       ; Clock           ;
;  jumpAddress[23]  ; Clock      ; 2.238 ; 2.238 ; Rise       ; Clock           ;
;  jumpAddress[24]  ; Clock      ; 2.362 ; 2.362 ; Rise       ; Clock           ;
;  jumpAddress[25]  ; Clock      ; 2.106 ; 2.106 ; Rise       ; Clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Branch            ; Clock      ; 0.229  ; 0.229  ; Rise       ; Clock           ;
; BranchOffset[*]   ; Clock      ; 0.118  ; 0.118  ; Rise       ; Clock           ;
;  BranchOffset[0]  ; Clock      ; -2.041 ; -2.041 ; Rise       ; Clock           ;
;  BranchOffset[1]  ; Clock      ; -2.521 ; -2.521 ; Rise       ; Clock           ;
;  BranchOffset[2]  ; Clock      ; -2.254 ; -2.254 ; Rise       ; Clock           ;
;  BranchOffset[3]  ; Clock      ; -2.447 ; -2.447 ; Rise       ; Clock           ;
;  BranchOffset[4]  ; Clock      ; -2.315 ; -2.315 ; Rise       ; Clock           ;
;  BranchOffset[5]  ; Clock      ; -2.351 ; -2.351 ; Rise       ; Clock           ;
;  BranchOffset[6]  ; Clock      ; -2.414 ; -2.414 ; Rise       ; Clock           ;
;  BranchOffset[7]  ; Clock      ; -2.468 ; -2.468 ; Rise       ; Clock           ;
;  BranchOffset[8]  ; Clock      ; -2.528 ; -2.528 ; Rise       ; Clock           ;
;  BranchOffset[9]  ; Clock      ; -2.274 ; -2.274 ; Rise       ; Clock           ;
;  BranchOffset[10] ; Clock      ; -2.303 ; -2.303 ; Rise       ; Clock           ;
;  BranchOffset[11] ; Clock      ; -1.947 ; -1.947 ; Rise       ; Clock           ;
;  BranchOffset[12] ; Clock      ; -2.078 ; -2.078 ; Rise       ; Clock           ;
;  BranchOffset[13] ; Clock      ; -2.258 ; -2.258 ; Rise       ; Clock           ;
;  BranchOffset[14] ; Clock      ; -2.187 ; -2.187 ; Rise       ; Clock           ;
;  BranchOffset[15] ; Clock      ; 0.118  ; 0.118  ; Rise       ; Clock           ;
; Jump              ; Clock      ; 0.204  ; 0.204  ; Rise       ; Clock           ;
; Reset             ; Clock      ; 0.323  ; 0.323  ; Rise       ; Clock           ;
; jumpAddress[*]    ; Clock      ; -1.901 ; -1.901 ; Rise       ; Clock           ;
;  jumpAddress[0]   ; Clock      ; -2.047 ; -2.047 ; Rise       ; Clock           ;
;  jumpAddress[1]   ; Clock      ; -2.245 ; -2.245 ; Rise       ; Clock           ;
;  jumpAddress[2]   ; Clock      ; -2.271 ; -2.271 ; Rise       ; Clock           ;
;  jumpAddress[3]   ; Clock      ; -2.252 ; -2.252 ; Rise       ; Clock           ;
;  jumpAddress[4]   ; Clock      ; -2.143 ; -2.143 ; Rise       ; Clock           ;
;  jumpAddress[5]   ; Clock      ; -2.239 ; -2.239 ; Rise       ; Clock           ;
;  jumpAddress[6]   ; Clock      ; -2.218 ; -2.218 ; Rise       ; Clock           ;
;  jumpAddress[7]   ; Clock      ; -2.134 ; -2.134 ; Rise       ; Clock           ;
;  jumpAddress[8]   ; Clock      ; -2.244 ; -2.244 ; Rise       ; Clock           ;
;  jumpAddress[9]   ; Clock      ; -1.907 ; -1.907 ; Rise       ; Clock           ;
;  jumpAddress[10]  ; Clock      ; -2.152 ; -2.152 ; Rise       ; Clock           ;
;  jumpAddress[11]  ; Clock      ; -1.992 ; -1.992 ; Rise       ; Clock           ;
;  jumpAddress[12]  ; Clock      ; -2.152 ; -2.152 ; Rise       ; Clock           ;
;  jumpAddress[13]  ; Clock      ; -2.014 ; -2.014 ; Rise       ; Clock           ;
;  jumpAddress[14]  ; Clock      ; -2.160 ; -2.160 ; Rise       ; Clock           ;
;  jumpAddress[15]  ; Clock      ; -1.902 ; -1.902 ; Rise       ; Clock           ;
;  jumpAddress[16]  ; Clock      ; -1.989 ; -1.989 ; Rise       ; Clock           ;
;  jumpAddress[17]  ; Clock      ; -1.917 ; -1.917 ; Rise       ; Clock           ;
;  jumpAddress[18]  ; Clock      ; -1.901 ; -1.901 ; Rise       ; Clock           ;
;  jumpAddress[19]  ; Clock      ; -2.042 ; -2.042 ; Rise       ; Clock           ;
;  jumpAddress[20]  ; Clock      ; -2.002 ; -2.002 ; Rise       ; Clock           ;
;  jumpAddress[21]  ; Clock      ; -2.135 ; -2.135 ; Rise       ; Clock           ;
;  jumpAddress[22]  ; Clock      ; -1.920 ; -1.920 ; Rise       ; Clock           ;
;  jumpAddress[23]  ; Clock      ; -2.118 ; -2.118 ; Rise       ; Clock           ;
;  jumpAddress[24]  ; Clock      ; -2.242 ; -2.242 ; Rise       ; Clock           ;
;  jumpAddress[25]  ; Clock      ; -1.986 ; -1.986 ; Rise       ; Clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OUT[*]    ; Clock      ; 3.951 ; 3.951 ; Rise       ; Clock           ;
;  OUT[2]   ; Clock      ; 3.783 ; 3.783 ; Rise       ; Clock           ;
;  OUT[3]   ; Clock      ; 3.560 ; 3.560 ; Rise       ; Clock           ;
;  OUT[4]   ; Clock      ; 3.639 ; 3.639 ; Rise       ; Clock           ;
;  OUT[5]   ; Clock      ; 3.798 ; 3.798 ; Rise       ; Clock           ;
;  OUT[6]   ; Clock      ; 3.727 ; 3.727 ; Rise       ; Clock           ;
;  OUT[7]   ; Clock      ; 3.455 ; 3.455 ; Rise       ; Clock           ;
;  OUT[8]   ; Clock      ; 3.576 ; 3.576 ; Rise       ; Clock           ;
;  OUT[9]   ; Clock      ; 3.746 ; 3.746 ; Rise       ; Clock           ;
;  OUT[10]  ; Clock      ; 3.555 ; 3.555 ; Rise       ; Clock           ;
;  OUT[11]  ; Clock      ; 3.305 ; 3.305 ; Rise       ; Clock           ;
;  OUT[12]  ; Clock      ; 3.300 ; 3.300 ; Rise       ; Clock           ;
;  OUT[13]  ; Clock      ; 3.610 ; 3.610 ; Rise       ; Clock           ;
;  OUT[14]  ; Clock      ; 3.460 ; 3.460 ; Rise       ; Clock           ;
;  OUT[15]  ; Clock      ; 3.415 ; 3.415 ; Rise       ; Clock           ;
;  OUT[16]  ; Clock      ; 3.452 ; 3.452 ; Rise       ; Clock           ;
;  OUT[17]  ; Clock      ; 3.454 ; 3.454 ; Rise       ; Clock           ;
;  OUT[18]  ; Clock      ; 3.441 ; 3.441 ; Rise       ; Clock           ;
;  OUT[19]  ; Clock      ; 3.616 ; 3.616 ; Rise       ; Clock           ;
;  OUT[20]  ; Clock      ; 3.421 ; 3.421 ; Rise       ; Clock           ;
;  OUT[21]  ; Clock      ; 3.672 ; 3.672 ; Rise       ; Clock           ;
;  OUT[22]  ; Clock      ; 3.709 ; 3.709 ; Rise       ; Clock           ;
;  OUT[23]  ; Clock      ; 3.702 ; 3.702 ; Rise       ; Clock           ;
;  OUT[24]  ; Clock      ; 3.951 ; 3.951 ; Rise       ; Clock           ;
;  OUT[25]  ; Clock      ; 3.703 ; 3.703 ; Rise       ; Clock           ;
;  OUT[26]  ; Clock      ; 3.759 ; 3.759 ; Rise       ; Clock           ;
;  OUT[27]  ; Clock      ; 3.545 ; 3.545 ; Rise       ; Clock           ;
;  OUT[28]  ; Clock      ; 3.579 ; 3.579 ; Rise       ; Clock           ;
;  OUT[29]  ; Clock      ; 3.573 ; 3.573 ; Rise       ; Clock           ;
;  OUT[30]  ; Clock      ; 3.440 ; 3.440 ; Rise       ; Clock           ;
;  OUT[31]  ; Clock      ; 3.447 ; 3.447 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OUT[*]    ; Clock      ; 3.300 ; 3.300 ; Rise       ; Clock           ;
;  OUT[2]   ; Clock      ; 3.783 ; 3.783 ; Rise       ; Clock           ;
;  OUT[3]   ; Clock      ; 3.560 ; 3.560 ; Rise       ; Clock           ;
;  OUT[4]   ; Clock      ; 3.639 ; 3.639 ; Rise       ; Clock           ;
;  OUT[5]   ; Clock      ; 3.798 ; 3.798 ; Rise       ; Clock           ;
;  OUT[6]   ; Clock      ; 3.727 ; 3.727 ; Rise       ; Clock           ;
;  OUT[7]   ; Clock      ; 3.455 ; 3.455 ; Rise       ; Clock           ;
;  OUT[8]   ; Clock      ; 3.576 ; 3.576 ; Rise       ; Clock           ;
;  OUT[9]   ; Clock      ; 3.746 ; 3.746 ; Rise       ; Clock           ;
;  OUT[10]  ; Clock      ; 3.555 ; 3.555 ; Rise       ; Clock           ;
;  OUT[11]  ; Clock      ; 3.305 ; 3.305 ; Rise       ; Clock           ;
;  OUT[12]  ; Clock      ; 3.300 ; 3.300 ; Rise       ; Clock           ;
;  OUT[13]  ; Clock      ; 3.610 ; 3.610 ; Rise       ; Clock           ;
;  OUT[14]  ; Clock      ; 3.460 ; 3.460 ; Rise       ; Clock           ;
;  OUT[15]  ; Clock      ; 3.415 ; 3.415 ; Rise       ; Clock           ;
;  OUT[16]  ; Clock      ; 3.452 ; 3.452 ; Rise       ; Clock           ;
;  OUT[17]  ; Clock      ; 3.454 ; 3.454 ; Rise       ; Clock           ;
;  OUT[18]  ; Clock      ; 3.441 ; 3.441 ; Rise       ; Clock           ;
;  OUT[19]  ; Clock      ; 3.616 ; 3.616 ; Rise       ; Clock           ;
;  OUT[20]  ; Clock      ; 3.421 ; 3.421 ; Rise       ; Clock           ;
;  OUT[21]  ; Clock      ; 3.672 ; 3.672 ; Rise       ; Clock           ;
;  OUT[22]  ; Clock      ; 3.709 ; 3.709 ; Rise       ; Clock           ;
;  OUT[23]  ; Clock      ; 3.702 ; 3.702 ; Rise       ; Clock           ;
;  OUT[24]  ; Clock      ; 3.951 ; 3.951 ; Rise       ; Clock           ;
;  OUT[25]  ; Clock      ; 3.703 ; 3.703 ; Rise       ; Clock           ;
;  OUT[26]  ; Clock      ; 3.759 ; 3.759 ; Rise       ; Clock           ;
;  OUT[27]  ; Clock      ; 3.545 ; 3.545 ; Rise       ; Clock           ;
;  OUT[28]  ; Clock      ; 3.579 ; 3.579 ; Rise       ; Clock           ;
;  OUT[29]  ; Clock      ; 3.573 ; 3.573 ; Rise       ; Clock           ;
;  OUT[30]  ; Clock      ; 3.440 ; 3.440 ; Rise       ; Clock           ;
;  OUT[31]  ; Clock      ; 3.447 ; 3.447 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -11.878  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  Clock           ; -11.878  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -203.127 ; 0.0   ; 0.0      ; 0.0     ; -31.38              ;
;  Clock           ; -203.127 ; 0.000 ; N/A      ; N/A     ; -31.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Branch            ; Clock      ; 13.275 ; 13.275 ; Rise       ; Clock           ;
; BranchOffset[*]   ; Clock      ; 17.225 ; 17.225 ; Rise       ; Clock           ;
;  BranchOffset[0]  ; Clock      ; 17.225 ; 17.225 ; Rise       ; Clock           ;
;  BranchOffset[1]  ; Clock      ; 17.169 ; 17.169 ; Rise       ; Clock           ;
;  BranchOffset[2]  ; Clock      ; 15.430 ; 15.430 ; Rise       ; Clock           ;
;  BranchOffset[3]  ; Clock      ; 14.813 ; 14.813 ; Rise       ; Clock           ;
;  BranchOffset[4]  ; Clock      ; 14.694 ; 14.694 ; Rise       ; Clock           ;
;  BranchOffset[5]  ; Clock      ; 13.905 ; 13.905 ; Rise       ; Clock           ;
;  BranchOffset[6]  ; Clock      ; 14.160 ; 14.160 ; Rise       ; Clock           ;
;  BranchOffset[7]  ; Clock      ; 13.582 ; 13.582 ; Rise       ; Clock           ;
;  BranchOffset[8]  ; Clock      ; 13.108 ; 13.108 ; Rise       ; Clock           ;
;  BranchOffset[9]  ; Clock      ; 12.380 ; 12.380 ; Rise       ; Clock           ;
;  BranchOffset[10] ; Clock      ; 11.761 ; 11.761 ; Rise       ; Clock           ;
;  BranchOffset[11] ; Clock      ; 11.459 ; 11.459 ; Rise       ; Clock           ;
;  BranchOffset[12] ; Clock      ; 10.997 ; 10.997 ; Rise       ; Clock           ;
;  BranchOffset[13] ; Clock      ; 11.085 ; 11.085 ; Rise       ; Clock           ;
;  BranchOffset[14] ; Clock      ; 10.101 ; 10.101 ; Rise       ; Clock           ;
;  BranchOffset[15] ; Clock      ; 7.175  ; 7.175  ; Rise       ; Clock           ;
; Jump              ; Clock      ; 0.790  ; 0.790  ; Rise       ; Clock           ;
; Reset             ; Clock      ; 0.560  ; 0.560  ; Rise       ; Clock           ;
; jumpAddress[*]    ; Clock      ; 4.355  ; 4.355  ; Rise       ; Clock           ;
;  jumpAddress[0]   ; Clock      ; 3.921  ; 3.921  ; Rise       ; Clock           ;
;  jumpAddress[1]   ; Clock      ; 4.298  ; 4.298  ; Rise       ; Clock           ;
;  jumpAddress[2]   ; Clock      ; 4.294  ; 4.294  ; Rise       ; Clock           ;
;  jumpAddress[3]   ; Clock      ; 4.269  ; 4.269  ; Rise       ; Clock           ;
;  jumpAddress[4]   ; Clock      ; 4.132  ; 4.132  ; Rise       ; Clock           ;
;  jumpAddress[5]   ; Clock      ; 4.256  ; 4.256  ; Rise       ; Clock           ;
;  jumpAddress[6]   ; Clock      ; 4.266  ; 4.266  ; Rise       ; Clock           ;
;  jumpAddress[7]   ; Clock      ; 4.118  ; 4.118  ; Rise       ; Clock           ;
;  jumpAddress[8]   ; Clock      ; 4.264  ; 4.264  ; Rise       ; Clock           ;
;  jumpAddress[9]   ; Clock      ; 3.626  ; 3.626  ; Rise       ; Clock           ;
;  jumpAddress[10]  ; Clock      ; 4.111  ; 4.111  ; Rise       ; Clock           ;
;  jumpAddress[11]  ; Clock      ; 3.791  ; 3.791  ; Rise       ; Clock           ;
;  jumpAddress[12]  ; Clock      ; 4.108  ; 4.108  ; Rise       ; Clock           ;
;  jumpAddress[13]  ; Clock      ; 3.817  ; 3.817  ; Rise       ; Clock           ;
;  jumpAddress[14]  ; Clock      ; 4.128  ; 4.128  ; Rise       ; Clock           ;
;  jumpAddress[15]  ; Clock      ; 3.621  ; 3.621  ; Rise       ; Clock           ;
;  jumpAddress[16]  ; Clock      ; 3.785  ; 3.785  ; Rise       ; Clock           ;
;  jumpAddress[17]  ; Clock      ; 3.642  ; 3.642  ; Rise       ; Clock           ;
;  jumpAddress[18]  ; Clock      ; 3.621  ; 3.621  ; Rise       ; Clock           ;
;  jumpAddress[19]  ; Clock      ; 3.907  ; 3.907  ; Rise       ; Clock           ;
;  jumpAddress[20]  ; Clock      ; 3.843  ; 3.843  ; Rise       ; Clock           ;
;  jumpAddress[21]  ; Clock      ; 4.112  ; 4.112  ; Rise       ; Clock           ;
;  jumpAddress[22]  ; Clock      ; 3.646  ; 3.646  ; Rise       ; Clock           ;
;  jumpAddress[23]  ; Clock      ; 4.031  ; 4.031  ; Rise       ; Clock           ;
;  jumpAddress[24]  ; Clock      ; 4.355  ; 4.355  ; Rise       ; Clock           ;
;  jumpAddress[25]  ; Clock      ; 3.737  ; 3.737  ; Rise       ; Clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Branch            ; Clock      ; 0.229  ; 0.229  ; Rise       ; Clock           ;
; BranchOffset[*]   ; Clock      ; 0.118  ; 0.118  ; Rise       ; Clock           ;
;  BranchOffset[0]  ; Clock      ; -2.041 ; -2.041 ; Rise       ; Clock           ;
;  BranchOffset[1]  ; Clock      ; -2.521 ; -2.521 ; Rise       ; Clock           ;
;  BranchOffset[2]  ; Clock      ; -2.254 ; -2.254 ; Rise       ; Clock           ;
;  BranchOffset[3]  ; Clock      ; -2.447 ; -2.447 ; Rise       ; Clock           ;
;  BranchOffset[4]  ; Clock      ; -2.315 ; -2.315 ; Rise       ; Clock           ;
;  BranchOffset[5]  ; Clock      ; -2.351 ; -2.351 ; Rise       ; Clock           ;
;  BranchOffset[6]  ; Clock      ; -2.414 ; -2.414 ; Rise       ; Clock           ;
;  BranchOffset[7]  ; Clock      ; -2.468 ; -2.468 ; Rise       ; Clock           ;
;  BranchOffset[8]  ; Clock      ; -2.528 ; -2.528 ; Rise       ; Clock           ;
;  BranchOffset[9]  ; Clock      ; -2.274 ; -2.274 ; Rise       ; Clock           ;
;  BranchOffset[10] ; Clock      ; -2.303 ; -2.303 ; Rise       ; Clock           ;
;  BranchOffset[11] ; Clock      ; -1.947 ; -1.947 ; Rise       ; Clock           ;
;  BranchOffset[12] ; Clock      ; -2.078 ; -2.078 ; Rise       ; Clock           ;
;  BranchOffset[13] ; Clock      ; -2.258 ; -2.258 ; Rise       ; Clock           ;
;  BranchOffset[14] ; Clock      ; -2.187 ; -2.187 ; Rise       ; Clock           ;
;  BranchOffset[15] ; Clock      ; 0.118  ; 0.118  ; Rise       ; Clock           ;
; Jump              ; Clock      ; 0.204  ; 0.204  ; Rise       ; Clock           ;
; Reset             ; Clock      ; 0.323  ; 0.323  ; Rise       ; Clock           ;
; jumpAddress[*]    ; Clock      ; -1.901 ; -1.901 ; Rise       ; Clock           ;
;  jumpAddress[0]   ; Clock      ; -2.047 ; -2.047 ; Rise       ; Clock           ;
;  jumpAddress[1]   ; Clock      ; -2.245 ; -2.245 ; Rise       ; Clock           ;
;  jumpAddress[2]   ; Clock      ; -2.271 ; -2.271 ; Rise       ; Clock           ;
;  jumpAddress[3]   ; Clock      ; -2.252 ; -2.252 ; Rise       ; Clock           ;
;  jumpAddress[4]   ; Clock      ; -2.143 ; -2.143 ; Rise       ; Clock           ;
;  jumpAddress[5]   ; Clock      ; -2.239 ; -2.239 ; Rise       ; Clock           ;
;  jumpAddress[6]   ; Clock      ; -2.218 ; -2.218 ; Rise       ; Clock           ;
;  jumpAddress[7]   ; Clock      ; -2.134 ; -2.134 ; Rise       ; Clock           ;
;  jumpAddress[8]   ; Clock      ; -2.244 ; -2.244 ; Rise       ; Clock           ;
;  jumpAddress[9]   ; Clock      ; -1.907 ; -1.907 ; Rise       ; Clock           ;
;  jumpAddress[10]  ; Clock      ; -2.152 ; -2.152 ; Rise       ; Clock           ;
;  jumpAddress[11]  ; Clock      ; -1.992 ; -1.992 ; Rise       ; Clock           ;
;  jumpAddress[12]  ; Clock      ; -2.152 ; -2.152 ; Rise       ; Clock           ;
;  jumpAddress[13]  ; Clock      ; -2.014 ; -2.014 ; Rise       ; Clock           ;
;  jumpAddress[14]  ; Clock      ; -2.160 ; -2.160 ; Rise       ; Clock           ;
;  jumpAddress[15]  ; Clock      ; -1.902 ; -1.902 ; Rise       ; Clock           ;
;  jumpAddress[16]  ; Clock      ; -1.989 ; -1.989 ; Rise       ; Clock           ;
;  jumpAddress[17]  ; Clock      ; -1.917 ; -1.917 ; Rise       ; Clock           ;
;  jumpAddress[18]  ; Clock      ; -1.901 ; -1.901 ; Rise       ; Clock           ;
;  jumpAddress[19]  ; Clock      ; -2.042 ; -2.042 ; Rise       ; Clock           ;
;  jumpAddress[20]  ; Clock      ; -2.002 ; -2.002 ; Rise       ; Clock           ;
;  jumpAddress[21]  ; Clock      ; -2.135 ; -2.135 ; Rise       ; Clock           ;
;  jumpAddress[22]  ; Clock      ; -1.920 ; -1.920 ; Rise       ; Clock           ;
;  jumpAddress[23]  ; Clock      ; -2.118 ; -2.118 ; Rise       ; Clock           ;
;  jumpAddress[24]  ; Clock      ; -2.242 ; -2.242 ; Rise       ; Clock           ;
;  jumpAddress[25]  ; Clock      ; -1.986 ; -1.986 ; Rise       ; Clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OUT[*]    ; Clock      ; 7.170 ; 7.170 ; Rise       ; Clock           ;
;  OUT[2]   ; Clock      ; 6.830 ; 6.830 ; Rise       ; Clock           ;
;  OUT[3]   ; Clock      ; 6.472 ; 6.472 ; Rise       ; Clock           ;
;  OUT[4]   ; Clock      ; 6.553 ; 6.553 ; Rise       ; Clock           ;
;  OUT[5]   ; Clock      ; 6.880 ; 6.880 ; Rise       ; Clock           ;
;  OUT[6]   ; Clock      ; 6.802 ; 6.802 ; Rise       ; Clock           ;
;  OUT[7]   ; Clock      ; 6.111 ; 6.111 ; Rise       ; Clock           ;
;  OUT[8]   ; Clock      ; 6.484 ; 6.484 ; Rise       ; Clock           ;
;  OUT[9]   ; Clock      ; 6.838 ; 6.838 ; Rise       ; Clock           ;
;  OUT[10]  ; Clock      ; 6.459 ; 6.459 ; Rise       ; Clock           ;
;  OUT[11]  ; Clock      ; 5.925 ; 5.925 ; Rise       ; Clock           ;
;  OUT[12]  ; Clock      ; 5.916 ; 5.916 ; Rise       ; Clock           ;
;  OUT[13]  ; Clock      ; 6.548 ; 6.548 ; Rise       ; Clock           ;
;  OUT[14]  ; Clock      ; 6.244 ; 6.244 ; Rise       ; Clock           ;
;  OUT[15]  ; Clock      ; 6.186 ; 6.186 ; Rise       ; Clock           ;
;  OUT[16]  ; Clock      ; 6.236 ; 6.236 ; Rise       ; Clock           ;
;  OUT[17]  ; Clock      ; 6.242 ; 6.242 ; Rise       ; Clock           ;
;  OUT[18]  ; Clock      ; 6.222 ; 6.222 ; Rise       ; Clock           ;
;  OUT[19]  ; Clock      ; 6.573 ; 6.573 ; Rise       ; Clock           ;
;  OUT[20]  ; Clock      ; 6.208 ; 6.208 ; Rise       ; Clock           ;
;  OUT[21]  ; Clock      ; 6.533 ; 6.533 ; Rise       ; Clock           ;
;  OUT[22]  ; Clock      ; 6.634 ; 6.634 ; Rise       ; Clock           ;
;  OUT[23]  ; Clock      ; 6.620 ; 6.620 ; Rise       ; Clock           ;
;  OUT[24]  ; Clock      ; 7.170 ; 7.170 ; Rise       ; Clock           ;
;  OUT[25]  ; Clock      ; 6.628 ; 6.628 ; Rise       ; Clock           ;
;  OUT[26]  ; Clock      ; 6.741 ; 6.741 ; Rise       ; Clock           ;
;  OUT[27]  ; Clock      ; 6.326 ; 6.326 ; Rise       ; Clock           ;
;  OUT[28]  ; Clock      ; 6.362 ; 6.362 ; Rise       ; Clock           ;
;  OUT[29]  ; Clock      ; 6.352 ; 6.352 ; Rise       ; Clock           ;
;  OUT[30]  ; Clock      ; 6.102 ; 6.102 ; Rise       ; Clock           ;
;  OUT[31]  ; Clock      ; 6.103 ; 6.103 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OUT[*]    ; Clock      ; 3.300 ; 3.300 ; Rise       ; Clock           ;
;  OUT[2]   ; Clock      ; 3.783 ; 3.783 ; Rise       ; Clock           ;
;  OUT[3]   ; Clock      ; 3.560 ; 3.560 ; Rise       ; Clock           ;
;  OUT[4]   ; Clock      ; 3.639 ; 3.639 ; Rise       ; Clock           ;
;  OUT[5]   ; Clock      ; 3.798 ; 3.798 ; Rise       ; Clock           ;
;  OUT[6]   ; Clock      ; 3.727 ; 3.727 ; Rise       ; Clock           ;
;  OUT[7]   ; Clock      ; 3.455 ; 3.455 ; Rise       ; Clock           ;
;  OUT[8]   ; Clock      ; 3.576 ; 3.576 ; Rise       ; Clock           ;
;  OUT[9]   ; Clock      ; 3.746 ; 3.746 ; Rise       ; Clock           ;
;  OUT[10]  ; Clock      ; 3.555 ; 3.555 ; Rise       ; Clock           ;
;  OUT[11]  ; Clock      ; 3.305 ; 3.305 ; Rise       ; Clock           ;
;  OUT[12]  ; Clock      ; 3.300 ; 3.300 ; Rise       ; Clock           ;
;  OUT[13]  ; Clock      ; 3.610 ; 3.610 ; Rise       ; Clock           ;
;  OUT[14]  ; Clock      ; 3.460 ; 3.460 ; Rise       ; Clock           ;
;  OUT[15]  ; Clock      ; 3.415 ; 3.415 ; Rise       ; Clock           ;
;  OUT[16]  ; Clock      ; 3.452 ; 3.452 ; Rise       ; Clock           ;
;  OUT[17]  ; Clock      ; 3.454 ; 3.454 ; Rise       ; Clock           ;
;  OUT[18]  ; Clock      ; 3.441 ; 3.441 ; Rise       ; Clock           ;
;  OUT[19]  ; Clock      ; 3.616 ; 3.616 ; Rise       ; Clock           ;
;  OUT[20]  ; Clock      ; 3.421 ; 3.421 ; Rise       ; Clock           ;
;  OUT[21]  ; Clock      ; 3.672 ; 3.672 ; Rise       ; Clock           ;
;  OUT[22]  ; Clock      ; 3.709 ; 3.709 ; Rise       ; Clock           ;
;  OUT[23]  ; Clock      ; 3.702 ; 3.702 ; Rise       ; Clock           ;
;  OUT[24]  ; Clock      ; 3.951 ; 3.951 ; Rise       ; Clock           ;
;  OUT[25]  ; Clock      ; 3.703 ; 3.703 ; Rise       ; Clock           ;
;  OUT[26]  ; Clock      ; 3.759 ; 3.759 ; Rise       ; Clock           ;
;  OUT[27]  ; Clock      ; 3.545 ; 3.545 ; Rise       ; Clock           ;
;  OUT[28]  ; Clock      ; 3.579 ; 3.579 ; Rise       ; Clock           ;
;  OUT[29]  ; Clock      ; 3.573 ; 3.573 ; Rise       ; Clock           ;
;  OUT[30]  ; Clock      ; 3.440 ; 3.440 ; Rise       ; Clock           ;
;  OUT[31]  ; Clock      ; 3.447 ; 3.447 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 5015     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 5015     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 45    ; 45   ;
; Unconstrained Input Port Paths  ; 476   ; 476  ;
; Unconstrained Output Ports      ; 30    ; 30   ;
; Unconstrained Output Port Paths ; 30    ; 30   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 07 20:59:13 2020
Info: Command: quartus_sta HW6_1 -c HW6_1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'HW6_1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.878
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.878      -203.127 Clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -31.380 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.430
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.430       -70.263 Clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -31.380 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4543 megabytes
    Info: Processing ended: Thu May 07 20:59:14 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


