

================================================================
== Vivado HLS Report for 'linear_activation'
================================================================
* Date:           Sun Apr 22 02:00:08 2018

* Version:        2017.4 (Build 2086221 on Fri Dec 15 21:13:33 MST 2017)
* Project:        mnist
* Solution:       base
* Product family: zynq
* Target device:  xc7z020clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      6.38|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |  854|  854|  854|  854|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------+-----+-----+----------+-----------+-----------+------+----------+
        |            |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        |  Loop Name | min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +------------+-----+-----+----------+-----------+-----------+------+----------+
        |- NewInput  |  785|  785|         3|          1|          1|   784|    yes   |
        |- Result    |   65|   65|         3|          1|          1|    64|    yes   |
        +------------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|     64|       -|      -|
|Expression       |        -|      -|       0|    167|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|      -|       0|     55|
|Memory           |       29|      -|       8|      8|
|Multiplexer      |        -|      -|       -|    699|
|Register         |        -|      -|    4266|      -|
+-----------------+---------+-------+--------+-------+
|Total            |       29|     64|    4274|    929|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |       10|     29|       4|      1|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+-------+---+----+
    |         Instance        |        Module        | BRAM_18K| DSP48E| FF| LUT|
    +-------------------------+----------------------+---------+-------+---+----+
    |mnist_mux_646_32_dEe_U9  |mnist_mux_646_32_dEe  |        0|      0|  0|  55|
    +-------------------------+----------------------+---------+-------+---+----+
    |Total                    |                      |        0|      0|  0|  55|
    +-------------------------+----------------------+---------+-------+---+----+

    * DSP48: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |mnist_mac_muladd_eOg_U10  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U11  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U12  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U13  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U14  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U15  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U16  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U17  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U18  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U19  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U20  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U21  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U22  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U23  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U24  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U25  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U26  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U27  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U28  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U29  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U30  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U31  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U32  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U33  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U34  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U35  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U36  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U37  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U38  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U39  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U40  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U41  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U42  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U43  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U44  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U45  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U46  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U47  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U48  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U49  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U50  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U51  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U52  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U53  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U54  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U55  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U56  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U57  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U58  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U59  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U60  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U61  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U62  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U63  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U64  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U65  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U66  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U67  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U68  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U69  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U70  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U71  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U72  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    |mnist_mac_muladd_eOg_U73  |mnist_mac_muladd_eOg  | i0 + i1 * i2 |
    +--------------------------+----------------------+--------------+

    * Memory: 
    +----------------+----------------------+---------+---+----+------+-----+------+-------------+
    |     Memory     |        Module        | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +----------------+----------------------+---------+---+----+------+-----+------+-------------+
    |L1_WEIGHTS_V_U  |linear_activationbkb  |       29|  0|   0|   784|  512|     1|       401408|
    |L1_BIAS_V_U     |linear_activationcud  |        0|  8|   8|    64|    8|     1|          512|
    +----------------+----------------------+---------+---+----+------+-----+------+-------------+
    |Total           |                      |       29|  8|   8|   848|  520|     2|       401920|
    +----------------+----------------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name          | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |ii_2_fu_1173_p2                   |     +    |      0|  0|  17|          10|           1|
    |ires_1_fu_2275_p2                 |     +    |      0|  0|  15|           7|           1|
    |tmp_V_fu_2364_p2                  |     +    |      0|  0|  39|          32|          32|
    |ap_block_pp0_stage0_11001         |    and   |      0|  0|   8|           1|           1|
    |ap_block_pp1_stage0_01001         |    and   |      0|  0|   8|           1|           1|
    |ap_block_state3_pp0_stage0_iter1  |    and   |      0|  0|   8|           1|           1|
    |ap_block_state8_pp1_stage0_iter2  |    and   |      0|  0|   8|           1|           1|
    |exitcond2_fu_1167_p2              |   icmp   |      0|  0|  13|          10|           9|
    |exitcond_fu_2269_p2               |   icmp   |      0|  0|  11|           7|           8|
    |ap_block_state1                   |    or    |      0|  0|   8|           1|           1|
    |ap_enable_pp0                     |    xor   |      0|  0|   8|           1|           2|
    |ap_enable_pp1                     |    xor   |      0|  0|   8|           1|           2|
    |ap_enable_reg_pp0_iter1           |    xor   |      0|  0|   8|           2|           1|
    |ap_enable_reg_pp1_iter1           |    xor   |      0|  0|   8|           2|           1|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |Total                             |          |      0|  0| 167|          77|          62|
    +----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+----+-----------+-----+-----------+
    |           Name          | LUT| Input Size| Bits| Total Bits|
    +-------------------------+----+-----------+-----+-----------+
    |acc_0_V_reg_1133         |   9|          2|   25|         50|
    |acc_10_V_reg_1013        |   9|          2|   25|         50|
    |acc_11_V_reg_1001        |   9|          2|   25|         50|
    |acc_12_V_reg_989         |   9|          2|   25|         50|
    |acc_13_V_reg_977         |   9|          2|   25|         50|
    |acc_14_V_reg_965         |   9|          2|   25|         50|
    |acc_15_V_reg_953         |   9|          2|   25|         50|
    |acc_16_V_reg_941         |   9|          2|   25|         50|
    |acc_17_V_reg_929         |   9|          2|   25|         50|
    |acc_18_V_reg_917         |   9|          2|   25|         50|
    |acc_19_V_reg_905         |   9|          2|   25|         50|
    |acc_1_V_reg_1121         |   9|          2|   25|         50|
    |acc_20_V_reg_893         |   9|          2|   25|         50|
    |acc_21_V_reg_881         |   9|          2|   25|         50|
    |acc_22_V_reg_869         |   9|          2|   25|         50|
    |acc_23_V_reg_857         |   9|          2|   25|         50|
    |acc_24_V_reg_845         |   9|          2|   25|         50|
    |acc_25_V_reg_833         |   9|          2|   25|         50|
    |acc_26_V_reg_821         |   9|          2|   25|         50|
    |acc_27_V_reg_809         |   9|          2|   25|         50|
    |acc_28_V_reg_797         |   9|          2|   25|         50|
    |acc_29_V_reg_785         |   9|          2|   25|         50|
    |acc_2_V_reg_1109         |   9|          2|   25|         50|
    |acc_30_V_reg_773         |   9|          2|   25|         50|
    |acc_31_V_reg_761         |   9|          2|   25|         50|
    |acc_32_V_reg_749         |   9|          2|   25|         50|
    |acc_33_V_reg_737         |   9|          2|   25|         50|
    |acc_34_V_reg_725         |   9|          2|   25|         50|
    |acc_35_V_reg_713         |   9|          2|   25|         50|
    |acc_36_V_reg_701         |   9|          2|   25|         50|
    |acc_37_V_reg_689         |   9|          2|   25|         50|
    |acc_38_V_reg_677         |   9|          2|   25|         50|
    |acc_39_V_reg_665         |   9|          2|   25|         50|
    |acc_3_V_reg_1097         |   9|          2|   25|         50|
    |acc_40_V_reg_653         |   9|          2|   25|         50|
    |acc_41_V_reg_641         |   9|          2|   25|         50|
    |acc_42_V_reg_629         |   9|          2|   25|         50|
    |acc_43_V_reg_617         |   9|          2|   25|         50|
    |acc_44_V_reg_605         |   9|          2|   25|         50|
    |acc_45_V_reg_593         |   9|          2|   25|         50|
    |acc_46_V_reg_581         |   9|          2|   25|         50|
    |acc_47_V_reg_569         |   9|          2|   25|         50|
    |acc_48_V_reg_557         |   9|          2|   25|         50|
    |acc_49_V_reg_545         |   9|          2|   25|         50|
    |acc_4_V_reg_1085         |   9|          2|   25|         50|
    |acc_50_V_reg_533         |   9|          2|   25|         50|
    |acc_51_V_reg_521         |   9|          2|   25|         50|
    |acc_52_V_reg_509         |   9|          2|   25|         50|
    |acc_53_V_reg_497         |   9|          2|   25|         50|
    |acc_54_V_reg_485         |   9|          2|   25|         50|
    |acc_55_V_reg_473         |   9|          2|   25|         50|
    |acc_56_V_reg_461         |   9|          2|   25|         50|
    |acc_57_V_reg_449         |   9|          2|   25|         50|
    |acc_58_V_reg_437         |   9|          2|   25|         50|
    |acc_59_V_reg_425         |   9|          2|   25|         50|
    |acc_5_V_reg_1073         |   9|          2|   25|         50|
    |acc_60_V_reg_413         |   9|          2|   25|         50|
    |acc_61_V_reg_401         |   9|          2|   25|         50|
    |acc_62_V_reg_389         |   9|          2|   25|         50|
    |acc_63_V_reg_377         |   9|          2|   25|         50|
    |acc_6_V_reg_1061         |   9|          2|   25|         50|
    |acc_7_V_reg_1049         |   9|          2|   25|         50|
    |acc_8_V_reg_1037         |   9|          2|   25|         50|
    |acc_9_V_reg_1025         |   9|          2|   25|         50|
    |ap_NS_fsm                |  33|          6|    1|          6|
    |ap_done                  |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1  |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter2  |   9|          2|    1|          2|
    |ap_enable_reg_pp1_iter1  |   9|          2|    1|          2|
    |ap_enable_reg_pp1_iter2  |   9|          2|    1|          2|
    |data_in_V_V_blk_n        |   9|          2|    1|          2|
    |data_out_V_V_blk_n       |   9|          2|    1|          2|
    |ii_reg_1145              |   9|          2|   10|         20|
    |ires_reg_1156            |   9|          2|    7|         14|
    |real_start               |   9|          2|    1|          2|
    +-------------------------+----+-----------+-----+-----------+
    |Total                    | 699|        154| 1626|       3256|
    +-------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------+----+----+-----+-----------+
    |                 Name                | FF | LUT| Bits| Const Bits|
    +-------------------------------------+----+----+-----+-----------+
    |acc_0_V_0_cast_reg_3855              |  32|   0|   32|          0|
    |acc_0_V_reg_1133                     |  25|   0|   25|          0|
    |acc_10_V_0_cast_reg_3805             |  32|   0|   32|          0|
    |acc_10_V_reg_1013                    |  25|   0|   25|          0|
    |acc_11_V_0_cast_reg_3800             |  32|   0|   32|          0|
    |acc_11_V_reg_1001                    |  25|   0|   25|          0|
    |acc_12_V_0_cast_reg_3795             |  32|   0|   32|          0|
    |acc_12_V_reg_989                     |  25|   0|   25|          0|
    |acc_13_V_0_cast_reg_3790             |  32|   0|   32|          0|
    |acc_13_V_reg_977                     |  25|   0|   25|          0|
    |acc_14_V_0_cast_reg_3785             |  32|   0|   32|          0|
    |acc_14_V_reg_965                     |  25|   0|   25|          0|
    |acc_15_V_0_cast_reg_3780             |  32|   0|   32|          0|
    |acc_15_V_reg_953                     |  25|   0|   25|          0|
    |acc_16_V_0_cast_reg_3775             |  32|   0|   32|          0|
    |acc_16_V_reg_941                     |  25|   0|   25|          0|
    |acc_17_V_0_cast_reg_3770             |  32|   0|   32|          0|
    |acc_17_V_reg_929                     |  25|   0|   25|          0|
    |acc_18_V_0_cast_reg_3765             |  32|   0|   32|          0|
    |acc_18_V_reg_917                     |  25|   0|   25|          0|
    |acc_19_V_0_cast_reg_3760             |  32|   0|   32|          0|
    |acc_19_V_reg_905                     |  25|   0|   25|          0|
    |acc_1_V_0_cast_reg_3850              |  32|   0|   32|          0|
    |acc_1_V_reg_1121                     |  25|   0|   25|          0|
    |acc_20_V_0_cast_reg_3755             |  32|   0|   32|          0|
    |acc_20_V_reg_893                     |  25|   0|   25|          0|
    |acc_21_V_0_cast_reg_3750             |  32|   0|   32|          0|
    |acc_21_V_reg_881                     |  25|   0|   25|          0|
    |acc_22_V_0_cast_reg_3745             |  32|   0|   32|          0|
    |acc_22_V_reg_869                     |  25|   0|   25|          0|
    |acc_23_V_0_cast_reg_3740             |  32|   0|   32|          0|
    |acc_23_V_reg_857                     |  25|   0|   25|          0|
    |acc_24_V_0_cast_reg_3735             |  32|   0|   32|          0|
    |acc_24_V_reg_845                     |  25|   0|   25|          0|
    |acc_25_V_0_cast_reg_3730             |  32|   0|   32|          0|
    |acc_25_V_reg_833                     |  25|   0|   25|          0|
    |acc_26_V_0_cast_reg_3725             |  32|   0|   32|          0|
    |acc_26_V_reg_821                     |  25|   0|   25|          0|
    |acc_27_V_0_cast_reg_3720             |  32|   0|   32|          0|
    |acc_27_V_reg_809                     |  25|   0|   25|          0|
    |acc_28_V_0_cast_reg_3715             |  32|   0|   32|          0|
    |acc_28_V_reg_797                     |  25|   0|   25|          0|
    |acc_29_V_0_cast_reg_3710             |  32|   0|   32|          0|
    |acc_29_V_reg_785                     |  25|   0|   25|          0|
    |acc_2_V_0_cast_reg_3845              |  32|   0|   32|          0|
    |acc_2_V_reg_1109                     |  25|   0|   25|          0|
    |acc_30_V_0_cast_reg_3705             |  32|   0|   32|          0|
    |acc_30_V_reg_773                     |  25|   0|   25|          0|
    |acc_31_V_0_cast_reg_3700             |  32|   0|   32|          0|
    |acc_31_V_reg_761                     |  25|   0|   25|          0|
    |acc_32_V_0_cast_reg_3695             |  32|   0|   32|          0|
    |acc_32_V_reg_749                     |  25|   0|   25|          0|
    |acc_33_V_0_cast_reg_3690             |  32|   0|   32|          0|
    |acc_33_V_reg_737                     |  25|   0|   25|          0|
    |acc_34_V_0_cast_reg_3685             |  32|   0|   32|          0|
    |acc_34_V_reg_725                     |  25|   0|   25|          0|
    |acc_35_V_0_cast_reg_3680             |  32|   0|   32|          0|
    |acc_35_V_reg_713                     |  25|   0|   25|          0|
    |acc_36_V_0_cast_reg_3675             |  32|   0|   32|          0|
    |acc_36_V_reg_701                     |  25|   0|   25|          0|
    |acc_37_V_0_cast_reg_3670             |  32|   0|   32|          0|
    |acc_37_V_reg_689                     |  25|   0|   25|          0|
    |acc_38_V_0_cast_reg_3665             |  32|   0|   32|          0|
    |acc_38_V_reg_677                     |  25|   0|   25|          0|
    |acc_39_V_0_cast_reg_3660             |  32|   0|   32|          0|
    |acc_39_V_reg_665                     |  25|   0|   25|          0|
    |acc_3_V_0_cast_reg_3840              |  32|   0|   32|          0|
    |acc_3_V_reg_1097                     |  25|   0|   25|          0|
    |acc_40_V_0_cast_reg_3655             |  32|   0|   32|          0|
    |acc_40_V_reg_653                     |  25|   0|   25|          0|
    |acc_41_V_0_cast_reg_3650             |  32|   0|   32|          0|
    |acc_41_V_reg_641                     |  25|   0|   25|          0|
    |acc_42_V_0_cast_reg_3645             |  32|   0|   32|          0|
    |acc_42_V_reg_629                     |  25|   0|   25|          0|
    |acc_43_V_0_cast_reg_3640             |  32|   0|   32|          0|
    |acc_43_V_reg_617                     |  25|   0|   25|          0|
    |acc_44_V_0_cast_reg_3635             |  32|   0|   32|          0|
    |acc_44_V_reg_605                     |  25|   0|   25|          0|
    |acc_45_V_0_cast_reg_3630             |  32|   0|   32|          0|
    |acc_45_V_reg_593                     |  25|   0|   25|          0|
    |acc_46_V_0_cast_reg_3625             |  32|   0|   32|          0|
    |acc_46_V_reg_581                     |  25|   0|   25|          0|
    |acc_47_V_0_cast_reg_3620             |  32|   0|   32|          0|
    |acc_47_V_reg_569                     |  25|   0|   25|          0|
    |acc_48_V_0_cast_reg_3615             |  32|   0|   32|          0|
    |acc_48_V_reg_557                     |  25|   0|   25|          0|
    |acc_49_V_0_cast_reg_3610             |  32|   0|   32|          0|
    |acc_49_V_reg_545                     |  25|   0|   25|          0|
    |acc_4_V_0_cast_reg_3835              |  32|   0|   32|          0|
    |acc_4_V_reg_1085                     |  25|   0|   25|          0|
    |acc_50_V_0_cast_reg_3605             |  32|   0|   32|          0|
    |acc_50_V_reg_533                     |  25|   0|   25|          0|
    |acc_51_V_0_cast_reg_3600             |  32|   0|   32|          0|
    |acc_51_V_reg_521                     |  25|   0|   25|          0|
    |acc_52_V_0_cast_reg_3595             |  32|   0|   32|          0|
    |acc_52_V_reg_509                     |  25|   0|   25|          0|
    |acc_53_V_0_cast_reg_3590             |  32|   0|   32|          0|
    |acc_53_V_reg_497                     |  25|   0|   25|          0|
    |acc_54_V_0_cast_reg_3585             |  32|   0|   32|          0|
    |acc_54_V_reg_485                     |  25|   0|   25|          0|
    |acc_55_V_0_cast_reg_3580             |  32|   0|   32|          0|
    |acc_55_V_reg_473                     |  25|   0|   25|          0|
    |acc_56_V_0_cast_reg_3575             |  32|   0|   32|          0|
    |acc_56_V_reg_461                     |  25|   0|   25|          0|
    |acc_57_V_0_cast_reg_3570             |  32|   0|   32|          0|
    |acc_57_V_reg_449                     |  25|   0|   25|          0|
    |acc_58_V_0_cast_reg_3565             |  32|   0|   32|          0|
    |acc_58_V_reg_437                     |  25|   0|   25|          0|
    |acc_59_V_0_cast_reg_3560             |  32|   0|   32|          0|
    |acc_59_V_reg_425                     |  25|   0|   25|          0|
    |acc_5_V_0_cast_reg_3830              |  32|   0|   32|          0|
    |acc_5_V_reg_1073                     |  25|   0|   25|          0|
    |acc_60_V_0_cast_reg_3555             |  32|   0|   32|          0|
    |acc_60_V_reg_413                     |  25|   0|   25|          0|
    |acc_61_V_0_cast_reg_3550             |  32|   0|   32|          0|
    |acc_61_V_reg_401                     |  25|   0|   25|          0|
    |acc_62_V_0_cast_reg_3545             |  32|   0|   32|          0|
    |acc_62_V_reg_389                     |  25|   0|   25|          0|
    |acc_63_V_0_cast_reg_3540             |  32|   0|   32|          0|
    |acc_63_V_reg_377                     |  25|   0|   25|          0|
    |acc_6_V_0_cast_reg_3825              |  32|   0|   32|          0|
    |acc_6_V_reg_1061                     |  25|   0|   25|          0|
    |acc_7_V_0_cast_reg_3820              |  32|   0|   32|          0|
    |acc_7_V_reg_1049                     |  25|   0|   25|          0|
    |acc_8_V_0_cast_reg_3815              |  32|   0|   32|          0|
    |acc_8_V_reg_1037                     |  25|   0|   25|          0|
    |acc_9_V_0_cast_reg_3810              |  32|   0|   32|          0|
    |acc_9_V_reg_1025                     |  25|   0|   25|          0|
    |ap_CS_fsm                            |   5|   0|    5|          0|
    |ap_done_reg                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2              |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1              |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2              |   1|   0|    1|          0|
    |ap_reg_pp0_iter1_exitcond2_reg_2881  |   1|   0|    1|          0|
    |ap_reg_pp1_iter1_exitcond_reg_3860   |   1|   0|    1|          0|
    |exitcond2_reg_2881                   |   1|   0|    1|          0|
    |exitcond_reg_3860                    |   1|   0|    1|          0|
    |ii_reg_1145                          |  10|   0|   10|          0|
    |ires_reg_1156                        |   7|   0|    7|          0|
    |start_once_reg                       |   1|   0|    1|          0|
    |tmp_10_reg_2935                      |   8|   0|    8|          0|
    |tmp_11_reg_2940                      |   8|   0|    8|          0|
    |tmp_12_reg_2945                      |   8|   0|    8|          0|
    |tmp_13_reg_2950                      |   8|   0|    8|          0|
    |tmp_14_reg_2955                      |   8|   0|    8|          0|
    |tmp_15_reg_2960                      |   8|   0|    8|          0|
    |tmp_16_reg_2965                      |   8|   0|    8|          0|
    |tmp_17_reg_2970                      |   8|   0|    8|          0|
    |tmp_18_reg_2975                      |   8|   0|    8|          0|
    |tmp_19_reg_2980                      |   8|   0|    8|          0|
    |tmp_20_reg_2985                      |   8|   0|    8|          0|
    |tmp_21_reg_2990                      |   8|   0|    8|          0|
    |tmp_22_reg_2995                      |   8|   0|    8|          0|
    |tmp_23_reg_3000                      |   8|   0|    8|          0|
    |tmp_24_reg_3005                      |   8|   0|    8|          0|
    |tmp_25_reg_3010                      |   8|   0|    8|          0|
    |tmp_26_reg_3015                      |   8|   0|    8|          0|
    |tmp_27_reg_3020                      |   8|   0|    8|          0|
    |tmp_28_reg_3025                      |   8|   0|    8|          0|
    |tmp_29_reg_3030                      |   8|   0|    8|          0|
    |tmp_30_reg_3035                      |   8|   0|    8|          0|
    |tmp_31_reg_3040                      |   8|   0|    8|          0|
    |tmp_32_reg_3045                      |   8|   0|    8|          0|
    |tmp_33_reg_3050                      |   8|   0|    8|          0|
    |tmp_34_reg_3055                      |   8|   0|    8|          0|
    |tmp_35_reg_3060                      |   8|   0|    8|          0|
    |tmp_36_reg_3065                      |   8|   0|    8|          0|
    |tmp_37_reg_3070                      |   8|   0|    8|          0|
    |tmp_38_reg_3075                      |   8|   0|    8|          0|
    |tmp_39_reg_3080                      |   8|   0|    8|          0|
    |tmp_3_reg_2925                       |   8|   0|    8|          0|
    |tmp_40_reg_3085                      |   8|   0|    8|          0|
    |tmp_41_reg_3090                      |   8|   0|    8|          0|
    |tmp_42_reg_3095                      |   8|   0|    8|          0|
    |tmp_43_reg_3100                      |   8|   0|    8|          0|
    |tmp_44_reg_3105                      |   8|   0|    8|          0|
    |tmp_45_reg_3110                      |   8|   0|    8|          0|
    |tmp_46_reg_3115                      |   8|   0|    8|          0|
    |tmp_47_reg_3120                      |   8|   0|    8|          0|
    |tmp_48_reg_3125                      |   8|   0|    8|          0|
    |tmp_49_reg_3130                      |   8|   0|    8|          0|
    |tmp_4_reg_2900                       |   8|   0|    8|          0|
    |tmp_50_reg_3135                      |   8|   0|    8|          0|
    |tmp_51_reg_3140                      |   8|   0|    8|          0|
    |tmp_52_reg_3145                      |   8|   0|    8|          0|
    |tmp_53_reg_3150                      |   8|   0|    8|          0|
    |tmp_54_reg_3155                      |   8|   0|    8|          0|
    |tmp_55_reg_3160                      |   8|   0|    8|          0|
    |tmp_56_reg_3165                      |   8|   0|    8|          0|
    |tmp_57_reg_3170                      |   8|   0|    8|          0|
    |tmp_58_reg_3175                      |   8|   0|    8|          0|
    |tmp_59_reg_3180                      |   8|   0|    8|          0|
    |tmp_5_reg_2930                       |   8|   0|    8|          0|
    |tmp_60_reg_3185                      |   8|   0|    8|          0|
    |tmp_61_reg_3190                      |   8|   0|    8|          0|
    |tmp_62_reg_3195                      |   8|   0|    8|          0|
    |tmp_63_reg_3200                      |   8|   0|    8|          0|
    |tmp_64_reg_3205                      |   8|   0|    8|          0|
    |tmp_65_reg_3210                      |   8|   0|    8|          0|
    |tmp_66_reg_3215                      |   8|   0|    8|          0|
    |tmp_68_reg_3874                      |  32|   0|   32|          0|
    |tmp_6_reg_2905                       |   8|   0|    8|          0|
    |tmp_7_reg_2910                       |   8|   0|    8|          0|
    |tmp_8_reg_2915                       |   8|   0|    8|          0|
    |tmp_9_reg_2920                       |   8|   0|    8|          0|
    |tmp_V_2_reg_2895                     |   8|   0|    8|          0|
    |tmp_V_reg_3879                       |  32|   0|   32|          0|
    +-------------------------------------+----+----+-----+-----------+
    |Total                                |4266|   0| 4266|          0|
    +-------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+-------------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  |   Source Object   |    C Type    |
+---------------------+-----+-----+------------+-------------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs | linear_activation | return value |
|ap_rst               |  in |    1| ap_ctrl_hs | linear_activation | return value |
|ap_start             |  in |    1| ap_ctrl_hs | linear_activation | return value |
|start_full_n         |  in |    1| ap_ctrl_hs | linear_activation | return value |
|ap_done              | out |    1| ap_ctrl_hs | linear_activation | return value |
|ap_continue          |  in |    1| ap_ctrl_hs | linear_activation | return value |
|ap_idle              | out |    1| ap_ctrl_hs | linear_activation | return value |
|ap_ready             | out |    1| ap_ctrl_hs | linear_activation | return value |
|start_out            | out |    1| ap_ctrl_hs | linear_activation | return value |
|start_write          | out |    1| ap_ctrl_hs | linear_activation | return value |
|data_in_V_V_dout     |  in |    8|   ap_fifo  |    data_in_V_V    |    pointer   |
|data_in_V_V_empty_n  |  in |    1|   ap_fifo  |    data_in_V_V    |    pointer   |
|data_in_V_V_read     | out |    1|   ap_fifo  |    data_in_V_V    |    pointer   |
|data_out_V_V_din     | out |   32|   ap_fifo  |    data_out_V_V   |    pointer   |
|data_out_V_V_full_n  |  in |    1|   ap_fifo  |    data_out_V_V   |    pointer   |
|data_out_V_V_write   | out |    1|   ap_fifo  |    data_out_V_V   |    pointer   |
+---------------------+-----+-----+------------+-------------------+--------------+

