/home/tieovi/Git/SystemVerilog/ToBeDel/ENCOUT_PHASE_GEN.v
/home/tieovi/Git/SystemVerilog/ToBeDel/#ENCOUT_PHASE_GEN.v#
/home/tieovi/Git/SystemVerilog/ToBeDel/ENCOUT_TOP_unit_test.sv
/home/tieovi/Git/SystemVerilog/ToBeDel/#ENCOUT_TOP_unit_test.sv#
/home/tieovi/Git/SystemVerilog/ToBeDel/ENCOUT_APB_IF.v
/home/tieovi/Git/SystemVerilog/ToBeDel/#ENCOUT_APB_IF.v#
/home/tieovi/Git/SystemVerilog/ToBeDel/ENCOUT_REG_BLK.v
/home/tieovi/Git/SystemVerilog/ToBeDel/#ENCOUT_REG_BLK.v#
