\doxysection{Drivers/\+STM32\+G0xx\+\_\+\+HAL\+\_\+\+Driver/\+Inc/stm32g0xx\+\_\+hal\+\_\+rcc.h File Reference}
\label{stm32g0xx__hal__rcc_8h}\index{Drivers/STM32G0xx\_HAL\_Driver/Inc/stm32g0xx\_hal\_rcc.h@{Drivers/STM32G0xx\_HAL\_Driver/Inc/stm32g0xx\_hal\_rcc.h}}


Header file of RCC HAL module.  


{\ttfamily \#include "{}stm32g0xx\+\_\+hal\+\_\+def.\+h"{}}\newline
{\ttfamily \#include "{}stm32g0xx\+\_\+ll\+\_\+rcc.\+h"{}}\newline
{\ttfamily \#include "{}stm32g0xx\+\_\+hal\+\_\+rcc\+\_\+ex.\+h"{}}\newline
\doxysubsubsection*{Data Structures}
\begin{DoxyCompactItemize}
\item 
struct \textbf{ RCC\+\_\+\+PLLInit\+Type\+Def}
\begin{DoxyCompactList}\small\item\em RCC PLL configuration structure definition. \end{DoxyCompactList}\item 
struct \textbf{ RCC\+\_\+\+Osc\+Init\+Type\+Def}
\begin{DoxyCompactList}\small\item\em RCC Internal/\+External Oscillator (HSE, HSI, LSE and LSI) configuration structure definition. \end{DoxyCompactList}\item 
struct \textbf{ RCC\+\_\+\+Clk\+Init\+Type\+Def}
\begin{DoxyCompactList}\small\item\em RCC System, AHB and APB buses clock configuration structure definition. \end{DoxyCompactList}\end{DoxyCompactItemize}
\doxysubsubsection*{Macros}
\begin{DoxyCompactItemize}
\item 
\#define \textbf{ CR\+\_\+\+REG\+\_\+\+INDEX}~1U
\item 
\#define \textbf{ BDCR\+\_\+\+REG\+\_\+\+INDEX}~2U
\item 
\#define \textbf{ CSR\+\_\+\+REG\+\_\+\+INDEX}~3U
\item 
\#define \textbf{ RCC\+\_\+\+FLAG\+\_\+\+MASK}~0x1\+FU
\item 
\#define \textbf{ RCC\+\_\+\+CLOCKTYPE\+\_\+\+ALL}~(\textbf{ RCC\+\_\+\+CLOCKTYPE\+\_\+\+SYSCLK} $\vert$ \textbf{ RCC\+\_\+\+CLOCKTYPE\+\_\+\+HCLK} $\vert$ \textbf{ RCC\+\_\+\+CLOCKTYPE\+\_\+\+PCLK1})
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+OSCILLATORTYPE}(\+\_\+\+\_\+\+OSCILLATOR\+\_\+\+\_\+)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+HSE}(\+\_\+\+\_\+\+HSE\+\_\+\+\_\+)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+LSE}(\+\_\+\+\_\+\+LSE\+\_\+\+\_\+)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+HSI}(\+\_\+\+\_\+\+HSI\+\_\+\+\_\+)~(((\+\_\+\+\_\+\+HSI\+\_\+\+\_\+) == \textbf{ RCC\+\_\+\+HSI\+\_\+\+OFF}) $\vert$$\vert$ ((\+\_\+\+\_\+\+HSI\+\_\+\+\_\+) == \textbf{ RCC\+\_\+\+HSI\+\_\+\+ON}))
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+HSI\+\_\+\+CALIBRATION\+\_\+\+VALUE}(\+\_\+\+\_\+\+VALUE\+\_\+\+\_\+)~((\+\_\+\+\_\+\+VALUE\+\_\+\+\_\+) $<$= (uint32\+\_\+t)127U)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+HSIDIV}(\+\_\+\+\_\+\+DIV\+\_\+\+\_\+)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+LSI}(\+\_\+\+\_\+\+LSI\+\_\+\+\_\+)~(((\+\_\+\+\_\+\+LSI\+\_\+\+\_\+) == \textbf{ RCC\+\_\+\+LSI\+\_\+\+OFF}) $\vert$$\vert$ ((\+\_\+\+\_\+\+LSI\+\_\+\+\_\+) == \textbf{ RCC\+\_\+\+LSI\+\_\+\+ON}))
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+PLL}(\+\_\+\+\_\+\+PLL\+\_\+\+\_\+)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+PLLSOURCE}(\+\_\+\+\_\+\+SOURCE\+\_\+\+\_\+)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+PLLM\+\_\+\+VALUE}(\+\_\+\+\_\+\+VALUE\+\_\+\+\_\+)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+PLLN\+\_\+\+VALUE}(\+\_\+\+\_\+\+VALUE\+\_\+\+\_\+)~((8U $<$= (\+\_\+\+\_\+\+VALUE\+\_\+\+\_\+)) \&\& ((\+\_\+\+\_\+\+VALUE\+\_\+\+\_\+) $<$= 86U))
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+PLLP\+\_\+\+VALUE}(\+\_\+\+\_\+\+VALUE\+\_\+\+\_\+)~((\textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV2} $<$= (\+\_\+\+\_\+\+VALUE\+\_\+\+\_\+)) \&\& ((\+\_\+\+\_\+\+VALUE\+\_\+\+\_\+) $<$= \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV32}))
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+PLLR\+\_\+\+VALUE}(\+\_\+\+\_\+\+VALUE\+\_\+\+\_\+)~((\textbf{ RCC\+\_\+\+PLLR\+\_\+\+DIV2} $<$= (\+\_\+\+\_\+\+VALUE\+\_\+\+\_\+)) \&\& ((\+\_\+\+\_\+\+VALUE\+\_\+\+\_\+) $<$= \textbf{ RCC\+\_\+\+PLLR\+\_\+\+DIV8}))
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+CLOCKTYPE}(\+\_\+\+\_\+\+CLK\+\_\+\+\_\+)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+SYSCLKSOURCE}(\+\_\+\+\_\+\+SOURCE\+\_\+\+\_\+)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+HCLK}(\+\_\+\+\_\+\+HCLK\+\_\+\+\_\+)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+PCLK}(\+\_\+\+\_\+\+PCLK\+\_\+\+\_\+)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+RTCCLKSOURCE}(\+\_\+\+\_\+\+SOURCE\+\_\+\+\_\+)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+MCO}(\+\_\+\+\_\+\+MCOX\+\_\+\+\_\+)~((\+\_\+\+\_\+\+MCOX\+\_\+\+\_\+) == \textbf{ RCC\+\_\+\+MCO1})
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+MCO1\+SOURCE}(\+\_\+\+\_\+\+SOURCE\+\_\+\+\_\+)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+MCODIV}(\+\_\+\+\_\+\+DIV\+\_\+\+\_\+)
\item 
\#define \textbf{ IS\+\_\+\+RCC\+\_\+\+LSE\+\_\+\+DRIVE}(\+\_\+\+\_\+\+DRIVE\+\_\+\+\_\+)
\item 
\#define \textbf{ RCC\+\_\+\+DBP\+\_\+\+TIMEOUT\+\_\+\+VALUE}~2U                   /$\ast$ 2 ms (minimum Tick + 1)  $\ast$/
\item 
\#define \textbf{ RCC\+\_\+\+LSE\+\_\+\+TIMEOUT\+\_\+\+VALUE}~\textbf{ LSE\+\_\+\+STARTUP\+\_\+\+TIMEOUT}  /$\ast$ LSE timeout in ms        $\ast$/
\item 
\#define \textbf{ RCC\+\_\+\+OSCILLATORTYPE\+\_\+\+NONE}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+OSCILLATORTYPE\+\_\+\+HSE}~0x00000001U
\item 
\#define \textbf{ RCC\+\_\+\+OSCILLATORTYPE\+\_\+\+HSI}~0x00000002U
\item 
\#define \textbf{ RCC\+\_\+\+OSCILLATORTYPE\+\_\+\+LSE}~0x00000004U
\item 
\#define \textbf{ RCC\+\_\+\+OSCILLATORTYPE\+\_\+\+LSI}~0x00000008U
\item 
\#define \textbf{ RCC\+\_\+\+HSE\+\_\+\+OFF}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+HSE\+\_\+\+ON}~\textbf{ RCC\+\_\+\+CR\+\_\+\+HSEON}
\item 
\#define \textbf{ RCC\+\_\+\+HSE\+\_\+\+BYPASS}~(\textbf{ RCC\+\_\+\+CR\+\_\+\+HSEBYP} $\vert$ \textbf{ RCC\+\_\+\+CR\+\_\+\+HSEON})
\item 
\#define \textbf{ RCC\+\_\+\+LSE\+\_\+\+OFF}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+LSE\+\_\+\+ON}~\textbf{ RCC\+\_\+\+BDCR\+\_\+\+LSEON}
\item 
\#define \textbf{ RCC\+\_\+\+LSE\+\_\+\+BYPASS}~(\textbf{ RCC\+\_\+\+BDCR\+\_\+\+LSEBYP} $\vert$ \textbf{ RCC\+\_\+\+BDCR\+\_\+\+LSEON})
\item 
\#define \textbf{ RCC\+\_\+\+HSI\+\_\+\+OFF}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+HSI\+\_\+\+ON}~\textbf{ RCC\+\_\+\+CR\+\_\+\+HSION}
\item 
\#define \textbf{ RCC\+\_\+\+HSICALIBRATION\+\_\+\+DEFAULT}~64U
\item 
\#define \textbf{ RCC\+\_\+\+HSI\+\_\+\+DIV1}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+HSI\+\_\+\+DIV2}~\textbf{ RCC\+\_\+\+CR\+\_\+\+HSIDIV\+\_\+0}
\item 
\#define \textbf{ RCC\+\_\+\+HSI\+\_\+\+DIV4}~\textbf{ RCC\+\_\+\+CR\+\_\+\+HSIDIV\+\_\+1}
\item 
\#define \textbf{ RCC\+\_\+\+HSI\+\_\+\+DIV8}~(\textbf{ RCC\+\_\+\+CR\+\_\+\+HSIDIV\+\_\+1}$\vert$\textbf{ RCC\+\_\+\+CR\+\_\+\+HSIDIV\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+HSI\+\_\+\+DIV16}~\textbf{ RCC\+\_\+\+CR\+\_\+\+HSIDIV\+\_\+2}
\item 
\#define \textbf{ RCC\+\_\+\+HSI\+\_\+\+DIV32}~(\textbf{ RCC\+\_\+\+CR\+\_\+\+HSIDIV\+\_\+2}$\vert$\textbf{ RCC\+\_\+\+CR\+\_\+\+HSIDIV\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+HSI\+\_\+\+DIV64}~(\textbf{ RCC\+\_\+\+CR\+\_\+\+HSIDIV\+\_\+2}$\vert$\textbf{ RCC\+\_\+\+CR\+\_\+\+HSIDIV\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+HSI\+\_\+\+DIV128}~(\textbf{ RCC\+\_\+\+CR\+\_\+\+HSIDIV\+\_\+2}$\vert$\textbf{ RCC\+\_\+\+CR\+\_\+\+HSIDIV\+\_\+1}$\vert$\textbf{ RCC\+\_\+\+CR\+\_\+\+HSIDIV\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+LSI\+\_\+\+OFF}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+LSI\+\_\+\+ON}~\textbf{ RCC\+\_\+\+CSR\+\_\+\+LSION}
\item 
\#define \textbf{ RCC\+\_\+\+PLL\+\_\+\+NONE}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+PLL\+\_\+\+OFF}~0x00000001U
\item 
\#define \textbf{ RCC\+\_\+\+PLL\+\_\+\+ON}~0x00000002U
\item 
\#define \textbf{ RCC\+\_\+\+PLLM\+\_\+\+DIV1}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+PLLM\+\_\+\+DIV2}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLM\+\_\+0}
\item 
\#define \textbf{ RCC\+\_\+\+PLLM\+\_\+\+DIV3}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLM\+\_\+1}
\item 
\#define \textbf{ RCC\+\_\+\+PLLM\+\_\+\+DIV4}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLM\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLM\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLM\+\_\+\+DIV5}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLM\+\_\+2}
\item 
\#define \textbf{ RCC\+\_\+\+PLLM\+\_\+\+DIV6}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLM\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLM\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLM\+\_\+\+DIV7}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLM\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLM\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+PLLM\+\_\+\+DIV8}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLM\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLM\+\_\+1}$\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLM\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV2}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0}
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV3}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1}
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV4}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV5}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2}
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV6}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV7}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV8}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV9}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3}
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV10}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV11}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV12}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV13}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV14}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV15}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV16}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV17}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4}
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV18}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV19}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV20}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV21}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV22}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV23}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV24}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV25}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV26}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV27}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV28}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV29}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV30}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV31}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+PLLP\+\_\+\+DIV32}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+4} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLP\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLR\+\_\+\+DIV2}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLR\+\_\+0}
\item 
\#define \textbf{ RCC\+\_\+\+PLLR\+\_\+\+DIV3}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLR\+\_\+1}
\item 
\#define \textbf{ RCC\+\_\+\+PLLR\+\_\+\+DIV4}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLR\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLR\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLR\+\_\+\+DIV5}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLR\+\_\+2}
\item 
\#define \textbf{ RCC\+\_\+\+PLLR\+\_\+\+DIV6}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLR\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLR\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLR\+\_\+\+DIV7}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLR\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLR\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+PLLR\+\_\+\+DIV8}~(\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLR\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLR\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLR\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+PLLSOURCE\+\_\+\+NONE}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+PLLSOURCE\+\_\+\+HSI}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLSRC\+\_\+\+HSI}
\item 
\#define \textbf{ RCC\+\_\+\+PLLSOURCE\+\_\+\+HSE}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLSRC\+\_\+\+HSE}
\item 
\#define \textbf{ RCC\+\_\+\+PLLPCLK}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLPEN}
\item 
\#define \textbf{ RCC\+\_\+\+PLLRCLK}~\textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLREN}
\item 
\#define \textbf{ RCC\+\_\+\+CLOCKTYPE\+\_\+\+SYSCLK}~0x00000001U
\item 
\#define \textbf{ RCC\+\_\+\+CLOCKTYPE\+\_\+\+HCLK}~0x00000002U
\item 
\#define \textbf{ RCC\+\_\+\+CLOCKTYPE\+\_\+\+PCLK1}~0x00000004U
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLKSOURCE\+\_\+\+HSI}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLKSOURCE\+\_\+\+HSE}~\textbf{ RCC\+\_\+\+CFGR\+\_\+\+SW\+\_\+0}
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLKSOURCE\+\_\+\+PLLCLK}~\textbf{ RCC\+\_\+\+CFGR\+\_\+\+SW\+\_\+1}
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLKSOURCE\+\_\+\+LSI}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+SW\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+SW\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLKSOURCE\+\_\+\+LSE}~\textbf{ RCC\+\_\+\+CFGR\+\_\+\+SW\+\_\+2}
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLKSOURCE\+\_\+\+STATUS\+\_\+\+HSI}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLKSOURCE\+\_\+\+STATUS\+\_\+\+HSE}~\textbf{ RCC\+\_\+\+CFGR\+\_\+\+SWS\+\_\+0}
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLKSOURCE\+\_\+\+STATUS\+\_\+\+PLLCLK}~\textbf{ RCC\+\_\+\+CFGR\+\_\+\+SWS\+\_\+1}
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLKSOURCE\+\_\+\+STATUS\+\_\+\+LSI}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+SWS\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+SWS\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLKSOURCE\+\_\+\+STATUS\+\_\+\+LSE}~\textbf{ RCC\+\_\+\+CFGR\+\_\+\+SWS\+\_\+2}
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLK\+\_\+\+DIV1}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLK\+\_\+\+DIV2}~\textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+3}
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLK\+\_\+\+DIV4}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLK\+\_\+\+DIV8}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLK\+\_\+\+DIV16}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLK\+\_\+\+DIV64}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+2})
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLK\+\_\+\+DIV128}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLK\+\_\+\+DIV256}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+SYSCLK\+\_\+\+DIV512}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+3} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+HPRE\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+HCLK\+\_\+\+DIV1}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+HCLK\+\_\+\+DIV2}~\textbf{ RCC\+\_\+\+CFGR\+\_\+\+PPRE\+\_\+2}
\item 
\#define \textbf{ RCC\+\_\+\+HCLK\+\_\+\+DIV4}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+PPRE\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+PPRE\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+HCLK\+\_\+\+DIV8}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+PPRE\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+PPRE\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+HCLK\+\_\+\+DIV16}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+PPRE\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+PPRE\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+PPRE\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+RTCCLKSOURCE\+\_\+\+NONE}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+RTCCLKSOURCE\+\_\+\+LSE}~\textbf{ RCC\+\_\+\+BDCR\+\_\+\+RTCSEL\+\_\+0}
\item 
\#define \textbf{ RCC\+\_\+\+RTCCLKSOURCE\+\_\+\+LSI}~\textbf{ RCC\+\_\+\+BDCR\+\_\+\+RTCSEL\+\_\+1}
\item 
\#define \textbf{ RCC\+\_\+\+RTCCLKSOURCE\+\_\+\+HSE\+\_\+\+DIV32}~\textbf{ RCC\+\_\+\+BDCR\+\_\+\+RTCSEL}
\item 
\#define \textbf{ RCC\+\_\+\+MCO1}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+MCO}~\textbf{ RCC\+\_\+\+MCO1}
\item 
\#define \textbf{ RCC\+\_\+\+MCO1\+SOURCE\+\_\+\+NOCLOCK}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+MCO1\+SOURCE\+\_\+\+SYSCLK}~\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOSEL\+\_\+0}
\item 
\#define \textbf{ RCC\+\_\+\+MCO1\+SOURCE\+\_\+\+HSI}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOSEL\+\_\+0}$\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOSEL\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+MCO1\+SOURCE\+\_\+\+HSE}~\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOSEL\+\_\+2}
\item 
\#define \textbf{ RCC\+\_\+\+MCO1\+SOURCE\+\_\+\+PLLCLK}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOSEL\+\_\+0}$\vert$\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOSEL\+\_\+2})
\item 
\#define \textbf{ RCC\+\_\+\+MCO1\+SOURCE\+\_\+\+LSI}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOSEL\+\_\+1}$\vert$\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOSEL\+\_\+2})
\item 
\#define \textbf{ RCC\+\_\+\+MCO1\+SOURCE\+\_\+\+LSE}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOSEL\+\_\+0}$\vert$\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOSEL\+\_\+1}$\vert$\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOSEL\+\_\+2})
\item 
\#define \textbf{ RCC\+\_\+\+MCODIV\+\_\+1}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+MCODIV\+\_\+2}~\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOPRE\+\_\+0}
\item 
\#define \textbf{ RCC\+\_\+\+MCODIV\+\_\+4}~\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOPRE\+\_\+1}
\item 
\#define \textbf{ RCC\+\_\+\+MCODIV\+\_\+8}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOPRE\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOPRE\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+MCODIV\+\_\+16}~\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOPRE\+\_\+2}
\item 
\#define \textbf{ RCC\+\_\+\+MCODIV\+\_\+32}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOPRE\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOPRE\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+MCODIV\+\_\+64}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOPRE\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOPRE\+\_\+1})
\item 
\#define \textbf{ RCC\+\_\+\+MCODIV\+\_\+128}~(\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOPRE\+\_\+2} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOPRE\+\_\+1} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOPRE\+\_\+0})
\item 
\#define \textbf{ RCC\+\_\+\+IT\+\_\+\+LSIRDY}~\textbf{ RCC\+\_\+\+CIFR\+\_\+\+LSIRDYF}
\item 
\#define \textbf{ RCC\+\_\+\+IT\+\_\+\+LSERDY}~\textbf{ RCC\+\_\+\+CIFR\+\_\+\+LSERDYF}
\item 
\#define \textbf{ RCC\+\_\+\+IT\+\_\+\+HSIRDY}~\textbf{ RCC\+\_\+\+CIFR\+\_\+\+HSIRDYF}
\item 
\#define \textbf{ RCC\+\_\+\+IT\+\_\+\+HSERDY}~\textbf{ RCC\+\_\+\+CIFR\+\_\+\+HSERDYF}
\item 
\#define \textbf{ RCC\+\_\+\+IT\+\_\+\+PLLRDY}~\textbf{ RCC\+\_\+\+CIFR\+\_\+\+PLLRDYF}
\item 
\#define \textbf{ RCC\+\_\+\+IT\+\_\+\+CSS}~\textbf{ RCC\+\_\+\+CIFR\+\_\+\+CSSF}
\item 
\#define \textbf{ RCC\+\_\+\+IT\+\_\+\+LSECSS}~\textbf{ RCC\+\_\+\+CIFR\+\_\+\+LSECSSF}
\item 
\#define \textbf{ RCC\+\_\+\+FLAG\+\_\+\+HSIRDY}~((\textbf{ CR\+\_\+\+REG\+\_\+\+INDEX} $<$$<$ 5U) $\vert$ \textbf{ RCC\+\_\+\+CR\+\_\+\+HSIRDY\+\_\+\+Pos})
\item 
\#define \textbf{ RCC\+\_\+\+FLAG\+\_\+\+HSERDY}~((\textbf{ CR\+\_\+\+REG\+\_\+\+INDEX} $<$$<$ 5U) $\vert$ \textbf{ RCC\+\_\+\+CR\+\_\+\+HSERDY\+\_\+\+Pos})
\item 
\#define \textbf{ RCC\+\_\+\+FLAG\+\_\+\+PLLRDY}~((\textbf{ CR\+\_\+\+REG\+\_\+\+INDEX} $<$$<$ 5U) $\vert$ \textbf{ RCC\+\_\+\+CR\+\_\+\+PLLRDY\+\_\+\+Pos})
\item 
\#define \textbf{ RCC\+\_\+\+FLAG\+\_\+\+LSERDY}~((\textbf{ BDCR\+\_\+\+REG\+\_\+\+INDEX} $<$$<$ 5U) $\vert$ \textbf{ RCC\+\_\+\+BDCR\+\_\+\+LSERDY\+\_\+\+Pos})
\item 
\#define \textbf{ RCC\+\_\+\+FLAG\+\_\+\+LSECSSD}~((\textbf{ BDCR\+\_\+\+REG\+\_\+\+INDEX} $<$$<$ 5U) $\vert$ \textbf{ RCC\+\_\+\+BDCR\+\_\+\+LSECSSD\+\_\+\+Pos})
\item 
\#define \textbf{ RCC\+\_\+\+FLAG\+\_\+\+LSIRDY}~((\textbf{ CSR\+\_\+\+REG\+\_\+\+INDEX} $<$$<$ 5U) $\vert$ \textbf{ RCC\+\_\+\+CSR\+\_\+\+LSIRDY\+\_\+\+Pos})
\item 
\#define \textbf{ RCC\+\_\+\+FLAG\+\_\+\+OBLRST}~((\textbf{ CSR\+\_\+\+REG\+\_\+\+INDEX} $<$$<$ 5U) $\vert$ \textbf{ RCC\+\_\+\+CSR\+\_\+\+OBLRSTF\+\_\+\+Pos})
\item 
\#define \textbf{ RCC\+\_\+\+FLAG\+\_\+\+PINRST}~((\textbf{ CSR\+\_\+\+REG\+\_\+\+INDEX} $<$$<$ 5U) $\vert$ \textbf{ RCC\+\_\+\+CSR\+\_\+\+PINRSTF\+\_\+\+Pos})
\item 
\#define \textbf{ RCC\+\_\+\+FLAG\+\_\+\+PWRRST}~((\textbf{ CSR\+\_\+\+REG\+\_\+\+INDEX} $<$$<$ 5U) $\vert$ \textbf{ RCC\+\_\+\+CSR\+\_\+\+PWRRSTF\+\_\+\+Pos})
\item 
\#define \textbf{ RCC\+\_\+\+FLAG\+\_\+\+SFTRST}~((\textbf{ CSR\+\_\+\+REG\+\_\+\+INDEX} $<$$<$ 5U) $\vert$ \textbf{ RCC\+\_\+\+CSR\+\_\+\+SFTRSTF\+\_\+\+Pos})
\item 
\#define \textbf{ RCC\+\_\+\+FLAG\+\_\+\+IWDGRST}~((\textbf{ CSR\+\_\+\+REG\+\_\+\+INDEX} $<$$<$ 5U) $\vert$ \textbf{ RCC\+\_\+\+CSR\+\_\+\+IWDGRSTF\+\_\+\+Pos})
\item 
\#define \textbf{ RCC\+\_\+\+FLAG\+\_\+\+WWDGRST}~((\textbf{ CSR\+\_\+\+REG\+\_\+\+INDEX} $<$$<$ 5U) $\vert$ \textbf{ RCC\+\_\+\+CSR\+\_\+\+WWDGRSTF\+\_\+\+Pos})
\item 
\#define \textbf{ RCC\+\_\+\+FLAG\+\_\+\+LPWRRST}~((\textbf{ CSR\+\_\+\+REG\+\_\+\+INDEX} $<$$<$ 5U) $\vert$ \textbf{ RCC\+\_\+\+CSR\+\_\+\+LPWRRSTF\+\_\+\+Pos})
\item 
\#define \textbf{ RCC\+\_\+\+LSEDRIVE\+\_\+\+LOW}~0x00000000U
\item 
\#define \textbf{ RCC\+\_\+\+LSEDRIVE\+\_\+\+MEDIUMLOW}~\textbf{ RCC\+\_\+\+BDCR\+\_\+\+LSEDRV\+\_\+0}
\item 
\#define \textbf{ RCC\+\_\+\+LSEDRIVE\+\_\+\+MEDIUMHIGH}~\textbf{ RCC\+\_\+\+BDCR\+\_\+\+LSEDRV\+\_\+1}
\item 
\#define \textbf{ RCC\+\_\+\+LSEDRIVE\+\_\+\+HIGH}~\textbf{ RCC\+\_\+\+BDCR\+\_\+\+LSEDRV}
\item 
\#define \textbf{ RCC\+\_\+\+RESET\+\_\+\+FLAG\+\_\+\+OBL}~\textbf{ RCC\+\_\+\+CSR\+\_\+\+OBLRSTF}
\item 
\#define \textbf{ RCC\+\_\+\+RESET\+\_\+\+FLAG\+\_\+\+PIN}~\textbf{ RCC\+\_\+\+CSR\+\_\+\+PINRSTF}
\item 
\#define \textbf{ RCC\+\_\+\+RESET\+\_\+\+FLAG\+\_\+\+PWR}~\textbf{ RCC\+\_\+\+CSR\+\_\+\+PWRRSTF}
\item 
\#define \textbf{ RCC\+\_\+\+RESET\+\_\+\+FLAG\+\_\+\+SW}~\textbf{ RCC\+\_\+\+CSR\+\_\+\+SFTRSTF}
\item 
\#define \textbf{ RCC\+\_\+\+RESET\+\_\+\+FLAG\+\_\+\+IWDG}~\textbf{ RCC\+\_\+\+CSR\+\_\+\+IWDGRSTF}
\item 
\#define \textbf{ RCC\+\_\+\+RESET\+\_\+\+FLAG\+\_\+\+WWDG}~\textbf{ RCC\+\_\+\+CSR\+\_\+\+WWDGRSTF}
\item 
\#define \textbf{ RCC\+\_\+\+RESET\+\_\+\+FLAG\+\_\+\+LPWR}~\textbf{ RCC\+\_\+\+CSR\+\_\+\+LPWRRSTF}
\item 
\#define \textbf{ RCC\+\_\+\+RESET\+\_\+\+FLAG\+\_\+\+ALL}
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DMA1\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+FLASH\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+CRC\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DMA1\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBENR, \textbf{ RCC\+\_\+\+AHBENR\+\_\+\+DMA1\+EN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+FLASH\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBENR, \textbf{ RCC\+\_\+\+AHBENR\+\_\+\+FLASHEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+CRC\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBENR, \textbf{ RCC\+\_\+\+AHBENR\+\_\+\+CRCEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOA\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOB\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOC\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOD\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOF\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOA\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIOAEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOB\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIOBEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOC\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIOCEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOD\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIODEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOF\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIOFEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM3\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM6\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM7\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+RTCAPB\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+WWDG\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI2\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART2\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART3\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART4\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C1\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C2\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DBGMCU\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PWR\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SYSCFG\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM1\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI1\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART1\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM14\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM16\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM17\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+ADC\+\_\+\+CLK\+\_\+\+ENABLE}()
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM3\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+TIM3\+EN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+RTCAPB\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+RTCAPBEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI2\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+SPI2\+EN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART2\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+USART2\+EN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C1\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+I2\+C1\+EN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C2\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+I2\+C2\+EN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DBGMCU\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+DBGEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PWR\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+PWREN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SYSCFG\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+SYSCFGEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM1\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+TIM1\+EN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI1\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+SPI1\+EN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART1\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+USART1\+EN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM14\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+TIM14\+EN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM16\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+TIM16\+EN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM17\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+TIM17\+EN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+ADC\+\_\+\+CLK\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+ADCEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DMA1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBENR, \textbf{ RCC\+\_\+\+AHBENR\+\_\+\+DMA1\+EN})  != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+FLASH\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBENR, \textbf{ RCC\+\_\+\+AHBENR\+\_\+\+FLASHEN}) != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+CRC\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBENR, \textbf{ RCC\+\_\+\+AHBENR\+\_\+\+CRCEN})   != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DMA1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBENR, \textbf{ RCC\+\_\+\+AHBENR\+\_\+\+DMA1\+EN})  == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+FLASH\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBENR, \textbf{ RCC\+\_\+\+AHBENR\+\_\+\+FLASHEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+CRC\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBENR, \textbf{ RCC\+\_\+\+AHBENR\+\_\+\+CRCEN})   == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOA\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIOAEN}) != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOB\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIOBEN}) != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOC\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIOCEN}) != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOD\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIODEN}) != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOF\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIOFEN}) != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOA\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIOAEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOB\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIOBEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOC\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIOCEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOD\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIODEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOF\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPENR, \textbf{ RCC\+\_\+\+IOPENR\+\_\+\+GPIOFEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM3\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+TIM3\+EN})   != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM6\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, RCC\+\_\+\+APBENR1\+\_\+\+TIM6\+EN)   != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM7\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, RCC\+\_\+\+APBENR1\+\_\+\+TIM7\+EN)   != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+RTCAPB\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+RTCAPBEN}) != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+WWDG\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+WWDGEN})   != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI2\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+SPI2\+EN})   != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART2\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+USART2\+EN}) != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART3\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, RCC\+\_\+\+APBENR1\+\_\+\+USART3\+EN) != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART4\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, RCC\+\_\+\+APBENR1\+\_\+\+USART4\+EN) != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+I2\+C1\+EN})   != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C2\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+I2\+C2\+EN})   != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DBGMCU\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+DBGEN})    != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PWR\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+PWREN})    != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM3\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+TIM3\+EN})   == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM6\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, RCC\+\_\+\+APBENR1\+\_\+\+TIM6\+EN)   == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM7\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, RCC\+\_\+\+APBENR1\+\_\+\+TIM7\+EN)   == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+RTCAPB\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+RTCAPBEN}) == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+WWDG\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+WWDGEN})   == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI2\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+SPI2\+EN})   == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART2\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+USART2\+EN}) == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART3\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, RCC\+\_\+\+APBENR1\+\_\+\+USART3\+EN) == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART4\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, RCC\+\_\+\+APBENR1\+\_\+\+USART4\+EN) == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+I2\+C1\+EN})   == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C2\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+I2\+C2\+EN})   == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DBGMCU\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+DBGEN})    == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PWR\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR1, \textbf{ RCC\+\_\+\+APBENR1\+\_\+\+PWREN})    == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SYSCFG\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+SYSCFGEN}) != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+TIM1\+EN})   != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+SPI1\+EN})   != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+USART1\+EN}) != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM14\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+TIM14\+EN})  != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM16\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+TIM16\+EN})  != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM17\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+TIM17\+EN})  != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+ADC\+\_\+\+IS\+\_\+\+CLK\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+ADCEN})    != 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SYSCFG\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+SYSCFGEN}) == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+TIM1\+EN})   == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+SPI1\+EN})   == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+USART1\+EN}) == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM14\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+TIM14\+EN})  == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM16\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+TIM16\+EN})  == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM17\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+TIM17\+EN})  == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+ADC\+\_\+\+IS\+\_\+\+CLK\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBENR2, \textbf{ RCC\+\_\+\+APBENR2\+\_\+\+ADCEN})    == 0U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+AHB\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ WRITE\+\_\+\+REG}(\textbf{ RCC}-\/$>$AHBRSTR, 0x\+FFFFFFFFU)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DMA1\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBRSTR, \textbf{ RCC\+\_\+\+AHBRSTR\+\_\+\+DMA1\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+FLASH\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBRSTR, \textbf{ RCC\+\_\+\+AHBRSTR\+\_\+\+FLASHRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+CRC\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBRSTR, \textbf{ RCC\+\_\+\+AHBRSTR\+\_\+\+CRCRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+AHB\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ WRITE\+\_\+\+REG}(\textbf{ RCC}-\/$>$AHBRSTR, 0x00000000U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DMA1\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBRSTR, \textbf{ RCC\+\_\+\+AHBRSTR\+\_\+\+DMA1\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+FLASH\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBRSTR, \textbf{ RCC\+\_\+\+AHBRSTR\+\_\+\+FLASHRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+CRC\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBRSTR, \textbf{ RCC\+\_\+\+AHBRSTR\+\_\+\+CRCRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+IOP\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ WRITE\+\_\+\+REG}(\textbf{ RCC}-\/$>$IOPRSTR, 0x\+FFFFFFFFU)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOA\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPRSTR, \textbf{ RCC\+\_\+\+IOPRSTR\+\_\+\+GPIOARST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOB\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPRSTR, \textbf{ RCC\+\_\+\+IOPRSTR\+\_\+\+GPIOBRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOC\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPRSTR, \textbf{ RCC\+\_\+\+IOPRSTR\+\_\+\+GPIOCRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOD\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPRSTR, \textbf{ RCC\+\_\+\+IOPRSTR\+\_\+\+GPIODRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOF\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPRSTR, \textbf{ RCC\+\_\+\+IOPRSTR\+\_\+\+GPIOFRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+IOP\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ WRITE\+\_\+\+REG}(\textbf{ RCC}-\/$>$IOPRSTR, 0x00000000U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOA\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPRSTR, \textbf{ RCC\+\_\+\+IOPRSTR\+\_\+\+GPIOARST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOB\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPRSTR, \textbf{ RCC\+\_\+\+IOPRSTR\+\_\+\+GPIOBRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOC\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPRSTR, \textbf{ RCC\+\_\+\+IOPRSTR\+\_\+\+GPIOCRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOD\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPRSTR, \textbf{ RCC\+\_\+\+IOPRSTR\+\_\+\+GPIODRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOF\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPRSTR, \textbf{ RCC\+\_\+\+IOPRSTR\+\_\+\+GPIOFRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+APB1\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ WRITE\+\_\+\+REG}(\textbf{ RCC}-\/$>$APBRSTR1, 0x\+FFFFFFFFU)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM3\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, \textbf{ RCC\+\_\+\+APBRSTR1\+\_\+\+TIM3\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM6\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, RCC\+\_\+\+APBRSTR1\+\_\+\+TIM6\+RST)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM7\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, RCC\+\_\+\+APBRSTR1\+\_\+\+TIM7\+RST)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI2\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, \textbf{ RCC\+\_\+\+APBRSTR1\+\_\+\+SPI2\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART2\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, \textbf{ RCC\+\_\+\+APBRSTR1\+\_\+\+USART2\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART3\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, RCC\+\_\+\+APBRSTR1\+\_\+\+USART3\+RST)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART4\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, RCC\+\_\+\+APBRSTR1\+\_\+\+USART4\+RST)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C1\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, \textbf{ RCC\+\_\+\+APBRSTR1\+\_\+\+I2\+C1\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C2\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, \textbf{ RCC\+\_\+\+APBRSTR1\+\_\+\+I2\+C2\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DBGMCU\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, \textbf{ RCC\+\_\+\+APBRSTR1\+\_\+\+DBGRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PWR\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, \textbf{ RCC\+\_\+\+APBRSTR1\+\_\+\+PWRRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+APB1\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ WRITE\+\_\+\+REG}(\textbf{ RCC}-\/$>$APBRSTR1, 0x00000000U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM3\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, \textbf{ RCC\+\_\+\+APBRSTR1\+\_\+\+TIM3\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM6\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, RCC\+\_\+\+APBRSTR1\+\_\+\+TIM6\+RST)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM7\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, RCC\+\_\+\+APBRSTR1\+\_\+\+TIM7\+RST)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI2\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, \textbf{ RCC\+\_\+\+APBRSTR1\+\_\+\+SPI2\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART2\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, \textbf{ RCC\+\_\+\+APBRSTR1\+\_\+\+USART2\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART3\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, RCC\+\_\+\+APBRSTR1\+\_\+\+USART3\+RST)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART4\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, RCC\+\_\+\+APBRSTR1\+\_\+\+USART4\+RST)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C1\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, \textbf{ RCC\+\_\+\+APBRSTR1\+\_\+\+I2\+C1\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C2\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, \textbf{ RCC\+\_\+\+APBRSTR1\+\_\+\+I2\+C2\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DBGMCU\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, \textbf{ RCC\+\_\+\+APBRSTR1\+\_\+\+DBGRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PWR\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR1, \textbf{ RCC\+\_\+\+APBRSTR1\+\_\+\+PWRRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+APB2\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ WRITE\+\_\+\+REG}(\textbf{ RCC}-\/$>$APBRSTR2, 0x\+FFFFFFFFU)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SYSCFG\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+SYSCFGRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM1\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+TIM1\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI1\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+SPI1\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART1\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+USART1\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM14\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+TIM14\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM16\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+TIM16\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM17\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+TIM17\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+ADC\+\_\+\+FORCE\+\_\+\+RESET}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+ADCRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+APB2\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ WRITE\+\_\+\+REG}(\textbf{ RCC}-\/$>$APBRSTR2, 0x00U)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SYSCFG\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+SYSCFGRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM1\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+TIM1\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI1\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+SPI1\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART1\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+USART1\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM14\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+TIM14\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM16\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+TIM16\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM17\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+TIM17\+RST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+ADC\+\_\+\+RELEASE\+\_\+\+RESET}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBRSTR2, \textbf{ RCC\+\_\+\+APBRSTR2\+\_\+\+ADCRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DMA1\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+DMA1\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+FLASH\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+FLASHSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SRAM\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+SRAMSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+CRC\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+CRCSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DMA1\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+DMA1\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+FLASH\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+FLASHSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SRAM\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+SRAMSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+CRC\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+CRCSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOA\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOASMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOB\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOBSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOC\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOCSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOD\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIODSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOF\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOFSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOA\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOASMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOB\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOBSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOC\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOCSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOD\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIODSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOF\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOFSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM3\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+TIM3\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM6\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, RCC\+\_\+\+APBSMENR1\+\_\+\+TIM6\+SMEN)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM7\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, RCC\+\_\+\+APBSMENR1\+\_\+\+TIM7\+SMEN)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+RTCAPB\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+RTCAPBSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+WWDG\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+WWDGSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI2\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+SPI2\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART2\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+USART2\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART3\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, RCC\+\_\+\+APBSMENR1\+\_\+\+USART3\+SMEN)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART4\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, RCC\+\_\+\+APBSMENR1\+\_\+\+USART4\+SMEN)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C1\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+I2\+C1\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C2\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+I2\+C2\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DBGMCU\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+DBGSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PWR\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+PWRSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM3\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+TIM3\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM6\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, RCC\+\_\+\+APBSMENR1\+\_\+\+TIM6\+SMEN)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM7\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, RCC\+\_\+\+APBSMENR1\+\_\+\+TIM7\+SMEN)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+RTCAPB\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+RTCAPBSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+WWDG\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+WWDGSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI2\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+SPI2\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART2\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+USART2\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART3\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, RCC\+\_\+\+APBSMENR1\+\_\+\+USART3\+SMEN)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART4\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, RCC\+\_\+\+APBSMENR1\+\_\+\+USART4\+SMEN)
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C1\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+I2\+C1\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C2\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+I2\+C2\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DBGMCU\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+DBGSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PWR\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+PWRSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SYSCFG\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+SYSCFGSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM1\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM1\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI1\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+SPI1\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART1\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+USART1\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM14\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM14\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM16\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM16\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM17\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM17\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+ADC\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+ADCSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SYSCFG\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+SYSCFGSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM1\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM1\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI1\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+SPI1\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART1\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+USART1\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM14\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM14\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM16\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM16\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM17\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM17\+SMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+ADC\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+ADCSMEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DMA1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+DMA1\+SMEN}) != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+FLASH\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+FLASHSMEN})!= \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SRAM\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+SRAMSMEN}) != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+CRC\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+CRCSMEN})  != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DMA1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+DMA1\+SMEN})  == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+FLASH\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+FLASHSMEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SRAM\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+SRAMSMEN})  == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+CRC\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$AHBSMENR, \textbf{ RCC\+\_\+\+AHBSMENR\+\_\+\+CRCSMEN})   == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOA\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOASMEN})!= \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOB\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOBSMEN})!= \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOC\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOCSMEN})!= \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOD\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIODSMEN})!= \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOF\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOFSMEN})!= \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOA\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOASMEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOB\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOBSMEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOC\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOCSMEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOD\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIODSMEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GPIOF\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$IOPSMENR, \textbf{ RCC\+\_\+\+IOPSMENR\+\_\+\+GPIOFSMEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM3\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+TIM3\+SMEN})   != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+RTCAPB\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+RTCAPBSMEN}) != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+WWDG\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+WWDGSMEN})   != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI2\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+SPI2\+SMEN})   != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART2\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+USART2\+SMEN}) != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+I2\+C1\+SMEN})   != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C2\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+I2\+C2\+SMEN})   != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DBGMCU\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+DBGSMEN})    != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PWR\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+PWRSMEN})    != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM3\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+TIM3\+SMEN})   == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+RTCAPB\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+RTCAPBSMEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+WWDG\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+WWDGSMEN})   == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI2\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+SPI2\+SMEN})   == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART2\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+USART2\+SMEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+I2\+C1\+SMEN})   == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+I2\+C2\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+I2\+C2\+SMEN})   == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DBGMCU\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+DBGSMEN})    == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PWR\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR1, \textbf{ RCC\+\_\+\+APBSMENR1\+\_\+\+PWRSMEN})    == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SYSCFG\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+SYSCFGSMEN}) != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM1\+SMEN})   != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+SPI1\+SMEN})   != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+USART1\+SMEN}) != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM14\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM14\+SMEN})  != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM16\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM16\+SMEN})  != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM17\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM17\+SMEN})  != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+ADC\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+ENABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+ADCSMEN})    != \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SYSCFG\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+SYSCFGSMEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM1\+SMEN})   == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SPI1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+SPI1\+SMEN})   == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+USART1\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+USART1\+SMEN}) == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM14\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM14\+SMEN})  == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM16\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM16\+SMEN})  == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+TIM17\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+TIM17\+SMEN})  == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+ADC\+\_\+\+IS\+\_\+\+CLK\+\_\+\+SLEEP\+\_\+\+DISABLED}()~(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$APBSMENR2 , \textbf{ RCC\+\_\+\+APBSMENR2\+\_\+\+ADCSMEN})    == \textbf{ RESET})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+BACKUPRESET\+\_\+\+FORCE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$BDCR, \textbf{ RCC\+\_\+\+BDCR\+\_\+\+BDRST})
\begin{DoxyCompactList}\small\item\em Macros to force or release the Backup domain reset. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+BACKUPRESET\+\_\+\+RELEASE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$BDCR, \textbf{ RCC\+\_\+\+BDCR\+\_\+\+BDRST})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+RTC\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$BDCR, \textbf{ RCC\+\_\+\+BDCR\+\_\+\+RTCEN})
\begin{DoxyCompactList}\small\item\em Macros to enable or disable the RTC clock. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+RTC\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$BDCR, \textbf{ RCC\+\_\+\+BDCR\+\_\+\+RTCEN})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+HSI\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$CR, \textbf{ RCC\+\_\+\+CR\+\_\+\+HSION})
\begin{DoxyCompactList}\small\item\em Macros to enable the Internal High Speed oscillator (HSI). \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+HSI\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$CR, \textbf{ RCC\+\_\+\+CR\+\_\+\+HSION})
\begin{DoxyCompactList}\small\item\em Macros to disable the Internal High Speed oscillator (HSI). \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+HSI\+\_\+\+CALIBRATIONVALUE\+\_\+\+ADJUST}(\+\_\+\+\_\+\+HSICALIBRATIONVALUE\+\_\+\+\_\+)~  \textbf{ MODIFY\+\_\+\+REG}(\textbf{ RCC}-\/$>$ICSCR, \textbf{ RCC\+\_\+\+ICSCR\+\_\+\+HSITRIM}, (uint32\+\_\+t)(\+\_\+\+\_\+\+HSICALIBRATIONVALUE\+\_\+\+\_\+) $<$$<$ \textbf{ RCC\+\_\+\+ICSCR\+\_\+\+HSITRIM\+\_\+\+Pos})
\begin{DoxyCompactList}\small\item\em Macro to adjust the Internal High Speed oscillator (HSI) calibration value. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+HSISTOP\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$CR, \textbf{ RCC\+\_\+\+CR\+\_\+\+HSIKERON})
\begin{DoxyCompactList}\small\item\em Macros to enable or disable the force of the Internal High Speed oscillator (HSI) in STOP mode to be quickly available as kernel clock for USARTs and I2\+Cs. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+HSISTOP\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$CR, \textbf{ RCC\+\_\+\+CR\+\_\+\+HSIKERON})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+HSI\+\_\+\+CONFIG}(\+\_\+\+\_\+\+HSIDIV\+\_\+\+\_\+)~  \textbf{ MODIFY\+\_\+\+REG}(\textbf{ RCC}-\/$>$CR, \textbf{ RCC\+\_\+\+CR\+\_\+\+HSIDIV}, (\+\_\+\+\_\+\+HSIDIV\+\_\+\+\_\+))
\begin{DoxyCompactList}\small\item\em Macro to configure the HSISYS clock. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+LSI\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$CSR, \textbf{ RCC\+\_\+\+CSR\+\_\+\+LSION})
\begin{DoxyCompactList}\small\item\em Macros to enable or disable the Internal Low Speed oscillator (LSI). \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+LSI\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$CSR, \textbf{ RCC\+\_\+\+CSR\+\_\+\+LSION})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+HSE\+\_\+\+CONFIG}(\+\_\+\+\_\+\+STATE\+\_\+\+\_\+)
\begin{DoxyCompactList}\small\item\em Macro to configure the External High Speed oscillator (HSE). \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+LSE\+\_\+\+CONFIG}(\+\_\+\+\_\+\+STATE\+\_\+\+\_\+)
\begin{DoxyCompactList}\small\item\em Macro to configure the External Low Speed oscillator (LSE). \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+RTC\+\_\+\+CONFIG}(\+\_\+\+\_\+\+RTC\+\_\+\+CLKSOURCE\+\_\+\+\_\+)~  \textbf{ MODIFY\+\_\+\+REG}( \textbf{ RCC}-\/$>$BDCR, \textbf{ RCC\+\_\+\+BDCR\+\_\+\+RTCSEL}, (\+\_\+\+\_\+\+RTC\+\_\+\+CLKSOURCE\+\_\+\+\_\+))
\begin{DoxyCompactList}\small\item\em Macros to configure the RTC clock (RTCCLK). \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GET\+\_\+\+RTC\+\_\+\+SOURCE}()~((uint32\+\_\+t)(\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$BDCR, \textbf{ RCC\+\_\+\+BDCR\+\_\+\+RTCSEL})))
\begin{DoxyCompactList}\small\item\em Macro to get the RTC clock source. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PLL\+\_\+\+ENABLE}()~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$CR, \textbf{ RCC\+\_\+\+CR\+\_\+\+PLLON})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PLL\+\_\+\+DISABLE}()~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$CR, \textbf{ RCC\+\_\+\+CR\+\_\+\+PLLON})
\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PLL\+\_\+\+PLLSOURCE\+\_\+\+CONFIG}(\+\_\+\+\_\+\+PLLSOURCE\+\_\+\+\_\+)~  \textbf{ MODIFY\+\_\+\+REG}(\textbf{ RCC}-\/$>$PLLCFGR, \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLSRC}, (\+\_\+\+\_\+\+PLLSOURCE\+\_\+\+\_\+))
\begin{DoxyCompactList}\small\item\em Macro to configure the PLL clock source. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PLL\+\_\+\+PLLM\+\_\+\+CONFIG}(\+\_\+\+\_\+\+PLLM\+\_\+\+\_\+)~  \textbf{ MODIFY\+\_\+\+REG}(\textbf{ RCC}-\/$>$PLLCFGR, \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLM}, (\+\_\+\+\_\+\+PLLM\+\_\+\+\_\+))
\begin{DoxyCompactList}\small\item\em Macro to configure the PLL multiplication factor. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PLL\+\_\+\+CONFIG}(\+\_\+\+\_\+\+PLLSOURCE\+\_\+\+\_\+,  \+\_\+\+\_\+\+PLLM\+\_\+\+\_\+,  \+\_\+\+\_\+\+PLLN\+\_\+\+\_\+,  \+\_\+\+\_\+\+PLLP\+\_\+\+\_\+,  \+\_\+\+\_\+\+PLLR\+\_\+\+\_\+)
\begin{DoxyCompactList}\small\item\em Macro to configure the main PLL clock source, multiplication and division factors. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GET\+\_\+\+PLL\+\_\+\+OSCSOURCE}()~((uint32\+\_\+t)(\textbf{ RCC}-\/$>$PLLCFGR \& \textbf{ RCC\+\_\+\+PLLCFGR\+\_\+\+PLLSRC}))
\begin{DoxyCompactList}\small\item\em Macro to get the oscillator used as PLL clock source. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PLLCLKOUT\+\_\+\+ENABLE}(\+\_\+\+\_\+\+PLLCLOCKOUT\+\_\+\+\_\+)~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$PLLCFGR, (\+\_\+\+\_\+\+PLLCLOCKOUT\+\_\+\+\_\+))
\begin{DoxyCompactList}\small\item\em Enable each clock output (RCC\+\_\+\+PLLRCLK, RCC\+\_\+\+PLLQCLK($\ast$), RCC\+\_\+\+PLLPCLK) \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+PLLCLKOUT\+\_\+\+DISABLE}(\+\_\+\+\_\+\+PLLCLOCKOUT\+\_\+\+\_\+)~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$PLLCFGR, (\+\_\+\+\_\+\+PLLCLOCKOUT\+\_\+\+\_\+))
\begin{DoxyCompactList}\small\item\em Disable each clock output (RCC\+\_\+\+PLLRCLK, RCC\+\_\+\+PLLQCLK($\ast$), RCC\+\_\+\+PLLPCLK) \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GET\+\_\+\+PLLCLKOUT\+\_\+\+CONFIG}(\+\_\+\+\_\+\+PLLCLOCKOUT\+\_\+\+\_\+)~\textbf{ READ\+\_\+\+BIT}(\textbf{ RCC}-\/$>$PLLCFGR, (\+\_\+\+\_\+\+PLLCLOCKOUT\+\_\+\+\_\+))
\begin{DoxyCompactList}\small\item\em Get clock output enable status (RCC\+\_\+\+PLLRCLK, RCC\+\_\+\+PLLQCLK($\ast$), RCC\+\_\+\+PLLPCLK) \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+SYSCLK\+\_\+\+CONFIG}(\+\_\+\+\_\+\+SYSCLKSOURCE\+\_\+\+\_\+)~  \textbf{ MODIFY\+\_\+\+REG}(\textbf{ RCC}-\/$>$CFGR, \textbf{ RCC\+\_\+\+CFGR\+\_\+\+SW}, (\+\_\+\+\_\+\+SYSCLKSOURCE\+\_\+\+\_\+))
\begin{DoxyCompactList}\small\item\em Macro to configure the system clock source. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GET\+\_\+\+SYSCLK\+\_\+\+SOURCE}()~(\textbf{ RCC}-\/$>$CFGR \& \textbf{ RCC\+\_\+\+CFGR\+\_\+\+SWS})
\begin{DoxyCompactList}\small\item\em Macro to get the clock source used as system clock. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+LSEDRIVE\+\_\+\+CONFIG}(\+\_\+\+\_\+\+LSEDRIVE\+\_\+\+\_\+)~  \textbf{ MODIFY\+\_\+\+REG}(\textbf{ RCC}-\/$>$BDCR, \textbf{ RCC\+\_\+\+BDCR\+\_\+\+LSEDRV}, (uint32\+\_\+t)(\+\_\+\+\_\+\+LSEDRIVE\+\_\+\+\_\+))
\begin{DoxyCompactList}\small\item\em Macro to configure the External Low Speed oscillator (LSE) drive capability. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+MCO1\+\_\+\+CONFIG}(\+\_\+\+\_\+\+MCOCLKSOURCE\+\_\+\+\_\+,  \+\_\+\+\_\+\+MCODIV\+\_\+\+\_\+)~  \textbf{ MODIFY\+\_\+\+REG}(\textbf{ RCC}-\/$>$CFGR, (\textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOSEL} $\vert$ \textbf{ RCC\+\_\+\+CFGR\+\_\+\+MCOPRE}), ((\+\_\+\+\_\+\+MCOCLKSOURCE\+\_\+\+\_\+) $\vert$ (\+\_\+\+\_\+\+MCODIV\+\_\+\+\_\+)))
\begin{DoxyCompactList}\small\item\em Macro to configure the Microcontroller output clock. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+ENABLE\+\_\+\+IT}(\+\_\+\+\_\+\+INTERRUPT\+\_\+\+\_\+)~\textbf{ SET\+\_\+\+BIT}(\textbf{ RCC}-\/$>$CIER, (\+\_\+\+\_\+\+INTERRUPT\+\_\+\+\_\+))
\begin{DoxyCompactList}\small\item\em Enable RCC interrupt. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+DISABLE\+\_\+\+IT}(\+\_\+\+\_\+\+INTERRUPT\+\_\+\+\_\+)~\textbf{ CLEAR\+\_\+\+BIT}(\textbf{ RCC}-\/$>$CIER, (\+\_\+\+\_\+\+INTERRUPT\+\_\+\+\_\+))
\begin{DoxyCompactList}\small\item\em Disable RCC interrupt. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+CLEAR\+\_\+\+IT}(\+\_\+\+\_\+\+INTERRUPT\+\_\+\+\_\+)~(\textbf{ RCC}-\/$>$CICR = (\+\_\+\+\_\+\+INTERRUPT\+\_\+\+\_\+))
\begin{DoxyCompactList}\small\item\em Clear RCC interrupt pending bits. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GET\+\_\+\+IT}(\+\_\+\+\_\+\+INTERRUPT\+\_\+\+\_\+)~((\textbf{ RCC}-\/$>$CIFR \& (\+\_\+\+\_\+\+INTERRUPT\+\_\+\+\_\+)) == (\+\_\+\+\_\+\+INTERRUPT\+\_\+\+\_\+))
\begin{DoxyCompactList}\small\item\em Check whether the RCC interrupt has occurred or not. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+CLEAR\+\_\+\+RESET\+\_\+\+FLAGS}()~(\textbf{ RCC}-\/$>$CSR $\vert$= \textbf{ RCC\+\_\+\+CSR\+\_\+\+RMVF})
\begin{DoxyCompactList}\small\item\em Set RMVF bit to clear the reset flags. The reset flags are\+: RCC\+\_\+\+FLAG\+\_\+\+OBLRST, RCC\+\_\+\+FLAG\+\_\+\+PINRST, RCC\+\_\+\+FLAG\+\_\+\+PWRRST, RCC\+\_\+\+FLAG\+\_\+\+SFTRST, RCC\+\_\+\+FLAG\+\_\+\+IWDGRST, RCC\+\_\+\+FLAG\+\_\+\+WWDGRST and RCC\+\_\+\+FLAG\+\_\+\+LPWRRST. \end{DoxyCompactList}\item 
\#define \textbf{ \+\_\+\+\_\+\+HAL\+\_\+\+RCC\+\_\+\+GET\+\_\+\+FLAG}(\+\_\+\+\_\+\+FLAG\+\_\+\+\_\+)
\begin{DoxyCompactList}\small\item\em Check whether the selected RCC flag is set or not. \end{DoxyCompactList}\end{DoxyCompactItemize}
\doxysubsubsection*{Functions}
\begin{DoxyCompactItemize}
\item 
\textbf{ HAL\+\_\+\+Status\+Type\+Def} \textbf{ HAL\+\_\+\+RCC\+\_\+\+De\+Init} (void)
\item 
\textbf{ HAL\+\_\+\+Status\+Type\+Def} \textbf{ HAL\+\_\+\+RCC\+\_\+\+Osc\+Config} (\textbf{ RCC\+\_\+\+Osc\+Init\+Type\+Def} $\ast$RCC\+\_\+\+Osc\+Init\+Struct)
\item 
\textbf{ HAL\+\_\+\+Status\+Type\+Def} \textbf{ HAL\+\_\+\+RCC\+\_\+\+Clock\+Config} (\textbf{ RCC\+\_\+\+Clk\+Init\+Type\+Def} $\ast$RCC\+\_\+\+Clk\+Init\+Struct, uint32\+\_\+t FLatency)
\item 
void \textbf{ HAL\+\_\+\+RCC\+\_\+\+MCOConfig} (uint32\+\_\+t RCC\+\_\+\+MCOx, uint32\+\_\+t RCC\+\_\+\+MCOSource, uint32\+\_\+t RCC\+\_\+\+MCODiv)
\item 
void \textbf{ HAL\+\_\+\+RCC\+\_\+\+Enable\+CSS} (void)
\item 
void \textbf{ HAL\+\_\+\+RCC\+\_\+\+Enable\+LSECSS} (void)
\item 
void \textbf{ HAL\+\_\+\+RCC\+\_\+\+Disable\+LSECSS} (void)
\item 
uint32\+\_\+t \textbf{ HAL\+\_\+\+RCC\+\_\+\+Get\+Sys\+Clock\+Freq} (void)
\item 
uint32\+\_\+t \textbf{ HAL\+\_\+\+RCC\+\_\+\+Get\+HCLKFreq} (void)
\item 
uint32\+\_\+t \textbf{ HAL\+\_\+\+RCC\+\_\+\+Get\+PCLK1\+Freq} (void)
\item 
void \textbf{ HAL\+\_\+\+RCC\+\_\+\+Get\+Osc\+Config} (\textbf{ RCC\+\_\+\+Osc\+Init\+Type\+Def} $\ast$RCC\+\_\+\+Osc\+Init\+Struct)
\item 
void \textbf{ HAL\+\_\+\+RCC\+\_\+\+Get\+Clock\+Config} (\textbf{ RCC\+\_\+\+Clk\+Init\+Type\+Def} $\ast$RCC\+\_\+\+Clk\+Init\+Struct, uint32\+\_\+t $\ast$p\+FLatency)
\item 
uint32\+\_\+t \textbf{ HAL\+\_\+\+RCC\+\_\+\+Get\+Reset\+Source} (void)
\item 
void \textbf{ HAL\+\_\+\+RCC\+\_\+\+NMI\+\_\+\+IRQHandler} (void)
\item 
void \textbf{ HAL\+\_\+\+RCC\+\_\+\+CSSCallback} (void)
\item 
void \textbf{ HAL\+\_\+\+RCC\+\_\+\+LSECSSCallback} (void)
\end{DoxyCompactItemize}


\doxysubsection{Detailed Description}
Header file of RCC HAL module. 

\begin{DoxyAuthor}{Author}
MCD Application Team 
\end{DoxyAuthor}
\begin{DoxyAttention}{Attention}

\end{DoxyAttention}
Copyright (c) 2018 STMicroelectronics. All rights reserved.

This software is licensed under terms that can be found in the LICENSE file in the root directory of this software component. If no LICENSE file comes with this software, it is provided AS-\/\+IS. 