详细教程：https://blog.csdn.net/weixin_38391755/article/details/80380786

1、基本规则


makefile中使用变量
1、三个常用变量：
   $@--目标文件
   $^--所有依赖文件
   $<--第一个依赖文件
 2、通过object=****定义变量，通过$(object）使用变量
   
   
 理解make是如何工作的：
 
 make自动推导：
 自动将.c文件加入.o加入依赖关系，并自动推导commad
 
 
