<<<<<<< HEAD
|somador_completo
S[0] <= F[0].DB_MAX_OUTPUT_PORT_TYPE
S[1] <= F[1].DB_MAX_OUTPUT_PORT_TYPE
S[2] <= F[2].DB_MAX_OUTPUT_PORT_TYPE
S[3] <= F[3].DB_MAX_OUTPUT_PORT_TYPE
S[4] <= F[4].DB_MAX_OUTPUT_PORT_TYPE
S[5] <= F[5].DB_MAX_OUTPUT_PORT_TYPE
E1[0] => complemento_2_checagem:somador_ch.I1[0]
E1[0] => teste_sinal:inst.A[0]
E1[1] => complemento_2_checagem:somador_ch.I1[1]
E1[1] => teste_sinal:inst.A[1]
E1[2] => complemento_2_checagem:somador_ch.I1[2]
E1[2] => teste_sinal:inst.A[2]
E1[3] => complemento_2_checagem:somador_ch.I1[3]
E1[3] => teste_sinal:inst.A[3]
E1[4] => complemento_2_checagem:somador_ch.I1[4]
E1[4] => teste_sinal:inst.A[4]
E2[0] => complemento_2_checagem:somador_ch.I2[0]
E2[0] => teste_sinal:inst.B[0]
E2[1] => complemento_2_checagem:somador_ch.I2[1]
E2[1] => teste_sinal:inst.B[1]
E2[2] => complemento_2_checagem:somador_ch.I2[2]
E2[2] => teste_sinal:inst.B[2]
E2[3] => complemento_2_checagem:somador_ch.I2[3]
E2[3] => teste_sinal:inst.B[3]
E2[4] => complemento_2_checagem:somador_ch.I2[4]
E2[4] => teste_sinal:inst.B[4]
saida_antes[0] <= I[0].DB_MAX_OUTPUT_PORT_TYPE
saida_antes[1] <= I[1].DB_MAX_OUTPUT_PORT_TYPE
saida_antes[2] <= I[2].DB_MAX_OUTPUT_PORT_TYPE
saida_antes[3] <= I[3].DB_MAX_OUTPUT_PORT_TYPE
saida_antes[4] <= I[4].DB_MAX_OUTPUT_PORT_TYPE
saida_antes[5] <= I[5].DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|complemento_2_checagem_saida:descomplementar
F[0] <= complemento_2_seletor_5bits:comp_2_seletor_5bits.Yn[0]
F[1] <= complemento_2_seletor_5bits:comp_2_seletor_5bits.Yn[1]
F[2] <= complemento_2_seletor_5bits:comp_2_seletor_5bits.Yn[2]
F[3] <= complemento_2_seletor_5bits:comp_2_seletor_5bits.Yn[3]
F[4] <= complemento_2_seletor_5bits:comp_2_seletor_5bits.Yn[4]
F[5] <= complemento_2_seletor_5bits:comp_2_seletor_5bits.Yn[5]
I[0] => complemento_2_5bits:comp_5bits.I0
I[0] => complemento_2_seletor_5bits:comp_2_seletor_5bits.Tn[0]
I[1] => complemento_2_5bits:comp_5bits.I1
I[1] => complemento_2_seletor_5bits:comp_2_seletor_5bits.Tn[1]
I[2] => complemento_2_5bits:comp_5bits.I2
I[2] => complemento_2_seletor_5bits:comp_2_seletor_5bits.Tn[2]
I[3] => complemento_2_5bits:comp_5bits.I3
I[3] => complemento_2_seletor_5bits:comp_2_seletor_5bits.Tn[3]
I[4] => complemento_2_5bits:comp_5bits.I4
I[4] => complemento_2_seletor_5bits:comp_2_seletor_5bits.Tn[4]
I[5] => complemento_2_seletor_5bits:comp_2_seletor_5bits.E
I[5] => complemento_2_seletor_5bits:comp_2_seletor_5bits.Tn[5]


|somador_completo|complemento_2_checagem_saida:descomplementar|complemento_2_seletor_5bits:comp_2_seletor_5bits
Yn[0] <= mux_2x1:mux2x1_1.Yn
Yn[1] <= mux_2x1:mux2x1_2.Yn
Yn[2] <= mux_2x1:mux2x1_3.Yn
Yn[3] <= mux_2x1:mux2x1_4.Yn
Yn[4] <= mux_2x1:mux2x1_5.Yn
Yn[5] <= mux_2x1:mux2x1_6.Yn
Dn[0] => mux_2x1:mux2x1_1.Dn
Dn[1] => mux_2x1:mux2x1_2.Dn
Dn[2] => mux_2x1:mux2x1_3.Dn
Dn[3] => mux_2x1:mux2x1_4.Dn
Dn[4] => mux_2x1:mux2x1_5.Dn
Dn[5] => mux_2x1:mux2x1_6.Dn
Tn[0] => mux_2x1:mux2x1_1.Tn
Tn[1] => mux_2x1:mux2x1_2.Tn
Tn[2] => mux_2x1:mux2x1_3.Tn
Tn[3] => mux_2x1:mux2x1_4.Tn
Tn[4] => mux_2x1:mux2x1_5.Tn
Tn[5] => mux_2x1:mux2x1_6.Tn
E => mux_2x1:mux2x1_1.S
E => mux_2x1:mux2x1_2.S
E => mux_2x1:mux2x1_3.S
E => mux_2x1:mux2x1_4.S
E => mux_2x1:mux2x1_5.S
E => mux_2x1:mux2x1_6.S


|somador_completo|complemento_2_checagem_saida:descomplementar|complemento_2_seletor_5bits:comp_2_seletor_5bits|mux_2x1:mux2x1_1
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem_saida:descomplementar|complemento_2_seletor_5bits:comp_2_seletor_5bits|mux_2x1:mux2x1_2
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem_saida:descomplementar|complemento_2_seletor_5bits:comp_2_seletor_5bits|mux_2x1:mux2x1_3
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem_saida:descomplementar|complemento_2_seletor_5bits:comp_2_seletor_5bits|mux_2x1:mux2x1_4
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem_saida:descomplementar|complemento_2_seletor_5bits:comp_2_seletor_5bits|mux_2x1:mux2x1_5
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem_saida:descomplementar|complemento_2_seletor_5bits:comp_2_seletor_5bits|mux_2x1:mux2x1_6
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem_saida:descomplementar|complemento_2_5bits:comp_5bits
S[0] <= somador_5_bits:inst.S0
S[1] <= somador_5_bits:inst.S1
S[2] <= somador_5_bits:inst.S2
S[3] <= somador_5_bits:inst.S3
S[4] <= somador_5_bits:inst.S4
S[5] <= <VCC>
I0 => not_I0.IN0
I1 => not_I1.IN0
I2 => not_I2.IN0
I3 => not_I3.IN0
I4 => not_I4.IN0


|somador_completo|complemento_2_checagem_saida:descomplementar|complemento_2_5bits:comp_5bits|somador_5_bits:inst
S0 <= somador_1_bit:inst7.Sn
B0 => somador_1_bit:inst7.Bn
A0 => somador_1_bit:inst7.An
S1 <= somador_1_bit:inst6.Sn
B1 => somador_1_bit:inst6.Bn
A1 => somador_1_bit:inst6.An
S2 <= somador_1_bit:inst5.Sn
B2 => somador_1_bit:inst5.Bn
A2 => somador_1_bit:inst5.An
S3 <= somador_1_bit:inst.Sn
B3 => somador_1_bit:inst.Bn
A3 => somador_1_bit:inst.An
S4 <= somador_1_bit:inst1.Sn
B4 => somador_1_bit:inst1.Bn
A4 => somador_1_bit:inst1.An
S5 <= somador_1_bit:inst1.Cn1


|somador_completo|complemento_2_checagem_saida:descomplementar|complemento_2_5bits:comp_5bits|somador_5_bits:inst|somador_1_bit:inst7
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|complemento_2_checagem_saida:descomplementar|complemento_2_5bits:comp_5bits|somador_5_bits:inst|somador_1_bit:inst6
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|complemento_2_checagem_saida:descomplementar|complemento_2_5bits:comp_5bits|somador_5_bits:inst|somador_1_bit:inst5
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|complemento_2_checagem_saida:descomplementar|complemento_2_5bits:comp_5bits|somador_5_bits:inst|somador_1_bit:inst
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|complemento_2_checagem_saida:descomplementar|complemento_2_5bits:comp_5bits|somador_5_bits:inst|somador_1_bit:inst1
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|somador_4_bits:somador
S0 <= somador_1_bit:inst7.Sn
B0 => somador_1_bit:inst7.Bn
A0 => somador_1_bit:inst7.An
S1 <= somador_1_bit:inst6.Sn
B1 => somador_1_bit:inst6.Bn
A1 => somador_1_bit:inst6.An
S2 <= somador_1_bit:inst5.Sn
B2 => somador_1_bit:inst5.Bn
A2 => somador_1_bit:inst5.An
S3 <= somador_1_bit:inst.Sn
B3 => somador_1_bit:inst.Bn
A3 => somador_1_bit:inst.An
S4 <= somador_1_bit:inst.Cn1


|somador_completo|somador_4_bits:somador|somador_1_bit:inst7
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|somador_4_bits:somador|somador_1_bit:inst6
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|somador_4_bits:somador|somador_1_bit:inst5
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|somador_4_bits:somador|somador_1_bit:inst
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|complemento_2_checagem:somador_ch
A[0] <= complemento_2_seletor:inst.Yn[0]
A[1] <= complemento_2_seletor:inst.Yn[1]
A[2] <= complemento_2_seletor:inst.Yn[2]
A[3] <= complemento_2_seletor:inst.Yn[3]
A[4] <= complemento_2_seletor:inst.Yn[4]
I1[0] => complemento_2:comp_2_1.I0
I1[0] => complemento_2_seletor:inst.Tn[0]
I1[1] => complemento_2:comp_2_1.I1
I1[1] => complemento_2_seletor:inst.Tn[1]
I1[2] => complemento_2:comp_2_1.I2
I1[2] => complemento_2_seletor:inst.Tn[2]
I1[3] => complemento_2:comp_2_1.I3
I1[3] => complemento_2_seletor:inst.Tn[3]
I1[4] => complemento_2_seletor:inst.E
I1[4] => complemento_2_seletor:inst.Tn[4]
B[0] <= complemento_2_seletor:inst5.Yn[0]
B[1] <= complemento_2_seletor:inst5.Yn[1]
B[2] <= complemento_2_seletor:inst5.Yn[2]
B[3] <= complemento_2_seletor:inst5.Yn[3]
B[4] <= complemento_2_seletor:inst5.Yn[4]
I2[0] => complemento_2:comp_2_2.I0
I2[0] => complemento_2_seletor:inst5.Tn[0]
I2[1] => complemento_2:comp_2_2.I1
I2[1] => complemento_2_seletor:inst5.Tn[1]
I2[2] => complemento_2:comp_2_2.I2
I2[2] => complemento_2_seletor:inst5.Tn[2]
I2[3] => complemento_2:comp_2_2.I3
I2[3] => complemento_2_seletor:inst5.Tn[3]
I2[4] => complemento_2_seletor:inst5.E
I2[4] => complemento_2_seletor:inst5.Tn[4]


|somador_completo|complemento_2_checagem:somador_ch|complemento_2_seletor:inst
Yn[0] <= mux_2x1:mux2x1_1.Yn
Yn[1] <= mux_2x1:mux2x1_2.Yn
Yn[2] <= mux_2x1:mux2x1_3.Yn
Yn[3] <= mux_2x1:mux2x1_4.Yn
Yn[4] <= mux_2x1:mux2x1_5.Yn
Dn[0] => mux_2x1:mux2x1_1.Dn
Dn[1] => mux_2x1:mux2x1_2.Dn
Dn[2] => mux_2x1:mux2x1_3.Dn
Dn[3] => mux_2x1:mux2x1_4.Dn
Dn[4] => mux_2x1:mux2x1_5.Dn
Tn[0] => mux_2x1:mux2x1_1.Tn
Tn[1] => mux_2x1:mux2x1_2.Tn
Tn[2] => mux_2x1:mux2x1_3.Tn
Tn[3] => mux_2x1:mux2x1_4.Tn
Tn[4] => mux_2x1:mux2x1_5.Tn
E => mux_2x1:mux2x1_1.S
E => mux_2x1:mux2x1_2.S
E => mux_2x1:mux2x1_3.S
E => mux_2x1:mux2x1_4.S
E => mux_2x1:mux2x1_5.S


|somador_completo|complemento_2_checagem:somador_ch|complemento_2_seletor:inst|mux_2x1:mux2x1_1
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem:somador_ch|complemento_2_seletor:inst|mux_2x1:mux2x1_2
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem:somador_ch|complemento_2_seletor:inst|mux_2x1:mux2x1_3
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem:somador_ch|complemento_2_seletor:inst|mux_2x1:mux2x1_4
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem:somador_ch|complemento_2_seletor:inst|mux_2x1:mux2x1_5
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem:somador_ch|complemento_2:comp_2_1
S[0] <= somador_4_bits:inst.S0
S[1] <= somador_4_bits:inst.S1
S[2] <= somador_4_bits:inst.S2
S[3] <= somador_4_bits:inst.S3
S[4] <= <VCC>
I0 => not_I0.IN0
I1 => not_I1.IN0
I2 => not_I2.IN0
I3 => not_I3.IN0


|somador_completo|complemento_2_checagem:somador_ch|complemento_2:comp_2_1|somador_4_bits:inst
S0 <= somador_1_bit:inst7.Sn
B0 => somador_1_bit:inst7.Bn
A0 => somador_1_bit:inst7.An
S1 <= somador_1_bit:inst6.Sn
B1 => somador_1_bit:inst6.Bn
A1 => somador_1_bit:inst6.An
S2 <= somador_1_bit:inst5.Sn
B2 => somador_1_bit:inst5.Bn
A2 => somador_1_bit:inst5.An
S3 <= somador_1_bit:inst.Sn
B3 => somador_1_bit:inst.Bn
A3 => somador_1_bit:inst.An
S4 <= somador_1_bit:inst.Cn1


|somador_completo|complemento_2_checagem:somador_ch|complemento_2:comp_2_1|somador_4_bits:inst|somador_1_bit:inst7
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|complemento_2_checagem:somador_ch|complemento_2:comp_2_1|somador_4_bits:inst|somador_1_bit:inst6
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|complemento_2_checagem:somador_ch|complemento_2:comp_2_1|somador_4_bits:inst|somador_1_bit:inst5
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|complemento_2_checagem:somador_ch|complemento_2:comp_2_1|somador_4_bits:inst|somador_1_bit:inst
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|complemento_2_checagem:somador_ch|complemento_2_seletor:inst5
Yn[0] <= mux_2x1:mux2x1_1.Yn
Yn[1] <= mux_2x1:mux2x1_2.Yn
Yn[2] <= mux_2x1:mux2x1_3.Yn
Yn[3] <= mux_2x1:mux2x1_4.Yn
Yn[4] <= mux_2x1:mux2x1_5.Yn
Dn[0] => mux_2x1:mux2x1_1.Dn
Dn[1] => mux_2x1:mux2x1_2.Dn
Dn[2] => mux_2x1:mux2x1_3.Dn
Dn[3] => mux_2x1:mux2x1_4.Dn
Dn[4] => mux_2x1:mux2x1_5.Dn
Tn[0] => mux_2x1:mux2x1_1.Tn
Tn[1] => mux_2x1:mux2x1_2.Tn
Tn[2] => mux_2x1:mux2x1_3.Tn
Tn[3] => mux_2x1:mux2x1_4.Tn
Tn[4] => mux_2x1:mux2x1_5.Tn
E => mux_2x1:mux2x1_1.S
E => mux_2x1:mux2x1_2.S
E => mux_2x1:mux2x1_3.S
E => mux_2x1:mux2x1_4.S
E => mux_2x1:mux2x1_5.S


|somador_completo|complemento_2_checagem:somador_ch|complemento_2_seletor:inst5|mux_2x1:mux2x1_1
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem:somador_ch|complemento_2_seletor:inst5|mux_2x1:mux2x1_2
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem:somador_ch|complemento_2_seletor:inst5|mux_2x1:mux2x1_3
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem:somador_ch|complemento_2_seletor:inst5|mux_2x1:mux2x1_4
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|complemento_2_checagem:somador_ch|complemento_2_seletor:inst5|mux_2x1:mux2x1_5
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0
=======
|Mux8_1_vetor
Saida[0] <= inst5[0].DB_MAX_OUTPUT_PORT_TYPE
Saida[1] <= inst5[1].DB_MAX_OUTPUT_PORT_TYPE
Saida[2] <= inst5[2].DB_MAX_OUTPUT_PORT_TYPE
Saida[3] <= inst5[3].DB_MAX_OUTPUT_PORT_TYPE
Saida[4] <= inst5[4].DB_MAX_OUTPUT_PORT_TYPE
Saida[5] <= inst5[5].DB_MAX_OUTPUT_PORT_TYPE
XoR[0] => inst2[0].IN0
XoR[1] => inst2[1].IN0
XoR[2] => inst2[2].IN0
XoR[3] => inst2[3].IN0
XoR[4] => inst2[4].IN0
XoR[5] => inst2[5].IN0
S0 => inst2[5].IN1
S0 => inst2[4].IN1
S0 => inst2[3].IN1
S0 => inst2[2].IN1
S0 => inst2[1].IN1
S0 => inst2[0].IN1
S0 => inst8.IN0
S0 => inst3[5].IN1
S0 => inst3[4].IN1
S0 => inst3[3].IN1
S0 => inst3[2].IN1
S0 => inst3[1].IN1
S0 => inst3[0].IN1
S1 => inst2[5].IN2
S1 => inst2[4].IN2
S1 => inst2[3].IN2
S1 => inst2[2].IN2
S1 => inst2[1].IN2
S1 => inst2[0].IN2
S1 => inst[5].IN2
S1 => inst[4].IN2
S1 => inst[3].IN2
S1 => inst[2].IN2
S1 => inst[1].IN2
S1 => inst[0].IN2
S1 => inst1[5].IN2
S1 => inst1[4].IN2
S1 => inst1[3].IN2
S1 => inst1[2].IN2
S1 => inst1[1].IN2
S1 => inst1[0].IN2
S1 => inst7.IN0
S2 => inst2[5].IN3
S2 => inst2[4].IN3
S2 => inst2[3].IN3
S2 => inst2[2].IN3
S2 => inst2[1].IN3
S2 => inst2[0].IN3
S2 => inst[5].IN3
S2 => inst[4].IN3
S2 => inst[3].IN3
S2 => inst[2].IN3
S2 => inst[1].IN3
S2 => inst[0].IN3
S2 => inst9.IN0
AnD[0] => inst[0].IN0
AnD[1] => inst[1].IN0
AnD[2] => inst[2].IN0
AnD[3] => inst[3].IN0
AnD[4] => inst[4].IN0
AnD[5] => inst[5].IN0
Comp_2[0] => inst1[0].IN0
Comp_2[1] => inst1[1].IN0
Comp_2[2] => inst1[2].IN0
Comp_2[3] => inst1[3].IN0
Comp_2[4] => inst1[4].IN0
Comp_2[5] => inst1[5].IN0
Sub[0] => inst3[0].IN0
Sub[1] => inst3[1].IN0
Sub[2] => inst3[2].IN0
Sub[3] => inst3[3].IN0
Sub[4] => inst3[4].IN0
Sub[5] => inst3[5].IN0
Soma[0] => inst4[0].IN0
Soma[1] => inst4[1].IN0
Soma[2] => inst4[2].IN0
Soma[3] => inst4[3].IN0
Soma[4] => inst4[4].IN0
Soma[5] => inst4[5].IN0
>>>>>>> 61c76b4bc868c347221f6b15a9d30183ae1b7918


|somador_completo|complemento_2_checagem:somador_ch|complemento_2:comp_2_2
S[0] <= somador_4_bits:inst.S0
S[1] <= somador_4_bits:inst.S1
S[2] <= somador_4_bits:inst.S2
S[3] <= somador_4_bits:inst.S3
S[4] <= <VCC>
I0 => not_I0.IN0
I1 => not_I1.IN0
I2 => not_I2.IN0
I3 => not_I3.IN0


|somador_completo|complemento_2_checagem:somador_ch|complemento_2:comp_2_2|somador_4_bits:inst
S0 <= somador_1_bit:inst7.Sn
B0 => somador_1_bit:inst7.Bn
A0 => somador_1_bit:inst7.An
S1 <= somador_1_bit:inst6.Sn
B1 => somador_1_bit:inst6.Bn
A1 => somador_1_bit:inst6.An
S2 <= somador_1_bit:inst5.Sn
B2 => somador_1_bit:inst5.Bn
A2 => somador_1_bit:inst5.An
S3 <= somador_1_bit:inst.Sn
B3 => somador_1_bit:inst.Bn
A3 => somador_1_bit:inst.An
S4 <= somador_1_bit:inst.Cn1


|somador_completo|complemento_2_checagem:somador_ch|complemento_2:comp_2_2|somador_4_bits:inst|somador_1_bit:inst7
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|complemento_2_checagem:somador_ch|complemento_2:comp_2_2|somador_4_bits:inst|somador_1_bit:inst6
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|complemento_2_checagem:somador_ch|complemento_2:comp_2_2|somador_4_bits:inst|somador_1_bit:inst5
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|complemento_2_checagem:somador_ch|complemento_2:comp_2_2|somador_4_bits:inst|somador_1_bit:inst
Sn <= inst3.DB_MAX_OUTPUT_PORT_TYPE
Bn => inst2.IN0
Bn => inst.IN1
An => inst2.IN1
An => inst.IN0
Cn => inst3.IN1
Cn => inst1.IN0
Cn1 <= inst4.DB_MAX_OUTPUT_PORT_TYPE


|somador_completo|teste_sinal:inst
S <= mux_2x1:inst.Yn
A[0] => MenorQue_magnitude:menor_que_magnitude.EntradaA[0]
A[1] => MenorQue_magnitude:menor_que_magnitude.EntradaA[1]
A[2] => MenorQue_magnitude:menor_que_magnitude.EntradaA[2]
A[3] => MenorQue_magnitude:menor_que_magnitude.EntradaA[3]
A[4] => mux_2x1:inst.Dn
A[4] => MenorQue_magnitude:menor_que_magnitude.EntradaA[4]
B[0] => MenorQue_magnitude:menor_que_magnitude.EntradaB[0]
B[1] => MenorQue_magnitude:menor_que_magnitude.EntradaB[1]
B[2] => MenorQue_magnitude:menor_que_magnitude.EntradaB[2]
B[3] => MenorQue_magnitude:menor_que_magnitude.EntradaB[3]
B[4] => mux_2x1:inst.Tn
B[4] => MenorQue_magnitude:menor_que_magnitude.EntradaB[4]


|somador_completo|teste_sinal:inst|mux_2x1:inst
Yn <= or_mux.DB_MAX_OUTPUT_PORT_TYPE
Tn => and_mux_2.IN0
S => not_mux.IN0
S => and_mux_1.IN1
Dn => and_mux_1.IN0


|somador_completo|teste_sinal:inst|MenorQue_magnitude:menor_que_magnitude
Saida <= MenorQue1Bit:inst1.S
EntradaA[0] => MenorQue1Bit:inst3.A
EntradaA[1] => MenorQue1Bit:inst2.A
EntradaA[2] => MenorQue1Bit:inst.A
EntradaA[3] => MenorQue1Bit:inst1.A
EntradaA[4] => ~NO_FANOUT~
EntradaB[0] => MenorQue1Bit:inst3.B
EntradaB[1] => MenorQue1Bit:inst2.B
EntradaB[2] => MenorQue1Bit:inst.B
EntradaB[3] => MenorQue1Bit:inst1.B
EntradaB[4] => ~NO_FANOUT~


|somador_completo|teste_sinal:inst|MenorQue_magnitude:menor_que_magnitude|MenorQue1Bit:inst1
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
B => inst.IN1
B => inst3.IN0
Din => inst1.IN1


|somador_completo|teste_sinal:inst|MenorQue_magnitude:menor_que_magnitude|MenorQue1Bit:inst
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
B => inst.IN1
B => inst3.IN0
Din => inst1.IN1


|somador_completo|teste_sinal:inst|MenorQue_magnitude:menor_que_magnitude|MenorQue1Bit:inst2
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
B => inst.IN1
B => inst3.IN0
Din => inst1.IN1


|somador_completo|teste_sinal:inst|MenorQue_magnitude:menor_que_magnitude|MenorQue1Bit:inst3
S <= inst2.DB_MAX_OUTPUT_PORT_TYPE
A => inst4.IN0
B => inst.IN1
B => inst3.IN0
Din => inst1.IN1


