# 数字电路实验报告：实验 05 使用 Vivado 进行仿真

姓名：曾舒立；学号：PB19000200；日期：2021/11/14。

## **实验目的** 

熟悉 Vivado 软件的下载、安装及使用

学习使用 Verilog 编写仿真文件

学习使用 Verilog 进行仿真，查看并分析波形文件

## **实验环境** 

PC 一台

vlab.ustc.edu.cn

Vivado 工具

## 实验过程

### 题目1

仿真文件代码如下：

```verilog
module week5_1();
reg a,b;

initial 
begin
    a=1;
    b=0;
    #100 b=1;
    #100 a=0;
    #75 b=0;
    #75 b=1;
    #50 $stop;
end

endmodule
```

仿真波形如下：

![image-20211114141314523](C:\Users\wxxxx\AppData\Roaming\Typora\typora-user-images\image-20211114141314523.png)

### 题目2

仿真文件代码如下：

```verilog
module week5_2();
reg clk,rst_n,d;

initial 
begin
    clk=0;
    rst_n=0;
    d=0;
    #12.5 d=1;
    #15 rst_n=1;
    #10 d=0;
    #17.5 $stop;
end

always #5 clk = ~clk;

endmodule
```

仿真波形如下：

![image-20211114141412661](C:\Users\wxxxx\AppData\Roaming\Typora\typora-user-images\image-20211114141412661.png)

### 实验3

仿真文件代码如下：

```verilog
module d_ff_r(input clk,rst_n,d,output reg q);
always @(posedge clk)
begin
    if (rst_n==0)
        q <= 1'b0;
    else
        q <= d;
end
endmodule

module week5_3();
reg clk,rst_n,d;
wire q;

initial 
begin
    clk=0;
    rst_n=0;
    d=0;
    #12.5 d=1;
    #15 rst_n=1;
    #10 d=0;
    #17.5 $stop;
end

always #5 clk = ~clk;

d_ff_r d_ff_r0(clk,rst_n,d,q);

endmodule
```

仿真波形如下：![image-20211114140652195](C:\Users\wxxxx\AppData\Roaming\Typora\typora-user-images\image-20211114140652195.png)



### 题目4

仿真文件代码如下：

```verilog
module decoder38(input [2:0] in,output reg [7:0] out);
always @(*)
begin
    case(in)
        3'b000: out=8'b00000001;
        3'b001: out=8'b00000010;
        3'b010: out=8'b00000100;
        3'b011: out=8'b00001000;
        3'b100: out=8'b00010000;
        3'b101: out=8'b00100000;
        3'b110: out=8'b01000000;
        3'b111: out=8'b10000000;
    endcase
end
endmodule

module week5_4();
reg [2:0] in;
wire [7:0] out;
integer i;

initial
begin
    for(i=0;i<8;i=i+1)
    begin
        in = i;#10;
    end
    $stop;
end
decoder38 d0(in,out);
endmodule
```

仿真波形如下：

![image-20211114141133547](C:\Users\wxxxx\AppData\Roaming\Typora\typora-user-images\image-20211114141133547.png)

## **总结与思考** 

1. 请总结本次实验的收获

   学会了verilog仿真文件的写法与仿真操作。

2. 请评价本次实验的难易程度

   较为简单。

3. 请评价本次实验的任务量

   比较合适。

4. 请为本次实验提供改进建议

   暂无。