

/******************************************************************
 * Code Flash Memory Map : Core0 QM Code Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE0_QM_CODE
  #undef EVADC_START_SEC_CORE0_QM_CODE                        
  #define MEMMAP_COMMON_START_SEC_CORE0_QM_CODE                            
#endif
#ifdef EVADC_STOP_SEC_CORE0_QM_CODE
  #undef EVADC_STOP_SEC_CORE0_QM_CODE                        
  #define MEMMAP_COMMON_STOP_SEC_CORE0_QM_CODE
#endif

/******************************************************************
 * Code Flash Memory Map : Core0 ASIL Code Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE0_ASIL_CODE
  #undef EVADC_START_SEC_CORE0_ASIL_CODE                        
  #define MEMMAP_COMMON_START_SEC_CORE0_ASIL_CODE                            
#endif
#ifdef EVADC_STOP_SEC_CORE0_ASIL_CODE
  #undef EVADC_STOP_SEC_CORE0_ASIL_CODE                        
  #define MEMMAP_COMMON_STOP_SEC_CORE0_ASIL_CODE
#endif

/******************************************************************
 * Code Flash Memory Map : Core1 QM Code Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE1_QM_CODE
  #unde EVADC_START_SEC_CORE1_QM_CODE                        
  #define MEMMAP_COMMON_START_SEC_CORE1_QM_CODE                            
#endif
#ifdef EVADC_STOP_SEC_CORE1_QM_CODE
  #undef EVADC_STOP_SEC_CORE1_QM_CODE                        
  #define MEMMAP_COMMON_STOP_SEC_CORE1_QM_CODE
#endif

/******************************************************************
 * Code Flash Memory Map : Core1 ASIL Code Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE1_ASIL_CODE
  #undef EVADC_START_SEC_CORE1_ASIL_CODE                        
  #define MEMMAP_COMMON_START_SEC_CORE1_ASIL_CODE                            
#endif
#ifdef EVADC_STOP_SEC_CORE1_ASIL_CODE
  #undef EVADC_STOP_SEC_CORE1_ASIL_CODE                        
  #define MEMMAP_COMMON_STOP_SEC_CORE1_ASIL_CODE
#endif

/******************************************************************
 * Code Flash Memory Map : Core2 QM Code Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE2_QM_CODE
  #undef EVADC_START_SEC_CORE2_QM_CODE                        
  #define MEMMAP_COMMON_START_SEC_CORE2_QM_CODE                            
#endif
#ifdef EVADC_STOP_SEC_CORE2_QM_CODE
  #undef EVADC_STOP_SEC_CORE2_QM_CODE                        
  #define MEMMAP_COMMON_STOP_SEC_CORE2_QM_CODE
#endif

/******************************************************************
 * Code Flash Memory Map : Core2 ASIL Code Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE2_ASIL_CODE
  #undef EVADC_START_SEC_CORE2_ASIL_CODE                        
  #define MEMMAP_COMMON_START_SEC_CORE2_ASIL_CODE                            
#endif
#ifdef EVADC_STOP_SEC_CORE2_ASIL_CODE
  #undef EVADC_STOP_SEC_CORE2_ASIL_CODE                        
  #define MEMMAP_COMMON_STOP_SEC_CORE2_ASIL_CODE
#endif

/******************************************************************
 * Code Flash Memory Map : Core3 QM Code Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE3_QM_CODE
  #undef EVADC_START_SEC_CORE3_QM_CODE                        
  #define MEMMAP_COMMON_START_SEC_CORE3_QM_CODE                            
#endif
#ifdef EVADC_STOP_SEC_CORE3_QM_CODE
  #undef EVADC_STOP_SEC_CORE3_QM_CODE                        
  #define MEMMAP_COMMON_STOP_SEC_CORE3_QM_CODE
#endif

/******************************************************************
 * Code Flash Memory Map : Core3 ASIL Code Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE3_ASIL_CODE
  #undef EVADC_START_SEC_CORE3_ASIL_CODE                        
  #define MEMMAP_COMMON_START_SEC_CORE3_ASIL_CODE                            
#endif
#ifdef EVADC_STOP_SEC_CORE3_ASIL_CODE
  #undef EVADC_STOP_SEC_CORE3_ASIL_CODE                        
  #define MEMMAP_COMMON_STOP_SEC_CORE3_ASIL_CODE
#endif

/******************************************************************
 * Code Flash Memory Map : Core0 QM Const Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE0_QM_CONST
  #undef EVADC_START_SEC_CORE0_QM_CONST                        
  #define MEMMAP_COMMON_START_SEC_CORE0_QM_CONST                            
#endif
#ifdef EVADC_STOP_SEC_CORE0_QM_CONST
  #undef EVADC_STOP_SEC_CORE0_QM_CONST                        
  #define MEMMAP_COMMON_STOP_SEC_CORE0_QM_CONST
#endif

/******************************************************************
 * Code Flash Memory Map : Core0 ASIL Const Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE0_ASIL_CONST
  #undef EVADC_START_SEC_CORE0_ASIL_CONST                        
  #define MEMMAP_COMMON_START_SEC_CORE0_ASIL_CONST                            
#endif
#ifdef EVADC_STOP_SEC_CORE0_ASIL_CONST
  #undef EVADC_STOP_SEC_CORE0_ASIL_CONST                        
  #define MEMMAP_COMMON_STOP_SEC_CORE0_ASIL_CONST
#endif

/******************************************************************
 * Code Flash Memory Map : Core1 QM Const Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE1_QM_CONST
  #undef EVADC_START_SEC_CORE1_QM_CONST                        
  #define MEMMAP_COMMON_START_SEC_CORE1_QM_CONST                            
#endif
#ifdef EVADC_STOP_SEC_CORE1_QM_CONST
  #undef EVADC_STOP_SEC_CORE1_QM_CONST                        
  #define MEMMAP_COMMON_STOP_SEC_CORE1_QM_CONST
#endif

/******************************************************************
 * Code Flash Memory Map : Core1 ASIL Const Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE1_ASIL_CONST
  #undef EVADC_START_SEC_CORE1_ASIL_CONST                        
  #define MEMMAP_COMMON_START_SEC_CORE1_ASIL_CONST                            
#endif
#ifdef EVADC_STOP_SEC_CORE1_ASIL_CONST
  #undef EVADC_STOP_SEC_CORE1_ASIL_CONST                        
  #define MEMMAP_COMMON_STOP_SEC_CORE1_ASIL_CONST
#endif

/******************************************************************
 * Code Flash Memory Map : Core2 QM Const Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE2_QM_CONST
  #undef EVADC_START_SEC_CORE2_QM_CONST                        
  #define MEMMAP_COMMON_START_SEC_CORE2_QM_CONST                            
#endif
#ifdef EVADC_STOP_SEC_CORE2_QM_CONST
  #undef EVADC_STOP_SEC_CORE2_QM_CONST                        
  #define MEMMAP_COMMON_STOP_SEC_CORE2_QM_CONST
#endif

/******************************************************************
 * Code Flash Memory Map : Core2 ASIL Const Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE2_ASIL_CONST
  #undef EVADC_START_SEC_CORE2_ASIL_CONST                        
  #define MEMMAP_COMMON_START_SEC_CORE2_ASIL_CONST                            
#endif
#ifdef EVADC_STOP_SEC_CORE2_ASIL_CONST
  #undef EVADC_STOP_SEC_CORE2_ASIL_CONST                        
  #define MEMMAP_COMMON_STOP_SEC_CORE2_ASIL_CONST
#endif

/******************************************************************
 * Code Flash Memory Map : Core3 QM Const Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE3_QM_CONST
  #undef EVADC_START_SEC_CORE3_QM_CONST                        
  #define MEMMAP_COMMON_START_SEC_CORE3_QM_CONST                            
#endif
#ifdef EVADC_STOP_SEC_CORE3_QM_CONST
  #undef EVADC_STOP_SEC_CORE3_QM_CONST                        
  #define MEMMAP_COMMON_STOP_SEC_CORE3_QM_CONST
#endif

/******************************************************************
 * Code Flash Memory Map : Core3 ASIL Const Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_CORE3_ASIL_CONST
  #undef EVADC_START_SEC_CORE3_ASIL_CONST                        
  #define MEMMAP_COMMON_START_SEC_CORE3_ASIL_CONST                            
#endif
#ifdef EVADC_STOP_SEC_CORE3_ASIL_CONST
  #undef EVADC_STOP_SEC_CORE3_ASIL_CONST                        
  #define MEMMAP_COMMON_STOP_SEC_CORE3_ASIL_CONST
#endif

/******************************************************************
 * DSPR Memory Map : Core0 QM Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE0_QM_VAR_CLEARED
  #undef EVADC_START_SEC_DSPR_CORE0_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE0_QM_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE0_QM_VAR_CLEARED
  #undef EVADC_STOP_SEC_DSPR_CORE0_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE0_QM_VAR_CLEARED
#endif

/******************************************************************
 * DSPR Memory Map : Core0 DMA Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE0_DMA_VAR_CLEARED_64
  #undef EVADC_START_SEC_DSPR_CORE0_DMA_VAR_CLEARED_64                        
  #define DSPR_CORE0_DMA_VAR_CLEARED_SECTION_OPEN_64        
  #pragma section farbss Grp_RAM_DSPR_Core0_DMA_Bss_Section_64
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE0_QM_VAR_CLEARED
  #undef EVADC_STOP_SEC_DSPR_CORE0_QM_VAR_CLEARED        
  #ifdef DSPR_CORE0_DMA_VAR_CLEARED_SECTION_OPEN_64
    #undef DSPR_CORE0_DMA_VAR_CLEARED_SECTION_OPEN_64
    #pragma section farbss restore
  #endif
#endif

/******************************************************************
 * DSPR Memory Map : Core0 ASIL Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE0_ASIL_VAR_CLEARED
  #undef EVADC_START_SEC_DSPR_CORE0_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE0_ASIL_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE0_ASIL_VAR_CLEARED
  #undef EVADC_STOP_SEC_DSPR_CORE0_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE0_ASIL_VAR_CLEARED
#endif

/******************************************************************
 * DSPR Memory Map : Core1 QM Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE1_QM_VAR_CLEARED
  #undef EVADC_START_SEC_DSPR_CORE1_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE1_QM_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE1_QM_VAR_CLEARED
  #undef EVADC_STOP_SEC_DSPR_CORE1_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE1_QM_VAR_CLEARED
#endif

/******************************************************************
 * DSPR Memory Map : Core1 ASIL Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE1_ASIL_VAR_CLEARED
  #undef EVADC_START_SEC_DSPR_CORE1_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE1_ASIL_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE1_ASIL_VAR_CLEARED
  #undef EVADC_STOP_SEC_DSPR_CORE1_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE1_ASIL_VAR_CLEARED
#endif

/******************************************************************
 * DSPR Memory Map : Core2 QM Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE2_QM_VAR_CLEARED
  #undef EVADC_START_SEC_DSPR_CORE2_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE2_QM_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE2_QM_VAR_CLEARED
  #undef EVADC_STOP_SEC_DSPR_CORE2_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE2_QM_VAR_CLEARED
#endif

/******************************************************************
 * DSPR Memory Map : Core2 ASIL Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE2_ASIL_VAR_CLEARED
  #undef EVADC_START_SEC_DSPR_CORE2_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE2_ASIL_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE2_ASIL_VAR_CLEARED
  #undef EVADC_STOP_SEC_DSPR_CORE2_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE2_ASIL_VAR_CLEARED
#endif

/******************************************************************
 * DSPR Memory Map : Core3 QM Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE3_QM_VAR_CLEARED
  #undef EVADC_START_SEC_DSPR_CORE3_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE3_QM_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE3_QM_VAR_CLEARED
  #undef EVADC_STOP_SEC_DSPR_CORE3_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE3_QM_VAR_CLEARED
#endif

/******************************************************************
 * DSPR Memory Map : Core3 ASIL Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE3_ASIL_VAR_CLEARED
  #undef EVADC_START_SEC_DSPR_CORE3_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE3_ASIL_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE3_ASIL_VAR_CLEARED
  #undef EVADC_STOP_SEC_DSPR_CORE3_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE3_ASIL_VAR_CLEARED
#endif

/******************************************************************
 * PSPR Memory Map : Core0 QM Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE0_QM_VAR_CLEARED
  #undef EVADC_START_SEC_PSPR_CORE0_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE0_QM_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE0_QM_VAR_CLEARED
  #undef EVADC_STOP_SEC_PSPR_CORE0_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE0_QM_VAR_CLEARED
#endif

/******************************************************************
 * PSPR Memory Map : Core0 ASIL Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE0_ASIL_VAR_CLEARED
  #undef EVADC_START_SEC_PSPR_CORE0_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE0_ASIL_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE0_ASIL_VAR_CLEARED
  #undef EVADC_STOP_SEC_PSPR_CORE0_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE0_ASIL_VAR_CLEARED
#endif

/******************************************************************
 * PSPR Memory Map : Core1 QM Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE1_QM_VAR_CLEARED
  #undef EVADC_START_SEC_PSPR_CORE1_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE1_QM_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE1_QM_VAR_CLEARED
  #undef EVADC_STOP_SEC_PSPR_CORE1_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE1_QM_VAR_CLEARED
#endif

/******************************************************************
 * PSPR Memory Map : Core1 ASIL Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE1_ASIL_VAR_CLEARED
  #undef EVADC_START_SEC_PSPR_CORE1_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE1_ASIL_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE1_ASIL_VAR_CLEARED
  #undef EVADC_STOP_SEC_PSPR_CORE1_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE1_ASIL_VAR_CLEARED
#endif

/******************************************************************
 * PSPR Memory Map : Core2 QM Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE2_QM_VAR_CLEARED
  #undef EVADC_START_SEC_PSPR_CORE2_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE2_QM_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE2_QM_VAR_CLEARED
  #undef EVADC_STOP_SEC_PSPR_CORE2_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE2_QM_VAR_CLEARED
#endif

/******************************************************************
 * PSPR Memory Map : Core2 ASIL Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE2_ASIL_VAR_CLEARED
  #undef EVADC_START_SEC_PSPR_CORE2_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE2_ASIL_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE2_ASIL_VAR_CLEARED
  #undef EVADC_STOP_SEC_PSPR_CORE2_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE2_ASIL_VAR_CLEARED
#endif

/******************************************************************
 * PSPR Memory Map : Core3 QM Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE3_QM_VAR_CLEARED
  #undef EVADC_START_SEC_PSPR_CORE3_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE3_QM_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE3_QM_VAR_CLEARED
  #undef EVADC_STOP_SEC_PSPR_CORE3_QM_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE3_QM_VAR_CLEARED
#endif

/******************************************************************
 * PSPR Memory Map : Core3 ASIL Bss Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE3_ASIL_VAR_CLEARED
  #undef EVADC_START_SEC_PSPR_CORE3_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE3_ASIL_VAR_CLEARED                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE3_ASIL_VAR_CLEARED
  #undef EVADC_STOP_SEC_PSPR_CORE3_ASIL_VAR_CLEARED                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE3_ASIL_VAR_CLEARED
#endif

/******************************************************************
 * DSPR Memory Map : Core0 QM Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE0_QM_VAR_INIT
  #undef EVADC_START_SEC_DSPR_CORE0_QM_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE0_QM_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE0_QM_VAR_INIT
  #undef EVADC_STOP_SEC_DSPR_CORE0_QM_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE0_QM_VAR_INIT
#endif

/******************************************************************
 * DSPR Memory Map : Core0 DMA Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE0_DMA_VAR_INIT
  #undef EVADC_START_SEC_DSPR_CORE0_DMA_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE0_DMA_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE0_DMA_VAR_INIT
  #undef EVADC_STOP_SEC_DSPR_CORE0_DMA_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE0_DMA_VAR_INIT
#endif

/******************************************************************
 * DSPR Memory Map : Core0 ASIL Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE0_ASIL_VAR_INIT
  #undef EVADC_START_SEC_DSPR_CORE0_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE0_ASIL_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE0_ASIL_VAR_INIT
  #undef EVADC_STOP_SEC_DSPR_CORE0_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE0_ASIL_VAR_INIT
#endif

/******************************************************************
 * DSPR Memory Map : Core1 QM Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE1_QM_VAR_INIT
  #undef EVADC_START_SEC_DSPR_CORE1_QM_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE1_QM_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE1_QM_VAR_INIT
  #undef EVADC_STOP_SEC_DSPR_CORE1_QM_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE1_QM_VAR_INIT
#endif

/******************************************************************
 * DSPR Memory Map : Core1 ASIL Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE1_ASIL_VAR_INIT
  #undef EVADC_START_SEC_DSPR_CORE1_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE1_ASIL_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE1_ASIL_VAR_INIT
  #undef EVADC_STOP_SEC_DSPR_CORE1_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE1_ASIL_VAR_INIT
#endif

/******************************************************************
 * DSPR Memory Map : Core2 QM Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE2_QM_VAR_INIT
  #undef EVADC_START_SEC_DSPR_CORE2_QM_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE2_QM_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE2_QM_VAR_INIT
  #undef EVADC_STOP_SEC_DSPR_CORE2_QM_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE2_QM_VAR_INIT
#endif

/******************************************************************
 * DSPR Memory Map : Core2 ASIL Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE2_ASIL_VAR_INIT
  #undef EVADC_START_SEC_DSPR_CORE2_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE2_ASIL_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE2_ASIL_VAR_INIT
  #undef EVADC_STOP_SEC_DSPR_CORE2_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE2_ASIL_VAR_INIT
#endif

/******************************************************************
 * DSPR Memory Map : Core3 QM Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE3_QM_VAR_INIT
  #undef EVADC_START_SEC_DSPR_CORE3_QM_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE3_QM_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE3_QM_VAR_INIT
  #undef EVADC_STOP_SEC_DSPR_CORE3_QM_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE3_QM_VAR_INIT
#endif

/******************************************************************
 * DSPR Memory Map : Core3 ASIL Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_DSPR_CORE3_ASIL_VAR_INIT
  #undef EVADC_START_SEC_DSPR_CORE3_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_DSPR_CORE3_ASIL_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_DSPR_CORE3_ASIL_VAR_INIT
  #undef EVADC_STOP_SEC_DSPR_CORE3_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_DSPR_CORE3_ASIL_VAR_INIT
#endif

/******************************************************************
 * PSPR Memory Map : Core0 QM Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE0_QM_VAR_INIT
  #undef EVADC_START_SEC_PSPR_CORE0_QM_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE0_QM_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE0_QM_VAR_INIT
  #undef EVADC_STOP_SEC_PSPR_CORE0_QM_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE0_QM_VAR_INIT
#endif

/******************************************************************
 * PSPR Memory Map : Core0 ASIL Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE0_ASIL_VAR_INIT
  #undef EVADC_START_SEC_PSPR_CORE0_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE0_ASIL_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE0_ASIL_VAR_INIT
  #undef EVADC_STOP_SEC_PSPR_CORE0_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE0_ASIL_VAR_INIT
#endif

/******************************************************************
 * PSPR Memory Map : Core1 QM Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE1_QM_VAR_INIT
  #undef EVADC_START_SEC_PSPR_CORE1_QM_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE1_QM_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE1_QM_VAR_INIT
  #undef EVADC_STOP_SEC_PSPR_CORE1_QM_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE1_QM_VAR_INIT
#endif

/******************************************************************
 * PSPR Memory Map : Core1 ASIL Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE1_ASIL_VAR_INIT
  #undef EVADC_START_SEC_PSPR_CORE1_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE1_ASIL_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE1_ASIL_VAR_INIT
  #undef EVADC_STOP_SEC_PSPR_CORE1_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE1_ASIL_VAR_INIT
#endif

/******************************************************************
 * PSPR Memory Map : Core2 QM Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE2_QM_VAR_INIT
  #undef EVADC_START_SEC_PSPR_CORE2_QM_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE2_QM_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE2_QM_VAR_INIT
  #undef EVADC_STOP_SEC_PSPR_CORE2_QM_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE2_QM_VAR_INIT
#endif

/******************************************************************
 * PSPR Memory Map : Core2 ASIL Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE2_ASIL_VAR_INIT
  #undef EVADC_START_SEC_PSPR_CORE2_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE2_ASIL_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE2_ASIL_VAR_INIT
  #undef EVADC_STOP_SEC_PSPR_CORE2_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE2_ASIL_VAR_INIT
#endif

/******************************************************************
 * PSPR Memory Map : Core3 QM Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE3_QM_VAR_INIT
  #undef EVADC_START_SEC_PSPR_CORE3_QM_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE3_QM_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE3_QM_VAR_INIT
  #undef EVADC_STOP_SEC_PSPR_CORE3_QM_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE3_QM_VAR_INIT
#endif

/******************************************************************
 * PSPR Memory Map : Core3 ASIL Data Section
 * ****************************************************************/
#ifdef EVADC_START_SEC_PSPR_CORE3_ASIL_VAR_INIT
  #undef EVADC_START_SEC_PSPR_CORE3_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_START_SEC_PSPR_CORE3_ASIL_VAR_INIT                            
#endif
#ifdef EVADC_STOP_SEC_PSPR_CORE3_ASIL_VAR_INIT
  #undef EVADC_STOP_SEC_PSPR_CORE3_ASIL_VAR_INIT                        
  #define MEMMAP_COMMON_STOP_SEC_PSPR_CORE3_ASIL_VAR_INIT
#endif


#include "MemMap_Common.h"

