 2 
Si3N4 介電層材料，成為新世代的電容元件介電層選擇。
目前將 HfO2應用在 MIM 電容結構的研究方向主要分成下
列兩大類，第一、使用不同介電質薄膜沉積系統，例如使
用 ALD、MOCVD、PLD、RF-sputter[16-18]等沉積系
統，藉由不同系統所沉積出的薄膜特性差異，探討 MIM
電容基礎電性之間的優劣，第二、對於介電層的結構上做
改 變 ， 例 如 HfO2/Ta2O5 、 HfO2/SiO2 、
Al2O3/HfO2/Al2O3[19-21]等介電層堆疊結構以及 Tb-doped 
HfO2、Ta-doped HfO2[22-23]等介電層摻雜結構，主要是
取個別材料優點，修補材料間的缺點，來達到一個具有高
電容密度、低的漏電流規格以及較低 VCC 參數值的介電
質層。此外，對於導通電極的金屬材料特性也有廣泛的研
究，參考文獻指出金屬的應力會照成介電質層的電性失效
[24]、改變不同傳導電極將有不同的電容元件特性[25]、
利用電漿處理金屬表面會形成微結構上的調變[26-27]等研
究結果。由於 MIM 電容元件製程中，絕緣層直接沉積在
下電極金屬材料上，絕緣層與金屬電極的接觸介面品質就
相當重要，根據上述文獻討論，我們將研究方向著重於下
電極的金屬表面預先處理，利用不同的製程方式改善金屬
表面品質，接著選擇 HfO2 為我們的介電質材料，因為其
電性數值較平均以及單一薄膜的簡單製程條件，藉由此研
究進而探討 VCC 特性與介面品質的相關性。 
    參考 ITRS Roadmap 2005 年對於 2008 年類比電容
的電容密度要求規格至少要 4fF/µm2 以上，漏電流在操作
電壓範圍內則限制在 10-7A/cm2的等級，另外對於 VCC 的
參數值限制則是必須小於 100ppm/V2、100ppm/V[28]，我
們將朝向這些要求規格去做研究，利用製程方式調變底電
極金屬材料表面品質，藉由量測分析 MIM 電容元件的特
性，對於類比電容的線性度做更深入的探討。 
II. 實驗步驟 
本實驗研究的高介電常數 MIM 電容結構，所使用的
試片為電阻率 6-9 Ω-cm、晶格方向<100>的 p 型六吋矽晶
圓，在經過 RCA 清洗處理，以去除有機物、金屬離子以
及原生氧化層(Native Oxide)過後，首先在矽基板上以濕氧
化方式成長一層 5500Ǻ的 SiO2，接著使用 sputter 系統濺
鍍下電極 TaN 2000Å，在這個時候使用 PECVD 系統對下
電極金屬層做沉積後電漿處理的步驟，詳細的實驗條件如
表一所示，定義下電極的方式為在下電極 TaN 部分蓋上
一片遮蔽光罩，同樣使用 sputter 濺鍍高介電常數介電層
HfO2，高介電常數介電層沉積後退火處理採用急速升溫
退火系統(RTA)，氣體選擇為 N2、溫度四百度、時間 30
秒，隨後利用微影製程定義出光阻圖案，同樣使用 sputter
濺鍍上電極 TaN 500 Å，最後使用 Lift-Off 的方式定義出
上電極圖案，上電極面積為 53066 µm2，電容結構如圖一
所示。 
III. 結果與討論 
圖二是電漿處理條件的漏電流對電壓特性曲線，圖二
(a)為正極性偏壓、圖二(b)為正 1V 量測漏電流密度值整理
成的偉柏機率分佈圖。根據 ITRS Roadmap 2005 年對於
2008 年類比電容所訂立的漏電流特性規格，在低偏壓狀
態下( at 1V )所量測出的漏電流必須小於 1×10-7 水平，觀
察圖二可發現本實驗設計的電容元件，對於底電極做沉積
後電漿處理後，其漏電流表現皆有達到規格要求，從偉伯
圖中可觀察出，經由電漿處理過後，漏電流分佈的範圍較
為一致，而其中以 N2 電漿處理底電極表面三分鐘的條件
電容元件所表現的漏電流有最佳數值。 
圖三為不同電漿處理的電容密度特性曲線，Control
條件的電容密度約 4.8fF/µm2，配合 TEM 所獲得的介電層
厚度 250Ǻ 去推算介電常數為 20，符合文獻對 HfO2 材料
介電常數的定義 15~25；N2電漿處理條件的電容密度雖有
些許下滑，以 N2 電漿處理底電極表面三分鐘的條件而
言，電容密度約 4.5fF/µm2，此特性數值表現有達到 ITRS 
Roadmap 2005 年對於 2008 年類比電容所訂立的特性規格
( >4fF/µm2)，反觀 NH3電漿處理條件的電容密度趨勢，隨
著處理時間的延長，電容密度下降範圍越大，以 NH3 電
漿處理底電極表面三分鐘的條件而言，電容密度約
3.5fF/µm2，此數值與 Control 條件電容密度落差大於
1fF/µm2 以上，根據 Auger 縱深分析結果，初步推測 NH3
電漿處理條件電容密度下滑原因，由於多餘離子在下電極
金屬表面累積，而在對於介電質處理的 400˚ C 快速熱退
火步驟之熱運算下，導致寄生氧化層形成，使得等效的介
電常數下降，電容密度也進而下滑。 
圖四為不同電漿處理的 VCC 曲線圖，以下是萃取電
容電壓係數α與β主要公式 
dC/C0=αV2+βV[1] 
 
Control 條件呈現正負偏壓非對稱的現象，參考文獻
解釋是由於介電層接近上下電極的缺陷程度不相同所導致
的結果，而負偏壓狀態下曲線斜率較為陡峭是因為介電層
與下電極接觸介面並未做任何處理，我們發現經由電漿處
理，負偏壓狀態下的曲線斜率有平緩的趨勢； N2 電漿處
理的條件，隨著處理時間增長，線性度參數值改善的幅度
越大，比對 Control 條件以及 N2電漿處理下電極金屬表面
三分鐘的條件，α值由 868.5ppm/V2下降至 570.2ppm/V2，
β 值由 902.2ppm/V 下降至 82.96ppm/V，VCC 獲得改善
的機制，根據相關文獻推測，N2 電漿能有效改善金屬沉
積後的本體缺陷，而藉由 Auger 縱深分析，N2 電漿處理
完的介面訊號比對 Control 條件並無明顯有所調變，TEM
的側視圖中也顯示出 N2 電漿處理並無改變介電層厚度以
及介電層本質狀態，因此下電極金屬經由 N2 電漿處理而
改善缺陷密度，提升介面品質能有效的優化電容線性度曲
線特性；而 NH3電漿處理的條件雖然在 VCC 參數方面也
有所改善，但由於相對於 Control 條件 α 值改善不明顯，
以 NH3 電漿處理下電極金屬表面三分鐘條件而言 α 值由
868.5ppm/V2下降至 819.2ppm/V2，進而造成電容線性度曲
線上升斜率相對於 N2電漿處理條件來的大，觀測 TEM 的
側視圖，NH3 電漿處理條件介電層厚度依舊並無明顯改
變，但介電層與下電極接觸介面比對 Control 條件卻有明
顯差異，延續討論 NH3 電漿處理造成電容密度下降的原
因，NH3 電漿處理所造成的過多離子累積在金屬表面，介
 4 
TaN TaN 
HfO2   
TaN 
SiO2 
Si 
IEEE,” The Electrical and Material Characterization of 
Hafnium Oxynitride Gate Dielectrics With TaN-Gate 
Electrode,” IEEE TRANSACTIONS ON ELECTRON 
DEVICES, VOL. 51, NO. 2, FEBRUARY 2004. 
[18] Kazuhiko Yamamoto, Shigenori Hayashi, and Masaaki 
Niwa, Masayuki Asai, Sadayoshi Horii, and Hironobu 
Miya,” Electrical and physical properties of HfO2 films 
prepared by remote plasma oxidation of Hf metal,” 
APPLIED PHYSICS LETTERS, VOLUME 83, 
NUMBER 11, 15 SEPTEMBER 2003. 
[19] L. Kang, K. Onishi, Y. Jeon, B. H. Lee, C. Kang, W.-J. 
Qi, R. Nieh, S. Gopalan, R. Choi, and J. C. Lee, 
“MOSFET devices with polysilicon on single-layer 
HfO2 high-k dielectrics,” in IEDM Tech. Dig., 2000, pp. 
35–38. 
[20] S. J. Lee, H. F. Luan, C. H. Lee, T. S. Jeon, W. P. Bai, 
Y. Senzaki, D. Roberts, and D. L. Kwong, “Performance 
and reliability of ultra thin CVD HfO2 gate dielectrics 
with dual poly-Si gate electrodes,” in VLSI Tech. Dig., 
2001, pp. 133–134. 
[21] B. H. Lee, R. Choi, L. Kang, S. Gopalan, R. Nieh, K. 
Onishi, Y. Jeon, W.-J. Qi, C. Kang, and J. C. Lee, 
“Characteristics of TaN gate MOSFET with ultrathin 
hafnium oxide (8Å–12 Å),” in IEDM Tech. Dig., 2000, 
pp. 39–42. 
[22] R. Choi, C. S. Kang, B. H. Lee, K. Onishi, R. Nieh, S. 
Gopalan, E. Dharmarajan, and J. C. Lee, “High-quality 
ultra-thin HfO2 gate dielectric MOSFET’s with TaN 
electrode and nitridation surface preparation,” in VLSI 
Tech. Dig., 2001, pp. 15–16. 
[23] Chang Seok Kang, Student Member, IEEE, Hag-Ju Cho, 
Rino Choi, Young-Hee Kim, Chang Yong Kang, Se Jong 
Rhee, Changhwan Choi, Student Member, IEEE, 
Mohammad Shahariar Akbar, and Jack C. Lee, Fellow, 
IEEE,” The Electrical and Material Characterization of 
Hafnium Oxynitride Gate Dielectrics With TaN-Gate 
Electrode,” IEEE TRANSACTIONS ON ELECTRON 
DEVICES, VOL. 51, NO. 2, FEBRUARY 2004. 
[24] D. Suh and J.Y. Kang,“stress-induced failure of Si3N4 
metal-insulator-metal capacitors fabricated by plasma 
enhanced chemical vapor deposition”,J. Vac. Sci. 
Technol. B 20(2), p.717, 2002.  
[25] K. Kukli, T. Aaltonen, J. Aarik, J. Lu, M. Ritala, S. 
Ferrari, A. Harsta, and M. Leskele, “Atomic Layer 
Deposition and Characterization of HfO2 Films on Noble 
Metal Film Substrates” ECS 2005 
[26] J. R. Huang, “Effect of Post Plasma Treatment on TiN 
Barrier for Al interconnects”, Master thesis, Chiao Tung 
Univ.,1998 
[27] M. T. Wang, “Chemical Vapor Deposited W and WSix 
Films for UlSI Applications”, Ph. D. Thesis, Chiao Tung 
Univ.,1998 
[28] The International Technology Roadmap for 
Semiconductors, Semicond. Ind. Assoc., 2005. 
 
 
 
 
 
 
 
 
表一、底電極沉積後電漿處理條件 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖一、MIM 電容結構 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖二、不同電漿處理條件漏電流特  性曲線 (a)正偏壓特性
曲線分佈圖(b) 正 1V 之漏電流偉伯機率分佈圖 
 
 功率 製程氣體 基板溫
度 
腔體壓力 製程
時間 
Control NO NO NO 300mtorr NO 
試片 1 200W N2 
200sccm 
300oC 300mtorr 1min 
試片 2 200W N2 
200sccm 
300oC 300mtorr 3min 
試片 3 200W NH3 
200sccm 
300oC 300mtorr 1min 
試片 4 200W NH3 
200sccm 
300oC 300mtorr 3min 
Voltage applied on top electrode (V)
0 1 2 3 4 5
Le
ak
ag
e 
Cu
rr
en
t D
en
si
ty
 
(A
/c
m
2 )
10-10
10-9
10-8
10-7
10-6
10-5
10-4
10-3
10-2
10-1
 Control sample
 N2 plasma 1min
 N2 plasma 3min
 NH3 plasma 1min 
 NH3 plasma 3min
Leakage Current Density (A/cm2) at +1V
10-9 10-8 10-7 10-6 10-5
ln
(-ln
(1-
F))
-4
-3
-2
-1
0
1
2
Control sample
N2 plasma treatment 3min
NH3 plasma treatment 3min
(a) 
(b) 
