Fitter report for nios2_camera_sdram_lcd
Sat May 22 19:57:57 2021
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_register_bank_b_module:nios2_camera_sdram_lcd_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_tjh1:auto_generated|ALTSYNCRAM
 30. |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_register_bank_a_module:nios2_camera_sdram_lcd_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_sjh1:auto_generated|ALTSYNCRAM
 31. |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|nios2_camera_sdram_lcd_cpu_ociram_lpm_dram_bdp_component_module:nios2_camera_sdram_lcd_cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_9e92:auto_generated|ALTSYNCRAM
 32. |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_gamma:gamma_i0|isp_gamma_lut_y:lut_y|altsyncram:Ram0_rtl_0|altsyncram_3991:auto_generated|ALTSYNCRAM
 33. Fitter DSP Block Usage Summary
 34. DSP Block Details
 35. Other Routing Usage Summary
 36. LAB Logic Elements
 37. LAB-wide Signals
 38. LAB Signals Sourced
 39. LAB Signals Sourced Out
 40. LAB Distinct Inputs
 41. I/O Rules Summary
 42. I/O Rules Details
 43. I/O Rules Matrix
 44. Fitter Device Options
 45. Operating Settings and Conditions
 46. Estimated Delay Added for Hold Timing Summary
 47. Estimated Delay Added for Hold Timing Details
 48. Fitter Messages
 49. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Sat May 22 19:57:57 2021     ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; nios2_camera_sdram_lcd                    ;
; Top-level Entity Name              ; nios2_camera_sdram_lcd_top                ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE6F17C8                               ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 6,103 / 6,272 ( 97 % )                    ;
;     Total combinational functions  ; 5,621 / 6,272 ( 90 % )                    ;
;     Dedicated logic registers      ; 3,812 / 6,272 ( 61 % )                    ;
; Total registers                    ; 3881                                      ;
; Total pins                         ; 89 / 180 ( 49 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 107,528 / 276,480 ( 39 % )                ;
; Embedded Multiplier 9-bit elements ; 12 / 30 ( 40 % )                          ;
; Total PLLs                         ; 1 / 2 ( 50 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  11.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; sdram_clk      ; Missing drive strength and slew rate ;
; sdram_cke      ; Missing drive strength and slew rate ;
; sdram_cs_n     ; Missing drive strength and slew rate ;
; sdram_we_n     ; Missing drive strength and slew rate ;
; sdram_cas_n    ; Missing drive strength and slew rate ;
; sdram_ras_n    ; Missing drive strength and slew rate ;
; sdram_dqm[0]   ; Missing drive strength and slew rate ;
; sdram_dqm[1]   ; Missing drive strength and slew rate ;
; sdram_ba[0]    ; Missing drive strength and slew rate ;
; sdram_ba[1]    ; Missing drive strength and slew rate ;
; sdram_addr[0]  ; Missing drive strength and slew rate ;
; sdram_addr[1]  ; Missing drive strength and slew rate ;
; sdram_addr[2]  ; Missing drive strength and slew rate ;
; sdram_addr[3]  ; Missing drive strength and slew rate ;
; sdram_addr[4]  ; Missing drive strength and slew rate ;
; sdram_addr[5]  ; Missing drive strength and slew rate ;
; sdram_addr[6]  ; Missing drive strength and slew rate ;
; sdram_addr[7]  ; Missing drive strength and slew rate ;
; sdram_addr[8]  ; Missing drive strength and slew rate ;
; sdram_addr[9]  ; Missing drive strength and slew rate ;
; sdram_addr[10] ; Missing drive strength and slew rate ;
; sdram_addr[11] ; Missing drive strength and slew rate ;
; sdram_addr[12] ; Missing drive strength and slew rate ;
; lcd_dclk       ; Missing drive strength and slew rate ;
; lcd_de         ; Missing drive strength and slew rate ;
; lcd_hs         ; Missing drive strength and slew rate ;
; lcd_vs         ; Missing drive strength and slew rate ;
; lcd_r[0]       ; Missing drive strength and slew rate ;
; lcd_r[1]       ; Missing drive strength and slew rate ;
; lcd_r[2]       ; Missing drive strength and slew rate ;
; lcd_r[3]       ; Missing drive strength and slew rate ;
; lcd_r[4]       ; Missing drive strength and slew rate ;
; lcd_r[5]       ; Missing drive strength and slew rate ;
; lcd_r[6]       ; Missing drive strength and slew rate ;
; lcd_r[7]       ; Missing drive strength and slew rate ;
; lcd_g[0]       ; Missing drive strength and slew rate ;
; lcd_g[1]       ; Missing drive strength and slew rate ;
; lcd_g[2]       ; Missing drive strength and slew rate ;
; lcd_g[3]       ; Missing drive strength and slew rate ;
; lcd_g[4]       ; Missing drive strength and slew rate ;
; lcd_g[5]       ; Missing drive strength and slew rate ;
; lcd_g[6]       ; Missing drive strength and slew rate ;
; lcd_g[7]       ; Missing drive strength and slew rate ;
; lcd_b[0]       ; Missing drive strength and slew rate ;
; lcd_b[1]       ; Missing drive strength and slew rate ;
; lcd_b[2]       ; Missing drive strength and slew rate ;
; lcd_b[3]       ; Missing drive strength and slew rate ;
; lcd_b[4]       ; Missing drive strength and slew rate ;
; lcd_b[5]       ; Missing drive strength and slew rate ;
; lcd_b[6]       ; Missing drive strength and slew rate ;
; lcd_b[7]       ; Missing drive strength and slew rate ;
; cmos_xclk      ; Missing drive strength and slew rate ;
; cmos_rst_n     ; Missing drive strength and slew rate ;
; cmos_pwdn      ; Missing drive strength and slew rate ;
; led_pin[0]     ; Missing drive strength and slew rate ;
; led_pin[1]     ; Missing drive strength and slew rate ;
; led_pin[2]     ; Missing drive strength and slew rate ;
; led_pin[3]     ; Missing drive strength and slew rate ;
; sdram_dq[0]    ; Missing drive strength and slew rate ;
; sdram_dq[1]    ; Missing drive strength and slew rate ;
; sdram_dq[2]    ; Missing drive strength and slew rate ;
; sdram_dq[3]    ; Missing drive strength and slew rate ;
; sdram_dq[4]    ; Missing drive strength and slew rate ;
; sdram_dq[5]    ; Missing drive strength and slew rate ;
; sdram_dq[6]    ; Missing drive strength and slew rate ;
; sdram_dq[7]    ; Missing drive strength and slew rate ;
; sdram_dq[8]    ; Missing drive strength and slew rate ;
; sdram_dq[9]    ; Missing drive strength and slew rate ;
; sdram_dq[10]   ; Missing drive strength and slew rate ;
; sdram_dq[11]   ; Missing drive strength and slew rate ;
; sdram_dq[12]   ; Missing drive strength and slew rate ;
; sdram_dq[13]   ; Missing drive strength and slew rate ;
; sdram_dq[14]   ; Missing drive strength and slew rate ;
; sdram_dq[15]   ; Missing drive strength and slew rate ;
; cmos_scl       ; Missing drive strength and slew rate ;
; cmos_sda       ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                 ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                  ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|p15[0]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[3].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a0                                                                  ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|p15[1]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[3].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a1                                                                  ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|p15[2]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[3].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a2                                                                  ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|p15[3]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[3].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a3                                                                  ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|p15[4]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[3].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a4                                                                  ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|p15[5]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[3].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a5                                                                  ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|p15[6]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[3].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a6                                                                  ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|p15[7]                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[3].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a7                                                                  ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult8|mult_93t:auto_generated|mac_out2                                                                                                                                                 ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[1]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[2]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[3]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[4]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[5]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[6]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[7]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[8]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[9]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[10]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[11]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[12]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[13]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[14]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[15]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[16]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult7|mult_93t:auto_generated|mac_out2                                                                                                                                                 ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[1]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[2]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[3]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[4]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[5]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[6]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[7]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[8]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[9]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[10]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[11]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[12]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[13]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[14]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[15]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[16]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult6|mult_93t:auto_generated|mac_out2                                                                                                                                                 ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[1]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[2]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[3]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[4]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[5]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[6]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[7]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[8]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[9]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[10]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[11]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[12]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[13]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[14]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[15]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[16]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult5|mult_93t:auto_generated|mac_out2                                                                                                                                                 ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[1]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[2]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[3]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[4]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[5]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[6]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[7]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[8]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[9]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[10]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[11]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[12]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[13]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[14]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[15]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[16]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult4|mult_93t:auto_generated|mac_out2                                                                                                                                                 ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[1]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[2]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[3]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[4]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[5]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[6]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[7]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[8]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[9]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[10]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[11]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[12]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[13]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[14]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[15]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[16]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult3|mult_93t:auto_generated|mac_out2                                                                                                                                                 ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[1]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[2]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[3]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[4]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[5]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[6]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[7]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[8]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[9]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[10]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[11]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[12]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[13]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[14]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[15]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[16]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult2|mult_93t:auto_generated|mac_out2                                                                                                                                                 ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[1]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[2]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[3]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[4]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[5]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[6]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[7]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[8]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[9]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[10]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[11]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[12]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[13]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[14]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[15]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[16]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult1|mult_93t:auto_generated|mac_out2                                                                                                                                                 ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[1]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[2]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[3]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[4]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[5]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[6]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[7]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[8]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[9]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[10]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[11]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[12]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[13]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[14]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[15]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[16]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult0|mult_93t:auto_generated|mac_out2                                                                                                                                                 ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[1]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[2]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[3]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[4]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[5]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[6]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[7]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[8]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[9]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[10]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[11]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[12]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[13]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[14]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[15]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[16]                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                                                                                                                                                                      ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[0]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult8|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[0]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[0]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[0]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult5|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[0]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[0]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[0]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult2|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[1]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult8|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[1]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[1]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[1]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult5|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[1]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[1]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[1]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult2|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[2]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult8|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[2]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[2]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[2]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult5|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[2]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[2]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[2]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult2|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[3]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult8|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[3]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[3]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[3]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult5|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[3]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[3]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[3]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult2|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[4]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult8|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[4]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[4]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[4]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult5|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[4]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[4]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[4]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult2|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[5]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult8|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[5]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[5]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[5]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult5|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[5]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[5]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[5]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult2|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[6]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult8|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[6]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[6]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[6]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult5|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[6]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[6]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[6]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult2|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[7]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult8|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[7]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[7]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[7]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult5|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[7]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[7]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_b_1[7]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult2|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[0]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult7|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[0]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[0]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[0]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult4|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[0]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[0]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[0]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult1|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[1]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult7|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[1]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[1]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[1]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult4|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[1]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[1]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[1]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult1|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[2]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult7|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[2]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[2]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[2]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult4|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[2]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[2]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[2]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult1|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[3]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult7|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[3]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[3]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[3]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult4|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[3]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[3]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[3]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult1|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[4]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult7|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[4]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[4]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[4]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult4|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[4]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[4]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[4]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult1|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[5]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult7|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[5]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[5]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[5]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult4|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[5]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[5]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[5]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult1|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[6]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult7|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[6]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[6]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[6]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult4|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[6]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[6]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[6]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult1|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[7]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult7|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[7]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[7]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[7]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult4|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[7]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[7]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_g_1[7]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult1|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[0]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult6|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[0]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[0]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[0]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult3|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[0]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[0]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[0]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult0|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[1]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult6|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[1]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[1]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[1]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult3|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[1]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[1]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[1]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult0|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[2]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult6|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[2]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[2]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[2]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult3|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[2]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[2]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[2]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult0|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[3]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult6|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[3]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[3]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[3]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult3|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[3]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[3]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[3]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult0|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[4]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult6|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[4]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[4]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[4]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult3|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[4]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[4]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[4]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult0|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[5]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult6|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[5]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[5]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[5]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult3|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[5]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[5]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[5]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult0|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[6]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult6|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[6]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[6]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[6]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult3|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[6]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[6]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[6]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult0|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[7]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult6|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[7]                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[7]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[7]~_Duplicate_1                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult3|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[7]~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[7]~_Duplicate_2                                                                                                                                                                          ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|in_r_1[7]~_Duplicate_2                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult0|mult_93t:auto_generated|mac_mult1                                                                                                                                                ; DATAB            ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p13[0]                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a0                                                        ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p13[1]                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a1                                                        ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p13[2]                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a2                                                        ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p13[3]                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a3                                                        ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p13[4]                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a4                                                        ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p13[5]                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a5                                                        ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p13[6]                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a6                                                        ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p13[7]                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a7                                                        ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|p13[0]                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a0                                                                    ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|p13[1]                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a1                                                                    ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|p13[2]                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a2                                                                    ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|p13[3]                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a3                                                                    ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|p13[4]                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a4                                                                    ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|p13[5]                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a5                                                                    ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|p13[6]                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a6                                                                    ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|p13[7]                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ram_block1a7                                                                    ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_b[4]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_b[5]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_b[6]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_b[7]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_b[8]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_b[9]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_b[10]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_b[11]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_b[12]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_b[13]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_b[14]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_b[15]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_g[4]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_g[5]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_g[6]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_g[7]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_g[8]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_g[9]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_g[10]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_g[11]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_g[12]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_g[13]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_g[14]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_g[15]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_r[4]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_r[5]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_r[6]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_r[7]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_r[8]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_r[9]                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_r[10]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_r[11]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_r[12]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_r[13]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_r[14]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|data_r[15]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2                                                                                                                                                   ; DATAOUT          ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[0]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[0]~output                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[1]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[1]~output                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[2]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[2]~output                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[3]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[3]~output                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[4]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[4]~output                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[5]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[5]~output                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[6]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[6]~output                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[7]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[7]~output                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[8]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[8]~output                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[9]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[9]~output                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[10]                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[10]~output                                                                                                                                                                                                                                                             ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[11]                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[11]~output                                                                                                                                                                                                                                                             ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[12]                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[12]~output                                                                                                                                                                                                                                                             ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_bank[0]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ba[0]~output                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_bank[1]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ba[1]~output                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_cmd[0]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_cmd[0]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_we_n~output                                                                                                                                                                                                                                                                 ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_cmd[0]                                                                              ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_cmd[1]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_cmd[1]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_cas_n~output                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_cmd[1]                                                                              ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_cmd[2]                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                              ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_cmd[2]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ras_n~output                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_cmd[2]                                                                              ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_cmd[3]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_cs_n~output                                                                                                                                                                                                                                                                 ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_cmd[3]                                                                              ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[0]                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[0]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[0]~output                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[1]                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[1]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[1]~output                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[2]                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[2]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[2]~output                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[3]                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[3]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[3]~output                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[4]                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[4]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[4]~output                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[5]                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[5]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[5]~output                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[6]                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[6]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[6]~output                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[7]                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[7]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[7]~output                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[8]                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[8]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[8]~output                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[9]                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                             ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[9]                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[9]~output                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[10]                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                            ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[10]                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[10]~output                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[11]                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                            ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[11]                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[11]~output                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[12]                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                            ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[12]                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[12]~output                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[13]                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                            ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[13]                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[13]~output                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[14]                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                            ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[14]                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[14]~output                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[15]                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                            ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[15]                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dq[15]~output                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_dqm[0]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dqm[0]~output                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_dqm[1]                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_dqm[1]~output                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe                                                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe                                                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[0]~output                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe                                                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_1                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[1]~output                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_1                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_2                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_2                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[2]~output                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_2                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_3                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_3                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[3]~output                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_3                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_4                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_4                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[4]~output                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_4                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_5                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_5                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[5]~output                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_5                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_6                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_6                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[6]~output                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_6                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_7                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_7                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[7]~output                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_7                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_8                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                    ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_8                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[8]~output                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_8                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_9                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                   ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_9                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[9]~output                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_9                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_10                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                   ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_10                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[10]~output                                                                                                                                                                                                                                                               ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_10                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_11                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                   ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_11                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[11]~output                                                                                                                                                                                                                                                               ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_11                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_12                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                   ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_12                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[12]~output                                                                                                                                                                                                                                                               ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_12                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_13                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                   ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_13                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[13]~output                                                                                                                                                                                                                                                               ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_13                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_14                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                   ; Q                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_14                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[14]~output                                                                                                                                                                                                                                                               ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_14                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_15                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_dq[15]~output                                                                                                                                                                                                                                                               ; OE               ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_15                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[0]                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[0]~input                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[1]                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[1]~input                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[2]                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[2]~input                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[3]                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[3]~input                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[4]                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[4]~input                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[5]                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[5]~input                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[6]                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[6]~input                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[7]                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[7]~input                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[8]                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[8]~input                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[9]                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[9]~input                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[10]                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[10]~input                                                                                                                                                                                                                                                                ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[11]                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[11]~input                                                                                                                                                                                                                                                                ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[12]                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[12]~input                                                                                                                                                                                                                                                                ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[13]                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[13]~input                                                                                                                                                                                                                                                                ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[14]                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[14]~input                                                                                                                                                                                                                                                                ; O                ;                       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[15]                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_dq[15]~input                                                                                                                                                                                                                                                                ; O                ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                       ;
+-----------------------------+------------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity               ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+------------------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_camera_sdram_lcd_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_camera_sdram_lcd_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+------------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 10173 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 10173 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 9913    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 255     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/work/fpga/nios2_camera_sdram_lcd/prj_quartus/output_files/nios2_camera_sdram_lcd.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 6,103 / 6,272 ( 97 % )     ;
;     -- Combinational with no register       ; 2291                       ;
;     -- Register only                        ; 482                        ;
;     -- Combinational with a register        ; 3330                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2396                       ;
;     -- 3 input functions                    ; 1940                       ;
;     -- <=2 input functions                  ; 1285                       ;
;     -- Register only                        ; 482                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4139                       ;
;     -- arithmetic mode                      ; 1482                       ;
;                                             ;                            ;
; Total registers*                            ; 3,881 / 7,124 ( 54 % )     ;
;     -- Dedicated logic registers            ; 3,812 / 6,272 ( 61 % )     ;
;     -- I/O registers                        ; 69 / 852 ( 8 % )           ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 392 / 392 ( 100 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 89 / 180 ( 49 % )          ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 10                         ;
; M9Ks                                        ; 20 / 30 ( 67 % )           ;
; Total block memory bits                     ; 107,528 / 276,480 ( 39 % ) ;
; Total block memory implementation bits      ; 184,320 / 276,480 ( 67 % ) ;
; Embedded Multiplier 9-bit elements          ; 12 / 30 ( 40 % )           ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global clocks                               ; 10 / 10 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 26% / 26% / 26%            ;
; Peak interconnect usage (total/H/V)         ; 49% / 49% / 49%            ;
; Maximum fan-out                             ; 2195                       ;
; Highest non-global fan-out                  ; 146                        ;
; Total fan-out                               ; 33420                      ;
; Average fan-out                             ; 3.27                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                               ;
+----------------------------------------------+----------------------+--------------------+--------------------------------+
; Statistic                                    ; Top                  ; sld_hub:auto_hub   ; hard_block:auto_generated_inst ;
+----------------------------------------------+----------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                  ; Low                ; Low                            ;
;                                              ;                      ;                    ;                                ;
; Total logic elements                         ; 5925 / 6272 ( 94 % ) ; 178 / 6272 ( 3 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register        ; 2210                 ; 81                 ; 0                              ;
;     -- Register only                         ; 462                  ; 20                 ; 0                              ;
;     -- Combinational with a register         ; 3253                 ; 77                 ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Logic element usage by number of LUT inputs  ;                      ;                    ;                                ;
;     -- 4 input functions                     ; 2323                 ; 73                 ; 0                              ;
;     -- 3 input functions                     ; 1896                 ; 44                 ; 0                              ;
;     -- <=2 input functions                   ; 1244                 ; 41                 ; 0                              ;
;     -- Register only                         ; 462                  ; 20                 ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Logic elements by mode                       ;                      ;                    ;                                ;
;     -- normal mode                           ; 3989                 ; 150                ; 0                              ;
;     -- arithmetic mode                       ; 1474                 ; 8                  ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Total registers                              ; 3784                 ; 97                 ; 0                              ;
;     -- Dedicated logic registers             ; 3715 / 6272 ( 59 % ) ; 97 / 6272 ( 2 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                         ; 138                  ; 0                  ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Total LABs:  partially or completely used    ; 380 / 392 ( 97 % )   ; 18 / 392 ( 5 % )   ; 0 / 392 ( 0 % )                ;
;                                              ;                      ;                    ;                                ;
; Virtual pins                                 ; 0                    ; 0                  ; 0                              ;
; I/O pins                                     ; 89                   ; 0                  ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 12 / 30 ( 40 % )     ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                            ; 107528               ; 0                  ; 0                              ;
; Total RAM block bits                         ; 184320               ; 0                  ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )      ; 1 / 2 ( 50 % )                 ;
; M9K                                          ; 20 / 30 ( 66 % )     ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                          ; 6 / 12 ( 50 % )      ; 0 / 12 ( 0 % )     ; 4 / 12 ( 33 % )                ;
; Double Data Rate I/O output circuitry        ; 37 / 185 ( 20 % )    ; 0 / 185 ( 0 % )    ; 0 / 185 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 185 ( 8 % )     ; 0 / 185 ( 0 % )    ; 0 / 185 ( 0 % )                ;
;                                              ;                      ;                    ;                                ;
; Connections                                  ;                      ;                    ;                                ;
;     -- Input Connections                     ; 2583                 ; 141                ; 2                              ;
;     -- Registered Input Connections          ; 2416                 ; 106                ; 0                              ;
;     -- Output Connections                    ; 256                  ; 169                ; 2301                           ;
;     -- Registered Output Connections         ; 5                    ; 168                ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Internal Connections                         ;                      ;                    ;                                ;
;     -- Total Connections                     ; 33098                ; 1023               ; 2308                           ;
;     -- Registered Connections                ; 14543                ; 707                ; 0                              ;
;                                              ;                      ;                    ;                                ;
; External Connections                         ;                      ;                    ;                                ;
;     -- Top                                   ; 228                  ; 308                ; 2303                           ;
;     -- sld_hub:auto_hub                      ; 308                  ; 2                  ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2303                 ; 0                  ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Partition Interface                          ;                      ;                    ;                                ;
;     -- Input Ports                           ; 53                   ; 23                 ; 2                              ;
;     -- Output Ports                          ; 65                   ; 40                 ; 5                              ;
;     -- Bidir Ports                           ; 18                   ; 0                  ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Registered Ports                             ;                      ;                    ;                                ;
;     -- Registered Input Ports                ; 0                    ; 3                  ; 0                              ;
;     -- Registered Output Ports               ; 0                    ; 29                 ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Port Connectivity                            ;                      ;                    ;                                ;
;     -- Input Ports driven by GND             ; 0                    ; 9                  ; 0                              ;
;     -- Output Ports driven by GND            ; 0                    ; 1                  ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                    ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                    ; 0                  ; 0                              ;
;     -- Input Ports with no Source            ; 0                    ; 1                  ; 0                              ;
;     -- Output Ports with no Source           ; 0                    ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                    ; 2                  ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                    ; 26                 ; 0                              ;
+----------------------------------------------+----------------------+--------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk        ; E1    ; 1        ; 0            ; 11           ; 7            ; 39                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; cmos_db[0] ; L2    ; 2        ; 0            ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; cmos_db[1] ; M6    ; 3        ; 7            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; cmos_db[2] ; G2    ; 1        ; 0            ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; cmos_db[3] ; M1    ; 2        ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; cmos_db[4] ; L1    ; 2        ; 0            ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; cmos_db[5] ; N5    ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; cmos_db[6] ; J1    ; 2        ; 0            ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; cmos_db[7] ; J2    ; 2        ; 0            ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; cmos_href  ; K1    ; 2        ; 0            ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; cmos_pclk  ; G1    ; 1        ; 0            ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; cmos_vsync ; F2    ; 1        ; 0            ; 19           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n      ; N13   ; 5        ; 34           ; 2            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; cmos_pwdn      ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cmos_rst_n     ; N6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cmos_xclk      ; K2    ; 2        ; 0            ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_b[0]       ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_b[1]       ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_b[2]       ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_b[3]       ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_b[4]       ; B12   ; 7        ; 25           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_b[5]       ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_b[6]       ; B13   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_b[7]       ; A12   ; 7        ; 25           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_dclk       ; D5    ; 8        ; 3            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_de         ; D6    ; 8        ; 3            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_g[0]       ; B6    ; 8        ; 9            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_g[1]       ; A5    ; 8        ; 7            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_g[2]       ; B7    ; 8        ; 11           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_g[3]       ; A6    ; 8        ; 9            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_g[4]       ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_g[5]       ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_g[6]       ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_g[7]       ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_hs         ; A13   ; 7        ; 30           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_r[0]       ; B1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_r[1]       ; C2    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_r[2]       ; B3    ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_r[3]       ; A2    ; 8        ; 5            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_r[4]       ; B4    ; 8        ; 5            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_r[5]       ; A3    ; 8        ; 3            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_r[6]       ; B5    ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_r[7]       ; A4    ; 8        ; 5            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_vs         ; C6    ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_pin[0]     ; E10   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_pin[1]     ; F9    ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_pin[2]     ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_pin[3]     ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[0]  ; F11   ; 7        ; 23           ; 24           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[10] ; F14   ; 6        ; 34           ; 19           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[11] ; D16   ; 6        ; 34           ; 19           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[12] ; F15   ; 6        ; 34           ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[1]  ; E11   ; 7        ; 28           ; 24           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[2]  ; D14   ; 7        ; 32           ; 24           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[3]  ; C14   ; 7        ; 32           ; 24           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[4]  ; A14   ; 7        ; 28           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[5]  ; A15   ; 7        ; 21           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[6]  ; B16   ; 6        ; 34           ; 18           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[7]  ; C15   ; 6        ; 34           ; 20           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[8]  ; C16   ; 6        ; 34           ; 20           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_addr[9]  ; D15   ; 6        ; 34           ; 19           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba[0]    ; G11   ; 6        ; 34           ; 20           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba[1]    ; F13   ; 6        ; 34           ; 17           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cas_n    ; J12   ; 5        ; 34           ; 11           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cke      ; F16   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_clk      ; B14   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cs_n     ; K10   ; 4        ; 25           ; 0            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm[0]   ; J14   ; 5        ; 34           ; 10           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm[1]   ; G15   ; 6        ; 34           ; 17           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ras_n    ; K11   ; 5        ; 34           ; 6            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_we_n     ; J13   ; 5        ; 34           ; 11           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                              ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------+---------------------+
; cmos_scl     ; F1    ; 1        ; 0            ; 19           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio|data_dir[0] (inverted) ; -                   ;
; cmos_sda     ; F3    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio|data_dir[1] (inverted) ; -                   ;
; sdram_dq[0]  ; P14   ; 4        ; 32           ; 0            ; 21           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe                 ; -                   ;
; sdram_dq[10] ; J16   ; 5        ; 34           ; 9            ; 0            ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_10   ; -                   ;
; sdram_dq[11] ; J15   ; 5        ; 34           ; 10           ; 7            ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_11   ; -                   ;
; sdram_dq[12] ; K16   ; 5        ; 34           ; 9            ; 14           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_12   ; -                   ;
; sdram_dq[13] ; K15   ; 5        ; 34           ; 9            ; 7            ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_13   ; -                   ;
; sdram_dq[14] ; L16   ; 5        ; 34           ; 8            ; 14           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_14   ; -                   ;
; sdram_dq[15] ; L15   ; 5        ; 34           ; 8            ; 7            ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_15   ; -                   ;
; sdram_dq[1]  ; M12   ; 5        ; 34           ; 2            ; 14           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_1    ; -                   ;
; sdram_dq[2]  ; N14   ; 5        ; 34           ; 4            ; 21           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_2    ; -                   ;
; sdram_dq[3]  ; L12   ; 5        ; 34           ; 3            ; 21           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_3    ; -                   ;
; sdram_dq[4]  ; L13   ; 5        ; 34           ; 8            ; 21           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_4    ; -                   ;
; sdram_dq[5]  ; L14   ; 5        ; 34           ; 7            ; 7            ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_5    ; -                   ;
; sdram_dq[6]  ; L11   ; 4        ; 32           ; 0            ; 14           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_6    ; -                   ;
; sdram_dq[7]  ; K12   ; 5        ; 34           ; 3            ; 14           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_7    ; -                   ;
; sdram_dq[8]  ; G16   ; 6        ; 34           ; 17           ; 21           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_8    ; -                   ;
; sdram_dq[9]  ; J11   ; 5        ; 34           ; 9            ; 21           ; 0                     ; 7                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_9    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                             ;
+----------+-----------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name              ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------+------------------------+---------------------+---------------------------+
; F4       ; nSTATUS               ; -                      ; -                   ; Dedicated Programming Pin ;
; H5       ; nCONFIG               ; -                      ; -                   ; Dedicated Programming Pin ;
; H4       ; TDI                   ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; H3       ; TCK                   ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; J5       ; TMS                   ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; J4       ; TDO                   ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; J3       ; nCE                   ; -                      ; -                   ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE    ; Use as regular IO      ; sdram_dq[10]        ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn  ; Use as regular IO      ; sdram_dq[11]        ; Dual Purpose Pin          ;
; H14      ; CONF_DONE             ; -                      ; -                   ; Dedicated Programming Pin ;
; H13      ; MSEL0                 ; -                      ; -                   ; Dedicated Programming Pin ;
; H12      ; MSEL1                 ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL2                 ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL3                 ; -                      ; -                   ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE ; Use as regular IO      ; sdram_dq[8]         ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR ; Use as regular IO      ; sdram_dqm[1]        ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO      ; Use as programming pin ; sdram_cke           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR    ; Use as regular IO      ; sdram_addr[12]      ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4     ; Use as regular IO      ; lcd_g[2]            ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7     ; Use as regular IO      ; lcd_g[1]            ; Dual Purpose Pin          ;
+----------+-----------------------+------------------------+---------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 17 ( 47 % )  ; 2.5V          ; --           ;
; 2        ; 7 / 19 ( 37 % )  ; 2.5V          ; --           ;
; 3        ; 4 / 26 ( 15 % )  ; 2.5V          ; --           ;
; 4        ; 3 / 27 ( 11 % )  ; 2.5V          ; --           ;
; 5        ; 18 / 25 ( 72 % ) ; 2.5V          ; --           ;
; 6        ; 12 / 14 ( 86 % ) ; 2.5V          ; --           ;
; 7        ; 21 / 26 ( 81 % ) ; 2.5V          ; --           ;
; 8        ; 16 / 26 ( 62 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; lcd_r[3]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 200        ; 8        ; lcd_r[5]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 196        ; 8        ; lcd_r[7]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 192        ; 8        ; lcd_g[1]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 188        ; 8        ; lcd_g[3]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 183        ; 8        ; lcd_g[5]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 8        ; lcd_g[7]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 7        ; lcd_b[1]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 168        ; 7        ; lcd_b[3]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; lcd_b[5]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 159        ; 7        ; lcd_b[7]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; lcd_hs                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 155        ; 7        ; sdram_addr[4]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; sdram_addr[5]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; lcd_r[0]                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; lcd_r[2]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 8        ; lcd_r[4]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; lcd_r[6]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 189        ; 8        ; lcd_g[0]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 184        ; 8        ; lcd_g[2]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 8        ; lcd_g[4]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 7        ; lcd_g[6]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; lcd_b[0]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; lcd_b[2]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; lcd_b[4]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 154        ; 7        ; lcd_b[6]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; sdram_clk                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; sdram_addr[6]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 4          ; 1        ; lcd_r[1]                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; lcd_vs                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; led_pin[2]                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; sdram_addr[3]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 147        ; 6        ; sdram_addr[7]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 146        ; 6        ; sdram_addr[8]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; lcd_dclk                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 199        ; 8        ; lcd_de                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; led_pin[3]                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; sdram_addr[2]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 144        ; 6        ; sdram_addr[9]                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 143        ; 6        ; sdram_addr[11]                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 24         ; 1        ; clk                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; led_pin[0]                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 157        ; 7        ; sdram_addr[1]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; cmos_scl                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 11         ; 1        ; cmos_vsync                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 1        ; cmos_sda                        ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 9          ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; led_pin[1]                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; sdram_addr[0]                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; sdram_ba[1]                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 142        ; 6        ; sdram_addr[10]                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 140        ; 6        ; sdram_addr[12]                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 139        ; 6        ; sdram_cke                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 14         ; 1        ; cmos_pclk                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 13         ; 1        ; cmos_db[2]                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; sdram_ba[0]                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; sdram_dqm[1]                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 136        ; 6        ; sdram_dq[8]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; H2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 19         ; 1        ; altera_reserved_tck             ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 18         ; 1        ; altera_reserved_tdi             ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 17         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; cmos_db[6]                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 27         ; 2        ; cmos_db[7]                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; altera_reserved_tdo             ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 20         ; 1        ; altera_reserved_tms             ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; sdram_dq[9]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 123        ; 5        ; sdram_cas_n                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 124        ; 5        ; sdram_we_n                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 122        ; 5        ; sdram_dqm[0]                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 121        ; 5        ; sdram_dq[11]                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 120        ; 5        ; sdram_dq[10]                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 33         ; 2        ; cmos_href                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 32         ; 2        ; cmos_xclk                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; sdram_cs_n                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K11      ; 110        ; 5        ; sdram_ras_n                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 105        ; 5        ; sdram_dq[7]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; sdram_dq[13]                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 118        ; 5        ; sdram_dq[12]                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 2        ; cmos_db[4]                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 34         ; 2        ; cmos_db[0]                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; sdram_dq[6]                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 104        ; 5        ; sdram_dq[3]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 114        ; 5        ; sdram_dq[4]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 113        ; 5        ; sdram_dq[5]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 116        ; 5        ; sdram_dq[15]                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 115        ; 5        ; sdram_dq[14]                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 26         ; 2        ; cmos_db[3]                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 25         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; cmos_db[1]                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 59         ; 3        ; cmos_pwdn                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; sdram_dq[1]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; cmos_db[5]                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; cmos_rst_n                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; rst_n                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; sdram_dq[2]                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; sdram_dq[0]                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                ;
+-------------------------------+------------------------------------------------------------------------------------------------------------+
; Name                          ; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|pll7 ;
+-------------------------------+------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; sopc|pll|sd1|pll7                                                                                          ;
; PLL mode                      ; Normal                                                                                                     ;
; Compensate clock              ; clock0                                                                                                     ;
; Compensated input/output pins ; --                                                                                                         ;
; Switchover type               ; --                                                                                                         ;
; Input frequency 0             ; 50.0 MHz                                                                                                   ;
; Input frequency 1             ; --                                                                                                         ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                   ;
; Nominal VCO frequency         ; 900.1 MHz                                                                                                  ;
; VCO post scale K counter      ; --                                                                                                         ;
; VCO frequency control         ; Auto                                                                                                       ;
; VCO phase shift step          ; 138 ps                                                                                                     ;
; VCO multiply                  ; --                                                                                                         ;
; VCO divide                    ; --                                                                                                         ;
; Freq min lock                 ; 33.35 MHz                                                                                                  ;
; Freq max lock                 ; 72.24 MHz                                                                                                  ;
; M VCO Tap                     ; 7                                                                                                          ;
; M Initial                     ; 2                                                                                                          ;
; M value                       ; 18                                                                                                         ;
; N value                       ; 1                                                                                                          ;
; Charge pump current           ; setting 1                                                                                                  ;
; Loop filter resistance        ; setting 27                                                                                                 ;
; Loop filter capacitance       ; setting 0                                                                                                  ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                       ;
; Bandwidth type                ; Medium                                                                                                     ;
; Real time reconfigurable      ; Off                                                                                                        ;
; Scan chain MIF file           ; --                                                                                                         ;
; Preserve PLL counter order    ; Off                                                                                                        ;
; PLL location                  ; PLL_1                                                                                                      ;
; Inclk0 signal                 ; clk                                                                                                        ;
; Inclk1 signal                 ; --                                                                                                         ;
; Inclk0 signal type            ; Dedicated Pin                                                                                              ;
; Inclk1 signal type            ; --                                                                                                         ;
+-------------------------------+------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------+
; Name                                                                                                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name             ;
+------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------+
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 5.00 (138 ps)    ; 50/50      ; C0      ; 9             ; 5/4 Odd      ; --            ; 2       ; 7       ; sopc|pll|sd1|pll7|clk[0] ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -75 (-2083 ps) ; 5.00 (138 ps)    ; 50/50      ; C3      ; 9             ; 5/4 Odd      ; --            ; 1       ; 0       ; sopc|pll|sd1|pll7|clk[1] ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[2] ; clock2       ; 9    ; 100 ; 4.5 MHz          ; 0 (0 ps)       ; 0.23 (138 ps)    ; 50/50      ; C1      ; 200           ; 100/100 Even ; --            ; 2       ; 7       ; sopc|pll|sd1|pll7|clk[2] ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[3] ; clock3       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 2.50 (138 ps)    ; 50/50      ; C2      ; 18            ; 9/9 Even     ; --            ; 2       ; 7       ; sopc|pll|sd1|pll7|clk[3] ;
+------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |nios2_camera_sdram_lcd_top                                                                                                               ; 6103 (1)    ; 3812 (0)                  ; 69 (69)       ; 107528      ; 20   ; 12           ; 12      ; 0         ; 89   ; 0            ; 2291 (1)     ; 482 (0)           ; 3330 (0)         ; |nios2_camera_sdram_lcd_top                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;    |nios2_camera_sdram_lcd:sopc|                                                                                                          ; 5924 (0)    ; 3715 (0)                  ; 0 (0)         ; 107528      ; 20   ; 12           ; 12      ; 0         ; 0    ; 0            ; 2209 (0)     ; 462 (0)           ; 3253 (0)         ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                            ;              ;
;       |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                                    ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:dvp_vi_as_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:dvp_vi_as_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                          ;              ;
;       |altera_avalon_sc_fifo:dvp_wch_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                     ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:dvp_wch_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:isp_as_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                   ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:isp_as_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:lcd_controller_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:lcd_controller_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                   ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:pll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|                                          ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:pll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:pll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                            ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:pll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ;              ;
;       |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                 ; 133 (133)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 13 (13)           ; 109 (109)        ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                ;              ;
;       |altera_avalon_sc_fifo:vip_as_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                   ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:vip_as_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ;              ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                              ; 12 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 9 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                       ; 12 (8)      ; 10 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 9 (8)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                               ;              ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                ;              ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                ;              ;
;       |altera_avalon_st_handshake_clock_crosser:crosser|                                                                                  ; 23 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 19 (0)           ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                                       ; 23 (19)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 19 (15)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                   ;              ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                    ;              ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_burst_adapter:burst_adapter|                                                                                         ; 290 (0)     ; 95 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (0)      ; 2 (0)             ; 164 (0)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter                                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                                                       ; 290 (290)   ; 95 (95)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (124)    ; 2 (2)             ; 164 (164)        ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_master_agent:lcd_controller_avalon_master_translator_avalon_universal_master_0_agent|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_master_agent:lcd_controller_avalon_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_master_translator:cpu_data_master_translator|                                                                        ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_master_translator:cpu_instruction_master_translator|                                                                 ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:cpu_instruction_master_translator                                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_master_translator:dvp_wch_avalon_master_translator|                                                                  ; 69 (69)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 31 (31)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:dvp_wch_avalon_master_translator                                                                                                                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_master_translator:lcd_controller_avalon_master_translator|                                                           ; 61 (61)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 33 (33)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:lcd_controller_avalon_master_translator                                                                                                                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|                                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_agent:dvp_vi_as_translator_avalon_universal_slave_0_agent|                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:dvp_vi_as_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_slave_agent:dvp_wch_avalon_slave_translator_avalon_universal_slave_0_agent|                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:dvp_wch_avalon_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_agent:isp_as_translator_avalon_universal_slave_0_agent|                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:isp_as_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_agent:lcd_controller_avalon_slave_translator_avalon_universal_slave_0_agent|                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:lcd_controller_avalon_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_agent:pio_s1_translator_avalon_universal_slave_0_agent|                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:pio_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_agent:pll_pll_slave_translator_avalon_universal_slave_0_agent|                                                 ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:pll_pll_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                           ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:pll_pll_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|                                                      ; 25 (3)      ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (3)       ; 0 (0)             ; 8 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                                  ; 22 (22)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 8 (8)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent|                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_slave_agent:vip_as_translator_avalon_universal_slave_0_agent|                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:vip_as_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                                                   ; 43 (43)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 37 (37)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:dvp_vi_as_translator|                                                                               ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 34 (34)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:dvp_vi_as_translator                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |altera_merlin_slave_translator:dvp_wch_avalon_slave_translator|                                                                    ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 33 (33)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:dvp_wch_avalon_slave_translator                                                                                                                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_translator:isp_as_translator|                                                                                  ; 35 (35)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:isp_as_translator                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                             ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 22 (22)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:lcd_controller_avalon_slave_translator|                                                             ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 33 (33)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:lcd_controller_avalon_slave_translator                                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:pio_s1_translator|                                                                                  ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 11 (11)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:pio_s1_translator                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_translator:pll_pll_slave_translator|                                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:pll_pll_slave_translator                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_slave_translator:sysid_control_slave_translator|                                                                     ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_slave_translator:vip_as_translator|                                                                                  ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:vip_as_translator                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                                                     ; 48 (48)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 47 (47)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_width_adapter:width_adapter_002|                                                                                     ; 30 (30)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 17 (17)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter_002                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_width_adapter:width_adapter_003|                                                                                     ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter_003                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_width_adapter:width_adapter|                                                                                         ; 31 (31)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 30 (30)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |altera_reset_controller:rst_controller_001|                                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_reset_controller:rst_controller|                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                           ;              ;
;       |avalon_dvp_vi:dvp_vi|                                                                                                              ; 238 (159)   ; 180 (145)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (10)      ; 19 (19)           ; 165 (129)        ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|                                                                          ; 80 (80)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 36 (36)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator                                                                                                                                                                                                                                                                                                                  ;              ;
;       |avalon_dvp_wch:dvp_wch|                                                                                                            ; 333 (101)   ; 272 (100)                 ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (2)       ; 101 (54)          ; 172 (45)         ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |burst_write_master:burst_write_master|                                                                                          ; 232 (103)   ; 172 (63)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (39)      ; 47 (0)            ; 127 (64)         ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master                                                                                                                                                                                                                                                                                                                                ;              ;
;             |dcfifo_mixed_widths:the_user_to_master_fifo|                                                                                 ; 129 (0)     ; 109 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 47 (0)            ; 63 (0)           ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo                                                                                                                                                                                                                                                                                    ;              ;
;                |dcfifo_j8k1:auto_generated|                                                                                               ; 129 (45)    ; 109 (33)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (11)      ; 47 (21)           ; 63 (6)           ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated                                                                                                                                                                                                                                                         ;              ;
;                   |a_gray2bin_7ib:rdptr_g_gray2bin|                                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_gray2bin_7ib:rdptr_g_gray2bin                                                                                                                                                                                                                         ;              ;
;                   |a_gray2bin_7ib:rs_dgwp_gray2bin|                                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_gray2bin_7ib:rs_dgwp_gray2bin                                                                                                                                                                                                                         ;              ;
;                   |a_graycounter_2lc:wrptr_g1p|                                                                                           ; 24 (24)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 3 (3)             ; 15 (15)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p                                                                                                                                                                                                                             ;              ;
;                   |a_graycounter_677:rdptr_g1p|                                                                                           ; 22 (22)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 20 (20)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_677:rdptr_g1p                                                                                                                                                                                                                             ;              ;
;                   |alt_synch_pipe_rld:rs_dgwp|                                                                                            ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|alt_synch_pipe_rld:rs_dgwp                                                                                                                                                                                                                              ;              ;
;                      |dffpipe_qe9:dffpipe13|                                                                                              ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|alt_synch_pipe_rld:rs_dgwp|dffpipe_qe9:dffpipe13                                                                                                                                                                                                        ;              ;
;                   |altsyncram_5f11:fifo_ram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram                                                                                                                                                                                                                                ;              ;
;                   |dffpipe_3dc:rdaclr|                                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|dffpipe_3dc:rdaclr                                                                                                                                                                                                                                      ;              ;
;                   |dffpipe_3dc:wraclr|                                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                                                      ;              ;
;                   |dffpipe_pe9:rs_brp|                                                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                                      ;              ;
;                   |dffpipe_pe9:rs_bwp|                                                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                                      ;              ;
;       |avalon_isp_lite:isp|                                                                                                               ; 2079 (321)  ; 1282 (197)                ; 0 (0)         ; 63496       ; 10   ; 12           ; 12      ; 0         ; 0    ; 0            ; 741 (130)    ; 162 (7)           ; 1176 (274)       ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |isp_top:isp_top_i0|                                                                                                             ; 1774 (277)  ; 1085 (0)                  ; 0 (0)         ; 63496       ; 10   ; 12           ; 12      ; 0         ; 0    ; 0            ; 611 (191)    ; 155 (0)           ; 1008 (138)       ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0                                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |isp_blc:blc_i0|                                                                                                              ; 97 (97)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 41 (41)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_blc:blc_i0                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |isp_bnr:bnr_i0|                                                                                                              ; 264 (240)   ; 222 (204)                 ; 0 (0)         ; 30688       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (32)      ; 52 (52)           ; 172 (153)        ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0                                                                                                                                                                                                                                                                                                                                       ;              ;
;                |shift_register:linebuffer|                                                                                                ; 29 (29)     ; 18 (18)                   ; 0 (0)         ; 30688       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 21 (21)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer                                                                                                                                                                                                                                                                                                             ;              ;
;                   |simple_dp_ram:gen_ram_inst[0].u_ram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[0].u_ram                                                                                                                                                                                                                                                                         ;              ;
;                      |altsyncram:mem_rtl_0|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[0].u_ram|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                    ;              ;
;                         |altsyncram_6td1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[0].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated                                                                                                                                                                                                                     ;              ;
;                   |simple_dp_ram:gen_ram_inst[1].u_ram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram                                                                                                                                                                                                                                                                         ;              ;
;                      |altsyncram:mem_rtl_0|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                    ;              ;
;                         |altsyncram_6td1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated                                                                                                                                                                                                                     ;              ;
;                   |simple_dp_ram:gen_ram_inst[2].u_ram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[2].u_ram                                                                                                                                                                                                                                                                         ;              ;
;                      |altsyncram:mem_rtl_0|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[2].u_ram|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                    ;              ;
;                         |altsyncram_6td1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[2].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated                                                                                                                                                                                                                     ;              ;
;                   |simple_dp_ram:gen_ram_inst[3].u_ram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[3].u_ram                                                                                                                                                                                                                                                                         ;              ;
;                      |altsyncram:mem_rtl_0|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[3].u_ram|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                    ;              ;
;                         |altsyncram_6td1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[3].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated                                                                                                                                                                                                                     ;              ;
;             |isp_ccm:ccm_i0|                                                                                                              ; 140 (140)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 9            ; 9       ; 0         ; 0    ; 0            ; 57 (57)      ; 1 (1)             ; 82 (82)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0                                                                                                                                                                                                                                                                                                                                       ;              ;
;                |lpm_mult:Mult0|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |mult_93t:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult0|mult_93t:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;                |lpm_mult:Mult1|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |mult_93t:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult1|mult_93t:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;                |lpm_mult:Mult2|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult2                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |mult_93t:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult2|mult_93t:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;                |lpm_mult:Mult3|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult3                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |mult_93t:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult3|mult_93t:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;                |lpm_mult:Mult4|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult4                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |mult_93t:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult4|mult_93t:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;                |lpm_mult:Mult5|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult5                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |mult_93t:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult5|mult_93t:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;                |lpm_mult:Mult6|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult6                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |mult_93t:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult6|mult_93t:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;                |lpm_mult:Mult7|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult7                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |mult_93t:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult7|mult_93t:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;                |lpm_mult:Mult8|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult8                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |mult_93t:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult8|mult_93t:auto_generated                                                                                                                                                                                                                                                                                                ;              ;
;             |isp_csc:csc_i0|                                                                                                              ; 295 (199)   ; 135 (135)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (64)     ; 1 (1)             ; 137 (122)        ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0                                                                                                                                                                                                                                                                                                                                       ;              ;
;                |lpm_mult:Mult0|                                                                                                           ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 2 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |multcore:mult_core|                                                                                                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                     ;              ;
;                |lpm_mult:Mult1|                                                                                                           ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |multcore:mult_core|                                                                                                    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                                                                                                                                     ;              ;
;                |lpm_mult:Mult2|                                                                                                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|lpm_mult:Mult2                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |multcore:mult_core|                                                                                                    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                                                                                                                                                     ;              ;
;                |lpm_mult:Mult3|                                                                                                           ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 5 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|lpm_mult:Mult3                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |multcore:mult_core|                                                                                                    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 5 (5)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|lpm_mult:Mult3|multcore:mult_core                                                                                                                                                                                                                                                                                                     ;              ;
;                |lpm_mult:Mult4|                                                                                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 2 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|lpm_mult:Mult4                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |multcore:mult_core|                                                                                                    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|lpm_mult:Mult4|multcore:mult_core                                                                                                                                                                                                                                                                                                     ;              ;
;                |lpm_mult:Mult5|                                                                                                           ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 3 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|lpm_mult:Mult5                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |multcore:mult_core|                                                                                                    ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 3 (3)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|lpm_mult:Mult5|multcore:mult_core                                                                                                                                                                                                                                                                                                     ;              ;
;                |lpm_mult:Mult6|                                                                                                           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 2 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|lpm_mult:Mult6                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |multcore:mult_core|                                                                                                    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|lpm_mult:Mult6|multcore:mult_core                                                                                                                                                                                                                                                                                                     ;              ;
;             |isp_demosaic:demosaic_i0|                                                                                                    ; 165 (136)   ; 124 (106)                 ; 0 (0)         ; 15344       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (28)      ; 16 (16)           ; 110 (92)         ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0                                                                                                                                                                                                                                                                                                                             ;              ;
;                |shift_register:linebuffer|                                                                                                ; 29 (29)     ; 18 (18)                   ; 0 (0)         ; 15344       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 18 (18)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer                                                                                                                                                                                                                                                                                                   ;              ;
;                   |simple_dp_ram:gen_ram_inst[0].u_ram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[0].u_ram                                                                                                                                                                                                                                                               ;              ;
;                      |altsyncram:mem_rtl_0|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[0].u_ram|altsyncram:mem_rtl_0                                                                                                                                                                                                                                          ;              ;
;                         |altsyncram_6td1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[0].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated                                                                                                                                                                                                           ;              ;
;                   |simple_dp_ram:gen_ram_inst[1].u_ram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram                                                                                                                                                                                                                                                               ;              ;
;                      |altsyncram:mem_rtl_0|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0                                                                                                                                                                                                                                          ;              ;
;                         |altsyncram_6td1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated                                                                                                                                                                                                           ;              ;
;             |isp_ee:ee_i0|                                                                                                                ; 172 (136)   ; 135 (111)                 ; 0 (0)         ; 15416       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (22)      ; 22 (22)           ; 116 (92)         ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0                                                                                                                                                                                                                                                                                                                                         ;              ;
;                |altshift_taps:vsync_dly_rtl_0|                                                                                            ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|altshift_taps:vsync_dly_rtl_0                                                                                                                                                                                                                                                                                                           ;              ;
;                   |shift_taps_jkm:auto_generated|                                                                                         ; 7 (1)       ; 6 (1)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|altshift_taps:vsync_dly_rtl_0|shift_taps_jkm:auto_generated                                                                                                                                                                                                                                                                             ;              ;
;                      |altsyncram_62b1:altsyncram2|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|altshift_taps:vsync_dly_rtl_0|shift_taps_jkm:auto_generated|altsyncram_62b1:altsyncram2                                                                                                                                                                                                                                                 ;              ;
;                      |cntr_7pf:cntr1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|altshift_taps:vsync_dly_rtl_0|shift_taps_jkm:auto_generated|cntr_7pf:cntr1                                                                                                                                                                                                                                                              ;              ;
;                      |cntr_u8h:cntr3|                                                                                                     ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|altshift_taps:vsync_dly_rtl_0|shift_taps_jkm:auto_generated|cntr_u8h:cntr3                                                                                                                                                                                                                                                              ;              ;
;                |shift_register:linebuffer|                                                                                                ; 29 (29)     ; 18 (18)                   ; 0 (0)         ; 15344       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 18 (18)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer                                                                                                                                                                                                                                                                                                               ;              ;
;                   |simple_dp_ram:gen_ram_inst[0].u_ram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[0].u_ram                                                                                                                                                                                                                                                                           ;              ;
;                      |altsyncram:mem_rtl_0|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[0].u_ram|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                      ;              ;
;                         |altsyncram_6td1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[0].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated                                                                                                                                                                                                                       ;              ;
;                   |simple_dp_ram:gen_ram_inst[1].u_ram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram                                                                                                                                                                                                                                                                           ;              ;
;                      |altsyncram:mem_rtl_0|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                      ;              ;
;                         |altsyncram_6td1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7672        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated                                                                                                                                                                                                                       ;              ;
;             |isp_gamma:gamma_i0|                                                                                                          ; 19 (18)     ; 19 (18)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (18)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_gamma:gamma_i0                                                                                                                                                                                                                                                                                                                                   ;              ;
;                |isp_gamma_lut_y:lut_y|                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_gamma:gamma_i0|isp_gamma_lut_y:lut_y                                                                                                                                                                                                                                                                                                             ;              ;
;                   |altsyncram:Ram0_rtl_0|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_gamma:gamma_i0|isp_gamma_lut_y:lut_y|altsyncram:Ram0_rtl_0                                                                                                                                                                                                                                                                                       ;              ;
;                      |altsyncram_3991:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_gamma:gamma_i0|isp_gamma_lut_y:lut_y|altsyncram:Ram0_rtl_0|altsyncram_3991:auto_generated                                                                                                                                                                                                                                                        ;              ;
;             |isp_stat_ae:isp_stat_ae_i0|                                                                                                  ; 117 (117)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 103 (103)        ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_stat_ae:isp_stat_ae_i0                                                                                                                                                                                                                                                                                                                           ;              ;
;             |isp_stat_awb:isp_stat_awb_i0|                                                                                                ; 278 (278)   ; 226 (226)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 49 (49)           ; 196 (196)        ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_stat_awb:isp_stat_awb_i0                                                                                                                                                                                                                                                                                                                         ;              ;
;             |isp_wb:wb_i0|                                                                                                                ; 35 (35)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 3            ; 3       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 31 (31)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0                                                                                                                                                                                                                                                                                                                                         ;              ;
;                |lpm_mult:Mult0|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                          ;              ;
;                   |mult_aat:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated                                                                                                                                                                                                                                                                                                  ;              ;
;                |lpm_mult:Mult1|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                          ;              ;
;                   |mult_aat:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated                                                                                                                                                                                                                                                                                                  ;              ;
;                |lpm_mult:Mult2|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2                                                                                                                                                                                                                                                                                                                          ;              ;
;                   |mult_aat:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated                                                                                                                                                                                                                                                                                                  ;              ;
;       |avalon_lcd_rgb_controller:lcd_controller|                                                                                          ; 356 (83)    ; 265 (67)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (17)      ; 39 (14)           ; 228 (52)         ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |burst_read_master:a_burst_read_master|                                                                                          ; 220 (113)   ; 163 (65)                  ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (39)      ; 25 (0)            ; 142 (74)         ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master                                                                                                                                                                                                                                                                                                              ;              ;
;             |dcfifo_mixed_widths:the_master_to_user_fifo|                                                                                 ; 112 (0)     ; 98 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 25 (0)            ; 73 (0)           ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo                                                                                                                                                                                                                                                                  ;              ;
;                |dcfifo_eck1:auto_generated|                                                                                               ; 112 (33)    ; 98 (22)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (1)       ; 25 (10)           ; 73 (20)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated                                                                                                                                                                                                                                       ;              ;
;                   |a_gray2bin_7ib:wrptr_g_gray2bin|                                                                                       ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_gray2bin_7ib:wrptr_g_gray2bin                                                                                                                                                                                                       ;              ;
;                   |a_gray2bin_7ib:ws_dgrp_gray2bin|                                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_gray2bin_7ib:ws_dgrp_gray2bin                                                                                                                                                                                                       ;              ;
;                   |a_graycounter_2lc:wrptr_g1p|                                                                                           ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 17 (17)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_2lc:wrptr_g1p                                                                                                                                                                                                           ;              ;
;                   |a_graycounter_677:rdptr_g1p|                                                                                           ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 17 (17)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_677:rdptr_g1p                                                                                                                                                                                                           ;              ;
;                   |alt_synch_pipe_uld:ws_dgrp|                                                                                            ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 9 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|alt_synch_pipe_uld:ws_dgrp                                                                                                                                                                                                            ;              ;
;                      |dffpipe_te9:dffpipe8|                                                                                               ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 9 (9)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe8                                                                                                                                                                                       ;              ;
;                   |altsyncram_5f11:fifo_ram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|altsyncram_5f11:fifo_ram                                                                                                                                                                                                              ;              ;
;                   |dffpipe_3dc:rdaclr|                                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|dffpipe_3dc:rdaclr                                                                                                                                                                                                                    ;              ;
;                   |dffpipe_3dc:wraclr|                                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                                    ;              ;
;                   |dffpipe_pe9:ws_brp|                                                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|dffpipe_pe9:ws_brp                                                                                                                                                                                                                    ;              ;
;                   |dffpipe_pe9:ws_bwp|                                                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|dffpipe_pe9:ws_bwp                                                                                                                                                                                                                    ;              ;
;          |lcd_rgb_timing_colorbar:a_lcd_rgb_timing|                                                                                       ; 54 (54)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 35 (35)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|lcd_rgb_timing_colorbar:a_lcd_rgb_timing                                                                                                                                                                                                                                                                                                           ;              ;
;       |avalon_vip:vip|                                                                                                                    ; 366 (29)    ; 161 (15)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 179 (13)     ; 2 (0)             ; 185 (13)         ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_vip:vip                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |vip_top:vip_top_i0|                                                                                                             ; 340 (20)    ; 146 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 166 (18)     ; 2 (0)             ; 172 (18)         ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0                                                                                                                                                                                                                                                                                                                                                           ;              ;
;             |vip_dscale:dscale_i0|                                                                                                        ; 38 (38)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 29 (29)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |vip_yuv2rgb:yuv2rgb_i0|                                                                                                      ; 283 (216)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (74)     ; 2 (2)             ; 142 (134)        ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0                                                                                                                                                                                                                                                                                                                                    ;              ;
;                |lpm_mult:Mult0|                                                                                                           ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 2 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |multcore:mult_core|                                                                                                    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                  ;              ;
;                |lpm_mult:Mult1|                                                                                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 1 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |multcore:mult_core|                                                                                                    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                                                                                                                                  ;              ;
;                |lpm_mult:Mult2|                                                                                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 2 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|lpm_mult:Mult2                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |multcore:mult_core|                                                                                                    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                                                                                                                                                  ;              ;
;                |lpm_mult:Mult3|                                                                                                           ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 1 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|lpm_mult:Mult3                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |multcore:mult_core|                                                                                                    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|lpm_mult:Mult3|multcore:mult_core                                                                                                                                                                                                                                                                                                  ;              ;
;                |lpm_mult:Mult4|                                                                                                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 2 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|lpm_mult:Mult4                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |multcore:mult_core|                                                                                                    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|lpm_mult:Mult4|multcore:mult_core                                                                                                                                                                                                                                                                                                  ;              ;
;       |nios2_camera_sdram_lcd_addr_router:addr_router|                                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_addr_router:addr_router                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |nios2_camera_sdram_lcd_addr_router_001:addr_router_001|                                                                            ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 6 (6)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |nios2_camera_sdram_lcd_cmd_xbar_demux:cmd_xbar_demux|                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |nios2_camera_sdram_lcd_cmd_xbar_demux:rsp_xbar_demux|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |nios2_camera_sdram_lcd_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                                      ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                                                                                                ;              ;
;       |nios2_camera_sdram_lcd_cmd_xbar_mux:cmd_xbar_mux|                                                                                  ; 54 (49)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (33)      ; 0 (0)             ; 18 (17)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                   ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                               ;              ;
;       |nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|                                                                          ; 95 (80)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (40)      ; 0 (0)             ; 45 (36)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                   ; 19 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (6)       ; 0 (0)             ; 9 (6)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                       ;              ;
;             |altera_merlin_arb_adder:adder|                                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                         ;              ;
;       |nios2_camera_sdram_lcd_cpu:cpu|                                                                                                    ; 960 (682)   ; 507 (321)                 ; 0 (0)         ; 10240       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 407 (347)    ; 57 (20)           ; 496 (316)        ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|                                                  ; 277 (37)    ; 185 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (5)       ; 37 (0)            ; 180 (32)         ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci                                                                                                                                                                                                                                                                                ;              ;
;             |nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|               ; 139 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 37 (0)            ; 59 (0)           ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper                                                                                                                                                                  ;              ;
;                |nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|              ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 33 (32)           ; 16 (13)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck|                    ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (1)             ; 43 (43)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:nios2_camera_sdram_lcd_cpu_jtag_debug_module_phy|                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_camera_sdram_lcd_cpu_jtag_debug_module_phy                                                                                          ;              ;
;             |nios2_camera_sdram_lcd_cpu_nios2_avalon_reg:the_nios2_camera_sdram_lcd_cpu_nios2_avalon_reg|                                 ; 12 (12)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_avalon_reg:the_nios2_camera_sdram_lcd_cpu_nios2_avalon_reg                                                                                                                                                                                    ;              ;
;             |nios2_camera_sdram_lcd_cpu_nios2_oci_break:the_nios2_camera_sdram_lcd_cpu_nios2_oci_break|                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_oci_break:the_nios2_camera_sdram_lcd_cpu_nios2_oci_break                                                                                                                                                                                      ;              ;
;             |nios2_camera_sdram_lcd_cpu_nios2_oci_debug:the_nios2_camera_sdram_lcd_cpu_nios2_oci_debug|                                   ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_oci_debug:the_nios2_camera_sdram_lcd_cpu_nios2_oci_debug                                                                                                                                                                                      ;              ;
;             |nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|                                         ; 52 (52)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 48 (48)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem                                                                                                                                                                                            ;              ;
;                |nios2_camera_sdram_lcd_cpu_ociram_lpm_dram_bdp_component_module:nios2_camera_sdram_lcd_cpu_ociram_lpm_dram_bdp_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|nios2_camera_sdram_lcd_cpu_ociram_lpm_dram_bdp_component_module:nios2_camera_sdram_lcd_cpu_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|nios2_camera_sdram_lcd_cpu_ociram_lpm_dram_bdp_component_module:nios2_camera_sdram_lcd_cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_9e92:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|nios2_camera_sdram_lcd_cpu_ociram_lpm_dram_bdp_component_module:nios2_camera_sdram_lcd_cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_9e92:auto_generated          ;              ;
;          |nios2_camera_sdram_lcd_cpu_register_bank_a_module:nios2_camera_sdram_lcd_cpu_register_bank_a|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_register_bank_a_module:nios2_camera_sdram_lcd_cpu_register_bank_a                                                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_register_bank_a_module:nios2_camera_sdram_lcd_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ;              ;
;                |altsyncram_sjh1:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_register_bank_a_module:nios2_camera_sdram_lcd_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_sjh1:auto_generated                                                                                                                                                                                                        ;              ;
;          |nios2_camera_sdram_lcd_cpu_register_bank_b_module:nios2_camera_sdram_lcd_cpu_register_bank_b|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_register_bank_b_module:nios2_camera_sdram_lcd_cpu_register_bank_b                                                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_register_bank_b_module:nios2_camera_sdram_lcd_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ;              ;
;                |altsyncram_tjh1:auto_generated|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_register_bank_b_module:nios2_camera_sdram_lcd_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_tjh1:auto_generated                                                                                                                                                                                                        ;              ;
;          |nios2_camera_sdram_lcd_cpu_test_bench:the_nios2_camera_sdram_lcd_cpu_test_bench|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_test_bench:the_nios2_camera_sdram_lcd_cpu_test_bench                                                                                                                                                                                                                                                                              ;              ;
;       |nios2_camera_sdram_lcd_jtag_uart:jtag_uart|                                                                                        ; 152 (37)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (13)      ; 6 (0)             ; 107 (23)         ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|                                                           ; 69 (69)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 6 (6)             ; 47 (47)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                             ;              ;
;          |nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r                                                                                                                                                                                                                                                          ;              ;
;             |scfifo:rfifo|                                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                             ;              ;
;                |scfifo_jr21:auto_generated|                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                  ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                            ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (3)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                     ;              ;
;                         |cntr_do7:count_usedw|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                       ;              ;
;                      |cntr_1ob:wr_ptr|                                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                             ;              ;
;                      |dpram_nl21:FIFOram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                          ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                              ;              ;
;          |nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w                                                                                                                                                                                                                                                          ;              ;
;             |scfifo:wfifo|                                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                             ;              ;
;                |scfifo_jr21:auto_generated|                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                  ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                            ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                     ;              ;
;                         |cntr_do7:count_usedw|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                       ;              ;
;                      |cntr_1ob:wr_ptr|                                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                             ;              ;
;                      |dpram_nl21:FIFOram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                          ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                              ;              ;
;       |nios2_camera_sdram_lcd_pio:pio|                                                                                                    ; 26 (26)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 23 (23)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |nios2_camera_sdram_lcd_pll:pll|                                                                                                    ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 7 (5)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|                                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1                                                                                                                                                                                                                                                                                                                   ;              ;
;          |nios2_camera_sdram_lcd_pll_stdsync_sv6:stdsync2|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                              ;              ;
;             |nios2_camera_sdram_lcd_pll_dffpipe_l2c:dffpipe3|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_stdsync_sv6:stdsync2|nios2_camera_sdram_lcd_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                              ;              ;
;       |nios2_camera_sdram_lcd_rsp_xbar_demux_001:rsp_xbar_demux_001|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_rsp_xbar_demux_001:rsp_xbar_demux_001                                                                                                                                                                                                                                                                                                                                ;              ;
;       |nios2_camera_sdram_lcd_rsp_xbar_mux:rsp_xbar_mux|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |nios2_camera_sdram_lcd_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                          ; 179 (179)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 109 (109)        ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |nios2_camera_sdram_lcd_sdram:sdram|                                                                                                ; 353 (239)   ; 213 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (117)    ; 38 (4)            ; 176 (107)        ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |nios2_camera_sdram_lcd_sdram_input_efifo_module:the_nios2_camera_sdram_lcd_sdram_input_efifo_module|                            ; 128 (128)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 34 (34)           ; 72 (72)          ; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|nios2_camera_sdram_lcd_sdram_input_efifo_module:the_nios2_camera_sdram_lcd_sdram_input_efifo_module                                                                                                                                                                                                                                                      ;              ;
;    |sld_hub:auto_hub|                                                                                                                     ; 178 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (1)       ; 20 (0)            ; 77 (0)           ; |nios2_camera_sdram_lcd_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                                      ; 177 (133)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (64)      ; 20 (17)           ; 77 (52)          ; |nios2_camera_sdram_lcd_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                                                        ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |nios2_camera_sdram_lcd_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                                      ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |nios2_camera_sdram_lcd_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                 ;              ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; rst_n          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; sdram_clk      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_cke      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_cs_n     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_we_n     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_cas_n    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_ras_n    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_dqm[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_dqm[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_ba[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_ba[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_addr[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; lcd_dclk       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_de         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_hs         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_vs         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_r[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_r[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_r[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_r[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_r[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_r[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_r[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_r[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_g[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_g[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_g[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_g[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_g[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_g[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_g[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_g[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_b[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_b[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_b[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_b[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_b[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_b[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_b[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; lcd_b[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; cmos_xclk      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; cmos_rst_n     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; cmos_pwdn      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_pin[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_pin[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_pin[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led_pin[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_dq[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_dq[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; cmos_scl       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; cmos_sda       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; cmos_vsync     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; cmos_pclk      ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; cmos_href      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; cmos_db[3]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; cmos_db[4]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; cmos_db[5]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; cmos_db[6]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; cmos_db[7]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; cmos_db[2]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; cmos_db[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; cmos_db[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+


+-------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                    ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; rst_n                                                                               ;                   ;         ;
; sdram_dq[0]                                                                         ;                   ;         ;
; sdram_dq[1]                                                                         ;                   ;         ;
; sdram_dq[2]                                                                         ;                   ;         ;
; sdram_dq[3]                                                                         ;                   ;         ;
; sdram_dq[4]                                                                         ;                   ;         ;
; sdram_dq[5]                                                                         ;                   ;         ;
; sdram_dq[6]                                                                         ;                   ;         ;
; sdram_dq[7]                                                                         ;                   ;         ;
; sdram_dq[8]                                                                         ;                   ;         ;
; sdram_dq[9]                                                                         ;                   ;         ;
; sdram_dq[10]                                                                        ;                   ;         ;
; sdram_dq[11]                                                                        ;                   ;         ;
; sdram_dq[12]                                                                        ;                   ;         ;
; sdram_dq[13]                                                                        ;                   ;         ;
; sdram_dq[14]                                                                        ;                   ;         ;
; sdram_dq[15]                                                                        ;                   ;         ;
; cmos_scl                                                                            ;                   ;         ;
;      - nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio|read_mux_out[0]~0 ; 1                 ; 6       ;
; cmos_sda                                                                            ;                   ;         ;
;      - nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio|read_mux_out[1]~6 ; 1                 ; 6       ;
; clk                                                                                 ;                   ;         ;
; cmos_vsync                                                                          ;                   ;         ;
;      - nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_vsync~0                 ; 1                 ; 6       ;
; cmos_pclk                                                                           ;                   ;         ;
;      - nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_pclk~0                  ; 1                 ; 0       ;
; cmos_href                                                                           ;                   ;         ;
;      - nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_href~0                  ; 0                 ; 6       ;
; cmos_db[3]                                                                          ;                   ;         ;
; cmos_db[4]                                                                          ;                   ;         ;
;      - nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw~1                   ; 0                 ; 6       ;
; cmos_db[5]                                                                          ;                   ;         ;
;      - nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw~2                   ; 1                 ; 6       ;
; cmos_db[6]                                                                          ;                   ;         ;
;      - nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw~3                   ; 0                 ; 6       ;
; cmos_db[7]                                                                          ;                   ;         ;
;      - nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw~4                   ; 0                 ; 6       ;
; cmos_db[2]                                                                          ;                   ;         ;
;      - nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw~5                   ; 1                 ; 6       ;
; cmos_db[1]                                                                          ;                   ;         ;
;      - nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw~6                   ; 0                 ; 6       ;
; cmos_db[0]                                                                          ;                   ;         ;
;      - nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw~7                   ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                        ; Location               ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y12_N0         ; 183     ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y12_N0         ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                                                         ; PIN_E1                 ; 38      ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                                                         ; PIN_E1                 ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:pll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                              ; LCCOMB_X25_Y6_N28      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                                     ; LCCOMB_X25_Y20_N22     ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                     ; LCCOMB_X22_Y21_N30     ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                     ; LCCOMB_X22_Y21_N28     ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                     ; LCCOMB_X22_Y21_N20     ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                     ; LCCOMB_X22_Y21_N18     ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                     ; LCCOMB_X22_Y21_N0      ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                     ; LCCOMB_X22_Y21_N10     ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                   ; FF_X22_Y21_N25         ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~3                                                                                                                                                                                                                                                                 ; LCCOMB_X24_Y21_N8      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                                        ; LCCOMB_X26_Y20_N8      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                      ; LCCOMB_X25_Y6_N14      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y9_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                                                                                                                                                         ; LCCOMB_X18_Y18_N8      ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                                                                            ; LCCOMB_X28_Y19_N30     ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:dvp_wch_avalon_master_translator|address_register[2]~46                                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y12_N0      ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:dvp_wch_avalon_master_translator|address_register[2]~75                                                                                                                                                                                                                                                                         ; LCCOMB_X18_Y15_N28     ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:dvp_wch_avalon_master_translator|always1~1                                                                                                                                                                                                                                                                                      ; LCCOMB_X17_Y12_N2      ; 2       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:lcd_controller_avalon_master_translator|address_register[10]~24                                                                                                                                                                                                                                                                 ; LCCOMB_X18_Y18_N16     ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:lcd_controller_avalon_master_translator|always1~0                                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y18_N2      ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|waitrequest_reset_override                                                                                                                                                                                                                                                                      ; FF_X25_Y13_N1          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter_001|byte_cnt_reg[2]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y17_N30     ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                                                                                                                                                           ; FF_X26_Y15_N5          ; 69      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[3]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X26_Y17_N28     ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                                               ; FF_X19_Y19_N29         ; 35      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                   ; FF_X25_Y19_N29         ; 1512    ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                   ; FF_X25_Y19_N29         ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                       ; FF_X25_Y6_N7           ; 35      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|always4~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y4_N6       ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|always5~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X16_Y8_N0       ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|always6~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X19_Y9_N30      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|as_readdata[11]~36                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X22_Y9_N30      ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|as_readdata[18]~35                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y10_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|Equal0~5                                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y2_N4       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|LessThan0~4                                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y2_N8       ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|LessThan1~4                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y2_N24      ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|line_cnt[15]~18                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y11_N28     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|module_reset                                                                                                                                                                                                                                                                                                                               ; FF_X19_Y12_N3          ; 144     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_pclk                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y12_N24     ; 1366    ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_pclk                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y12_N24     ; 7       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|Decoder0~3                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X22_Y16_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|Decoder0~4                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X22_Y16_N24     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|as_readdata[0]~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y10_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|burst_begin~14                                                                                                                                                                                                                                                                                     ; LCCOMB_X17_Y16_N16     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|burst_counter[1]~1                                                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y16_N10     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]                                                                                                                                                                                               ; FF_X11_Y12_N29         ; 72      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|dffpipe_3dc:wraclr|dffe13a[0]                                                                                                                                                                                               ; FF_X13_Y11_N21         ; 38      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|valid_rdreq                                                                                                                                                                                                                 ; LCCOMB_X17_Y12_N18     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|valid_wrreq~1                                                                                                                                                                                                               ; LCCOMB_X14_Y11_N2      ; 21      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|length[28]~39                                                                                                                                                                                                                                                                                      ; LCCOMB_X17_Y12_N14     ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_address[13]~44                                                                                                                                                                                                                                                                              ; LCCOMB_X25_Y16_N2      ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|control_go                                                                                                                                                                                                                                                                                                                               ; FF_X17_Y12_N29         ; 63      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|wch_reset                                                                                                                                                                                                                                                                                                                                ; FF_X25_Y16_N7          ; 71      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|as_readdata_r[19]~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X9_Y9_N16       ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|blc_b[7]~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X13_Y9_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|blc_en~0                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X11_Y8_N28      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|blc_gb[7]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y7_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|blc_gr[7]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y7_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|blc_r[7]~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y7_N10      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_bb[7]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X9_Y7_N18       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_bg[7]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X13_Y9_N18      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_br[7]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y8_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_gb[7]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X12_Y10_N2      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_gg[7]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y8_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_gr[7]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y8_N6       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_rb[0]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X7_Y8_N2        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_rg[7]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y7_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_rr[7]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y7_N4       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|comb~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X19_Y9_N22      ; 1053    ; Async. clear                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|dgain[0]~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X13_Y9_N2       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|int_frame_done~2                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X11_Y8_N22      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|blc_href_o~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X17_Y4_N14      ; 27      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dgain_href~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X19_Y4_N16      ; 23      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|gamma_href_o~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X14_Y11_N14     ; 22      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|LessThan1~0                                                                                                                                                                                                                                                                     ; LCCOMB_X26_Y3_N30      ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|g_now[5]~18                                                                                                                                                                                                                                                                                     ; LCCOMB_X18_Y3_N28      ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|LessThan1~0                                                                                                                                                                                                                                                           ; LCCOMB_X16_Y2_N6       ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|altshift_taps:vsync_dly_rtl_0|shift_taps_jkm:auto_generated|cntr_u8h:cntr3|counter_comb_bita2~0                                                                                                                                                                                                             ; LCCOMB_X16_Y9_N6       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|altshift_taps:vsync_dly_rtl_0|shift_taps_jkm:auto_generated|dffe4                                                                                                                                                                                                                                           ; FF_X16_Y8_N17          ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|LessThan1~0                                                                                                                                                                                                                                                                       ; LCCOMB_X17_Y2_N26      ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_stat_ae:isp_stat_ae_i0|frame_end                                                                                                                                                                                                                                                                                     ; LCCOMB_X14_Y5_N2       ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_stat_ae:isp_stat_ae_i0|frame_start                                                                                                                                                                                                                                                                                   ; LCCOMB_X9_Y8_N8        ; 56      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_stat_ae:isp_stat_ae_i0|tmp_sum[17]~30                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y5_N6       ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_stat_awb:isp_stat_awb_i0|frame_end                                                                                                                                                                                                                                                                                   ; LCCOMB_X9_Y8_N22       ; 113     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_stat_awb:isp_stat_awb_i0|frame_start                                                                                                                                                                                                                                                                                 ; LCCOMB_X9_Y8_N12       ; 113     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_stat_awb:isp_stat_awb_i0|tmp_cnt[11]~30                                                                                                                                                                                                                                                                              ; LCCOMB_X9_Y8_N10       ; 112     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_max[0]~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X14_Y9_N2       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_min[0]~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X10_Y7_N2       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|wb_bgain[7]~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X14_Y9_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|wb_ggain[7]~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y7_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|wb_rgain[7]~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X13_Y9_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|as_readdata[0]~33                                                                                                                                                                                                                                                                                                      ; LCCOMB_X21_Y10_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]                                                                                                                                                                             ; FF_X17_Y20_N29         ; 30      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|dffpipe_3dc:wraclr|dffe13a[0]                                                                                                                                                                             ; FF_X14_Y19_N31         ; 70      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|valid_rdreq~0                                                                                                                                                                                             ; LCCOMB_X17_Y20_N28     ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|valid_wrreq~0                                                                                                                                                                                             ; LCCOMB_X14_Y19_N0      ; 20      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|length[25]~95                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y18_N10     ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|control_go                                                                                                                                                                                                                                                                                                             ; FF_X16_Y21_N25         ; 56      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|fb_addr[2]~3                                                                                                                                                                                                                                                                                                           ; LCCOMB_X18_Y19_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|lcd_rgb_timing_colorbar:a_lcd_rgb_timing|Equal0~4                                                                                                                                                                                                                                                                      ; LCCOMB_X17_Y22_N24     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|lcd_rgb_timing_colorbar:a_lcd_rgb_timing|LessThan0~4                                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y22_N18     ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|lcd_rgb_timing_colorbar:a_lcd_rgb_timing|LessThan1~2                                                                                                                                                                                                                                                                   ; LCCOMB_X16_Y21_N10     ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|timing_reset                                                                                                                                                                                                                                                                                                           ; FF_X18_Y19_N9          ; 107     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|as_readdata[0]~2                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y9_N6       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|comb~0                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X19_Y9_N28      ; 146     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_scale[0]~1                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X18_Y12_N22     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|hist_equ_en~3                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X22_Y9_N16      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|out_pclk                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X18_Y12_N14     ; 41      ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|always4~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X12_Y16_N14     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|line_cnt[1]~2                                                                                                                                                                                                                                                                                            ; LCCOMB_X19_Y10_N14     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                             ; LCCOMB_X21_Y13_N18     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X21_Y13_N20     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                                     ; LCCOMB_X18_Y20_N24     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y19_N14     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                          ; FF_X28_Y9_N13          ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_alu_result~12                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y11_N20     ; 54      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                                       ; FF_X29_Y9_N5           ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_valid                                                                                                                                                                                                                                                                                                                          ; FF_X29_Y9_N25          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y13_N16     ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|F_valid~2                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X22_Y13_N12     ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                                  ; FF_X30_Y11_N19         ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                                                 ; FF_X31_Y9_N29          ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_src1~17                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X30_Y9_N16      ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y11_N12     ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[3]                                                                                                                                                                                                                                                                                                                  ; FF_X30_Y13_N15         ; 143     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y11_N6      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y13_N28     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y13_N18     ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                          ; FF_X29_Y9_N17          ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|av_ld_byte0_data[6]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y10_N0      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y10_N28     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y10_N10     ; 32      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|jxuir                    ; FF_X12_Y15_N7          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X11_Y15_N24     ; 15      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X12_Y15_N10     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X11_Y15_N2      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X12_Y15_N16     ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X12_Y15_N20     ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X12_Y15_N31         ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck|sr[21]~21                      ; LCCOMB_X12_Y17_N28     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck|sr[37]~28                      ; LCCOMB_X13_Y17_N10     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck|sr[6]~13                       ; LCCOMB_X13_Y18_N8      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_camera_sdram_lcd_cpu_jtag_debug_module_phy|virtual_state_sdr~0                                          ; LCCOMB_X13_Y18_N30     ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_camera_sdram_lcd_cpu_jtag_debug_module_phy|virtual_state_uir~0                                          ; LCCOMB_X12_Y15_N12     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_avalon_reg:the_nios2_camera_sdram_lcd_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                        ; LCCOMB_X23_Y13_N0      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_oci_debug:the_nios2_camera_sdram_lcd_cpu_nios2_oci_debug|resetrequest                                                                                                                                             ; FF_X25_Y13_N3          ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|MonDReg[0]~10                                                                                                                                                  ; LCCOMB_X12_Y15_N24     ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|MonWr                                                                                                                                                          ; FF_X16_Y17_N7          ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|comb~1                                                                                                                                                         ; LCCOMB_X19_Y16_N16     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                         ; LCCOMB_X28_Y7_N26      ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                   ; LCCOMB_X28_Y15_N20     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                                                                                      ; LCCOMB_X30_Y15_N26     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                 ; LCCOMB_X30_Y15_N4      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X29_Y8_N18      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                              ; FF_X30_Y7_N9           ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y8_N20      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                     ; LCCOMB_X30_Y8_N30      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                     ; LCCOMB_X30_Y7_N28      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y7_N28      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                               ; FF_X26_Y8_N11          ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                             ; LCCOMB_X29_Y8_N26      ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio|always1~0                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X23_Y11_N20     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio|always2~0                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y9_N14      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio|data_dir[0]                                                                                                                                                                                                                                                                                                                      ; FF_X19_Y14_N25         ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio|data_dir[1]                                                                                                                                                                                                                                                                                                                      ; FF_X19_Y14_N11         ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio|data_dir[2]                                                                                                                                                                                                                                                                                                                      ; FF_X19_Y14_N1          ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio|data_dir[3]                                                                                                                                                                                                                                                                                                                      ; FF_X19_Y9_N29          ; 5       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                      ; PLL_1                  ; 2193    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[2]                                                                                                                                                                                                                                                                      ; PLL_1                  ; 66      ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[3]                                                                                                                                                                                                                                                                      ; PLL_1                  ; 37      ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                      ; PLL_1                  ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|prev_reset                                                                                                                                                                                                                                                                                                                       ; FF_X28_Y6_N9           ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_rsp_xbar_demux_001:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y20_N20     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_rsp_xbar_demux_001:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y20_N26     ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|Selector27~3                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y17_N0      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|Selector34~2                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y19_N2      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y18_N26     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y19_N14     ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[8]~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y19_N2      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                            ; FF_X32_Y18_N31         ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                            ; FF_X31_Y19_N17         ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|nios2_camera_sdram_lcd_sdram_input_efifo_module:the_nios2_camera_sdram_lcd_sdram_input_efifo_module|entry_0[42]~0                                                                                                                                                                                                            ; LCCOMB_X31_Y16_N30     ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|nios2_camera_sdram_lcd_sdram_input_efifo_module:the_nios2_camera_sdram_lcd_sdram_input_efifo_module|entry_1[42]~0                                                                                                                                                                                                            ; LCCOMB_X31_Y16_N28     ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X32_Y0_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y2_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X34_Y9_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X34_Y10_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X34_Y9_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X34_Y9_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X34_Y8_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X34_Y8_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y4_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y3_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y8_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y7_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X32_Y0_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y3_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y17_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y9_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                       ; FF_X10_Y18_N21         ; 71      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X10_Y20_N0      ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                                              ; LCCOMB_X10_Y20_N6      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X10_Y18_N2      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                                                                               ; LCCOMB_X9_Y17_N24      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X9_Y17_N16      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                                                               ; LCCOMB_X11_Y18_N16     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                                                              ; LCCOMB_X11_Y18_N26     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y17_N26     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~12                                                                                                                                                                                                                                                                                                          ; LCCOMB_X10_Y20_N2      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                                                                                                          ; LCCOMB_X11_Y21_N0      ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y18_N2      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y17_N0      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                                        ; LCCOMB_X10_Y18_N6      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~20                                                                                                                                                                                                                                                                                         ; LCCOMB_X10_Y20_N10     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y20_N12     ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y20_N28     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                            ; FF_X12_Y18_N19         ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                           ; FF_X12_Y18_N7          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                            ; FF_X12_Y18_N11         ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                            ; FF_X9_Y17_N9           ; 45      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                            ; FF_X9_Y17_N7           ; 13      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X12_Y18_N22     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                           ; FF_X12_Y21_N5          ; 30      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                      ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                              ; JTAG_X1_Y12_N0     ; 183     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; clk                                                                                                                                                       ; PIN_E1             ; 38      ; 2                                    ; Global Clock         ; GCLK2            ; --                        ;
; nios2_camera_sdram_lcd:sopc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X25_Y19_N29     ; 1512    ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_pclk                                                                                                 ; LCCOMB_X18_Y12_N24 ; 1366    ; 24                                   ; Global Clock         ; GCLK8            ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|comb~0                                                                                                    ; LCCOMB_X19_Y9_N22  ; 1053    ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|out_pclk                                                                                    ; LCCOMB_X18_Y12_N14 ; 41      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[0]                                    ; PLL_1              ; 2193    ; 26                                   ; Global Clock         ; GCLK3            ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[1]                                    ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[2]                                    ; PLL_1              ; 66      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[3]                                    ; PLL_1              ; 37      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|comb~0                                                                                                                                                                                                                                                                                                                                           ; 146     ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|module_reset                                                                                                                                                                                                                                                                                                                               ; 144     ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[3]                                                                                                                                                                                                                                                                                                                  ; 143     ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[2]                                                                                                                                                                                                                                                                                                                  ; 142     ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_stat_awb:isp_stat_awb_i0|frame_start                                                                                                                                                                                                                                                                                 ; 113     ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_stat_awb:isp_stat_awb_i0|frame_end                                                                                                                                                                                                                                                                                   ; 113     ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_stat_awb:isp_stat_awb_i0|tmp_cnt[11]~30                                                                                                                                                                                                                                                                              ; 112     ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|timing_reset                                                                                                                                                                                                                                                                                                           ; 107     ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                                                                                                ; 81      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                                                                     ; 75      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]                                                                                                                                                                                               ; 72      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                       ; 71      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|wch_reset                                                                                                                                                                                                                                                                                                                                ; 71      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                       ; 71      ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|dffpipe_3dc:wraclr|dffe13a[0]                                                                                                                                                                             ; 70      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                                                                                                                                                           ; 69      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|wb_en                                                                                                                                                                                                                                                                                                                                       ; 68      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][91]                                                                                                                                                                                                                                                       ; 67      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                                                                            ; 65      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_en                                                                                                                                                                                                                                                                                                                                      ; 65      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|always6~0                                                                                                                                                                                                                                                                                                                                  ; 64      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|control_go                                                                                                                                                                                                                                                                                                                               ; 63      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:dvp_wch_avalon_master_translator|end_beginbursttransfer~0                                                                                                                                                                                                                                                                       ; 59      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_stat_ae:isp_stat_ae_i0|frame_end                                                                                                                                                                                                                                                                                     ; 57      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_stat_ae:isp_stat_ae_i0|tmp_sum[17]~30                                                                                                                                                                                                                                                                                ; 56      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_stat_ae:isp_stat_ae_i0|frame_start                                                                                                                                                                                                                                                                                   ; 56      ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|control_go                                                                                                                                                                                                                                                                                                             ; 56      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|demosic_en                                                                                                                                                                                                                                                                                                                                  ; 56      ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|length[25]~95                                                                                                                                                                                                                                                                    ; 55      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:lcd_controller_avalon_master_translator|always1~0                                                                                                                                                                                                                                                                               ; 55      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                                                                                 ; 54      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_alu_result~12                                                                                                                                                                                                                                                                                                                  ; 54      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                                                         ; 53      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[3]                                                                                                                                                                                                                                                                                         ; 52      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|csc_en                                                                                                                                                                                                                                                                                                                                      ; 52      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|href_dly[1]                                                                                                                                                                                                                                                                                                 ; 49      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[2]~3                                                                                                                                                                                                                                                                ; 49      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|gamma_en                                                                                                                                                                                                                                                                                                                                    ; 48      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                                        ; 47      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[2]                                                                                                                                                                                                                          ; 46      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                            ; 45      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|href_dly[3]                                                                                                                                                                                                                                                                                               ; 45      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter_001|byte_cnt_reg[2]~0                                                                                                                                                                                                                                                                                                 ; 44      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|nios2_camera_sdram_lcd_sdram_input_efifo_module:the_nios2_camera_sdram_lcd_sdram_input_efifo_module|rd_address                                                                                                                                                                                                               ; 44      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|nios2_camera_sdram_lcd_sdram_input_efifo_module:the_nios2_camera_sdram_lcd_sdram_input_efifo_module|entry_0[42]~0                                                                                                                                                                                                            ; 43      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|nios2_camera_sdram_lcd_sdram_input_efifo_module:the_nios2_camera_sdram_lcd_sdram_input_efifo_module|entry_1[42]~0                                                                                                                                                                                                            ; 43      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                 ; 43      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                                       ; 42      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                          ; 42      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                            ; 42      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[4]                                                                                                                                                                                                                                                                                                                  ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                                                                 ; 41      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[0]                                                                                                                                                                                                                                                                                                                   ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                            ; 39      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[2]                                                                                                                                                                                                                                                                                         ; 39      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_camera_sdram_lcd_cpu_jtag_debug_module_phy|virtual_state_sdr~0                                          ; 39      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|dffpipe_3dc:wraclr|dffe13a[0]                                                                                                                                                                                               ; 38      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter_002|always9~0                                                                                                                                                                                                                                                                                                         ; 36      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[13]                                                                                                                                                                                                                                                                                                                 ; 36      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[12]                                                                                                                                                                                                                                                                                                                 ; 36      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|blc_href_o~0                                                                                                                                                                                                                                                                                                             ; 35      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                                                                                                                   ; 35      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                                               ; 35      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_ctrl_ld                                                                                                                                                                                                                                                                                                                        ; 35      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:dvp_vi_as_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                   ; 35      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:dvp_wch_avalon_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                        ; 35      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:lcd_controller_avalon_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                 ; 35      ;
; nios2_camera_sdram_lcd:sopc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                       ; 35      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|F_valid~2                                                                                                                                                                                                                                                                                                                        ; 34      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                                                                         ; 34      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|MonAReg[10]                                                                                                                                                    ; 34      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[5]                                                                                                                                                                                                                                                                                                                  ; 34      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_logic_op[0]                                                                                                                                                                                                                                                                                                                    ; 33      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[1]                                                                                                                                                                                                                                                                                                                   ; 33      ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|as_readdata[0]~33                                                                                                                                                                                                                                                                                                      ; 32      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|as_readdata[18]~35                                                                                                                                                                                                                                                                                                                         ; 32      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|Decoder0~4                                                                                                                                                                                                                                                                                                                               ; 32      ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|fb_addr[2]~3                                                                                                                                                                                                                                                                                                           ; 32      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_gamma:gamma_i0|href_dly                                                                                                                                                                                                                                                                                              ; 32      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|as_readdata[0]~0                                                                                                                                                                                                                                                                                                                         ; 32      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|Decoder0~3                                                                                                                                                                                                                                                                                                                               ; 32      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                                                  ; 32      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                                           ; 32      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_src1~17                                                                                                                                                                                                                                                                                                                        ; 32      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                                                   ; 32      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[8]~1                                                                                                                                                                                                                                                                                                                        ; 32      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_logic_op[1]                                                                                                                                                                                                                                                                                                                    ; 32      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                                                                            ; 32      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|length[28]~39                                                                                                                                                                                                                                                                                      ; 31      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|MonDReg[0]~10                                                                                                                                                  ; 31      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:isp_as_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                      ; 31      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[3]                                                                                                                                                                                                                                                                                                                   ; 31      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|bnr_en                                                                                                                                                                                                                                                                                                                                      ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                           ; 30      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:dvp_wch_avalon_master_translator|first_burst_stalled                                                                                                                                                                                                                                                                            ; 30      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:lcd_controller_avalon_master_translator|end_begintransfer                                                                                                                                                                                                                                                                       ; 30      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                                                                                                                                                         ; 30      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[2]                                                                                                                                                                                                                                                                                                                   ; 30      ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]                                                                                                                                                                             ; 30      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en                                                                                                                                                                                                                                                                                                                                       ; 30      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|href_dly[1]                                                                                                                                                                                                                                                                                               ; 29      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_avalon_reg:the_nios2_camera_sdram_lcd_cpu_nios2_avalon_reg|Equal1~0                                                                                                                                               ; 29      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                                                 ; 29      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:dvp_wch_avalon_master_translator|address_register[2]~75                                                                                                                                                                                                                                                                         ; 28      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|as_readdata_r[19]~0                                                                                                                                                                                                                                                                                                                         ; 28      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal25~0                                                                                                                                                                                                                                                                                                                                   ; 28      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal24~1                                                                                                                                                                                                                                                                                                                                   ; 28      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal26~0                                                                                                                                                                                                                                                                                                                                   ; 28      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal23~0                                                                                                                                                                                                                                                                                                                                   ; 28      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal22~0                                                                                                                                                                                                                                                                                                                                   ; 28      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_avalon_reg:the_nios2_camera_sdram_lcd_cpu_nios2_avalon_reg|oci_ienable[23]                                                                                                                                        ; 28      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                                                              ; 28      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_ctrl_logic                                                                                                                                                                                                                                                                                                                     ; 28      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_alu_sub                                                                                                                                                                                                                                                                                                                        ; 28      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[4]                                                                                                                                                                                                                                                                                                                   ; 28      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[5]                                                                                                                                                                                                                                                                                                                   ; 28      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[6]                                                                                                                                                                                                                                                                                                                   ; 28      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[7]                                                                                                                                                                                                                                                                                                                   ; 28      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dgain_href~0                                                                                                                                                                                                                                                                                                             ; 27      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:lcd_controller_avalon_master_translator|address_register[10]~24                                                                                                                                                                                                                                                                 ; 27      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                          ; 27      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|altshift_taps:vsync_dly_rtl_0|shift_taps_jkm:auto_generated|altsyncram_62b1:altsyncram2|ram_block5a1                                                                                                                                                                                                        ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                                                 ; 26      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|odd_pix                                                                                                                                                                                                                                                                                         ; 26      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|odd_line                                                                                                                                                                                                                                                                                        ; 26      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|gamma_href_o~0                                                                                                                                                                                                                                                                                                           ; 26      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|href_dly[3]                                                                                                                                                                                                                                                                                     ; 26      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[3]~0                                                                                                                                                                                                                                                                                                     ; 26      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:dvp_wch_avalon_master_translator|address_register[2]~46                                                                                                                                                                                                                                                                         ; 26      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_addr_router_001:addr_router_001|Equal1~2                                                                                                                                                                                                                                                                                                 ; 26      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_g_o[4]~33                                                                                                                                                                                                                                                                                                            ; 25      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal21~1                                                                                                                                                                                                                                                                                                                                   ; 25      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_rsp_xbar_demux_001:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                                                                                                         ; 25      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                 ; 25      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:isp_as_translator|av_write                                                                                                                                                                                                                                                                                                       ; 25      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:cpu_data_master_translator|uav_write~0                                                                                                                                                                                                                                                                                          ; 25      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_address[13]~44                                                                                                                                                                                                                                                                              ; 24      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|src_data[64]~13                                                                                                                                                                                                                                                                                        ; 24      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_src1~16                                                                                                                                                                                                                                                                                                                        ; 24      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                                                                                                         ; 24      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|refresh_request                                                                                                                                                                                                                                                                                                              ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                               ; 23      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_g_o[1]~38                                                                                                                                                                                                                                                                                                            ; 23      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_g_o[6]~35                                                                                                                                                                                                                                                                                                            ; 23      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_g_o[5]~32                                                                                                                                                                                                                                                                                                            ; 23      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|valid_wrreq~1                                                                                                                                                                                                               ; 23      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                                                ; 23      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                          ; 23      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                                                   ; 23      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[6]                                                                                                                                                                                                                                                                                                                  ; 23      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_g_o[0]~39                                                                                                                                                                                                                                                                                                            ; 22      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_g_o[2]~37                                                                                                                                                                                                                                                                                                            ; 22      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|odd_line                                                                                                                                                                                                                                                                                                  ; 22      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|odd_pix                                                                                                                                                                                                                                                                                                   ; 22      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|av_fill_bit~1                                                                                                                                                                                                                                                                                                                    ; 22      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                                                                                                                                      ; 22      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                                                                                          ; 22      ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|valid_wrreq~0                                                                                                                                                                                             ; 22      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_state.000000001                                                                                                                                                                                                                                                                                                            ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                ; 21      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_g_o[7]~34                                                                                                                                                                                                                                                                                                            ; 21      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                                                                                                         ; 21      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                   ; 21      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:isp_as_translator_avalon_universal_slave_0_agent|m0_read~1                                                                                                                                                                                                                                                                            ; 21      ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en                                                                                                                                                                                                                                                                                                                                       ; 21      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|blc_en                                                                                                                                                                                                                                                                                                                                      ; 21      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_g_o[3]~36                                                                                                                                                                                                                                                                                                            ; 20      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_r_o[4]~20                                                                                                                                                                                                                                                                                                            ; 20      ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en                                                                                                                                                                                                                                                                                                                                        ; 20      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                                                                                                         ; 20      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                                                                          ; 20      ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|valid_rdreq~0                                                                                                                                                                                             ; 20      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                            ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                                ; 19      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_r_o[6]~11                                                                                                                                                                                                                                                                                                            ; 19      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|href_dly[4]                                                                                                                                                                                                                                                                                               ; 19      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                                                                                                         ; 19      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                                                                                          ; 19      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter_002|out_valid~0                                                                                                                                                                                                                                                                                                       ; 19      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                                        ; 19      ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|lcd_rgb_timing_colorbar:a_lcd_rgb_timing|lcd_de                                                                                                                                                                                                                                                                        ; 19      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_r_o[5]~21                                                                                                                                                                                                                                                                                                            ; 18      ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|href_r[2]                                                                                                                                                                                                                                                                                              ; 18      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|valid_rdreq                                                                                                                                                                                                                 ; 18      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck|sr[21]~21                      ; 18      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter_003|out_valid~0                                                                                                                                                                                                                                                                                                       ; 18      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_valid                                                                                                                                                                                                                                                                                                                          ; 18      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[16]                                                                                                                                                                                                                                                                                                                         ; 18      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_rsp_xbar_demux_001:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                                                                                                                         ; 18      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~1                                                                                                                                                                                                                               ; 18      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_read                                                                                                                                                                                                                                                                                                                           ; 18      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|WideOr9~0                                                                                                                                                                                                                                                                                                                    ; 18      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|always5~0                                                                                                                                                                                                                                                                                                                    ; 18      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|init_done                                                                                                                                                                                                                                                                                                                    ; 18      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_r_o[2]~23                                                                                                                                                                                                                                                                                                            ; 17      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_r_o[7]~13                                                                                                                                                                                                                                                                                                            ; 17      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_v[5]~6                                                                                                                                                                                                                                                                                                               ; 17      ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|Decoder0~1                                                                                                                                                                                                                                                                                                                                       ; 17      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                                   ; 17      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                                   ; 17      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                                   ; 17      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                                  ; 17      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                                                                                          ; 17      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                                   ; 17      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                                   ; 17      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                                                                                 ; 17      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                   ; 17      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_b_o[4]~23                                                                                                                                                                                                                                                                                                            ; 16      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_r_o[1]~24                                                                                                                                                                                                                                                                                                            ; 16      ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|lcd_rgb_timing_colorbar:a_lcd_rgb_timing|Equal0~4                                                                                                                                                                                                                                                                      ; 16      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|line_cnt[15]~18                                                                                                                                                                                                                                                                                                                            ; 16      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|always5~0                                                                                                                                                                                                                                                                                                                                  ; 16      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|always4~0                                                                                                                                                                                                                                                                                                                                  ; 16      ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|always4~0                                                                                                                                                                                                                                                                                                ; 16      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_v[6]~8                                                                                                                                                                                                                                                                                                               ; 16      ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|out_r[7]~0                                                                                                                                                                                                                                                                                                                    ; 16      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                              ; 16      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                               ; 16      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck|sr~19                          ; 16      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_rsp_xbar_mux:rsp_xbar_mux|src_payload~0                                                                                                                                                                                                                                                                                                  ; 16      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|LessThan0~4                                                                                                                                                                                                                                                                          ; 16      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_data[2]~0                                                                                                                                                                                                                                                                                                                  ; 16      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_src2_lo~0                                                                                                                                                                                                                                                                                                                      ; 16      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|Equal0~5                                                                                                                                                                                                                                                                             ; 16      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|LessThan1~4                                                                                                                                                                                                                                                                          ; 16      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|waitrequest_reset_override                                                                                                                                                                                                                                                                      ; 16      ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|lcd_rgb_timing_colorbar:a_lcd_rgb_timing|LessThan1~2                                                                                                                                                                                                                                                                   ; 16      ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|lcd_rgb_timing_colorbar:a_lcd_rgb_timing|LessThan0~4                                                                                                                                                                                                                                                                   ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                            ; 15      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_b_o[5]~24                                                                                                                                                                                                                                                                                                            ; 15      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_r_o[0]~25                                                                                                                                                                                                                                                                                                            ; 15      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_r_o[3]~22                                                                                                                                                                                                                                                                                                            ; 15      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|as_readdata[11]~36                                                                                                                                                                                                                                                                                                                         ; 15      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_v[2]~12                                                                                                                                                                                                                                                                                                              ; 15      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_v[0]~11                                                                                                                                                                                                                                                                                                              ; 15      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_b_o[2]~22                                                                                                                                                                                                                                                                                                            ; 15      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_b_o[0]~20                                                                                                                                                                                                                                                                                                            ; 15      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_blc:blc_i0|odd_line                                                                                                                                                                                                                                                                                                  ; 15      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_v[4]~4                                                                                                                                                                                                                                                                                                               ; 15      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_b_o[3]~9                                                                                                                                                                                                                                                                                                             ; 15      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                                                      ; 15      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                                                                                         ; 15      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~2                                                                                                                                                                                                                   ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                                                   ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                                                   ; 14      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_b_o[6]~26                                                                                                                                                                                                                                                                                                            ; 14      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:isp_as_translator|wait_latency_counter[1]~6                                                                                                                                                                                                                                                                                      ; 14      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                                     ; 14      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_v[1]~13                                                                                                                                                                                                                                                                                                              ; 14      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_b_o[1]~19                                                                                                                                                                                                                                                                                                            ; 14      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                     ; 14      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_blc:blc_i0|odd_pix                                                                                                                                                                                                                                                                                                   ; 14      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                     ; 14      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_u[4]~5                                                                                                                                                                                                                                                                                                               ; 14      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_v[7]~10                                                                                                                                                                                                                                                                                                              ; 14      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_v[3]~2                                                                                                                                                                                                                                                                                                               ; 14      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                             ; 14      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                     ; 14      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                     ; 14      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                     ; 14      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[13]                                                                                                                                                                                                                                                                                                                         ; 14      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                     ; 14      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|i_state.011                                                                                                                                                                                                                                                                                                                  ; 14      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:cpu_data_master_translator|read_accepted                                                                                                                                                                                                                                                                                        ; 14      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_state.100000000                                                                                                                                                                                                                                                                                                            ; 14      ;
; nios2_camera_sdram_lcd:sopc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                   ; 14      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][92]~0                                                                                                                                                                                                                                                                  ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                            ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                                                   ; 13      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|ccm_b_o[7]~25                                                                                                                                                                                                                                                                                                            ; 13      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_y[4]~1                                                                                                                                                                                                                                                                                                               ; 13      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_u[5]~7                                                                                                                                                                                                                                                                                                               ; 13      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 13      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck|sr[6]~13                       ; 13      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:isp_as_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                                         ; 13      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|Equal0~4                                                                                                                                                                                                                                                                                                                     ; 13      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|colorbar_en                                                                                                                                                                                                                                                                                                                                ; 13      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[8]~1                                                                                                                                                                                                                                                                                                                  ; 13      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_addr[8]~0                                                                                                                                                                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                                                   ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                           ; 12      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal1~3                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_u[0]~15                                                                                                                                                                                                                                                                                                              ; 12      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[29]~26                                                                                                                                                                                                                                                                                                              ; 12      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_y[6]~4                                                                                                                                                                                                                                                                                                               ; 12      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_y[5]~3                                                                                                                                                                                                                                                                                                               ; 12      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_u[7]~11                                                                                                                                                                                                                                                                                                              ; 12      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_u[3]~3                                                                                                                                                                                                                                                                                                               ; 12      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|sink2_ready                                                                                                                                                                                                                                                                                            ; 12      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|Equal2~5                                                                                                                                                                                                                                                                                                                         ; 12      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|Equal5~0                                                                                                                                                                                                                                                                                           ; 12      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_ctrl_br_cmp                                                                                                                                                                                                                                                                                                                    ; 12      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|i_state.000                                                                                                                                                                                                                                                                                                                  ; 12      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_agent:lcd_controller_avalon_master_translator_avalon_universal_master_0_agent|av_readdatavalid~1                                                                                                                                                                                                                                           ; 12      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|pending                                                                                                                                                                                                                                                                                                                      ; 12      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|nios2_camera_sdram_lcd_sdram_input_efifo_module:the_nios2_camera_sdram_lcd_sdram_input_efifo_module|entries[0]                                                                                                                                                                                                               ; 12      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|pix_cnt[8]                                                                                                                                                                                                                                                                           ; 12      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_u[1]~13                                                                                                                                                                                                                                                                                                              ; 11      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_y[7]~5                                                                                                                                                                                                                                                                                                               ; 11      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|gamma_y_o[0]~4                                                                                                                                                                                                                                                                                                           ; 11      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_u[6]~9                                                                                                                                                                                                                                                                                                               ; 11      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                              ; 11      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal28~0                                                                                                                                                                                                                                                                                                                                   ; 11      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                                                                                                          ; 11      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                        ; 11      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                      ; 11      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                                ; 11      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                                ; 11      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:cpu_data_master_translator|uav_read~0                                                                                                                                                                                                                                                                                           ; 11      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|blc_en~0                                                                                                                                                                                                                                                                                                                                    ; 11      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|i_addr[12]                                                                                                                                                                                                                                                                                                                   ; 11      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|nios2_camera_sdram_lcd_sdram_input_efifo_module:the_nios2_camera_sdram_lcd_sdram_input_efifo_module|entries[1]                                                                                                                                                                                                               ; 11      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|pix_cnt[7]                                                                                                                                                                                                                                                                           ; 11      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[9]                                                                                                                                                                                                                                                                                                                  ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                                                             ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|LessThan1~0                                                                                                                                                                                                                                                                       ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|LessThan1~0                                                                                                                                                                                                                                                                     ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|LessThan1~0                                                                                                                                                                                                                                                           ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_y[2]~11                                                                                                                                                                                                                                                                                                              ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_y[1]~9                                                                                                                                                                                                                                                                                                               ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_y[0]~7                                                                                                                                                                                                                                                                                                               ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw[0]                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw[1]                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_y[3]~0                                                                                                                                                                                                                                                                                                               ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_u[2]~1                                                                                                                                                                                                                                                                                                               ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw[2]                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw[7]                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw[6]                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw[5]                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw[4]                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_raw[3]                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~2                                                                                                                                                                                                                                                                                          ; 10      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                                                                                                          ; 10      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                                                                                       ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|Equal4~10                                                                                                                                                                                                                                                                                          ; 10      ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~4                                                                                                                                                                                                                                                                       ; 10      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                                                                                        ; 10      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                         ; 10      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|Equal132~0                                                                                                                                                                                                                                                                                                                       ; 10      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[1]                                                                                                                                                                                                                      ; 10      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|i_state.010                                                                                                                                                                                                                                                                                                                  ; 10      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[0]                                                                                                                                                                                                                             ; 10      ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[1]                                                                                                                                                                                                                             ; 10      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_addr_router_001:addr_router_001|Equal1~0                                                                                                                                                                                                                                                                                                 ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_vsync                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|pos_r[9]                                                                                                                                                                                                                                                                        ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|pos_r[8]                                                                                                                                                                                                                                                                        ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|pos_r[7]                                                                                                                                                                                                                                                                        ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|pix_cnt[4]                                                                                                                                                                                                                                                                           ; 10      ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_address[1]                                                                                                                                                                                                                                                                                  ; 10      ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[8]                                                                                                                                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                                             ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal5~2                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal4~3                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal9~2                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal8~3                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal12~3                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal13~2                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|dvp_href                                                                                                                                                                                                                                                                             ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_href                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal16~0                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal17~0                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal20~2                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal3~0                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal2~0                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal7~0                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal6~0                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal11~0                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal10~0                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal15~0                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal14~0                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal19~0                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal18~0                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a3                                                                                                                                                                                      ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|burst_begin~14                                                                                                                                                                                                                                                                                     ; 9       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_ctrl_break                                                                                                                                                                                                                                                                                                                     ; 9       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                                                                                                          ; 9       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_ctrl_jmp_direct                                                                                                                                                                                                                                                                                                                ; 9       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                                                                                                                ; 9       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_demux:cmd_xbar_demux|src1_valid~0                                                                                                                                                                                                                                                                                               ; 9       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                           ; 9       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                                                                                  ; 9       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                                                                                          ; 9       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:dvp_vi_as_translator_avalon_universal_slave_0_agent|m0_read~2                                                                                                                                                                                                                                                                         ; 9       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[50]                                                                                                                                                                                                                              ; 9       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|i_state.101                                                                                                                                                                                                                                                                                                                  ; 9       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:vip_as_translator_avalon_universal_slave_0_agent|m0_read~2                                                                                                                                                                                                                                                                            ; 9       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:isp_as_translator_avalon_universal_slave_0_agent|m0_read~0                                                                                                                                                                                                                                                                            ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a5                                                                                                                                                                    ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                                                                                                                                                                    ; 9       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_state.010000000                                                                                                                                                                                                                                                                                                            ; 9       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_state.000000100                                                                                                                                                                                                                                                                                                            ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|pix_cnt[3]                                                                                                                                                                                                                                                                           ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|pix_cnt[6]                                                                                                                                                                                                                                                                           ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|pix_cnt[5]                                                                                                                                                                                                                                                                           ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|pix_cnt[9]                                                                                                                                                                                                                                                                           ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_address[2]                                                                                                                                                                                                                                                                                  ; 9       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|address[1]                                                                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                                                             ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|LessThan0~2                                                                                                                                                                                                                                                                       ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|pos[6]~6                                                                                                                                                                                                                                                                        ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|pos[5]~5                                                                                                                                                                                                                                                                        ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|pos[4]~4                                                                                                                                                                                                                                                                        ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|pos[3]~3                                                                                                                                                                                                                                                                        ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|pos[2]~2                                                                                                                                                                                                                                                                        ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|pos[1]~1                                                                                                                                                                                                                                                                        ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|pos[0]~0                                                                                                                                                                                                                                                                        ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|LessThan0~2                                                                                                                                                                                                                                                                     ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|LessThan0~2                                                                                                                                                                                                                                                           ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|LessThan0~0                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_r_1~0                                                                                                                                                                                                                                                                                                ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_g_1~0                                                                                                                                                                                                                                                                                                ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|g_now[5]~18                                                                                                                                                                                                                                                                                     ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|LessThan1~0                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_blc:blc_i0|raw_now[2]~1                                                                                                                                                                                                                                                                                              ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|raw_data[7]                                                                                                                                                                                                                                                                          ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|LessThan2~0                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_b_1~0                                                                                                                                                                                                                                                                                                ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                                                                                      ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_br[7]~0                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_bg[7]~0                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_max[0]~0                                                                                                                                                                                                                                                                                                                           ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|blc_b[7]~0                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|blc_gb[7]~0                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|blc_gr[7]~0                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|blc_r[7]~0                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|dgain[0]~0                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|wb_rgain[7]~0                                                                                                                                                                                                                                                                                                                               ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|wb_ggain[7]~0                                                                                                                                                                                                                                                                                                                               ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|wb_bgain[7]~0                                                                                                                                                                                                                                                                                                                               ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_rg[7]~0                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_rr[7]~0                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_rb[0]~0                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_gr[7]~0                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_gb[7]~0                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_gg[7]~0                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ccm_bb[7]~0                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_min[0]~0                                                                                                                                                                                                                                                                                                                           ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a0                                                                                                                                                                                      ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a1                                                                                                                                                                                      ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a6                                                                                                                                                                                      ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a4                                                                                                                                                                                      ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                            ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                             ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~0                                                                                                                                                                                                                                                                                          ; 8       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_burstwrap_reg[0]                                                                                                                                                                                                                         ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                            ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|av_ld_byte0_data[6]~0                                                                                                                                                                                                                                                                                                            ; 8       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                          ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_ctrl_retaddr~0                                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                   ; 8       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[1]                                                                                                                                                                                                                          ; 8       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[0]                                                                                                                                                                                                                      ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|i_count[1]                                                                                                                                                                                                                                                                                                                   ; 8       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                      ; 8       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                                                                                                                  ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|i_read                                                                                                                                                                                                                                                                                                                           ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                                                                       ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                                        ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio|always2~0                                                                                                                                                                                                                                                                                                                        ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio|always1~0                                                                                                                                                                                                                                                                                                                        ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|comb~0                                                                                                                                                                                                                                                                                                                       ; 8       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                                                                                                ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_test_bench:the_nios2_camera_sdram_lcd_cpu_test_bench|d_write                                                                                                                                                                                                                                          ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_addr_router_001:addr_router_001|Equal4~1                                                                                                                                                                                                                                                                                                 ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a6                                                                                                                                                                    ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a3                                                                                                                                                                    ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a1                                                                                                                                                                    ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_state.000001000                                                                                                                                                                                                                                                                                                            ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|y_data[13]                                                                                                                                                                                                                                                                                                  ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|y_data[11]                                                                                                                                                                                                                                                                                                  ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|y_data[10]                                                                                                                                                                                                                                                                                                  ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_r[16]                                                                                                                                                                                                                                                                                                ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_g[16]                                                                                                                                                                                                                                                                                                ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_b[16]                                                                                                                                                                                                                                                                                                ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|pix_cnt[0]                                                                                                                                                                                                                                                                           ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|pix_cnt[10]                                                                                                                                                                                                                                                                          ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|address[2]                                                                                                                                                                                                                                                                       ; 8       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|length[3]                                                                                                                                                                                                                                                                                          ; 8       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[7]                                                                                                                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                                       ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                                       ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|LessThan0~1                                                                                                                                                                                                                                                                       ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|LessThan0~1                                                                                                                                                                                                                                                                     ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|LessThan0~1                                                                                                                                                                                                                                                           ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a5                                                                                                                                                                                      ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a2                                                                                                                                                                                      ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a8                                                                                                                                                                                      ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a7                                                                                                                                                                                      ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a5                                                                                                                                                                                      ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                                                                                                                                                                                      ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                  ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[10]                                                                                                                                                                                                                                                                                                                  ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                  ; 7       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[64]                                                                                                                                                                                                                              ; 7       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:sysid_control_slave_translator|av_readdata_pre[30]                                                                                                                                                                                                                                                                               ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|sink3_ready                                                                                                                                                                                                                                                                                            ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                                                                 ; 7       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[58]~2                                                                                                                                                                                                                           ; 7       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[59]~1                                                                                                                                                                                                                           ; 7       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[57]~0                                                                                                                                                                                                                           ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|i_count[2]                                                                                                                                                                                                                                                                                                                   ; 7       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:pll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                            ; 7       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:pll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                              ; 7       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|wait_latency_counter[1]~0                                                                                                                                                                                                                                                                       ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                                                                                                                                        ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_demux_001:cmd_xbar_demux_001|sink_ready~0                                                                                                                                                                                                                                                                                       ; 7       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:vip_as_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                      ; 7       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                        ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a5                                                                                                                                                                    ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a2                                                                                                                                                                    ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a1                                                                                                                                                                    ; 7       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[73]                                                                                                                                                                                                                              ; 7       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~2                                                                                                                                                                                                                                                                         ; 7       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[74]                                                                                                                                                                                                                              ; 7       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:lcd_controller_avalon_slave_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                                                                                                                                                                                      ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_oci_debug:the_nios2_camera_sdram_lcd_cpu_nios2_oci_debug|resetrequest                                                                                                                                             ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_count[1]                                                                                                                                                                                                                                                                                                                   ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_camera_sdram_lcd_cpu_jtag_debug_module_phy|virtual_state_cdr                                            ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|Decoder0~0                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_addr_router_001:addr_router_001|Equal2~0                                                                                                                                                                                                                                                                                                 ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                   ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                   ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                   ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                   ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                   ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                  ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                   ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                   ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                   ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                   ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                   ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                  ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                  ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                  ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                  ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a8                                                                                                                                                                    ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a7                                                                                                                                                                    ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a4                                                                                                                                                                    ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a0                                                                                                                                                                    ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                  ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|f_pop                                                                                                                                                                                                                                                                                                                        ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|nios2_camera_sdram_lcd_sdram_input_efifo_module:the_nios2_camera_sdram_lcd_sdram_input_efifo_module|Equal1~0                                                                                                                                                                                                                 ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                                     ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                                     ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|MonAReg[2]                                                                                                                                                     ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|line_cnt[0]                                                                                                                                                                                                                                                                          ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|length[2]                                                                                                                                                                                                                                                                                          ; 7       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|length[1]                                                                                                                                                                                                                                                                                          ; 7       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[11]                                                                                                                                                                                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                                            ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                                                                   ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                     ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|f_select                                                                                                                                                                                                                                                                                                                     ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_b_o[0]~15                                                                                                                                                                                                                                                                                                             ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_b_o[1]~13                                                                                                                                                                                                                                                                                                             ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_b_o[2]~11                                                                                                                                                                                                                                                                                                             ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_g_o[0]~15                                                                                                                                                                                                                                                                                                             ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_g_o[1]~13                                                                                                                                                                                                                                                                                                             ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_r_o[2]~15                                                                                                                                                                                                                                                                                                             ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_r_o[1]~13                                                                                                                                                                                                                                                                                                             ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_r_o[0]~11                                                                                                                                                                                                                                                                                                             ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a6                                                                                                                                                                                      ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a3                                                                                                                                                                                      ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a0                                                                                                                                                                                      ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|pix_cnt[0]                                                                                                                                                                                                                                                                                               ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[29]~27                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_r_o[7]~9                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_r_o[6]~7                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_r_o[5]~5                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_r_o[3]~1                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_g_o[7]~11                                                                                                                                                                                                                                                                                                             ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_g_o[6]~9                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_g_o[5]~7                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_g_o[4]~5                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_g_o[3]~3                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_g_o[2]~1                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_b_o[7]~9                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_b_o[6]~7                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_b_o[5]~5                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_b_o[4]~3                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_b_o[3]~1                                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|line_cnt[0]                                                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                     ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                                      ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                 ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[9]                                                                                                                                                                                                                                                                                                                   ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|Equal0~0                                                                                                                                                       ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_ctrl_b_is_dst~1                                                                                                                                                                                                                                                                                                                ; 6       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                                                                                                                                               ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_burstcount[1]                                                                                                                                                                                                                                                                               ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_burstcount[2]                                                                                                                                                                                                                                                                               ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|master_burstcount[0]~7                                                                                                                                                                                                                                                           ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_valid                                                                                                                                                                                                                                                                                                                          ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                                                                                 ; 6       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~3                                                                                                                                                                                                                                                                 ; 6       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[0]                                                                                                                                                                                                                          ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|master_burstcount[1]~6                                                                                                                                                                                                                                                           ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|Equal4~8                                                                                                                                                                                                                                                                                           ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|Equal4~4                                                                                                                                                                                                                                                                                           ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_count[0]                                                                                                                                                                                                                                                                                                                   ; 6       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:pll_pll_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                               ; 6       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:cpu_instruction_master_translator|read_accepted                                                                                                                                                                                                                                                                                 ; 6       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:vip_as_translator|read_latency_shift_reg~0                                                                                                                                                                                                                                                                                       ; 6       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:dvp_vi_as_translator|read_latency_shift_reg~0                                                                                                                                                                                                                                                                                    ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_pclk                                                                                                                                                                                                                                                                                                                                   ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a6                                                                                                                                                                    ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a3                                                                                                                                                                    ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a0                                                                                                                                                                    ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal0~5                                                                                                                                                                                                                                                                                                                                    ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_count[2]                                                                                                                                                                                                                                                                                                                   ; 6       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:cpu_data_master_translator|write_accepted                                                                                                                                                                                                                                                                                       ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal0~3                                                                                                                                                                                                                                                                                                                                    ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[8]                                                                                                                                                                                                                                                                                                                   ; 6       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                   ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|za_valid                                                                                                                                                                                                                                                                                                                     ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|yuv2rgb_vsync_o~0                                                                                                                                                                                                                                                                                                             ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|pos_r[9]                                                                                                                                                                                                                                                                          ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|pos_r[8]                                                                                                                                                                                                                                                                          ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|pos_r[7]                                                                                                                                                                                                                                                                          ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|pos_r[9]                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|pos_r[8]                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|pos_r[7]                                                                                                                                                                                                                                                              ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|YOUT[19]                                                                                                                                                                                                                                                                                               ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|YOUT[9]                                                                                                                                                                                                                                                                                                ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|YOUT[8]                                                                                                                                                                                                                                                                                                ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|burst_counter[0]                                                                                                                                                                                                                                                                                   ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|line_cnt[8]                                                                                                                                                                                                                                                                          ; 6       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[10]                                                                                                                                                                                                                                                                                                                 ; 6       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|lcd_rgb_timing_colorbar:a_lcd_rgb_timing|pix_cnt[3]                                                                                                                                                                                                                                                                    ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~12                                                                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                                       ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|src_data[51]~46                                                                                                                                                                                                                                                                                        ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a8                                                                                                                                                                                      ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a7                                                                                                                                                                                      ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a4                                                                                                                                                                                      ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a1                                                                                                                                                                                      ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|pix_cnt[1]                                                                                                                                                                                                                                                                                               ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|wb_r_o[4]~9                                                                                                                                                                                                                                                                                                              ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_r_o[4]~3                                                                                                                                                                                                                                                                                                              ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|line_cnt[1]                                                                                                                                                                                                                                                                                              ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_en                                                                                                                                                                                                                                                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                            ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_avalon_reg:the_nios2_camera_sdram_lcd_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                        ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[23]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[22]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[21]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[20]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[19]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[18]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[17]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[16]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[15]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[14]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[13]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[12]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[11]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_avalon_reg:the_nios2_camera_sdram_lcd_cpu_nios2_avalon_reg|Equal0~2                                                                                                                                               ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|Equal101~5                                                                                                                                                                                                                                                                                                                       ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_dst_regnum[0]~1                                                                                                                                                                                                                                                                                                                ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|first_short_burst_enable                                                                                                                                                                                                                                                                           ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_arith_result[1]~5                                                                                                                                                                                                                                                                                                              ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_arith_result[0]~4                                                                                                                                                                                                                                                                                                              ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|WideOr6~0                                                                                                                                                                                                                                                                                                                    ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                                                       ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                                                      ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_uncompressed_read                                                                                                                                                                                                                         ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                                                                         ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_burstcount[0]                                                                                                                                                                                                                                                                               ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|dvp_raw_timing_colorbar:dvp_colorbar_timing_generator|Equal0~2                                                                                                                                                                                                                                                                             ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                                                                                                                                                   ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[1]                                                                                                                                                                                                                   ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|src_payload~4                                                                                                                                                                                                                                                                                          ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|master_burstcount[2]~4                                                                                                                                                                                                                                                           ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|jdo[35]                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dgain_vsync~0                                                                                                                                                                                                                                                                                                            ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_addr_router:addr_router|Equal0~4                                                                                                                                                                                                                                                                                                         ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:dvp_wch_avalon_slave_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                          ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:dvp_wch_avalon_slave_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                                                                                                                                                                                             ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:dvp_wch_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                       ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                                                                                                                                                                                              ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:isp_as_translator|read_latency_shift_reg~0                                                                                                                                                                                                                                                                                       ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                                        ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                                                        ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a8                                                                                                                                                                    ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a7                                                                                                                                                                    ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a4                                                                                                                                                                    ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:lcd_controller_avalon_slave_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                   ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|comb~1                                                                                                                                                                                                                                                                                                                       ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                                                                                                                                                           ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0                                                                                                                                                                                                                                                                            ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|wire_pfdena_reg_ena~0                                                                                                                                                                                                                                                                                                            ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:pll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                              ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:isp_as_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                        ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio|data_dir[3]                                                                                                                                                                                                                                                                                                                      ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pio:pio|data_out[3]                                                                                                                                                                                                                                                                                                                      ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|wrptr_g[6]                                                                                                                                                                                                ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|wrptr_g[3]                                                                                                                                                                                                ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|Selector38~2                                                                                                                                                                                                                                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_state.000100000                                                                                                                                                                                                                                                                                                            ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|pending~10                                                                                                                                                                                                                                                                                                                   ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|active_cs_n                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|out_vsync~1                                                                                                                                                                                                                                                                                                              ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|prev_vsync                                                                                                                                                                                                                                                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|XOUT[19]                                                                                                                                                                                                                                                                                               ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|XOUT[9]                                                                                                                                                                                                                                                                                                ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|XOUT[8]                                                                                                                                                                                                                                                                                                ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|ZOUT[19]                                                                                                                                                                                                                                                                                               ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|ZOUT[9]                                                                                                                                                                                                                                                                                                ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_yuv2rgb:yuv2rgb_i0|ZOUT[8]                                                                                                                                                                                                                                                                                                ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[31]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[30]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[29]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[28]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[27]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[26]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[25]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|d_writedata[24]                                                                                                                                                                                                                                                                                                                  ; 5       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:dvp_wch_avalon_master_translator|burstcount_register[1]                                                                                                                                                                                                                                                                         ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|burst_counter[1]                                                                                                                                                                                                                                                                                   ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|length[2]                                                                                                                                                                                                                                                                        ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                     ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                                        ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                                        ; 5       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_alu_result[14]                                                                                                                                                                                                                                                                                                                 ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|lcd_rgb_timing_colorbar:a_lcd_rgb_timing|pix_cnt[5]                                                                                                                                                                                                                                                                    ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|lcd_rgb_timing_colorbar:a_lcd_rgb_timing|pix_cnt[4]                                                                                                                                                                                                                                                                    ; 5       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|lcd_rgb_timing_colorbar:a_lcd_rgb_timing|pix_cnt[2]                                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~20                                                                                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~5                                                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                                                            ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|as_readdata[0]~2                                                                                                                                                                                                                                                                                                                                 ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|hist_equ_en~3                                                                                                                                                                                                                                                                                                                                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|pos[6]~6                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|pos[5]~5                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|pos[4]~4                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|pos[3]~3                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|pos[2]~2                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|pos[1]~1                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|pos[0]~0                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|pos[6]~6                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|pos[5]~5                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|pos[4]~4                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|pos[3]~3                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|pos[2]~2                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|pos[1]~1                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|pos[0]~0                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|wb_r_o[5]~13                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|_~3                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|_~2                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|parity9                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p22[0]                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p22[1]                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|wb_b_o[0]~12                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|pix_cnt[3]~0                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dgain_raw_o[1]~14                                                                                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dgain_raw_o[0]~12                                                                                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p22[2]                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p22[7]                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p22[6]                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p22[5]                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p22[4]                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|p22[3]                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|u_g[0]                                                                                                                                                                                                                                                                                                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_csc:csc_i0|u_r[0]                                                                                                                                                                                                                                                                                                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|pix_cnt[2]                                                                                                                                                                                                                                                                                               ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|line_cnt[1]~2                                                                                                                                                                                                                                                                                            ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|line_cnt[1]~0                                                                                                                                                                                                                                                                                            ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_scale[0]~1                                                                                                                                                                                                                                                                                                                                ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_677:rdptr_g1p|_~2                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_677:rdptr_g1p|_~0                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dgain_raw_o[2]~10                                                                                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dgain_raw_o[7]~8                                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dgain_raw_o[6]~6                                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dgain_raw_o[5]~4                                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dgain_raw_o[4]~2                                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dgain_raw_o[3]~0                                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|yuv2rgb_href_o~0                                                                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|prev_href                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|line_cnt[2]                                                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_max[2]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_min[2]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_max[1]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_min[1]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_max[3]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_min[3]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_max[4]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_min[4]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_max[5]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_min[5]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_max[6]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_min[6]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_max[7]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_min[7]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_ae_en                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_max[0]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal4~2                                                                                                                                                                                                                                                                                                                                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal8~2                                                                                                                                                                                                                                                                                                                                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal12~2                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|stat_awb_min[0]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal20~1                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a9                                                                                                                                                                                      ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a10                                                                                                                                                                                     ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal27~0                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal21~0                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_gray2bin_7ib:rdptr_g_gray2bin|xor4                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_gray2bin_7ib:rdptr_g_gray2bin|xor7                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_gray2bin_7ib:rs_dgwp_gray2bin|xor4                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_gray2bin_7ib:rs_dgwp_gray2bin|xor7                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                                     ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|readdata[3]~1                                                                                                                                                                                                                                      ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux:cmd_xbar_mux|src_data[38]                                                                                                                                                                                                                                                                                                   ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_gray2bin_7ib:ws_dgrp_gray2bin|xor4                                                                                                                                                                      ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_gray2bin_7ib:wrptr_g_gray2bin|xor4                                                                                                                                                                      ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_gray2bin_7ib:ws_dgrp_gray2bin|xor7                                                                                                                                                                      ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_gray2bin_7ib:wrptr_g_gray2bin|xor7                                                                                                                                                                      ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|i_count[0]                                                                                                                                                                                                                                                                                                                   ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:pll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                            ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                   ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_IDLE                                                                                                                                                                                                                                ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:dvp_wch_avalon_master_translator|burstcount_register[2]                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:dvp_wch_avalon_master_translator|burstcount_register[3]                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                                                                 ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:dvp_wch_avalon_slave_translator|wait_latency_counter[0]~0                                                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[0]~0                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[20]                                                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[19]                                                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_ctrl_shift_logical~0                                                                                                                                                                                                                                                                                                           ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|R_ctrl_br_nxt~0                                                                                                                                                                                                                                                                                                                  ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[17]                                                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|D_iw[18]                                                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|Equal2~4                                                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|Equal2~3                                                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|Equal2~0                                                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                                                     ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_2lc:wrptr_g1p|cntr_cout[5]~0                                                                                                                                                                ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_2lc:wrptr_g1p|parity9                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:lcd_controller_avalon_slave_translator|wait_latency_counter[0]~0                                                                                                                                                                                                                                                                 ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|F_pc[3]                                                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter_001|address_reg[1]                                                                                                                                                                                                                                                                                                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:dvp_wch_avalon_master_translator|end_begintransfer                                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:lcd_controller_avalon_master_translator|uav_burstcount[2]~1                                                                                                                                                                                                                                                                     ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_master_translator:lcd_controller_avalon_master_translator|uav_burstcount[3]~0                                                                                                                                                                                                                                                                     ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|Equal0~8                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|Equal0~4                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|ir[0]                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|ir[1]                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_sysclk|enable_action_strobe     ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:pll_pll_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                                                                                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                                                                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:pll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][109]                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[71]                                                                                                                                                                                                                                                   ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:pll_pll_slave_translator|waitrequest_reset_override                                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_camera_sdram_lcd_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                 ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios2_camera_sdram_lcd_cpu_jtag_debug_module_phy|virtual_state_uir~0                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|blc_vsync_o~0                                                                                                                                                                                                                                                                                                            ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_width_adapter:width_adapter_001|count[0]                                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                                                                                                                                                                                            ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|F_pc[9]                                                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|F_pc[12]                                                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:dvp_wch_avalon_slave_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_addr_router_001:addr_router_001|Equal5~0                                                                                                                                                                                                                                                                                                 ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                           ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                                                                                                                            ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                                                                           ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_src2[0]                                                                                                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_src2[1]                                                                                                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_src2[2]                                                                                                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_src2[3]                                                                                                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|E_src2[4]                                                                                                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|int_mask_frame_done~0                                                                                                                                                                                                                                                                                                                      ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:dvp_vi_as_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                     ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                     ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_677:rdptr_g1p|cntr_cout[5]~0                                                                                                                                                                ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_677:rdptr_g1p|parity6                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][57]                                                                                                                                                                                                                                                                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                                                                     ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                                                                                                     ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1]                                                                                                                                                                                                     ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:lcd_controller_avalon_slave_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                                   ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|i_state.111                                                                                                                                                                                                                                                                                                                  ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|i_state.001                                                                                                                                                                                                                                                                                                                  ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|LessThan1~0                                                                                                                                                                                                                                                                                                                  ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|Selector30~2                                                                                                                                                                                                                                                                                                                 ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                                                                               ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_scale[0]~0                                                                                                                                                                                                                                                                                                                                ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:vip_as_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_merlin_slave_translator:isp_as_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_addr_router_001:addr_router_001|src_channel[6]~4                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_addr_router_001:addr_router_001|src_channel[6]~2                                                                                                                                                                                                                                                                                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:isp_as_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                     ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_addr_router_001:addr_router_001|Equal0~3                                                                                                                                                                                                                                                                                                 ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal1~2                                                                                                                                                                                                                                                                                                                                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|Equal0~4                                                                                                                                                                                                                                                                                                                                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a10                                                                                                                                                                   ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a9                                                                                                                                                                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|wrptr_g[8]                                                                                                                                                                                                ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|wrptr_g[5]                                                                                                                                                                                                ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|wrptr_g[2]                                                                                                                                                                                                ; 4       ;
; nios2_camera_sdram_lcd:sopc|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][91]                                                                                                                                                                                                                                                                    ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                   ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|nios2_camera_sdram_lcd_sdram_input_efifo_module:the_nios2_camera_sdram_lcd_sdram_input_efifo_module|rd_data[42]~1                                                                                                                                                                                                            ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|m_next.010000000                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_vsync_o~2                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|dm_vsync_o~0                                                                                                                                                                                                                                                                                                             ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|pos_r[6]                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|pos_r[5]                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|pos_r[6]                                                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|pos_r[5]                                                                                                                                                                                                                                                                        ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|pos_r[6]                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|pos_r[5]                                                                                                                                                                                                                                                              ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_wrapper|nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck:the_nios2_camera_sdram_lcd_cpu_jtag_debug_module_tck|sr[31]                         ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|address[9]                                                                                                                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|F_pc[7]                                                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_address[9]                                                                                                                                                                                                                                                                                  ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|address[8]                                                                                                                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|F_pc[6]                                                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_address[8]                                                                                                                                                                                                                                                                                  ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|address[7]                                                                                                                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|F_pc[5]                                                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_address[7]                                                                                                                                                                                                                                                                                  ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|address[6]                                                                                                                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|F_pc[4]                                                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_address[6]                                                                                                                                                                                                                                                                                  ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|address[5]                                                                                                                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_address[5]                                                                                                                                                                                                                                                                                  ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|address[4]                                                                                                                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|F_pc[2]                                                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_address[4]                                                                                                                                                                                                                                                                                  ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|address[3]                                                                                                                                                                                                                                                                       ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|F_pc[1]                                                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_address[3]                                                                                                                                                                                                                                                                                  ; 4       ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|F_pc[0]                                                                                                                                                                                                                                                                                                                          ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|address[22]                                                                                                                                                                                                                                                                      ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_address[22]                                                                                                                                                                                                                                                                                 ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|address[23]                                                                                                                                                                                                                                                                      ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|master_address[23]                                                                                                                                                                                                                                                                                 ; 4       ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|address[20]                                                                                                                                                                                                                                                                      ; 4       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------------------------+--------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                             ; Location                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------------------------+--------------------------------+
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None                                                            ; M9K_X15_Y12_N0, M9K_X15_Y11_N0 ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[0].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 959          ; 8            ; 959          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 7672  ; 959                         ; 8                           ; 959                         ; 8                           ; 7672                ; 2    ; None                                                            ; M9K_X27_Y5_N0, M9K_X27_Y4_N0   ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 959          ; 8            ; 959          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 7672  ; 959                         ; 8                           ; 959                         ; 8                           ; 7672                ; 1    ; None                                                            ; M9K_X27_Y5_N0                  ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[2].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 959          ; 8            ; 959          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 7672  ; 959                         ; 8                           ; 959                         ; 8                           ; 7672                ; 2    ; None                                                            ; M9K_X27_Y4_N0, M9K_X27_Y2_N0   ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_bnr:bnr_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[3].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 959          ; 8            ; 959          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 7672  ; 959                         ; 8                           ; 959                         ; 8                           ; 7672                ; 1    ; None                                                            ; M9K_X27_Y3_N0                  ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[0].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 959          ; 8            ; 959          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 7672  ; 959                         ; 8                           ; 959                         ; 8                           ; 7672                ; 1    ; None                                                            ; M9K_X15_Y5_N0                  ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_demosaic:demosaic_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 959          ; 8            ; 959          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 7672  ; 959                         ; 8                           ; 959                         ; 8                           ; 7672                ; 1    ; None                                                            ; M9K_X15_Y4_N0                  ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|altshift_taps:vsync_dly_rtl_0|shift_taps_jkm:auto_generated|altsyncram_62b1:altsyncram2|ALTSYNCRAM                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 18           ; 4            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 72    ; 4                           ; 18                          ; 4                           ; 18                          ; 72                  ; 1    ; None                                                            ; M9K_X15_Y8_N0                  ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[0].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 959          ; 8            ; 959          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 7672  ; 959                         ; 8                           ; 959                         ; 8                           ; 7672                ; 1    ; None                                                            ; M9K_X15_Y6_N0                  ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ee:ee_i0|shift_register:linebuffer|simple_dp_ram:gen_ram_inst[1].u_ram|altsyncram:mem_rtl_0|altsyncram_6td1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 959          ; 8            ; 959          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 7672  ; 959                         ; 8                           ; 959                         ; 8                           ; 7672                ; 1    ; None                                                            ; M9K_X15_Y3_N0                  ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_gamma:gamma_i0|isp_gamma_lut_y:lut_y|altsyncram:Ram0_rtl_0|altsyncram_3991:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                               ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; db/nios2_camera_sdram_lcd.rom0_isp_gamma_lut_y_c1da21f8.hdl.mif ; M9K_X15_Y7_N0                  ;
; nios2_camera_sdram_lcd:sopc|avalon_lcd_rgb_controller:lcd_controller|burst_read_master:a_burst_read_master|dcfifo_mixed_widths:the_master_to_user_fifo|dcfifo_eck1:auto_generated|altsyncram_5f11:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None                                                            ; M9K_X15_Y19_N0, M9K_X15_Y20_N0 ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|nios2_camera_sdram_lcd_cpu_ociram_lpm_dram_bdp_component_module:nios2_camera_sdram_lcd_cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_9e92:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; nios2_camera_sdram_lcd_cpu_ociram_default_contents.mif          ; M9K_X15_Y14_N0, M9K_X15_Y15_N0 ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_register_bank_a_module:nios2_camera_sdram_lcd_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_sjh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; nios2_camera_sdram_lcd_cpu_rf_ram_a.mif                         ; M9K_X27_Y12_N0                 ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_register_bank_b_module:nios2_camera_sdram_lcd_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_tjh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; nios2_camera_sdram_lcd_cpu_rf_ram_b.mif                         ; M9K_X27_Y13_N0                 ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_r:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                            ; M9K_X27_Y8_N0                  ;
; nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_jtag_uart:jtag_uart|nios2_camera_sdram_lcd_jtag_uart_scfifo_w:the_nios2_camera_sdram_lcd_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                            ; M9K_X27_Y7_N0                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------------------------+--------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_register_bank_b_module:nios2_camera_sdram_lcd_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_tjh1:auto_generated|ALTSYNCRAM          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;8;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;16;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;24;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_register_bank_a_module:nios2_camera_sdram_lcd_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_sjh1:auto_generated|ALTSYNCRAM          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;8;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;16;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;24;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_ocimem:the_nios2_camera_sdram_lcd_cpu_nios2_ocimem|nios2_camera_sdram_lcd_cpu_ociram_lpm_dram_bdp_component_module:nios2_camera_sdram_lcd_cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_9e92:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000100000) (40) (32) (20)    ;(00000000000000000001101000011010) (15032) (6682) (1A1A)   ;(00000000000001000000000000000000) (1000000) (262144) (40000)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00100000000000000000000000000000) (-294967296) (536870912) (20000000)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000001100101110000000111010) (14560072) (3334202) (32E03A)    ;(11001000000000000110000000111010) (1812216886) (-939499462) (-3-7-15-15-9-15-12-6)   ;(00000000000000000000000000000110) (6) (6) (06)   ;(00000000001111111111110000000110) (17776006) (4193286) (3FFC06)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;16;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;24;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;32;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;40;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;48;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;56;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;64;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;72;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;80;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;88;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;96;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;104;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;112;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;120;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;128;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;136;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;144;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;152;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;160;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;168;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;176;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;184;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;192;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;200;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;208;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;216;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;224;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;232;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;240;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;
;248;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)    ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;(00000000001111011010000000111010) (17320072) (4038714) (3DA03A)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |nios2_camera_sdram_lcd_top|nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_gamma:gamma_i0|isp_gamma_lut_y:lut_y|altsyncram:Ram0_rtl_0|altsyncram_3991:auto_generated|ALTSYNCRAM                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000101) (5) (5) (05)   ;(00001001) (11) (9) (09)   ;(00001011) (13) (11) (0B)   ;(00001110) (16) (14) (0E)   ;(00010000) (20) (16) (10)   ;(00010011) (23) (19) (13)   ;(00010101) (25) (21) (15)   ;
;8;(00010111) (27) (23) (17)    ;(00011001) (31) (25) (19)   ;(00011010) (32) (26) (1A)   ;(00011100) (34) (28) (1C)   ;(00011110) (36) (30) (1E)   ;(00100000) (40) (32) (20)   ;(00100001) (41) (33) (21)   ;(00100011) (43) (35) (23)   ;
;16;(00100101) (45) (37) (25)    ;(00100110) (46) (38) (26)   ;(00101000) (50) (40) (28)   ;(00101001) (51) (41) (29)   ;(00101011) (53) (43) (2B)   ;(00101100) (54) (44) (2C)   ;(00101110) (56) (46) (2E)   ;(00101111) (57) (47) (2F)   ;
;24;(00110001) (61) (49) (31)    ;(00110010) (62) (50) (32)   ;(00110100) (64) (52) (34)   ;(00110101) (65) (53) (35)   ;(00110110) (66) (54) (36)   ;(00111000) (70) (56) (38)   ;(00111001) (71) (57) (39)   ;(00111010) (72) (58) (3A)   ;
;32;(00111100) (74) (60) (3C)    ;(00111101) (75) (61) (3D)   ;(00111110) (76) (62) (3E)   ;(01000000) (100) (64) (40)   ;(01000001) (101) (65) (41)   ;(01000010) (102) (66) (42)   ;(01000011) (103) (67) (43)   ;(01000101) (105) (69) (45)   ;
;40;(01000110) (106) (70) (46)    ;(01000111) (107) (71) (47)   ;(01001000) (110) (72) (48)   ;(01001001) (111) (73) (49)   ;(01001011) (113) (75) (4B)   ;(01001100) (114) (76) (4C)   ;(01001101) (115) (77) (4D)   ;(01001110) (116) (78) (4E)   ;
;48;(01001111) (117) (79) (4F)    ;(01010000) (120) (80) (50)   ;(01010010) (122) (82) (52)   ;(01010011) (123) (83) (53)   ;(01010100) (124) (84) (54)   ;(01010101) (125) (85) (55)   ;(01010110) (126) (86) (56)   ;(01010111) (127) (87) (57)   ;
;56;(01011000) (130) (88) (58)    ;(01011001) (131) (89) (59)   ;(01011011) (133) (91) (5B)   ;(01011100) (134) (92) (5C)   ;(01011101) (135) (93) (5D)   ;(01011110) (136) (94) (5E)   ;(01011111) (137) (95) (5F)   ;(01100000) (140) (96) (60)   ;
;64;(01100001) (141) (97) (61)    ;(01100010) (142) (98) (62)   ;(01100011) (143) (99) (63)   ;(01100100) (144) (100) (64)   ;(01100101) (145) (101) (65)   ;(01100110) (146) (102) (66)   ;(01100111) (147) (103) (67)   ;(01101000) (150) (104) (68)   ;
;72;(01101001) (151) (105) (69)    ;(01101010) (152) (106) (6A)   ;(01101011) (153) (107) (6B)   ;(01101100) (154) (108) (6C)   ;(01101101) (155) (109) (6D)   ;(01101110) (156) (110) (6E)   ;(01101111) (157) (111) (6F)   ;(01110000) (160) (112) (70)   ;
;80;(01110001) (161) (113) (71)    ;(01110010) (162) (114) (72)   ;(01110011) (163) (115) (73)   ;(01110100) (164) (116) (74)   ;(01110101) (165) (117) (75)   ;(01110110) (166) (118) (76)   ;(01110111) (167) (119) (77)   ;(01111000) (170) (120) (78)   ;
;88;(01111001) (171) (121) (79)    ;(01111010) (172) (122) (7A)   ;(01111011) (173) (123) (7B)   ;(01111100) (174) (124) (7C)   ;(01111101) (175) (125) (7D)   ;(01111110) (176) (126) (7E)   ;(01111111) (177) (127) (7F)   ;(10000000) (200) (128) (80)   ;
;96;(10000001) (201) (129) (81)    ;(10000010) (202) (130) (82)   ;(10000011) (203) (131) (83)   ;(10000100) (204) (132) (84)   ;(10000101) (205) (133) (85)   ;(10000110) (206) (134) (86)   ;(10000110) (206) (134) (86)   ;(10000111) (207) (135) (87)   ;
;104;(10001000) (210) (136) (88)    ;(10001001) (211) (137) (89)   ;(10001010) (212) (138) (8A)   ;(10001011) (213) (139) (8B)   ;(10001100) (214) (140) (8C)   ;(10001101) (215) (141) (8D)   ;(10001110) (216) (142) (8E)   ;(10001111) (217) (143) (8F)   ;
;112;(10010000) (220) (144) (90)    ;(10010000) (220) (144) (90)   ;(10010001) (221) (145) (91)   ;(10010010) (222) (146) (92)   ;(10010011) (223) (147) (93)   ;(10010100) (224) (148) (94)   ;(10010101) (225) (149) (95)   ;(10010110) (226) (150) (96)   ;
;120;(10010111) (227) (151) (97)    ;(10011000) (230) (152) (98)   ;(10011000) (230) (152) (98)   ;(10011001) (231) (153) (99)   ;(10011010) (232) (154) (9A)   ;(10011011) (233) (155) (9B)   ;(10011100) (234) (156) (9C)   ;(10011101) (235) (157) (9D)   ;
;128;(10011110) (236) (158) (9E)    ;(10011110) (236) (158) (9E)   ;(10011111) (237) (159) (9F)   ;(10100000) (240) (160) (A0)   ;(10100001) (241) (161) (A1)   ;(10100010) (242) (162) (A2)   ;(10100011) (243) (163) (A3)   ;(10100100) (244) (164) (A4)   ;
;136;(10100100) (244) (164) (A4)    ;(10100101) (245) (165) (A5)   ;(10100110) (246) (166) (A6)   ;(10100111) (247) (167) (A7)   ;(10101000) (250) (168) (A8)   ;(10101001) (251) (169) (A9)   ;(10101001) (251) (169) (A9)   ;(10101010) (252) (170) (AA)   ;
;144;(10101011) (253) (171) (AB)    ;(10101100) (254) (172) (AC)   ;(10101101) (255) (173) (AD)   ;(10101110) (256) (174) (AE)   ;(10101110) (256) (174) (AE)   ;(10101111) (257) (175) (AF)   ;(10110000) (260) (176) (B0)   ;(10110001) (261) (177) (B1)   ;
;152;(10110010) (262) (178) (B2)    ;(10110011) (263) (179) (B3)   ;(10110011) (263) (179) (B3)   ;(10110100) (264) (180) (B4)   ;(10110101) (265) (181) (B5)   ;(10110110) (266) (182) (B6)   ;(10110111) (267) (183) (B7)   ;(10110111) (267) (183) (B7)   ;
;160;(10111000) (270) (184) (B8)    ;(10111001) (271) (185) (B9)   ;(10111010) (272) (186) (BA)   ;(10111011) (273) (187) (BB)   ;(10111011) (273) (187) (BB)   ;(10111100) (274) (188) (BC)   ;(10111101) (275) (189) (BD)   ;(10111110) (276) (190) (BE)   ;
;168;(10111111) (277) (191) (BF)    ;(10111111) (277) (191) (BF)   ;(11000000) (300) (192) (C0)   ;(11000001) (301) (193) (C1)   ;(11000010) (302) (194) (C2)   ;(11000011) (303) (195) (C3)   ;(11000011) (303) (195) (C3)   ;(11000100) (304) (196) (C4)   ;
;176;(11000101) (305) (197) (C5)    ;(11000110) (306) (198) (C6)   ;(11000111) (307) (199) (C7)   ;(11000111) (307) (199) (C7)   ;(11001000) (310) (200) (C8)   ;(11001001) (311) (201) (C9)   ;(11001010) (312) (202) (CA)   ;(11001010) (312) (202) (CA)   ;
;184;(11001011) (313) (203) (CB)    ;(11001100) (314) (204) (CC)   ;(11001101) (315) (205) (CD)   ;(11001101) (315) (205) (CD)   ;(11001110) (316) (206) (CE)   ;(11001111) (317) (207) (CF)   ;(11010000) (320) (208) (D0)   ;(11010001) (321) (209) (D1)   ;
;192;(11010001) (321) (209) (D1)    ;(11010010) (322) (210) (D2)   ;(11010011) (323) (211) (D3)   ;(11010100) (324) (212) (D4)   ;(11010100) (324) (212) (D4)   ;(11010101) (325) (213) (D5)   ;(11010110) (326) (214) (D6)   ;(11010111) (327) (215) (D7)   ;
;200;(11010111) (327) (215) (D7)    ;(11011000) (330) (216) (D8)   ;(11011001) (331) (217) (D9)   ;(11011010) (332) (218) (DA)   ;(11011010) (332) (218) (DA)   ;(11011011) (333) (219) (DB)   ;(11011100) (334) (220) (DC)   ;(11011101) (335) (221) (DD)   ;
;208;(11011101) (335) (221) (DD)    ;(11011110) (336) (222) (DE)   ;(11011111) (337) (223) (DF)   ;(11100000) (340) (224) (E0)   ;(11100000) (340) (224) (E0)   ;(11100001) (341) (225) (E1)   ;(11100010) (342) (226) (E2)   ;(11100011) (343) (227) (E3)   ;
;216;(11100011) (343) (227) (E3)    ;(11100100) (344) (228) (E4)   ;(11100101) (345) (229) (E5)   ;(11100110) (346) (230) (E6)   ;(11100110) (346) (230) (E6)   ;(11100111) (347) (231) (E7)   ;(11101000) (350) (232) (E8)   ;(11101000) (350) (232) (E8)   ;
;224;(11101001) (351) (233) (E9)    ;(11101010) (352) (234) (EA)   ;(11101011) (353) (235) (EB)   ;(11101011) (353) (235) (EB)   ;(11101100) (354) (236) (EC)   ;(11101101) (355) (237) (ED)   ;(11101110) (356) (238) (EE)   ;(11101110) (356) (238) (EE)   ;
;232;(11101111) (357) (239) (EF)    ;(11110000) (360) (240) (F0)   ;(11110000) (360) (240) (F0)   ;(11110001) (361) (241) (F1)   ;(11110010) (362) (242) (F2)   ;(11110011) (363) (243) (F3)   ;(11110011) (363) (243) (F3)   ;(11110100) (364) (244) (F4)   ;
;240;(11110101) (365) (245) (F5)    ;(11110101) (365) (245) (F5)   ;(11110110) (366) (246) (F6)   ;(11110111) (367) (247) (F7)   ;(11111000) (370) (248) (F8)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111010) (372) (250) (FA)   ;
;248;(11111010) (372) (250) (FA)    ;(11111011) (373) (251) (FB)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;(11111101) (375) (253) (FD)   ;(11111110) (376) (254) (FE)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;




+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 12          ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 7           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 12          ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 9           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                  ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated|mac_out2       ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult2|mult_aat:auto_generated|mac_mult1   ;                           ; DSPMULT_X20_Y5_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated|mac_out2       ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult1|mult_aat:auto_generated|mac_mult1   ;                           ; DSPMULT_X20_Y6_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2       ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y6_N3   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_wb:wb_i0|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1   ;                           ; DSPMULT_X20_Y6_N1  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bb[0]                                          ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y7_N3   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult8|mult_93t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y7_N1  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_bg[0]                                          ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y10_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult7|mult_93t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y10_N1 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_br[0]                                          ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult6|mult_93t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y9_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gg[0]                                          ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult4|mult_93t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y8_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gr[0]                                          ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y8_N3   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult3|mult_93t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y8_N1  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_gb[0]                                          ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult5|mult_93t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y4_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rg[0]                                          ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult1|mult_93t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y10_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rr[0]                                          ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y9_N3   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult0|mult_93t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y9_N1  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|data_rb[0]                                          ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|isp_top:isp_top_i0|isp_ccm:ccm_i0|lpm_mult:Mult2|mult_93t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y7_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 10,052 / 32,401 ( 31 % ) ;
; C16 interconnects           ; 98 / 1,326 ( 7 % )       ;
; C4 interconnects            ; 5,798 / 21,816 ( 27 % )  ;
; Direct links                ; 1,491 / 32,401 ( 5 % )   ;
; Global clocks               ; 10 / 10 ( 100 % )        ;
; Local interconnects         ; 2,865 / 10,320 ( 28 % )  ;
; R24 interconnects           ; 186 / 1,289 ( 14 % )     ;
; R4 interconnects            ; 7,312 / 28,186 ( 26 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.57) ; Number of LABs  (Total = 392) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 0                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 1                             ;
; 6                                           ; 0                             ;
; 7                                           ; 1                             ;
; 8                                           ; 0                             ;
; 9                                           ; 2                             ;
; 10                                          ; 3                             ;
; 11                                          ; 3                             ;
; 12                                          ; 2                             ;
; 13                                          ; 5                             ;
; 14                                          ; 10                            ;
; 15                                          ; 19                            ;
; 16                                          ; 343                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.70) ; Number of LABs  (Total = 392) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 305                           ;
; 1 Clock                            ; 330                           ;
; 1 Clock enable                     ; 163                           ;
; 1 Sync. clear                      ; 36                            ;
; 1 Sync. load                       ; 40                            ;
; 2 Async. clears                    ; 48                            ;
; 2 Clock enables                    ; 81                            ;
; 2 Clocks                           ; 54                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 24.86) ; Number of LABs  (Total = 392) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 2                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 0                             ;
; 13                                           ; 1                             ;
; 14                                           ; 3                             ;
; 15                                           ; 6                             ;
; 16                                           ; 8                             ;
; 17                                           ; 11                            ;
; 18                                           ; 9                             ;
; 19                                           ; 14                            ;
; 20                                           ; 16                            ;
; 21                                           ; 25                            ;
; 22                                           ; 20                            ;
; 23                                           ; 22                            ;
; 24                                           ; 26                            ;
; 25                                           ; 28                            ;
; 26                                           ; 27                            ;
; 27                                           ; 24                            ;
; 28                                           ; 26                            ;
; 29                                           ; 26                            ;
; 30                                           ; 19                            ;
; 31                                           ; 23                            ;
; 32                                           ; 49                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 12.69) ; Number of LABs  (Total = 392) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 1                             ;
; 2                                                ; 1                             ;
; 3                                                ; 3                             ;
; 4                                                ; 6                             ;
; 5                                                ; 12                            ;
; 6                                                ; 10                            ;
; 7                                                ; 13                            ;
; 8                                                ; 26                            ;
; 9                                                ; 29                            ;
; 10                                               ; 20                            ;
; 11                                               ; 28                            ;
; 12                                               ; 36                            ;
; 13                                               ; 27                            ;
; 14                                               ; 35                            ;
; 15                                               ; 36                            ;
; 16                                               ; 49                            ;
; 17                                               ; 18                            ;
; 18                                               ; 8                             ;
; 19                                               ; 10                            ;
; 20                                               ; 7                             ;
; 21                                               ; 4                             ;
; 22                                               ; 2                             ;
; 23                                               ; 4                             ;
; 24                                               ; 2                             ;
; 25                                               ; 2                             ;
; 26                                               ; 1                             ;
; 27                                               ; 0                             ;
; 28                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.39) ; Number of LABs  (Total = 392) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 3                             ;
; 4                                            ; 5                             ;
; 5                                            ; 9                             ;
; 6                                            ; 6                             ;
; 7                                            ; 3                             ;
; 8                                            ; 6                             ;
; 9                                            ; 4                             ;
; 10                                           ; 5                             ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 11                            ;
; 14                                           ; 10                            ;
; 15                                           ; 10                            ;
; 16                                           ; 5                             ;
; 17                                           ; 11                            ;
; 18                                           ; 9                             ;
; 19                                           ; 19                            ;
; 20                                           ; 16                            ;
; 21                                           ; 6                             ;
; 22                                           ; 19                            ;
; 23                                           ; 17                            ;
; 24                                           ; 18                            ;
; 25                                           ; 16                            ;
; 26                                           ; 15                            ;
; 27                                           ; 14                            ;
; 28                                           ; 19                            ;
; 29                                           ; 17                            ;
; 30                                           ; 17                            ;
; 31                                           ; 14                            ;
; 32                                           ; 13                            ;
; 33                                           ; 16                            ;
; 34                                           ; 6                             ;
; 35                                           ; 9                             ;
; 36                                           ; 8                             ;
; 37                                           ; 11                            ;
; 38                                           ; 11                            ;
; 39                                           ; 3                             ;
; 40                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 89           ; 37           ; 89           ; 0            ; 0            ; 93        ; 89           ; 0            ; 93        ; 93        ; 0            ; 76           ; 0            ; 0            ; 34           ; 0            ; 76           ; 34           ; 0            ; 0            ; 0            ; 76           ; 0            ; 0            ; 0            ; 0            ; 0            ; 93        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 56           ; 4            ; 93           ; 93           ; 0         ; 4            ; 93           ; 0         ; 0         ; 93           ; 17           ; 93           ; 93           ; 59           ; 93           ; 17           ; 59           ; 93           ; 93           ; 93           ; 17           ; 93           ; 93           ; 93           ; 93           ; 93           ; 0         ; 93           ; 93           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; rst_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_clk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cke           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cs_n          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_we_n          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cas_n         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ras_n         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[12]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_dclk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_de              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_hs              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_vs              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_r[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_r[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_r[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_r[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_r[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_r[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_r[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_r[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_g[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_g[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_g[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_g[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_g[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_g[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_g[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_g[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_b[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_b[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_b[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_b[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_b[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_b[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_b[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_b[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_xclk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_rst_n          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_pwdn           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_pin[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_pin[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_pin[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_pin[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_scl            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_sda            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_vsync          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_pclk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_href           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cmos_db[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk,cmos_pclk        ; 370.6             ;
; clk,cmos_pclk   ; clk,cmos_pclk        ; 50.5              ;
; clk             ; clk                  ; 13.3              ;
; clk             ; clk,cmos_pclk,I/O    ; 13.1              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                               ; Destination Register                                                                                                                                                                                                       ; Delay Added in ns ;
+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|wch_reset  ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|dffpipe_3dc:wraclr|dffe12a[0]                              ; 5.437             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a12~porta_datain_reg0  ; 5.142             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a14~porta_datain_reg0  ; 5.139             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a11~porta_datain_reg0  ; 5.138             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_datain_reg0  ; 5.137             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a13~porta_datain_reg0  ; 5.121             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[11]                                                                                                                              ; 5.025             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[7]                                                                                                                               ; 5.018             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[5]                                                                                                                               ; 5.004             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_we_reg       ; 4.982             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[6]                                                                                                                               ; 4.926             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[4]                                                                                                                               ; 4.916             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[3]                                                                                                                               ; 4.903             ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|vsync_edge ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_we_reg       ; 4.875             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[21]                                                                                                                              ; 4.839             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_we_reg       ; 4.813             ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|wch_reset  ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|dffpipe_3dc:wraclr|dffe13a[0]                              ; 4.724             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[23]                                                                                                                              ; 4.704             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[22]                                                                                                                              ; 4.702             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[12]                                                                                                                              ; 4.654             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_we_reg       ; 4.645             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[13]                                                                                                                              ; 4.628             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_we_reg        ; 4.622             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[19]                                                                                                                              ; 4.595             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[20]                                                                                                                              ; 4.595             ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|vsync_edge ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_we_reg        ; 4.516             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a9~porta_datain_reg0   ; 4.499             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a10~porta_datain_reg0  ; 4.478             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_we_reg        ; 4.453             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a0~porta_datain_reg0   ; 4.452             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a1~porta_datain_reg0   ; 4.450             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a2~porta_datain_reg0   ; 4.445             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a3~porta_datain_reg0   ; 4.443             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a4~porta_datain_reg0   ; 4.441             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_we_reg       ; 4.418             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_datain_reg0  ; 4.418             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_address_reg0 ; 4.418             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a6~porta_datain_reg0   ; 4.390             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a5~porta_datain_reg0   ; 4.390             ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|vsync_edge ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_we_reg       ; 4.311             ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|vsync_edge ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_datain_reg0  ; 4.311             ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|vsync_edge ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_address_reg0 ; 4.311             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[14]                                                                                                                              ; 4.294             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_we_reg        ; 4.286             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_datain_reg0   ; 4.279             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a7~porta_datain_reg0   ; 4.271             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_we_reg       ; 4.249             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_datain_reg0  ; 4.249             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_address_reg0 ; 4.249             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|gamma_en      ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_we_reg       ; 4.245             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[10]                                                                                                                              ; 4.202             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_we_reg       ; 4.082             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_datain_reg0  ; 4.082             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_address_reg0 ; 4.082             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_we_reg        ; 4.075             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_datain_reg0   ; 4.075             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_address_reg0  ; 4.075             ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|vsync_edge ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_we_reg        ; 3.969             ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|vsync_edge ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_datain_reg0   ; 3.969             ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|vsync_edge ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_address_reg0  ; 3.969             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[15]                                                                                                                              ; 3.961             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a1                     ; 3.953             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|wrptr_g[9]                                                 ; 3.942             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_we_reg        ; 3.906             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_datain_reg0   ; 3.906             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_address_reg0  ; 3.906             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|gamma_en      ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_we_reg        ; 3.886             ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|vsync_edge ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a1                     ; 3.846             ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|vsync_edge ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|wrptr_g[9]                                                 ; 3.835             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a1                     ; 3.784             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|wrptr_g[9]                                                 ; 3.773             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|wrptr_g[10]                                                ; 3.757             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[21]                                                                                                                              ; 3.746             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_we_reg        ; 3.739             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_datain_reg0   ; 3.739             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a8~porta_address_reg0  ; 3.739             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|gamma_en      ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_we_reg       ; 3.682             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|gamma_en      ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_datain_reg0  ; 3.682             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|gamma_en      ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_address_reg0 ; 3.682             ;
; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|vsync_edge ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|wrptr_g[10]                                                ; 3.650             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a1                     ; 3.616             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[20]                                                                                                                              ; 3.611             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[22]                                                                                                                              ; 3.609             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|wrptr_g[9]                                                 ; 3.605             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|dscale_en          ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|wrptr_g[10]                                                ; 3.588             ;
; nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|ee_en         ; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|data_r[23]                                                                                                                              ; 3.577             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a12~porta_datain_reg0  ; 3.553             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a14~porta_datain_reg0  ; 3.550             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a11~porta_datain_reg0  ; 3.550             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a15~porta_datain_reg0  ; 3.548             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a13~porta_datain_reg0  ; 3.532             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a1~porta_we_reg        ; 3.516             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a1~porta_we_reg        ; 3.516             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a1~porta_datain_reg0   ; 3.516             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a1~porta_address_reg0  ; 3.516             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a2~porta_we_reg        ; 3.516             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a2~porta_we_reg        ; 3.516             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a2~porta_datain_reg0   ; 3.516             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a2~porta_address_reg0  ; 3.516             ;
; nios2_camera_sdram_lcd:sopc|avalon_vip:vip|yuv2rgb_en         ; nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|burst_write_master:burst_write_master|dcfifo_mixed_widths:the_user_to_master_fifo|dcfifo_j8k1:auto_generated|altsyncram_5f11:fifo_ram|ram_block11a3~porta_we_reg        ; 3.516             ;
+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sat May 22 19:56:54 2021
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off nios2_camera_sdram_lcd -c nios2_camera_sdram_lcd
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6F17C8 for design "nios2_camera_sdram_lcd"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|pll7" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -75 degrees (-2083 ps) for nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[1] port
    Info (15099): Implementing clock multiplication of 9, clock division of 100, and phase shift of 0 degrees (0 ps) for nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[2] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[3] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_eck1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_te9:dffpipe8|dffe9a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_se9:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_j8k1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe13|dffe14a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning (332173): Ignored filter: *rs_dgwp|dffpipe_se9:dffpipe5|dffe6a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332048): Ignored set_false_path: Argument <to> is not an object ID
Warning (332173): Ignored filter: *ws_dgrp|dffpipe_re9:dffpipe16|dffe17a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332048): Ignored set_false_path: Argument <to> is not an object ID
Info (332104): Reading SDC File: 'nios2_camera_sdram_lcd.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at nios2_camera_sdram_lcd.sdc(103): *ws_dgrp|dffpipe_fd9:dffpipe18|dffe19a* could not be matched with a keeper
Warning (332049): Ignored set_false_path at nios2_camera_sdram_lcd.sdc(103): Argument <to> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*rdptr_g*}] -to [get_keepers {*ws_dgrp|dffpipe_fd9:dffpipe18|dffe19a*}]
Warning (332174): Ignored filter at nios2_camera_sdram_lcd.sdc(104): *rs_dgwp|dffpipe_gd9:dffpipe5|dffe6a* could not be matched with a keeper
Warning (332049): Ignored set_false_path at nios2_camera_sdram_lcd.sdc(104): Argument <to> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*delayed_wrptr_g*}] -to [get_keepers {*rs_dgwp|dffpipe_gd9:dffpipe5|dffe6a*}]
Info (332104): Reading SDC File: '../prj_qsys/nios2_camera_sdram_lcd/synthesis/submodules/nios2_camera_sdram_lcd_cpu.sdc'
Info (332104): Reading SDC File: '../prj_qsys/nios2_camera_sdram_lcd/synthesis/submodules/altera_reset_controller.sdc'
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: sopc|pll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: sopc|pll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: sopc|pll|sd1|pll7|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: sopc|pll|sd1|pll7|clk[3] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
    Critical Warning (332169): From clk (Fall) to clk (Rise) (setup and hold)
    Critical Warning (332169): From clk (Rise) to clk (Fall) (setup and hold)
    Critical Warning (332169): From clk (Fall) to clk (Fall) (setup and hold)
    Critical Warning (332169): From cmos_pclk (Rise) to cmos_pclk (Rise) (setup and hold)
    Critical Warning (332169): From cmos_pclk (Fall) to cmos_pclk (Rise) (setup and hold)
    Critical Warning (332169): From cmos_pclk (Rise) to cmos_pclk (Fall) (setup and hold)
    Critical Warning (332169): From cmos_pclk (Fall) to cmos_pclk (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000          clk
    Info (332111):   17.857    cmos_pclk
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[1] (placed in counter C3 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[2] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|wire_pll7_clk[3] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node nios2_camera_sdram_lcd:sopc|avalon_dvp_vi:dvp_vi|out_pclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|pix_cnt[3]
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|pix_cnt[2]
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|pix_cnt[1]
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|pix_cnt[0]
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|vip_dscale:dscale_i0|out_pclk~1
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|out_pclk
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node nios2_camera_sdram_lcd:sopc|avalon_vip:vip|vip_top:vip_top_i0|out_pclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node nios2_camera_sdram_lcd:sopc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|active_cs_n~1
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|active_rnw~3
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|W_rf_wren
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|i_refs[2]
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|i_refs[1]
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_sdram:sdram|i_refs[0]
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_cpu:cpu|nios2_camera_sdram_lcd_cpu_nios2_oci:the_nios2_camera_sdram_lcd_cpu_nios2_oci|nios2_camera_sdram_lcd_cpu_nios2_oci_debug:the_nios2_camera_sdram_lcd_cpu_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|as_readdata_r[19]~0
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|avalon_dvp_wch:dvp_wch|as_readdata[0]~0
        Info (176357): Destination node nios2_camera_sdram_lcd:sopc|avalon_vip:vip|hist_equ_en~2
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node nios2_camera_sdram_lcd:sopc|avalon_isp_lite:isp|comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type EC
    Extra Info (176218): Packed 72 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 189 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 82 register duplicates
Warning (15064): PLL "nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|pll7" output port clk[1] feeds output pin "sdram_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|pll7" output port clk[2] feeds output pin "lcd_dclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "nios2_camera_sdram_lcd:sopc|nios2_camera_sdram_lcd_pll:pll|nios2_camera_sdram_lcd_pll_altpll_l0o2:sd1|pll7" output port clk[3] feeds output pin "cmos_xclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:20
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170089): 4e+02 ns of routing delay (approximately 1.5% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 21% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 39% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/work/fpga/nios2_camera_sdram_lcd/prj_quartus/output_files/nios2_camera_sdram_lcd.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 33 warnings
    Info: Peak virtual memory: 5008 megabytes
    Info: Processing ended: Sat May 22 19:57:59 2021
    Info: Elapsed time: 00:01:05
    Info: Total CPU time (on all processors): 00:01:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/work/fpga/nios2_camera_sdram_lcd/prj_quartus/output_files/nios2_camera_sdram_lcd.fit.smsg.


