module T4stst(output reg out, input a,b,c,d);
	always@(a,b,c,d)begin
	if (a==1 && b ==0&& c==1 && d==0)
		out = 1;
	else if(a==0 && b ==1&& c==0 && d==1)
		out = 1;
	else
		out = 0;
end
endmodule
