# Infraestrutura de Hardware - Projeto RISC-V Pipeline ğŸš€

Integrantes da Equipe:
- `Rafael Alves` *(raas)*
- `Ian Melo` *(imm2)*
- `JoÃ£o Victor Fellows` *(jvfr)*
- `Henrique Amorin` *(hlpaa)*

Este repositÃ³rio contÃ©m os arquivos base para o projeto da disciplina Infraestrutura de Hardware (IF674) no CIn-UFPE. O objetivo do projeto Ã© implementar instruÃ§Ãµes em um processador RISC-V usando SystemVerilog.

---

## ğŸ“ InstruÃ§Ãµes

A tabela abaixo mostra o status das instruÃ§Ãµes implementadas atÃ© o momento:

| # | InstruÃ§Ã£o | Implementada | Testada | Funcionando |
|---|-----------|:-----------:|:-------:|:-----------:|
| 1 | `BEQ`     |     âœ…     |   âœ…   |     âœ…     |
| 2 | `LW`      |     âœ…     |   âœ…   |     âœ…     |
| 3 | `SW`      |     âœ…     |   âœ…   |     âœ…     |
| 4 | `ADD`     |     âœ…     |   âœ…   |     âœ…     |
| 5 | `AND`     |     âœ…     |   âœ…   |     âœ…     |

Seu objetivo Ã© implementar as instruÃ§Ãµes restantes listadas abaixo:

| # | InstruÃ§Ã£o | Implementada | Testada | Funcionando |
|---|-----------|:-----------:|:-------:|:-----------:|
| 1  | `JAL`     |      âœ…     |    âœ…    |      âœ…      |
| 2  | `JALR`    |      âœ…     |    âœ…    |      âœ…      |
| 3  | `BNE`     |      âœ…     |    âœ…    |      âœ…      |
| 4  | `BLT`     |      âœ…     |    âœ…    |      âœ…      |
| 5  | `BGE`     |      âœ…     |    âœ…    |      âœ…      |
| 6  | `LB`      |      âœ…     |    âœ…    |      âœ…      |
| 7  | `LH`      |      âœ…     |    âœ…    |      âœ…      |
| 8  | `LBU`     |      âœ…     |    âœ…    |      âœ…      |
| 9  | `SB`      |      âœ…     |    âœ…    |      âœ…      |
| 10 | `SH`      |      âœ…     |    âœ…    |      âœ…      |
| 11 | `SLTI`    |      âœ…     |    âœ…    |      âœ…      |
| 12 | `ADDI`    |      âœ…     |    âœ…    |      âœ…      |
| 13 | `SLLI`    |      âœ…     |    âœ…    |      âœ…      |
| 14 | `SRLI`    |      âœ…     |    âœ…    |      âœ…      |
| 15 | `SRAI`    |      âœ…     |    âœ…    |      âœ…      |
| 16 | `SUB`     |      âœ…     |    âœ…    |      âœ…      |
| 17 | `SLT`     |      âœ…     |    âœ…    |      âœ…      |
| 18 | `XOR`     |      âœ…     |    âœ…    |      âœ…      |
| 19 | `OR`      |      âœ…     |    âœ…    |      âœ…      |
| 20 | `LUI`     |      âœ…     |    âœ…    |      âœ…      |
| 21 | `HALT`    |      âœ…     |    âœ…    |      âœ…      |

### ObservaÃ§Ãµes

- As instruÃ§Ãµes de 1 a 20 sÃ£o parte oficial do conjunto RV32I. A pseudo-instruÃ§Ã£o `HALT` Ã© uma instruÃ§Ã£o usada em linguagens de montagem para **indicar o fim de um programa ou pausar sua execuÃ§Ã£o**. Quando o processador encontra a instruÃ§Ã£o `HALT`, geralmente Ã© acionada uma aÃ§Ã£o especÃ­fica, como inserir zeros (ou outro valor prÃ©-determinado) no pipeline do processador e interromper o contador de programa (PC), impedindo a execuÃ§Ã£o de novas instruÃ§Ãµes. Essa funcionalidade permite que o programador tenha controle sobre o fluxo do programa, indicando explicitamente quando o programa deve terminar.


## ğŸ“ Estrutura do repositÃ³rio
O repositÃ³rio estÃ¡ organizado da seguinte forma:
- [`design`](/design): ContÃ©m o cÃ³digo-fonte do projeto do processador RISC-V.
- [`doc`](/doc): ContÃ©m mais explicaÃ§Ãµes sobre a implementaÃ§Ã£o.
- [`sim`](/sim): ContÃ©m os arquivos de simulaÃ§Ã£o e os resultados, para uso nos testes.
- [`verif`](/verif): ContÃ©m os arquivos de testbench e as instruÃ§Ãµes de como testar o projeto.

- Para simular e testar o projeto do processador RISC-V, utilize:
  - [ModelSim-IntelÂ® FPGAs Standard Edition Software Version 20.1.1](https://www.intel.com/content/www/us/en/software-kit/750666/modelsim-intel-fpgas-standard-edition-software-version-20-1-1.html)
