AArch64 MP+dsb.sy+dmb.ld
"DSB.SYdWW Rfe DMB.LDdRR Fre"
Cycle=Rfe DMB.LDdRR Fre DSB.SYdWW
Generator=diycross7 (version 7.56+02~dev)
Prefetch=0:x=F,0:y=W,1:y=F,1:x=T
Com=Rf Fr
Orig=DSB.SYdWW Rfe DMB.LDdRR Fre
{
0:X1=x:green; 0:X3=y:green;
1:X0=y:green; 1:X2=x:green;
}
 P0          | P1          ;
 MOV W0,#1   | LDR W1,[X0] ;
 STR W0,[X1] | DMB LD      ;
 DSB SY      | LDR W3,[X2] ;
 MOV W2,#1   |             ;
 STR W2,[X3] |             ;
exists (1:X1=1 /\ 1:X3=0)
