; Baseline DDR4 DRAM Configuration
; Based on "Rethinking DRAM via STT-MRAM" Paper - Table 3 & 4
; DDR4-2666 (1333 MHz), 8Gb x8 device, 1KB Page Size

; ============================================
; Physical Structure Parameters
; ============================================
NUM_BANKS=16
NUM_ROWS=65536
NUM_COLS=1024
DEVICE_WIDTH=8

; ============================================
; Timing Parameters (in cycles, tCK=0.75ns)
; ============================================
tCK=0.75

; Refresh (ns) - Standard DRAM refresh
REFRESH_PERIOD=7800

; CAS Latency and Burst
CL=19
AL=0
BL=8

; Core Timing
tRAS=43
tRCD=19
tRRD=4				; tRRD_S=4, tRRD_L=8 (using _S for stream workload)
tRC=62
tRP=19
tCCD=4				; tCCD_S=4, tCCD_L=7 (using _S)
tRTP=10
tWTR=10
tWR=20
tRTRS=1
tRFC=467
tFAW=28
tCKE=8
tXP=8
tCMD=1

; ============================================
; Current Parameters (mA)
; ============================================
IDD0=51
IDD1=115
IDD2P=10
IDD2Q=50
IDD2N=35
IDD3Pf=45
IDD3Ps=45
IDD3N=46
IDD4W=142
IDD4R=146
IDD5=61
IDD6=9
IDD6L=12
IDD7=400

; ============================================
; Voltage (V)
; ============================================
Vdd=1.2
