TimeQuest Timing Analyzer report for FPGA_EP2C
Wed Apr 08 16:05:34 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst2|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'NWE'
 13. Slow Model Hold: 'inst2|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'NWE'
 15. Slow Model Minimum Pulse Width: 'NWE'
 16. Slow Model Minimum Pulse Width: 'NADV'
 17. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'
 18. Slow Model Minimum Pulse Width: 'clk'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'inst2|altpll_component|pll|clk[0]'
 31. Fast Model Setup: 'NWE'
 32. Fast Model Hold: 'inst2|altpll_component|pll|clk[0]'
 33. Fast Model Hold: 'NWE'
 34. Fast Model Minimum Pulse Width: 'NWE'
 35. Fast Model Minimum Pulse Width: 'NADV'
 36. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'clk'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Progagation Delay
 50. Minimum Progagation Delay
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; FPGA_EP2C                                                          ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C5T144C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                  ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                              ; Targets                               ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; clk                               ; Base      ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { clk }                               ;
; inst2|altpll_component|pll|clk[0] ; Generated ; 25.000 ; 40.0 MHz   ; 0.000 ; 12.500 ; 50.00      ; 5         ; 8           ;       ;        ;           ;            ; false    ; clk    ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[0] } ;
; NADV                              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { NADV }                              ;
; NWE                               ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { NWE }                               ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                  ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                  ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
; 185.53 MHz ; 163.03 MHz      ; inst2|altpll_component|pll|clk[0] ; limit due to high minimum pulse width violation (tch) ;
; 307.13 MHz ; 163.03 MHz      ; NWE                               ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-----------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst2|altpll_component|pll|clk[0] ; -6.747 ; -168.120      ;
; NWE                               ; -3.958 ; -146.840      ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0] ; 1.156 ; 0.000         ;
; NWE                               ; 1.361 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; NWE                               ; -2.567 ; -177.779      ;
; NADV                              ; -1.941 ; -30.137       ;
; inst2|altpll_component|pll|clk[0] ; 9.433  ; 0.000         ;
; clk                               ; 20.000 ; 0.000         ;
+-----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[0]'                                                                                                  ;
+--------+-------------------------+-------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -6.747 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 5.127      ;
; -6.661 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 5.041      ;
; -6.635 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 5.015      ;
; -6.582 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.962      ;
; -6.575 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.955      ;
; -6.549 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.929      ;
; -6.496 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.876      ;
; -6.489 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.869      ;
; -6.463 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.843      ;
; -6.410 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.790      ;
; -6.410 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.790      ;
; -6.403 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.783      ;
; -6.403 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.783      ;
; -6.377 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.757      ;
; -6.330 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.710      ;
; -6.325 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.703      ;
; -6.324 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.704      ;
; -6.324 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.704      ;
; -6.317 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.697      ;
; -6.317 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.697      ;
; -6.291 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.671      ;
; -6.244 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.624      ;
; -6.240 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.620      ;
; -6.239 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.617      ;
; -6.238 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.618      ;
; -6.238 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.618      ;
; -6.231 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.611      ;
; -6.231 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.611      ;
; -6.206 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.586      ;
; -6.205 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.585      ;
; -6.158 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.538      ;
; -6.154 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.534      ;
; -6.153 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.531      ;
; -6.152 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.532      ;
; -6.152 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.532      ;
; -6.145 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.525      ;
; -6.145 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.525      ;
; -6.120 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.500      ;
; -6.119 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.499      ;
; -6.072 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.452      ;
; -6.068 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.448      ;
; -6.067 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.445      ;
; -6.066 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.446      ;
; -6.066 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.446      ;
; -6.059 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.439      ;
; -6.034 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.414      ;
; -6.033 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.413      ;
; -6.020 ; BUFF:inst5|DATA_OUT[12] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.398      ;
; -5.986 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.366      ;
; -5.982 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.362      ;
; -5.981 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.359      ;
; -5.980 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.360      ;
; -5.980 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.360      ;
; -5.973 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.353      ;
; -5.964 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.344      ;
; -5.955 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.335      ;
; -5.948 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.328      ;
; -5.946 ; BUFF:inst5|DATA_OUT[13] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.324      ;
; -5.934 ; BUFF:inst5|DATA_OUT[12] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.312      ;
; -5.900 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.280      ;
; -5.896 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.276      ;
; -5.895 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.273      ;
; -5.894 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.274      ;
; -5.887 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.267      ;
; -5.878 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.258      ;
; -5.869 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[22] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.249      ;
; -5.862 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.242      ;
; -5.860 ; BUFF:inst5|DATA_OUT[13] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.238      ;
; -5.848 ; BUFF:inst5|DATA_OUT[12] ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.226      ;
; -5.843 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.223      ;
; -5.820 ; BUFF:inst5|DATA_OUT[14] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.198      ;
; -5.814 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.194      ;
; -5.810 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.190      ;
; -5.809 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.187      ;
; -5.808 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.188      ;
; -5.806 ; BUFF:inst5|DATA_OUT[15] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.189      ;
; -5.801 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.181      ;
; -5.792 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.172      ;
; -5.790 ; BUFF:inst5|DATA_OUT[10] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.170      ;
; -5.790 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.170      ;
; -5.783 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[21] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.163      ;
; -5.776 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.156      ;
; -5.774 ; BUFF:inst5|DATA_OUT[13] ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.152      ;
; -5.762 ; BUFF:inst5|DATA_OUT[12] ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.140      ;
; -5.757 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[22] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.137      ;
; -5.748 ; BUFF:inst5|DATA_OUT[11] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.128      ;
; -5.734 ; BUFF:inst5|DATA_OUT[14] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.112      ;
; -5.728 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.108      ;
; -5.724 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.104      ;
; -5.723 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.101      ;
; -5.720 ; BUFF:inst5|DATA_OUT[15] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.657     ; 4.103      ;
; -5.706 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.086      ;
; -5.704 ; BUFF:inst5|DATA_OUT[10] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.084      ;
; -5.704 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[22] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.084      ;
; -5.697 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[20] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.077      ;
; -5.690 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.070      ;
; -5.688 ; BUFF:inst5|DATA_OUT[13] ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.066      ;
; -5.676 ; BUFF:inst5|DATA_OUT[12] ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.662     ; 4.054      ;
; -5.671 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[21] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.051      ;
; -5.662 ; BUFF:inst5|DATA_OUT[11] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -2.660     ; 4.042      ;
+--------+-------------------------+-------------------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'NWE'                                                                                                          ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.958 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[0]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.991      ;
; -3.958 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[1]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.991      ;
; -3.958 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[2]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.991      ;
; -3.958 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.991      ;
; -3.958 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.991      ;
; -3.958 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[5]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.991      ;
; -3.958 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.991      ;
; -3.958 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.991      ;
; -3.958 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[8]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.991      ;
; -3.958 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[10] ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.991      ;
; -3.958 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[11] ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.991      ;
; -3.932 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[0]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.965      ;
; -3.932 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[1]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.965      ;
; -3.932 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[2]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.965      ;
; -3.932 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.965      ;
; -3.932 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.965      ;
; -3.932 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[5]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.965      ;
; -3.932 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.965      ;
; -3.932 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.965      ;
; -3.932 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[8]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.965      ;
; -3.932 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[10] ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.965      ;
; -3.932 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[11] ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.965      ;
; -3.905 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[15] ; NADV         ; NWE         ; 1.000        ; -0.010     ; 4.935      ;
; -3.894 ; SAVE_ADDR:inst|ADDR[14] ; BUFF:inst5|DATA_OUT[0]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.927      ;
; -3.894 ; SAVE_ADDR:inst|ADDR[14] ; BUFF:inst5|DATA_OUT[1]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.927      ;
; -3.894 ; SAVE_ADDR:inst|ADDR[14] ; BUFF:inst5|DATA_OUT[2]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.927      ;
; -3.894 ; SAVE_ADDR:inst|ADDR[14] ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.927      ;
; -3.894 ; SAVE_ADDR:inst|ADDR[14] ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.927      ;
; -3.894 ; SAVE_ADDR:inst|ADDR[14] ; BUFF:inst5|DATA_OUT[5]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.927      ;
; -3.894 ; SAVE_ADDR:inst|ADDR[14] ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.927      ;
; -3.894 ; SAVE_ADDR:inst|ADDR[14] ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.927      ;
; -3.894 ; SAVE_ADDR:inst|ADDR[14] ; BUFF:inst5|DATA_OUT[8]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.927      ;
; -3.894 ; SAVE_ADDR:inst|ADDR[14] ; BUFF:inst5|DATA_OUT[10] ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.927      ;
; -3.894 ; SAVE_ADDR:inst|ADDR[14] ; BUFF:inst5|DATA_OUT[11] ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.927      ;
; -3.879 ; SAVE_ADDR:inst|ADDR[9]  ; BUFF:inst5|DATA_OUT[15] ; NADV         ; NWE         ; 1.000        ; -0.010     ; 4.909      ;
; -3.841 ; SAVE_ADDR:inst|ADDR[14] ; BUFF:inst5|DATA_OUT[15] ; NADV         ; NWE         ; 1.000        ; -0.010     ; 4.871      ;
; -3.821 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[0]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.854      ;
; -3.821 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[1]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.854      ;
; -3.821 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[2]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.854      ;
; -3.821 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.854      ;
; -3.821 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.854      ;
; -3.821 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[5]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.854      ;
; -3.821 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.854      ;
; -3.821 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.854      ;
; -3.821 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[8]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.854      ;
; -3.821 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[10] ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.854      ;
; -3.821 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[11] ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.854      ;
; -3.768 ; SAVE_ADDR:inst|ADDR[18] ; BUFF:inst5|DATA_OUT[15] ; NADV         ; NWE         ; 1.000        ; -0.010     ; 4.798      ;
; -3.762 ; SAVE_ADDR:inst|ADDR[16] ; BUFF:inst5|DATA_OUT[0]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.795      ;
; -3.762 ; SAVE_ADDR:inst|ADDR[16] ; BUFF:inst5|DATA_OUT[1]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.795      ;
; -3.762 ; SAVE_ADDR:inst|ADDR[16] ; BUFF:inst5|DATA_OUT[2]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.795      ;
; -3.762 ; SAVE_ADDR:inst|ADDR[16] ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.795      ;
; -3.762 ; SAVE_ADDR:inst|ADDR[16] ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.795      ;
; -3.762 ; SAVE_ADDR:inst|ADDR[16] ; BUFF:inst5|DATA_OUT[5]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.795      ;
; -3.762 ; SAVE_ADDR:inst|ADDR[16] ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.795      ;
; -3.762 ; SAVE_ADDR:inst|ADDR[16] ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.795      ;
; -3.762 ; SAVE_ADDR:inst|ADDR[16] ; BUFF:inst5|DATA_OUT[8]  ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.795      ;
; -3.762 ; SAVE_ADDR:inst|ADDR[16] ; BUFF:inst5|DATA_OUT[10] ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.795      ;
; -3.762 ; SAVE_ADDR:inst|ADDR[16] ; BUFF:inst5|DATA_OUT[11] ; NADV         ; NWE         ; 1.000        ; -0.007     ; 4.795      ;
; -3.709 ; SAVE_ADDR:inst|ADDR[16] ; BUFF:inst5|DATA_OUT[15] ; NADV         ; NWE         ; 1.000        ; -0.010     ; 4.739      ;
; -3.702 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[0]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.734      ;
; -3.702 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[1]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.734      ;
; -3.702 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[2]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.734      ;
; -3.702 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.734      ;
; -3.702 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.734      ;
; -3.702 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[5]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.734      ;
; -3.702 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.734      ;
; -3.702 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.734      ;
; -3.702 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[8]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.734      ;
; -3.702 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[10] ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.734      ;
; -3.702 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[11] ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.734      ;
; -3.671 ; SAVE_ADDR:inst|ADDR[6]  ; BUFF:inst5|DATA_OUT[0]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.703      ;
; -3.671 ; SAVE_ADDR:inst|ADDR[6]  ; BUFF:inst5|DATA_OUT[1]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.703      ;
; -3.671 ; SAVE_ADDR:inst|ADDR[6]  ; BUFF:inst5|DATA_OUT[2]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.703      ;
; -3.671 ; SAVE_ADDR:inst|ADDR[6]  ; BUFF:inst5|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.703      ;
; -3.671 ; SAVE_ADDR:inst|ADDR[6]  ; BUFF:inst5|DATA_OUT[4]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.703      ;
; -3.671 ; SAVE_ADDR:inst|ADDR[6]  ; BUFF:inst5|DATA_OUT[5]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.703      ;
; -3.671 ; SAVE_ADDR:inst|ADDR[6]  ; BUFF:inst5|DATA_OUT[6]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.703      ;
; -3.671 ; SAVE_ADDR:inst|ADDR[6]  ; BUFF:inst5|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.703      ;
; -3.671 ; SAVE_ADDR:inst|ADDR[6]  ; BUFF:inst5|DATA_OUT[8]  ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.703      ;
; -3.671 ; SAVE_ADDR:inst|ADDR[6]  ; BUFF:inst5|DATA_OUT[10] ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.703      ;
; -3.671 ; SAVE_ADDR:inst|ADDR[6]  ; BUFF:inst5|DATA_OUT[11] ; NADV         ; NWE         ; 1.000        ; -0.008     ; 4.703      ;
; -3.649 ; SAVE_ADDR:inst|ADDR[5]  ; BUFF:inst5|DATA_OUT[15] ; NADV         ; NWE         ; 1.000        ; -0.011     ; 4.678      ;
; -3.618 ; SAVE_ADDR:inst|ADDR[6]  ; BUFF:inst5|DATA_OUT[15] ; NADV         ; NWE         ; 1.000        ; -0.011     ; 4.647      ;
; -3.576 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[9]  ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.611      ;
; -3.576 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[12] ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.611      ;
; -3.576 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[13] ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.611      ;
; -3.576 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst5|DATA_OUT[14] ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.611      ;
; -3.557 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst6|DATA_OUT[0]  ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.592      ;
; -3.557 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst6|DATA_OUT[1]  ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.592      ;
; -3.557 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst6|DATA_OUT[2]  ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.592      ;
; -3.557 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst6|DATA_OUT[3]  ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.592      ;
; -3.557 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst6|DATA_OUT[5]  ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.592      ;
; -3.557 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst6|DATA_OUT[7]  ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.592      ;
; -3.557 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst6|DATA_OUT[9]  ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.592      ;
; -3.557 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst6|DATA_OUT[10] ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.592      ;
; -3.557 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst6|DATA_OUT[11] ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.592      ;
; -3.557 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst6|DATA_OUT[12] ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.592      ;
; -3.557 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst6|DATA_OUT[13] ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.592      ;
; -3.557 ; SAVE_ADDR:inst|ADDR[12] ; BUFF:inst6|DATA_OUT[14] ; NADV         ; NWE         ; 1.000        ; -0.005     ; 4.592      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                          ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                                                                    ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 1.156 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[7]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.462      ;
; 1.156 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[9]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.462      ;
; 1.156 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[11]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.462      ;
; 1.156 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[15]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.462      ;
; 1.159 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[17]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.465      ;
; 1.164 ; phase_acc:inst3|acc[31] ; phase_acc:inst3|acc[31]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.165 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[2]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.471      ;
; 1.165 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[14]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.471      ;
; 1.165 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[18]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.471      ;
; 1.165 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[20]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.471      ;
; 1.168 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[25]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[27]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.213 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[19]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.216 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[22]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.522      ;
; 1.217 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[3]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[5]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.220 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[8]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[10]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[6]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[12]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.223 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[24]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.224 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[26]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.530      ;
; 1.426 ; phase_acc:inst3|acc[23] ; phase_acc:inst3|acc[23]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.732      ;
; 1.449 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[21]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.755      ;
; 1.473 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[28]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.779      ;
; 1.505 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[13]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.811      ;
; 1.516 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[4]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.822      ;
; 1.518 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[29]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.824      ;
; 1.523 ; phase_acc:inst3|acc[0]  ; phase_acc:inst3|acc[0]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.829      ;
; 1.523 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[16]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.829      ;
; 1.643 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[15]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.949      ;
; 1.643 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[19]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.949      ;
; 1.643 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[3]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.949      ;
; 1.643 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[10]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.949      ;
; 1.643 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[12]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.949      ;
; 1.643 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[21]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.949      ;
; 1.646 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[18]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.952      ;
; 1.655 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[26]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[28]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.693 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[20]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.999      ;
; 1.693 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[23]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.999      ;
; 1.697 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[9]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.697 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[11]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.697 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[4]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.003      ;
; 1.698 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[7]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[6]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[13]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.004      ;
; 1.700 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[25]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.006      ;
; 1.701 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[27]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.007      ;
; 1.729 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[22]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.035      ;
; 1.729 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[20]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.035      ;
; 1.729 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[11]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.035      ;
; 1.729 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[4]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.035      ;
; 1.729 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[13]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.035      ;
; 1.732 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[19]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.038      ;
; 1.735 ; phase_acc:inst3|acc[24] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.103      ; 2.105      ;
; 1.740 ; phase_acc:inst3|acc[26] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.103      ; 2.110      ;
; 1.741 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[27]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.047      ;
; 1.742 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[29]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.048      ;
; 1.751 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[16]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.058      ;
; 1.753 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[8]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.059      ;
; 1.755 ; phase_acc:inst3|acc[29] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.103      ; 2.125      ;
; 1.761 ; phase_acc:inst3|acc[27] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.103      ; 2.131      ;
; 1.767 ; phase_acc:inst3|acc[30] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.103      ; 2.137      ;
; 1.779 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[21]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.085      ;
; 1.783 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[5]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.783 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[10]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.783 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[12]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.784 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[14]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.090      ;
; 1.784 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[7]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.090      ;
; 1.786 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[26]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.092      ;
; 1.787 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[28]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.093      ;
; 1.815 ; phase_acc:inst3|acc[31] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.103      ; 2.185      ;
; 1.815 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[23]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.121      ;
; 1.815 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[21]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.121      ;
; 1.815 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[5]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.121      ;
; 1.815 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[12]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.121      ;
; 1.815 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[14]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.121      ;
; 1.817 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[16]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.124      ;
; 1.818 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[20]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.124      ;
; 1.827 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[28]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.133      ;
; 1.828 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[30]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.134      ;
; 1.837 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[17]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.144      ;
; 1.839 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[9]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.145      ;
; 1.854 ; phase_acc:inst3|acc[1]  ; phase_acc:inst3|acc[1]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.160      ;
; 1.863 ; phase_acc:inst3|acc[30] ; phase_acc:inst3|acc[30]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.169      ;
; 1.865 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[22]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.171      ;
; 1.869 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[6]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.869 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[11]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.869 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[13]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.870 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[15]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.176      ;
; 1.872 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[27]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.178      ;
; 1.873 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[29]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.179      ;
; 1.883 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[24]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.189      ;
; 1.888 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[8]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.194      ;
; 1.901 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[22]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.207      ;
; 1.901 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[6]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.207      ;
; 1.901 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[13]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.207      ;
; 1.901 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[15]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.207      ;
; 1.903 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[17]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.210      ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'NWE'                                                                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.361 ; SAVE_ADDR:inst|ADDR[3]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ; NADV         ; NWE         ; 0.000        ; 0.139      ; 1.767      ;
; 1.371 ; SAVE_ADDR:inst|ADDR[1]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ; NADV         ; NWE         ; 0.000        ; 0.139      ; 1.777      ;
; 1.372 ; SAVE_ADDR:inst|ADDR[0]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ; NADV         ; NWE         ; 0.000        ; 0.139      ; 1.778      ;
; 1.388 ; SAVE_ADDR:inst|ADDR[2]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ; NADV         ; NWE         ; 0.000        ; 0.139      ; 1.794      ;
; 1.694 ; SAVE_ADDR:inst|ADDR[7]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 2.099      ;
; 1.871 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.174      ;
; 1.871 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.174      ;
; 1.871 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.174      ;
; 1.871 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.174      ;
; 1.879 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.180      ;
; 1.879 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.180      ;
; 1.879 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.180      ;
; 1.879 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.180      ;
; 1.879 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.180      ;
; 1.879 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.180      ;
; 1.879 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.180      ;
; 1.879 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.180      ;
; 1.879 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.180      ;
; 1.879 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.180      ;
; 1.879 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.180      ;
; 1.879 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.180      ;
; 1.897 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.198      ;
; 1.897 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.198      ;
; 1.897 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.198      ;
; 1.897 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.198      ;
; 1.899 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.139      ; 2.305      ;
; 2.107 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 2.512      ;
; 2.114 ; SAVE_ADDR:inst|ADDR[4]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ; NADV         ; NWE         ; 0.000        ; 0.139      ; 2.520      ;
; 2.152 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.139      ; 2.558      ;
; 2.175 ; SAVE_ADDR:inst|ADDR[6]                                                                                                                    ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ; NADV         ; NWE         ; 0.000        ; 0.138      ; 2.580      ;
; 2.226 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.010     ; 2.522      ;
; 2.279 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 2.578      ;
; 2.279 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 2.578      ;
; 2.279 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 2.578      ;
; 2.279 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 2.578      ;
; 2.279 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 2.578      ;
; 2.279 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 2.578      ;
; 2.279 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 2.578      ;
; 2.279 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 2.578      ;
; 2.279 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 2.578      ;
; 2.279 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.007     ; 2.578      ;
; 2.279 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.007     ; 2.578      ;
; 2.428 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.731      ;
; 2.428 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.731      ;
; 2.428 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.731      ;
; 2.428 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 2.731      ;
; 2.436 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.737      ;
; 2.436 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.737      ;
; 2.436 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.737      ;
; 2.436 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.737      ;
; 2.436 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.737      ;
; 2.436 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.737      ;
; 2.436 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.737      ;
; 2.436 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.737      ;
; 2.436 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.737      ;
; 2.436 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.737      ;
; 2.436 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.737      ;
; 2.436 ; SAVE_ADDR:inst|ADDR[10]                                                                                                                   ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.737      ;
; 2.468 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.769      ;
; 2.468 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.769      ;
; 2.468 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.769      ;
; 2.468 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 2.769      ;
; 2.516 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.139      ; 2.922      ;
; 2.766 ; SAVE_ADDR:inst|ADDR[17]                                                                                                                   ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.139      ; 3.172      ;
; 2.797 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.010     ; 3.093      ;
; 2.835 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 3.136      ;
; 2.835 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 3.136      ;
; 2.835 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 3.136      ;
; 2.835 ; SAVE_ADDR:inst|ADDR[15]                                                                                                                   ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 3.136      ;
; 2.850 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.149      ;
; 2.850 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.149      ;
; 2.850 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.149      ;
; 2.850 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.149      ;
; 2.850 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.149      ;
; 2.850 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.149      ;
; 2.850 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.149      ;
; 2.850 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.149      ;
; 2.850 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.149      ;
; 2.850 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.149      ;
; 2.850 ; SAVE_ADDR:inst|ADDR[11]                                                                                                                   ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.007     ; 3.149      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0  ; NWE          ; NWE         ; 0.000        ; -0.037     ; 3.173      ;
; 3.027 ; SAVE_ADDR:inst|ADDR[3]                                                                                                                    ; BUFF:inst6|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 3.330      ;
; 3.027 ; SAVE_ADDR:inst|ADDR[3]                                                                                                                    ; BUFF:inst6|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 3.330      ;
; 3.027 ; SAVE_ADDR:inst|ADDR[3]                                                                                                                    ; BUFF:inst6|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 3.330      ;
; 3.027 ; SAVE_ADDR:inst|ADDR[3]                                                                                                                    ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 3.330      ;
; 3.035 ; SAVE_ADDR:inst|ADDR[3]                                                                                                                    ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 3.336      ;
; 3.035 ; SAVE_ADDR:inst|ADDR[3]                                                                                                                    ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 3.336      ;
; 3.035 ; SAVE_ADDR:inst|ADDR[3]                                                                                                                    ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 3.336      ;
; 3.035 ; SAVE_ADDR:inst|ADDR[3]                                                                                                                    ; BUFF:inst6|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 3.336      ;
; 3.035 ; SAVE_ADDR:inst|ADDR[3]                                                                                                                    ; BUFF:inst6|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 3.336      ;
; 3.035 ; SAVE_ADDR:inst|ADDR[3]                                                                                                                    ; BUFF:inst6|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 3.336      ;
; 3.035 ; SAVE_ADDR:inst|ADDR[3]                                                                                                                    ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.005     ; 3.336      ;
; 3.035 ; SAVE_ADDR:inst|ADDR[3]                                                                                                                    ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 3.336      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'NWE'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; NWE   ; Rise       ; NWE                                                                                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'NADV'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; NADV  ; Rise       ; NADV                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[8]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[8]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[9]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[9]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7]                          ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7]                          ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; 9.433  ; 12.500       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; 9.433  ; 12.500       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[0]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[0]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[10]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[10]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[11]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[11]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[12]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[12]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[13]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[13]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[14]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[14]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[15]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[15]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[16]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[16]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[17]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[17]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[18]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[18]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[19]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[19]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[1]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[1]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[20]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[20]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[21]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[21]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[22]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[22]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[23]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[23]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[24]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[24]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[25]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[25]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[26]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[26]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[27]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[27]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[28]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[28]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[29]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[29]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[2]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[2]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[30]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[30]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[31]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[31]                                                                                                                    ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[3]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[3]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[4]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[4]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[5]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[5]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[6]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[6]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[7]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[7]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[8]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[8]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[9]                                                                                                                     ;
; 11.258 ; 12.500       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[9]                                                                                                                     ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|inclk[0]                                                                                              ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|inclk[0]                                                                                              ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|outclk                                                                                                ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|outclk                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 37.059 ; 40.000       ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A16        ; NADV       ; 4.525 ; 4.525 ; Rise       ; NADV            ;
; A17        ; NADV       ; 4.722 ; 4.722 ; Rise       ; NADV            ;
; A18        ; NADV       ; 4.917 ; 4.917 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; 5.867 ; 5.867 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; 4.762 ; 4.762 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; 4.586 ; 4.586 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; 4.999 ; 4.999 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; 4.827 ; 4.827 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; 5.867 ; 5.867 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; 4.873 ; 4.873 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; 5.568 ; 5.568 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; 4.904 ; 4.904 ; Rise       ; NADV            ;
;  AD_IN[8]  ; NADV       ; 5.048 ; 5.048 ; Rise       ; NADV            ;
;  AD_IN[9]  ; NADV       ; 4.533 ; 4.533 ; Rise       ; NADV            ;
;  AD_IN[10] ; NADV       ; 4.675 ; 4.675 ; Rise       ; NADV            ;
;  AD_IN[11] ; NADV       ; 4.667 ; 4.667 ; Rise       ; NADV            ;
;  AD_IN[12] ; NADV       ; 4.156 ; 4.156 ; Rise       ; NADV            ;
;  AD_IN[13] ; NADV       ; 4.327 ; 4.327 ; Rise       ; NADV            ;
;  AD_IN[14] ; NADV       ; 4.326 ; 4.326 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; 4.682 ; 4.682 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; 6.119 ; 6.119 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; 5.172 ; 5.172 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; 4.912 ; 4.912 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; 4.802 ; 4.802 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; 4.820 ; 4.820 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; 6.119 ; 6.119 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; 5.357 ; 5.357 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; 5.576 ; 5.576 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; 4.874 ; 4.874 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; 4.895 ; 4.895 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; 4.545 ; 4.545 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; 4.205 ; 4.205 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; 4.185 ; 4.185 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; 4.179 ; 4.179 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; 4.337 ; 4.337 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; 4.525 ; 4.525 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; 4.444 ; 4.444 ; Rise       ; NWE             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; A16        ; NADV       ; -4.259 ; -4.259 ; Rise       ; NADV            ;
; A17        ; NADV       ; -4.456 ; -4.456 ; Rise       ; NADV            ;
; A18        ; NADV       ; -4.651 ; -4.651 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; -3.890 ; -3.890 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; -4.496 ; -4.496 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; -4.320 ; -4.320 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; -4.733 ; -4.733 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; -4.561 ; -4.561 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; -5.601 ; -5.601 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; -4.607 ; -4.607 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; -5.302 ; -5.302 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; -4.638 ; -4.638 ; Rise       ; NADV            ;
;  AD_IN[8]  ; NADV       ; -4.782 ; -4.782 ; Rise       ; NADV            ;
;  AD_IN[9]  ; NADV       ; -4.267 ; -4.267 ; Rise       ; NADV            ;
;  AD_IN[10] ; NADV       ; -4.409 ; -4.409 ; Rise       ; NADV            ;
;  AD_IN[11] ; NADV       ; -4.401 ; -4.401 ; Rise       ; NADV            ;
;  AD_IN[12] ; NADV       ; -3.890 ; -3.890 ; Rise       ; NADV            ;
;  AD_IN[13] ; NADV       ; -4.061 ; -4.061 ; Rise       ; NADV            ;
;  AD_IN[14] ; NADV       ; -4.060 ; -4.060 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; -4.416 ; -4.416 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; -3.877 ; -3.877 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; -4.423 ; -4.423 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; -4.301 ; -4.301 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; -4.283 ; -4.283 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; -4.296 ; -4.296 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; -4.979 ; -4.979 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; -4.771 ; -4.771 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; -4.850 ; -4.850 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; -4.272 ; -4.272 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; -4.441 ; -4.441 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; -4.279 ; -4.279 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; -3.913 ; -3.913 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; -3.913 ; -3.913 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; -3.913 ; -3.913 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; -4.071 ; -4.071 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; -4.259 ; -4.259 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; -3.877 ; -3.877 ; Rise       ; NWE             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+------------+------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+------------+-------+-------+------------+-----------------------------------+
; adclk      ; clk        ; 3.005 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; output[*]  ; clk        ; 6.478 ; 6.478 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[0] ; clk        ; 5.724 ; 5.724 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[1] ; clk        ; 6.118 ; 6.118 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[2] ; clk        ; 6.180 ; 6.180 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[3] ; clk        ; 6.449 ; 6.449 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[4] ; clk        ; 6.478 ; 6.478 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[5] ; clk        ; 6.443 ; 6.443 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[6] ; clk        ; 6.028 ; 6.028 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[7] ; clk        ; 6.020 ; 6.020 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; adclk      ; clk        ;       ; 3.005 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+------------+------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+------------+-------+-------+------------+-----------------------------------+
; adclk      ; clk        ; 3.005 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; output[*]  ; clk        ; 5.724 ; 5.724 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[0] ; clk        ; 5.724 ; 5.724 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[1] ; clk        ; 6.118 ; 6.118 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[2] ; clk        ; 6.180 ; 6.180 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[3] ; clk        ; 6.449 ; 6.449 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[4] ; clk        ; 6.478 ; 6.478 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[5] ; clk        ; 6.443 ; 6.443 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[6] ; clk        ; 6.028 ; 6.028 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[7] ; clk        ; 6.020 ; 6.020 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; adclk      ; clk        ;       ; 3.005 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; J1_DIN     ; J7_DIN      ; 10.927 ;    ;    ; 10.927 ;
; J1_SCLK    ; J7_SCLK     ; 11.115 ;    ;    ; 11.115 ;
; J1_SYNC    ; J7_SYNC     ; 10.571 ;    ;    ; 10.571 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; J1_DIN     ; J7_DIN      ; 10.927 ;    ;    ; 10.927 ;
; J1_SCLK    ; J7_SCLK     ; 11.115 ;    ;    ; 11.115 ;
; J1_SYNC    ; J7_SYNC     ; 10.571 ;    ;    ; 10.571 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst2|altpll_component|pll|clk[0] ; -2.483 ; -59.292       ;
; NWE                               ; -1.457 ; -31.091       ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0] ; 0.356 ; 0.000         ;
; NWE                               ; 0.408 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; NWE                               ; -1.880 ; -127.380      ;
; NADV                              ; -1.380 ; -20.380       ;
; inst2|altpll_component|pll|clk[0] ; 10.373 ; 0.000         ;
; clk                               ; 20.000 ; 0.000         ;
+-----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[0]'                                                                                                  ;
+--------+-------------------------+-------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -2.483 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.948      ;
; -2.448 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.913      ;
; -2.442 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.907      ;
; -2.434 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.899      ;
; -2.413 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.878      ;
; -2.407 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.872      ;
; -2.399 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.864      ;
; -2.378 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.843      ;
; -2.372 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.837      ;
; -2.372 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.837      ;
; -2.364 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.829      ;
; -2.344 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.809      ;
; -2.343 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.808      ;
; -2.337 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.802      ;
; -2.337 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.802      ;
; -2.329 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.794      ;
; -2.315 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.780      ;
; -2.309 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.774      ;
; -2.308 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.773      ;
; -2.302 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.767      ;
; -2.302 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.767      ;
; -2.294 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.759      ;
; -2.280 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.745      ;
; -2.279 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.744      ;
; -2.274 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.739      ;
; -2.273 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.738      ;
; -2.267 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.732      ;
; -2.267 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.732      ;
; -2.259 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.724      ;
; -2.250 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.714      ;
; -2.247 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.712      ;
; -2.245 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.710      ;
; -2.244 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.709      ;
; -2.239 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.704      ;
; -2.238 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.703      ;
; -2.232 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.697      ;
; -2.232 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.697      ;
; -2.224 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.689      ;
; -2.215 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.679      ;
; -2.212 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.677      ;
; -2.210 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.675      ;
; -2.209 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.674      ;
; -2.204 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.669      ;
; -2.197 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.662      ;
; -2.197 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.662      ;
; -2.189 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.654      ;
; -2.180 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.644      ;
; -2.177 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.642      ;
; -2.175 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.640      ;
; -2.174 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.639      ;
; -2.169 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.634      ;
; -2.162 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.627      ;
; -2.148 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.613      ;
; -2.145 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.609      ;
; -2.144 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.609      ;
; -2.142 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.607      ;
; -2.140 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.605      ;
; -2.139 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.604      ;
; -2.134 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.599      ;
; -2.133 ; BUFF:inst5|DATA_OUT[12] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.597      ;
; -2.127 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.592      ;
; -2.113 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.578      ;
; -2.110 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.574      ;
; -2.109 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[22] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.574      ;
; -2.107 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.572      ;
; -2.106 ; BUFF:inst5|DATA_OUT[13] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.570      ;
; -2.105 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.570      ;
; -2.104 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.569      ;
; -2.103 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.568      ;
; -2.099 ; BUFF:inst5|DATA_OUT[4]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.564      ;
; -2.098 ; BUFF:inst5|DATA_OUT[12] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.562      ;
; -2.095 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.560      ;
; -2.078 ; BUFF:inst5|DATA_OUT[10] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.543      ;
; -2.078 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.543      ;
; -2.075 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.539      ;
; -2.074 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[21] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.539      ;
; -2.072 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[26] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.537      ;
; -2.071 ; BUFF:inst5|DATA_OUT[13] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.535      ;
; -2.070 ; BUFF:inst5|DATA_OUT[5]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.535      ;
; -2.069 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.534      ;
; -2.068 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[22] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.533      ;
; -2.063 ; BUFF:inst5|DATA_OUT[12] ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.527      ;
; -2.060 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[22] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.525      ;
; -2.054 ; BUFF:inst5|DATA_OUT[11] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.519      ;
; -2.043 ; BUFF:inst5|DATA_OUT[10] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.508      ;
; -2.043 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.508      ;
; -2.040 ; BUFF:inst5|DATA_OUT[9]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.504      ;
; -2.039 ; BUFF:inst5|DATA_OUT[0]  ; phase_acc:inst3|acc[20] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.504      ;
; -2.039 ; BUFF:inst5|DATA_OUT[14] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.503      ;
; -2.037 ; BUFF:inst5|DATA_OUT[7]  ; phase_acc:inst3|acc[25] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.502      ;
; -2.036 ; BUFF:inst5|DATA_OUT[13] ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.500      ;
; -2.034 ; BUFF:inst5|DATA_OUT[6]  ; phase_acc:inst3|acc[24] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.499      ;
; -2.033 ; BUFF:inst5|DATA_OUT[3]  ; phase_acc:inst3|acc[23] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.498      ;
; -2.033 ; BUFF:inst5|DATA_OUT[1]  ; phase_acc:inst3|acc[21] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.498      ;
; -2.028 ; BUFF:inst5|DATA_OUT[12] ; phase_acc:inst3|acc[28] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.568     ; 1.492      ;
; -2.025 ; BUFF:inst5|DATA_OUT[2]  ; phase_acc:inst3|acc[21] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.490      ;
; -2.024 ; BUFF:inst5|DATA_OUT[15] ; phase_acc:inst3|acc[31] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.566     ; 1.490      ;
; -2.019 ; BUFF:inst5|DATA_OUT[11] ; phase_acc:inst3|acc[30] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.484      ;
; -2.008 ; BUFF:inst5|DATA_OUT[10] ; phase_acc:inst3|acc[29] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.473      ;
; -2.008 ; BUFF:inst5|DATA_OUT[8]  ; phase_acc:inst3|acc[27] ; NWE          ; inst2|altpll_component|pll|clk[0] ; 1.000        ; -1.567     ; 1.473      ;
+--------+-------------------------+-------------------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'NWE'                                                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -1.457 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7 ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0 ; NWE          ; NWE         ; 1.000        ; -0.018     ; 2.438      ;
; -0.685 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[0]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.713      ;
; -0.685 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[1]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.713      ;
; -0.685 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[2]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.713      ;
; -0.685 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.713      ;
; -0.685 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.713      ;
; -0.685 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[5]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.713      ;
; -0.685 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.713      ;
; -0.685 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.713      ;
; -0.685 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[8]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.713      ;
; -0.685 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[10]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.713      ;
; -0.685 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[11]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.713      ;
; -0.675 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[0]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.703      ;
; -0.675 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[1]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.703      ;
; -0.675 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[2]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.703      ;
; -0.675 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.703      ;
; -0.675 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.703      ;
; -0.675 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[5]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.703      ;
; -0.675 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.703      ;
; -0.675 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.703      ;
; -0.675 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[8]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.703      ;
; -0.675 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[10]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.703      ;
; -0.675 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[11]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.703      ;
; -0.660 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[15]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.005     ; 1.687      ;
; -0.650 ; SAVE_ADDR:inst|ADDR[9]                                                                                                                    ; BUFF:inst5|DATA_OUT[15]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.005     ; 1.677      ;
; -0.631 ; SAVE_ADDR:inst|ADDR[14]                                                                                                                   ; BUFF:inst5|DATA_OUT[0]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.659      ;
; -0.631 ; SAVE_ADDR:inst|ADDR[14]                                                                                                                   ; BUFF:inst5|DATA_OUT[1]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.659      ;
; -0.631 ; SAVE_ADDR:inst|ADDR[14]                                                                                                                   ; BUFF:inst5|DATA_OUT[2]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.659      ;
; -0.631 ; SAVE_ADDR:inst|ADDR[14]                                                                                                                   ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.659      ;
; -0.631 ; SAVE_ADDR:inst|ADDR[14]                                                                                                                   ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.659      ;
; -0.631 ; SAVE_ADDR:inst|ADDR[14]                                                                                                                   ; BUFF:inst5|DATA_OUT[5]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.659      ;
; -0.631 ; SAVE_ADDR:inst|ADDR[14]                                                                                                                   ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.659      ;
; -0.631 ; SAVE_ADDR:inst|ADDR[14]                                                                                                                   ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.659      ;
; -0.631 ; SAVE_ADDR:inst|ADDR[14]                                                                                                                   ; BUFF:inst5|DATA_OUT[8]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.659      ;
; -0.631 ; SAVE_ADDR:inst|ADDR[14]                                                                                                                   ; BUFF:inst5|DATA_OUT[10]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.659      ;
; -0.631 ; SAVE_ADDR:inst|ADDR[14]                                                                                                                   ; BUFF:inst5|DATA_OUT[11]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.659      ;
; -0.628 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[0]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.656      ;
; -0.628 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[1]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.656      ;
; -0.628 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[2]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.656      ;
; -0.628 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.656      ;
; -0.628 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.656      ;
; -0.628 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[5]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.656      ;
; -0.628 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.656      ;
; -0.628 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.656      ;
; -0.628 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[8]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.656      ;
; -0.628 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[10]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.656      ;
; -0.628 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[11]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.656      ;
; -0.615 ; SAVE_ADDR:inst|ADDR[6]                                                                                                                    ; BUFF:inst5|DATA_OUT[0]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.643      ;
; -0.615 ; SAVE_ADDR:inst|ADDR[6]                                                                                                                    ; BUFF:inst5|DATA_OUT[1]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.643      ;
; -0.615 ; SAVE_ADDR:inst|ADDR[6]                                                                                                                    ; BUFF:inst5|DATA_OUT[2]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.643      ;
; -0.615 ; SAVE_ADDR:inst|ADDR[6]                                                                                                                    ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.643      ;
; -0.615 ; SAVE_ADDR:inst|ADDR[6]                                                                                                                    ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.643      ;
; -0.615 ; SAVE_ADDR:inst|ADDR[6]                                                                                                                    ; BUFF:inst5|DATA_OUT[5]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.643      ;
; -0.615 ; SAVE_ADDR:inst|ADDR[6]                                                                                                                    ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.643      ;
; -0.615 ; SAVE_ADDR:inst|ADDR[6]                                                                                                                    ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.643      ;
; -0.615 ; SAVE_ADDR:inst|ADDR[6]                                                                                                                    ; BUFF:inst5|DATA_OUT[8]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.643      ;
; -0.615 ; SAVE_ADDR:inst|ADDR[6]                                                                                                                    ; BUFF:inst5|DATA_OUT[10]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.643      ;
; -0.615 ; SAVE_ADDR:inst|ADDR[6]                                                                                                                    ; BUFF:inst5|DATA_OUT[11]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.643      ;
; -0.609 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[0]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.637      ;
; -0.609 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[1]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.637      ;
; -0.609 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[2]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.637      ;
; -0.609 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.637      ;
; -0.609 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.637      ;
; -0.609 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[5]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.637      ;
; -0.609 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.637      ;
; -0.609 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.637      ;
; -0.609 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[8]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.637      ;
; -0.609 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[10]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.637      ;
; -0.609 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[11]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.637      ;
; -0.606 ; SAVE_ADDR:inst|ADDR[14]                                                                                                                   ; BUFF:inst5|DATA_OUT[15]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.005     ; 1.633      ;
; -0.603 ; SAVE_ADDR:inst|ADDR[5]                                                                                                                    ; BUFF:inst5|DATA_OUT[15]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.005     ; 1.630      ;
; -0.590 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; BUFF:inst5|DATA_OUT[0]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.618      ;
; -0.590 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; BUFF:inst5|DATA_OUT[1]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.618      ;
; -0.590 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; BUFF:inst5|DATA_OUT[2]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.618      ;
; -0.590 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; BUFF:inst5|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.618      ;
; -0.590 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; BUFF:inst5|DATA_OUT[4]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.618      ;
; -0.590 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; BUFF:inst5|DATA_OUT[5]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.618      ;
; -0.590 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; BUFF:inst5|DATA_OUT[6]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.618      ;
; -0.590 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; BUFF:inst5|DATA_OUT[7]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.618      ;
; -0.590 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; BUFF:inst5|DATA_OUT[8]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.618      ;
; -0.590 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; BUFF:inst5|DATA_OUT[10]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.618      ;
; -0.590 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; BUFF:inst5|DATA_OUT[11]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.004     ; 1.618      ;
; -0.590 ; SAVE_ADDR:inst|ADDR[6]                                                                                                                    ; BUFF:inst5|DATA_OUT[15]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.005     ; 1.617      ;
; -0.584 ; SAVE_ADDR:inst|ADDR[18]                                                                                                                   ; BUFF:inst5|DATA_OUT[15]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.005     ; 1.611      ;
; -0.570 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[9]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.599      ;
; -0.570 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[12]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.599      ;
; -0.570 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[13]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.599      ;
; -0.570 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst5|DATA_OUT[14]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.599      ;
; -0.565 ; SAVE_ADDR:inst|ADDR[16]                                                                                                                   ; BUFF:inst5|DATA_OUT[15]                                                                                                                   ; NADV         ; NWE         ; 1.000        ; -0.005     ; 1.592      ;
; -0.561 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst6|DATA_OUT[0]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.590      ;
; -0.561 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst6|DATA_OUT[1]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.590      ;
; -0.561 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst6|DATA_OUT[2]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.590      ;
; -0.561 ; SAVE_ADDR:inst|ADDR[12]                                                                                                                   ; BUFF:inst6|DATA_OUT[3]                                                                                                                    ; NADV         ; NWE         ; 1.000        ; -0.003     ; 1.590      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                          ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                                                                    ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.356 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[2]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[7]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[9]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[11]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[14]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[15]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[18]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[20]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[17]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; phase_acc:inst3|acc[31] ; phase_acc:inst3|acc[31]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[25]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[27]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.367 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[19]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[22]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[3]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[8]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[10]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[24]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[26]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[5]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[6]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[12]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.435 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[21]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.587      ;
; 0.438 ; phase_acc:inst3|acc[23] ; phase_acc:inst3|acc[23]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.590      ;
; 0.442 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[28]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.594      ;
; 0.446 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[13]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.598      ;
; 0.449 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[4]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.601      ;
; 0.452 ; phase_acc:inst3|acc[0]  ; phase_acc:inst3|acc[0]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.604      ;
; 0.452 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[16]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[29]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.605      ;
; 0.494 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[15]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[19]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[3]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[10]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[12]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[21]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[18]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.647      ;
; 0.498 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[26]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[28]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.501 ; phase_acc:inst3|acc[24] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.064      ; 0.703      ;
; 0.505 ; phase_acc:inst3|acc[26] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.064      ; 0.707      ;
; 0.507 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[20]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; phase_acc:inst3|acc[22] ; phase_acc:inst3|acc[23]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[9]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[11]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[25]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[27]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[4]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; phase_acc:inst3|acc[6]  ; phase_acc:inst3|acc[7]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[6]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[13]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.513 ; phase_acc:inst3|acc[27] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.064      ; 0.715      ;
; 0.514 ; phase_acc:inst3|acc[29] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.064      ; 0.716      ;
; 0.517 ; phase_acc:inst3|acc[30] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.064      ; 0.719      ;
; 0.529 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[22]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[20]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[11]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[4]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[13]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[19]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.682      ;
; 0.533 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[29]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[27]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.540 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[16]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.693      ;
; 0.542 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[21]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[5]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[10]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[12]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[26]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[28]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; phase_acc:inst3|acc[1]  ; phase_acc:inst3|acc[1]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[14]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; phase_acc:inst3|acc[5]  ; phase_acc:inst3|acc[7]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; phase_acc:inst3|acc[31] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.064      ; 0.748      ;
; 0.547 ; phase_acc:inst3|acc[30] ; phase_acc:inst3|acc[30]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[8]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.564 ; phase_acc:inst3|acc[20] ; phase_acc:inst3|acc[23]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; phase_acc:inst3|acc[18] ; phase_acc:inst3|acc[21]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; phase_acc:inst3|acc[2]  ; phase_acc:inst3|acc[5]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; phase_acc:inst3|acc[9]  ; phase_acc:inst3|acc[12]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; phase_acc:inst3|acc[11] ; phase_acc:inst3|acc[14]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; phase_acc:inst3|acc[17] ; phase_acc:inst3|acc[20]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.717      ;
; 0.568 ; phase_acc:inst3|acc[25] ; phase_acc:inst3|acc[28]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; phase_acc:inst3|acc[27] ; phase_acc:inst3|acc[30]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.573 ; phase_acc:inst3|acc[21] ; phase_acc:inst3|acc[22]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.725      ;
; 0.575 ; phase_acc:inst3|acc[15] ; phase_acc:inst3|acc[17]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.728      ;
; 0.577 ; phase_acc:inst3|acc[19] ; phase_acc:inst3|acc[22]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.729      ;
; 0.579 ; phase_acc:inst3|acc[3]  ; phase_acc:inst3|acc[6]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; phase_acc:inst3|acc[8]  ; phase_acc:inst3|acc[11]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; phase_acc:inst3|acc[10] ; phase_acc:inst3|acc[13]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; phase_acc:inst3|acc[26] ; phase_acc:inst3|acc[29]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; phase_acc:inst3|acc[24] ; phase_acc:inst3|acc[27]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; phase_acc:inst3|acc[12] ; phase_acc:inst3|acc[15]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; phase_acc:inst3|acc[28] ; phase_acc:inst3|acc[29]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; phase_acc:inst3|acc[14] ; phase_acc:inst3|acc[16]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.733      ;
; 0.584 ; phase_acc:inst3|acc[7]  ; phase_acc:inst3|acc[9]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.736      ;
; 0.586 ; phase_acc:inst3|acc[13] ; phase_acc:inst3|acc[14]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.738      ;
; 0.589 ; phase_acc:inst3|acc[4]  ; phase_acc:inst3|acc[5]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.592 ; phase_acc:inst3|acc[0]  ; phase_acc:inst3|acc[1]                                                                                                                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.744      ;
; 0.592 ; phase_acc:inst3|acc[16] ; phase_acc:inst3|acc[17]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; phase_acc:inst3|acc[29] ; phase_acc:inst3|acc[30]                                                                                                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.745      ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'NWE'                                                                                                                                                                                                                             ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; SAVE_ADDR:inst|ADDR[3]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.610      ;
; 0.409 ; SAVE_ADDR:inst|ADDR[1]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.611      ;
; 0.409 ; SAVE_ADDR:inst|ADDR[0]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.611      ;
; 0.420 ; SAVE_ADDR:inst|ADDR[2]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.622      ;
; 0.495 ; SAVE_ADDR:inst|ADDR[7]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.697      ;
; 0.621 ; SAVE_ADDR:inst|ADDR[15] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.823      ;
; 0.629 ; SAVE_ADDR:inst|ADDR[5]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.831      ;
; 0.632 ; SAVE_ADDR:inst|ADDR[4]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.834      ;
; 0.650 ; SAVE_ADDR:inst|ADDR[18] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.852      ;
; 0.676 ; SAVE_ADDR:inst|ADDR[6]  ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.878      ;
; 0.731 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.882      ;
; 0.731 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.882      ;
; 0.731 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.882      ;
; 0.731 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.001     ; 0.882      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.884      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.884      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.884      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.884      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.884      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.884      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.884      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.884      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.884      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.884      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.884      ;
; 0.735 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.884      ;
; 0.744 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.893      ;
; 0.744 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.893      ;
; 0.744 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.893      ;
; 0.744 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 0.893      ;
; 0.769 ; SAVE_ADDR:inst|ADDR[16] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.064      ; 0.971      ;
; 0.834 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 0.981      ;
; 0.856 ; SAVE_ADDR:inst|ADDR[17] ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ; NADV         ; NWE         ; 0.000        ; 0.064      ; 1.058      ;
; 0.859 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.007      ;
; 0.859 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.007      ;
; 0.859 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.007      ;
; 0.859 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.007      ;
; 0.859 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.007      ;
; 0.859 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.007      ;
; 0.859 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.007      ;
; 0.859 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.007      ;
; 0.859 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.007      ;
; 0.859 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.007      ;
; 0.859 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.007      ;
; 0.883 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.034      ;
; 0.883 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.034      ;
; 0.883 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.034      ;
; 0.883 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.034      ;
; 0.887 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.036      ;
; 0.887 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.036      ;
; 0.887 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.036      ;
; 0.887 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.036      ;
; 0.887 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.036      ;
; 0.887 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.036      ;
; 0.887 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.036      ;
; 0.887 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.036      ;
; 0.887 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.036      ;
; 0.887 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.036      ;
; 0.887 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.036      ;
; 0.887 ; SAVE_ADDR:inst|ADDR[10] ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.036      ;
; 0.901 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.050      ;
; 0.901 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.050      ;
; 0.901 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.050      ;
; 0.901 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.050      ;
; 0.979 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.128      ;
; 0.979 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.128      ;
; 0.979 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.128      ;
; 0.979 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.128      ;
; 0.991 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 1.138      ;
; 1.016 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.164      ;
; 1.016 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.164      ;
; 1.016 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.164      ;
; 1.016 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.164      ;
; 1.016 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.164      ;
; 1.016 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.164      ;
; 1.016 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.164      ;
; 1.016 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.164      ;
; 1.016 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.164      ;
; 1.016 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.164      ;
; 1.016 ; SAVE_ADDR:inst|ADDR[11] ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.004     ; 1.164      ;
; 1.069 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.005     ; 1.216      ;
; 1.071 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.222      ;
; 1.071 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.222      ;
; 1.071 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.222      ;
; 1.071 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.222      ;
; 1.075 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.224      ;
; 1.075 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.224      ;
; 1.075 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.224      ;
; 1.075 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[3]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.224      ;
; 1.075 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[5]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.224      ;
; 1.075 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[7]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.224      ;
; 1.075 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[9]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.224      ;
; 1.075 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.224      ;
; 1.075 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.224      ;
; 1.075 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.224      ;
; 1.075 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.224      ;
; 1.075 ; SAVE_ADDR:inst|ADDR[3]  ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ; NADV         ; NWE         ; 0.000        ; -0.003     ; 1.224      ;
; 1.080 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[4]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.231      ;
; 1.080 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[6]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.231      ;
; 1.080 ; SAVE_ADDR:inst|ADDR[15] ; BUFF:inst6|DATA_OUT[8]                                                                                                                     ; NADV         ; NWE         ; 0.000        ; -0.001     ; 1.231      ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'NWE'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; NWE   ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; NWE   ; Rise       ; NWE                                                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[10]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[11]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[12]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[13]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[14]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[15]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[6]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[7]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[8]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst5|DATA_OUT[9]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[10]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[11]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[12]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[13]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[14]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[15]                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NWE   ; Rise       ; BUFF:inst6|DATA_OUT[2]                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'NADV'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; NADV  ; Rise       ; NADV                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; NADV  ; Rise       ; SAVE_ADDR:inst|ADDR[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; NADV~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; NADV~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[8]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[8]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; NADV  ; Rise       ; inst|ADDR[9]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; NADV  ; Rise       ; inst|ADDR[9]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7]                          ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7]                          ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; 10.373 ; 12.500       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; 10.373 ; 12.500       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[0]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[0]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[10]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[10]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[11]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[11]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[12]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[12]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[13]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[13]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[14]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[14]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[15]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[15]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[16]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[16]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[17]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[17]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[18]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[18]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[19]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[19]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[1]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[1]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[20]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[20]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[21]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[21]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[22]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[22]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[23]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[23]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[24]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[24]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[25]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[25]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[26]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[26]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[27]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[27]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[28]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[28]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[29]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[29]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[2]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[2]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[30]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[30]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[31]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[31]                                                                                                                    ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[3]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[3]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[4]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[4]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[5]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[5]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[6]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[6]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[7]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[7]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[8]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[8]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[9]                                                                                                                     ;
; 11.500 ; 12.500       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; phase_acc:inst3|acc[9]                                                                                                                     ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|inclk[0]                                                                                              ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|inclk[0]                                                                                              ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|outclk                                                                                                ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; inst2|altpll_component|_clk0~clkctrl|outclk                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 37.620 ; 40.000       ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A16        ; NADV       ; 2.028 ; 2.028 ; Rise       ; NADV            ;
; A17        ; NADV       ; 2.140 ; 2.140 ; Rise       ; NADV            ;
; A18        ; NADV       ; 2.158 ; 2.158 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; 2.570 ; 2.570 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; 2.225 ; 2.225 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; 2.090 ; 2.090 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; 2.221 ; 2.221 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; 2.218 ; 2.218 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; 2.570 ; 2.570 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; 2.138 ; 2.138 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; 2.393 ; 2.393 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; 2.152 ; 2.152 ; Rise       ; NADV            ;
;  AD_IN[8]  ; NADV       ; 2.231 ; 2.231 ; Rise       ; NADV            ;
;  AD_IN[9]  ; NADV       ; 2.041 ; 2.041 ; Rise       ; NADV            ;
;  AD_IN[10] ; NADV       ; 2.118 ; 2.118 ; Rise       ; NADV            ;
;  AD_IN[11] ; NADV       ; 2.108 ; 2.108 ; Rise       ; NADV            ;
;  AD_IN[12] ; NADV       ; 1.919 ; 1.919 ; Rise       ; NADV            ;
;  AD_IN[13] ; NADV       ; 2.012 ; 2.012 ; Rise       ; NADV            ;
;  AD_IN[14] ; NADV       ; 2.014 ; 2.014 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; 2.102 ; 2.102 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; 2.613 ; 2.613 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; 2.322 ; 2.322 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; 2.171 ; 2.171 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; 2.199 ; 2.199 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; 2.212 ; 2.212 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; 2.613 ; 2.613 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; 2.336 ; 2.336 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; 2.398 ; 2.398 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; 2.124 ; 2.124 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; 2.145 ; 2.145 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; 2.047 ; 2.047 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; 1.955 ; 1.955 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; 1.941 ; 1.941 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; 1.932 ; 1.932 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; 2.020 ; 2.020 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; 2.029 ; 2.029 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; 2.009 ; 2.009 ; Rise       ; NWE             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; A16        ; NADV       ; -1.908 ; -1.908 ; Rise       ; NADV            ;
; A17        ; NADV       ; -2.020 ; -2.020 ; Rise       ; NADV            ;
; A18        ; NADV       ; -2.038 ; -2.038 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; -1.799 ; -1.799 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; -2.105 ; -2.105 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; -1.970 ; -1.970 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; -2.101 ; -2.101 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; -2.098 ; -2.098 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; -2.450 ; -2.450 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; -2.018 ; -2.018 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; -2.273 ; -2.273 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; -2.032 ; -2.032 ; Rise       ; NADV            ;
;  AD_IN[8]  ; NADV       ; -2.111 ; -2.111 ; Rise       ; NADV            ;
;  AD_IN[9]  ; NADV       ; -1.921 ; -1.921 ; Rise       ; NADV            ;
;  AD_IN[10] ; NADV       ; -1.998 ; -1.998 ; Rise       ; NADV            ;
;  AD_IN[11] ; NADV       ; -1.988 ; -1.988 ; Rise       ; NADV            ;
;  AD_IN[12] ; NADV       ; -1.799 ; -1.799 ; Rise       ; NADV            ;
;  AD_IN[13] ; NADV       ; -1.892 ; -1.892 ; Rise       ; NADV            ;
;  AD_IN[14] ; NADV       ; -1.894 ; -1.894 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; -1.982 ; -1.982 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; -1.781 ; -1.781 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; -2.032 ; -2.032 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; -1.963 ; -1.963 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; -1.935 ; -1.935 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; -1.945 ; -1.945 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; -2.190 ; -2.190 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; -2.071 ; -2.071 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; -2.107 ; -2.107 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; -1.927 ; -1.927 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; -2.019 ; -2.019 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; -1.926 ; -1.926 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; -1.816 ; -1.816 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; -1.812 ; -1.812 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; -1.811 ; -1.811 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; -1.899 ; -1.899 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; -1.908 ; -1.908 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; -1.781 ; -1.781 ; Rise       ; NWE             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+------------+------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+------------+-------+-------+------------+-----------------------------------+
; adclk      ; clk        ; 1.152 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; output[*]  ; clk        ; 2.498 ; 2.498 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[0] ; clk        ; 2.250 ; 2.250 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[1] ; clk        ; 2.373 ; 2.373 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[2] ; clk        ; 2.416 ; 2.416 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[3] ; clk        ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[4] ; clk        ; 2.498 ; 2.498 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[5] ; clk        ; 2.470 ; 2.470 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[6] ; clk        ; 2.287 ; 2.287 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[7] ; clk        ; 2.290 ; 2.290 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; adclk      ; clk        ;       ; 1.152 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+------------+------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+------------+-------+-------+------------+-----------------------------------+
; adclk      ; clk        ; 1.152 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; output[*]  ; clk        ; 2.250 ; 2.250 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[0] ; clk        ; 2.250 ; 2.250 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[1] ; clk        ; 2.373 ; 2.373 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[2] ; clk        ; 2.416 ; 2.416 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[3] ; clk        ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[4] ; clk        ; 2.498 ; 2.498 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[5] ; clk        ; 2.470 ; 2.470 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[6] ; clk        ; 2.287 ; 2.287 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[7] ; clk        ; 2.290 ; 2.290 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; adclk      ; clk        ;       ; 1.152 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; J1_DIN     ; J7_DIN      ; 5.238 ;    ;    ; 5.238 ;
; J1_SCLK    ; J7_SCLK     ; 5.427 ;    ;    ; 5.427 ;
; J1_SYNC    ; J7_SYNC     ; 5.142 ;    ;    ; 5.142 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; J1_DIN     ; J7_DIN      ; 5.238 ;    ;    ; 5.238 ;
; J1_SCLK    ; J7_SCLK     ; 5.427 ;    ;    ; 5.427 ;
; J1_SYNC    ; J7_SYNC     ; 5.142 ;    ;    ; 5.142 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; -6.747   ; 0.356 ; N/A      ; N/A     ; -2.567              ;
;  NADV                              ; N/A      ; N/A   ; N/A      ; N/A     ; -1.941              ;
;  NWE                               ; -3.958   ; 0.408 ; N/A      ; N/A     ; -2.567              ;
;  clk                               ; N/A      ; N/A   ; N/A      ; N/A     ; 20.000              ;
;  inst2|altpll_component|pll|clk[0] ; -6.747   ; 0.356 ; N/A      ; N/A     ; 9.433               ;
; Design-wide TNS                    ; -314.96  ; 0.0   ; 0.0      ; 0.0     ; -207.916            ;
;  NADV                              ; N/A      ; N/A   ; N/A      ; N/A     ; -30.137             ;
;  NWE                               ; -146.840 ; 0.000 ; N/A      ; N/A     ; -177.779            ;
;  clk                               ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[0] ; -168.120 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; A16        ; NADV       ; 4.525 ; 4.525 ; Rise       ; NADV            ;
; A17        ; NADV       ; 4.722 ; 4.722 ; Rise       ; NADV            ;
; A18        ; NADV       ; 4.917 ; 4.917 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; 5.867 ; 5.867 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; 4.762 ; 4.762 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; 4.586 ; 4.586 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; 4.999 ; 4.999 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; 4.827 ; 4.827 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; 5.867 ; 5.867 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; 4.873 ; 4.873 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; 5.568 ; 5.568 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; 4.904 ; 4.904 ; Rise       ; NADV            ;
;  AD_IN[8]  ; NADV       ; 5.048 ; 5.048 ; Rise       ; NADV            ;
;  AD_IN[9]  ; NADV       ; 4.533 ; 4.533 ; Rise       ; NADV            ;
;  AD_IN[10] ; NADV       ; 4.675 ; 4.675 ; Rise       ; NADV            ;
;  AD_IN[11] ; NADV       ; 4.667 ; 4.667 ; Rise       ; NADV            ;
;  AD_IN[12] ; NADV       ; 4.156 ; 4.156 ; Rise       ; NADV            ;
;  AD_IN[13] ; NADV       ; 4.327 ; 4.327 ; Rise       ; NADV            ;
;  AD_IN[14] ; NADV       ; 4.326 ; 4.326 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; 4.682 ; 4.682 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; 6.119 ; 6.119 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; 5.172 ; 5.172 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; 4.912 ; 4.912 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; 4.802 ; 4.802 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; 4.820 ; 4.820 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; 6.119 ; 6.119 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; 5.357 ; 5.357 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; 5.576 ; 5.576 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; 4.874 ; 4.874 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; 4.895 ; 4.895 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; 4.545 ; 4.545 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; 4.205 ; 4.205 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; 4.185 ; 4.185 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; 4.179 ; 4.179 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; 4.337 ; 4.337 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; 4.525 ; 4.525 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; 4.444 ; 4.444 ; Rise       ; NWE             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; A16        ; NADV       ; -1.908 ; -1.908 ; Rise       ; NADV            ;
; A17        ; NADV       ; -2.020 ; -2.020 ; Rise       ; NADV            ;
; A18        ; NADV       ; -2.038 ; -2.038 ; Rise       ; NADV            ;
; AD_IN[*]   ; NADV       ; -1.799 ; -1.799 ; Rise       ; NADV            ;
;  AD_IN[0]  ; NADV       ; -2.105 ; -2.105 ; Rise       ; NADV            ;
;  AD_IN[1]  ; NADV       ; -1.970 ; -1.970 ; Rise       ; NADV            ;
;  AD_IN[2]  ; NADV       ; -2.101 ; -2.101 ; Rise       ; NADV            ;
;  AD_IN[3]  ; NADV       ; -2.098 ; -2.098 ; Rise       ; NADV            ;
;  AD_IN[4]  ; NADV       ; -2.450 ; -2.450 ; Rise       ; NADV            ;
;  AD_IN[5]  ; NADV       ; -2.018 ; -2.018 ; Rise       ; NADV            ;
;  AD_IN[6]  ; NADV       ; -2.273 ; -2.273 ; Rise       ; NADV            ;
;  AD_IN[7]  ; NADV       ; -2.032 ; -2.032 ; Rise       ; NADV            ;
;  AD_IN[8]  ; NADV       ; -2.111 ; -2.111 ; Rise       ; NADV            ;
;  AD_IN[9]  ; NADV       ; -1.921 ; -1.921 ; Rise       ; NADV            ;
;  AD_IN[10] ; NADV       ; -1.998 ; -1.998 ; Rise       ; NADV            ;
;  AD_IN[11] ; NADV       ; -1.988 ; -1.988 ; Rise       ; NADV            ;
;  AD_IN[12] ; NADV       ; -1.799 ; -1.799 ; Rise       ; NADV            ;
;  AD_IN[13] ; NADV       ; -1.892 ; -1.892 ; Rise       ; NADV            ;
;  AD_IN[14] ; NADV       ; -1.894 ; -1.894 ; Rise       ; NADV            ;
;  AD_IN[15] ; NADV       ; -1.982 ; -1.982 ; Rise       ; NADV            ;
; AD_IN[*]   ; NWE        ; -1.781 ; -1.781 ; Rise       ; NWE             ;
;  AD_IN[0]  ; NWE        ; -2.032 ; -2.032 ; Rise       ; NWE             ;
;  AD_IN[1]  ; NWE        ; -1.963 ; -1.963 ; Rise       ; NWE             ;
;  AD_IN[2]  ; NWE        ; -1.935 ; -1.935 ; Rise       ; NWE             ;
;  AD_IN[3]  ; NWE        ; -1.945 ; -1.945 ; Rise       ; NWE             ;
;  AD_IN[4]  ; NWE        ; -2.190 ; -2.190 ; Rise       ; NWE             ;
;  AD_IN[5]  ; NWE        ; -2.071 ; -2.071 ; Rise       ; NWE             ;
;  AD_IN[6]  ; NWE        ; -2.107 ; -2.107 ; Rise       ; NWE             ;
;  AD_IN[7]  ; NWE        ; -1.927 ; -1.927 ; Rise       ; NWE             ;
;  AD_IN[8]  ; NWE        ; -2.019 ; -2.019 ; Rise       ; NWE             ;
;  AD_IN[9]  ; NWE        ; -1.926 ; -1.926 ; Rise       ; NWE             ;
;  AD_IN[10] ; NWE        ; -1.816 ; -1.816 ; Rise       ; NWE             ;
;  AD_IN[11] ; NWE        ; -1.812 ; -1.812 ; Rise       ; NWE             ;
;  AD_IN[12] ; NWE        ; -1.811 ; -1.811 ; Rise       ; NWE             ;
;  AD_IN[13] ; NWE        ; -1.899 ; -1.899 ; Rise       ; NWE             ;
;  AD_IN[14] ; NWE        ; -1.908 ; -1.908 ; Rise       ; NWE             ;
;  AD_IN[15] ; NWE        ; -1.781 ; -1.781 ; Rise       ; NWE             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+------------+------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+------------+-------+-------+------------+-----------------------------------+
; adclk      ; clk        ; 3.005 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; output[*]  ; clk        ; 6.478 ; 6.478 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[0] ; clk        ; 5.724 ; 5.724 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[1] ; clk        ; 6.118 ; 6.118 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[2] ; clk        ; 6.180 ; 6.180 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[3] ; clk        ; 6.449 ; 6.449 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[4] ; clk        ; 6.478 ; 6.478 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[5] ; clk        ; 6.443 ; 6.443 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[6] ; clk        ; 6.028 ; 6.028 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[7] ; clk        ; 6.020 ; 6.020 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; adclk      ; clk        ;       ; 3.005 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+------------+------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+------------+-------+-------+------------+-----------------------------------+
; adclk      ; clk        ; 1.152 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; output[*]  ; clk        ; 2.250 ; 2.250 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[0] ; clk        ; 2.250 ; 2.250 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[1] ; clk        ; 2.373 ; 2.373 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[2] ; clk        ; 2.416 ; 2.416 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[3] ; clk        ; 2.481 ; 2.481 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[4] ; clk        ; 2.498 ; 2.498 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[5] ; clk        ; 2.470 ; 2.470 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[6] ; clk        ; 2.287 ; 2.287 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  output[7] ; clk        ; 2.290 ; 2.290 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; adclk      ; clk        ;       ; 1.152 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+------------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; J1_DIN     ; J7_DIN      ; 10.927 ;    ;    ; 10.927 ;
; J1_SCLK    ; J7_SCLK     ; 11.115 ;    ;    ; 11.115 ;
; J1_SYNC    ; J7_SYNC     ; 10.571 ;    ;    ; 10.571 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; J1_DIN     ; J7_DIN      ; 5.238 ;    ;    ; 5.238 ;
; J1_SCLK    ; J7_SCLK     ; 5.427 ;    ;    ; 5.427 ;
; J1_SYNC    ; J7_SYNC     ; 5.142 ;    ;    ; 5.142 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 600      ; 0        ; 0        ; 0        ;
; NWE                               ; inst2|altpll_component|pll|clk[0] ; 528      ; 0        ; 0        ; 0        ;
; NADV                              ; NWE                               ; 620      ; 0        ; 0        ; 0        ;
; NWE                               ; NWE                               ; 8        ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 600      ; 0        ; 0        ; 0        ;
; NWE                               ; inst2|altpll_component|pll|clk[0] ; 528      ; 0        ; 0        ; 0        ;
; NADV                              ; NWE                               ; 620      ; 0        ; 0        ; 0        ;
; NWE                               ; NWE                               ; 8        ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 22    ; 22   ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Apr 08 16:05:33 2015
Info: Command: quartus_sta FPGA_EP2C -c FPGA_EP2C
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPGA_EP2C.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 40.000 -waveform {0.000 20.000} -name clk clk
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 8 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[0]} {inst2|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name NWE NWE
    Info (332105): create_clock -period 1.000 -name NADV NADV
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.747
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.747      -168.120 inst2|altpll_component|pll|clk[0] 
    Info (332119):    -3.958      -146.840 NWE 
Info (332146): Worst-case hold slack is 1.156
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.156         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):     1.361         0.000 NWE 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567      -177.779 NWE 
    Info (332119):    -1.941       -30.137 NADV 
    Info (332119):     9.433         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):    20.000         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.483
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.483       -59.292 inst2|altpll_component|pll|clk[0] 
    Info (332119):    -1.457       -31.091 NWE 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.356         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):     0.408         0.000 NWE 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880      -127.380 NWE 
    Info (332119):    -1.380       -20.380 NADV 
    Info (332119):    10.373         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):    20.000         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 445 megabytes
    Info: Processing ended: Wed Apr 08 16:05:34 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


