# 第五章：中央处理器

## CPU的功能和基本结构

### CPU的功能

1. 中央处理器由`运算器`和`控制器`组成。
   - `控制器`的功能是负责协调并控制计算机各部分执行程序的指令序列。
   - `运算器`的功能是对数据进行加工。
2. 中央处理器的具体功能包括：
   - 指令控制：完成取指令、分析指令和执行指令的操作，即程序的顺序控制。
   - 操作控制：产生完成一条指令所需的操作信号，把各种操作信号送到相应的不见，从而控制这些部件按指令的要求正确执行。
   - 时间控制：严格控制各种操作信号的出现时间、持续时间及出现的时间顺序。
   - 数据加工：对数据进行算术和逻辑运算。
   - 中断处理：对运行过程中出现的异常情况和中断请求进行处理。

### CPU​的基本结构

1. 运算器

   - 组成：算术逻辑单元(ALU)、暂存寄存器、累加寄存器(ACC)、通用寄存器组(GPRs)、程序状态寄存器(PSW)、移位寄存器(SR)、计数器(CT)等。

   - 功能：根据控制器送来的命令，对数据进行算术运算、逻辑运算或条件测试。

   - 通路方式：
     专用数据通路方式：根据指令执行过程中地数据和地址地流动方向安排连接线路。

     CPU内部总单线方式：将所有寄存器的输入端和输出端都连接到一条公共的通路上。

2. 控制器

   - 组成：程序计数器(PC)、指令寄存器(IR)、指令译码器(ID)、存储器地址寄存器(MAR)、存储器数据寄存器(MDR)、时序电路、微操做信号发生器等。
   - 功能：执行指令，每条指令的执行是由控制器发出的一组微操作实现的。

### CPU的寄存器

1. CPU中的寄存器按汇编语言或机器语言程序是否可访问，分为两类：
   - 用户可见寄存器：可对这类寄存器进行编程。如通用寄存器组、程序状态寄存器、程序计数器、累加寄存器、移位寄存器。
   - 用户不可见寄存器：不可对这类寄存器进行编程。存储器地址寄存器、存储器数据寄存器、指令寄存器、暂存寄存器。
2. CPU运算器中寄存器的作用：
   - 通用寄存器组：用于存放操作数和各种地址信息等
   - 累加寄存器：用于暂存ALU运算的结果
   - 移位寄存器：不但可以存放操作数，还可以对数据进行移位
   - 暂存寄存器：用于暂存从数据总线或通用寄存器送来的操作数，以便在取出下一个操作数时将其同时送入ALU。
   - 程序状态字寄存器：保留由算术/逻辑运算指令或测试指令的运行结果而建立的各种状态信息。每个标志位通常由一位触发器来保存，这些标志位组合在一起称为程序状态字。
3. CPU控制器中寄存器的作用：
   - 程序计数器：用于指出欲执行指令在主存储器中的存放地址
   - 指令寄存器：用于保存当前正在执行的指令，IR的位数等于指令字长
   - 存储器地址寄存器：用于存放要访问的主存储器单元的地址，MAR的位数等于主存储器地址线数，反映了最多可寻址的存储单元的个数
   - 存储器数据寄存器：用于存放向主存储器写入的信息或从主存储器读出的信息，MDR的位数等于存储字长。

### 错题

1. 下列关于程序计数器的叙述中，错误的是(  )
   A. PC中总是存放指令地址

   B. PC的值由CPU在执行指令过程中进行修改

   C. 在执行转移指令时，PC总是修改为转移指令的目标地址
   D. PC的位数一般和MAR的位数一样

2. 程序计数器可以使用字节地址或字地址，其位数取决于(  )

   I.  存储器的容量

   II. 机器字长

   III. 指令字长

   A. I

   B. I和III

   C. II和III

   D. I、II和III

3. 下列关于程序计数器的叙述中，错误的是(  )

   A. 机器指令中不能显式地使用PC

   B. 指令顺序执行后，PC值总是自动加1

   C. 调用执行指令后，PC值一定是被调用过程地入口地址

   D. 无条件转移指令执行后，PC值一定是转移目标地址

4. 间址周期结束后，CPU内寄存器MDR中的内容为(  )

   A. 指令

   B. 操作数地址

   C. 操作数

   D. 无法确定

## 指令执行过程

### 指令周期

1. CPU每取出并执行一条指令所需的全部时间称为`指令周期`，不同指令的指令周期可能不同，指令周期通常可以用若干机器周期表示，每个指令周期内的机器周期数可以不等。
2. 若指令不需要访问主存，只包含取指阶段和执行阶段，所以其指令周期仅包含`取指周期`和`执行周期`。
3. 对于间接寻址的指令，为了取操作数，需要先访问一次主存，取出有效地址，然后访问主存，取出操作数，所以还需要包含`间址周期`。
4. 当CPU采用中断方式实现主机和I/O设备的信息交换时，CPU在每条指令执行结束前都要发中断查询信号，若有中断请求，则CPU进入中断响应阶段，也称`中断周期`。

### 指令周期的数据流

1. 数据流是根据指令要求依此访问的数据序列。在指令执行的不同阶段，要求依此访问的数据序列是不同的。而且对于不同的指令，它们地数据流往往也是不同的。
2. 取指周期(FE)：
   - 取指周期的任务是根据PC中的内容从主存中取出指令代码并放到IR中。
3. 间址周期(IND)：
   - 间址周期的任务是取操作数的有效地址。将指令中的地址码送到MAR并送至地址总线，此后CU向存储器发出读指令，以获取有效地址并存至MDR。
4. 执行周期(EX)：
   - 执行周期的主要任务是取操作数，并根据IR中的指令字的操作码通过ALU操作产生执行结果。
   - 不同指令的执行周期操作不同，因此没有统一的数据流向。
5. 中断周期(INT)：
   - 中断周期的任务是处理中断请求。
6. 四个工作周期都有CPU访存操作，只是访存的目的不同。
   - 取指周期：取指令
   - 间址周期：取有效地址
   - 执行周期：取操作数
   - 中断周期：保存程序断点

### 指令执行方案

1. 一个指令周期通常包括几个执行步骤，每个执行步骤完成指令的一部分功能，几个依次执行的步骤完成这条指令的全部功能。
2. 单周期处理器：对所有指令都采用相同的执行时间来完成。此时每条执行都在一个时钟周期内完成，指令之间串行执行。因此指令周期取决于执行时间最长的指令的执行时间。
3. 多周期处理器：对不同类型的指令选用不同的执行步骤。指令需要几个周期就为其分配几个周期，因此可选用不同个数的时钟周期来完成不同指令的执行过程。各指令之间依然是串行执行。
4. 流水线处理器：指令之间并行执行。每个时钟周期完成一条指令的执行过程。这种方案通过在每个周期启动一条指令，尽量让多条指令同时运行，但各自处于不同的执行步骤中。

### 错题

1. 计算机工作的最小时间周期是(  )

   A. 时钟周期

   B. 指令周期

   C. CPU周期

   D. 总线周期

2. 采用DMA方式传递数据时，每传送一个数据就要占用(  )

   A. 指令周期

   B. 时钟周期

   C. 机器周期

   D. 存取周期

3. 下列关于指令执行过程的叙述中，错误的是(  )

   A. 指令周期的第一个操作是取指令

   B. 为了进行取指操作，控制器需要得到相应的指令

   C. 取指操作是控制器自动进行的

   D. 指令执行时有些操作是相同或相似的

4. 下列关于机器周期的叙述中，错误的是(  )

   A. 通常把通过一次总线事务访问一次主存或I/O的时间定为一个机器周期

   B. 一个指令周期通常包括多个机器周期

   C. 不同的指令周期所包含的机器周期数可能不同

   D. 每个指令周期都包含一个中断机器周期

5. 下列关于各种字长的说法中，正确的是(  )

   I. 指令字长等于机器字长的前提下，取指周期等于机器周期

   II. 指令字长等于存储字长的前提下，取指周期等于机器周期

   III. 指令字长和机器字长没有任何关系

   IV. 为了硬件设计方便，指令字长都和存储字长一样大

   A. II、III

   B. II、III、IV

   C. I、III、IV

   D. I、IV

6. 下列关于单周期CPU和多周期CPU的描述中，错误的是(  )

   A. 执行任何指令，单周期CPU的时间都要小于多周期CPU

   B. 单周期CPU部件冗余大，时间利用率低，多周期CPU则刚好相反

   C. 单周期CPU在一个时钟周期内执行一条指令，CPI=1

   D. 多周期CPU至少需要两个时钟周期才能执行一条指令，CPI > 1

7. 冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是(  )

   A. 指令操作码的译码结果

   B. 指令和数据的寻址方式

   C. 指令周期的不同阶段

   D. 指令和数据所在的存储单元

## 数据通路的功能和基本结构

### 数据通路的功能

1. CPU可视为由`数据通路`和`控制部件`两大部分组成。
2. 数据通路由控制部件控制，根据每条指令的不同，生成对数据通路的控制信号。
3. 数据在指令执行过程中所经过的路径，包括路径上的部件，称为数据通路。
4. ALU、通用寄存器、状态寄存器、异常和中断处理逻辑等都是指令执行时数据流经的部件。

### 数据通路的组成

1. 组成数据通路的原件主要分为`组合逻辑元件`和`时序逻辑元件`。
2. 组合逻辑元件：
   - 任何时刻的输出仅取决于当前的输入。
   - 组合电路不包含存储信号的记忆单元，也不受时钟信号的控制，输出与输入之间无反馈通路，信号是单向传输的。
   - 数据通路中常用的组合逻辑元件有加法器、算术逻辑单元、译码器、多路选择器、三态门等。
3. 时序逻辑元件：
   - 任何时刻的输出不仅与该时刻的输入有关，还与该时刻之前的输入有关。
   - 时序电路包含存储信号的记忆单元，同时，时序电路必须在时钟节拍下工作。
   - 各类寄存器和存储器，如通用寄存器组、程序计数器、状态/移位/暂存/锁存寄存器等都属于时序逻辑元件。

### 数据通路的基本结构

1. CPU内部单总线方式
   - 将ALU及所有寄存器都连接到一条内部公共总线上
   - 优点：结构比较简单
   - 缺点：数据传输存在较多的冲突现象，性能较低
2. CPU内部多总线方式
   - CPU内部有两条或更多的总线时，构成双总线结构或多总线结构。
   - 优点：结构比较简单，相比单总线提高了效率
3. 专用数据通路方式
   - 根据指令执行过程中数据和地址的流动方向安排连接电路，避免使用共享的总线。
   - 优点：性能较高
   - 缺点：硬件量大

### 错题

1. CPU内部电路通常采用总线连接方式，总线上信号流动的原则是(  )

   I. 每个时刻只有一个器件发出信息

   II. 每个时刻有一个或多个器件发出信息

   III. 每个时刻只有一个器件接收信息

   IV. 每个时刻有一个或多个器件接收信息

   A. I、III

   B. I、IV

   C. II、III

   D. II、IV

2. 下列关于单周期数据通路和多周期数据通路的说法中，正确的是(  )

   A. 单周期CPU的CPI总比多周期CPU的CPI大

   B. 单周期CPU的时钟周期通常比多周期CPU的时钟周期短

   C. 在一条指令执行过程中，单周期CPU中的每个控制信号取值一直不变，而多周期CPU中的控制信号可能会发生改变

   D. 在一条指令执行过程中，单周期数据通路和多周期数据通路中的每个部件都可使用多次

3. 下列关于单周期处理器的叙述中，错误的是(  )

   A. 可以采用单总线结构数据通路

   B. 处理器时钟频率较低

   C. 在指令执行过程中控制信号不变

   D. 每条指令的CPI为1

## 控制器的功能和工作原理

### 控制器的结构和功能

1. 控制器的主要功能有：
   - 从主存中取出一条指令，并指出下一条指令在主存中的位置；
   - 对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的工作；
   - 指挥并控制CPU、主存、输入设备和输出设备之间的数据流动方向。
2. 根据控制器产生微操作控制信号的方式不同，控制器可分为`硬布线控制器`和`微程序控制器`，两类控制器中的PC和IR是相同的，但是确定和表示指令执行步骤的方法以及给出的控制各部件运行所需要的控制信号的方案不同

### 硬布线控制器

1. 硬布线控制器

   - 组成：复杂的组合逻辑门电路和触发器，因此也称`组合逻辑控制器`
   - 原理：根据指令的要求、当前的时序和内外部的状态，按时间的顺序发送一系列微操作的控制信号。

2. 控制单元(CU)的输入来自：

   - 经指令译码器译码产生的指令信息
   - 时序系统产生的机器周期信号和节拍信号
   - 来自执行单元的反馈信息

3. 硬布线控制的功能由逻辑门组合实现，其速度主要取决于电路延迟。

4. 硬布线控制器的控制信号先用逻辑式列出，经简化后用电路实现，因此当需要修改或增加指令时就必须重新设计电路。

5. 指令系统功能越全，微操作命令就越多，电路就越庞杂，调试就越困难。

### 微程序控制器

1. 微程序的设计思想就是将每条机器指令编写成一个微程序，每个微程序包含若干微指令，每条微指令对应一个或几个微操作命令。执行一条指令的过程就是执行一个微程序的过程。

2. 微命令：控制部件向执行部件发出的各种控制命令，它是构成控制序列的最小单元。

3. 微操作：执行部件收到微命令后所进行的操作。(微命令和微操作是一一对应的)

4. 微指令：若干微命令的集合。
   一条微指令通常包含两大部分信息：

   - 操作控制字段/微操作码字段：用于产生某一步操作所需要的各种操作控制信号
   - 顺序控制字段微地址码字段：用于控制产生下一条要执行的微指令地址

5. 微周期：从控制存储器中取出并执行一条微指令所需要的全部时间，通常为一个时钟周期。

6. 微地址：存放微指令的控制存储器的单元地址。

7. 主存储器和控制存储器的区别

   |    名称    |      用途      |  位置   | 实现 |
   | :--------: | :------------: | :-----: | :--: |
   |  主存储器  | 存放程序和数据 | CPU外部 | RAM  |
   | 控制存储器 |   存放微程序   | CPU内部 | ROM  |

8. 一些寄存器之间的区别：

   地址寄存器(MAR)：用于存放主存的读/写地址。

   微指令地址寄存器($\mu $PC/CMAR)：用于存放待执行的微指令在控制存储器中的微地址。

   指令寄存器(IR)：用于存放从主存中读出的指令。

   微指令寄存器($\mu $IR/CMDR)：用于存放从控制存储器中读出的微指令。

9. 微程序控制器的基本结构：

   - 起始和转移地址形成部件/微地址形成部件：用于产生初始和后序微地址，以保证微指令的连续执行。
   - 微指令地址寄存器：接受微地址形成部件送来的微地址，为读取微指令做准备。
   - 控制存储器：微程序寄存器的核心部件，用于存放各指令对应的微程序。
   - 微指令寄存器：其位数等于微指令字长。

10. 微程序控制器的工作过程：

    - 执行取指令公共操作：将取指微程序的入口地址送至$\mu $PC，并从CM中读出相应的微指令并送入$\mu $IR。
    - 由机器指令的操作码字段通过微地址形成部件产生该机器指令所对应的微程序的入口地址并送入$\mu $PC。
    - 从CM中逐条取出对应的微指令并执行。
    - 返回取指阶段。

11. 微指令的编码方式：

    - 直接编码方式：直接编码法无须进行译码，微指令的操作控制字段中的每一位都代表一个微命令。优点是简单、直观，执行速度快，操作并行性好；缺点是微指令字长过长。

    - 字段直接编码方式：将微指令的操作控制字段分为若干小字段，把互斥性微指令放在同一字段中，把相容性微指令放在不同字段中，每个字段独立编码，每种编码代表一个为命令且各字段编码含义单独定义，与其他字段无关。优点是可以缩短微指令字长，缺点是需要经过译码才能发出微命令。

      > 注：一般每个小段还要留出一个状态，表示本字段不发出任何微命令。

    - 字段间接编码方式：一个字段的某些微命令需要另一个字段中的某些为命令解释。

12. 微命令的地址形成方式：

    - 断定方式：由微指令的后继地址字段指出。
    - 根据机器指令的操作码形成。
    - 增量计数器法：即($\mu $PC)+1$\rightarrow$PC，适用于后继微指令地址是连续的情况。
    - 根据各种标志决定下一条微指令分支转移的地址。
    - 由硬件直接产生程序入口地址。

13. 微指令的格式：通常分为水平型微指令和垂直型微指令。

    - 水平型微指令：一条水平型微指令定义并执行多个并行操作的微命令。
      优点是微程序短，并行能力强，执行速度快；缺点是微指令长，编写微程序较麻烦。
    - 垂直型微指令：一条垂直型微指令通常只能定义并执行一种微命令。
      优点是微指令短，简单，规整，便于编写微程序；缺点是微程序长，执行速度慢，效率低。

14. 硬布线控制器和微程序控制器的比较

    |          |                         硬布线控制器                         |                         微程序控制器                         |
    | :------: | :----------------------------------------------------------: | :----------------------------------------------------------: |
    | 工作原理 | 微操作控制信号由组合逻辑电路根据当前的<br />指令码、状态和时序即时产生 | 微操作控制信号以微程序的形式存放在控制存储器中<br />执行指令时读出即可 |
    | 执行速度 |                              快                              |                              慢                              |
    |  规整性  |                         繁琐、不规整                         |                            较规整                            |
    | 应用场合 |                          RISC \ CPU                          |                          CISC \ CPU                          |
    | 易扩充性 |                         扩充修改困难                         |                          易扩充修改                          |


### 错题

1. 在组合逻辑控制器中，微操作控制信号的形成主要与(  )信号有关

   A. 指令操作码和地址码

   B. 指令译码信号和时钟

   C. 操作码和条件码

   D. 状态信息和条件

2. 硬布线控制器和微程序控制器相比(  )

   A. 硬布线控制器的时序系统比较简单

   B. 微程序控制器的时序系统比较简单

   C. 两者的时序系统复杂程度相同

   D. 可能是硬布线控制器的时序系统比较简单，也可能是微程序控制器的时序系统比较简单

3. 通常一条指令对应一个微程序，一个微程序的周期对应一个(  )

   A. 指令周期

   B. 主频周期

   C. 机器周期

   D. 工作周期

4. 下列部件中属于控制部件的是(  )

   I. 指令寄存器

   II. 操作控制器

   III. 程序计数器

   IV. 状态条件寄存器

   A. I、III、IV

   B. I、II、III

   C. I、II、IV

   D. I、II、III、IV

5. 为了确定下一条微指令的地址，通常采用断定方式，其基本思想为(  )

   A. 用程序计数器来产生后继微指令地址

   B. 用微程序计数器来产生后继微指令地址

   C. 通过微指令后继地址字段由设计者指定或转移控制字段产生后继微指令地址

   D. 通过指令中指定一个专门字段来控制产生后继微指令地址

6. 某指令的功能位R[r~2~]$\leftarrow$R[r~1~]+M[R[r~0~]]，其两个源操作数分别采用寄存器、寄存器间接寻址方式。对于下列给定部件，该指令在取数及执行过程中需要用到的是(  )

   I. 通用寄存器组

   II. 算术逻辑单元

   III. 存储器

   IV. 指令译码器

   A. I、II

   B. I、II、III

   C. II、III、IV

   D.  I、III、IV

7. 下列寄存器中，汇编语言程序员可见的是(  )

   I. 指令寄存器

   II. 微指令寄存器

   III. 基址寄存器

   IV. 状态/标志寄存器

   A. I、II

   B. I、IV

   C. II、IV

   D. III、IV

## 异常和中断机制

### 异常和中断的基本概念

1. 由CPU内部产生的意外事件被称为异常/内中断；由CPU外部的设备向CPU发出的中断请求被称为中断/外中断。
2. 异常是CPU执行一条指令时，由CPU在其内部检测到的，与正在执行的指令相关的同步事件；中断是由外部设备触发的、与当前正在执行的指令无关的异步指令。

### 异常和中断的分类

1. 异常分为硬故障中断和程序性异常。
   - 硬故障中断：由硬连线出现异常引起的，如存储器校验错、总线错误等
   - 程序性异常：在CPU内部因执行指令而引起的异常事件，如整除0、溢出、断点等
2. 按异常发生原因和返回方式不同，可分为
   - 故障：在引起故障的指令启动后、执行结束前被检测到的异常事件。
   - 自陷：预先设计的异常事件。
   - 终止：在执行指令的过程中发生了使计算机无法继续执行的硬件故障，导致程序无法继续执行
3. 终止异常和外中断属于硬件中断。
4. 中断可分为可屏蔽中断和不可屏蔽中断
   - 可屏蔽中断：通过可屏蔽中断请求线INTR向CPU发出的中断请求
   - 不可屏蔽中断：通过专门的不可屏蔽中断请求线NMI向CPU发出的中断请求
5. 中断和异常的不同：
   - “缺页”或“溢出”等异常事件是由特定指令在执行过程中产生的，而中断不和任何指令相关联，也不阻止任何指令的完成。
   - 异常的检测由CPU自身完成，不必通过外部的某个信号通知CPU，而对于中断，CPU需要通过中断请求线获取中断源的信息。

### 异常和中断的响应过程

1. CPU对异常和中断相应的过程可分为关中断、保存断点和程序状态、识别异常和中断并转到相应的处理程序。
2. 异常大多采用软件识别方式，中断可以采用软件识别方式和硬件识别方式。
   - 软件识别方式：CPU设置一个异常状态寄存器，用于记录异常原因。操作系统使用统一的异常或中断查询程序，按优先级查询异常状态寄存器，以检测异常和中断类型。
   - 硬件识别方式/向量中断。

## 指令流水线

### 指令流水线的基本概念

1. 流水线技术(时间上的并行技术)：将一个任务分解为几个不同的子阶段，每个子阶段在不同的功能部件上并行执行，以便在同一时刻能够同时执行多个任务。
2. 超标量处理机(空间上的并行技术)：在一个处理机内设置多个执行相同任务的功能部件，并让这些功能部件并行工作。
3. 一般将指令分为五个阶段：
   - 取指：从指令存储器或Cache中取指令
   - 译码/读寄存器：操作控制器对指令进行译码，同时从寄存器堆中取操作数
   - 执行/计算地址：执行运算操作或计算地址
   - 访存：对存储器进行读/写操作
   - 写回：将指令执行结果写回寄存器堆
4. 为了实现指令流水线，指令集应具有如下特征：
   - 指令长度应尽量一致，有利于简化取指令和指令译码操作
   - 指令格式应尽量规整，尽量保证源寄存器的位置相同，有利于在指令未知时就可取寄存器操作数
   - 采用LOAD/STORE型指令，其他指令都不能访存，有利于减少操作步骤
   - 数据和指令在存储器中按边界对齐方式存放

### 流水线的基本实现

1. 流水线的设计原则：
   - 指令流水段个数以最复杂指令所用的功能段个数为准
   - 流水段的长度以最复杂的操作所花的时间为准
2. 每个流水段后面都要增加一个流水段寄存器，用于锁存本段处理完的所有数据，以保证本段的执行结果能在下一个时钟周期给下一流水段使用
3. 在时空图中，横坐标表示时间，被分割为长度相等的时间段T，纵坐标为空间，表示当前指令所处的功能部件

### 流水线的冒险与处理

1. 流水线冒险：在指令流水线中，可能会遇到一些情况使得后序指令无法正确执行而引起的流水线阻塞
2. 根据导致冒险的原因不同，可分为结构冒险、数据冒险和控制冒险
3. 结构冒险/资源冲突：
   - 起因：由不同指令在同一时刻争用同一功能部件而形成的冲突
   - 解决方法：前一指令访存时，后一条指令暂停一个时钟周期；设置多个独立的部件。
4. 数据冒险/数据相关/写后读冲突：
   - 起因：后面指令用到前面指令的结果，但是前面指令的结果还没产生
   - 解决方法：延迟执行相关指令(插入空操作`nop`或硬件阻塞)；采用转发技术/旁路技术(设置通路，将中间数据直接转发给下一条指令)
5. 控制冒险/控制冲突
   - 起因：遇到改变指令执行顺序的情况，会改变PC值，从而造成断流
   - 解决方法：对于由转移指令引起的冲突，可插入`nop`指令和硬件阻塞；对转移指令进行分支预测，尽早生成目标地址(静态预测/动态预测)

### 流水线的性能指标

1. 吞吐率：

   - 定义：单位时间内流水线完成的任务数量，或输出结果的数量

   - 基本公式：
     $$
     TP=\frac{n}{T_k}
     $$

   - 设k为流水段的段数，$\Delta $t为时钟周期。在输入流水线中的任务连续的情况下，一条k段流水线能在k+n-1个时钟周期内完成n个任务，得出流水线的吞吐率为：
     $$
     TP=\frac{n}{(k+n-1)\Delta t}
     $$

2. 加速比：

   - 定义：完成同样一批任务，不使用流水线与使用流水线所用的时间之比

   - 基本公式：
     $$
     S=\frac{T_0}{T_k}
     $$

   - 设k为流水段的段数，$\Delta$t为时钟周期。在输入流水线中的任务连续的情况下，一条k段流水线能在k+n-1个时钟周期内完成n个任务，得出流水线的加速比为：
     $$
     S=\frac{kn\Delta t}{(k+n-1)\Delta t}=\frac{kn}{(k+n-1)}
     $$
   
3. 

### 高级流水线技术

1. 增加指令集并行的策略：
   - 多发射技术：采用多个内部功能部件，使流水线功能段能同时处理多条指令，处理机一次可以发射多条指令进入流水线执行。
   - 超流水线技术：通过增加流水线技术来使更多的指令同时在流水线中重叠执行。
2. 超标量流水线技术/动态多发射技术：每个时钟周期内可以并发多条独立指令，以并行操作方式将两条或多条指令编译并执行，为此需要配置多个功能部件。
3. 超长指令字技术/静态多发射技术：由编译程序挖掘指令间潜在的并行性，将多条能并行操作的指令组合成一条具有多个操作码字段的超长指令字，为此需要配置多个处理部件。
4. 超流水线技术：通过提高流水线主频的方式来提高流水线的性能。

## 多处理器的基本概念

### SISD、SIMD、MISD、MIMD的基本概念

1. 基于指令流和数据流的数量，将计算机体系结构分为：

   ```mermaid
   graph LR
   	A(多处理器)
   	A-->B(单指令流单数据流结构)-->F(采用流水线方式)
   	A-->C(单指令流多数据流结构)
   	A-->D(多指令流单数据流结构)-->G(不存在)
   	A-->E(多指令流多数据流结构)
   	E-->H(多计算机系统)
   	E-->I(多处理器系统)
   ```

### 硬件多线程的基本概念

1. 细粒度多线程：多个线程之间轮流交叉执行指令，多个线程之间的指令是不相关的，可以乱序并行执行。处理器能在每个时钟周期切换线程
2. 粗粒度多线程：连续几个时钟周期都执行同一线程的指令序列，仅在当前线程出现了较大开销的阻塞时，才切换线程。线程切换的开销比较大
3. 同时多线程(SMT)：在实现指令级并行的同时，实现线程级并行，在同一时钟周期中，发射多个不同线程中的多条指令执行

### 错题

1. 下列关于并行处理技术的叙述中，不正确的是(  )

   A. 多核处理器属于MIMD结构

   B. 向量处理器属于SIMD结构

   C. 硬件多线程技术只可用于多核处理器

   D. SMP中所有处理器共享单一物理地址空间
