

================================================================
== Vivado HLS Report for 'softmax_stable_array_array_softmax_config13_s'
================================================================
* Date:           Tue Feb 15 18:35:08 2022

* Version:        2020.1 (Build 2897737 on Wed May 27 20:21:37 MDT 2020)
* Project:        myproject_prj
* Solution:       solution1
* Product family: virtexuplus
* Target device:  xcu50-fsvh2104-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  | 2.00 ns | 1.650 ns |   0.25 ns  |
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+----------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline |
    |   min   |   max   |    min    |    max    | min | max |   Type   |
    +---------+---------+-----------+-----------+-----+-----+----------+
    |       12|       12| 24.000 ns | 24.000 ns |    1|    1| function |
    +---------+---------+-----------+-----------+-----+-----+----------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+-------+---------+--------+-----+
|         Name        | BRAM_18K| DSP48E|    FF   |   LUT  | URAM|
+---------------------+---------+-------+---------+--------+-----+
|DSP                  |        -|      -|        -|       -|    -|
|Expression           |        -|      -|        0|    1016|    -|
|FIFO                 |        -|      -|        -|       -|    -|
|Instance             |        -|     10|      510|      10|    -|
|Memory               |        6|      -|        0|       0|    -|
|Multiplexer          |        -|      -|        -|     180|    -|
|Register             |        0|      -|     1930|     640|    -|
+---------------------+---------+-------+---------+--------+-----+
|Total                |        6|     10|     2440|    1846|    0|
+---------------------+---------+-------+---------+--------+-----+
|Available SLR        |     1344|   2976|   871680|  435840|  320|
+---------------------+---------+-------+---------+--------+-----+
|Utilization SLR (%)  |    ~0   |   ~0  |    ~0   |   ~0   |    0|
+---------------------+---------+-------+---------+--------+-----+
|Available            |     2688|   5952|  1743360|  871680|  640|
+---------------------+---------+-------+---------+--------+-----+
|Utilization (%)      |    ~0   |   ~0  |    ~0   |   ~0   |    0|
+---------------------+---------+-------+---------+--------+-----+

+ Detail: 
    * Instance: 
    +---------------------------------------+----------------------------------+---------+-------+----+----+-----+
    |                Instance               |              Module              | BRAM_18K| DSP48E| FF | LUT| URAM|
    +---------------------------------------+----------------------------------+---------+-------+----+----+-----+
    |myproject_axi_mul_12s_12s_24_2_1_U896  |myproject_axi_mul_12s_12s_24_2_1  |        0|      1|  51|   1|    0|
    |myproject_axi_mul_12s_12s_24_2_1_U897  |myproject_axi_mul_12s_12s_24_2_1  |        0|      1|  51|   1|    0|
    |myproject_axi_mul_12s_12s_24_2_1_U898  |myproject_axi_mul_12s_12s_24_2_1  |        0|      1|  51|   1|    0|
    |myproject_axi_mul_12s_12s_24_2_1_U899  |myproject_axi_mul_12s_12s_24_2_1  |        0|      1|  51|   1|    0|
    |myproject_axi_mul_12s_12s_24_2_1_U900  |myproject_axi_mul_12s_12s_24_2_1  |        0|      1|  51|   1|    0|
    |myproject_axi_mul_12s_12s_24_2_1_U901  |myproject_axi_mul_12s_12s_24_2_1  |        0|      1|  51|   1|    0|
    |myproject_axi_mul_12s_12s_24_2_1_U902  |myproject_axi_mul_12s_12s_24_2_1  |        0|      1|  51|   1|    0|
    |myproject_axi_mul_12s_12s_24_2_1_U903  |myproject_axi_mul_12s_12s_24_2_1  |        0|      1|  51|   1|    0|
    |myproject_axi_mul_12s_12s_24_2_1_U904  |myproject_axi_mul_12s_12s_24_2_1  |        0|      1|  51|   1|    0|
    |myproject_axi_mul_12s_12s_24_2_1_U905  |myproject_axi_mul_12s_12s_24_2_1  |        0|      1|  51|   1|    0|
    +---------------------------------------+----------------------------------+---------+-------+----+----+-----+
    |Total                                  |                                  |        0|     10| 510|  10|    0|
    +---------------------------------------+----------------------------------+---------+-------+----+----+-----+

    * DSP48E: 
    N/A

    * Memory: 
    +-----------------+-------------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |      Memory     |                            Module                           | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------------+-------------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |exp_table1_U     |softmax_stable_array_array_softmax_config13_s_exp_table1     |        5|  0|   0|    0|  1024|   12|     1|        12288|
    |invert_table2_U  |softmax_stable_array_array_softmax_config13_s_invert_table2  |        1|  0|   0|    0|  1024|   12|     1|        12288|
    +-----------------+-------------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total            |                                                             |        6|  0|   0|    0|  2048|   24|     2|        24576|
    +-----------------+-------------------------------------------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name          | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |add_ln703_1_fu_1750_p2            |     +    |      0|  0|  19|          12|          12|
    |add_ln703_2_fu_1754_p2            |     +    |      0|  0|  19|          12|          12|
    |add_ln703_3_fu_1759_p2            |     +    |      0|  0|  19|          12|          12|
    |add_ln703_4_fu_1765_p2            |     +    |      0|  0|  19|          12|          12|
    |add_ln703_5_fu_1769_p2            |     +    |      0|  0|  19|          12|          12|
    |add_ln703_6_fu_1773_p2            |     +    |      0|  0|  19|          12|          12|
    |add_ln703_7_fu_1778_p2            |     +    |      0|  0|  19|          12|          12|
    |add_ln703_fu_1746_p2              |     +    |      0|  0|  19|          12|          12|
    |exp_sum_V_fu_1784_p2              |     +    |      0|  0|  19|          12|          12|
    |sub_ln1193_1_fu_874_p2            |     -    |      0|  0|  20|          13|          13|
    |sub_ln1193_2_fu_929_p2            |     -    |      0|  0|  20|          13|          13|
    |sub_ln1193_3_fu_984_p2            |     -    |      0|  0|  20|          13|          13|
    |sub_ln1193_4_fu_1039_p2           |     -    |      0|  0|  20|          13|          13|
    |sub_ln1193_5_fu_1094_p2           |     -    |      0|  0|  20|          13|          13|
    |sub_ln1193_6_fu_1149_p2           |     -    |      0|  0|  20|          13|          13|
    |sub_ln1193_7_fu_1204_p2           |     -    |      0|  0|  20|          13|          13|
    |sub_ln1193_8_fu_1259_p2           |     -    |      0|  0|  20|          13|          13|
    |sub_ln1193_9_fu_1314_p2           |     -    |      0|  0|  20|          13|          13|
    |sub_ln1193_fu_819_p2              |     -    |      0|  0|  20|          13|          13|
    |and_ln786_1_fu_902_p2             |    and   |      0|  0|   2|           1|           1|
    |and_ln786_2_fu_957_p2             |    and   |      0|  0|   2|           1|           1|
    |and_ln786_3_fu_1012_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln786_4_fu_1067_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln786_5_fu_1122_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln786_6_fu_1177_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln786_7_fu_1232_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln786_8_fu_1287_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln786_9_fu_1342_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln786_fu_847_p2               |    and   |      0|  0|   2|           1|           1|
    |io_acc_block_signal_op14          |    and   |      0|  0|   2|           1|           1|
    |io_acc_block_signal_op322         |    and   |      0|  0|   2|           1|           1|
    |icmp_ln1496_1_fu_715_p2           |   icmp   |      0|  0|  13|          12|          12|
    |icmp_ln1496_2_fu_743_p2           |   icmp   |      0|  0|  13|          12|          12|
    |icmp_ln1496_3_fu_721_p2           |   icmp   |      0|  0|  13|          12|          12|
    |icmp_ln1496_4_fu_727_p2           |   icmp   |      0|  0|  13|          12|          12|
    |icmp_ln1496_5_fu_767_p2           |   icmp   |      0|  0|  13|          12|          12|
    |icmp_ln1496_6_fu_781_p2           |   icmp   |      0|  0|  13|          12|          12|
    |icmp_ln1496_7_fu_791_p2           |   icmp   |      0|  0|  13|          12|          12|
    |icmp_ln1496_8_fu_801_p2           |   icmp   |      0|  0|  13|          12|          12|
    |icmp_ln1496_fu_709_p2             |   icmp   |      0|  0|  13|          12|          12|
    |ap_block_pp0_stage0_01001         |    or    |      0|  0|   2|           1|           1|
    |ap_block_state1_pp0_stage0_iter0  |    or    |      0|  0|   2|           1|           1|
    |or_ln340_1_fu_920_p2              |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2_fu_975_p2              |    or    |      0|  0|   2|           1|           1|
    |or_ln340_3_fu_1030_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_4_fu_1085_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_5_fu_1140_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_6_fu_1195_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_7_fu_1250_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_8_fu_1305_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_9_fu_1360_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_fu_865_p2                |    or    |      0|  0|   2|           1|           1|
    |select_ln340_10_fu_1546_p3        |  select  |      0|  0|  10|           1|           9|
    |select_ln340_12_fu_1580_p3        |  select  |      0|  0|  10|           1|           9|
    |select_ln340_14_fu_1614_p3        |  select  |      0|  0|  10|           1|           9|
    |select_ln340_16_fu_1648_p3        |  select  |      0|  0|  10|           1|           9|
    |select_ln340_18_fu_1682_p3        |  select  |      0|  0|  10|           1|           9|
    |select_ln340_2_fu_1410_p3         |  select  |      0|  0|  10|           1|           9|
    |select_ln340_4_fu_1444_p3         |  select  |      0|  0|  10|           1|           9|
    |select_ln340_6_fu_1478_p3         |  select  |      0|  0|  10|           1|           9|
    |select_ln340_8_fu_1512_p3         |  select  |      0|  0|  10|           1|           9|
    |select_ln340_fu_1376_p3           |  select  |      0|  0|  10|           1|           9|
    |select_ln388_1_fu_1418_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln388_2_fu_1452_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln388_3_fu_1486_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln388_4_fu_1520_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln388_5_fu_1554_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln388_6_fu_1588_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln388_7_fu_1622_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln388_8_fu_1656_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln388_9_fu_1690_p3         |  select  |      0|  0|  11|           1|          11|
    |select_ln388_fu_1384_p3           |  select  |      0|  0|  11|           1|          11|
    |select_ln86_1_fu_738_p3           |  select  |      0|  0|  12|           1|          12|
    |select_ln86_2_fu_749_p3           |  select  |      0|  0|  12|           1|          12|
    |select_ln86_3_fu_757_p3           |  select  |      0|  0|  12|           1|          12|
    |select_ln86_4_fu_762_p3           |  select  |      0|  0|  12|           1|          12|
    |select_ln86_5_fu_773_p3           |  select  |      0|  0|  12|           1|          12|
    |select_ln86_6_fu_785_p3           |  select  |      0|  0|  12|           1|          12|
    |select_ln86_7_fu_795_p3           |  select  |      0|  0|  12|           1|          12|
    |select_ln86_fu_733_p3             |  select  |      0|  0|  12|           1|          12|
    |x_max_V_fu_807_p3                 |  select  |      0|  0|  12|           1|          12|
    |y_V_1_fu_1426_p3                  |  select  |      0|  0|  10|           1|          10|
    |y_V_2_fu_1460_p3                  |  select  |      0|  0|  10|           1|          10|
    |y_V_3_fu_1494_p3                  |  select  |      0|  0|  10|           1|          10|
    |y_V_4_fu_1528_p3                  |  select  |      0|  0|  10|           1|          10|
    |y_V_5_fu_1562_p3                  |  select  |      0|  0|  10|           1|          10|
    |y_V_6_fu_1596_p3                  |  select  |      0|  0|  10|           1|          10|
    |y_V_7_fu_1630_p3                  |  select  |      0|  0|  10|           1|          10|
    |y_V_8_fu_1664_p3                  |  select  |      0|  0|  10|           1|          10|
    |y_V_9_fu_1698_p3                  |  select  |      0|  0|  10|           1|          10|
    |y_V_fu_1392_p3                    |  select  |      0|  0|  10|           1|          10|
    |ap_enable_pp0                     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_10_fu_853_p2            |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_11_fu_908_p2            |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_12_fu_963_p2            |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_13_fu_1018_p2           |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_14_fu_1073_p2           |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_15_fu_1128_p2           |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_16_fu_1183_p2           |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_17_fu_1238_p2           |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_18_fu_1293_p2           |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_19_fu_1348_p2           |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_1_fu_914_p2             |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_2_fu_969_p2             |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_3_fu_1024_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_4_fu_1079_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_5_fu_1134_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_6_fu_1189_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_7_fu_1244_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_8_fu_1299_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_9_fu_1354_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_fu_859_p2               |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_1_fu_896_p2             |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_2_fu_951_p2             |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_3_fu_1006_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_4_fu_1061_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_5_fu_1116_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_6_fu_1171_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_7_fu_1226_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_8_fu_1281_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_9_fu_1336_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_fu_841_p2               |    xor   |      0|  0|   2|           1|           2|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |Total                             |          |      0|  0|1016|         440|         830|
    +----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------+----+-----------+-----+-----------+
    |          Name         | LUT| Input Size| Bits| Total Bits|
    +-----------------------+----+-----------+-----+-----------+
    |data_V_data_0_V_blk_n  |   9|          2|    1|          2|
    |data_V_data_1_V_blk_n  |   9|          2|    1|          2|
    |data_V_data_2_V_blk_n  |   9|          2|    1|          2|
    |data_V_data_3_V_blk_n  |   9|          2|    1|          2|
    |data_V_data_4_V_blk_n  |   9|          2|    1|          2|
    |data_V_data_5_V_blk_n  |   9|          2|    1|          2|
    |data_V_data_6_V_blk_n  |   9|          2|    1|          2|
    |data_V_data_7_V_blk_n  |   9|          2|    1|          2|
    |data_V_data_8_V_blk_n  |   9|          2|    1|          2|
    |data_V_data_9_V_blk_n  |   9|          2|    1|          2|
    |res_V_data_0_V_blk_n   |   9|          2|    1|          2|
    |res_V_data_1_V_blk_n   |   9|          2|    1|          2|
    |res_V_data_2_V_blk_n   |   9|          2|    1|          2|
    |res_V_data_3_V_blk_n   |   9|          2|    1|          2|
    |res_V_data_4_V_blk_n   |   9|          2|    1|          2|
    |res_V_data_5_V_blk_n   |   9|          2|    1|          2|
    |res_V_data_6_V_blk_n   |   9|          2|    1|          2|
    |res_V_data_7_V_blk_n   |   9|          2|    1|          2|
    |res_V_data_8_V_blk_n   |   9|          2|    1|          2|
    |res_V_data_9_V_blk_n   |   9|          2|    1|          2|
    +-----------------------+----+-----------+-----+-----------+
    |Total                  | 180|         40|   20|         40|
    +-----------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------+----+----+-----+-----------+
    |             Name             | FF | LUT| Bits| Const Bits|
    +------------------------------+----+----+-----+-----------+
    |add_ln703_3_reg_2225          |  12|   0|   12|          0|
    |ap_CS_fsm                     |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9       |   1|   0|    1|          0|
    |data_array_0_V_reg_1956       |  12|   0|   12|          0|
    |data_array_1_V_reg_1962       |  12|   0|   12|          0|
    |data_array_2_V_reg_1968       |  12|   0|   12|          0|
    |data_array_3_V_reg_1974       |  12|   0|   12|          0|
    |data_array_4_V_reg_1980       |  12|   0|   12|          0|
    |data_array_5_V_reg_1986       |  12|   0|   12|          0|
    |data_array_6_V_reg_1992       |  12|   0|   12|          0|
    |data_array_7_V_reg_1998       |  12|   0|   12|          0|
    |data_array_8_V_reg_2004       |  12|   0|   12|          0|
    |data_array_9_V_reg_2011       |  12|   0|   12|          0|
    |exp_res_0_V_reg_2140          |  12|   0|   12|          0|
    |exp_res_1_V_reg_2146          |  12|   0|   12|          0|
    |exp_res_2_V_reg_2152          |  12|   0|   12|          0|
    |exp_res_3_V_reg_2158          |  12|   0|   12|          0|
    |exp_res_4_V_reg_2195          |  12|   0|   12|          0|
    |exp_res_5_V_reg_2201          |  12|   0|   12|          0|
    |exp_res_6_V_reg_2207          |  12|   0|   12|          0|
    |exp_res_7_V_reg_2179          |  12|   0|   12|          0|
    |exp_res_8_V_reg_2213          |  12|   0|   12|          0|
    |exp_res_9_V_reg_2219          |  12|   0|   12|          0|
    |icmp_ln1496_1_reg_2023        |   1|   0|    1|          0|
    |icmp_ln1496_3_reg_2028        |   1|   0|    1|          0|
    |icmp_ln1496_4_reg_2033        |   1|   0|    1|          0|
    |icmp_ln1496_8_reg_2060        |   1|   0|    1|          0|
    |icmp_ln1496_reg_2018          |   1|   0|    1|          0|
    |inv_exp_sum_V_reg_2240        |  12|   0|   12|          0|
    |select_ln86_2_reg_2038        |  12|   0|   12|          0|
    |select_ln86_5_reg_2044        |  12|   0|   12|          0|
    |select_ln86_6_reg_2050        |  12|   0|   12|          0|
    |select_ln86_7_reg_2055        |  12|   0|   12|          0|
    |tmp_data_0_V_reg_2309         |  16|   0|   16|          0|
    |tmp_data_1_V_reg_2314         |  16|   0|   16|          0|
    |tmp_data_2_V_reg_2319         |  16|   0|   16|          0|
    |tmp_data_3_V_reg_2324         |  16|   0|   16|          0|
    |tmp_data_4_V_reg_2329         |  16|   0|   16|          0|
    |tmp_data_5_V_reg_2334         |  16|   0|   16|          0|
    |tmp_data_6_V_reg_2339         |  16|   0|   16|          0|
    |tmp_data_7_V_reg_2344         |  16|   0|   16|          0|
    |tmp_data_8_V_reg_2349         |  16|   0|   16|          0|
    |tmp_data_9_V_reg_2354         |  16|   0|   16|          0|
    |y_V_10_reg_2230               |  10|   0|   10|          0|
    |y_V_1_reg_2070                |  10|   0|   10|          0|
    |y_V_2_reg_2075                |  10|   0|   10|          0|
    |y_V_3_reg_2080                |  10|   0|   10|          0|
    |y_V_4_reg_2085                |  10|   0|   10|          0|
    |y_V_4_reg_2085_pp0_iter4_reg  |  10|   0|   10|          0|
    |y_V_5_reg_2090                |  10|   0|   10|          0|
    |y_V_5_reg_2090_pp0_iter4_reg  |  10|   0|   10|          0|
    |y_V_6_reg_2095                |  10|   0|   10|          0|
    |y_V_6_reg_2095_pp0_iter4_reg  |  10|   0|   10|          0|
    |y_V_7_reg_2100                |  10|   0|   10|          0|
    |y_V_8_reg_2105                |  10|   0|   10|          0|
    |y_V_8_reg_2105_pp0_iter4_reg  |  10|   0|   10|          0|
    |y_V_9_reg_2110                |  10|   0|   10|          0|
    |y_V_9_reg_2110_pp0_iter4_reg  |  10|   0|   10|          0|
    |y_V_reg_2065                  |  10|   0|   10|          0|
    |data_array_0_V_reg_1956       |  64|  32|   12|          0|
    |data_array_1_V_reg_1962       |  64|  32|   12|          0|
    |data_array_2_V_reg_1968       |  64|  32|   12|          0|
    |data_array_3_V_reg_1974       |  64|  32|   12|          0|
    |data_array_4_V_reg_1980       |  64|  32|   12|          0|
    |data_array_5_V_reg_1986       |  64|  32|   12|          0|
    |data_array_6_V_reg_1992       |  64|  32|   12|          0|
    |data_array_7_V_reg_1998       |  64|  32|   12|          0|
    |data_array_8_V_reg_2004       |  64|  32|   12|          0|
    |data_array_9_V_reg_2011       |  64|  32|   12|          0|
    |exp_res_0_V_reg_2140          |  64|  32|   12|          0|
    |exp_res_1_V_reg_2146          |  64|  32|   12|          0|
    |exp_res_2_V_reg_2152          |  64|  32|   12|          0|
    |exp_res_3_V_reg_2158          |  64|  32|   12|          0|
    |exp_res_4_V_reg_2195          |  64|  32|   12|          0|
    |exp_res_5_V_reg_2201          |  64|  32|   12|          0|
    |exp_res_6_V_reg_2207          |  64|  32|   12|          0|
    |exp_res_7_V_reg_2179          |  64|  32|   12|          0|
    |exp_res_8_V_reg_2213          |  64|  32|   12|          0|
    |exp_res_9_V_reg_2219          |  64|  32|   12|          0|
    +------------------------------+----+----+-----+-----------+
    |Total                         |1930| 640|  890|          0|
    +------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+----------------------------------------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  |                 Source Object                |    C Type    |
+-------------------------+-----+-----+------------+----------------------------------------------+--------------+
|ap_clk                   |  in |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|ap_rst                   |  in |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|ap_start                 |  in |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|ap_done                  | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|ap_idle                  | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|ap_ready                 | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|data_V_data_0_V_blk_n    | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|data_V_data_1_V_blk_n    | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|data_V_data_2_V_blk_n    | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|data_V_data_3_V_blk_n    | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|data_V_data_4_V_blk_n    | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|data_V_data_5_V_blk_n    | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|data_V_data_6_V_blk_n    | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|data_V_data_7_V_blk_n    | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|data_V_data_8_V_blk_n    | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|data_V_data_9_V_blk_n    | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|res_V_data_0_V_blk_n     | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|res_V_data_1_V_blk_n     | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|res_V_data_2_V_blk_n     | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|res_V_data_3_V_blk_n     | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|res_V_data_4_V_blk_n     | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|res_V_data_5_V_blk_n     | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|res_V_data_6_V_blk_n     | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|res_V_data_7_V_blk_n     | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|res_V_data_8_V_blk_n     | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|res_V_data_9_V_blk_n     | out |    1| ap_ctrl_hs | softmax_stable<array,array,softmax_config13> | return value |
|data_V_data_0_V_dout     |  in |   12|   ap_fifo  |                data_V_data_0_V               |    pointer   |
|data_V_data_0_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_0_V               |    pointer   |
|data_V_data_0_V_read     | out |    1|   ap_fifo  |                data_V_data_0_V               |    pointer   |
|data_V_data_1_V_dout     |  in |   12|   ap_fifo  |                data_V_data_1_V               |    pointer   |
|data_V_data_1_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_1_V               |    pointer   |
|data_V_data_1_V_read     | out |    1|   ap_fifo  |                data_V_data_1_V               |    pointer   |
|data_V_data_2_V_dout     |  in |   12|   ap_fifo  |                data_V_data_2_V               |    pointer   |
|data_V_data_2_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_2_V               |    pointer   |
|data_V_data_2_V_read     | out |    1|   ap_fifo  |                data_V_data_2_V               |    pointer   |
|data_V_data_3_V_dout     |  in |   12|   ap_fifo  |                data_V_data_3_V               |    pointer   |
|data_V_data_3_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_3_V               |    pointer   |
|data_V_data_3_V_read     | out |    1|   ap_fifo  |                data_V_data_3_V               |    pointer   |
|data_V_data_4_V_dout     |  in |   12|   ap_fifo  |                data_V_data_4_V               |    pointer   |
|data_V_data_4_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_4_V               |    pointer   |
|data_V_data_4_V_read     | out |    1|   ap_fifo  |                data_V_data_4_V               |    pointer   |
|data_V_data_5_V_dout     |  in |   12|   ap_fifo  |                data_V_data_5_V               |    pointer   |
|data_V_data_5_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_5_V               |    pointer   |
|data_V_data_5_V_read     | out |    1|   ap_fifo  |                data_V_data_5_V               |    pointer   |
|data_V_data_6_V_dout     |  in |   12|   ap_fifo  |                data_V_data_6_V               |    pointer   |
|data_V_data_6_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_6_V               |    pointer   |
|data_V_data_6_V_read     | out |    1|   ap_fifo  |                data_V_data_6_V               |    pointer   |
|data_V_data_7_V_dout     |  in |   12|   ap_fifo  |                data_V_data_7_V               |    pointer   |
|data_V_data_7_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_7_V               |    pointer   |
|data_V_data_7_V_read     | out |    1|   ap_fifo  |                data_V_data_7_V               |    pointer   |
|data_V_data_8_V_dout     |  in |   12|   ap_fifo  |                data_V_data_8_V               |    pointer   |
|data_V_data_8_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_8_V               |    pointer   |
|data_V_data_8_V_read     | out |    1|   ap_fifo  |                data_V_data_8_V               |    pointer   |
|data_V_data_9_V_dout     |  in |   12|   ap_fifo  |                data_V_data_9_V               |    pointer   |
|data_V_data_9_V_empty_n  |  in |    1|   ap_fifo  |                data_V_data_9_V               |    pointer   |
|data_V_data_9_V_read     | out |    1|   ap_fifo  |                data_V_data_9_V               |    pointer   |
|res_V_data_0_V_din       | out |   16|   ap_fifo  |                res_V_data_0_V                |    pointer   |
|res_V_data_0_V_full_n    |  in |    1|   ap_fifo  |                res_V_data_0_V                |    pointer   |
|res_V_data_0_V_write     | out |    1|   ap_fifo  |                res_V_data_0_V                |    pointer   |
|res_V_data_1_V_din       | out |   16|   ap_fifo  |                res_V_data_1_V                |    pointer   |
|res_V_data_1_V_full_n    |  in |    1|   ap_fifo  |                res_V_data_1_V                |    pointer   |
|res_V_data_1_V_write     | out |    1|   ap_fifo  |                res_V_data_1_V                |    pointer   |
|res_V_data_2_V_din       | out |   16|   ap_fifo  |                res_V_data_2_V                |    pointer   |
|res_V_data_2_V_full_n    |  in |    1|   ap_fifo  |                res_V_data_2_V                |    pointer   |
|res_V_data_2_V_write     | out |    1|   ap_fifo  |                res_V_data_2_V                |    pointer   |
|res_V_data_3_V_din       | out |   16|   ap_fifo  |                res_V_data_3_V                |    pointer   |
|res_V_data_3_V_full_n    |  in |    1|   ap_fifo  |                res_V_data_3_V                |    pointer   |
|res_V_data_3_V_write     | out |    1|   ap_fifo  |                res_V_data_3_V                |    pointer   |
|res_V_data_4_V_din       | out |   16|   ap_fifo  |                res_V_data_4_V                |    pointer   |
|res_V_data_4_V_full_n    |  in |    1|   ap_fifo  |                res_V_data_4_V                |    pointer   |
|res_V_data_4_V_write     | out |    1|   ap_fifo  |                res_V_data_4_V                |    pointer   |
|res_V_data_5_V_din       | out |   16|   ap_fifo  |                res_V_data_5_V                |    pointer   |
|res_V_data_5_V_full_n    |  in |    1|   ap_fifo  |                res_V_data_5_V                |    pointer   |
|res_V_data_5_V_write     | out |    1|   ap_fifo  |                res_V_data_5_V                |    pointer   |
|res_V_data_6_V_din       | out |   16|   ap_fifo  |                res_V_data_6_V                |    pointer   |
|res_V_data_6_V_full_n    |  in |    1|   ap_fifo  |                res_V_data_6_V                |    pointer   |
|res_V_data_6_V_write     | out |    1|   ap_fifo  |                res_V_data_6_V                |    pointer   |
|res_V_data_7_V_din       | out |   16|   ap_fifo  |                res_V_data_7_V                |    pointer   |
|res_V_data_7_V_full_n    |  in |    1|   ap_fifo  |                res_V_data_7_V                |    pointer   |
|res_V_data_7_V_write     | out |    1|   ap_fifo  |                res_V_data_7_V                |    pointer   |
|res_V_data_8_V_din       | out |   16|   ap_fifo  |                res_V_data_8_V                |    pointer   |
|res_V_data_8_V_full_n    |  in |    1|   ap_fifo  |                res_V_data_8_V                |    pointer   |
|res_V_data_8_V_write     | out |    1|   ap_fifo  |                res_V_data_8_V                |    pointer   |
|res_V_data_9_V_din       | out |   16|   ap_fifo  |                res_V_data_9_V                |    pointer   |
|res_V_data_9_V_full_n    |  in |    1|   ap_fifo  |                res_V_data_9_V                |    pointer   |
|res_V_data_9_V_write     | out |    1|   ap_fifo  |                res_V_data_9_V                |    pointer   |
+-------------------------+-----+-----+------------+----------------------------------------------+--------------+

