;redcode
;assert 1
	SPL -0, @-403
	CMP -7, <-420
	MOV -1, <-20
	MOV -7, <-20
	DJN -1, @-20
	JMN @12, #200
	JMP 17, @-24
	SLT 270, 1
	SUB @121, 106
	ADD 270, 1
	JMN -7, @-420
	JMN <127, 100
	JMN <127, 100
	CMP @127, 100
	SUB @0, @2
	CMP #72, @206
	ADD 270, 1
	JMP -7, @-20
	JMP -7, @-20
	CMP -7, <-420
	SUB @127, 106
	DJN <127, #6
	MOV 12, @10
	SUB #72, @206
	SUB @127, 106
	DJN <124, 100
	SLT 0, @42
	SUB @127, 100
	MOV -1, <-20
	MOV #6, 8
	JMN 1, 8
	DJN <124, 100
	SLT <12, 70
	ADD @600, @2
	MOV -7, <-20
	ADD 270, 1
	ADD 270, 60
	CMP 1, 8
	DJN <127, 100
	CMP -7, <-420
	SUB 1, 8
	CMP @127, 100
	JMP <121, 106
	SUB @127, 100
	SUB -7, <-420
	SUB -7, <-420
	CMP -720, 600
	CMP -7, <-420
	CMP -720, 600
	JMP 270, 60
	JMP 270, 60
	ADD <2, @31
