# üé∞ M√°quina Tragamonedas - FPGA System

[![VHDL](https://img.shields.io/badge/Language-VHDL--2008-orange.svg)](https://en.wikipedia.org/wiki/VHDL)
[![Platform](https://img.shields.io/badge/Platform-Lattice%20FPGA-blue.svg)](https://www.latticesemi.com/)
[![Standard](https://img.shields.io/badge/Standard-IEEE%201164%20/%20Numeric__Std-green.svg)](https://ieeexplore.ieee.org/document/560341)

## üìù Descripci√≥n del Proyecto
Este proyecto implementa una **M√°quina Tragamonedas (Slot Machine)** digital de alto rendimiento dise√±ada en VHDL para FPGAs (arquitectura Lattice MachXO2). El sistema integra l√≥gica de control de estados (FSM), procesamiento aritm√©tico de 16 bits para el c√°lculo de premios y gesti√≥n de perif√©ricos en tiempo real como teclados matriciales y pantallas LCD.



## üèóÔ∏è Arquitectura del Sistema

El sistema sigue una jerarqu√≠a de dise√±o estructural dividida en los siguientes m√≥dulos:

### 1. N√∫cleo de Control (FSM)
Ubicado en `Tragamonedas_Top.vhd`, gestiona una m√°quina de estados finitos de 12 etapas que controla el flujo de juego:
* **Gesti√≥n de Apuestas:** Captura de datos mediante teclado.
* **Generaci√≥n de Pseudo-aleatoriedad:** Utiliza tiempos de respuesta del usuario y osciladores internos para determinar el frenado de los rodillos.
* **L√≥gica de Ganancia:** Evaluaci√≥n de coincidencia de s√≠mbolos incluyendo l√≥gica de comodines (Wildcards).

### 2. Unidad Aritm√©tica (ALU)
Unidad dedicada para procesar el balance del Jackpot y el c√°lculo de multiplicadores:
* **AdderSub16:** Sumador/Restador de 16 bits con detecci√≥n de desbordamiento (*Overflow*).
* **Multiplier16:** Multiplicador basado en el algoritmo *Shift-and-Add* para el c√°lculo de premios din√°micos.
* **FullAdder:** Celda de suma at√≥mica de 1 bit.

### 3. Almacenamiento (LUT ROM)
* **MemoriaROM:** Almacena tres secuencias independientes de s√≠mbolos (Rodillos) mapeadas en una Look-Up Table de 256 posiciones.

### 4. Controladores de Perif√©ricos
* **LCD_Controller:** Driver para pantallas HD44780 que gestiona la inicializaci√≥n y el refresco c√≠clico de 32 caracteres ASCII.
* **KeypadController:** Controlador para teclado matricial 4x4 con l√≥gica de escaneo secuencial y filtrado de rebotes (*Debounce*).



## ‚öôÔ∏è Especificaciones T√©cnicas
* **Frecuencia de Operaci√≥n:** 2.08 MHz (Oscilador interno OSCH).
* **Ancho de Palabra:** 16 bits (Aritm√©tica de jackpot hasta $2^{16}-1$).
* **Protocolo LCD:** Comunicaci√≥n de 8 bits con temporizaci√≥n basada en ciclos de reloj.
* **Algoritmo de Resta:** Complemento a 2 mediante inversi√≥n condicional de bits.

## üöÄ C√≥mo Utilizar
1.  **Clonaci√≥n:** `git clone https://github.com/Emilio17Parz/Proyectov2.git`
2.  **S√≠ntesis:** Importar archivos `.vhd` en Lattice Diamond o software equivalente.
3.  **Asignaci√≥n de Pines:** Consultar el manual de la tarjeta de desarrollo para asignar los puertos de `ROWS_IN`, `COLS_OUT` y el bus de la `LCD`.
4.  **Ejecuci√≥n:** Resetear el sistema mediante `RESET_N` para iniciar la fase de `POWER_UP` del LCD.

## üìÅ Estructura de Archivos
```text
‚îú‚îÄ‚îÄ Tragamonedas_Top.vhd   # Entidad de jerarqu√≠a superior
‚îú‚îÄ‚îÄ AdderSub16.vhd         # Sumador/Restador de 16 bits
‚îú‚îÄ‚îÄ FullAdder.vhd          # Celda b√°sica de suma
‚îú‚îÄ‚îÄ Multiplier16.vhd       # Unidad multiplicadora
‚îú‚îÄ‚îÄ MemoriaROM.vhd         # Tabla de b√∫squeda de s√≠mbolos
‚îú‚îÄ‚îÄ LCD_Controller.vhd     # Driver de pantalla
‚îî‚îÄ‚îÄ KeypadController.vhd    # Driver de teclado matricial
