<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üí™üèº üé≥ ü§∏üèæ El legendario Intel Core i7-2600K: prueba de Sandy Bridge en 2019 (parte 1) üë©üèº‚Äçüîß ‚òÄÔ∏è ‚öæÔ∏è</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Parte 1 >> Parte 2 >> Parte 3 



 Uno de los procesadores m√°s populares de la √∫ltima d√©cada fue el Intel Core i7-2600K. El dise√±o fue revolucionario,...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>El legendario Intel Core i7-2600K: prueba de Sandy Bridge en 2019 (parte 1)</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/company/ua-hosting/blog/455610/">  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Parte 1</a> &gt;&gt; <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Parte 2</a> &gt;&gt; <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Parte 3</a> <br><br><img src="https://habrastorage.org/webt/en/sm/au/ensmaubp6bpmweoot2x1pamo4f0.png"><br><br>  Uno de los procesadores m√°s populares de la √∫ltima d√©cada fue el Intel Core i7-2600K.  El dise√±o fue revolucionario, ya que ofreci√≥ un salto significativo en el rendimiento y la eficiencia de un procesador de un solo n√∫cleo, y el procesador en s√≠ tambi√©n respondi√≥ bien al overclocking.  Las siguientes generaciones de procesadores Intel ya no parec√≠an tan interesantes, y a menudo no daban a los usuarios una raz√≥n para actualizar, por lo que la frase "Me quedar√© con mi 2600K" se ha vuelto omnipresente en los foros y suena incluso hoy.  En esta revisi√≥n, sacudimos el polvo de la caja con los viejos procesadores y condujimos al veterano a trav√©s de un conjunto de puntos de referencia en 2019, tanto en los par√°metros de f√°brica como en el overclocking, para asegurarnos de que todav√≠a sea el campe√≥n. <br><a name="habracut"></a><br><img src="https://habrastorage.org/webt/co/gh/s8/coghs8dyvvkacft2ydv7qxotzb8.png"><br>  <i>Family Photo Core i7</i> <br><br><h3>  ¬øPor qu√© el 2600K se ha vuelto crucial para la generaci√≥n? </h3><br>  Si√©ntate en una silla, si√©ntate e imag√≠nate en 2010.  Este fue el a√±o en que examin√≥ su antiguo sistema Core 2 Duo o Athlon II y se dio cuenta de que era hora de una actualizaci√≥n.  Ya est√° familiarizado con la arquitectura de Nehalem, y sabe que el Core i7-920 acelera bien y hace competidores.  Fue un buen momento, pero de repente Intel reequilibr√≥ la industria y cre√≥ un producto verdaderamente revolucionario.  Los ecos de nostalgia por los cuales todav√≠a se escuchan. <br><br><img src="https://habrastorage.org/webt/en/sm/au/ensmaubp6bpmweoot2x1pamo4f0.png"><br><br><img src="https://habrastorage.org/webt/lm/uk/zq/lmukzqoe07m4vfyacwexv-npcio.jpeg"><br>  <i>Core i7-2600K: el Sandy Bridge m√°s r√°pido (hasta 2700K)</i> <br><br>  Este nuevo producto fue Sandy Bridge.  AnandTech lanz√≥ una revisi√≥n exclusiva, y los resultados fueron casi imposibles de creer, por muchas razones.  Seg√∫n nuestras pruebas de esa √©poca, el procesador era simplemente incomparablemente m√°s alto que todo lo que vimos antes, especialmente teniendo en cuenta los monstruos t√©rmicos Pentium 4 que salieron unos a√±os antes.  Una actualizaci√≥n central basada en el proceso de 32nm de Intel fue el mayor punto de inflexi√≥n en el rendimiento x86, y desde entonces no hemos visto tales avances.  AMD necesitar√° otros 8 a√±os para obtener su momento de fama con la serie Ryzen.  Intel logr√≥ aprovechar el √©xito de su mejor producto y obtener un lugar de campe√≥n. <br><br>  En este dise√±o b√°sico, Intel no escatim√≥ en innovaci√≥n.  Uno de los elementos clave fue el cach√© de microoperaci√≥n.  Esto significaba que las instrucciones reci√©n decodificadas, que se requer√≠an nuevamente, se toman ya decodificadas, en lugar de desperdiciar energ√≠a en la decodificaci√≥n.  Para Intel con Sandy Bridge, y mucho m√°s tarde para AMD con Ryzen, habilitar el cach√© microoperativo fue un milagro para el rendimiento de un solo subproceso.  Intel tambi√©n ha comenzado a mejorar el subprocesamiento m√∫ltiple simult√°neo (que durante varias generaciones se ha denominado HyperThreading), trabajando gradualmente en la asignaci√≥n din√°mica de subprocesos inform√°ticos. <br><br>  El dise√±o de cuatro n√∫cleos del mejor procesador en el lanzamiento, el Core i7-2600K, se convirti√≥ en la base de los productos en las pr√≥ximas cinco generaciones de arquitectura Intel, incluidos Ivy Bridge, Haswell, Broadwell, Skylake y Kaby Lake.  Desde Sandy Bridge, aunque Intel cambi√≥ a un proceso m√°s peque√±o y aprovech√≥ el menor consumo de energ√≠a, la corporaci√≥n no ha podido recrear este salto excepcional en el ancho de banda neto de los equipos.  M√°s tarde, el crecimiento para el a√±o fue de 1-7%, debido principalmente al aumento de los amortiguadores operativos, los puertos de ejecuci√≥n y el soporte de comando. <br><br><img src="https://habrastorage.org/webt/c8/g9/do/c8g9do5tdz2yow2cxamtn-mapxw.png"><br><br>  Dado que Intel no pudo replicar el avance de Sandy Bridge, y la microarquitectura central fue la clave del rendimiento x86, los usuarios que compraron el Core i7-2600K (compr√© dos) permanecieron en √©l durante mucho tiempo.  En gran parte debido a la expectativa de otro gran salto en el rendimiento.  Y a lo largo de los a√±os, su frustraci√≥n est√° creciendo: ¬øpor qu√© invertir en un Kaby Lake Core i7-7700K de cuatro n√∫cleos con velocidad de 4.7 GHz cuando su Sandy Bridge Core i7-2600K de cuatro n√∫cleos todav√≠a est√° overclockeado a 5.0 GHz? <br>  (Las respuestas de Intel generalmente se relacionan con el consumo de energ√≠a y las nuevas caracter√≠sticas, como GPU y unidades a trav√©s de PCIe 3.0. Pero algunos usuarios no est√°n satisfechos con estas explicaciones). <br><br>  Es por eso que el Core i7-2600K ha definido una generaci√≥n.  Segu√≠a siendo v√°lido, al principio para la alegr√≠a de Intel, y luego para la decepci√≥n cuando los usuarios no quer√≠an actualizar.  Ahora, en 2019, entendemos que Intel ya ha ido m√°s all√° de los cuatro n√∫cleos en sus procesadores principales, y si el usuario es demasiado caro para DDR4, puede cambiar al nuevo sistema Intel o elegir la ruta AMD.  Pero aqu√≠ est√° la pregunta de c√≥mo el Core i7-2600K maneja las cargas de trabajo y los juegos de 2019;  o, m√°s precisamente, ¬øc√≥mo se las arregla el Core i7-2600K overclockeado? <br><br><h3>  Encuentra las diferencias: Sandy Bridge, Kaby Lake, Coffee Lake </h3><br>  En verdad, el Core i7-2600K no era el procesador Sandy Bridge convencional m√°s r√°pido.  Unos meses m√°s tarde, Intel lanz√≥ un 2700K un poco m√°s de "alta frecuencia" en el mercado.  Funcion√≥ casi igual y aceler√≥ de manera similar a 2600K, pero cost√≥ un poco m√°s.  En este momento, los usuarios que vieron un salto en el rendimiento y actualizaron ya estaban en 2600K, y se quedaron con √©l. <br><br>  El Core i7-2600K era un procesador de cuatro n√∫cleos de 32 nm con tecnolog√≠a HyperThreading, con una frecuencia base de 3,4 GHz, una frecuencia turbo de 3,8 GHz y un TDP nominal de 95 vatios.  Entonces, el TDP de Intel a√∫n no se hab√≠a divorciado de la realidad: en nuestras pruebas para este art√≠culo, vimos un consumo de energ√≠a m√°ximo de 88 W en una CPU desbloqueada.  El procesador viene con gr√°ficos integrados Intel HD 3000 y memoria DDR3-1333 compatible de forma predeterminada.  Intel estableci√≥ un precio de $ 317 al lanzar el chip. <br><br>  Para este art√≠culo, utilic√© el segundo i7-2600K, que compr√© cuando aparecieron por primera vez.  Se prob√≥ tanto en la frecuencia est√°ndar como en overclock a 4.7 GHz en todos los n√∫cleos.  Este es el overclocking promedio: el mejor de estos chips funciona a una frecuencia de 5.0 GHz - 5.1 GHz en modo diario.  De hecho, recuerdo muy bien c√≥mo mi primer Core i7-2600K funcion√≥ a 5.1 GHz en todos los n√∫cleos, e incluso a 5.3 GHz (tambi√©n en todos los n√∫cleos), cuando durante las competiciones de overclocking en pleno invierno, a temperatura ambiente a una temperatura de aproximadamente 2 ¬∞ C, utilic√© un potente enfriador de l√≠quidos y radiadores de 720 mm.  Desafortunadamente, con el tiempo, da√±√© este chip y ahora no se carga ni siquiera a la frecuencia y voltaje nominales.  Por lo tanto, deber√≠amos usar mi segundo chip, que no era tan bueno, pero a√∫n as√≠ pod√≠a dar una idea del procesador overclockeado.  Cuando hicimos overclocking, tambi√©n usamos la memoria overclockeada, DDR3-2400 C11. <br>  Vale la pena se√±alar que desde el lanzamiento del Core i7-2600K cambiamos de Windows 7 a Windows 10. El Core i7-2600K no admite las instrucciones AVX2 y no fue creado para Windows 10, por lo que ser√° especialmente interesante ver c√≥mo se muestra esto en los resultados. <br><br><img src="https://habrastorage.org/webt/9i/pp/z-/9ippz-hyctuuyxru51odnusxyru.jpeg"><br><br><img src="https://habrastorage.org/webt/cl/uk/b8/clukb8jjuwaedzpvlkz9nixggu4.jpeg"><br>  <i>Core i7-7700K: el √∫ltimo procesador de cuatro n√∫cleos Intel Core i7 con tecnolog√≠a HyperThreading</i> <br><br>  El procesador Quad-core m√°s r√°pido y nuevo (¬øy el √∫ltimo?) Con HyperThreading, lanzado por Intel, fue el Core i7-7700K, un miembro de la familia Kaby Lake.  Este procesador se basa en la tecnolog√≠a de proceso mejorada de 14 nm de Intel, funciona a una frecuencia base de 4,2 GHz y una frecuencia turbo de 4,5 GHz.  Su TDP con una potencia nominal de 91 vatios en nuestra prueba mostr√≥ un consumo de energ√≠a de 95 vatios.  Viene con gr√°ficos Intel Gen9 HD 630 y admite memoria DDR4-2400 est√°ndar.  Intel lanz√≥ un chip con un precio declarado de 339 d√≥lares. <br>  Junto con el 7700K, Intel tambi√©n lanz√≥ su primer procesador de doble n√∫cleo overclockeado con hypertreading: Core i3-7350K.  En el transcurso de esta revisi√≥n, overclockeamos un Core i3 y lo comparamos con el Core i7-2600K en la configuraci√≥n de f√°brica, tratando de responder a la pregunta de si Intel logr√≥ lograr un rendimiento de procesador de doble n√∫cleo similar a su antiguo buque insignia de cuatro n√∫cleos.  Como resultado, aunque i3 prevaleci√≥ en el rendimiento de un solo subproceso y trabajando con memoria, la falta de un par de n√∫cleos en la cuenta hizo que la mayor√≠a de las tareas fueran demasiado dif√≠ciles para Core i3. <br><br><img src="https://habrastorage.org/webt/4m/pg/vf/4mpgvfvvbl3-ujcc2snlignwm5s.jpeg"><br><br><img src="https://habrastorage.org/webt/jr/u5/fz/jru5fzxq87c0d2imn8965k7vl8s.jpeg"><br>  <i>Core i7-9700K: la √∫ltima versi√≥n de Intel Core i7 (ahora con 8 n√∫cleos)</i> <br><br>  Nuestro √∫ltimo procesador para pruebas es el Core i7-9700K.  En la generaci√≥n actual, ya no es el buque insignia de Coffee Lake (ahora es i9-9900K), pero tiene ocho n√∫cleos sin hipertensi√≥n.  La comparaci√≥n con el 9900K, que tiene el doble de n√∫cleos e hilos, parece in√∫til, especialmente cuando el precio de i9 es de $ 488.  En contraste, el Core i7-9700K se vende a granel a "solo" $ 374, con una frecuencia base de 3.6 GHz y una frecuencia turbo de 4.9 GHz.  Intel define su TDP a 95 vatios, pero en la placa base del consumidor, el chip consume ~ 125 vatios a plena carga.  La memoria DDR4-2666 es compatible como est√°ndar. <br><br><img src="https://habrastorage.org/webt/-w/_v/rt/-w_vrt_lgfaxn3na_6bidku77bw.png"><br><br>  Core i7-2600K se ve obligado a trabajar con DDR3, admite PCIe 2.0, no PCIe 3.0, y no est√° dise√±ado para funcionar con unidades NVMe (que no est√°n involucradas en esta prueba).  Ser√° interesante ver qu√© tan cerca est√° el veterano overclockeado del Core i7-7700K, y qu√© tipo de crecimiento veremos cuando cambiemos a algo como el Core i7-9700K. <br><br><h2>  Sandy Bridge: arquitectura central </h2><br>  En 2019, estamos hablando de chips de 100-200 mm2 con hasta ocho n√∫cleos de alto rendimiento, y creados con la √∫ltima tecnolog√≠a de proceso Intel o AMD GlobalFoundries / TSMC.  Pero el Sandy Bridge de 32 nm era una bestia completamente diferente.  El proceso de producci√≥n todav√≠a era "plano", sin transistores FinFET.  En la nueva CPU, se implement√≥ la segunda generaci√≥n de High-K, y se logr√≥ una escala de 0.7x en comparaci√≥n con la tecnolog√≠a de proceso anterior de 45 nm m√°s grande.  El Core i7-2600K era el chip de cuatro n√∫cleos m√°s grande y conten√≠a 1.16 billones de transistores por 216 mm2.  A modo de comparaci√≥n, el √∫ltimo procesador de Coffee Lake a 14 nm tiene ocho n√∫cleos y m√°s de 2 mil millones de transistores en un √°rea de ~ 170 mm2. <br><br>  El secreto del gran salto de rendimiento radica en la microarquitectura del procesador.  Sandy Bridge prometi√≥ (y asegur√≥) un rendimiento significativo a velocidades de reloj iguales en comparaci√≥n con los procesadores Westmere de la generaci√≥n anterior, y tambi√©n form√≥ el circuito base para los chips Intel para la pr√≥xima d√©cada.  Muchas innovaciones clave aparecieron por primera vez en el comercio minorista con la llegada de Sandy Bridge, y luego se repitieron y mejoraron muchas iteraciones, logrando gradualmente el alto rendimiento que usamos hoy en d√≠a. <br><br>  En la revisi√≥n actual, me bas√© en gran medida en el informe inicial de microarquitectura 2600K de Anandtech, publicado en 2010.  Por supuesto, con algunas adiciones basadas en un aspecto moderno de este procesador. <br><br><h3>  Breve rese√±a: n√∫cleo de CPU con ejecuci√≥n extraordinaria de instrucciones </h3><br>  Para aquellos nuevos en el dise√±o del procesador, aqu√≠ hay una descripci√≥n general r√°pida de c√≥mo funciona un procesador de procesador adicional.  En resumen, el n√∫cleo se divide en interfaces externas e internas (front-end y back-end), y los datos primero van a la interfaz externa. <br><br><img src="https://habrastorage.org/webt/e6/gw/tk/e6gwtkroeqgmktdrkoq5etiyu0o.png"><br><br>  En la interfaz externa, tenemos prefetchers y predictores de rama que predecir√°n y recuperar√°n instrucciones de la memoria principal.  La idea es que si puede predecir qu√© datos e instrucciones se necesitar√°n en el futuro cercano (antes de que se necesiten), puede ahorrar tiempo colocando estos datos cerca del n√∫cleo.  Luego, las instrucciones se colocan en un decodificador, que convierte la instrucci√≥n de bytecode en una serie de "microoperaciones" que el n√∫cleo puede procesar. <br><br>  Existen diferentes tipos de decodificadores para instrucciones simples y complejas: las instrucciones simples x86 se asignan f√°cilmente a una sola micro-operaci√≥n, mientras que las instrucciones m√°s complejas se pueden decodificar para m√°s operaciones.  La situaci√≥n ideal es el coeficiente de decodificaci√≥n lo m√°s bajo posible, aunque a veces las instrucciones se pueden dividir en un mayor n√∫mero de microoperaciones si estas operaciones se pueden realizar en paralelo (paralelismo en el nivel de comando o ILP). <br><br>  Si el n√∫cleo tiene un cach√© de microoperaci√≥n, tambi√©n es un cach√© uOp, entonces los resultados de cada instrucci√≥n decodificada se almacenan en √©l.  Antes de que se decodifique la instrucci√≥n, el n√∫cleo verifica si esta instrucci√≥n en particular se ha decodificado recientemente y, si tiene √©xito, utiliza el resultado del cach√© en lugar de la decodificaci√≥n, que consume energ√≠a. <br><br>  Ahora las microoperaciones ponen "colas para asignaci√≥n" - cola de asignaci√≥n.  El n√∫cleo moderno puede determinar si las instrucciones son parte de un ciclo simple, o si uOps (microoperaciones) se pueden combinar para acelerar todo el proceso.  Luego, uOps se alimentan en el b√∫fer de reordenamiento, que forma el "back end" del n√∫cleo. <br><br>  En el backend, comenzando con el b√∫fer de reordenamiento, uOps se puede reorganizar dependiendo de d√≥nde se encuentren los datos necesarios para cada microoperaci√≥n.  Este b√∫fer puede renombrar y distribuir microoperaciones dependiendo de d√≥nde deben ir (operaciones enteras o FP) y, dependiendo del n√∫cleo, tambi√©n puede actuar como un mecanismo para eliminar instrucciones completadas.  Despu√©s de reordenar, los buffers uOps se env√≠an al planificador en el orden necesario para asegurarse de que los datos est√©n listos y maximizar el rendimiento de uOp. <br><br>  El planificador env√≠a uOps a los puertos de ejecuci√≥n (para realizar c√°lculos) seg√∫n sea necesario.  Algunos n√∫cleos tienen un √∫nico planificador para todos los puertos, pero en algunos casos se divide en un planificador para operaciones de enteros / vectores.  La mayor√≠a de los n√∫cleos con ejecuci√≥n extraordinaria tienen de 4 a 10 puertos (algunos m√°s), y estos puertos realizan los c√°lculos necesarios para que la instrucci√≥n "pase" a trav√©s del n√∫cleo.  Los puertos de ejecuci√≥n pueden tomar la forma de un m√≥dulo de carga (carga desde un cach√©), un m√≥dulo de almacenamiento (almacenamiento en un cach√©), un m√≥dulo de operaciones matem√°ticas enteras, un m√≥dulo de operaciones matem√°ticas con coma flotante, as√≠ como operaciones matem√°ticas vectoriales, m√≥dulos de divisi√≥n especial y algunos otros para operaciones especiales .  Una vez que el puerto de ejecuci√≥n ha funcionado, los datos se pueden almacenar en una memoria cach√© para su reutilizaci√≥n, que se coloca en la memoria principal;  en este momento, la instrucci√≥n se env√≠a a la cola de borrado y finalmente se borra. <br><br>  Esta descripci√≥n general no cubre algunos de los mecanismos que utilizan los n√∫cleos modernos para facilitar el almacenamiento en cach√© y la recuperaci√≥n de datos, como los b√∫feres de transacciones, los b√∫feres de flujo, el etiquetado, etc. Algunos mecanismos mejoran iterativamente con cada generaci√≥n, pero generalmente cuando hablamos de "instrucciones" por reloj "como un indicador de rendimiento, nos esforzamos por" omitir "tantas instrucciones como sea posible a trav√©s del n√∫cleo (a trav√©s de la interfaz y el servidor).  Este indicador depende de la velocidad de decodificaci√≥n en la interfaz del procesador, las instrucciones de b√∫squeda previa, el b√∫fer de reordenamiento y el uso m√°ximo de los puertos de ejecuci√≥n junto con la eliminaci√≥n del n√∫mero m√°ximo de instrucciones ejecutadas para cada ciclo de reloj. <br><br>  En base a lo anterior, esperamos que el lector pueda comprender mejor los resultados de la prueba de Anandtech obtenidos durante el lanzamiento de Sandy Bridge. <br><br><h3>  Sandy Bridge: Front End </h3><br>  La arquitectura de CPU Sandy Bridge parece evolutiva en un vistazo r√°pido, pero es revolucionaria en t√©rminos de la cantidad de transistores que han cambiado desde Nehalem / Westmere.  El cambio m√°s importante para Sandy Bridge (y todas las microarquitecturas posteriores) es el cach√© microoperativo (cach√© uOp). <br><br><img src="https://habrastorage.org/webt/4s/co/j3/4scoj3ieif167l3jjfy3feh17w4.jpeg"><br><br>  Ha aparecido un cach√© microoperativo en Sandy Bridge, que almacena en cach√© las instrucciones despu√©s de decodificarlas.  No hay un algoritmo complicado; las instrucciones decodificadas simplemente se guardan.  Cuando el prefetter Sandy Bridge recibe una nueva instrucci√≥n, primero se busca la instrucci√≥n en la memoria cach√© de microoperaci√≥n y, si se encuentra, el resto de la canalizaci√≥n funciona con la memoria cach√© y la interfaz se desactiva.  La decodificaci√≥n de hardware es una parte muy compleja de la tuber√≠a x86, y apagarla ahorra una cantidad significativa de energ√≠a. <br><br>  Este es un cach√© de mapeo directo y puede almacenar aproximadamente 1.5 KB de microoperaciones, lo que en realidad es equivalente a un cach√© de instrucciones de 6 KB.  El cach√© de microoperaci√≥n se incluye en el cach√© de instrucciones L1, y su √≠ndice de aciertos para la mayor√≠a de las aplicaciones alcanza el 80%.  El cach√© de microoperaci√≥n tiene un ancho de banda ligeramente m√°s alto y m√°s estable en comparaci√≥n con el cach√© de instrucciones.  La instrucci√≥n L1 real y los cach√©s de datos no han cambiado; todav√≠a son 32 KB cada uno (un total de 64 KB L1). <br><br>  Todas las instrucciones que provienen del decodificador se pueden almacenar en cach√© mediante este mecanismo y, como ya dije, hay algunos algoritmos especiales en √©l, simplemente, todas las instrucciones se almacenan en cach√©.  Los datos no utilizados durante mucho tiempo se eliminan cuando se agota el lugar.  La memoria cach√© microoperativa puede parecer similar a la memoria cach√© de seguimiento en Pentium 4, pero con una diferencia significativa: no almacena las memorias cach√©.  Esto es simplemente un cach√© de instrucciones que almacena microoperaciones en lugar de macrooperaciones (instrucciones x86). <br><br>  Junto con el nuevo cach√© microoperativo, Intel tambi√©n introdujo un m√≥dulo de predicci√≥n de sucursal completamente redise√±ado.  La nueva BPU es casi la misma que su predecesora, pero mucho m√°s precisa.  La mayor precisi√≥n es el resultado de tres grandes innovaciones. <br><br><img src="https://habrastorage.org/webt/kr/l3/_e/krl3_erfsc8f7rpk7wavzhtf2oc.jpeg"><br><br>  El predictor de rama est√°ndar es un predictor de 2 bits.  Cada rama est√° marcada en la tabla como aceptada / no aceptada con la fiabilidad adecuada (fuerte / d√©bil).  Intel descubri√≥ que casi todas las ramas predichas por este predictor bimodal tienen una confianza "alta".  Por lo tanto, en Sandy Bridge, un predictor de rama bimodal usa un bit de confianza para m√∫ltiples ramas, en lugar de un bit de confianza para cada rama.  Como resultado, su tabla de historial de sucursales tendr√° el mismo n√∫mero de bits que representan muchas m√°s sucursales, lo que conducir√° a pron√≥sticos m√°s precisos en el futuro. <br><br><h2>  Sandy Bridge: cerca del n√∫cleo </h2><br>  Con el crecimiento de los procesadores multin√∫cleo, la gesti√≥n del flujo de datos entre n√∫cleos y memoria se ha convertido en un tema importante.  Hemos visto muchas formas diferentes de mover datos alrededor de la CPU, como barras cruzadas, anillos, mallas y, m√°s tarde, chips de E / S completamente separados.  La batalla de la pr√≥xima d√©cada (2020+), como mencion√≥ anteriormente AnandTech, ser√° una batalla de conexiones internucleares, y ahora ya est√° comenzando. <br>  Una caracter√≠stica de Sandy Bridge es precisamente que fue la primera CPU de consumo de Intel, que utiliz√≥ un bus de anillo que conectaba todos los n√∫cleos, memoria, cach√© de √∫ltimo nivel y gr√°ficos integrados.  Este sigue siendo el mismo dise√±o que vemos en los procesadores modernos de Coffee Lake. <br><br><h3>  Neum√°tico de anillo </h3><br>  Nehalem / Westmery Bridge agrega un procesador de gr√°ficos y un motor de transcodificaci√≥n de video al chip que comparte el cach√© L3.  Y en lugar de tender m√°s cables al L3, Intel present√≥ el bus de anillo. <br><br><img src="https://habrastorage.org/webt/tl/ra/q_/tlraq_e1owvpaajogkl-zlfajoi.jpeg"><br><br>  Arquitect√≥nicamente, este es el mismo anillo circular utilizado en Nehalem EX y Westmere EX.  Cada n√∫cleo, cada fragmento de la cach√© L3 (LLC), el procesador de gr√°ficos integrado, el motor de medios y el agente del sistema (un nombre divertido para el puente norte) est√°n conectados al bus de anillo.      :  , ,     .         32    .              . <br><br>             L3,      Westmere ‚Äî 96 /.    Sandy Bridge  4  ,    Westmere,       ,   384 /. <br><br>  ,   L3     36   Westmere  26 ‚Äî 31   Sandy Bridge (    ,    ,       ).  ,    Westmere, - L3       ‚Äî  un-Core   ,  Intel    ¬´ ¬ª,       - L3. ( ¬´un-Core¬ª       .) <br><br>  - L3,    ,       .   ,  L3     ,      .     L3,    ,  L3      ,      .         . <br><br>  L3   ,       .  Sandy Bridge     L3,      .       ,    .  Westmere      ,      ,   Sandy Bridge     .    ,            .   ,        ,      .      ,      ¬´¬ª,         . <br><br><h3>   </h3><br>  -  Intel    un-core  SB,   Sandy Bridge    ¬´ ¬ª. (-,    un-core     , -   ).       .   16  PCIe 2.0,       x8.      DDR3, , ,       Lynnfield (Clarkdale        ). <br><br><img src="https://habrastorage.org/webt/to/gl/n2/togln2ww-pg7dhvjpffzmplsica.jpeg"><br><br>      DMI,    PCU (  ).   SA ,     ,     . <br><br><h3>  Sandy Bridge </h3><br>      Sandy Bridge    Westmere   .           10-30%,   Sandy Bridge   ,    Intel  Westmere (Clarkdale / Arrandale).     45   32 ,        IPC. <br><br>   Sandy Bridge     32- ,    .            . GPU        .      ,   . <br><br><img src="https://habrastorage.org/webt/na/zv/bv/nazvbvut0ccyit4ads0eiv30ioy.jpeg"><br><br> GPU       Sandy Bridge,      - L3.   ,      L3,       ,    .       ,       ,        ,      .           . <br><br>  SNB (  Gen 6)       .  : ,       ,       .  ‚Äì ,     ,      . <br><br><img src="https://habrastorage.org/webt/wp/42/7r/wp427rlgu0jdxpuphbvk3bdfvko.jpeg"><br><br>        /  /   (execution units),  Intel  EU.  EU      .  ISA  --    API DirectX 10,   CISC- .   - API     IPC      EU. <br><br>  EU    .       EU,     . Intel  ,          ,     Westmere. <br>     Intel   ¬´ ¬ª.     ,       .   ,         ,    .      ,       . Intel        64  80, , ,  120  Sandy Bridge.   -    . <br><br><img src="https://habrastorage.org/webt/fg/l9/f7/fgl9f7ikpbbndljxnholfqcdb2y.png"><br><br>  ,           EU. <br><br>      GPU Sandy Bridge:   6 EU    12 EU.    ( )  12 EU,       SKU   6  12    . Sandy Bridge       Intel,          ,  Intel      ,   GPU.  (2019 .)      24 EU (Gen 9.5),      10-    ~ 64 EU (Gen11). <br><br><h3> Sandy Bridge Media Engine </h3><br>   GPU Sandy Bridge  -.    SNB     :     . <br><br>            :           .     Intel  SNB,          EU.   Intel ,     SNB     HD-. <br><br><img src="https://habrastorage.org/webt/xy/33/uu/xy33uu4dknu_ajpo5gzvede4tda.jpeg"><br><br>         Sandy Bridge. Intel  ~ 3-   1080p 30 /      iPhone 640 x 360.    14       400   . <br><br><img src="https://habrastorage.org/webt/xy/33/uu/xy33uu4dknu_ajpo5gzvede4tda.jpeg"><br><br>   /               .    Sandy Bridge    3 2      / . <br><br><h3> ,   </h3><br> Lynnfield    Intel,               .    ,      TDP 95    ,       ,         ,    -. <br><br>      ,     -    .  , ,     ‚Äî   ,           . <br><br><img src="https://habrastorage.org/webt/ic/0y/yh/ic0yyhuaanzminf-2nibxhtu4ti.jpeg"><br><br> Sandy Bridge   ,  PCU     TDP     ( 25 ). PCU          ,     .     ,   ,     TDP.  ,    ,       TDP,    ,   ,       TDP.  SNB      TDP, PCU      . <br><br><img src="https://habrastorage.org/webt/1a/sk/xr/1askxrht3_r_e8o19bfokxfubzg.jpeg"><br><br>  CPU,  GPU Turbo    .  ,       GPU,   SNB,      CPU,    GPU.   ,   CPU,    GPU    CPU. Sandy Bridge       ,  ,     . <br><br>  Gracias por quedarte con nosotros.  ¬øTe gustan nuestros art√≠culos?  ¬øQuieres ver m√°s materiales interesantes?  <b>Ap√≥yenos</b> haciendo un pedido o recomend√°ndolo a sus amigos, un <b>descuento del 30% para los usuarios de Habr en un an√°logo √∫nico de servidores de nivel de entrada que inventamos para usted:</b> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">toda la verdad sobre VPS (KVM) E5-2650 v4 (6 n√∫cleos) 10GB DDR4 240GB SSD 1Gbps de $ 20 o c√≥mo dividir el servidor?</a>  (las opciones est√°n disponibles con RAID1 y RAID10, hasta 24 n√∫cleos y hasta 40GB DDR4). <br><br>  <b>Dell R730xd 2 veces m√°s barato?</b>  ¬°Solo tenemos <b><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">2 x Intel TetraDeca-Core Xeon 2x E5-2697v3 2.6GHz 14C 64GB DDR4 4x960GB SSD 1Gbps 100 TV desde $ 199</a> en los Pa√≠ses Bajos!</b>  <b><b>Dell R420 - 2x E5-2430 2.2Ghz 6C 128GB DDR3 2x960GB SSD 1Gbps 100TB - ¬°desde $ 99!</b></b>  Lea sobre <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">C√≥mo construir un edificio de infraestructura.</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">clase utilizando servidores Dell R730xd E5-2650 v4 que cuestan 9,000 euros por un centavo?</a> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/455610/">https://habr.com/ru/post/455610/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../455600/index.html">La plataforma 3DEXPERIENCE ayuda a crear el transporte p√∫blico del futuro</a></li>
<li><a href="../455602/index.html">Provocar bloqueos del navegador con fuzzing conductual</a></li>
<li><a href="../455604/index.html">Ansible para administrar la configuraci√≥n de Windows. Historia de √©xito</a></li>
<li><a href="../455606/index.html">Aprendizaje autom√°tico y an√°lisis de datos: programa de maestr√≠a en la Escuela Superior de Econom√≠a de San Petersburgo</a></li>
<li><a href="../455608/index.html">√çndices de mapa de bits en Go: velocidad de b√∫squeda incre√≠ble</a></li>
<li><a href="../455612/index.html">Pensamos a trav√©s de los personajes de los juegos y los di√°logos siguiendo los consejos de los escritores y el ejemplo de los partidarios de la teor√≠a de una Tierra plana.</a></li>
<li><a href="../455614/index.html">FFI: escribir en Rust en un programa PHP</a></li>
<li><a href="../455616/index.html">¬øPor qu√© ir a "Programaci√≥n industrial" en el HSE de San Petersburgo?</a></li>
<li><a href="../455618/index.html">DevOps LEGO: c√≥mo dise√±amos una tuber√≠a en cubos</a></li>
<li><a href="../455620/index.html">PUEDE o no PUEDE? ¬øO por qu√© necesito una red de microcontroladores?</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>