TimeQuest Timing Analyzer report for top
Fri Aug 21 21:39:49 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Hold: 'CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 27.59 MHz ; 27.59 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; CLK   ; -17.621 ; -5616.180         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.201 ; -917.005                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                 ;
+---------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -17.621 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; 0.359      ; 18.481     ;
; -17.613 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; 0.359      ; 18.473     ;
; -17.424 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[29]   ; CLK          ; CLK         ; 0.500        ; -0.122     ; 17.803     ;
; -17.416 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[29]   ; CLK          ; CLK         ; 0.500        ; -0.122     ; 17.795     ;
; -17.318 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[22]   ; CLK          ; CLK         ; 0.500        ; -0.116     ; 17.703     ;
; -17.310 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[22]   ; CLK          ; CLK         ; 0.500        ; -0.116     ; 17.695     ;
; -17.288 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; 0.359      ; 18.148     ;
; -17.096 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; 0.359      ; 17.956     ;
; -17.091 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[29]   ; CLK          ; CLK         ; 0.500        ; -0.122     ; 17.470     ;
; -17.027 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; 0.359      ; 17.887     ;
; -16.994 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[20]   ; CLK          ; CLK         ; 0.500        ; -0.116     ; 17.379     ;
; -16.986 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[20]   ; CLK          ; CLK         ; 0.500        ; -0.116     ; 17.371     ;
; -16.985 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[22]   ; CLK          ; CLK         ; 0.500        ; -0.116     ; 17.370     ;
; -16.958 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[30]   ; CLK          ; CLK         ; 0.500        ; 0.371      ; 17.830     ;
; -16.950 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[30]   ; CLK          ; CLK         ; 0.500        ; 0.371      ; 17.822     ;
; -16.899 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[29]   ; CLK          ; CLK         ; 0.500        ; -0.122     ; 17.278     ;
; -16.883 ; core:core_inst|tcnt[0]                               ; core:core_inst|ip[1]        ; CLK          ; CLK         ; 1.000        ; -0.098     ; 17.786     ;
; -16.866 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[23]   ; CLK          ; CLK         ; 0.500        ; -0.116     ; 17.251     ;
; -16.858 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[23]   ; CLK          ; CLK         ; 0.500        ; -0.116     ; 17.243     ;
; -16.844 ; core:core_inst|regfile:regfile_inst|registers[5][24] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.148     ; 17.197     ;
; -16.830 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[29]   ; CLK          ; CLK         ; 0.500        ; -0.122     ; 17.209     ;
; -16.824 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; 0.359      ; 17.684     ;
; -16.809 ; core:core_inst|tcnt[13]                              ; core:core_inst|ip[1]        ; CLK          ; CLK         ; 1.000        ; -0.116     ; 17.694     ;
; -16.793 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[22]   ; CLK          ; CLK         ; 0.500        ; -0.116     ; 17.178     ;
; -16.757 ; core:core_inst|regfile:regfile_inst|registers[2][27] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.162     ; 17.096     ;
; -16.757 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.147     ; 17.111     ;
; -16.724 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[22]   ; CLK          ; CLK         ; 0.500        ; -0.116     ; 17.109     ;
; -16.722 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[24]   ; CLK          ; CLK         ; 0.500        ; 0.342      ; 17.565     ;
; -16.714 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[24]   ; CLK          ; CLK         ; 0.500        ; 0.342      ; 17.557     ;
; -16.692 ; core:core_inst|regfile:regfile_inst|registers[1][19] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.123     ; 17.070     ;
; -16.676 ; core:core_inst|tcnt[2]                               ; core:core_inst|ip[1]        ; CLK          ; CLK         ; 1.000        ; -0.108     ; 17.569     ;
; -16.676 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[20]   ; CLK          ; CLK         ; 0.500        ; -0.622     ; 16.555     ;
; -16.674 ; core:core_inst|tcnt[5]                               ; core:core_inst|ip[1]        ; CLK          ; CLK         ; 1.000        ; -0.110     ; 17.565     ;
; -16.661 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[20]   ; CLK          ; CLK         ; 0.500        ; -0.116     ; 17.046     ;
; -16.627 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[29]   ; CLK          ; CLK         ; 0.500        ; -0.122     ; 17.006     ;
; -16.625 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[30]   ; CLK          ; CLK         ; 0.500        ; 0.371      ; 17.497     ;
; -16.616 ; core:core_inst|tcnt[1]                               ; core:core_inst|ip[1]        ; CLK          ; CLK         ; 1.000        ; -0.110     ; 17.507     ;
; -16.613 ; core:core_inst|regfile:regfile_inst|registers[5][28] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.137     ; 16.977     ;
; -16.608 ; core:core_inst|regfile:regfile_inst|registers[5][24] ; core:core_inst|reg_in[29]   ; CLK          ; CLK         ; 0.500        ; -0.629     ; 16.480     ;
; -16.592 ; core:core_inst|regfile:regfile_inst|registers[7][19] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.078     ; 17.015     ;
; -16.583 ; core:core_inst|tcnt[0]                               ; core:core_inst|reg_in[23]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 17.527     ;
; -16.583 ; core:core_inst|tcnt[0]                               ; core:core_inst|reg_in[20]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 17.527     ;
; -16.583 ; core:core_inst|tcnt[0]                               ; core:core_inst|reg_in[22]   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 17.527     ;
; -16.581 ; core:core_inst|regfile:regfile_inst|registers[5][24] ; core:core_inst|reg_in[22]   ; CLK          ; CLK         ; 0.500        ; -0.623     ; 16.459     ;
; -16.578 ; core:core_inst|tcnt[16]                              ; core:core_inst|ip[1]        ; CLK          ; CLK         ; 1.000        ; -0.098     ; 17.481     ;
; -16.575 ; core:core_inst|regfile:regfile_inst|registers[4][2]  ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.063     ; 17.013     ;
; -16.575 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[28]   ; CLK          ; CLK         ; 0.500        ; 0.359      ; 17.435     ;
; -16.574 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[9]    ; CLK          ; CLK         ; 0.500        ; -0.153     ; 16.922     ;
; -16.570 ; core:core_inst|ram_q_dff[11]                         ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; 0.359      ; 17.430     ;
; -16.567 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[28]   ; CLK          ; CLK         ; 0.500        ; 0.359      ; 17.427     ;
; -16.561 ; core:core_inst|tcnt[17]                              ; core:core_inst|ip[1]        ; CLK          ; CLK         ; 1.000        ; -0.098     ; 17.464     ;
; -16.559 ; core:core_inst|ram_q_dff[1]                          ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; 0.359      ; 17.419     ;
; -16.552 ; core:core_inst|regfile:regfile_inst|registers[2][25] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.130     ; 16.923     ;
; -16.546 ; core:core_inst|tcnt[4]                               ; core:core_inst|ip[1]        ; CLK          ; CLK         ; 1.000        ; -0.097     ; 17.450     ;
; -16.540 ; core:core_inst|tcnt[15]                              ; core:core_inst|ip[1]        ; CLK          ; CLK         ; 1.000        ; -0.098     ; 17.443     ;
; -16.539 ; core:core_inst|tcnt[0]                               ; core:core_inst|ip[2]        ; CLK          ; CLK         ; 1.000        ; -0.098     ; 17.442     ;
; -16.534 ; core:core_inst|regfile:regfile_inst|registers[0][19] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.159     ; 16.876     ;
; -16.533 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[23]   ; CLK          ; CLK         ; 0.500        ; -0.116     ; 16.918     ;
; -16.530 ; core:core_inst|regfile:regfile_inst|registers[2][22] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.134     ; 16.897     ;
; -16.529 ; core:core_inst|regfile:regfile_inst|registers[4][5]  ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; 0.358      ; 17.388     ;
; -16.522 ; core:core_inst|ram_q_dff[12]                         ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; 0.359      ; 17.382     ;
; -16.521 ; core:core_inst|ram_q_dff[5]                          ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; 0.359      ; 17.381     ;
; -16.521 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[22]   ; CLK          ; CLK         ; 0.500        ; -0.116     ; 16.906     ;
; -16.521 ; core:core_inst|regfile:regfile_inst|registers[2][27] ; core:core_inst|reg_in[29]   ; CLK          ; CLK         ; 0.500        ; -0.643     ; 16.379     ;
; -16.521 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[29]   ; CLK          ; CLK         ; 0.500        ; -0.628     ; 16.394     ;
; -16.509 ; core:core_inst|tcnt[13]                              ; core:core_inst|reg_in[23]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 17.435     ;
; -16.509 ; core:core_inst|tcnt[13]                              ; core:core_inst|reg_in[20]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 17.435     ;
; -16.509 ; core:core_inst|tcnt[13]                              ; core:core_inst|reg_in[22]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 17.435     ;
; -16.502 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; 0.359      ; 17.362     ;
; -16.499 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; 0.359      ; 17.359     ;
; -16.495 ; core:core_inst|regfile:regfile_inst|registers[1][19] ; core:core_inst|reg_in[29]   ; CLK          ; CLK         ; 0.500        ; -0.604     ; 16.392     ;
; -16.494 ; core:core_inst|regfile:regfile_inst|registers[2][27] ; core:core_inst|reg_in[22]   ; CLK          ; CLK         ; 0.500        ; -0.637     ; 16.358     ;
; -16.494 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[22]   ; CLK          ; CLK         ; 0.500        ; -0.622     ; 16.373     ;
; -16.475 ; core:core_inst|tcnt[14]                              ; core:core_inst|ip[1]        ; CLK          ; CLK         ; 1.000        ; -0.102     ; 17.374     ;
; -16.469 ; core:core_inst|regfile:regfile_inst|registers[0][10] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.067     ; 16.903     ;
; -16.469 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[20]   ; CLK          ; CLK         ; 0.500        ; -0.116     ; 16.854     ;
; -16.465 ; core:core_inst|tcnt[13]                              ; core:core_inst|ip[2]        ; CLK          ; CLK         ; 1.000        ; -0.116     ; 17.350     ;
; -16.461 ; core:core_inst|tcnt[3]                               ; core:core_inst|ip[1]        ; CLK          ; CLK         ; 1.000        ; -0.110     ; 17.352     ;
; -16.446 ; core:core_inst|tcnt[0]                               ; core:core_inst|ip[4]        ; CLK          ; CLK         ; 1.000        ; -0.091     ; 17.356     ;
; -16.446 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[27]   ; CLK          ; CLK         ; 0.500        ; 0.342      ; 17.289     ;
; -16.440 ; core:core_inst|regfile:regfile_inst|registers[5][25] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.148     ; 16.793     ;
; -16.439 ; core:core_inst|regfile:regfile_inst|registers[0][21] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.159     ; 16.781     ;
; -16.438 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[27]   ; CLK          ; CLK         ; 0.500        ; 0.342      ; 17.281     ;
; -16.433 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[30]   ; CLK          ; CLK         ; 0.500        ; 0.371      ; 17.305     ;
; -16.412 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[19]   ; CLK          ; CLK         ; 0.500        ; 0.315      ; 17.228     ;
; -16.410 ; core:core_inst|regfile:regfile_inst|registers[2][24] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.130     ; 16.781     ;
; -16.408 ; core:core_inst|ram_q_dff[10]                         ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; 0.373      ; 17.282     ;
; -16.404 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[19]   ; CLK          ; CLK         ; 0.500        ; 0.315      ; 17.220     ;
; -16.400 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[20]   ; CLK          ; CLK         ; 0.500        ; -0.116     ; 16.785     ;
; -16.395 ; core:core_inst|regfile:regfile_inst|registers[7][19] ; core:core_inst|reg_in[29]   ; CLK          ; CLK         ; 0.500        ; -0.559     ; 16.337     ;
; -16.393 ; core:core_inst|tcnt[0]                               ; core:core_inst|cpu_state[1] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 17.314     ;
; -16.393 ; core:core_inst|regfile:regfile_inst|registers[3][29] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.074     ; 16.820     ;
; -16.389 ; core:core_inst|regfile:regfile_inst|registers[1][19] ; core:core_inst|reg_in[22]   ; CLK          ; CLK         ; 0.500        ; -0.598     ; 16.292     ;
; -16.389 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[24]   ; CLK          ; CLK         ; 0.500        ; 0.342      ; 17.232     ;
; -16.388 ; core:core_inst|regfile:regfile_inst|registers[6][23] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.091     ; 16.798     ;
; -16.387 ; core:core_inst|regfile:regfile_inst|registers[2][19] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.126     ; 16.762     ;
; -16.383 ; core:core_inst|regfile:regfile_inst|registers[5][9]  ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.138     ; 16.746     ;
; -16.382 ; core:core_inst|regfile:regfile_inst|registers[0][14] ; core:core_inst|reg_in[31]   ; CLK          ; CLK         ; 0.500        ; -0.067     ; 16.816     ;
; -16.377 ; core:core_inst|regfile:regfile_inst|registers[5][28] ; core:core_inst|reg_in[29]   ; CLK          ; CLK         ; 0.500        ; -0.618     ; 16.260     ;
; -16.376 ; core:core_inst|tcnt[2]                               ; core:core_inst|reg_in[23]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 17.310     ;
+---------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                     ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|digit_number[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|stat[0]                   ; core:core_inst|stat[0]                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|tctr[0]                   ; core:core_inst|tctr[0]                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; core:core_inst|END                       ; core:core_inst|END                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; core:core_inst|mem_to_reg_wa[2]          ; core:core_inst|mem_to_reg_wa[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; core:core_inst|mem_to_reg_h              ; core:core_inst|mem_to_reg_h                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; core:core_inst|mem_to_reg_wa[0]          ; core:core_inst|mem_to_reg_wa[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; core:core_inst|mem_to_reg_wa[1]          ; core:core_inst|mem_to_reg_wa[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; core:core_inst|cpu_state[0]              ; core:core_inst|cpu_state[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; core:core_inst|cpu_state[8]              ; core:core_inst|cpu_state[8]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; core:core_inst|cpu_state[1]              ; core:core_inst|cpu_state[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; core:core_inst|mem_to_reg_l              ; core:core_inst|mem_to_reg_l                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; flash_spi:flash_spi0|DATA1[2]            ; flash_spi:flash_spi0|DATA1[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; flash_spi:flash_spi0|DATA1[0]            ; flash_spi:flash_spi0|DATA1[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; flash_spi:flash_spi0|bit_cnt[2]          ; flash_spi:flash_spi0|bit_cnt[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; core:core_inst|cpu_state[3]              ; core:core_inst|cpu_state[3]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; core:core_inst|cpu_state[2]              ; core:core_inst|cpu_state[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; core:core_inst|RAM_WREN                  ; core:core_inst|RAM_WREN                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flash_spi:flash_spi0|DATA1[12]           ; flash_spi:flash_spi0|DATA1[12]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flash_spi:flash_spi0|DATA1[13]           ; flash_spi:flash_spi0|DATA1[13]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flash_spi:flash_spi0|DATA1[4]            ; flash_spi:flash_spi0|DATA1[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flash_spi:flash_spi0|DATA1[14]           ; flash_spi:flash_spi0|DATA1[14]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flash_spi:flash_spi0|DATA1[15]           ; flash_spi:flash_spi0|DATA1[15]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flash_spi:flash_spi0|DATA1[1]            ; flash_spi:flash_spi0|DATA1[1]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flash_spi:flash_spi0|DATA1[6]            ; flash_spi:flash_spi0|DATA1[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flash_spi:flash_spi0|DATA1[7]            ; flash_spi:flash_spi0|DATA1[7]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flash_spi:flash_spi0|DATA1[5]            ; flash_spi:flash_spi0|DATA1[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flash_spi:flash_spi0|DATA1[3]            ; flash_spi:flash_spi0|DATA1[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flash_spi:flash_spi0|DATA1[11]           ; flash_spi:flash_spi0|DATA1[11]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flash_spi:flash_spi0|DATA1[9]            ; flash_spi:flash_spi0|DATA1[9]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flash_spi:flash_spi0|DATA1[10]           ; flash_spi:flash_spi0|DATA1[10]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; flash_spi:flash_spi0|DATA1[8]            ; flash_spi:flash_spi0|DATA1[8]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; flash_spi:flash_spi0|FLASH_CS            ; flash_spi:flash_spi0|FLASH_CS                                                                                ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; flash_spi:flash_spi0|NEW_DATA1           ; flash_spi:flash_spi0|NEW_DATA1                                                                               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; flash_spi:flash_spi0|state.100           ; flash_spi:flash_spi0|state.100                                                                               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; flash_spi:flash_spi0|state.011           ; flash_spi:flash_spi0|state.011                                                                               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; flash_spi:flash_spi0|state.000           ; flash_spi:flash_spi0|state.000                                                                               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.464 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|digit_number[0]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.465 ; flash_spi:flash_spi0|bit_cnt[0]          ; flash_spi:flash_spi0|bit_cnt[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.758      ;
; 0.511 ; flash_spi:flash_spi0|state.100           ; flash_spi:flash_spi0|NEW_DATA1                                                                               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.802      ;
; 0.572 ; flash_spi:flash_spi0|bit_cnt[1]          ; flash_spi:flash_spi0|bit_cnt[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.865      ;
; 0.676 ; flash_spi:flash_spi0|sample_cnt[6]       ; flash_spi:flash_spi0|sample_cnt[6]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.967      ;
; 0.689 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_C                                                                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.983      ;
; 0.698 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led1|DS_F                                                                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.992      ;
; 0.737 ; flash_spi:flash_spi0|sample_cnt[1]       ; flash_spi:flash_spi0|sample_cnt[1]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.028      ;
; 0.739 ; flash_spi:flash_spi0|sample_cnt[5]       ; flash_spi:flash_spi0|sample_cnt[5]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.030      ;
; 0.756 ; flash_spi:flash_spi0|sample_cnt[0]       ; flash_spi:flash_spi0|sample_cnt[0]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.047      ;
; 0.760 ; segment_led:segment_led0|cnt[3]          ; segment_led:segment_led0|cnt[3]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; segment_led:segment_led0|cnt[13]         ; segment_led:segment_led0|cnt[13]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; segment_led:segment_led0|cnt[5]          ; segment_led:segment_led0|cnt[5]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; segment_led:segment_led0|cnt[1]          ; segment_led:segment_led0|cnt[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; segment_led:segment_led0|cnt[11]         ; segment_led:segment_led0|cnt[11]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; segment_led:segment_led0|cnt[7]          ; segment_led:segment_led0|cnt[7]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; flash_spi:flash_spi0|state.000           ; flash_spi:flash_spi0|FLASH_CS                                                                                ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.053      ;
; 0.763 ; segment_led:segment_led0|cnt[2]          ; segment_led:segment_led0|cnt[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; segment_led:segment_led0|cnt[12]         ; segment_led:segment_led0|cnt[12]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; segment_led:segment_led0|cnt[10]         ; segment_led:segment_led0|cnt[10]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.058      ;
; 0.816 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|digit_number[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.110      ;
; 0.819 ; core:core_inst|cpu_state[8]              ; core:core_inst|END                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.112      ;
; 0.821 ; core:core_inst|RAM_DATA[1]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.549      ; 1.144      ;
; 0.836 ; core:core_inst|cpu_state[3]              ; core:core_inst|RAM_WREN                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.128      ;
; 0.840 ; core:core_inst|RAM_ADDR[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.552      ; 1.166      ;
; 0.840 ; core:core_inst|RAM_DATA[10]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.555      ; 1.169      ;
; 0.843 ; core:core_inst|RAM_DATA[14]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.556      ; 1.173      ;
; 0.843 ; core:core_inst|RAM_DATA[15]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.556      ; 1.173      ;
; 0.844 ; core:core_inst|RAM_DATA[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.555      ; 1.173      ;
; 0.863 ; core:core_inst|RAM_ADDR[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.549      ; 1.186      ;
; 0.869 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.552      ; 1.195      ;
; 0.870 ; core:core_inst|RAM_ADDR[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.552      ; 1.196      ;
; 0.872 ; core:core_inst|RAM_DATA[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a3~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.555      ; 1.201      ;
; 0.878 ; flash_spi:flash_spi0|bit_cnt[0]          ; flash_spi:flash_spi0|bit_cnt[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.171      ;
; 0.880 ; core:core_inst|RAM_ADDR[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.552      ; 1.206      ;
; 0.881 ; core:core_inst|RAM_DATA[12]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.554      ; 1.209      ;
; 0.904 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.537      ; 1.215      ;
; 0.909 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a6~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.568      ; 1.251      ;
; 0.926 ; core:core_inst|RAM_ADDR[2]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.583      ; 1.283      ;
; 0.938 ; flash_spi:flash_spi0|sample_cnt[3]       ; flash_spi:flash_spi0|sample_cnt[3]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.229      ;
; 0.940 ; flash_spi:flash_spi0|sample_cnt[4]       ; flash_spi:flash_spi0|sample_cnt[4]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.231      ;
; 0.941 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.568      ; 1.283      ;
; 0.943 ; core:core_inst|RAM_ADDR[2]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.552      ; 1.269      ;
; 0.944 ; flash_spi:flash_spi0|sample_cnt[2]       ; flash_spi:flash_spi0|sample_cnt[2]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.235      ;
; 0.953 ; core:core_inst|RAM_ADDR[2]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a2~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.552      ; 1.279      ;
; 0.957 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a2~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.537      ; 1.268      ;
; 0.960 ; flash_spi:flash_spi0|state.010           ; flash_spi:flash_spi0|state.000                                                                               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.251      ;
; 0.961 ; flash_spi:flash_spi0|state.010           ; flash_spi:flash_spi0|state.010                                                                               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.252      ;
; 0.963 ; core:core_inst|ip[5]                     ; core:core_inst|iret_ip[5]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.255      ;
; 0.975 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led1|DS_B                                                                                ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.266      ;
; 0.997 ; flash_spi:flash_spi0|bit_cnt[0]          ; flash_spi:flash_spi0|DATA1[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.290      ;
; 0.998 ; flash_spi:flash_spi0|bit_cnt[0]          ; flash_spi:flash_spi0|DATA1[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.291      ;
; 1.001 ; flash_spi:flash_spi0|state.100           ; flash_spi:flash_spi0|FLASH_CS                                                                                ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.292      ;
; 1.012 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led1|DS_A                                                                                ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.302      ;
; 1.013 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led1|DS_C                                                                                ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.303      ;
; 1.018 ; flash_spi:flash_spi0|bit_cnt[4]          ; flash_spi:flash_spi0|bit_cnt[4]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.309      ;
; 1.022 ; core:core_inst|cpu_state[2]              ; core:core_inst|RAM_WREN                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.314      ;
; 1.030 ; flash_spi:flash_spi0|DATA1[14]           ; core:core_inst|RAM_DATA[14]                                                                                  ; CLK          ; CLK         ; -0.500       ; 0.032      ; 0.794      ;
; 1.035 ; flash_spi:flash_spi0|DATA1[8]            ; core:core_inst|RAM_DATA[8]                                                                                   ; CLK          ; CLK         ; -0.500       ; 0.028      ; 0.795      ;
; 1.042 ; core:core_inst|reg_in[23]                ; core:core_inst|regfile:regfile_inst|registers[5][23]                                                         ; CLK          ; CLK         ; -0.500       ; 0.616      ; 1.390      ;
; 1.064 ; core:core_inst|cpu_state[1]              ; core:core_inst|RAM_ADDR[3]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.357      ;
; 1.066 ; flash_spi:flash_spi0|state.000           ; flash_spi:flash_spi0|bit_cnt[3]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.357      ;
; 1.069 ; flash_spi:flash_spi0|FLASH_DI            ; flash_spi:flash_spi0|FLASH_DI                                                                                ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.360      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a3~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a5~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a9~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a9~porta_we_reg        ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|END                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[10]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[11]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[12]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[13]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[14]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[15]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[16]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[17]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[18]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[19]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[20]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[21]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[22]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[23]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[24]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[25]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[26]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[27]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[28]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[29]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[30]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[31]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[4]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[5]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[6]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[7]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[8]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[9]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[0]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[10]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[11]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[1]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[2]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[3]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[4]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[5]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[6]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[7]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[8]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[9]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[0]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[10]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[11]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[12]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[13]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[14]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[15]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[1]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[2]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[3]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[4]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[5]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[6]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[7]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[8]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[9]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_WREN                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[0]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[1]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[2]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[3]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[4]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[8]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[0]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[1]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[2]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[3]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[4]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[5]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[6]                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FLASH_DO  ; CLK        ; 1.631 ; 1.748 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; FLASH_DO  ; CLK        ; -0.401 ; -0.464 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DS_A      ; CLK        ; 9.027  ; 8.785  ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 8.429  ; 8.301  ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 8.713  ; 8.462  ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 8.184  ; 7.965  ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 8.158  ; 7.963  ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 7.154  ; 7.035  ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 8.848  ; 8.796  ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 8.032  ; 7.920  ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 7.850  ; 7.723  ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 8.439  ; 8.187  ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 8.239  ; 8.063  ; Rise       ; CLK             ;
; D_EN1     ; CLK        ; 7.747  ; 7.685  ; Rise       ; CLK             ;
; D_EN2     ; CLK        ; 8.278  ; 8.114  ; Rise       ; CLK             ;
; D_EN3     ; CLK        ; 7.478  ; 7.333  ; Rise       ; CLK             ;
; D_EN4     ; CLK        ; 7.560  ; 7.429  ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 5.558  ; 5.651  ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 7.647  ; 7.398  ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 7.039  ; 6.844  ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 7.244  ; 7.015  ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 7.438  ; 7.236  ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 7.627  ; 7.328  ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 7.647  ; 7.398  ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 7.069  ; 6.891  ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 7.403  ; 7.166  ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 7.565  ; 7.395  ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 9.366  ; 9.146  ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 8.600  ; 8.763  ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 10.452 ; 10.430 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DS_A      ; CLK        ; 8.707  ; 8.473  ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 8.133  ; 8.008  ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 8.399  ; 8.157  ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 7.898  ; 7.686  ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 7.873  ; 7.684  ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 6.908  ; 6.792  ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 8.593  ; 8.545  ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 7.751  ; 7.641  ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 7.577  ; 7.452  ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 8.142  ; 7.898  ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 7.945  ; 7.774  ; Rise       ; CLK             ;
; D_EN1     ; CLK        ; 7.475  ; 7.415  ; Rise       ; CLK             ;
; D_EN2     ; CLK        ; 7.986  ; 7.827  ; Rise       ; CLK             ;
; D_EN3     ; CLK        ; 7.213  ; 7.073  ; Rise       ; CLK             ;
; D_EN4     ; CLK        ; 7.296  ; 7.169  ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 5.386  ; 5.477  ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 6.794  ; 6.602  ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 6.794  ; 6.602  ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 6.991  ; 6.766  ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 7.177  ; 6.978  ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 7.359  ; 7.067  ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 7.378  ; 7.134  ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 6.823  ; 6.647  ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 7.143  ; 6.911  ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 7.299  ; 7.131  ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 5.386  ; 5.477  ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 8.297  ; 8.454  ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 10.130 ; 10.111 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 29.65 MHz ; 29.65 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; CLK   ; -16.366 ; -5249.328        ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.201 ; -917.005                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -16.366 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.364      ; 17.232     ;
; -16.358 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.364      ; 17.224     ;
; -16.187 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.087     ; 16.602     ;
; -16.179 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.087     ; 16.594     ;
; -16.077 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 16.496     ;
; -16.070 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.364      ; 16.936     ;
; -16.069 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 16.488     ;
; -15.944 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 16.363     ;
; -15.936 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 16.355     ;
; -15.931 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.528     ; 15.905     ;
; -15.891 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.087     ; 16.306     ;
; -15.877 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[9]  ; CLK          ; CLK         ; 0.500        ; -0.085     ; 16.294     ;
; -15.874 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.364      ; 16.740     ;
; -15.814 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.364      ; 16.680     ;
; -15.781 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 16.200     ;
; -15.704 ; core:core_inst|tcnt[0]                               ; core:core_inst|ip[1]      ; CLK          ; CLK         ; 1.000        ; -0.091     ; 16.615     ;
; -15.695 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.087     ; 16.110     ;
; -15.689 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.373      ; 16.564     ;
; -15.681 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.373      ; 16.556     ;
; -15.653 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.364      ; 16.519     ;
; -15.648 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 16.067     ;
; -15.635 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.087     ; 16.050     ;
; -15.635 ; core:core_inst|regfile:regfile_inst|registers[5][24] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 16.054     ;
; -15.629 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 16.048     ;
; -15.621 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 16.040     ;
; -15.595 ; core:core_inst|tcnt[13]                              ; core:core_inst|ip[1]      ; CLK          ; CLK         ; 1.000        ; -0.105     ; 16.492     ;
; -15.585 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 16.004     ;
; -15.551 ; core:core_inst|regfile:regfile_inst|registers[2][27] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.096     ; 15.957     ;
; -15.548 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.081     ; 15.969     ;
; -15.536 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 16.387     ;
; -15.528 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 16.379     ;
; -15.525 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 15.944     ;
; -15.523 ; core:core_inst|tcnt[16]                              ; core:core_inst|ip[1]      ; CLK          ; CLK         ; 1.000        ; -0.089     ; 16.436     ;
; -15.503 ; core:core_inst|tcnt[2]                               ; core:core_inst|ip[1]      ; CLK          ; CLK         ; 1.000        ; -0.098     ; 16.407     ;
; -15.498 ; core:core_inst|regfile:regfile_inst|registers[1][19] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.060     ; 15.940     ;
; -15.497 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.084     ; 15.915     ;
; -15.474 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.087     ; 15.889     ;
; -15.463 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; 0.293      ; 16.258     ;
; -15.456 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.084     ; 15.874     ;
; -15.456 ; core:core_inst|regfile:regfile_inst|registers[5][24] ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.534     ; 15.424     ;
; -15.455 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; 0.293      ; 16.250     ;
; -15.447 ; core:core_inst|tcnt[5]                               ; core:core_inst|ip[1]      ; CLK          ; CLK         ; 1.000        ; -0.099     ; 16.350     ;
; -15.443 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[9]  ; CLK          ; CLK         ; 0.500        ; 0.359      ; 16.304     ;
; -15.442 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|OUT[9]     ; CLK          ; CLK         ; 0.500        ; -0.043     ; 15.901     ;
; -15.423 ; core:core_inst|regfile:regfile_inst|registers[5][24] ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.530     ; 15.395     ;
; -15.421 ; core:core_inst|regfile:regfile_inst|registers[7][19] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.022     ; 15.901     ;
; -15.417 ; core:core_inst|tcnt[14]                              ; core:core_inst|ip[1]      ; CLK          ; CLK         ; 1.000        ; -0.092     ; 16.327     ;
; -15.412 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[4]  ; CLK          ; CLK         ; 0.500        ; 0.353      ; 16.267     ;
; -15.404 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[4]  ; CLK          ; CLK         ; 0.500        ; 0.353      ; 16.259     ;
; -15.402 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[9]  ; CLK          ; CLK         ; 0.500        ; 0.359      ; 16.263     ;
; -15.400 ; core:core_inst|regfile:regfile_inst|registers[5][28] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.070     ; 15.832     ;
; -15.399 ; core:core_inst|regfile:regfile_inst|registers[4][2]  ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.007     ; 15.894     ;
; -15.399 ; core:core_inst|ram_q_dff[11]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.364      ; 16.265     ;
; -15.399 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[4]  ; CLK          ; CLK         ; 0.500        ; -0.092     ; 15.809     ;
; -15.398 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 15.817     ;
; -15.393 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.373      ; 16.268     ;
; -15.387 ; core:core_inst|tcnt[1]                               ; core:core_inst|ip[1]      ; CLK          ; CLK         ; 1.000        ; -0.103     ; 16.286     ;
; -15.387 ; core:core_inst|ram_q_dff[1]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.364      ; 16.253     ;
; -15.380 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[5]  ; CLK          ; CLK         ; 0.500        ; 0.314      ; 16.196     ;
; -15.378 ; core:core_inst|tcnt[4]                               ; core:core_inst|ip[1]      ; CLK          ; CLK         ; 1.000        ; -0.090     ; 16.290     ;
; -15.374 ; core:core_inst|ram_q_dff[12]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.364      ; 16.240     ;
; -15.373 ; core:core_inst|tcnt[17]                              ; core:core_inst|ip[1]      ; CLK          ; CLK         ; 1.000        ; -0.089     ; 16.286     ;
; -15.372 ; core:core_inst|regfile:regfile_inst|registers[2][27] ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.547     ; 15.327     ;
; -15.372 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[5]  ; CLK          ; CLK         ; 0.500        ; 0.314      ; 16.188     ;
; -15.369 ; core:core_inst|regfile:regfile_inst|registers[4][5]  ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.363      ; 16.234     ;
; -15.369 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.532     ; 15.339     ;
; -15.364 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 15.783     ;
; -15.363 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[6]  ; CLK          ; CLK         ; 0.500        ; 0.353      ; 16.218     ;
; -15.355 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[6]  ; CLK          ; CLK         ; 0.500        ; 0.353      ; 16.210     ;
; -15.354 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 16.205     ;
; -15.351 ; core:core_inst|ram_q_dff[5]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.364      ; 16.217     ;
; -15.349 ; core:core_inst|tcnt[15]                              ; core:core_inst|ip[1]      ; CLK          ; CLK         ; 1.000        ; -0.089     ; 16.262     ;
; -15.347 ; core:core_inst|regfile:regfile_inst|registers[2][25] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.069     ; 15.780     ;
; -15.346 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 16.197     ;
; -15.339 ; core:core_inst|regfile:regfile_inst|registers[2][27] ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.543     ; 15.298     ;
; -15.336 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.528     ; 15.310     ;
; -15.334 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.364      ; 16.200     ;
; -15.333 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 15.752     ;
; -15.326 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; 0.364      ; 16.192     ;
; -15.325 ; core:core_inst|regfile:regfile_inst|registers[2][22] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.068     ; 15.759     ;
; -15.322 ; core:core_inst|regfile:regfile_inst|registers[0][19] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.088     ; 15.736     ;
; -15.322 ; core:core_inst|regfile:regfile_inst|registers[0][10] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.011     ; 15.813     ;
; -15.320 ; core:core_inst|tcnt[0]                               ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 16.267     ;
; -15.320 ; core:core_inst|tcnt[0]                               ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 16.267     ;
; -15.320 ; core:core_inst|tcnt[0]                               ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 16.267     ;
; -15.319 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[19] ; CLK          ; CLK         ; 0.500        ; 0.319      ; 16.140     ;
; -15.319 ; core:core_inst|regfile:regfile_inst|registers[1][19] ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.511     ; 15.310     ;
; -15.317 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.363      ; 16.182     ;
; -15.313 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.363      ; 16.178     ;
; -15.311 ; core:core_inst|tcnt[0]                               ; core:core_inst|ip[2]      ; CLK          ; CLK         ; 1.000        ; -0.091     ; 16.222     ;
; -15.311 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[19] ; CLK          ; CLK         ; 0.500        ; 0.319      ; 16.132     ;
; -15.310 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 16.161     ;
; -15.305 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[11] ; CLK          ; CLK         ; 0.500        ; -0.086     ; 15.721     ;
; -15.302 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 16.153     ;
; -15.297 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[11] ; CLK          ; CLK         ; 0.500        ; -0.086     ; 15.713     ;
; -15.272 ; core:core_inst|ram_q_dff[10]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.376      ; 16.150     ;
; -15.272 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[12] ; CLK          ; CLK         ; 0.500        ; 0.329      ; 16.103     ;
; -15.269 ; core:core_inst|regfile:regfile_inst|registers[5][0]  ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.449     ; 15.322     ;
; -15.265 ; core:core_inst|tcnt[6]                               ; core:core_inst|ip[1]      ; CLK          ; CLK         ; 1.000        ; -0.091     ; 16.176     ;
; -15.264 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.083     ; 15.683     ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; core:core_inst|mem_to_reg_wa[0]          ; core:core_inst|mem_to_reg_wa[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|mem_to_reg_wa[1]          ; core:core_inst|mem_to_reg_wa[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|cpu_state[0]              ; core:core_inst|cpu_state[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|cpu_state[1]              ; core:core_inst|cpu_state[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|digit_number[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|stat[0]                   ; core:core_inst|stat[0]                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|tctr[0]                   ; core:core_inst|tctr[0]                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; core:core_inst|END                       ; core:core_inst|END                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:core_inst|mem_to_reg_wa[2]          ; core:core_inst|mem_to_reg_wa[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:core_inst|mem_to_reg_h              ; core:core_inst|mem_to_reg_h                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:core_inst|cpu_state[3]              ; core:core_inst|cpu_state[3]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:core_inst|cpu_state[2]              ; core:core_inst|cpu_state[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:core_inst|cpu_state[8]              ; core:core_inst|cpu_state[8]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:core_inst|mem_to_reg_l              ; core:core_inst|mem_to_reg_l                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; core:core_inst|RAM_WREN                  ; core:core_inst|RAM_WREN                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|FLASH_CS            ; flash_spi:flash_spi0|FLASH_CS                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|NEW_DATA1           ; flash_spi:flash_spi0|NEW_DATA1                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|state.100           ; flash_spi:flash_spi0|state.100                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|state.011           ; flash_spi:flash_spi0|state.011                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|state.000           ; flash_spi:flash_spi0|state.000                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[12]           ; flash_spi:flash_spi0|DATA1[12]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[13]           ; flash_spi:flash_spi0|DATA1[13]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[2]            ; flash_spi:flash_spi0|DATA1[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[4]            ; flash_spi:flash_spi0|DATA1[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[14]           ; flash_spi:flash_spi0|DATA1[14]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[15]           ; flash_spi:flash_spi0|DATA1[15]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[0]            ; flash_spi:flash_spi0|DATA1[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[1]            ; flash_spi:flash_spi0|DATA1[1]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[6]            ; flash_spi:flash_spi0|DATA1[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[7]            ; flash_spi:flash_spi0|DATA1[7]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[5]            ; flash_spi:flash_spi0|DATA1[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[3]            ; flash_spi:flash_spi0|DATA1[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[11]           ; flash_spi:flash_spi0|DATA1[11]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[9]            ; flash_spi:flash_spi0|DATA1[9]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[10]           ; flash_spi:flash_spi0|DATA1[10]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|DATA1[8]            ; flash_spi:flash_spi0|DATA1[8]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; flash_spi:flash_spi0|bit_cnt[2]          ; flash_spi:flash_spi0|bit_cnt[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.416 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|digit_number[0]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.419 ; flash_spi:flash_spi0|bit_cnt[0]          ; flash_spi:flash_spi0|bit_cnt[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.684      ;
; 0.471 ; flash_spi:flash_spi0|state.100           ; flash_spi:flash_spi0|NEW_DATA1                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.736      ;
; 0.553 ; flash_spi:flash_spi0|bit_cnt[1]          ; flash_spi:flash_spi0|bit_cnt[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.818      ;
; 0.610 ; flash_spi:flash_spi0|sample_cnt[6]       ; flash_spi:flash_spi0|sample_cnt[6]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.875      ;
; 0.642 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_C                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.910      ;
; 0.652 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led1|DS_F                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.920      ;
; 0.686 ; flash_spi:flash_spi0|sample_cnt[1]       ; flash_spi:flash_spi0|sample_cnt[1]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.951      ;
; 0.688 ; flash_spi:flash_spi0|sample_cnt[5]       ; flash_spi:flash_spi0|sample_cnt[5]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.953      ;
; 0.703 ; segment_led:segment_led0|cnt[3]          ; segment_led:segment_led0|cnt[3]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.972      ;
; 0.704 ; segment_led:segment_led0|cnt[13]         ; segment_led:segment_led0|cnt[13]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; segment_led:segment_led0|cnt[11]         ; segment_led:segment_led0|cnt[11]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; segment_led:segment_led0|cnt[5]          ; segment_led:segment_led0|cnt[5]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.973      ;
; 0.705 ; segment_led:segment_led0|cnt[1]          ; segment_led:segment_led0|cnt[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.974      ;
; 0.707 ; segment_led:segment_led0|cnt[7]          ; segment_led:segment_led0|cnt[7]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.976      ;
; 0.708 ; segment_led:segment_led0|cnt[2]          ; segment_led:segment_led0|cnt[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.977      ;
; 0.708 ; flash_spi:flash_spi0|sample_cnt[0]       ; flash_spi:flash_spi0|sample_cnt[0]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.973      ;
; 0.710 ; segment_led:segment_led0|cnt[12]         ; segment_led:segment_led0|cnt[12]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710 ; segment_led:segment_led0|cnt[10]         ; segment_led:segment_led0|cnt[10]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.979      ;
; 0.733 ; flash_spi:flash_spi0|state.000           ; flash_spi:flash_spi0|FLASH_CS                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.998      ;
; 0.762 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|digit_number[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.030      ;
; 0.767 ; core:core_inst|cpu_state[8]              ; core:core_inst|END                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.034      ;
; 0.782 ; core:core_inst|cpu_state[3]              ; core:core_inst|RAM_WREN                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.049      ;
; 0.813 ; flash_spi:flash_spi0|bit_cnt[0]          ; flash_spi:flash_spi0|bit_cnt[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.078      ;
; 0.814 ; core:core_inst|RAM_DATA[1]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.482      ; 1.046      ;
; 0.828 ; core:core_inst|RAM_ADDR[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.485      ; 1.063      ;
; 0.833 ; core:core_inst|RAM_DATA[15]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.487      ; 1.070      ;
; 0.835 ; core:core_inst|RAM_DATA[14]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.487      ; 1.072      ;
; 0.836 ; core:core_inst|RAM_DATA[10]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.482      ; 1.068      ;
; 0.838 ; core:core_inst|RAM_DATA[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.482      ; 1.070      ;
; 0.847 ; flash_spi:flash_spi0|sample_cnt[2]       ; flash_spi:flash_spi0|sample_cnt[2]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.112      ;
; 0.852 ; flash_spi:flash_spi0|sample_cnt[4]       ; flash_spi:flash_spi0|sample_cnt[4]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.117      ;
; 0.854 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.485      ; 1.089      ;
; 0.854 ; flash_spi:flash_spi0|sample_cnt[3]       ; flash_spi:flash_spi0|sample_cnt[3]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.119      ;
; 0.855 ; core:core_inst|RAM_ADDR[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.481      ; 1.086      ;
; 0.857 ; core:core_inst|RAM_ADDR[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.485      ; 1.092      ;
; 0.858 ; core:core_inst|RAM_DATA[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a3~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.487      ; 1.095      ;
; 0.865 ; core:core_inst|RAM_ADDR[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.485      ; 1.100      ;
; 0.868 ; core:core_inst|RAM_DATA[12]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.486      ; 1.104      ;
; 0.886 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.472      ; 1.108      ;
; 0.889 ; flash_spi:flash_spi0|state.010           ; flash_spi:flash_spi0|state.000                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.154      ;
; 0.890 ; flash_spi:flash_spi0|state.010           ; flash_spi:flash_spi0|state.010                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.155      ;
; 0.892 ; core:core_inst|ip[5]                     ; core:core_inst|iret_ip[5]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.159      ;
; 0.894 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led1|DS_A                                                                                ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.160      ;
; 0.896 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led1|DS_C                                                                                ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.162      ;
; 0.905 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a6~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.496      ; 1.151      ;
; 0.905 ; flash_spi:flash_spi0|state.100           ; flash_spi:flash_spi0|FLASH_CS                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.170      ;
; 0.910 ; core:core_inst|RAM_ADDR[2]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.509      ; 1.169      ;
; 0.921 ; core:core_inst|RAM_ADDR[2]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.485      ; 1.156      ;
; 0.925 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led1|DS_B                                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.192      ;
; 0.928 ; core:core_inst|cpu_state[2]              ; core:core_inst|RAM_WREN                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.195      ;
; 0.930 ; core:core_inst|RAM_ADDR[2]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a2~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.485      ; 1.165      ;
; 0.931 ; flash_spi:flash_spi0|bit_cnt[0]          ; flash_spi:flash_spi0|DATA1[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.196      ;
; 0.932 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.496      ; 1.178      ;
; 0.932 ; flash_spi:flash_spi0|bit_cnt[0]          ; flash_spi:flash_spi0|DATA1[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.197      ;
; 0.935 ; flash_spi:flash_spi0|bit_cnt[4]          ; flash_spi:flash_spi0|bit_cnt[4]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.200      ;
; 0.941 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a2~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.472      ; 1.163      ;
; 0.947 ; core:core_inst|stat[0]                   ; core:core_inst|iwrk[1]                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.215      ;
; 0.965 ; core:core_inst|ip[7]                     ; core:core_inst|iret_ip[7]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.234      ;
; 0.976 ; flash_spi:flash_spi0|DATA1[14]           ; core:core_inst|RAM_DATA[14]                                                                                  ; CLK          ; CLK         ; -0.500       ; 0.047      ; 0.738      ;
; 0.976 ; flash_spi:flash_spi0|DATA1[8]            ; core:core_inst|RAM_DATA[8]                                                                                   ; CLK          ; CLK         ; -0.500       ; 0.048      ; 0.739      ;
; 0.976 ; flash_spi:flash_spi0|state.010           ; flash_spi:flash_spi0|state.011                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.241      ;
; 0.979 ; core:core_inst|cpu_state[1]              ; core:core_inst|RAM_ADDR[3]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.247      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a3~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a5~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a9~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a9~porta_we_reg        ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|END                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[10]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[11]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[12]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[13]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[14]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[15]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[16]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[17]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[18]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[19]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[20]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[21]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[22]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[23]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[24]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[25]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[26]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[27]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[28]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[29]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[30]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[31]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[4]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[5]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[6]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[7]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[8]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[9]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[0]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[10]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[11]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[1]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[2]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[3]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[4]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[5]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[6]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[7]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[8]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[9]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[0]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[10]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[11]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[12]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[13]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[14]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[15]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[1]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[2]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[3]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[4]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[5]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[6]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[7]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[8]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[9]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_WREN                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[0]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[1]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[2]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[3]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[4]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[8]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[0]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[1]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[2]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[3]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[4]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[5]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[6]                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FLASH_DO  ; CLK        ; 1.479 ; 1.780 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; FLASH_DO  ; CLK        ; -0.373 ; -0.571 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 8.362 ; 7.926 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 7.758 ; 7.494 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 8.075 ; 7.617 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 7.551 ; 7.174 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 7.526 ; 7.175 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 6.529 ; 6.354 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 8.043 ; 7.859 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 7.378 ; 7.142 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 7.208 ; 6.968 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 7.797 ; 7.384 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 7.590 ; 7.270 ; Rise       ; CLK             ;
; D_EN1     ; CLK        ; 7.103 ; 6.919 ; Rise       ; CLK             ;
; D_EN2     ; CLK        ; 7.625 ; 7.305 ; Rise       ; CLK             ;
; D_EN3     ; CLK        ; 6.830 ; 6.617 ; Rise       ; CLK             ;
; D_EN4     ; CLK        ; 6.933 ; 6.689 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 5.076 ; 5.161 ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 7.063 ; 6.696 ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 6.470 ; 6.201 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 6.675 ; 6.349 ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 6.861 ; 6.543 ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 7.049 ; 6.630 ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 7.063 ; 6.696 ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 6.489 ; 6.237 ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 6.807 ; 6.492 ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 6.967 ; 6.694 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 8.683 ; 8.208 ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 7.727 ; 8.095 ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 9.572 ; 9.307 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 8.046 ; 7.625 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 7.466 ; 7.211 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 7.766 ; 7.326 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 7.268 ; 6.904 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 7.243 ; 6.905 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 6.286 ; 6.116 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 7.790 ; 7.614 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 7.101 ; 6.872 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 6.938 ; 6.706 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 7.504 ; 7.106 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 7.302 ; 6.994 ; Rise       ; CLK             ;
; D_EN1     ; CLK        ; 6.838 ; 6.659 ; Rise       ; CLK             ;
; D_EN2     ; CLK        ; 7.338 ; 7.030 ; Rise       ; CLK             ;
; D_EN3     ; CLK        ; 6.571 ; 6.366 ; Rise       ; CLK             ;
; D_EN4     ; CLK        ; 6.674 ; 6.438 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 4.903 ; 4.984 ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 6.227 ; 5.964 ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 6.227 ; 5.964 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 6.424 ; 6.106 ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 6.602 ; 6.292 ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 6.783 ; 6.376 ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 6.796 ; 6.439 ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 6.245 ; 5.999 ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 6.551 ; 6.244 ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 6.704 ; 6.438 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 4.903 ; 4.984 ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 7.437 ; 7.791 ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 9.256 ; 9.002 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -7.882 ; -2199.002         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.184 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -647.349                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                               ;
+--------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -7.882 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 8.131      ;
; -7.878 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 8.127      ;
; -7.786 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.433     ; 7.840      ;
; -7.782 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.433     ; 7.836      ;
; -7.748 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.803      ;
; -7.744 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.799      ;
; -7.728 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.977      ;
; -7.689 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.938      ;
; -7.660 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.715      ;
; -7.659 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.908      ;
; -7.656 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.711      ;
; -7.644 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.233     ; 7.898      ;
; -7.640 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.233     ; 7.894      ;
; -7.632 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.433     ; 7.686      ;
; -7.622 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.677      ;
; -7.618 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.673      ;
; -7.594 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.649      ;
; -7.593 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.433     ; 7.647      ;
; -7.563 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.433     ; 7.617      ;
; -7.555 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.610      ;
; -7.545 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.794      ;
; -7.543 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[9]  ; CLK          ; CLK         ; 0.500        ; -0.468     ; 7.562      ;
; -7.541 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.790      ;
; -7.538 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.787      ;
; -7.525 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.580      ;
; -7.506 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.561      ;
; -7.490 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.233     ; 7.744      ;
; -7.488 ; core:core_inst|regfile:regfile_inst|registers[1][19] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.462     ; 7.513      ;
; -7.478 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.663     ; 7.302      ;
; -7.468 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.523      ;
; -7.467 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.522      ;
; -7.451 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.233     ; 7.705      ;
; -7.442 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.433     ; 7.496      ;
; -7.441 ; core:core_inst|regfile:regfile_inst|registers[7][19] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.441     ; 7.487      ;
; -7.437 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.492      ;
; -7.431 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; -0.243     ; 7.675      ;
; -7.429 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.484      ;
; -7.428 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[19] ; CLK          ; CLK         ; 0.500        ; -0.251     ; 7.664      ;
; -7.427 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; -0.243     ; 7.671      ;
; -7.424 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[19] ; CLK          ; CLK         ; 0.500        ; -0.251     ; 7.660      ;
; -7.421 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.233     ; 7.675      ;
; -7.412 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[11] ; CLK          ; CLK         ; 0.500        ; -0.431     ; 7.468      ;
; -7.410 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[9]  ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.659      ;
; -7.408 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[11] ; CLK          ; CLK         ; 0.500        ; -0.431     ; 7.464      ;
; -7.404 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.459      ;
; -7.401 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[6]  ; CLK          ; CLK         ; 0.500        ; -0.240     ; 7.648      ;
; -7.401 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[9]  ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.650      ;
; -7.399 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.454      ;
; -7.397 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[6]  ; CLK          ; CLK         ; 0.500        ; -0.240     ; 7.644      ;
; -7.392 ; core:core_inst|regfile:regfile_inst|registers[1][19] ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.657     ; 7.222      ;
; -7.391 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.640      ;
; -7.385 ; core:core_inst|regfile:regfile_inst|registers[5][24] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.471     ; 7.401      ;
; -7.383 ; core:core_inst|ram_q_dff[5]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.632      ;
; -7.372 ; core:core_inst|regfile:regfile_inst|registers[2][19] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.467     ; 7.392      ;
; -7.361 ; core:core_inst|regfile:regfile_inst|registers[4][2]  ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.436     ; 7.412      ;
; -7.361 ; core:core_inst|ram_q_dff[11]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.610      ;
; -7.358 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|OUT[9]     ; CLK          ; CLK         ; 0.500        ; -0.454     ; 7.391      ;
; -7.358 ; core:core_inst|regfile:regfile_inst|registers[2][31] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.469     ; 7.376      ;
; -7.356 ; core:core_inst|ram_q_dff[1]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.605      ;
; -7.354 ; core:core_inst|regfile:regfile_inst|registers[1][19] ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.656     ; 7.185      ;
; -7.352 ; core:core_inst|regfile:regfile_inst|registers[2][27] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.482     ; 7.357      ;
; -7.352 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.601      ;
; -7.345 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.433     ; 7.399      ;
; -7.345 ; core:core_inst|regfile:regfile_inst|registers[7][19] ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.636     ; 7.196      ;
; -7.339 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; -0.266     ; 7.560      ;
; -7.336 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.433     ; 7.390      ;
; -7.335 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.390      ;
; -7.335 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; -0.266     ; 7.556      ;
; -7.322 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.571      ;
; -7.317 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[5]  ; CLK          ; CLK         ; 0.500        ; -0.254     ; 7.550      ;
; -7.316 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; -0.243     ; 7.560      ;
; -7.316 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.239     ; 7.564      ;
; -7.313 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[5]  ; CLK          ; CLK         ; 0.500        ; -0.254     ; 7.546      ;
; -7.312 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[25] ; CLK          ; CLK         ; 0.500        ; -0.243     ; 7.556      ;
; -7.309 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.243     ; 7.553      ;
; -7.308 ; core:core_inst|ram_q_dff[12]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.238     ; 7.557      ;
; -7.307 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[4]  ; CLK          ; CLK         ; 0.500        ; -0.240     ; 7.554      ;
; -7.307 ; core:core_inst|regfile:regfile_inst|registers[7][19] ; core:core_inst|reg_in[22] ; CLK          ; CLK         ; 0.500        ; -0.635     ; 7.159      ;
; -7.305 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.243     ; 7.549      ;
; -7.303 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[4]  ; CLK          ; CLK         ; 0.500        ; -0.240     ; 7.550      ;
; -7.301 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[12] ; CLK          ; CLK         ; 0.500        ; -0.248     ; 7.540      ;
; -7.300 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.233     ; 7.554      ;
; -7.297 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[12] ; CLK          ; CLK         ; 0.500        ; -0.248     ; 7.536      ;
; -7.296 ; core:core_inst|regfile:regfile_inst|registers[4][5]  ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.240     ; 7.543      ;
; -7.291 ; core:core_inst|ram_q_dff[10]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.234     ; 7.544      ;
; -7.289 ; core:core_inst|regfile:regfile_inst|registers[5][24] ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.666     ; 7.110      ;
; -7.288 ; core:core_inst|regfile:regfile_inst|registers[5][28] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.470     ; 7.305      ;
; -7.287 ; core:core_inst|ram_q_dff[5]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.433     ; 7.341      ;
; -7.286 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|OUT[30]    ; CLK          ; CLK         ; 0.500        ; -0.219     ; 7.554      ;
; -7.284 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.239     ; 7.532      ;
; -7.282 ; core:core_inst|regfile:regfile_inst|registers[5][0]  ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.434     ; 7.335      ;
; -7.282 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|OUT[30]    ; CLK          ; CLK         ; 0.500        ; -0.219     ; 7.550      ;
; -7.279 ; core:core_inst|regfile:regfile_inst|registers[4][22] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.471     ; 7.295      ;
; -7.278 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[23] ; CLK          ; CLK         ; 0.500        ; -0.432     ; 7.333      ;
; -7.277 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; -0.243     ; 7.521      ;
; -7.276 ; core:core_inst|regfile:regfile_inst|registers[2][19] ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.662     ; 7.101      ;
; -7.276 ; core:core_inst|regfile:regfile_inst|registers[4][23] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.471     ; 7.292      ;
; -7.274 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[19] ; CLK          ; CLK         ; 0.500        ; -0.251     ; 7.510      ;
; -7.271 ; core:core_inst|regfile:regfile_inst|registers[2][25] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.459     ; 7.299      ;
; -7.267 ; core:core_inst|regfile:regfile_inst|registers[0][19] ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.474     ; 7.280      ;
+--------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.184 ; flash_spi:flash_spi0|FLASH_CS            ; flash_spi:flash_spi0|FLASH_CS                                                                                ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; flash_spi:flash_spi0|NEW_DATA1           ; flash_spi:flash_spi0|NEW_DATA1                                                                               ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; flash_spi:flash_spi0|state.100           ; flash_spi:flash_spi0|state.100                                                                               ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; flash_spi:flash_spi0|state.011           ; flash_spi:flash_spi0|state.011                                                                               ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; flash_spi:flash_spi0|state.000           ; flash_spi:flash_spi0|state.000                                                                               ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; flash_spi:flash_spi0|DATA1[2]            ; flash_spi:flash_spi0|DATA1[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; flash_spi:flash_spi0|DATA1[0]            ; flash_spi:flash_spi0|DATA1[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; flash_spi:flash_spi0|DATA1[1]            ; flash_spi:flash_spi0|DATA1[1]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; flash_spi:flash_spi0|DATA1[9]            ; flash_spi:flash_spi0|DATA1[9]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; flash_spi:flash_spi0|DATA1[10]           ; flash_spi:flash_spi0|DATA1[10]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; flash_spi:flash_spi0|DATA1[8]            ; flash_spi:flash_spi0|DATA1[8]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; flash_spi:flash_spi0|bit_cnt[2]          ; flash_spi:flash_spi0|bit_cnt[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; flash_spi:flash_spi0|DATA1[12]           ; flash_spi:flash_spi0|DATA1[12]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; flash_spi:flash_spi0|DATA1[13]           ; flash_spi:flash_spi0|DATA1[13]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; flash_spi:flash_spi0|DATA1[4]            ; flash_spi:flash_spi0|DATA1[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; flash_spi:flash_spi0|DATA1[14]           ; flash_spi:flash_spi0|DATA1[14]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; flash_spi:flash_spi0|DATA1[15]           ; flash_spi:flash_spi0|DATA1[15]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; flash_spi:flash_spi0|DATA1[6]            ; flash_spi:flash_spi0|DATA1[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; flash_spi:flash_spi0|DATA1[7]            ; flash_spi:flash_spi0|DATA1[7]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; flash_spi:flash_spi0|DATA1[5]            ; flash_spi:flash_spi0|DATA1[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; flash_spi:flash_spi0|DATA1[3]            ; flash_spi:flash_spi0|DATA1[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; flash_spi:flash_spi0|DATA1[11]           ; flash_spi:flash_spi0|DATA1[11]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; core:core_inst|END                       ; core:core_inst|END                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|cpu_state[8]              ; core:core_inst|cpu_state[8]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led0|digit_number[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|stat[0]                   ; core:core_inst|stat[0]                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|tctr[0]                   ; core:core_inst|tctr[0]                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; core:core_inst|mem_to_reg_wa[2]          ; core:core_inst|mem_to_reg_wa[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:core_inst|mem_to_reg_h              ; core:core_inst|mem_to_reg_h                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:core_inst|mem_to_reg_wa[0]          ; core:core_inst|mem_to_reg_wa[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:core_inst|mem_to_reg_wa[1]          ; core:core_inst|mem_to_reg_wa[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:core_inst|cpu_state[3]              ; core:core_inst|cpu_state[3]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:core_inst|cpu_state[2]              ; core:core_inst|cpu_state[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:core_inst|cpu_state[0]              ; core:core_inst|cpu_state[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:core_inst|cpu_state[1]              ; core:core_inst|cpu_state[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:core_inst|mem_to_reg_l              ; core:core_inst|mem_to_reg_l                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:core_inst|RAM_WREN                  ; core:core_inst|RAM_WREN                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.191 ; flash_spi:flash_spi0|bit_cnt[0]          ; flash_spi:flash_spi0|bit_cnt[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.314      ;
; 0.193 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|digit_number[0]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.206 ; flash_spi:flash_spi0|state.100           ; flash_spi:flash_spi0|NEW_DATA1                                                                               ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.329      ;
; 0.225 ; core:core_inst|RAM_DATA[1]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.614      ; 0.463      ;
; 0.235 ; core:core_inst|RAM_DATA[14]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.618      ; 0.477      ;
; 0.235 ; core:core_inst|RAM_DATA[15]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.618      ; 0.477      ;
; 0.238 ; core:core_inst|RAM_ADDR[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.616      ; 0.478      ;
; 0.238 ; core:core_inst|RAM_DATA[10]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.613      ; 0.475      ;
; 0.239 ; core:core_inst|RAM_DATA[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.613      ; 0.476      ;
; 0.242 ; core:core_inst|RAM_DATA[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a3~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.617      ; 0.483      ;
; 0.246 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.616      ; 0.486      ;
; 0.246 ; flash_spi:flash_spi0|bit_cnt[1]          ; flash_spi:flash_spi0|bit_cnt[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.369      ;
; 0.247 ; core:core_inst|RAM_ADDR[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.616      ; 0.487      ;
; 0.250 ; core:core_inst|RAM_ADDR[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.612      ; 0.486      ;
; 0.252 ; core:core_inst|RAM_ADDR[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.616      ; 0.492      ;
; 0.253 ; core:core_inst|RAM_DATA[12]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.618      ; 0.495      ;
; 0.256 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.609      ; 0.489      ;
; 0.257 ; flash_spi:flash_spi0|sample_cnt[6]       ; flash_spi:flash_spi0|sample_cnt[6]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.380      ;
; 0.270 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a6~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.624      ; 0.518      ;
; 0.272 ; core:core_inst|RAM_ADDR[2]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.631      ; 0.527      ;
; 0.276 ; core:core_inst|RAM_ADDR[2]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.616      ; 0.516      ;
; 0.280 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a14~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.624      ; 0.528      ;
; 0.282 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a2~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.610      ; 0.516      ;
; 0.283 ; core:core_inst|RAM_ADDR[2]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a2~porta_address_reg0  ; CLK          ; CLK         ; -0.500       ; 0.617      ; 0.524      ;
; 0.284 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|DS_C                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.405      ;
; 0.290 ; flash_spi:flash_spi0|sample_cnt[1]       ; flash_spi:flash_spi0|sample_cnt[1]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.413      ;
; 0.291 ; flash_spi:flash_spi0|sample_cnt[5]       ; flash_spi:flash_spi0|sample_cnt[5]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.414      ;
; 0.293 ; core:core_inst|reg_in[23]                ; core:core_inst|regfile:regfile_inst|registers[5][23]                                                         ; CLK          ; CLK         ; -0.500       ; 0.667      ; 0.564      ;
; 0.294 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led1|DS_F                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.300 ; flash_spi:flash_spi0|sample_cnt[0]       ; flash_spi:flash_spi0|sample_cnt[0]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.423      ;
; 0.303 ; segment_led:segment_led0|cnt[3]          ; segment_led:segment_led0|cnt[3]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; segment_led:segment_led0|cnt[13]         ; segment_led:segment_led0|cnt[13]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; segment_led:segment_led0|cnt[11]         ; segment_led:segment_led0|cnt[11]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; segment_led:segment_led0|cnt[5]          ; segment_led:segment_led0|cnt[5]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; segment_led:segment_led0|cnt[1]          ; segment_led:segment_led0|cnt[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; flash_spi:flash_spi0|state.000           ; flash_spi:flash_spi0|FLASH_CS                                                                                ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.427      ;
; 0.305 ; segment_led:segment_led0|cnt[7]          ; segment_led:segment_led0|cnt[7]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; segment_led:segment_led0|cnt[2]          ; segment_led:segment_led0|cnt[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; segment_led:segment_led0|cnt[12]         ; segment_led:segment_led0|cnt[12]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; segment_led:segment_led0|cnt[10]         ; segment_led:segment_led0|cnt[10]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.317 ; core:core_inst|reg_in[23]                ; core:core_inst|regfile:regfile_inst|registers[6][23]                                                         ; CLK          ; CLK         ; -0.500       ; 0.642      ; 0.563      ;
; 0.331 ; core:core_inst|cpu_state[8]              ; core:core_inst|END                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.452      ;
; 0.340 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led0|digit_number[1]                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.461      ;
; 0.345 ; core:core_inst|cpu_state[3]              ; core:core_inst|RAM_WREN                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.465      ;
; 0.356 ; core:core_inst|RAM_DATA[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.621      ; 0.601      ;
; 0.357 ; flash_spi:flash_spi0|sample_cnt[4]       ; flash_spi:flash_spi0|sample_cnt[4]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.480      ;
; 0.357 ; flash_spi:flash_spi0|sample_cnt[3]       ; flash_spi:flash_spi0|sample_cnt[3]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.480      ;
; 0.358 ; flash_spi:flash_spi0|bit_cnt[0]          ; flash_spi:flash_spi0|bit_cnt[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.481      ;
; 0.359 ; core:core_inst|ip[5]                     ; core:core_inst|iret_ip[5]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.479      ;
; 0.359 ; flash_spi:flash_spi0|sample_cnt[2]       ; flash_spi:flash_spi0|sample_cnt[2]                                                                           ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.482      ;
; 0.360 ; core:core_inst|RAM_DATA[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a2~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.622      ; 0.606      ;
; 0.373 ; flash_spi:flash_spi0|state.010           ; flash_spi:flash_spi0|state.000                                                                               ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.496      ;
; 0.374 ; flash_spi:flash_spi0|state.010           ; flash_spi:flash_spi0|state.010                                                                               ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.497      ;
; 0.387 ; core:core_inst|RAM_DATA[13]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_datain_reg0  ; CLK          ; CLK         ; -0.500       ; 0.618      ; 0.629      ;
; 0.389 ; flash_spi:flash_spi0|state.100           ; flash_spi:flash_spi0|FLASH_CS                                                                                ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.512      ;
; 0.390 ; core:core_inst|RAM_DATA[8]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a5~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.607      ; 0.621      ;
; 0.392 ; segment_led:segment_led0|digit_number[0] ; segment_led:segment_led1|DS_B                                                                                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.512      ;
; 0.395 ; core:core_inst|RAM_DATA[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a3~porta_datain_reg0   ; CLK          ; CLK         ; -0.500       ; 0.628      ; 0.647      ;
; 0.397 ; core:core_inst|RAM_ADDR[1]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_jci1:auto_generated|ram_block1a12~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.624      ; 0.645      ;
; 0.397 ; flash_spi:flash_spi0|bit_cnt[0]          ; flash_spi:flash_spi0|DATA1[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.520      ;
; 0.399 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led1|DS_A                                                                                ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.518      ;
; 0.399 ; flash_spi:flash_spi0|bit_cnt[0]          ; flash_spi:flash_spi0|DATA1[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.522      ;
; 0.400 ; segment_led:segment_led0|digit_number[1] ; segment_led:segment_led1|DS_C                                                                                ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.519      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                        ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|END          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[26]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[27]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[28]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[29]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[30]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[31]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_WREN     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[8]   ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FLASH_DO  ; CLK        ; 0.493 ; 0.684 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; FLASH_DO  ; CLK        ; 0.123 ; -0.106 ; Fall       ; CLK             ;
+-----------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 4.148 ; 4.338 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 3.892 ; 4.068 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 3.969 ; 4.129 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 3.751 ; 3.875 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 3.752 ; 3.873 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 3.345 ; 3.412 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 4.373 ; 4.503 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 3.731 ; 3.867 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 3.646 ; 3.763 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 3.861 ; 3.998 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 3.788 ; 3.931 ; Rise       ; CLK             ;
; D_EN1     ; CLK        ; 3.611 ; 3.750 ; Rise       ; CLK             ;
; D_EN2     ; CLK        ; 3.831 ; 3.979 ; Rise       ; CLK             ;
; D_EN3     ; CLK        ; 3.469 ; 3.557 ; Rise       ; CLK             ;
; D_EN4     ; CLK        ; 3.511 ; 3.621 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 2.664 ; 3.063 ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 3.644 ; 3.675 ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 3.378 ; 3.383 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 3.457 ; 3.466 ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 3.543 ; 3.576 ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 3.598 ; 3.623 ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 3.644 ; 3.674 ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 3.400 ; 3.407 ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 3.538 ; 3.553 ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 3.618 ; 3.675 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 4.638 ; 4.863 ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 4.616 ; 4.414 ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 5.458 ; 5.708 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 4.009 ; 4.191 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 3.762 ; 3.932 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 3.837 ; 3.992 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 3.627 ; 3.747 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 3.629 ; 3.744 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 3.238 ; 3.302 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 4.262 ; 4.389 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 3.608 ; 3.739 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 3.526 ; 3.639 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 3.733 ; 3.865 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 3.664 ; 3.801 ; Rise       ; CLK             ;
; D_EN1     ; CLK        ; 3.496 ; 3.631 ; Rise       ; CLK             ;
; D_EN2     ; CLK        ; 3.707 ; 3.851 ; Rise       ; CLK             ;
; D_EN3     ; CLK        ; 3.358 ; 3.443 ; Rise       ; CLK             ;
; D_EN4     ; CLK        ; 3.400 ; 3.506 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 2.593 ; 2.993 ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 3.272 ; 3.274 ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 3.272 ; 3.274 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 3.347 ; 3.354 ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 3.430 ; 3.460 ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 3.482 ; 3.504 ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 3.526 ; 3.553 ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 3.292 ; 3.297 ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 3.425 ; 3.437 ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 3.501 ; 3.554 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 2.593 ; 2.993 ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 4.475 ; 4.279 ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 5.317 ; 5.560 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -17.621   ; 0.184 ; N/A      ; N/A     ; -3.201              ;
;  CLK             ; -17.621   ; 0.184 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -5616.18  ; 0.0   ; 0.0      ; 0.0     ; -917.005            ;
;  CLK             ; -5616.180 ; 0.000 ; N/A      ; N/A     ; -917.005            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FLASH_DO  ; CLK        ; 1.631 ; 1.780 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; FLASH_DO  ; CLK        ; 0.123 ; -0.106 ; Fall       ; CLK             ;
+-----------+------------+-------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DS_A      ; CLK        ; 9.027  ; 8.785  ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 8.429  ; 8.301  ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 8.713  ; 8.462  ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 8.184  ; 7.965  ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 8.158  ; 7.963  ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 7.154  ; 7.035  ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 8.848  ; 8.796  ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 8.032  ; 7.920  ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 7.850  ; 7.723  ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 8.439  ; 8.187  ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 8.239  ; 8.063  ; Rise       ; CLK             ;
; D_EN1     ; CLK        ; 7.747  ; 7.685  ; Rise       ; CLK             ;
; D_EN2     ; CLK        ; 8.278  ; 8.114  ; Rise       ; CLK             ;
; D_EN3     ; CLK        ; 7.478  ; 7.333  ; Rise       ; CLK             ;
; D_EN4     ; CLK        ; 7.560  ; 7.429  ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 5.558  ; 5.651  ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 7.647  ; 7.398  ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 7.039  ; 6.844  ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 7.244  ; 7.015  ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 7.438  ; 7.236  ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 7.627  ; 7.328  ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 7.647  ; 7.398  ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 7.069  ; 6.891  ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 7.403  ; 7.166  ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 7.565  ; 7.395  ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 9.366  ; 9.146  ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 8.600  ; 8.763  ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 10.452 ; 10.430 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 4.009 ; 4.191 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 3.762 ; 3.932 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 3.837 ; 3.992 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 3.627 ; 3.747 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 3.629 ; 3.744 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 3.238 ; 3.302 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 4.262 ; 4.389 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 3.608 ; 3.739 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 3.526 ; 3.639 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 3.733 ; 3.865 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 3.664 ; 3.801 ; Rise       ; CLK             ;
; D_EN1     ; CLK        ; 3.496 ; 3.631 ; Rise       ; CLK             ;
; D_EN2     ; CLK        ; 3.707 ; 3.851 ; Rise       ; CLK             ;
; D_EN3     ; CLK        ; 3.358 ; 3.443 ; Rise       ; CLK             ;
; D_EN4     ; CLK        ; 3.400 ; 3.506 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 2.593 ; 2.993 ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 3.272 ; 3.274 ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 3.272 ; 3.274 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 3.347 ; 3.354 ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 3.430 ; 3.460 ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 3.482 ; 3.504 ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 3.526 ; 3.553 ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 3.292 ; 3.297 ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 3.425 ; 3.437 ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 3.501 ; 3.554 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 2.593 ; 2.993 ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 4.475 ; 4.279 ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 5.317 ; 5.560 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DS_EN1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_A          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_B          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_C          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_D          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_E          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_F          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_G          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_EN1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_EN2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_EN3         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_EN4         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FLASH_CLK     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FLASH_CS      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FLASH_DI      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FLASH_DO                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; D_EN1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; D_EN2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; D_EN3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; D_EN4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; FLASH_CLK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; FLASH_CS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; FLASH_DI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; D_EN1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; D_EN2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; D_EN3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; D_EN4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; FLASH_CLK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; FLASH_CS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; FLASH_DI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_EN1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_EN2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_EN3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_EN4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; FLASH_CLK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; FLASH_CS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; FLASH_DI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 316498   ; 4707460  ; 4472     ; 4821     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 316498   ; 4707460  ; 4472     ; 4821     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 27    ; 27   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Aug 21 21:39:44 2015
Info: Command: quartus_sta cpu -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -17.621
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -17.621           -5616.180 CLK 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -917.005 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -16.366
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.366           -5249.328 CLK 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -917.005 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.882
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.882           -2199.002 CLK 
Info (332146): Worst-case hold slack is 0.184
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.184               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -647.349 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 506 megabytes
    Info: Processing ended: Fri Aug 21 21:39:49 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


