TimeQuest Timing Analyzer report for F7
Tue Nov 24 11:00:50 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk_50M'
 12. Slow 1200mV 85C Model Setup: 'Diviseur_50M_1hz:udiv1hz|clkout'
 13. Slow 1200mV 85C Model Hold: 'clk_50M'
 14. Slow 1200mV 85C Model Hold: 'Diviseur_50M_1hz:udiv1hz|clkout'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50M'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'Diviseur_50M_1hz:udiv1hz|clkout'
 17. Setup Times
 18. Hold Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk_50M'
 27. Slow 1200mV 0C Model Setup: 'Diviseur_50M_1hz:udiv1hz|clkout'
 28. Slow 1200mV 0C Model Hold: 'clk_50M'
 29. Slow 1200mV 0C Model Hold: 'Diviseur_50M_1hz:udiv1hz|clkout'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50M'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'Diviseur_50M_1hz:udiv1hz|clkout'
 32. Setup Times
 33. Hold Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk_50M'
 41. Fast 1200mV 0C Model Setup: 'Diviseur_50M_1hz:udiv1hz|clkout'
 42. Fast 1200mV 0C Model Hold: 'clk_50M'
 43. Fast 1200mV 0C Model Hold: 'Diviseur_50M_1hz:udiv1hz|clkout'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50M'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'Diviseur_50M_1hz:udiv1hz|clkout'
 46. Setup Times
 47. Hold Times
 48. Fast 1200mV 0C Model Metastability Report
 49. Multicorner Timing Analysis Summary
 50. Setup Times
 51. Hold Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; F7                                                             ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C25Q240C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk_50M                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50M }                         ;
; Diviseur_50M_1hz:udiv1hz|clkout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Diviseur_50M_1hz:udiv1hz|clkout } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                              ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                           ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; 165.02 MHz ; 165.02 MHz      ; clk_50M                         ;                                                ;
; 553.1 MHz  ; 402.09 MHz      ; Diviseur_50M_1hz:udiv1hz|clkout ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -5.060 ; -101.973      ;
; Diviseur_50M_1hz:udiv1hz|clkout ; -0.808 ; -3.713        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk_50M                         ; 0.085 ; 0.000         ;
; Diviseur_50M_1hz:udiv1hz|clkout ; 0.433 ; 0.000         ;
+---------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -3.000 ; -53.558       ;
; Diviseur_50M_1hz:udiv1hz|clkout ; -1.487 ; -10.409       ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50M'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -5.060 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 5.984      ;
; -4.995 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 5.919      ;
; -4.829 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 5.755      ;
; -4.826 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 5.750      ;
; -4.762 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 5.686      ;
; -4.709 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 5.633      ;
; -4.645 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 5.571      ;
; -4.627 ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 5.553      ;
; -4.590 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 5.514      ;
; -4.583 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 5.509      ;
; -4.561 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.076     ; 5.486      ;
; -4.542 ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 5.468      ;
; -4.526 ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 5.450      ;
; -4.507 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 5.431      ;
; -4.474 ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.076     ; 5.399      ;
; -4.465 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 5.391      ;
; -4.440 ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.076     ; 5.365      ;
; -4.426 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 5.352      ;
; -4.421 ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.076     ; 5.346      ;
; -4.418 ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 5.344      ;
; -4.404 ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 5.328      ;
; -4.391 ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.076     ; 5.316      ;
; -4.369 ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 5.295      ;
; -4.343 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 5.267      ;
; -4.331 ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 5.257      ;
; -4.254 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.076     ; 5.179      ;
; -4.250 ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 5.176      ;
; -4.156 ; Diviseur_50M_1hz:udiv1hz|state[0] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 5.078      ;
; -4.152 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 5.078      ;
; -4.117 ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 5.039      ;
; -4.066 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.076     ; 4.991      ;
; -3.980 ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 4.906      ;
; -3.909 ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.076     ; 4.834      ;
; -3.888 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.076     ; 4.813      ;
; -3.857 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 4.781      ;
; -3.840 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.762      ;
; -3.792 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 4.716      ;
; -3.760 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.682      ;
; -3.649 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.571      ;
; -3.629 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.551      ;
; -3.623 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 4.547      ;
; -3.606 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M      ; clk_50M     ; 1.000        ; -0.078     ; 4.529      ;
; -3.606 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.526      ;
; -3.606 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.526      ;
; -3.606 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.526      ;
; -3.604 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.524      ;
; -3.604 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.524      ;
; -3.602 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.522      ;
; -3.599 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 4.525      ;
; -3.559 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 4.483      ;
; -3.555 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 4.479      ;
; -3.541 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.461      ;
; -3.541 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.461      ;
; -3.541 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.461      ;
; -3.539 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.459      ;
; -3.539 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.459      ;
; -3.537 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.457      ;
; -3.519 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 4.443      ;
; -3.506 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 4.430      ;
; -3.504 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.426      ;
; -3.504 ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 4.430      ;
; -3.487 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.407      ;
; -3.486 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.406      ;
; -3.486 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.406      ;
; -3.486 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.406      ;
; -3.486 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.406      ;
; -3.486 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.406      ;
; -3.483 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.405      ;
; -3.460 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M      ; clk_50M     ; 1.000        ; -0.078     ; 4.383      ;
; -3.430 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M      ; clk_50M     ; 1.000        ; -0.078     ; 4.353      ;
; -3.424 ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 4.350      ;
; -3.422 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.342      ;
; -3.421 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.341      ;
; -3.421 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.341      ;
; -3.421 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.341      ;
; -3.421 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.341      ;
; -3.421 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.341      ;
; -3.407 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 4.331      ;
; -3.398 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 4.324      ;
; -3.387 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 4.311      ;
; -3.380 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 4.306      ;
; -3.374 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.077     ; 4.298      ;
; -3.372 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.292      ;
; -3.372 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.292      ;
; -3.372 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.292      ;
; -3.370 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.290      ;
; -3.370 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.290      ;
; -3.368 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.081     ; 4.288      ;
; -3.366 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.288      ;
; -3.366 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.288      ;
; -3.362 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.284      ;
; -3.361 ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.075     ; 4.287      ;
; -3.361 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.283      ;
; -3.360 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.282      ;
; -3.360 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.282      ;
; -3.360 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.282      ;
; -3.348 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.270      ;
; -3.348 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.270      ;
; -3.348 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.270      ;
; -3.346 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.079     ; 4.268      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                                                                                                          ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.808 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.728      ;
; -0.749 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.669      ;
; -0.595 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.515      ;
; -0.571 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.491      ;
; -0.539 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.459      ;
; -0.437 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.357      ;
; -0.410 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.330      ;
; -0.409 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.329      ;
; -0.401 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.321      ;
; -0.382 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.302      ;
; -0.364 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.284      ;
; -0.353 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.273      ;
; -0.233 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.153      ;
; -0.203 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.123      ;
; -0.202 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.122      ;
; -0.200 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 1.120      ;
; -0.018 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 0.938      ;
; -0.002 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 0.922      ;
; 0.062  ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 0.858      ;
; 0.098  ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 0.822      ;
; 0.098  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 0.822      ;
; 0.098  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.081     ; 0.822      ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50M'                                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.085 ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M     ; 0.000        ; 3.031      ; 3.619      ;
; 0.336 ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M     ; -0.500       ; 3.031      ; 3.370      ;
; 0.435 ; Diviseur_50M_1hz:udiv1hz|state[0] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 0.746      ;
; 0.740 ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.052      ;
; 0.740 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.052      ;
; 0.741 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.053      ;
; 0.741 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.053      ;
; 0.742 ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.053      ;
; 0.742 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.053      ;
; 0.743 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.055      ;
; 0.743 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.055      ;
; 0.743 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.055      ;
; 0.744 ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.055      ;
; 0.744 ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.055      ;
; 0.744 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.056      ;
; 0.744 ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.056      ;
; 0.745 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.057      ;
; 0.746 ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.057      ;
; 0.746 ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.057      ;
; 0.747 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.058      ;
; 0.747 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.058      ;
; 0.769 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.080      ;
; 1.095 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.407      ;
; 1.095 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.407      ;
; 1.096 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.408      ;
; 1.097 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.409      ;
; 1.097 ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.408      ;
; 1.097 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.408      ;
; 1.104 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.416      ;
; 1.105 ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.417      ;
; 1.105 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.417      ;
; 1.106 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.418      ;
; 1.107 ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.418      ;
; 1.107 ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.418      ;
; 1.108 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.419      ;
; 1.113 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.425      ;
; 1.113 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.425      ;
; 1.114 ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.425      ;
; 1.114 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.426      ;
; 1.115 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.427      ;
; 1.116 ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.427      ;
; 1.117 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.428      ;
; 1.117 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.428      ;
; 1.226 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.538      ;
; 1.226 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.538      ;
; 1.228 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.540      ;
; 1.228 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.539      ;
; 1.228 ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.539      ;
; 1.235 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.547      ;
; 1.235 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.547      ;
; 1.236 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.548      ;
; 1.237 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.548      ;
; 1.244 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.556      ;
; 1.244 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.556      ;
; 1.246 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.558      ;
; 1.247 ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.558      ;
; 1.248 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.559      ;
; 1.248 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.559      ;
; 1.253 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.565      ;
; 1.253 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.565      ;
; 1.254 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.566      ;
; 1.257 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.568      ;
; 1.257 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.568      ;
; 1.317 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.629      ;
; 1.324 ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.636      ;
; 1.356 ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.668      ;
; 1.366 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.678      ;
; 1.367 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.679      ;
; 1.368 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.679      ;
; 1.375 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.687      ;
; 1.375 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.687      ;
; 1.376 ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.687      ;
; 1.376 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.688      ;
; 1.384 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.696      ;
; 1.385 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.697      ;
; 1.388 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.699      ;
; 1.388 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.699      ;
; 1.393 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.705      ;
; 1.394 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.706      ;
; 1.395 ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.706      ;
; 1.397 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.708      ;
; 1.419 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.730      ;
; 1.439 ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.751      ;
; 1.464 ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.776      ;
; 1.484 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.796      ;
; 1.494 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.081      ; 1.807      ;
; 1.496 ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.808      ;
; 1.506 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.818      ;
; 1.507 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.819      ;
; 1.515 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.827      ;
; 1.515 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.827      ;
; 1.516 ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.827      ;
; 1.518 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.829      ;
; 1.524 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.836      ;
; 1.525 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.837      ;
; 1.526 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.837      ;
; 1.528 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.839      ;
; 1.531 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.842      ;
; 1.533 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.080      ; 1.845      ;
; 1.534 ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.079      ; 1.845      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.433 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.445 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 0.758      ;
; 0.445 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 0.758      ;
; 0.493 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 0.806      ;
; 0.507 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 0.820      ;
; 0.683 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 0.996      ;
; 0.722 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.035      ;
; 0.722 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.035      ;
; 0.724 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.037      ;
; 0.772 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.085      ;
; 0.776 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.089      ;
; 0.778 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.091      ;
; 0.779 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.092      ;
; 0.797 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.110      ;
; 0.909 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.222      ;
; 0.930 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.243      ;
; 1.033 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.346      ;
; 1.046 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.359      ;
; 1.063 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.376      ;
; 1.087 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.400      ;
; 1.178 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.081      ; 1.491      ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50M'                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50M ; Rise       ; clk_50M                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|state[0] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout   ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|state[0] ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout   ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[2]                 ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[0]                 ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[1]                 ;
; 0.136  ; 0.356        ; 0.220          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[2]                 ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Appuis|clk         ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Babord|clk         ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_STBY|clk           ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Tribord|clk        ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[0]|clk                        ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[1]|clk                        ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[2]|clk                        ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|inclk[0]                 ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|outclk                   ;
; 0.450  ; 0.638        ; 0.188          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ;
; 0.450  ; 0.638        ; 0.188          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ;
; 0.450  ; 0.638        ; 0.188          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ;
; 0.450  ; 0.638        ; 0.188          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ;
; 0.450  ; 0.638        ; 0.188          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[0]                 ;
; 0.450  ; 0.638        ; 0.188          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[1]                 ;
; 0.450  ; 0.638        ; 0.188          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[2]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout|q                                ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|inclk[0]                 ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|outclk                   ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Appuis|clk         ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Babord|clk         ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_STBY|clk           ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Tribord|clk        ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[0]|clk                        ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[1]|clk                        ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[2]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; 2.053  ; 2.237  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; -1.359 ; -1.167 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.816  ; 2.065  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; -1.021 ; -1.132 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; 2.474  ; 2.279  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.847 ; -1.110 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                               ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                           ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; 176.93 MHz ; 176.93 MHz      ; clk_50M                         ;                                                ;
; 607.53 MHz ; 402.09 MHz      ; Diviseur_50M_1hz:udiv1hz|clkout ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -4.652 ; -91.183       ;
; Diviseur_50M_1hz:udiv1hz|clkout ; -0.646 ; -2.759        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk_50M                         ; 0.206 ; 0.000         ;
; Diviseur_50M_1hz:udiv1hz|clkout ; 0.383 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -3.000 ; -53.558       ;
; Diviseur_50M_1hz:udiv1hz|clkout ; -1.487 ; -10.430       ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50M'                                                                                                                ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.652 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 5.586      ;
; -4.590 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 5.524      ;
; -4.535 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 5.470      ;
; -4.430 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 5.364      ;
; -4.394 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 5.328      ;
; -4.311 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 5.245      ;
; -4.311 ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 5.246      ;
; -4.298 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 5.233      ;
; -4.274 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 5.209      ;
; -4.251 ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 5.186      ;
; -4.238 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 5.172      ;
; -4.236 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 5.170      ;
; -4.217 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 5.151      ;
; -4.185 ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 5.119      ;
; -4.169 ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 5.103      ;
; -4.162 ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 5.096      ;
; -4.147 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 5.082      ;
; -4.142 ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 5.076      ;
; -4.111 ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 5.045      ;
; -4.093 ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 5.027      ;
; -4.078 ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 5.013      ;
; -4.077 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 5.012      ;
; -4.068 ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 5.003      ;
; -4.062 ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 4.997      ;
; -3.996 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 4.930      ;
; -3.983 ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 4.918      ;
; -3.933 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 4.867      ;
; -3.843 ; Diviseur_50M_1hz:udiv1hz|state[0] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.071     ; 4.774      ;
; -3.830 ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.071     ; 4.761      ;
; -3.757 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 4.691      ;
; -3.723 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 4.658      ;
; -3.684 ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 4.619      ;
; -3.637 ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 4.571      ;
; -3.634 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 4.568      ;
; -3.464 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 4.398      ;
; -3.434 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; clk_50M      ; clk_50M     ; 1.000        ; -0.071     ; 4.365      ;
; -3.430 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.071     ; 4.361      ;
; -3.402 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 4.336      ;
; -3.323 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 4.258      ;
; -3.320 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.250      ;
; -3.320 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.250      ;
; -3.320 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.250      ;
; -3.318 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.248      ;
; -3.318 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.248      ;
; -3.316 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.246      ;
; -3.258 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; clk_50M      ; clk_50M     ; 1.000        ; -0.071     ; 4.189      ;
; -3.258 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.188      ;
; -3.258 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.188      ;
; -3.258 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.188      ;
; -3.256 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.186      ;
; -3.256 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.186      ;
; -3.254 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.184      ;
; -3.242 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 4.176      ;
; -3.232 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; clk_50M      ; clk_50M     ; 1.000        ; -0.071     ; 4.163      ;
; -3.206 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 4.140      ;
; -3.205 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.135      ;
; -3.204 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.134      ;
; -3.204 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.134      ;
; -3.204 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.134      ;
; -3.204 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.134      ;
; -3.204 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.134      ;
; -3.177 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.071     ; 4.108      ;
; -3.153 ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 4.088      ;
; -3.145 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M      ; clk_50M     ; 1.000        ; -0.070     ; 4.077      ;
; -3.143 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.073      ;
; -3.142 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.072      ;
; -3.142 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.072      ;
; -3.142 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.072      ;
; -3.142 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.072      ;
; -3.142 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.072      ;
; -3.123 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 4.057      ;
; -3.105 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.071     ; 4.036      ;
; -3.104 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 4.038      ;
; -3.100 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.068     ; 4.034      ;
; -3.099 ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 4.034      ;
; -3.098 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.028      ;
; -3.098 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.028      ;
; -3.098 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.028      ;
; -3.096 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.026      ;
; -3.096 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.026      ;
; -3.094 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.024      ;
; -3.092 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.022      ;
; -3.092 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.022      ;
; -3.092 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.022      ;
; -3.090 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.020      ;
; -3.090 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.020      ;
; -3.090 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.020      ;
; -3.090 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.020      ;
; -3.090 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.020      ;
; -3.088 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.018      ;
; -3.088 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.018      ;
; -3.088 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.018      ;
; -3.086 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 4.016      ;
; -3.086 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 4.021      ;
; -3.062 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 3.992      ;
; -3.062 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 3.992      ;
; -3.062 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 3.992      ;
; -3.062 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.067     ; 3.997      ;
; -3.060 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 3.990      ;
; -3.060 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.072     ; 3.990      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                                                                                                           ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.646 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.577      ;
; -0.627 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.558      ;
; -0.462 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.393      ;
; -0.444 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.375      ;
; -0.434 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.365      ;
; -0.293 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.224      ;
; -0.283 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.214      ;
; -0.267 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.198      ;
; -0.265 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.196      ;
; -0.244 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.175      ;
; -0.226 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.157      ;
; -0.213 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.144      ;
; -0.112 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.043      ;
; -0.109 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.040      ;
; -0.094 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.025      ;
; -0.092 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 1.023      ;
; 0.079  ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 0.852      ;
; 0.102  ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 0.829      ;
; 0.161  ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 0.770      ;
; 0.186  ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 0.745      ;
; 0.186  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 0.745      ;
; 0.186  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.071     ; 0.745      ;
+--------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50M'                                                                                                                                   ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.206 ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M     ; 0.000        ; 2.800      ; 3.471      ;
; 0.247 ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M     ; -0.500       ; 2.800      ; 3.012      ;
; 0.383 ; Diviseur_50M_1hz:udiv1hz|state[0] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.669      ;
; 0.686 ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.972      ;
; 0.686 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.972      ;
; 0.686 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.972      ;
; 0.687 ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.973      ;
; 0.687 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.973      ;
; 0.688 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.974      ;
; 0.688 ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.974      ;
; 0.688 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.974      ;
; 0.689 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.975      ;
; 0.690 ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.976      ;
; 0.691 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.977      ;
; 0.692 ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.978      ;
; 0.692 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.978      ;
; 0.692 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.978      ;
; 0.692 ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.978      ;
; 0.693 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.979      ;
; 0.693 ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.979      ;
; 0.694 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.980      ;
; 0.713 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 0.999      ;
; 1.007 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.293      ;
; 1.008 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.294      ;
; 1.008 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.294      ;
; 1.008 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.294      ;
; 1.009 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.295      ;
; 1.009 ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.295      ;
; 1.010 ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.296      ;
; 1.010 ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.296      ;
; 1.010 ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.296      ;
; 1.010 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.296      ;
; 1.011 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.297      ;
; 1.011 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.297      ;
; 1.013 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.299      ;
; 1.022 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.308      ;
; 1.024 ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.310      ;
; 1.025 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.311      ;
; 1.026 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.312      ;
; 1.026 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.312      ;
; 1.027 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.313      ;
; 1.027 ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.313      ;
; 1.028 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.314      ;
; 1.100 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.386      ;
; 1.102 ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.388      ;
; 1.103 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.389      ;
; 1.105 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.391      ;
; 1.107 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.393      ;
; 1.129 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.415      ;
; 1.129 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.415      ;
; 1.130 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.416      ;
; 1.130 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.416      ;
; 1.131 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.417      ;
; 1.132 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.418      ;
; 1.132 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.418      ;
; 1.132 ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.418      ;
; 1.133 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.419      ;
; 1.133 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.419      ;
; 1.144 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.430      ;
; 1.147 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.433      ;
; 1.148 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.434      ;
; 1.149 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.435      ;
; 1.150 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.436      ;
; 1.224 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.510      ;
; 1.225 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.511      ;
; 1.227 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.513      ;
; 1.231 ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.518      ;
; 1.233 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.520      ;
; 1.251 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.537      ;
; 1.252 ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.538      ;
; 1.252 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.538      ;
; 1.252 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.538      ;
; 1.252 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.538      ;
; 1.254 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.540      ;
; 1.255 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.541      ;
; 1.255 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.541      ;
; 1.257 ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.544      ;
; 1.269 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.555      ;
; 1.270 ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.556      ;
; 1.270 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.556      ;
; 1.271 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.557      ;
; 1.291 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.577      ;
; 1.329 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.616      ;
; 1.338 ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.625      ;
; 1.344 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.630      ;
; 1.346 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.632      ;
; 1.353 ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.640      ;
; 1.355 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.641      ;
; 1.357 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.643      ;
; 1.373 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.659      ;
; 1.374 ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.660      ;
; 1.374 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.660      ;
; 1.374 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.660      ;
; 1.376 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.662      ;
; 1.377 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.663      ;
; 1.379 ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.666      ;
; 1.379 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.665      ;
; 1.383 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.670      ;
; 1.389 ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.072      ; 1.676      ;
; 1.390 ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.071      ; 1.676      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                                                                                                           ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.383 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 0.669      ;
; 0.398 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 0.684      ;
; 0.398 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 0.684      ;
; 0.456 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 0.742      ;
; 0.475 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 0.761      ;
; 0.641 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 0.927      ;
; 0.654 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 0.940      ;
; 0.679 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 0.965      ;
; 0.682 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 0.968      ;
; 0.724 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 1.010      ;
; 0.724 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 1.010      ;
; 0.730 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 1.016      ;
; 0.731 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 1.017      ;
; 0.747 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 1.033      ;
; 0.839 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 1.125      ;
; 0.847 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 1.133      ;
; 0.948 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 1.234      ;
; 0.949 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 1.235      ;
; 0.962 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 1.248      ;
; 0.993 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 1.279      ;
; 1.086 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.071      ; 1.372      ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50M'                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50M ; Rise       ; clk_50M                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|state[0] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout   ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|state[0] ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout   ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[2]                 ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[0]                 ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[1]                 ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[2]                 ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Appuis|clk         ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Babord|clk         ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_STBY|clk           ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Tribord|clk        ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[0]|clk                        ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[1]|clk                        ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[2]|clk                        ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|inclk[0]                 ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout|q                                ;
; 0.590  ; 0.774        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ;
; 0.590  ; 0.774        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ;
; 0.590  ; 0.774        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ;
; 0.590  ; 0.774        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ;
; 0.590  ; 0.774        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[0]                 ;
; 0.590  ; 0.774        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[1]                 ;
; 0.590  ; 0.774        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[2]                 ;
; 0.720  ; 0.720        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|inclk[0]                 ;
; 0.720  ; 0.720        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|outclk                   ;
; 0.723  ; 0.723        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Appuis|clk         ;
; 0.723  ; 0.723        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Babord|clk         ;
; 0.723  ; 0.723        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_STBY|clk           ;
; 0.723  ; 0.723        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Tribord|clk        ;
; 0.723  ; 0.723        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[0]|clk                        ;
; 0.723  ; 0.723        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[1]|clk                        ;
; 0.723  ; 0.723        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[2]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.854  ; 1.835  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; -1.288 ; -0.961 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.585  ; 1.675  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.909 ; -0.836 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; 2.299  ; 2.007  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.700 ; -0.818 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -1.578 ; -24.480       ;
; Diviseur_50M_1hz:udiv1hz|clkout ; 0.228  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -0.243 ; -0.243        ;
; Diviseur_50M_1hz:udiv1hz|clkout ; 0.166  ; 0.000         ;
+---------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -3.000 ; -38.858       ;
; Diviseur_50M_1hz:udiv1hz|clkout ; -1.000 ; -7.000        ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50M'                                                                                                                ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.578 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.531      ;
; -1.573 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 2.527      ;
; -1.555 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.508      ;
; -1.494 ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 2.448      ;
; -1.488 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.441      ;
; -1.478 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 2.432      ;
; -1.443 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.396      ;
; -1.440 ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 2.394      ;
; -1.439 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.392      ;
; -1.429 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.382      ;
; -1.424 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.377      ;
; -1.416 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 2.370      ;
; -1.388 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 2.342      ;
; -1.367 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.320      ;
; -1.363 ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.316      ;
; -1.353 ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.306      ;
; -1.345 ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 2.299      ;
; -1.333 ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.286      ;
; -1.328 ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.281      ;
; -1.327 ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 2.281      ;
; -1.317 ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.270      ;
; -1.312 ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 2.266      ;
; -1.309 ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.262      ;
; -1.296 ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 2.250      ;
; -1.292 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 2.246      ;
; -1.282 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.235      ;
; -1.225 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.178      ;
; -1.221 ; Diviseur_50M_1hz:udiv1hz|state[0] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.037     ; 2.171      ;
; -1.199 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 2.153      ;
; -1.185 ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.037     ; 2.135      ;
; -1.171 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.124      ;
; -1.151 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.104      ;
; -1.133 ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.086      ;
; -1.103 ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 2.057      ;
; -1.064 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.037     ; 2.014      ;
; -1.059 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 2.012      ;
; -1.054 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 2.008      ;
; -1.045 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 1.998      ;
; -1.038 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; clk_50M      ; clk_50M     ; 1.000        ; -0.037     ; 1.988      ;
; -1.036 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 1.989      ;
; -1.013 ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 1.967      ;
; -0.994 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.945      ;
; -0.989 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.938      ;
; -0.989 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; clk_50M      ; clk_50M     ; 1.000        ; -0.037     ; 1.939      ;
; -0.989 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.938      ;
; -0.985 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.934      ;
; -0.984 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.933      ;
; -0.984 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.933      ;
; -0.983 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.932      ;
; -0.980 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; clk_50M      ; clk_50M     ; 1.000        ; -0.037     ; 1.930      ;
; -0.975 ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 1.929      ;
; -0.973 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 1.926      ;
; -0.970 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.037     ; 1.920      ;
; -0.970 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.919      ;
; -0.970 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.919      ;
; -0.969 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 1.922      ;
; -0.968 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.919      ;
; -0.966 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.915      ;
; -0.965 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.914      ;
; -0.965 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.914      ;
; -0.964 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.913      ;
; -0.963 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 1.916      ;
; -0.959 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 1.913      ;
; -0.940 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.889      ;
; -0.940 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.889      ;
; -0.936 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.885      ;
; -0.935 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.884      ;
; -0.935 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.884      ;
; -0.935 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.884      ;
; -0.935 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.884      ;
; -0.934 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.883      ;
; -0.931 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.880      ;
; -0.930 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.879      ;
; -0.930 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.879      ;
; -0.929 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.878      ;
; -0.927 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.876      ;
; -0.926 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.877      ;
; -0.925 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.874      ;
; -0.925 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.874      ;
; -0.924 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.873      ;
; -0.923 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.872      ;
; -0.923 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.872      ;
; -0.921 ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 1.875      ;
; -0.920 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 1.873      ;
; -0.919 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 1.872      ;
; -0.910 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.859      ;
; -0.908 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.857      ;
; -0.906 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 1.859      ;
; -0.906 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.855      ;
; -0.906 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.855      ;
; -0.906 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.855      ;
; -0.905 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.854      ;
; -0.904 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.853      ;
; -0.904 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 1.853      ;
; -0.900 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.851      ;
; -0.897 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.033     ; 1.851      ;
; -0.896 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.034     ; 1.849      ;
; -0.894 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.037     ; 1.844      ;
; -0.892 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.037     ; 1.842      ;
; -0.892 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; clk_50M      ; clk_50M     ; 1.000        ; -0.037     ; 1.842      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.228 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.722      ;
; 0.231 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.719      ;
; 0.300 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.650      ;
; 0.329 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.621      ;
; 0.337 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.613      ;
; 0.364 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.586      ;
; 0.376 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.574      ;
; 0.381 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.569      ;
; 0.384 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.566      ;
; 0.387 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.563      ;
; 0.402 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.548      ;
; 0.404 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.546      ;
; 0.458 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.492      ;
; 0.467 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.483      ;
; 0.473 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.477      ;
; 0.474 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.476      ;
; 0.558 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.392      ;
; 0.559 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.391      ;
; 0.591 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.359      ;
; 0.600 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.350      ;
; 0.600 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.350      ;
; 0.600 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.350      ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50M'                                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.243 ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M     ; 0.000        ; 1.422      ; 1.398      ;
; 0.166  ; Diviseur_50M_1hz:udiv1hz|state[0] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.307      ;
; 0.283  ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.424      ;
; 0.283  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.424      ;
; 0.283  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.424      ;
; 0.283  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.424      ;
; 0.283  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.424      ;
; 0.284  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.425      ;
; 0.284  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.425      ;
; 0.285  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.426      ;
; 0.285  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.426      ;
; 0.286  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.427      ;
; 0.286  ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.427      ;
; 0.286  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.427      ;
; 0.286  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.427      ;
; 0.286  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.427      ;
; 0.287  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.428      ;
; 0.297  ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.438      ;
; 0.432  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.573      ;
; 0.432  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.573      ;
; 0.432  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.573      ;
; 0.432  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.573      ;
; 0.433  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.574      ;
; 0.433  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.574      ;
; 0.443  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.584      ;
; 0.443  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.584      ;
; 0.443  ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M     ; -0.500       ; 1.422      ; 1.584      ;
; 0.444  ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.585      ;
; 0.444  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.585      ;
; 0.444  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.585      ;
; 0.444  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.585      ;
; 0.445  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.586      ;
; 0.445  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.586      ;
; 0.445  ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.586      ;
; 0.446  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.587      ;
; 0.446  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.587      ;
; 0.447  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.588      ;
; 0.447  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.588      ;
; 0.447  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.588      ;
; 0.448  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.589      ;
; 0.495  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.636      ;
; 0.495  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.636      ;
; 0.495  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.636      ;
; 0.496  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.637      ;
; 0.496  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.637      ;
; 0.498  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.639      ;
; 0.498  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.639      ;
; 0.498  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.639      ;
; 0.499  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.640      ;
; 0.508  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.649      ;
; 0.509  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.650      ;
; 0.509  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.650      ;
; 0.510  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.651      ;
; 0.510  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.038      ; 0.652      ;
; 0.510  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.651      ;
; 0.511  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.652      ;
; 0.511  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.652      ;
; 0.512  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.653      ;
; 0.513  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.038      ; 0.655      ;
; 0.513  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.654      ;
; 0.513  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.654      ;
; 0.514  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.655      ;
; 0.518  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.038      ; 0.660      ;
; 0.561  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.702      ;
; 0.561  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.702      ;
; 0.562  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.703      ;
; 0.564  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.705      ;
; 0.564  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.705      ;
; 0.564  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.705      ;
; 0.565  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.706      ;
; 0.565  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.038      ; 0.707      ;
; 0.574  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.715      ;
; 0.576  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.717      ;
; 0.576  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.717      ;
; 0.577  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.718      ;
; 0.578  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.719      ;
; 0.579  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.038      ; 0.721      ;
; 0.579  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.720      ;
; 0.579  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.720      ;
; 0.579  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.720      ;
; 0.582  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.723      ;
; 0.584  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.038      ; 0.726      ;
; 0.584  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.038      ; 0.726      ;
; 0.587  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.728      ;
; 0.588  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.038      ; 0.730      ;
; 0.590  ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.731      ;
; 0.602  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.038      ; 0.744      ;
; 0.605  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.038      ; 0.747      ;
; 0.623  ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.038      ; 0.765      ;
; 0.627  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.768      ;
; 0.627  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.768      ;
; 0.630  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.771      ;
; 0.630  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.771      ;
; 0.630  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.771      ;
; 0.631  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.772      ;
; 0.631  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.038      ; 0.773      ;
; 0.631  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.037      ; 0.772      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                                                                                                           ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.166 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.173 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.314      ;
; 0.186 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.327      ;
; 0.193 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.334      ;
; 0.265 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.406      ;
; 0.267 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.408      ;
; 0.269 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.410      ;
; 0.269 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.410      ;
; 0.302 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.443      ;
; 0.302 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.443      ;
; 0.307 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.448      ;
; 0.308 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.449      ;
; 0.312 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.453      ;
; 0.340 ; CompteurBP:ucompteurbp|state[2]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.481      ;
; 0.349 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.490      ;
; 0.404 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|state[2]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.545      ;
; 0.418 ; CompteurBP:ucompteurbp|state[0]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.559      ;
; 0.420 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[0]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.561      ;
; 0.421 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|state[1]                 ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.562      ;
; 0.468 ; CompteurBP:ucompteurbp|state[1]                 ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.609      ;
+-------+-------------------------------------------------+-------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50M'                                                                 ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_50M ; Rise       ; clk_50M                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|state[0] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|state[0] ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; clk_50M~input|o                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|clkout|clk                ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[0]|clk               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[10]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[11]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[12]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[13]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[14]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[15]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[16]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[17]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[18]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[19]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[1]|clk               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[20]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[21]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[22]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[23]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[24]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[25]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[26]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[27]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[28]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[29]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[2]|clk               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[30]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[31]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[3]|clk               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[4]|clk               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[5]|clk               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[6]|clk               ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[2]                 ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[0]                 ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[1]                 ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[2]                 ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Appuis|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Babord|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_STBY|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Tribord|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[0]|clk                        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[1]|clk                        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[2]|clk                        ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|inclk[0]                 ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|outclk                   ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Appuis  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Babord  ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_STBY    ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|outCompteurBP_BP_Tribord ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[0]                 ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[1]                 ;
; 0.431  ; 0.647        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; CompteurBP:ucompteurbp|state[2]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout|q                                ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|inclk[0]                 ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|outclk                   ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Appuis|clk         ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Babord|clk         ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_STBY|clk           ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|outCompteurBP_BP_Tribord|clk        ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[0]|clk                        ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[1]|clk                        ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; ucompteurbp|state[2]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.964  ; 1.601  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.608 ; -0.280 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.914  ; 1.555  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.519 ; -1.120 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.084  ; 0.719  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.501 ; -1.137 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+----------+--------+----------+---------+---------------------+
; Clock                            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -5.060   ; -0.243 ; N/A      ; N/A     ; -3.000              ;
;  Diviseur_50M_1hz:udiv1hz|clkout ; -0.808   ; 0.166  ; N/A      ; N/A     ; -1.487              ;
;  clk_50M                         ; -5.060   ; -0.243 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                  ; -105.686 ; -0.243 ; 0.0      ; 0.0     ; -63.988             ;
;  Diviseur_50M_1hz:udiv1hz|clkout ; -3.713   ; 0.000  ; N/A      ; N/A     ; -10.430             ;
;  clk_50M                         ; -101.973 ; -0.243 ; N/A      ; N/A     ; -53.558             ;
+----------------------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; 2.053  ; 2.237  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.608 ; -0.280 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.816  ; 2.065  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.519 ; -0.836 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; 2.474  ; 2.279  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.501 ; -0.818 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; led_Babord       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_Tribord      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_STBY         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_appuis       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out_bip          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; code_fonction[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; code_fonction[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; code_fonction[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; code_fonction[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BP_STBY                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BP_Tribord              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BP_Barbord              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50M                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_Babord       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; led_Tribord      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; led_STBY         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; led_appuis       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; out_bip          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; code_fonction[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; code_fonction[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; code_fonction[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; code_fonction[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_Babord       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; led_Tribord      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; led_STBY         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; led_appuis       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; out_bip          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; code_fonction[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; code_fonction[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; code_fonction[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; code_fonction[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_50M                         ; clk_50M                         ; 1156     ; 0        ; 0        ; 0        ;
; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M                         ; 1        ; 1        ; 0        ; 0        ;
; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 25       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_50M                         ; clk_50M                         ; 1156     ; 0        ; 0        ; 0        ;
; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M                         ; 1        ; 1        ; 0        ; 0        ;
; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 25       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 24 11:00:46 2020
Info: Command: quartus_sta F7 -c F7
Info: qsta_default_script.tcl version: #1
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "usynchro|out_Synchro_led_Babord|combout" is a latch
    Warning: Node "usynchro|out_Synchro_led_Tribord|combout" is a latch
    Warning: Node "usynchro|out_Synchro_led_STBY|combout" is a latch
    Warning: Node "usynchro|out_Synchro_led_appuis|combout" is a latch
    Warning: Node "usynchro|out_Synchro_code_fonction[0]|combout" is a latch
    Warning: Node "usynchro|out_Synchro_code_fonction[1]|combout" is a latch
    Warning: Node "usynchro|out_Synchro_code_fonction[2]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'F7.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk_50M clk_50M
    Info: create_clock -period 1.000 -name Diviseur_50M_1hz:udiv1hz|clkout Diviseur_50M_1hz:udiv1hz|clkout
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.060
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.060      -101.973 clk_50M 
    Info:    -0.808        -3.713 Diviseur_50M_1hz:udiv1hz|clkout 
Info: Worst-case hold slack is 0.085
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.085         0.000 clk_50M 
    Info:     0.433         0.000 Diviseur_50M_1hz:udiv1hz|clkout 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -53.558 clk_50M 
    Info:    -1.487       -10.409 Diviseur_50M_1hz:udiv1hz|clkout 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.652
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.652       -91.183 clk_50M 
    Info:    -0.646        -2.759 Diviseur_50M_1hz:udiv1hz|clkout 
Info: Worst-case hold slack is 0.206
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.206         0.000 clk_50M 
    Info:     0.383         0.000 Diviseur_50M_1hz:udiv1hz|clkout 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -53.558 clk_50M 
    Info:    -1.487       -10.430 Diviseur_50M_1hz:udiv1hz|clkout 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.578
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.578       -24.480 clk_50M 
    Info:     0.228         0.000 Diviseur_50M_1hz:udiv1hz|clkout 
Info: Worst-case hold slack is -0.243
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.243        -0.243 clk_50M 
    Info:     0.166         0.000 Diviseur_50M_1hz:udiv1hz|clkout 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -38.858 clk_50M 
    Info:    -1.000        -7.000 Diviseur_50M_1hz:udiv1hz|clkout 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 241 megabytes
    Info: Processing ended: Tue Nov 24 11:00:50 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


