<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>circt on 杰哥的{运维,编程,调板子}小笔记</title>
    <link>https://jia.je/tags/circt/</link>
    <description>Recent content in circt on 杰哥的{运维,编程,调板子}小笔记</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>en-us</language>
    <lastBuildDate>Tue, 04 Apr 2023 20:33:00 +0800</lastBuildDate><atom:link href="https://jia.je/tags/circt/feed.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>firtool 尝试</title>
      <link>https://jia.je/hardware/2023/04/04/firtool/</link>
      <pubDate>Tue, 04 Apr 2023 20:33:00 +0800</pubDate>
      
      <guid>https://jia.je/hardware/2023/04/04/firtool/</guid>
      <description>背景 Chisel 3.6 很快就要发布了（目前最新版本是 3.6.0-RC2），这个大版本的主要更新内容就是引入了 CIRCT 的 firtool 作为 FIRRTL 到 Verilog 的转换流程：
The primary change in Chisel v3.6.0 is the transition from the Scala FIRRTL Compiler to the new MLIR FIRRTL Compiler. This will have a minimal impact on typical Chisel user APIs but a large impact on custom compiler flows. For more information, please see the ROADMAP. 因此提前测试一下 firtool，看看其和 Scala FIRRTL Compiler 有哪些区别，是否有更好的输出。
使用 firtool 使用 firtool 有两种方法：</description>
    </item>
    
  </channel>
</rss>
