# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 64
attribute \top 1
attribute \src "dut.sv:7.1-53.10"
module \code_hdl_models_parallel_crc
  wire $auto$rtlil.cc:3006:Xor$16
  wire $auto$rtlil.cc:3006:Xor$18
  wire $auto$rtlil.cc:3006:Xor$2
  wire $auto$rtlil.cc:3006:Xor$20
  wire $auto$rtlil.cc:3006:Xor$22
  wire $auto$rtlil.cc:3006:Xor$26
  wire $auto$rtlil.cc:3006:Xor$28
  wire $auto$rtlil.cc:3006:Xor$32
  wire $auto$rtlil.cc:3006:Xor$34
  wire $auto$rtlil.cc:3006:Xor$38
  wire $auto$rtlil.cc:3006:Xor$4
  wire $auto$rtlil.cc:3006:Xor$42
  wire $auto$rtlil.cc:3006:Xor$46
  wire $auto$rtlil.cc:3006:Xor$50
  wire width 16 $procmux$54_Y
  attribute \src "dut.sv:8.1-8.4"
  wire input 1 \clk
  attribute \src "dut.sv:13.1-13.8"
  wire width 16 output 6 \crc_out
  attribute \reg 1
  attribute \src "dut.sv:24.14-24.21"
  wire width 16 \crc_reg
  attribute \src "dut.sv:12.1-12.8"
  wire width 8 input 5 \data_in
  attribute \src "dut.sv:10.1-10.7"
  wire input 3 \enable
  attribute \src "dut.sv:11.1-11.5"
  wire input 4 \init
  attribute \src "dut.sv:25.14-25.22"
  wire width 16 \next_crc
  attribute \src "dut.sv:9.1-9.6"
  wire input 2 \reset
  cell $xor $auto$expression.cpp:401:import_operation$1
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [7]
    connect \B \data_in [0]
    connect \Y $auto$rtlil.cc:3006:Xor$2
  end
  cell $xor $auto$expression.cpp:401:import_operation$11
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [3]
    connect \B \crc_reg [7]
    connect \Y \next_crc [3]
  end
  cell $xor $auto$expression.cpp:401:import_operation$13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [4]
    connect \B \crc_reg [8]
    connect \Y \next_crc [4]
  end
  cell $xor $auto$expression.cpp:401:import_operation$15
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [7]
    connect \B \data_in [5]
    connect \Y $auto$rtlil.cc:3006:Xor$16
  end
  cell $xor $auto$expression.cpp:401:import_operation$17
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3006:Xor$16
    connect \B \data_in [0]
    connect \Y $auto$rtlil.cc:3006:Xor$18
  end
  cell $xor $auto$expression.cpp:401:import_operation$19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3006:Xor$18
    connect \B \crc_reg [4]
    connect \Y $auto$rtlil.cc:3006:Xor$20
  end
  cell $xor $auto$expression.cpp:401:import_operation$21
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3006:Xor$20
    connect \B \crc_reg [9]
    connect \Y $auto$rtlil.cc:3006:Xor$22
  end
  cell $xor $auto$expression.cpp:401:import_operation$23
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3006:Xor$22
    connect \B \crc_reg [11]
    connect \Y \next_crc [5]
  end
  cell $xor $auto$expression.cpp:401:import_operation$25
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [6]
    connect \B \data_in [1]
    connect \Y $auto$rtlil.cc:3006:Xor$26
  end
  cell $xor $auto$expression.cpp:401:import_operation$27
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3006:Xor$26
    connect \B \crc_reg [5]
    connect \Y $auto$rtlil.cc:3006:Xor$28
  end
  cell $xor $auto$expression.cpp:401:import_operation$29
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3006:Xor$28
    connect \B \crc_reg [10]
    connect \Y \next_crc [6]
  end
  cell $xor $auto$expression.cpp:401:import_operation$3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3006:Xor$2
    connect \B \crc_reg [4]
    connect \Y $auto$rtlil.cc:3006:Xor$4
  end
  cell $xor $auto$expression.cpp:401:import_operation$31
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [7]
    connect \B \data_in [2]
    connect \Y $auto$rtlil.cc:3006:Xor$32
  end
  cell $xor $auto$expression.cpp:401:import_operation$33
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3006:Xor$32
    connect \B \crc_reg [6]
    connect \Y $auto$rtlil.cc:3006:Xor$34
  end
  cell $xor $auto$expression.cpp:401:import_operation$35
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3006:Xor$34
    connect \B \crc_reg [11]
    connect \Y \next_crc [7]
  end
  cell $xor $auto$expression.cpp:401:import_operation$37
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [3]
    connect \B \crc_reg [0]
    connect \Y $auto$rtlil.cc:3006:Xor$38
  end
  cell $xor $auto$expression.cpp:401:import_operation$39
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3006:Xor$38
    connect \B \crc_reg [7]
    connect \Y \next_crc [8]
  end
  cell $xor $auto$expression.cpp:401:import_operation$41
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [4]
    connect \B \crc_reg [1]
    connect \Y $auto$rtlil.cc:3006:Xor$42
  end
  cell $xor $auto$expression.cpp:401:import_operation$43
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3006:Xor$42
    connect \B \crc_reg [8]
    connect \Y \next_crc [9]
  end
  cell $xor $auto$expression.cpp:401:import_operation$45
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [5]
    connect \B \crc_reg [2]
    connect \Y $auto$rtlil.cc:3006:Xor$46
  end
  cell $xor $auto$expression.cpp:401:import_operation$47
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3006:Xor$46
    connect \B \crc_reg [9]
    connect \Y \next_crc [10]
  end
  cell $xor $auto$expression.cpp:401:import_operation$49
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [6]
    connect \B \crc_reg [3]
    connect \Y $auto$rtlil.cc:3006:Xor$50
  end
  cell $xor $auto$expression.cpp:401:import_operation$5
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3006:Xor$4
    connect \B \crc_reg [11]
    connect \Y \next_crc [0]
  end
  cell $xor $auto$expression.cpp:401:import_operation$51
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3006:Xor$50
    connect \B \crc_reg [10]
    connect \Y \next_crc [11]
  end
  cell $xor $auto$expression.cpp:401:import_operation$7
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [1]
    connect \B \crc_reg [5]
    connect \Y \next_crc [1]
  end
  cell $xor $auto$expression.cpp:401:import_operation$9
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \data_in [2]
    connect \B \crc_reg [6]
    connect \Y \next_crc [2]
  end
  attribute \always_ff 1
  attribute \src "dut.sv:29.1-38.4"
  cell $sdffe $auto$ff.cc:266:slice$63
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \SRST_POLARITY 1
    parameter \SRST_VALUE 16'1111111111111111
    parameter \WIDTH 16
    connect \CLK \clk
    connect \D $procmux$54_Y
    connect \EN \enable
    connect \Q \crc_reg
    connect \SRST \reset
  end
  attribute \full_case 1
  attribute \src "dut.sv:33.3-37.6"
  cell $mux $procmux$54
    parameter \WIDTH 16
    connect \A \next_crc
    connect \B 16'1111111111111111
    connect \S \init
    connect \Y $procmux$54_Y
  end
  connect \crc_out \crc_reg
end
