!_TAG_FILE_FORMAT	2	/extended format; --format=1 will not append ;" to lines/
!_TAG_FILE_SORTED	1	/0=unsorted, 1=sorted, 2=foldcase/
!_TAG_PROGRAM_AUTHOR	Darren Hiebert	/dhiebert@users.sourceforge.net/
!_TAG_PROGRAM_NAME	Exuberant Ctags	//
!_TAG_PROGRAM_URL	http://ctags.sourceforge.net	/official site/
!_TAG_PROGRAM_VERSION	5.9~svn20110310	//
BASECAM_POWER	mx31moboard-marxbot.c	147;"	d	file:
BASECAM_RST_B	mx31moboard-marxbot.c	149;"	d	file:
CAM_CHOICE	mx31moboard-marxbot.c	150;"	d	file:
CAM_POWER	mx31moboard-smartbot.c	59;"	d	file:
CAM_RST_B	mx31moboard-smartbot.c	60;"	d	file:
DSPICS_RST_B	mx31moboard-marxbot.c	122;"	d	file:
DSPIC_RST_B	mx31moboard-smartbot.c	153;"	d	file:
EPITCMPR	epit.c	24;"	d	file:
EPITCNR	epit.c	25;"	d	file:
EPITCR	epit.c	21;"	d	file:
EPITCR_CLKSRC_OFF	epit.c	42;"	d	file:
EPITCR_CLKSRC_PERIPHERAL	epit.c	43;"	d	file:
EPITCR_CLKSRC_REF_HIGH	epit.c	44;"	d	file:
EPITCR_CLKSRC_REF_LOW	epit.c	45;"	d	file:
EPITCR_DBGEN	epit.c	34;"	d	file:
EPITCR_EN	epit.c	27;"	d	file:
EPITCR_ENMOD	epit.c	28;"	d	file:
EPITCR_IOVW	epit.c	33;"	d	file:
EPITCR_OCIEN	epit.c	29;"	d	file:
EPITCR_OM_CLEAR	epit.c	40;"	d	file:
EPITCR_OM_DISCON	epit.c	38;"	d	file:
EPITCR_OM_SET	epit.c	41;"	d	file:
EPITCR_OM_TOGGLE	epit.c	39;"	d	file:
EPITCR_PRESC	epit.c	31;"	d	file:
EPITCR_RES	epit.c	36;"	d	file:
EPITCR_RLD	epit.c	30;"	d	file:
EPITCR_STOPEN	epit.c	37;"	d	file:
EPITCR_SWR	epit.c	32;"	d	file:
EPITCR_WAITEN	epit.c	35;"	d	file:
EPITLR	epit.c	23;"	d	file:
EPITSR	epit.c	22;"	d	file:
EPITSR_OCIF	epit.c	47;"	d	file:
EpitDriver	epit.c	/^static struct platform_driver EpitDriver = {$/;"	v	typeref:struct:platform_driver	file:
IMX_CHIP_REVISION_1_0	mxc.h	46;"	d
IMX_CHIP_REVISION_1_1	mxc.h	47;"	d
IMX_CHIP_REVISION_1_2	mxc.h	48;"	d
IMX_CHIP_REVISION_1_3	mxc.h	49;"	d
IMX_CHIP_REVISION_1_4	mxc.h	50;"	d
IMX_CHIP_REVISION_1_5	mxc.h	51;"	d
IMX_CHIP_REVISION_2_0	mxc.h	52;"	d
IMX_CHIP_REVISION_2_1	mxc.h	53;"	d
IMX_CHIP_REVISION_2_2	mxc.h	54;"	d
IMX_CHIP_REVISION_2_3	mxc.h	55;"	d
IMX_CHIP_REVISION_3_0	mxc.h	56;"	d
IMX_CHIP_REVISION_3_1	mxc.h	57;"	d
IMX_CHIP_REVISION_3_2	mxc.h	58;"	d
IMX_CHIP_REVISION_3_3	mxc.h	59;"	d
IMX_CHIP_REVISION_UNKNOWN	mxc.h	60;"	d
IMX_DDR_TYPE_DDR3	mxc.h	62;"	d
IMX_DDR_TYPE_LPDDR2	mxc.h	63;"	d
IMX_DDR_TYPE_LPDDR3	mxc.h	64;"	d
IMX_GPIO_NR	hardware.h	130;"	d
IMX_IO_ADDRESS	hardware.h	107;"	d
IMX_IO_P2V	hardware.h	101;"	d
IMX_IO_P2V_MODULE	hardware.h	31;"	d
LCD_VCC_EN_GPIO	mx31lilly-db.c	187;"	d	file:
MMC_PAD_CFG	mx31lilly-db.c	103;"	d	file:
MMC_PAD_CFG	mx31lite-db.c	79;"	d	file:
MX1_AIPI1_BASE_ADDR	mx1.h	42;"	d
MX1_AIPI2_BASE_ADDR	mx1.h	52;"	d
MX1_ASP_BASE_ADDR	mx1.h	57;"	d
MX1_AVIC_BASE_ADDR	mx1.h	73;"	d
MX1_BTA_BASE_ADDR	mx1.h	58;"	d
MX1_BTSYS_INT	mx1.h	128;"	d
MX1_BTTIM_INT	mx1.h	129;"	d
MX1_BTWUI_INT	mx1.h	130;"	d
MX1_CCM_BASE_ADDR	mx1.h	63;"	d
MX1_COMP_INT	mx1.h	86;"	d
MX1_CS0_PHYS	mx1.h	21;"	d
MX1_CS0_SIZE	mx1.h	22;"	d
MX1_CS1_PHYS	mx1.h	24;"	d
MX1_CS1_SIZE	mx1.h	25;"	d
MX1_CS2_PHYS	mx1.h	27;"	d
MX1_CS2_SIZE	mx1.h	28;"	d
MX1_CS3_PHYS	mx1.h	30;"	d
MX1_CS3_SIZE	mx1.h	31;"	d
MX1_CS4_PHYS	mx1.h	33;"	d
MX1_CS4_SIZE	mx1.h	34;"	d
MX1_CS5_PHYS	mx1.h	36;"	d
MX1_CS5_SIZE	mx1.h	37;"	d
MX1_CSI_BASE_ADDR	mx1.h	74;"	d
MX1_CSPI1_BASE_ADDR	mx1.h	55;"	d
MX1_CSPI2_BASE_ADDR	mx1.h	61;"	d
MX1_DMA_BASE_ADDR	mx1.h	51;"	d
MX1_DMA_ERR	mx1.h	133;"	d
MX1_DMA_INT	mx1.h	134;"	d
MX1_DMA_REQ_ASP_ADC	mx1.h	156;"	d
MX1_DMA_REQ_ASP_DAC	mx1.h	155;"	d
MX1_DMA_REQ_CSI_R	mx1.h	144;"	d
MX1_DMA_REQ_CSI_STAT	mx1.h	143;"	d
MX1_DMA_REQ_DSPA_DCT_DIN	mx1.h	147;"	d
MX1_DMA_REQ_DSPA_DCT_DOUT	mx1.h	146;"	d
MX1_DMA_REQ_DSPA_MAC	mx1.h	148;"	d
MX1_DMA_REQ_EXT	mx1.h	149;"	d
MX1_DMA_REQ_MSHC	mx1.h	145;"	d
MX1_DMA_REQ_SDHC	mx1.h	150;"	d
MX1_DMA_REQ_SPI1_R	mx1.h	151;"	d
MX1_DMA_REQ_SPI1_T	mx1.h	152;"	d
MX1_DMA_REQ_SPI2_R	mx1.h	158;"	d
MX1_DMA_REQ_SPI2_T	mx1.h	159;"	d
MX1_DMA_REQ_SSI2_R	mx1.h	142;"	d
MX1_DMA_REQ_SSI2_T	mx1.h	141;"	d
MX1_DMA_REQ_SSI_R	mx1.h	154;"	d
MX1_DMA_REQ_SSI_T	mx1.h	153;"	d
MX1_DMA_REQ_UART1_R	mx1.h	163;"	d
MX1_DMA_REQ_UART1_T	mx1.h	162;"	d
MX1_DMA_REQ_UART2_R	mx1.h	161;"	d
MX1_DMA_REQ_UART2_T	mx1.h	160;"	d
MX1_DMA_REQ_UART3_R	mx1.h	140;"	d
MX1_DMA_REQ_UART3_T	mx1.h	139;"	d
MX1_DMA_REQ_USP_EP	mx1.h	157;"	d
MX1_DSPA_INT	mx1.h	85;"	d
MX1_DSPA_MAC_INT	mx1.h	84;"	d
MX1_EIM_BASE_ADDR	mx1.h	70;"	d
MX1_GPIO1_BASE_ADDR	mx1.h	66;"	d
MX1_GPIO2_BASE_ADDR	mx1.h	67;"	d
MX1_GPIO3_BASE_ADDR	mx1.h	68;"	d
MX1_GPIO4_BASE_ADDR	mx1.h	69;"	d
MX1_GPIO_BASE_ADDR	mx1.h	65;"	d
MX1_GPIO_INT_PORTA	mx1.h	88;"	d
MX1_GPIO_INT_PORTB	mx1.h	89;"	d
MX1_GPIO_INT_PORTC	mx1.h	90;"	d
MX1_GPIO_INT_PORTD	mx1.h	135;"	d
MX1_I2C_BASE_ADDR	mx1.h	59;"	d
MX1_INT_CSI	mx1.h	83;"	d
MX1_INT_CSPI1	mx1.h	115;"	d
MX1_INT_CSPI2	mx1.h	114;"	d
MX1_INT_I2C	mx1.h	113;"	d
MX1_INT_LCDC	mx1.h	91;"	d
MX1_INT_SOFTINT	mx1.h	82;"	d
MX1_INT_UART1DTR	mx1.h	104;"	d
MX1_INT_UART1PFERR	mx1.h	102;"	d
MX1_INT_UART1RTS	mx1.h	103;"	d
MX1_INT_UART1RX	mx1.h	107;"	d
MX1_INT_UART1TX	mx1.h	106;"	d
MX1_INT_UART1UARTC	mx1.h	105;"	d
MX1_INT_UART2DTR	mx1.h	98;"	d
MX1_INT_UART2PFERR	mx1.h	96;"	d
MX1_INT_UART2RTS	mx1.h	97;"	d
MX1_INT_UART2RX	mx1.h	101;"	d
MX1_INT_UART2TX	mx1.h	100;"	d
MX1_INT_UART2UARTC	mx1.h	99;"	d
MX1_INT_USBD0	mx1.h	121;"	d
MX1_INT_USBD1	mx1.h	122;"	d
MX1_INT_USBD2	mx1.h	123;"	d
MX1_INT_USBD3	mx1.h	124;"	d
MX1_INT_USBD4	mx1.h	125;"	d
MX1_INT_USBD5	mx1.h	126;"	d
MX1_INT_USBD6	mx1.h	127;"	d
MX1_IO_ADDRESS	mx1.h	78;"	d
MX1_IO_BASE_ADDR	mx1.h	18;"	d
MX1_IO_P2V	mx1.h	77;"	d
MX1_IO_SIZE	mx1.h	19;"	d
MX1_LCDC_BASE_ADDR	mx1.h	47;"	d
MX1_MMA_BASE_ADDR	mx1.h	72;"	d
MX1_MMC_BASE_ADDR	mx1.h	56;"	d
MX1_MSHC_BASE_ADDR	mx1.h	62;"	d
MX1_MSHC_XINT	mx1.h	87;"	d
MX1_PEN_DATA_INT	mx1.h	110;"	d
MX1_PWM_BASE_ADDR	mx1.h	50;"	d
MX1_PWM_INT	mx1.h	111;"	d
MX1_RTC_BASE_ADDR	mx1.h	46;"	d
MX1_RTC_INT	mx1.h	94;"	d
MX1_RTC_SAMINT	mx1.h	95;"	d
MX1_SCM_BASE_ADDR	mx1.h	64;"	d
MX1_SDHC_INT	mx1.h	112;"	d
MX1_SDRAMC_BASE_ADDR	mx1.h	71;"	d
MX1_SIM_BASE_ADDR	mx1.h	53;"	d
MX1_SIM_DATA_INT	mx1.h	93;"	d
MX1_SIM_INT	mx1.h	92;"	d
MX1_SSI_BASE_ADDR	mx1.h	60;"	d
MX1_SSI_RX_ERR_INT	mx1.h	119;"	d
MX1_SSI_RX_INT	mx1.h	118;"	d
MX1_SSI_TX_ERR_INT	mx1.h	117;"	d
MX1_SSI_TX_INT	mx1.h	116;"	d
MX1_TIM1_BASE_ADDR	mx1.h	44;"	d
MX1_TIM1_INT	mx1.h	132;"	d
MX1_TIM2_BASE_ADDR	mx1.h	45;"	d
MX1_TIM2_INT	mx1.h	131;"	d
MX1_TOUCH_INT	mx1.h	120;"	d
MX1_UART1_BASE_ADDR	mx1.h	48;"	d
MX1_UART2_BASE_ADDR	mx1.h	49;"	d
MX1_USBD_BASE_ADDR	mx1.h	54;"	d
MX1_VOICE_ADC_INT	mx1.h	109;"	d
MX1_VOICE_DAC_INT	mx1.h	108;"	d
MX1_WDT_BASE_ADDR	mx1.h	43;"	d
MX1_WDT_INT	mx1.h	136;"	d
MX21_AIPI_BASE_ADDR	mx21.h	28;"	d
MX21_AIPI_SIZE	mx21.h	29;"	d
MX21_AUDMUX_BASE_ADDR	mx21.h	57;"	d
MX21_AVIC_BASE_ADDR	mx21.h	69;"	d
MX21_CCM_BASE_ADDR	mx21.h	64;"	d
MX21_CS0_BASE_ADDR	mx21.h	79;"	d
MX21_CS1_BASE_ADDR	mx21.h	80;"	d
MX21_CS2_BASE_ADDR	mx21.h	81;"	d
MX21_CS3_BASE_ADDR	mx21.h	82;"	d
MX21_CS4_BASE_ADDR	mx21.h	83;"	d
MX21_CS5_BASE_ADDR	mx21.h	85;"	d
MX21_CSD1_BASE_ADDR	mx21.h	77;"	d
MX21_CSI_BASE_ADDR	mx21.h	73;"	d
MX21_CSPI1_BASE_ADDR	mx21.h	43;"	d
MX21_CSPI2_BASE_ADDR	mx21.h	44;"	d
MX21_CSPI3_BASE_ADDR	mx21.h	58;"	d
MX21_DMA_BASE_ADDR	mx21.h	30;"	d
MX21_DMA_REQ_BMI_RX	mx21.h	185;"	d
MX21_DMA_REQ_BMI_TX	mx21.h	184;"	d
MX21_DMA_REQ_CSI_RX	mx21.h	187;"	d
MX21_DMA_REQ_CSI_STAT	mx21.h	186;"	d
MX21_DMA_REQ_CSPI1_RX	mx21.h	174;"	d
MX21_DMA_REQ_CSPI1_TX	mx21.h	175;"	d
MX21_DMA_REQ_CSPI2_RX	mx21.h	172;"	d
MX21_DMA_REQ_CSPI2_TX	mx21.h	173;"	d
MX21_DMA_REQ_CSPI3_RX	mx21.h	158;"	d
MX21_DMA_REQ_CSPI3_TX	mx21.h	159;"	d
MX21_DMA_REQ_EXT	mx21.h	160;"	d
MX21_DMA_REQ_FIRI_RX	mx21.h	161;"	d
MX21_DMA_REQ_SDHC1	mx21.h	163;"	d
MX21_DMA_REQ_SDHC2	mx21.h	162;"	d
MX21_DMA_REQ_SSI1_RX0	mx21.h	168;"	d
MX21_DMA_REQ_SSI1_RX1	mx21.h	170;"	d
MX21_DMA_REQ_SSI1_TX0	mx21.h	169;"	d
MX21_DMA_REQ_SSI1_TX1	mx21.h	171;"	d
MX21_DMA_REQ_SSI2_RX0	mx21.h	164;"	d
MX21_DMA_REQ_SSI2_RX1	mx21.h	166;"	d
MX21_DMA_REQ_SSI2_TX0	mx21.h	165;"	d
MX21_DMA_REQ_SSI2_TX1	mx21.h	167;"	d
MX21_DMA_REQ_UART1_RX	mx21.h	182;"	d
MX21_DMA_REQ_UART1_TX	mx21.h	183;"	d
MX21_DMA_REQ_UART2_RX	mx21.h	180;"	d
MX21_DMA_REQ_UART2_TX	mx21.h	181;"	d
MX21_DMA_REQ_UART3_RX	mx21.h	178;"	d
MX21_DMA_REQ_UART3_TX	mx21.h	179;"	d
MX21_DMA_REQ_UART4_RX	mx21.h	176;"	d
MX21_DMA_REQ_UART4_TX	mx21.h	177;"	d
MX21_EIM_BASE_ADDR	mx21.h	92;"	d
MX21_EMMA_PP_BASE_ADDR	mx21.h	62;"	d
MX21_EMMA_PRP_BASE_ADDR	mx21.h	63;"	d
MX21_GPIO1_BASE_ADDR	mx21.h	51;"	d
MX21_GPIO2_BASE_ADDR	mx21.h	52;"	d
MX21_GPIO3_BASE_ADDR	mx21.h	53;"	d
MX21_GPIO4_BASE_ADDR	mx21.h	54;"	d
MX21_GPIO5_BASE_ADDR	mx21.h	55;"	d
MX21_GPIO6_BASE_ADDR	mx21.h	56;"	d
MX21_GPIO_BASE_ADDR	mx21.h	50;"	d
MX21_GPT1_BASE_ADDR	mx21.h	32;"	d
MX21_GPT2_BASE_ADDR	mx21.h	33;"	d
MX21_GPT3_BASE_ADDR	mx21.h	34;"	d
MX21_I2C_BASE_ADDR	mx21.h	47;"	d
MX21_INT_BMI	mx21.h	126;"	d
MX21_INT_CSI	mx21.h	127;"	d
MX21_INT_CSPI1	mx21.h	112;"	d
MX21_INT_CSPI2	mx21.h	111;"	d
MX21_INT_CSPI3	mx21.h	103;"	d
MX21_INT_DMACH0	mx21.h	128;"	d
MX21_INT_DMACH1	mx21.h	129;"	d
MX21_INT_DMACH10	mx21.h	138;"	d
MX21_INT_DMACH11	mx21.h	139;"	d
MX21_INT_DMACH12	mx21.h	140;"	d
MX21_INT_DMACH13	mx21.h	141;"	d
MX21_INT_DMACH14	mx21.h	142;"	d
MX21_INT_DMACH15	mx21.h	143;"	d
MX21_INT_DMACH2	mx21.h	130;"	d
MX21_INT_DMACH3	mx21.h	131;"	d
MX21_INT_DMACH4	mx21.h	132;"	d
MX21_INT_DMACH5	mx21.h	133;"	d
MX21_INT_DMACH6	mx21.h	134;"	d
MX21_INT_DMACH7	mx21.h	135;"	d
MX21_INT_DMACH8	mx21.h	136;"	d
MX21_INT_DMACH9	mx21.h	137;"	d
MX21_INT_EMMADEC	mx21.h	145;"	d
MX21_INT_EMMAENC	mx21.h	144;"	d
MX21_INT_EMMAPP	mx21.h	147;"	d
MX21_INT_EMMAPRP	mx21.h	146;"	d
MX21_INT_FIRI	mx21.h	105;"	d
MX21_INT_GPIO	mx21.h	104;"	d
MX21_INT_GPT1	mx21.h	122;"	d
MX21_INT_GPT2	mx21.h	121;"	d
MX21_INT_GPT3	mx21.h	120;"	d
MX21_INT_I2C	mx21.h	108;"	d
MX21_INT_KPP	mx21.h	117;"	d
MX21_INT_LCDC	mx21.h	155;"	d
MX21_INT_NFC	mx21.h	125;"	d
MX21_INT_PCMCIA	mx21.h	124;"	d
MX21_INT_PWM	mx21.h	119;"	d
MX21_INT_RTC	mx21.h	118;"	d
MX21_INT_SDHC1	mx21.h	107;"	d
MX21_INT_SDHC2	mx21.h	106;"	d
MX21_INT_SLCDC	mx21.h	154;"	d
MX21_INT_SSI1	mx21.h	110;"	d
MX21_INT_SSI2	mx21.h	109;"	d
MX21_INT_UART1	mx21.h	116;"	d
MX21_INT_UART2	mx21.h	115;"	d
MX21_INT_UART3	mx21.h	114;"	d
MX21_INT_UART4	mx21.h	113;"	d
MX21_INT_USBCTRL	mx21.h	153;"	d
MX21_INT_USBDMA	mx21.h	149;"	d
MX21_INT_USBFUNC	mx21.h	151;"	d
MX21_INT_USBHOST	mx21.h	150;"	d
MX21_INT_USBMNP	mx21.h	152;"	d
MX21_INT_USBWKUP	mx21.h	148;"	d
MX21_INT_WDOG	mx21.h	123;"	d
MX21_IO_ADDRESS	mx21.h	99;"	d
MX21_IO_P2V	mx21.h	98;"	d
MX21_IRAM_BASE_ADDR	mx21.h	96;"	d
MX21_JAM_BASE_ADDR	mx21.h	66;"	d
MX21_KPP_BASE_ADDR	mx21.h	37;"	d
MX21_LCDC_BASE_ADDR	mx21.h	59;"	d
MX21_MAX_BASE_ADDR	mx21.h	67;"	d
MX21_NFC_BASE_ADDR	mx21.h	94;"	d
MX21_OWIRE_BASE_ADDR	mx21.h	38;"	d
MX21_PCMCIA_CTL_BASE_ADDR	mx21.h	93;"	d
MX21_PCMCIA_MEM_BASE_ADDR	mx21.h	84;"	d
MX21_PWM_BASE_ADDR	mx21.h	35;"	d
MX21_RTC_BASE_ADDR	mx21.h	36;"	d
MX21_SAHB1_BASE_ADDR	mx21.h	71;"	d
MX21_SAHB1_SIZE	mx21.h	72;"	d
MX21_SDHC1_BASE_ADDR	mx21.h	48;"	d
MX21_SDHC2_BASE_ADDR	mx21.h	49;"	d
MX21_SDRAMC_BASE_ADDR	mx21.h	91;"	d
MX21_SDRAM_BASE_ADDR	mx21.h	76;"	d
MX21_SLCDC_BASE_ADDR	mx21.h	60;"	d
MX21_SSI1_BASE_ADDR	mx21.h	45;"	d
MX21_SSI2_BASE_ADDR	mx21.h	46;"	d
MX21_SYSCTRL_BASE_ADDR	mx21.h	65;"	d
MX21_UART1_BASE_ADDR	mx21.h	39;"	d
MX21_UART2_BASE_ADDR	mx21.h	40;"	d
MX21_UART3_BASE_ADDR	mx21.h	41;"	d
MX21_UART4_BASE_ADDR	mx21.h	42;"	d
MX21_USBOTG_BASE_ADDR	mx21.h	61;"	d
MX21_WDOG_BASE_ADDR	mx21.h	31;"	d
MX21_X_MEMC_BASE_ADDR	mx21.h	88;"	d
MX21_X_MEMC_SIZE	mx21.h	89;"	d
MX27_AIPI_BASE_ADDR	mx27.h	27;"	d
MX27_AIPI_SIZE	mx27.h	28;"	d
MX27_ATA_BASE_ADDR	mx27.h	95;"	d
MX27_AUDMUX_BASE_ADDR	mx27.h	56;"	d
MX27_AVIC_BASE_ADDR	mx27.h	87;"	d
MX27_CCM_BASE_ADDR	mx27.h	76;"	d
MX27_CS0_BASE_ADDR	mx27.h	101;"	d
MX27_CS1_BASE_ADDR	mx27.h	102;"	d
MX27_CS2_BASE_ADDR	mx27.h	103;"	d
MX27_CS3_BASE_ADDR	mx27.h	104;"	d
MX27_CS4_BASE_ADDR	mx27.h	105;"	d
MX27_CS5_BASE_ADDR	mx27.h	106;"	d
MX27_CSD1_BASE_ADDR	mx27.h	99;"	d
MX27_CSI_BASE_ADDR	mx27.h	94;"	d
MX27_CSPI1_BASE_ADDR	mx27.h	42;"	d
MX27_CSPI2_BASE_ADDR	mx27.h	43;"	d
MX27_CSPI3_BASE_ADDR	mx27.h	57;"	d
MX27_DMA_BASE_ADDR	mx27.h	29;"	d
MX27_DMA_REQ_ATA_RCV	mx27.h	224;"	d
MX27_DMA_REQ_ATA_TX	mx27.h	223;"	d
MX27_DMA_REQ_CSI_RX	mx27.h	226;"	d
MX27_DMA_REQ_CSI_STAT	mx27.h	225;"	d
MX27_DMA_REQ_CSPI1_RX	mx27.h	213;"	d
MX27_DMA_REQ_CSPI1_TX	mx27.h	214;"	d
MX27_DMA_REQ_CSPI2_RX	mx27.h	211;"	d
MX27_DMA_REQ_CSPI2_TX	mx27.h	212;"	d
MX27_DMA_REQ_CSPI3_RX	mx27.h	197;"	d
MX27_DMA_REQ_CSPI3_TX	mx27.h	198;"	d
MX27_DMA_REQ_EXT	mx27.h	199;"	d
MX27_DMA_REQ_MSHC	mx27.h	200;"	d
MX27_DMA_REQ_NFC	mx27.h	232;"	d
MX27_DMA_REQ_SDHC1	mx27.h	202;"	d
MX27_DMA_REQ_SDHC2	mx27.h	201;"	d
MX27_DMA_REQ_SDHC3	mx27.h	231;"	d
MX27_DMA_REQ_SSI1_RX0	mx27.h	207;"	d
MX27_DMA_REQ_SSI1_RX1	mx27.h	209;"	d
MX27_DMA_REQ_SSI1_TX0	mx27.h	208;"	d
MX27_DMA_REQ_SSI1_TX1	mx27.h	210;"	d
MX27_DMA_REQ_SSI2_RX0	mx27.h	203;"	d
MX27_DMA_REQ_SSI2_RX1	mx27.h	205;"	d
MX27_DMA_REQ_SSI2_TX0	mx27.h	204;"	d
MX27_DMA_REQ_SSI2_TX1	mx27.h	206;"	d
MX27_DMA_REQ_UART1_RX	mx27.h	221;"	d
MX27_DMA_REQ_UART1_TX	mx27.h	222;"	d
MX27_DMA_REQ_UART2_RX	mx27.h	219;"	d
MX27_DMA_REQ_UART2_TX	mx27.h	220;"	d
MX27_DMA_REQ_UART3_RX	mx27.h	217;"	d
MX27_DMA_REQ_UART3_TX	mx27.h	218;"	d
MX27_DMA_REQ_UART4_RX	mx27.h	215;"	d
MX27_DMA_REQ_UART4_TX	mx27.h	216;"	d
MX27_DMA_REQ_UART5_RX	mx27.h	228;"	d
MX27_DMA_REQ_UART5_TX	mx27.h	227;"	d
MX27_DMA_REQ_UART6_RX	mx27.h	230;"	d
MX27_DMA_REQ_UART6_TX	mx27.h	229;"	d
MX27_EMMAPP_BASE_ADDR	mx27.h	74;"	d
MX27_EMMAPRP_BASE_ADDR	mx27.h	75;"	d
MX27_ETB_BASE_ADDR	mx27.h	82;"	d
MX27_ETB_RAM_BASE_ADDR	mx27.h	83;"	d
MX27_FEC_BASE_ADDR	mx27.h	80;"	d
MX27_GPIO1_BASE_ADDR	mx27.h	50;"	d
MX27_GPIO2_BASE_ADDR	mx27.h	51;"	d
MX27_GPIO3_BASE_ADDR	mx27.h	52;"	d
MX27_GPIO4_BASE_ADDR	mx27.h	53;"	d
MX27_GPIO5_BASE_ADDR	mx27.h	54;"	d
MX27_GPIO6_BASE_ADDR	mx27.h	55;"	d
MX27_GPIO_BASE_ADDR	mx27.h	49;"	d
MX27_GPT1_BASE_ADDR	mx27.h	31;"	d
MX27_GPT2_BASE_ADDR	mx27.h	32;"	d
MX27_GPT3_BASE_ADDR	mx27.h	33;"	d
MX27_GPT4_BASE_ADDR	mx27.h	59;"	d
MX27_GPT5_BASE_ADDR	mx27.h	60;"	d
MX27_GPT6_BASE_ADDR	mx27.h	65;"	d
MX27_I2C1_BASE_ADDR	mx27.h	46;"	d
MX27_I2C2_BASE_ADDR	mx27.h	63;"	d
MX27_IIM_BASE_ADDR	mx27.h	78;"	d
MX27_INT_ATA	mx27.h	161;"	d
MX27_INT_CCM	mx27.h	194;"	d
MX27_INT_CSI	mx27.h	162;"	d
MX27_INT_CSPI1	mx27.h	147;"	d
MX27_INT_CSPI2	mx27.h	146;"	d
MX27_INT_CSPI3	mx27.h	137;"	d
MX27_INT_DMACH0	mx27.h	163;"	d
MX27_INT_DMACH1	mx27.h	164;"	d
MX27_INT_DMACH10	mx27.h	173;"	d
MX27_INT_DMACH11	mx27.h	174;"	d
MX27_INT_DMACH12	mx27.h	175;"	d
MX27_INT_DMACH13	mx27.h	176;"	d
MX27_INT_DMACH14	mx27.h	177;"	d
MX27_INT_DMACH15	mx27.h	178;"	d
MX27_INT_DMACH2	mx27.h	165;"	d
MX27_INT_DMACH3	mx27.h	166;"	d
MX27_INT_DMACH4	mx27.h	167;"	d
MX27_INT_DMACH5	mx27.h	168;"	d
MX27_INT_DMACH6	mx27.h	169;"	d
MX27_INT_DMACH7	mx27.h	170;"	d
MX27_INT_DMACH8	mx27.h	171;"	d
MX27_INT_DMACH9	mx27.h	172;"	d
MX27_INT_EMMAPP	mx27.h	183;"	d
MX27_INT_EMMAPRP	mx27.h	182;"	d
MX27_INT_FEC	mx27.h	181;"	d
MX27_INT_GPIO	mx27.h	139;"	d
MX27_INT_GPT1	mx27.h	157;"	d
MX27_INT_GPT2	mx27.h	156;"	d
MX27_INT_GPT3	mx27.h	155;"	d
MX27_INT_GPT4	mx27.h	135;"	d
MX27_INT_GPT5	mx27.h	134;"	d
MX27_INT_GPT6	mx27.h	133;"	d
MX27_INT_I2C1	mx27.h	143;"	d
MX27_INT_I2C2	mx27.h	132;"	d
MX27_INT_IIM	mx27.h	193;"	d
MX27_INT_KPP	mx27.h	152;"	d
MX27_INT_LCDC	mx27.h	192;"	d
MX27_INT_MSHC	mx27.h	138;"	d
MX27_INT_NFC	mx27.h	160;"	d
MX27_INT_PCMCIA	mx27.h	159;"	d
MX27_INT_PWM	mx27.h	154;"	d
MX27_INT_RTC	mx27.h	153;"	d
MX27_INT_RTIC	mx27.h	136;"	d
MX27_INT_SAHARA	mx27.h	190;"	d
MX27_INT_SCC_SCM	mx27.h	189;"	d
MX27_INT_SCC_SMN	mx27.h	188;"	d
MX27_INT_SDHC1	mx27.h	142;"	d
MX27_INT_SDHC2	mx27.h	141;"	d
MX27_INT_SDHC3	mx27.h	140;"	d
MX27_INT_SLCDC	mx27.h	191;"	d
MX27_INT_SSI1	mx27.h	145;"	d
MX27_INT_SSI2	mx27.h	144;"	d
MX27_INT_UART1	mx27.h	151;"	d
MX27_INT_UART2	mx27.h	150;"	d
MX27_INT_UART3	mx27.h	149;"	d
MX27_INT_UART4	mx27.h	148;"	d
MX27_INT_UART5	mx27.h	180;"	d
MX27_INT_UART6	mx27.h	179;"	d
MX27_INT_USB_HS1	mx27.h	185;"	d
MX27_INT_USB_HS2	mx27.h	186;"	d
MX27_INT_USB_OTG	mx27.h	187;"	d
MX27_INT_VPU	mx27.h	184;"	d
MX27_INT_WDOG	mx27.h	158;"	d
MX27_IO_ADDRESS	mx27.h	128;"	d
MX27_IO_P2V	mx27.h	127;"	d
MX27_IRAM_BASE_ADDR	mx27.h	125;"	d
MX27_JAM_BASE_ADDR	mx27.h	84;"	d
MX27_KPP_BASE_ADDR	mx27.h	36;"	d
MX27_LCDC_BASE_ADDR	mx27.h	66;"	d
MX27_M3IF_BASE_ADDR	mx27.h	114;"	d
MX27_MAX_BASE_ADDR	mx27.h	85;"	d
MX27_MSHC_BASE_ADDR	mx27.h	58;"	d
MX27_NFC_BASE_ADDR	mx27.h	111;"	d
MX27_OWIRE_BASE_ADDR	mx27.h	37;"	d
MX27_PCMCIA_CTL_BASE_ADDR	mx27.h	115;"	d
MX27_PCMCIA_MEM_BASE_ADDR	mx27.h	122;"	d
MX27_PWM_BASE_ADDR	mx27.h	34;"	d
MX27_ROMP_BASE_ADDR	mx27.h	90;"	d
MX27_RTC_BASE_ADDR	mx27.h	35;"	d
MX27_RTIC_BASE_ADDR	mx27.h	79;"	d
MX27_SAHARA_BASE_ADDR	mx27.h	73;"	d
MX27_SAHB1_BASE_ADDR	mx27.h	92;"	d
MX27_SAHB1_SIZE	mx27.h	93;"	d
MX27_SCC_BASE_ADDR	mx27.h	81;"	d
MX27_SDHC1_BASE_ADDR	mx27.h	47;"	d
MX27_SDHC2_BASE_ADDR	mx27.h	48;"	d
MX27_SDHC3_BASE_ADDR	mx27.h	64;"	d
MX27_SDRAMC_BASE_ADDR	mx27.h	112;"	d
MX27_SDRAM_BASE_ADDR	mx27.h	98;"	d
MX27_SLCDC_BASE_ADDR	mx27.h	67;"	d
MX27_SSI1_BASE_ADDR	mx27.h	44;"	d
MX27_SSI2_BASE_ADDR	mx27.h	45;"	d
MX27_SYSCTRL_BASE_ADDR	mx27.h	77;"	d
MX27_UART1_BASE_ADDR	mx27.h	38;"	d
MX27_UART2_BASE_ADDR	mx27.h	39;"	d
MX27_UART3_BASE_ADDR	mx27.h	40;"	d
MX27_UART4_BASE_ADDR	mx27.h	41;"	d
MX27_UART5_BASE_ADDR	mx27.h	61;"	d
MX27_UART6_BASE_ADDR	mx27.h	62;"	d
MX27_USB_BASE_ADDR	mx27.h	69;"	d
MX27_USB_HS1_BASE_ADDR	mx27.h	71;"	d
MX27_USB_HS2_BASE_ADDR	mx27.h	72;"	d
MX27_USB_OTG_BASE_ADDR	mx27.h	70;"	d
MX27_VPU_BASE_ADDR	mx27.h	68;"	d
MX27_WDOG_BASE_ADDR	mx27.h	30;"	d
MX27_WEIM_BASE_ADDR	mx27.h	113;"	d
MX27_WEIM_CSCRxA	mx27.h	120;"	d
MX27_WEIM_CSCRxL	mx27.h	119;"	d
MX27_WEIM_CSCRxU	mx27.h	118;"	d
MX27_WEIM_CSCRx_BASE_ADDR	mx27.h	117;"	d
MX27_X_MEMC_BASE_ADDR	mx27.h	109;"	d
MX27_X_MEMC_SIZE	mx27.h	110;"	d
MX2x_AIPI_BASE_ADDR	mx2x.h	29;"	d
MX2x_AIPI_SIZE	mx2x.h	30;"	d
MX2x_AUDMUX_BASE_ADDR	mx2x.h	52;"	d
MX2x_AVIC_BASE_ADDR	mx2x.h	64;"	d
MX2x_CCM_BASE_ADDR	mx2x.h	59;"	d
MX2x_CSI_BASE_ADDR	mx2x.h	68;"	d
MX2x_CSPI1_BASE_ADDR	mx2x.h	44;"	d
MX2x_CSPI2_BASE_ADDR	mx2x.h	45;"	d
MX2x_CSPI3_BASE_ADDR	mx2x.h	53;"	d
MX2x_DMA_BASE_ADDR	mx2x.h	31;"	d
MX2x_DMA_REQ_CSI_RX	mx2x.h	143;"	d
MX2x_DMA_REQ_CSI_STAT	mx2x.h	142;"	d
MX2x_DMA_REQ_CSPI1_RX	mx2x.h	132;"	d
MX2x_DMA_REQ_CSPI1_TX	mx2x.h	133;"	d
MX2x_DMA_REQ_CSPI2_RX	mx2x.h	130;"	d
MX2x_DMA_REQ_CSPI2_TX	mx2x.h	131;"	d
MX2x_DMA_REQ_CSPI3_RX	mx2x.h	117;"	d
MX2x_DMA_REQ_CSPI3_TX	mx2x.h	118;"	d
MX2x_DMA_REQ_EXT	mx2x.h	119;"	d
MX2x_DMA_REQ_SDHC1	mx2x.h	121;"	d
MX2x_DMA_REQ_SDHC2	mx2x.h	120;"	d
MX2x_DMA_REQ_SSI1_RX0	mx2x.h	126;"	d
MX2x_DMA_REQ_SSI1_RX1	mx2x.h	128;"	d
MX2x_DMA_REQ_SSI1_TX0	mx2x.h	127;"	d
MX2x_DMA_REQ_SSI1_TX1	mx2x.h	129;"	d
MX2x_DMA_REQ_SSI2_RX0	mx2x.h	122;"	d
MX2x_DMA_REQ_SSI2_RX1	mx2x.h	124;"	d
MX2x_DMA_REQ_SSI2_TX0	mx2x.h	123;"	d
MX2x_DMA_REQ_SSI2_TX1	mx2x.h	125;"	d
MX2x_DMA_REQ_UART1_RX	mx2x.h	140;"	d
MX2x_DMA_REQ_UART1_TX	mx2x.h	141;"	d
MX2x_DMA_REQ_UART2_RX	mx2x.h	138;"	d
MX2x_DMA_REQ_UART2_TX	mx2x.h	139;"	d
MX2x_DMA_REQ_UART3_RX	mx2x.h	136;"	d
MX2x_DMA_REQ_UART3_TX	mx2x.h	137;"	d
MX2x_DMA_REQ_UART4_RX	mx2x.h	134;"	d
MX2x_DMA_REQ_UART4_TX	mx2x.h	135;"	d
MX2x_EMMA_PP_BASE_ADDR	mx2x.h	57;"	d
MX2x_EMMA_PRP_BASE_ADDR	mx2x.h	58;"	d
MX2x_GPIO_BASE_ADDR	mx2x.h	51;"	d
MX2x_GPT1_BASE_ADDR	mx2x.h	33;"	d
MX2x_GPT2_BASE_ADDR	mx2x.h	34;"	d
MX2x_GPT3_BASE_ADDR	mx2x.h	35;"	d
MX2x_I2C_BASE_ADDR	mx2x.h	48;"	d
MX2x_INT_CSI	mx2x.h	94;"	d
MX2x_INT_CSPI1	mx2x.h	80;"	d
MX2x_INT_CSPI2	mx2x.h	79;"	d
MX2x_INT_CSPI3	mx2x.h	72;"	d
MX2x_INT_DMACH0	mx2x.h	95;"	d
MX2x_INT_DMACH1	mx2x.h	96;"	d
MX2x_INT_DMACH10	mx2x.h	105;"	d
MX2x_INT_DMACH11	mx2x.h	106;"	d
MX2x_INT_DMACH12	mx2x.h	107;"	d
MX2x_INT_DMACH13	mx2x.h	108;"	d
MX2x_INT_DMACH14	mx2x.h	109;"	d
MX2x_INT_DMACH15	mx2x.h	110;"	d
MX2x_INT_DMACH2	mx2x.h	97;"	d
MX2x_INT_DMACH3	mx2x.h	98;"	d
MX2x_INT_DMACH4	mx2x.h	99;"	d
MX2x_INT_DMACH5	mx2x.h	100;"	d
MX2x_INT_DMACH6	mx2x.h	101;"	d
MX2x_INT_DMACH7	mx2x.h	102;"	d
MX2x_INT_DMACH8	mx2x.h	103;"	d
MX2x_INT_DMACH9	mx2x.h	104;"	d
MX2x_INT_EMMAPP	mx2x.h	112;"	d
MX2x_INT_EMMAPRP	mx2x.h	111;"	d
MX2x_INT_GPIO	mx2x.h	73;"	d
MX2x_INT_GPT1	mx2x.h	90;"	d
MX2x_INT_GPT2	mx2x.h	89;"	d
MX2x_INT_GPT3	mx2x.h	88;"	d
MX2x_INT_I2C	mx2x.h	76;"	d
MX2x_INT_KPP	mx2x.h	85;"	d
MX2x_INT_LCDC	mx2x.h	114;"	d
MX2x_INT_NANDFC	mx2x.h	93;"	d
MX2x_INT_PCMCIA	mx2x.h	92;"	d
MX2x_INT_PWM	mx2x.h	87;"	d
MX2x_INT_RTC	mx2x.h	86;"	d
MX2x_INT_SDHC1	mx2x.h	75;"	d
MX2x_INT_SDHC2	mx2x.h	74;"	d
MX2x_INT_SLCDC	mx2x.h	113;"	d
MX2x_INT_SSI1	mx2x.h	78;"	d
MX2x_INT_SSI2	mx2x.h	77;"	d
MX2x_INT_UART1	mx2x.h	84;"	d
MX2x_INT_UART2	mx2x.h	83;"	d
MX2x_INT_UART3	mx2x.h	82;"	d
MX2x_INT_UART4	mx2x.h	81;"	d
MX2x_INT_WDOG	mx2x.h	91;"	d
MX2x_JAM_BASE_ADDR	mx2x.h	61;"	d
MX2x_KPP_BASE_ADDR	mx2x.h	38;"	d
MX2x_LCDC_BASE_ADDR	mx2x.h	54;"	d
MX2x_MAX_BASE_ADDR	mx2x.h	62;"	d
MX2x_OWIRE_BASE_ADDR	mx2x.h	39;"	d
MX2x_PWM_BASE_ADDR	mx2x.h	36;"	d
MX2x_RTC_BASE_ADDR	mx2x.h	37;"	d
MX2x_SAHB1_BASE_ADDR	mx2x.h	66;"	d
MX2x_SAHB1_SIZE	mx2x.h	67;"	d
MX2x_SDHC1_BASE_ADDR	mx2x.h	49;"	d
MX2x_SDHC2_BASE_ADDR	mx2x.h	50;"	d
MX2x_SLCDC_BASE_ADDR	mx2x.h	55;"	d
MX2x_SSI1_BASE_ADDR	mx2x.h	46;"	d
MX2x_SSI2_BASE_ADDR	mx2x.h	47;"	d
MX2x_SYSCTRL_BASE_ADDR	mx2x.h	60;"	d
MX2x_UART1_BASE_ADDR	mx2x.h	40;"	d
MX2x_UART2_BASE_ADDR	mx2x.h	41;"	d
MX2x_UART3_BASE_ADDR	mx2x.h	42;"	d
MX2x_UART4_BASE_ADDR	mx2x.h	43;"	d
MX2x_USBOTG_BASE_ADDR	mx2x.h	56;"	d
MX2x_WDOG_BASE_ADDR	mx2x.h	32;"	d
MX31_AIPS1_BASE_ADDR	mx31.h	13;"	d
MX31_AIPS1_SIZE	mx31.h	14;"	d
MX31_AIPS2_BASE_ADDR	mx31.h	54;"	d
MX31_AIPS2_SIZE	mx31.h	55;"	d
MX31_ATA_BASE_ADDR	mx31.h	27;"	d
MX31_ATA_DMA_BASE_ADDR	mx31.h	50;"	d
MX31_AUDMUX_BASE_ADDR	mx31.h	68;"	d
MX31_AVIC_BASE_ADDR	mx31.h	82;"	d
MX31_AVIC_SIZE	mx31.h	83;"	d
MX31_CCM_BASE_ADDR	mx31.h	56;"	d
MX31_CLKCTL_BASE_ADDR	mx31.h	17;"	d
MX31_CS0_BASE_ADDR	mx31.h	89;"	d
MX31_CS1_BASE_ADDR	mx31.h	90;"	d
MX31_CS2_BASE_ADDR	mx31.h	91;"	d
MX31_CS3_BASE_ADDR	mx31.h	92;"	d
MX31_CS4_BASE_ADDR	mx31.h	94;"	d
MX31_CS4_BASE_ADDR_VIRT	mx31.h	95;"	d
MX31_CS4_SIZE	mx31.h	96;"	d
MX31_CS5_BASE_ADDR	mx31.h	98;"	d
MX31_CS5_BASE_ADDR_VIRT	mx31.h	99;"	d
MX31_CS5_SIZE	mx31.h	100;"	d
MX31_CSD0_BASE_ADDR	mx31.h	86;"	d
MX31_CSD1_BASE_ADDR	mx31.h	87;"	d
MX31_CSPI1_BASE_ADDR	mx31.h	33;"	d
MX31_CSPI2_BASE_ADDR	mx31.h	46;"	d
MX31_CSPI3_BASE_ADDR	mx31.h	57;"	d
MX31_DMA_REQ_SDHC1	mx31.h	183;"	d
MX31_DMA_REQ_SDHC2	mx31.h	184;"	d
MX31_DMA_REQ_SSI1_RX0	mx31.h	191;"	d
MX31_DMA_REQ_SSI1_RX1	mx31.h	189;"	d
MX31_DMA_REQ_SSI1_TX0	mx31.h	192;"	d
MX31_DMA_REQ_SSI1_TX1	mx31.h	190;"	d
MX31_DMA_REQ_SSI2_RX0	mx31.h	187;"	d
MX31_DMA_REQ_SSI2_RX1	mx31.h	185;"	d
MX31_DMA_REQ_SSI2_TX0	mx31.h	188;"	d
MX31_DMA_REQ_SSI2_TX1	mx31.h	186;"	d
MX31_ECT_CTIO_BASE_ADDR	mx31.h	20;"	d
MX31_ECT_IP1_BASE_ADDR	mx31.h	38;"	d
MX31_ECT_IP2_BASE_ADDR	mx31.h	39;"	d
MX31_EMI_CTL_BASE_ADDR	mx31.h	108;"	d
MX31_EPIT1_BASE_ADDR	mx31.h	60;"	d
MX31_EPIT2_BASE_ADDR	mx31.h	61;"	d
MX31_ESDCTL_BASE_ADDR	mx31.h	105;"	d
MX31_ETB_SLOT4_BASE_ADDR	mx31.h	18;"	d
MX31_ETB_SLOT5_BASE_ADDR	mx31.h	19;"	d
MX31_EVTMON_BASE_ADDR	mx31.h	16;"	d
MX31_FIRI_BASE_ADDR	mx31.h	58;"	d
MX31_GPIO1_BASE_ADDR	mx31.h	70;"	d
MX31_GPIO2_BASE_ADDR	mx31.h	71;"	d
MX31_GPIO3_BASE_ADDR	mx31.h	62;"	d
MX31_GPT1_BASE_ADDR	mx31.h	59;"	d
MX31_I2C1_BASE_ADDR	mx31.h	21;"	d
MX31_I2C2_BASE_ADDR	mx31.h	30;"	d
MX31_I2C3_BASE_ADDR	mx31.h	22;"	d
MX31_IIM_BASE_ADDR	mx31.h	49;"	d
MX31_INT_ATA	mx31.h	137;"	d
MX31_INT_CCM	mx31.h	172;"	d
MX31_INT_CCM_DVFS	mx31.h	153;"	d
MX31_INT_CSPI1	mx31.h	136;"	d
MX31_INT_CSPI2	mx31.h	135;"	d
MX31_INT_CSPI3	mx31.h	139;"	d
MX31_INT_ECT	mx31.h	167;"	d
MX31_INT_EPIT1	mx31.h	150;"	d
MX31_INT_EPIT2	mx31.h	149;"	d
MX31_INT_EVTMON	mx31.h	145;"	d
MX31_INT_EXT_POWER	mx31.h	176;"	d
MX31_INT_EXT_SENSOR60	mx31.h	178;"	d
MX31_INT_EXT_SENSOR61	mx31.h	179;"	d
MX31_INT_EXT_TEMPER	mx31.h	177;"	d
MX31_INT_EXT_TV	mx31.h	181;"	d
MX31_INT_EXT_WDOG	mx31.h	180;"	d
MX31_INT_FIRI	mx31.h	129;"	d
MX31_INT_GPIO1	mx31.h	171;"	d
MX31_INT_GPIO2	mx31.h	170;"	d
MX31_INT_GPIO3	mx31.h	175;"	d
MX31_INT_GPT	mx31.h	151;"	d
MX31_INT_I2C1	mx31.h	132;"	d
MX31_INT_I2C2	mx31.h	126;"	d
MX31_INT_I2C3	mx31.h	125;"	d
MX31_INT_IIM	mx31.h	141;"	d
MX31_INT_IPU_ERR	mx31.h	162;"	d
MX31_INT_IPU_SYN	mx31.h	163;"	d
MX31_INT_KPP	mx31.h	146;"	d
MX31_INT_MBX	mx31.h	138;"	d
MX31_INT_MPEG4_ENCODER	mx31.h	127;"	d
MX31_INT_MSHC1	mx31.h	160;"	d
MX31_INT_MSHC2	mx31.h	161;"	d
MX31_INT_NFC	mx31.h	155;"	d
MX31_INT_PCMCIA	mx31.h	173;"	d
MX31_INT_POWER_FAIL	mx31.h	152;"	d
MX31_INT_PWM	mx31.h	148;"	d
MX31_INT_RNGA	mx31.h	144;"	d
MX31_INT_RTC	mx31.h	147;"	d
MX31_INT_RTIC	mx31.h	128;"	d
MX31_INT_SCC_SCM	mx31.h	168;"	d
MX31_INT_SCC_SMN	mx31.h	169;"	d
MX31_INT_SDHC1	mx31.h	131;"	d
MX31_INT_SDHC2	mx31.h	130;"	d
MX31_INT_SDMA	mx31.h	156;"	d
MX31_INT_SIM1	mx31.h	143;"	d
MX31_INT_SIM2	mx31.h	142;"	d
MX31_INT_SSI1	mx31.h	134;"	d
MX31_INT_SSI2	mx31.h	133;"	d
MX31_INT_UART1	mx31.h	164;"	d
MX31_INT_UART2	mx31.h	154;"	d
MX31_INT_UART3	mx31.h	140;"	d
MX31_INT_UART4	mx31.h	165;"	d
MX31_INT_UART5	mx31.h	166;"	d
MX31_INT_USB_HS1	mx31.h	157;"	d
MX31_INT_USB_HS2	mx31.h	158;"	d
MX31_INT_USB_OTG	mx31.h	159;"	d
MX31_INT_WDOG	mx31.h	174;"	d
MX31_IOMUXC_BASE_ADDR	mx31.h	35;"	d
MX31_IO_ADDRESS	mx31.h	119;"	d
MX31_IO_P2V	mx31.h	118;"	d
MX31_IPU_CTRL_BASE_ADDR	mx31.h	67;"	d
MX31_IPU_MEM_BASE_ADDR	mx31.h	85;"	d
MX31_IRAM_BASE_ADDR	mx31.h	7;"	d
MX31_IRAM_SIZE	mx31.h	8;"	d
MX31_KPP_BASE_ADDR	mx31.h	34;"	d
MX31_L2CC_BASE_ADDR	mx31.h	10;"	d
MX31_L2CC_SIZE	mx31.h	11;"	d
MX31_M3IF_BASE_ADDR	mx31.h	107;"	d
MX31_MAX_BASE_ADDR	mx31.h	15;"	d
MX31_MPEG4_ENC_BASE_ADDR	mx31.h	69;"	d
MX31_MSHC1_BASE_ADDR	mx31.h	51;"	d
MX31_NFC_BASE_ADDR	mx31.h	104;"	d
MX31_OWIRE_BASE_ADDR	mx31.h	31;"	d
MX31_PCMCIA_CTL_BASE_ADDR	mx31.h	109;"	d
MX31_PCMCIA_MEM_BASE_ADDR	mx31.h	116;"	d
MX31_PROD_SIGNATURE	mx31.h	194;"	d
MX31_PWM_BASE_ADDR	mx31.h	75;"	d
MX31_RNGA_BASE_ADDR	mx31.h	66;"	d
MX31_ROMP_BASE_ADDR	mx31.h	78;"	d
MX31_ROMP_BASE_ADDR_VIRT	mx31.h	79;"	d
MX31_ROMP_SIZE	mx31.h	80;"	d
MX31_RTC_BASE_ADDR	mx31.h	73;"	d
MX31_RTIC_BASE_ADDR	mx31.h	76;"	d
MX31_SCC_BASE_ADDR	mx31.h	63;"	d
MX31_SCM_BASE_ADDR	mx31.h	64;"	d
MX31_SDHC1_BASE_ADDR	mx31.h	43;"	d
MX31_SDHC2_BASE_ADDR	mx31.h	44;"	d
MX31_SDMA_BASE_ADDR	mx31.h	72;"	d
MX31_SIM1_BASE_ADDR	mx31.h	48;"	d
MX31_SMN_BASE_ADDR	mx31.h	65;"	d
MX31_SPBA0_BASE_ADDR	mx31.h	41;"	d
MX31_SPBA0_SIZE	mx31.h	42;"	d
MX31_SPBA_CTRL_BASE_ADDR	mx31.h	52;"	d
MX31_SSI1_BASE_ADDR	mx31.h	32;"	d
MX31_SSI2_BASE_ADDR	mx31.h	47;"	d
MX31_UART1_BASE_ADDR	mx31.h	28;"	d
MX31_UART2_BASE_ADDR	mx31.h	29;"	d
MX31_UART3_BASE_ADDR	mx31.h	45;"	d
MX31_UART4_BASE_ADDR	mx31.h	36;"	d
MX31_UART5_BASE_ADDR	mx31.h	37;"	d
MX31_USB_BASE_ADDR	mx31.h	23;"	d
MX31_USB_HS1_BASE_ADDR	mx31.h	25;"	d
MX31_USB_HS2_BASE_ADDR	mx31.h	26;"	d
MX31_USB_OTG_BASE_ADDR	mx31.h	24;"	d
MX31_WDOG_BASE_ADDR	mx31.h	74;"	d
MX31_WEIM_BASE_ADDR	mx31.h	106;"	d
MX31_WEIM_CSCRxA	mx31.h	114;"	d
MX31_WEIM_CSCRxL	mx31.h	113;"	d
MX31_WEIM_CSCRxU	mx31.h	112;"	d
MX31_WEIM_CSCRx_BASE_ADDR	mx31.h	111;"	d
MX31_X_MEMC_BASE_ADDR	mx31.h	102;"	d
MX31_X_MEMC_SIZE	mx31.h	103;"	d
MX35_AIPS1_BASE_ADDR	mx35.h	13;"	d
MX35_AIPS1_SIZE	mx35.h	14;"	d
MX35_AIPS2_BASE_ADDR	mx35.h	44;"	d
MX35_AIPS2_SIZE	mx35.h	45;"	d
MX35_ATA_BASE_ADDR	mx35.h	39;"	d
MX35_AUDMUX_BASE_ADDR	mx35.h	57;"	d
MX35_AVIC_BASE_ADDR	mx35.h	80;"	d
MX35_AVIC_SIZE	mx35.h	81;"	d
MX35_CAN1_BASE_ADDR	mx35.h	64;"	d
MX35_CAN2_BASE_ADDR	mx35.h	65;"	d
MX35_CCM_BASE_ADDR	mx35.h	46;"	d
MX35_CLKCTL_BASE_ADDR	mx35.h	17;"	d
MX35_CS0_BASE_ADDR	mx35.h	90;"	d
MX35_CS1_BASE_ADDR	mx35.h	91;"	d
MX35_CS2_BASE_ADDR	mx35.h	92;"	d
MX35_CS3_BASE_ADDR	mx35.h	93;"	d
MX35_CS4_BASE_ADDR	mx35.h	95;"	d
MX35_CS4_BASE_ADDR_VIRT	mx35.h	96;"	d
MX35_CS4_SIZE	mx35.h	97;"	d
MX35_CS5_BASE_ADDR	mx35.h	99;"	d
MX35_CS5_BASE_ADDR_VIRT	mx35.h	100;"	d
MX35_CS5_SIZE	mx35.h	101;"	d
MX35_CSD0_BASE_ADDR	mx35.h	87;"	d
MX35_CSD1_BASE_ADDR	mx35.h	88;"	d
MX35_CSPI1_BASE_ADDR	mx35.h	28;"	d
MX35_CSPI2_BASE_ADDR	mx35.h	37;"	d
MX35_DMA_REQ_SSI1_RX0	mx35.h	185;"	d
MX35_DMA_REQ_SSI1_RX1	mx35.h	183;"	d
MX35_DMA_REQ_SSI1_TX0	mx35.h	186;"	d
MX35_DMA_REQ_SSI1_TX1	mx35.h	184;"	d
MX35_DMA_REQ_SSI2_RX0	mx35.h	181;"	d
MX35_DMA_REQ_SSI2_RX1	mx35.h	179;"	d
MX35_DMA_REQ_SSI2_TX0	mx35.h	182;"	d
MX35_DMA_REQ_SSI2_TX1	mx35.h	180;"	d
MX35_ECT_CTIO_BASE_ADDR	mx35.h	20;"	d
MX35_ECT_IP1_BASE_ADDR	mx35.h	31;"	d
MX35_ECT_IP2_BASE_ADDR	mx35.h	32;"	d
MX35_EMI_CTL_BASE_ADDR	mx35.h	111;"	d
MX35_EPIT1_BASE_ADDR	mx35.h	48;"	d
MX35_EPIT2_BASE_ADDR	mx35.h	49;"	d
MX35_ESDCTL_BASE_ADDR	mx35.h	108;"	d
MX35_ESDHC1_BASE_ADDR	mx35.h	53;"	d
MX35_ESDHC2_BASE_ADDR	mx35.h	54;"	d
MX35_ESDHC3_BASE_ADDR	mx35.h	55;"	d
MX35_ETB_SLOT4_BASE_ADDR	mx35.h	18;"	d
MX35_ETB_SLOT5_BASE_ADDR	mx35.h	19;"	d
MX35_EVTMON_BASE_ADDR	mx35.h	16;"	d
MX35_FEC_BASE_ADDR	mx35.h	41;"	d
MX35_GPIO1_BASE_ADDR	mx35.h	58;"	d
MX35_GPIO2_BASE_ADDR	mx35.h	59;"	d
MX35_GPIO3_BASE_ADDR	mx35.h	50;"	d
MX35_GPT1_BASE_ADDR	mx35.h	47;"	d
MX35_I2C1_BASE_ADDR	mx35.h	21;"	d
MX35_I2C2_BASE_ADDR	mx35.h	25;"	d
MX35_I2C3_BASE_ADDR	mx35.h	22;"	d
MX35_IIM_BASE_ADDR	mx35.h	67;"	d
MX35_INT_ASRC	mx35.h	138;"	d
MX35_INT_ATA	mx35.h	136;"	d
MX35_INT_CAN1	mx35.h	159;"	d
MX35_INT_CAN2	mx35.h	160;"	d
MX35_INT_CSPI1	mx35.h	135;"	d
MX35_INT_CSPI2	mx35.h	134;"	d
MX35_INT_ECT	mx35.h	164;"	d
MX35_INT_EPIT1	mx35.h	147;"	d
MX35_INT_EPIT2	mx35.h	146;"	d
MX35_INT_ESAI	mx35.h	156;"	d
MX35_INT_ESDHC1	mx35.h	128;"	d
MX35_INT_ESDHC2	mx35.h	129;"	d
MX35_INT_ESDHC3	mx35.h	130;"	d
MX35_INT_EVTMON	mx35.h	142;"	d
MX35_INT_EXT_POWER	mx35.h	172;"	d
MX35_INT_EXT_SENSOR60	mx35.h	174;"	d
MX35_INT_EXT_SENSOR61	mx35.h	175;"	d
MX35_INT_EXT_TEMPER	mx35.h	173;"	d
MX35_INT_EXT_TV	mx35.h	177;"	d
MX35_INT_EXT_WDOG	mx35.h	176;"	d
MX35_INT_FEC	mx35.h	171;"	d
MX35_INT_GPIO1	mx35.h	168;"	d
MX35_INT_GPIO2	mx35.h	167;"	d
MX35_INT_GPIO3	mx35.h	170;"	d
MX35_INT_GPT	mx35.h	148;"	d
MX35_INT_GPU2D	mx35.h	137;"	d
MX35_INT_I2C1	mx35.h	131;"	d
MX35_INT_I2C2	mx35.h	126;"	d
MX35_INT_I2C3	mx35.h	125;"	d
MX35_INT_IIM	mx35.h	140;"	d
MX35_INT_IPU_ERR	mx35.h	157;"	d
MX35_INT_IPU_SYN	mx35.h	158;"	d
MX35_INT_KPP	mx35.h	143;"	d
MX35_INT_MLB	mx35.h	162;"	d
MX35_INT_MSHC1	mx35.h	155;"	d
MX35_INT_NFC	mx35.h	151;"	d
MX35_INT_OWIRE	mx35.h	124;"	d
MX35_INT_POWER_FAIL	mx35.h	149;"	d
MX35_INT_PWM	mx35.h	145;"	d
MX35_INT_RNGA	mx35.h	141;"	d
MX35_INT_RTC	mx35.h	144;"	d
MX35_INT_RTIC	mx35.h	127;"	d
MX35_INT_SCC_SCM	mx35.h	165;"	d
MX35_INT_SCC_SMN	mx35.h	166;"	d
MX35_INT_SDMA	mx35.h	152;"	d
MX35_INT_SPDIF	mx35.h	163;"	d
MX35_INT_SSI1	mx35.h	132;"	d
MX35_INT_SSI2	mx35.h	133;"	d
MX35_INT_UART1	mx35.h	161;"	d
MX35_INT_UART2	mx35.h	150;"	d
MX35_INT_UART3	mx35.h	139;"	d
MX35_INT_USB_HS	mx35.h	153;"	d
MX35_INT_USB_OTG	mx35.h	154;"	d
MX35_INT_WDOG	mx35.h	169;"	d
MX35_IOMUXC_BASE_ADDR	mx35.h	30;"	d
MX35_IO_ADDRESS	mx35.h	118;"	d
MX35_IO_P2V	mx35.h	117;"	d
MX35_IPU_CTRL_BASE_ADDR	mx35.h	56;"	d
MX35_IPU_MEM_BASE_ADDR	mx35.h	86;"	d
MX35_IRAM_BASE_ADDR	mx35.h	7;"	d
MX35_IRAM_SIZE	mx35.h	8;"	d
MX35_KPP_BASE_ADDR	mx35.h	29;"	d
MX35_L2CC_BASE_ADDR	mx35.h	10;"	d
MX35_L2CC_SIZE	mx35.h	11;"	d
MX35_M3IF_BASE_ADDR	mx35.h	110;"	d
MX35_MAX_BASE_ADDR	mx35.h	15;"	d
MX35_MSHC1_BASE_ADDR	mx35.h	40;"	d
MX35_NFC_BASE_ADDR	mx35.h	114;"	d
MX35_OWIRE_BASE_ADDR	mx35.h	26;"	d
MX35_PCMCIA_CTL_BASE_ADDR	mx35.h	112;"	d
MX35_PCMCIA_MEM_BASE_ADDR	mx35.h	115;"	d
MX35_PROD_SIGNATURE	mx35.h	188;"	d
MX35_PWM_BASE_ADDR	mx35.h	63;"	d
MX35_RNGA_BASE_ADDR	mx35.h	52;"	d
MX35_ROMP_BASE_ADDR	mx35.h	77;"	d
MX35_ROMP_SIZE	mx35.h	78;"	d
MX35_RTC_BASE_ADDR	mx35.h	61;"	d
MX35_RTIC_BASE_ADDR	mx35.h	66;"	d
MX35_SCC_BASE_ADDR	mx35.h	51;"	d
MX35_SDMA_BASE_ADDR	mx35.h	60;"	d
MX35_SPBA0_BASE_ADDR	mx35.h	34;"	d
MX35_SPBA0_SIZE	mx35.h	35;"	d
MX35_SPBA_CTRL_BASE_ADDR	mx35.h	42;"	d
MX35_SSI1_BASE_ADDR	mx35.h	27;"	d
MX35_SSI2_BASE_ADDR	mx35.h	38;"	d
MX35_UART1_BASE_ADDR	mx35.h	23;"	d
MX35_UART2_BASE_ADDR	mx35.h	24;"	d
MX35_UART3_BASE_ADDR	mx35.h	36;"	d
MX35_USB_BASE_ADDR	mx35.h	68;"	d
MX35_USB_HS_BASE_ADDR	mx35.h	75;"	d
MX35_USB_OTG_BASE_ADDR	mx35.h	69;"	d
MX35_WDOG_BASE_ADDR	mx35.h	62;"	d
MX35_WEIM_BASE_ADDR	mx35.h	109;"	d
MX35_X_MEMC_BASE_ADDR	mx35.h	106;"	d
MX35_X_MEMC_SIZE	mx35.h	107;"	d
MX3_DOZE	common.h	/^	MX3_DOZE,$/;"	e	enum:mx3_cpu_pwr_mode
MX3_RUN	common.h	/^	MX3_RUN,$/;"	e	enum:mx3_cpu_pwr_mode
MX3_SLEEP	common.h	/^	MX3_SLEEP,$/;"	e	enum:mx3_cpu_pwr_mode
MX3_WAIT	common.h	/^	MX3_WAIT,$/;"	e	enum:mx3_cpu_pwr_mode
MX3x_AIPS1_BASE_ADDR	mx3x.h	46;"	d
MX3x_AIPS1_SIZE	mx3x.h	47;"	d
MX3x_AIPS2_BASE_ADDR	mx3x.h	82;"	d
MX3x_AIPS2_SIZE	mx3x.h	83;"	d
MX3x_ATA_DMA_BASE_ADDR	mx3x.h	75;"	d
MX3x_AUDMUX_BASE_ADDR	mx3x.h	92;"	d
MX3x_AVIC_BASE_ADDR	mx3x.h	107;"	d
MX3x_AVIC_SIZE	mx3x.h	108;"	d
MX3x_CCM_BASE_ADDR	mx3x.h	84;"	d
MX3x_CLKCTL_BASE_ADDR	mx3x.h	50;"	d
MX3x_CS0_BASE_ADDR	mx3x.h	117;"	d
MX3x_CS1_BASE_ADDR	mx3x.h	118;"	d
MX3x_CS2_BASE_ADDR	mx3x.h	119;"	d
MX3x_CS3_BASE_ADDR	mx3x.h	120;"	d
MX3x_CS4_BASE_ADDR	mx3x.h	122;"	d
MX3x_CS4_BASE_ADDR_VIRT	mx3x.h	123;"	d
MX3x_CS4_SIZE	mx3x.h	124;"	d
MX3x_CS5_BASE_ADDR	mx3x.h	126;"	d
MX3x_CS5_BASE_ADDR_VIRT	mx3x.h	127;"	d
MX3x_CS5_SIZE	mx3x.h	128;"	d
MX3x_CSD0_BASE_ADDR	mx3x.h	114;"	d
MX3x_CSD1_BASE_ADDR	mx3x.h	115;"	d
MX3x_CSPI1_BASE_ADDR	mx3x.h	61;"	d
MX3x_CSPI2_BASE_ADDR	mx3x.h	73;"	d
MX3x_ECT_CTIO_BASE_ADDR	mx3x.h	53;"	d
MX3x_ECT_IP1_BASE_ADDR	mx3x.h	64;"	d
MX3x_ECT_IP2_BASE_ADDR	mx3x.h	65;"	d
MX3x_EMI_CTL_BASE_ADDR	mx3x.h	138;"	d
MX3x_EPIT1_BASE_ADDR	mx3x.h	86;"	d
MX3x_EPIT2_BASE_ADDR	mx3x.h	87;"	d
MX3x_ESDCTL_BASE_ADDR	mx3x.h	135;"	d
MX3x_ETB_SLOT4_BASE_ADDR	mx3x.h	51;"	d
MX3x_ETB_SLOT5_BASE_ADDR	mx3x.h	52;"	d
MX3x_EVTMON_BASE_ADDR	mx3x.h	49;"	d
MX3x_GPIO1_BASE_ADDR	mx3x.h	93;"	d
MX3x_GPIO2_BASE_ADDR	mx3x.h	94;"	d
MX3x_GPIO3_BASE_ADDR	mx3x.h	88;"	d
MX3x_GPT1_BASE_ADDR	mx3x.h	85;"	d
MX3x_I2C2_BASE_ADDR	mx3x.h	58;"	d
MX3x_I2C3_BASE_ADDR	mx3x.h	55;"	d
MX3x_I2C_BASE_ADDR	mx3x.h	54;"	d
MX3x_INT_ATA	mx3x.h	153;"	d
MX3x_INT_CSPI1	mx3x.h	152;"	d
MX3x_INT_CSPI2	mx3x.h	151;"	d
MX3x_INT_ECT	mx3x.h	172;"	d
MX3x_INT_EPIT1	mx3x.h	162;"	d
MX3x_INT_EPIT2	mx3x.h	161;"	d
MX3x_INT_EVTMON	mx3x.h	157;"	d
MX3x_INT_EXT_POWER	mx3x.h	179;"	d
MX3x_INT_EXT_SENSOR60	mx3x.h	181;"	d
MX3x_INT_EXT_SENSOR61	mx3x.h	182;"	d
MX3x_INT_EXT_TEMPER	mx3x.h	180;"	d
MX3x_INT_EXT_TV	mx3x.h	184;"	d
MX3x_INT_EXT_WDOG	mx3x.h	183;"	d
MX3x_INT_GPIO1	mx3x.h	176;"	d
MX3x_INT_GPIO2	mx3x.h	175;"	d
MX3x_INT_GPIO3	mx3x.h	178;"	d
MX3x_INT_GPT	mx3x.h	163;"	d
MX3x_INT_I2C	mx3x.h	150;"	d
MX3x_INT_I2C2	mx3x.h	148;"	d
MX3x_INT_I2C3	mx3x.h	147;"	d
MX3x_INT_IIM	mx3x.h	155;"	d
MX3x_INT_IPU_ERR	mx3x.h	169;"	d
MX3x_INT_IPU_SYN	mx3x.h	170;"	d
MX3x_INT_KPP	mx3x.h	158;"	d
MX3x_INT_MSHC1	mx3x.h	168;"	d
MX3x_INT_NANDFC	mx3x.h	166;"	d
MX3x_INT_POWER_FAIL	mx3x.h	164;"	d
MX3x_INT_PWM	mx3x.h	160;"	d
MX3x_INT_RNGA	mx3x.h	156;"	d
MX3x_INT_RTC	mx3x.h	159;"	d
MX3x_INT_RTIC	mx3x.h	149;"	d
MX3x_INT_SCC_SCM	mx3x.h	173;"	d
MX3x_INT_SCC_SMN	mx3x.h	174;"	d
MX3x_INT_SDMA	mx3x.h	167;"	d
MX3x_INT_UART1	mx3x.h	171;"	d
MX3x_INT_UART2	mx3x.h	165;"	d
MX3x_INT_UART3	mx3x.h	154;"	d
MX3x_INT_WDOG	mx3x.h	177;"	d
MX3x_IOMUXC_BASE_ADDR	mx3x.h	63;"	d
MX3x_IPU_CTRL_BASE_ADDR	mx3x.h	91;"	d
MX3x_IPU_MEM_BASE_ADDR	mx3x.h	113;"	d
MX3x_KPP_BASE_ADDR	mx3x.h	62;"	d
MX3x_L2CC_BASE_ADDR	mx3x.h	40;"	d
MX3x_L2CC_SIZE	mx3x.h	41;"	d
MX3x_M3IF_BASE_ADDR	mx3x.h	137;"	d
MX3x_MAX_BASE_ADDR	mx3x.h	48;"	d
MX3x_MSHC1_BASE_ADDR	mx3x.h	76;"	d
MX3x_OWIRE_BASE_ADDR	mx3x.h	59;"	d
MX3x_PCMCIA_CTL_BASE_ADDR	mx3x.h	139;"	d
MX3x_PCMCIA_MEM_BASE_ADDR	mx3x.h	141;"	d
MX3x_PROD_SIGNATURE	mx3x.h	186;"	d
MX3x_PWM_BASE_ADDR	mx3x.h	98;"	d
MX3x_RNGA_BASE_ADDR	mx3x.h	90;"	d
MX3x_ROMP_BASE_ADDR	mx3x.h	104;"	d
MX3x_ROMP_SIZE	mx3x.h	105;"	d
MX3x_RTC_BASE_ADDR	mx3x.h	96;"	d
MX3x_RTIC_BASE_ADDR	mx3x.h	99;"	d
MX3x_SCC_BASE_ADDR	mx3x.h	89;"	d
MX3x_SDMA_BASE_ADDR	mx3x.h	95;"	d
MX3x_SPBA0_BASE_ADDR	mx3x.h	70;"	d
MX3x_SPBA0_SIZE	mx3x.h	71;"	d
MX3x_SPBA_CTRL_BASE_ADDR	mx3x.h	77;"	d
MX3x_SSI1_BASE_ADDR	mx3x.h	60;"	d
MX3x_SSI2_BASE_ADDR	mx3x.h	74;"	d
MX3x_UART1_BASE_ADDR	mx3x.h	56;"	d
MX3x_UART2_BASE_ADDR	mx3x.h	57;"	d
MX3x_UART3_BASE_ADDR	mx3x.h	72;"	d
MX3x_WDOG_BASE_ADDR	mx3x.h	97;"	d
MX3x_WEIM_BASE_ADDR	mx3x.h	136;"	d
MX3x_X_MEMC_BASE_ADDR	mx3x.h	133;"	d
MX3x_X_MEMC_SIZE	mx3x.h	134;"	d
MX6Q_AIPS1_BASE_ADDR	mx6.h	35;"	d
MX6Q_AIPS1_SIZE	mx6.h	36;"	d
MX6Q_AIPS2_BASE_ADDR	mx6.h	37;"	d
MX6Q_AIPS2_SIZE	mx6.h	38;"	d
MX6Q_AIPS3_BASE_ADDR	mx6.h	39;"	d
MX6Q_AIPS3_SIZE	mx6.h	40;"	d
MX6Q_ANATOP_BASE_ADDR	mx6.h	25;"	d
MX6Q_ANATOP_SIZE	mx6.h	26;"	d
MX6Q_CCM_BASE_ADDR	mx6.h	23;"	d
MX6Q_CCM_SIZE	mx6.h	24;"	d
MX6Q_GPC_BASE_ADDR	mx6.h	27;"	d
MX6Q_GPC_SIZE	mx6.h	28;"	d
MX6Q_IOMUXC_BASE_ADDR	mx6.h	19;"	d
MX6Q_IOMUXC_SIZE	mx6.h	20;"	d
MX6Q_IO_ADDRESS	mx6.h	15;"	d
MX6Q_IO_P2V	mx6.h	14;"	d
MX6Q_IRAM_TLB_BASE_ADDR	mx6.h	43;"	d
MX6Q_IRAM_TLB_SIZE	mx6.h	44;"	d
MX6Q_L2_BASE_ADDR	mx6.h	17;"	d
MX6Q_L2_SIZE	mx6.h	18;"	d
MX6Q_MMDC_P0_BASE_ADDR	mx6.h	31;"	d
MX6Q_MMDC_P0_SIZE	mx6.h	32;"	d
MX6Q_MMDC_P1_BASE_ADDR	mx6.h	33;"	d
MX6Q_MMDC_P1_SIZE	mx6.h	34;"	d
MX6Q_SEMA4_BASE_ADDR	mx6.h	29;"	d
MX6Q_SEMA4_SIZE	mx6.h	30;"	d
MX6Q_SRC_BASE_ADDR	mx6.h	21;"	d
MX6Q_SRC_SIZE	mx6.h	22;"	d
MX6SL_WFI_IRAM_DATA_SIZE	mx6.h	47;"	d
MX6SX_IRAM_TLB_BASE_ADDR	mx6.h	42;"	d
MX6_CPUIDLE_IRAM_ADDR_OFFSET	mx6.h	50;"	d
MX6_SUSPEND_IRAM_ADDR_OFFSET	mx6.h	49;"	d
MX6_SUSPEND_IRAM_DATA_SIZE	mx6.h	46;"	d
MX7D_AIPS1_BASE_ADDR	mx7.h	37;"	d
MX7D_AIPS1_SIZE	mx7.h	38;"	d
MX7D_AIPS2_BASE_ADDR	mx7.h	39;"	d
MX7D_AIPS2_SIZE	mx7.h	40;"	d
MX7D_AIPS3_BASE_ADDR	mx7.h	41;"	d
MX7D_AIPS3_SIZE	mx7.h	42;"	d
MX7D_ANATOP_BASE_ADDR	mx7.h	25;"	d
MX7D_ANATOP_SIZE	mx7.h	26;"	d
MX7D_CCM_BASE_ADDR	mx7.h	19;"	d
MX7D_CCM_SIZE	mx7.h	20;"	d
MX7D_DDRC_BASE_ADDR	mx7.h	33;"	d
MX7D_DDRC_PHY_BASE_ADDR	mx7.h	35;"	d
MX7D_DDRC_PHY_SIZE	mx7.h	36;"	d
MX7D_DDRC_SIZE	mx7.h	34;"	d
MX7D_GIC_BASE_ADDR	mx7.h	43;"	d
MX7D_GIC_SIZE	mx7.h	44;"	d
MX7D_GPC_BASE_ADDR	mx7.h	29;"	d
MX7D_GPC_SIZE	mx7.h	30;"	d
MX7D_IOMUXC_BASE_ADDR	mx7.h	21;"	d
MX7D_IOMUXC_GPR_BASE_ADDR	mx7.h	23;"	d
MX7D_IOMUXC_GPR_SIZE	mx7.h	24;"	d
MX7D_IOMUXC_SIZE	mx7.h	22;"	d
MX7D_IO_ADDRESS	mx7.h	15;"	d
MX7D_IO_P2V	mx7.h	14;"	d
MX7D_LPSR_BASE_ADDR	mx7.h	17;"	d
MX7D_LPSR_SIZE	mx7.h	18;"	d
MX7D_SNVS_BASE_ADDR	mx7.h	27;"	d
MX7D_SNVS_SIZE	mx7.h	28;"	d
MX7D_SRC_BASE_ADDR	mx7.h	31;"	d
MX7D_SRC_SIZE	mx7.h	32;"	d
MX7_BUSFREQ_OCRAM_ADDR_OFFSET	mx7.h	51;"	d
MX7_BUSFREQ_OCRAM_SIZE	mx7.h	52;"	d
MX7_CPUIDLE_OCRAM_ADDR_OFFSET	mx7.h	49;"	d
MX7_CPUIDLE_OCRAM_SIZE	mx7.h	50;"	d
MX7_IRAM_TLB_SIZE	mx7.h	47;"	d
MX7_SUSPEND_OCRAM_SIZE	mx7.h	48;"	d
MXC_ARCH_CA7	mxc.h	44;"	d
MXC_CPU_IMX6DL	mxc.h	38;"	d
MXC_CPU_IMX6Q	mxc.h	40;"	d
MXC_CPU_IMX6SL	mxc.h	37;"	d
MXC_CPU_IMX6SX	mxc.h	39;"	d
MXC_CPU_IMX6UL	mxc.h	41;"	d
MXC_CPU_IMX6ULL	mxc.h	42;"	d
MXC_CPU_IMX7D	mxc.h	43;"	d
MXC_CPU_MX1	mxc.h	29;"	d
MXC_CPU_MX21	mxc.h	30;"	d
MXC_CPU_MX25	mxc.h	31;"	d
MXC_CPU_MX27	mxc.h	32;"	d
MXC_CPU_MX31	mxc.h	33;"	d
MXC_CPU_MX35	mxc.h	34;"	d
MXC_CPU_MX51	mxc.h	35;"	d
MXC_CPU_MX53	mxc.h	36;"	d
POWER_EN	mx31moboard-smartbot.c	152;"	d	file:
SDHC2_CD	mx31moboard-devboard.c	56;"	d	file:
SDHC2_CD	mx31moboard-marxbot.c	68;"	d	file:
SDHC2_WP	mx31moboard-devboard.c	57;"	d	file:
SDHC2_WP	mx31moboard-marxbot.c	69;"	d	file:
SEL0	mx31moboard-devboard.c	109;"	d	file:
SEL0	mx31moboard-marxbot.c	222;"	d	file:
SEL1	mx31moboard-devboard.c	110;"	d	file:
SEL1	mx31moboard-marxbot.c	223;"	d	file:
SEL2	mx31moboard-devboard.c	111;"	d	file:
SEL2	mx31moboard-marxbot.c	224;"	d	file:
SEL3	mx31moboard-devboard.c	112;"	d	file:
SEL3	mx31moboard-marxbot.c	225;"	d	file:
STOP_POWER_OFF	common.h	/^	STOP_POWER_OFF,		\/* STOP + SRPG *\/$/;"	e	enum:mxc_cpu_pwr_mode
STOP_POWER_ON	common.h	/^	STOP_POWER_ON,		\/* just STOP *\/$/;"	e	enum:mxc_cpu_pwr_mode
TRSLAT_RST_B	mx31moboard-marxbot.c	121;"	d	file:
TRSLAT_RST_B	mx31moboard-smartbot.c	154;"	d	file:
TRSLAT_SRC_CHOICE	mx31moboard-smartbot.c	155;"	d	file:
TT_ATTRIB_NON_CACHEABLE_1M	mx6.h	45;"	d
TT_ATTRIB_NON_CACHEABLE_1M	mx7.h	46;"	d
TURRETCAM_POWER	mx31moboard-marxbot.c	146;"	d	file:
TURRETCAM_RST_B	mx31moboard-marxbot.c	148;"	d	file:
USBD_INT0	mx1.h	170;"	d
USBH1_MODE	mx31moboard-devboard.c	159;"	d	file:
USBH1_MODE	mx31moboard-marxbot.c	273;"	d	file:
USBH1_VBUSEN_B	mx31moboard-devboard.c	158;"	d	file:
USBH1_VBUSEN_B	mx31moboard-marxbot.c	272;"	d	file:
USB_PAD_CFG	mx31moboard-devboard.c	136;"	d	file:
USB_PAD_CFG	mx31moboard-marxbot.c	250;"	d	file:
WAIT_CLOCKED	common.h	/^	WAIT_CLOCKED,		\/* wfi only *\/$/;"	e	enum:mxc_cpu_pwr_mode
WAIT_UNCLOCKED	common.h	/^	WAIT_UNCLOCKED,		\/* WAIT *\/$/;"	e	enum:mxc_cpu_pwr_mode
WAIT_UNCLOCKED_POWER_OFF	common.h	/^	WAIT_UNCLOCKED_POWER_OFF,	\/* WAIT + SRPG *\/$/;"	e	enum:mxc_cpu_pwr_mode
__ASM_ARCH_MX7_IOMAP_H__	mx7.h	12;"	d
__ASM_ARCH_MXC_COMMON_H__	common.h	12;"	d
__ASM_ARCH_MXC_HARDWARE_H__	hardware.h	21;"	d
__ASM_ARCH_MXC_H__	mxc.h	21;"	d
__ASM_ARCH_MXC_IOMAP_H__	mx6.h	12;"	d
__MACH_MX1_H__	mx1.h	13;"	d
__MACH_MX21_H__	mx21.h	26;"	d
__MACH_MX27_H__	mx27.h	25;"	d
__MACH_MX2x_H__	mx2x.h	24;"	d
__MACH_MX31_H__	mx31.h	2;"	d
__MACH_MX35_H__	mx35.h	2;"	d
__MACH_MX3x_H__	mx3x.h	12;"	d
__initconst	mx31lilly-db.c	/^static const struct imxmmc_platform_data mmc_pdata __initconst = {$/;"	v	typeref:struct:mmc_pdata	file:
__initconst	mx31lilly-db.c	/^static const struct imxuart_platform_data uart_pdata __initconst = {$/;"	v	typeref:struct:uart_pdata	file:
__initconst	mx31lite-db.c	/^		litekit_led_platform_data __initconst = {$/;"	v	typeref:struct:litekit_led_platform_data	file:
__initconst	mx31lite-db.c	/^static const struct gpio_led litekit_leds[] __initconst = {$/;"	v	typeref:struct:litekit_leds	file:
__initconst	mx31lite-db.c	/^static const struct imxmmc_platform_data mmc_pdata __initconst = {$/;"	v	typeref:struct:mmc_pdata	file:
__initconst	mx31lite-db.c	/^static const struct imxuart_platform_data uart_pdata __initconst = {$/;"	v	typeref:struct:uart_pdata	file:
__initconst	mx31lite-db.c	/^static const struct spi_imx_master spi0_pdata __initconst = {$/;"	v	typeref:struct:spi0_pdata	file:
__initconst	mx31moboard-devboard.c	/^static const struct fsl_usb2_platform_data usb_pdata __initconst = {$/;"	v	typeref:struct:usb_pdata	file:
__initconst	mx31moboard-devboard.c	/^static const struct imxmmc_platform_data sdhc2_pdata __initconst = {$/;"	v	typeref:struct:sdhc2_pdata	file:
__initconst	mx31moboard-devboard.c	/^static const struct imxuart_platform_data uart_pdata __initconst = {$/;"	v	typeref:struct:uart_pdata	file:
__initconst	mx31moboard-marxbot.c	/^static const struct fsl_usb2_platform_data usb_pdata __initconst = {$/;"	v	typeref:struct:usb_pdata	file:
__initconst	mx31moboard-marxbot.c	/^static const struct imxmmc_platform_data sdhc2_pdata __initconst = {$/;"	v	typeref:struct:sdhc2_pdata	file:
__initconst	mx31moboard-smartbot.c	/^static const struct fsl_usb2_platform_data usb_pdata __initconst = {$/;"	v	typeref:struct:usb_pdata	file:
__initconst	mx31moboard-smartbot.c	/^static const struct imxuart_platform_data uart_pdata __initconst = {$/;"	v	typeref:struct:uart_pdata	file:
__initdata	mx31lilly-db.c	/^static struct mx3fb_platform_data fb_pdata __initdata = {$/;"	v	typeref:struct:fb_pdata	file:
__initdata	mx31lilly-db.c	/^static unsigned int lilly_db_board_pins[] __initdata = {$/;"	v	file:
__initdata	mx31lite-db.c	/^static unsigned int litekit_db_board_pins[] __initdata = {$/;"	v	file:
__initdata	mx31moboard-devboard.c	/^static struct mxc_usbh_platform_data usbh1_pdata __initdata = {$/;"	v	typeref:struct:usbh1_pdata	file:
__initdata	mx31moboard-marxbot.c	/^static struct mxc_usbh_platform_data usbh1_pdata __initdata = {$/;"	v	typeref:struct:usbh1_pdata	file:
__initdata	mx31moboard-marxbot.c	/^static struct platform_device *marxbot_cameras[] __initdata = {$/;"	v	typeref:struct:marxbot_cameras	file:
__initdata	mx31moboard-marxbot.c	/^static struct spi_board_info marxbot_spi_board_info[] __initdata = {$/;"	v	typeref:struct:marxbot_spi_board_info	file:
__initdata	mx31moboard-smartbot.c	/^static struct mxc_usbh_platform_data otg_host_pdata __initdata = {$/;"	v	typeref:struct:otg_host_pdata	file:
__initdata	mx31moboard-smartbot.c	/^static struct platform_device *smartbot_cameras[] __initdata = {$/;"	v	typeref:struct:smartbot_cameras	file:
addr_in_module	hardware.h	28;"	d
arm_is_ca7	mxc.h	/^static inline bool arm_is_ca7(void)$/;"	f
base_iclink	mx31moboard-marxbot.c	/^static struct soc_camera_link base_iclink = {$/;"	v	typeref:struct:soc_camera_link	file:
base_iclink	mx31moboard-smartbot.c	/^static struct soc_camera_link base_iclink = {$/;"	v	typeref:struct:soc_camera_link	file:
ca7_cpu_resume	common.h	/^static inline void ca7_cpu_resume(void) {}$/;"	f
clockevent_epit	epit.c	/^static struct clock_event_device clockevent_epit = {$/;"	v	typeref:struct:clock_event_device	file:
clockevent_epit	epit.c	/^static struct clock_event_device clockevent_epit;$/;"	v	typeref:struct:clock_event_device	file:
clockevent_mode	epit.c	/^static enum clock_event_mode clockevent_mode = CLOCK_EVT_MODE_UNUSED;$/;"	v	typeref:enum:clock_event_mode	file:
cpu_is_imx6	mxc.h	/^static inline bool cpu_is_imx6(void)$/;"	f
cpu_is_imx6dl	mxc.h	/^static inline bool cpu_is_imx6dl(void)$/;"	f
cpu_is_imx6q	mxc.h	/^static inline bool cpu_is_imx6q(void)$/;"	f
cpu_is_imx6sl	mxc.h	/^static inline bool cpu_is_imx6sl(void)$/;"	f
cpu_is_imx6sx	mxc.h	/^static inline bool cpu_is_imx6sx(void)$/;"	f
cpu_is_imx6ul	mxc.h	/^static inline bool cpu_is_imx6ul(void)$/;"	f
cpu_is_imx6ull	mxc.h	/^static inline bool cpu_is_imx6ull(void)$/;"	f
cpu_is_imx7d	mxc.h	/^static inline bool cpu_is_imx7d(void)$/;"	f
cpu_is_mx1	mxc.h	80;"	d
cpu_is_mx1	mxc.h	82;"	d
cpu_is_mx2	mxc.h	237;"	d
cpu_is_mx21	mxc.h	92;"	d
cpu_is_mx21	mxc.h	94;"	d
cpu_is_mx25	mxc.h	104;"	d
cpu_is_mx25	mxc.h	106;"	d
cpu_is_mx27	mxc.h	116;"	d
cpu_is_mx27	mxc.h	118;"	d
cpu_is_mx3	mxc.h	236;"	d
cpu_is_mx31	mxc.h	128;"	d
cpu_is_mx31	mxc.h	130;"	d
cpu_is_mx35	mxc.h	140;"	d
cpu_is_mx35	mxc.h	142;"	d
cpu_is_mx51	mxc.h	152;"	d
cpu_is_mx51	mxc.h	154;"	d
cpu_is_mx53	mxc.h	164;"	d
cpu_is_mx53	mxc.h	166;"	d
cpu_op	mxc.h	/^struct cpu_op {$/;"	s
cpu_rate	mxc.h	/^	u32 cpu_rate;$/;"	m	struct:cpu_op
devboard_init_sel_gpios	mx31moboard-devboard.c	/^static void devboard_init_sel_gpios(void)$/;"	f	file:
devboard_isp1105_init	mx31moboard-devboard.c	/^static int devboard_isp1105_init(struct usb_phy *otg)$/;"	f	file:
devboard_isp1105_set_vbus	mx31moboard-devboard.c	/^static int devboard_isp1105_set_vbus(struct usb_otg *otg, bool on)$/;"	f	file:
devboard_pins	mx31moboard-devboard.c	/^static unsigned int devboard_pins[] = {$/;"	v	file:
devboard_sdhc2_exit	mx31moboard-devboard.c	/^static void devboard_sdhc2_exit(struct device *dev, void *data)$/;"	f	file:
devboard_sdhc2_get_ro	mx31moboard-devboard.c	/^static int devboard_sdhc2_get_ro(struct device *dev)$/;"	f	file:
devboard_sdhc2_init	mx31moboard-devboard.c	/^static int devboard_sdhc2_init(struct device *dev, irq_handler_t detect_irq,$/;"	f	file:
devboard_usbh1_hw_init	mx31moboard-devboard.c	/^static int devboard_usbh1_hw_init(struct platform_device *pdev)$/;"	f	file:
devboard_usbh1_init	mx31moboard-devboard.c	/^static int __init devboard_usbh1_init(void)$/;"	f	file:
dspics_resets_init	mx31moboard-marxbot.c	/^static void dspics_resets_init(void)$/;"	f	file:
epit_clockevent_init	epit.c	/^static int __init epit_clockevent_init(struct clk *timer_clk)$/;"	f	file:
epit_clocksource_init	epit.c	/^static int __init epit_clocksource_init(struct clk *timer_clk)$/;"	f	file:
epit_imx_exit	epit.c	/^module_exit(epit_imx_exit);$/;"	v
epit_imx_exit	epit.c	/^static void __exit epit_imx_exit(void)$/;"	f	file:
epit_imx_init	epit.c	/^static int __init epit_imx_init(void)$/;"	f	file:
epit_imx_init	epit.c	/^subsys_initcall(epit_imx_init);$/;"	v
epit_irq_acknowledge	epit.c	/^static void epit_irq_acknowledge(void)$/;"	f	file:
epit_irq_disable	epit.c	/^static inline void epit_irq_disable(void)$/;"	f	file:
epit_irq_enable	epit.c	/^static inline void epit_irq_enable(void)$/;"	f	file:
epit_match_table	epit.c	/^static const struct of_device_id epit_match_table[] = {$/;"	v	typeref:struct:of_device_id	file:
epit_probe	epit.c	/^static int  epit_probe(struct platform_device *pdev)$/;"	f	file:
epit_remove	epit.c	/^static int epit_remove(struct platform_device *pdev)$/;"	f	file:
epit_set_mode	epit.c	/^static void epit_set_mode(enum clock_event_mode mode,$/;"	f	file:
epit_set_next_event	epit.c	/^static int epit_set_next_event(unsigned long evt,$/;"	f	file:
epit_timer_init	epit.c	/^void __init epit_timer_init(void __iomem *base, int irq)$/;"	f
epit_timer_interrupt	epit.c	/^static irqreturn_t epit_timer_interrupt(int irq, void *dev_id)$/;"	f	file:
epit_timer_irq	epit.c	/^static struct irqaction epit_timer_irq = {$/;"	v	typeref:struct:irqaction	file:
fb_modedb	mx31lilly-db.c	/^static const struct fb_videomode fb_modedb = {$/;"	v	typeref:struct:fb_videomode	file:
gpio_det	mx31lilly-db.c	/^static int gpio_det, gpio_wp;$/;"	v	file:
gpio_det	mx31lite-db.c	/^static int gpio_det, gpio_wp;$/;"	v	file:
gpio_wp	mx31lilly-db.c	/^static int gpio_det, gpio_wp;$/;"	v	file:
gpio_wp	mx31lite-db.c	/^static int gpio_det, gpio_wp;$/;"	v	file:
imx51_pm_init	common.h	/^static inline void imx51_pm_init(void) {}$/;"	f
imx53_pm_init	common.h	/^static inline void imx53_pm_init(void) {}$/;"	f
imx5_pm_set_ccm_base	common.h	/^static inline void imx5_pm_set_ccm_base(void __iomem *base) {}$/;"	f
imx6_suspend	common.h	/^static inline void imx6_suspend(void __iomem *ocram_vbase) {}$/;"	f
imx7_suspend	common.h	/^static inline void imx7_suspend(void __iomem *ocram_vbase) {}$/;"	f
imx_ddrc_get_ddr_type	common.h	/^static inline int imx_ddrc_get_ddr_type(void) { return 0; }$/;"	f
imx_gpc_add_m4_wake_up_irq	common.h	/^static inline void imx_gpc_add_m4_wake_up_irq(u32 irq, bool enable) {}$/;"	f
imx_gpc_is_m4_sleeping	common.h	/^static inline unsigned int imx_gpc_is_m4_sleeping(void) { return 0; }$/;"	f
imx_gpcv2_add_m4_wake_up_irq	common.h	/^static void imx_gpcv2_add_m4_wake_up_irq(u32 hwirq, bool enable) {}$/;"	f
imx_gpcv2_mf_power_on	common.h	/^static inline int imx_gpcv2_mf_power_on(unsigned int irq, unsigned int on) { return 0; }$/;"	f
imx_gpcv2_set_core1_pdn_pup_by_software	common.h	/^static inline void imx_gpcv2_set_core1_pdn_pup_by_software(bool pdn) {}$/;"	f
imx_init_l2cache	common.h	/^static inline void imx_init_l2cache(void) {}$/;"	f
imx_map_entry	hardware.h	121;"	d
imx_mmdc_get_ddr_type	common.h	/^static inline int imx_mmdc_get_ddr_type(void) { return 0; }$/;"	f
imx_mu_lpm_ready	common.h	/^static inline int imx_mu_lpm_ready(bool ready) { return 0; }$/;"	f
imx_scu_map_io	common.h	/^static inline void imx_scu_map_io(void) {}$/;"	f
imx_smp_prepare	common.h	/^static inline void imx_smp_prepare(void) {}$/;"	f
marxbot_basecam_power	mx31moboard-marxbot.c	/^static int marxbot_basecam_power(struct device *dev, int on)$/;"	f	file:
marxbot_basecam_reset	mx31moboard-marxbot.c	/^static int marxbot_basecam_reset(struct device *dev)$/;"	f	file:
marxbot_cam_init	mx31moboard-marxbot.c	/^static int __init marxbot_cam_init(void)$/;"	f	file:
marxbot_camera	mx31moboard-marxbot.c	/^static struct platform_device marxbot_camera[] = {$/;"	v	typeref:struct:platform_device	file:
marxbot_i2c_devices	mx31moboard-marxbot.c	/^static struct i2c_board_info marxbot_i2c_devices[] = {$/;"	v	typeref:struct:i2c_board_info	file:
marxbot_init_sel_gpios	mx31moboard-marxbot.c	/^static void marxbot_init_sel_gpios(void)$/;"	f	file:
marxbot_isp1105_init	mx31moboard-marxbot.c	/^static int marxbot_isp1105_init(struct usb_phy *otg)$/;"	f	file:
marxbot_isp1105_set_vbus	mx31moboard-marxbot.c	/^static int marxbot_isp1105_set_vbus(struct usb_otg *otg, bool on)$/;"	f	file:
marxbot_pins	mx31moboard-marxbot.c	/^static unsigned int marxbot_pins[] = {$/;"	v	file:
marxbot_sdhc2_exit	mx31moboard-marxbot.c	/^static void marxbot_sdhc2_exit(struct device *dev, void *data)$/;"	f	file:
marxbot_sdhc2_get_ro	mx31moboard-marxbot.c	/^static int marxbot_sdhc2_get_ro(struct device *dev)$/;"	f	file:
marxbot_sdhc2_init	mx31moboard-marxbot.c	/^static int marxbot_sdhc2_init(struct device *dev, irq_handler_t detect_irq,$/;"	f	file:
marxbot_usbh1_hw_init	mx31moboard-marxbot.c	/^static int marxbot_usbh1_hw_init(struct platform_device *pdev)$/;"	f	file:
marxbot_usbh1_init	mx31moboard-marxbot.c	/^static int __init marxbot_usbh1_init(void)$/;"	f	file:
mx31lilly_db_init	mx31lilly-db.c	/^void __init mx31lilly_db_init(void)$/;"	f
mx31lilly_init_fb	mx31lilly-db.c	/^static void __init mx31lilly_init_fb(void)$/;"	f	file:
mx31lite_db_init	mx31lite-db.c	/^void __init mx31lite_db_init(void)$/;"	f
mx31moboard_devboard_init	mx31moboard-devboard.c	/^void __init mx31moboard_devboard_init(void)$/;"	f
mx31moboard_marxbot_init	mx31moboard-marxbot.c	/^void __init mx31moboard_marxbot_init(void)$/;"	f
mx31moboard_smartbot_init	mx31moboard-smartbot.c	/^void __init mx31moboard_smartbot_init(int board)$/;"	f
mx3_cpu_pwr_mode	common.h	/^enum mx3_cpu_pwr_mode {$/;"	g
mx51_neon_fixup	common.h	/^static inline int mx51_neon_fixup(void) { return 0; }$/;"	f
mxc_cpu_pwr_mode	common.h	/^enum mxc_cpu_pwr_mode {$/;"	g
mxc_cpu_type	mxc.h	100;"	d
mxc_cpu_type	mxc.h	102;"	d
mxc_cpu_type	mxc.h	111;"	d
mxc_cpu_type	mxc.h	112;"	d
mxc_cpu_type	mxc.h	114;"	d
mxc_cpu_type	mxc.h	123;"	d
mxc_cpu_type	mxc.h	124;"	d
mxc_cpu_type	mxc.h	126;"	d
mxc_cpu_type	mxc.h	135;"	d
mxc_cpu_type	mxc.h	136;"	d
mxc_cpu_type	mxc.h	138;"	d
mxc_cpu_type	mxc.h	147;"	d
mxc_cpu_type	mxc.h	148;"	d
mxc_cpu_type	mxc.h	150;"	d
mxc_cpu_type	mxc.h	159;"	d
mxc_cpu_type	mxc.h	160;"	d
mxc_cpu_type	mxc.h	162;"	d
mxc_cpu_type	mxc.h	75;"	d
mxc_cpu_type	mxc.h	76;"	d
mxc_cpu_type	mxc.h	78;"	d
mxc_cpu_type	mxc.h	87;"	d
mxc_cpu_type	mxc.h	88;"	d
mxc_cpu_type	mxc.h	90;"	d
mxc_cpu_type	mxc.h	99;"	d
mxc_mmc1_exit	mx31lilly-db.c	/^static void mxc_mmc1_exit(struct device *dev, void *data)$/;"	f	file:
mxc_mmc1_exit	mx31lite-db.c	/^static void mxc_mmc1_exit(struct device *dev, void *data)$/;"	f	file:
mxc_mmc1_get_ro	mx31lilly-db.c	/^static int mxc_mmc1_get_ro(struct device *dev)$/;"	f	file:
mxc_mmc1_get_ro	mx31lite-db.c	/^static int mxc_mmc1_get_ro(struct device *dev)$/;"	f	file:
mxc_mmc1_init	mx31lilly-db.c	/^static int mxc_mmc1_init(struct device *dev,$/;"	f	file:
mxc_mmc1_init	mx31lite-db.c	/^static int mxc_mmc1_init(struct device *dev,$/;"	f	file:
smartbot_cam_init	mx31moboard-smartbot.c	/^static int __init smartbot_cam_init(void)$/;"	f	file:
smartbot_cam_power	mx31moboard-smartbot.c	/^static int smartbot_cam_power(struct device *dev, int on)$/;"	f	file:
smartbot_cam_reset	mx31moboard-smartbot.c	/^static int smartbot_cam_reset(struct device *dev)$/;"	f	file:
smartbot_camera	mx31moboard-smartbot.c	/^static struct platform_device smartbot_camera[] = {$/;"	v	typeref:struct:platform_device	file:
smartbot_i2c_devices	mx31moboard-smartbot.c	/^static struct i2c_board_info smartbot_i2c_devices[] = {$/;"	v	typeref:struct:i2c_board_info	file:
smartbot_otg_host_init	mx31moboard-smartbot.c	/^static inline int smartbot_otg_host_init(void) { return 0; }$/;"	f	file:
smartbot_otg_host_init	mx31moboard-smartbot.c	/^static int __init smartbot_otg_host_init(void)$/;"	f	file:
smartbot_otg_init	mx31moboard-smartbot.c	/^static int smartbot_otg_init(struct platform_device *pdev)$/;"	f	file:
smartbot_pins	mx31moboard-smartbot.c	/^static unsigned int smartbot_pins[] = {$/;"	v	file:
smartbot_resets_init	mx31moboard-smartbot.c	/^static void smartbot_resets_init(void)$/;"	f	file:
spi_internal_chipselect	mx31lite-db.c	/^static int spi_internal_chipselect[] = {$/;"	v	file:
timer_base	epit.c	/^static void __iomem *timer_base;$/;"	v	file:
v7_cpu_resume	common.h	/^static inline void v7_cpu_resume(void) {}$/;"	f
