TimeQuest Timing Analyzer report for vga_test_pttn
Fri Jan 03 16:30:20 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK_50'
 24. Fast Model Hold: 'CLOCK_50'
 25. Fast Model Minimum Pulse Width: 'CLOCK_50'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; vga_test_pttn                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 223.61 MHz ; 223.61 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -3.472 ; -59.442       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.631 ; -33.403            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                 ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.472 ; vga_sync:vga_sync_unit|v_count_reg[5] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.512      ;
; -3.436 ; vga_sync:vga_sync_unit|v_count_reg[8] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.476      ;
; -3.425 ; vga_sync:vga_sync_unit|v_count_reg[8] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.465      ;
; -3.398 ; vga_sync:vga_sync_unit|v_count_reg[6] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.438      ;
; -3.387 ; vga_sync:vga_sync_unit|v_count_reg[7] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.427      ;
; -3.385 ; vga_sync:vga_sync_unit|v_count_reg[4] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.425      ;
; -3.289 ; vga_sync:vga_sync_unit|v_count_reg[7] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.329      ;
; -3.275 ; vga_sync:vga_sync_unit|v_count_reg[3] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.314      ;
; -3.267 ; vga_sync:vga_sync_unit|v_count_reg[9] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.305      ;
; -3.255 ; vga_sync:vga_sync_unit|h_count_reg[6] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.292      ;
; -3.250 ; vga_sync:vga_sync_unit|v_count_reg[5] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.290      ;
; -3.239 ; vga_sync:vga_sync_unit|h_count_reg[9] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.277      ;
; -3.212 ; vga_sync:vga_sync_unit|v_count_reg[5] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.252      ;
; -3.205 ; vga_sync:vga_sync_unit|v_count_reg[2] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.244      ;
; -3.204 ; vga_sync:vga_sync_unit|h_count_reg[8] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.242      ;
; -3.170 ; vga_sync:vga_sync_unit|v_count_reg[8] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.210      ;
; -3.143 ; vga_sync:vga_sync_unit|v_count_reg[6] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.183      ;
; -3.133 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.173      ;
; -3.113 ; vga_sync:vga_sync_unit|h_count_reg[7] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.150      ;
; -3.100 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.139      ;
; -3.088 ; vga_sync:vga_sync_unit|v_count_reg[4] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.128      ;
; -3.085 ; vga_sync:vga_sync_unit|h_count_reg[4] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.122      ;
; -3.074 ; vga_sync:vga_sync_unit|v_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.113      ;
; -3.057 ; vga_sync:vga_sync_unit|v_count_reg[4] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.097      ;
; -3.049 ; vga_sync:vga_sync_unit|h_count_reg[6] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.086      ;
; -3.044 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.084      ;
; -3.030 ; vga_sync:vga_sync_unit|v_count_reg[7] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.070      ;
; -3.021 ; vga_sync:vga_sync_unit|v_count_reg[3] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.060      ;
; -3.014 ; vga_sync:vga_sync_unit|v_count_reg[6] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.054      ;
; -3.006 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.043      ;
; -3.006 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.043      ;
; -2.988 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 4.024      ;
; -2.988 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 4.024      ;
; -2.988 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 4.024      ;
; -2.988 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 4.024      ;
; -2.988 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 4.024      ;
; -2.988 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 4.024      ;
; -2.988 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 4.024      ;
; -2.986 ; vga_sync:vga_sync_unit|v_count_reg[3] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.025      ;
; -2.980 ; vga_sync:vga_sync_unit|v_count_reg[2] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.019      ;
; -2.947 ; vga_sync:vga_sync_unit|h_count_reg[8] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.985      ;
; -2.944 ; vga_sync:vga_sync_unit|v_count_reg[2] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.983      ;
; -2.916 ; vga_sync:vga_sync_unit|v_count_reg[5] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.956      ;
; -2.912 ; vga_sync:vga_sync_unit|v_count_reg[9] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.950      ;
; -2.906 ; vga_sync:vga_sync_unit|h_count_reg[6] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.943      ;
; -2.896 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.933      ;
; -2.896 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.933      ;
; -2.887 ; vga_sync:vga_sync_unit|h_count_reg[5] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.924      ;
; -2.878 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.914      ;
; -2.878 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.914      ;
; -2.878 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.914      ;
; -2.878 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.914      ;
; -2.878 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.914      ;
; -2.878 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.914      ;
; -2.878 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.914      ;
; -2.846 ; vga_sync:vga_sync_unit|h_count_reg[8] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.884      ;
; -2.834 ; vga_sync:vga_sync_unit|h_count_reg[5] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.871      ;
; -2.816 ; vga_sync:vga_sync_unit|v_count_reg[4] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.856      ;
; -2.786 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.822      ;
; -2.786 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.822      ;
; -2.768 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.803      ;
; -2.768 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.803      ;
; -2.768 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.803      ;
; -2.768 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.803      ;
; -2.768 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.803      ;
; -2.768 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.803      ;
; -2.768 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.803      ;
; -2.764 ; vga_sync:vga_sync_unit|v_count_reg[9] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.802      ;
; -2.750 ; vga_sync:vga_sync_unit|h_count_reg[9] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.788      ;
; -2.744 ; vga_sync:vga_sync_unit|h_count_reg[5] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.781      ;
; -2.738 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.774      ;
; -2.738 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.774      ;
; -2.732 ; vga_sync:vga_sync_unit|v_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.772      ;
; -2.720 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.755      ;
; -2.720 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.755      ;
; -2.720 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.755      ;
; -2.720 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.755      ;
; -2.720 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.755      ;
; -2.720 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.755      ;
; -2.720 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.755      ;
; -2.716 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.754      ;
; -2.707 ; vga_sync:vga_sync_unit|h_count_reg[7] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.744      ;
; -2.691 ; vga_sync:vga_sync_unit|h_count_reg[9] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.729      ;
; -2.684 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.722      ;
; -2.659 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.695      ;
; -2.659 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.695      ;
; -2.655 ; vga_sync:vga_sync_unit|v_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.692      ;
; -2.655 ; vga_sync:vga_sync_unit|v_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.692      ;
; -2.649 ; vga_sync:vga_sync_unit|h_count_reg[7] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.686      ;
; -2.641 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.676      ;
; -2.641 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.676      ;
; -2.641 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.676      ;
; -2.641 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.676      ;
; -2.641 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.676      ;
; -2.641 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.676      ;
; -2.641 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.676      ;
; -2.638 ; vga_sync:vga_sync_unit|v_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.676      ;
; -2.606 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.642      ;
; -2.606 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.642      ;
; -2.606 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.644      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                 ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|mod2_reg       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.976 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|h_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.988 ; vga_sync:vga_sync_unit|v_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.274      ;
; 0.991 ; vga_sync:vga_sync_unit|h_count_reg[4] ; vga_sync:vga_sync_unit|h_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.277      ;
; 0.995 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.281      ;
; 1.011 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_sync_reg     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.298      ;
; 1.016 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.017 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|h_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.303      ;
; 1.019 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.027 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.313      ;
; 1.039 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.325      ;
; 1.039 ; vga_sync:vga_sync_unit|v_count_reg[4] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.325      ;
; 1.050 ; vga_sync:vga_sync_unit|v_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.336      ;
; 1.089 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.375      ;
; 1.089 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|h_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.375      ;
; 1.089 ; vga_sync:vga_sync_unit|mod2_reg       ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.375      ;
; 1.210 ; vga_sync:vga_sync_unit|v_count_reg[5] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.496      ;
; 1.210 ; vga_sync:vga_sync_unit|v_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.496      ;
; 1.285 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.571      ;
; 1.337 ; vga_sync:vga_sync_unit|v_count_reg[4] ; vga_sync:vga_sync_unit|v_sync_reg     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.624      ;
; 1.418 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.704      ;
; 1.420 ; vga_sync:vga_sync_unit|h_count_reg[5] ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.706      ;
; 1.420 ; vga_sync:vga_sync_unit|v_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.706      ;
; 1.427 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.713      ;
; 1.449 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
; 1.450 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|h_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.736      ;
; 1.469 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.755      ;
; 1.472 ; vga_sync:vga_sync_unit|v_count_reg[4] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.758      ;
; 1.500 ; vga_sync:vga_sync_unit|h_count_reg[5] ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.786      ;
; 1.503 ; vga_sync:vga_sync_unit|h_count_reg[4] ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.789      ;
; 1.509 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|h_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.795      ;
; 1.529 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.815      ;
; 1.541 ; vga_sync:vga_sync_unit|h_count_reg[5] ; vga_sync:vga_sync_unit|h_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.826      ;
; 1.575 ; vga_sync:vga_sync_unit|h_count_reg[5] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.860      ;
; 1.581 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.866      ;
; 1.583 ; vga_sync:vga_sync_unit|h_count_reg[4] ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.869      ;
; 1.589 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|h_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.875      ;
; 1.610 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.896      ;
; 1.620 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.906      ;
; 1.623 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.909      ;
; 1.634 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.919      ;
; 1.642 ; vga_sync:vga_sync_unit|v_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.928      ;
; 1.646 ; vga_sync:vga_sync_unit|v_count_reg[4] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.932      ;
; 1.650 ; vga_sync:vga_sync_unit|v_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.935      ;
; 1.676 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.961      ;
; 1.690 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.976      ;
; 1.700 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.986      ;
; 1.703 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.989      ;
; 1.703 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.989      ;
; 1.709 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.995      ;
; 1.722 ; vga_sync:vga_sync_unit|v_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.008      ;
; 1.726 ; vga_sync:vga_sync_unit|v_count_reg[4] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.012      ;
; 1.730 ; vga_sync:vga_sync_unit|v_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.015      ;
; 1.744 ; vga_sync:vga_sync_unit|v_count_reg[6] ; vga_sync:vga_sync_unit|v_sync_reg     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.031      ;
; 1.746 ; vga_sync:vga_sync_unit|v_count_reg[5] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.032      ;
; 1.747 ; vga_sync:vga_sync_unit|h_count_reg[4] ; vga_sync:vga_sync_unit|h_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.032      ;
; 1.749 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.035      ;
; 1.756 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.041      ;
; 1.781 ; vga_sync:vga_sync_unit|h_count_reg[4] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.066      ;
; 1.783 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.069      ;
; 1.789 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.075      ;
; 1.806 ; vga_sync:vga_sync_unit|v_count_reg[4] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.092      ;
; 1.826 ; vga_sync:vga_sync_unit|v_count_reg[5] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.112      ;
; 1.826 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_sync_reg     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.112      ;
; 1.829 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.115      ;
; 1.835 ; vga_sync:vga_sync_unit|v_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.121      ;
; 1.841 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.126      ;
; 1.863 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.149      ;
; 1.864 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.150      ;
; 1.871 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.157      ;
; 1.874 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.160      ;
; 1.876 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.161      ;
; 1.893 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|h_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.178      ;
; 1.904 ; vga_sync:vga_sync_unit|v_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.189      ;
; 1.905 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|h_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.192      ;
; 1.905 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|h_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.192      ;
; 1.905 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|h_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.192      ;
; 1.905 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|h_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.192      ;
; 1.905 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|h_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.192      ;
; 1.905 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.192      ;
; 1.905 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.192      ;
; 1.905 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|h_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.192      ;
; 1.906 ; vga_sync:vga_sync_unit|v_count_reg[5] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.192      ;
; 1.910 ; vga_sync:vga_sync_unit|v_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.196      ;
; 1.914 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.199      ;
; 1.921 ; vga_sync:vga_sync_unit|v_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.207      ;
; 1.927 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 2.215      ;
; 1.930 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.215      ;
; 1.943 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.229      ;
; 1.943 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.229      ;
; 1.944 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.231      ;
; 1.944 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.231      ;
; 1.946 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|h_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.231      ;
; 1.951 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.237      ;
; 1.954 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.240      ;
; 1.963 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.249      ;
; 1.981 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.267      ;
; 1.984 ; vga_sync:vga_sync_unit|v_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.269      ;
; 2.010 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.295      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; rgb_reg[0]                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rgb_reg[0]                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; rgb_reg[1]                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rgb_reg[1]                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; rgb_reg[2]                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rgb_reg[2]                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_sync_reg     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_sync_reg     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|mod2_reg       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|mod2_reg       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_sync_reg     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_sync_reg     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rgb_reg[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rgb_reg[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rgb_reg[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rgb_reg[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rgb_reg[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rgb_reg[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[8]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[8]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[9]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[9]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_sync_reg|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_sync_reg|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|mod2_reg|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|mod2_reg|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[5]|clk      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 1.862 ; 1.862 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 1.862 ; 1.862 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.855 ; -0.855 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.855 ; -0.855 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; VGA_B[*]  ; CLOCK_50   ; 12.184 ; 12.184 ; Rise       ; CLOCK_50        ;
;  VGA_B[0] ; CLOCK_50   ; 12.184 ; 12.184 ; Rise       ; CLOCK_50        ;
;  VGA_B[1] ; CLOCK_50   ; 12.140 ; 12.140 ; Rise       ; CLOCK_50        ;
;  VGA_B[2] ; CLOCK_50   ; 11.884 ; 11.884 ; Rise       ; CLOCK_50        ;
; VGA_G[*]  ; CLOCK_50   ; 11.659 ; 11.659 ; Rise       ; CLOCK_50        ;
;  VGA_G[0] ; CLOCK_50   ; 11.659 ; 11.659 ; Rise       ; CLOCK_50        ;
;  VGA_G[1] ; CLOCK_50   ; 11.626 ; 11.626 ; Rise       ; CLOCK_50        ;
;  VGA_G[2] ; CLOCK_50   ; 11.646 ; 11.646 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 8.889  ; 8.889  ; Rise       ; CLOCK_50        ;
; VGA_R[*]  ; CLOCK_50   ; 11.398 ; 11.398 ; Rise       ; CLOCK_50        ;
;  VGA_R[0] ; CLOCK_50   ; 11.377 ; 11.377 ; Rise       ; CLOCK_50        ;
;  VGA_R[1] ; CLOCK_50   ; 11.380 ; 11.380 ; Rise       ; CLOCK_50        ;
;  VGA_R[2] ; CLOCK_50   ; 11.398 ; 11.398 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 8.536  ; 8.536  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; VGA_B[*]  ; CLOCK_50   ; 10.267 ; 10.267 ; Rise       ; CLOCK_50        ;
;  VGA_B[0] ; CLOCK_50   ; 10.567 ; 10.567 ; Rise       ; CLOCK_50        ;
;  VGA_B[1] ; CLOCK_50   ; 10.523 ; 10.523 ; Rise       ; CLOCK_50        ;
;  VGA_B[2] ; CLOCK_50   ; 10.267 ; 10.267 ; Rise       ; CLOCK_50        ;
; VGA_G[*]  ; CLOCK_50   ; 9.603  ; 9.603  ; Rise       ; CLOCK_50        ;
;  VGA_G[0] ; CLOCK_50   ; 9.636  ; 9.636  ; Rise       ; CLOCK_50        ;
;  VGA_G[1] ; CLOCK_50   ; 9.603  ; 9.603  ; Rise       ; CLOCK_50        ;
;  VGA_G[2] ; CLOCK_50   ; 9.623  ; 9.623  ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 8.889  ; 8.889  ; Rise       ; CLOCK_50        ;
; VGA_R[*]  ; CLOCK_50   ; 10.327 ; 10.327 ; Rise       ; CLOCK_50        ;
;  VGA_R[0] ; CLOCK_50   ; 10.327 ; 10.327 ; Rise       ; CLOCK_50        ;
;  VGA_R[1] ; CLOCK_50   ; 10.330 ; 10.330 ; Rise       ; CLOCK_50        ;
;  VGA_R[2] ; CLOCK_50   ; 10.348 ; 10.348 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 8.536  ; 8.536  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.696 ; -9.503        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -27.380            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                 ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.696 ; vga_sync:vga_sync_unit|v_count_reg[5] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.730      ;
; -0.675 ; vga_sync:vga_sync_unit|v_count_reg[8] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.709      ;
; -0.673 ; vga_sync:vga_sync_unit|v_count_reg[4] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.707      ;
; -0.671 ; vga_sync:vga_sync_unit|v_count_reg[6] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.705      ;
; -0.667 ; vga_sync:vga_sync_unit|v_count_reg[8] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.701      ;
; -0.654 ; vga_sync:vga_sync_unit|v_count_reg[7] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.688      ;
; -0.641 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.672      ;
; -0.641 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.672      ;
; -0.632 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.622 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.656      ;
; -0.622 ; vga_sync:vga_sync_unit|v_count_reg[3] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.655      ;
; -0.613 ; vga_sync:vga_sync_unit|v_count_reg[9] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.645      ;
; -0.602 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.635      ;
; -0.595 ; vga_sync:vga_sync_unit|v_count_reg[7] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.629      ;
; -0.595 ; vga_sync:vga_sync_unit|h_count_reg[6] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.626      ;
; -0.591 ; vga_sync:vga_sync_unit|h_count_reg[9] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.623      ;
; -0.586 ; vga_sync:vga_sync_unit|h_count_reg[8] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.618      ;
; -0.584 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.615      ;
; -0.584 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.615      ;
; -0.582 ; vga_sync:vga_sync_unit|v_count_reg[2] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.615      ;
; -0.580 ; vga_sync:vga_sync_unit|v_count_reg[5] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.614      ;
; -0.579 ; vga_sync:vga_sync_unit|v_count_reg[5] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.613      ;
; -0.576 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.610      ;
; -0.575 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.605      ;
; -0.575 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.605      ;
; -0.575 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.605      ;
; -0.575 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.605      ;
; -0.575 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.605      ;
; -0.575 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.605      ;
; -0.575 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.605      ;
; -0.574 ; vga_sync:vga_sync_unit|v_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.607      ;
; -0.572 ; vga_sync:vga_sync_unit|v_count_reg[6] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.606      ;
; -0.561 ; vga_sync:vga_sync_unit|v_count_reg[8] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.595      ;
; -0.560 ; vga_sync:vga_sync_unit|h_count_reg[7] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.591      ;
; -0.541 ; vga_sync:vga_sync_unit|v_count_reg[4] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.575      ;
; -0.538 ; vga_sync:vga_sync_unit|v_count_reg[6] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.572      ;
; -0.538 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.568      ;
; -0.538 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.568      ;
; -0.532 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.564      ;
; -0.529 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.558      ;
; -0.529 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.558      ;
; -0.529 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.558      ;
; -0.529 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.558      ;
; -0.529 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.558      ;
; -0.529 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.558      ;
; -0.529 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.558      ;
; -0.521 ; vga_sync:vga_sync_unit|v_count_reg[4] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.555      ;
; -0.519 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.549      ;
; -0.519 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.549      ;
; -0.518 ; vga_sync:vga_sync_unit|h_count_reg[4] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.549      ;
; -0.517 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.547      ;
; -0.517 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.547      ;
; -0.510 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.539      ;
; -0.510 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.539      ;
; -0.510 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.539      ;
; -0.510 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.539      ;
; -0.510 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.539      ;
; -0.510 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.539      ;
; -0.510 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.539      ;
; -0.508 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.537      ;
; -0.508 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.537      ;
; -0.508 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.537      ;
; -0.508 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.537      ;
; -0.508 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.537      ;
; -0.508 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.537      ;
; -0.508 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.537      ;
; -0.507 ; vga_sync:vga_sync_unit|v_count_reg[5] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.541      ;
; -0.505 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.535      ;
; -0.505 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.535      ;
; -0.502 ; vga_sync:vga_sync_unit|v_count_reg[7] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.536      ;
; -0.496 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.525      ;
; -0.496 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.525      ;
; -0.496 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.525      ;
; -0.496 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.525      ;
; -0.496 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.525      ;
; -0.496 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.525      ;
; -0.496 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 1.525      ;
; -0.493 ; vga_sync:vga_sync_unit|v_count_reg[9] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.525      ;
; -0.488 ; vga_sync:vga_sync_unit|v_count_reg[3] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.521      ;
; -0.486 ; vga_sync:vga_sync_unit|h_count_reg[6] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.517      ;
; -0.479 ; vga_sync:vga_sync_unit|v_count_reg[3] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.512      ;
; -0.478 ; vga_sync:vga_sync_unit|h_count_reg[8] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.510      ;
; -0.476 ; vga_sync:vga_sync_unit|v_count_reg[4] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.510      ;
; -0.475 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.507      ;
; -0.470 ; vga_sync:vga_sync_unit|h_count_reg[5] ; rgb_reg[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.501      ;
; -0.469 ; vga_sync:vga_sync_unit|v_count_reg[2] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.502      ;
; -0.464 ; vga_sync:vga_sync_unit|v_count_reg[2] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.497      ;
; -0.454 ; vga_sync:vga_sync_unit|h_count_reg[6] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.485      ;
; -0.448 ; vga_sync:vga_sync_unit|v_count_reg[9] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.480      ;
; -0.448 ; vga_sync:vga_sync_unit|h_count_reg[5] ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.479      ;
; -0.446 ; vga_sync:vga_sync_unit|h_count_reg[8] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.478      ;
; -0.437 ; vga_sync:vga_sync_unit|h_count_reg[5] ; rgb_reg[1]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.468      ;
; -0.429 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.460      ;
; -0.424 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.456      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                 ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|mod2_reg       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.363 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|h_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; vga_sync:vga_sync_unit|v_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; vga_sync:vga_sync_unit|h_count_reg[4] ; vga_sync:vga_sync_unit|h_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|h_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_sync_reg     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.530      ;
; 0.378 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.382 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; vga_sync:vga_sync_unit|v_count_reg[4] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.390 ; vga_sync:vga_sync_unit|v_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.542      ;
; 0.442 ; vga_sync:vga_sync_unit|v_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.594      ;
; 0.454 ; vga_sync:vga_sync_unit|v_count_reg[5] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.606      ;
; 0.481 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.633      ;
; 0.502 ; vga_sync:vga_sync_unit|v_count_reg[4] ; vga_sync:vga_sync_unit|v_sync_reg     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.655      ;
; 0.503 ; vga_sync:vga_sync_unit|v_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.507 ; vga_sync:vga_sync_unit|h_count_reg[5] ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.660      ;
; 0.512 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; vga_sync:vga_sync_unit|mod2_reg       ; vga_sync:vga_sync_unit|h_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; vga_sync:vga_sync_unit|mod2_reg       ; rgb_reg[2]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|h_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.523 ; vga_sync:vga_sync_unit|v_count_reg[4] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.675      ;
; 0.529 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.681      ;
; 0.541 ; vga_sync:vga_sync_unit|h_count_reg[4] ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; vga_sync:vga_sync_unit|h_count_reg[5] ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.694      ;
; 0.547 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.556 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|h_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.576 ; vga_sync:vga_sync_unit|h_count_reg[4] ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.728      ;
; 0.580 ; vga_sync:vga_sync_unit|v_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.732      ;
; 0.584 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.586 ; vga_sync:vga_sync_unit|v_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.737      ;
; 0.588 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.591 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|h_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.606 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.758      ;
; 0.613 ; vga_sync:vga_sync_unit|h_count_reg[5] ; vga_sync:vga_sync_unit|h_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.764      ;
; 0.614 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.765      ;
; 0.615 ; vga_sync:vga_sync_unit|h_count_reg[5] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.766      ;
; 0.615 ; vga_sync:vga_sync_unit|v_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.767      ;
; 0.617 ; vga_sync:vga_sync_unit|v_count_reg[4] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.769      ;
; 0.619 ; vga_sync:vga_sync_unit|h_count_reg[3] ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; vga_sync:vga_sync_unit|v_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.772      ;
; 0.623 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.775      ;
; 0.633 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.784      ;
; 0.634 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.641 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.645 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.796      ;
; 0.648 ; vga_sync:vga_sync_unit|v_count_reg[5] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.649 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.800      ;
; 0.652 ; vga_sync:vga_sync_unit|v_count_reg[4] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.804      ;
; 0.655 ; vga_sync:vga_sync_unit|h_count_reg[4] ; vga_sync:vga_sync_unit|h_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.806      ;
; 0.657 ; vga_sync:vga_sync_unit|h_count_reg[4] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.808      ;
; 0.661 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.813      ;
; 0.663 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_sync_reg     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.815      ;
; 0.665 ; vga_sync:vga_sync_unit|v_count_reg[6] ; vga_sync:vga_sync_unit|v_sync_reg     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.818      ;
; 0.669 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.821      ;
; 0.676 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.828      ;
; 0.683 ; vga_sync:vga_sync_unit|v_count_reg[5] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.835      ;
; 0.685 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.837      ;
; 0.687 ; vga_sync:vga_sync_unit|v_count_reg[4] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.839      ;
; 0.690 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.841      ;
; 0.694 ; vga_sync:vga_sync_unit|v_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.846      ;
; 0.696 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.848      ;
; 0.700 ; vga_sync:vga_sync_unit|v_count_reg[7] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.852      ;
; 0.704 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.858      ;
; 0.708 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.859      ;
; 0.711 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.863      ;
; 0.712 ; vga_sync:vga_sync_unit|h_count_reg[8] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.864      ;
; 0.712 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.865      ;
; 0.712 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.865      ;
; 0.715 ; vga_sync:vga_sync_unit|v_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.866      ;
; 0.717 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.869      ;
; 0.718 ; vga_sync:vga_sync_unit|v_count_reg[5] ; vga_sync:vga_sync_unit|v_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.870      ;
; 0.728 ; vga_sync:vga_sync_unit|v_count_reg[6] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.880      ;
; 0.731 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.882      ;
; 0.742 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.893      ;
; 0.743 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.894      ;
; 0.746 ; vga_sync:vga_sync_unit|h_count_reg[1] ; vga_sync:vga_sync_unit|h_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.898      ;
; 0.750 ; vga_sync:vga_sync_unit|v_count_reg[3] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.901      ;
; 0.752 ; vga_sync:vga_sync_unit|h_count_reg[6] ; vga_sync:vga_sync_unit|h_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.903      ;
; 0.752 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.904      ;
; 0.760 ; vga_sync:vga_sync_unit|h_count_reg[0] ; vga_sync:vga_sync_unit|h_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.911      ;
; 0.762 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.915      ;
; 0.763 ; vga_sync:vga_sync_unit|v_count_reg[0] ; vga_sync:vga_sync_unit|v_count_reg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.764 ; vga_sync:vga_sync_unit|h_count_reg[7] ; vga_sync:vga_sync_unit|h_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.915      ;
; 0.767 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|h_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.918      ;
; 0.769 ; vga_sync:vga_sync_unit|h_count_reg[2] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.920      ;
; 0.769 ; vga_sync:vga_sync_unit|h_count_reg[9] ; vga_sync:vga_sync_unit|h_count_reg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.921      ;
; 0.772 ; vga_sync:vga_sync_unit|v_count_reg[1] ; vga_sync:vga_sync_unit|v_count_reg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.926      ;
; 0.773 ; vga_sync:vga_sync_unit|v_count_reg[8] ; vga_sync:vga_sync_unit|v_count_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.925      ;
; 0.775 ; vga_sync:vga_sync_unit|v_count_reg[5] ; vga_sync:vga_sync_unit|v_sync_reg     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.928      ;
; 0.778 ; vga_sync:vga_sync_unit|v_count_reg[3] ; vga_sync:vga_sync_unit|v_sync_reg     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.778 ; vga_sync:vga_sync_unit|v_count_reg[2] ; vga_sync:vga_sync_unit|v_count_reg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.929      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rgb_reg[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rgb_reg[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rgb_reg[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rgb_reg[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rgb_reg[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rgb_reg[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_count_reg[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_sync_reg     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|h_sync_reg     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|mod2_reg       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|mod2_reg       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_count_reg[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_sync_reg     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync:vga_sync_unit|v_sync_reg     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rgb_reg[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rgb_reg[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rgb_reg[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rgb_reg[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rgb_reg[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rgb_reg[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[8]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[8]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[9]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_count_reg[9]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|h_sync_reg|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|h_sync_reg|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|mod2_reg|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|mod2_reg|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_sync_unit|v_count_reg[5]|clk      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 0.157 ; 0.157 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.157 ; 0.157 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 0.256 ; 0.256 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.256 ; 0.256 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; CLOCK_50   ; 5.954 ; 5.954 ; Rise       ; CLOCK_50        ;
;  VGA_B[0] ; CLOCK_50   ; 5.954 ; 5.954 ; Rise       ; CLOCK_50        ;
;  VGA_B[1] ; CLOCK_50   ; 5.918 ; 5.918 ; Rise       ; CLOCK_50        ;
;  VGA_B[2] ; CLOCK_50   ; 5.837 ; 5.837 ; Rise       ; CLOCK_50        ;
; VGA_G[*]  ; CLOCK_50   ; 5.684 ; 5.684 ; Rise       ; CLOCK_50        ;
;  VGA_G[0] ; CLOCK_50   ; 5.684 ; 5.684 ; Rise       ; CLOCK_50        ;
;  VGA_G[1] ; CLOCK_50   ; 5.649 ; 5.649 ; Rise       ; CLOCK_50        ;
;  VGA_G[2] ; CLOCK_50   ; 5.673 ; 5.673 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.586 ; 4.586 ; Rise       ; CLOCK_50        ;
; VGA_R[*]  ; CLOCK_50   ; 5.617 ; 5.617 ; Rise       ; CLOCK_50        ;
;  VGA_R[0] ; CLOCK_50   ; 5.594 ; 5.594 ; Rise       ; CLOCK_50        ;
;  VGA_R[1] ; CLOCK_50   ; 5.599 ; 5.599 ; Rise       ; CLOCK_50        ;
;  VGA_R[2] ; CLOCK_50   ; 5.617 ; 5.617 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.423 ; 4.423 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; CLOCK_50   ; 5.211 ; 5.211 ; Rise       ; CLOCK_50        ;
;  VGA_B[0] ; CLOCK_50   ; 5.328 ; 5.328 ; Rise       ; CLOCK_50        ;
;  VGA_B[1] ; CLOCK_50   ; 5.292 ; 5.292 ; Rise       ; CLOCK_50        ;
;  VGA_B[2] ; CLOCK_50   ; 5.211 ; 5.211 ; Rise       ; CLOCK_50        ;
; VGA_G[*]  ; CLOCK_50   ; 4.873 ; 4.873 ; Rise       ; CLOCK_50        ;
;  VGA_G[0] ; CLOCK_50   ; 4.908 ; 4.908 ; Rise       ; CLOCK_50        ;
;  VGA_G[1] ; CLOCK_50   ; 4.873 ; 4.873 ; Rise       ; CLOCK_50        ;
;  VGA_G[2] ; CLOCK_50   ; 4.897 ; 4.897 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.586 ; 4.586 ; Rise       ; CLOCK_50        ;
; VGA_R[*]  ; CLOCK_50   ; 5.174 ; 5.174 ; Rise       ; CLOCK_50        ;
;  VGA_R[0] ; CLOCK_50   ; 5.174 ; 5.174 ; Rise       ; CLOCK_50        ;
;  VGA_R[1] ; CLOCK_50   ; 5.179 ; 5.179 ; Rise       ; CLOCK_50        ;
;  VGA_R[2] ; CLOCK_50   ; 5.197 ; 5.197 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.423 ; 4.423 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.472  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50        ; -3.472  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -59.442 ; 0.0   ; 0.0      ; 0.0     ; -33.403             ;
;  CLOCK_50        ; -59.442 ; 0.000 ; N/A      ; N/A     ; -33.403             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 1.862 ; 1.862 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 1.862 ; 1.862 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 0.256 ; 0.256 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.256 ; 0.256 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; VGA_B[*]  ; CLOCK_50   ; 12.184 ; 12.184 ; Rise       ; CLOCK_50        ;
;  VGA_B[0] ; CLOCK_50   ; 12.184 ; 12.184 ; Rise       ; CLOCK_50        ;
;  VGA_B[1] ; CLOCK_50   ; 12.140 ; 12.140 ; Rise       ; CLOCK_50        ;
;  VGA_B[2] ; CLOCK_50   ; 11.884 ; 11.884 ; Rise       ; CLOCK_50        ;
; VGA_G[*]  ; CLOCK_50   ; 11.659 ; 11.659 ; Rise       ; CLOCK_50        ;
;  VGA_G[0] ; CLOCK_50   ; 11.659 ; 11.659 ; Rise       ; CLOCK_50        ;
;  VGA_G[1] ; CLOCK_50   ; 11.626 ; 11.626 ; Rise       ; CLOCK_50        ;
;  VGA_G[2] ; CLOCK_50   ; 11.646 ; 11.646 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 8.889  ; 8.889  ; Rise       ; CLOCK_50        ;
; VGA_R[*]  ; CLOCK_50   ; 11.398 ; 11.398 ; Rise       ; CLOCK_50        ;
;  VGA_R[0] ; CLOCK_50   ; 11.377 ; 11.377 ; Rise       ; CLOCK_50        ;
;  VGA_R[1] ; CLOCK_50   ; 11.380 ; 11.380 ; Rise       ; CLOCK_50        ;
;  VGA_R[2] ; CLOCK_50   ; 11.398 ; 11.398 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 8.536  ; 8.536  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; CLOCK_50   ; 5.211 ; 5.211 ; Rise       ; CLOCK_50        ;
;  VGA_B[0] ; CLOCK_50   ; 5.328 ; 5.328 ; Rise       ; CLOCK_50        ;
;  VGA_B[1] ; CLOCK_50   ; 5.292 ; 5.292 ; Rise       ; CLOCK_50        ;
;  VGA_B[2] ; CLOCK_50   ; 5.211 ; 5.211 ; Rise       ; CLOCK_50        ;
; VGA_G[*]  ; CLOCK_50   ; 4.873 ; 4.873 ; Rise       ; CLOCK_50        ;
;  VGA_G[0] ; CLOCK_50   ; 4.908 ; 4.908 ; Rise       ; CLOCK_50        ;
;  VGA_G[1] ; CLOCK_50   ; 4.873 ; 4.873 ; Rise       ; CLOCK_50        ;
;  VGA_G[2] ; CLOCK_50   ; 4.897 ; 4.897 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.586 ; 4.586 ; Rise       ; CLOCK_50        ;
; VGA_R[*]  ; CLOCK_50   ; 5.174 ; 5.174 ; Rise       ; CLOCK_50        ;
;  VGA_R[0] ; CLOCK_50   ; 5.174 ; 5.174 ; Rise       ; CLOCK_50        ;
;  VGA_R[1] ; CLOCK_50   ; 5.179 ; 5.179 ; Rise       ; CLOCK_50        ;
;  VGA_R[2] ; CLOCK_50   ; 5.197 ; 5.197 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.423 ; 4.423 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 707      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 707      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 26    ; 26   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 83    ; 83   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jan 03 16:30:18 2020
Info: Command: quartus_sta vga_test_pttn -c vga_test_pttn
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_test_pttn.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.472
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.472       -59.442 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -33.403 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.696
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.696        -9.503 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -27.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4542 megabytes
    Info: Processing ended: Fri Jan 03 16:30:20 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


