# Leer el archivo Verilog del` diseño conductual
read_verilog control_de_acceso.v

# Realizar la síntesis de alto nivel para obtener la descripción RTLIL
synth


# Genera archivo sintetizado 
write_verilog sintetizado.v
