TimeQuest Timing Analyzer report for RESDMAC
Fri Dec 30 21:59:25 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. SDC File List
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'n/a'
 12. Slow Model Setup: 'sclk'
 13. Slow Model Hold: 'n/a'
 14. Slow Model Hold: 'sclk'
 15. Slow Model Recovery: 'sclk'
 16. Slow Model Removal: 'sclk'
 17. Slow Model Minimum Pulse Width: 'sclk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'n/a'
 34. Fast Model Setup: 'sclk'
 35. Fast Model Hold: 'n/a'
 36. Fast Model Hold: 'sclk'
 37. Fast Model Recovery: 'sclk'
 38. Fast Model Removal: 'sclk'
 39. Fast Model Minimum Pulse Width: 'sclk'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RESDMAC                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RESDMAC.sdc   ; OK     ; Fri Dec 30 21:59:24 2022 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; sclk       ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 46.75 MHz ; 46.75 MHz       ; sclk       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; n/a   ; -4.455 ; -4.455        ;
; sclk  ; 9.304  ; 0.000         ;
+-------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; n/a   ; -30.822 ; -30.822       ;
; sclk  ; 0.499   ; 0.000         ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; sclk  ; 16.128 ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; sclk  ; 22.476 ; 0.000         ;
+-------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; sclk  ; 18.758 ; 0.000                 ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'n/a'                                                                             ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -4.455 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 5.000        ; 0.000      ; 9.455      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sclk'                                                                                                              ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 9.304  ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 20.000       ; -0.010     ; 10.726     ;
; 9.498  ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 20.000       ; -0.021     ; 10.521     ;
; 11.155 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 20.000       ; 0.004      ; 8.889      ;
; 11.613 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 20.000       ; -0.011     ; 8.416      ;
; 11.945 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 20.000       ; 0.011      ; 8.106      ;
; 12.070 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 20.000       ; 0.000      ; 7.970      ;
; 12.092 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 20.000       ; 0.015      ; 7.963      ;
; 12.139 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 20.000       ; 0.000      ; 7.901      ;
; 12.177 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 20.000       ; 0.004      ; 7.867      ;
; 12.231 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 20.000       ; -0.468     ; 7.341      ;
; 12.266 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 20.000       ; -0.468     ; 7.306      ;
; 12.551 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 20.000       ; 0.000      ; 7.489      ;
; 12.679 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 20.000       ; 0.004      ; 7.365      ;
; 12.682 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 20.000       ; 0.004      ; 7.362      ;
; 12.822 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 20.000       ; -0.123     ; 7.095      ;
; 12.823 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 20.000       ; -0.123     ; 7.094      ;
; 13.008 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 20.000       ; 0.011      ; 7.043      ;
; 13.115 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 20.000       ; 0.015      ; 6.940      ;
; 13.119 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|F2CPUL    ; sclk         ; sclk        ; 20.000       ; -0.005     ; 6.916      ;
; 13.169 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 20.000       ; -0.457     ; 6.414      ;
; 13.204 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 20.000       ; -0.457     ; 6.379      ;
; 13.247 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 20.000       ; -0.123     ; 6.670      ;
; 13.616 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 20.000       ; 0.015      ; 6.439      ;
; 13.620 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 20.000       ; 0.015      ; 6.435      ;
; 13.759 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 20.000       ; -0.112     ; 6.169      ;
; 13.760 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 20.000       ; -0.112     ; 6.168      ;
; 14.056 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|F2CPUL    ; sclk         ; sclk        ; 20.000       ; 0.006      ; 5.990      ;
; 14.167 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|F2CPUH    ; sclk         ; sclk        ; 20.000       ; 0.003      ; 5.876      ;
; 14.184 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 20.000       ; -0.112     ; 5.744      ;
; 14.937 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|BRIDGEOUT ; sclk         ; sclk        ; 20.000       ; 0.000      ; 5.103      ;
; 15.104 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|F2CPUH    ; sclk         ; sclk        ; 20.000       ; 0.014      ; 4.950      ;
; 15.435 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PLHW      ; sclk         ; sclk        ; 20.000       ; 0.004      ; 4.609      ;
; 15.874 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|BRIDGEOUT ; sclk         ; sclk        ; 20.000       ; 0.011      ; 4.177      ;
; 16.272 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|DIEL      ; sclk         ; sclk        ; 20.000       ; -0.011     ; 3.757      ;
; 16.373 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PLHW      ; sclk         ; sclk        ; 20.000       ; 0.015      ; 3.682      ;
; 16.882 ; CPU_SM:u_CPU_SM|PDS        ; DS_O_                     ; sclk         ; sclk        ; 20.000       ; 0.449      ; 3.607      ;
; 16.968 ; SCSI_SM:u_SCSI_SM|CRESET_  ; SCSI_SM:u_SCSI_SM|CDREQ_  ; sclk         ; sclk        ; 20.000       ; -0.018     ; 3.054      ;
; 17.039 ; SCSI_SM:u_SCSI_SM|CRESET_  ; SCSI_SM:u_SCSI_SM|CCPUREQ ; sclk         ; sclk        ; 20.000       ; -0.017     ; 2.984      ;
; 17.200 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|DIEL      ; sclk         ; sclk        ; 20.000       ; 0.000      ; 2.840      ;
; 17.617 ; CPU_SM:u_CPU_SM|PLHW       ; LHW                       ; sclk         ; sclk        ; 20.000       ; -0.100     ; 2.323      ;
; 18.450 ; CPU_SM:u_CPU_SM|PLLW       ; LLW                       ; sclk         ; sclk        ; 20.000       ; -0.085     ; 1.505      ;
; 18.717 ; CPU_SM:u_CPU_SM|PAS        ; AS_O_                     ; sclk         ; sclk        ; 20.000       ; 0.450      ; 1.773      ;
; 28.483 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.025     ; 11.532     ;
; 28.554 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.021     ; 11.465     ;
; 28.886 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.025     ; 11.129     ;
; 28.921 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.025     ; 11.094     ;
; 28.996 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.025     ; 11.019     ;
; 30.119 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.472     ; 9.449      ;
; 30.154 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.472     ; 9.414      ;
; 30.453 ; CPU_SM:u_CPU_SM|BGRANT_    ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; 0.003      ; 9.590      ;
; 30.462 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.004      ; 9.582      ;
; 30.547 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.472     ; 9.021      ;
; 30.557 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.472     ; 9.011      ;
; 30.582 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.472     ; 8.986      ;
; 30.592 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.472     ; 8.976      ;
; 30.740 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.004      ; 9.304      ;
; 30.782 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.472     ; 8.786      ;
; 30.797 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 9.243      ;
; 30.817 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.472     ; 8.751      ;
; 31.010 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.021     ; 9.009      ;
; 31.035 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 9.005      ;
; 31.064 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.976      ;
; 31.124 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 8.912      ;
; 31.183 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 40.000       ; -0.015     ; 8.842      ;
; 31.195 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.845      ;
; 31.217 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.823      ;
; 31.282 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.758      ;
; 31.369 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.004      ; 8.675      ;
; 31.394 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.646      ;
; 31.407 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.123     ; 8.510      ;
; 31.408 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.123     ; 8.509      ;
; 31.432 ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.016     ; 8.592      ;
; 31.450 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 40.000       ; -0.015     ; 8.575      ;
; 31.527 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 8.509      ;
; 31.549 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.491      ;
; 31.562 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 8.474      ;
; 31.567 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.473      ;
; 31.580 ; CPU_SM:u_CPU_SM|DMAENA     ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.016     ; 8.444      ;
; 31.595 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.445      ;
; 31.621 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.419      ;
; 31.637 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 8.399      ;
; 31.637 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.004      ; 8.407      ;
; 31.692 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.348      ;
; 31.739 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 40.000       ; -0.004     ; 8.297      ;
; 31.746 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.294      ;
; 31.779 ; CPU_SM:u_CPU_SM|BGRANT_    ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.028      ; 8.289      ;
; 31.789 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.251      ;
; 31.820 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.220      ;
; 31.833 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.207      ;
; 31.980 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.127     ; 7.933      ;
; 31.981 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.127     ; 7.932      ;
; 32.005 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.468     ; 7.567      ;
; 32.006 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 40.000       ; -0.004     ; 8.030      ;
; 32.014 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 8.026      ;
; 32.071 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 7.969      ;
; 32.080 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.468     ; 7.492      ;
; 32.099 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 40.000       ; -0.011     ; 7.930      ;
; 32.116 ; CPU_SM:u_CPU_SM|DREQ_      ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.016     ; 7.908      ;
; 32.229 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 40.000       ; -0.004     ; 7.807      ;
; 32.255 ; CPU_SM:u_CPU_SM|BGRANT_    ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.028      ; 7.813      ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'n/a'                                                                               ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -30.822 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 40.000       ; 0.000      ; 9.178      ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sclk'                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.805      ;
; 0.755 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.061      ;
; 1.218 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.025      ; 1.549      ;
; 1.224 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.530      ;
; 1.268 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; 0.381      ; 1.955      ;
; 1.278 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.584      ;
; 1.512 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.818      ;
; 1.515 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.444      ; 2.265      ;
; 1.517 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.823      ;
; 1.562 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; -0.003     ; 1.865      ;
; 1.661 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.967      ;
; 1.684 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.990      ;
; 1.689 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.995      ;
; 1.689 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.995      ;
; 1.693 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; sclk         ; sclk        ; 0.000        ; 0.381      ; 2.380      ;
; 1.778 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.025      ; 2.109      ;
; 1.816 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.472      ; 2.594      ;
; 1.840 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.381      ; 2.527      ;
; 1.848 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.025      ; 2.179      ;
; 1.852 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.158      ;
; 1.939 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.025      ; 2.270      ;
; 1.952 ; CPU_SM:u_CPU_SM|FLUSHFIFO                                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.258      ;
; 1.956 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.066     ; 2.196      ;
; 2.009 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; -0.447     ; 1.868      ;
; 2.053 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.011      ; 2.370      ;
; 2.077 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.383      ;
; 2.111 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.417      ;
; 2.116 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.422      ;
; 2.247 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.003      ; 2.556      ;
; 2.252 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.441      ; 2.999      ;
; 2.268 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.574      ;
; 2.272 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.003      ; 2.581      ;
; 2.277 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.003      ; 2.586      ;
; 2.280 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; -0.030     ; 2.556      ;
; 2.287 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.005     ; 2.588      ;
; 2.325 ; CPU_SM:u_CPU_SM|DMAENA                                                ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.631      ;
; 2.327 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.066     ; 2.567      ;
; 2.365 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.011      ; 2.682      ;
; 2.399 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; -0.003     ; 2.702      ;
; 2.414 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; sclk         ; sclk        ; 0.000        ; 0.300      ; 3.020      ;
; 2.424 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.730      ;
; 2.436 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; -0.015     ; 2.727      ;
; 2.460 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; -0.030     ; 2.736      ;
; 2.512 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; -0.001     ; 2.817      ;
; 2.547 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.447      ; 3.300      ;
; 2.560 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.458      ; 3.324      ;
; 2.583 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; -0.001     ; 2.888      ;
; 2.602 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 2.908      ;
; 2.608 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.009     ; 2.905      ;
; 2.610 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; -0.015     ; 2.901      ;
; 2.613 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.011      ; 2.930      ;
; 2.672 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; sclk         ; sclk        ; 0.000        ; 0.768      ; 3.746      ;
; 2.710 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|STATE[3]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.016      ;
; 2.714 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.011      ; 3.031      ;
; 2.722 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; sclk         ; sclk        ; 0.000        ; -0.063     ; 2.965      ;
; 2.771 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; -0.003     ; 3.074      ;
; 2.773 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.447      ; 3.526      ;
; 2.773 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.005     ; 3.074      ;
; 2.784 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.458      ; 3.548      ;
; 2.810 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.066     ; 3.050      ;
; 2.813 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.066     ; 3.053      ;
; 2.826 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; sclk         ; sclk        ; 0.000        ; -0.066     ; 3.066      ;
; 2.899 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.011      ; 3.216      ;
; 2.907 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk         ; sclk        ; 0.000        ; -0.066     ; 3.147      ;
; 2.936 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; -0.004     ; 3.238      ;
; 2.951 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.011      ; 3.268      ;
; 2.954 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.260      ;
; 2.991 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.003      ; 3.300      ;
; 2.992 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; sclk         ; sclk        ; 0.000        ; -0.015     ; 3.283      ;
; 2.992 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.298      ;
; 3.007 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; -0.003     ; 3.310      ;
; 3.063 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.458      ; 3.827      ;
; 3.073 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; sclk         ; sclk        ; 0.000        ; 0.321      ; 3.700      ;
; 3.074 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; 0.003      ; 3.383      ;
; 3.079 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.009     ; 3.376      ;
; 3.083 ; CPU_SM:u_CPU_SM|DMAENA                                                ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 3.389      ;
; 3.103 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; sclk         ; sclk        ; 0.000        ; 0.296      ; 3.705      ;
; 3.130 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk         ; sclk        ; 0.000        ; 0.004      ; 3.440      ;
; 3.137 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; -0.015     ; 3.428      ;
; 3.152 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; sclk         ; sclk        ; 0.000        ; -0.015     ; 3.443      ;
; 3.193 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.028      ; 3.527      ;
; 3.207 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.447      ; 3.960      ;
; 3.213 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; sclk         ; sclk        ; 0.000        ; 0.321      ; 3.840      ;
; 3.236 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|INCNO                                                 ; sclk         ; sclk        ; 0.000        ; -0.127     ; 3.415      ;
; 3.279 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; -0.004     ; 3.581      ;
; 3.293 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; -0.102     ; 3.497      ;
; 3.302 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk         ; sclk        ; 0.000        ; -0.009     ; 3.599      ;
; 3.315 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.011      ; 3.632      ;
; 3.338 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.009     ; 3.635      ;
; 3.339 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; sclk         ; sclk        ; 0.000        ; -0.015     ; 3.630      ;
; 3.355 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|PAS                                                   ; sclk         ; sclk        ; 0.000        ; -0.472     ; 3.189      ;
; 3.360 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.011      ; 3.677      ;
; 3.361 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; -0.011     ; 3.656      ;
; 3.377 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.011      ; 3.694      ;
; 3.379 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk         ; sclk        ; 0.000        ; -0.066     ; 3.619      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sclk'                                                                                                           ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 16.128 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; sclk         ; sclk        ; 20.000       ; -0.014     ; 3.898      ;
; 16.128 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; sclk         ; sclk        ; 20.000       ; -0.014     ; 3.898      ;
; 16.128 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; sclk         ; sclk        ; 20.000       ; -0.014     ; 3.898      ;
; 16.128 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; sclk         ; sclk        ; 20.000       ; -0.014     ; 3.898      ;
; 16.513 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; sclk         ; sclk        ; 20.000       ; -0.461     ; 3.066      ;
; 16.528 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; 20.000       ; 0.011      ; 3.523      ;
; 16.528 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; 20.000       ; 0.011      ; 3.523      ;
; 16.528 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; 20.000       ; 0.011      ; 3.523      ;
; 16.528 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; 20.000       ; 0.011      ; 3.523      ;
; 16.957 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; sclk         ; sclk        ; 20.000       ; -0.017     ; 3.066      ;
; 17.258 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; 20.000       ; 0.007      ; 2.789      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sclk'                                                                                                            ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 22.476 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; -20.000      ; 0.007      ; 2.789      ;
; 22.777 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; sclk         ; sclk        ; -20.000      ; -0.017     ; 3.066      ;
; 23.206 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; -20.000      ; 0.011      ; 3.523      ;
; 23.206 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; -20.000      ; 0.011      ; 3.523      ;
; 23.206 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; -20.000      ; 0.011      ; 3.523      ;
; 23.206 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; -20.000      ; 0.011      ; 3.523      ;
; 23.221 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; sclk         ; sclk        ; -20.000      ; -0.461     ; 3.066      ;
; 23.606 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; sclk         ; sclk        ; -20.000      ; -0.014     ; 3.898      ;
; 23.606 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; sclk         ; sclk        ; -20.000      ; -0.014     ; 3.898      ;
; 23.606 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; sclk         ; sclk        ; -20.000      ; -0.014     ; 3.898      ;
; 23.606 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; sclk         ; sclk        ; -20.000      ; -0.014     ; 3.898      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sclk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; AS_O_                       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; AS_O_                       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; DSACK_LATCHED_[0]           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; DSACK_LATCHED_[0]           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; DSACK_LATCHED_[1]           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; DSACK_LATCHED_[1]           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; DS_O_                       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; DS_O_                       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; LHW                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; LHW                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; LLW                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; LLW                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; 5.223  ; 5.223  ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; 5.223  ; 5.223  ; Rise       ; sclk            ;
; R_W        ; sclk       ; 9.715  ; 9.715  ; Rise       ; sclk            ;
; _AS        ; sclk       ; 5.543  ; 5.543  ; Rise       ; sclk            ;
; _BERR      ; sclk       ; 14.685 ; 14.685 ; Rise       ; sclk            ;
; _BG        ; sclk       ; -0.194 ; -0.194 ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; 4.475  ; 4.475  ; Rise       ; sclk            ;
; _CS        ; sclk       ; 1.121  ; 1.121  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 0.985  ; 0.985  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; 14.296 ; 14.296 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; 13.461 ; 13.461 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; 14.296 ; 14.296 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; 14.683 ; 14.683 ; Rise       ; sclk            ;
; _AS        ; sclk       ; 5.259  ; 5.259  ; Fall       ; sclk            ;
; _CS        ; sclk       ; 2.172  ; 2.172  ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; 5.402  ; 5.402  ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; 4.663  ; 4.663  ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; 5.402  ; 5.402  ; Fall       ; sclk            ;
; _RST       ; sclk       ; 5.388  ; 5.388  ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; -4.957 ; -4.957 ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; -4.957 ; -4.957 ; Rise       ; sclk            ;
; R_W        ; sclk       ; -6.629 ; -6.629 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -4.759 ; -4.759 ; Rise       ; sclk            ;
; _BERR      ; sclk       ; -6.993 ; -6.993 ; Rise       ; sclk            ;
; _BG        ; sclk       ; 0.460  ; 0.460  ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; -4.209 ; -4.209 ; Rise       ; sclk            ;
; _CS        ; sclk       ; -0.855 ; -0.855 ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 0.133  ; 0.133  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; -4.102 ; -4.102 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; -4.102 ; -4.102 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; -6.125 ; -6.125 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; -6.108 ; -6.108 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -3.992 ; -3.992 ; Fall       ; sclk            ;
; _CS        ; sclk       ; -1.202 ; -1.202 ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; -4.397 ; -4.397 ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; -4.397 ; -4.397 ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; -5.136 ; -5.136 ; Fall       ; sclk            ;
; _RST       ; sclk       ; -5.122 ; -5.122 ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DATA[*]     ; sclk       ; 13.376 ; 13.376 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 11.589 ; 11.589 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 11.819 ; 11.819 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 9.412  ; 9.412  ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 11.911 ; 11.911 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 9.423  ; 9.423  ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 13.201 ; 13.201 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 11.211 ; 11.211 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 13.376 ; 13.376 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 10.892 ; 10.892 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 10.964 ; 10.964 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 11.347 ; 11.347 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 12.339 ; 12.339 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 11.370 ; 11.370 ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 12.900 ; 12.900 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 12.475 ; 12.475 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 10.302 ; 10.302 ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 11.982 ; 11.982 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 11.903 ; 11.903 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 11.566 ; 11.566 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 11.678 ; 11.678 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 10.440 ; 10.440 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 11.096 ; 11.096 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 10.326 ; 10.326 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 11.362 ; 11.362 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 11.942 ; 11.942 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 11.924 ; 11.924 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 12.676 ; 12.676 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 11.980 ; 11.980 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 11.765 ; 11.765 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 12.264 ; 12.264 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 11.776 ; 11.776 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 12.412 ; 12.412 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 9.377  ; 9.377  ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 15.965 ; 15.965 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 14.090 ; 14.090 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 14.022 ; 14.022 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 15.965 ; 15.965 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 15.273 ; 15.273 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 15.727 ; 15.727 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 15.699 ; 15.699 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 14.607 ; 14.607 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 14.617 ; 14.617 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.643  ; 7.643  ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 7.353  ; 7.353  ; Rise       ; sclk            ;
; _BR         ; sclk       ; 9.250  ; 9.250  ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 9.438  ; 9.438  ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 8.794  ; 8.794  ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 9.380  ; 9.380  ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 11.080 ; 11.080 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 9.874  ; 9.874  ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 8.324  ; 8.324  ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 11.456 ; 11.456 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 11.623 ; 11.623 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.302  ; 7.302  ; Fall       ; sclk            ;
; _DS         ; sclk       ; 7.295  ; 7.295  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DATA[*]     ; sclk       ; 9.366  ; 9.366  ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 10.115 ; 10.115 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 11.308 ; 11.308 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 9.366  ; 9.366  ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 11.470 ; 11.470 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 9.377  ; 9.377  ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 11.492 ; 11.492 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 9.384  ; 9.384  ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 11.881 ; 11.881 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 9.862  ; 9.862  ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 10.739 ; 10.739 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 10.397 ; 10.397 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 11.388 ; 11.388 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 10.436 ; 10.436 ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 12.174 ; 12.174 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 12.035 ; 12.035 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 9.852  ; 9.852  ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 10.920 ; 10.920 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 11.155 ; 11.155 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 10.526 ; 10.526 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 10.575 ; 10.575 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 9.642  ; 9.642  ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 10.316 ; 10.316 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 9.826  ; 9.826  ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 10.257 ; 10.257 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 10.456 ; 10.456 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 10.735 ; 10.735 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 11.455 ; 11.455 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 11.189 ; 11.189 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 10.916 ; 10.916 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 11.412 ; 11.412 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 10.634 ; 10.634 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 11.270 ; 11.270 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 9.377  ; 9.377  ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 9.849  ; 9.849  ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 9.891  ; 9.891  ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 9.849  ; 9.849  ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 11.996 ; 11.996 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 11.058 ; 11.058 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 11.187 ; 11.187 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 10.754 ; 10.754 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 10.608 ; 10.608 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 11.060 ; 11.060 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.643  ; 7.643  ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 7.353  ; 7.353  ; Rise       ; sclk            ;
; _BR         ; sclk       ; 9.250  ; 9.250  ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 9.438  ; 9.438  ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 8.794  ; 8.794  ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 9.380  ; 9.380  ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 11.080 ; 11.080 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 9.874  ; 9.874  ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 8.324  ; 8.324  ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 11.456 ; 11.456 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 11.623 ; 11.623 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.302  ; 7.302  ; Fall       ; sclk            ;
; _DS         ; sclk       ; 7.295  ; 7.295  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[2]    ; DATA[0]     ; 11.389 ;        ;        ; 11.389 ;
; ADDR[2]    ; DATA[1]     ; 13.484 ; 13.411 ; 13.411 ; 13.484 ;
; ADDR[2]    ; DATA[2]     ; 10.468 ; 13.422 ; 13.422 ; 10.468 ;
; ADDR[2]    ; DATA[4]     ; 11.606 ; 11.606 ; 11.606 ; 11.606 ;
; ADDR[2]    ; DATA[5]     ; 12.669 ;        ;        ; 12.669 ;
; ADDR[2]    ; DATA[6]     ; 11.011 ;        ;        ; 11.011 ;
; ADDR[2]    ; DATA[7]     ; 12.678 ;        ;        ; 12.678 ;
; ADDR[2]    ; DATA[8]     ;        ; 11.378 ; 11.378 ;        ;
; ADDR[2]    ; DATA_OE_    ; 9.901  ;        ;        ; 9.901  ;
; ADDR[3]    ; DATA[0]     ; 10.769 ; 10.718 ; 10.718 ; 10.769 ;
; ADDR[3]    ; DATA[1]     ; 13.406 ; 13.406 ; 13.406 ; 13.406 ;
; ADDR[3]    ; DATA[2]     ; 11.759 ; 12.802 ; 12.802 ; 11.759 ;
; ADDR[3]    ; DATA[4]     ; 11.601 ; 11.601 ; 11.601 ; 11.601 ;
; ADDR[3]    ; DATA[5]     ; 12.049 ; 11.998 ; 11.998 ; 12.049 ;
; ADDR[3]    ; DATA[6]     ; 10.391 ; 10.340 ; 10.340 ; 10.391 ;
; ADDR[3]    ; DATA[7]     ; 12.058 ; 12.007 ; 12.007 ; 12.058 ;
; ADDR[3]    ; DATA[8]     ; 11.373 ;        ;        ; 11.373 ;
; ADDR[3]    ; DATA_OE_    ; 9.400  ;        ;        ; 9.400  ;
; ADDR[3]    ; PD_PORT[0]  ; 9.261  ; 9.261  ; 9.261  ; 9.261  ;
; ADDR[3]    ; PD_PORT[1]  ; 9.245  ; 9.245  ; 9.245  ; 9.245  ;
; ADDR[3]    ; PD_PORT[2]  ; 11.658 ; 11.658 ; 11.658 ; 11.658 ;
; ADDR[3]    ; PD_PORT[3]  ; 10.774 ; 10.774 ; 10.774 ; 10.774 ;
; ADDR[3]    ; PD_PORT[4]  ; 11.514 ; 11.514 ; 11.514 ; 11.514 ;
; ADDR[3]    ; PD_PORT[5]  ; 9.989  ; 9.989  ; 9.989  ; 9.989  ;
; ADDR[3]    ; PD_PORT[6]  ; 11.255 ; 11.255 ; 11.255 ; 11.255 ;
; ADDR[3]    ; PD_PORT[7]  ; 11.840 ; 11.840 ; 11.840 ; 11.840 ;
; ADDR[4]    ; DATA[0]     ; 14.925 ;        ;        ; 14.925 ;
; ADDR[4]    ; DATA[1]     ; 17.347 ; 17.347 ; 17.347 ; 17.347 ;
; ADDR[4]    ; DATA[2]     ;        ; 16.958 ; 16.958 ;        ;
; ADDR[4]    ; DATA[4]     ; 15.542 ; 15.542 ; 15.542 ; 15.542 ;
; ADDR[4]    ; DATA[5]     ; 16.205 ;        ;        ; 16.205 ;
; ADDR[4]    ; DATA[6]     ; 14.547 ;        ;        ; 14.547 ;
; ADDR[4]    ; DATA[7]     ; 16.214 ;        ;        ; 16.214 ;
; ADDR[4]    ; DATA[8]     ;        ; 15.314 ; 15.314 ;        ;
; ADDR[4]    ; DATA_OE_    ;        ; 14.320 ; 14.320 ;        ;
; ADDR[5]    ; DATA[0]     ; 15.919 ; 16.115 ; 16.115 ; 15.919 ;
; ADDR[5]    ; DATA[1]     ; 18.607 ; 18.607 ; 18.607 ; 18.607 ;
; ADDR[5]    ; DATA[2]     ; 18.148 ; 16.960 ; 16.960 ; 18.148 ;
; ADDR[5]    ; DATA[4]     ; 16.802 ; 16.802 ; 16.802 ; 16.802 ;
; ADDR[5]    ; DATA[5]     ; 17.199 ; 17.395 ; 17.395 ; 17.199 ;
; ADDR[5]    ; DATA[6]     ; 15.541 ; 15.737 ; 15.737 ; 15.541 ;
; ADDR[5]    ; DATA[7]     ; 17.208 ; 17.404 ; 17.404 ; 17.208 ;
; ADDR[5]    ; DATA[8]     ;        ; 16.574 ; 16.574 ;        ;
; ADDR[5]    ; DATA_OE_    ;        ; 15.234 ; 15.234 ;        ;
; ADDR[6]    ; DATA[0]     ; 16.273 ; 16.469 ; 16.469 ; 16.273 ;
; ADDR[6]    ; DATA[1]     ; 18.961 ; 18.961 ; 18.961 ; 18.961 ;
; ADDR[6]    ; DATA[2]     ; 18.502 ; 17.314 ; 17.314 ; 18.502 ;
; ADDR[6]    ; DATA[4]     ; 17.156 ; 17.156 ; 17.156 ; 17.156 ;
; ADDR[6]    ; DATA[5]     ; 17.553 ; 17.749 ; 17.749 ; 17.553 ;
; ADDR[6]    ; DATA[6]     ; 15.895 ; 16.091 ; 16.091 ; 15.895 ;
; ADDR[6]    ; DATA[7]     ; 17.562 ; 17.758 ; 17.758 ; 17.562 ;
; ADDR[6]    ; DATA[8]     ;        ; 16.928 ; 16.928 ;        ;
; ADDR[6]    ; DATA_OE_    ;        ; 15.588 ; 15.588 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 13.423 ;        ;        ; 13.423 ;
; DATA[1]    ; PD_PORT[1]  ; 14.435 ;        ;        ; 14.435 ;
; DATA[2]    ; PD_PORT[2]  ; 14.898 ;        ;        ; 14.898 ;
; DATA[3]    ; PD_PORT[3]  ; 16.616 ;        ;        ; 16.616 ;
; DATA[4]    ; PD_PORT[4]  ; 15.131 ;        ;        ; 15.131 ;
; DATA[5]    ; PD_PORT[5]  ; 15.591 ;        ;        ; 15.591 ;
; DATA[6]    ; PD_PORT[6]  ; 14.644 ;        ;        ; 14.644 ;
; DATA[7]    ; PD_PORT[7]  ; 16.200 ;        ;        ; 16.200 ;
; INTA       ; _INT        ;        ; 14.567 ; 14.567 ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 13.970 ;        ;        ; 13.970 ;
; PD_PORT[1] ; PD_PORT[1]  ; 12.776 ;        ;        ; 12.776 ;
; PD_PORT[2] ; PD_PORT[2]  ; 15.892 ;        ;        ; 15.892 ;
; PD_PORT[3] ; PD_PORT[3]  ; 14.815 ;        ;        ; 14.815 ;
; PD_PORT[4] ; PD_PORT[4]  ; 14.446 ;        ;        ; 14.446 ;
; PD_PORT[5] ; PD_PORT[5]  ; 14.607 ;        ;        ; 14.607 ;
; PD_PORT[6] ; PD_PORT[6]  ; 14.793 ;        ;        ; 14.793 ;
; PD_PORT[7] ; PD_PORT[7]  ; 14.636 ;        ;        ; 14.636 ;
; R_W        ; DATA[0]     ; 9.904  ; 14.697 ; 14.697 ; 9.904  ;
; R_W        ; DATA[1]     ; 17.049 ; 17.049 ; 17.049 ; 17.049 ;
; R_W        ; DATA[2]     ; 16.138 ; 11.937 ; 11.937 ; 16.138 ;
; R_W        ; DATA[4]     ; 15.244 ; 15.244 ; 15.244 ; 15.244 ;
; R_W        ; DATA[5]     ; 11.184 ; 15.977 ; 15.977 ; 11.184 ;
; R_W        ; DATA[6]     ; 9.526  ; 14.319 ; 14.319 ; 9.526  ;
; R_W        ; DATA[7]     ; 11.193 ; 15.986 ; 15.986 ; 11.193 ;
; R_W        ; DATA[8]     ; 14.014 ;        ;        ; 14.014 ;
; R_W        ; _LED_RD     ;        ; 15.787 ; 15.787 ;        ;
; R_W        ; _LED_WR     ; 15.956 ;        ;        ; 15.956 ;
; _AS        ; DATA[0]     ; 10.600 ; 10.796 ; 10.796 ; 10.600 ;
; _AS        ; DATA[1]     ; 13.288 ; 13.288 ; 13.288 ; 13.288 ;
; _AS        ; DATA[2]     ; 12.829 ; 11.641 ; 11.641 ; 12.829 ;
; _AS        ; DATA[4]     ; 11.483 ; 11.483 ; 11.483 ; 11.483 ;
; _AS        ; DATA[5]     ; 11.880 ; 12.076 ; 12.076 ; 11.880 ;
; _AS        ; DATA[6]     ; 10.222 ; 10.418 ; 10.418 ; 10.222 ;
; _AS        ; DATA[7]     ; 11.889 ; 12.085 ; 12.085 ; 11.889 ;
; _AS        ; DATA[8]     ;        ; 11.255 ; 11.255 ;        ;
; _AS        ; DATA_OE_    ; 13.220 ; 9.915  ; 9.915  ; 13.220 ;
; _AS        ; _LED_RD     ; 14.361 ;        ;        ; 14.361 ;
; _AS        ; _LED_WR     ; 14.528 ;        ;        ; 14.528 ;
; _CS        ; DATA[0]     ; 10.140 ; 10.336 ; 10.336 ; 10.140 ;
; _CS        ; DATA[1]     ; 12.828 ; 12.828 ; 12.828 ; 12.828 ;
; _CS        ; DATA[2]     ; 12.369 ; 11.181 ; 11.181 ; 12.369 ;
; _CS        ; DATA[4]     ; 11.023 ; 11.023 ; 11.023 ; 11.023 ;
; _CS        ; DATA[5]     ; 11.420 ; 11.616 ; 11.616 ; 11.420 ;
; _CS        ; DATA[6]     ; 9.762  ; 9.958  ; 9.958  ; 9.762  ;
; _CS        ; DATA[7]     ; 11.429 ; 11.625 ; 11.625 ; 11.429 ;
; _CS        ; DATA[8]     ;        ; 10.795 ; 10.795 ;        ;
; _CS        ; DATA_OE_    ; 9.178  ; 9.455  ; 9.455  ; 9.178  ;
; _CS        ; _LED_RD     ; 11.274 ;        ;        ; 11.274 ;
; _CS        ; _LED_WR     ; 11.441 ;        ;        ; 11.441 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[2]    ; DATA[0]     ; 10.723 ;        ;        ; 10.723 ;
; ADDR[2]    ; DATA[1]     ; 13.411 ; 13.411 ; 13.411 ; 13.411 ;
; ADDR[2]    ; DATA[2]     ; 10.468 ; 11.764 ; 11.764 ; 10.468 ;
; ADDR[2]    ; DATA[4]     ; 11.226 ; 11.606 ; 11.606 ; 11.226 ;
; ADDR[2]    ; DATA[5]     ; 12.003 ;        ;        ; 12.003 ;
; ADDR[2]    ; DATA[6]     ; 10.345 ;        ;        ; 10.345 ;
; ADDR[2]    ; DATA[7]     ; 12.012 ;        ;        ; 12.012 ;
; ADDR[2]    ; DATA[8]     ;        ; 11.378 ; 11.378 ;        ;
; ADDR[2]    ; DATA_OE_    ; 9.901  ;        ;        ; 9.901  ;
; ADDR[3]    ; DATA[0]     ; 10.769 ; 10.718 ; 10.718 ; 10.769 ;
; ADDR[3]    ; DATA[1]     ; 12.864 ; 13.406 ; 13.406 ; 12.864 ;
; ADDR[3]    ; DATA[2]     ; 11.759 ; 9.839  ; 9.839  ; 11.759 ;
; ADDR[3]    ; DATA[4]     ; 10.606 ; 11.601 ; 11.601 ; 10.606 ;
; ADDR[3]    ; DATA[5]     ; 12.049 ; 11.998 ; 11.998 ; 12.049 ;
; ADDR[3]    ; DATA[6]     ; 10.391 ; 10.340 ; 10.340 ; 10.391 ;
; ADDR[3]    ; DATA[7]     ; 12.058 ; 12.007 ; 12.007 ; 12.058 ;
; ADDR[3]    ; DATA[8]     ; 11.373 ;        ;        ; 11.373 ;
; ADDR[3]    ; DATA_OE_    ; 9.400  ;        ;        ; 9.400  ;
; ADDR[3]    ; PD_PORT[0]  ; 9.261  ; 9.261  ; 9.261  ; 9.261  ;
; ADDR[3]    ; PD_PORT[1]  ; 9.245  ; 9.245  ; 9.245  ; 9.245  ;
; ADDR[3]    ; PD_PORT[2]  ; 11.658 ; 11.658 ; 11.658 ; 11.658 ;
; ADDR[3]    ; PD_PORT[3]  ; 10.774 ; 10.774 ; 10.774 ; 10.774 ;
; ADDR[3]    ; PD_PORT[4]  ; 11.514 ; 11.514 ; 11.514 ; 11.514 ;
; ADDR[3]    ; PD_PORT[5]  ; 9.989  ; 9.989  ; 9.989  ; 9.989  ;
; ADDR[3]    ; PD_PORT[6]  ; 11.255 ; 11.255 ; 11.255 ; 11.255 ;
; ADDR[3]    ; PD_PORT[7]  ; 11.840 ; 11.840 ; 11.840 ; 11.840 ;
; ADDR[4]    ; DATA[0]     ; 14.659 ;        ;        ; 14.659 ;
; ADDR[4]    ; DATA[1]     ; 17.020 ; 17.347 ; 17.347 ; 17.020 ;
; ADDR[4]    ; DATA[2]     ;        ; 14.703 ; 14.703 ;        ;
; ADDR[4]    ; DATA[4]     ; 14.762 ; 15.542 ; 15.542 ; 14.762 ;
; ADDR[4]    ; DATA[5]     ; 15.939 ;        ;        ; 15.939 ;
; ADDR[4]    ; DATA[6]     ; 14.281 ;        ;        ; 14.281 ;
; ADDR[4]    ; DATA[7]     ; 15.948 ;        ;        ; 15.948 ;
; ADDR[4]    ; DATA[8]     ;        ; 15.314 ; 15.314 ;        ;
; ADDR[4]    ; DATA_OE_    ;        ; 14.320 ; 14.320 ;        ;
; ADDR[5]    ; DATA[0]     ; 15.919 ; 16.115 ; 16.115 ; 15.919 ;
; ADDR[5]    ; DATA[1]     ; 18.607 ; 18.210 ; 18.210 ; 18.607 ;
; ADDR[5]    ; DATA[2]     ; 18.148 ; 16.538 ; 16.538 ; 18.148 ;
; ADDR[5]    ; DATA[4]     ; 16.802 ; 15.952 ; 15.952 ; 16.802 ;
; ADDR[5]    ; DATA[5]     ; 17.199 ; 17.395 ; 17.395 ; 17.199 ;
; ADDR[5]    ; DATA[6]     ; 15.541 ; 15.737 ; 15.737 ; 15.541 ;
; ADDR[5]    ; DATA[7]     ; 17.208 ; 17.404 ; 17.404 ; 17.208 ;
; ADDR[5]    ; DATA[8]     ;        ; 16.574 ; 16.574 ;        ;
; ADDR[5]    ; DATA_OE_    ;        ; 15.234 ; 15.234 ;        ;
; ADDR[6]    ; DATA[0]     ; 16.273 ; 16.469 ; 16.469 ; 16.273 ;
; ADDR[6]    ; DATA[1]     ; 18.961 ; 18.564 ; 18.564 ; 18.961 ;
; ADDR[6]    ; DATA[2]     ; 18.502 ; 16.892 ; 16.892 ; 18.502 ;
; ADDR[6]    ; DATA[4]     ; 17.156 ; 16.306 ; 16.306 ; 17.156 ;
; ADDR[6]    ; DATA[5]     ; 17.553 ; 17.749 ; 17.749 ; 17.553 ;
; ADDR[6]    ; DATA[6]     ; 15.895 ; 16.091 ; 16.091 ; 15.895 ;
; ADDR[6]    ; DATA[7]     ; 17.562 ; 17.758 ; 17.758 ; 17.562 ;
; ADDR[6]    ; DATA[8]     ;        ; 16.928 ; 16.928 ;        ;
; ADDR[6]    ; DATA_OE_    ;        ; 15.588 ; 15.588 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 13.423 ;        ;        ; 13.423 ;
; DATA[1]    ; PD_PORT[1]  ; 14.435 ;        ;        ; 14.435 ;
; DATA[2]    ; PD_PORT[2]  ; 14.898 ;        ;        ; 14.898 ;
; DATA[3]    ; PD_PORT[3]  ; 16.616 ;        ;        ; 16.616 ;
; DATA[4]    ; PD_PORT[4]  ; 15.131 ;        ;        ; 15.131 ;
; DATA[5]    ; PD_PORT[5]  ; 15.591 ;        ;        ; 15.591 ;
; DATA[6]    ; PD_PORT[6]  ; 14.644 ;        ;        ; 14.644 ;
; DATA[7]    ; PD_PORT[7]  ; 16.200 ;        ;        ; 16.200 ;
; INTA       ; _INT        ;        ; 14.567 ; 14.567 ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 13.970 ;        ;        ; 13.970 ;
; PD_PORT[1] ; PD_PORT[1]  ; 12.776 ;        ;        ; 12.776 ;
; PD_PORT[2] ; PD_PORT[2]  ; 15.892 ;        ;        ; 15.892 ;
; PD_PORT[3] ; PD_PORT[3]  ; 14.815 ;        ;        ; 14.815 ;
; PD_PORT[4] ; PD_PORT[4]  ; 14.446 ;        ;        ; 14.446 ;
; PD_PORT[5] ; PD_PORT[5]  ; 14.607 ;        ;        ; 14.607 ;
; PD_PORT[6] ; PD_PORT[6]  ; 14.793 ;        ;        ; 14.793 ;
; PD_PORT[7] ; PD_PORT[7]  ; 14.636 ;        ;        ; 14.636 ;
; R_W        ; DATA[0]     ; 9.904  ; 14.697 ; 14.697 ; 9.904  ;
; R_W        ; DATA[1]     ; 11.999 ; 17.049 ; 17.049 ; 11.999 ;
; R_W        ; DATA[2]     ; 15.402 ; 11.937 ; 11.937 ; 15.402 ;
; R_W        ; DATA[4]     ; 9.741  ; 15.244 ; 15.244 ; 9.741  ;
; R_W        ; DATA[5]     ; 11.184 ; 15.977 ; 15.977 ; 11.184 ;
; R_W        ; DATA[6]     ; 9.526  ; 14.319 ; 14.319 ; 9.526  ;
; R_W        ; DATA[7]     ; 11.193 ; 15.986 ; 15.986 ; 11.193 ;
; R_W        ; DATA[8]     ; 14.014 ;        ;        ; 14.014 ;
; R_W        ; _LED_RD     ;        ; 15.787 ; 15.787 ;        ;
; R_W        ; _LED_WR     ; 15.956 ;        ;        ; 15.956 ;
; _AS        ; DATA[0]     ; 10.600 ; 10.796 ; 10.796 ; 10.600 ;
; _AS        ; DATA[1]     ; 13.288 ; 12.891 ; 12.891 ; 13.288 ;
; _AS        ; DATA[2]     ; 12.829 ; 11.219 ; 11.219 ; 12.829 ;
; _AS        ; DATA[4]     ; 11.483 ; 10.633 ; 10.633 ; 11.483 ;
; _AS        ; DATA[5]     ; 11.880 ; 12.076 ; 12.076 ; 11.880 ;
; _AS        ; DATA[6]     ; 10.222 ; 10.418 ; 10.418 ; 10.222 ;
; _AS        ; DATA[7]     ; 11.889 ; 12.085 ; 12.085 ; 11.889 ;
; _AS        ; DATA[8]     ;        ; 11.255 ; 11.255 ;        ;
; _AS        ; DATA_OE_    ; 13.220 ; 9.915  ; 9.915  ; 13.220 ;
; _AS        ; _LED_RD     ; 14.361 ;        ;        ; 14.361 ;
; _AS        ; _LED_WR     ; 14.528 ;        ;        ; 14.528 ;
; _CS        ; DATA[0]     ; 10.140 ; 10.336 ; 10.336 ; 10.140 ;
; _CS        ; DATA[1]     ; 12.828 ; 12.431 ; 12.431 ; 12.828 ;
; _CS        ; DATA[2]     ; 12.369 ; 10.759 ; 10.759 ; 12.369 ;
; _CS        ; DATA[4]     ; 11.023 ; 10.173 ; 10.173 ; 11.023 ;
; _CS        ; DATA[5]     ; 11.420 ; 11.616 ; 11.616 ; 11.420 ;
; _CS        ; DATA[6]     ; 9.762  ; 9.958  ; 9.958  ; 9.762  ;
; _CS        ; DATA[7]     ; 11.429 ; 11.625 ; 11.625 ; 11.429 ;
; _CS        ; DATA[8]     ;        ; 10.795 ; 10.795 ;        ;
; _CS        ; DATA_OE_    ; 9.178  ; 9.455  ; 9.455  ; 9.178  ;
; _CS        ; _LED_RD     ; 11.274 ;        ;        ; 11.274 ;
; _CS        ; _LED_WR     ; 11.441 ;        ;        ; 11.441 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; DATA[*]     ; sclk       ; 9.241  ;      ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 9.798  ;      ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 11.486 ;      ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 10.749 ;      ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 11.486 ;      ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 10.759 ;      ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 11.486 ;      ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 10.404 ;      ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 11.486 ;      ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 10.404 ;      ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 11.488 ;      ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 10.397 ;      ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 11.498 ;      ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 10.397 ;      ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 11.508 ;      ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 11.498 ;      ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 10.404 ;      ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 10.439 ;      ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 10.163 ;      ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 10.173 ;      ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 9.814  ;      ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 9.269  ;      ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 9.760  ;      ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 9.269  ;      ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 9.760  ;      ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 9.305  ;      ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 9.346  ;      ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 9.295  ;      ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 9.346  ;      ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 9.295  ;      ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 9.280  ;      ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 9.280  ;      ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 9.241  ;      ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 8.886  ;      ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 8.886  ;      ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 9.289  ;      ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 10.994 ;      ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 10.745 ;      ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 11.152 ;      ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 11.464 ;      ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 10.281 ;      ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 11.464 ;      ; Rise       ; sclk            ;
; R_W         ; sclk       ; 8.251  ;      ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.221  ;      ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.221  ;      ; Rise       ; sclk            ;
; _DS         ; sclk       ; 8.278  ;      ; Rise       ; sclk            ;
+-------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; DATA[*]     ; sclk       ; 8.555  ;      ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 9.112  ;      ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 10.800 ;      ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 10.063 ;      ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 10.800 ;      ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 10.073 ;      ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 10.800 ;      ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 9.718  ;      ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 10.800 ;      ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 9.718  ;      ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 10.802 ;      ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 9.711  ;      ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 10.812 ;      ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 9.711  ;      ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 10.822 ;      ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 10.812 ;      ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 9.718  ;      ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 9.753  ;      ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 9.477  ;      ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 9.487  ;      ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 9.128  ;      ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 8.583  ;      ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 9.074  ;      ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 8.583  ;      ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 9.074  ;      ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 8.619  ;      ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 8.660  ;      ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 8.609  ;      ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 8.660  ;      ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 8.609  ;      ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 8.594  ;      ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 8.594  ;      ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 8.555  ;      ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 8.790  ;      ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 8.790  ;      ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 9.193  ;      ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 10.898 ;      ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 10.649 ;      ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 11.056 ;      ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 11.368 ;      ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 10.185 ;      ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 11.368 ;      ; Rise       ; sclk            ;
; R_W         ; sclk       ; 8.251  ;      ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.221  ;      ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.221  ;      ; Rise       ; sclk            ;
; _DS         ; sclk       ; 8.278  ;      ; Rise       ; sclk            ;
+-------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; sclk       ; 9.241     ;           ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 9.798     ;           ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 11.486    ;           ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 10.749    ;           ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 11.486    ;           ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 10.759    ;           ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 11.486    ;           ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 10.404    ;           ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 11.486    ;           ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 10.404    ;           ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 11.488    ;           ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 10.397    ;           ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 11.498    ;           ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 10.397    ;           ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 11.508    ;           ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 11.498    ;           ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 10.404    ;           ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 10.439    ;           ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 10.163    ;           ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 10.173    ;           ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 9.814     ;           ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 9.269     ;           ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 9.760     ;           ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 9.269     ;           ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 9.760     ;           ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 9.305     ;           ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 9.346     ;           ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 9.295     ;           ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 9.346     ;           ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 9.295     ;           ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 9.280     ;           ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 9.280     ;           ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 9.241     ;           ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 8.886     ;           ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 8.886     ;           ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 9.289     ;           ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 10.994    ;           ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 10.745    ;           ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 11.152    ;           ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 11.464    ;           ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 10.281    ;           ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 11.464    ;           ; Rise       ; sclk            ;
; R_W         ; sclk       ; 8.251     ;           ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.221     ;           ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.221     ;           ; Rise       ; sclk            ;
; _DS         ; sclk       ; 8.278     ;           ; Rise       ; sclk            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; sclk       ; 8.555     ;           ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 9.112     ;           ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 10.800    ;           ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 10.063    ;           ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 10.800    ;           ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 10.073    ;           ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 10.800    ;           ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 9.718     ;           ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 10.800    ;           ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 9.718     ;           ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 10.802    ;           ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 9.711     ;           ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 10.812    ;           ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 9.711     ;           ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 10.822    ;           ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 10.812    ;           ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 9.718     ;           ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 9.753     ;           ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 9.477     ;           ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 9.487     ;           ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 9.128     ;           ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 8.583     ;           ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 9.074     ;           ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 8.583     ;           ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 9.074     ;           ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 8.619     ;           ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 8.660     ;           ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 8.609     ;           ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 8.660     ;           ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 8.609     ;           ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 8.594     ;           ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 8.594     ;           ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 8.555     ;           ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 8.790     ;           ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 8.790     ;           ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 9.193     ;           ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 10.898    ;           ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 10.649    ;           ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 11.056    ;           ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 11.368    ;           ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 10.185    ;           ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 11.368    ;           ; Rise       ; sclk            ;
; R_W         ; sclk       ; 8.251     ;           ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.221     ;           ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.221     ;           ; Rise       ; sclk            ;
; _DS         ; sclk       ; 8.278     ;           ; Rise       ; sclk            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; n/a   ; 1.201  ; 0.000         ;
; sclk  ; 16.533 ; 0.000         ;
+-------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; n/a   ; -36.318 ; -36.318       ;
; sclk  ; 0.133   ; 0.000         ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; sclk  ; 18.351 ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; sclk  ; 20.937 ; 0.000         ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; sclk  ; 19.000 ; 0.000                 ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'n/a'                                                                            ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 1.201 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 5.000        ; 0.000      ; 3.799      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sclk'                                                                                                              ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 16.533 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 20.000       ; -0.234     ; 3.265      ;
; 16.592 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 20.000       ; -0.244     ; 3.196      ;
; 17.194 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 20.000       ; 0.004      ; 2.842      ;
; 17.263 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 20.000       ; -0.405     ; 2.364      ;
; 17.302 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 20.000       ; -0.405     ; 2.325      ;
; 17.388 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 20.000       ; -0.010     ; 2.634      ;
; 17.494 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 20.000       ; 0.014      ; 2.552      ;
; 17.497 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 20.000       ; 0.010      ; 2.545      ;
; 17.514 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 20.000       ; 0.000      ; 2.518      ;
; 17.520 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 20.000       ; -0.278     ; 2.234      ;
; 17.526 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 20.000       ; -0.278     ; 2.228      ;
; 17.532 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 20.000       ; 0.004      ; 2.504      ;
; 17.556 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 20.000       ; 0.000      ; 2.476      ;
; 17.566 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 20.000       ; -0.395     ; 2.071      ;
; 17.605 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 20.000       ; -0.395     ; 2.032      ;
; 17.644 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 20.000       ; -0.278     ; 2.110      ;
; 17.662 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 20.000       ; 0.004      ; 2.374      ;
; 17.681 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 20.000       ; 0.004      ; 2.355      ;
; 17.691 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 20.000       ; 0.000      ; 2.341      ;
; 17.817 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 20.000       ; 0.010      ; 2.225      ;
; 17.820 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 20.000       ; -0.268     ; 1.944      ;
; 17.826 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 20.000       ; -0.268     ; 1.938      ;
; 17.835 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 20.000       ; 0.014      ; 2.211      ;
; 17.842 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|F2CPUL    ; sclk         ; sclk        ; 20.000       ; -0.004     ; 2.186      ;
; 17.944 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|INCNO     ; sclk         ; sclk        ; 20.000       ; -0.268     ; 1.820      ;
; 17.962 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 20.000       ; 0.014      ; 2.084      ;
; 17.984 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 20.000       ; 0.014      ; 2.062      ;
; 18.142 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|F2CPUL    ; sclk         ; sclk        ; 20.000       ; 0.006      ; 1.896      ;
; 18.143 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|F2CPUH    ; sclk         ; sclk        ; 20.000       ; 0.004      ; 1.893      ;
; 18.408 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|BRIDGEOUT ; sclk         ; sclk        ; 20.000       ; -0.001     ; 1.623      ;
; 18.443 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|F2CPUH    ; sclk         ; sclk        ; 20.000       ; 0.014      ; 1.603      ;
; 18.553 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|PLHW      ; sclk         ; sclk        ; 20.000       ; 0.004      ; 1.483      ;
; 18.708 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|BRIDGEOUT ; sclk         ; sclk        ; 20.000       ; 0.009      ; 1.333      ;
; 18.818 ; DSACK_LATCHED_[1]          ; CPU_SM:u_CPU_SM|DIEL      ; sclk         ; sclk        ; 20.000       ; -0.010     ; 1.204      ;
; 18.851 ; SCSI_SM:u_SCSI_SM|CRESET_  ; SCSI_SM:u_SCSI_SM|CDREQ_  ; sclk         ; sclk        ; 20.000       ; -0.017     ; 1.164      ;
; 18.856 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|PLHW      ; sclk         ; sclk        ; 20.000       ; 0.014      ; 1.190      ;
; 18.910 ; CPU_SM:u_CPU_SM|PLHW       ; LHW                       ; sclk         ; sclk        ; 20.000       ; -0.294     ; 0.828      ;
; 18.919 ; SCSI_SM:u_SCSI_SM|CRESET_  ; SCSI_SM:u_SCSI_SM|CCPUREQ ; sclk         ; sclk        ; 20.000       ; -0.017     ; 1.096      ;
; 19.107 ; DSACK_LATCHED_[0]          ; CPU_SM:u_CPU_SM|DIEL      ; sclk         ; sclk        ; 20.000       ; 0.000      ; 0.925      ;
; 19.193 ; CPU_SM:u_CPU_SM|PLLW       ; LLW                       ; sclk         ; sclk        ; 20.000       ; -0.280     ; 0.559      ;
; 19.246 ; CPU_SM:u_CPU_SM|PDS        ; DS_O_                     ; sclk         ; sclk        ; 20.000       ; 0.392      ; 1.178      ;
; 19.573 ; CPU_SM:u_CPU_SM|PAS        ; AS_O_                     ; sclk         ; sclk        ; 20.000       ; 0.160      ; 0.619      ;
; 36.283 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.244     ; 3.505      ;
; 36.339 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.248     ; 3.445      ;
; 36.399 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.248     ; 3.385      ;
; 36.430 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.248     ; 3.354      ;
; 36.454 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.248     ; 3.330      ;
; 36.679 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.409     ; 2.944      ;
; 36.718 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.409     ; 2.905      ;
; 36.762 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.409     ; 2.861      ;
; 36.794 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.409     ; 2.829      ;
; 36.801 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.409     ; 2.822      ;
; 36.831 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.409     ; 2.792      ;
; 36.833 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.409     ; 2.790      ;
; 36.866 ; CPU_SM:u_CPU_SM|BGRANT_    ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.220     ; 2.946      ;
; 36.870 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.409     ; 2.753      ;
; 37.027 ; CPU_SM:u_CPU_SM|nCYCLEDONE ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.244     ; 2.761      ;
; 37.060 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.004      ; 2.976      ;
; 37.115 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.278     ; 2.639      ;
; 37.116 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.278     ; 2.638      ;
; 37.130 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.004      ; 2.906      ;
; 37.132 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.900      ;
; 37.192 ; CPU_SM:u_CPU_SM|DMAENA     ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.239     ; 2.601      ;
; 37.197 ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.240     ; 2.595      ;
; 37.202 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|PDS       ; sclk         ; sclk        ; 40.000       ; -0.405     ; 2.425      ;
; 37.237 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.795      ;
; 37.238 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.794      ;
; 37.241 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|PAS       ; sclk         ; sclk        ; 40.000       ; -0.405     ; 2.386      ;
; 37.247 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.785      ;
; 37.263 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.769      ;
; 37.293 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.282     ; 2.457      ;
; 37.294 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.282     ; 2.456      ;
; 37.297 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.735      ;
; 37.297 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.735      ;
; 37.299 ; CPU_SM:u_CPU_SM|DREQ_      ; CPU_SM:u_CPU_SM|BGACK     ; sclk         ; sclk        ; 40.000       ; -0.240     ; 2.493      ;
; 37.303 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 2.725      ;
; 37.310 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 40.000       ; -0.014     ; 2.708      ;
; 37.314 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.004      ; 2.722      ;
; 37.363 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 2.665      ;
; 37.367 ; CPU_SM:u_CPU_SM|STATE[1]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.004      ; 2.669      ;
; 37.373 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.659      ;
; 37.389 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[3]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.643      ;
; 37.394 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 2.634      ;
; 37.396 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.636      ;
; 37.400 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.632      ;
; 37.406 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|PLLW      ; sclk         ; sclk        ; 40.000       ; -0.014     ; 2.612      ;
; 37.412 ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.620      ;
; 37.418 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[1]  ; sclk         ; sclk        ; 40.000       ; -0.004     ; 2.610      ;
; 37.421 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[4]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.611      ;
; 37.428 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.604      ;
; 37.436 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|SIZE1     ; sclk         ; sclk        ; 40.000       ; -0.004     ; 2.592      ;
; 37.447 ; CPU_SM:u_CPU_SM|BGRANT_    ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.028      ; 2.613      ;
; 37.451 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.282     ; 2.299      ;
; 37.452 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.282     ; 2.298      ;
; 37.458 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.282     ; 2.292      ;
; 37.464 ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.282     ; 2.286      ;
; 37.465 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|STATE[0]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.567      ;
; 37.473 ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|STATE[2]  ; sclk         ; sclk        ; 40.000       ; 0.000      ; 2.559      ;
; 37.520 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|DECFIFO   ; sclk         ; sclk        ; 40.000       ; -0.282     ; 2.230      ;
; 37.521 ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|INCFIFO   ; sclk         ; sclk        ; 40.000       ; -0.282     ; 2.229      ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'n/a'                                                                               ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -36.318 ; _CS       ; DATA_OE_ ; n/a          ; n/a         ; 40.000       ; 0.000      ; 3.682      ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sclk'                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.133 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.249      ; 0.534      ;
; 0.215 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.381      ; 0.770      ;
; 0.246 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.398      ;
; 0.293 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.220      ; 0.665      ;
; 0.314 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.249      ; 0.715      ;
; 0.327 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.249      ; 0.728      ;
; 0.350 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.410      ; 0.912      ;
; 0.371 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.523      ;
; 0.378 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.249      ; 0.779      ;
; 0.395 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; 0.117      ; 0.664      ;
; 0.399 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.551      ;
; 0.445 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.376      ; 0.973      ;
; 0.450 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.234      ; 0.836      ;
; 0.464 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.616      ;
; 0.493 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.645      ;
; 0.519 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; sclk         ; sclk        ; 0.000        ; 0.117      ; 0.788      ;
; 0.537 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.220      ; 0.910      ;
; 0.541 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.693      ;
; 0.543 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.395      ; 1.091      ;
; 0.549 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.701      ;
; 0.561 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.234      ; 0.947      ;
; 0.574 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.726      ;
; 0.580 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.117      ; 0.849      ;
; 0.604 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.234      ; 0.990      ;
; 0.621 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.773      ;
; 0.626 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.234      ; 1.012      ;
; 0.640 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.220      ; 1.012      ;
; 0.656 ; CPU_SM:u_CPU_SM|FLUSHFIFO                                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.001     ; 0.807      ;
; 0.661 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.813      ;
; 0.665 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.817      ;
; 0.666 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.395      ; 1.213      ;
; 0.669 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.234      ; 1.055      ;
; 0.677 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; sclk         ; sclk        ; 0.000        ; -0.161     ; 0.668      ;
; 0.695 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.847      ;
; 0.697 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.234      ; 1.083      ;
; 0.707 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.395      ; 1.254      ;
; 0.713 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; sclk         ; sclk        ; 0.000        ; 0.220      ; 1.085      ;
; 0.721 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; -0.022     ; 0.851      ;
; 0.736 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.888      ;
; 0.742 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.005     ; 0.889      ;
; 0.762 ; CPU_SM:u_CPU_SM|DMAENA                                                ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.914      ;
; 0.763 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.044     ; 0.871      ;
; 0.767 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; -0.014     ; 0.905      ;
; 0.767 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.044     ; 0.875      ;
; 0.768 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.920      ;
; 0.771 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; 0.161      ; 1.084      ;
; 0.780 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; sclk         ; sclk        ; 0.000        ; -0.022     ; 0.910      ;
; 0.787 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.939      ;
; 0.793 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; sclk         ; sclk        ; 0.000        ; 0.234      ; 1.179      ;
; 0.799 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.234      ; 1.185      ;
; 0.810 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; sclk         ; sclk        ; 0.000        ; 0.000      ; 0.962      ;
; 0.811 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.008     ; 0.955      ;
; 0.823 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.234      ; 1.209      ;
; 0.830 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; sclk         ; sclk        ; 0.000        ; 0.234      ; 1.216      ;
; 0.846 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; -0.014     ; 0.984      ;
; 0.851 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.215      ; 1.218      ;
; 0.859 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.161      ; 1.172      ;
; 0.870 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|STATE[3]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.022      ;
; 0.874 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; sclk         ; sclk        ; 0.000        ; 0.240      ; 1.266      ;
; 0.902 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.044     ; 1.010      ;
; 0.906 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk         ; sclk        ; 0.000        ; 0.215      ; 1.273      ;
; 0.908 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; sclk         ; sclk        ; 0.000        ; -0.044     ; 1.016      ;
; 0.913 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.065      ;
; 0.915 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; sclk         ; sclk        ; 0.000        ; -0.044     ; 1.023      ;
; 0.920 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; -0.005     ; 1.067      ;
; 0.922 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.004     ; 1.070      ;
; 0.925 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.234      ; 1.311      ;
; 0.926 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.064      ;
; 0.931 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; sclk         ; sclk        ; 0.000        ; -0.220     ; 0.863      ;
; 0.932 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; sclk         ; sclk        ; 0.000        ; 0.234      ; 1.318      ;
; 0.937 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk         ; sclk        ; 0.000        ; 0.004      ; 1.093      ;
; 0.957 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; -0.220     ; 0.889      ;
; 0.959 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk         ; sclk        ; 0.000        ; -0.044     ; 1.067      ;
; 0.961 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; sclk         ; sclk        ; 0.000        ; -0.220     ; 0.893      ;
; 0.961 ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.113      ;
; 0.964 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk         ; sclk        ; 0.000        ; 0.004      ; 1.120      ;
; 0.965 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; -0.008     ; 1.109      ;
; 0.966 ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.161      ; 1.279      ;
; 0.970 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.108      ;
; 0.980 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; sclk         ; sclk        ; 0.000        ; 0.029      ; 1.161      ;
; 0.987 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; sclk         ; sclk        ; 0.000        ; 0.079      ; 1.218      ;
; 1.004 ; CPU_SM:u_CPU_SM|DMAENA                                                ; CPU_SM:u_CPU_SM|BREQ                                                  ; sclk         ; sclk        ; 0.000        ; 0.001      ; 1.157      ;
; 1.031 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; sclk         ; sclk        ; 0.000        ; -0.004     ; 1.179      ;
; 1.032 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.170      ;
; 1.037 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; sclk         ; sclk        ; 0.000        ; -0.005     ; 1.184      ;
; 1.042 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk         ; sclk        ; 0.000        ; -0.009     ; 1.185      ;
; 1.049 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.201      ;
; 1.053 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.191      ;
; 1.057 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk         ; sclk        ; 0.000        ; -0.008     ; 1.201      ;
; 1.058 ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; sclk         ; sclk        ; 0.000        ; 0.079      ; 1.289      ;
; 1.069 ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; sclk         ; sclk        ; 0.000        ; 0.000      ; 1.221      ;
; 1.070 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; sclk         ; sclk        ; 0.000        ; -0.165     ; 1.057      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sclk'                                                                                                           ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 18.351 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; sclk         ; sclk        ; 20.000       ; -0.236     ; 1.445      ;
; 18.351 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; sclk         ; sclk        ; 20.000       ; -0.236     ; 1.445      ;
; 18.351 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; sclk         ; sclk        ; 20.000       ; -0.236     ; 1.445      ;
; 18.351 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; sclk         ; sclk        ; 20.000       ; -0.236     ; 1.445      ;
; 18.465 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; sclk         ; sclk        ; 20.000       ; -0.397     ; 1.170      ;
; 18.708 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; 20.000       ; 0.012      ; 1.336      ;
; 18.708 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; 20.000       ; 0.012      ; 1.336      ;
; 18.708 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; 20.000       ; 0.012      ; 1.336      ;
; 18.708 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; 20.000       ; 0.012      ; 1.336      ;
; 18.846 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; sclk         ; sclk        ; 20.000       ; -0.016     ; 1.170      ;
; 18.943 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; 20.000       ; 0.008      ; 1.097      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sclk'                                                                                                            ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 20.937 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; sclk         ; sclk        ; -20.000      ; 0.008      ; 1.097      ;
; 21.034 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; sclk         ; sclk        ; -20.000      ; -0.016     ; 1.170      ;
; 21.172 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; sclk         ; sclk        ; -20.000      ; 0.012      ; 1.336      ;
; 21.172 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; sclk         ; sclk        ; -20.000      ; 0.012      ; 1.336      ;
; 21.172 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; sclk         ; sclk        ; -20.000      ; 0.012      ; 1.336      ;
; 21.172 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; sclk         ; sclk        ; -20.000      ; 0.012      ; 1.336      ;
; 21.415 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; sclk         ; sclk        ; -20.000      ; -0.397     ; 1.170      ;
; 21.529 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; sclk         ; sclk        ; -20.000      ; -0.236     ; 1.445      ;
; 21.529 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; sclk         ; sclk        ; -20.000      ; -0.236     ; 1.445      ;
; 21.529 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; sclk         ; sclk        ; -20.000      ; -0.236     ; 1.445      ;
; 21.529 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; sclk         ; sclk        ; -20.000      ; -0.236     ; 1.445      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sclk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; AS_O_                       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; AS_O_                       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; DSACK_LATCHED_[0]           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; DSACK_LATCHED_[0]           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; DSACK_LATCHED_[1]           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; DSACK_LATCHED_[1]           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; DS_O_                       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; DS_O_                       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; LHW                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; LHW                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; LLW                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; LLW                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; sclk  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; 2.380  ; 2.380  ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; 2.380  ; 2.380  ; Rise       ; sclk            ;
; R_W        ; sclk       ; 3.968  ; 3.968  ; Rise       ; sclk            ;
; _AS        ; sclk       ; 2.337  ; 2.337  ; Rise       ; sclk            ;
; _BERR      ; sclk       ; 5.473  ; 5.473  ; Rise       ; sclk            ;
; _BG        ; sclk       ; -0.394 ; -0.394 ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; 2.053  ; 2.053  ; Rise       ; sclk            ;
; _CS        ; sclk       ; 0.004  ; 0.004  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; -0.078 ; -0.078 ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; 5.317  ; 5.317  ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; 4.978  ; 4.978  ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; 5.317  ; 5.317  ; Rise       ; sclk            ;
; _STERM     ; sclk       ; 5.393  ; 5.393  ; Rise       ; sclk            ;
; _AS        ; sclk       ; 2.503  ; 2.503  ; Fall       ; sclk            ;
; _CS        ; sclk       ; 0.554  ; 0.554  ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; 2.401  ; 2.401  ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; 2.138  ; 2.138  ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; 2.401  ; 2.401  ; Fall       ; sclk            ;
; _RST       ; sclk       ; 2.456  ; 2.456  ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; -2.260 ; -2.260 ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; -2.260 ; -2.260 ; Rise       ; sclk            ;
; R_W        ; sclk       ; -2.840 ; -2.840 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -2.159 ; -2.159 ; Rise       ; sclk            ;
; _BERR      ; sclk       ; -2.860 ; -2.860 ; Rise       ; sclk            ;
; _BG        ; sclk       ; 0.514  ; 0.514  ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; -1.933 ; -1.933 ; Rise       ; sclk            ;
; _CS        ; sclk       ; 0.116  ; 0.116  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 0.480  ; 0.480  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; -1.877 ; -1.877 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; -1.877 ; -1.877 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; -2.556 ; -2.556 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; -2.591 ; -2.591 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -2.095 ; -2.095 ; Fall       ; sclk            ;
; _CS        ; sclk       ; -0.217 ; -0.217 ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; -2.018 ; -2.018 ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; -2.018 ; -2.018 ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; -2.281 ; -2.281 ; Fall       ; sclk            ;
; _RST       ; sclk       ; -2.336 ; -2.336 ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DATA[*]     ; sclk       ; 5.329 ; 5.329 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.805 ; 4.805 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.880 ; 4.880 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.139 ; 4.139 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.913 ; 4.913 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.150 ; 4.150 ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 5.318 ; 5.318 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.696 ; 4.696 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 5.329 ; 5.329 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.583 ; 4.583 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.674 ; 4.674 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.701 ; 4.701 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 5.059 ; 5.059 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.712 ; 4.712 ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 5.207 ; 5.207 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 5.061 ; 5.061 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.410 ; 4.410 ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.968 ; 4.968 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.835 ; 4.835 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.728 ; 4.728 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.771 ; 4.771 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 4.365 ; 4.365 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 4.586 ; 4.586 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 4.321 ; 4.321 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 4.627 ; 4.627 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 4.824 ; 4.824 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 4.911 ; 4.911 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 5.109 ; 5.109 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 4.935 ; 4.935 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 4.790 ; 4.790 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.977 ; 4.977 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 4.756 ; 4.756 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 5.041 ; 5.041 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 4.020 ; 4.020 ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 6.103 ; 6.103 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 5.396 ; 5.396 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 5.380 ; 5.380 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 6.103 ; 6.103 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 5.861 ; 5.861 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 5.973 ; 5.973 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 5.922 ; 5.922 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 5.705 ; 5.705 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 5.575 ; 5.575 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.588 ; 3.588 ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 3.253 ; 3.253 ; Rise       ; sclk            ;
; _BR         ; sclk       ; 4.110 ; 4.110 ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 4.196 ; 4.196 ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 3.710 ; 3.710 ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 4.024 ; 4.024 ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 4.399 ; 4.399 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 4.261 ; 4.261 ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 3.600 ; 3.600 ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 4.436 ; 4.436 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 4.527 ; 4.527 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.253 ; 3.253 ; Fall       ; sclk            ;
; _DS         ; sclk       ; 3.482 ; 3.482 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DATA[*]     ; sclk       ; 4.129 ; 4.129 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.367 ; 4.367 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.710 ; 4.710 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.138 ; 4.138 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.792 ; 4.792 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.148 ; 4.148 ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.827 ; 4.827 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.129 ; 4.129 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.886 ; 4.886 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.291 ; 4.291 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.585 ; 4.585 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.470 ; 4.470 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.827 ; 4.827 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.497 ; 4.497 ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 5.057 ; 5.057 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.942 ; 4.942 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.281 ; 4.281 ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.649 ; 4.649 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.644 ; 4.644 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.464 ; 4.464 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.490 ; 4.490 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 4.140 ; 4.140 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 4.382 ; 4.382 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 4.197 ; 4.197 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 4.351 ; 4.351 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 4.374 ; 4.374 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 4.452 ; 4.452 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 4.660 ; 4.660 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 4.610 ; 4.610 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 4.519 ; 4.519 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.707 ; 4.707 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 4.423 ; 4.423 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 4.711 ; 4.711 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 4.020 ; 4.020 ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 4.162 ; 4.162 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 4.178 ; 4.178 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.162 ; 4.162 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 4.964 ; 4.964 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.627 ; 4.627 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 4.617 ; 4.617 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 4.469 ; 4.469 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 4.539 ; 4.539 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 4.548 ; 4.548 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.588 ; 3.588 ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 3.253 ; 3.253 ; Rise       ; sclk            ;
; _BR         ; sclk       ; 4.110 ; 4.110 ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 4.196 ; 4.196 ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 3.710 ; 3.710 ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 4.024 ; 4.024 ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 4.399 ; 4.399 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 4.261 ; 4.261 ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 3.600 ; 3.600 ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 4.436 ; 4.436 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 4.527 ; 4.527 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.253 ; 3.253 ; Fall       ; sclk            ;
; _DS         ; sclk       ; 3.482 ; 3.482 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[2]    ; DATA[0]     ; 4.384 ;       ;       ; 4.384 ;
; ADDR[2]    ; DATA[1]     ; 4.994 ; 4.968 ; 4.968 ; 4.994 ;
; ADDR[2]    ; DATA[2]     ; 4.056 ; 4.951 ; 4.951 ; 4.056 ;
; ADDR[2]    ; DATA[4]     ; 4.404 ; 4.404 ; 4.404 ; 4.404 ;
; ADDR[2]    ; DATA[5]     ; 4.801 ;       ;       ; 4.801 ;
; ADDR[2]    ; DATA[6]     ; 4.275 ;       ;       ; 4.275 ;
; ADDR[2]    ; DATA[7]     ; 4.775 ;       ;       ; 4.775 ;
; ADDR[2]    ; DATA[8]     ;       ; 4.323 ; 4.323 ;       ;
; ADDR[2]    ; DATA_OE_    ; 3.947 ;       ;       ; 3.947 ;
; ADDR[3]    ; DATA[0]     ; 4.177 ; 4.128 ; 4.128 ; 4.177 ;
; ADDR[3]    ; DATA[1]     ; 4.941 ; 4.941 ; 4.941 ; 4.941 ;
; ADDR[3]    ; DATA[2]     ; 4.414 ; 4.744 ; 4.744 ; 4.414 ;
; ADDR[3]    ; DATA[4]     ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; ADDR[3]    ; DATA[5]     ; 4.594 ; 4.545 ; 4.545 ; 4.594 ;
; ADDR[3]    ; DATA[6]     ; 4.068 ; 4.019 ; 4.019 ; 4.068 ;
; ADDR[3]    ; DATA[7]     ; 4.568 ; 4.519 ; 4.519 ; 4.568 ;
; ADDR[3]    ; DATA[8]     ; 4.296 ;       ;       ; 4.296 ;
; ADDR[3]    ; DATA_OE_    ; 3.802 ;       ;       ; 3.802 ;
; ADDR[3]    ; PD_PORT[0]  ; 3.601 ; 3.601 ; 3.601 ; 3.601 ;
; ADDR[3]    ; PD_PORT[1]  ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; ADDR[3]    ; PD_PORT[2]  ; 4.479 ; 4.479 ; 4.479 ; 4.479 ;
; ADDR[3]    ; PD_PORT[3]  ; 4.144 ; 4.144 ; 4.144 ; 4.144 ;
; ADDR[3]    ; PD_PORT[4]  ; 4.322 ; 4.322 ; 4.322 ; 4.322 ;
; ADDR[3]    ; PD_PORT[5]  ; 3.806 ; 3.806 ; 3.806 ; 3.806 ;
; ADDR[3]    ; PD_PORT[6]  ; 4.358 ; 4.358 ; 4.358 ; 4.358 ;
; ADDR[3]    ; PD_PORT[7]  ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; ADDR[4]    ; DATA[0]     ; 6.566 ;       ;       ; 6.566 ;
; ADDR[4]    ; DATA[1]     ; 7.303 ; 7.303 ; 7.303 ; 7.303 ;
; ADDR[4]    ; DATA[2]     ;       ; 7.133 ; 7.133 ;       ;
; ADDR[4]    ; DATA[4]     ; 6.739 ; 6.739 ; 6.739 ; 6.739 ;
; ADDR[4]    ; DATA[5]     ; 6.983 ;       ;       ; 6.983 ;
; ADDR[4]    ; DATA[6]     ; 6.457 ;       ;       ; 6.457 ;
; ADDR[4]    ; DATA[7]     ; 6.957 ;       ;       ; 6.957 ;
; ADDR[4]    ; DATA[8]     ;       ; 6.658 ; 6.658 ;       ;
; ADDR[4]    ; DATA_OE_    ;       ; 6.409 ; 6.409 ;       ;
; ADDR[5]    ; DATA[0]     ; 6.835 ; 6.924 ; 6.924 ; 6.835 ;
; ADDR[5]    ; DATA[1]     ; 7.648 ; 7.648 ; 7.648 ; 7.648 ;
; ADDR[5]    ; DATA[2]     ; 7.491 ; 7.121 ; 7.121 ; 7.491 ;
; ADDR[5]    ; DATA[4]     ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; ADDR[5]    ; DATA[5]     ; 7.252 ; 7.341 ; 7.341 ; 7.252 ;
; ADDR[5]    ; DATA[6]     ; 6.726 ; 6.815 ; 6.815 ; 6.726 ;
; ADDR[5]    ; DATA[7]     ; 7.226 ; 7.315 ; 7.315 ; 7.226 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.003 ; 7.003 ;       ;
; ADDR[5]    ; DATA_OE_    ;       ; 6.669 ; 6.669 ;       ;
; ADDR[6]    ; DATA[0]     ; 6.931 ; 7.020 ; 7.020 ; 6.931 ;
; ADDR[6]    ; DATA[1]     ; 7.744 ; 7.744 ; 7.744 ; 7.744 ;
; ADDR[6]    ; DATA[2]     ; 7.587 ; 7.217 ; 7.217 ; 7.587 ;
; ADDR[6]    ; DATA[4]     ; 7.180 ; 7.180 ; 7.180 ; 7.180 ;
; ADDR[6]    ; DATA[5]     ; 7.348 ; 7.437 ; 7.437 ; 7.348 ;
; ADDR[6]    ; DATA[6]     ; 6.822 ; 6.911 ; 6.911 ; 6.822 ;
; ADDR[6]    ; DATA[7]     ; 7.322 ; 7.411 ; 7.411 ; 7.322 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.099 ; 7.099 ;       ;
; ADDR[6]    ; DATA_OE_    ;       ; 6.765 ; 6.765 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 5.939 ;       ;       ; 5.939 ;
; DATA[1]    ; PD_PORT[1]  ; 6.331 ;       ;       ; 6.331 ;
; DATA[2]    ; PD_PORT[2]  ; 6.445 ;       ;       ; 6.445 ;
; DATA[3]    ; PD_PORT[3]  ; 7.005 ;       ;       ; 7.005 ;
; DATA[4]    ; PD_PORT[4]  ; 6.404 ;       ;       ; 6.404 ;
; DATA[5]    ; PD_PORT[5]  ; 6.743 ;       ;       ; 6.743 ;
; DATA[6]    ; PD_PORT[6]  ; 6.426 ;       ;       ; 6.426 ;
; DATA[7]    ; PD_PORT[7]  ; 6.783 ;       ;       ; 6.783 ;
; INTA       ; _INT        ;       ; 6.501 ; 6.501 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 6.091 ;       ;       ; 6.091 ;
; PD_PORT[1] ; PD_PORT[1]  ; 5.724 ;       ;       ; 5.724 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.901 ;       ;       ; 6.901 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.480 ;       ;       ; 6.480 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.274 ;       ;       ; 6.274 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.351 ;       ;       ; 6.351 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.504 ;       ;       ; 6.504 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.295 ;       ;       ; 6.295 ;
; R_W        ; DATA[0]     ; 3.945 ; 6.438 ; 6.438 ; 3.945 ;
; R_W        ; DATA[1]     ; 7.184 ; 7.184 ; 7.184 ; 7.184 ;
; R_W        ; DATA[2]     ; 6.833 ; 4.512 ; 4.512 ; 6.833 ;
; R_W        ; DATA[4]     ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; R_W        ; DATA[5]     ; 4.362 ; 6.855 ; 6.855 ; 4.362 ;
; R_W        ; DATA[6]     ; 3.836 ; 6.329 ; 6.329 ; 3.836 ;
; R_W        ; DATA[7]     ; 4.336 ; 6.829 ; 6.829 ; 4.336 ;
; R_W        ; DATA[8]     ; 6.274 ;       ;       ; 6.274 ;
; R_W        ; _LED_RD     ;       ; 6.737 ; 6.737 ;       ;
; R_W        ; _LED_WR     ; 6.826 ;       ;       ; 6.826 ;
; _AS        ; DATA[0]     ; 4.108 ; 4.197 ; 4.197 ; 4.108 ;
; _AS        ; DATA[1]     ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; _AS        ; DATA[2]     ; 4.764 ; 4.394 ; 4.394 ; 4.764 ;
; _AS        ; DATA[4]     ; 4.357 ; 4.357 ; 4.357 ; 4.357 ;
; _AS        ; DATA[5]     ; 4.525 ; 4.614 ; 4.614 ; 4.525 ;
; _AS        ; DATA[6]     ; 3.999 ; 4.088 ; 4.088 ; 3.999 ;
; _AS        ; DATA[7]     ; 4.499 ; 4.588 ; 4.588 ; 4.499 ;
; _AS        ; DATA[8]     ;       ; 4.276 ; 4.276 ;       ;
; _AS        ; DATA_OE_    ; 5.966 ; 3.942 ; 3.942 ; 5.966 ;
; _AS        ; _LED_RD     ; 6.179 ;       ;       ; 6.179 ;
; _AS        ; _LED_WR     ; 6.268 ;       ;       ; 6.268 ;
; _CS        ; DATA[0]     ; 3.965 ; 4.054 ; 4.054 ; 3.965 ;
; _CS        ; DATA[1]     ; 4.778 ; 4.778 ; 4.778 ; 4.778 ;
; _CS        ; DATA[2]     ; 4.621 ; 4.251 ; 4.251 ; 4.621 ;
; _CS        ; DATA[4]     ; 4.214 ; 4.214 ; 4.214 ; 4.214 ;
; _CS        ; DATA[5]     ; 4.382 ; 4.471 ; 4.471 ; 4.382 ;
; _CS        ; DATA[6]     ; 3.856 ; 3.945 ; 3.945 ; 3.856 ;
; _CS        ; DATA[7]     ; 4.356 ; 4.445 ; 4.445 ; 4.356 ;
; _CS        ; DATA[8]     ;       ; 4.133 ; 4.133 ;       ;
; _CS        ; DATA_OE_    ; 3.682 ; 3.799 ; 3.799 ; 3.682 ;
; _CS        ; _LED_RD     ; 4.230 ;       ;       ; 4.230 ;
; _CS        ; _LED_WR     ; 4.319 ;       ;       ; 4.319 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[2]    ; DATA[0]     ; 4.155 ;       ;       ; 4.155 ;
; ADDR[2]    ; DATA[1]     ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; ADDR[2]    ; DATA[2]     ; 4.056 ; 4.441 ; 4.441 ; 4.056 ;
; ADDR[2]    ; DATA[4]     ; 4.293 ; 4.404 ; 4.404 ; 4.293 ;
; ADDR[2]    ; DATA[5]     ; 4.572 ;       ;       ; 4.572 ;
; ADDR[2]    ; DATA[6]     ; 4.046 ;       ;       ; 4.046 ;
; ADDR[2]    ; DATA[7]     ; 4.546 ;       ;       ; 4.546 ;
; ADDR[2]    ; DATA[8]     ;       ; 4.323 ; 4.323 ;       ;
; ADDR[2]    ; DATA_OE_    ; 3.947 ;       ;       ; 3.947 ;
; ADDR[3]    ; DATA[0]     ; 4.177 ; 4.128 ; 4.128 ; 4.177 ;
; ADDR[3]    ; DATA[1]     ; 4.787 ; 4.941 ; 4.941 ; 4.787 ;
; ADDR[3]    ; DATA[2]     ; 4.414 ; 3.848 ; 3.848 ; 4.414 ;
; ADDR[3]    ; DATA[4]     ; 4.086 ; 4.377 ; 4.377 ; 4.086 ;
; ADDR[3]    ; DATA[5]     ; 4.594 ; 4.545 ; 4.545 ; 4.594 ;
; ADDR[3]    ; DATA[6]     ; 4.068 ; 4.019 ; 4.019 ; 4.068 ;
; ADDR[3]    ; DATA[7]     ; 4.568 ; 4.519 ; 4.519 ; 4.568 ;
; ADDR[3]    ; DATA[8]     ; 4.296 ;       ;       ; 4.296 ;
; ADDR[3]    ; DATA_OE_    ; 3.802 ;       ;       ; 3.802 ;
; ADDR[3]    ; PD_PORT[0]  ; 3.601 ; 3.601 ; 3.601 ; 3.601 ;
; ADDR[3]    ; PD_PORT[1]  ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; ADDR[3]    ; PD_PORT[2]  ; 4.479 ; 4.479 ; 4.479 ; 4.479 ;
; ADDR[3]    ; PD_PORT[3]  ; 4.144 ; 4.144 ; 4.144 ; 4.144 ;
; ADDR[3]    ; PD_PORT[4]  ; 4.322 ; 4.322 ; 4.322 ; 4.322 ;
; ADDR[3]    ; PD_PORT[5]  ; 3.806 ; 3.806 ; 3.806 ; 3.806 ;
; ADDR[3]    ; PD_PORT[6]  ; 4.358 ; 4.358 ; 4.358 ; 4.358 ;
; ADDR[3]    ; PD_PORT[7]  ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; ADDR[4]    ; DATA[0]     ; 6.490 ;       ;       ; 6.490 ;
; ADDR[4]    ; DATA[1]     ; 7.176 ; 7.303 ; 7.303 ; 7.176 ;
; ADDR[4]    ; DATA[2]     ;       ; 6.443 ; 6.443 ;       ;
; ADDR[4]    ; DATA[4]     ; 6.475 ; 6.739 ; 6.739 ; 6.475 ;
; ADDR[4]    ; DATA[5]     ; 6.907 ;       ;       ; 6.907 ;
; ADDR[4]    ; DATA[6]     ; 6.381 ;       ;       ; 6.381 ;
; ADDR[4]    ; DATA[7]     ; 6.881 ;       ;       ; 6.881 ;
; ADDR[4]    ; DATA[8]     ;       ; 6.658 ; 6.658 ;       ;
; ADDR[4]    ; DATA_OE_    ;       ; 6.409 ; 6.409 ;       ;
; ADDR[5]    ; DATA[0]     ; 6.835 ; 6.924 ; 6.924 ; 6.835 ;
; ADDR[5]    ; DATA[1]     ; 7.648 ; 7.534 ; 7.534 ; 7.648 ;
; ADDR[5]    ; DATA[2]     ; 7.491 ; 6.971 ; 6.971 ; 7.491 ;
; ADDR[5]    ; DATA[4]     ; 7.084 ; 6.833 ; 6.833 ; 7.084 ;
; ADDR[5]    ; DATA[5]     ; 7.252 ; 7.341 ; 7.341 ; 7.252 ;
; ADDR[5]    ; DATA[6]     ; 6.726 ; 6.815 ; 6.815 ; 6.726 ;
; ADDR[5]    ; DATA[7]     ; 7.226 ; 7.315 ; 7.315 ; 7.226 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.003 ; 7.003 ;       ;
; ADDR[5]    ; DATA_OE_    ;       ; 6.669 ; 6.669 ;       ;
; ADDR[6]    ; DATA[0]     ; 6.931 ; 7.020 ; 7.020 ; 6.931 ;
; ADDR[6]    ; DATA[1]     ; 7.744 ; 7.630 ; 7.630 ; 7.744 ;
; ADDR[6]    ; DATA[2]     ; 7.587 ; 7.067 ; 7.067 ; 7.587 ;
; ADDR[6]    ; DATA[4]     ; 7.180 ; 6.929 ; 6.929 ; 7.180 ;
; ADDR[6]    ; DATA[5]     ; 7.348 ; 7.437 ; 7.437 ; 7.348 ;
; ADDR[6]    ; DATA[6]     ; 6.822 ; 6.911 ; 6.911 ; 6.822 ;
; ADDR[6]    ; DATA[7]     ; 7.322 ; 7.411 ; 7.411 ; 7.322 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.099 ; 7.099 ;       ;
; ADDR[6]    ; DATA_OE_    ;       ; 6.765 ; 6.765 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 5.939 ;       ;       ; 5.939 ;
; DATA[1]    ; PD_PORT[1]  ; 6.331 ;       ;       ; 6.331 ;
; DATA[2]    ; PD_PORT[2]  ; 6.445 ;       ;       ; 6.445 ;
; DATA[3]    ; PD_PORT[3]  ; 7.005 ;       ;       ; 7.005 ;
; DATA[4]    ; PD_PORT[4]  ; 6.404 ;       ;       ; 6.404 ;
; DATA[5]    ; PD_PORT[5]  ; 6.743 ;       ;       ; 6.743 ;
; DATA[6]    ; PD_PORT[6]  ; 6.426 ;       ;       ; 6.426 ;
; DATA[7]    ; PD_PORT[7]  ; 6.783 ;       ;       ; 6.783 ;
; INTA       ; _INT        ;       ; 6.501 ; 6.501 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 6.091 ;       ;       ; 6.091 ;
; PD_PORT[1] ; PD_PORT[1]  ; 5.724 ;       ;       ; 5.724 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.901 ;       ;       ; 6.901 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.480 ;       ;       ; 6.480 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.274 ;       ;       ; 6.274 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.351 ;       ;       ; 6.351 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.504 ;       ;       ; 6.504 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.295 ;       ;       ; 6.295 ;
; R_W        ; DATA[0]     ; 3.945 ; 6.438 ; 6.438 ; 3.945 ;
; R_W        ; DATA[1]     ; 4.555 ; 7.184 ; 7.184 ; 4.555 ;
; R_W        ; DATA[2]     ; 6.657 ; 4.512 ; 4.512 ; 6.657 ;
; R_W        ; DATA[4]     ; 3.854 ; 6.620 ; 6.620 ; 3.854 ;
; R_W        ; DATA[5]     ; 4.362 ; 6.855 ; 6.855 ; 4.362 ;
; R_W        ; DATA[6]     ; 3.836 ; 6.329 ; 6.329 ; 3.836 ;
; R_W        ; DATA[7]     ; 4.336 ; 6.829 ; 6.829 ; 4.336 ;
; R_W        ; DATA[8]     ; 6.274 ;       ;       ; 6.274 ;
; R_W        ; _LED_RD     ;       ; 6.737 ; 6.737 ;       ;
; R_W        ; _LED_WR     ; 6.826 ;       ;       ; 6.826 ;
; _AS        ; DATA[0]     ; 4.108 ; 4.197 ; 4.197 ; 4.108 ;
; _AS        ; DATA[1]     ; 4.921 ; 4.807 ; 4.807 ; 4.921 ;
; _AS        ; DATA[2]     ; 4.764 ; 4.244 ; 4.244 ; 4.764 ;
; _AS        ; DATA[4]     ; 4.357 ; 4.106 ; 4.106 ; 4.357 ;
; _AS        ; DATA[5]     ; 4.525 ; 4.614 ; 4.614 ; 4.525 ;
; _AS        ; DATA[6]     ; 3.999 ; 4.088 ; 4.088 ; 3.999 ;
; _AS        ; DATA[7]     ; 4.499 ; 4.588 ; 4.588 ; 4.499 ;
; _AS        ; DATA[8]     ;       ; 4.276 ; 4.276 ;       ;
; _AS        ; DATA_OE_    ; 5.966 ; 3.942 ; 3.942 ; 5.966 ;
; _AS        ; _LED_RD     ; 6.179 ;       ;       ; 6.179 ;
; _AS        ; _LED_WR     ; 6.268 ;       ;       ; 6.268 ;
; _CS        ; DATA[0]     ; 3.965 ; 4.054 ; 4.054 ; 3.965 ;
; _CS        ; DATA[1]     ; 4.778 ; 4.664 ; 4.664 ; 4.778 ;
; _CS        ; DATA[2]     ; 4.621 ; 4.101 ; 4.101 ; 4.621 ;
; _CS        ; DATA[4]     ; 4.214 ; 3.963 ; 3.963 ; 4.214 ;
; _CS        ; DATA[5]     ; 4.382 ; 4.471 ; 4.471 ; 4.382 ;
; _CS        ; DATA[6]     ; 3.856 ; 3.945 ; 3.945 ; 3.856 ;
; _CS        ; DATA[7]     ; 4.356 ; 4.445 ; 4.445 ; 4.356 ;
; _CS        ; DATA[8]     ;       ; 4.133 ; 4.133 ;       ;
; _CS        ; DATA_OE_    ; 3.682 ; 3.799 ; 3.799 ; 3.682 ;
; _CS        ; _LED_RD     ; 4.230 ;       ;       ; 4.230 ;
; _CS        ; _LED_WR     ; 4.319 ;       ;       ; 4.319 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.778 ;      ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.051 ;      ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.603 ;      ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.365 ;      ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.603 ;      ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.375 ;      ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.603 ;      ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.272 ;      ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.603 ;      ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.272 ;      ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.606 ;      ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.270 ;      ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.616 ;      ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.270 ;      ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.626 ;      ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.616 ;      ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.272 ;      ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.306 ;      ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.122 ;      ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.132 ;      ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.028 ;      ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 3.792 ;      ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 3.978 ;      ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 3.792 ;      ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 3.978 ;      ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 3.810 ;      ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 3.848 ;      ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 3.800 ;      ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 3.848 ;      ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 3.800 ;      ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 3.800 ;      ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 3.800 ;      ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 3.778 ;      ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 3.902 ;      ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 3.902 ;      ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.032 ;      ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 4.738 ;      ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.573 ;      ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 4.703 ;      ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 4.874 ;      ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 4.527 ;      ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 4.874 ;      ; Rise       ; sclk            ;
; R_W         ; sclk       ; 3.589 ;      ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.213 ;      ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.213 ;      ; Rise       ; sclk            ;
; _DS         ; sclk       ; 3.615 ;      ; Rise       ; sclk            ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.709 ;      ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 3.982 ;      ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.534 ;      ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.296 ;      ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.534 ;      ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.306 ;      ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.534 ;      ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.203 ;      ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.534 ;      ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.203 ;      ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.537 ;      ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.201 ;      ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.547 ;      ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.201 ;      ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.557 ;      ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.547 ;      ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.203 ;      ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.237 ;      ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.053 ;      ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.063 ;      ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 3.959 ;      ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 3.723 ;      ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 3.909 ;      ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 3.723 ;      ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 3.909 ;      ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 3.741 ;      ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 3.779 ;      ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 3.731 ;      ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 3.779 ;      ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 3.731 ;      ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 3.731 ;      ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 3.731 ;      ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 3.709 ;      ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 3.837 ;      ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 3.837 ;      ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 3.967 ;      ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 4.673 ;      ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.508 ;      ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 4.638 ;      ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 4.809 ;      ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 4.462 ;      ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 4.809 ;      ; Rise       ; sclk            ;
; R_W         ; sclk       ; 3.589 ;      ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.213 ;      ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.213 ;      ; Rise       ; sclk            ;
; _DS         ; sclk       ; 3.615 ;      ; Rise       ; sclk            ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.778     ;           ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.051     ;           ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.603     ;           ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.365     ;           ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.603     ;           ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.375     ;           ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.603     ;           ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.272     ;           ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.603     ;           ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.272     ;           ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.606     ;           ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.270     ;           ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.616     ;           ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.270     ;           ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.626     ;           ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.616     ;           ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.272     ;           ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.306     ;           ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.122     ;           ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.132     ;           ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.028     ;           ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 3.792     ;           ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 3.978     ;           ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 3.792     ;           ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 3.978     ;           ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 3.810     ;           ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 3.848     ;           ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 3.800     ;           ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 3.848     ;           ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 3.800     ;           ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 3.800     ;           ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 3.800     ;           ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 3.778     ;           ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 3.902     ;           ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 3.902     ;           ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.032     ;           ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 4.738     ;           ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.573     ;           ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 4.703     ;           ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 4.874     ;           ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 4.527     ;           ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 4.874     ;           ; Rise       ; sclk            ;
; R_W         ; sclk       ; 3.589     ;           ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.213     ;           ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.213     ;           ; Rise       ; sclk            ;
; _DS         ; sclk       ; 3.615     ;           ; Rise       ; sclk            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; sclk       ; 3.709     ;           ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 3.982     ;           ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.534     ;           ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.296     ;           ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.534     ;           ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.306     ;           ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.534     ;           ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.203     ;           ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.534     ;           ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.203     ;           ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.537     ;           ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.201     ;           ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.547     ;           ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.201     ;           ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 4.557     ;           ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.547     ;           ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.203     ;           ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.237     ;           ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.053     ;           ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.063     ;           ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 3.959     ;           ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 3.723     ;           ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 3.909     ;           ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 3.723     ;           ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 3.909     ;           ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 3.741     ;           ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 3.779     ;           ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 3.731     ;           ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 3.779     ;           ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 3.731     ;           ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 3.731     ;           ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 3.731     ;           ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 3.709     ;           ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 3.837     ;           ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 3.837     ;           ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 3.967     ;           ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 4.673     ;           ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.508     ;           ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 4.638     ;           ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 4.809     ;           ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 4.462     ;           ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 4.809     ;           ; Rise       ; sclk            ;
; R_W         ; sclk       ; 3.589     ;           ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.213     ;           ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.213     ;           ; Rise       ; sclk            ;
; _DS         ; sclk       ; 3.615     ;           ; Rise       ; sclk            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+--------+---------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack ; -4.455 ; -36.318 ; 16.128   ; 20.937  ; 18.758              ;
;  n/a             ; -4.455 ; -36.318 ; N/A      ; N/A     ; N/A                 ;
;  sclk            ; 9.304  ; 0.133   ; 16.128   ; 20.937  ; 18.758              ;
; Design-wide TNS  ; -4.455 ; -36.318 ; 0.0      ; 0.0     ; 0.0                 ;
;  n/a             ; -4.455 ; -36.318 ; N/A      ; N/A     ; N/A                 ;
;  sclk            ; 0.000  ; 0.000   ; 0.000    ; 0.000   ; 0.000               ;
+------------------+--------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; 5.223  ; 5.223  ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; 5.223  ; 5.223  ; Rise       ; sclk            ;
; R_W        ; sclk       ; 9.715  ; 9.715  ; Rise       ; sclk            ;
; _AS        ; sclk       ; 5.543  ; 5.543  ; Rise       ; sclk            ;
; _BERR      ; sclk       ; 14.685 ; 14.685 ; Rise       ; sclk            ;
; _BG        ; sclk       ; -0.194 ; -0.194 ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; 4.475  ; 4.475  ; Rise       ; sclk            ;
; _CS        ; sclk       ; 1.121  ; 1.121  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 0.985  ; 0.985  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; 14.296 ; 14.296 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; 13.461 ; 13.461 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; 14.296 ; 14.296 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; 14.683 ; 14.683 ; Rise       ; sclk            ;
; _AS        ; sclk       ; 5.259  ; 5.259  ; Fall       ; sclk            ;
; _CS        ; sclk       ; 2.172  ; 2.172  ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; 5.402  ; 5.402  ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; 4.663  ; 4.663  ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; 5.402  ; 5.402  ; Fall       ; sclk            ;
; _RST       ; sclk       ; 5.388  ; 5.388  ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADDR[*]    ; sclk       ; -2.260 ; -2.260 ; Rise       ; sclk            ;
;  ADDR[6]   ; sclk       ; -2.260 ; -2.260 ; Rise       ; sclk            ;
; R_W        ; sclk       ; -2.840 ; -2.840 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -2.159 ; -2.159 ; Rise       ; sclk            ;
; _BERR      ; sclk       ; -2.860 ; -2.860 ; Rise       ; sclk            ;
; _BG        ; sclk       ; 0.514  ; 0.514  ; Rise       ; sclk            ;
; _BGACK     ; sclk       ; -1.933 ; -1.933 ; Rise       ; sclk            ;
; _CS        ; sclk       ; 0.116  ; 0.116  ; Rise       ; sclk            ;
; _DREQ      ; sclk       ; 0.480  ; 0.480  ; Rise       ; sclk            ;
; _DSACK[*]  ; sclk       ; -1.877 ; -1.877 ; Rise       ; sclk            ;
;  _DSACK[0] ; sclk       ; -1.877 ; -1.877 ; Rise       ; sclk            ;
;  _DSACK[1] ; sclk       ; -2.556 ; -2.556 ; Rise       ; sclk            ;
; _STERM     ; sclk       ; -2.591 ; -2.591 ; Rise       ; sclk            ;
; _AS        ; sclk       ; -2.095 ; -2.095 ; Fall       ; sclk            ;
; _CS        ; sclk       ; -0.217 ; -0.217 ; Fall       ; sclk            ;
; _DSACK[*]  ; sclk       ; -2.018 ; -2.018 ; Fall       ; sclk            ;
;  _DSACK[0] ; sclk       ; -2.018 ; -2.018 ; Fall       ; sclk            ;
;  _DSACK[1] ; sclk       ; -2.281 ; -2.281 ; Fall       ; sclk            ;
; _RST       ; sclk       ; -2.336 ; -2.336 ; Fall       ; sclk            ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DATA[*]     ; sclk       ; 13.376 ; 13.376 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 11.589 ; 11.589 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 11.819 ; 11.819 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 9.412  ; 9.412  ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 11.911 ; 11.911 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 9.423  ; 9.423  ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 13.201 ; 13.201 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 11.211 ; 11.211 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 13.376 ; 13.376 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 10.892 ; 10.892 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 10.964 ; 10.964 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 11.347 ; 11.347 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 12.339 ; 12.339 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 11.370 ; 11.370 ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 12.900 ; 12.900 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 12.475 ; 12.475 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 10.302 ; 10.302 ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 11.982 ; 11.982 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 11.903 ; 11.903 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 11.566 ; 11.566 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 11.678 ; 11.678 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 10.440 ; 10.440 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 11.096 ; 11.096 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 10.326 ; 10.326 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 11.362 ; 11.362 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 11.942 ; 11.942 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 11.924 ; 11.924 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 12.676 ; 12.676 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 11.980 ; 11.980 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 11.765 ; 11.765 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 12.264 ; 12.264 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 11.776 ; 11.776 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 12.412 ; 12.412 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 9.377  ; 9.377  ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 15.965 ; 15.965 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 14.090 ; 14.090 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 14.022 ; 14.022 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 15.965 ; 15.965 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 15.273 ; 15.273 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 15.727 ; 15.727 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 15.699 ; 15.699 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 14.607 ; 14.607 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 14.617 ; 14.617 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 7.643  ; 7.643  ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 7.353  ; 7.353  ; Rise       ; sclk            ;
; _BR         ; sclk       ; 9.250  ; 9.250  ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 9.438  ; 9.438  ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 8.794  ; 8.794  ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 9.380  ; 9.380  ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 11.080 ; 11.080 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 9.874  ; 9.874  ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 8.324  ; 8.324  ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 11.456 ; 11.456 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 11.623 ; 11.623 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 7.302  ; 7.302  ; Fall       ; sclk            ;
; _DS         ; sclk       ; 7.295  ; 7.295  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DATA[*]     ; sclk       ; 4.129 ; 4.129 ; Rise       ; sclk            ;
;  DATA[0]    ; sclk       ; 4.367 ; 4.367 ; Rise       ; sclk            ;
;  DATA[1]    ; sclk       ; 4.710 ; 4.710 ; Rise       ; sclk            ;
;  DATA[2]    ; sclk       ; 4.138 ; 4.138 ; Rise       ; sclk            ;
;  DATA[3]    ; sclk       ; 4.792 ; 4.792 ; Rise       ; sclk            ;
;  DATA[4]    ; sclk       ; 4.148 ; 4.148 ; Rise       ; sclk            ;
;  DATA[5]    ; sclk       ; 4.827 ; 4.827 ; Rise       ; sclk            ;
;  DATA[6]    ; sclk       ; 4.129 ; 4.129 ; Rise       ; sclk            ;
;  DATA[7]    ; sclk       ; 4.886 ; 4.886 ; Rise       ; sclk            ;
;  DATA[8]    ; sclk       ; 4.291 ; 4.291 ; Rise       ; sclk            ;
;  DATA[9]    ; sclk       ; 4.585 ; 4.585 ; Rise       ; sclk            ;
;  DATA[10]   ; sclk       ; 4.470 ; 4.470 ; Rise       ; sclk            ;
;  DATA[11]   ; sclk       ; 4.827 ; 4.827 ; Rise       ; sclk            ;
;  DATA[12]   ; sclk       ; 4.497 ; 4.497 ; Rise       ; sclk            ;
;  DATA[13]   ; sclk       ; 5.057 ; 5.057 ; Rise       ; sclk            ;
;  DATA[14]   ; sclk       ; 4.942 ; 4.942 ; Rise       ; sclk            ;
;  DATA[15]   ; sclk       ; 4.281 ; 4.281 ; Rise       ; sclk            ;
;  DATA[16]   ; sclk       ; 4.649 ; 4.649 ; Rise       ; sclk            ;
;  DATA[17]   ; sclk       ; 4.644 ; 4.644 ; Rise       ; sclk            ;
;  DATA[18]   ; sclk       ; 4.464 ; 4.464 ; Rise       ; sclk            ;
;  DATA[19]   ; sclk       ; 4.490 ; 4.490 ; Rise       ; sclk            ;
;  DATA[20]   ; sclk       ; 4.140 ; 4.140 ; Rise       ; sclk            ;
;  DATA[21]   ; sclk       ; 4.382 ; 4.382 ; Rise       ; sclk            ;
;  DATA[22]   ; sclk       ; 4.197 ; 4.197 ; Rise       ; sclk            ;
;  DATA[23]   ; sclk       ; 4.351 ; 4.351 ; Rise       ; sclk            ;
;  DATA[24]   ; sclk       ; 4.374 ; 4.374 ; Rise       ; sclk            ;
;  DATA[25]   ; sclk       ; 4.452 ; 4.452 ; Rise       ; sclk            ;
;  DATA[26]   ; sclk       ; 4.660 ; 4.660 ; Rise       ; sclk            ;
;  DATA[27]   ; sclk       ; 4.610 ; 4.610 ; Rise       ; sclk            ;
;  DATA[28]   ; sclk       ; 4.519 ; 4.519 ; Rise       ; sclk            ;
;  DATA[29]   ; sclk       ; 4.707 ; 4.707 ; Rise       ; sclk            ;
;  DATA[30]   ; sclk       ; 4.423 ; 4.423 ; Rise       ; sclk            ;
;  DATA[31]   ; sclk       ; 4.711 ; 4.711 ; Rise       ; sclk            ;
; OWN_        ; sclk       ; 4.020 ; 4.020 ; Rise       ; sclk            ;
; PD_PORT[*]  ; sclk       ; 4.162 ; 4.162 ; Rise       ; sclk            ;
;  PD_PORT[0] ; sclk       ; 4.178 ; 4.178 ; Rise       ; sclk            ;
;  PD_PORT[1] ; sclk       ; 4.162 ; 4.162 ; Rise       ; sclk            ;
;  PD_PORT[2] ; sclk       ; 4.964 ; 4.964 ; Rise       ; sclk            ;
;  PD_PORT[3] ; sclk       ; 4.627 ; 4.627 ; Rise       ; sclk            ;
;  PD_PORT[4] ; sclk       ; 4.617 ; 4.617 ; Rise       ; sclk            ;
;  PD_PORT[5] ; sclk       ; 4.469 ; 4.469 ; Rise       ; sclk            ;
;  PD_PORT[6] ; sclk       ; 4.539 ; 4.539 ; Rise       ; sclk            ;
;  PD_PORT[7] ; sclk       ; 4.548 ; 4.548 ; Rise       ; sclk            ;
; SIZ1        ; sclk       ; 3.588 ; 3.588 ; Rise       ; sclk            ;
; _BGACK      ; sclk       ; 3.253 ; 3.253 ; Rise       ; sclk            ;
; _BR         ; sclk       ; 4.110 ; 4.110 ; Rise       ; sclk            ;
; _CSS        ; sclk       ; 4.196 ; 4.196 ; Rise       ; sclk            ;
; _DACK       ; sclk       ; 3.710 ; 3.710 ; Rise       ; sclk            ;
; _DMAEN      ; sclk       ; 4.024 ; 4.024 ; Rise       ; sclk            ;
; _IOR        ; sclk       ; 4.399 ; 4.399 ; Rise       ; sclk            ;
; _IOW        ; sclk       ; 4.261 ; 4.261 ; Rise       ; sclk            ;
; _LED_DMA    ; sclk       ; 3.600 ; 3.600 ; Rise       ; sclk            ;
; _LED_RD     ; sclk       ; 4.436 ; 4.436 ; Rise       ; sclk            ;
; _LED_WR     ; sclk       ; 4.527 ; 4.527 ; Rise       ; sclk            ;
; _AS         ; sclk       ; 3.253 ; 3.253 ; Fall       ; sclk            ;
; _DS         ; sclk       ; 3.482 ; 3.482 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[2]    ; DATA[0]     ; 11.389 ;        ;        ; 11.389 ;
; ADDR[2]    ; DATA[1]     ; 13.484 ; 13.411 ; 13.411 ; 13.484 ;
; ADDR[2]    ; DATA[2]     ; 10.468 ; 13.422 ; 13.422 ; 10.468 ;
; ADDR[2]    ; DATA[4]     ; 11.606 ; 11.606 ; 11.606 ; 11.606 ;
; ADDR[2]    ; DATA[5]     ; 12.669 ;        ;        ; 12.669 ;
; ADDR[2]    ; DATA[6]     ; 11.011 ;        ;        ; 11.011 ;
; ADDR[2]    ; DATA[7]     ; 12.678 ;        ;        ; 12.678 ;
; ADDR[2]    ; DATA[8]     ;        ; 11.378 ; 11.378 ;        ;
; ADDR[2]    ; DATA_OE_    ; 9.901  ;        ;        ; 9.901  ;
; ADDR[3]    ; DATA[0]     ; 10.769 ; 10.718 ; 10.718 ; 10.769 ;
; ADDR[3]    ; DATA[1]     ; 13.406 ; 13.406 ; 13.406 ; 13.406 ;
; ADDR[3]    ; DATA[2]     ; 11.759 ; 12.802 ; 12.802 ; 11.759 ;
; ADDR[3]    ; DATA[4]     ; 11.601 ; 11.601 ; 11.601 ; 11.601 ;
; ADDR[3]    ; DATA[5]     ; 12.049 ; 11.998 ; 11.998 ; 12.049 ;
; ADDR[3]    ; DATA[6]     ; 10.391 ; 10.340 ; 10.340 ; 10.391 ;
; ADDR[3]    ; DATA[7]     ; 12.058 ; 12.007 ; 12.007 ; 12.058 ;
; ADDR[3]    ; DATA[8]     ; 11.373 ;        ;        ; 11.373 ;
; ADDR[3]    ; DATA_OE_    ; 9.400  ;        ;        ; 9.400  ;
; ADDR[3]    ; PD_PORT[0]  ; 9.261  ; 9.261  ; 9.261  ; 9.261  ;
; ADDR[3]    ; PD_PORT[1]  ; 9.245  ; 9.245  ; 9.245  ; 9.245  ;
; ADDR[3]    ; PD_PORT[2]  ; 11.658 ; 11.658 ; 11.658 ; 11.658 ;
; ADDR[3]    ; PD_PORT[3]  ; 10.774 ; 10.774 ; 10.774 ; 10.774 ;
; ADDR[3]    ; PD_PORT[4]  ; 11.514 ; 11.514 ; 11.514 ; 11.514 ;
; ADDR[3]    ; PD_PORT[5]  ; 9.989  ; 9.989  ; 9.989  ; 9.989  ;
; ADDR[3]    ; PD_PORT[6]  ; 11.255 ; 11.255 ; 11.255 ; 11.255 ;
; ADDR[3]    ; PD_PORT[7]  ; 11.840 ; 11.840 ; 11.840 ; 11.840 ;
; ADDR[4]    ; DATA[0]     ; 14.925 ;        ;        ; 14.925 ;
; ADDR[4]    ; DATA[1]     ; 17.347 ; 17.347 ; 17.347 ; 17.347 ;
; ADDR[4]    ; DATA[2]     ;        ; 16.958 ; 16.958 ;        ;
; ADDR[4]    ; DATA[4]     ; 15.542 ; 15.542 ; 15.542 ; 15.542 ;
; ADDR[4]    ; DATA[5]     ; 16.205 ;        ;        ; 16.205 ;
; ADDR[4]    ; DATA[6]     ; 14.547 ;        ;        ; 14.547 ;
; ADDR[4]    ; DATA[7]     ; 16.214 ;        ;        ; 16.214 ;
; ADDR[4]    ; DATA[8]     ;        ; 15.314 ; 15.314 ;        ;
; ADDR[4]    ; DATA_OE_    ;        ; 14.320 ; 14.320 ;        ;
; ADDR[5]    ; DATA[0]     ; 15.919 ; 16.115 ; 16.115 ; 15.919 ;
; ADDR[5]    ; DATA[1]     ; 18.607 ; 18.607 ; 18.607 ; 18.607 ;
; ADDR[5]    ; DATA[2]     ; 18.148 ; 16.960 ; 16.960 ; 18.148 ;
; ADDR[5]    ; DATA[4]     ; 16.802 ; 16.802 ; 16.802 ; 16.802 ;
; ADDR[5]    ; DATA[5]     ; 17.199 ; 17.395 ; 17.395 ; 17.199 ;
; ADDR[5]    ; DATA[6]     ; 15.541 ; 15.737 ; 15.737 ; 15.541 ;
; ADDR[5]    ; DATA[7]     ; 17.208 ; 17.404 ; 17.404 ; 17.208 ;
; ADDR[5]    ; DATA[8]     ;        ; 16.574 ; 16.574 ;        ;
; ADDR[5]    ; DATA_OE_    ;        ; 15.234 ; 15.234 ;        ;
; ADDR[6]    ; DATA[0]     ; 16.273 ; 16.469 ; 16.469 ; 16.273 ;
; ADDR[6]    ; DATA[1]     ; 18.961 ; 18.961 ; 18.961 ; 18.961 ;
; ADDR[6]    ; DATA[2]     ; 18.502 ; 17.314 ; 17.314 ; 18.502 ;
; ADDR[6]    ; DATA[4]     ; 17.156 ; 17.156 ; 17.156 ; 17.156 ;
; ADDR[6]    ; DATA[5]     ; 17.553 ; 17.749 ; 17.749 ; 17.553 ;
; ADDR[6]    ; DATA[6]     ; 15.895 ; 16.091 ; 16.091 ; 15.895 ;
; ADDR[6]    ; DATA[7]     ; 17.562 ; 17.758 ; 17.758 ; 17.562 ;
; ADDR[6]    ; DATA[8]     ;        ; 16.928 ; 16.928 ;        ;
; ADDR[6]    ; DATA_OE_    ;        ; 15.588 ; 15.588 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 13.423 ;        ;        ; 13.423 ;
; DATA[1]    ; PD_PORT[1]  ; 14.435 ;        ;        ; 14.435 ;
; DATA[2]    ; PD_PORT[2]  ; 14.898 ;        ;        ; 14.898 ;
; DATA[3]    ; PD_PORT[3]  ; 16.616 ;        ;        ; 16.616 ;
; DATA[4]    ; PD_PORT[4]  ; 15.131 ;        ;        ; 15.131 ;
; DATA[5]    ; PD_PORT[5]  ; 15.591 ;        ;        ; 15.591 ;
; DATA[6]    ; PD_PORT[6]  ; 14.644 ;        ;        ; 14.644 ;
; DATA[7]    ; PD_PORT[7]  ; 16.200 ;        ;        ; 16.200 ;
; INTA       ; _INT        ;        ; 14.567 ; 14.567 ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 13.970 ;        ;        ; 13.970 ;
; PD_PORT[1] ; PD_PORT[1]  ; 12.776 ;        ;        ; 12.776 ;
; PD_PORT[2] ; PD_PORT[2]  ; 15.892 ;        ;        ; 15.892 ;
; PD_PORT[3] ; PD_PORT[3]  ; 14.815 ;        ;        ; 14.815 ;
; PD_PORT[4] ; PD_PORT[4]  ; 14.446 ;        ;        ; 14.446 ;
; PD_PORT[5] ; PD_PORT[5]  ; 14.607 ;        ;        ; 14.607 ;
; PD_PORT[6] ; PD_PORT[6]  ; 14.793 ;        ;        ; 14.793 ;
; PD_PORT[7] ; PD_PORT[7]  ; 14.636 ;        ;        ; 14.636 ;
; R_W        ; DATA[0]     ; 9.904  ; 14.697 ; 14.697 ; 9.904  ;
; R_W        ; DATA[1]     ; 17.049 ; 17.049 ; 17.049 ; 17.049 ;
; R_W        ; DATA[2]     ; 16.138 ; 11.937 ; 11.937 ; 16.138 ;
; R_W        ; DATA[4]     ; 15.244 ; 15.244 ; 15.244 ; 15.244 ;
; R_W        ; DATA[5]     ; 11.184 ; 15.977 ; 15.977 ; 11.184 ;
; R_W        ; DATA[6]     ; 9.526  ; 14.319 ; 14.319 ; 9.526  ;
; R_W        ; DATA[7]     ; 11.193 ; 15.986 ; 15.986 ; 11.193 ;
; R_W        ; DATA[8]     ; 14.014 ;        ;        ; 14.014 ;
; R_W        ; _LED_RD     ;        ; 15.787 ; 15.787 ;        ;
; R_W        ; _LED_WR     ; 15.956 ;        ;        ; 15.956 ;
; _AS        ; DATA[0]     ; 10.600 ; 10.796 ; 10.796 ; 10.600 ;
; _AS        ; DATA[1]     ; 13.288 ; 13.288 ; 13.288 ; 13.288 ;
; _AS        ; DATA[2]     ; 12.829 ; 11.641 ; 11.641 ; 12.829 ;
; _AS        ; DATA[4]     ; 11.483 ; 11.483 ; 11.483 ; 11.483 ;
; _AS        ; DATA[5]     ; 11.880 ; 12.076 ; 12.076 ; 11.880 ;
; _AS        ; DATA[6]     ; 10.222 ; 10.418 ; 10.418 ; 10.222 ;
; _AS        ; DATA[7]     ; 11.889 ; 12.085 ; 12.085 ; 11.889 ;
; _AS        ; DATA[8]     ;        ; 11.255 ; 11.255 ;        ;
; _AS        ; DATA_OE_    ; 13.220 ; 9.915  ; 9.915  ; 13.220 ;
; _AS        ; _LED_RD     ; 14.361 ;        ;        ; 14.361 ;
; _AS        ; _LED_WR     ; 14.528 ;        ;        ; 14.528 ;
; _CS        ; DATA[0]     ; 10.140 ; 10.336 ; 10.336 ; 10.140 ;
; _CS        ; DATA[1]     ; 12.828 ; 12.828 ; 12.828 ; 12.828 ;
; _CS        ; DATA[2]     ; 12.369 ; 11.181 ; 11.181 ; 12.369 ;
; _CS        ; DATA[4]     ; 11.023 ; 11.023 ; 11.023 ; 11.023 ;
; _CS        ; DATA[5]     ; 11.420 ; 11.616 ; 11.616 ; 11.420 ;
; _CS        ; DATA[6]     ; 9.762  ; 9.958  ; 9.958  ; 9.762  ;
; _CS        ; DATA[7]     ; 11.429 ; 11.625 ; 11.625 ; 11.429 ;
; _CS        ; DATA[8]     ;        ; 10.795 ; 10.795 ;        ;
; _CS        ; DATA_OE_    ; 9.178  ; 9.455  ; 9.455  ; 9.178  ;
; _CS        ; _LED_RD     ; 11.274 ;        ;        ; 11.274 ;
; _CS        ; _LED_WR     ; 11.441 ;        ;        ; 11.441 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[2]    ; DATA[0]     ; 4.155 ;       ;       ; 4.155 ;
; ADDR[2]    ; DATA[1]     ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; ADDR[2]    ; DATA[2]     ; 4.056 ; 4.441 ; 4.441 ; 4.056 ;
; ADDR[2]    ; DATA[4]     ; 4.293 ; 4.404 ; 4.404 ; 4.293 ;
; ADDR[2]    ; DATA[5]     ; 4.572 ;       ;       ; 4.572 ;
; ADDR[2]    ; DATA[6]     ; 4.046 ;       ;       ; 4.046 ;
; ADDR[2]    ; DATA[7]     ; 4.546 ;       ;       ; 4.546 ;
; ADDR[2]    ; DATA[8]     ;       ; 4.323 ; 4.323 ;       ;
; ADDR[2]    ; DATA_OE_    ; 3.947 ;       ;       ; 3.947 ;
; ADDR[3]    ; DATA[0]     ; 4.177 ; 4.128 ; 4.128 ; 4.177 ;
; ADDR[3]    ; DATA[1]     ; 4.787 ; 4.941 ; 4.941 ; 4.787 ;
; ADDR[3]    ; DATA[2]     ; 4.414 ; 3.848 ; 3.848 ; 4.414 ;
; ADDR[3]    ; DATA[4]     ; 4.086 ; 4.377 ; 4.377 ; 4.086 ;
; ADDR[3]    ; DATA[5]     ; 4.594 ; 4.545 ; 4.545 ; 4.594 ;
; ADDR[3]    ; DATA[6]     ; 4.068 ; 4.019 ; 4.019 ; 4.068 ;
; ADDR[3]    ; DATA[7]     ; 4.568 ; 4.519 ; 4.519 ; 4.568 ;
; ADDR[3]    ; DATA[8]     ; 4.296 ;       ;       ; 4.296 ;
; ADDR[3]    ; DATA_OE_    ; 3.802 ;       ;       ; 3.802 ;
; ADDR[3]    ; PD_PORT[0]  ; 3.601 ; 3.601 ; 3.601 ; 3.601 ;
; ADDR[3]    ; PD_PORT[1]  ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; ADDR[3]    ; PD_PORT[2]  ; 4.479 ; 4.479 ; 4.479 ; 4.479 ;
; ADDR[3]    ; PD_PORT[3]  ; 4.144 ; 4.144 ; 4.144 ; 4.144 ;
; ADDR[3]    ; PD_PORT[4]  ; 4.322 ; 4.322 ; 4.322 ; 4.322 ;
; ADDR[3]    ; PD_PORT[5]  ; 3.806 ; 3.806 ; 3.806 ; 3.806 ;
; ADDR[3]    ; PD_PORT[6]  ; 4.358 ; 4.358 ; 4.358 ; 4.358 ;
; ADDR[3]    ; PD_PORT[7]  ; 4.398 ; 4.398 ; 4.398 ; 4.398 ;
; ADDR[4]    ; DATA[0]     ; 6.490 ;       ;       ; 6.490 ;
; ADDR[4]    ; DATA[1]     ; 7.176 ; 7.303 ; 7.303 ; 7.176 ;
; ADDR[4]    ; DATA[2]     ;       ; 6.443 ; 6.443 ;       ;
; ADDR[4]    ; DATA[4]     ; 6.475 ; 6.739 ; 6.739 ; 6.475 ;
; ADDR[4]    ; DATA[5]     ; 6.907 ;       ;       ; 6.907 ;
; ADDR[4]    ; DATA[6]     ; 6.381 ;       ;       ; 6.381 ;
; ADDR[4]    ; DATA[7]     ; 6.881 ;       ;       ; 6.881 ;
; ADDR[4]    ; DATA[8]     ;       ; 6.658 ; 6.658 ;       ;
; ADDR[4]    ; DATA_OE_    ;       ; 6.409 ; 6.409 ;       ;
; ADDR[5]    ; DATA[0]     ; 6.835 ; 6.924 ; 6.924 ; 6.835 ;
; ADDR[5]    ; DATA[1]     ; 7.648 ; 7.534 ; 7.534 ; 7.648 ;
; ADDR[5]    ; DATA[2]     ; 7.491 ; 6.971 ; 6.971 ; 7.491 ;
; ADDR[5]    ; DATA[4]     ; 7.084 ; 6.833 ; 6.833 ; 7.084 ;
; ADDR[5]    ; DATA[5]     ; 7.252 ; 7.341 ; 7.341 ; 7.252 ;
; ADDR[5]    ; DATA[6]     ; 6.726 ; 6.815 ; 6.815 ; 6.726 ;
; ADDR[5]    ; DATA[7]     ; 7.226 ; 7.315 ; 7.315 ; 7.226 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.003 ; 7.003 ;       ;
; ADDR[5]    ; DATA_OE_    ;       ; 6.669 ; 6.669 ;       ;
; ADDR[6]    ; DATA[0]     ; 6.931 ; 7.020 ; 7.020 ; 6.931 ;
; ADDR[6]    ; DATA[1]     ; 7.744 ; 7.630 ; 7.630 ; 7.744 ;
; ADDR[6]    ; DATA[2]     ; 7.587 ; 7.067 ; 7.067 ; 7.587 ;
; ADDR[6]    ; DATA[4]     ; 7.180 ; 6.929 ; 6.929 ; 7.180 ;
; ADDR[6]    ; DATA[5]     ; 7.348 ; 7.437 ; 7.437 ; 7.348 ;
; ADDR[6]    ; DATA[6]     ; 6.822 ; 6.911 ; 6.911 ; 6.822 ;
; ADDR[6]    ; DATA[7]     ; 7.322 ; 7.411 ; 7.411 ; 7.322 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.099 ; 7.099 ;       ;
; ADDR[6]    ; DATA_OE_    ;       ; 6.765 ; 6.765 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 5.939 ;       ;       ; 5.939 ;
; DATA[1]    ; PD_PORT[1]  ; 6.331 ;       ;       ; 6.331 ;
; DATA[2]    ; PD_PORT[2]  ; 6.445 ;       ;       ; 6.445 ;
; DATA[3]    ; PD_PORT[3]  ; 7.005 ;       ;       ; 7.005 ;
; DATA[4]    ; PD_PORT[4]  ; 6.404 ;       ;       ; 6.404 ;
; DATA[5]    ; PD_PORT[5]  ; 6.743 ;       ;       ; 6.743 ;
; DATA[6]    ; PD_PORT[6]  ; 6.426 ;       ;       ; 6.426 ;
; DATA[7]    ; PD_PORT[7]  ; 6.783 ;       ;       ; 6.783 ;
; INTA       ; _INT        ;       ; 6.501 ; 6.501 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 6.091 ;       ;       ; 6.091 ;
; PD_PORT[1] ; PD_PORT[1]  ; 5.724 ;       ;       ; 5.724 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.901 ;       ;       ; 6.901 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.480 ;       ;       ; 6.480 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.274 ;       ;       ; 6.274 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.351 ;       ;       ; 6.351 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.504 ;       ;       ; 6.504 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.295 ;       ;       ; 6.295 ;
; R_W        ; DATA[0]     ; 3.945 ; 6.438 ; 6.438 ; 3.945 ;
; R_W        ; DATA[1]     ; 4.555 ; 7.184 ; 7.184 ; 4.555 ;
; R_W        ; DATA[2]     ; 6.657 ; 4.512 ; 4.512 ; 6.657 ;
; R_W        ; DATA[4]     ; 3.854 ; 6.620 ; 6.620 ; 3.854 ;
; R_W        ; DATA[5]     ; 4.362 ; 6.855 ; 6.855 ; 4.362 ;
; R_W        ; DATA[6]     ; 3.836 ; 6.329 ; 6.329 ; 3.836 ;
; R_W        ; DATA[7]     ; 4.336 ; 6.829 ; 6.829 ; 4.336 ;
; R_W        ; DATA[8]     ; 6.274 ;       ;       ; 6.274 ;
; R_W        ; _LED_RD     ;       ; 6.737 ; 6.737 ;       ;
; R_W        ; _LED_WR     ; 6.826 ;       ;       ; 6.826 ;
; _AS        ; DATA[0]     ; 4.108 ; 4.197 ; 4.197 ; 4.108 ;
; _AS        ; DATA[1]     ; 4.921 ; 4.807 ; 4.807 ; 4.921 ;
; _AS        ; DATA[2]     ; 4.764 ; 4.244 ; 4.244 ; 4.764 ;
; _AS        ; DATA[4]     ; 4.357 ; 4.106 ; 4.106 ; 4.357 ;
; _AS        ; DATA[5]     ; 4.525 ; 4.614 ; 4.614 ; 4.525 ;
; _AS        ; DATA[6]     ; 3.999 ; 4.088 ; 4.088 ; 3.999 ;
; _AS        ; DATA[7]     ; 4.499 ; 4.588 ; 4.588 ; 4.499 ;
; _AS        ; DATA[8]     ;       ; 4.276 ; 4.276 ;       ;
; _AS        ; DATA_OE_    ; 5.966 ; 3.942 ; 3.942 ; 5.966 ;
; _AS        ; _LED_RD     ; 6.179 ;       ;       ; 6.179 ;
; _AS        ; _LED_WR     ; 6.268 ;       ;       ; 6.268 ;
; _CS        ; DATA[0]     ; 3.965 ; 4.054 ; 4.054 ; 3.965 ;
; _CS        ; DATA[1]     ; 4.778 ; 4.664 ; 4.664 ; 4.778 ;
; _CS        ; DATA[2]     ; 4.621 ; 4.101 ; 4.101 ; 4.621 ;
; _CS        ; DATA[4]     ; 4.214 ; 3.963 ; 3.963 ; 4.214 ;
; _CS        ; DATA[5]     ; 4.382 ; 4.471 ; 4.471 ; 4.382 ;
; _CS        ; DATA[6]     ; 3.856 ; 3.945 ; 3.945 ; 3.856 ;
; _CS        ; DATA[7]     ; 4.356 ; 4.445 ; 4.445 ; 4.356 ;
; _CS        ; DATA[8]     ;       ; 4.133 ; 4.133 ;       ;
; _CS        ; DATA_OE_    ; 3.682 ; 3.799 ; 3.799 ; 3.682 ;
; _CS        ; _LED_RD     ; 4.230 ;       ;       ; 4.230 ;
; _CS        ; _LED_WR     ; 4.319 ;       ;       ; 4.319 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 2058     ; 142      ; 4        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 2058     ; 142      ; 4        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 0        ; 11       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 0        ; 11       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 14    ; 14   ;
; Unconstrained Input Ports       ; 57    ; 57   ;
; Unconstrained Input Port Paths  ; 795   ; 795  ;
; Unconstrained Output Ports      ; 59    ; 59   ;
; Unconstrained Output Port Paths ; 674   ; 674  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 30 21:59:24 2022
Info: Command: quartus_sta RESDMAC -c RESDMAC
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Warning (332060): Node: SCSI_SM:u_SCSI_SM|STATE[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PDS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.455
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.455        -4.455 n/a 
    Info (332119):     9.304         0.000 sclk 
Info (332146): Worst-case hold slack is -30.822
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -30.822       -30.822 n/a 
    Info (332119):     0.499         0.000 sclk 
Info (332146): Worst-case recovery slack is 16.128
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.128         0.000 sclk 
Info (332146): Worst-case removal slack is 22.476
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    22.476         0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is 18.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.758         0.000 sclk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: SCSI_SM:u_SCSI_SM|STATE[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|INCBO_o was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: ADDR[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PAS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|DECFIFO was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RIFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|RDFIFO_d was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LLW was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|INCNI was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPU_SM:u_CPU_SM|PDS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SCSI_SM:u_SCSI_SM|nLS2CPU was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: LHW was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 1.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.201         0.000 n/a 
    Info (332119):    16.533         0.000 sclk 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -36.318
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -36.318       -36.318 n/a 
    Info (332119):     0.133         0.000 sclk 
Info (332146): Worst-case recovery slack is 18.351
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.351         0.000 sclk 
Info (332146): Worst-case removal slack is 20.937
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    20.937         0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is 19.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.000         0.000 sclk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 31 warnings
    Info: Peak virtual memory: 503 megabytes
    Info: Processing ended: Fri Dec 30 21:59:25 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


