v 20110115 2
C -400 100 0 0 0 A3-sheet.sym
{
T 15000 1800 15 10 0 0 0 0 1
device=none
}
T 13000 500 5 10 1 1 0 0 1
revision=20180511
T 13000 200 5 10 1 1 0 0 1
author=Bert Timmerman
T 9100 200 5 10 1 1 0 0 1
page=01
T 9100 500 5 10 1 1 0 0 1
file=26.006.00.01.51.sch
T 10600 200 5 10 1 1 0 0 1
pages=01
T 9100 800 5 10 1 1 0 0 1
device=OCTAVE_FILTER
T 9100 1000 5 10 1 1 0 0 1
comment=schematic
T 9100 1200 5 10 1 1 0 0 1
description=Octave Filter - First stage of the 31.5 Hz module (for simulation)
N 3600 6400 3600 6600 4
N 3600 6600 4000 6600 4
{
T 3500 6500 5 6 1 1 0 4 1
netname=1
}
N 3600 5200 3600 5000 4
N 3600 5000 7700 5000 4
{
T 3500 5100 5 6 1 1 0 4 1
netname=0
}
C 3500 4700 1 0 0 gnd-1.sym
L 9700 6400 9900 6600 3 0 0 0 -1 -1
B 9900 6600 600 300 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
C 4000 6500 1 0 0 resistor-2.sym
{
T 4400 6850 5 10 0 0 0 0 1
device=RESISTOR
T 4200 6800 5 10 1 1 0 0 1
refdes=R1
T 4200 6300 5 10 1 1 0 0 1
value=14200
}
C 3300 5200 1 0 0 vac-1.sym
{
T 4000 5850 5 10 1 1 0 0 1
refdes=VS
T 4000 6050 5 10 0 0 0 0 1
device=vac
T 4000 6250 5 10 0 0 0 0 1
footprint=none
}
N 4900 6600 6100 6600 4
{
T 5100 6700 5 6 1 1 0 4 1
netname=2
}
N 7900 6200 7700 6200 4
N 7700 6200 7700 5000 4
C 8000 8000 1 0 0 resistor-2.sym
{
T 8400 8350 5 10 0 0 0 0 1
device=RESISTOR
T 8200 8300 5 10 1 1 0 0 1
refdes=R2
T 8200 7800 5 10 1 1 0 0 1
value=142k
}
N 8900 6400 9700 6400 4
{
T 9100 6500 5 6 1 1 0 4 1
netname=3
}
N 9700 8700 9700 6400 4
N 9700 8100 8900 8100 4
N 8000 8100 7300 8100 4
N 7300 8100 7300 6600 4
L 3500 5200 3600 5100 3 0 0 0 -1 -1
L 3600 5100 3500 5000 3 0 0 0 -1 -1
L 3500 5000 3400 5100 3 0 0 0 -1 -1
L 3400 5100 3500 5200 3 0 0 0 -1 -1
L 3600 6500 3500 6600 3 0 0 0 -1 -1
L 3500 6600 3400 6500 3 0 0 0 -1 -1
L 3400 6500 3500 6400 3 0 0 0 -1 -1
L 3500 6400 3600 6500 3 0 0 0 -1 -1
L 5100 6600 5000 6700 3 0 0 0 -1 -1
L 5000 6700 5100 6800 3 0 0 0 -1 -1
L 5100 6800 5200 6700 3 0 0 0 -1 -1
L 5200 6700 5100 6600 3 0 0 0 -1 -1
L 9000 6500 9100 6400 3 0 0 0 -1 -1
L 9100 6400 9200 6500 3 0 0 0 -1 -1
L 9200 6500 9100 6600 3 0 0 0 -1 -1
L 9100 6600 9000 6500 3 0 0 0 -1 -1
C 5500 5400 1 90 0 resistor-2.sym
{
T 5150 5800 5 10 0 0 90 0 1
device=RESISTOR
T 5200 5600 5 10 1 1 90 0 1
refdes=R3
T 5700 5600 5 10 1 1 90 0 1
value=7200
}
N 5400 6300 5400 6600 4
N 5400 5400 5400 5000 4
C 6100 6400 1 0 0 capacitor-1.sym
{
T 6300 7100 5 10 0 0 0 0 1
device=CAPACITOR
T 6400 6900 5 10 1 1 0 0 1
refdes=C1
T 6300 7300 5 10 0 0 0 0 1
symversion=0.1
T 6400 6200 5 10 1 1 0 0 1
value=220nF
}
N 7000 6600 7900 6600 4
{
T 7100 6700 5 6 1 1 0 4 1
netname=6
}
L 7000 6700 7100 6800 3 0 0 0 -1 -1
L 7100 6800 7200 6700 3 0 0 0 -1 -1
L 7200 6700 7100 6600 3 0 0 0 -1 -1
L 7100 6600 7000 6700 3 0 0 0 -1 -1
C 7000 8500 1 0 0 capacitor-1.sym
{
T 7200 9200 5 10 0 0 0 0 1
device=CAPACITOR
T 7300 9000 5 10 1 1 0 0 1
refdes=C2
T 7200 9400 5 10 0 0 0 0 1
symversion=0.1
T 7300 8300 5 10 1 1 0 0 1
value=220nF
}
N 5800 6600 5800 8700 4
N 5800 8700 7000 8700 4
N 7900 8700 9700 8700 4
T 10000 6700 9 10 1 0 0 0 1
Vout
C 7900 6800 1 180 1 CA3140_pp.sym
{
T 9100 6600 5 10 0 0 180 6 1
device=OPAMP
T 7400 7200 5 10 1 1 0 0 1
refdes=XOP1
T 9100 6000 5 10 0 0 180 6 1
symversion=20110522
T 7400 7000 5 10 1 1 0 0 1
value=CA3140
}
N 8400 7200 8400 6800 4
{
T 8500 7000 5 6 1 1 0 4 1
netname=5
}
L 8400 7000 8500 7100 3 0 0 0 -1 -1
L 8500 7100 8600 7000 3 0 0 0 -1 -1
L 8600 7000 8500 6900 3 0 0 0 -1 -1
L 8500 6900 8400 7000 3 0 0 0 -1 -1
C 8200 7200 1 0 0 vee-1.sym
N 8400 5600 8400 6000 4
{
T 8500 5800 5 6 1 1 0 4 1
netname=4
}
L 8400 5800 8500 5900 3 0 0 0 -1 -1
L 8500 5900 8600 5800 3 0 0 0 -1 -1
L 8600 5800 8500 5700 3 0 0 0 -1 -1
L 8500 5700 8400 5800 3 0 0 0 -1 -1
C 8600 5600 1 180 0 vcc-1.sym
