<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom" xmlns:content="http://purl.org/rss/1.0/modules/content/">
  <channel>
    <title>Posts on 我的博客</title>
    <link>http://localhost:1313/post/</link>
    <description>Recent content in Posts on 我的博客</description>
    <generator>Hugo -- 0.153.3</generator>
    <language>zh-cn</language>
    <lastBuildDate>Sun, 28 Dec 2025 14:15:23 +0800</lastBuildDate>
    <atom:link href="http://localhost:1313/post/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>DC运行流程</title>
      <link>http://localhost:1313/post/dc-operation-process-2ktjse.html</link>
      <pubDate>Mon, 08 Dec 2025 14:50:29 +0800</pubDate>
      <guid>http://localhost:1313/post/dc-operation-process-2ktjse.html</guid>
      <description>&lt;h1 id=&#34;dc运行流程&#34;&gt;DC运行流程&lt;/h1&gt;
&lt;div class=&#34;highlight&#34;&gt;&lt;pre tabindex=&#34;0&#34; style=&#34;color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;&#34;&gt;&lt;code class=&#34;language-tcl&#34; data-lang=&#34;tcl&#34;&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;dc_shell &lt;span style=&#34;color:#f92672&#34;&gt;-&lt;/span&gt;f run_syn.tcl &lt;span style=&#34;color:#f92672&#34;&gt;|&lt;/span&gt; tee run_smic.log
&lt;/span&gt;&lt;/span&gt;&lt;/code&gt;&lt;/pre&gt;&lt;/div&gt;&lt;p&gt;仿真配置&lt;sup id=&#34;fnref:1&#34;&gt;&lt;a href=&#34;#fn:1&#34; class=&#34;footnote-ref&#34; role=&#34;doc-noteref&#34;&gt;1&lt;/a&gt;&lt;/sup&gt;&lt;/p&gt;
&lt;p&gt;总结配置&lt;sup id=&#34;fnref:2&#34;&gt;&lt;a href=&#34;#fn:2&#34; class=&#34;footnote-ref&#34; role=&#34;doc-noteref&#34;&gt;2&lt;/a&gt;&lt;/sup&gt;&lt;/p&gt;
&lt;p&gt;‍&lt;/p&gt;
&lt;div class=&#34;highlight&#34;&gt;&lt;pre tabindex=&#34;0&#34; style=&#34;color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;&#34;&gt;&lt;code class=&#34;language-tcl&#34; data-lang=&#34;tcl&#34;&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;write &lt;span style=&#34;color:#f92672&#34;&gt;-&lt;/span&gt;format verilog &lt;span style=&#34;color:#f92672&#34;&gt;-&lt;/span&gt;hierarchy &lt;span style=&#34;color:#f92672&#34;&gt;-&lt;/span&gt;output signed_vedic_mult_32bit_netlist.v
&lt;/span&gt;&lt;/span&gt;&lt;/code&gt;&lt;/pre&gt;&lt;/div&gt;&lt;p&gt;VCS 仿真命令&lt;sup id=&#34;fnref:3&#34;&gt;&lt;a href=&#34;#fn:3&#34; class=&#34;footnote-ref&#34; role=&#34;doc-noteref&#34;&gt;3&lt;/a&gt;&lt;/sup&gt;&lt;/p&gt;
&lt;p&gt;数字全流程虚拟机&lt;sup id=&#34;fnref:4&#34;&gt;&lt;a href=&#34;#fn:4&#34; class=&#34;footnote-ref&#34; role=&#34;doc-noteref&#34;&gt;4&lt;/a&gt;&lt;/sup&gt;&lt;/p&gt;
&lt;div class=&#34;highlight&#34;&gt;&lt;pre tabindex=&#34;0&#34; style=&#34;color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;&#34;&gt;&lt;code class=&#34;language-tcl&#34; data-lang=&#34;tcl&#34;&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#75715e&#34;&gt;# 1. 检查设计是否有逻辑问题
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;check_design
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#75715e&#34;&gt;# 2. (可选) 设置一个简单的时钟约束，防止DC随意优化
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#75715e&#34;&gt;# 假设你的时钟端口叫 clk，目标频率是 100MHz (10ns)
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;create_clock &lt;span style=&#34;color:#f92672&#34;&gt;-&lt;/span&gt;period &lt;span style=&#34;color:#ae81ff&#34;&gt;10&lt;/span&gt; &lt;span style=&#34;color:#66d9ef&#34;&gt;[&lt;/span&gt;get_ports clk&lt;span style=&#34;color:#66d9ef&#34;&gt;]&lt;/span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#75715e&#34;&gt;# 3. 开始综合 (这是最关键的一步，把代码变成门电路)
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;compile &lt;span style=&#34;color:#f92672&#34;&gt;-&lt;/span&gt;map_effort medium
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#75715e&#34;&gt;# 或者使用更强的优化命令: compile_ultra
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#75715e&#34;&gt;
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#75715e&#34;&gt;# 4. 修改命名规则 (非常重要！)
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#75715e&#34;&gt;# DC生成的网表里可能会有反斜杠 \ 或方括号 []，VCS有时不喜欢，需要改名
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;change_names &lt;span style=&#34;color:#f92672&#34;&gt;-&lt;/span&gt;rules verilog &lt;span style=&#34;color:#f92672&#34;&gt;-&lt;/span&gt;hierarchy
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#75715e&#34;&gt;# 5. 导出门级网表 (Netlist) -&amp;gt; 给 VCS 用
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;write &lt;span style=&#34;color:#f92672&#34;&gt;-&lt;/span&gt;format verilog &lt;span style=&#34;color:#f92672&#34;&gt;-&lt;/span&gt;hierarchy &lt;span style=&#34;color:#f92672&#34;&gt;-&lt;/span&gt;output signed_vedic_mult_32bit_netlist.v
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#75715e&#34;&gt;# 6. 导出标准延时文件 (SDF) -&amp;gt; 给 VCS 做时序仿真用
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;write_sdf &lt;span style=&#34;color:#f92672&#34;&gt;-&lt;/span&gt;version &lt;span style=&#34;color:#ae81ff&#34;&gt;2.1&lt;/span&gt; signed_vedic_mult_32bit.sdf
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#75715e&#34;&gt;# 7. 导出约束文件 (SDC) -&amp;gt; 以后做布局布线 (P&amp;amp;R) 用
&lt;/span&gt;&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;write_sdc signed_vedic_mult_32bit.sdc
&lt;/span&gt;&lt;/span&gt;&lt;/code&gt;&lt;/pre&gt;&lt;/div&gt;&lt;ol&gt;
&lt;li&gt;
&lt;p&gt;read_file -format db /home/ic_libs/TSMC_013/synopsys/typical.db&lt;/p&gt;</description>
    </item>
    <item>
      <title>数字IC设计全流程</title>
      <link>http://localhost:1313/post/the-whole-process-of-digital-ic-design-z1pdizu.html</link>
      <pubDate>Mon, 08 Dec 2025 14:37:29 +0800</pubDate>
      <guid>http://localhost:1313/post/the-whole-process-of-digital-ic-design-z1pdizu.html</guid>
      <description>数字IC</description>
    </item>
    <item>
      <title>思考_曼切斯特加法器</title>
      <link>http://localhost:1313/post/thoughtsmanchester-adder-z27b2b0.html</link>
      <pubDate>Thu, 20 Nov 2025 08:42:19 +0800</pubDate>
      <guid>http://localhost:1313/post/thoughtsmanchester-adder-z27b2b0.html</guid>
      <description>&lt;h1 id=&#34;思考_曼切斯特加法器&#34;&gt;思考_曼切斯特加法器&lt;/h1&gt;
&lt;p&gt;传统的行波进位加法器（RCA）慢，是因为进位信号必须经过每一级的复杂逻辑门（与非门、或非门等）才能传到下一级。&lt;/p&gt;
&lt;p&gt;曼彻斯特进位链通过定义三个状态，利用开关电路直接导通进位：&lt;/p&gt;</description>
    </item>
  </channel>
</rss>
