tst r0, r1 
mvnne r1, r2 
mov r0, r3 
add r0, r1, r0, lsr #14 
