TimeQuest Timing Analyzer report for MipsMulticicloDE2Wrapper
<<<<<<< HEAD
Wed Nov 29 14:12:44 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
=======
Thu Nov 23 11:06:33 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
>>>>>>> 184c011879789cdc46197d0cb5debcd938b4ad33


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clockDivider:CD|clock_out_s'
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Hold: 'clockDivider:CD|clock_out_s'
 15. Slow Model Minimum Pulse Width: 'Clock'
 16. Slow Model Minimum Pulse Width: 'clockDivider:CD|clock_out_s'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clockDivider:CD|clock_out_s'
 25. Fast Model Setup: 'Clock'
 26. Fast Model Hold: 'Clock'
 27. Fast Model Hold: 'clockDivider:CD|clock_out_s'
 28. Fast Model Minimum Pulse Width: 'Clock'
 29. Fast Model Minimum Pulse Width: 'clockDivider:CD|clock_out_s'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MipsMulticicloDE2Wrapper                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


<<<<<<< HEAD
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                       ;
; clockDivider:CD|clock_out_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDivider:CD|clock_out_s } ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
=======
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; CLOCK_50            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }            ;
; Debounce:DebClk|OP1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Debounce:DebClk|OP1 } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
>>>>>>> 184c011879789cdc46197d0cb5debcd938b4ad33


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                            ;
<<<<<<< HEAD
+------------+-----------------+-----------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note                                                  ;
+------------+-----------------+-----------------------------+-------------------------------------------------------+
; 126.26 MHz ; 126.26 MHz      ; clockDivider:CD|clock_out_s ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; Clock                       ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-----------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow Model Setup Summary                             ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clockDivider:CD|clock_out_s ; -6.920 ; -5629.500     ;
; Clock                       ; -1.914 ; -96.353       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow Model Hold Summary                              ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Clock                       ; -2.557 ; -2.557        ;
; clockDivider:CD|clock_out_s ; 0.535  ; 0.000         ;
+-----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Clock                       ; -2.000 ; -330.380      ;
; clockDivider:CD|clock_out_s ; -0.500 ; -1227.000     ;
+-----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDivider:CD|clock_out_s'                                                                                                                                                                                  ;
+--------+---------------------------------------------------------+----------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                  ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+----------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -6.920 ; ControlBlock:CB|CurrentState.S2                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.007     ; 7.949      ;
; -6.869 ; ControlBlock:CB|CurrentState.S2                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; 0.002      ; 7.907      ;
; -6.865 ; ControlBlock:CB|CurrentState.S6                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.007     ; 7.894      ;
; -6.860 ; ControlBlock:CB|CurrentState.S1                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.014     ; 7.882      ;
; -6.826 ; ControlBlock:CB|CurrentState.S0                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.014     ; 7.848      ;
; -6.819 ; ControlBlock:CB|CurrentState.S2                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.840      ;
; -6.818 ; ControlBlock:CB|CurrentState.S2                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.839      ;
; -6.814 ; ControlBlock:CB|CurrentState.S6                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; 0.002      ; 7.852      ;
; -6.809 ; ControlBlock:CB|CurrentState.S1                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 7.840      ;
; -6.775 ; ControlBlock:CB|CurrentState.S2                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 7.802      ;
; -6.775 ; ControlBlock:CB|CurrentState.S0                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 7.806      ;
; -6.771 ; ControlBlock:CB|CurrentState.S0                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.016     ; 7.791      ;
; -6.764 ; ControlBlock:CB|CurrentState.S6                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.785      ;
; -6.763 ; ControlBlock:CB|CurrentState.S6                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.784      ;
; -6.759 ; ControlBlock:CB|CurrentState.S1                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.773      ;
; -6.758 ; ControlBlock:CB|CurrentState.S1                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.772      ;
; -6.745 ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[4]     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.003     ; 7.778      ;
; -6.743 ; ControlBlock:CB|CurrentState.S1                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.012     ; 7.767      ;
; -6.741 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.014     ; 7.763      ;
; -6.741 ; ControlBlock:CB|CurrentState.S1                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.016     ; 7.761      ;
; -6.736 ; ControlBlock:CB|CurrentState.S2                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 7.763      ;
; -6.736 ; ControlBlock:CB|CurrentState.S2                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 7.763      ;
; -6.725 ; ControlBlock:CB|CurrentState.S0                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.739      ;
; -6.724 ; ControlBlock:CB|CurrentState.S0                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.738      ;
; -6.720 ; ControlBlock:CB|CurrentState.S6                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 7.747      ;
; -6.718 ; ControlBlock:CB|CurrentState.S2                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 7.749      ;
; -6.694 ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[4]     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; 0.006      ; 7.736      ;
; -6.693 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]    ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.003     ; 7.726      ;
; -6.690 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 7.721      ;
; -6.686 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.016     ; 7.706      ;
; -6.681 ; ControlBlock:CB|CurrentState.S8                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.007     ; 7.710      ;
; -6.681 ; ControlBlock:CB|CurrentState.S6                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 7.708      ;
; -6.681 ; ControlBlock:CB|CurrentState.S6                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 7.708      ;
; -6.676 ; ControlBlock:CB|CurrentState.S1                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.016     ; 7.696      ;
; -6.676 ; ControlBlock:CB|CurrentState.S1                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.016     ; 7.696      ;
; -6.663 ; ControlBlock:CB|CurrentState.S6                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 7.694      ;
; -6.644 ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[4]     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.011     ; 7.669      ;
; -6.643 ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[4]     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.011     ; 7.668      ;
; -6.642 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]    ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; 0.006      ; 7.684      ;
; -6.642 ; ControlBlock:CB|CurrentState.S0                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.016     ; 7.662      ;
; -6.642 ; ControlBlock:CB|CurrentState.S0                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.016     ; 7.662      ;
; -6.640 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.654      ;
; -6.639 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.653      ;
; -6.630 ; ControlBlock:CB|CurrentState.S8                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; 0.002      ; 7.668      ;
; -6.626 ; ControlBlock:CB|CurrentState.S0                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.012     ; 7.650      ;
; -6.622 ; ControlBlock:CB|CurrentState.S2                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[28] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.643      ;
; -6.618 ; ControlBlock:CB|CurrentState.S2                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[28]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.639      ;
; -6.615 ; ControlBlock:CB|CurrentState.S2                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[30] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.636      ;
; -6.615 ; ControlBlock:CB|CurrentState.S10                        ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.007     ; 7.644      ;
; -6.614 ; ControlBlock:CB|CurrentState.S2                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[30]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.635      ;
; -6.611 ; ControlBlock:CB|CurrentState.S0                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[30] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.625      ;
; -6.610 ; ControlBlock:CB|CurrentState.S0                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[30]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.624      ;
; -6.597 ; ControlBlock:CB|CurrentState.S2                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[29] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.618      ;
; -6.596 ; ControlBlock:CB|CurrentState.S2                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[29]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.617      ;
; -6.592 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]    ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.011     ; 7.617      ;
; -6.591 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]    ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.011     ; 7.616      ;
; -6.583 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[2] ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.014     ; 7.605      ;
; -6.581 ; ControlBlock:CB|CurrentState.S1                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[30] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.595      ;
; -6.580 ; ControlBlock:CB|CurrentState.S8                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.601      ;
; -6.580 ; ControlBlock:CB|CurrentState.S1                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[30]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.594      ;
; -6.579 ; ControlBlock:CB|CurrentState.S8                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.600      ;
; -6.567 ; ControlBlock:CB|CurrentState.S6                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[28] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.588      ;
; -6.564 ; ControlBlock:CB|CurrentState.S10                        ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; 0.002      ; 7.602      ;
; -6.563 ; ControlBlock:CB|CurrentState.S6                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[28]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.584      ;
; -6.562 ; ControlBlock:CB|CurrentState.S1                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[28] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.576      ;
; -6.561 ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[4]     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 7.592      ;
; -6.561 ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[4]     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 7.592      ;
; -6.560 ; ControlBlock:CB|CurrentState.S6                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[30] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.581      ;
; -6.559 ; ControlBlock:CB|CurrentState.S6                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[30]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.580      ;
; -6.558 ; ControlBlock:CB|CurrentState.S1                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[28]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.572      ;
; -6.557 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.016     ; 7.577      ;
; -6.557 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.016     ; 7.577      ;
; -6.542 ; ControlBlock:CB|CurrentState.S6                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[29] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.563      ;
; -6.541 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.012     ; 7.565      ;
; -6.541 ; ControlBlock:CB|CurrentState.S6                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[29]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.562      ;
; -6.537 ; ControlBlock:CB|CurrentState.S1                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[29] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.551      ;
; -6.536 ; ControlBlock:CB|CurrentState.S8                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 7.563      ;
; -6.536 ; ControlBlock:CB|CurrentState.S1                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[29]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.550      ;
; -6.532 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[2] ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 7.563      ;
; -6.528 ; ControlBlock:CB|CurrentState.S0                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[28] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.542      ;
; -6.526 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[30] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.540      ;
; -6.525 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[30]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.539      ;
; -6.524 ; ControlBlock:CB|CurrentState.S0                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[28]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.538      ;
; -6.519 ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[4]     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 7.550      ;
; -6.514 ; ControlBlock:CB|CurrentState.S10                        ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.535      ;
; -6.513 ; ControlBlock:CB|CurrentState.S10                        ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 7.534      ;
; -6.509 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]    ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 7.540      ;
; -6.509 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]    ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 7.540      ;
; -6.503 ; ControlBlock:CB|CurrentState.S0                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[29] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.517      ;
; -6.502 ; ControlBlock:CB|CurrentState.S0                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[29]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.516      ;
; -6.497 ; ControlBlock:CB|CurrentState.S10                        ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 7.528      ;
; -6.497 ; ControlBlock:CB|CurrentState.S8                         ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 7.524      ;
; -6.497 ; ControlBlock:CB|CurrentState.S8                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 7.524      ;
; -6.495 ; ControlBlock:CB|CurrentState.S10                        ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 7.522      ;
; -6.489 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[1] ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.014     ; 7.511      ;
; -6.482 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[2] ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.496      ;
; -6.481 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[1] ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.016     ; 7.501      ;
; -6.481 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[2] ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.022     ; 7.495      ;
; -6.479 ; ControlBlock:CB|CurrentState.S8                         ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 7.510      ;
; -6.467 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]    ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 7.498      ;
+--------+---------------------------------------------------------+----------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                           ; To Node                                                                                                                             ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg0  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg1  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a17~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg2  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a18~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg3  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a19~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg4  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a20~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg5  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a21~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg6  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a22~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg7  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a23~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg8  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a24~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg9  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a25~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg10 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a26~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg11 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a27~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg12 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a28~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg13 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a30~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg0   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg1   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a1~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg2   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a2~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg3   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a3~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg4   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a4~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg5   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a5~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg6   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a6~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg7   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a7~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg8   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a8~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg9   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a9~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg10  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a10~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg11  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a11~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg12  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a12~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg13  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a13~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg14  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a14~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg15  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a15~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg16  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a29~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg17  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a31~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.025     ; 2.854      ;
; -1.728 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.451      ; 2.644      ;
; -1.727 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.458      ; 2.650      ;
; -1.638 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 2.556      ;
; -1.637 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.562      ;
; -1.524 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 2.442      ;
; -1.523 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.448      ;
; -1.506 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.457      ; 2.428      ;
; -1.500 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.425      ;
; -1.494 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.450      ; 2.409      ;
; -1.490 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.415      ;
; -1.488 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 2.406      ;
; -1.478 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 2.396      ;
; -1.411 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.336      ;
; -1.399 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.324      ;
; -1.391 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.316      ;
; -1.387 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.312      ;
; -1.376 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.301      ;
; -1.374 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.299      ;
; -1.369 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.294      ;
; -1.361 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.286      ;
; -1.343 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.268      ;
; -1.331 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.256      ;
; -1.326 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.251      ;
; -1.324 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.249      ;
; -1.322 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 2.240      ;
; -1.318 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.243      ;
; -1.309 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 2.227      ;
; -1.288 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.448      ; 2.201      ;
; -1.287 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.455      ; 2.207      ;
; -1.279 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[0]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.461      ; 2.205      ;
; -1.279 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[7]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.461      ; 2.205      ;
; -1.278 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 2.196      ;
; -1.248 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[5]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.461      ; 2.174      ;
; -1.214 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[7]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.454      ; 2.133      ;
; -1.147 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.457      ; 2.069      ;
; -1.135 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.450      ; 2.050      ;
; -1.114 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.461      ; 2.040      ;
; -1.095 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.020      ;
; -1.086 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.011      ;
; -1.084 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.009      ;
; -1.083 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 2.008      ;
; -1.082 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 2.000      ;
; -1.082 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 2.000      ;
; -1.074 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 1.992      ;
; -1.061 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_we_reg       ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 1.979      ;
; -1.060 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 1.978      ;
; -1.060 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 1.978      ;
; -1.045 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 1.963      ;
; -1.017 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 1.935      ;
; -1.015 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 1.933      ;
; -0.995 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 1.913      ;
; -0.993 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 1.911      ;
; -0.979 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[0]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.454      ; 1.898      ;
; -0.932 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[5]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.454      ; 1.851      ;
; -0.916 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 1.841      ;
; -0.904 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 1.829      ;
; -0.819 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 1.744      ;
; -0.814 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.454      ; 1.733      ;
; -0.793 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_we_reg        ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.460      ; 1.718      ;
; -0.784 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 1.702      ;
; -0.777 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 1.695      ;
; -0.766 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 1.684      ;
; -0.758 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 1.676      ;
; -0.617 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[30]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg13 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.440      ; 1.522      ;
; -0.617 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[8]                                                                                 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.453      ; 1.535      ;
; -0.604 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[6]                                                                                 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.449      ; 1.518      ;
; -0.599 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[25]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg9  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.464      ; 1.528      ;
; -0.587 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[1]                                                                                 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.449      ; 1.501      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                                                                             ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -2.557 ; clockDivider:CD|clock_out_s                             ; clockDivider:CD|clock_out_s                                                                                                         ; clockDivider:CD|clock_out_s ; Clock       ; 0.000        ; 2.698      ; 0.657      ;
; -2.057 ; clockDivider:CD|clock_out_s                             ; clockDivider:CD|clock_out_s                                                                                                         ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 2.698      ; 0.657      ;
; 0.739  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[15]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.452      ; 0.925      ;
; 0.747  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[9]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.452      ; 0.933      ;
; 0.752  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[11]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.452      ; 0.938      ;
; 0.759  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[5]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.452      ; 0.945      ;
; 0.762  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[7]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.452      ; 0.948      ;
; 1.004  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[4]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.448      ; 1.186      ;
; 1.008  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[26]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg10 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.448      ; 1.190      ;
; 1.014  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[20]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.444      ; 1.192      ;
; 1.023  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[14]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.447      ; 1.204      ;
; 1.023  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.448      ; 1.205      ;
; 1.027  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[3]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.448      ; 1.209      ;
; 1.028  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[31]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.447      ; 1.209      ;
; 1.029  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[10]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.448      ; 1.211      ;
; 1.030  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.448      ; 1.212      ;
; 1.032  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[29]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.447      ; 1.213      ;
; 1.038  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[16]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.449      ; 1.221      ;
; 1.042  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[22]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.447      ; 1.223      ;
; 1.048  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[17]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.450      ; 1.232      ;
; 1.242  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[12]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.456      ; 1.432      ;
; 1.250  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.437      ;
; 1.253  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[21]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.447      ; 1.434      ;
; 1.263  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[19]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.447      ; 1.444      ;
; 1.290  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[23]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.445      ; 1.469      ;
; 1.297  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[28]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg12 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.445      ; 1.476      ;
; 1.299  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[24]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg8  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.457      ; 1.490      ;
; 1.302  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[18]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.444      ; 1.480      ;
; 1.303  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[13]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.459      ; 1.496      ;
; 1.310  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.497      ;
; 1.313  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[27]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg11 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.464      ; 1.511      ;
; 1.318  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.505      ;
; 1.318  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[1]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.449      ; 1.501      ;
; 1.330  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[25]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg9  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.464      ; 1.528      ;
; 1.335  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[6]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.449      ; 1.518      ;
; 1.348  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[30]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg13 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.440      ; 1.522      ;
; 1.348  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[8]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.535      ;
; 1.489  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.676      ;
; 1.497  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.684      ;
; 1.508  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.695      ;
; 1.515  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.702      ;
; 1.524  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_we_reg        ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 1.718      ;
; 1.545  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.454      ; 1.733      ;
; 1.550  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 1.744      ;
; 1.635  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 1.829      ;
; 1.647  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 1.841      ;
; 1.663  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[5] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.454      ; 1.851      ;
; 1.710  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[0] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.454      ; 1.898      ;
; 1.724  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.911      ;
; 1.726  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.913      ;
; 1.746  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.933      ;
; 1.748  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.935      ;
; 1.776  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.963      ;
; 1.791  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.978      ;
; 1.791  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.978      ;
; 1.792  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_we_reg       ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.979      ;
; 1.805  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 1.992      ;
; 1.813  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 2.000      ;
; 1.813  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 2.000      ;
; 1.814  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.008      ;
; 1.815  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.009      ;
; 1.817  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.011      ;
; 1.826  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.020      ;
; 1.845  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.461      ; 2.040      ;
; 1.866  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.450      ; 2.050      ;
; 1.878  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.457      ; 2.069      ;
; 1.945  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[7] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.454      ; 2.133      ;
; 1.979  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[5] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.461      ; 2.174      ;
; 2.009  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 2.196      ;
; 2.010  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[7] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.461      ; 2.205      ;
; 2.010  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[0] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.461      ; 2.205      ;
; 2.018  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.455      ; 2.207      ;
; 2.019  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.448      ; 2.201      ;
; 2.040  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 2.227      ;
; 2.049  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.243      ;
; 2.053  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 2.240      ;
; 2.055  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.249      ;
; 2.057  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.251      ;
; 2.062  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.256      ;
; 2.074  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.268      ;
; 2.092  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.286      ;
; 2.100  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.294      ;
; 2.105  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.299      ;
; 2.107  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.301      ;
; 2.118  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.312      ;
; 2.122  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.316      ;
; 2.130  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.324      ;
; 2.142  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.336      ;
; 2.209  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 2.396      ;
; 2.219  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 2.406      ;
; 2.221  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.415      ;
; 2.225  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.450      ; 2.409      ;
; 2.231  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.425      ;
; 2.237  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.457      ; 2.428      ;
; 2.254  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.448      ;
; 2.255  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 2.442      ;
; 2.368  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.460      ; 2.562      ;
; 2.369  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.453      ; 2.556      ;
; 2.458  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.458      ; 2.650      ;
; 2.459  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.451      ; 2.644      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDivider:CD|clock_out_s'                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------+----------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                  ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+----------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.535 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.801      ;
; 0.547 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; ControlBlock:CB|CurrentState.S2                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.813      ;
; 0.659 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[16]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.925      ;
; 0.789 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[28]      ; ControlBlock:CB|CurrentState.S6                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.055      ;
; 0.796 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[15]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[15]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.062      ;
; 0.804 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[28]      ; ControlBlock:CB|CurrentState.S8                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.071      ;
; 0.813 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[6]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.079      ;
; 0.816 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[2]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.082      ;
; 0.818 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[11]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[11]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.084      ;
; 0.832 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[13]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[13]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.099      ;
; 0.837 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[14] ; Datapath:DP|RegistersBank:Registers|CurrentState[15][14] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.103      ;
; 0.865 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[0]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.131      ;
; 0.929 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[9]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[9]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.195      ;
; 0.935 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[15] ; Datapath:DP|RegistersBank:Registers|CurrentState[15][15] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.201      ;
; 0.945 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[27]      ; ControlBlock:CB|CurrentState.S2                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.211      ;
; 0.948 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[31] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.214      ;
; 0.972 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[21]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[19]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.238      ;
; 1.013 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[30]      ; ControlBlock:CB|CurrentState.S8                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.279      ;
; 1.017 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[30]      ; ControlBlock:CB|CurrentState.S6                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.283      ;
; 1.030 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[21]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[21]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.296      ;
; 1.043 ; ControlBlock:CB|CurrentState.S1                               ; ControlBlock:CB|CurrentState.S9                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.305      ;
; 1.107 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[28]      ; ControlBlock:CB|CurrentState.S2                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.373      ;
; 1.128 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; ControlBlock:CB|CurrentState.S3                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.390      ;
; 1.129 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; ControlBlock:CB|CurrentState.S5                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.391      ;
; 1.157 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.423      ;
; 1.178 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[29]      ; ControlBlock:CB|CurrentState.S8                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.444      ;
; 1.182 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[29]      ; ControlBlock:CB|CurrentState.S6                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.448      ;
; 1.193 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[20]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[20]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.459      ;
; 1.198 ; ControlBlock:CB|CurrentState.S1                               ; ControlBlock:CB|CurrentState.S0                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.464      ;
; 1.200 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[12] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[14] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[2]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[1]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[0]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[4]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[6]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[8]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[10] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.466      ;
; 1.217 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[22]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[22]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.483      ;
; 1.238 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[14]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[14]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.504      ;
; 1.242 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[1]  ; Datapath:DP|RegistersBank:Registers|CurrentState[15][1]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.508      ;
; 1.249 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.003     ; 1.512      ;
; 1.257 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[3]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.007      ; 1.530      ;
; 1.264 ; ControlBlock:CB|CurrentState.S9                               ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.526      ;
; 1.264 ; ControlBlock:CB|CurrentState.S9                               ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.005     ; 1.525      ;
; 1.266 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[23]      ; Datapath:DP|RegistersBank:Registers|CurrentState[15][23] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.001     ; 1.531      ;
; 1.267 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[29]      ; ControlBlock:CB|CurrentState.S3                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.529      ;
; 1.282 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[5]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.001      ; 1.549      ;
; 1.282 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[29]      ; ControlBlock:CB|CurrentState.S5                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.544      ;
; 1.300 ; ControlBlock:CB|CurrentState.S0                               ; ControlBlock:CB|CurrentState.S0                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.566      ;
; 1.324 ; Datapath:DP|RegistersBank:Registers|CurrentState[15][14]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[14]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.590      ;
; 1.333 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[28]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[28]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.599      ;
; 1.345 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[7]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.001      ; 1.612      ;
; 1.352 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[21]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[22]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.618      ;
; 1.359 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[16]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.621      ;
; 1.359 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[23]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.621      ;
; 1.361 ; ControlBlock:CB|CurrentState.S9                               ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.007     ; 1.620      ;
; 1.364 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[30]      ; ControlBlock:CB|CurrentState.S2                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.630      ;
; 1.367 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[23]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[23]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.633      ;
; 1.375 ; ControlBlock:CB|CurrentState.S6                               ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[17] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.002     ; 1.639      ;
; 1.395 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[19] ; Datapath:DP|RegistersBank:Registers|CurrentState[0][19]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.001      ; 1.662      ;
; 1.411 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[16]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[21]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.677      ;
; 1.421 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25]      ; Datapath:DP|RegistersBank:Registers|CurrentState[15][25] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.001      ; 1.688      ;
; 1.430 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.007      ; 1.703      ;
; 1.436 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; ControlBlock:CB|CurrentState.S8                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.702      ;
; 1.440 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; ControlBlock:CB|CurrentState.S6                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.706      ;
; 1.440 ; ControlBlock:CB|CurrentState.S4                               ; Datapath:DP|RegistersBank:Registers|CurrentState[15][25] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.702      ;
; 1.471 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[17]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[17]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.737      ;
; 1.492 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[29]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[29]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.758      ;
; 1.493 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[23]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[19]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.001      ; 1.760      ;
; 1.497 ; ControlBlock:CB|CurrentState.S10                              ; Datapath:DP|RegistersBank:Registers|CurrentState[15][14] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.008      ; 1.771      ;
; 1.502 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[30]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.008      ; 1.776      ;
; 1.503 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[31]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.008      ; 1.777      ;
; 1.508 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[11] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.770      ;
; 1.508 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[13] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.770      ;
; 1.508 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[5]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.770      ;
; 1.508 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[7]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.770      ;
; 1.508 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[9]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.770      ;
; 1.508 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[15] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 1.770      ;
; 1.512 ; ControlBlock:CB|CurrentState.S6                               ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[16] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.002     ; 1.776      ;
; 1.515 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[24]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.007     ; 1.774      ;
; 1.517 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[14]      ; Datapath:DP|RegistersBank:Registers|CurrentState[15][14] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.018      ; 1.801      ;
; 1.524 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[19] ; Datapath:DP|RegistersBank:Registers|CurrentState[22][19] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.006      ; 1.796      ;
; 1.527 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[19] ; Datapath:DP|RegistersBank:Registers|CurrentState[7][19]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.001      ; 1.794      ;
; 1.528 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[18]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.006     ; 1.788      ;
; 1.537 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[14]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.001     ; 1.802      ;
; 1.544 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[27]      ; ControlBlock:CB|CurrentState.S9                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.003      ; 1.813      ;
; 1.549 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[19] ; Datapath:DP|RegistersBank:Registers|CurrentState[15][19] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.008      ; 1.823      ;
; 1.551 ; ControlBlock:CB|CurrentState.S6                               ; ControlBlock:CB|CurrentState.S0                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.007      ; 1.824      ;
; 1.553 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[10]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.006     ; 1.813      ;
; 1.556 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[8]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[8]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.001     ; 1.821      ;
; 1.563 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[28]      ; ControlBlock:CB|CurrentState.S9                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.003      ; 1.832      ;
; 1.569 ; ControlBlock:CB|CurrentState.S10                              ; Datapath:DP|RegistersBank:Registers|CurrentState[0][19]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.001      ; 1.836      ;
; 1.595 ; ControlBlock:CB|CurrentState.S9                               ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.007     ; 1.854      ;
; 1.598 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[24]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[22]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 1.864      ;
; 1.609 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1]       ; Datapath:DP|RegistersBank:Registers|CurrentState[15][1]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.007      ; 1.882      ;
; 1.610 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[6]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.006      ; 1.882      ;
+-------+---------------------------------------------------------------+----------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg3  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDivider:CD|clock_out_s'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S0                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S1                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S1                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S10                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S10                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S2                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S2                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S3                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S3                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S4                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S4                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S5                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S5                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S6                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S6                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S7                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S7                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S8                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S8                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S9                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S9                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[15]     ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port               ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------------------+-----------------------------+--------+--------+------------+-----------------------------+
; ALUValue[*]             ; clockDivider:CD|clock_out_s ; 8.663  ; 8.663  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[0]            ; clockDivider:CD|clock_out_s ; 7.047  ; 7.047  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[1]            ; clockDivider:CD|clock_out_s ; 7.755  ; 7.755  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[2]            ; clockDivider:CD|clock_out_s ; 8.226  ; 8.226  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[3]            ; clockDivider:CD|clock_out_s ; 6.606  ; 6.606  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[4]            ; clockDivider:CD|clock_out_s ; 7.986  ; 7.986  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[5]            ; clockDivider:CD|clock_out_s ; 7.507  ; 7.507  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[6]            ; clockDivider:CD|clock_out_s ; 8.663  ; 8.663  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[7]            ; clockDivider:CD|clock_out_s ; 7.298  ; 7.298  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[8]            ; clockDivider:CD|clock_out_s ; 7.891  ; 7.891  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[9]            ; clockDivider:CD|clock_out_s ; 7.712  ; 7.712  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[10]           ; clockDivider:CD|clock_out_s ; 7.384  ; 7.384  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[11]           ; clockDivider:CD|clock_out_s ; 7.355  ; 7.355  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[12]           ; clockDivider:CD|clock_out_s ; 7.674  ; 7.674  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[13]           ; clockDivider:CD|clock_out_s ; 7.460  ; 7.460  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[14]           ; clockDivider:CD|clock_out_s ; 8.132  ; 8.132  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[15]           ; clockDivider:CD|clock_out_s ; 7.028  ; 7.028  ; Fall       ; clockDivider:CD|clock_out_s ;
; ControlSignals[*]       ; clockDivider:CD|clock_out_s ; 10.063 ; 10.063 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[0]      ; clockDivider:CD|clock_out_s ; 8.459  ; 8.459  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[1]      ; clockDivider:CD|clock_out_s ; 8.438  ; 8.438  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[2]      ; clockDivider:CD|clock_out_s ; 9.387  ; 9.387  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[3]      ; clockDivider:CD|clock_out_s ; 7.801  ; 7.801  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[4]      ; clockDivider:CD|clock_out_s ; 6.959  ; 6.959  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[5]      ; clockDivider:CD|clock_out_s ; 8.018  ; 8.018  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[6]      ; clockDivider:CD|clock_out_s ; 8.361  ; 8.361  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[7]      ; clockDivider:CD|clock_out_s ; 9.357  ; 9.357  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[8]      ; clockDivider:CD|clock_out_s ; 7.950  ; 7.950  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[9]      ; clockDivider:CD|clock_out_s ; 7.532  ; 7.532  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[10]     ; clockDivider:CD|clock_out_s ; 8.111  ; 8.111  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[11]     ; clockDivider:CD|clock_out_s ; 7.275  ; 7.275  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[12]     ; clockDivider:CD|clock_out_s ; 10.063 ; 10.063 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[13]     ; clockDivider:CD|clock_out_s ; 9.631  ; 9.631  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[14]     ; clockDivider:CD|clock_out_s ; 9.230  ; 9.230  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[15]     ; clockDivider:CD|clock_out_s ; 9.367  ; 9.367  ; Fall       ; clockDivider:CD|clock_out_s ;
; ControlState[*]         ; clockDivider:CD|clock_out_s ; 10.572 ; 10.572 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[0]        ; clockDivider:CD|clock_out_s ; 10.572 ; 10.572 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[1]        ; clockDivider:CD|clock_out_s ; 9.797  ; 9.797  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[2]        ; clockDivider:CD|clock_out_s ; 9.142  ; 9.142  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[3]        ; clockDivider:CD|clock_out_s ; 9.248  ; 9.248  ; Fall       ; clockDivider:CD|clock_out_s ;
; DataAddress[*]          ; clockDivider:CD|clock_out_s ; 8.673  ; 8.673  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[0]         ; clockDivider:CD|clock_out_s ; 7.077  ; 7.077  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[1]         ; clockDivider:CD|clock_out_s ; 7.735  ; 7.735  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[2]         ; clockDivider:CD|clock_out_s ; 8.246  ; 8.246  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[3]         ; clockDivider:CD|clock_out_s ; 6.606  ; 6.606  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[4]         ; clockDivider:CD|clock_out_s ; 7.976  ; 7.976  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[5]         ; clockDivider:CD|clock_out_s ; 7.487  ; 7.487  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[6]         ; clockDivider:CD|clock_out_s ; 8.673  ; 8.673  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[7]         ; clockDivider:CD|clock_out_s ; 7.288  ; 7.288  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[8]         ; clockDivider:CD|clock_out_s ; 7.891  ; 7.891  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[9]         ; clockDivider:CD|clock_out_s ; 7.942  ; 7.942  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[10]        ; clockDivider:CD|clock_out_s ; 7.374  ; 7.374  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[11]        ; clockDivider:CD|clock_out_s ; 7.355  ; 7.355  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[12]        ; clockDivider:CD|clock_out_s ; 7.654  ; 7.654  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[13]        ; clockDivider:CD|clock_out_s ; 7.490  ; 7.490  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[14]        ; clockDivider:CD|clock_out_s ; 8.132  ; 8.132  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[15]        ; clockDivider:CD|clock_out_s ; 7.018  ; 7.018  ; Fall       ; clockDivider:CD|clock_out_s ;
; DataValue[*]            ; clockDivider:CD|clock_out_s ; 9.223  ; 9.223  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[0]           ; clockDivider:CD|clock_out_s ; 8.194  ; 8.194  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[1]           ; clockDivider:CD|clock_out_s ; 7.176  ; 7.176  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[2]           ; clockDivider:CD|clock_out_s ; 7.693  ; 7.693  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[3]           ; clockDivider:CD|clock_out_s ; 6.741  ; 6.741  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[4]           ; clockDivider:CD|clock_out_s ; 8.307  ; 8.307  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[5]           ; clockDivider:CD|clock_out_s ; 7.492  ; 7.492  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[6]           ; clockDivider:CD|clock_out_s ; 7.281  ; 7.281  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[7]           ; clockDivider:CD|clock_out_s ; 9.223  ; 9.223  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[8]           ; clockDivider:CD|clock_out_s ; 8.694  ; 8.694  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[9]           ; clockDivider:CD|clock_out_s ; 7.801  ; 7.801  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[10]          ; clockDivider:CD|clock_out_s ; 8.095  ; 8.095  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[11]          ; clockDivider:CD|clock_out_s ; 7.794  ; 7.794  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[12]          ; clockDivider:CD|clock_out_s ; 7.342  ; 7.342  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[13]          ; clockDivider:CD|clock_out_s ; 7.598  ; 7.598  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[14]          ; clockDivider:CD|clock_out_s ; 7.045  ; 7.045  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[15]          ; clockDivider:CD|clock_out_s ; 7.287  ; 7.287  ; Fall       ; clockDivider:CD|clock_out_s ;
; InstructionAddress[*]   ; clockDivider:CD|clock_out_s ; 8.209  ; 8.209  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[0]  ; clockDivider:CD|clock_out_s ; 7.229  ; 7.229  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[1]  ; clockDivider:CD|clock_out_s ; 7.595  ; 7.595  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[2]  ; clockDivider:CD|clock_out_s ; 6.709  ; 6.709  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[3]  ; clockDivider:CD|clock_out_s ; 7.079  ; 7.079  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[4]  ; clockDivider:CD|clock_out_s ; 7.713  ; 7.713  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[5]  ; clockDivider:CD|clock_out_s ; 8.209  ; 8.209  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[6]  ; clockDivider:CD|clock_out_s ; 7.291  ; 7.291  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[7]  ; clockDivider:CD|clock_out_s ; 7.007  ; 7.007  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[8]  ; clockDivider:CD|clock_out_s ; 6.954  ; 6.954  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[9]  ; clockDivider:CD|clock_out_s ; 7.277  ; 7.277  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[10] ; clockDivider:CD|clock_out_s ; 6.962  ; 6.962  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[11] ; clockDivider:CD|clock_out_s ; 7.235  ; 7.235  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[12] ; clockDivider:CD|clock_out_s ; 7.395  ; 7.395  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[13] ; clockDivider:CD|clock_out_s ; 7.424  ; 7.424  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[14] ; clockDivider:CD|clock_out_s ; 6.584  ; 6.584  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[15] ; clockDivider:CD|clock_out_s ; 7.130  ; 7.130  ; Fall       ; clockDivider:CD|clock_out_s ;
; InstructionValue[*]     ; clockDivider:CD|clock_out_s ; 8.120  ; 8.120  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[0]    ; clockDivider:CD|clock_out_s ; 7.257  ; 7.257  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[1]    ; clockDivider:CD|clock_out_s ; 7.480  ; 7.480  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[2]    ; clockDivider:CD|clock_out_s ; 7.572  ; 7.572  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[3]    ; clockDivider:CD|clock_out_s ; 7.389  ; 7.389  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[4]    ; clockDivider:CD|clock_out_s ; 7.559  ; 7.559  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[5]    ; clockDivider:CD|clock_out_s ; 7.770  ; 7.770  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[6]    ; clockDivider:CD|clock_out_s ; 8.120  ; 8.120  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[7]    ; clockDivider:CD|clock_out_s ; 7.762  ; 7.762  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[8]    ; clockDivider:CD|clock_out_s ; 7.514  ; 7.514  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[9]    ; clockDivider:CD|clock_out_s ; 7.015  ; 7.015  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[10]   ; clockDivider:CD|clock_out_s ; 7.968  ; 7.968  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[11]   ; clockDivider:CD|clock_out_s ; 8.120  ; 8.120  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[12]   ; clockDivider:CD|clock_out_s ; 7.480  ; 7.480  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[13]   ; clockDivider:CD|clock_out_s ; 6.947  ; 6.947  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[14]   ; clockDivider:CD|clock_out_s ; 7.540  ; 7.540  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[15]   ; clockDivider:CD|clock_out_s ; 7.916  ; 7.916  ; Fall       ; clockDivider:CD|clock_out_s ;
+-------------------------+-----------------------------+--------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-------------------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port               ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------------------+-----------------------------+-------+-------+------------+-----------------------------+
; ALUValue[*]             ; clockDivider:CD|clock_out_s ; 6.606 ; 6.606 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[0]            ; clockDivider:CD|clock_out_s ; 7.047 ; 7.047 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[1]            ; clockDivider:CD|clock_out_s ; 7.755 ; 7.755 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[2]            ; clockDivider:CD|clock_out_s ; 8.226 ; 8.226 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[3]            ; clockDivider:CD|clock_out_s ; 6.606 ; 6.606 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[4]            ; clockDivider:CD|clock_out_s ; 7.986 ; 7.986 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[5]            ; clockDivider:CD|clock_out_s ; 7.507 ; 7.507 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[6]            ; clockDivider:CD|clock_out_s ; 8.663 ; 8.663 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[7]            ; clockDivider:CD|clock_out_s ; 7.298 ; 7.298 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[8]            ; clockDivider:CD|clock_out_s ; 7.891 ; 7.891 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[9]            ; clockDivider:CD|clock_out_s ; 7.712 ; 7.712 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[10]           ; clockDivider:CD|clock_out_s ; 7.384 ; 7.384 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[11]           ; clockDivider:CD|clock_out_s ; 7.355 ; 7.355 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[12]           ; clockDivider:CD|clock_out_s ; 7.674 ; 7.674 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[13]           ; clockDivider:CD|clock_out_s ; 7.460 ; 7.460 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[14]           ; clockDivider:CD|clock_out_s ; 8.132 ; 8.132 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[15]           ; clockDivider:CD|clock_out_s ; 7.028 ; 7.028 ; Fall       ; clockDivider:CD|clock_out_s ;
; ControlSignals[*]       ; clockDivider:CD|clock_out_s ; 6.959 ; 6.959 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[0]      ; clockDivider:CD|clock_out_s ; 8.357 ; 8.357 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[1]      ; clockDivider:CD|clock_out_s ; 8.192 ; 8.192 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[2]      ; clockDivider:CD|clock_out_s ; 9.387 ; 9.387 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[3]      ; clockDivider:CD|clock_out_s ; 7.801 ; 7.801 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[4]      ; clockDivider:CD|clock_out_s ; 6.959 ; 6.959 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[5]      ; clockDivider:CD|clock_out_s ; 7.851 ; 7.851 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[6]      ; clockDivider:CD|clock_out_s ; 8.056 ; 8.056 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[7]      ; clockDivider:CD|clock_out_s ; 9.357 ; 9.357 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[8]      ; clockDivider:CD|clock_out_s ; 7.950 ; 7.950 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[9]      ; clockDivider:CD|clock_out_s ; 7.532 ; 7.532 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[10]     ; clockDivider:CD|clock_out_s ; 8.036 ; 8.036 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[11]     ; clockDivider:CD|clock_out_s ; 7.275 ; 7.275 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[12]     ; clockDivider:CD|clock_out_s ; 8.149 ; 8.149 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[13]     ; clockDivider:CD|clock_out_s ; 8.626 ; 8.626 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[14]     ; clockDivider:CD|clock_out_s ; 8.964 ; 8.964 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[15]     ; clockDivider:CD|clock_out_s ; 9.367 ; 9.367 ; Fall       ; clockDivider:CD|clock_out_s ;
; ControlState[*]         ; clockDivider:CD|clock_out_s ; 7.413 ; 7.413 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[0]        ; clockDivider:CD|clock_out_s ; 8.426 ; 8.426 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[1]        ; clockDivider:CD|clock_out_s ; 8.115 ; 8.115 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[2]        ; clockDivider:CD|clock_out_s ; 7.413 ; 7.413 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[3]        ; clockDivider:CD|clock_out_s ; 8.705 ; 8.705 ; Fall       ; clockDivider:CD|clock_out_s ;
; DataAddress[*]          ; clockDivider:CD|clock_out_s ; 6.606 ; 6.606 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[0]         ; clockDivider:CD|clock_out_s ; 7.077 ; 7.077 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[1]         ; clockDivider:CD|clock_out_s ; 7.735 ; 7.735 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[2]         ; clockDivider:CD|clock_out_s ; 8.246 ; 8.246 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[3]         ; clockDivider:CD|clock_out_s ; 6.606 ; 6.606 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[4]         ; clockDivider:CD|clock_out_s ; 7.976 ; 7.976 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[5]         ; clockDivider:CD|clock_out_s ; 7.487 ; 7.487 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[6]         ; clockDivider:CD|clock_out_s ; 8.673 ; 8.673 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[7]         ; clockDivider:CD|clock_out_s ; 7.288 ; 7.288 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[8]         ; clockDivider:CD|clock_out_s ; 7.891 ; 7.891 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[9]         ; clockDivider:CD|clock_out_s ; 7.942 ; 7.942 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[10]        ; clockDivider:CD|clock_out_s ; 7.374 ; 7.374 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[11]        ; clockDivider:CD|clock_out_s ; 7.355 ; 7.355 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[12]        ; clockDivider:CD|clock_out_s ; 7.654 ; 7.654 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[13]        ; clockDivider:CD|clock_out_s ; 7.490 ; 7.490 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[14]        ; clockDivider:CD|clock_out_s ; 8.132 ; 8.132 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[15]        ; clockDivider:CD|clock_out_s ; 7.018 ; 7.018 ; Fall       ; clockDivider:CD|clock_out_s ;
; DataValue[*]            ; clockDivider:CD|clock_out_s ; 6.741 ; 6.741 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[0]           ; clockDivider:CD|clock_out_s ; 8.194 ; 8.194 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[1]           ; clockDivider:CD|clock_out_s ; 7.176 ; 7.176 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[2]           ; clockDivider:CD|clock_out_s ; 7.693 ; 7.693 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[3]           ; clockDivider:CD|clock_out_s ; 6.741 ; 6.741 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[4]           ; clockDivider:CD|clock_out_s ; 8.307 ; 8.307 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[5]           ; clockDivider:CD|clock_out_s ; 7.492 ; 7.492 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[6]           ; clockDivider:CD|clock_out_s ; 7.281 ; 7.281 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[7]           ; clockDivider:CD|clock_out_s ; 9.223 ; 9.223 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[8]           ; clockDivider:CD|clock_out_s ; 8.694 ; 8.694 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[9]           ; clockDivider:CD|clock_out_s ; 7.801 ; 7.801 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[10]          ; clockDivider:CD|clock_out_s ; 8.095 ; 8.095 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[11]          ; clockDivider:CD|clock_out_s ; 7.794 ; 7.794 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[12]          ; clockDivider:CD|clock_out_s ; 7.342 ; 7.342 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[13]          ; clockDivider:CD|clock_out_s ; 7.598 ; 7.598 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[14]          ; clockDivider:CD|clock_out_s ; 7.045 ; 7.045 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[15]          ; clockDivider:CD|clock_out_s ; 7.287 ; 7.287 ; Fall       ; clockDivider:CD|clock_out_s ;
; InstructionAddress[*]   ; clockDivider:CD|clock_out_s ; 6.584 ; 6.584 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[0]  ; clockDivider:CD|clock_out_s ; 7.229 ; 7.229 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[1]  ; clockDivider:CD|clock_out_s ; 7.595 ; 7.595 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[2]  ; clockDivider:CD|clock_out_s ; 6.709 ; 6.709 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[3]  ; clockDivider:CD|clock_out_s ; 7.079 ; 7.079 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[4]  ; clockDivider:CD|clock_out_s ; 7.713 ; 7.713 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[5]  ; clockDivider:CD|clock_out_s ; 8.209 ; 8.209 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[6]  ; clockDivider:CD|clock_out_s ; 7.291 ; 7.291 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[7]  ; clockDivider:CD|clock_out_s ; 7.007 ; 7.007 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[8]  ; clockDivider:CD|clock_out_s ; 6.954 ; 6.954 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[9]  ; clockDivider:CD|clock_out_s ; 7.277 ; 7.277 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[10] ; clockDivider:CD|clock_out_s ; 6.962 ; 6.962 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[11] ; clockDivider:CD|clock_out_s ; 7.235 ; 7.235 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[12] ; clockDivider:CD|clock_out_s ; 7.395 ; 7.395 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[13] ; clockDivider:CD|clock_out_s ; 7.424 ; 7.424 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[14] ; clockDivider:CD|clock_out_s ; 6.584 ; 6.584 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[15] ; clockDivider:CD|clock_out_s ; 7.130 ; 7.130 ; Fall       ; clockDivider:CD|clock_out_s ;
; InstructionValue[*]     ; clockDivider:CD|clock_out_s ; 6.947 ; 6.947 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[0]    ; clockDivider:CD|clock_out_s ; 7.257 ; 7.257 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[1]    ; clockDivider:CD|clock_out_s ; 7.480 ; 7.480 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[2]    ; clockDivider:CD|clock_out_s ; 7.572 ; 7.572 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[3]    ; clockDivider:CD|clock_out_s ; 7.389 ; 7.389 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[4]    ; clockDivider:CD|clock_out_s ; 7.559 ; 7.559 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[5]    ; clockDivider:CD|clock_out_s ; 7.770 ; 7.770 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[6]    ; clockDivider:CD|clock_out_s ; 8.120 ; 8.120 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[7]    ; clockDivider:CD|clock_out_s ; 7.762 ; 7.762 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[8]    ; clockDivider:CD|clock_out_s ; 7.514 ; 7.514 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[9]    ; clockDivider:CD|clock_out_s ; 7.015 ; 7.015 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[10]   ; clockDivider:CD|clock_out_s ; 7.968 ; 7.968 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[11]   ; clockDivider:CD|clock_out_s ; 8.120 ; 8.120 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[12]   ; clockDivider:CD|clock_out_s ; 7.480 ; 7.480 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[13]   ; clockDivider:CD|clock_out_s ; 6.947 ; 6.947 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[14]   ; clockDivider:CD|clock_out_s ; 7.540 ; 7.540 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[15]   ; clockDivider:CD|clock_out_s ; 7.916 ; 7.916 ; Fall       ; clockDivider:CD|clock_out_s ;
+-------------------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------+
; Fast Model Setup Summary                             ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clockDivider:CD|clock_out_s ; -2.646 ; -2065.812     ;
; Clock                       ; -1.460 ; -50.378       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast Model Hold Summary                              ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Clock                       ; -1.598 ; -1.598        ;
; clockDivider:CD|clock_out_s ; 0.246  ; 0.000         ;
+-----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Clock                       ; -2.000 ; -330.380      ;
; clockDivider:CD|clock_out_s ; -0.500 ; -1227.000     ;
+-----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDivider:CD|clock_out_s'                                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                           ; To Node                                                       ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_we_reg        ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[6]  ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_we_reg        ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[6]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[6]  ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[6]  ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[6]  ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[6]  ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[6]  ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[6]  ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[6]  ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[6]  ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[6]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[6]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[6]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[6]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[6]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[6]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[6]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.646 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[6]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.850      ;
; -2.645 ; ControlBlock:CB|CurrentState.S2                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.008     ; 3.669      ;
; -2.633 ; ControlBlock:CB|CurrentState.S2                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; 0.000      ; 3.665      ;
; -2.632 ; ControlBlock:CB|CurrentState.S2                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 3.649      ;
; -2.630 ; ControlBlock:CB|CurrentState.S2                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 3.647      ;
; -2.629 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_we_reg        ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.833      ;
; -2.629 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.833      ;
; -2.629 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.833      ;
; -2.629 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.833      ;
; -2.629 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.833      ;
; -2.629 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.833      ;
; -2.629 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.833      ;
; -2.629 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.833      ;
; -2.629 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.833      ;
; -2.619 ; ControlBlock:CB|CurrentState.S6                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.008     ; 3.643      ;
; -2.617 ; ControlBlock:CB|CurrentState.S1                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.014     ; 3.635      ;
; -2.614 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_we_reg       ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[20] ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.818      ;
; -2.614 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[20] ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.818      ;
; -2.614 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[20] ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.818      ;
; -2.614 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[20] ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.818      ;
; -2.614 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[20] ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.818      ;
; -2.614 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[20] ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.818      ;
; -2.614 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[20] ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.818      ;
; -2.614 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[20] ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.818      ;
; -2.614 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[20] ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.818      ;
; -2.613 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_we_reg       ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.817      ;
; -2.613 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.817      ;
; -2.613 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.817      ;
; -2.613 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.817      ;
; -2.613 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.817      ;
; -2.613 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.817      ;
; -2.613 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.817      ;
; -2.613 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.817      ;
; -2.613 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.328     ; 2.817      ;
; -2.609 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_we_reg        ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[7]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.332     ; 2.809      ;
; -2.609 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[7]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.332     ; 2.809      ;
; -2.609 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[7]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.332     ; 2.809      ;
; -2.609 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[7]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.332     ; 2.809      ;
; -2.609 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[7]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.332     ; 2.809      ;
; -2.609 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[7]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.332     ; 2.809      ;
; -2.609 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[7]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.332     ; 2.809      ;
; -2.609 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[7]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.332     ; 2.809      ;
; -2.609 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[7]       ; Clock                       ; clockDivider:CD|clock_out_s ; 0.500        ; -0.332     ; 2.809      ;
; -2.607 ; ControlBlock:CB|CurrentState.S6                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; 0.000      ; 3.639      ;
; -2.606 ; ControlBlock:CB|CurrentState.S6                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 3.623      ;
; -2.605 ; ControlBlock:CB|CurrentState.S1                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.006     ; 3.631      ;
; -2.604 ; ControlBlock:CB|CurrentState.S1                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.021     ; 3.615      ;
; -2.604 ; ControlBlock:CB|CurrentState.S6                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 3.621      ;
; -2.602 ; ControlBlock:CB|CurrentState.S1                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.021     ; 3.613      ;
; -2.596 ; ControlBlock:CB|CurrentState.S0                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.014     ; 3.614      ;
; -2.588 ; ControlBlock:CB|CurrentState.S1                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.011     ; 3.609      ;
; -2.584 ; ControlBlock:CB|CurrentState.S0                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.006     ; 3.610      ;
; -2.583 ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[4]                                                                                 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.004     ; 3.611      ;
; -2.583 ; ControlBlock:CB|CurrentState.S0                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.021     ; 3.594      ;
; -2.581 ; ControlBlock:CB|CurrentState.S0                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.021     ; 3.592      ;
; -2.580 ; ControlBlock:CB|CurrentState.S1                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 3.597      ;
; -2.571 ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[4]                                                                                 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; 0.004      ; 3.607      ;
; -2.570 ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[4]                                                                                 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.011     ; 3.591      ;
; -2.568 ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[4]                                                                                 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.011     ; 3.589      ;
; -2.565 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]                                                                                ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.004     ; 3.593      ;
; -2.564 ; ControlBlock:CB|CurrentState.S2                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 3.587      ;
; -2.564 ; ControlBlock:CB|CurrentState.S0                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 3.581      ;
; -2.561 ; ControlBlock:CB|CurrentState.S2                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 3.584      ;
; -2.561 ; ControlBlock:CB|CurrentState.S2                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 3.584      ;
; -2.553 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]                                                                                ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; 0.004      ; 3.589      ;
; -2.552 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]                                                                                ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.011     ; 3.573      ;
; -2.551 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]                                                                                 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.014     ; 3.569      ;
; -2.550 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]                                                                                ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.011     ; 3.571      ;
; -2.549 ; ControlBlock:CB|CurrentState.S2                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.005     ; 3.576      ;
; -2.547 ; ControlBlock:CB|CurrentState.S8                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.008     ; 3.571      ;
; -2.542 ; ControlBlock:CB|CurrentState.S1                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[30]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.021     ; 3.553      ;
; -2.541 ; ControlBlock:CB|CurrentState.S1                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[30]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.021     ; 3.552      ;
; -2.539 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]                                                                                 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.006     ; 3.565      ;
; -2.538 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]                                                                                 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.021     ; 3.549      ;
; -2.538 ; ControlBlock:CB|CurrentState.S6                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 3.561      ;
; -2.537 ; ControlBlock:CB|CurrentState.S2                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[28]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 3.554      ;
; -2.536 ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]                                                                                 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.021     ; 3.547      ;
; -2.535 ; ControlBlock:CB|CurrentState.S8                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; 0.000      ; 3.567      ;
; -2.535 ; ControlBlock:CB|CurrentState.S6                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 3.558      ;
; -2.535 ; ControlBlock:CB|CurrentState.S6                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.009     ; 3.558      ;
; -2.534 ; ControlBlock:CB|CurrentState.S8                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 3.551      ;
; -2.533 ; ControlBlock:CB|CurrentState.S2                                                                                                     ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[28]         ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 3.550      ;
; -2.533 ; ControlBlock:CB|CurrentState.S1                                                                                                     ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 1.000        ; -0.015     ; 3.550      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                           ; To Node                                                                                                                             ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg0  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg1  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a17~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg2  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a18~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg3  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a19~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg4  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a20~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg5  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a21~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg6  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a22~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg7  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a23~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg8  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a24~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg9  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a25~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg10 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a26~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg11 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a27~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg12 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a28~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg13 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a30~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg0   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg1   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a1~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg2   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a2~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg3   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a3~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg4   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a4~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg5   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a5~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg6   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a6~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg7   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a7~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg8   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a8~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg9   ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a9~porta_memory_reg0   ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg10  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a10~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg11  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a11~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg12  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a12~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg13  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a13~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg14  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a14~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg15  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a15~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg16  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a29~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg17  ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a31~porta_memory_reg0  ; Clock                       ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -0.390 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.331      ; 1.220      ;
; -0.385 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.337      ; 1.221      ;
; -0.356 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 1.187      ;
; -0.351 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.188      ;
; -0.317 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 1.148      ;
; -0.312 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.149      ;
; -0.303 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.336      ; 1.138      ;
; -0.297 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.134      ;
; -0.295 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.330      ; 1.124      ;
; -0.292 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.129      ;
; -0.289 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 1.120      ;
; -0.284 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 1.115      ;
; -0.264 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.101      ;
; -0.262 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.099      ;
; -0.257 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.094      ;
; -0.254 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.091      ;
; -0.249 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.086      ;
; -0.247 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.084      ;
; -0.243 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.080      ;
; -0.240 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.077      ;
; -0.239 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.076      ;
; -0.234 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.071      ;
; -0.228 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.065      ;
; -0.223 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 1.054      ;
; -0.223 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.060      ;
; -0.219 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 1.056      ;
; -0.212 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[7]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.339      ; 1.050      ;
; -0.208 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 1.039      ;
; -0.205 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.328      ; 1.032      ;
; -0.204 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 1.035      ;
; -0.200 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.334      ; 1.033      ;
; -0.196 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[0]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.339      ; 1.034      ;
; -0.189 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[5]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.339      ; 1.027      ;
; -0.173 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[7]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.333      ; 1.005      ;
; -0.132 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.336      ; 0.967      ;
; -0.132 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 0.969      ;
; -0.125 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 0.962      ;
; -0.124 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.330      ; 0.953      ;
; -0.122 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 0.959      ;
; -0.119 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.339      ; 0.957      ;
; -0.114 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 0.951      ;
; -0.108 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.939      ;
; -0.106 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.937      ;
; -0.104 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.935      ;
; -0.104 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_we_reg       ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.935      ;
; -0.102 ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.933      ;
; -0.094 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.925      ;
; -0.092 ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.923      ;
; -0.086 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.917      ;
; -0.083 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.914      ;
; -0.080 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 0.917      ;
; -0.073 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 0.910      ;
; -0.067 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.898      ;
; -0.064 ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.895      ;
; -0.056 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[0]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.333      ; 0.888      ;
; -0.041 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[5]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.333      ; 0.873      ;
; 0.003  ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 0.834      ;
; 0.014  ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_we_reg        ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.338      ; 0.823      ;
; 0.021  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.333      ; 0.811      ;
; 0.023  ; ControlBlock:CB|CurrentState.S3                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.808      ;
; 0.024  ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.807      ;
; 0.026  ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.805      ;
; 0.030  ; ControlBlock:CB|CurrentState.S5                                                                                                     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.801      ;
; 0.076  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.755      ;
; 0.080  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[30]                                                                                ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg13 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.320      ; 0.739      ;
; 0.082  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4]                                                                             ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.332      ; 0.749      ;
; 0.087  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[8]                                                                                 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.331      ; 0.743      ;
; 0.094  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[6]                                                                                 ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clockDivider:CD|clock_out_s ; Clock       ; 0.500        ; 0.328      ; 0.733      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                                                                             ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.598 ; clockDivider:CD|clock_out_s                             ; clockDivider:CD|clock_out_s                                                                                                         ; clockDivider:CD|clock_out_s ; Clock       ; 0.000        ; 1.672      ; 0.367      ;
; -1.098 ; clockDivider:CD|clock_out_s                             ; clockDivider:CD|clock_out_s                                                                                                         ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 1.672      ; 0.367      ;
; 0.483  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[15]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.331      ; 0.452      ;
; 0.486  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[9]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.331      ; 0.455      ;
; 0.489  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[11]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.331      ; 0.458      ;
; 0.492  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[5]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.331      ; 0.461      ;
; 0.496  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[7]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.331      ; 0.465      ;
; 0.612  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[26]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg10 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.327      ; 0.577      ;
; 0.613  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[4]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.327      ; 0.578      ;
; 0.617  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[16]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.329      ; 0.584      ;
; 0.619  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[20]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.324      ; 0.581      ;
; 0.623  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[3]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.327      ; 0.588      ;
; 0.624  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[14]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.326      ; 0.588      ;
; 0.624  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.327      ; 0.589      ;
; 0.624  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.327      ; 0.589      ;
; 0.625  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[10]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.327      ; 0.590      ;
; 0.626  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[31]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.326      ; 0.590      ;
; 0.629  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[29]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.326      ; 0.593      ;
; 0.635  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[22]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.326      ; 0.599      ;
; 0.635  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[17]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.330      ; 0.603      ;
; 0.715  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[12]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.336      ; 0.689      ;
; 0.718  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.688      ;
; 0.724  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[21]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.326      ; 0.688      ;
; 0.730  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[19]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.326      ; 0.694      ;
; 0.738  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[23]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.325      ; 0.701      ;
; 0.743  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[24]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg8  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.336      ; 0.717      ;
; 0.744  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[28]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg12 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.325      ; 0.707      ;
; 0.748  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[13]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 0.724      ;
; 0.749  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[18]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.324      ; 0.711      ;
; 0.752  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[27]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg11 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.342      ; 0.732      ;
; 0.756  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[1]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.328      ; 0.722      ;
; 0.763  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[25]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg9  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.342      ; 0.743      ;
; 0.767  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[6]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.328      ; 0.733      ;
; 0.774  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[8]     ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.331      ; 0.743      ;
; 0.779  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.749      ;
; 0.781  ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[30]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg13 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.320      ; 0.739      ;
; 0.785  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.755      ;
; 0.831  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.801      ;
; 0.835  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.805      ;
; 0.837  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.807      ;
; 0.838  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.808      ;
; 0.840  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.333      ; 0.811      ;
; 0.847  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_we_reg        ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 0.823      ;
; 0.858  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 0.834      ;
; 0.902  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[5] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.333      ; 0.873      ;
; 0.917  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[0] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.333      ; 0.888      ;
; 0.925  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.895      ;
; 0.928  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.898      ;
; 0.934  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 0.910      ;
; 0.941  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 0.917      ;
; 0.944  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.914      ;
; 0.947  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.917      ;
; 0.953  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.923      ;
; 0.955  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.925      ;
; 0.963  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.933      ;
; 0.965  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_we_reg       ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.935      ;
; 0.965  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.935      ;
; 0.967  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.937      ;
; 0.969  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 0.939      ;
; 0.975  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 0.951      ;
; 0.980  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.339      ; 0.957      ;
; 0.983  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 0.959      ;
; 0.985  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.330      ; 0.953      ;
; 0.986  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 0.962      ;
; 0.993  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.336      ; 0.967      ;
; 0.993  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 0.969      ;
; 1.034  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[7] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.333      ; 1.005      ;
; 1.050  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[5] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.339      ; 1.027      ;
; 1.057  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[0] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.339      ; 1.034      ;
; 1.061  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.334      ; 1.033      ;
; 1.065  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 1.035      ;
; 1.066  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.328      ; 1.032      ;
; 1.069  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 1.039      ;
; 1.073  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[7] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.339      ; 1.050      ;
; 1.080  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.056      ;
; 1.084  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.060      ;
; 1.084  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 1.054      ;
; 1.089  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.065      ;
; 1.095  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.071      ;
; 1.100  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.076      ;
; 1.101  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.077      ;
; 1.104  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.080      ;
; 1.108  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.084      ;
; 1.110  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.086      ;
; 1.115  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.091      ;
; 1.118  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.094      ;
; 1.123  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.099      ;
; 1.125  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.101      ;
; 1.145  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 1.115      ;
; 1.150  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 1.120      ;
; 1.153  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.129      ;
; 1.156  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.330      ; 1.124      ;
; 1.158  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.134      ;
; 1.164  ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2] ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.336      ; 1.138      ;
; 1.173  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.149      ;
; 1.178  ; ControlBlock:CB|CurrentState.S5                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 1.148      ;
; 1.212  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.338      ; 1.188      ;
; 1.217  ; ControlBlock:CB|CurrentState.S3                         ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.332      ; 1.187      ;
; 1.246  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.337      ; 1.221      ;
; 1.251  ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]    ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ; clockDivider:CD|clock_out_s ; Clock       ; -0.500       ; 0.331      ; 1.220      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDivider:CD|clock_out_s'                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------+----------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                  ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+----------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.246 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.398      ;
; 0.255 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; ControlBlock:CB|CurrentState.S2                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.407      ;
; 0.293 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[16]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.445      ;
; 0.358 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[15]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[15]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.510      ;
; 0.366 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[6]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[2]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[11]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[11]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[13]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[13]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[14] ; Datapath:DP|RegistersBank:Registers|CurrentState[15][14] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.524      ;
; 0.384 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[28]      ; ControlBlock:CB|CurrentState.S6                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[28]      ; ControlBlock:CB|CurrentState.S8                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.536      ;
; 0.388 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[0]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.540      ;
; 0.411 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[9]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[9]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[15] ; Datapath:DP|RegistersBank:Registers|CurrentState[15][15] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.563      ;
; 0.436 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[21]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[19]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.588      ;
; 0.461 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[21]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[21]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.613      ;
; 0.468 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[27]      ; ControlBlock:CB|CurrentState.S2                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.620      ;
; 0.483 ; ControlBlock:CB|CurrentState.S1                               ; ControlBlock:CB|CurrentState.S9                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 0.631      ;
; 0.486 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[30]      ; ControlBlock:CB|CurrentState.S8                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.638      ;
; 0.489 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[30]      ; ControlBlock:CB|CurrentState.S6                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.641      ;
; 0.509 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[28]      ; ControlBlock:CB|CurrentState.S2                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.661      ;
; 0.514 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; ControlBlock:CB|CurrentState.S5                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 0.662      ;
; 0.517 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[31] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.669      ;
; 0.530 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[29]      ; ControlBlock:CB|CurrentState.S8                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[29]      ; ControlBlock:CB|CurrentState.S6                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[22]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[22]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.687      ;
; 0.539 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; ControlBlock:CB|CurrentState.S3                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 0.687      ;
; 0.542 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[14]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[14]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[20]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[20]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.697      ;
; 0.548 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[1]  ; Datapath:DP|RegistersBank:Registers|CurrentState[15][1]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.700      ;
; 0.559 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[5]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.001      ; 0.712      ;
; 0.563 ; ControlBlock:CB|CurrentState.S1                               ; ControlBlock:CB|CurrentState.S0                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.715      ;
; 0.570 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.003     ; 0.719      ;
; 0.575 ; Datapath:DP|RegistersBank:Registers|CurrentState[15][14]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[14]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.727      ;
; 0.581 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[28]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[28]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.733      ;
; 0.587 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[23]      ; Datapath:DP|RegistersBank:Registers|CurrentState[15][23] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.002     ; 0.737      ;
; 0.590 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[21]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[22]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[29]      ; ControlBlock:CB|CurrentState.S5                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 0.739      ;
; 0.592 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[29]      ; ControlBlock:CB|CurrentState.S3                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 0.740      ;
; 0.595 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[7]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.001      ; 0.748      ;
; 0.599 ; ControlBlock:CB|CurrentState.S9                               ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.005     ; 0.746      ;
; 0.602 ; ControlBlock:CB|CurrentState.S9                               ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 0.750      ;
; 0.603 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[3]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.006      ; 0.761      ;
; 0.604 ; ControlBlock:CB|CurrentState.S0                               ; ControlBlock:CB|CurrentState.S0                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.756      ;
; 0.614 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[16]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 0.762      ;
; 0.614 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[23]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 0.762      ;
; 0.620 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[23]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[23]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.772      ;
; 0.621 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25]      ; Datapath:DP|RegistersBank:Registers|CurrentState[15][25] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.001      ; 0.774      ;
; 0.627 ; ControlBlock:CB|CurrentState.S6                               ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[17] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.003     ; 0.776      ;
; 0.632 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[16]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[21]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.784      ;
; 0.638 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[12] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[14] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[2]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[1]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[0]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[4]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[6]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[8]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; ControlBlock:CB|CurrentState.S0                               ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[10] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.790      ;
; 0.640 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[30]      ; ControlBlock:CB|CurrentState.S2                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.792      ;
; 0.641 ; ControlBlock:CB|CurrentState.S9                               ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.006     ; 0.787      ;
; 0.647 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[17]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[17]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.799      ;
; 0.654 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[23]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[19]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.001      ; 0.807      ;
; 0.656 ; ControlBlock:CB|CurrentState.S4                               ; Datapath:DP|RegistersBank:Registers|CurrentState[15][25] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 0.804      ;
; 0.661 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; ControlBlock:CB|CurrentState.S8                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.813      ;
; 0.664 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; ControlBlock:CB|CurrentState.S6                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.816      ;
; 0.672 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[29]      ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[29]    ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.824      ;
; 0.679 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[8]       ; Datapath:DP|RegisterNBits:RegisterPC|CurrentState[8]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.001     ; 0.830      ;
; 0.680 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[24]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[22]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.832      ;
; 0.682 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]      ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.006      ; 0.840      ;
; 0.684 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[19] ; Datapath:DP|RegistersBank:Registers|CurrentState[0][19]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.001      ; 0.837      ;
; 0.689 ; ControlBlock:CB|CurrentState.S6                               ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[16] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.003     ; 0.838      ;
; 0.696 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[24]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.006     ; 0.842      ;
; 0.696 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[14]      ; Datapath:DP|RegistersBank:Registers|CurrentState[15][14] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.017      ; 0.865      ;
; 0.700 ; ControlBlock:CB|CurrentState.S10                              ; Datapath:DP|RegistersBank:Registers|CurrentState[15][14] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.007      ; 0.859      ;
; 0.702 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[10]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.005     ; 0.849      ;
; 0.702 ; ControlBlock:CB|CurrentState.S6                               ; ControlBlock:CB|CurrentState.S0                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.006      ; 0.860      ;
; 0.704 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[18]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.005     ; 0.851      ;
; 0.707 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[14]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.859      ;
; 0.707 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[27]      ; ControlBlock:CB|CurrentState.S9                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.002      ; 0.861      ;
; 0.715 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[31]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.007      ; 0.874      ;
; 0.715 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[30]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.007      ; 0.874      ;
; 0.716 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[19] ; Datapath:DP|RegistersBank:Registers|CurrentState[22][19] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.005      ; 0.873      ;
; 0.722 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[19] ; Datapath:DP|RegistersBank:Registers|CurrentState[7][19]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.001      ; 0.875      ;
; 0.725 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1]       ; Datapath:DP|RegistersBank:Registers|CurrentState[15][1]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.005      ; 0.882      ;
; 0.733 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[19] ; Datapath:DP|RegistersBank:Registers|CurrentState[15][19] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.007      ; 0.892      ;
; 0.734 ; ControlBlock:CB|CurrentState.S10                              ; Datapath:DP|RegistersBank:Registers|CurrentState[0][19]  ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.001      ; 0.887      ;
; 0.736 ; Datapath:DP|RegistersBank:Registers|CurrentState[23][31]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[31]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.888      ;
; 0.740 ; Datapath:DP|RegistersBank:Registers|CurrentState[6][27]       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[27]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.892      ;
; 0.740 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[17]      ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[30]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.006      ; 0.898      ;
; 0.742 ; Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[1]  ; Datapath:DP|RegistersBank:Registers|CurrentState[7][1]   ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.004     ; 0.890      ;
; 0.742 ; Datapath:DP|RegistersBank:Registers|CurrentState[15][12]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[12]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.894      ;
; 0.743 ; Datapath:DP|RegistersBank:Registers|CurrentState[15][10]      ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[10]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.895      ;
; 0.747 ; Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[28]      ; ControlBlock:CB|CurrentState.S9                          ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.002      ; 0.901      ;
; 0.748 ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[16]      ; Datapath:DP|RegistersBank:Registers|CurrentState[15][16] ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; -0.001     ; 0.899      ;
; 0.748 ; Datapath:DP|RegistersBank:Registers|CurrentState[7][19]       ; Datapath:DP|RegisterNBits:RegisterB|CurrentState[19]     ; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0.000        ; 0.000      ; 0.900      ;
+-------+---------------------------------------------------------------+----------------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_78d1:auto_generated|ram_block1a16~porta_datain_reg3  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDivider:CD|clock_out_s'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S0                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S1                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S1                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S10                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S10                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S2                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S2                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S3                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S3                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S4                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S4                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S5                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S5                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S6                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S6                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S7                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S7                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S8                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S8                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S9                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; ControlBlock:CB|CurrentState.S9                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDivider:CD|clock_out_s ; Fall       ; Datapath:DP|RegisterNBits:RegisterA|CurrentState[15]     ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-------------------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port               ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------------------+-----------------------------+-------+-------+------------+-----------------------------+
; ALUValue[*]             ; clockDivider:CD|clock_out_s ; 4.669 ; 4.669 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[0]            ; clockDivider:CD|clock_out_s ; 3.809 ; 3.809 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[1]            ; clockDivider:CD|clock_out_s ; 4.229 ; 4.229 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[2]            ; clockDivider:CD|clock_out_s ; 4.505 ; 4.505 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[3]            ; clockDivider:CD|clock_out_s ; 3.654 ; 3.654 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[4]            ; clockDivider:CD|clock_out_s ; 4.338 ; 4.338 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[5]            ; clockDivider:CD|clock_out_s ; 4.048 ; 4.048 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[6]            ; clockDivider:CD|clock_out_s ; 4.669 ; 4.669 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[7]            ; clockDivider:CD|clock_out_s ; 4.067 ; 4.067 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[8]            ; clockDivider:CD|clock_out_s ; 4.306 ; 4.306 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[9]            ; clockDivider:CD|clock_out_s ; 4.204 ; 4.204 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[10]           ; clockDivider:CD|clock_out_s ; 3.978 ; 3.978 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[11]           ; clockDivider:CD|clock_out_s ; 4.043 ; 4.043 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[12]           ; clockDivider:CD|clock_out_s ; 4.121 ; 4.121 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[13]           ; clockDivider:CD|clock_out_s ; 4.036 ; 4.036 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[14]           ; clockDivider:CD|clock_out_s ; 4.384 ; 4.384 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[15]           ; clockDivider:CD|clock_out_s ; 3.918 ; 3.918 ; Fall       ; clockDivider:CD|clock_out_s ;
; ControlSignals[*]       ; clockDivider:CD|clock_out_s ; 5.282 ; 5.282 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[0]      ; clockDivider:CD|clock_out_s ; 4.538 ; 4.538 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[1]      ; clockDivider:CD|clock_out_s ; 4.522 ; 4.522 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[2]      ; clockDivider:CD|clock_out_s ; 5.024 ; 5.024 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[3]      ; clockDivider:CD|clock_out_s ; 4.249 ; 4.249 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[4]      ; clockDivider:CD|clock_out_s ; 3.853 ; 3.853 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[5]      ; clockDivider:CD|clock_out_s ; 4.325 ; 4.325 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[6]      ; clockDivider:CD|clock_out_s ; 4.430 ; 4.430 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[7]      ; clockDivider:CD|clock_out_s ; 4.994 ; 4.994 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[8]      ; clockDivider:CD|clock_out_s ; 4.318 ; 4.318 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[9]      ; clockDivider:CD|clock_out_s ; 4.186 ; 4.186 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[10]     ; clockDivider:CD|clock_out_s ; 4.329 ; 4.329 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[11]     ; clockDivider:CD|clock_out_s ; 4.013 ; 4.013 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[12]     ; clockDivider:CD|clock_out_s ; 5.282 ; 5.282 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[13]     ; clockDivider:CD|clock_out_s ; 5.098 ; 5.098 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[14]     ; clockDivider:CD|clock_out_s ; 4.836 ; 4.836 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[15]     ; clockDivider:CD|clock_out_s ; 5.003 ; 5.003 ; Fall       ; clockDivider:CD|clock_out_s ;
; ControlState[*]         ; clockDivider:CD|clock_out_s ; 5.581 ; 5.581 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[0]        ; clockDivider:CD|clock_out_s ; 5.581 ; 5.581 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[1]        ; clockDivider:CD|clock_out_s ; 5.161 ; 5.161 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[2]        ; clockDivider:CD|clock_out_s ; 4.842 ; 4.842 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[3]        ; clockDivider:CD|clock_out_s ; 4.890 ; 4.890 ; Fall       ; clockDivider:CD|clock_out_s ;
; DataAddress[*]          ; clockDivider:CD|clock_out_s ; 4.679 ; 4.679 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[0]         ; clockDivider:CD|clock_out_s ; 3.839 ; 3.839 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[1]         ; clockDivider:CD|clock_out_s ; 4.209 ; 4.209 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[2]         ; clockDivider:CD|clock_out_s ; 4.525 ; 4.525 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[3]         ; clockDivider:CD|clock_out_s ; 3.654 ; 3.654 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[4]         ; clockDivider:CD|clock_out_s ; 4.328 ; 4.328 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[5]         ; clockDivider:CD|clock_out_s ; 4.028 ; 4.028 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[6]         ; clockDivider:CD|clock_out_s ; 4.679 ; 4.679 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[7]         ; clockDivider:CD|clock_out_s ; 4.057 ; 4.057 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[8]         ; clockDivider:CD|clock_out_s ; 4.306 ; 4.306 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[9]         ; clockDivider:CD|clock_out_s ; 4.305 ; 4.305 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[10]        ; clockDivider:CD|clock_out_s ; 3.968 ; 3.968 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[11]        ; clockDivider:CD|clock_out_s ; 4.043 ; 4.043 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[12]        ; clockDivider:CD|clock_out_s ; 4.101 ; 4.101 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[13]        ; clockDivider:CD|clock_out_s ; 4.066 ; 4.066 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[14]        ; clockDivider:CD|clock_out_s ; 4.384 ; 4.384 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[15]        ; clockDivider:CD|clock_out_s ; 3.908 ; 3.908 ; Fall       ; clockDivider:CD|clock_out_s ;
; DataValue[*]            ; clockDivider:CD|clock_out_s ; 4.931 ; 4.931 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[0]           ; clockDivider:CD|clock_out_s ; 4.434 ; 4.434 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[1]           ; clockDivider:CD|clock_out_s ; 3.951 ; 3.951 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[2]           ; clockDivider:CD|clock_out_s ; 4.196 ; 4.196 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[3]           ; clockDivider:CD|clock_out_s ; 3.793 ; 3.793 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[4]           ; clockDivider:CD|clock_out_s ; 4.499 ; 4.499 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[5]           ; clockDivider:CD|clock_out_s ; 4.112 ; 4.112 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[6]           ; clockDivider:CD|clock_out_s ; 4.028 ; 4.028 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[7]           ; clockDivider:CD|clock_out_s ; 4.931 ; 4.931 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[8]           ; clockDivider:CD|clock_out_s ; 4.719 ; 4.719 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[9]           ; clockDivider:CD|clock_out_s ; 4.258 ; 4.258 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[10]          ; clockDivider:CD|clock_out_s ; 4.389 ; 4.389 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[11]          ; clockDivider:CD|clock_out_s ; 4.307 ; 4.307 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[12]          ; clockDivider:CD|clock_out_s ; 4.081 ; 4.081 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[13]          ; clockDivider:CD|clock_out_s ; 4.181 ; 4.181 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[14]          ; clockDivider:CD|clock_out_s ; 3.925 ; 3.925 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[15]          ; clockDivider:CD|clock_out_s ; 4.016 ; 4.016 ; Fall       ; clockDivider:CD|clock_out_s ;
; InstructionAddress[*]   ; clockDivider:CD|clock_out_s ; 4.490 ; 4.490 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[0]  ; clockDivider:CD|clock_out_s ; 3.885 ; 3.885 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[1]  ; clockDivider:CD|clock_out_s ; 4.147 ; 4.147 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[2]  ; clockDivider:CD|clock_out_s ; 3.708 ; 3.708 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[3]  ; clockDivider:CD|clock_out_s ; 3.836 ; 3.836 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[4]  ; clockDivider:CD|clock_out_s ; 4.149 ; 4.149 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[5]  ; clockDivider:CD|clock_out_s ; 4.490 ; 4.490 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[6]  ; clockDivider:CD|clock_out_s ; 3.933 ; 3.933 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[7]  ; clockDivider:CD|clock_out_s ; 3.880 ; 3.880 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[8]  ; clockDivider:CD|clock_out_s ; 3.847 ; 3.847 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[9]  ; clockDivider:CD|clock_out_s ; 4.010 ; 4.010 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[10] ; clockDivider:CD|clock_out_s ; 3.850 ; 3.850 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[11] ; clockDivider:CD|clock_out_s ; 3.987 ; 3.987 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[12] ; clockDivider:CD|clock_out_s ; 4.070 ; 4.070 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[13] ; clockDivider:CD|clock_out_s ; 4.061 ; 4.061 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[14] ; clockDivider:CD|clock_out_s ; 3.634 ; 3.634 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[15] ; clockDivider:CD|clock_out_s ; 3.858 ; 3.858 ; Fall       ; clockDivider:CD|clock_out_s ;
; InstructionValue[*]     ; clockDivider:CD|clock_out_s ; 4.471 ; 4.471 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[0]    ; clockDivider:CD|clock_out_s ; 3.980 ; 3.980 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[1]    ; clockDivider:CD|clock_out_s ; 4.110 ; 4.110 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[2]    ; clockDivider:CD|clock_out_s ; 4.142 ; 4.142 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[3]    ; clockDivider:CD|clock_out_s ; 4.035 ; 4.035 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[4]    ; clockDivider:CD|clock_out_s ; 4.139 ; 4.139 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[5]    ; clockDivider:CD|clock_out_s ; 4.206 ; 4.206 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[6]    ; clockDivider:CD|clock_out_s ; 4.471 ; 4.471 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[7]    ; clockDivider:CD|clock_out_s ; 4.239 ; 4.239 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[8]    ; clockDivider:CD|clock_out_s ; 4.126 ; 4.126 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[9]    ; clockDivider:CD|clock_out_s ; 3.926 ; 3.926 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[10]   ; clockDivider:CD|clock_out_s ; 4.354 ; 4.354 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[11]   ; clockDivider:CD|clock_out_s ; 4.417 ; 4.417 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[12]   ; clockDivider:CD|clock_out_s ; 4.104 ; 4.104 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[13]   ; clockDivider:CD|clock_out_s ; 3.831 ; 3.831 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[14]   ; clockDivider:CD|clock_out_s ; 4.123 ; 4.123 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[15]   ; clockDivider:CD|clock_out_s ; 4.303 ; 4.303 ; Fall       ; clockDivider:CD|clock_out_s ;
+-------------------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-------------------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port               ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------------------+-----------------------------+-------+-------+------------+-----------------------------+
; ALUValue[*]             ; clockDivider:CD|clock_out_s ; 3.654 ; 3.654 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[0]            ; clockDivider:CD|clock_out_s ; 3.809 ; 3.809 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[1]            ; clockDivider:CD|clock_out_s ; 4.229 ; 4.229 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[2]            ; clockDivider:CD|clock_out_s ; 4.505 ; 4.505 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[3]            ; clockDivider:CD|clock_out_s ; 3.654 ; 3.654 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[4]            ; clockDivider:CD|clock_out_s ; 4.338 ; 4.338 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[5]            ; clockDivider:CD|clock_out_s ; 4.048 ; 4.048 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[6]            ; clockDivider:CD|clock_out_s ; 4.669 ; 4.669 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[7]            ; clockDivider:CD|clock_out_s ; 4.067 ; 4.067 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[8]            ; clockDivider:CD|clock_out_s ; 4.306 ; 4.306 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[9]            ; clockDivider:CD|clock_out_s ; 4.204 ; 4.204 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[10]           ; clockDivider:CD|clock_out_s ; 3.978 ; 3.978 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[11]           ; clockDivider:CD|clock_out_s ; 4.043 ; 4.043 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[12]           ; clockDivider:CD|clock_out_s ; 4.121 ; 4.121 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[13]           ; clockDivider:CD|clock_out_s ; 4.036 ; 4.036 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[14]           ; clockDivider:CD|clock_out_s ; 4.384 ; 4.384 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[15]           ; clockDivider:CD|clock_out_s ; 3.918 ; 3.918 ; Fall       ; clockDivider:CD|clock_out_s ;
; ControlSignals[*]       ; clockDivider:CD|clock_out_s ; 3.853 ; 3.853 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[0]      ; clockDivider:CD|clock_out_s ; 4.497 ; 4.497 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[1]      ; clockDivider:CD|clock_out_s ; 4.426 ; 4.426 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[2]      ; clockDivider:CD|clock_out_s ; 5.024 ; 5.024 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[3]      ; clockDivider:CD|clock_out_s ; 4.249 ; 4.249 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[4]      ; clockDivider:CD|clock_out_s ; 3.853 ; 3.853 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[5]      ; clockDivider:CD|clock_out_s ; 4.252 ; 4.252 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[6]      ; clockDivider:CD|clock_out_s ; 4.303 ; 4.303 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[7]      ; clockDivider:CD|clock_out_s ; 4.994 ; 4.994 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[8]      ; clockDivider:CD|clock_out_s ; 4.318 ; 4.318 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[9]      ; clockDivider:CD|clock_out_s ; 4.186 ; 4.186 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[10]     ; clockDivider:CD|clock_out_s ; 4.290 ; 4.290 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[11]     ; clockDivider:CD|clock_out_s ; 4.013 ; 4.013 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[12]     ; clockDivider:CD|clock_out_s ; 4.428 ; 4.428 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[13]     ; clockDivider:CD|clock_out_s ; 4.614 ; 4.614 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[14]     ; clockDivider:CD|clock_out_s ; 4.747 ; 4.747 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[15]     ; clockDivider:CD|clock_out_s ; 5.003 ; 5.003 ; Fall       ; clockDivider:CD|clock_out_s ;
; ControlState[*]         ; clockDivider:CD|clock_out_s ; 4.081 ; 4.081 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[0]        ; clockDivider:CD|clock_out_s ; 4.536 ; 4.536 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[1]        ; clockDivider:CD|clock_out_s ; 4.360 ; 4.360 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[2]        ; clockDivider:CD|clock_out_s ; 4.081 ; 4.081 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[3]        ; clockDivider:CD|clock_out_s ; 4.647 ; 4.647 ; Fall       ; clockDivider:CD|clock_out_s ;
; DataAddress[*]          ; clockDivider:CD|clock_out_s ; 3.654 ; 3.654 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[0]         ; clockDivider:CD|clock_out_s ; 3.839 ; 3.839 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[1]         ; clockDivider:CD|clock_out_s ; 4.209 ; 4.209 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[2]         ; clockDivider:CD|clock_out_s ; 4.525 ; 4.525 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[3]         ; clockDivider:CD|clock_out_s ; 3.654 ; 3.654 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[4]         ; clockDivider:CD|clock_out_s ; 4.328 ; 4.328 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[5]         ; clockDivider:CD|clock_out_s ; 4.028 ; 4.028 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[6]         ; clockDivider:CD|clock_out_s ; 4.679 ; 4.679 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[7]         ; clockDivider:CD|clock_out_s ; 4.057 ; 4.057 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[8]         ; clockDivider:CD|clock_out_s ; 4.306 ; 4.306 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[9]         ; clockDivider:CD|clock_out_s ; 4.305 ; 4.305 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[10]        ; clockDivider:CD|clock_out_s ; 3.968 ; 3.968 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[11]        ; clockDivider:CD|clock_out_s ; 4.043 ; 4.043 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[12]        ; clockDivider:CD|clock_out_s ; 4.101 ; 4.101 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[13]        ; clockDivider:CD|clock_out_s ; 4.066 ; 4.066 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[14]        ; clockDivider:CD|clock_out_s ; 4.384 ; 4.384 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[15]        ; clockDivider:CD|clock_out_s ; 3.908 ; 3.908 ; Fall       ; clockDivider:CD|clock_out_s ;
; DataValue[*]            ; clockDivider:CD|clock_out_s ; 3.793 ; 3.793 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[0]           ; clockDivider:CD|clock_out_s ; 4.434 ; 4.434 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[1]           ; clockDivider:CD|clock_out_s ; 3.951 ; 3.951 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[2]           ; clockDivider:CD|clock_out_s ; 4.196 ; 4.196 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[3]           ; clockDivider:CD|clock_out_s ; 3.793 ; 3.793 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[4]           ; clockDivider:CD|clock_out_s ; 4.499 ; 4.499 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[5]           ; clockDivider:CD|clock_out_s ; 4.112 ; 4.112 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[6]           ; clockDivider:CD|clock_out_s ; 4.028 ; 4.028 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[7]           ; clockDivider:CD|clock_out_s ; 4.931 ; 4.931 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[8]           ; clockDivider:CD|clock_out_s ; 4.719 ; 4.719 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[9]           ; clockDivider:CD|clock_out_s ; 4.258 ; 4.258 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[10]          ; clockDivider:CD|clock_out_s ; 4.389 ; 4.389 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[11]          ; clockDivider:CD|clock_out_s ; 4.307 ; 4.307 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[12]          ; clockDivider:CD|clock_out_s ; 4.081 ; 4.081 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[13]          ; clockDivider:CD|clock_out_s ; 4.181 ; 4.181 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[14]          ; clockDivider:CD|clock_out_s ; 3.925 ; 3.925 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[15]          ; clockDivider:CD|clock_out_s ; 4.016 ; 4.016 ; Fall       ; clockDivider:CD|clock_out_s ;
; InstructionAddress[*]   ; clockDivider:CD|clock_out_s ; 3.634 ; 3.634 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[0]  ; clockDivider:CD|clock_out_s ; 3.885 ; 3.885 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[1]  ; clockDivider:CD|clock_out_s ; 4.147 ; 4.147 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[2]  ; clockDivider:CD|clock_out_s ; 3.708 ; 3.708 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[3]  ; clockDivider:CD|clock_out_s ; 3.836 ; 3.836 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[4]  ; clockDivider:CD|clock_out_s ; 4.149 ; 4.149 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[5]  ; clockDivider:CD|clock_out_s ; 4.490 ; 4.490 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[6]  ; clockDivider:CD|clock_out_s ; 3.933 ; 3.933 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[7]  ; clockDivider:CD|clock_out_s ; 3.880 ; 3.880 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[8]  ; clockDivider:CD|clock_out_s ; 3.847 ; 3.847 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[9]  ; clockDivider:CD|clock_out_s ; 4.010 ; 4.010 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[10] ; clockDivider:CD|clock_out_s ; 3.850 ; 3.850 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[11] ; clockDivider:CD|clock_out_s ; 3.987 ; 3.987 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[12] ; clockDivider:CD|clock_out_s ; 4.070 ; 4.070 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[13] ; clockDivider:CD|clock_out_s ; 4.061 ; 4.061 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[14] ; clockDivider:CD|clock_out_s ; 3.634 ; 3.634 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[15] ; clockDivider:CD|clock_out_s ; 3.858 ; 3.858 ; Fall       ; clockDivider:CD|clock_out_s ;
; InstructionValue[*]     ; clockDivider:CD|clock_out_s ; 3.831 ; 3.831 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[0]    ; clockDivider:CD|clock_out_s ; 3.980 ; 3.980 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[1]    ; clockDivider:CD|clock_out_s ; 4.110 ; 4.110 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[2]    ; clockDivider:CD|clock_out_s ; 4.142 ; 4.142 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[3]    ; clockDivider:CD|clock_out_s ; 4.035 ; 4.035 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[4]    ; clockDivider:CD|clock_out_s ; 4.139 ; 4.139 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[5]    ; clockDivider:CD|clock_out_s ; 4.206 ; 4.206 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[6]    ; clockDivider:CD|clock_out_s ; 4.471 ; 4.471 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[7]    ; clockDivider:CD|clock_out_s ; 4.239 ; 4.239 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[8]    ; clockDivider:CD|clock_out_s ; 4.126 ; 4.126 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[9]    ; clockDivider:CD|clock_out_s ; 3.926 ; 3.926 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[10]   ; clockDivider:CD|clock_out_s ; 4.354 ; 4.354 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[11]   ; clockDivider:CD|clock_out_s ; 4.417 ; 4.417 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[12]   ; clockDivider:CD|clock_out_s ; 4.104 ; 4.104 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[13]   ; clockDivider:CD|clock_out_s ; 3.831 ; 3.831 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[14]   ; clockDivider:CD|clock_out_s ; 4.123 ; 4.123 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[15]   ; clockDivider:CD|clock_out_s ; 4.303 ; 4.303 ; Fall       ; clockDivider:CD|clock_out_s ;
+-------------------------+-----------------------------+-------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                        ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -6.920    ; -2.557 ; N/A      ; N/A     ; -2.000              ;
;  Clock                       ; -1.914    ; -2.557 ; N/A      ; N/A     ; -2.000              ;
;  clockDivider:CD|clock_out_s ; -6.920    ; 0.246  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS              ; -5725.853 ; -2.557 ; 0.0      ; 0.0     ; -1557.38            ;
;  Clock                       ; -96.353   ; -2.557 ; N/A      ; N/A     ; -330.380            ;
;  clockDivider:CD|clock_out_s ; -5629.500 ; 0.000  ; N/A      ; N/A     ; -1227.000           ;
+------------------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port               ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------------------+-----------------------------+--------+--------+------------+-----------------------------+
; ALUValue[*]             ; clockDivider:CD|clock_out_s ; 8.663  ; 8.663  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[0]            ; clockDivider:CD|clock_out_s ; 7.047  ; 7.047  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[1]            ; clockDivider:CD|clock_out_s ; 7.755  ; 7.755  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[2]            ; clockDivider:CD|clock_out_s ; 8.226  ; 8.226  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[3]            ; clockDivider:CD|clock_out_s ; 6.606  ; 6.606  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[4]            ; clockDivider:CD|clock_out_s ; 7.986  ; 7.986  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[5]            ; clockDivider:CD|clock_out_s ; 7.507  ; 7.507  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[6]            ; clockDivider:CD|clock_out_s ; 8.663  ; 8.663  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[7]            ; clockDivider:CD|clock_out_s ; 7.298  ; 7.298  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[8]            ; clockDivider:CD|clock_out_s ; 7.891  ; 7.891  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[9]            ; clockDivider:CD|clock_out_s ; 7.712  ; 7.712  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[10]           ; clockDivider:CD|clock_out_s ; 7.384  ; 7.384  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[11]           ; clockDivider:CD|clock_out_s ; 7.355  ; 7.355  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[12]           ; clockDivider:CD|clock_out_s ; 7.674  ; 7.674  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[13]           ; clockDivider:CD|clock_out_s ; 7.460  ; 7.460  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[14]           ; clockDivider:CD|clock_out_s ; 8.132  ; 8.132  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[15]           ; clockDivider:CD|clock_out_s ; 7.028  ; 7.028  ; Fall       ; clockDivider:CD|clock_out_s ;
; ControlSignals[*]       ; clockDivider:CD|clock_out_s ; 10.063 ; 10.063 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[0]      ; clockDivider:CD|clock_out_s ; 8.459  ; 8.459  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[1]      ; clockDivider:CD|clock_out_s ; 8.438  ; 8.438  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[2]      ; clockDivider:CD|clock_out_s ; 9.387  ; 9.387  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[3]      ; clockDivider:CD|clock_out_s ; 7.801  ; 7.801  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[4]      ; clockDivider:CD|clock_out_s ; 6.959  ; 6.959  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[5]      ; clockDivider:CD|clock_out_s ; 8.018  ; 8.018  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[6]      ; clockDivider:CD|clock_out_s ; 8.361  ; 8.361  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[7]      ; clockDivider:CD|clock_out_s ; 9.357  ; 9.357  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[8]      ; clockDivider:CD|clock_out_s ; 7.950  ; 7.950  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[9]      ; clockDivider:CD|clock_out_s ; 7.532  ; 7.532  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[10]     ; clockDivider:CD|clock_out_s ; 8.111  ; 8.111  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[11]     ; clockDivider:CD|clock_out_s ; 7.275  ; 7.275  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[12]     ; clockDivider:CD|clock_out_s ; 10.063 ; 10.063 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[13]     ; clockDivider:CD|clock_out_s ; 9.631  ; 9.631  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[14]     ; clockDivider:CD|clock_out_s ; 9.230  ; 9.230  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[15]     ; clockDivider:CD|clock_out_s ; 9.367  ; 9.367  ; Fall       ; clockDivider:CD|clock_out_s ;
; ControlState[*]         ; clockDivider:CD|clock_out_s ; 10.572 ; 10.572 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[0]        ; clockDivider:CD|clock_out_s ; 10.572 ; 10.572 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[1]        ; clockDivider:CD|clock_out_s ; 9.797  ; 9.797  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[2]        ; clockDivider:CD|clock_out_s ; 9.142  ; 9.142  ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[3]        ; clockDivider:CD|clock_out_s ; 9.248  ; 9.248  ; Fall       ; clockDivider:CD|clock_out_s ;
; DataAddress[*]          ; clockDivider:CD|clock_out_s ; 8.673  ; 8.673  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[0]         ; clockDivider:CD|clock_out_s ; 7.077  ; 7.077  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[1]         ; clockDivider:CD|clock_out_s ; 7.735  ; 7.735  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[2]         ; clockDivider:CD|clock_out_s ; 8.246  ; 8.246  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[3]         ; clockDivider:CD|clock_out_s ; 6.606  ; 6.606  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[4]         ; clockDivider:CD|clock_out_s ; 7.976  ; 7.976  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[5]         ; clockDivider:CD|clock_out_s ; 7.487  ; 7.487  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[6]         ; clockDivider:CD|clock_out_s ; 8.673  ; 8.673  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[7]         ; clockDivider:CD|clock_out_s ; 7.288  ; 7.288  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[8]         ; clockDivider:CD|clock_out_s ; 7.891  ; 7.891  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[9]         ; clockDivider:CD|clock_out_s ; 7.942  ; 7.942  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[10]        ; clockDivider:CD|clock_out_s ; 7.374  ; 7.374  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[11]        ; clockDivider:CD|clock_out_s ; 7.355  ; 7.355  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[12]        ; clockDivider:CD|clock_out_s ; 7.654  ; 7.654  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[13]        ; clockDivider:CD|clock_out_s ; 7.490  ; 7.490  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[14]        ; clockDivider:CD|clock_out_s ; 8.132  ; 8.132  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[15]        ; clockDivider:CD|clock_out_s ; 7.018  ; 7.018  ; Fall       ; clockDivider:CD|clock_out_s ;
; DataValue[*]            ; clockDivider:CD|clock_out_s ; 9.223  ; 9.223  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[0]           ; clockDivider:CD|clock_out_s ; 8.194  ; 8.194  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[1]           ; clockDivider:CD|clock_out_s ; 7.176  ; 7.176  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[2]           ; clockDivider:CD|clock_out_s ; 7.693  ; 7.693  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[3]           ; clockDivider:CD|clock_out_s ; 6.741  ; 6.741  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[4]           ; clockDivider:CD|clock_out_s ; 8.307  ; 8.307  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[5]           ; clockDivider:CD|clock_out_s ; 7.492  ; 7.492  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[6]           ; clockDivider:CD|clock_out_s ; 7.281  ; 7.281  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[7]           ; clockDivider:CD|clock_out_s ; 9.223  ; 9.223  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[8]           ; clockDivider:CD|clock_out_s ; 8.694  ; 8.694  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[9]           ; clockDivider:CD|clock_out_s ; 7.801  ; 7.801  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[10]          ; clockDivider:CD|clock_out_s ; 8.095  ; 8.095  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[11]          ; clockDivider:CD|clock_out_s ; 7.794  ; 7.794  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[12]          ; clockDivider:CD|clock_out_s ; 7.342  ; 7.342  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[13]          ; clockDivider:CD|clock_out_s ; 7.598  ; 7.598  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[14]          ; clockDivider:CD|clock_out_s ; 7.045  ; 7.045  ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[15]          ; clockDivider:CD|clock_out_s ; 7.287  ; 7.287  ; Fall       ; clockDivider:CD|clock_out_s ;
; InstructionAddress[*]   ; clockDivider:CD|clock_out_s ; 8.209  ; 8.209  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[0]  ; clockDivider:CD|clock_out_s ; 7.229  ; 7.229  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[1]  ; clockDivider:CD|clock_out_s ; 7.595  ; 7.595  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[2]  ; clockDivider:CD|clock_out_s ; 6.709  ; 6.709  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[3]  ; clockDivider:CD|clock_out_s ; 7.079  ; 7.079  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[4]  ; clockDivider:CD|clock_out_s ; 7.713  ; 7.713  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[5]  ; clockDivider:CD|clock_out_s ; 8.209  ; 8.209  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[6]  ; clockDivider:CD|clock_out_s ; 7.291  ; 7.291  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[7]  ; clockDivider:CD|clock_out_s ; 7.007  ; 7.007  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[8]  ; clockDivider:CD|clock_out_s ; 6.954  ; 6.954  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[9]  ; clockDivider:CD|clock_out_s ; 7.277  ; 7.277  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[10] ; clockDivider:CD|clock_out_s ; 6.962  ; 6.962  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[11] ; clockDivider:CD|clock_out_s ; 7.235  ; 7.235  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[12] ; clockDivider:CD|clock_out_s ; 7.395  ; 7.395  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[13] ; clockDivider:CD|clock_out_s ; 7.424  ; 7.424  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[14] ; clockDivider:CD|clock_out_s ; 6.584  ; 6.584  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[15] ; clockDivider:CD|clock_out_s ; 7.130  ; 7.130  ; Fall       ; clockDivider:CD|clock_out_s ;
; InstructionValue[*]     ; clockDivider:CD|clock_out_s ; 8.120  ; 8.120  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[0]    ; clockDivider:CD|clock_out_s ; 7.257  ; 7.257  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[1]    ; clockDivider:CD|clock_out_s ; 7.480  ; 7.480  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[2]    ; clockDivider:CD|clock_out_s ; 7.572  ; 7.572  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[3]    ; clockDivider:CD|clock_out_s ; 7.389  ; 7.389  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[4]    ; clockDivider:CD|clock_out_s ; 7.559  ; 7.559  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[5]    ; clockDivider:CD|clock_out_s ; 7.770  ; 7.770  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[6]    ; clockDivider:CD|clock_out_s ; 8.120  ; 8.120  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[7]    ; clockDivider:CD|clock_out_s ; 7.762  ; 7.762  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[8]    ; clockDivider:CD|clock_out_s ; 7.514  ; 7.514  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[9]    ; clockDivider:CD|clock_out_s ; 7.015  ; 7.015  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[10]   ; clockDivider:CD|clock_out_s ; 7.968  ; 7.968  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[11]   ; clockDivider:CD|clock_out_s ; 8.120  ; 8.120  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[12]   ; clockDivider:CD|clock_out_s ; 7.480  ; 7.480  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[13]   ; clockDivider:CD|clock_out_s ; 6.947  ; 6.947  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[14]   ; clockDivider:CD|clock_out_s ; 7.540  ; 7.540  ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[15]   ; clockDivider:CD|clock_out_s ; 7.916  ; 7.916  ; Fall       ; clockDivider:CD|clock_out_s ;
+-------------------------+-----------------------------+--------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-------------------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port               ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------------------+-----------------------------+-------+-------+------------+-----------------------------+
; ALUValue[*]             ; clockDivider:CD|clock_out_s ; 3.654 ; 3.654 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[0]            ; clockDivider:CD|clock_out_s ; 3.809 ; 3.809 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[1]            ; clockDivider:CD|clock_out_s ; 4.229 ; 4.229 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[2]            ; clockDivider:CD|clock_out_s ; 4.505 ; 4.505 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[3]            ; clockDivider:CD|clock_out_s ; 3.654 ; 3.654 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[4]            ; clockDivider:CD|clock_out_s ; 4.338 ; 4.338 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[5]            ; clockDivider:CD|clock_out_s ; 4.048 ; 4.048 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[6]            ; clockDivider:CD|clock_out_s ; 4.669 ; 4.669 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[7]            ; clockDivider:CD|clock_out_s ; 4.067 ; 4.067 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[8]            ; clockDivider:CD|clock_out_s ; 4.306 ; 4.306 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[9]            ; clockDivider:CD|clock_out_s ; 4.204 ; 4.204 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[10]           ; clockDivider:CD|clock_out_s ; 3.978 ; 3.978 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[11]           ; clockDivider:CD|clock_out_s ; 4.043 ; 4.043 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[12]           ; clockDivider:CD|clock_out_s ; 4.121 ; 4.121 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[13]           ; clockDivider:CD|clock_out_s ; 4.036 ; 4.036 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[14]           ; clockDivider:CD|clock_out_s ; 4.384 ; 4.384 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ALUValue[15]           ; clockDivider:CD|clock_out_s ; 3.918 ; 3.918 ; Fall       ; clockDivider:CD|clock_out_s ;
; ControlSignals[*]       ; clockDivider:CD|clock_out_s ; 3.853 ; 3.853 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[0]      ; clockDivider:CD|clock_out_s ; 4.497 ; 4.497 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[1]      ; clockDivider:CD|clock_out_s ; 4.426 ; 4.426 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[2]      ; clockDivider:CD|clock_out_s ; 5.024 ; 5.024 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[3]      ; clockDivider:CD|clock_out_s ; 4.249 ; 4.249 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[4]      ; clockDivider:CD|clock_out_s ; 3.853 ; 3.853 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[5]      ; clockDivider:CD|clock_out_s ; 4.252 ; 4.252 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[6]      ; clockDivider:CD|clock_out_s ; 4.303 ; 4.303 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[7]      ; clockDivider:CD|clock_out_s ; 4.994 ; 4.994 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[8]      ; clockDivider:CD|clock_out_s ; 4.318 ; 4.318 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[9]      ; clockDivider:CD|clock_out_s ; 4.186 ; 4.186 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[10]     ; clockDivider:CD|clock_out_s ; 4.290 ; 4.290 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[11]     ; clockDivider:CD|clock_out_s ; 4.013 ; 4.013 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[12]     ; clockDivider:CD|clock_out_s ; 4.428 ; 4.428 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[13]     ; clockDivider:CD|clock_out_s ; 4.614 ; 4.614 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[14]     ; clockDivider:CD|clock_out_s ; 4.747 ; 4.747 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlSignals[15]     ; clockDivider:CD|clock_out_s ; 5.003 ; 5.003 ; Fall       ; clockDivider:CD|clock_out_s ;
; ControlState[*]         ; clockDivider:CD|clock_out_s ; 4.081 ; 4.081 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[0]        ; clockDivider:CD|clock_out_s ; 4.536 ; 4.536 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[1]        ; clockDivider:CD|clock_out_s ; 4.360 ; 4.360 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[2]        ; clockDivider:CD|clock_out_s ; 4.081 ; 4.081 ; Fall       ; clockDivider:CD|clock_out_s ;
;  ControlState[3]        ; clockDivider:CD|clock_out_s ; 4.647 ; 4.647 ; Fall       ; clockDivider:CD|clock_out_s ;
; DataAddress[*]          ; clockDivider:CD|clock_out_s ; 3.654 ; 3.654 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[0]         ; clockDivider:CD|clock_out_s ; 3.839 ; 3.839 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[1]         ; clockDivider:CD|clock_out_s ; 4.209 ; 4.209 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[2]         ; clockDivider:CD|clock_out_s ; 4.525 ; 4.525 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[3]         ; clockDivider:CD|clock_out_s ; 3.654 ; 3.654 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[4]         ; clockDivider:CD|clock_out_s ; 4.328 ; 4.328 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[5]         ; clockDivider:CD|clock_out_s ; 4.028 ; 4.028 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[6]         ; clockDivider:CD|clock_out_s ; 4.679 ; 4.679 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[7]         ; clockDivider:CD|clock_out_s ; 4.057 ; 4.057 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[8]         ; clockDivider:CD|clock_out_s ; 4.306 ; 4.306 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[9]         ; clockDivider:CD|clock_out_s ; 4.305 ; 4.305 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[10]        ; clockDivider:CD|clock_out_s ; 3.968 ; 3.968 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[11]        ; clockDivider:CD|clock_out_s ; 4.043 ; 4.043 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[12]        ; clockDivider:CD|clock_out_s ; 4.101 ; 4.101 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[13]        ; clockDivider:CD|clock_out_s ; 4.066 ; 4.066 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[14]        ; clockDivider:CD|clock_out_s ; 4.384 ; 4.384 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataAddress[15]        ; clockDivider:CD|clock_out_s ; 3.908 ; 3.908 ; Fall       ; clockDivider:CD|clock_out_s ;
; DataValue[*]            ; clockDivider:CD|clock_out_s ; 3.793 ; 3.793 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[0]           ; clockDivider:CD|clock_out_s ; 4.434 ; 4.434 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[1]           ; clockDivider:CD|clock_out_s ; 3.951 ; 3.951 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[2]           ; clockDivider:CD|clock_out_s ; 4.196 ; 4.196 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[3]           ; clockDivider:CD|clock_out_s ; 3.793 ; 3.793 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[4]           ; clockDivider:CD|clock_out_s ; 4.499 ; 4.499 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[5]           ; clockDivider:CD|clock_out_s ; 4.112 ; 4.112 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[6]           ; clockDivider:CD|clock_out_s ; 4.028 ; 4.028 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[7]           ; clockDivider:CD|clock_out_s ; 4.931 ; 4.931 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[8]           ; clockDivider:CD|clock_out_s ; 4.719 ; 4.719 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[9]           ; clockDivider:CD|clock_out_s ; 4.258 ; 4.258 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[10]          ; clockDivider:CD|clock_out_s ; 4.389 ; 4.389 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[11]          ; clockDivider:CD|clock_out_s ; 4.307 ; 4.307 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[12]          ; clockDivider:CD|clock_out_s ; 4.081 ; 4.081 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[13]          ; clockDivider:CD|clock_out_s ; 4.181 ; 4.181 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[14]          ; clockDivider:CD|clock_out_s ; 3.925 ; 3.925 ; Fall       ; clockDivider:CD|clock_out_s ;
;  DataValue[15]          ; clockDivider:CD|clock_out_s ; 4.016 ; 4.016 ; Fall       ; clockDivider:CD|clock_out_s ;
; InstructionAddress[*]   ; clockDivider:CD|clock_out_s ; 3.634 ; 3.634 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[0]  ; clockDivider:CD|clock_out_s ; 3.885 ; 3.885 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[1]  ; clockDivider:CD|clock_out_s ; 4.147 ; 4.147 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[2]  ; clockDivider:CD|clock_out_s ; 3.708 ; 3.708 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[3]  ; clockDivider:CD|clock_out_s ; 3.836 ; 3.836 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[4]  ; clockDivider:CD|clock_out_s ; 4.149 ; 4.149 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[5]  ; clockDivider:CD|clock_out_s ; 4.490 ; 4.490 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[6]  ; clockDivider:CD|clock_out_s ; 3.933 ; 3.933 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[7]  ; clockDivider:CD|clock_out_s ; 3.880 ; 3.880 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[8]  ; clockDivider:CD|clock_out_s ; 3.847 ; 3.847 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[9]  ; clockDivider:CD|clock_out_s ; 4.010 ; 4.010 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[10] ; clockDivider:CD|clock_out_s ; 3.850 ; 3.850 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[11] ; clockDivider:CD|clock_out_s ; 3.987 ; 3.987 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[12] ; clockDivider:CD|clock_out_s ; 4.070 ; 4.070 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[13] ; clockDivider:CD|clock_out_s ; 4.061 ; 4.061 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[14] ; clockDivider:CD|clock_out_s ; 3.634 ; 3.634 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionAddress[15] ; clockDivider:CD|clock_out_s ; 3.858 ; 3.858 ; Fall       ; clockDivider:CD|clock_out_s ;
; InstructionValue[*]     ; clockDivider:CD|clock_out_s ; 3.831 ; 3.831 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[0]    ; clockDivider:CD|clock_out_s ; 3.980 ; 3.980 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[1]    ; clockDivider:CD|clock_out_s ; 4.110 ; 4.110 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[2]    ; clockDivider:CD|clock_out_s ; 4.142 ; 4.142 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[3]    ; clockDivider:CD|clock_out_s ; 4.035 ; 4.035 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[4]    ; clockDivider:CD|clock_out_s ; 4.139 ; 4.139 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[5]    ; clockDivider:CD|clock_out_s ; 4.206 ; 4.206 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[6]    ; clockDivider:CD|clock_out_s ; 4.471 ; 4.471 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[7]    ; clockDivider:CD|clock_out_s ; 4.239 ; 4.239 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[8]    ; clockDivider:CD|clock_out_s ; 4.126 ; 4.126 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[9]    ; clockDivider:CD|clock_out_s ; 3.926 ; 3.926 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[10]   ; clockDivider:CD|clock_out_s ; 4.354 ; 4.354 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[11]   ; clockDivider:CD|clock_out_s ; 4.417 ; 4.417 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[12]   ; clockDivider:CD|clock_out_s ; 4.104 ; 4.104 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[13]   ; clockDivider:CD|clock_out_s ; 3.831 ; 3.831 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[14]   ; clockDivider:CD|clock_out_s ; 4.123 ; 4.123 ; Fall       ; clockDivider:CD|clock_out_s ;
;  InstructionValue[15]   ; clockDivider:CD|clock_out_s ; 4.303 ; 4.303 ; Fall       ; clockDivider:CD|clock_out_s ;
+-------------------------+-----------------------------+-------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; Clock                       ; Clock                       ; 32       ; 0        ; 0        ; 0        ;
; clockDivider:CD|clock_out_s ; Clock                       ; 1        ; 99       ; 0        ; 0        ;
; Clock                       ; clockDivider:CD|clock_out_s ; 0        ; 0        ; 576      ; 0        ;
; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0        ; 0        ; 0        ; 64282    ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; Clock                       ; Clock                       ; 32       ; 0        ; 0        ; 0        ;
; clockDivider:CD|clock_out_s ; Clock                       ; 1        ; 99       ; 0        ; 0        ;
; Clock                       ; clockDivider:CD|clock_out_s ; 0        ; 0        ; 576      ; 0        ;
; clockDivider:CD|clock_out_s ; clockDivider:CD|clock_out_s ; 0        ; 0        ; 0        ; 64282    ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
=======
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 92.61 MHz  ; 92.61 MHz       ; Debounce:DebClk|OP1 ;                                                               ;
; 925.07 MHz ; 420.17 MHz      ; CLOCK_50            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -9.798 ; -6287.164     ;
; CLOCK_50            ; -0.081 ; -0.132        ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow Model Hold Summary                      ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; CLOCK_50            ; -1.588 ; -1.588        ;
; Debounce:DebClk|OP1 ; 0.533  ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow Model Recovery Summary                  ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -2.902 ; -3550.414     ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; Debounce:DebClk|OP1 ; 3.111 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -2.000 ; -1554.000     ;
; CLOCK_50            ; -1.380 ; -13.380       ;
+---------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Debounce:DebClk|OP1'                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------+---------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                   ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+---------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -9.798 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.010     ; 10.824     ;
; -9.797 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.835     ;
; -9.711 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 10.738     ;
; -9.710 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.749     ;
; -9.625 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.646     ;
; -9.625 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.646     ;
; -9.625 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.646     ;
; -9.625 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.646     ;
; -9.608 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.647     ;
; -9.608 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.647     ;
; -9.608 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.647     ;
; -9.602 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.638     ;
; -9.602 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.638     ;
; -9.601 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.640     ;
; -9.594 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 10.626     ;
; -9.594 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[23] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 10.626     ;
; -9.588 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.624     ;
; -9.588 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.624     ;
; -9.588 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.624     ;
; -9.588 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.624     ;
; -9.588 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.624     ;
; -9.585 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.010     ; 10.611     ;
; -9.584 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.023     ; 10.597     ;
; -9.584 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.023     ; 10.597     ;
; -9.584 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.023     ; 10.597     ;
; -9.584 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.622     ;
; -9.578 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 10.605     ;
; -9.578 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 10.605     ;
; -9.577 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 10.609     ;
; -9.571 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 10.598     ;
; -9.571 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 10.598     ;
; -9.568 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.044     ; 10.560     ;
; -9.568 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.044     ; 10.560     ;
; -9.538 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 10.560     ;
; -9.538 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 10.560     ;
; -9.538 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 10.560     ;
; -9.538 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 10.560     ;
; -9.535 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.017     ; 10.554     ;
; -9.533 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.016     ; 10.553     ;
; -9.533 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.016     ; 10.553     ;
; -9.531 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S2                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.010     ; 10.557     ;
; -9.530 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S2                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.568     ;
; -9.521 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.561     ;
; -9.521 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.561     ;
; -9.521 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.561     ;
; -9.515 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 10.552     ;
; -9.515 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 10.552     ;
; -9.514 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.554     ;
; -9.507 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 10.540     ;
; -9.507 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[23] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 10.540     ;
; -9.501 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 10.538     ;
; -9.501 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 10.538     ;
; -9.501 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 10.538     ;
; -9.501 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 10.538     ;
; -9.501 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 10.538     ;
; -9.497 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.010     ; 10.523     ;
; -9.497 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 10.511     ;
; -9.497 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 10.511     ;
; -9.497 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 10.511     ;
; -9.496 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.534     ;
; -9.492 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[2] ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.010     ; 10.518     ;
; -9.491 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[2] ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.529     ;
; -9.491 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 10.519     ;
; -9.491 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 10.519     ;
; -9.490 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 10.523     ;
; -9.484 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 10.512     ;
; -9.484 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 10.512     ;
; -9.481 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.043     ; 10.474     ;
; -9.481 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.043     ; 10.474     ;
; -9.448 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.016     ; 10.468     ;
; -9.446 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.467     ;
; -9.446 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.467     ;
; -9.412 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.433     ;
; -9.412 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.433     ;
; -9.412 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.433     ;
; -9.412 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.433     ;
; -9.395 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.434     ;
; -9.395 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.434     ;
; -9.395 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.434     ;
; -9.389 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.425     ;
; -9.389 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.425     ;
; -9.388 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.427     ;
; -9.381 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 10.413     ;
; -9.381 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[23] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 10.413     ;
; -9.375 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.411     ;
; -9.375 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.411     ;
; -9.375 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.411     ;
; -9.375 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.411     ;
; -9.375 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.411     ;
; -9.372 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S1                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.010     ; 10.398     ;
; -9.371 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S1                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.409     ;
; -9.371 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.023     ; 10.384     ;
; -9.371 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.023     ; 10.384     ;
; -9.371 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.023     ; 10.384     ;
; -9.365 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 10.392     ;
; -9.365 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 10.392     ;
; -9.364 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 10.396     ;
; -9.358 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S2                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.379     ;
; -9.358 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S2                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.379     ;
; -9.358 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S2                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.379     ;
+--------+-----------------------------------------------------------------------------+---------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; -0.081 ; Debounce:DebRst|OP5 ; Debounce:DebRst|OP6 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 1.117      ;
; -0.051 ; Debounce:DebRst|OP1 ; Debounce:DebRst|OP2 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 1.087      ;
; 0.099  ; Debounce:DebRst|OP2 ; Debounce:DebRst|OP3 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.937      ;
; 0.099  ; Debounce:DebRst|OP4 ; Debounce:DebRst|OP5 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.937      ;
; 0.102  ; Debounce:DebClk|OP5 ; Debounce:DebClk|OP6 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.934      ;
; 0.106  ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP3 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.930      ;
; 0.241  ; Debounce:DebClk|OP3 ; Debounce:DebClk|OP4 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.795      ;
; 0.248  ; Debounce:DebRst|OP3 ; Debounce:DebRst|OP4 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.788      ;
; 0.248  ; Debounce:DebClk|OP4 ; Debounce:DebClk|OP5 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.788      ;
; 1.858  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 0.500        ; 1.867      ; 0.795      ;
; 2.358  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 1.000        ; 1.867      ; 0.795      ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                     ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; -1.588 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 0.000        ; 1.867      ; 0.795      ;
; -1.088 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; -0.500       ; 1.867      ; 0.795      ;
; 0.522  ; Debounce:DebRst|OP3 ; Debounce:DebRst|OP4 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; Debounce:DebClk|OP4 ; Debounce:DebClk|OP5 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.529  ; Debounce:DebClk|OP3 ; Debounce:DebClk|OP4 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.664  ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP3 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.668  ; Debounce:DebClk|OP5 ; Debounce:DebClk|OP6 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.671  ; Debounce:DebRst|OP2 ; Debounce:DebRst|OP3 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.937      ;
; 0.671  ; Debounce:DebRst|OP4 ; Debounce:DebRst|OP5 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.937      ;
; 0.821  ; Debounce:DebRst|OP1 ; Debounce:DebRst|OP2 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.851  ; Debounce:DebRst|OP5 ; Debounce:DebRst|OP6 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.117      ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Debounce:DebClk|OP1'                                                                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                                                                                                 ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.533 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.799      ;
; 0.670 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.936      ;
; 0.677 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S1                               ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.943      ;
; 0.681 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S1                               ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.947      ;
; 0.744 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.010      ;
; 0.786 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[29] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][29]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.788 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[17] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][17]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.054      ;
; 0.836 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[13]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[13]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.102      ;
; 0.893 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[24]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg8  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.183      ;
; 0.895 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[5]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg5   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.184      ;
; 0.896 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[26]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg10 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.186      ;
; 0.898 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[23]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg7  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.188      ;
; 0.900 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[22]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg6  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.052      ; 1.186      ;
; 0.906 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg2   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.195      ;
; 0.907 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[7]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg7   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.196      ;
; 0.910 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[11]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg11  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.199      ;
; 0.911 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg0   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.054      ; 1.199      ;
; 0.914 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[25]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg9  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.204      ;
; 0.916 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[20]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg4  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.206      ;
; 0.920 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[29]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S3                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.186      ;
; 0.926 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[12]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg12  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.054      ; 1.214      ;
; 0.928 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[1]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg1   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.217      ;
; 0.941 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[3]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg3   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.054      ; 1.229      ;
; 0.968 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[17]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg1  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.258      ;
; 0.971 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[29]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S5                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.237      ;
; 0.975 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.242      ;
; 0.982 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[12]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.248      ;
; 0.982 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[2]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.248      ;
; 0.982 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[0]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.248      ;
; 0.982 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[1]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.248      ;
; 0.994 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.260      ;
; 0.995 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[9]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.262      ;
; 1.001 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.267      ;
; 1.009 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[8]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[8]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.012      ; 1.287      ;
; 1.022 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[11]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[11]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.012      ; 1.300      ;
; 1.030 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[21] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][21]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.296      ;
; 1.050 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S1                               ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S9                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 1.318      ;
; 1.051 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.317      ;
; 1.073 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[28]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S9                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.339      ;
; 1.077 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[12]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[12]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.343      ;
; 1.130 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[28]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S3                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.396      ;
; 1.133 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[28]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S5                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.399      ;
; 1.135 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[18]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg2  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.080      ; 1.449      ;
; 1.144 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.411      ;
; 1.150 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S3                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.416      ;
; 1.150 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S5                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.416      ;
; 1.183 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[10]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg10  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.058      ; 1.475      ;
; 1.185 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[4]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg4   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.058      ; 1.477      ;
; 1.186 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[19]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg3  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.067      ; 1.487      ;
; 1.193 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[29]      ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][29]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.459      ;
; 1.207 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[6]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg6   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.058      ; 1.499      ;
; 1.210 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[13]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg13  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.069      ; 1.513      ;
; 1.211 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[15]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg15  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.069      ; 1.514      ;
; 1.211 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[8]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg8   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.058      ; 1.503      ;
; 1.218 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S9                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.484      ;
; 1.237 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[14]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg14  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.049      ; 1.520      ;
; 1.240 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[16]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg0  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.066      ; 1.540      ;
; 1.245 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[16]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.511      ;
; 1.267 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[17]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[17]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.029     ; 1.504      ;
; 1.270 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[27]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S3                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.536      ;
; 1.273 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[27]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S5                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.539      ;
; 1.279 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[21]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[21]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.029     ; 1.516      ;
; 1.283 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.550      ;
; 1.296 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[8]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.563      ;
; 1.298 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[14]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.565      ;
; 1.298 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[18] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][18]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.003     ; 1.561      ;
; 1.302 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[11]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.569      ;
; 1.308 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[18]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[18]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.574      ;
; 1.313 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S7                               ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.005     ; 1.574      ;
; 1.328 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[24] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][24]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.004      ; 1.598      ;
; 1.328 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[28]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.597      ;
; 1.329 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[14]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.598      ;
; 1.330 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[24] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][24]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.004      ; 1.600      ;
; 1.331 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[17]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[30]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.597      ;
; 1.333 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.599      ;
; 1.336 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[14]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[14]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.602      ;
; 1.337 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[27]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S9                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.603      ;
; 1.340 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[28]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg12 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.046      ; 1.620      ;
; 1.353 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[27]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.622      ;
; 1.355 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[29]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.624      ;
; 1.362 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[9]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[9]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.012      ; 1.640      ;
; 1.364 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[19] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][19]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.633      ;
; 1.375 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[28] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][28]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.641      ;
; 1.377 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[22] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[12][22]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.643      ;
; 1.385 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[22] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][22]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.654      ;
; 1.386 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[22] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][22]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.655      ;
; 1.392 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[30]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.014     ; 1.644      ;
; 1.408 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 1.673      ;
; 1.408 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[5]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 1.673      ;
; 1.408 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[7]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 1.673      ;
; 1.408 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[9]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 1.673      ;
; 1.408 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[11]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 1.673      ;
; 1.421 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[26] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][26]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.029     ; 1.658      ;
; 1.426 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[21]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg5  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.095      ; 1.755      ;
; 1.435 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[28] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][28]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.029     ; 1.672      ;
; 1.436 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S3                               ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S4                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.705      ;
; 1.439 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[28] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[12][28]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.029     ; 1.676      ;
; 1.443 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[23] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][23]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 1.711      ;
; 1.443 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[23] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[12][23]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.027     ; 1.682      ;
; 1.444 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[23] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][23]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.027     ; 1.683      ;
+-------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Debounce:DebClk|OP1'                                                                                                                                                ;
+--------+---------------------+------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                      ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[16] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.843      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[17] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.843      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.082     ; 3.856      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[17][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.078     ; 3.860      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.078     ; 3.860      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[30][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[22][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.084     ; 3.854      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[22] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.843      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[21] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.843      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.064     ; 3.874      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.064     ; 3.874      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.066     ; 3.872      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[1][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.088     ; 3.850      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[3][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.092     ; 3.846      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[0][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.088     ; 3.850      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[2][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.092     ; 3.846      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[31][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[14][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.090     ; 3.848      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][1]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[0][1]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.843      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[26][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[14][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[0][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.088     ; 3.850      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.085     ; 3.853      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.085     ; 3.853      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[23][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.086     ; 3.852      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[26][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.843      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[14][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.090     ; 3.848      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[12][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.086     ; 3.852      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.090     ; 3.848      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[26][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[30][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[23][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[1][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.066     ; 3.872      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[3][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.066     ; 3.872      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[0][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.843      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[14][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[17][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[26][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.085     ; 3.853      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.085     ; 3.853      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[23][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[31][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[30][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[17][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[14][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.081     ; 3.857      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[26][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[22][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.084     ; 3.854      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[30][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[31][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[23][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.085     ; 3.853      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.085     ; 3.853      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.082     ; 3.856      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[19][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[14][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[31][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.081     ; 3.857      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[19][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.081     ; 3.857      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[23][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.084     ; 3.854      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[19][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.081     ; 3.857      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.082     ; 3.856      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.078     ; 3.860      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[17][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[14][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.090     ; 3.848      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[23][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[31][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][13] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[17][13] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][13] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][13] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
+--------+---------------------+------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Debounce:DebClk|OP1'                                                                                                                                                ;
+-------+---------------------+------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                                                      ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[23][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.079     ; 3.298      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[31][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.079     ; 3.298      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.090     ; 3.287      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.090     ; 3.287      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.080     ; 3.297      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[17][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.080     ; 3.297      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][1]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[4][1]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][1]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.078     ; 3.299      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.078     ; 3.299      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][3]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][3]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][3]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[4][3]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][3]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][4]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[4][4]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][4]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][4]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][4]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[4][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][7]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][7]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][7]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[4][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.080     ; 3.297      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[17][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.080     ; 3.297      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[1][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.088     ; 3.289      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[3][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.088     ; 3.289      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[4][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.078     ; 3.299      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.078     ; 3.299      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[31][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.079     ; 3.298      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.086     ; 3.291      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[1][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.086     ; 3.291      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[23][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.079     ; 3.298      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][12]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[4][12]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][12]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][12]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][12]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][13] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[4][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.080     ; 3.297      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[17][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.080     ; 3.297      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[3][15]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.097     ; 3.280      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][15] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.097     ; 3.280      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][15]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[23][15] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.079     ; 3.298      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][16]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][16]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][16]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[4][16]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[3][17]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.097     ; 3.280      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][17] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.097     ; 3.280      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][17]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][17]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][17]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][17] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.078     ; 3.299      ;
+-------+---------------------+------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Debounce:DebClk|OP1'                                                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg3  ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP6       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP6|clk            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 5.040 ; 5.040 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 5.040 ; 5.040 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 4.467 ; 4.467 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -4.237 ; -4.237 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -4.810 ; -4.810 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -4.237 ; -4.237 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 8.979  ; 8.979  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 8.979  ; 8.979  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 8.934  ; 8.934  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 8.932  ; 8.932  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 8.689  ; 8.689  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 8.689  ; 8.689  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 8.656  ; 8.656  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 8.703  ; 8.703  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 10.538 ; 10.538 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 10.100 ; 10.100 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 10.292 ; 10.292 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 10.538 ; 10.538 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 10.363 ; 10.363 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 9.944  ; 9.944  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 9.732  ; 9.732  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 9.989  ; 9.989  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 11.515 ; 11.515 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 10.772 ; 10.772 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 10.496 ; 10.496 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 10.743 ; 10.743 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 11.515 ; 11.515 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 10.375 ; 10.375 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 11.284 ; 11.284 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 10.954 ; 10.954 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 10.340 ; 10.340 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 9.822  ; 9.822  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 9.621  ; 9.621  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 10.117 ; 10.117 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 9.645  ; 9.645  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 9.576  ; 9.576  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 10.312 ; 10.312 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 10.340 ; 10.340 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 9.353  ; 9.353  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 9.353  ; 9.353  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 9.344  ; 9.344  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 9.063  ; 9.063  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 9.039  ; 9.039  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 9.068  ; 9.068  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 9.061  ; 9.061  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 9.064  ; 9.064  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 10.444 ; 10.444 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 9.131  ; 9.131  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 8.935  ; 8.935  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 10.368 ; 10.368 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 9.167  ; 9.167  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 10.444 ; 10.444 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 9.627  ; 9.627  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 8.784  ; 8.784  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 12.693 ; 12.693 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 12.106 ; 12.106 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 11.684 ; 11.684 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 12.279 ; 12.279 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 12.656 ; 12.656 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 12.693 ; 12.693 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 12.680 ; 12.680 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 12.041 ; 12.041 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 14.376 ; 14.376 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 14.066 ; 14.066 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 14.376 ; 14.376 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 13.735 ; 13.735 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 12.462 ; 12.462 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 12.361 ; 12.361 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 12.436 ; 12.436 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 13.295 ; 13.295 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 12.832 ; 12.832 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 12.240 ; 12.240 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 10.924 ; 10.924 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 10.548 ; 10.548 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 10.353 ; 10.353 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 10.698 ; 10.698 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 11.510 ; 11.510 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 10.925 ; 10.925 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 12.602 ; 12.602 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+--------+--------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 7.927  ; 7.927  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 8.245  ; 8.245  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 8.197  ; 8.197  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 8.188  ; 8.188  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 7.957  ; 7.957  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 7.962  ; 7.962  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 7.927  ; 7.927  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 7.972  ; 7.972  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 8.817  ; 8.817  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 9.206  ; 9.206  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 9.366  ; 9.366  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 9.622  ; 9.622  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 9.435  ; 9.435  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 9.050  ; 9.050  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 8.817  ; 8.817  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 9.059  ; 9.059  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 8.888  ; 8.888  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 9.298  ; 9.298  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 9.022  ; 9.022  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 9.296  ; 9.296  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 10.040 ; 10.040 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 8.888  ; 8.888  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 9.807  ; 9.807  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 9.475  ; 9.475  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 8.757  ; 8.757  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 9.000  ; 9.000  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 8.801  ; 8.801  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 9.301  ; 9.301  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 8.828  ; 8.828  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 8.757  ; 8.757  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 9.497  ; 9.497  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 9.523  ; 9.523  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 8.545  ; 8.545  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 8.844  ; 8.844  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 8.866  ; 8.866  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 8.586  ; 8.586  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 8.556  ; 8.556  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 8.550  ; 8.550  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 8.545  ; 8.545  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 8.579  ; 8.579  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 7.470  ; 7.470  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 7.987  ; 7.987  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 7.470  ; 7.470  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 9.913  ; 9.913  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 7.994  ; 7.994  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 9.961  ; 9.961  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 8.484  ; 8.484  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 7.611  ; 7.611  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 8.408  ; 8.408  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 8.828  ; 8.828  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 8.408  ; 8.408  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 9.001  ; 9.001  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 9.380  ; 9.380  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 9.415  ; 9.415  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 9.404  ; 9.404  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 8.764  ; 8.764  ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 8.096  ; 8.096  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 10.377 ; 10.377 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 10.001 ; 10.001 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 10.857 ; 10.857 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 10.030 ; 10.030 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 9.435  ; 9.435  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 10.416 ; 10.416 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 9.898  ; 9.898  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 9.951  ; 9.951  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 9.463  ; 9.463  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 9.323  ; 9.323  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 8.381  ; 8.381  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 9.114  ; 9.114  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 8.096  ; 8.096  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 8.510  ; 8.510  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 8.628  ; 8.628  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 8.331  ; 8.331  ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+--------+--------+------------+---------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ; 10.022 ;        ;        ; 10.022 ;
; KEY[1]     ; LEDG[1]     ; 9.434  ;        ;        ; 9.434  ;
; KEY[2]     ; LEDG[2]     ; 9.377  ;        ;        ; 9.377  ;
; KEY[3]     ; LEDG[3]     ; 9.303  ;        ;        ; 9.303  ;
; SW[0]      ; LEDR[0]     ; 8.993  ; 10.196 ; 10.196 ; 8.993  ;
; SW[0]      ; LEDR[1]     ; 9.149  ; 10.364 ; 10.364 ; 9.149  ;
; SW[0]      ; LEDR[2]     ; 9.205  ; 10.229 ; 10.229 ; 9.205  ;
; SW[0]      ; LEDR[3]     ; 9.208  ; 9.208  ; 9.208  ; 9.208  ;
; SW[0]      ; LEDR[4]     ; 8.867  ; 8.867  ; 8.867  ; 8.867  ;
; SW[0]      ; LEDR[5]     ; 9.229  ; 9.229  ; 9.229  ; 9.229  ;
; SW[0]      ; LEDR[6]     ; 9.190  ; 9.190  ; 9.190  ; 9.190  ;
; SW[0]      ; LEDR[7]     ; 9.206  ; 9.206  ; 9.206  ; 9.206  ;
; SW[0]      ; LEDR[8]     ; 8.230  ; 8.230  ; 8.230  ; 8.230  ;
; SW[0]      ; LEDR[9]     ; 7.916  ; 7.916  ; 7.916  ; 7.916  ;
; SW[0]      ; LEDR[10]    ; 7.807  ; 7.807  ; 7.807  ; 7.807  ;
; SW[0]      ; LEDR[11]    ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; SW[0]      ; LEDR[12]    ; 7.692  ; 7.692  ; 7.692  ; 7.692  ;
; SW[0]      ; LEDR[13]    ; 7.572  ; 7.572  ; 7.572  ; 7.572  ;
; SW[0]      ; LEDR[14]    ; 8.103  ; 8.103  ; 8.103  ; 8.103  ;
; SW[0]      ; LEDR[15]    ; 7.605  ; 7.605  ; 7.605  ; 7.605  ;
; SW[1]      ; LEDR[0]     ; 11.452 ; 11.452 ; 11.452 ; 11.452 ;
; SW[1]      ; LEDR[1]     ; 11.620 ; 11.620 ; 11.620 ; 11.620 ;
; SW[1]      ; LEDR[2]     ; 11.534 ; 11.534 ; 11.534 ; 11.534 ;
; SW[1]      ; LEDR[3]     ; 12.108 ; 12.108 ; 12.108 ; 12.108 ;
; SW[1]      ; LEDR[4]     ; 13.013 ; 13.013 ; 13.013 ; 13.013 ;
; SW[1]      ; LEDR[5]     ; 13.571 ; 13.571 ; 13.571 ; 13.571 ;
; SW[1]      ; LEDR[6]     ; 14.064 ; 14.064 ; 14.064 ; 14.064 ;
; SW[1]      ; LEDR[7]     ; 12.518 ; 12.518 ; 12.518 ; 12.518 ;
; SW[1]      ; LEDR[8]     ; 11.908 ; 11.908 ; 11.908 ; 11.908 ;
; SW[1]      ; LEDR[9]     ; 9.946  ; 9.946  ; 9.946  ; 9.946  ;
; SW[1]      ; LEDR[10]    ; 11.392 ; 11.392 ; 11.392 ; 11.392 ;
; SW[1]      ; LEDR[11]    ; 10.845 ; 10.845 ; 10.845 ; 10.845 ;
; SW[1]      ; LEDR[12]    ; 9.820  ; 9.820  ; 9.820  ; 9.820  ;
; SW[1]      ; LEDR[13]    ; 12.472 ; 12.472 ; 12.472 ; 12.472 ;
; SW[1]      ; LEDR[14]    ; 12.018 ; 12.018 ; 12.018 ; 12.018 ;
; SW[1]      ; LEDR[15]    ; 10.781 ; 10.781 ; 10.781 ; 10.781 ;
; SW[2]      ; LEDR[0]     ; 11.786 ; 11.786 ; 11.786 ; 11.786 ;
; SW[2]      ; LEDR[1]     ; 11.914 ; 11.914 ; 11.914 ; 11.914 ;
; SW[2]      ; LEDR[2]     ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; SW[2]      ; LEDR[3]     ; 11.835 ; 11.835 ; 11.835 ; 11.835 ;
; SW[2]      ; LEDR[4]     ; 12.740 ; 12.740 ; 12.740 ; 12.740 ;
; SW[2]      ; LEDR[5]     ; 13.298 ; 13.298 ; 13.298 ; 13.298 ;
; SW[2]      ; LEDR[6]     ; 13.791 ; 13.791 ; 13.791 ; 13.791 ;
; SW[2]      ; LEDR[7]     ; 12.245 ; 12.245 ; 12.245 ; 12.245 ;
; SW[2]      ; LEDR[8]     ; 11.635 ; 11.635 ; 11.635 ; 11.635 ;
; SW[2]      ; LEDR[9]     ; 9.673  ; 9.673  ; 9.673  ; 9.673  ;
; SW[2]      ; LEDR[10]    ; 11.119 ; 11.119 ; 11.119 ; 11.119 ;
; SW[2]      ; LEDR[11]    ; 10.578 ; 10.578 ; 10.578 ; 10.578 ;
; SW[2]      ; LEDR[12]    ; 9.553  ; 9.553  ; 9.553  ; 9.553  ;
; SW[2]      ; LEDR[13]    ; 12.199 ; 12.199 ; 12.199 ; 12.199 ;
; SW[2]      ; LEDR[14]    ; 11.745 ; 11.745 ; 11.745 ; 11.745 ;
; SW[2]      ; LEDR[15]    ; 10.508 ; 10.508 ; 10.508 ; 10.508 ;
; SW[3]      ; LEDR[0]     ; 11.511 ; 11.511 ; 11.511 ; 11.511 ;
; SW[3]      ; LEDR[1]     ; 11.679 ; 11.679 ; 11.679 ; 11.679 ;
; SW[3]      ; LEDR[2]     ; 11.593 ; 11.593 ; 11.593 ; 11.593 ;
; SW[3]      ; LEDR[3]     ; 12.167 ; 12.167 ; 12.167 ; 12.167 ;
; SW[3]      ; LEDR[4]     ; 13.072 ; 13.072 ; 13.072 ; 13.072 ;
; SW[3]      ; LEDR[5]     ; 13.630 ; 13.630 ; 13.630 ; 13.630 ;
; SW[3]      ; LEDR[6]     ; 14.123 ; 14.123 ; 14.123 ; 14.123 ;
; SW[3]      ; LEDR[7]     ; 12.577 ; 12.577 ; 12.577 ; 12.577 ;
; SW[3]      ; LEDR[8]     ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; SW[3]      ; LEDR[9]     ; 10.005 ; 10.005 ; 10.005 ; 10.005 ;
; SW[3]      ; LEDR[10]    ; 11.451 ; 11.451 ; 11.451 ; 11.451 ;
; SW[3]      ; LEDR[11]    ; 10.905 ; 10.905 ; 10.905 ; 10.905 ;
; SW[3]      ; LEDR[12]    ; 9.880  ; 9.880  ; 9.880  ; 9.880  ;
; SW[3]      ; LEDR[13]    ; 12.531 ; 12.531 ; 12.531 ; 12.531 ;
; SW[3]      ; LEDR[14]    ; 12.077 ; 12.077 ; 12.077 ; 12.077 ;
; SW[3]      ; LEDR[15]    ; 10.840 ; 10.840 ; 10.840 ; 10.840 ;
; SW[4]      ; LEDR[0]     ; 11.317 ; 11.317 ; 11.317 ; 11.317 ;
; SW[4]      ; LEDR[1]     ; 11.485 ; 11.485 ; 11.485 ; 11.485 ;
; SW[4]      ; LEDR[2]     ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; SW[4]      ; LEDR[3]     ; 11.971 ; 11.971 ; 11.971 ; 11.971 ;
; SW[4]      ; LEDR[4]     ; 12.876 ; 12.876 ; 12.876 ; 12.876 ;
; SW[4]      ; LEDR[5]     ; 13.434 ; 13.434 ; 13.434 ; 13.434 ;
; SW[4]      ; LEDR[6]     ; 13.927 ; 13.927 ; 13.927 ; 13.927 ;
; SW[4]      ; LEDR[7]     ; 12.381 ; 12.381 ; 12.381 ; 12.381 ;
; SW[4]      ; LEDR[8]     ; 11.771 ; 11.771 ; 11.771 ; 11.771 ;
; SW[4]      ; LEDR[9]     ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; SW[4]      ; LEDR[10]    ; 11.255 ; 11.255 ; 11.255 ; 11.255 ;
; SW[4]      ; LEDR[11]    ; 10.717 ; 10.717 ; 10.717 ; 10.717 ;
; SW[4]      ; LEDR[12]    ; 9.692  ; 9.692  ; 9.692  ; 9.692  ;
; SW[4]      ; LEDR[13]    ; 12.335 ; 12.335 ; 12.335 ; 12.335 ;
; SW[4]      ; LEDR[14]    ; 11.881 ; 11.881 ; 11.881 ; 11.881 ;
; SW[4]      ; LEDR[15]    ; 10.644 ; 10.644 ; 10.644 ; 10.644 ;
; SW[5]      ; LEDR[0]     ; 10.773 ; 10.773 ; 10.773 ; 10.773 ;
; SW[5]      ; LEDR[1]     ; 11.175 ; 11.175 ; 11.175 ; 11.175 ;
; SW[5]      ; LEDR[2]     ; 11.348 ; 11.348 ; 11.348 ; 11.348 ;
; SW[5]      ; LEDR[3]     ; 11.039 ; 11.039 ; 11.039 ; 11.039 ;
; SW[5]      ; LEDR[4]     ; 11.591 ; 11.591 ; 11.591 ; 11.591 ;
; SW[5]      ; LEDR[5]     ; 12.149 ; 12.149 ; 12.149 ; 12.149 ;
; SW[5]      ; LEDR[6]     ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; SW[5]      ; LEDR[7]     ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; SW[5]      ; LEDR[8]     ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; SW[5]      ; LEDR[9]     ; 8.524  ; 8.524  ; 8.524  ; 8.524  ;
; SW[5]      ; LEDR[10]    ; 9.970  ; 9.970  ; 9.970  ; 9.970  ;
; SW[5]      ; LEDR[11]    ; 9.334  ; 9.334  ; 9.334  ; 9.334  ;
; SW[5]      ; LEDR[12]    ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; SW[5]      ; LEDR[13]    ; 11.050 ; 11.050 ; 11.050 ; 11.050 ;
; SW[5]      ; LEDR[14]    ; 10.596 ; 10.596 ; 10.596 ; 10.596 ;
; SW[5]      ; LEDR[15]    ; 11.193 ; 11.193 ; 11.193 ; 11.193 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ; 10.022 ;        ;        ; 10.022 ;
; KEY[1]     ; LEDG[1]     ; 9.434  ;        ;        ; 9.434  ;
; KEY[2]     ; LEDG[2]     ; 9.377  ;        ;        ; 9.377  ;
; KEY[3]     ; LEDG[3]     ; 9.303  ;        ;        ; 9.303  ;
; SW[0]      ; LEDR[0]     ; 8.993  ; 10.196 ; 10.196 ; 8.993  ;
; SW[0]      ; LEDR[1]     ; 9.149  ; 10.364 ; 10.364 ; 9.149  ;
; SW[0]      ; LEDR[2]     ; 9.205  ; 10.229 ; 10.229 ; 9.205  ;
; SW[0]      ; LEDR[3]     ; 9.208  ; 9.208  ; 9.208  ; 9.208  ;
; SW[0]      ; LEDR[4]     ; 8.867  ; 8.867  ; 8.867  ; 8.867  ;
; SW[0]      ; LEDR[5]     ; 9.229  ; 9.229  ; 9.229  ; 9.229  ;
; SW[0]      ; LEDR[6]     ; 9.190  ; 9.190  ; 9.190  ; 9.190  ;
; SW[0]      ; LEDR[7]     ; 9.206  ; 9.206  ; 9.206  ; 9.206  ;
; SW[0]      ; LEDR[8]     ; 8.230  ; 8.230  ; 8.230  ; 8.230  ;
; SW[0]      ; LEDR[9]     ; 7.916  ; 7.916  ; 7.916  ; 7.916  ;
; SW[0]      ; LEDR[10]    ; 7.807  ; 7.807  ; 7.807  ; 7.807  ;
; SW[0]      ; LEDR[11]    ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; SW[0]      ; LEDR[12]    ; 7.692  ; 7.692  ; 7.692  ; 7.692  ;
; SW[0]      ; LEDR[13]    ; 7.572  ; 7.572  ; 7.572  ; 7.572  ;
; SW[0]      ; LEDR[14]    ; 8.103  ; 8.103  ; 8.103  ; 8.103  ;
; SW[0]      ; LEDR[15]    ; 7.605  ; 7.605  ; 7.605  ; 7.605  ;
; SW[1]      ; LEDR[0]     ; 11.452 ; 11.452 ; 11.452 ; 11.452 ;
; SW[1]      ; LEDR[1]     ; 11.620 ; 11.620 ; 11.620 ; 11.620 ;
; SW[1]      ; LEDR[2]     ; 11.534 ; 11.534 ; 11.534 ; 11.534 ;
; SW[1]      ; LEDR[3]     ; 11.720 ; 11.720 ; 11.720 ; 11.720 ;
; SW[1]      ; LEDR[4]     ; 11.837 ; 11.837 ; 11.837 ; 11.837 ;
; SW[1]      ; LEDR[5]     ; 11.505 ; 11.505 ; 11.505 ; 11.505 ;
; SW[1]      ; LEDR[6]     ; 11.842 ; 11.842 ; 11.842 ; 11.842 ;
; SW[1]      ; LEDR[7]     ; 11.745 ; 11.745 ; 11.745 ; 11.745 ;
; SW[1]      ; LEDR[8]     ; 11.301 ; 11.301 ; 11.301 ; 11.301 ;
; SW[1]      ; LEDR[9]     ; 9.672  ; 9.672  ; 9.672  ; 9.672  ;
; SW[1]      ; LEDR[10]    ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; SW[1]      ; LEDR[11]    ; 10.482 ; 10.482 ; 10.482 ; 10.482 ;
; SW[1]      ; LEDR[12]    ; 9.377  ; 9.377  ; 9.377  ; 9.377  ;
; SW[1]      ; LEDR[13]    ; 10.686 ; 10.686 ; 10.686 ; 10.686 ;
; SW[1]      ; LEDR[14]    ; 10.078 ; 10.078 ; 10.078 ; 10.078 ;
; SW[1]      ; LEDR[15]    ; 9.961  ; 9.961  ; 9.961  ; 9.961  ;
; SW[2]      ; LEDR[0]     ; 11.057 ; 11.057 ; 11.057 ; 11.057 ;
; SW[2]      ; LEDR[1]     ; 11.248 ; 11.248 ; 11.248 ; 11.248 ;
; SW[2]      ; LEDR[2]     ; 11.260 ; 11.260 ; 11.260 ; 11.260 ;
; SW[2]      ; LEDR[3]     ; 11.447 ; 11.447 ; 11.447 ; 11.447 ;
; SW[2]      ; LEDR[4]     ; 11.570 ; 11.570 ; 11.570 ; 11.570 ;
; SW[2]      ; LEDR[5]     ; 11.232 ; 11.232 ; 11.232 ; 11.232 ;
; SW[2]      ; LEDR[6]     ; 11.575 ; 11.575 ; 11.575 ; 11.575 ;
; SW[2]      ; LEDR[7]     ; 11.478 ; 11.478 ; 11.478 ; 11.478 ;
; SW[2]      ; LEDR[8]     ; 11.028 ; 11.028 ; 11.028 ; 11.028 ;
; SW[2]      ; LEDR[9]     ; 9.405  ; 9.405  ; 9.405  ; 9.405  ;
; SW[2]      ; LEDR[10]    ; 10.117 ; 10.117 ; 10.117 ; 10.117 ;
; SW[2]      ; LEDR[11]    ; 10.215 ; 10.215 ; 10.215 ; 10.215 ;
; SW[2]      ; LEDR[12]    ; 9.110  ; 9.110  ; 9.110  ; 9.110  ;
; SW[2]      ; LEDR[13]    ; 10.413 ; 10.413 ; 10.413 ; 10.413 ;
; SW[2]      ; LEDR[14]    ; 9.811  ; 9.811  ; 9.811  ; 9.811  ;
; SW[2]      ; LEDR[15]    ; 9.688  ; 9.688  ; 9.688  ; 9.688  ;
; SW[3]      ; LEDR[0]     ; 10.459 ; 10.459 ; 10.459 ; 10.459 ;
; SW[3]      ; LEDR[1]     ; 10.304 ; 10.304 ; 10.304 ; 10.304 ;
; SW[3]      ; LEDR[2]     ; 10.765 ; 10.765 ; 10.765 ; 10.765 ;
; SW[3]      ; LEDR[3]     ; 11.779 ; 11.779 ; 11.779 ; 11.779 ;
; SW[3]      ; LEDR[4]     ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; SW[3]      ; LEDR[5]     ; 11.564 ; 11.564 ; 11.564 ; 11.564 ;
; SW[3]      ; LEDR[6]     ; 11.902 ; 11.902 ; 11.902 ; 11.902 ;
; SW[3]      ; LEDR[7]     ; 11.805 ; 11.805 ; 11.805 ; 11.805 ;
; SW[3]      ; LEDR[8]     ; 11.360 ; 11.360 ; 11.360 ; 11.360 ;
; SW[3]      ; LEDR[9]     ; 9.732  ; 9.732  ; 9.732  ; 9.732  ;
; SW[3]      ; LEDR[10]    ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; SW[3]      ; LEDR[11]    ; 10.542 ; 10.542 ; 10.542 ; 10.542 ;
; SW[3]      ; LEDR[12]    ; 9.437  ; 9.437  ; 9.437  ; 9.437  ;
; SW[3]      ; LEDR[13]    ; 10.745 ; 10.745 ; 10.745 ; 10.745 ;
; SW[3]      ; LEDR[14]    ; 10.138 ; 10.138 ; 10.138 ; 10.138 ;
; SW[3]      ; LEDR[15]    ; 10.020 ; 10.020 ; 10.020 ; 10.020 ;
; SW[4]      ; LEDR[0]     ; 11.317 ; 11.317 ; 11.317 ; 11.317 ;
; SW[4]      ; LEDR[1]     ; 11.485 ; 11.485 ; 11.485 ; 11.485 ;
; SW[4]      ; LEDR[2]     ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; SW[4]      ; LEDR[3]     ; 11.583 ; 11.583 ; 11.583 ; 11.583 ;
; SW[4]      ; LEDR[4]     ; 11.709 ; 11.709 ; 11.709 ; 11.709 ;
; SW[4]      ; LEDR[5]     ; 11.368 ; 11.368 ; 11.368 ; 11.368 ;
; SW[4]      ; LEDR[6]     ; 11.714 ; 11.714 ; 11.714 ; 11.714 ;
; SW[4]      ; LEDR[7]     ; 11.617 ; 11.617 ; 11.617 ; 11.617 ;
; SW[4]      ; LEDR[8]     ; 11.164 ; 11.164 ; 11.164 ; 11.164 ;
; SW[4]      ; LEDR[9]     ; 9.544  ; 9.544  ; 9.544  ; 9.544  ;
; SW[4]      ; LEDR[10]    ; 10.256 ; 10.256 ; 10.256 ; 10.256 ;
; SW[4]      ; LEDR[11]    ; 10.351 ; 10.351 ; 10.351 ; 10.351 ;
; SW[4]      ; LEDR[12]    ; 9.249  ; 9.249  ; 9.249  ; 9.249  ;
; SW[4]      ; LEDR[13]    ; 10.549 ; 10.549 ; 10.549 ; 10.549 ;
; SW[4]      ; LEDR[14]    ; 9.950  ; 9.950  ; 9.950  ; 9.950  ;
; SW[4]      ; LEDR[15]    ; 9.824  ; 9.824  ; 9.824  ; 9.824  ;
; SW[5]      ; LEDR[0]     ; 10.343 ; 10.343 ; 10.343 ; 10.343 ;
; SW[5]      ; LEDR[1]     ; 11.175 ; 11.175 ; 11.175 ; 11.175 ;
; SW[5]      ; LEDR[2]     ; 10.649 ; 10.649 ; 10.649 ; 10.649 ;
; SW[5]      ; LEDR[3]     ; 11.039 ; 11.039 ; 11.039 ; 11.039 ;
; SW[5]      ; LEDR[4]     ; 11.591 ; 11.591 ; 11.591 ; 11.591 ;
; SW[5]      ; LEDR[5]     ; 12.149 ; 12.149 ; 12.149 ; 12.149 ;
; SW[5]      ; LEDR[6]     ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; SW[5]      ; LEDR[7]     ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; SW[5]      ; LEDR[8]     ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; SW[5]      ; LEDR[9]     ; 8.524  ; 8.524  ; 8.524  ; 8.524  ;
; SW[5]      ; LEDR[10]    ; 9.970  ; 9.970  ; 9.970  ; 9.970  ;
; SW[5]      ; LEDR[11]    ; 9.334  ; 9.334  ; 9.334  ; 9.334  ;
; SW[5]      ; LEDR[12]    ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; SW[5]      ; LEDR[13]    ; 11.050 ; 11.050 ; 11.050 ; 11.050 ;
; SW[5]      ; LEDR[14]    ; 10.596 ; 10.596 ; 10.596 ; 10.596 ;
; SW[5]      ; LEDR[15]    ; 11.193 ; 11.193 ; 11.193 ; 11.193 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------+
; Fast Model Setup Summary                     ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -3.983 ; -2344.408     ;
; CLOCK_50            ; 0.469  ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast Model Hold Summary                      ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; CLOCK_50            ; -0.943 ; -0.943        ;
; Debounce:DebClk|OP1 ; 0.246  ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast Model Recovery Summary                  ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -1.226 ; -1496.118     ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; Debounce:DebClk|OP1 ; 1.863 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -2.000 ; -1554.000     ;
; CLOCK_50            ; -1.380 ; -13.380       ;
+---------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Debounce:DebClk|OP1'                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------+---------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                   ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+---------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -3.983 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 5.006      ;
; -3.982 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 5.016      ;
; -3.916 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.934      ;
; -3.916 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.934      ;
; -3.916 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.934      ;
; -3.916 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.934      ;
; -3.908 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.942      ;
; -3.908 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.942      ;
; -3.908 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.942      ;
; -3.904 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.938      ;
; -3.902 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.934      ;
; -3.902 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.934      ;
; -3.900 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.924      ;
; -3.899 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.934      ;
; -3.898 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.039     ; 4.891      ;
; -3.898 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.039     ; 4.891      ;
; -3.896 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 4.924      ;
; -3.896 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[23] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 4.924      ;
; -3.895 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 4.905      ;
; -3.895 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 4.905      ;
; -3.895 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 4.905      ;
; -3.895 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.927      ;
; -3.895 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.927      ;
; -3.895 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.927      ;
; -3.895 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.927      ;
; -3.895 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.927      ;
; -3.894 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 4.917      ;
; -3.893 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.927      ;
; -3.890 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 4.918      ;
; -3.886 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.910      ;
; -3.886 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.910      ;
; -3.879 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.903      ;
; -3.879 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.903      ;
; -3.872 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.016     ; 4.888      ;
; -3.870 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 4.887      ;
; -3.870 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 4.887      ;
; -3.839 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S2                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 4.862      ;
; -3.838 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S2                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.872      ;
; -3.833 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.013     ; 4.852      ;
; -3.833 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.013     ; 4.852      ;
; -3.833 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.013     ; 4.852      ;
; -3.833 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.013     ; 4.852      ;
; -3.827 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.845      ;
; -3.827 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.845      ;
; -3.827 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.845      ;
; -3.827 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.845      ;
; -3.825 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.860      ;
; -3.825 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.860      ;
; -3.825 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.860      ;
; -3.821 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.856      ;
; -3.819 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.853      ;
; -3.819 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.853      ;
; -3.819 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.853      ;
; -3.819 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 4.852      ;
; -3.819 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 4.852      ;
; -3.815 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.849      ;
; -3.815 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 4.838      ;
; -3.815 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.038     ; 4.809      ;
; -3.815 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.038     ; 4.809      ;
; -3.814 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.848      ;
; -3.813 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.845      ;
; -3.813 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.845      ;
; -3.813 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 4.842      ;
; -3.813 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[23] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 4.842      ;
; -3.812 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.021     ; 4.823      ;
; -3.812 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.021     ; 4.823      ;
; -3.812 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.021     ; 4.823      ;
; -3.812 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 4.845      ;
; -3.812 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 4.845      ;
; -3.812 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 4.845      ;
; -3.812 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 4.845      ;
; -3.812 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 4.845      ;
; -3.809 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.039     ; 4.802      ;
; -3.809 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.039     ; 4.802      ;
; -3.807 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[5]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 4.835      ;
; -3.807 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[23] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 4.835      ;
; -3.807 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 4.836      ;
; -3.806 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 4.816      ;
; -3.806 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 4.816      ;
; -3.806 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 4.816      ;
; -3.806 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.838      ;
; -3.806 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.838      ;
; -3.806 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.838      ;
; -3.806 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.838      ;
; -3.806 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.838      ;
; -3.805 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[2] ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 4.828      ;
; -3.804 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[2] ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.838      ;
; -3.803 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.007     ; 4.828      ;
; -3.803 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.007     ; 4.828      ;
; -3.801 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 4.829      ;
; -3.797 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.821      ;
; -3.797 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.821      ;
; -3.796 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.007     ; 4.821      ;
; -3.796 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.007     ; 4.821      ;
; -3.790 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.814      ;
; -3.790 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.814      ;
; -3.789 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 4.806      ;
; -3.787 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.805      ;
; -3.787 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]     ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.805      ;
; -3.783 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                         ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.016     ; 4.799      ;
+--------+-----------------------------------------------------------------------------+---------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                   ;
+-------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; 0.469 ; Debounce:DebRst|OP5 ; Debounce:DebRst|OP6 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.563      ;
; 0.473 ; Debounce:DebRst|OP1 ; Debounce:DebRst|OP2 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.559      ;
; 0.548 ; Debounce:DebRst|OP2 ; Debounce:DebRst|OP3 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.484      ;
; 0.548 ; Debounce:DebRst|OP4 ; Debounce:DebRst|OP5 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.484      ;
; 0.550 ; Debounce:DebClk|OP5 ; Debounce:DebClk|OP6 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.482      ;
; 0.555 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP3 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.477      ;
; 0.634 ; Debounce:DebClk|OP3 ; Debounce:DebClk|OP4 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.398      ;
; 0.639 ; Debounce:DebRst|OP3 ; Debounce:DebRst|OP4 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.393      ;
; 0.639 ; Debounce:DebClk|OP4 ; Debounce:DebClk|OP5 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.393      ;
; 1.323 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 0.500        ; 1.047      ; 0.397      ;
; 1.823 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 1.000        ; 1.047      ; 0.397      ;
+-------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                     ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; -0.943 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 0.000        ; 1.047      ; 0.397      ;
; -0.443 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; -0.500       ; 1.047      ; 0.397      ;
; 0.241  ; Debounce:DebRst|OP3 ; Debounce:DebRst|OP4 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; Debounce:DebClk|OP4 ; Debounce:DebClk|OP5 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.246  ; Debounce:DebClk|OP3 ; Debounce:DebClk|OP4 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.325  ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP3 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.477      ;
; 0.330  ; Debounce:DebClk|OP5 ; Debounce:DebClk|OP6 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.482      ;
; 0.332  ; Debounce:DebRst|OP2 ; Debounce:DebRst|OP3 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.484      ;
; 0.332  ; Debounce:DebRst|OP4 ; Debounce:DebRst|OP5 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.484      ;
; 0.407  ; Debounce:DebRst|OP1 ; Debounce:DebRst|OP2 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.559      ;
; 0.411  ; Debounce:DebRst|OP5 ; Debounce:DebRst|OP6 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.563      ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Debounce:DebClk|OP1'                                                                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                                                                                                 ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.246 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.398      ;
; 0.298 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.450      ;
; 0.329 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S1                               ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.481      ;
; 0.332 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S1                               ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.484      ;
; 0.342 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[2]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.494      ;
; 0.370 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[13]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[13]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.522      ;
; 0.375 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[5]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg5   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.574      ;
; 0.376 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[26]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg10 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.575      ;
; 0.376 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[24]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg8  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.575      ;
; 0.378 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[29] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][29]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[23]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg7  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.578      ;
; 0.380 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[17] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][17]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[7]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg7   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.581      ;
; 0.383 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[22]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg6  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.057      ; 0.578      ;
; 0.384 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[11]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg11  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.583      ;
; 0.384 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[2]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg2   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.583      ;
; 0.386 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[25]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg9  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.585      ;
; 0.387 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[0]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg0   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.585      ;
; 0.388 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[20]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg4  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.587      ;
; 0.391 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[1]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg1   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.590      ;
; 0.395 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[12]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg12  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.593      ;
; 0.406 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[3]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg3   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.604      ;
; 0.419 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[17]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg1  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.618      ;
; 0.443 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 0.596      ;
; 0.449 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[29]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S3                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.600      ;
; 0.450 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[29]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S5                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.601      ;
; 0.451 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[6]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[6]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.603      ;
; 0.453 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.605      ;
; 0.461 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[9]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.613      ;
; 0.464 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[8]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[8]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.010      ; 0.626      ;
; 0.470 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[11]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[11]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.011      ; 0.633      ;
; 0.470 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S8                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[4]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.622      ;
; 0.479 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S1                               ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S9                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 0.633      ;
; 0.481 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[12]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[12]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.633      ;
; 0.484 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[18]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg2  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.080      ; 0.702      ;
; 0.490 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[28]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S9                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.642      ;
; 0.498 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[21] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][21]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.650      ;
; 0.502 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[28]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S3                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.653      ;
; 0.503 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[4]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg4   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.064      ; 0.705      ;
; 0.503 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[28]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S5                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.654      ;
; 0.504 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[10]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg10  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.064      ; 0.706      ;
; 0.505 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[19]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg3  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.071      ; 0.714      ;
; 0.517 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[15]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg15  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.075      ; 0.730      ;
; 0.517 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[6]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg6   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.064      ; 0.719      ;
; 0.517 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[2]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 0.670      ;
; 0.518 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[8]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg8   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.064      ; 0.720      ;
; 0.519 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[13]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg13  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.075      ; 0.732      ;
; 0.520 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[29]      ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][29]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S5                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.672      ;
; 0.534 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[12]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[2]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[0]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[1]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.686      ;
; 0.538 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[16]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg0  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.071      ; 0.747      ;
; 0.539 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[14]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg14  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 0.733      ;
; 0.546 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S3                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.697      ;
; 0.556 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[26]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S9                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.708      ;
; 0.568 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[16]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.720      ;
; 0.578 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[27]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[27]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[18]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[18]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.730      ;
; 0.583 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[17]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[17]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.024     ; 0.711      ;
; 0.586 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[27]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S3                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.737      ;
; 0.587 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[4]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 0.740      ;
; 0.587 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[8]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[27]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S5                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.738      ;
; 0.588 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[14]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.740      ;
; 0.590 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[25]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[11]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.742      ;
; 0.596 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[17]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[30]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.748      ;
; 0.599 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[27]      ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S9                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[21]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[21]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.025     ; 0.727      ;
; 0.607 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[14]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[14]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.759      ;
; 0.610 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[21]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg5  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.095      ; 0.843      ;
; 0.610 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[14]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 0.764      ;
; 0.610 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[28]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 0.764      ;
; 0.611 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[27]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 0.765      ;
; 0.611 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[20]      ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[29]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 0.765      ;
; 0.612 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[18] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][18]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.002     ; 0.762      ;
; 0.614 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S7                               ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S0                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.004     ; 0.762      ;
; 0.616 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[28]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg12 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.052      ; 0.806      ;
; 0.621 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[9]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[9]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.011      ; 0.784      ;
; 0.630 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[30]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg16  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.080      ; 0.848      ;
; 0.633 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[24] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][24]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.004      ; 0.789      ;
; 0.634 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[24] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][24]                                                                             ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.004      ; 0.790      ;
; 0.644 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[27]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg11 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.052      ; 0.834      ;
; 0.653 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[29]          ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg13 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.052      ; 0.843      ;
; 0.655 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[9]           ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg9   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.854      ;
; 0.659 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S5                               ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_we_reg       ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 0.853      ;
; 0.664 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[19] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][19]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.819      ;
; 0.667 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[28] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][28]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.819      ;
; 0.668 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[3]       ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[30]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.013     ; 0.807      ;
; 0.669 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[22] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[12][22]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.821      ;
; 0.677 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[22] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][22]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.832      ;
; 0.678 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S5                               ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_we_reg        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.876      ;
; 0.679 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[22] ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][22]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.834      ;
; 0.681 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S9                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[11]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.833      ;
; 0.681 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S9                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[14]                                                                               ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.833      ;
; 0.681 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S9                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[9]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.833      ;
; 0.683 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S3                               ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S4                                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.838      ;
; 0.688 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[19]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.015     ; 0.825      ;
; 0.691 ; MipsMulticycle:Mips|ControlBlock:CB|CurrentState.S6                               ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[18]                                                                            ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.015     ; 0.828      ;
+-------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Debounce:DebClk|OP1'                                                                                                                                                     ;
+--------+---------------------+-----------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                           ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[13]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterInstr|CurrentState[15]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][27]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.117     ; 2.141      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[30][27]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.117     ; 2.141      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][27]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.106     ; 2.152      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[3][27]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[2][27]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[1]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[23][1]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.143     ; 2.115      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][1]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.129     ; 2.129      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[1]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[1]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][3]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][3]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.134      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[3]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.133     ; 2.125      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][3]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[3]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[3]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[12][4]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.134      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][4]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][4]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][4]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[1][5]        ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.106     ; 2.152      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[3][5]        ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.106     ; 2.152      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][5]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[3][6]        ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.140     ; 2.118      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[2][6]        ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.140     ; 2.118      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][7]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][7]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[8]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[8]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[19][9]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[9]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.119     ; 2.139      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][11]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[11]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.119     ; 2.139      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][12]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.117     ; 2.141      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][12]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][12]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[12]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.126     ; 2.132      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[12]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.126     ; 2.132      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[12]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.119     ; 2.139      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][13]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][13]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[13]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[13]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[13]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[13]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][14]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][14]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[15]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[15]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[16] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[31][16]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.143     ; 2.115      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][16]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.134      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][16]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][16]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[12][16]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.134      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[16]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[16]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[17]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[19][17]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[17]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.149     ; 2.109      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[17]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.149     ; 2.109      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][18]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][18]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[19][19]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][19]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.129     ; 2.129      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[20] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[31][20]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.143     ; 2.115      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][20]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.134      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][20]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][20]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[20]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[30][21]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.117     ; 2.141      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[21]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.149     ; 2.109      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterPC|CurrentState[21]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.149     ; 2.109      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterB|CurrentState[21]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.149     ; 2.109      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][22]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.129     ; 2.129      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][22]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.129     ; 2.129      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[3][23]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.140     ; 2.118      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[2][23]       ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.140     ; 2.118      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterA|CurrentState[23]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[23] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.106     ; 2.152      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[24] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][24]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][24]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][24]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[13][24]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][25]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.129     ; 2.129      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[25]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.119     ; 2.139      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[26]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[26] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][26]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.134      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][26]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][26]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][26]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.129     ; 2.129      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterMemoryData|CurrentState[29] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegisterNBits:RegisterALU_s|CurrentState[29]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[15][29]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][29]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.117     ; 2.141      ;
+--------+---------------------+-----------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Debounce:DebClk|OP1'                                                                                                                                                ;
+-------+---------------------+------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                                                      ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.128     ; 1.887      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.128     ; 1.887      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[17][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][1]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[31][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[23][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[4][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.131     ; 1.884      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[1][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.131     ; 1.884      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.116     ; 1.899      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][3]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][3]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][4]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][4]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[4][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.116     ; 1.899      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[31][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[19][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[23][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[31][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[23][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[27][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[19][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][7]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[0][7]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.892      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[1][7]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.892      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[17][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.120     ; 1.895      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.120     ; 1.895      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[1][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.892      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[0][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.892      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.121     ; 1.894      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[17][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[23][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[31][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.131     ; 1.884      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.131     ; 1.884      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[2][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.125     ; 1.890      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[0][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.125     ; 1.890      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[1][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.126     ; 1.889      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[3][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.126     ; 1.889      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[4][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.116     ; 1.899      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.120     ; 1.895      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[17][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.120     ; 1.895      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.891      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[4][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[6][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[1][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.891      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[17][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.120     ; 1.895      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][12]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][12]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[8][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.131     ; 1.884      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[10][13] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.131     ; 1.884      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[5][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[7][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[9][14]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[11][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[29][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[25][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[21][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[17][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticycle:Mips|Datapath:DP|RegistersBank:Registers|CurrentState[1][15]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.131     ; 1.884      ;
+-------+---------------------+------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Debounce:DebClk|OP1'                                                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticycle:Mips|Datapath:DP|Memory:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_kaf1:auto_generated|ram_block1a16~porta_datain_reg3  ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP6       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP6|clk            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 2.777 ; 2.777 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 2.777 ; 2.777 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 2.465 ; 2.465 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.345 ; -2.345 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.657 ; -2.657 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.345 ; -2.345 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 4.806 ; 4.806 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 4.806 ; 4.806 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 4.767 ; 4.767 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 4.773 ; 4.773 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 4.662 ; 4.662 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 4.658 ; 4.658 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 4.640 ; 4.640 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 4.663 ; 4.663 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 5.415 ; 5.415 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 5.318 ; 5.318 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 5.373 ; 5.373 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 5.415 ; 5.415 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 5.353 ; 5.353 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 5.202 ; 5.202 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 5.090 ; 5.090 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 5.215 ; 5.215 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 5.955 ; 5.955 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 5.560 ; 5.560 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 5.418 ; 5.418 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 5.567 ; 5.567 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 5.955 ; 5.955 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 5.389 ; 5.389 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 5.770 ; 5.770 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 5.616 ; 5.616 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 5.366 ; 5.366 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 5.158 ; 5.158 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 5.086 ; 5.086 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 5.309 ; 5.309 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 5.101 ; 5.101 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 5.062 ; 5.062 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 5.345 ; 5.345 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 5.366 ; 5.366 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 4.987 ; 4.987 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 4.987 ; 4.987 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 4.986 ; 4.986 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 4.863 ; 4.863 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 4.838 ; 4.838 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 4.863 ; 4.863 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 4.860 ; 4.860 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 4.862 ; 4.862 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 5.479 ; 5.479 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 4.821 ; 4.821 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 4.712 ; 4.712 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 5.479 ; 5.479 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 4.826 ; 4.826 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 5.369 ; 5.369 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 5.015 ; 5.015 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 4.663 ; 4.663 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 6.494 ; 6.494 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 6.195 ; 6.195 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 5.998 ; 5.998 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 6.226 ; 6.226 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 6.445 ; 6.445 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 6.471 ; 6.471 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 6.494 ; 6.494 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 6.180 ; 6.180 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 7.173 ; 7.173 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 7.061 ; 7.061 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 7.173 ; 7.173 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 6.858 ; 6.858 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 6.291 ; 6.291 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 6.365 ; 6.365 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 6.365 ; 6.365 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 6.711 ; 6.711 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 6.456 ; 6.456 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 6.258 ; 6.258 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 5.610 ; 5.610 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 5.419 ; 5.419 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 5.350 ; 5.350 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 5.574 ; 5.574 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 5.956 ; 5.956 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 5.613 ; 5.613 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 6.353 ; 6.353 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 4.275 ; 4.275 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 4.437 ; 4.437 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 4.394 ; 4.394 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 4.392 ; 4.392 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 4.295 ; 4.295 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 4.294 ; 4.294 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 4.275 ; 4.275 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 4.298 ; 4.298 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 4.675 ; 4.675 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 4.896 ; 4.896 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 4.952 ; 4.952 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 5.000 ; 5.000 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 4.930 ; 4.930 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 4.782 ; 4.782 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 4.675 ; 4.675 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 4.791 ; 4.791 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 4.715 ; 4.715 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 4.895 ; 4.895 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 4.752 ; 4.752 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 4.893 ; 4.893 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 5.286 ; 5.286 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 4.715 ; 4.715 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 5.095 ; 5.095 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 4.949 ; 4.949 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 4.653 ; 4.653 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 4.747 ; 4.747 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 4.677 ; 4.677 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 4.905 ; 4.905 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 4.694 ; 4.694 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 4.653 ; 4.653 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 4.940 ; 4.940 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 4.960 ; 4.960 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 4.528 ; 4.528 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 4.676 ; 4.676 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 4.678 ; 4.678 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 4.557 ; 4.557 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 4.528 ; 4.528 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 4.551 ; 4.551 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 4.547 ; 4.547 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 4.548 ; 4.548 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 4.070 ; 4.070 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 4.270 ; 4.270 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 4.070 ; 4.070 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 5.258 ; 5.258 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 4.278 ; 4.278 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 5.148 ; 5.148 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 4.466 ; 4.466 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 4.115 ; 4.115 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 4.479 ; 4.479 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 4.651 ; 4.651 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 4.479 ; 4.479 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 4.706 ; 4.706 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 4.924 ; 4.924 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 4.952 ; 4.952 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 4.950 ; 4.950 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 4.661 ; 4.661 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 4.351 ; 4.351 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 5.431 ; 5.431 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 5.255 ; 5.255 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 5.645 ; 5.645 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 5.228 ; 5.228 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 5.053 ; 5.053 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 5.448 ; 5.448 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 5.191 ; 5.191 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 5.220 ; 5.220 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 4.973 ; 4.973 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 4.894 ; 4.894 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 4.487 ; 4.487 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 4.827 ; 4.827 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 4.351 ; 4.351 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 4.534 ; 4.534 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 4.615 ; 4.615 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 4.481 ; 4.481 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 5.742 ;       ;       ; 5.742 ;
; KEY[1]     ; LEDG[1]     ; 5.410 ;       ;       ; 5.410 ;
; KEY[2]     ; LEDG[2]     ; 5.364 ;       ;       ; 5.364 ;
; KEY[3]     ; LEDG[3]     ; 5.310 ;       ;       ; 5.310 ;
; SW[0]      ; LEDR[0]     ; 4.621 ; 5.128 ; 5.128 ; 4.621 ;
; SW[0]      ; LEDR[1]     ; 4.683 ; 5.199 ; 5.199 ; 4.683 ;
; SW[0]      ; LEDR[2]     ; 4.677 ; 5.112 ; 5.112 ; 4.677 ;
; SW[0]      ; LEDR[3]     ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; SW[0]      ; LEDR[4]     ; 4.586 ; 4.586 ; 4.586 ; 4.586 ;
; SW[0]      ; LEDR[5]     ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; SW[0]      ; LEDR[6]     ; 4.667 ; 4.667 ; 4.667 ; 4.667 ;
; SW[0]      ; LEDR[7]     ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; SW[0]      ; LEDR[8]     ; 4.195 ; 4.195 ; 4.195 ; 4.195 ;
; SW[0]      ; LEDR[9]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[0]      ; LEDR[10]    ; 4.028 ; 4.028 ; 4.028 ; 4.028 ;
; SW[0]      ; LEDR[11]    ; 4.075 ; 4.075 ; 4.075 ; 4.075 ;
; SW[0]      ; LEDR[12]    ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; SW[0]      ; LEDR[13]    ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; SW[0]      ; LEDR[14]    ; 4.163 ; 4.163 ; 4.163 ; 4.163 ;
; SW[0]      ; LEDR[15]    ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; SW[1]      ; LEDR[0]     ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; SW[1]      ; LEDR[1]     ; 5.757 ; 5.757 ; 5.757 ; 5.757 ;
; SW[1]      ; LEDR[2]     ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; SW[1]      ; LEDR[3]     ; 5.921 ; 5.921 ; 5.921 ; 5.921 ;
; SW[1]      ; LEDR[4]     ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; SW[1]      ; LEDR[5]     ; 6.655 ; 6.655 ; 6.655 ; 6.655 ;
; SW[1]      ; LEDR[6]     ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; SW[1]      ; LEDR[7]     ; 6.103 ; 6.103 ; 6.103 ; 6.103 ;
; SW[1]      ; LEDR[8]     ; 5.816 ; 5.816 ; 5.816 ; 5.816 ;
; SW[1]      ; LEDR[9]     ; 4.961 ; 4.961 ; 4.961 ; 4.961 ;
; SW[1]      ; LEDR[10]    ; 5.616 ; 5.616 ; 5.616 ; 5.616 ;
; SW[1]      ; LEDR[11]    ; 5.340 ; 5.340 ; 5.340 ; 5.340 ;
; SW[1]      ; LEDR[12]    ; 4.887 ; 4.887 ; 4.887 ; 4.887 ;
; SW[1]      ; LEDR[13]    ; 6.115 ; 6.115 ; 6.115 ; 6.115 ;
; SW[1]      ; LEDR[14]    ; 5.917 ; 5.917 ; 5.917 ; 5.917 ;
; SW[1]      ; LEDR[15]    ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; SW[2]      ; LEDR[0]     ; 5.815 ; 5.815 ; 5.815 ; 5.815 ;
; SW[2]      ; LEDR[1]     ; 5.861 ; 5.861 ; 5.861 ; 5.861 ;
; SW[2]      ; LEDR[2]     ; 5.901 ; 5.901 ; 5.901 ; 5.901 ;
; SW[2]      ; LEDR[3]     ; 5.802 ; 5.802 ; 5.802 ; 5.802 ;
; SW[2]      ; LEDR[4]     ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; SW[2]      ; LEDR[5]     ; 6.536 ; 6.536 ; 6.536 ; 6.536 ;
; SW[2]      ; LEDR[6]     ; 6.720 ; 6.720 ; 6.720 ; 6.720 ;
; SW[2]      ; LEDR[7]     ; 5.984 ; 5.984 ; 5.984 ; 5.984 ;
; SW[2]      ; LEDR[8]     ; 5.697 ; 5.697 ; 5.697 ; 5.697 ;
; SW[2]      ; LEDR[9]     ; 4.842 ; 4.842 ; 4.842 ; 4.842 ;
; SW[2]      ; LEDR[10]    ; 5.497 ; 5.497 ; 5.497 ; 5.497 ;
; SW[2]      ; LEDR[11]    ; 5.221 ; 5.221 ; 5.221 ; 5.221 ;
; SW[2]      ; LEDR[12]    ; 4.770 ; 4.770 ; 4.770 ; 4.770 ;
; SW[2]      ; LEDR[13]    ; 5.996 ; 5.996 ; 5.996 ; 5.996 ;
; SW[2]      ; LEDR[14]    ; 5.798 ; 5.798 ; 5.798 ; 5.798 ;
; SW[2]      ; LEDR[15]    ; 5.210 ; 5.210 ; 5.210 ; 5.210 ;
; SW[3]      ; LEDR[0]     ; 5.710 ; 5.710 ; 5.710 ; 5.710 ;
; SW[3]      ; LEDR[1]     ; 5.781 ; 5.781 ; 5.781 ; 5.781 ;
; SW[3]      ; LEDR[2]     ; 5.706 ; 5.706 ; 5.706 ; 5.706 ;
; SW[3]      ; LEDR[3]     ; 5.950 ; 5.950 ; 5.950 ; 5.950 ;
; SW[3]      ; LEDR[4]     ; 6.455 ; 6.455 ; 6.455 ; 6.455 ;
; SW[3]      ; LEDR[5]     ; 6.684 ; 6.684 ; 6.684 ; 6.684 ;
; SW[3]      ; LEDR[6]     ; 6.868 ; 6.868 ; 6.868 ; 6.868 ;
; SW[3]      ; LEDR[7]     ; 6.132 ; 6.132 ; 6.132 ; 6.132 ;
; SW[3]      ; LEDR[8]     ; 5.845 ; 5.845 ; 5.845 ; 5.845 ;
; SW[3]      ; LEDR[9]     ; 4.990 ; 4.990 ; 4.990 ; 4.990 ;
; SW[3]      ; LEDR[10]    ; 5.645 ; 5.645 ; 5.645 ; 5.645 ;
; SW[3]      ; LEDR[11]    ; 5.369 ; 5.369 ; 5.369 ; 5.369 ;
; SW[3]      ; LEDR[12]    ; 4.910 ; 4.910 ; 4.910 ; 4.910 ;
; SW[3]      ; LEDR[13]    ; 6.144 ; 6.144 ; 6.144 ; 6.144 ;
; SW[3]      ; LEDR[14]    ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; SW[3]      ; LEDR[15]    ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; SW[4]      ; LEDR[0]     ; 5.585 ; 5.585 ; 5.585 ; 5.585 ;
; SW[4]      ; LEDR[1]     ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; SW[4]      ; LEDR[2]     ; 5.581 ; 5.581 ; 5.581 ; 5.581 ;
; SW[4]      ; LEDR[3]     ; 5.826 ; 5.826 ; 5.826 ; 5.826 ;
; SW[4]      ; LEDR[4]     ; 6.331 ; 6.331 ; 6.331 ; 6.331 ;
; SW[4]      ; LEDR[5]     ; 6.560 ; 6.560 ; 6.560 ; 6.560 ;
; SW[4]      ; LEDR[6]     ; 6.744 ; 6.744 ; 6.744 ; 6.744 ;
; SW[4]      ; LEDR[7]     ; 6.008 ; 6.008 ; 6.008 ; 6.008 ;
; SW[4]      ; LEDR[8]     ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; SW[4]      ; LEDR[9]     ; 4.866 ; 4.866 ; 4.866 ; 4.866 ;
; SW[4]      ; LEDR[10]    ; 5.521 ; 5.521 ; 5.521 ; 5.521 ;
; SW[4]      ; LEDR[11]    ; 5.245 ; 5.245 ; 5.245 ; 5.245 ;
; SW[4]      ; LEDR[12]    ; 4.793 ; 4.793 ; 4.793 ; 4.793 ;
; SW[4]      ; LEDR[13]    ; 6.020 ; 6.020 ; 6.020 ; 6.020 ;
; SW[4]      ; LEDR[14]    ; 5.822 ; 5.822 ; 5.822 ; 5.822 ;
; SW[4]      ; LEDR[15]    ; 5.234 ; 5.234 ; 5.234 ; 5.234 ;
; SW[5]      ; LEDR[0]     ; 5.299 ; 5.299 ; 5.299 ; 5.299 ;
; SW[5]      ; LEDR[1]     ; 5.469 ; 5.469 ; 5.469 ; 5.469 ;
; SW[5]      ; LEDR[2]     ; 5.509 ; 5.509 ; 5.509 ; 5.509 ;
; SW[5]      ; LEDR[3]     ; 5.409 ; 5.409 ; 5.409 ; 5.409 ;
; SW[5]      ; LEDR[4]     ; 5.748 ; 5.748 ; 5.748 ; 5.748 ;
; SW[5]      ; LEDR[5]     ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; SW[5]      ; LEDR[6]     ; 6.161 ; 6.161 ; 6.161 ; 6.161 ;
; SW[5]      ; LEDR[7]     ; 5.595 ; 5.595 ; 5.595 ; 5.595 ;
; SW[5]      ; LEDR[8]     ; 5.138 ; 5.138 ; 5.138 ; 5.138 ;
; SW[5]      ; LEDR[9]     ; 4.283 ; 4.283 ; 4.283 ; 4.283 ;
; SW[5]      ; LEDR[10]    ; 4.938 ; 4.938 ; 4.938 ; 4.938 ;
; SW[5]      ; LEDR[11]    ; 4.662 ; 4.662 ; 4.662 ; 4.662 ;
; SW[5]      ; LEDR[12]    ; 4.148 ; 4.148 ; 4.148 ; 4.148 ;
; SW[5]      ; LEDR[13]    ; 5.437 ; 5.437 ; 5.437 ; 5.437 ;
; SW[5]      ; LEDR[14]    ; 5.239 ; 5.239 ; 5.239 ; 5.239 ;
; SW[5]      ; LEDR[15]    ; 5.492 ; 5.492 ; 5.492 ; 5.492 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 5.742 ;       ;       ; 5.742 ;
; KEY[1]     ; LEDG[1]     ; 5.410 ;       ;       ; 5.410 ;
; KEY[2]     ; LEDG[2]     ; 5.364 ;       ;       ; 5.364 ;
; KEY[3]     ; LEDG[3]     ; 5.310 ;       ;       ; 5.310 ;
; SW[0]      ; LEDR[0]     ; 4.621 ; 5.128 ; 5.128 ; 4.621 ;
; SW[0]      ; LEDR[1]     ; 4.683 ; 5.199 ; 5.199 ; 4.683 ;
; SW[0]      ; LEDR[2]     ; 4.677 ; 5.112 ; 5.112 ; 4.677 ;
; SW[0]      ; LEDR[3]     ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; SW[0]      ; LEDR[4]     ; 4.586 ; 4.586 ; 4.586 ; 4.586 ;
; SW[0]      ; LEDR[5]     ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; SW[0]      ; LEDR[6]     ; 4.667 ; 4.667 ; 4.667 ; 4.667 ;
; SW[0]      ; LEDR[7]     ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; SW[0]      ; LEDR[8]     ; 4.195 ; 4.195 ; 4.195 ; 4.195 ;
; SW[0]      ; LEDR[9]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[0]      ; LEDR[10]    ; 4.028 ; 4.028 ; 4.028 ; 4.028 ;
; SW[0]      ; LEDR[11]    ; 4.075 ; 4.075 ; 4.075 ; 4.075 ;
; SW[0]      ; LEDR[12]    ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; SW[0]      ; LEDR[13]    ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; SW[0]      ; LEDR[14]    ; 4.163 ; 4.163 ; 4.163 ; 4.163 ;
; SW[0]      ; LEDR[15]    ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; SW[1]      ; LEDR[0]     ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; SW[1]      ; LEDR[1]     ; 5.757 ; 5.757 ; 5.757 ; 5.757 ;
; SW[1]      ; LEDR[2]     ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; SW[1]      ; LEDR[3]     ; 5.745 ; 5.745 ; 5.745 ; 5.745 ;
; SW[1]      ; LEDR[4]     ; 5.858 ; 5.858 ; 5.858 ; 5.858 ;
; SW[1]      ; LEDR[5]     ; 5.689 ; 5.689 ; 5.689 ; 5.689 ;
; SW[1]      ; LEDR[6]     ; 5.809 ; 5.809 ; 5.809 ; 5.809 ;
; SW[1]      ; LEDR[7]     ; 5.777 ; 5.777 ; 5.777 ; 5.777 ;
; SW[1]      ; LEDR[8]     ; 5.536 ; 5.536 ; 5.536 ; 5.536 ;
; SW[1]      ; LEDR[9]     ; 4.827 ; 4.827 ; 4.827 ; 4.827 ;
; SW[1]      ; LEDR[10]    ; 5.139 ; 5.139 ; 5.139 ; 5.139 ;
; SW[1]      ; LEDR[11]    ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; SW[1]      ; LEDR[12]    ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; SW[1]      ; LEDR[13]    ; 5.271 ; 5.271 ; 5.271 ; 5.271 ;
; SW[1]      ; LEDR[14]    ; 5.003 ; 5.003 ; 5.003 ; 5.003 ;
; SW[1]      ; LEDR[15]    ; 4.966 ; 4.966 ; 4.966 ; 4.966 ;
; SW[2]      ; LEDR[0]     ; 5.511 ; 5.511 ; 5.511 ; 5.511 ;
; SW[2]      ; LEDR[1]     ; 5.577 ; 5.577 ; 5.577 ; 5.577 ;
; SW[2]      ; LEDR[2]     ; 5.556 ; 5.556 ; 5.556 ; 5.556 ;
; SW[2]      ; LEDR[3]     ; 5.628 ; 5.628 ; 5.628 ; 5.628 ;
; SW[2]      ; LEDR[4]     ; 5.741 ; 5.741 ; 5.741 ; 5.741 ;
; SW[2]      ; LEDR[5]     ; 5.570 ; 5.570 ; 5.570 ; 5.570 ;
; SW[2]      ; LEDR[6]     ; 5.692 ; 5.692 ; 5.692 ; 5.692 ;
; SW[2]      ; LEDR[7]     ; 5.660 ; 5.660 ; 5.660 ; 5.660 ;
; SW[2]      ; LEDR[8]     ; 5.417 ; 5.417 ; 5.417 ; 5.417 ;
; SW[2]      ; LEDR[9]     ; 4.710 ; 4.710 ; 4.710 ; 4.710 ;
; SW[2]      ; LEDR[10]    ; 5.022 ; 5.022 ; 5.022 ; 5.022 ;
; SW[2]      ; LEDR[11]    ; 5.048 ; 5.048 ; 5.048 ; 5.048 ;
; SW[2]      ; LEDR[12]    ; 4.575 ; 4.575 ; 4.575 ; 4.575 ;
; SW[2]      ; LEDR[13]    ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; SW[2]      ; LEDR[14]    ; 4.886 ; 4.886 ; 4.886 ; 4.886 ;
; SW[2]      ; LEDR[15]    ; 4.847 ; 4.847 ; 4.847 ; 4.847 ;
; SW[3]      ; LEDR[0]     ; 5.212 ; 5.212 ; 5.212 ; 5.212 ;
; SW[3]      ; LEDR[1]     ; 5.140 ; 5.140 ; 5.140 ; 5.140 ;
; SW[3]      ; LEDR[2]     ; 5.312 ; 5.312 ; 5.312 ; 5.312 ;
; SW[3]      ; LEDR[3]     ; 5.768 ; 5.768 ; 5.768 ; 5.768 ;
; SW[3]      ; LEDR[4]     ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; SW[3]      ; LEDR[5]     ; 5.718 ; 5.718 ; 5.718 ; 5.718 ;
; SW[3]      ; LEDR[6]     ; 5.832 ; 5.832 ; 5.832 ; 5.832 ;
; SW[3]      ; LEDR[7]     ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
; SW[3]      ; LEDR[8]     ; 5.564 ; 5.564 ; 5.564 ; 5.564 ;
; SW[3]      ; LEDR[9]     ; 4.850 ; 4.850 ; 4.850 ; 4.850 ;
; SW[3]      ; LEDR[10]    ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; SW[3]      ; LEDR[11]    ; 5.196 ; 5.196 ; 5.196 ; 5.196 ;
; SW[3]      ; LEDR[12]    ; 4.715 ; 4.715 ; 4.715 ; 4.715 ;
; SW[3]      ; LEDR[13]    ; 5.300 ; 5.300 ; 5.300 ; 5.300 ;
; SW[3]      ; LEDR[14]    ; 5.026 ; 5.026 ; 5.026 ; 5.026 ;
; SW[3]      ; LEDR[15]    ; 4.995 ; 4.995 ; 4.995 ; 4.995 ;
; SW[4]      ; LEDR[0]     ; 5.585 ; 5.585 ; 5.585 ; 5.585 ;
; SW[4]      ; LEDR[1]     ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; SW[4]      ; LEDR[2]     ; 5.581 ; 5.581 ; 5.581 ; 5.581 ;
; SW[4]      ; LEDR[3]     ; 5.651 ; 5.651 ; 5.651 ; 5.651 ;
; SW[4]      ; LEDR[4]     ; 5.764 ; 5.764 ; 5.764 ; 5.764 ;
; SW[4]      ; LEDR[5]     ; 5.594 ; 5.594 ; 5.594 ; 5.594 ;
; SW[4]      ; LEDR[6]     ; 5.715 ; 5.715 ; 5.715 ; 5.715 ;
; SW[4]      ; LEDR[7]     ; 5.683 ; 5.683 ; 5.683 ; 5.683 ;
; SW[4]      ; LEDR[8]     ; 5.441 ; 5.441 ; 5.441 ; 5.441 ;
; SW[4]      ; LEDR[9]     ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; SW[4]      ; LEDR[10]    ; 5.045 ; 5.045 ; 5.045 ; 5.045 ;
; SW[4]      ; LEDR[11]    ; 5.072 ; 5.072 ; 5.072 ; 5.072 ;
; SW[4]      ; LEDR[12]    ; 4.598 ; 4.598 ; 4.598 ; 4.598 ;
; SW[4]      ; LEDR[13]    ; 5.176 ; 5.176 ; 5.176 ; 5.176 ;
; SW[4]      ; LEDR[14]    ; 4.909 ; 4.909 ; 4.909 ; 4.909 ;
; SW[4]      ; LEDR[15]    ; 4.871 ; 4.871 ; 4.871 ; 4.871 ;
; SW[5]      ; LEDR[0]     ; 5.119 ; 5.119 ; 5.119 ; 5.119 ;
; SW[5]      ; LEDR[1]     ; 5.469 ; 5.469 ; 5.469 ; 5.469 ;
; SW[5]      ; LEDR[2]     ; 5.219 ; 5.219 ; 5.219 ; 5.219 ;
; SW[5]      ; LEDR[3]     ; 5.409 ; 5.409 ; 5.409 ; 5.409 ;
; SW[5]      ; LEDR[4]     ; 5.748 ; 5.748 ; 5.748 ; 5.748 ;
; SW[5]      ; LEDR[5]     ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; SW[5]      ; LEDR[6]     ; 6.161 ; 6.161 ; 6.161 ; 6.161 ;
; SW[5]      ; LEDR[7]     ; 5.595 ; 5.595 ; 5.595 ; 5.595 ;
; SW[5]      ; LEDR[8]     ; 5.138 ; 5.138 ; 5.138 ; 5.138 ;
; SW[5]      ; LEDR[9]     ; 4.283 ; 4.283 ; 4.283 ; 4.283 ;
; SW[5]      ; LEDR[10]    ; 4.938 ; 4.938 ; 4.938 ; 4.938 ;
; SW[5]      ; LEDR[11]    ; 4.662 ; 4.662 ; 4.662 ; 4.662 ;
; SW[5]      ; LEDR[12]    ; 4.148 ; 4.148 ; 4.148 ; 4.148 ;
; SW[5]      ; LEDR[13]    ; 5.437 ; 5.437 ; 5.437 ; 5.437 ;
; SW[5]      ; LEDR[14]    ; 5.239 ; 5.239 ; 5.239 ; 5.239 ;
; SW[5]      ; LEDR[15]    ; 5.492 ; 5.492 ; 5.492 ; 5.492 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+----------------------+-----------+--------+-----------+---------+---------------------+
; Clock                ; Setup     ; Hold   ; Recovery  ; Removal ; Minimum Pulse Width ;
+----------------------+-----------+--------+-----------+---------+---------------------+
; Worst-case Slack     ; -9.798    ; -1.588 ; -2.902    ; 1.863   ; -2.000              ;
;  CLOCK_50            ; -0.081    ; -1.588 ; N/A       ; N/A     ; -1.380              ;
;  Debounce:DebClk|OP1 ; -9.798    ; 0.246  ; -2.902    ; 1.863   ; -2.000              ;
; Design-wide TNS      ; -6287.296 ; -1.588 ; -3550.414 ; 0.0     ; -1567.38            ;
;  CLOCK_50            ; -0.132    ; -1.588 ; N/A       ; N/A     ; -13.380             ;
;  Debounce:DebClk|OP1 ; -6287.164 ; 0.000  ; -3550.414 ; 0.000   ; -1554.000           ;
+----------------------+-----------+--------+-----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 5.040 ; 5.040 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 5.040 ; 5.040 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 4.467 ; 4.467 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.345 ; -2.345 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.657 ; -2.657 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.345 ; -2.345 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 8.979  ; 8.979  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 8.979  ; 8.979  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 8.934  ; 8.934  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 8.932  ; 8.932  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 8.689  ; 8.689  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 8.689  ; 8.689  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 8.656  ; 8.656  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 8.703  ; 8.703  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 10.538 ; 10.538 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 10.100 ; 10.100 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 10.292 ; 10.292 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 10.538 ; 10.538 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 10.363 ; 10.363 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 9.944  ; 9.944  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 9.732  ; 9.732  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 9.989  ; 9.989  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 11.515 ; 11.515 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 10.772 ; 10.772 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 10.496 ; 10.496 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 10.743 ; 10.743 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 11.515 ; 11.515 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 10.375 ; 10.375 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 11.284 ; 11.284 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 10.954 ; 10.954 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 10.340 ; 10.340 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 9.822  ; 9.822  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 9.621  ; 9.621  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 10.117 ; 10.117 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 9.645  ; 9.645  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 9.576  ; 9.576  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 10.312 ; 10.312 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 10.340 ; 10.340 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 9.353  ; 9.353  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 9.353  ; 9.353  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 9.344  ; 9.344  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 9.063  ; 9.063  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 9.039  ; 9.039  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 9.068  ; 9.068  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 9.061  ; 9.061  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 9.064  ; 9.064  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 10.444 ; 10.444 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 9.131  ; 9.131  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 8.935  ; 8.935  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 10.368 ; 10.368 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 9.167  ; 9.167  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 10.444 ; 10.444 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 9.627  ; 9.627  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 8.784  ; 8.784  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 12.693 ; 12.693 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 12.106 ; 12.106 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 11.684 ; 11.684 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 12.279 ; 12.279 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 12.656 ; 12.656 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 12.693 ; 12.693 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 12.680 ; 12.680 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 12.041 ; 12.041 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 14.376 ; 14.376 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 14.066 ; 14.066 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 14.376 ; 14.376 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 13.735 ; 13.735 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 12.462 ; 12.462 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 12.361 ; 12.361 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 12.436 ; 12.436 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 13.295 ; 13.295 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 12.832 ; 12.832 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 12.240 ; 12.240 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 10.924 ; 10.924 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 10.548 ; 10.548 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 10.353 ; 10.353 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 10.698 ; 10.698 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 11.510 ; 11.510 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 10.925 ; 10.925 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 12.602 ; 12.602 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 4.275 ; 4.275 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 4.437 ; 4.437 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 4.394 ; 4.394 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 4.392 ; 4.392 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 4.295 ; 4.295 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 4.294 ; 4.294 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 4.275 ; 4.275 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 4.298 ; 4.298 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 4.675 ; 4.675 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 4.896 ; 4.896 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 4.952 ; 4.952 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 5.000 ; 5.000 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 4.930 ; 4.930 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 4.782 ; 4.782 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 4.675 ; 4.675 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 4.791 ; 4.791 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 4.715 ; 4.715 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 4.895 ; 4.895 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 4.752 ; 4.752 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 4.893 ; 4.893 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 5.286 ; 5.286 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 4.715 ; 4.715 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 5.095 ; 5.095 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 4.949 ; 4.949 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 4.653 ; 4.653 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 4.747 ; 4.747 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 4.677 ; 4.677 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 4.905 ; 4.905 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 4.694 ; 4.694 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 4.653 ; 4.653 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 4.940 ; 4.940 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 4.960 ; 4.960 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 4.528 ; 4.528 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 4.676 ; 4.676 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 4.678 ; 4.678 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 4.557 ; 4.557 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 4.528 ; 4.528 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 4.551 ; 4.551 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 4.547 ; 4.547 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 4.548 ; 4.548 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 4.070 ; 4.070 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 4.270 ; 4.270 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 4.070 ; 4.070 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 5.258 ; 5.258 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 4.278 ; 4.278 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 5.148 ; 5.148 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 4.466 ; 4.466 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 4.115 ; 4.115 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 4.479 ; 4.479 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 4.651 ; 4.651 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 4.479 ; 4.479 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 4.706 ; 4.706 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 4.924 ; 4.924 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 4.952 ; 4.952 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 4.950 ; 4.950 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 4.661 ; 4.661 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 4.351 ; 4.351 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 5.431 ; 5.431 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 5.255 ; 5.255 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 5.645 ; 5.645 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 5.228 ; 5.228 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 5.053 ; 5.053 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 5.448 ; 5.448 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 5.191 ; 5.191 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 5.220 ; 5.220 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 4.973 ; 4.973 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 4.894 ; 4.894 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 4.487 ; 4.487 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 4.827 ; 4.827 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 4.351 ; 4.351 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 4.534 ; 4.534 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 4.615 ; 4.615 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 4.481 ; 4.481 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ; 10.022 ;        ;        ; 10.022 ;
; KEY[1]     ; LEDG[1]     ; 9.434  ;        ;        ; 9.434  ;
; KEY[2]     ; LEDG[2]     ; 9.377  ;        ;        ; 9.377  ;
; KEY[3]     ; LEDG[3]     ; 9.303  ;        ;        ; 9.303  ;
; SW[0]      ; LEDR[0]     ; 8.993  ; 10.196 ; 10.196 ; 8.993  ;
; SW[0]      ; LEDR[1]     ; 9.149  ; 10.364 ; 10.364 ; 9.149  ;
; SW[0]      ; LEDR[2]     ; 9.205  ; 10.229 ; 10.229 ; 9.205  ;
; SW[0]      ; LEDR[3]     ; 9.208  ; 9.208  ; 9.208  ; 9.208  ;
; SW[0]      ; LEDR[4]     ; 8.867  ; 8.867  ; 8.867  ; 8.867  ;
; SW[0]      ; LEDR[5]     ; 9.229  ; 9.229  ; 9.229  ; 9.229  ;
; SW[0]      ; LEDR[6]     ; 9.190  ; 9.190  ; 9.190  ; 9.190  ;
; SW[0]      ; LEDR[7]     ; 9.206  ; 9.206  ; 9.206  ; 9.206  ;
; SW[0]      ; LEDR[8]     ; 8.230  ; 8.230  ; 8.230  ; 8.230  ;
; SW[0]      ; LEDR[9]     ; 7.916  ; 7.916  ; 7.916  ; 7.916  ;
; SW[0]      ; LEDR[10]    ; 7.807  ; 7.807  ; 7.807  ; 7.807  ;
; SW[0]      ; LEDR[11]    ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; SW[0]      ; LEDR[12]    ; 7.692  ; 7.692  ; 7.692  ; 7.692  ;
; SW[0]      ; LEDR[13]    ; 7.572  ; 7.572  ; 7.572  ; 7.572  ;
; SW[0]      ; LEDR[14]    ; 8.103  ; 8.103  ; 8.103  ; 8.103  ;
; SW[0]      ; LEDR[15]    ; 7.605  ; 7.605  ; 7.605  ; 7.605  ;
; SW[1]      ; LEDR[0]     ; 11.452 ; 11.452 ; 11.452 ; 11.452 ;
; SW[1]      ; LEDR[1]     ; 11.620 ; 11.620 ; 11.620 ; 11.620 ;
; SW[1]      ; LEDR[2]     ; 11.534 ; 11.534 ; 11.534 ; 11.534 ;
; SW[1]      ; LEDR[3]     ; 12.108 ; 12.108 ; 12.108 ; 12.108 ;
; SW[1]      ; LEDR[4]     ; 13.013 ; 13.013 ; 13.013 ; 13.013 ;
; SW[1]      ; LEDR[5]     ; 13.571 ; 13.571 ; 13.571 ; 13.571 ;
; SW[1]      ; LEDR[6]     ; 14.064 ; 14.064 ; 14.064 ; 14.064 ;
; SW[1]      ; LEDR[7]     ; 12.518 ; 12.518 ; 12.518 ; 12.518 ;
; SW[1]      ; LEDR[8]     ; 11.908 ; 11.908 ; 11.908 ; 11.908 ;
; SW[1]      ; LEDR[9]     ; 9.946  ; 9.946  ; 9.946  ; 9.946  ;
; SW[1]      ; LEDR[10]    ; 11.392 ; 11.392 ; 11.392 ; 11.392 ;
; SW[1]      ; LEDR[11]    ; 10.845 ; 10.845 ; 10.845 ; 10.845 ;
; SW[1]      ; LEDR[12]    ; 9.820  ; 9.820  ; 9.820  ; 9.820  ;
; SW[1]      ; LEDR[13]    ; 12.472 ; 12.472 ; 12.472 ; 12.472 ;
; SW[1]      ; LEDR[14]    ; 12.018 ; 12.018 ; 12.018 ; 12.018 ;
; SW[1]      ; LEDR[15]    ; 10.781 ; 10.781 ; 10.781 ; 10.781 ;
; SW[2]      ; LEDR[0]     ; 11.786 ; 11.786 ; 11.786 ; 11.786 ;
; SW[2]      ; LEDR[1]     ; 11.914 ; 11.914 ; 11.914 ; 11.914 ;
; SW[2]      ; LEDR[2]     ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; SW[2]      ; LEDR[3]     ; 11.835 ; 11.835 ; 11.835 ; 11.835 ;
; SW[2]      ; LEDR[4]     ; 12.740 ; 12.740 ; 12.740 ; 12.740 ;
; SW[2]      ; LEDR[5]     ; 13.298 ; 13.298 ; 13.298 ; 13.298 ;
; SW[2]      ; LEDR[6]     ; 13.791 ; 13.791 ; 13.791 ; 13.791 ;
; SW[2]      ; LEDR[7]     ; 12.245 ; 12.245 ; 12.245 ; 12.245 ;
; SW[2]      ; LEDR[8]     ; 11.635 ; 11.635 ; 11.635 ; 11.635 ;
; SW[2]      ; LEDR[9]     ; 9.673  ; 9.673  ; 9.673  ; 9.673  ;
; SW[2]      ; LEDR[10]    ; 11.119 ; 11.119 ; 11.119 ; 11.119 ;
; SW[2]      ; LEDR[11]    ; 10.578 ; 10.578 ; 10.578 ; 10.578 ;
; SW[2]      ; LEDR[12]    ; 9.553  ; 9.553  ; 9.553  ; 9.553  ;
; SW[2]      ; LEDR[13]    ; 12.199 ; 12.199 ; 12.199 ; 12.199 ;
; SW[2]      ; LEDR[14]    ; 11.745 ; 11.745 ; 11.745 ; 11.745 ;
; SW[2]      ; LEDR[15]    ; 10.508 ; 10.508 ; 10.508 ; 10.508 ;
; SW[3]      ; LEDR[0]     ; 11.511 ; 11.511 ; 11.511 ; 11.511 ;
; SW[3]      ; LEDR[1]     ; 11.679 ; 11.679 ; 11.679 ; 11.679 ;
; SW[3]      ; LEDR[2]     ; 11.593 ; 11.593 ; 11.593 ; 11.593 ;
; SW[3]      ; LEDR[3]     ; 12.167 ; 12.167 ; 12.167 ; 12.167 ;
; SW[3]      ; LEDR[4]     ; 13.072 ; 13.072 ; 13.072 ; 13.072 ;
; SW[3]      ; LEDR[5]     ; 13.630 ; 13.630 ; 13.630 ; 13.630 ;
; SW[3]      ; LEDR[6]     ; 14.123 ; 14.123 ; 14.123 ; 14.123 ;
; SW[3]      ; LEDR[7]     ; 12.577 ; 12.577 ; 12.577 ; 12.577 ;
; SW[3]      ; LEDR[8]     ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; SW[3]      ; LEDR[9]     ; 10.005 ; 10.005 ; 10.005 ; 10.005 ;
; SW[3]      ; LEDR[10]    ; 11.451 ; 11.451 ; 11.451 ; 11.451 ;
; SW[3]      ; LEDR[11]    ; 10.905 ; 10.905 ; 10.905 ; 10.905 ;
; SW[3]      ; LEDR[12]    ; 9.880  ; 9.880  ; 9.880  ; 9.880  ;
; SW[3]      ; LEDR[13]    ; 12.531 ; 12.531 ; 12.531 ; 12.531 ;
; SW[3]      ; LEDR[14]    ; 12.077 ; 12.077 ; 12.077 ; 12.077 ;
; SW[3]      ; LEDR[15]    ; 10.840 ; 10.840 ; 10.840 ; 10.840 ;
; SW[4]      ; LEDR[0]     ; 11.317 ; 11.317 ; 11.317 ; 11.317 ;
; SW[4]      ; LEDR[1]     ; 11.485 ; 11.485 ; 11.485 ; 11.485 ;
; SW[4]      ; LEDR[2]     ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; SW[4]      ; LEDR[3]     ; 11.971 ; 11.971 ; 11.971 ; 11.971 ;
; SW[4]      ; LEDR[4]     ; 12.876 ; 12.876 ; 12.876 ; 12.876 ;
; SW[4]      ; LEDR[5]     ; 13.434 ; 13.434 ; 13.434 ; 13.434 ;
; SW[4]      ; LEDR[6]     ; 13.927 ; 13.927 ; 13.927 ; 13.927 ;
; SW[4]      ; LEDR[7]     ; 12.381 ; 12.381 ; 12.381 ; 12.381 ;
; SW[4]      ; LEDR[8]     ; 11.771 ; 11.771 ; 11.771 ; 11.771 ;
; SW[4]      ; LEDR[9]     ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; SW[4]      ; LEDR[10]    ; 11.255 ; 11.255 ; 11.255 ; 11.255 ;
; SW[4]      ; LEDR[11]    ; 10.717 ; 10.717 ; 10.717 ; 10.717 ;
; SW[4]      ; LEDR[12]    ; 9.692  ; 9.692  ; 9.692  ; 9.692  ;
; SW[4]      ; LEDR[13]    ; 12.335 ; 12.335 ; 12.335 ; 12.335 ;
; SW[4]      ; LEDR[14]    ; 11.881 ; 11.881 ; 11.881 ; 11.881 ;
; SW[4]      ; LEDR[15]    ; 10.644 ; 10.644 ; 10.644 ; 10.644 ;
; SW[5]      ; LEDR[0]     ; 10.773 ; 10.773 ; 10.773 ; 10.773 ;
; SW[5]      ; LEDR[1]     ; 11.175 ; 11.175 ; 11.175 ; 11.175 ;
; SW[5]      ; LEDR[2]     ; 11.348 ; 11.348 ; 11.348 ; 11.348 ;
; SW[5]      ; LEDR[3]     ; 11.039 ; 11.039 ; 11.039 ; 11.039 ;
; SW[5]      ; LEDR[4]     ; 11.591 ; 11.591 ; 11.591 ; 11.591 ;
; SW[5]      ; LEDR[5]     ; 12.149 ; 12.149 ; 12.149 ; 12.149 ;
; SW[5]      ; LEDR[6]     ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; SW[5]      ; LEDR[7]     ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; SW[5]      ; LEDR[8]     ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; SW[5]      ; LEDR[9]     ; 8.524  ; 8.524  ; 8.524  ; 8.524  ;
; SW[5]      ; LEDR[10]    ; 9.970  ; 9.970  ; 9.970  ; 9.970  ;
; SW[5]      ; LEDR[11]    ; 9.334  ; 9.334  ; 9.334  ; 9.334  ;
; SW[5]      ; LEDR[12]    ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; SW[5]      ; LEDR[13]    ; 11.050 ; 11.050 ; 11.050 ; 11.050 ;
; SW[5]      ; LEDR[14]    ; 10.596 ; 10.596 ; 10.596 ; 10.596 ;
; SW[5]      ; LEDR[15]    ; 11.193 ; 11.193 ; 11.193 ; 11.193 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 5.742 ;       ;       ; 5.742 ;
; KEY[1]     ; LEDG[1]     ; 5.410 ;       ;       ; 5.410 ;
; KEY[2]     ; LEDG[2]     ; 5.364 ;       ;       ; 5.364 ;
; KEY[3]     ; LEDG[3]     ; 5.310 ;       ;       ; 5.310 ;
; SW[0]      ; LEDR[0]     ; 4.621 ; 5.128 ; 5.128 ; 4.621 ;
; SW[0]      ; LEDR[1]     ; 4.683 ; 5.199 ; 5.199 ; 4.683 ;
; SW[0]      ; LEDR[2]     ; 4.677 ; 5.112 ; 5.112 ; 4.677 ;
; SW[0]      ; LEDR[3]     ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; SW[0]      ; LEDR[4]     ; 4.586 ; 4.586 ; 4.586 ; 4.586 ;
; SW[0]      ; LEDR[5]     ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; SW[0]      ; LEDR[6]     ; 4.667 ; 4.667 ; 4.667 ; 4.667 ;
; SW[0]      ; LEDR[7]     ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; SW[0]      ; LEDR[8]     ; 4.195 ; 4.195 ; 4.195 ; 4.195 ;
; SW[0]      ; LEDR[9]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[0]      ; LEDR[10]    ; 4.028 ; 4.028 ; 4.028 ; 4.028 ;
; SW[0]      ; LEDR[11]    ; 4.075 ; 4.075 ; 4.075 ; 4.075 ;
; SW[0]      ; LEDR[12]    ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; SW[0]      ; LEDR[13]    ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; SW[0]      ; LEDR[14]    ; 4.163 ; 4.163 ; 4.163 ; 4.163 ;
; SW[0]      ; LEDR[15]    ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; SW[1]      ; LEDR[0]     ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; SW[1]      ; LEDR[1]     ; 5.757 ; 5.757 ; 5.757 ; 5.757 ;
; SW[1]      ; LEDR[2]     ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; SW[1]      ; LEDR[3]     ; 5.745 ; 5.745 ; 5.745 ; 5.745 ;
; SW[1]      ; LEDR[4]     ; 5.858 ; 5.858 ; 5.858 ; 5.858 ;
; SW[1]      ; LEDR[5]     ; 5.689 ; 5.689 ; 5.689 ; 5.689 ;
; SW[1]      ; LEDR[6]     ; 5.809 ; 5.809 ; 5.809 ; 5.809 ;
; SW[1]      ; LEDR[7]     ; 5.777 ; 5.777 ; 5.777 ; 5.777 ;
; SW[1]      ; LEDR[8]     ; 5.536 ; 5.536 ; 5.536 ; 5.536 ;
; SW[1]      ; LEDR[9]     ; 4.827 ; 4.827 ; 4.827 ; 4.827 ;
; SW[1]      ; LEDR[10]    ; 5.139 ; 5.139 ; 5.139 ; 5.139 ;
; SW[1]      ; LEDR[11]    ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; SW[1]      ; LEDR[12]    ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; SW[1]      ; LEDR[13]    ; 5.271 ; 5.271 ; 5.271 ; 5.271 ;
; SW[1]      ; LEDR[14]    ; 5.003 ; 5.003 ; 5.003 ; 5.003 ;
; SW[1]      ; LEDR[15]    ; 4.966 ; 4.966 ; 4.966 ; 4.966 ;
; SW[2]      ; LEDR[0]     ; 5.511 ; 5.511 ; 5.511 ; 5.511 ;
; SW[2]      ; LEDR[1]     ; 5.577 ; 5.577 ; 5.577 ; 5.577 ;
; SW[2]      ; LEDR[2]     ; 5.556 ; 5.556 ; 5.556 ; 5.556 ;
; SW[2]      ; LEDR[3]     ; 5.628 ; 5.628 ; 5.628 ; 5.628 ;
; SW[2]      ; LEDR[4]     ; 5.741 ; 5.741 ; 5.741 ; 5.741 ;
; SW[2]      ; LEDR[5]     ; 5.570 ; 5.570 ; 5.570 ; 5.570 ;
; SW[2]      ; LEDR[6]     ; 5.692 ; 5.692 ; 5.692 ; 5.692 ;
; SW[2]      ; LEDR[7]     ; 5.660 ; 5.660 ; 5.660 ; 5.660 ;
; SW[2]      ; LEDR[8]     ; 5.417 ; 5.417 ; 5.417 ; 5.417 ;
; SW[2]      ; LEDR[9]     ; 4.710 ; 4.710 ; 4.710 ; 4.710 ;
; SW[2]      ; LEDR[10]    ; 5.022 ; 5.022 ; 5.022 ; 5.022 ;
; SW[2]      ; LEDR[11]    ; 5.048 ; 5.048 ; 5.048 ; 5.048 ;
; SW[2]      ; LEDR[12]    ; 4.575 ; 4.575 ; 4.575 ; 4.575 ;
; SW[2]      ; LEDR[13]    ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; SW[2]      ; LEDR[14]    ; 4.886 ; 4.886 ; 4.886 ; 4.886 ;
; SW[2]      ; LEDR[15]    ; 4.847 ; 4.847 ; 4.847 ; 4.847 ;
; SW[3]      ; LEDR[0]     ; 5.212 ; 5.212 ; 5.212 ; 5.212 ;
; SW[3]      ; LEDR[1]     ; 5.140 ; 5.140 ; 5.140 ; 5.140 ;
; SW[3]      ; LEDR[2]     ; 5.312 ; 5.312 ; 5.312 ; 5.312 ;
; SW[3]      ; LEDR[3]     ; 5.768 ; 5.768 ; 5.768 ; 5.768 ;
; SW[3]      ; LEDR[4]     ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; SW[3]      ; LEDR[5]     ; 5.718 ; 5.718 ; 5.718 ; 5.718 ;
; SW[3]      ; LEDR[6]     ; 5.832 ; 5.832 ; 5.832 ; 5.832 ;
; SW[3]      ; LEDR[7]     ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
; SW[3]      ; LEDR[8]     ; 5.564 ; 5.564 ; 5.564 ; 5.564 ;
; SW[3]      ; LEDR[9]     ; 4.850 ; 4.850 ; 4.850 ; 4.850 ;
; SW[3]      ; LEDR[10]    ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; SW[3]      ; LEDR[11]    ; 5.196 ; 5.196 ; 5.196 ; 5.196 ;
; SW[3]      ; LEDR[12]    ; 4.715 ; 4.715 ; 4.715 ; 4.715 ;
; SW[3]      ; LEDR[13]    ; 5.300 ; 5.300 ; 5.300 ; 5.300 ;
; SW[3]      ; LEDR[14]    ; 5.026 ; 5.026 ; 5.026 ; 5.026 ;
; SW[3]      ; LEDR[15]    ; 4.995 ; 4.995 ; 4.995 ; 4.995 ;
; SW[4]      ; LEDR[0]     ; 5.585 ; 5.585 ; 5.585 ; 5.585 ;
; SW[4]      ; LEDR[1]     ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; SW[4]      ; LEDR[2]     ; 5.581 ; 5.581 ; 5.581 ; 5.581 ;
; SW[4]      ; LEDR[3]     ; 5.651 ; 5.651 ; 5.651 ; 5.651 ;
; SW[4]      ; LEDR[4]     ; 5.764 ; 5.764 ; 5.764 ; 5.764 ;
; SW[4]      ; LEDR[5]     ; 5.594 ; 5.594 ; 5.594 ; 5.594 ;
; SW[4]      ; LEDR[6]     ; 5.715 ; 5.715 ; 5.715 ; 5.715 ;
; SW[4]      ; LEDR[7]     ; 5.683 ; 5.683 ; 5.683 ; 5.683 ;
; SW[4]      ; LEDR[8]     ; 5.441 ; 5.441 ; 5.441 ; 5.441 ;
; SW[4]      ; LEDR[9]     ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; SW[4]      ; LEDR[10]    ; 5.045 ; 5.045 ; 5.045 ; 5.045 ;
; SW[4]      ; LEDR[11]    ; 5.072 ; 5.072 ; 5.072 ; 5.072 ;
; SW[4]      ; LEDR[12]    ; 4.598 ; 4.598 ; 4.598 ; 4.598 ;
; SW[4]      ; LEDR[13]    ; 5.176 ; 5.176 ; 5.176 ; 5.176 ;
; SW[4]      ; LEDR[14]    ; 4.909 ; 4.909 ; 4.909 ; 4.909 ;
; SW[4]      ; LEDR[15]    ; 4.871 ; 4.871 ; 4.871 ; 4.871 ;
; SW[5]      ; LEDR[0]     ; 5.119 ; 5.119 ; 5.119 ; 5.119 ;
; SW[5]      ; LEDR[1]     ; 5.469 ; 5.469 ; 5.469 ; 5.469 ;
; SW[5]      ; LEDR[2]     ; 5.219 ; 5.219 ; 5.219 ; 5.219 ;
; SW[5]      ; LEDR[3]     ; 5.409 ; 5.409 ; 5.409 ; 5.409 ;
; SW[5]      ; LEDR[4]     ; 5.748 ; 5.748 ; 5.748 ; 5.748 ;
; SW[5]      ; LEDR[5]     ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; SW[5]      ; LEDR[6]     ; 6.161 ; 6.161 ; 6.161 ; 6.161 ;
; SW[5]      ; LEDR[7]     ; 5.595 ; 5.595 ; 5.595 ; 5.595 ;
; SW[5]      ; LEDR[8]     ; 5.138 ; 5.138 ; 5.138 ; 5.138 ;
; SW[5]      ; LEDR[9]     ; 4.283 ; 4.283 ; 4.283 ; 4.283 ;
; SW[5]      ; LEDR[10]    ; 4.938 ; 4.938 ; 4.938 ; 4.938 ;
; SW[5]      ; LEDR[11]    ; 4.662 ; 4.662 ; 4.662 ; 4.662 ;
; SW[5]      ; LEDR[12]    ; 4.148 ; 4.148 ; 4.148 ; 4.148 ;
; SW[5]      ; LEDR[13]    ; 5.437 ; 5.437 ; 5.437 ; 5.437 ;
; SW[5]      ; LEDR[14]    ; 5.239 ; 5.239 ; 5.239 ; 5.239 ;
; SW[5]      ; LEDR[15]    ; 5.492 ; 5.492 ; 5.492 ; 5.492 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; CLOCK_50            ; CLOCK_50            ; 9        ; 0        ; 0        ; 0        ;
; Debounce:DebClk|OP1 ; CLOCK_50            ; 1        ; 1        ; 0        ; 0        ;
; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 531753   ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; CLOCK_50            ; CLOCK_50            ; 9        ; 0        ; 0        ; 0        ;
; Debounce:DebClk|OP1 ; CLOCK_50            ; 1        ; 1        ; 0        ; 0        ;
; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 531753   ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------+
; Recovery Transfers                                                           ;
+------------+---------------------+----------+----------+----------+----------+
; From Clock ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------+----------+----------+----------+----------+
; CLOCK_50   ; Debounce:DebClk|OP1 ; 7356     ; 0        ; 0        ; 0        ;
+------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------+
; Removal Transfers                                                            ;
+------------+---------------------+----------+----------+----------+----------+
; From Clock ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------+----------+----------+----------+----------+
; CLOCK_50   ; Debounce:DebClk|OP1 ; 7356     ; 0        ; 0        ; 0        ;
+------------+---------------------+----------+----------+----------+----------+
>>>>>>> 184c011879789cdc46197d0cb5debcd938b4ad33
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1227  ; 1227 ;
; Unconstrained Output Ports      ; 100   ; 100  ;
; Unconstrained Output Port Paths ; 124   ; 124  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
<<<<<<< HEAD
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 29 14:12:41 2017
=======
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Thu Nov 23 11:06:30 2017
>>>>>>> 184c011879789cdc46197d0cb5debcd938b4ad33
Info: Command: quartus_sta MipsMulticicloDE2Wrapper -c MipsMulticicloDE2Wrapper
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MipsMulticicloDE2Wrapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clockDivider:CD|clock_out_s clockDivider:CD|clock_out_s
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
<<<<<<< HEAD
Info (332146): Worst-case setup slack is -6.920
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.920     -5629.500 clockDivider:CD|clock_out_s 
    Info (332119):    -1.914       -96.353 Clock 
Info (332146): Worst-case hold slack is -2.557
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.557        -2.557 Clock 
    Info (332119):     0.535         0.000 clockDivider:CD|clock_out_s 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -330.380 Clock 
    Info (332119):    -0.500     -1227.000 clockDivider:CD|clock_out_s 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.646
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.646     -2065.812 clockDivider:CD|clock_out_s 
    Info (332119):    -1.460       -50.378 Clock 
Info (332146): Worst-case hold slack is -1.598
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.598        -1.598 Clock 
    Info (332119):     0.246         0.000 clockDivider:CD|clock_out_s 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -330.380 Clock 
    Info (332119):    -0.500     -1227.000 clockDivider:CD|clock_out_s 
=======
Info (332146): Worst-case setup slack is -9.798
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.798     -6287.164 Debounce:DebClk|OP1 
    Info (332119):    -0.081        -0.132 CLOCK_50 
Info (332146): Worst-case hold slack is -1.588
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.588        -1.588 CLOCK_50 
    Info (332119):     0.533         0.000 Debounce:DebClk|OP1 
Info (332146): Worst-case recovery slack is -2.902
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.902     -3550.414 Debounce:DebClk|OP1 
Info (332146): Worst-case removal slack is 3.111
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.111         0.000 Debounce:DebClk|OP1 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1554.000 Debounce:DebClk|OP1 
    Info (332119):    -1.380       -13.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.983
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.983     -2344.408 Debounce:DebClk|OP1 
    Info (332119):     0.469         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -0.943
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.943        -0.943 CLOCK_50 
    Info (332119):     0.246         0.000 Debounce:DebClk|OP1 
Info (332146): Worst-case recovery slack is -1.226
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.226     -1496.118 Debounce:DebClk|OP1 
Info (332146): Worst-case removal slack is 1.863
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.863         0.000 Debounce:DebClk|OP1 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1554.000 Debounce:DebClk|OP1 
    Info (332119):    -1.380       -13.380 CLOCK_50 
>>>>>>> 184c011879789cdc46197d0cb5debcd938b4ad33
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
<<<<<<< HEAD
    Info: Peak virtual memory: 495 megabytes
    Info: Processing ended: Wed Nov 29 14:12:44 2017
=======
    Info: Peak virtual memory: 465 megabytes
    Info: Processing ended: Thu Nov 23 11:06:33 2017
>>>>>>> 184c011879789cdc46197d0cb5debcd938b4ad33
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


