module dm_cache(
    // clk and rst
    // input wire clk_i,
    // input wire rst_i,

    // // exe_mem_regs
    // input wire [1:0] dm_op_i,
    // input wire [3:0] sel_i,

    // output reg data_access_ack_o,
    // input wire [31:0] data_addr_i,
    // input wire [31:0] data_i,
    // output reg [31:0] data_o,

    // dm_master
    

    // some uncachable addr must be cared
);

endmodule