TimeQuest Timing Analyzer report for MicrocomputerPCB
Fri Apr 28 09:11:18 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Recovery: 'clk'
 15. Slow Model Removal: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clk'
 33. Fast Model Hold: 'clk'
 34. Fast Model Recovery: 'clk'
 35. Fast Model Removal: 'clk'
 36. Fast Model Minimum Pulse Width: 'clk'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Progagation Delay
 53. Minimum Progagation Delay
 54. Setup Transfers
 55. Hold Transfers
 56. Recovery Transfers
 57. Removal Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MicrocomputerPCB                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------+
; SDC File List                                                ;
+--------------------------+--------+--------------------------+
; SDC File Path            ; Status ; Read at                  ;
+--------------------------+--------+--------------------------+
; MicrocomputerPCB.out.sdc ; OK     ; Fri Apr 28 09:11:17 2017 ;
+--------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 36.76 MHz ; 36.76 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -7.205 ; -195.271      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 7.964 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.338 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 6.933 ; 0.000                  ;
+-------+-------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                 ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -7.205 ; cpu09p:cpu1|state.int_nmi_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.837     ;
; -7.175 ; cpu09p:cpu1|state.pulu_state           ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.807     ;
; -7.167 ; cpu09p:cpu1|state.int_dp_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.765     ; 18.402     ;
; -7.043 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.765     ; 18.278     ;
; -7.022 ; cpu09p:cpu1|state.int_irq_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.654     ;
; -6.920 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.765     ; 18.155     ;
; -6.901 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.765     ; 18.136     ;
; -6.841 ; cpu09p:cpu1|state.puls_state           ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.473     ;
; -6.835 ; cpu09p:cpu1|state.int_accb_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.765     ; 18.070     ;
; -6.761 ; cpu09p:cpu1|state.rti_uph_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.698     ; 18.063     ;
; -6.732 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.377     ; 18.355     ;
; -6.696 ; cpu09p:cpu1|state.pshs_upl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.698     ; 17.998     ;
; -6.672 ; cpu09p:cpu1|state.int_acca_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.907     ;
; -6.656 ; cpu09p:cpu1|state.pulu_dp_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.367     ; 18.289     ;
; -6.626 ; cpu09p:cpu1|state.int_pch_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.678     ; 17.948     ;
; -6.624 ; cpu09p:cpu1|state.int_ixl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.859     ;
; -6.579 ; cpu09p:cpu1|state.pshu_pch_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.375     ; 18.204     ;
; -6.567 ; cpu09p:cpu1|state.int_nmi_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.199     ;
; -6.567 ; cpu09p:cpu1|state.pulu_pcl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.363     ; 18.204     ;
; -6.560 ; cpu09p:cpu1|state.index8_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.774     ; 17.786     ;
; -6.539 ; cpu09p:cpu1|state.pshu_ixh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.375     ; 18.164     ;
; -6.537 ; cpu09p:cpu1|state.pulu_state           ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.169     ;
; -6.528 ; cpu09p:cpu1|state.int_dp_state         ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.763     ;
; -6.505 ; cpu09p:cpu1|state.int_ixh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.740     ;
; -6.495 ; cpu09p:cpu1|md[0]                      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.380     ; 18.115     ;
; -6.483 ; cpu09p:cpu1|state.puls_ixh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.115     ;
; -6.481 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.377     ; 18.104     ;
; -6.477 ; cpu09p:cpu1|state.pshs_pcl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.712     ;
; -6.431 ; cpu09p:cpu1|state.rti_ixl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.063     ;
; -6.421 ; cpu09p:cpu1|state.pcrel8_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.774     ; 17.647     ;
; -6.411 ; cpu09p:cpu1|state.pshu_iyl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.311     ; 18.100     ;
; -6.404 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.639     ;
; -6.393 ; cpu09p:cpu1|state.push_return_lo_state ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.678     ; 17.715     ;
; -6.390 ; cpu09p:cpu1|state.pshu_iyh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.375     ; 18.015     ;
; -6.384 ; cpu09p:cpu1|state.int_irq_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.368     ; 18.016     ;
; -6.370 ; cpu09p:cpu1|state.rti_upl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.698     ; 17.672     ;
; -6.352 ; cpu09p:cpu1|state.index16_2_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.367     ; 17.985     ;
; -6.342 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.367     ; 17.975     ;
; -6.329 ; cpu09p:cpu1|md[1]                      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.380     ; 17.949     ;
; -6.320 ; cpu09p:cpu1|state.push_return_hi_state ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.678     ; 17.642     ;
; -6.319 ; cpu09p:cpu1|state.pshu_pcl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.311     ; 18.008     ;
; -6.316 ; cpu09p:cpu1|state.pshs_pch_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.384     ; 17.932     ;
; -6.310 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.377     ; 17.933     ;
; -6.300 ; cpu09p:cpu1|state.pshs_iyl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.535     ;
; -6.300 ; cpu09p:cpu1|state.int_pcl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.535     ;
; -6.297 ; cpu09p:cpu1|state.rti_ixh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.929     ;
; -6.285 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.520     ;
; -6.285 ; cpu09p:cpu1|state.pshs_uph_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.384     ; 17.901     ;
; -6.282 ; cpu09p:cpu1|state.int_dp_state         ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.517     ;
; -6.281 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.516     ;
; -6.278 ; cpu09p:cpu1|state.puls_iyh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.910     ;
; -6.275 ; cpu09p:cpu1|state.int_dp_state         ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.765     ; 18.510     ;
; -6.262 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.497     ;
; -6.235 ; cpu09p:cpu1|state.rti_iyh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.867     ;
; -6.226 ; cpu09p:cpu1|state.int_dp_state         ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.461     ;
; -6.219 ; cpu09p:cpu1|state.int_nmi_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.851     ;
; -6.215 ; cpu09p:cpu1|state.pshu_sph_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.375     ; 17.840     ;
; -6.203 ; cpu09p:cpu1|state.puls_state           ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.835     ;
; -6.201 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.698     ; 17.503     ;
; -6.196 ; cpu09p:cpu1|state.int_accb_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.431     ;
; -6.194 ; cpu09p:cpu1|state.pulu_sph_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.826     ;
; -6.189 ; cpu09p:cpu1|state.pulu_state           ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.821     ;
; -6.182 ; cpu09p:cpu1|state.int_nmi_state        ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.368     ; 18.814     ;
; -6.162 ; cpu09p:cpu1|state.pulu_ixh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.794     ;
; -6.162 ; cpu09p:cpu1|state.indexaddr2_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.774     ; 17.388     ;
; -6.159 ; cpu09p:cpu1|state.pcrel16_2_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.367     ; 17.792     ;
; -6.158 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.393     ;
; -6.152 ; cpu09p:cpu1|state.pulu_state           ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.368     ; 18.784     ;
; -6.151 ; cpu09p:cpu1|state.int_uph_state        ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.765     ; 18.386     ;
; -6.143 ; cpu09p:cpu1|state.sync_state           ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.775     ;
; -6.140 ; cpu09p:cpu1|state.pshu_acca_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.367     ; 17.773     ;
; -6.138 ; cpu09p:cpu1|state.int_nmi_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.770     ;
; -6.133 ; cpu09p:cpu1|state.int_nmi_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.765     ;
; -6.131 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.377     ; 17.754     ;
; -6.130 ; cpu09p:cpu1|state.pshs_iyh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.384     ; 17.746     ;
; -6.122 ; cpu09p:cpu1|state.rti_uph_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.698     ; 17.424     ;
; -6.119 ; cpu09p:cpu1|state.pulu_ixl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.375     ; 17.744     ;
; -6.114 ; cpu09p:cpu1|state.int_cc_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.678     ; 17.436     ;
; -6.111 ; cpu09p:cpu1|state.puls_ixl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.743     ;
; -6.108 ; cpu09p:cpu1|state.pulu_state           ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.740     ;
; -6.103 ; cpu09p:cpu1|state.pulu_state           ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.735     ;
; -6.102 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.337     ;
; -6.100 ; cpu09p:cpu1|state.int_dp_state         ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.335     ;
; -6.093 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.377     ; 17.716     ;
; -6.085 ; cpu09p:cpu1|state.puls_iyl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.717     ;
; -6.083 ; cpu09p:cpu1|state.pulu_cc_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.375     ; 17.708     ;
; -6.065 ; cpu09p:cpu1|state.indirect3_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.702     ; 17.363     ;
; -6.057 ; cpu09p:cpu1|state.pshu_ixl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.311     ; 17.746     ;
; -6.057 ; cpu09p:cpu1|state.pshs_upl_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.698     ; 17.359     ;
; -6.045 ; cpu09p:cpu1|md[2]                      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.380     ; 17.665     ;
; -6.043 ; cpu09p:cpu1|state.puls_upl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.698     ; 17.345     ;
; -6.039 ; cpu09p:cpu1|state.puls_pch_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.219     ; 17.820     ;
; -6.037 ; cpu09p:cpu1|state.pshu_dp_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.367     ; 17.670     ;
; -6.036 ; cpu09p:cpu1|state.int_irq_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.368     ; 17.668     ;
; -6.035 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.270     ;
; -6.034 ; cpu09p:cpu1|state.int_entire_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.333     ; 17.701     ;
; -6.033 ; cpu09p:cpu1|state.int_acca_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.268     ;
; -6.028 ; cpu09p:cpu1|state.int_iyl_state        ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.765     ; 18.263     ;
; -6.025 ; cpu09p:cpu1|state.pshs_ixl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.765     ; 17.260     ;
; -6.024 ; cpu09p:cpu1|state.rti_pcl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.363     ; 17.661     ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; state[1]                                        ; state[1]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|op_code[0]                          ; cpu09p:cpu1|op_code[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|saved_state.int_nmimask_state       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.sbranch_state           ; cpu09p:cpu1|saved_state.sbranch_state           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.single_op_read_state    ; cpu09p:cpu1|saved_state.single_op_read_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; serialClkCount[4]                               ; serialClkCount[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|txBitCount[0]                  ; bufferedUART:io3|txBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|txBitCount[1]                  ; bufferedUART:io3|txBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|txBitCount[2]                  ; bufferedUART:io3|txBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|txBitCount[3]                  ; bufferedUART:io3|txBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|txByteSent                     ; bufferedUART:io3|txByteSent                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|rxBitCount[0]                  ; bufferedUART:io3|rxBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|rxBitCount[1]                  ; bufferedUART:io3|rxBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|rxBitCount[2]                  ; bufferedUART:io3|rxBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io3|rxBitCount[3]                  ; bufferedUART:io3|rxBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|txBitCount[0]                  ; bufferedUART:io2|txBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|txBitCount[1]                  ; bufferedUART:io2|txBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|txBitCount[2]                  ; bufferedUART:io2|txBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|txBitCount[3]                  ; bufferedUART:io2|txBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|txByteSent                     ; bufferedUART:io2|txByteSent                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[0]                  ; bufferedUART:io2|rxBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[1]                  ; bufferedUART:io2|rxBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[2]                  ; bufferedUART:io2|rxBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[3]                  ; bufferedUART:io2|rxBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[0]           ; SBCTextDisplayRGB:io1|kbWriteTimer[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[1]           ; SBCTextDisplayRGB:io1|kbWriteTimer[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[2]           ; SBCTextDisplayRGB:io1|kbWriteTimer[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[3]           ; SBCTextDisplayRGB:io1|kbWriteTimer[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[4]           ; SBCTextDisplayRGB:io1|kbWriteTimer[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[5]           ; SBCTextDisplayRGB:io1|kbWriteTimer[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[7]           ; SBCTextDisplayRGB:io1|kbWriteTimer[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[8]           ; SBCTextDisplayRGB:io1|kbWriteTimer[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[9]           ; SBCTextDisplayRGB:io1|kbWriteTimer[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[10]          ; SBCTextDisplayRGB:io1|kbWriteTimer[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[11]          ; SBCTextDisplayRGB:io1|kbWriteTimer[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[12]          ; SBCTextDisplayRGB:io1|kbWriteTimer[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[13]          ; SBCTextDisplayRGB:io1|kbWriteTimer[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[14]          ; SBCTextDisplayRGB:io1|kbWriteTimer[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[16]          ; SBCTextDisplayRGB:io1|kbWriteTimer[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[17]          ; SBCTextDisplayRGB:io1|kbWriteTimer[17]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[18]          ; SBCTextDisplayRGB:io1|kbWriteTimer[18]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[19]          ; SBCTextDisplayRGB:io1|kbWriteTimer[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[20]          ; SBCTextDisplayRGB:io1|kbWriteTimer[20]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[21]          ; SBCTextDisplayRGB:io1|kbWriteTimer[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[22]          ; SBCTextDisplayRGB:io1|kbWriteTimer[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[23]          ; SBCTextDisplayRGB:io1|kbWriteTimer[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[24]          ; SBCTextDisplayRGB:io1|kbWriteTimer[24]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[25]          ; SBCTextDisplayRGB:io1|kbWriteTimer[25]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkCount[0]            ; SBCTextDisplayRGB:io1|ps2ClkCount[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkCount[3]            ; SBCTextDisplayRGB:io1|ps2ClkCount[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]          ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Shift                  ; SBCTextDisplayRGB:io1|ps2Shift                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Caps                   ; SBCTextDisplayRGB:io1|ps2Caps                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Num                    ; SBCTextDisplayRGB:io1|ps2Num                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|n_kbWR                    ; SBCTextDisplayRGB:io1|n_kbWR                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[6]           ; SBCTextDisplayRGB:io1|kbWriteTimer[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[15]          ; SBCTextDisplayRGB:io1|kbWriteTimer[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbInPointer[0]            ; SBCTextDisplayRGB:io1|kbInPointer[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mem_mapper2:mm1|romInhib_i                      ; mem_mapper2:mm1|romInhib_i                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mem_mapper2:mm1|n_tint_i                        ; mem_mapper2:mm1|n_tint_i                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|op_code[7]                          ; cpu09p:cpu1|op_code[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|nmi_ack                             ; cpu09p:cpu1|nmi_ack                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Ctrl                   ; SBCTextDisplayRGB:io1|ps2Ctrl                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|op_code[6]                          ; cpu09p:cpu1|op_code[6]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                          ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.964 ; n_reset   ; cpu09p:cpu1|fic                           ; clk          ; clk         ; 20.000       ; 2.745      ; 6.821      ;
; 8.321 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                    ; clk          ; clk         ; 20.000       ; 2.762      ; 6.481      ;
; 8.321 ; n_reset   ; gpio:gpio1|reg_dat2[4]                    ; clk          ; clk         ; 20.000       ; 2.762      ; 6.481      ;
; 8.321 ; n_reset   ; gpio:gpio1|reg_ddr2[6]                    ; clk          ; clk         ; 20.000       ; 2.762      ; 6.481      ;
; 8.321 ; n_reset   ; gpio:gpio1|reg_ddr2[5]                    ; clk          ; clk         ; 20.000       ; 2.762      ; 6.481      ;
; 8.321 ; n_reset   ; gpio:gpio1|reg_dat2[5]                    ; clk          ; clk         ; 20.000       ; 2.762      ; 6.481      ;
; 8.387 ; n_reset   ; gpio:gpio1|reg_dat2[1]                    ; clk          ; clk         ; 20.000       ; 2.748      ; 6.401      ;
; 8.387 ; n_reset   ; gpio:gpio1|reg_ddr0[1]                    ; clk          ; clk         ; 20.000       ; 2.748      ; 6.401      ;
; 8.387 ; n_reset   ; gpio:gpio1|reg_dat2[7]                    ; clk          ; clk         ; 20.000       ; 2.748      ; 6.401      ;
; 8.387 ; n_reset   ; gpio:gpio1|reg_ddr0[0]                    ; clk          ; clk         ; 20.000       ; 2.748      ; 6.401      ;
; 8.387 ; n_reset   ; gpio:gpio1|reg_ddr0[2]                    ; clk          ; clk         ; 20.000       ; 2.748      ; 6.401      ;
; 8.387 ; n_reset   ; gpio:gpio1|reg_dat0[2]                    ; clk          ; clk         ; 20.000       ; 2.748      ; 6.401      ;
; 8.415 ; n_reset   ; cpu09p:cpu1|state.decode1_state           ; clk          ; clk         ; 20.000       ; 3.353      ; 6.978      ;
; 8.415 ; n_reset   ; cpu09p:cpu1|state.exg_state               ; clk          ; clk         ; 20.000       ; 3.353      ; 6.978      ;
; 8.415 ; n_reset   ; cpu09p:cpu1|state.exg1_state              ; clk          ; clk         ; 20.000       ; 3.353      ; 6.978      ;
; 8.415 ; n_reset   ; cpu09p:cpu1|state.exg2_state              ; clk          ; clk         ; 20.000       ; 3.353      ; 6.978      ;
; 8.415 ; n_reset   ; cpu09p:cpu1|state.tfr_state               ; clk          ; clk         ; 20.000       ; 3.353      ; 6.978      ;
; 8.415 ; n_reset   ; cpu09p:cpu1|state.reset_state             ; clk          ; clk         ; 20.000       ; 3.353      ; 6.978      ;
; 8.500 ; n_reset   ; gpio:gpio1|reg[4]                         ; clk          ; clk         ; 20.000       ; 2.724      ; 6.264      ;
; 8.500 ; n_reset   ; gpio:gpio1|reg[1]                         ; clk          ; clk         ; 20.000       ; 2.724      ; 6.264      ;
; 8.500 ; n_reset   ; gpio:gpio1|reg[0]                         ; clk          ; clk         ; 20.000       ; 2.724      ; 6.264      ;
; 8.500 ; n_reset   ; gpio:gpio1|reg_dat0[1]                    ; clk          ; clk         ; 20.000       ; 2.724      ; 6.264      ;
; 8.500 ; n_reset   ; gpio:gpio1|reg_dat0[0]                    ; clk          ; clk         ; 20.000       ; 2.724      ; 6.264      ;
; 8.500 ; n_reset   ; cpu09p:cpu1|nmi_req                       ; clk          ; clk         ; 20.000       ; 2.724      ; 6.264      ;
; 8.539 ; n_reset   ; sd_controller:sd1|state.cmd8              ; clk          ; clk         ; 20.000       ; 2.759      ; 6.260      ;
; 8.565 ; n_reset   ; sd_controller:sd1|state.send_cmd          ; clk          ; clk         ; 20.000       ; 2.761      ; 6.236      ;
; 8.565 ; n_reset   ; sd_controller:sd1|state.receive_ocr_wait  ; clk          ; clk         ; 20.000       ; 2.761      ; 6.236      ;
; 8.565 ; n_reset   ; sd_controller:sd1|state.write_block_data  ; clk          ; clk         ; 20.000       ; 2.761      ; 6.236      ;
; 8.565 ; n_reset   ; sd_controller:sd1|state.receive_byte_wait ; clk          ; clk         ; 20.000       ; 2.761      ; 6.236      ;
; 8.574 ; n_reset   ; gpio:gpio1|reg_ddr2[1]                    ; clk          ; clk         ; 20.000       ; 2.748      ; 6.214      ;
; 8.574 ; n_reset   ; gpio:gpio1|reg_ddr2[7]                    ; clk          ; clk         ; 20.000       ; 2.748      ; 6.214      ;
; 8.574 ; n_reset   ; gpio:gpio1|reg_ddr2[0]                    ; clk          ; clk         ; 20.000       ; 2.748      ; 6.214      ;
; 8.574 ; n_reset   ; gpio:gpio1|reg_dat2[0]                    ; clk          ; clk         ; 20.000       ; 2.748      ; 6.214      ;
; 8.574 ; n_reset   ; gpio:gpio1|reg_ddr2[2]                    ; clk          ; clk         ; 20.000       ; 2.748      ; 6.214      ;
; 8.574 ; n_reset   ; gpio:gpio1|reg_dat2[2]                    ; clk          ; clk         ; 20.000       ; 2.748      ; 6.214      ;
; 8.574 ; n_reset   ; gpio:gpio1|reg_ddr2[3]                    ; clk          ; clk         ; 20.000       ; 2.748      ; 6.214      ;
; 8.574 ; n_reset   ; gpio:gpio1|reg_dat2[3]                    ; clk          ; clk         ; 20.000       ; 2.748      ; 6.214      ;
; 8.580 ; n_reset   ; cpu09p:cpu1|state.lea_state               ; clk          ; clk         ; 20.000       ; 3.363      ; 6.823      ;
; 8.580 ; n_reset   ; cpu09p:cpu1|state.jmp_state               ; clk          ; clk         ; 20.000       ; 3.363      ; 6.823      ;
; 8.580 ; n_reset   ; cpu09p:cpu1|state.pull_return_lo_state    ; clk          ; clk         ; 20.000       ; 3.363      ; 6.823      ;
; 8.580 ; n_reset   ; cpu09p:cpu1|state.puls_pcl_state          ; clk          ; clk         ; 20.000       ; 3.363      ; 6.823      ;
; 8.580 ; n_reset   ; cpu09p:cpu1|state.rti_pcl_state           ; clk          ; clk         ; 20.000       ; 3.363      ; 6.823      ;
; 8.580 ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state          ; clk          ; clk         ; 20.000       ; 3.363      ; 6.823      ;
; 8.580 ; n_reset   ; cpu09p:cpu1|state.sbranch_state           ; clk          ; clk         ; 20.000       ; 3.363      ; 6.823      ;
; 8.580 ; n_reset   ; cpu09p:cpu1|state.imm16_state             ; clk          ; clk         ; 20.000       ; 3.363      ; 6.823      ;
; 8.580 ; n_reset   ; cpu09p:cpu1|state.extended_state          ; clk          ; clk         ; 20.000       ; 3.363      ; 6.823      ;
; 8.628 ; n_reset   ; cpu09p:cpu1|state.cwai_state              ; clk          ; clk         ; 20.000       ; 3.357      ; 6.769      ;
; 8.628 ; n_reset   ; cpu09p:cpu1|state.mul0_state              ; clk          ; clk         ; 20.000       ; 3.357      ; 6.769      ;
; 8.628 ; n_reset   ; cpu09p:cpu1|state.mul1_state              ; clk          ; clk         ; 20.000       ; 3.357      ; 6.769      ;
; 8.628 ; n_reset   ; cpu09p:cpu1|state.mul2_state              ; clk          ; clk         ; 20.000       ; 3.357      ; 6.769      ;
; 8.628 ; n_reset   ; cpu09p:cpu1|state.mul3_state              ; clk          ; clk         ; 20.000       ; 3.357      ; 6.769      ;
; 8.628 ; n_reset   ; cpu09p:cpu1|state.mul4_state              ; clk          ; clk         ; 20.000       ; 3.357      ; 6.769      ;
; 8.628 ; n_reset   ; cpu09p:cpu1|state.mul5_state              ; clk          ; clk         ; 20.000       ; 3.357      ; 6.769      ;
; 8.628 ; n_reset   ; cpu09p:cpu1|state.mul6_state              ; clk          ; clk         ; 20.000       ; 3.357      ; 6.769      ;
; 8.628 ; n_reset   ; cpu09p:cpu1|state.mul7_state              ; clk          ; clk         ; 20.000       ; 3.357      ; 6.769      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state           ; clk          ; clk         ; 20.000       ; 3.375      ; 6.674      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.pshu_pch_state          ; clk          ; clk         ; 20.000       ; 3.375      ; 6.674      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state          ; clk          ; clk         ; 20.000       ; 3.375      ; 6.674      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.pshu_sph_state          ; clk          ; clk         ; 20.000       ; 3.375      ; 6.674      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.pshu_iyh_state          ; clk          ; clk         ; 20.000       ; 3.375      ; 6.674      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.pshu_ixh_state          ; clk          ; clk         ; 20.000       ; 3.375      ; 6.674      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state         ; clk          ; clk         ; 20.000       ; 3.375      ; 6.674      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state          ; clk          ; clk         ; 20.000       ; 3.375      ; 6.674      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state          ; clk          ; clk         ; 20.000       ; 3.375      ; 6.674      ;
; 8.741 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state          ; clk          ; clk         ; 20.000       ; 3.375      ; 6.674      ;
; 8.746 ; n_reset   ; cpu09p:cpu1|nmi_ack                       ; clk          ; clk         ; 20.000       ; 2.736      ; 6.030      ;
; 8.828 ; n_reset   ; mem_mapper2:mm1|tenable                   ; clk          ; clk         ; 20.000       ; 2.718      ; 5.930      ;
; 8.828 ; n_reset   ; mem_mapper2:mm1|nmiDly[0]                 ; clk          ; clk         ; 20.000       ; 2.718      ; 5.930      ;
; 8.828 ; n_reset   ; mem_mapper2:mm1|nmiDly[1]                 ; clk          ; clk         ; 20.000       ; 2.718      ; 5.930      ;
; 8.828 ; n_reset   ; mem_mapper2:mm1|nmiDly[2]                 ; clk          ; clk         ; 20.000       ; 2.718      ; 5.930      ;
; 8.828 ; n_reset   ; mem_mapper2:mm1|nmiDly[4]                 ; clk          ; clk         ; 20.000       ; 2.718      ; 5.930      ;
; 8.828 ; n_reset   ; mem_mapper2:mm1|nmiDly[3]                 ; clk          ; clk         ; 20.000       ; 2.718      ; 5.930      ;
; 8.828 ; n_reset   ; mem_mapper2:mm1|nmi_i                     ; clk          ; clk         ; 20.000       ; 2.718      ; 5.930      ;
; 8.967 ; n_reset   ; gpio:gpio1|reg[5]                         ; clk          ; clk         ; 20.000       ; 2.762      ; 5.835      ;
; 8.967 ; n_reset   ; gpio:gpio1|reg[7]                         ; clk          ; clk         ; 20.000       ; 2.762      ; 5.835      ;
; 8.967 ; n_reset   ; gpio:gpio1|reg[6]                         ; clk          ; clk         ; 20.000       ; 2.762      ; 5.835      ;
; 8.967 ; n_reset   ; gpio:gpio1|reg[3]                         ; clk          ; clk         ; 20.000       ; 2.762      ; 5.835      ;
; 8.967 ; n_reset   ; gpio:gpio1|reg[2]                         ; clk          ; clk         ; 20.000       ; 2.762      ; 5.835      ;
; 8.967 ; n_reset   ; gpio:gpio1|reg_dat2[6]                    ; clk          ; clk         ; 20.000       ; 2.762      ; 5.835      ;
; 9.044 ; n_reset   ; cpu09p:cpu1|state.pshu_dp_state           ; clk          ; clk         ; 20.000       ; 3.367      ; 6.363      ;
; 9.044 ; n_reset   ; cpu09p:cpu1|state.pshu_accb_state         ; clk          ; clk         ; 20.000       ; 3.367      ; 6.363      ;
; 9.044 ; n_reset   ; cpu09p:cpu1|state.pshu_acca_state         ; clk          ; clk         ; 20.000       ; 3.367      ; 6.363      ;
; 9.044 ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state           ; clk          ; clk         ; 20.000       ; 3.367      ; 6.363      ;
; 9.044 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state           ; clk          ; clk         ; 20.000       ; 3.367      ; 6.363      ;
; 9.044 ; n_reset   ; cpu09p:cpu1|state.index16_2_state         ; clk          ; clk         ; 20.000       ; 3.367      ; 6.363      ;
; 9.044 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state         ; clk          ; clk         ; 20.000       ; 3.367      ; 6.363      ;
; 9.044 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state         ; clk          ; clk         ; 20.000       ; 3.367      ; 6.363      ;
; 9.044 ; n_reset   ; cpu09p:cpu1|state.indexed_state           ; clk          ; clk         ; 20.000       ; 3.367      ; 6.363      ;
; 9.088 ; n_reset   ; cpu09p:cpu1|state.indirect3_state         ; clk          ; clk         ; 20.000       ; 3.702      ; 6.654      ;
; 9.088 ; n_reset   ; cpu09p:cpu1|state.fetch_state             ; clk          ; clk         ; 20.000       ; 3.702      ; 6.654      ;
; 9.145 ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state    ; clk          ; clk         ; 20.000       ; 3.678      ; 6.573      ;
; 9.145 ; n_reset   ; cpu09p:cpu1|state.int_pch_state           ; clk          ; clk         ; 20.000       ; 3.678      ; 6.573      ;
; 9.145 ; n_reset   ; cpu09p:cpu1|state.int_cc_state            ; clk          ; clk         ; 20.000       ; 3.678      ; 6.573      ;
; 9.145 ; n_reset   ; cpu09p:cpu1|state.push_return_hi_state    ; clk          ; clk         ; 20.000       ; 3.678      ; 6.573      ;
; 9.210 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state           ; clk          ; clk         ; 20.000       ; 3.171      ; 6.001      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.pshs_state              ; clk          ; clk         ; 20.000       ; 3.219      ; 6.014      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.postincr2_state         ; clk          ; clk         ; 20.000       ; 3.219      ; 6.014      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.postincr1_state         ; clk          ; clk         ; 20.000       ; 3.219      ; 6.014      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.pshu_state              ; clk          ; clk         ; 20.000       ; 3.219      ; 6.014      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.puls_pch_state          ; clk          ; clk         ; 20.000       ; 3.219      ; 6.014      ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.338 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.644      ;
; 1.338 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.644      ;
; 1.338 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.644      ;
; 1.338 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.644      ;
; 1.338 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.644      ;
; 1.338 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.644      ;
; 2.474 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[1]   ; clk          ; clk         ; 0.000        ; 0.027      ; 2.807      ;
; 2.474 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[2]   ; clk          ; clk         ; 0.000        ; 0.027      ; 2.807      ;
; 2.474 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[3]   ; clk          ; clk         ; 0.000        ; 0.027      ; 2.807      ;
; 2.474 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[4]   ; clk          ; clk         ; 0.000        ; 0.027      ; 2.807      ;
; 2.474 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[5]   ; clk          ; clk         ; 0.000        ; 0.027      ; 2.807      ;
; 2.474 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[0]   ; clk          ; clk         ; 0.000        ; 0.027      ; 2.807      ;
; 2.799 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.dataBit  ; clk          ; clk         ; 0.000        ; 0.004      ; 3.109      ;
; 2.799 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.stopBit  ; clk          ; clk         ; 0.000        ; 0.004      ; 3.109      ;
; 2.799 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.idle     ; clk          ; clk         ; 0.000        ; 0.004      ; 3.109      ;
; 2.799 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txByteSent       ; clk          ; clk         ; 0.000        ; 0.004      ; 3.109      ;
; 2.850 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.021      ; 3.177      ;
; 2.850 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.021      ; 3.177      ;
; 2.850 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.021      ; 3.177      ;
; 2.850 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.021      ; 3.177      ;
; 2.850 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.021      ; 3.177      ;
; 2.850 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.021      ; 3.177      ;
; 3.575 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.026      ; 3.907      ;
; 3.575 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.026      ; 3.907      ;
; 3.575 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.026      ; 3.907      ;
; 3.575 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.026      ; 3.907      ;
; 3.575 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.026      ; 3.907      ;
; 3.575 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.026      ; 3.907      ;
; 3.581 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]   ; clk          ; clk         ; 0.000        ; 0.028      ; 3.915      ;
; 3.581 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]   ; clk          ; clk         ; 0.000        ; 0.028      ; 3.915      ;
; 3.581 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]   ; clk          ; clk         ; 0.000        ; 0.028      ; 3.915      ;
; 3.581 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]   ; clk          ; clk         ; 0.000        ; 0.028      ; 3.915      ;
; 3.581 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]   ; clk          ; clk         ; 0.000        ; 0.028      ; 3.915      ;
; 3.581 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]   ; clk          ; clk         ; 0.000        ; 0.028      ; 3.915      ;
; 3.610 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.idle     ; clk          ; clk         ; 0.000        ; 0.027      ; 3.943      ;
; 3.610 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.dataBit  ; clk          ; clk         ; 0.000        ; 0.027      ; 3.943      ;
; 3.610 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.027      ; 3.943      ;
; 3.610 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.027      ; 3.943      ;
; 3.610 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.027      ; 3.943      ;
; 3.610 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.027      ; 3.943      ;
; 3.610 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.stopBit  ; clk          ; clk         ; 0.000        ; 0.027      ; 3.943      ;
; 3.634 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.017     ; 3.923      ;
; 3.634 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.017     ; 3.923      ;
; 3.634 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.017     ; 3.923      ;
; 3.634 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.017     ; 3.923      ;
; 3.634 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.017     ; 3.923      ;
; 3.634 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.017     ; 3.923      ;
; 3.634 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.017     ; 3.923      ;
; 3.634 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.017     ; 3.923      ;
; 3.647 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.218     ; 3.535      ;
; 3.810 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.017     ; 4.099      ;
; 3.810 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.017     ; 4.099      ;
; 3.810 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.017     ; 4.099      ;
; 3.810 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.017     ; 4.099      ;
; 3.810 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.017     ; 4.099      ;
; 3.810 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.017     ; 4.099      ;
; 3.810 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.017     ; 4.099      ;
; 3.810 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.017     ; 4.099      ;
; 3.823 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.218     ; 3.711      ;
; 3.974 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.021      ; 4.301      ;
; 3.974 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.021      ; 4.301      ;
; 3.974 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.021      ; 4.301      ;
; 3.974 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.021      ; 4.301      ;
; 4.089 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit  ; clk          ; clk         ; 0.000        ; 0.017      ; 4.412      ;
; 4.089 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.017      ; 4.412      ;
; 4.089 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.017      ; 4.412      ;
; 4.089 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.017      ; 4.412      ;
; 4.089 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.017      ; 4.412      ;
; 4.089 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit  ; clk          ; clk         ; 0.000        ; 0.017      ; 4.412      ;
; 4.089 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle     ; clk          ; clk         ; 0.000        ; 0.017      ; 4.412      ;
; 4.091 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.011      ; 4.408      ;
; 4.091 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.011      ; 4.408      ;
; 4.091 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.011      ; 4.408      ;
; 4.091 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.011      ; 4.408      ;
; 4.453 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit  ; clk          ; clk         ; 0.000        ; 0.011      ; 4.770      ;
; 4.453 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit  ; clk          ; clk         ; 0.000        ; 0.011      ; 4.770      ;
; 4.453 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle     ; clk          ; clk         ; 0.000        ; 0.011      ; 4.770      ;
; 4.453 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent       ; clk          ; clk         ; 0.000        ; 0.011      ; 4.770      ;
; 4.862 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]  ; clk          ; clk         ; 0.000        ; -0.003     ; 5.165      ;
; 4.862 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]  ; clk          ; clk         ; 0.000        ; -0.003     ; 5.165      ;
; 4.862 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]  ; clk          ; clk         ; 0.000        ; -0.003     ; 5.165      ;
; 4.862 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]  ; clk          ; clk         ; 0.000        ; -0.003     ; 5.165      ;
; 4.862 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]  ; clk          ; clk         ; 0.000        ; -0.003     ; 5.165      ;
; 4.862 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]  ; clk          ; clk         ; 0.000        ; -0.003     ; 5.165      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[0]         ; clk          ; clk         ; 0.000        ; 2.752      ; 4.287      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[1]         ; clk          ; clk         ; 0.000        ; 2.752      ; 4.287      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[2]         ; clk          ; clk         ; 0.000        ; 2.752      ; 4.287      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[3]         ; clk          ; clk         ; 0.000        ; 2.752      ; 4.287      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[4]         ; clk          ; clk         ; 0.000        ; 2.752      ; 4.287      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[5]         ; clk          ; clk         ; 0.000        ; 2.752      ; 4.287      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[6]         ; clk          ; clk         ; 0.000        ; 2.752      ; 4.287      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[7]         ; clk          ; clk         ; 0.000        ; 2.752      ; 4.287      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[8]         ; clk          ; clk         ; 0.000        ; 2.752      ; 4.287      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[9]         ; clk          ; clk         ; 0.000        ; 2.752      ; 4.287      ;
; 9.248 ; n_reset                      ; mem_mapper2:mm1|tcount[10]        ; clk          ; clk         ; 0.000        ; 2.750      ; 4.304      ;
; 9.248 ; n_reset                      ; mem_mapper2:mm1|tcount[11]        ; clk          ; clk         ; 0.000        ; 2.750      ; 4.304      ;
; 9.248 ; n_reset                      ; mem_mapper2:mm1|tcount[12]        ; clk          ; clk         ; 0.000        ; 2.750      ; 4.304      ;
; 9.248 ; n_reset                      ; mem_mapper2:mm1|tcount[13]        ; clk          ; clk         ; 0.000        ; 2.750      ; 4.304      ;
; 9.248 ; n_reset                      ; mem_mapper2:mm1|tcount[14]        ; clk          ; clk         ; 0.000        ; 2.750      ; 4.304      ;
; 9.248 ; n_reset                      ; mem_mapper2:mm1|tcount[15]        ; clk          ; clk         ; 0.000        ; 2.750      ; 4.304      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; gpio0[*]     ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 7.015 ; 7.015 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 5.312 ; 5.312 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 6.203 ; 6.203 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.811 ; 4.811 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 5.076 ; 5.076 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 5.091 ; 5.091 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 6.203 ; 6.203 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 5.368 ; 5.368 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 5.085 ; 5.085 ; Rise       ; clk             ;
; n_reset      ; clk        ; 8.111 ; 8.111 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 6.052 ; 6.052 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.554 ; 5.554 ; Rise       ; clk             ;
; rxd1         ; clk        ; 7.160 ; 7.160 ; Rise       ; clk             ;
; rxd2         ; clk        ; 6.839 ; 6.839 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 9.786 ; 9.786 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.633 ; 9.633 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 9.720 ; 9.720 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 9.522 ; 9.522 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 9.372 ; 9.372 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 9.460 ; 9.460 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.786 ; 9.786 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.398 ; 9.398 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.547 ; 9.547 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 8.392 ; 8.392 ; Rise       ; clk             ;
; vduffd0      ; clk        ; 8.732 ; 8.732 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; -5.046 ; -5.046 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; -6.749 ; -6.749 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; -6.877 ; -6.877 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; -5.046 ; -5.046 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; -4.514 ; -4.514 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; -4.891 ; -4.891 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; -4.545 ; -4.545 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; -4.810 ; -4.810 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; -4.825 ; -4.825 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; -5.937 ; -5.937 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; -5.102 ; -5.102 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; -4.514 ; -4.514 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; -4.819 ; -4.819 ; Rise       ; clk             ;
; n_reset      ; clk        ; -1.364 ; -1.364 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -3.489 ; -3.489 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -5.288 ; -5.288 ; Rise       ; clk             ;
; rxd1         ; clk        ; -4.259 ; -4.259 ; Rise       ; clk             ;
; rxd2         ; clk        ; -5.151 ; -5.151 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -6.126 ; -6.126 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -6.660 ; -6.660 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -6.720 ; -6.720 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -6.443 ; -6.443 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -6.429 ; -6.429 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -7.064 ; -7.064 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -6.535 ; -6.535 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -7.000 ; -7.000 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -6.126 ; -6.126 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -3.662 ; -3.662 ; Rise       ; clk             ;
; vduffd0      ; clk        ; -3.693 ; -3.693 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; driveLED         ; clk        ; 5.434  ; 5.434  ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 9.749  ; 9.749  ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 8.870  ; 8.870  ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 9.749  ; 9.749  ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 8.914  ; 8.914  ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 9.916  ; 9.916  ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 9.916  ; 9.916  ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 8.212  ; 8.212  ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 8.297  ; 8.297  ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 8.225  ; 8.225  ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 9.449  ; 9.449  ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 9.365  ; 9.365  ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 9.834  ; 9.834  ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 8.253  ; 8.253  ; Rise       ; clk             ;
; hSync            ; clk        ; 7.238  ; 7.238  ; Rise       ; clk             ;
; n_LED7           ; clk        ; 7.490  ; 7.490  ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 22.275 ; 22.275 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 21.520 ; 21.520 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 9.007  ; 9.007  ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 8.569  ; 8.569  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 7.696  ; 7.696  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 7.720  ; 7.720  ; Rise       ; clk             ;
; rts1             ; clk        ; 7.698  ; 7.698  ; Rise       ; clk             ;
; rts2             ; clk        ; 7.565  ; 7.565  ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 22.205 ; 22.205 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 17.437 ; 17.437 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 16.626 ; 16.626 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 17.422 ; 17.422 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 17.064 ; 17.064 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 20.167 ; 20.167 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 19.692 ; 19.692 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 20.491 ; 20.491 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 18.510 ; 18.510 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 19.335 ; 19.335 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 17.164 ; 17.164 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 19.180 ; 19.180 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 19.414 ; 19.414 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 17.661 ; 17.661 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 20.610 ; 20.610 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 21.567 ; 21.567 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 21.282 ; 21.282 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 22.205 ; 22.205 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 21.226 ; 21.226 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 21.138 ; 21.138 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 20.549 ; 20.549 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 19.779 ; 19.779 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 19.075 ; 19.075 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 19.690 ; 19.690 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 19.223 ; 19.223 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 19.932 ; 19.932 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 20.011 ; 20.011 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 20.549 ; 20.549 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 19.656 ; 19.656 ; Rise       ; clk             ;
; sdCS             ; clk        ; 9.237  ; 9.237  ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 9.606  ; 9.606  ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 9.222  ; 9.222  ; Rise       ; clk             ;
; txd1             ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
; txd2             ; clk        ; 7.936  ; 7.936  ; Rise       ; clk             ;
; vSync            ; clk        ; 7.226  ; 7.226  ; Rise       ; clk             ;
; video            ; clk        ; 8.247  ; 8.247  ; Rise       ; clk             ;
; videoB0          ; clk        ; 8.208  ; 8.208  ; Rise       ; clk             ;
; videoB1          ; clk        ; 8.322  ; 8.322  ; Rise       ; clk             ;
; videoG0          ; clk        ; 9.046  ; 9.046  ; Rise       ; clk             ;
; videoG1          ; clk        ; 8.694  ; 8.694  ; Rise       ; clk             ;
; videoR0          ; clk        ; 8.895  ; 8.895  ; Rise       ; clk             ;
; videoR1          ; clk        ; 9.111  ; 9.111  ; Rise       ; clk             ;
; videoSync        ; clk        ; 7.925  ; 7.925  ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; driveLED         ; clk        ; 5.434  ; 5.434  ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 8.870  ; 8.870  ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 8.870  ; 8.870  ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 9.749  ; 9.749  ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 8.914  ; 8.914  ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 8.212  ; 8.212  ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 9.916  ; 9.916  ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 8.212  ; 8.212  ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 8.297  ; 8.297  ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 8.225  ; 8.225  ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 9.449  ; 9.449  ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 9.365  ; 9.365  ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 9.834  ; 9.834  ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 8.253  ; 8.253  ; Rise       ; clk             ;
; hSync            ; clk        ; 7.238  ; 7.238  ; Rise       ; clk             ;
; n_LED7           ; clk        ; 7.490  ; 7.490  ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 10.996 ; 10.996 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 10.241 ; 10.241 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 9.007  ; 9.007  ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 8.569  ; 8.569  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 7.696  ; 7.696  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 7.720  ; 7.720  ; Rise       ; clk             ;
; rts1             ; clk        ; 7.698  ; 7.698  ; Rise       ; clk             ;
; rts2             ; clk        ; 7.565  ; 7.565  ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 11.027 ; 11.027 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 10.839 ; 10.839 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 10.351 ; 10.351 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 11.733 ; 11.733 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 11.253 ; 11.253 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 10.768 ; 10.768 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 11.386 ; 11.386 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 10.088 ; 10.088 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 10.516 ; 10.516 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 10.538 ; 10.538 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 10.078 ; 10.078 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 9.886  ; 9.886  ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 10.135 ; 10.135 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 9.087  ; 9.087  ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 9.318  ; 9.318  ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 10.093 ; 10.093 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 10.389 ; 10.389 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 9.755  ; 9.755  ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 11.019 ; 11.019 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 11.944 ; 11.944 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 11.294 ; 11.294 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 12.162 ; 12.162 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 12.056 ; 12.056 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 12.758 ; 12.758 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 11.019 ; 11.019 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 11.306 ; 11.306 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 11.385 ; 11.385 ; Rise       ; clk             ;
; sdCS             ; clk        ; 9.237  ; 9.237  ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 9.109  ; 9.109  ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 9.222  ; 9.222  ; Rise       ; clk             ;
; txd1             ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
; txd2             ; clk        ; 7.936  ; 7.936  ; Rise       ; clk             ;
; vSync            ; clk        ; 7.226  ; 7.226  ; Rise       ; clk             ;
; video            ; clk        ; 8.247  ; 8.247  ; Rise       ; clk             ;
; videoB0          ; clk        ; 8.208  ; 8.208  ; Rise       ; clk             ;
; videoB1          ; clk        ; 8.322  ; 8.322  ; Rise       ; clk             ;
; videoG0          ; clk        ; 9.046  ; 9.046  ; Rise       ; clk             ;
; videoG1          ; clk        ; 8.694  ; 8.694  ; Rise       ; clk             ;
; videoR0          ; clk        ; 8.895  ; 8.895  ; Rise       ; clk             ;
; videoR1          ; clk        ; 9.111  ; 9.111  ; Rise       ; clk             ;
; videoSync        ; clk        ; 7.743  ; 7.743  ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 6.217 ;    ;    ; 6.217 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 6.217 ;    ;    ; 6.217 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 8.939  ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 9.226  ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 8.939  ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 9.263  ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 8.261  ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 9.022  ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 8.574  ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 8.261  ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 8.789  ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 10.131 ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 9.548  ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 9.505  ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 9.725  ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 10.673 ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 11.056 ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 11.082 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 11.430 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 11.430 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 11.430 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 11.046 ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 10.681 ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 10.673 ;      ; Rise       ; clk             ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 8.939  ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 9.226  ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 8.939  ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 9.263  ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 8.261  ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 9.022  ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 8.574  ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 8.261  ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 8.789  ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 10.131 ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 9.548  ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 9.505  ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 9.725  ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 10.673 ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 11.056 ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 11.082 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 11.430 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 11.430 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 11.430 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 11.046 ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 10.681 ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 10.673 ;      ; Rise       ; clk             ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 8.939     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 9.226     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 8.939     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 9.263     ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 8.261     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 9.022     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 8.574     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 8.261     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 8.789     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 10.131    ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 9.548     ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 9.505     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 9.725     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 10.673    ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 11.056    ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 11.082    ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 11.430    ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 11.430    ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 11.430    ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 11.046    ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 10.681    ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 10.673    ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 8.939     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 9.226     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 8.939     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 9.263     ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 8.261     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 9.022     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 8.574     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 8.261     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 8.789     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 10.131    ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 9.548     ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 9.505     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 9.725     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 10.673    ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 11.056    ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 11.082    ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 11.430    ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 11.430    ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 11.430    ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 11.046    ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 10.681    ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 10.673    ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.287 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 10.522 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.584 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 7.500 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 2.287 ; vduffd0                                ; n_LED9          ; clk          ; clk         ; 20.000       ; 0.000      ; 2.713      ;
; 6.478 ; mem_mapper2:mm1|frt_i                  ; n_LED7          ; clk          ; clk         ; 20.000       ; -1.419     ; 2.103      ;
; 7.045 ; cpu09p:cpu1|state.int_dp_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.384      ;
; 7.079 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.350      ;
; 7.132 ; cpu09p:cpu1|state.int_nmi_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.446     ; 6.422      ;
; 7.147 ; cpu09p:cpu1|state.pulu_state           ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.446     ; 6.407      ;
; 7.150 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.279      ;
; 7.156 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.273      ;
; 7.178 ; cpu09p:cpu1|state.int_accb_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.251      ;
; 7.181 ; cpu09p:cpu1|state.rti_uph_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.565     ; 6.254      ;
; 7.202 ; cpu09p:cpu1|state.int_dp_state         ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.227      ;
; 7.203 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.451     ; 6.346      ;
; 7.206 ; cpu09p:cpu1|state.pulu_dp_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.345      ;
; 7.213 ; cpu09p:cpu1|state.int_irq_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.446     ; 6.341      ;
; 7.215 ; cpu09p:cpu1|state.int_pch_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.558     ; 6.227      ;
; 7.222 ; cpu09p:cpu1|state.int_ixl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.207      ;
; 7.222 ; cpu09p:cpu1|state.pulu_pcl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.333      ;
; 7.224 ; cpu09p:cpu1|state.pshs_upl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.565     ; 6.211      ;
; 7.227 ; cpu09p:cpu1|state.pshu_pch_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.453     ; 6.320      ;
; 7.236 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.193      ;
; 7.247 ; cpu09p:cpu1|state.pshu_ixh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.453     ; 6.300      ;
; 7.251 ; cpu09p:cpu1|state.int_acca_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.178      ;
; 7.270 ; cpu09p:cpu1|state.puls_state           ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.446     ; 6.284      ;
; 7.272 ; cpu09p:cpu1|state.puls_ixh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.279      ;
; 7.277 ; cpu09p:cpu1|state.pshu_iyl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.452     ; 6.271      ;
; 7.287 ; cpu09p:cpu1|state.pshs_pcl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.142      ;
; 7.292 ; cpu09p:cpu1|state.int_dp_state         ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.137      ;
; 7.294 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.451     ; 6.255      ;
; 7.294 ; cpu09p:cpu1|state.pshu_pcl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.452     ; 6.254      ;
; 7.297 ; cpu09p:cpu1|state.rti_ixl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.254      ;
; 7.298 ; cpu09p:cpu1|state.int_ixh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.131      ;
; 7.306 ; cpu09p:cpu1|state.rti_upl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.565     ; 6.129      ;
; 7.307 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.122      ;
; 7.308 ; cpu09p:cpu1|state.index8_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.584     ; 6.108      ;
; 7.310 ; cpu09p:cpu1|state.push_return_hi_state ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.558     ; 6.132      ;
; 7.313 ; cpu09p:cpu1|state.pshu_iyh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.453     ; 6.234      ;
; 7.313 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.116      ;
; 7.314 ; cpu09p:cpu1|state.pulu_sph_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.237      ;
; 7.315 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.236      ;
; 7.317 ; cpu09p:cpu1|state.pshs_iyl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.112      ;
; 7.320 ; cpu09p:cpu1|state.push_return_lo_state ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.558     ; 6.122      ;
; 7.322 ; cpu09p:cpu1|state.puls_iyh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.229      ;
; 7.323 ; cpu09p:cpu1|md[0]                      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.455     ; 6.222      ;
; 7.326 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.103      ;
; 7.329 ; cpu09p:cpu1|state.pulu_ixl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.453     ; 6.218      ;
; 7.330 ; cpu09p:cpu1|state.pulu_ixh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.221      ;
; 7.335 ; cpu09p:cpu1|state.int_accb_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.094      ;
; 7.338 ; cpu09p:cpu1|state.rti_uph_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.565     ; 6.097      ;
; 7.340 ; cpu09p:cpu1|state.rti_iyh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.211      ;
; 7.343 ; cpu09p:cpu1|state.pshs_pch_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.452     ; 6.205      ;
; 7.344 ; sd_controller:sd1|driveLED             ; driveLED        ; clk          ; clk         ; 20.000       ; -1.289     ; 1.367      ;
; 7.345 ; cpu09p:cpu1|state.int_dp_state         ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.084      ;
; 7.346 ; cpu09p:cpu1|state.pulu_cc_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.453     ; 6.201      ;
; 7.349 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.080      ;
; 7.357 ; cpu09p:cpu1|state.pshs_uph_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.452     ; 6.191      ;
; 7.358 ; cpu09p:cpu1|state.rti_ixh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.193      ;
; 7.360 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.451     ; 6.189      ;
; 7.363 ; cpu09p:cpu1|state.pulu_dp_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.188      ;
; 7.365 ; cpu09p:cpu1|state.pshu_sph_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.453     ; 6.182      ;
; 7.365 ; cpu09p:cpu1|state.pcrel8_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.584     ; 6.051      ;
; 7.367 ; cpu09p:cpu1|state.int_pcl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.062      ;
; 7.372 ; cpu09p:cpu1|state.int_pch_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.558     ; 6.070      ;
; 7.372 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.451     ; 6.177      ;
; 7.373 ; cpu09p:cpu1|state.index16_2_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.178      ;
; 7.376 ; cpu09p:cpu1|state.int_cc_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.558     ; 6.066      ;
; 7.378 ; cpu09p:cpu1|state.int_nmi_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.446     ; 6.176      ;
; 7.379 ; cpu09p:cpu1|state.int_ixl_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.050      ;
; 7.379 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.050      ;
; 7.379 ; cpu09p:cpu1|state.pulu_pcl_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.176      ;
; 7.381 ; cpu09p:cpu1|state.pshs_upl_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.565     ; 6.054      ;
; 7.382 ; cpu09p:cpu1|state.pshs_ixl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.047      ;
; 7.384 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.565     ; 6.051      ;
; 7.384 ; cpu09p:cpu1|state.pshu_pch_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.453     ; 6.163      ;
; 7.385 ; cpu09p:cpu1|md[1]                      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.455     ; 6.160      ;
; 7.386 ; cpu09p:cpu1|state.pshu_acca_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.165      ;
; 7.393 ; cpu09p:cpu1|state.pulu_state           ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.446     ; 6.161      ;
; 7.396 ; cpu09p:cpu1|state.pulu_iyh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.155      ;
; 7.397 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.032      ;
; 7.403 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.026      ;
; 7.404 ; cpu09p:cpu1|state.pshu_ixh_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.453     ; 6.143      ;
; 7.405 ; cpu09p:cpu1|state.puls_iyl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.146      ;
; 7.406 ; cpu09p:cpu1|state.pshu_ixl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.452     ; 6.142      ;
; 7.406 ; cpu09p:cpu1|state.indexaddr2_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.584     ; 6.010      ;
; 7.407 ; cpu09p:cpu1|state.pshu_dp_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.144      ;
; 7.408 ; cpu09p:cpu1|state.int_acca_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.021      ;
; 7.411 ; cpu09p:cpu1|state.pulu_iyl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.453     ; 6.136      ;
; 7.416 ; cpu09p:cpu1|state.rti_pcl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.445     ; 6.139      ;
; 7.416 ; cpu09p:cpu1|state.puls_ixl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.135      ;
; 7.425 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.451     ; 6.124      ;
; 7.425 ; cpu09p:cpu1|state.int_accb_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.571     ; 6.004      ;
; 7.426 ; cpu09p:cpu1|state.puls_upl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.565     ; 6.009      ;
; 7.426 ; cpu09p:cpu1|state.pshs_iyh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.452     ; 6.122      ;
; 7.428 ; cpu09p:cpu1|state.rti_uph_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.565     ; 6.007      ;
; 7.429 ; cpu09p:cpu1|state.puls_ixh_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.449     ; 6.122      ;
; 7.431 ; cpu09p:cpu1|state.indirect3_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.570     ; 5.999      ;
; 7.433 ; cpu09p:cpu1|state.pulu_acca_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.453     ; 6.114      ;
; 7.434 ; cpu09p:cpu1|state.pshu_iyl_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.452     ; 6.114      ;
; 7.436 ; cpu09p:cpu1|state.int_nmi_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.446     ; 6.118      ;
; 7.438 ; cpu09p:cpu1|state.pulu_pch_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.358     ; 6.204      ;
; 7.444 ; cpu09p:cpu1|state.pshs_pcl_state       ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.571     ; 5.985      ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; state[1]                                        ; state[1]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|op_code[0]                          ; cpu09p:cpu1|op_code[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|saved_state.int_nmimask_state       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.sbranch_state           ; cpu09p:cpu1|saved_state.sbranch_state           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.single_op_read_state    ; cpu09p:cpu1|saved_state.single_op_read_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serialClkCount[4]                               ; serialClkCount[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|txBitCount[0]                  ; bufferedUART:io3|txBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|txBitCount[1]                  ; bufferedUART:io3|txBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|txBitCount[2]                  ; bufferedUART:io3|txBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|txBitCount[3]                  ; bufferedUART:io3|txBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|txByteSent                     ; bufferedUART:io3|txByteSent                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|rxBitCount[0]                  ; bufferedUART:io3|rxBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|rxBitCount[1]                  ; bufferedUART:io3|rxBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|rxBitCount[2]                  ; bufferedUART:io3|rxBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io3|rxBitCount[3]                  ; bufferedUART:io3|rxBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|txBitCount[0]                  ; bufferedUART:io2|txBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|txBitCount[1]                  ; bufferedUART:io2|txBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|txBitCount[2]                  ; bufferedUART:io2|txBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|txBitCount[3]                  ; bufferedUART:io2|txBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|txByteSent                     ; bufferedUART:io2|txByteSent                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[0]                  ; bufferedUART:io2|rxBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[1]                  ; bufferedUART:io2|rxBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[2]                  ; bufferedUART:io2|rxBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[3]                  ; bufferedUART:io2|rxBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[0]           ; SBCTextDisplayRGB:io1|kbWriteTimer[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[1]           ; SBCTextDisplayRGB:io1|kbWriteTimer[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[2]           ; SBCTextDisplayRGB:io1|kbWriteTimer[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[3]           ; SBCTextDisplayRGB:io1|kbWriteTimer[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[4]           ; SBCTextDisplayRGB:io1|kbWriteTimer[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[5]           ; SBCTextDisplayRGB:io1|kbWriteTimer[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[7]           ; SBCTextDisplayRGB:io1|kbWriteTimer[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[8]           ; SBCTextDisplayRGB:io1|kbWriteTimer[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[9]           ; SBCTextDisplayRGB:io1|kbWriteTimer[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[10]          ; SBCTextDisplayRGB:io1|kbWriteTimer[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[11]          ; SBCTextDisplayRGB:io1|kbWriteTimer[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[12]          ; SBCTextDisplayRGB:io1|kbWriteTimer[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[13]          ; SBCTextDisplayRGB:io1|kbWriteTimer[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[14]          ; SBCTextDisplayRGB:io1|kbWriteTimer[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[16]          ; SBCTextDisplayRGB:io1|kbWriteTimer[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[17]          ; SBCTextDisplayRGB:io1|kbWriteTimer[17]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[18]          ; SBCTextDisplayRGB:io1|kbWriteTimer[18]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[19]          ; SBCTextDisplayRGB:io1|kbWriteTimer[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[20]          ; SBCTextDisplayRGB:io1|kbWriteTimer[20]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[21]          ; SBCTextDisplayRGB:io1|kbWriteTimer[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[22]          ; SBCTextDisplayRGB:io1|kbWriteTimer[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[23]          ; SBCTextDisplayRGB:io1|kbWriteTimer[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[24]          ; SBCTextDisplayRGB:io1|kbWriteTimer[24]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[25]          ; SBCTextDisplayRGB:io1|kbWriteTimer[25]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkCount[0]            ; SBCTextDisplayRGB:io1|ps2ClkCount[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkCount[3]            ; SBCTextDisplayRGB:io1|ps2ClkCount[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]          ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Shift                  ; SBCTextDisplayRGB:io1|ps2Shift                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Caps                   ; SBCTextDisplayRGB:io1|ps2Caps                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Num                    ; SBCTextDisplayRGB:io1|ps2Num                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|n_kbWR                    ; SBCTextDisplayRGB:io1|n_kbWR                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[6]           ; SBCTextDisplayRGB:io1|kbWriteTimer[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[15]          ; SBCTextDisplayRGB:io1|kbWriteTimer[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbInPointer[0]            ; SBCTextDisplayRGB:io1|kbInPointer[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mem_mapper2:mm1|romInhib_i                      ; mem_mapper2:mm1|romInhib_i                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mem_mapper2:mm1|n_tint_i                        ; mem_mapper2:mm1|n_tint_i                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|op_code[7]                          ; cpu09p:cpu1|op_code[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|nmi_ack                             ; cpu09p:cpu1|nmi_ack                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Ctrl                   ; SBCTextDisplayRGB:io1|ps2Ctrl                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|op_code[6]                          ; cpu09p:cpu1|op_code[6]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                        ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 10.522 ; n_reset   ; cpu09p:cpu1|state.decode1_state        ; clk          ; clk         ; 20.000       ; 1.434      ; 2.944      ;
; 10.522 ; n_reset   ; cpu09p:cpu1|state.exg_state            ; clk          ; clk         ; 20.000       ; 1.434      ; 2.944      ;
; 10.522 ; n_reset   ; cpu09p:cpu1|state.exg1_state           ; clk          ; clk         ; 20.000       ; 1.434      ; 2.944      ;
; 10.522 ; n_reset   ; cpu09p:cpu1|state.exg2_state           ; clk          ; clk         ; 20.000       ; 1.434      ; 2.944      ;
; 10.522 ; n_reset   ; cpu09p:cpu1|state.tfr_state            ; clk          ; clk         ; 20.000       ; 1.434      ; 2.944      ;
; 10.522 ; n_reset   ; cpu09p:cpu1|state.reset_state          ; clk          ; clk         ; 20.000       ; 1.434      ; 2.944      ;
; 10.599 ; n_reset   ; cpu09p:cpu1|fic                        ; clk          ; clk         ; 20.000       ; 1.429      ; 2.862      ;
; 10.608 ; n_reset   ; cpu09p:cpu1|state.lea_state            ; clk          ; clk         ; 20.000       ; 1.445      ; 2.869      ;
; 10.608 ; n_reset   ; cpu09p:cpu1|state.jmp_state            ; clk          ; clk         ; 20.000       ; 1.445      ; 2.869      ;
; 10.608 ; n_reset   ; cpu09p:cpu1|state.pull_return_lo_state ; clk          ; clk         ; 20.000       ; 1.445      ; 2.869      ;
; 10.608 ; n_reset   ; cpu09p:cpu1|state.puls_pcl_state       ; clk          ; clk         ; 20.000       ; 1.445      ; 2.869      ;
; 10.608 ; n_reset   ; cpu09p:cpu1|state.rti_pcl_state        ; clk          ; clk         ; 20.000       ; 1.445      ; 2.869      ;
; 10.608 ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state       ; clk          ; clk         ; 20.000       ; 1.445      ; 2.869      ;
; 10.608 ; n_reset   ; cpu09p:cpu1|state.sbranch_state        ; clk          ; clk         ; 20.000       ; 1.445      ; 2.869      ;
; 10.608 ; n_reset   ; cpu09p:cpu1|state.imm16_state          ; clk          ; clk         ; 20.000       ; 1.445      ; 2.869      ;
; 10.608 ; n_reset   ; cpu09p:cpu1|state.extended_state       ; clk          ; clk         ; 20.000       ; 1.445      ; 2.869      ;
; 10.626 ; n_reset   ; cpu09p:cpu1|state.cwai_state           ; clk          ; clk         ; 20.000       ; 1.430      ; 2.836      ;
; 10.626 ; n_reset   ; cpu09p:cpu1|state.mul0_state           ; clk          ; clk         ; 20.000       ; 1.430      ; 2.836      ;
; 10.626 ; n_reset   ; cpu09p:cpu1|state.mul1_state           ; clk          ; clk         ; 20.000       ; 1.430      ; 2.836      ;
; 10.626 ; n_reset   ; cpu09p:cpu1|state.mul2_state           ; clk          ; clk         ; 20.000       ; 1.430      ; 2.836      ;
; 10.626 ; n_reset   ; cpu09p:cpu1|state.mul3_state           ; clk          ; clk         ; 20.000       ; 1.430      ; 2.836      ;
; 10.626 ; n_reset   ; cpu09p:cpu1|state.mul4_state           ; clk          ; clk         ; 20.000       ; 1.430      ; 2.836      ;
; 10.626 ; n_reset   ; cpu09p:cpu1|state.mul5_state           ; clk          ; clk         ; 20.000       ; 1.430      ; 2.836      ;
; 10.626 ; n_reset   ; cpu09p:cpu1|state.mul6_state           ; clk          ; clk         ; 20.000       ; 1.430      ; 2.836      ;
; 10.626 ; n_reset   ; cpu09p:cpu1|state.mul7_state           ; clk          ; clk         ; 20.000       ; 1.430      ; 2.836      ;
; 10.686 ; n_reset   ; gpio:gpio1|reg[4]                      ; clk          ; clk         ; 20.000       ; 1.412      ; 2.758      ;
; 10.686 ; n_reset   ; gpio:gpio1|reg[1]                      ; clk          ; clk         ; 20.000       ; 1.412      ; 2.758      ;
; 10.686 ; n_reset   ; gpio:gpio1|reg[0]                      ; clk          ; clk         ; 20.000       ; 1.412      ; 2.758      ;
; 10.686 ; n_reset   ; gpio:gpio1|reg_dat0[1]                 ; clk          ; clk         ; 20.000       ; 1.412      ; 2.758      ;
; 10.686 ; n_reset   ; gpio:gpio1|reg_dat0[0]                 ; clk          ; clk         ; 20.000       ; 1.412      ; 2.758      ;
; 10.686 ; n_reset   ; cpu09p:cpu1|nmi_req                    ; clk          ; clk         ; 20.000       ; 1.412      ; 2.758      ;
; 10.729 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state        ; clk          ; clk         ; 20.000       ; 1.453      ; 2.756      ;
; 10.729 ; n_reset   ; cpu09p:cpu1|state.pshu_pch_state       ; clk          ; clk         ; 20.000       ; 1.453      ; 2.756      ;
; 10.729 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state       ; clk          ; clk         ; 20.000       ; 1.453      ; 2.756      ;
; 10.729 ; n_reset   ; cpu09p:cpu1|state.pshu_sph_state       ; clk          ; clk         ; 20.000       ; 1.453      ; 2.756      ;
; 10.729 ; n_reset   ; cpu09p:cpu1|state.pshu_iyh_state       ; clk          ; clk         ; 20.000       ; 1.453      ; 2.756      ;
; 10.729 ; n_reset   ; cpu09p:cpu1|state.pshu_ixh_state       ; clk          ; clk         ; 20.000       ; 1.453      ; 2.756      ;
; 10.729 ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state      ; clk          ; clk         ; 20.000       ; 1.453      ; 2.756      ;
; 10.729 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state       ; clk          ; clk         ; 20.000       ; 1.453      ; 2.756      ;
; 10.729 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state       ; clk          ; clk         ; 20.000       ; 1.453      ; 2.756      ;
; 10.729 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state       ; clk          ; clk         ; 20.000       ; 1.453      ; 2.756      ;
; 10.746 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                 ; clk          ; clk         ; 20.000       ; 1.445      ; 2.731      ;
; 10.746 ; n_reset   ; gpio:gpio1|reg_dat2[4]                 ; clk          ; clk         ; 20.000       ; 1.445      ; 2.731      ;
; 10.746 ; n_reset   ; gpio:gpio1|reg_ddr2[6]                 ; clk          ; clk         ; 20.000       ; 1.445      ; 2.731      ;
; 10.746 ; n_reset   ; gpio:gpio1|reg_ddr2[5]                 ; clk          ; clk         ; 20.000       ; 1.445      ; 2.731      ;
; 10.746 ; n_reset   ; gpio:gpio1|reg_dat2[5]                 ; clk          ; clk         ; 20.000       ; 1.445      ; 2.731      ;
; 10.756 ; n_reset   ; gpio:gpio1|reg_ddr2[1]                 ; clk          ; clk         ; 20.000       ; 1.433      ; 2.709      ;
; 10.756 ; n_reset   ; gpio:gpio1|reg_ddr2[7]                 ; clk          ; clk         ; 20.000       ; 1.433      ; 2.709      ;
; 10.756 ; n_reset   ; gpio:gpio1|reg_ddr2[0]                 ; clk          ; clk         ; 20.000       ; 1.433      ; 2.709      ;
; 10.756 ; n_reset   ; gpio:gpio1|reg_dat2[0]                 ; clk          ; clk         ; 20.000       ; 1.433      ; 2.709      ;
; 10.756 ; n_reset   ; gpio:gpio1|reg_ddr2[2]                 ; clk          ; clk         ; 20.000       ; 1.433      ; 2.709      ;
; 10.756 ; n_reset   ; gpio:gpio1|reg_dat2[2]                 ; clk          ; clk         ; 20.000       ; 1.433      ; 2.709      ;
; 10.756 ; n_reset   ; gpio:gpio1|reg_ddr2[3]                 ; clk          ; clk         ; 20.000       ; 1.433      ; 2.709      ;
; 10.756 ; n_reset   ; gpio:gpio1|reg_dat2[3]                 ; clk          ; clk         ; 20.000       ; 1.433      ; 2.709      ;
; 10.762 ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state ; clk          ; clk         ; 20.000       ; 1.558      ; 2.828      ;
; 10.762 ; n_reset   ; cpu09p:cpu1|state.int_pch_state        ; clk          ; clk         ; 20.000       ; 1.558      ; 2.828      ;
; 10.762 ; n_reset   ; cpu09p:cpu1|state.int_cc_state         ; clk          ; clk         ; 20.000       ; 1.558      ; 2.828      ;
; 10.762 ; n_reset   ; cpu09p:cpu1|state.push_return_hi_state ; clk          ; clk         ; 20.000       ; 1.558      ; 2.828      ;
; 10.769 ; n_reset   ; gpio:gpio1|reg_dat2[1]                 ; clk          ; clk         ; 20.000       ; 1.433      ; 2.696      ;
; 10.769 ; n_reset   ; gpio:gpio1|reg_ddr0[1]                 ; clk          ; clk         ; 20.000       ; 1.433      ; 2.696      ;
; 10.769 ; n_reset   ; gpio:gpio1|reg_dat2[7]                 ; clk          ; clk         ; 20.000       ; 1.433      ; 2.696      ;
; 10.769 ; n_reset   ; gpio:gpio1|reg_ddr0[0]                 ; clk          ; clk         ; 20.000       ; 1.433      ; 2.696      ;
; 10.769 ; n_reset   ; gpio:gpio1|reg_ddr0[2]                 ; clk          ; clk         ; 20.000       ; 1.433      ; 2.696      ;
; 10.769 ; n_reset   ; gpio:gpio1|reg_dat0[2]                 ; clk          ; clk         ; 20.000       ; 1.433      ; 2.696      ;
; 10.803 ; n_reset   ; cpu09p:cpu1|state.pshu_dp_state        ; clk          ; clk         ; 20.000       ; 1.449      ; 2.678      ;
; 10.803 ; n_reset   ; cpu09p:cpu1|state.pshu_accb_state      ; clk          ; clk         ; 20.000       ; 1.449      ; 2.678      ;
; 10.803 ; n_reset   ; cpu09p:cpu1|state.pshu_acca_state      ; clk          ; clk         ; 20.000       ; 1.449      ; 2.678      ;
; 10.803 ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state        ; clk          ; clk         ; 20.000       ; 1.449      ; 2.678      ;
; 10.803 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state        ; clk          ; clk         ; 20.000       ; 1.449      ; 2.678      ;
; 10.803 ; n_reset   ; cpu09p:cpu1|state.index16_2_state      ; clk          ; clk         ; 20.000       ; 1.449      ; 2.678      ;
; 10.803 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state      ; clk          ; clk         ; 20.000       ; 1.449      ; 2.678      ;
; 10.803 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state      ; clk          ; clk         ; 20.000       ; 1.449      ; 2.678      ;
; 10.803 ; n_reset   ; cpu09p:cpu1|state.indexed_state        ; clk          ; clk         ; 20.000       ; 1.449      ; 2.678      ;
; 10.826 ; n_reset   ; cpu09p:cpu1|state.indirect3_state      ; clk          ; clk         ; 20.000       ; 1.570      ; 2.776      ;
; 10.826 ; n_reset   ; cpu09p:cpu1|state.fetch_state          ; clk          ; clk         ; 20.000       ; 1.570      ; 2.776      ;
; 10.839 ; n_reset   ; cpu09p:cpu1|nmi_ack                    ; clk          ; clk         ; 20.000       ; 1.419      ; 2.612      ;
; 10.848 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state        ; clk          ; clk         ; 20.000       ; 1.327      ; 2.511      ;
; 10.849 ; n_reset   ; cpu09p:cpu1|state.int_swimask_state    ; clk          ; clk         ; 20.000       ; 1.429      ; 2.612      ;
; 10.849 ; n_reset   ; cpu09p:cpu1|state.int_nmimask_state    ; clk          ; clk         ; 20.000       ; 1.429      ; 2.612      ;
; 10.849 ; n_reset   ; cpu09p:cpu1|state.int_irqmask_state    ; clk          ; clk         ; 20.000       ; 1.429      ; 2.612      ;
; 10.852 ; n_reset   ; cpu09p:cpu1|state.decode2_state        ; clk          ; clk         ; 20.000       ; 1.441      ; 2.621      ;
; 10.852 ; n_reset   ; cpu09p:cpu1|state.decode3_state        ; clk          ; clk         ; 20.000       ; 1.441      ; 2.621      ;
; 10.855 ; n_reset   ; sd_controller:sd1|state.cmd8           ; clk          ; clk         ; 20.000       ; 1.442      ; 2.619      ;
; 10.861 ; n_reset   ; cpu09p:cpu1|state.int_entire_state     ; clk          ; clk         ; 20.000       ; 1.431      ; 2.602      ;
; 10.883 ; n_reset   ; cpu09p:cpu1|state.pshs_state           ; clk          ; clk         ; 20.000       ; 1.358      ; 2.507      ;
; 10.883 ; n_reset   ; cpu09p:cpu1|state.postincr2_state      ; clk          ; clk         ; 20.000       ; 1.358      ; 2.507      ;
; 10.883 ; n_reset   ; cpu09p:cpu1|state.postincr1_state      ; clk          ; clk         ; 20.000       ; 1.358      ; 2.507      ;
; 10.883 ; n_reset   ; cpu09p:cpu1|state.pshu_state           ; clk          ; clk         ; 20.000       ; 1.358      ; 2.507      ;
; 10.883 ; n_reset   ; cpu09p:cpu1|state.puls_pch_state       ; clk          ; clk         ; 20.000       ; 1.358      ; 2.507      ;
; 10.883 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state       ; clk          ; clk         ; 20.000       ; 1.358      ; 2.507      ;
; 10.903 ; n_reset   ; mem_mapper2:mm1|tenable                ; clk          ; clk         ; 20.000       ; 1.407      ; 2.536      ;
; 10.903 ; n_reset   ; mem_mapper2:mm1|nmiDly[0]              ; clk          ; clk         ; 20.000       ; 1.407      ; 2.536      ;
; 10.903 ; n_reset   ; mem_mapper2:mm1|nmiDly[1]              ; clk          ; clk         ; 20.000       ; 1.407      ; 2.536      ;
; 10.903 ; n_reset   ; mem_mapper2:mm1|nmiDly[2]              ; clk          ; clk         ; 20.000       ; 1.407      ; 2.536      ;
; 10.903 ; n_reset   ; mem_mapper2:mm1|nmiDly[4]              ; clk          ; clk         ; 20.000       ; 1.407      ; 2.536      ;
; 10.903 ; n_reset   ; mem_mapper2:mm1|nmiDly[3]              ; clk          ; clk         ; 20.000       ; 1.407      ; 2.536      ;
; 10.903 ; n_reset   ; mem_mapper2:mm1|nmi_i                  ; clk          ; clk         ; 20.000       ; 1.407      ; 2.536      ;
; 10.910 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state        ; clk          ; clk         ; 20.000       ; 1.452      ; 2.574      ;
; 10.910 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state       ; clk          ; clk         ; 20.000       ; 1.452      ; 2.574      ;
; 10.910 ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state       ; clk          ; clk         ; 20.000       ; 1.452      ; 2.574      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.584 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.950 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[1]   ; clk          ; clk         ; 0.000        ; 0.020      ; 1.122      ;
; 0.950 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[2]   ; clk          ; clk         ; 0.000        ; 0.020      ; 1.122      ;
; 0.950 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[3]   ; clk          ; clk         ; 0.000        ; 0.020      ; 1.122      ;
; 0.950 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[4]   ; clk          ; clk         ; 0.000        ; 0.020      ; 1.122      ;
; 0.950 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[5]   ; clk          ; clk         ; 0.000        ; 0.020      ; 1.122      ;
; 0.950 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[0]   ; clk          ; clk         ; 0.000        ; 0.020      ; 1.122      ;
; 1.028 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.dataBit  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.183      ;
; 1.028 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.stopBit  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.183      ;
; 1.028 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.idle     ; clk          ; clk         ; 0.000        ; 0.003      ; 1.183      ;
; 1.028 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txByteSent       ; clk          ; clk         ; 0.000        ; 0.003      ; 1.183      ;
; 1.045 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.213      ;
; 1.045 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.213      ;
; 1.045 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.213      ;
; 1.045 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.213      ;
; 1.045 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.213      ;
; 1.045 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.213      ;
; 1.282 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.452      ;
; 1.282 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.452      ;
; 1.282 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.452      ;
; 1.282 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.452      ;
; 1.282 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.452      ;
; 1.282 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.452      ;
; 1.283 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]   ; clk          ; clk         ; 0.000        ; 0.021      ; 1.456      ;
; 1.283 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]   ; clk          ; clk         ; 0.000        ; 0.021      ; 1.456      ;
; 1.283 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]   ; clk          ; clk         ; 0.000        ; 0.021      ; 1.456      ;
; 1.283 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]   ; clk          ; clk         ; 0.000        ; 0.021      ; 1.456      ;
; 1.283 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]   ; clk          ; clk         ; 0.000        ; 0.021      ; 1.456      ;
; 1.283 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]   ; clk          ; clk         ; 0.000        ; 0.021      ; 1.456      ;
; 1.297 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.idle     ; clk          ; clk         ; 0.000        ; 0.020      ; 1.469      ;
; 1.297 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.dataBit  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.469      ;
; 1.297 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.020      ; 1.469      ;
; 1.297 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.020      ; 1.469      ;
; 1.297 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.020      ; 1.469      ;
; 1.297 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.020      ; 1.469      ;
; 1.297 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.stopBit  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.469      ;
; 1.343 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.479      ;
; 1.343 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.479      ;
; 1.343 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.479      ;
; 1.343 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.479      ;
; 1.343 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.479      ;
; 1.343 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.479      ;
; 1.343 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.479      ;
; 1.343 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.479      ;
; 1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.534      ;
; 1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.534      ;
; 1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.534      ;
; 1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.534      ;
; 1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.534      ;
; 1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.534      ;
; 1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.534      ;
; 1.398 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.016     ; 1.534      ;
; 1.404 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.014      ; 1.570      ;
; 1.404 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.014      ; 1.570      ;
; 1.404 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.014      ; 1.570      ;
; 1.404 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.014      ; 1.570      ;
; 1.481 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit  ; clk          ; clk         ; 0.000        ; 0.010      ; 1.643      ;
; 1.481 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.643      ;
; 1.481 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.643      ;
; 1.481 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.643      ;
; 1.481 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.643      ;
; 1.481 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit  ; clk          ; clk         ; 0.000        ; 0.010      ; 1.643      ;
; 1.481 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle     ; clk          ; clk         ; 0.000        ; 0.010      ; 1.643      ;
; 1.485 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.160     ; 1.376      ;
; 1.487 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.005      ; 1.644      ;
; 1.487 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.005      ; 1.644      ;
; 1.487 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.005      ; 1.644      ;
; 1.487 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.005      ; 1.644      ;
; 1.540 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.160     ; 1.431      ;
; 1.592 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.749      ;
; 1.592 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.749      ;
; 1.592 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle     ; clk          ; clk         ; 0.000        ; 0.005      ; 1.749      ;
; 1.592 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.749      ;
; 1.720 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.863      ;
; 1.720 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.863      ;
; 1.720 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.863      ;
; 1.720 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.863      ;
; 1.720 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.863      ;
; 1.720 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.863      ;
; 8.345 ; n_reset                      ; mem_mapper2:mm1|tcount[0]         ; clk          ; clk         ; 0.000        ; 1.436      ; 1.933      ;
; 8.345 ; n_reset                      ; mem_mapper2:mm1|tcount[1]         ; clk          ; clk         ; 0.000        ; 1.436      ; 1.933      ;
; 8.345 ; n_reset                      ; mem_mapper2:mm1|tcount[2]         ; clk          ; clk         ; 0.000        ; 1.436      ; 1.933      ;
; 8.345 ; n_reset                      ; mem_mapper2:mm1|tcount[3]         ; clk          ; clk         ; 0.000        ; 1.436      ; 1.933      ;
; 8.345 ; n_reset                      ; mem_mapper2:mm1|tcount[4]         ; clk          ; clk         ; 0.000        ; 1.436      ; 1.933      ;
; 8.345 ; n_reset                      ; mem_mapper2:mm1|tcount[5]         ; clk          ; clk         ; 0.000        ; 1.436      ; 1.933      ;
; 8.345 ; n_reset                      ; mem_mapper2:mm1|tcount[6]         ; clk          ; clk         ; 0.000        ; 1.436      ; 1.933      ;
; 8.345 ; n_reset                      ; mem_mapper2:mm1|tcount[7]         ; clk          ; clk         ; 0.000        ; 1.436      ; 1.933      ;
; 8.345 ; n_reset                      ; mem_mapper2:mm1|tcount[8]         ; clk          ; clk         ; 0.000        ; 1.436      ; 1.933      ;
; 8.345 ; n_reset                      ; mem_mapper2:mm1|tcount[9]         ; clk          ; clk         ; 0.000        ; 1.436      ; 1.933      ;
; 8.361 ; n_reset                      ; mem_mapper2:mm1|tcount[10]        ; clk          ; clk         ; 0.000        ; 1.434      ; 1.947      ;
; 8.361 ; n_reset                      ; mem_mapper2:mm1|tcount[11]        ; clk          ; clk         ; 0.000        ; 1.434      ; 1.947      ;
; 8.361 ; n_reset                      ; mem_mapper2:mm1|tcount[12]        ; clk          ; clk         ; 0.000        ; 1.434      ; 1.947      ;
; 8.361 ; n_reset                      ; mem_mapper2:mm1|tcount[13]        ; clk          ; clk         ; 0.000        ; 1.434      ; 1.947      ;
; 8.361 ; n_reset                      ; mem_mapper2:mm1|tcount[14]        ; clk          ; clk         ; 0.000        ; 1.434      ; 1.947      ;
; 8.361 ; n_reset                      ; mem_mapper2:mm1|tcount[15]        ; clk          ; clk         ; 0.000        ; 1.434      ; 1.947      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; gpio0[*]     ; clk        ; 3.027 ; 3.027 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 3.027 ; 3.027 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 2.997 ; 2.997 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 2.336 ; 2.336 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 2.611 ; 2.611 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 2.260 ; 2.260 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 2.159 ; 2.159 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 2.218 ; 2.218 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 2.218 ; 2.218 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 2.611 ; 2.611 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 2.488 ; 2.488 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 2.207 ; 2.207 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 2.225 ; 2.225 ; Rise       ; clk             ;
; n_reset      ; clk        ; 2.382 ; 2.382 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 2.517 ; 2.517 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.401 ; 2.401 ; Rise       ; clk             ;
; rxd1         ; clk        ; 2.927 ; 2.927 ; Rise       ; clk             ;
; rxd2         ; clk        ; 2.802 ; 2.802 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.448 ; 3.448 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 3.448 ; 3.448 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 3.011 ; 3.011 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 3.166 ; 3.166 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 3.211 ; 3.211 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 2.793 ; 2.793 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 2.735 ; 2.735 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 2.852 ; 2.852 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 2.994 ; 2.994 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 2.854 ; 2.854 ; Rise       ; clk             ;
; vduffd0      ; clk        ; 2.446 ; 2.446 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; -2.216 ; -2.216 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; -2.907 ; -2.907 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; -2.877 ; -2.877 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; -2.216 ; -2.216 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; -2.039 ; -2.039 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; -2.140 ; -2.140 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; -2.039 ; -2.039 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; -2.098 ; -2.098 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; -2.098 ; -2.098 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; -2.491 ; -2.491 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; -2.368 ; -2.368 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; -2.087 ; -2.087 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; -2.105 ; -2.105 ; Rise       ; clk             ;
; n_reset      ; clk        ; -0.126 ; -0.126 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -1.717 ; -1.717 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.281 ; -2.281 ; Rise       ; clk             ;
; rxd1         ; clk        ; -1.957 ; -1.957 ; Rise       ; clk             ;
; rxd2         ; clk        ; -2.214 ; -2.214 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -1.656 ; -1.656 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -2.395 ; -2.395 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -1.991 ; -1.991 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -2.033 ; -2.033 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -2.064 ; -2.064 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -1.829 ; -1.829 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -1.656 ; -1.656 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -2.074 ; -2.074 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -1.829 ; -1.829 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -1.306 ; -1.306 ; Rise       ; clk             ;
; vduffd0      ; clk        ; -0.806 ; -0.806 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; driveLED         ; clk        ; 2.656 ; 2.656 ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 4.172 ; 4.172 ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 4.578 ; 4.578 ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 4.479 ; 4.479 ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 3.917 ; 3.917 ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 4.578 ; 4.578 ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 3.941 ; 3.941 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.449 ; 3.449 ; Rise       ; clk             ;
; n_LED7           ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 8.007 ; 8.007 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 7.763 ; 7.763 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 3.888 ; 3.888 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.567 ; 3.567 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.581 ; 3.581 ; Rise       ; clk             ;
; rts1             ; clk        ; 3.579 ; 3.579 ; Rise       ; clk             ;
; rts2             ; clk        ; 3.488 ; 3.488 ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 7.955 ; 7.955 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 6.512 ; 6.512 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 6.229 ; 6.229 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 6.589 ; 6.589 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 6.385 ; 6.385 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 7.326 ; 7.326 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 7.243 ; 7.243 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 7.549 ; 7.549 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 6.955 ; 6.955 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 7.124 ; 7.124 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 6.502 ; 6.502 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 7.115 ; 7.115 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 7.233 ; 7.233 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 6.532 ; 6.532 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 7.527 ; 7.527 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 7.708 ; 7.708 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 7.798 ; 7.798 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 7.955 ; 7.955 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 7.655 ; 7.655 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 7.548 ; 7.548 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 7.510 ; 7.510 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 7.287 ; 7.287 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 7.093 ; 7.093 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 7.322 ; 7.322 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 7.153 ; 7.153 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 7.228 ; 7.228 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 7.307 ; 7.307 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 7.510 ; 7.510 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 7.226 ; 7.226 ; Rise       ; clk             ;
; sdCS             ; clk        ; 4.022 ; 4.022 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 4.193 ; 4.193 ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 4.044 ; 4.044 ; Rise       ; clk             ;
; txd1             ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
; txd2             ; clk        ; 3.603 ; 3.603 ; Rise       ; clk             ;
; vSync            ; clk        ; 3.439 ; 3.439 ; Rise       ; clk             ;
; video            ; clk        ; 3.753 ; 3.753 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.777 ; 3.777 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
; videoG1          ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
; videoR0          ; clk        ; 3.978 ; 3.978 ; Rise       ; clk             ;
; videoR1          ; clk        ; 4.021 ; 4.021 ; Rise       ; clk             ;
; videoSync        ; clk        ; 3.621 ; 3.621 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; driveLED         ; clk        ; 2.656 ; 2.656 ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 4.172 ; 4.172 ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 3.917 ; 3.917 ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 4.479 ; 4.479 ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 3.917 ; 3.917 ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 4.578 ; 4.578 ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 3.941 ; 3.941 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.449 ; 3.449 ; Rise       ; clk             ;
; n_LED7           ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 3.888 ; 3.888 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.567 ; 3.567 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.581 ; 3.581 ; Rise       ; clk             ;
; rts1             ; clk        ; 3.579 ; 3.579 ; Rise       ; clk             ;
; rts2             ; clk        ; 3.488 ; 3.488 ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 4.776 ; 4.776 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 4.440 ; 4.440 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 4.706 ; 4.706 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 4.588 ; 4.588 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 4.321 ; 4.321 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 4.159 ; 4.159 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 4.157 ; 4.157 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 4.125 ; 4.125 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 3.973 ; 3.973 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 4.087 ; 4.087 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 4.383 ; 4.383 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 4.493 ; 4.493 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 4.190 ; 4.190 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 5.030 ; 5.030 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 4.961 ; 4.961 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 5.222 ; 5.222 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 4.628 ; 4.628 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 4.756 ; 4.756 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
; sdCS             ; clk        ; 4.022 ; 4.022 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 4.044 ; 4.044 ; Rise       ; clk             ;
; txd1             ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
; txd2             ; clk        ; 3.603 ; 3.603 ; Rise       ; clk             ;
; vSync            ; clk        ; 3.439 ; 3.439 ; Rise       ; clk             ;
; video            ; clk        ; 3.753 ; 3.753 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.777 ; 3.777 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
; videoG1          ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
; videoR0          ; clk        ; 3.978 ; 3.978 ; Rise       ; clk             ;
; videoR1          ; clk        ; 4.021 ; 4.021 ; Rise       ; clk             ;
; videoSync        ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 2.713 ;    ;    ; 2.713 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 2.713 ;    ;    ; 2.713 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.129 ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.190 ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.129 ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.213 ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 3.934 ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 4.166 ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.018 ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 3.934 ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.141 ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 4.744 ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 4.344 ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.355 ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.375 ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 4.385 ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.505 ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.525 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.624 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.624 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.625 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 4.495 ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 4.391 ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 4.385 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.129 ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.190 ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.129 ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.213 ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 3.934 ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 4.166 ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.018 ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 3.934 ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.141 ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 4.744 ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 4.344 ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.355 ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.375 ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 4.385 ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.505 ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.525 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.624 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.624 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.625 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 4.495 ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 4.391 ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 4.385 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.129     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.190     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.129     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.213     ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 3.934     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 4.166     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.018     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 3.934     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.141     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 4.744     ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 4.344     ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.355     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.375     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 4.385     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.505     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.525     ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.624     ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.624     ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.625     ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 4.495     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 4.391     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 4.385     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.129     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.190     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.129     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.213     ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 3.934     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 4.166     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.018     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 3.934     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.141     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 4.744     ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 4.344     ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.355     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.375     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 4.385     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.505     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.525     ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.624     ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.624     ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.625     ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 4.495     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 4.391     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 4.385     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.205   ; 0.215 ; 7.964    ; 0.584   ; 6.933               ;
;  clk             ; -7.205   ; 0.215 ; 7.964    ; 0.584   ; 6.933               ;
; Design-wide TNS  ; -195.271 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; -195.271 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; gpio0[*]     ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 7.015 ; 7.015 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 5.312 ; 5.312 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 6.203 ; 6.203 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.811 ; 4.811 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 5.076 ; 5.076 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 5.091 ; 5.091 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 6.203 ; 6.203 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 5.368 ; 5.368 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 5.085 ; 5.085 ; Rise       ; clk             ;
; n_reset      ; clk        ; 8.111 ; 8.111 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 6.052 ; 6.052 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.554 ; 5.554 ; Rise       ; clk             ;
; rxd1         ; clk        ; 7.160 ; 7.160 ; Rise       ; clk             ;
; rxd2         ; clk        ; 6.839 ; 6.839 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 9.786 ; 9.786 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.633 ; 9.633 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 9.720 ; 9.720 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 9.522 ; 9.522 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 9.372 ; 9.372 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 9.460 ; 9.460 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.786 ; 9.786 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.398 ; 9.398 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.547 ; 9.547 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 8.392 ; 8.392 ; Rise       ; clk             ;
; vduffd0      ; clk        ; 8.732 ; 8.732 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; -2.216 ; -2.216 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; -2.907 ; -2.907 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; -2.877 ; -2.877 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; -2.216 ; -2.216 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; -2.039 ; -2.039 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; -2.140 ; -2.140 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; -2.039 ; -2.039 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; -2.098 ; -2.098 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; -2.098 ; -2.098 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; -2.491 ; -2.491 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; -2.368 ; -2.368 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; -2.087 ; -2.087 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; -2.105 ; -2.105 ; Rise       ; clk             ;
; n_reset      ; clk        ; -0.126 ; -0.126 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -1.717 ; -1.717 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.281 ; -2.281 ; Rise       ; clk             ;
; rxd1         ; clk        ; -1.957 ; -1.957 ; Rise       ; clk             ;
; rxd2         ; clk        ; -2.214 ; -2.214 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -1.656 ; -1.656 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -2.395 ; -2.395 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -1.991 ; -1.991 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -2.033 ; -2.033 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -2.064 ; -2.064 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -1.829 ; -1.829 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -1.656 ; -1.656 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -2.074 ; -2.074 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -1.829 ; -1.829 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -1.306 ; -1.306 ; Rise       ; clk             ;
; vduffd0      ; clk        ; -0.806 ; -0.806 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; driveLED         ; clk        ; 5.434  ; 5.434  ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 9.749  ; 9.749  ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 8.870  ; 8.870  ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 9.749  ; 9.749  ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 8.914  ; 8.914  ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 9.916  ; 9.916  ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 9.916  ; 9.916  ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 8.212  ; 8.212  ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 8.297  ; 8.297  ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 8.225  ; 8.225  ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 9.449  ; 9.449  ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 9.365  ; 9.365  ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 9.834  ; 9.834  ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 8.253  ; 8.253  ; Rise       ; clk             ;
; hSync            ; clk        ; 7.238  ; 7.238  ; Rise       ; clk             ;
; n_LED7           ; clk        ; 7.490  ; 7.490  ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 22.275 ; 22.275 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 21.520 ; 21.520 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 9.007  ; 9.007  ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 8.569  ; 8.569  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 7.696  ; 7.696  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 7.720  ; 7.720  ; Rise       ; clk             ;
; rts1             ; clk        ; 7.698  ; 7.698  ; Rise       ; clk             ;
; rts2             ; clk        ; 7.565  ; 7.565  ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 22.205 ; 22.205 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 17.437 ; 17.437 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 16.626 ; 16.626 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 17.422 ; 17.422 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 17.064 ; 17.064 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 20.167 ; 20.167 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 19.692 ; 19.692 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 20.491 ; 20.491 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 18.510 ; 18.510 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 19.335 ; 19.335 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 17.164 ; 17.164 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 19.180 ; 19.180 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 19.414 ; 19.414 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 17.661 ; 17.661 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 20.610 ; 20.610 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 21.567 ; 21.567 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 21.282 ; 21.282 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 22.205 ; 22.205 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 21.226 ; 21.226 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 21.138 ; 21.138 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 20.549 ; 20.549 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 19.779 ; 19.779 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 19.075 ; 19.075 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 19.690 ; 19.690 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 19.223 ; 19.223 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 19.932 ; 19.932 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 20.011 ; 20.011 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 20.549 ; 20.549 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 19.656 ; 19.656 ; Rise       ; clk             ;
; sdCS             ; clk        ; 9.237  ; 9.237  ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 9.606  ; 9.606  ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 9.222  ; 9.222  ; Rise       ; clk             ;
; txd1             ; clk        ; 7.755  ; 7.755  ; Rise       ; clk             ;
; txd2             ; clk        ; 7.936  ; 7.936  ; Rise       ; clk             ;
; vSync            ; clk        ; 7.226  ; 7.226  ; Rise       ; clk             ;
; video            ; clk        ; 8.247  ; 8.247  ; Rise       ; clk             ;
; videoB0          ; clk        ; 8.208  ; 8.208  ; Rise       ; clk             ;
; videoB1          ; clk        ; 8.322  ; 8.322  ; Rise       ; clk             ;
; videoG0          ; clk        ; 9.046  ; 9.046  ; Rise       ; clk             ;
; videoG1          ; clk        ; 8.694  ; 8.694  ; Rise       ; clk             ;
; videoR0          ; clk        ; 8.895  ; 8.895  ; Rise       ; clk             ;
; videoR1          ; clk        ; 9.111  ; 9.111  ; Rise       ; clk             ;
; videoSync        ; clk        ; 7.925  ; 7.925  ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; driveLED         ; clk        ; 2.656 ; 2.656 ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 4.172 ; 4.172 ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 3.917 ; 3.917 ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 4.479 ; 4.479 ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 3.917 ; 3.917 ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 4.578 ; 4.578 ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 3.941 ; 3.941 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.449 ; 3.449 ; Rise       ; clk             ;
; n_LED7           ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 3.888 ; 3.888 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.567 ; 3.567 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.581 ; 3.581 ; Rise       ; clk             ;
; rts1             ; clk        ; 3.579 ; 3.579 ; Rise       ; clk             ;
; rts2             ; clk        ; 3.488 ; 3.488 ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 4.776 ; 4.776 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 4.440 ; 4.440 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 4.706 ; 4.706 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 4.588 ; 4.588 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 4.321 ; 4.321 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 4.159 ; 4.159 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 4.157 ; 4.157 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 4.125 ; 4.125 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 3.973 ; 3.973 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 4.087 ; 4.087 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 4.383 ; 4.383 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 4.493 ; 4.493 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 4.190 ; 4.190 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 5.030 ; 5.030 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 4.961 ; 4.961 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 5.222 ; 5.222 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 4.628 ; 4.628 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 4.756 ; 4.756 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
; sdCS             ; clk        ; 4.022 ; 4.022 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 4.044 ; 4.044 ; Rise       ; clk             ;
; txd1             ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
; txd2             ; clk        ; 3.603 ; 3.603 ; Rise       ; clk             ;
; vSync            ; clk        ; 3.439 ; 3.439 ; Rise       ; clk             ;
; video            ; clk        ; 3.753 ; 3.753 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.777 ; 3.777 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
; videoG1          ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
; videoR0          ; clk        ; 3.978 ; 3.978 ; Rise       ; clk             ;
; videoR1          ; clk        ; 4.021 ; 4.021 ; Rise       ; clk             ;
; videoSync        ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 6.217 ;    ;    ; 6.217 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 2.713 ;    ;    ; 2.713 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 61282495 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 61282495 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 326      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 326      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Apr 28 09:11:16 2017
Info: Command: quartus_sta MicrocomputerPCB -c MicrocomputerPCB
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'MicrocomputerPCB.out.sdc'
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.205
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.205      -195.271 clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk 
Info (332146): Worst-case recovery slack is 7.964
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.964         0.000 clk 
Info (332146): Worst-case removal slack is 1.338
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.338         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 6.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.933         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 2.287
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.287         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 10.522
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.522         0.000 clk 
Info (332146): Worst-case removal slack is 0.584
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.584         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 464 megabytes
    Info: Processing ended: Fri Apr 28 09:11:18 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


