# SRV32I
A RISC-V CPU

## 日志
2022.08.19
第一次提交
添加指令：
    I addi
    I slti
    I sltiu
    I xori
    I ori
    I andi
    I slli
    I srli
    I srai
    R add 
    R sub
    R sll
    R slt 
    R sltu
    R xor
    R srl
    R sra 
    R or
    R and

2022.08.20
添加指令：
    I lb
    I lh
    I lw
    I lbu
    I lhu 
    S sb 
    S sh 
    S sw
添加模块：
    ram.v