Fitter report for patmos
Thu Jan 28 18:15:26 2021
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Jan 28 18:15:25 2021       ;
; Quartus Prime Version              ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                      ; patmos                                      ;
; Top-level Entity Name              ; patmos_top                                  ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 17,314 / 114,480 ( 15 % )                   ;
;     Total combinational functions  ; 16,600 / 114,480 ( 15 % )                   ;
;     Dedicated logic registers      ; 5,066 / 114,480 ( 4 % )                     ;
; Total registers                    ; 5142                                        ;
; Total pins                         ; 57 / 529 ( 11 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 146,624 / 3,981,312 ( 4 % )                 ;
; Embedded Multiplier 9-bit elements ; 8 / 532 ( 2 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVCMOS                          ;                                       ;
; Fitter Initial Placement Seed                                      ; 6                                     ; 1                                     ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.5%      ;
;     Processor 3            ;   3.3%      ;
;     Processor 4            ;   3.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                        ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                               ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Patmos:comp|Keys:Keys|keySyncReg[0]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; iKeysPins_key[0]~input                                                                         ; O                ;                       ;
; Patmos:comp|Keys:Keys|keySyncReg[1]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; iKeysPins_key[1]~input                                                                         ; O                ;                       ;
; Patmos:comp|Keys:Keys|keySyncReg[2]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; iKeysPins_key[2]~input                                                                         ; O                ;                       ;
; Patmos:comp|Keys:Keys|keySyncReg[3]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; iKeysPins_key[3]~input                                                                         ; O                ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult3|mult_86t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult2|mult_86t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[32] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult1|mult_86t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[32] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                     ; DATAOUT          ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[0]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[0]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[1]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[1]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[2]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[2]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[3]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[3]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[4]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[4]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[5]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[5]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[6]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[6]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[7]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[7]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[8]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[8]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[9]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[9]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[10]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[10]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[11]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[11]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[12]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[12]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[13]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[13]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[14]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[14]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[15]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[15]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[16]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[16]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[17]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[17]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[18]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[18]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|addrReg[19]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_A[19]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_1                                           ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[0]~output                                                                              ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_1        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_2                                           ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_1        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[1]~output                                                                              ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_1        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_2        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_3                                           ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_2        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[2]~output                                                                              ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_2        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_3        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_4                                           ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_3        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[3]~output                                                                              ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_3        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_4        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_5                                           ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_4        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[4]~output                                                                              ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_4        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_5        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_6                                           ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_5        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[5]~output                                                                              ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_5        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_6        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_7                                           ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_6        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[6]~output                                                                              ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_6        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_7        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_8                                           ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_7        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[7]~output                                                                              ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_7        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_8        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_9                                           ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_8        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[8]~output                                                                              ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_8        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_9        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_10                                          ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_9        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[9]~output                                                                              ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_9        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_10       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_11                                          ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_10       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[10]~output                                                                             ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_10       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_11       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_12                                          ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_11       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[11]~output                                                                             ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_11       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_12       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_13                                          ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_12       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[12]~output                                                                             ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_12       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_13       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_14                                          ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_13       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[13]~output                                                                             ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_13       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_14       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_15                                          ; Q                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_14       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[14]~output                                                                             ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_14       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_15       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SRAM_DQ[15]~output                                                                             ; OE               ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_15       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                ;                  ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[0]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[0]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[1]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[1]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[2]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[2]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[3]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[3]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[4]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[4]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[5]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[5]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[6]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[6]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[7]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[7]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[8]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[8]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[9]                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[9]~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[10]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[10]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[11]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[11]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[12]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[12]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[13]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[13]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[14]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[14]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|doutReg[15]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SRAM_DQ[15]~output                                                                             ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|nlbReg                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_LB_N~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|noeReg                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_OE_N~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|nubReg                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_UB_N~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|nweReg                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oSRAM_WE_N~output                                                                              ; I                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[0]               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[0]~input                                                                               ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[1]               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[1]~input                                                                               ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[2]               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[2]~input                                                                               ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[3]               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[3]~input                                                                               ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[4]               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[4]~input                                                                               ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[5]               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[5]~input                                                                               ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[6]               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[6]~input                                                                               ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[7]               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[7]~input                                                                               ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[8]               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[8]~input                                                                               ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[9]               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[9]~input                                                                               ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[10]              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[10]~input                                                                              ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[11]              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[11]~input                                                                              ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[12]              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[12]~input                                                                              ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[13]              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[13]~input                                                                              ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[14]              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[14]~input                                                                              ; O                ;                       ;
; Patmos:comp|SRamCtrl:ramCtrl|rdBufferReg_7[15]              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SRAM_DQ[15]~input                                                                              ; O                ;                       ;
+-------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 22330 ) ; 0.00 % ( 0 / 22330 )       ; 0.00 % ( 0 / 22330 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 22330 ) ; 0.00 % ( 0 / 22330 )       ; 0.00 % ( 0 / 22330 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 22318 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/patmos/t-crest/patmos/hardware/quartus/altde2-115/patmos.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 17,314 / 114,480 ( 15 % )   ;
;     -- Combinational with no register       ; 12248                       ;
;     -- Register only                        ; 714                         ;
;     -- Combinational with a register        ; 4352                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 10967                       ;
;     -- 3 input functions                    ; 4151                        ;
;     -- <=2 input functions                  ; 1482                        ;
;     -- Register only                        ; 714                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 15284                       ;
;     -- arithmetic mode                      ; 1316                        ;
;                                             ;                             ;
; Total registers*                            ; 5,142 / 117,053 ( 4 % )     ;
;     -- Dedicated logic registers            ; 5,066 / 114,480 ( 4 % )     ;
;     -- I/O registers                        ; 76 / 2,573 ( 3 % )          ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 1,206 / 7,155 ( 17 % )      ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 57 / 529 ( 11 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )              ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )               ;
;                                             ;                             ;
; M9Ks                                        ; 27 / 432 ( 6 % )            ;
; Total block memory bits                     ; 146,624 / 3,981,312 ( 4 % ) ;
; Total block memory implementation bits      ; 248,832 / 3,981,312 ( 6 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 532 ( 2 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global signals                              ; 1                           ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 6.9% / 6.6% / 7.3%          ;
; Peak interconnect usage (total/H/V)         ; 51.0% / 49.4% / 53.3%       ;
; Maximum fan-out                             ; 5192                        ;
; Highest non-global fan-out                  ; 1041                        ;
; Total fan-out                               ; 75959                       ;
; Average fan-out                             ; 3.38                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                             ;
+----------------------------------------------+-------------------------+--------------------------------+
; Statistic                                    ; Top                     ; hard_block:auto_generated_inst ;
+----------------------------------------------+-------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                     ; Low                            ;
;                                              ;                         ;                                ;
; Total logic elements                         ; 17314 / 114480 ( 15 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 12248                   ; 0                              ;
;     -- Register only                         ; 714                     ; 0                              ;
;     -- Combinational with a register         ; 4352                    ; 0                              ;
;                                              ;                         ;                                ;
; Logic element usage by number of LUT inputs  ;                         ;                                ;
;     -- 4 input functions                     ; 10967                   ; 0                              ;
;     -- 3 input functions                     ; 4151                    ; 0                              ;
;     -- <=2 input functions                   ; 1482                    ; 0                              ;
;     -- Register only                         ; 714                     ; 0                              ;
;                                              ;                         ;                                ;
; Logic elements by mode                       ;                         ;                                ;
;     -- normal mode                           ; 15284                   ; 0                              ;
;     -- arithmetic mode                       ; 1316                    ; 0                              ;
;                                              ;                         ;                                ;
; Total registers                              ; 5142                    ; 0                              ;
;     -- Dedicated logic registers             ; 5066 / 114480 ( 4 % )   ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 152                     ; 0                              ;
;                                              ;                         ;                                ;
; Total LABs:  partially or completely used    ; 1206 / 7155 ( 17 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                         ;                                ;
; Virtual pins                                 ; 0                       ; 0                              ;
; I/O pins                                     ; 57                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 8 / 532 ( 2 % )         ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 146624                  ; 0                              ;
; Total RAM block bits                         ; 248832                  ; 0                              ;
; PLL                                          ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 27 / 432 ( 6 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 0 / 24 ( 0 % )          ; 1 / 24 ( 4 % )                 ;
; Double Data Rate I/O output circuitry        ; 40 / 516 ( 7 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 516 ( 3 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                         ;                                ;
; Connections                                  ;                         ;                                ;
;     -- Input Connections                     ; 5208                    ; 1                              ;
;     -- Registered Input Connections          ; 5146                    ; 0                              ;
;     -- Output Connections                    ; 17                      ; 5192                           ;
;     -- Registered Output Connections         ; 0                       ; 0                              ;
;                                              ;                         ;                                ;
; Internal Connections                         ;                         ;                                ;
;     -- Total Connections                     ; 76130                   ; 5200                           ;
;     -- Registered Connections                ; 29159                   ; 0                              ;
;                                              ;                         ;                                ;
; External Connections                         ;                         ;                                ;
;     -- Top                                   ; 32                      ; 5193                           ;
;     -- hard_block:auto_generated_inst        ; 5193                    ; 0                              ;
;                                              ;                         ;                                ;
; Partition Interface                          ;                         ;                                ;
;     -- Input Ports                           ; 6                       ; 1                              ;
;     -- Output Ports                          ; 35                      ; 1                              ;
;     -- Bidir Ports                           ; 16                      ; 0                              ;
;                                              ;                         ;                                ;
; Registered Ports                             ;                         ;                                ;
;     -- Registered Input Ports                ; 0                       ; 0                              ;
;     -- Registered Output Ports               ; 0                       ; 0                              ;
;                                              ;                         ;                                ;
; Port Connectivity                            ;                         ;                                ;
;     -- Input Ports driven by GND             ; 0                       ; 0                              ;
;     -- Output Ports driven by GND            ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                       ; 0                              ;
;     -- Input Ports with no Source            ; 0                       ; 0                              ;
;     -- Output Ports with no Source           ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                       ; 0                              ;
+----------------------------------------------+-------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk              ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; iKeysPins_key[0] ; M23   ; 6        ; 115          ; 40           ; 7            ; 0                     ; 2                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; iKeysPins_key[1] ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 2                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; iKeysPins_key[2] ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 2                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; iKeysPins_key[3] ; R24   ; 5        ; 115          ; 35           ; 21           ; 0                     ; 2                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; iUartPins_rxd    ; G12   ; 8        ; 27           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; oLedsPins_led[0] ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oLedsPins_led[1] ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oLedsPins_led[2] ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oLedsPins_led[3] ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oLedsPins_led[4] ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oLedsPins_led[5] ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oLedsPins_led[6] ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oLedsPins_led[7] ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oLedsPins_led[8] ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[0]       ; AB7   ; 3        ; 16           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[10]      ; AF2   ; 2        ; 0            ; 6            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[11]      ; AD3   ; 2        ; 0            ; 22           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[12]      ; AB4   ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[13]      ; AC3   ; 2        ; 0            ; 23           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[14]      ; AA4   ; 2        ; 0            ; 19           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[15]      ; AB11  ; 3        ; 27           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[16]      ; AC11  ; 3        ; 49           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[17]      ; AB9   ; 3        ; 11           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[18]      ; AB8   ; 3        ; 11           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[19]      ; T8    ; 2        ; 0            ; 20           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[1]       ; AD7   ; 3        ; 3            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[2]       ; AE7   ; 3        ; 20           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[3]       ; AC7   ; 3        ; 9            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[4]       ; AB6   ; 2        ; 0            ; 4            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[5]       ; AE6   ; 3        ; 1            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[6]       ; AB5   ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[7]       ; AC5   ; 2        ; 0            ; 5            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[8]       ; AF5   ; 3        ; 5            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_A[9]       ; T7    ; 2        ; 0            ; 31           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_CE_N       ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_LB_N       ; AD4   ; 3        ; 1            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_OE_N       ; AD5   ; 3        ; 1            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_UB_N       ; AC4   ; 2        ; 0            ; 4            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oSRAM_WE_N       ; AE8   ; 3        ; 23           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oUartPins_txd    ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------+
; SRAM_DQ[0]  ; AH3   ; 3        ; 5            ; 0            ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg               ;
; SRAM_DQ[10] ; AE2   ; 2        ; 0            ; 17           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_10 ;
; SRAM_DQ[11] ; AE1   ; 2        ; 0            ; 16           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_11 ;
; SRAM_DQ[12] ; AE3   ; 2        ; 0            ; 7            ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_12 ;
; SRAM_DQ[13] ; AE4   ; 3        ; 3            ; 0            ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_13 ;
; SRAM_DQ[14] ; AF3   ; 3        ; 7            ; 0            ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_14 ;
; SRAM_DQ[15] ; AG3   ; 3        ; 3            ; 0            ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_15 ;
; SRAM_DQ[1]  ; AF4   ; 3        ; 1            ; 0            ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_1  ;
; SRAM_DQ[2]  ; AG4   ; 3        ; 9            ; 0            ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_2  ;
; SRAM_DQ[3]  ; AH4   ; 3        ; 9            ; 0            ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_3  ;
; SRAM_DQ[4]  ; AF6   ; 3        ; 7            ; 0            ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_4  ;
; SRAM_DQ[5]  ; AG6   ; 3        ; 11           ; 0            ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_5  ;
; SRAM_DQ[6]  ; AH6   ; 3        ; 11           ; 0            ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_6  ;
; SRAM_DQ[7]  ; AF7   ; 3        ; 20           ; 0            ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_7  ;
; SRAM_DQ[8]  ; AD1   ; 2        ; 0            ; 21           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_8  ;
; SRAM_DQ[9]  ; AD2   ; 2        ; 0            ; 22           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_9  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )   ; 3.3V          ; --           ;
; 2        ; 17 / 63 ( 27 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 73 ( 34 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 1 / 65 ( 2 % )   ; 2.5V          ; --           ;
; 6        ; 4 / 58 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 9 / 72 ( 13 % )  ; 2.5V          ; --           ;
; 8        ; 2 / 71 ( 3 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; oSRAM_A[14]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; oSRAM_A[12]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; oSRAM_A[6]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; oSRAM_A[4]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; oSRAM_A[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; oSRAM_A[18]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; oSRAM_A[17]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; oSRAM_A[15]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; oSRAM_A[13]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; oSRAM_UB_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; oSRAM_A[7]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; oSRAM_A[3]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; oSRAM_A[16]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; oSRAM_A[11]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; oSRAM_LB_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; oSRAM_OE_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; oSRAM_A[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; oSRAM_A[5]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; oSRAM_A[2]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; oSRAM_WE_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; oSRAM_A[10]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; oSRAM_A[8]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; oSRAM_CE_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; oLedsPins_led[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; oLedsPins_led[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; oLedsPins_led[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; oLedsPins_led[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; oLedsPins_led[8]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; oUartPins_txd                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; iUartPins_rxd                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; oLedsPins_led[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; oLedsPins_led[7]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; oLedsPins_led[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; oLedsPins_led[4]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; iKeysPins_key[1]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; iKeysPins_key[0]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; iKeysPins_key[2]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; iKeysPins_key[3]                                          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; oSRAM_A[9]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; oSRAM_A[19]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------+
; PLL Summary                                                              ;
+-------------------------------+------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll ;
+-------------------------------+------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|pll            ;
; PLL mode                      ; Normal                                   ;
; Compensate clock              ; clock0                                   ;
; Compensated input/output pins ; --                                       ;
; Switchover type               ; --                                       ;
; Input frequency 0             ; 50.0 MHz                                 ;
; Input frequency 1             ; --                                       ;
; Nominal PFD frequency         ; 50.0 MHz                                 ;
; Nominal VCO frequency         ; 400.0 MHz                                ;
; VCO post scale K counter      ; 2                                        ;
; VCO frequency control         ; Auto                                     ;
; VCO phase shift step          ; 312 ps                                   ;
; VCO multiply                  ; --                                       ;
; VCO divide                    ; --                                       ;
; Freq min lock                 ; 37.5 MHz                                 ;
; Freq max lock                 ; 81.27 MHz                                ;
; M VCO Tap                     ; 0                                        ;
; M Initial                     ; 1                                        ;
; M value                       ; 8                                        ;
; N value                       ; 1                                        ;
; Charge pump current           ; setting 1                                ;
; Loop filter resistance        ; setting 27                               ;
; Loop filter capacitance       ; setting 0                                ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                     ;
; Bandwidth type                ; Medium                                   ;
; Real time reconfigurable      ; Off                                      ;
; Scan chain MIF file           ; --                                       ;
; Preserve PLL counter order    ; Off                                      ;
; PLL location                  ; PLL_1                                    ;
; Inclk0 signal                 ; clk                                      ;
; Inclk1 signal                 ; --                                       ;
; Inclk0 signal type            ; Dedicated Pin                            ;
; Inclk1 signal type            ; --                                       ;
+-------------------------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                 ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------+
; Name                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                         ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------+
; pll:pll_inst|altpll:altpll_component|_clk0 ; clock0       ; 8    ; 5   ; 80.0 MHz         ; 0 (0 ps)    ; 9.00 (312 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; oLedsPins_led[0] ; Missing drive strength and slew rate ;
; oLedsPins_led[1] ; Missing drive strength and slew rate ;
; oLedsPins_led[2] ; Missing drive strength and slew rate ;
; oLedsPins_led[3] ; Missing drive strength and slew rate ;
; oLedsPins_led[4] ; Missing drive strength and slew rate ;
; oLedsPins_led[5] ; Missing drive strength and slew rate ;
; oLedsPins_led[6] ; Missing drive strength and slew rate ;
; oLedsPins_led[7] ; Missing drive strength and slew rate ;
; oLedsPins_led[8] ; Missing drive strength and slew rate ;
; oUartPins_txd    ; Missing drive strength               ;
; oSRAM_A[0]       ; Missing drive strength               ;
; oSRAM_A[1]       ; Missing drive strength               ;
; oSRAM_A[2]       ; Missing drive strength               ;
; oSRAM_A[3]       ; Missing drive strength               ;
; oSRAM_A[4]       ; Missing drive strength               ;
; oSRAM_A[5]       ; Missing drive strength               ;
; oSRAM_A[6]       ; Missing drive strength               ;
; oSRAM_A[7]       ; Missing drive strength               ;
; oSRAM_A[8]       ; Missing drive strength               ;
; oSRAM_A[9]       ; Missing drive strength               ;
; oSRAM_A[10]      ; Missing drive strength               ;
; oSRAM_A[11]      ; Missing drive strength               ;
; oSRAM_A[12]      ; Missing drive strength               ;
; oSRAM_A[13]      ; Missing drive strength               ;
; oSRAM_A[14]      ; Missing drive strength               ;
; oSRAM_A[15]      ; Missing drive strength               ;
; oSRAM_A[16]      ; Missing drive strength               ;
; oSRAM_A[17]      ; Missing drive strength               ;
; oSRAM_A[18]      ; Missing drive strength               ;
; oSRAM_A[19]      ; Missing drive strength               ;
; oSRAM_CE_N       ; Missing drive strength               ;
; oSRAM_OE_N       ; Missing drive strength               ;
; oSRAM_WE_N       ; Missing drive strength               ;
; oSRAM_LB_N       ; Missing drive strength               ;
; oSRAM_UB_N       ; Missing drive strength               ;
; SRAM_DQ[0]       ; Missing drive strength               ;
; SRAM_DQ[1]       ; Missing drive strength               ;
; SRAM_DQ[2]       ; Missing drive strength               ;
; SRAM_DQ[3]       ; Missing drive strength               ;
; SRAM_DQ[4]       ; Missing drive strength               ;
; SRAM_DQ[5]       ; Missing drive strength               ;
; SRAM_DQ[6]       ; Missing drive strength               ;
; SRAM_DQ[7]       ; Missing drive strength               ;
; SRAM_DQ[8]       ; Missing drive strength               ;
; SRAM_DQ[9]       ; Missing drive strength               ;
; SRAM_DQ[10]      ; Missing drive strength               ;
; SRAM_DQ[11]      ; Missing drive strength               ;
; SRAM_DQ[12]      ; Missing drive strength               ;
; SRAM_DQ[13]      ; Missing drive strength               ;
; SRAM_DQ[14]      ; Missing drive strength               ;
; SRAM_DQ[15]      ; Missing drive strength               ;
+------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; Compilation Hierarchy Node                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                        ; Entity Name        ; Library Name ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; |patmos_top                                           ; 17314 (6)   ; 5066 (6)                  ; 76 (76)       ; 146624      ; 27   ; 8            ; 0       ; 4         ; 57   ; 0            ; 12248 (0)    ; 714 (1)           ; 4352 (4)         ; |patmos_top                                                                                                                                                ; patmos_top         ; work         ;
;    |Patmos:comp|                                      ; 17309 (154) ; 5060 (12)                 ; 0 (0)         ; 146624      ; 27   ; 8            ; 0       ; 4         ; 0    ; 0            ; 12248 (142)  ; 713 (0)           ; 4348 (46)        ; |patmos_top|Patmos:comp                                                                                                                                    ; Patmos             ; work         ;
;       |CpuInfo:CpuInfo|                               ; 15 (15)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 3 (3)            ; |patmos_top|Patmos:comp|CpuInfo:CpuInfo                                                                                                                    ; CpuInfo            ; work         ;
;       |Deadline:Deadline|                             ; 113 (113)   ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 37 (37)          ; |patmos_top|Patmos:comp|Deadline:Deadline                                                                                                                  ; Deadline           ; work         ;
;       |HardlockOCPWrapper:HardlockOCPWrapper|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |patmos_top|Patmos:comp|HardlockOCPWrapper:HardlockOCPWrapper                                                                                              ; HardlockOCPWrapper ; work         ;
;       |Keys:Keys|                                     ; 12 (12)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |patmos_top|Patmos:comp|Keys:Keys                                                                                                                          ; Keys               ; work         ;
;       |Leds:Leds|                                     ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 12 (12)          ; |patmos_top|Patmos:comp|Leds:Leds                                                                                                                          ; Leds               ; work         ;
;       |PatmosCore:cores_0|                            ; 15840 (85)  ; 4141 (1)                  ; 0 (0)         ; 129984      ; 21   ; 8            ; 0       ; 4         ; 0    ; 0            ; 11607 (48)   ; 530 (0)           ; 3703 (42)        ; |patmos_top|Patmos:comp|PatmosCore:cores_0                                                                                                                 ; PatmosCore         ; work         ;
;          |DataCache:dcache|                           ; 1870 (14)   ; 967 (4)                   ; 0 (0)         ; 54272       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 888 (10)     ; 212 (1)           ; 770 (5)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache                                                                                                ; DataCache          ; work         ;
;             |DirectMappedCache:dm|                    ; 884 (650)   ; 602 (374)                 ; 0 (0)         ; 37888       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 267 (260)    ; 140 (57)          ; 477 (365)        ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm                                                                           ; DirectMappedCache  ; work         ;
;                |MemBlock_4:tagMem|                    ; 68 (68)     ; 66 (66)                   ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 21 (21)           ; 45 (45)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_4:tagMem                                                         ; MemBlock_4         ; work         ;
;                   |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_4:tagMem|altsyncram:mem_rtl_0                                    ; altsyncram         ; work         ;
;                      |altsyncram_6gc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_4:tagMem|altsyncram:mem_rtl_0|altsyncram_6gc1:auto_generated     ; altsyncram_6gc1    ; work         ;
;                |MemBlock_5:MemBlock_1|                ; 39 (39)     ; 38 (38)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 14 (14)           ; 24 (24)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_1                                                     ; MemBlock_5         ; work         ;
;                   |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_1|altsyncram:mem_rtl_0                                ; altsyncram         ; work         ;
;                      |altsyncram_oic1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_1|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated ; altsyncram_oic1    ; work         ;
;                |MemBlock_5:MemBlock_2|                ; 39 (39)     ; 38 (38)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 22 (22)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_2                                                     ; MemBlock_5         ; work         ;
;                   |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_2|altsyncram:mem_rtl_0                                ; altsyncram         ; work         ;
;                      |altsyncram_oic1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_2|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated ; altsyncram_oic1    ; work         ;
;                |MemBlock_5:MemBlock_3|                ; 50 (50)     ; 48 (48)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 30 (30)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_3                                                     ; MemBlock_5         ; work         ;
;                   |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_3|altsyncram:mem_rtl_0                                ; altsyncram         ; work         ;
;                      |altsyncram_oic1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_3|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated ; altsyncram_oic1    ; work         ;
;                |MemBlock_5:MemBlock|                  ; 39 (39)     ; 38 (38)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 14 (14)           ; 24 (24)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock                                                       ; MemBlock_5         ; work         ;
;                   |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock|altsyncram:mem_rtl_0                                  ; altsyncram         ; work         ;
;                      |altsyncram_oic1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated   ; altsyncram_oic1    ; work         ;
;             |NullCache:bp|                            ; 55 (55)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 48 (48)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|NullCache:bp                                                                                   ; NullCache          ; work         ;
;             |StackCache:sc|                           ; 850 (716)   ; 252 (135)                 ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 594 (578)    ; 45 (0)            ; 211 (186)        ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc                                                                                  ; StackCache         ; work         ;
;                |MemBlock_9:MemBlock_1|                ; 39 (39)     ; 36 (36)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 13 (13)           ; 23 (23)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock_1                                                            ; MemBlock_9         ; work         ;
;                   |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock_1|altsyncram:mem_rtl_0                                       ; altsyncram         ; work         ;
;                      |altsyncram_adc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock_1|altsyncram:mem_rtl_0|altsyncram_adc1:auto_generated        ; altsyncram_adc1    ; work         ;
;                |MemBlock_9:MemBlock_2|                ; 33 (33)     ; 27 (27)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 13 (13)           ; 15 (15)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock_2                                                            ; MemBlock_9         ; work         ;
;                   |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock_2|altsyncram:mem_rtl_0                                       ; altsyncram         ; work         ;
;                      |altsyncram_adc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock_2|altsyncram:mem_rtl_0|altsyncram_adc1:auto_generated        ; altsyncram_adc1    ; work         ;
;                |MemBlock_9:MemBlock_3|                ; 34 (34)     ; 27 (27)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 15 (15)           ; 12 (12)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock_3                                                            ; MemBlock_9         ; work         ;
;                   |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock_3|altsyncram:mem_rtl_0                                       ; altsyncram         ; work         ;
;                      |altsyncram_adc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock_3|altsyncram:mem_rtl_0|altsyncram_adc1:auto_generated        ; altsyncram_adc1    ; work         ;
;                |MemBlock_9:MemBlock|                  ; 28 (28)     ; 27 (27)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 23 (23)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock                                                              ; MemBlock_9         ; work         ;
;                   |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock|altsyncram:mem_rtl_0                                         ; altsyncram         ; work         ;
;                      |altsyncram_adc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock|altsyncram:mem_rtl_0|altsyncram_adc1:auto_generated          ; altsyncram_adc1    ; work         ;
;             |WriteNoBuffer:wc|                        ; 72 (72)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 23 (23)           ; 36 (36)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|DataCache:dcache|WriteNoBuffer:wc                                                                               ; WriteNoBuffer      ; work         ;
;          |Decode:decode|                              ; 4667 (3441) ; 1302 (186)                ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3020 (2911)  ; 100 (69)          ; 1547 (483)       ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Decode:decode                                                                                                   ; Decode             ; work         ;
;             |RegisterFile:rf|                         ; 1226 (1226) ; 1116 (1116)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 31 (31)           ; 1086 (1086)      ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf                                                                                   ; RegisterFile       ; work         ;
;          |Exceptions:exc|                             ; 484 (484)   ; 295 (295)                 ; 0 (0)         ; 1984        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (178)    ; 66 (66)           ; 240 (240)        ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Exceptions:exc                                                                                                  ; Exceptions         ; work         ;
;             |altsyncram:vecDup_rtl_0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 960         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Exceptions:exc|altsyncram:vecDup_rtl_0                                                                          ; altsyncram         ; work         ;
;                |altsyncram_icc1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 960         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Exceptions:exc|altsyncram:vecDup_rtl_0|altsyncram_icc1:auto_generated                                           ; altsyncram_icc1    ; work         ;
;             |altsyncram:vec_rtl_0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Exceptions:exc|altsyncram:vec_rtl_0                                                                             ; altsyncram         ; work         ;
;                |altsyncram_mcc1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Exceptions:exc|altsyncram:vec_rtl_0|altsyncram_mcc1:auto_generated                                              ; altsyncram_mcc1    ; work         ;
;          |Execute:execute|                            ; 4380 (4380) ; 685 (685)                 ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 3552 (3552)  ; 25 (25)           ; 803 (803)        ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Execute:execute                                                                                                 ; Execute            ; work         ;
;             |lpm_mult:Mult0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult0                                                                                  ; lpm_mult           ; work         ;
;                |mult_7dt:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult0|mult_7dt:auto_generated                                                          ; mult_7dt           ; work         ;
;             |lpm_mult:Mult1|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult1                                                                                  ; lpm_mult           ; work         ;
;                |mult_86t:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult1|mult_86t:auto_generated                                                          ; mult_86t           ; work         ;
;             |lpm_mult:Mult2|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult2                                                                                  ; lpm_mult           ; work         ;
;                |mult_86t:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult2|mult_86t:auto_generated                                                          ; mult_86t           ; work         ;
;             |lpm_mult:Mult3|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult3                                                                                  ; lpm_mult           ; work         ;
;                |mult_86t:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult3|mult_86t:auto_generated                                                          ; mult_86t           ; work         ;
;          |Fetch:fetch|                                ; 3165 (3069) ; 270 (176)                 ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2800 (2797)  ; 14 (0)            ; 351 (274)        ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Fetch:fetch                                                                                                     ; Fetch              ; work         ;
;             |MemBlock_2:MemBlock_1|                   ; 50 (50)     ; 47 (47)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 44 (44)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Fetch:fetch|MemBlock_2:MemBlock_1                                                                               ; MemBlock_2         ; work         ;
;                |altsyncram:mem_rtl_0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Fetch:fetch|MemBlock_2:MemBlock_1|altsyncram:mem_rtl_0                                                          ; altsyncram         ; work         ;
;                   |altsyncram_7gc1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Fetch:fetch|MemBlock_2:MemBlock_1|altsyncram:mem_rtl_0|altsyncram_7gc1:auto_generated                           ; altsyncram_7gc1    ; work         ;
;             |MemBlock_2:MemBlock|                     ; 48 (48)     ; 47 (47)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 37 (37)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Fetch:fetch|MemBlock_2:MemBlock                                                                                 ; MemBlock_2         ; work         ;
;                |altsyncram:mem_rtl_0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Fetch:fetch|MemBlock_2:MemBlock|altsyncram:mem_rtl_0                                                            ; altsyncram         ; work         ;
;                   |altsyncram_7gc1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Fetch:fetch|MemBlock_2:MemBlock|altsyncram:mem_rtl_0|altsyncram_7gc1:auto_generated                             ; altsyncram_7gc1    ; work         ;
;          |MCache:icache|                              ; 1280 (2)    ; 462 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 790 (2)      ; 48 (0)            ; 442 (0)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|MCache:icache                                                                                                   ; MCache             ; work         ;
;             |MCacheCtrl:ctrl|                         ; 290 (290)   ; 129 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (144)    ; 19 (19)           ; 127 (127)        ; |patmos_top|Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheCtrl:ctrl                                                                                   ; MCacheCtrl         ; work         ;
;             |MCacheMem:mem|                           ; 177 (0)     ; 170 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 26 (0)            ; 144 (0)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheMem:mem                                                                                     ; MCacheMem          ; work         ;
;                |MemBlock:mcacheEven|                  ; 70 (70)     ; 64 (64)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 59 (59)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheMem:mem|MemBlock:mcacheEven                                                                 ; MemBlock           ; work         ;
;                   |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheMem:mem|MemBlock:mcacheEven|altsyncram:mem_rtl_0                                            ; altsyncram         ; work         ;
;                      |altsyncram_ilc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheMem:mem|MemBlock:mcacheEven|altsyncram:mem_rtl_0|altsyncram_ilc1:auto_generated             ; altsyncram_ilc1    ; work         ;
;                |MemBlock:mcacheOdd|                   ; 109 (109)   ; 106 (106)                 ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 19 (19)           ; 87 (87)          ; |patmos_top|Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheMem:mem|MemBlock:mcacheOdd                                                                  ; MemBlock           ; work         ;
;                   |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheMem:mem|MemBlock:mcacheOdd|altsyncram:mem_rtl_0                                             ; altsyncram         ; work         ;
;                      |altsyncram_ilc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheMem:mem|MemBlock:mcacheOdd|altsyncram:mem_rtl_0|altsyncram_ilc1:auto_generated              ; altsyncram_ilc1    ; work         ;
;             |MCacheReplFifo:repl|                     ; 922 (922)   ; 163 (163)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 637 (637)    ; 3 (3)             ; 282 (282)        ; |patmos_top|Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl                                                                               ; MCacheReplFifo     ; work         ;
;          |Memory:memory|                              ; 679 (679)   ; 159 (159)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 331 (331)    ; 65 (65)           ; 283 (283)        ; |patmos_top|Patmos:comp|PatmosCore:cores_0|Memory:memory                                                                                                   ; Memory             ; work         ;
;       |SRamCtrl:ramCtrl|                              ; 463 (463)   ; 290 (290)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (143)    ; 51 (51)           ; 269 (269)        ; |patmos_top|Patmos:comp|SRamCtrl:ramCtrl                                                                                                                   ; SRamCtrl           ; work         ;
;       |Spm:Spm|                                       ; 15 (6)      ; 11 (2)                    ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (0)             ; 8 (3)            ; |patmos_top|Patmos:comp|Spm:Spm                                                                                                                            ; Spm                ; work         ;
;          |MemBlock_9:MemBlock_1|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|Spm:Spm|MemBlock_9:MemBlock_1                                                                                                      ; MemBlock_9         ; work         ;
;             |altsyncram:mem_rtl_0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|Spm:Spm|MemBlock_9:MemBlock_1|altsyncram:mem_rtl_0                                                                                 ; altsyncram         ; work         ;
;                |altsyncram_rd41:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|Spm:Spm|MemBlock_9:MemBlock_1|altsyncram:mem_rtl_0|altsyncram_rd41:auto_generated                                                  ; altsyncram_rd41    ; work         ;
;          |MemBlock_9:MemBlock_2|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|Spm:Spm|MemBlock_9:MemBlock_2                                                                                                      ; MemBlock_9         ; work         ;
;             |altsyncram:mem_rtl_0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|Spm:Spm|MemBlock_9:MemBlock_2|altsyncram:mem_rtl_0                                                                                 ; altsyncram         ; work         ;
;                |altsyncram_rd41:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|Spm:Spm|MemBlock_9:MemBlock_2|altsyncram:mem_rtl_0|altsyncram_rd41:auto_generated                                                  ; altsyncram_rd41    ; work         ;
;          |MemBlock_9:MemBlock_3|                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 5 (5)            ; |patmos_top|Patmos:comp|Spm:Spm|MemBlock_9:MemBlock_3                                                                                                      ; MemBlock_9         ; work         ;
;             |altsyncram:mem_rtl_0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|Spm:Spm|MemBlock_9:MemBlock_3|altsyncram:mem_rtl_0                                                                                 ; altsyncram         ; work         ;
;                |altsyncram_rd41:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|Spm:Spm|MemBlock_9:MemBlock_3|altsyncram:mem_rtl_0|altsyncram_rd41:auto_generated                                                  ; altsyncram_rd41    ; work         ;
;          |MemBlock_9:MemBlock|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|Spm:Spm|MemBlock_9:MemBlock                                                                                                        ; MemBlock_9         ; work         ;
;             |altsyncram:mem_rtl_0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|Spm:Spm|MemBlock_9:MemBlock|altsyncram:mem_rtl_0                                                                                   ; altsyncram         ; work         ;
;                |altsyncram_rd41:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|Spm:Spm|MemBlock_9:MemBlock|altsyncram:mem_rtl_0|altsyncram_rd41:auto_generated                                                    ; altsyncram_rd41    ; work         ;
;       |Timer:Timer|                                   ; 619 (619)   ; 425 (425)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 190 (190)    ; 108 (108)         ; 321 (321)        ; |patmos_top|Patmos:comp|Timer:Timer                                                                                                                        ; Timer              ; work         ;
;       |UartCmp:UartCmp|                               ; 188 (2)     ; 119 (1)                   ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (1)       ; 13 (0)            ; 107 (1)          ; |patmos_top|Patmos:comp|UartCmp:UartCmp                                                                                                                    ; UartCmp            ; work         ;
;          |Uart:uart|                                  ; 186 (116)   ; 118 (66)                  ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (49)      ; 13 (0)            ; 106 (74)         ; |patmos_top|Patmos:comp|UartCmp:UartCmp|Uart:uart                                                                                                          ; Uart               ; work         ;
;             |QueueCompatibility:rxQueue|              ; 35 (35)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 7 (7)             ; 19 (19)          ; |patmos_top|Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue                                                                               ; QueueCompatibility ; work         ;
;                |altsyncram:ram_rtl_0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0                                                          ; altsyncram         ; work         ;
;                   |altsyncram_u9c1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated                           ; altsyncram_u9c1    ; work         ;
;             |QueueCompatibility:txQueue|              ; 36 (36)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 6 (6)             ; 21 (21)          ; |patmos_top|Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:txQueue                                                                               ; QueueCompatibility ; work         ;
;                |altsyncram:ram_rtl_0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:txQueue|altsyncram:ram_rtl_0                                                          ; altsyncram         ; work         ;
;                   |altsyncram_u9c1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:txQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated                           ; altsyncram_u9c1    ; work         ;
;    |pll:pll_inst|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|pll:pll_inst                                                                                                                                   ; pll                ; work         ;
;       |altpll:altpll_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |patmos_top|pll:pll_inst|altpll:altpll_component                                                                                                           ; altpll             ; work         ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                           ;
+------------------+----------+---------------+---------------+-----------------------+------------+------------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ; TCOE       ;
+------------------+----------+---------------+---------------+-----------------------+------------+------------+
; oLedsPins_led[0] ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; oLedsPins_led[1] ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; oLedsPins_led[2] ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; oLedsPins_led[3] ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; oLedsPins_led[4] ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; oLedsPins_led[5] ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; oLedsPins_led[6] ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; oLedsPins_led[7] ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; oLedsPins_led[8] ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; oUartPins_txd    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; oSRAM_A[0]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; oSRAM_A[1]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; oSRAM_A[2]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; oSRAM_A[3]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; oSRAM_A[4]       ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; oSRAM_A[5]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; oSRAM_A[6]       ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; oSRAM_A[7]       ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; oSRAM_A[8]       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; oSRAM_A[9]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; oSRAM_A[10]      ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; oSRAM_A[11]      ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; oSRAM_A[12]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; oSRAM_A[13]      ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; oSRAM_A[14]      ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; oSRAM_A[15]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; oSRAM_A[16]      ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; oSRAM_A[17]      ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; oSRAM_A[18]      ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; oSRAM_A[19]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; oSRAM_CE_N       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; oSRAM_OE_N       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; oSRAM_WE_N       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; oSRAM_LB_N       ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; oSRAM_UB_N       ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; SRAM_DQ[0]       ; Bidir    ; --            ; --            ; (1) 354 ps            ; (1) 437 ps ; (1) 367 ps ;
; SRAM_DQ[1]       ; Bidir    ; --            ; --            ; (1) 354 ps            ; (1) 437 ps ; (1) 367 ps ;
; SRAM_DQ[2]       ; Bidir    ; --            ; --            ; (1) 354 ps            ; (1) 437 ps ; (1) 367 ps ;
; SRAM_DQ[3]       ; Bidir    ; --            ; --            ; (1) 354 ps            ; (1) 437 ps ; (1) 367 ps ;
; SRAM_DQ[4]       ; Bidir    ; --            ; --            ; (1) 354 ps            ; (1) 437 ps ; (1) 367 ps ;
; SRAM_DQ[5]       ; Bidir    ; --            ; --            ; (1) 354 ps            ; (1) 437 ps ; (1) 367 ps ;
; SRAM_DQ[6]       ; Bidir    ; --            ; --            ; (1) 354 ps            ; (1) 437 ps ; (1) 367 ps ;
; SRAM_DQ[7]       ; Bidir    ; --            ; --            ; (1) 354 ps            ; (1) 437 ps ; (1) 367 ps ;
; SRAM_DQ[8]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 458 ps ; (1) 400 ps ;
; SRAM_DQ[9]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 458 ps ; (1) 400 ps ;
; SRAM_DQ[10]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 458 ps ; (1) 400 ps ;
; SRAM_DQ[11]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 458 ps ; (1) 400 ps ;
; SRAM_DQ[12]      ; Bidir    ; --            ; --            ; (1) 368 ps            ; (1) 458 ps ; (1) 400 ps ;
; SRAM_DQ[13]      ; Bidir    ; --            ; --            ; (1) 354 ps            ; (1) 437 ps ; (1) 367 ps ;
; SRAM_DQ[14]      ; Bidir    ; --            ; --            ; (1) 354 ps            ; (1) 437 ps ; (1) 367 ps ;
; SRAM_DQ[15]      ; Bidir    ; --            ; --            ; (1) 354 ps            ; (1) 437 ps ; (1) 367 ps ;
; clk              ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; iKeysPins_key[0] ; Input    ; --            ; --            ; (4) 936 ps            ; --         ; --         ;
; iKeysPins_key[3] ; Input    ; --            ; --            ; (4) 936 ps            ; --         ; --         ;
; iKeysPins_key[2] ; Input    ; --            ; --            ; (4) 936 ps            ; --         ; --         ;
; iKeysPins_key[1] ; Input    ; --            ; --            ; (4) 936 ps            ; --         ; --         ;
; iUartPins_rxd    ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
+------------------+----------+---------------+---------------+-----------------------+------------+------------+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; SRAM_DQ[0]                                              ;                   ;         ;
; SRAM_DQ[1]                                              ;                   ;         ;
; SRAM_DQ[2]                                              ;                   ;         ;
; SRAM_DQ[3]                                              ;                   ;         ;
; SRAM_DQ[4]                                              ;                   ;         ;
; SRAM_DQ[5]                                              ;                   ;         ;
; SRAM_DQ[6]                                              ;                   ;         ;
; SRAM_DQ[7]                                              ;                   ;         ;
; SRAM_DQ[8]                                              ;                   ;         ;
; SRAM_DQ[9]                                              ;                   ;         ;
; SRAM_DQ[10]                                             ;                   ;         ;
; SRAM_DQ[11]                                             ;                   ;         ;
; SRAM_DQ[12]                                             ;                   ;         ;
; SRAM_DQ[13]                                             ;                   ;         ;
; SRAM_DQ[14]                                             ;                   ;         ;
; SRAM_DQ[15]                                             ;                   ;         ;
; clk                                                     ;                   ;         ;
; iKeysPins_key[0]                                        ;                   ;         ;
; iKeysPins_key[3]                                        ;                   ;         ;
; iKeysPins_key[2]                                        ;                   ;         ;
; iKeysPins_key[1]                                        ;                   ;         ;
; iUartPins_rxd                                           ;                   ;         ;
;      - Patmos:comp|UartCmp:UartCmp|Uart:uart|rxd_reg0~0 ; 0                 ; 0       ;
+---------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                      ; Location              ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Patmos:comp|Leds:Leds|ledReg~10                                                           ; LCCOMB_X56_Y37_N0     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_1_io_wrEna  ; LCCOMB_X55_Y30_N14    ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_2_io_wrEna  ; LCCOMB_X55_Y30_N28    ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_3_io_wrEna  ; LCCOMB_X55_Y30_N26    ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_io_wrEna    ; LCCOMB_X55_Y30_N30    ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|burstCntReg[0]~1     ; LCCOMB_X46_Y30_N2     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|comb~1               ; LCCOMB_X52_Y29_N28    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|masterReg_Addr[31]~0 ; LCCOMB_X55_Y29_N22    ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|slaveReg_Data[12]~0  ; LCCOMB_X55_Y29_N18    ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|slaveReg_Resp[0]~0   ; LCCOMB_X50_Y30_N30    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|tagVMem_250~0        ; LCCOMB_X48_Y34_N12    ; 256     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|Equal7~0                                  ; LCCOMB_X56_Y29_N18    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|NullCache:bp|Equal1~0                     ; LCCOMB_X55_Y29_N12    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|NullCache:bp|burstCntReg[0]~0             ; LCCOMB_X55_Y33_N2     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|NullCache:bp|slaveReg_Resp[0]~0           ; LCCOMB_X56_Y32_N4     ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_1_io_wrEna~0       ; LCCOMB_X55_Y31_N26    ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_2_io_wrEna~0       ; LCCOMB_X55_Y31_N24    ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_3_io_wrEna~0       ; LCCOMB_X55_Y31_N30    ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_io_wrEna~1         ; LCCOMB_X55_Y31_N2     ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|memTopReg[26]~71            ; LCCOMB_X63_Y40_N10    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|newMemTopReg[2]~0           ; LCCOMB_X65_Y42_N14    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|stackTopReg[18]~64          ; LCCOMB_X69_Y38_N10    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|stateReg.000                ; FF_X70_Y43_N25        ; 125     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|stateReg~18                 ; LCCOMB_X54_Y29_N16    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|transferAddrReg[3]~65       ; LCCOMB_X62_Y39_N22    ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|WriteNoBuffer:wc|cntReg[0]~1              ; LCCOMB_X46_Y30_N12    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|WriteNoBuffer:wc|state.01                 ; FF_X45_Y30_N17        ; 139     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|Decoder1~1                   ; LCCOMB_X69_Y16_N16    ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|Decoder1~9                   ; LCCOMB_X70_Y16_N4     ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[0][6]~59                  ; LCCOMB_X70_Y12_N20    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[10][29]~39                ; LCCOMB_X70_Y12_N18    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[11][24]~45                ; LCCOMB_X76_Y10_N28    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[12][11]~67                ; LCCOMB_X74_Y9_N6      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[13][9]~63                 ; LCCOMB_X77_Y16_N22    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[14][21]~65                ; LCCOMB_X77_Y11_N28    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[15][7]~69                 ; LCCOMB_X70_Y12_N10    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[16][8]~27                 ; LCCOMB_X70_Y12_N8     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[17][2]~19                 ; LCCOMB_X70_Y12_N12    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[18][5]~11                 ; LCCOMB_X70_Y12_N0     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[19][5]~35                 ; LCCOMB_X76_Y10_N22    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[1][9]~57                  ; LCCOMB_X70_Y12_N30    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[20][20]~23                ; LCCOMB_X74_Y9_N0      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[21][2]~17                 ; LCCOMB_X77_Y16_N16    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[22][1]~7                  ; LCCOMB_X77_Y11_N30    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[23][6]~33                 ; LCCOMB_X77_Y10_N8     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[24][25]~25                ; LCCOMB_X70_Y12_N6     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[25][15]~15                ; LCCOMB_X70_Y12_N2     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[26][28]~9                 ; LCCOMB_X70_Y12_N22    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[27][22]~31                ; LCCOMB_X76_Y10_N16    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[28][5]~29                 ; LCCOMB_X74_Y9_N10     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[29][13]~21                ; LCCOMB_X77_Y16_N14    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[2][20]~55                 ; LCCOMB_X70_Y12_N4     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[30][25]~13                ; LCCOMB_X77_Y11_N24    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[31][30]~37                ; LCCOMB_X77_Y10_N2     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[3][25]~61                 ; LCCOMB_X76_Y10_N18    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[4][16]~51                 ; LCCOMB_X74_Y9_N24     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[5][0]~47                  ; LCCOMB_X77_Y16_N20    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[6][28]~49                 ; LCCOMB_X77_Y11_N14    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[7][13]~53                 ; LCCOMB_X77_Y10_N12    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[8][31]~43                 ; LCCOMB_X70_Y12_N26    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|RegisterFile:rf|rf[9][16]~41                 ; LCCOMB_X70_Y12_N28    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Decode:decode|_T_140                                       ; LCCOMB_X66_Y33_N10    ; 364     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|_GEN_409[31]~0                              ; LCCOMB_X59_Y33_N10    ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|_GEN_411[31]~2                              ; LCCOMB_X59_Y33_N20    ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|maskReg[21]~0                               ; LCCOMB_X58_Y34_N14    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|sourceReg[4]~29                             ; LCCOMB_X58_Y33_N26    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|statusReg~33                                ; LCCOMB_X59_Y37_N20    ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|vec_MPORT_1_en                              ; LCCOMB_X58_Y35_N0     ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|excBaseReg[0]~65                           ; LCCOMB_X74_Y33_N24    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|excOffReg[1]~65                            ; LCCOMB_X70_Y33_N2     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|io_exicache_doCallRet~1                    ; LCCOMB_X63_Y29_N20    ; 51      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|io_exmem_mem_call                          ; LCCOMB_X80_Y33_N20    ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|io_exmem_mem_xcall                         ; LCCOMB_X63_Y29_N14    ; 63      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|io_exsc_op[1]~17                           ; LCCOMB_X67_Y39_N16    ; 148     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHiReg[3]~48                             ; LCCOMB_X79_Y34_N30    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLoReg[25]~40                            ; LCCOMB_X80_Y38_N20    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|predReg_1~1                                ; LCCOMB_X81_Y32_N30    ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|retBaseReg[1]~65                           ; LCCOMB_X80_Y33_N30    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|retOffReg[1]~64                            ; LCCOMB_X59_Y33_N6     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|saveRetOff                                 ; FF_X59_Y33_N25        ; 33      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|MemBlock_1_io_rdAddr[3]~3                      ; LCCOMB_X47_Y19_N12    ; 191     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|MemBlock_1_io_wrEna                            ; LCCOMB_X55_Y23_N8     ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|MemBlock_io_wrEna                              ; LCCOMB_X55_Y23_N12    ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|baseReg~30                                     ; LCCOMB_X54_Y29_N26    ; 139     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|relBaseReg[0]~1                                ; LCCOMB_X60_Y25_N16    ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheCtrl:ctrl|_GEN_53[1]~0                 ; LCCOMB_X47_Y26_N22    ; 235     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheCtrl:ctrl|burstCntReg[0]~8             ; LCCOMB_X53_Y25_N14    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheCtrl:ctrl|fetchCntReg[8]~44            ; LCCOMB_X54_Y26_N22    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheCtrl:ctrl|io_ctrlrepl_wData[17]~0      ; LCCOMB_X50_Y26_N30    ; 37      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheCtrl:ctrl|stateReg.000                 ; FF_X54_Y21_N5         ; 149     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|callRetBaseReg[26]~1     ; LCCOMB_X58_Y25_N2     ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|freeSpaceReg[8]~15       ; LCCOMB_X39_Y22_N30    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|io_memIn_wEven~0         ; LCCOMB_X49_Y22_N30    ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|io_memIn_wOdd            ; LCCOMB_X49_Y22_N0     ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|nextPosReg[6]~22         ; LCCOMB_X52_Y25_N8     ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|nextTagReg~9             ; LCCOMB_X39_Y22_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|posReg~11                ; LCCOMB_X60_Y25_N26    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Memory:memory|io_exc_exc~0                                 ; LCCOMB_X63_Y29_N28    ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Memory:memory|io_memfe_doCallRet                           ; LCCOMB_X58_Y29_N24    ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|Memory:memory|memReg_rd_0_valid~1                          ; LCCOMB_X54_Y29_N0     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|PatmosCore:cores_0|fetch_io_ena~0                                             ; LCCOMB_X54_Y29_N10    ; 1041    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|REG_3~1                                                                       ; LCCOMB_X56_Y29_N24    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg                                                   ; DDIOOECELL_X5_Y0_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_1                                      ; DDIOOECELL_X1_Y0_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_10                                     ; DDIOOECELL_X0_Y17_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_11                                     ; DDIOOECELL_X0_Y16_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_12                                     ; DDIOOECELL_X0_Y7_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_13                                     ; DDIOOECELL_X3_Y0_N26  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_14                                     ; DDIOOECELL_X7_Y0_N26  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_15                                     ; DDIOOECELL_X3_Y0_N19  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_2                                      ; DDIOOECELL_X9_Y0_N26  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_3                                      ; DDIOOECELL_X9_Y0_N19  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_4                                      ; DDIOOECELL_X7_Y0_N19  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_5                                      ; DDIOOECELL_X11_Y0_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_6                                      ; DDIOOECELL_X11_Y0_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_7                                      ; DDIOOECELL_X20_Y0_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_8                                      ; DDIOOECELL_X0_Y21_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg~_Duplicate_9                                      ; DDIOOECELL_X0_Y22_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|mAddrReg~23                                                  ; LCCOMB_X46_Y29_N8     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|stateReg.010                                                 ; FF_X41_Y29_N23        ; 171     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|transCountReg[2]~4                                           ; LCCOMB_X41_Y29_N4     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|waitCountReg~0                                               ; LCCOMB_X45_Y29_N20    ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|wrBufferReg_0_data[5]~16                                     ; LCCOMB_X45_Y29_N10    ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|wrBufferReg_2_byteEna[0]~0                                   ; LCCOMB_X45_Y29_N8     ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|SRamCtrl:ramCtrl|wrBufferReg_4_byteEna[0]~0                                   ; LCCOMB_X45_Y29_N30    ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|Spm:Spm|MemBlock_1_io_wrEna~0                                                 ; LCCOMB_X55_Y32_N30    ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|Spm:Spm|MemBlock_2_io_wrEna~0                                                 ; LCCOMB_X55_Y31_N6     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|Spm:Spm|MemBlock_3_io_wrEna~0                                                 ; LCCOMB_X55_Y31_N20    ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|Spm:Spm|MemBlock_io_wrEna~0                                                   ; LCCOMB_X55_Y31_N8     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|Timer:Timer|cycleHiReg[31]~0                                                  ; LCCOMB_X54_Y35_N6     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|Timer:Timer|cycleIntrReg[36]~64                                               ; LCCOMB_X55_Y35_N10    ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|Timer:Timer|cycleLoReg[31]~0                                                  ; LCCOMB_X54_Y35_N30    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|Timer:Timer|usecHiReg[31]~0                                                   ; LCCOMB_X55_Y37_N6     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|Timer:Timer|usecIntrReg[27]~65                                                ; LCCOMB_X54_Y35_N2     ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|Timer:Timer|usecLoReg[31]~0                                                   ; LCCOMB_X54_Y35_N24    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|Timer:Timer|usecReg[11]~65                                                    ; LCCOMB_X47_Y41_N28    ; 71      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|enq_ptr_value[2]~4       ; LCCOMB_X60_Y38_N2     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|ram_MPORT_en~0           ; LCCOMB_X60_Y38_N20    ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:txQueue|enq_ptr_value~4          ; LCCOMB_X60_Y33_N2     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:txQueue|ram_MPORT_en~3           ; LCCOMB_X60_Y32_N0     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|rx_baud_counter[2]~13                               ; LCCOMB_X60_Y40_N20    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|rx_counter[2]~3                                     ; LCCOMB_X60_Y40_N2     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|tx_baud_counter[8]~12                               ; LCCOMB_X33_Y40_N26    ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|tx_buff[7]~13                                       ; LCCOMB_X61_Y31_N16    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|tx_buff~36                                          ; LCCOMB_X61_Y39_N2     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|tx_counter[1]~5                                     ; LCCOMB_X33_Y47_N24    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                       ; PIN_Y2                ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; int_res                                                                                   ; FF_X53_Y29_N21        ; 779     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|_clk0                                                ; PLL_1                 ; 5173    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+-------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                  ;
+--------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                       ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; pll:pll_inst|altpll:altpll_component|_clk0 ; PLL_1    ; 5173    ; 438                                  ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------+
; Non-Global High Fan-Out Signals                         ;
+-----------------------------------------------+---------+
; Name                                          ; Fan-Out ;
+-----------------------------------------------+---------+
; Patmos:comp|PatmosCore:cores_0|fetch_io_ena~0 ; 1041    ;
; int_res                                       ; 779     ;
+-----------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_4:tagMem|altsyncram:mem_rtl_0|altsyncram_6gc1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 20           ; 256          ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 5120  ; 256                         ; 20                          ; 256                         ; 20                          ; 5120                ; 1    ; None ; M9K_X51_Y29_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_1|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X51_Y30_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_2|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X51_Y28_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_3|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X51_Y27_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X51_Y26_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock_1|altsyncram:mem_rtl_0|altsyncram_adc1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X51_Y32_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock_2|altsyncram:mem_rtl_0|altsyncram_adc1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X51_Y33_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock_3|altsyncram:mem_rtl_0|altsyncram_adc1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X51_Y35_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|StackCache:sc|MemBlock_9:MemBlock|altsyncram:mem_rtl_0|altsyncram_adc1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X51_Y31_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|altsyncram:vecDup_rtl_0|altsyncram_icc1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 30           ; 32           ; 30           ; yes                    ; no                      ; yes                    ; no                      ; 960   ; 32                          ; 30                          ; 32                          ; 30                          ; 960                 ; 1    ; None ; M9K_X64_Y32_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|altsyncram:vec_rtl_0|altsyncram_mcc1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X64_Y34_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|MemBlock_2:MemBlock_1|altsyncram:mem_rtl_0|altsyncram_7gc1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None ; M9K_X51_Y23_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|MemBlock_2:MemBlock|altsyncram:mem_rtl_0|altsyncram_7gc1:auto_generated|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None ; M9K_X51_Y22_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheMem:mem|MemBlock:mcacheEven|altsyncram:mem_rtl_0|altsyncram_ilc1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X51_Y24_N0, M9K_X51_Y16_N0, M9K_X51_Y21_N0, M9K_X51_Y19_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheMem:mem|MemBlock:mcacheOdd|altsyncram:mem_rtl_0|altsyncram_ilc1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X51_Y20_N0, M9K_X51_Y15_N0, M9K_X51_Y17_N0, M9K_X51_Y18_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|Spm:Spm|MemBlock_9:MemBlock_1|altsyncram:mem_rtl_0|altsyncram_rd41:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X51_Y36_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|Spm:Spm|MemBlock_9:MemBlock_2|altsyncram:mem_rtl_0|altsyncram_rd41:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X51_Y25_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|Spm:Spm|MemBlock_9:MemBlock_3|altsyncram:mem_rtl_0|altsyncram_rd41:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X51_Y34_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|Spm:Spm|MemBlock_9:MemBlock|altsyncram:mem_rtl_0|altsyncram_rd41:auto_generated|ALTSYNCRAM                                                    ; AUTO ; Single Port      ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X64_Y30_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128   ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X64_Y38_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:txQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128   ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X64_Y31_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 3           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLHReg[0]                                         ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult1|mult_86t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y33_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHHReg[0]                                         ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult3|mult_86t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y34_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulHLReg[0]                                         ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult2|mult_86t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y35_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Patmos:comp|PatmosCore:cores_0|Execute:execute|mulLLReg[0]                                         ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Patmos:comp|PatmosCore:cores_0|Execute:execute|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y36_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 28,542 / 342,891 ( 8 % )  ;
; C16 interconnects     ; 523 / 10,120 ( 5 % )      ;
; C4 interconnects      ; 15,168 / 209,544 ( 7 % )  ;
; Direct links          ; 2,934 / 342,891 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )            ;
; Local interconnects   ; 9,261 / 119,088 ( 8 % )   ;
; R24 interconnects     ; 647 / 9,963 ( 6 % )       ;
; R4 interconnects      ; 18,174 / 289,782 ( 6 % )  ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.36) ; Number of LABs  (Total = 1206) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 13                             ;
; 2                                           ; 22                             ;
; 3                                           ; 11                             ;
; 4                                           ; 16                             ;
; 5                                           ; 8                              ;
; 6                                           ; 9                              ;
; 7                                           ; 8                              ;
; 8                                           ; 10                             ;
; 9                                           ; 19                             ;
; 10                                          ; 17                             ;
; 11                                          ; 13                             ;
; 12                                          ; 37                             ;
; 13                                          ; 35                             ;
; 14                                          ; 66                             ;
; 15                                          ; 129                            ;
; 16                                          ; 793                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.38) ; Number of LABs  (Total = 1206) ;
+------------------------------------+--------------------------------+
; 1 Clock                            ; 864                            ;
; 1 Clock enable                     ; 319                            ;
; 1 Sync. clear                      ; 79                             ;
; 1 Sync. load                       ; 78                             ;
; 2 Clock enables                    ; 323                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 18.21) ; Number of LABs  (Total = 1206) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 5                              ;
; 1                                            ; 14                             ;
; 2                                            ; 17                             ;
; 3                                            ; 3                              ;
; 4                                            ; 22                             ;
; 5                                            ; 6                              ;
; 6                                            ; 11                             ;
; 7                                            ; 6                              ;
; 8                                            ; 14                             ;
; 9                                            ; 10                             ;
; 10                                           ; 10                             ;
; 11                                           ; 6                              ;
; 12                                           ; 11                             ;
; 13                                           ; 15                             ;
; 14                                           ; 29                             ;
; 15                                           ; 53                             ;
; 16                                           ; 240                            ;
; 17                                           ; 86                             ;
; 18                                           ; 117                            ;
; 19                                           ; 61                             ;
; 20                                           ; 83                             ;
; 21                                           ; 58                             ;
; 22                                           ; 65                             ;
; 23                                           ; 57                             ;
; 24                                           ; 46                             ;
; 25                                           ; 27                             ;
; 26                                           ; 27                             ;
; 27                                           ; 26                             ;
; 28                                           ; 25                             ;
; 29                                           ; 14                             ;
; 30                                           ; 12                             ;
; 31                                           ; 12                             ;
; 32                                           ; 18                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.06) ; Number of LABs  (Total = 1206) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 5                              ;
; 1                                               ; 56                             ;
; 2                                               ; 65                             ;
; 3                                               ; 64                             ;
; 4                                               ; 84                             ;
; 5                                               ; 68                             ;
; 6                                               ; 107                            ;
; 7                                               ; 112                            ;
; 8                                               ; 144                            ;
; 9                                               ; 104                            ;
; 10                                              ; 107                            ;
; 11                                              ; 59                             ;
; 12                                              ; 45                             ;
; 13                                              ; 39                             ;
; 14                                              ; 38                             ;
; 15                                              ; 31                             ;
; 16                                              ; 54                             ;
; 17                                              ; 8                              ;
; 18                                              ; 2                              ;
; 19                                              ; 1                              ;
; 20                                              ; 1                              ;
; 21                                              ; 2                              ;
; 22                                              ; 2                              ;
; 23                                              ; 0                              ;
; 24                                              ; 1                              ;
; 25                                              ; 1                              ;
; 26                                              ; 1                              ;
; 27                                              ; 0                              ;
; 28                                              ; 1                              ;
; 29                                              ; 0                              ;
; 30                                              ; 2                              ;
; 31                                              ; 1                              ;
; 32                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 21.63) ; Number of LABs  (Total = 1206) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 3                              ;
; 3                                            ; 7                              ;
; 4                                            ; 9                              ;
; 5                                            ; 8                              ;
; 6                                            ; 21                             ;
; 7                                            ; 20                             ;
; 8                                            ; 14                             ;
; 9                                            ; 18                             ;
; 10                                           ; 18                             ;
; 11                                           ; 19                             ;
; 12                                           ; 30                             ;
; 13                                           ; 35                             ;
; 14                                           ; 30                             ;
; 15                                           ; 44                             ;
; 16                                           ; 39                             ;
; 17                                           ; 49                             ;
; 18                                           ; 54                             ;
; 19                                           ; 39                             ;
; 20                                           ; 54                             ;
; 21                                           ; 64                             ;
; 22                                           ; 55                             ;
; 23                                           ; 55                             ;
; 24                                           ; 49                             ;
; 25                                           ; 56                             ;
; 26                                           ; 57                             ;
; 27                                           ; 51                             ;
; 28                                           ; 38                             ;
; 29                                           ; 53                             ;
; 30                                           ; 35                             ;
; 31                                           ; 36                             ;
; 32                                           ; 44                             ;
; 33                                           ; 47                             ;
; 34                                           ; 17                             ;
; 35                                           ; 19                             ;
; 36                                           ; 12                             ;
; 37                                           ; 7                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 44           ; 57        ; 57        ; 0            ; 0            ; 57        ; 57        ; 0            ; 0            ; 0            ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 22           ; 9            ; 0            ; 22           ; 0            ; 0            ; 9            ; 0            ; 57        ; 57        ; 57        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 13           ; 0         ; 0         ; 57           ; 57           ; 0         ; 0         ; 57           ; 57           ; 57           ; 57           ; 57           ; 48           ; 57           ; 57           ; 57           ; 57           ; 35           ; 48           ; 57           ; 35           ; 57           ; 57           ; 48           ; 57           ; 0         ; 0         ; 0         ; 57           ; 57           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; oLedsPins_led[0]   ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLedsPins_led[1]   ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLedsPins_led[2]   ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLedsPins_led[3]   ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLedsPins_led[4]   ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLedsPins_led[5]   ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLedsPins_led[6]   ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLedsPins_led[7]   ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLedsPins_led[8]   ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oUartPins_txd      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[0]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[1]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[2]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[3]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[4]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[5]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[6]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[7]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[8]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[9]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[10]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[11]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[12]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[13]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[14]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[15]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[16]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[17]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[18]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_A[19]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_CE_N         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_OE_N         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_WE_N         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_LB_N         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oSRAM_UB_N         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; iKeysPins_key[0]   ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; iKeysPins_key[3]   ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; iKeysPins_key[2]   ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; iKeysPins_key[1]   ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; iUartPins_rxd      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                               ;
+--------------------------------------------+--------------------------------------------+-------------------+
; Source Clock(s)                            ; Destination Clock(s)                       ; Delay Added in ns ;
+--------------------------------------------+--------------------------------------------+-------------------+
; pll:pll_inst|altpll:altpll_component|_clk0 ; pll:pll_inst|altpll:altpll_component|_clk0 ; 6.3               ;
+--------------------------------------------+--------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                         ; Destination Register                                                                                                                                                           ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Patmos:comp|UartCmp:UartCmp|Uart:uart|rx_buff[1]                                        ; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a1~porta_datain_reg0                            ; 0.365             ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|rx_buff[2]                                        ; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a2~porta_datain_reg0                            ; 0.365             ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|rx_buff[4]                                        ; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a4~porta_datain_reg0                            ; 0.365             ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|rx_buff[3]                                        ; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a3~porta_datain_reg0                            ; 0.365             ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|rx_buff[5]                                        ; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a5~porta_datain_reg0                            ; 0.365             ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|wrDataReg[0]       ; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ram_block1a0~porta_datain_reg0    ; 0.276             ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|wrDataReg[3]       ; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ram_block1a3~porta_datain_reg0    ; 0.276             ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|wrAddrReg[0]       ; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_1|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ram_block1a5~porta_address_reg0 ; 0.268             ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|wrAddrReg[1]       ; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_1|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ram_block1a5~porta_address_reg0 ; 0.268             ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|wrDataReg[23]      ; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_2|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.136             ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|rx_buff[7]                                        ; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a7~porta_datain_reg0                            ; 0.086             ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|wrDataReg[24]      ; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_3|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ram_block1a0~porta_datain_reg0  ; 0.078             ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|rx_buff[6]                                        ; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a6~porta_datain_reg0                            ; 0.077             ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|wrDataReg[6]       ; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ram_block1a6~porta_datain_reg0    ; 0.076             ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|masterReg_Addr[7]  ; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_4:tagMem|altsyncram:mem_rtl_0|altsyncram_6gc1:auto_generated|ram_block1a19~porta_address_reg0    ; 0.069             ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|wrAddrReg[5]       ; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_1|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ram_block1a5~porta_address_reg0 ; 0.069             ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|wrAddrReg[4]       ; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_1|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ram_block1a5~porta_address_reg0 ; 0.069             ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|wrAddrReg[8]       ; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_1|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ram_block1a5~porta_address_reg0 ; 0.068             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[29]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[29]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[26]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[26]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[25]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[25]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[24]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[24]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[23]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[23]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[21]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[21]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[20]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[20]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[19]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[19]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[18]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[18]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[17]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[17]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[16]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[16]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[15]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[15]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[13]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[13]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[12]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[12]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[11]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[11]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[14]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[14]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[8]                             ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[8]                                                                                                                   ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheCtrl:ctrl|addrOddReg[8]              ; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheMem:mem|MemBlock:mcacheOdd|altsyncram:mem_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a30~portb_address_reg0             ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[6]                             ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[6]                                                                                                                   ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[22]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[22]                                                                                                                  ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[0]                             ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[0]                                                                                                                   ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[2]                             ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[2]                                                                                                                   ; 0.064             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[3]                             ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[3]                                                                                                                   ; 0.064             ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|enq_ptr_value[3]       ; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a6~porta_address_reg0                           ; 0.063             ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|enq_ptr_value[0]       ; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a6~porta_address_reg0                           ; 0.063             ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|enq_ptr_value[1]       ; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a6~porta_address_reg0                           ; 0.063             ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|enq_ptr_value[2]       ; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a6~porta_address_reg0                           ; 0.063             ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheCtrl:ctrl|addrEvenReg[10]            ; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheMem:mem|MemBlock:mcacheEven|altsyncram:mem_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a30~portb_address_reg0            ; 0.062             ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheCtrl:ctrl|addrEvenReg[3]             ; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheMem:mem|MemBlock:mcacheEven|altsyncram:mem_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a30~portb_address_reg0            ; 0.061             ;
; Patmos:comp|Timer:Timer|masterReg_Data[8]                                               ; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|altsyncram:vecDup_rtl_0|altsyncram_icc1:auto_generated|ram_block1a6~porta_datain_reg0                                            ; 0.057             ;
; Patmos:comp|Timer:Timer|masterReg_Data[10]                                              ; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|altsyncram:vecDup_rtl_0|altsyncram_icc1:auto_generated|ram_block1a8~porta_datain_reg0                                            ; 0.055             ;
; Patmos:comp|UartCmp:UartCmp|Uart:uart|rx_buff[0]                                        ; Patmos:comp|UartCmp:UartCmp|Uart:uart|QueueCompatibility:rxQueue|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~porta_datain_reg0                            ; 0.049             ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|masterReg_Addr[21] ; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_4:tagMem|altsyncram:mem_rtl_0|altsyncram_6gc1:auto_generated|ram_block1a9~porta_datain_reg0      ; 0.044             ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|wrDataReg[19]      ; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|MemBlock_5:MemBlock_2|altsyncram:mem_rtl_0|altsyncram_oic1:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.043             ;
; Patmos:comp|Timer:Timer|masterReg_Data[9]                                               ; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|altsyncram:vec_rtl_0|altsyncram_mcc1:auto_generated|ram_block1a9~porta_datain_reg0                                               ; 0.040             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[1]                             ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[1]                                                                                                                   ; 0.030             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[4]                             ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[4]                                                                                                                   ; 0.030             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[27]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[27]                                                                                                                  ; 0.030             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[10]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[10]                                                                                                                  ; 0.030             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[9]                             ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[9]                                                                                                                   ; 0.030             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[7]                             ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[7]                                                                                                                   ; 0.030             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[5]                             ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[5]                                                                                                                   ; 0.030             ;
; Patmos:comp|PatmosCore:cores_0|Exceptions:exc|excBaseReg[28]                            ; Patmos:comp|PatmosCore:cores_0|Execute:execute|exReg_base[28]                                                                                                                  ; 0.030             ;
; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|masterReg_Addr[11] ; Patmos:comp|PatmosCore:cores_0|DataCache:dcache|DirectMappedCache:dm|tagVMem_142                                                                                               ; 0.015             ;
; Patmos:comp|Timer:Timer|cycleLoReg[15]                                                  ; Patmos:comp|Timer:Timer|cycleIntrReg[15]                                                                                                                                       ; 0.014             ;
; Patmos:comp|Timer:Timer|cycleLoReg[17]                                                  ; Patmos:comp|Timer:Timer|cycleIntrReg[17]                                                                                                                                       ; 0.014             ;
; Patmos:comp|Timer:Timer|cycleLoReg[16]                                                  ; Patmos:comp|Timer:Timer|cycleIntrReg[16]                                                                                                                                       ; 0.014             ;
; Patmos:comp|Timer:Timer|cycleLoReg[25]                                                  ; Patmos:comp|Timer:Timer|cycleIntrReg[25]                                                                                                                                       ; 0.014             ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|callRetBaseReg[27]     ; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|baseReg[27]                                                                                                                         ; 0.014             ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|callRetBaseReg[26]     ; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|baseReg[26]                                                                                                                         ; 0.014             ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|callRetBaseReg[25]     ; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|baseReg[25]                                                                                                                         ; 0.014             ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|callRetBaseReg[24]     ; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|baseReg[24]                                                                                                                         ; 0.014             ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|callRetBaseReg[23]     ; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|baseReg[23]                                                                                                                         ; 0.014             ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|callRetBaseReg[20]     ; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|baseReg[20]                                                                                                                         ; 0.014             ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|callRetBaseReg[18]     ; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|baseReg[18]                                                                                                                         ; 0.014             ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|callRetBaseReg[16]     ; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|baseReg[16]                                                                                                                         ; 0.014             ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|callRetBaseReg[13]     ; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|baseReg[13]                                                                                                                         ; 0.014             ;
; Patmos:comp|PatmosCore:cores_0|MCache:icache|MCacheReplFifo:repl|callRetBaseReg[12]     ; Patmos:comp|PatmosCore:cores_0|Fetch:fetch|baseReg[12]                                                                                                                         ; 0.014             ;
+-----------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 76 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "patmos"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll" as Cyclone IV E PLL type File: /opt/intelFPGA_lite/19.1/quartus/libraries/megafunctions/altpll.tdf Line: 921
    Info (15099): Implementing clock multiplication of 8, clock division of 5, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|_clk0 port File: /opt/intelFPGA_lite/19.1/quartus/libraries/megafunctions/altpll.tdf Line: 921
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1) File: /opt/intelFPGA_lite/19.1/quartus/libraries/megafunctions/altpll.tdf Line: 540
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (332104): Reading SDC File: 'patmos.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 8 -duty_cycle 50.00 -name {pll:pll_inst|altpll:altpll_component|_clk0} {pll_inst|altpll_component|pll|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
    Info (332111):   12.500 pll:pll_inst|altpll:altpll_component|_clk0
Info (176233): Starting register packing
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "Patmos:comp|SRamCtrl:ramCtrl|doutEnaReg" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 130 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 20 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 56 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 15 register duplicates
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:03
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:15
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:44
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 44% of the available device resources in the region that extends from location X69_Y24 to location X80_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:33
Info (11888): Total time spent on timing analysis during the Fitter is 12.80 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (169177): 18 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 25
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at Y2 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 19
    Info (169178): Pin iUartPins_rxd uses I/O standard 3.3-V LVTTL at G12 File: /home/patmos/t-crest/patmos/hardware/vhdl/patmos_de2-115.vhdl Line: 23
Info (144001): Generated suppressed messages file /home/patmos/t-crest/patmos/hardware/quartus/altde2-115/patmos.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1918 megabytes
    Info: Processing ended: Thu Jan 28 18:15:28 2021
    Info: Elapsed time: 00:02:01
    Info: Total CPU time (on all processors): 00:03:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/patmos/t-crest/patmos/hardware/quartus/altde2-115/patmos.fit.smsg.


