## 任务三

16位无符号整数除法器设计实现 - 时序逻辑

### Note

时序逻辑：也就是把 for 循环换成时钟

* 组合逻辑反映在电路上，是十六个子电路串起来的。更加复杂，所以延迟很大。
* 而时序逻辑是一个电路，里面有一个状态机，根据状态机的状态来决定电路的行为。
