{"patent_id": "10-2022-0077435", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0000786", "출원번호": "10-2022-0077435", "발명의 명칭": "시냅스 소자와 이를 포함하는 뉴로모픽 소자 및 이들의 동작 방법", "출원인": "에스케이하이닉스 주식회사", "발명자": "최양규"}}
{"patent_id": "10-2022-0077435", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "내지 6 중 어느 한 항에 기재된 시냅스 소자를 포함하는 뉴로모픽 소자(neuromorphic device)."}
{"patent_id": "10-2022-0077435", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 시냅스 소자는 SONS (doped poly-silicon/blocking oxide/charge trap nitride/silicon channel) 구조를갖는 시냅스 소자."}
{"patent_id": "10-2022-0077435", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서, 상기 게이트 전극은 실리콘을 포함하고, 상기 블로킹 절연층은 산화물을 포함하고, 상기 전하 트랩층은 질화물을 포함하고, 상기 채널 부재는 실리콘을 포함하는 시냅스 소자."}
{"patent_id": "10-2022-0077435", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서, 상기 게이트 전압의 인가에 의해 상기 전하 트랩층에 트랩된 전하가 시간 경과에 따라 상기 채널 부재로 확산되어 유출되는 특성을 갖는 시냅스 소자."}
{"patent_id": "10-2022-0077435", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서, 상기 게이트 전압의 펄스의 크기(amplitude), 지속시간(duration), 빈도(frequency), 횟수(number) 및 타이밍(timing) 중 적어도 어느 하나에 따라 상기 시냅틱 가소성이 제어되는 시냅스 소자."}
{"patent_id": "10-2022-0077435", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서, 상기 시냅스 소자는 SADP(spike amplitude dependent plasticity) 특성, SDDP(spike duration dependentplasticity) 특성, SFDP(spike frequency dependent plasticity) 특성, SNDP(spike number dependentplasticity) 특성 및 STDP(spike timing dependent plasticity) 특성을 모두 갖는 시냅스 소자. 공개특허 10-2024-0000786-3-청구항 7"}
{"patent_id": "10-2022-0077435", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서, 상기 시냅스 소자와 연결된 CMOS 주변 회로를 더 포함하는 뉴로모픽 소자."}
{"patent_id": "10-2022-0077435", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "시냅스 소자의 동작 방법으로서, 채널 부재, 상기 채널 부재에 직접 접촉된 전하 트랩층, 상기 전하 트랩층 상에 배치된 블로킹 절연층, 상기 블로킹 절연층 상에 배치된 게이트 전극, 상기 채널 부재의 제 1 영역에 연결된 소스 및 상기 채널 부재의 제 2영역에 연결된 드레인을 포함하는 시냅스 소자를 마련하는 단계; 및 상기 시냅스 소자의 상기 게이트 전극에 게이트 전압을 인가하는 단계를 포함하고, 상기 게이트 전압의 인가 조건에 따라 상기 시냅스 소자의 포스트-시냅틱 전류(post-synaptic current)(PSC)가변화되고 시냅틱 가소성(synaptic plasticity)이 제어되는 시냅스 소자의 동작 방법."}
{"patent_id": "10-2022-0077435", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9 항에 있어서, 상기 시냅스 소자는 SONS (doped poly-silicon/blocking oxide/charge trap nitride/silicon channel) 구조를갖는 시냅스 소자의 동작 방법."}
{"patent_id": "10-2022-0077435", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 9 항에 있어서, 상기 게이트 전극은 실리콘을 포함하고, 상기 블로킹 절연층은 산화물을 포함하고, 상기 전하 트랩층은 질화물을 포함하고, 상기 채널 부재는 실리콘을 포함하는 시냅스 소자의 동작 방법."}
{"patent_id": "10-2022-0077435", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 9 항에 있어서, 상기 시냅스 소자는 상기 게이트 전압의 인가에 의해 상기 전하 트랩층에 트랩된 전하가 시간 경과에 따라 상기채널 부재로 확산되어 유출되는 특성을 갖는 시냅스 소자의 동작 방법."}
{"patent_id": "10-2022-0077435", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 9 항에 있어서, 상기 게이트 전압의 펄스의 크기(amplitude), 지속시간(duration), 빈도(frequency), 횟수(number) 및 타이밍(timing) 중 적어도 어느 하나에 따라 상기 시냅틱 가소성이 제어되는 시냅스 소자의 동작 방법."}
{"patent_id": "10-2022-0077435", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 9 항에 있어서, 상기 시냅스 소자는 SADP(spike amplitude dependent plasticity) 특성, SDDP(spike duration dependentplasticity) 특성, SFDP(spike frequency dependent plasticity) 특성, SNDP(spike number dependentplasticity) 특성 및 STDP(spike timing dependent plasticity) 특성을 모두 갖는 시냅스 소자의 동작 방법. 공개특허 10-2024-0000786-4-"}
{"patent_id": "10-2022-0077435", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "시냅스 소자와 이를 포함하는 뉴로모픽 소자 및 이들의 동작 방법에 관해 개시되어 있다. 개시된 시냅스 소자는 채널 부재, 상기 채널 부재에 직접 접촉된 전하 트랩층, 상기 전하 트랩층 상에 배치된 블로킹 절연층, 상기 블 로킹 절연층 상에 배치된 게이트 전극, 상기 채널 부재의 제 1 영역에 연결된 소스 및 상기 채널 부재의 제 2 영 역에 연결된 드레인을 포함할 수 있고, 상기 게이트 전극에 인가되는 게이트 전압의 인가 조건에 따라 상기 시냅 스 소자의 포스트-시냅틱 전류(post-synaptic current)(PSC)가 변화되고 시냅틱 가소성(synaptic plasticity)이 제어될 수 있다. 상기 시냅스 소자는 SONS (doped poly-silicon/blocking oxide/charge trap nitride/silicon channel) 구조를 가질 수 있다. 상기 시냅스 소자는 SADP 특성, SDDP 특성, SFDP 특성, SNDP 특성 및 STDP 특성 을 모두 가질 수 있다."}
{"patent_id": "10-2022-0077435", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 전자 소자와 이를 포함하는 장치 및 이들의 동작 방법에 관한 것으로서, 더욱 상세하게는 시냅스 소 자와 이를 포함하는 뉴로모픽 소자 및 이들의 동작 방법에 관한 것이다."}
{"patent_id": "10-2022-0077435", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "트랜지스터의 스케일링 축소가 한계에 다다르면서, 기존의 폰 노이만(von Neumann) 방식의 컴퓨터 시스템 체계 의 한계를 극복할 수 있는 새로운 개념으로 뉴로모픽 컴퓨팅(neuromorphic computing) 시스템이 많은 관심을 받 고 있다. 뉴로모픽 컴퓨팅은 인간의 뇌를 하드웨어적으로 모방하여 인공지능 동작을 구현하는 것이다. 인간의 뇌가 매우 복잡한 기능을 수행하지만 소비하는 에너지는 20W 정도 밖에 되지 않는 것에 착안해, 뉴로모픽 컴퓨 팅은 인간의 뇌 구조 자체를 모방하여 기존 폰 노이만 방식 컴퓨팅보다 월등한 연상, 추론, 인식의 인공지능 동 작을 초 저전력으로 수행할 수 있다. 이러한 뉴로모픽 컴퓨팅을 동작하게 하는 뉴로모픽 시스템은 인간의 뇌와 마찬가지로 수많은 뉴런(뉴런 소자)과 시냅스(시냅스 소자)로 구성되며, 신호 처리와 전달을 위한 부가 회로를 포함한다. 시냅스는 뉴런들이 발현하는 스파이크(spike)의 상관 관계에 따라 그 연결 강도(weight)를 기억하고, 경우에 따라, 상기 연결 강도를 강화/ 증가(potentiation)와 억압/감소(depression) 과정을 통해 조정해야 한다. 시냅스 소자로는 RRAM(resistive random access memory) 및 멤리스터(memristor) 기반의 소자가 많이 연구되어 왔고, 최근에는 MOSFET(metal- oxide-semiconductor field-effect transistor) 기반의 시냅스 소자도 연구되고 있다. 그러나, 기존의 시냅스 소자는 생물학적 시냅스의 다양한 시냅틱 거동(synaptic behavior)에 대한 충분한 모방 이 부족하고, 일반적인 CMOS(complementary metal oxide semiconductor) 기술과의 공정 호환성이 떨어지는 등 의 문제와 한계를 갖는다."}
{"patent_id": "10-2022-0077435", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 이루고자 하는 기술적 과제는 생물학적 시냅스의 다양한 시냅틱 거동에 대한 모사가 가능하고, 아울 러, CMOS 기술과의 공정 호환성이 우수한 시냅스 소자를 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기 시냅스 소자의 동작 방법을 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기 시냅스 소자를 포함하는 뉴로모픽 소자(뉴로모픽 시스템)를 제공하는데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 이해될 수 있을 것이다."}
{"patent_id": "10-2022-0077435", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따르면, 시냅스 소자(synapse device)로서, 채널 부재; 상기 채널 부재에 직접 접촉된 전하 트랩층; 상기 전하 트랩층 상에 배치된 블로킹 절연층; 상기 블로킹 절연층 상에 배치된 게이트 전극; 상 기 채널 부재의 제 1 영역에 연결된 소스; 및 상기 채널 부재의 제 2 영역에 연결된 드레인을 포함하고, 상기 게이트 전극에 인가되는 게이트 전압의 인가 조건에 따라 상기 시냅스 소자의 포스트-시냅틱 전류(post- synaptic current)(PSC)가 변화되고 시냅틱 가소성(synaptic plasticity)이 제어되는 시냅스 소자가 제공된다. 상기 시냅스 소자는 SONS (doped poly-silicon/blocking oxide/charge trap nitride/silicon channel) 구조를 가질 수 있다. 상기 게이트 전극은 실리콘을 포함할 수 있고, 상기 블로킹 절연층은 산화물을 포함할 수 있고, 상기 전하 트랩 층은 질화물을 포함할 수 있으며, 상기 채널 부재는 실리콘을 포함할 수 있다. 상기 시냅스 소자는 상기 게이트 전압의 인가에 의해 상기 전하 트랩층에 트랩된 전하가 시간 경과에 따라 상기 채널 부재로 확산되어 유출되는 특성을 가질 수 있다. 상기 게이트 전압의 펄스의 크기(amplitude), 지속시간(duration), 빈도(frequency), 횟수(number) 및 타이밍 (timing) 중 적어도 어느 하나에 따라 상기 시냅틱 가소성이 제어될 수 있다. 상기 시냅스 소자는 SADP(spike amplitude dependent plasticity) 특성, SDDP(spike duration dependent plasticity) 특성, SFDP(spike frequency dependent plasticity) 특성, SNDP(spike number dependent plasticity) 특성 및 STDP(spike timing dependent plasticity) 특성을 모두 가질 수 있다. 본 발명의 다른 실시예에 따르면, 전술한 시냅스 소자를 포함하는 뉴로모픽 소자(neuromorphic device)가 제공 된다. 상기 뉴로모픽 소자는 상기 시냅스 소자와 연결된 CMOS 주변 회로를 더 포함할 수 있다. 본 발명의 다른 실시예에 따르면, 시냅스 소자의 동작 방법으로서, 채널 부재, 상기 채널 부재에 직접 접촉된 전하 트랩층, 상기 전하 트랩층 상에 배치된 블로킹 절연층, 상기 블로킹 절연층 상에 배치된 게이트 전극, 상 기 채널 부재의 제 1 영역에 연결된 소스 및 상기 채널 부재의 제 2 영역에 연결된 드레인을 포함하는 시냅스 소자를 마련하는 단계; 및 상기 시냅스 소자의 상기 게이트 전극에 게이트 전압을 인가하는 단계를 포함하고, 상기 게이트 전압의 인가 조건에 따라 상기 시냅스 소자의 포스트-시냅틱 전류(post-synaptic current)(PSC)가 변화되고 시냅틱 가소성(synaptic plasticity)이 제어되는 시냅스 소자의 동작 방법이 제공된다. 상기 시냅스 소자는 SONS (doped poly-silicon/blocking oxide/charge trap nitride/silicon channel) 구조를 가질 수 있다. 상기 게이트 전극은 실리콘을 포함할 수 있고, 상기 블로킹 절연층은 산화물을 포함할 수 있고, 상기 전하 트랩 층은 질화물을 포함할 수 있으며, 상기 채널 부재는 실리콘을 포함할 수 있다. 상기 시냅스 소자는 상기 게이트 전압의 인가에 의해 상기 전하 트랩층에 트랩된 전하가 시간 경과에 따라 상기 채널 부재로 확산되어 유출되는 특성을 가질 수 있다. 상기 게이트 전압의 펄스의 크기(amplitude), 지속시간(duration), 빈도(frequency), 횟수(number) 및 타이밍 (timing) 중 적어도 어느 하나에 따라 상기 시냅틱 가소성이 제어될 수 있다. 상기 시냅스 소자는 SADP(spike amplitude dependent plasticity) 특성, SDDP(spike duration dependent plasticity) 특성, SFDP(spike frequency dependent plasticity) 특성, SNDP(spike number dependent plasticity) 특성 및 STDP(spike timing dependent plasticity) 특성을 모두 가질 수 있다."}
{"patent_id": "10-2022-0077435", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예들에 따르면, 생물학적 시냅스의 다양한 시냅틱 거동에 대한 모사가 가능하고, 아울러, CMOS 기술과의 공정 호환성이 우수한 시냅스 소자 및 그 동작 방법을 구현할 수 있다. 특히, 게이트 전극에 인가되 는 게이트 전압의 인가 조건에 따라 포스트-시냅틱 전류(post-synaptic current)(PSC)가 변화되고 시냅틱 가소 성(synaptic plasticity)이 용이하게 제어될 수 있는 시냅스 소자를 구현할 수 있다. 보다 구체적으로, 실시예에 따른 시냅스 소자는, 예를 들어, 게이트 전극에 인가되는 펄스 신호의 크기 (amplitude), 지속시간(duration), 빈도(frequency), 횟수(number) 및 타이밍(timing)에 따라 시냅틱 가소성이 제어될 수 있고, SADP(spike amplitude dependent plasticity) 특성, SDDP(spike duration dependent plasticity) 특성, SFDP(spike frequency dependent plasticity) 특성, SNDP(spike number dependent plasticity) 특성 및 STDP(spike timing dependent plasticity) 특성을 모두 나타낼 수 있다. 또한, 실시예에 따른 시냅스 소자는 기존 CMOS 기술과 100% 호환 가능할 수 있다. 따라서, 실시예에 따른 시냅스 소자는 생물학적 시냅스를 대체 가능한 인공 시냅스로 사용될 수 있고, 뉴로모픽 소자(뉴로모픽 시스템) 및 뉴럴 네트워크(neural network)에 유용하게 활용될 수 있다."}
{"patent_id": "10-2022-0077435", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "그러나, 본 발명의 효과는 상기 효과들로 한정되는 것은 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어 나지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2022-0077435", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명확하 게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있다. 본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태 를 포함할 수 있다. 또한, 본 명세서에서 사용되는 \"포함한다(comprise)\" 및/또는 \"포함하는(comprising)\"이라 는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이 상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 \"연결\"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다. 아울러, 본원 명세서에서 어떤 부재가 다른 부재 \"상에\" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용 어 \"및/또는\"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 \"약\", \"실질적으로\" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도 의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급 된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다. 도 1은 본 발명의 일 실시예에 따른 시냅스 소자(synapse device)를 보여주는 사시도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 시냅스 소자는 채널 부재, 채널 부재에 직접 접촉된 전하 트랩층, 전하 트랩층 상에 배치된 블로킹 절연층, 블로킹 절연층 상에 배치된 게이트 전극, 채널 부재의 제 1 영역(예컨대, 제 1 단부)에 연결된(접촉된) 소스 및 상기 채널 부재의 제 2 영 역(예컨대, 제 2 단부)에 연결된(접촉된) 드레인을 포함할 수 있다. 소스와 드레인 사이에 채널 부 재가 배치될 수 있고, 채널 부재 상에 전하 트랩층, 블로킹 절연층 및 게이트 전극이 차례 로 배치될 수 있다. 전하 트랩층은 채널 부재와 블로킹 절연층 사이에 배치될 수 있고, 블로킹 절 연층은 전하 트랩층과 게이트 전극 사이에 배치될 수 있다. 여기서, 전하 트랩층은 채널 부재 의 표면에 직접 접촉될 수 있다. 전하 트랩층, 블로킹 절연층 및 게이트 전극이 하나의 적층 구조체를 구성한다고 할 때, 상기 적층 구조체의 측벽(양측벽)에 측벽 절연층이 더 형성될 수 있다. 도 1에 서는, 편의상, 전하 트랩층, 블로킹 절연층, 게이트 전극 및 측벽 절연층의 일부가 절단된 형 태로 도시되었다. 상기 시냅스 소자는 소정의 기판 구조체 상에 형성될 수 있다. 상기 기판 구조체는, 예를 들어, SOI(silicon- on-insulator) 기판을 포함할 수 있다. 상기 SOI 기판은 하부 기판층과 그 위에 순차로 배치된 절연층 및 상부 기판층을 포함할 수 있다. 상기 상부 기판층은 실리콘을 포함할 수 있고, 상기 상부 기판층으로부터 채널 부재와 소스 및 드레인이 형성될 수 있다. 그러나, 상기 SOI 기판의 사용은 예시적인 것이고, SOI 기판이 아닌 일반적인 반도체 기판이 사용될 수 있다. 예컨대, 상기 시냅스 소자는 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, 실리콘 카바이드 기판 등 다양한 기판 상에 형성될 수 있다. 본 발명의 실시예에 따르면, 게이트 전극에 인가되는 게이트 전압의 인가 조건에 따라 상기 시냅스 소자의 포스트-시냅틱 전류(post-synaptic current)(PSC)가 변화되고 시냅틱 가소성(synaptic plasticity)이 제어될 수 있다. 상기 게이트 전압의 인가 조건에 따라 상기 포스트-시냅틱 전류(PSC)의 변동폭이 변화될 수 있고, 상 기 시냅틱 가소성이 강화되거나 약화될 수 있다. 이와 관련해서, 본 발명의 실시예에 따른 시냅스 소자는 생물 학적 시냅스의 다양한 시냅틱 거동에 대한 모사가 가능할 수 있다. 이에 대해서는, 추후에 도 5 내지 도 10 등 을 참조하여 보다 상세하게 설명한다. 일 실시예에 따르면, 게이트 전극은 실리콘(silicon)을 포함할 수 있고, 블로킹 절연층은 산화물 (oxide)을 포함할 수 있고, 전하 트랩층은 질화물(nitride)을 포함할 수 있으며, 채널 부재는 실리콘 (silicon)을 포함할 수 있다. 보다 구체적인 예로, 게이트 전극은 고농도로 도핑된 다결정 실리콘을 포함할 수 있고, 블로킹 절연층은 실리콘 산화물(ex, SiO2)을 포함할 수 있고, 전하 트랩층은 실리콘 질화물 (ex, Si3N4)을 포함할 수 있으며, 채널 부재는 단결정 실리콘 또는 다결정 실리콘을 포함할 수 있다. 따라서, 상기 시냅스 소자는 SONS (doped poly-silicon/blocking oxide/charge trap nitride/silicon channel) 구조를 갖는다고 할 수 있다. 이와 같이, 상기 시냅스 소자는 채널 부재와 전하 트랩층 사이에 터널 절연층(tunnel insulation layer)(ex, tunneling oxide layer) 없이 이들(10, 20)이 상호 직접 접촉된 구조를 가질 수 있다. 이와 관련해 서, 상기 시냅스 소자는 생물학적 시냅스와 유사한 특성을 나타낼 수 있다. 예를 들어, 상기 시냅스 소자는 상 기 게이트 전압의 인가에 의해 전하 트랩층에 트랩된 전하가 시간 경과에 따라 비교적 빠르게 채널 부재 로 확산되어 유출되는 특성을 나타낼 수 있다. 이는 실제 생물학적 시냅스의 신경 전달 과정에서 나타나는 이온 유입에 따른 전위(action potential) 증가 및 이온 유출에 따른 전위 감소와 유사한 특성이라고 할 수 있 다. 이에 대해서는, 아래에서 도 2 및 도 3을 참조하여 보다 상세하게 설명한다. 상기 시냅스 소자는 생물학적 시냅스와의 유사성이 높기 때문에, 이러한 특성에 기반해서 실제 생물학적 시냅스 가 자극의 크기(amplitude), 지속시간(duration), 빈도(frequency), 횟수(number), 타이밍(timing) 등에 따라 가소성이 제어되는 것과 마찬가지로 상기 시냅스 소자의 시냅틱 가소성 또한 유사한 방식으로 제어될 수 있다. 상기 시냅스 소자의 시냅틱 가소성은 게이트 전극에 인가되는 게이트 전압의 펄스(펄스 신호)의 크기 (amplitude), 지속시간(duration), 빈도(frequency), 횟수(number) 및 타이밍(timing) 중 적어도 어느 하나에 따라 용이하게 제어될 수 있다. 이와 관련해서, 상기 시냅스 소자는 SADP(spike amplitude dependent plasticity) 특성, SDDP(spike duration dependent plasticity) 특성, SFDP(spike frequency dependent plasticity) 특성, SNDP(spike number dependent plasticity) 특성 및 STDP(spike timing dependent plasticity) 특성을 모두 가질 수 있다. 따라서, 실시예에 따른 시냅스 소자는 생물학적 시냅스를 대체 가능한 인공 시냅스로 사용될 수 있고, 뉴로모픽 소자(뉴로모픽 시스템) 및 뉴럴 네트워크(neural network)에 유용하게 활용될 수 있다. 또한, 상기 시냅스 소자는 CMOS 기술과의 우수한 공정 호환성을 가질 수 있다. 상기 시냅스 소자는, 예컨대, 상 기한 SONS 구조를 가질 수 있기 때문에, 기존 CMOS 기술과 100% 호환 가능할 수 있다. 따라서, 상기 시냅스 소자와 연결된 CMOS 타입의 주변 회로(즉, CMOS 주변 회로)를 용이하게 제조할 수 있고, 우수한 성능을 갖는 뉴로 모픽 소자(뉴로모픽 시스템)를 용이하게 제조할 수 있다. 부가적으로, 상기 시냅스 소자는 핀펫(FinFET)(fin field effect transistor) 구조를 가질 수 있다. 절연층 의 상면에 채널 부재가 위쪽으로 돌출되도록 배치될 수 있고, 전하 트랩층과 블로킹 절연층 및 게이트 전극은 채널 부재의 상면 및 양측면을 덮도록(둘러싸도록) 배치될 수 있다. 이러한 핀펫 구조에 의해 상기 시냅스 소자의 성능이 더욱 향상될 수 있다. 그러나, 상기 시냅스 소자는 핀펫 구조가 아닌 평면형 (planar-type) 트랜지스터 구조 또는 GAA(gate-all-around) 트랜지스터 구조 등을 가질 수도 있다. 아울러, 상기 시냅스 소자에서 채널 부재의 두께는, 예를 들어, 약 1∼50 nm 정도일 수 있고, 전하 트랩층 의 두께는, 예를 들어, 약 1∼10 nm 정도일 수 있으며, 블로킹 절연층의 두께는, 예를 들어, 약 1∼10 nm 정도일 수 있다. 그러나, 상기한 채널 부재와 전하 트랩층 및 블로킹 절연층 각각의 두께 범위 는 예시적인 것이고, 경우에 따라, 달라질 수 있다. 상기 시냅스 소자는 게이트로 변조 가능한 전하-포집(charge-trap) 소자라고 할 수 있고, 게이트 전압을 이용해 서 상기 시냅스 소자의 시냅틱 가소성을 제어할 수 있다. 도 2 및 도 3은 본 발명의 일 실시예에 따른 시냅스 소자와 실제 생물학적 시냅스의 유사성을 설명하기 위한 도 면이다. 도 2는 본 발명의 일 실시예에 따른 시냅스 소자의 전하 트랩 및 유출 특성을 보여주는 도면이다. 도 2를 참조하면, 본 발명의 실시예에 따른 시냅스 소자는 채널 부재와 전하 트랩층 사이에 터널 절연 층 없이 이들(10, 20)이 상호 직접 접촉된 구조를 가질 수 있다. 따라서, 상기 시냅스 소자는 게이트 전압(자극)의 인가에 의해 전하 트랩층에 트랩된 전하가 비교적 빠른 시간 내에 채널 부재로 확산되어 유출되는 특성을 나타낼 수 있다. 전하 트랩층으로 전하(캐리어)가 트랩됨에 따라 채널 전류가 급격히 증가 했다가, 상기 전하(캐리어)가 채널 부재로 확산되어 유출됨에 따라 채널 전류가 감소할 수 있다. 이는 실제 생물학적 시냅스의 신경 전달 과정에서 나타나는 이온 유입에 따른 전위(action potential) 증가 및 이온 유출 에 따른 전위 감소와 유사한 특성일 수 있다. 일례로, 상기 게이트 전압으로 음(-)의 전압이 게이트 전극에 인가되면, 양(+)의 전하, 즉, 홀(hole)이 채 널 부재에 트랩될 수 있고, 게이트 전압의 인가 이후, 비교적 빠른 시간 내에 상기 트랩된 홀(hole)들이 채 널 부재로 유출될 수 있다. 다른 경우, 상기 게이트 전압으로 양(+)의 전압이 게이트 전극에 인가되면, 음(-)의 전하, 즉, 전자가 채널 부재에 트랩될 수 있고, 게이트 전압의 인가 이후, 비교적 빠른 시간 내에 상기 트랩된 전자들이 채널 부재로 유출될 수 있다. 본 발명의 실시예에 따른 시냅스 소자는 SONS 구조를 가질 수 있고, 이러한 SONS 구조에 의해 상기한 전하 트랩 및 유출 특성을 가질 수 있다. 기존의 SONOS(silicon/oxide/nitride/oxide/silicon) 구조를 갖는 트랜지스터의 경우, 터널 절연층을 포함하기 때문에, 트랩층에 트랩된 전하가 확산에 의해 유출되는 특성이 나타나지 않을 수 있고, 생물학적 시냅스에 대한 모사 특성이 떨어질 수 있다. 그러나, 본 발명의 실시예에 따른 시냅스 소자는 상기한 전하 트랩 및 유출 특성을 가질 수 있고, 이는 시냅스 거동 모사에서 유용하게 활용될 수 있다. 도 3은 실제 생물학적 시냅스에서의 이온 유입 및 유출 특성을 보여주는 도면이다. 도 3을 참조하면, 실제 생물학적 시냅스의 신경 전달 과정에서 시냅스(시냅스 틈)로의 이온 유입에 따른 전위 (action potential) 증가 및 이온 유출에 따른 전위 감소 특성이 나타날 수 있다. 시냅스(시냅스 틈)로의 이온 유입에 따라 전위가 급격히 증가했다가, 시간 경과에 따라 비교적 빠른 시간 내에 이온이 유출되며 전위가 감소 할 수 있다. 이는 도 2를 참조하여 설명한 실시예에 따른 시냅스 소자의 전하 트랩 및 유출 특성과 유사할 수 있다. 상기 시냅스 소자는 생물학적 시냅스와의 유사성이 높기 때문에, 이러한 특성에 기반해서 실제 생물학적 시냅스 가 자극의 크기(amplitude), 지속시간(duration), 빈도(frequency), 횟수(number), 타이밍(timing) 등에 따라 가소성이 제어되는 것과 마찬가지로 상기 시냅스 소자의 시냅틱 가소성 또한 유사한 방식으로 제어될 수 있다. 상기 시냅스 소자의 시냅틱 가소성은 게이트 전극에 인가되는 게이트 전압의 펄스(펄스 신호)의 크기 (amplitude), 지속시간(duration), 빈도(frequency), 횟수(number) 및 타이밍(timing) 중 적어도 어느 하나에 따라 용이하게 제어될 수 있다. 이와 관련해서, 상기 시냅스 소자는 SADP(spike amplitude dependent plasticity) 특성, SDDP(spike duration dependent plasticity) 특성, SFDP(spike frequency dependentplasticity) 특성, SNDP(spike number dependent plasticity) 특성 및 STDP(spike timing dependent plasticity) 특성을 모두 가질 수 있다. 따라서, 실시예에 따른 시냅스 소자는 생물학적 시냅스를 대체 가능한 인공 시냅스로 사용될 수 있고, 뉴로모픽 소자(뉴로모픽 시스템) 및 뉴럴 네트워크(neural network)에 유용하게 활용될 수 있다. 도 4는 본 발명의 일 실시예에 따른 시냅스 소자가 가질 수 있는 스택 구조를 보여주는 TEM(transmission electron microscope) 사진 이미지이다. 도 4를 참조하면, 실시예에 따른 시냅스 소자는 SONS (doped poly-silicon/blocking oxide/charge trap nitride/silicon channel) 구조를 가질 수 있다. 상기 시냅스 소자의 게이트 전극은 실리콘(silicon)을 포 함할 수 있고, 블로킹 절연층은 산화물(oxide)을 포함할 수 있고, 전하 트랩층은 질화물(nitride)을 포 함할 수 있으며, 채널 부재는 실리콘(silicon)을 포함할 수 있다. 게이트 전극은 고농도로 도핑된 다결 정 실리콘을 포함할 수 있고, 블로킹 절연층은 실리콘 산화물(ex, SiO2)을 포함할 수 있고, 전하 트랩층 은 실리콘 질화물(ex, Si3N4)을 포함할 수 있으며, 채널 부재는 단결정 실리콘 또는 다결정 실리콘을 포 함할 수 있다. 상기 SONS 구조는, 예를 들어, n+ poly-silicon/SiO2/Si3N4/p-type cystal silicon 구조일 수 있 다. 그러나, 게이트 전극의 도핑 타입이나 채널 부재의 반도체 타입, 그리고, 전하 트랩층과 블로 킹 절연층의 구체적인 물질 구성 등은 달라질 수 있다. 상기 시냅스 소자는 SONS 구조에 의해 생물학적 시 냅스와 유사한 특성(즉, 전위가 증가했다가 빠르게 낮아지는 특성)을 가질 수 있다. 도 5는 본 발명의 일 실시예에 따른 시냅스 소자의 게이트 전극에 게이트 전압(펄스 전압)(P1, P2)을 인가했을 때, 상기 시냅스 소자의 포스트-시냅틱 전류(post-synaptic current)(PSC)가 어떻게 변화되는지를 보여주는 그 래프이다. 상기 포스트-시냅틱 전류(PSC)는 소스와 드레인 사이의 전류일 수 있다. 도 5를 참조하면, 실시예에 따른 시냅스 소자의 게이트 전극에 게이트 전압(펄스 전압)(P1, P2)을 인가했을 때, 포스트-시냅틱 전류(PSC)는 생물학적 시냅스의 전위(action potential) 변화와 유사하게 증가했다가 감소하는 거동을 보이는 것을 확인할 수 있다. 또한, 게이트 전압(P1, P2)(즉, 자극)이 밀접하게 쌍을 이룰 때, 두 번째 자극(즉, P2)에서 포스트-시냅틱 전류(PSC)의 증가가 두드러지게 나타나는 것을 확인할 수 있다. 이는 쌍-펄스 촉진(paired-pulse facilitation)(PPF) 특성이라고 할 수 있다. 도 6은 본 발명의 일 실시예에 따른 시냅스 소자의 SADP(spike amplitude dependent plasticity) 특성을 보여 주는 특성 평가 그래프이다. 도 6을 참조하면, 상기 시냅스 소자의 게이트 전극에 인가되는 게이트 전압(VG)(자극)의 크기(amplitude)가 증 가함에 따라 포스트-시냅틱 전류(PSC)의 증가량이 커지는 현상을 확인할 수 있다. 이는 생물학적 시냅스에서도 나타나는 것으로, SADP 특성이라 한다. 도 6에서 VD는 드레인 전압을 나타내고, tG는 게이트 전압의 지속시간 (duration)을 나타낸다. 게이트 전압(VG)은 0.1초의 시점에 인가되었다. 도 7은 본 발명의 일 실시예에 따른 시냅스 소자의 SDDP(spike duration dependent plasticity) 특성을 보여주 는 특성 평가 그래프이다. 도 7을 참조하면, 상기 시냅스 소자의 게이트 전극에 인가되는 게이트 전압(VG)(자극)의 지속시간(duration)(t G)이 증가함에 따라 포스트-시냅틱 전류(PSC)의 증가량이 커지는 현상을 확인할 수 있다. 이는 생물학적 시냅스 에서도 나타나는 것으로, SDDP 특성이라 한다. 게이트 전압(VG)은 0.1초의 시점에 인가되었다. 도 8은 본 발명의 일 실시예에 따른 시냅스 소자의 SFDP(spike frequency dependent plasticity) 특성을 보여 주는 특성 평가 그래프이다. 도 8을 참조하면, 상기 시냅스 소자의 게이트 전극에 인가되는 게이트 전압(VG)(자극)의 빈도(frequency)가 증 가함에 따라 포스트-시냅틱 전류(PSC)의 변화량, 즉, ΔW(%)가 커지는 현상을 확인할 수 있다. 이는 생물학적 시냅스에서도 나타나는 것으로, SFDP 특성이라 한다. 도 9는 본 발명의 일 실시예에 따른 시냅스 소자의 SNDP(spike number dependent plasticity) 특성을 보여주는 특성 평가 그래프이다. 도 9를 참조하면, 동일한 주파수(frequency)를 갖는 자극(게이트 전압 신호)의 횟수(number)가 증가함에 따라 시냅스 소자의 포스트-시냅틱 전류(PSC)의 증가량이 커지는 현상을 확인할 수 있다. 상기 자극의 스파이크 (spike) 횟수가 1에서 100으로 증가함에 따라 포스트-시냅틱 전류(PSC)가 크게 증가되었다. 이러한 현상은 생물 학적 시냅스에서도 나타나는 것으로, SNDP 특성이라 한다. 도 10은 본 발명의 일 실시예에 따른 시냅스 소자의 STDP(spike timing dependent plasticity) 특성을 보여주 는 특성 평가 그래프이다. 도 10을 참조하면, 쌍을 이루는 자극(게이트 전압 신호)이 인가되는 타이밍(timing)(즉, 선/후 간격)에 따라 포 스트-시냅틱 전류(PSC)의 변화량, 즉, ΔW(%)가 변화되는 현상을 확인할 수 있다. 쌍을 이루는 자극 간 간격(Δ t)(즉, Δtinterval)이 감소할수록 ΔW(%)가 증가할 수 있다. 이는 생물학적 시냅스에서도 나타나는 것으로, STDP 특성이라 할 수 있다. 특히, Δt가 약 -15 ㎲ 내지 15 ㎲의 범위에서 0에 가까워질수록 ΔW(%)가 증가하는 경향 을 나타냈다. 도 6 내지 도 10을 참조하여 설명한 바와 같이, 본 발명의 실시예에 따른 시냅스 소자는 SADP 특성, SDDP 특성, SFDP 특성, SNDP 특성 및 STDP 특성을 모두 가질 수 있다. 따라서, 실시예에 따른 시냅스 소자는 생물학적 시냅 스를 대체 가능한 인공 시냅스로 사용될 수 있고, 뉴로모픽 소자(뉴로모픽 시스템) 및 뉴럴 네트워크(neural network)에 유용하게 활용될 수 있다. 본 발명의 실시예에 따른 시냅스 소자의 동작 방법을 설명하면 다음과 같다. 상기 시냅스 소자의 동작 방법은 채널 부재, 상기 채널 부재에 직접 접촉된 전하 트랩층, 상기 전하 트랩층 상 에 배치된 블로킹 절연층, 상기 블로킹 절연층 상에 배치된 게이트 전극, 상기 채널 부재의 제 1 영역에 연결된 소스 및 상기 채널 부재의 제 2 영역에 연결된 드레인을 포함하는 시냅스 소자를 마련하는 단계 및 상기 시냅스 소자의 상기 게이트 전극에 게이트 전압을 인가하는 단계를 포함할 수 있고, 상기 게이트 전압의 인가 조건에 따라 상기 시냅스 소자의 포스트-시냅틱 전류(PSC)가 변화되고 시냅틱 가소성(synaptic plasticity)이 제어될 수 있다. 상기 게이트 전극은 실리콘을 포함할 수 있고, 상기 블로킹 절연층은 산화물을 포함할 수 있고, 상기 전하 트랩 층은 질화물을 포함할 수 있으며, 상기 채널 부재는 실리콘을 포함할 수 있다. 예를 들어, 상기 시냅스 소자는 SONS (doped poly-silicon/blocking oxide/charge trap nitride/silicon channel) 구조를 가질 수 있다. 상기 시냅스 소자는 상기 게이트 전압의 인가에 의해 상기 전하 트랩층에 트랩된 전하가 시간 경과에 따라 상기 채널 부재로 확산되어 유출되는 특성을 가질 수 있다. 또한, 상기 시냅스 소자의 시냅틱 가소성은 상기 게이트 전압 의 펄스의 크기(amplitude), 지속시간(duration), 빈도(frequency), 횟수(number) 및 타이밍(timing) 중 적어 도 어느 하나에 따라 제어될 수 있다. 상기 시냅스 소자는 SADP(spike amplitude dependent plasticity) 특성, SDDP(spike duration dependent plasticity) 특성, SFDP(spike frequency dependent plasticity) 특성, SNDP(spike number dependent plasticity) 특성 및 STDP(spike timing dependent plasticity) 특성을 모두 가 질 수 있다. 상기 실시예에 따른 시냅스 소자의 동작 방법은 도 1, 도 2, 도 4 내지 도 10을 참조하여 설명한 바와 같은 구 조 및 동작 특징들을 모두 포함할 수 있는 것으로 이해될 수 있다. 따라서, 도 1, 도 2, 도 4 내지 도 10을 참 조하여 설명한 모든 내용이 상기 시냅스 소자의 동작 방법에 적용될 수 있다. 프리-뉴런(pre-neuron)과 포스트-뉴런(post-neuron) 사이의 연결부인 시냅스를 회로적으로 구성할 때, 본 발명 의 실시예에 따른 시냅스 소자를 적용할 수 있다. 프리-뉴런(pre-neuron)은 프리-스파이크(pre-spike) 신호를 시냅스에 입력할 수 있고, 시냅스는 소정의 시냅틱 신호(synaptic signal)를 포스트-뉴런(post-neuron)으로 전 달할 수 있으며, 포스트-뉴런(post-neuron)은 포스트-스파이크(post-spike) 신호를 발생할 수 있다. 시냅스가 프리-뉴런(pre-neuron)과 포스트-뉴런(post-neuron)을 연결하는 것과 유사하게, 상기 시냅스 소자는 프리-시냅 틱 뉴런 회로(pre-synaptic neuron circuit)와 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)를 연 결하는 역할을 할 수 있다. 이러한 구성을 회로적으로 도시하면 도 11과 같을 수 있다. 도 11은 본 발명의 일 실시예에 따른 시냅스 소자를 포함하는 회로 구성을 보여주는 사시도이다. 도 11을 참조하면, 시냅스 소자의 게이트 전극은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N1)에 연결될 수 있다. 상기 시냅스 소자의 소스는 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)에 연결될 수 있다. 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N1)로부터 프리-스파이크(pre-spike) 신호가 게이트 전극에 인가될 수 있고, 소스를 통해 포스트-시냅틱 전류(post- synaptic current)가 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)로 흐를 수 있다. 포스트-시 냅틱 뉴런 회로(post-synaptic neuron circuit)(N2)로부터 포스트-스파이크(post-spike) 신호가 발생할 수 있 다. 한편, 상기 시냅스 소자의 드레인에는 소정의 전압(VDS)이 일정하게 인가될 수 있다. 즉, 소정의 정전압 (constant voltage)(VDS)이 드레인에 인가될 수 있다. 도 12는 본 발명의 일 실시예에 따른 시냅스 소자(S10)가 단위 소자로 적용된 시냅틱 어레이 소자를 보여주는 회로도이다. 도 12를 참조하면, 복수의 시냅스 소자(S10)가 복수의 열 및 복수의 행을 이루도록 배열될 수 있다. 복수의 제 1 배선(W10)이 배열될 수 있고, 이와 교차하는 복수의 제 2 배선(W20)이 배열될 수 있으며, 제 1 배선(W10)과 제 2 배선(W20)의 교차점에 시냅스 소자(S10)가 구비될 수 있다. 복수의 제 1 배선(W10)은 시냅스 소자(S10)의 게이트 전극에 연결될 수 있고, 복수의 제2 배선(W20)은 시냅스 소자(S10)의 소스에 연결될 수 있다. 제 1 배선 (W10)은 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N10)에 연결될 수 있고, 제 2 배선(W20)은 포스 트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N20)에 연결될 수 있다. 한편, 시냅스 소자(S10)의 드레 인에는 소정의 전압(VDS)이 인가될 수 있다. 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit)(N10)로부터 제 1 배선(W10)을 통해 시냅스 소자(S10)의 게이트 전극에 프리-스파이크(pre-spike) 신호가 인가될 수 있다. 시냅스 소자(S10)의 소스를 통해 포스트-시냅 틱 전류(post-synaptic current)가 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N20)로 흐를 수 있다. 포스트-시냅틱 뉴런 회로(post-synaptic neuron circuit)(N20)로부터 포스트-스파이크(post-spike) 신호 가 발생할 수 있다. 본 발명의 실시예에 따르면, 상기한 실시예에 따른 시냅스 소자를 적용한 뉴로모픽(neuromorphic) 소자 및 시스 템을 구성할 수 있다. 뉴로모픽 소자는 상기 시냅스 소자와 연결된 CMOS 주변 회로를 포함할 수 있다. 상기 CMOS 주변 회로는 프리-시냅틱 뉴런 회로(pre-synaptic neuron circuit) 및 포스트-시냅틱 뉴런 회로(post- synaptic neuron circuit) 등을 포함할 수 있다. 상기 시냅스 소자는 본 발명의 실시예에 따른 것으로, 예컨대, 도 12에서 설명한 바와 같은 어레이 구조를 가질 수 있다. 시냅스 소자를 적용한 뉴로모픽 소자 및 시스템의 구 성은 잘 알려진 바, 이에 대한 구체적인 설명은 생략한다. 본 발명의 실시예에 따른 시냅스 소자는 CMOS 기술과 100% 호환 가능하기 때문에, 상기 시냅스 소자와 CMOS 주변 회로를 포함하는 뉴로모픽 소자를 용이하게 구현할 수 있다. 이상에서 설명한 본 발명의 실시예들에 따르면, 생물학적 시냅스의 다양한 시냅틱 거동에 대한 모사가 가능하고, 아울러, CMOS 기술과의 공정 호환성이 우수한 시냅스 소자 및 그 동작 방법을 구현할 수 있다. 특히, 게이트 전극에 인가되는 게이트 전압의 인가 조건에 따라 포스트-시냅틱 전류(post-synaptic current)(PSC)가 변화되고 시냅틱 가소성(synaptic plasticity)이 용이하게 제어될 수 있는 시냅스 소자를 구현 할 수 있다. 보다 구체적으로, 실시예에 따른 시냅스 소자는, 예를 들어, 게이트 전극에 인가되는 펄스 신호의 크기(amplitude), 지속시간(duration), 빈도(frequency), 횟수(number) 및 타이밍(timing)에 따라 시냅틱 가소 성이 제어될 수 있고, SADP(spike amplitude dependent plasticity) 특성, SDDP(spike duration dependent plasticity) 특성, SFDP(spike frequency dependent plasticity) 특성, SNDP(spike number dependent plasticity) 특성 및 STDP(spike timing dependent plasticity) 특성을 모두 나타낼 수 있다. 또한, 실시예에 따른 시냅스 소자는 기존 CMOS 기술과 100% 호환 가능할 수 있다. 따라서, 실시예에 따른 시냅스 소자는 생물학 적 시냅스를 대체 가능한 인공 시냅스로 사용될 수 있고, 뉴로모픽 소자(뉴로모픽 시스템) 및 뉴럴 네트워크 (neural network)에 유용하게 활용될 수 있다. 본 명세서에서는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발 명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것 이다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 12를 참조하여 설명한 실시예에 따른 시냅 스 소자와 이를 포함하는 뉴로모픽 소자 및 이들의 동작 방법이, 본 발명의 기술적 사상이 벗어나지 않는 범위 내에서, 다양하게 치환, 변경 및 변형될 수 있음을 알 수 있을 것이다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다. 부호의 설명 * 도면의 주요 부분에 대한 부호설명 * 1 : 하부 기판층 2 : 절연층 10 : 채널 부재 11 : 소스 12 : 드레인 20 : 전하 트랩층 30 : 블로킹 절연층 40 : 게이트 전극 50 : 측벽 절연층 N1 : 프리-시냅틱 뉴런 회로 N2 : 포스트-시냅틱 뉴런 회로 N10 : 프리-시냅틱 뉴런 회로 N20 : 포스트-시냅틱 뉴런 회로 S10 : 시냅스 소자 W10 : 제 1 배선 W20 : 제 2 배선"}
{"patent_id": "10-2022-0077435", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 시냅스 소자(synapse device)를 보여주는 사시도이다. 도 2는 본 발명의 일 실시예에 따른 시냅스 소자의 전하 트랩 및 유출 특성을 보여주는 도면이다. 도 3은 실제 생물학적 시냅스에서의 이온 유입 및 유출 특성을 보여주는 도면이다. 도 4는 본 발명의 일 실시예에 따른 시냅스 소자가 가질 수 있는 스택 구조를 보여주는 TEM(transmission electron microscope) 사진 이미지이다. 도 5는 본 발명의 일 실시예에 따른 시냅스 소자의 게이트 전극에 게이트 전압(펄스 전압)을 인가했을 때, 상기 시냅스 소자의 포스트-시냅틱 전류(post-synaptic current)(PSC)가 어떻게 변화되는지를 보여주는 그래프이다. 도 6은 본 발명의 일 실시예에 따른 시냅스 소자의 SADP(spike amplitude dependent plasticity) 특성을 보여 주는 특성 평가 그래프이다. 도 7은 본 발명의 일 실시예에 따른 시냅스 소자의 SDDP(spike duration dependent plasticity) 특성을 보여주 는 특성 평가 그래프이다. 도 8은 본 발명의 일 실시예에 따른 시냅스 소자의 SFDP(spike frequency dependent plasticity) 특성을 보여 주는 특성 평가 그래프이다. 도 9는 본 발명의 일 실시예에 따른 시냅스 소자의 SNDP(spike number dependent plasticity) 특성을 보여주는 특성 평가 그래프이다. 도 10은 본 발명의 일 실시예에 따른 시냅스 소자의 STDP(spike timing dependent plasticity) 특성을 보여주 는 특성 평가 그래프이다. 도 11은 본 발명의 일 실시예에 따른 시냅스 소자를 포함하는 회로 구성을 보여주는 사시도이다. 도 12는 본 발명의 일 실시예에 따른 시냅스 소자가 단위 소자로 적용된 시냅틱 어레이 소자를 보여주는 회로도 이다."}
