

#  JPEG 壓縮 SoC 專案 – 規格書


**專案類型**：基於 RTL 的 JPEG 壓縮 SoC 設計

---

## 1. 功能需求

* **支援格式**：Baseline JPEG（DCT + 量化 + Huffman 編碼）
* **色彩空間轉換**：支援 RGB → YCbCr
* **輸入解析度**：支援 128×128 至 1920×1080 的影像尺寸
* **區塊處理**：使用 8×8 區塊進行處理，各模組獨立可驗證
* **輸出格式**：JPEG 壓縮後的 binary bitstream

---

## 2. 介面規格

* **影像資料輸入**：AXI4 Memory-Mapped Master（RGB888 格式）
* **控制參數輸入**：AXI4-Lite Slave（啟動、重設、解析度、Q-table、影像大小等）
* **壓縮資料輸出**：AXI4-Stream Master
  （或可選 AXI4-MM Master 直接寫入 DDR）
* **主時脈與重設**：100 MHz 系統時脈，支援外部重設控制

---

## 3. 效能規格

* **最高解析度支援**：1920×1080 單張圖片壓縮
* **延遲限制**：128×128 影像壓縮需在 2 毫秒內完成
* **影像品質**：PSNR ≥ 35 dB
* **FPGA 資源使用率**：邏輯資源使用需低於 50%

---

## 4. 設計限制

* 系統需使用 **RTL 或 HLS** 方法開發
* **目標平台**：Zynq XC7Z020（EGO XZ7 開發板）

---

## 5. 驗收條件

* 壓縮結果可正常解碼、顯示無誤
* 壓縮比與 PSNR 達標
* FPGA 使用率與延遲符合規格
  → **詳細驗證方式請見 `/verification/README.md`**

---


