Este ejmplo implementa un serial input paralel output. Para esto implementa un shift register.
Este ejeplo lo vimos en clase. Lo que podemos ver tambien es que tenemos un Diagrama.png en el cual vemos la arquitectura 
del mismo.

    * Ejemplo que prueba el SIPO:
    * sipo_rtl.vhd              : Este tiene la funcionalidad de hacer un serial input paralel output. El codigo es RTL.
    * sipo_rtl_tb.vhd           : Se hace el testbench que genera un stream serial.
    * Diagrama_en_bloques.PNG   : Diagrama en bloques que 
    * sim.do                    : Script para ejecutar la simulacion en questasim/modelsim.
    * wave.do                   : Contiene las waveform necesaria para visualizarlas.