<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a200tfbg484-2" LaunchTime="1736309380" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/fpga.dcp">
  <File Type="VDS-TIMINGSUMMARY" Name="fpga_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="fpga.dcp"/>
  <File Type="RDS-UTIL-PB" Name="fpga_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="fpga_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="fpga_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="fpga.vds"/>
  <File Type="REPORTS-TCL" Name="fpga_reports.tcl"/>
  <File Type="VDS-TIMING-PB" Name="fpga_timing_summary_synth.pb"/>
  <File Type="PA-TCL" Name="fpga.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/lib/axis/rtl/arbiter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/lib/axis/rtl/arbiter.v"/>
        <Attr Name="ImportTime" Val="1735877023"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/arp.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/arp.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/arp_cache.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/arp_cache.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/arp_eth_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/arp_eth_rx.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/arp_eth_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/arp_eth_tx.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/lib/axis/rtl/axis_adapter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../lib/axis/rtl/axis_adapter.v"/>
        <Attr Name="ImportTime" Val="1735877023"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/lib/axis/rtl/axis_async_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/lib/axis/rtl/axis_async_fifo.v"/>
        <Attr Name="ImportTime" Val="1735877023"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/lib/axis/rtl/axis_async_fifo_adapter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/lib/axis/rtl/axis_async_fifo_adapter.v"/>
        <Attr Name="ImportTime" Val="1735877023"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/lib/axis/rtl/axis_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/lib/axis/rtl/axis_fifo.v"/>
        <Attr Name="ImportTime" Val="1735877023"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/axis_gmii_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/axis_gmii_rx.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/axis_gmii_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/axis_gmii_tx.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/eth_arb_mux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/eth_arb_mux.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/eth_axis_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/eth_axis_rx.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/eth_axis_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/eth_axis_tx.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/eth_mac_1g.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/eth_mac_1g.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/eth_mac_1g_rgmii.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/eth_mac_1g_rgmii.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/eth_mac_1g_rgmii_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/eth_mac_1g_rgmii_fifo.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/rtl/fpga_core.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/fpga_core.v"/>
        <Attr Name="ImportTime" Val="1735965847"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/iddr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/iddr.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/ip.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/ip.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/ip_arb_mux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/ip_arb_mux.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/ip_complete.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/ip_complete.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/ip_eth_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/ip_eth_rx.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/ip_eth_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/ip_eth_tx.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/lfsr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/lfsr.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/rtl/mac_ctrl_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../rtl/mac_ctrl_rx.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/rtl/mac_ctrl_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../rtl/mac_ctrl_tx.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/rtl/mac_pause_ctrl_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../rtl/mac_pause_ctrl_rx.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/rtl/mac_pause_ctrl_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../rtl/mac_pause_ctrl_tx.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/oddr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/oddr.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/lib/axis/rtl/priority_encoder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/lib/axis/rtl/priority_encoder.v"/>
        <Attr Name="ImportTime" Val="1735877023"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/rgmii_phy_if.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/rgmii_phy_if.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/ssio_ddr_in.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/ssio_ddr_in.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/lib/axis/rtl/sync_reset.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/lib/axis/rtl/sync_reset.v"/>
        <Attr Name="ImportTime" Val="1735877023"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/udp.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/udp.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/udp_checksum_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/udp_checksum_gen.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/udp_complete.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/udp_complete.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/udp_ip_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/udp_ip_rx.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/lib/eth/rtl/udp_ip_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/rtl/udp_ip_tx.v"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog-ethernet/example/AX7203_ARTIX7/fpga/rtl/fpga.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/fpga.v"/>
        <Attr Name="ImportTime" Val="1736253817"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="fpga"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/fpga.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga.xdc"/>
        <Attr Name="ImportTime" Val="1736254637"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/eth.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../eth.xdc"/>
        <Attr Name="ImportTime" Val="1736232394"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/syn/vivado/rgmii_phy_if.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/syn/vivado/rgmii_phy_if.tcl"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/syn/vivado/eth_mac_1g_rgmii.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/syn/vivado/eth_mac_1g_rgmii.tcl"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/syn/vivado/eth_mac_fifo.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/syn/vivado/eth_mac_fifo.tcl"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/lib/axis/syn/vivado/axis_async_fifo.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/lib/axis/syn/vivado/axis_async_fifo.tcl"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/fpga/lib/eth/lib/axis/syn/vivado/sync_reset.tcl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lib/eth/lib/axis/syn/vivado/sync_reset.tcl"/>
        <Attr Name="ImportTime" Val="1735877024"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/fpga/fpga.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/fpga.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2023"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_div"/>
</GenRun>
