.device 0x120010
.config_chain 0
PIN_11_KEEP: 00
PIN_11_OPEN_DRAIN: 0
PIN_11_PDRCTRL: 01
PIN_12_KEEP: 00
PIN_12_OPEN_DRAIN: 0
PIN_12_PDRCTRL: 01
PIN_13_KEEP: 00
PIN_13_OPEN_DRAIN: 0
PIN_13_PDRCTRL: 01
PIN_14_KEEP: 00
PIN_14_OPEN_DRAIN: 0
PIN_14_PDRCTRL: 01
PIN_15_KEEP: 00
PIN_15_OPEN_DRAIN: 0
PIN_15_PDRCTRL: 01
PIN_16_KEEP: 00
PIN_16_OPEN_DRAIN: 0
PIN_16_PDRCTRL: 01
PIN_17_KEEP: 00
PIN_17_OPEN_DRAIN: 0
PIN_17_PDRCTRL: 01
PIN_18_KEEP: 00
PIN_18_OPEN_DRAIN: 0
PIN_18_PDRCTRL: 01
PIN_19_KEEP: 00
PIN_19_OPEN_DRAIN: 0
PIN_19_PDRCTRL: 01
PIN_1_KEEP: 00
PIN_1_OPEN_DRAIN: 0
PIN_1_PDRCTRL: 01
PIN_20_KEEP: 00
PIN_20_OPEN_DRAIN: 0
PIN_20_PDRCTRL: 01
PIN_22_KEEP: 00
PIN_22_OPEN_DRAIN: 0
PIN_22_PDRCTRL: 01
PIN_23_KEEP: 00
PIN_23_OPEN_DRAIN: 0
PIN_23_PDRCTRL: 01
PIN_25_KEEP: 00
PIN_25_OPEN_DRAIN: 0
PIN_25_PDRCTRL: 01
PIN_26_KEEP: 00
PIN_26_OPEN_DRAIN: 0
PIN_26_PDRCTRL: 01
PIN_27_KEEP: 01
PIN_27_OPEN_DRAIN: 0
PIN_27_PDRCTRL: 01
PIN_29_KEEP: 01
PIN_29_OPEN_DRAIN: 0
PIN_29_PDRCTRL: 01
PIN_2_KEEP: 00
PIN_2_OPEN_DRAIN: 0
PIN_2_PDRCTRL: 01
PIN_31_KEEP: 01
PIN_31_OPEN_DRAIN: 0
PIN_31_PDRCTRL: 01
PIN_32_KEEP: 01
PIN_32_OPEN_DRAIN: 0
PIN_32_PDRCTRL: 01
PIN_33_KEEP: 00
PIN_33_OPEN_DRAIN: 0
PIN_33_PDRCTRL: 01
PIN_34_KEEP: 00
PIN_34_OPEN_DRAIN: 0
PIN_34_PDRCTRL: 01
PIN_35_KEEP: 00
PIN_35_OPEN_DRAIN: 0
PIN_35_PDRCTRL: 01
PIN_36_KEEP: 00
PIN_36_OPEN_DRAIN: 0
PIN_36_PDRCTRL: 01
PIN_37_KEEP: 00
PIN_37_OPEN_DRAIN: 0
PIN_37_PDRCTRL: 01
PIN_38_KEEP: 00
PIN_38_OPEN_DRAIN: 0
PIN_38_PDRCTRL: 01
PIN_39_KEEP: 00
PIN_39_OPEN_DRAIN: 0
PIN_39_PDRCTRL: 01
PIN_3_KEEP: 00
PIN_3_OPEN_DRAIN: 0
PIN_3_PDRCTRL: 01
PIN_40_KEEP: 00
PIN_40_OPEN_DRAIN: 0
PIN_40_PDRCTRL: 01
PIN_41_KEEP: 00
PIN_41_OPEN_DRAIN: 0
PIN_41_PDRCTRL: 01
PIN_42_KEEP: 00
PIN_42_OPEN_DRAIN: 0
PIN_42_PDRCTRL: 01
PIN_43_KEEP: 00
PIN_43_OPEN_DRAIN: 0
PIN_43_PDRCTRL: 01
PIN_44_KEEP: 00
PIN_44_OPEN_DRAIN: 0
PIN_44_PDRCTRL: 01
PIN_45_KEEP: 01
PIN_45_OPEN_DRAIN: 0
PIN_45_PDRCTRL: 01
PIN_46_KEEP: 00
PIN_46_OPEN_DRAIN: 0
PIN_46_PDRCTRL: 01
PIN_48_KEEP: 01
PIN_48_OPEN_DRAIN: 0
PIN_48_PDRCTRL: 01
PIN_4_KEEP: 00
PIN_4_OPEN_DRAIN: 0
PIN_4_PDRCTRL: 01
PIN_5_KEEP: 00
PIN_5_OPEN_DRAIN: 0
PIN_5_PDRCTRL: 01
PIN_6_KEEP: 00
PIN_6_OPEN_DRAIN: 0
PIN_6_PDRCTRL: 01
PIN_9_KEEP: 01
PIN_9_OPEN_DRAIN: 0
PIN_9_PDRCTRL: 01
__NAME: I/O

.config_chain 1
CLK_EN1: 0
CLK_EN2: 0
CLK_EN3: 0
CLK_EN4: 0
CP: 000
DLYNUM_G1: 000000
DLYNUM_G2: 000000
DLYNUM_G3: 000000
DLYNUM_G4: 000000
M_G1: 000000
M_G2: 000000
M_G3: 000000
M_G4: 000000
M_M: 000000
M_N: 000000
PLL_EN_FLAG: 0
PllClkFbMUX: 0
PllClkInMUX: 00
PllIntFbMUX: 00
PllSeamMUX0: 000
PllSeamMUX1: 000
RLPF: 00
RREF: 00
RVI: 00
SELCLK_G1: 000
SELCLK_G2: 000
SELCLK_G3: 000
SELCLK_G4: 000
__NAME: PLL

.IOTILE 0 9
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b1000_010	; I:4	; <= IOTILE(0,9):RMUX16:O0 T0 0.877	; syn__1100_[3]
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b0100_100	; I:1	; <= IOTILE(0,9):RMUX04:O0 T0 0.877	; syn__1100_[2]
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_000	; I:-1
IOMUX09: 7'b0000_001	; I:-1
IOMUX10: 7'b0000_000	; I:-1
IOMUX11: 7'b0000_001	; I:-1
IOMUX12: 7'b0000_000	; I:-1
IOMUX13: 7'b0000_001	; I:-1
IOMUX14: 7'b0000_000	; I:-1
IOMUX15: 7'b0000_001	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b100_010	; I:3	; <= LogicTILE(0,7):RMUX75:O0 T4Y 0.567	; syn__1100_[2]
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b100_010	; I:3	; <= LogicTILE(0,5):RMUX85:O0 T4Y 0.623	; syn__1100_[3]
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_N4

.IOTILE 1 9
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0000_001	; I:-1
IOMUX01: 7'b0100_100	; I:1	; <= IOTILE(1,9):RMUX04:O0 T0 0.877	; syn__1100_[4]
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b0010_010	; I:6	; <= IOTILE(1,9):RMUX24:O0 T0 0.877	; syn__1100_[1]
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_001	; I:-1
IOMUX09: 7'b0000_000	; I:-1
IOMUX10: 7'b0000_001	; I:-1
IOMUX11: 7'b0000_000	; I:-1
IOMUX12: 7'b0000_001	; I:-1
IOMUX13: 7'b0000_000	; I:-1
IOMUX14: 7'b0000_001	; I:-1
IOMUX15: 7'b0000_000	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b010_100	; I:1	; <= LogicTILE(1,5):RMUX02:O0 T4Y 0.623	; syn__1100_[4]
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b100_010	; I:3	; <= LogicTILE(1,5):RMUX19:O0 T4Y 0.623	; syn__1100_[1]
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_N4

.IOTILE 2 9
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b1000_010	; I:4	; <= IOTILE(2,9):RMUX16:O0 T0 0.877	; syn__1100_[0]
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_001	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_000	; I:-1
IOMUX09: 7'b0000_001	; I:-1
IOMUX10: 7'b0000_001	; I:-1
IOMUX11: 7'b0000_001	; I:-1
IOMUX12: 7'b0000_000	; I:-1
IOMUX13: 7'b0000_001	; I:-1
IOMUX14: 7'b0000_001	; I:-1
IOMUX15: 7'b0000_001	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b100_010	; I:3	; <= LogicTILE(2,5):RMUX85:O0 T4Y 0.623	; syn__1100_[0]
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_N4

.IOTILE 4 9
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
GclkDMUX00: 4'b0000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0000_001	; I:-1
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_001	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_001	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_000	; I:-1
IOMUX09: 7'b0000_001	; I:-1
IOMUX10: 7'b0000_001	; I:-1
IOMUX11: 7'b0000_001	; I:-1
IOMUX12: 7'b0000_000	; I:-1
IOMUX13: 7'b0000_001	; I:-1
IOMUX14: 7'b0000_001	; I:-1
IOMUX15: 7'b0000_001	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0	; syn__1103_
InputMUX01: 1'b0	; syn__1103_
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_N4_G1

.IOTILE 5 9
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
GclkDMUX00: 4'b0000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0000_001	; I:-1
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_000	; I:-1
IOMUX09: 7'b0000_000	; I:-1
IOMUX10: 7'b0000_000	; I:-1
IOMUX11: 7'b0000_000	; I:-1
IOMUX12: 7'b0000_000	; I:-1
IOMUX13: 7'b0000_000	; I:-1
IOMUX14: 7'b0000_000	; I:-1
IOMUX15: 7'b0000_000	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_N4_G1

.IOTILE 6 9
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
GclkDMUX00: 4'b0000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0000_001	; I:-1
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b0010_010	; I:6	; <= IOTILE(6,9):RMUX24:O0 T0 0.877	; syn__1100_[5]
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_000	; I:-1
IOMUX09: 7'b0000_001	; I:-1
IOMUX10: 7'b0000_000	; I:-1
IOMUX11: 7'b0000_001	; I:-1
IOMUX12: 7'b0000_000	; I:-1
IOMUX13: 7'b0000_001	; I:-1
IOMUX14: 7'b0000_000	; I:-1
IOMUX15: 7'b0000_001	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b100_010	; I:3	; <= LogicTILE(6,5):RMUX19:O0 T4Y 0.623	; syn__1100_[5]
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_N4_G1

.IOTILE 7 9
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
GclkDMUX00: 4'b0000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0000_001	; I:-1
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_001	; I:-1
IOMUX06: 7'b0000_001	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_000	; I:-1
IOMUX09: 7'b0000_001	; I:-1
IOMUX10: 7'b0000_001	; I:-1
IOMUX11: 7'b0000_000	; I:-1
IOMUX12: 7'b0000_000	; I:-1
IOMUX13: 7'b0000_001	; I:-1
IOMUX14: 7'b0000_001	; I:-1
IOMUX15: 7'b0000_000	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_N4_G1

.IOTILE 8 9
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
GclkDMUX00: 4'b1111
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0001_010	; I:7	; <= IOTILE(8,9):RMUX28:O0 T0 0.877	; syn__1102_[4]
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_001	; I:-1
IOMUX06: 7'b0000_001	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_000	; I:-1
IOMUX09: 7'b0000_001	; I:-1
IOMUX10: 7'b0000_001	; I:-1
IOMUX11: 7'b0000_000	; I:-1
IOMUX12: 7'b0000_000	; I:-1
IOMUX13: 7'b0000_001	; I:-1
IOMUX14: 7'b0000_001	; I:-1
IOMUX15: 7'b0000_000	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b100_100	; I:0	; <= LogicTILE(8,6):RMUX92:O0 T4Y 0.606	; syn__1102_[4]
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_N4_G1

.IOTILE 9 9
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
GclkDMUX00: 4'b1111
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0000_001	; I:-1
IOMUX01: 7'b1000_010	; I:4	; <= IOTILE(9,9):RMUX16:O0 T0 0.877	; syn__1102_[7]
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b0010_100	; I:2	; <= IOTILE(9,9):RMUX08:O0 T0 0.877	; syn__1102_[6]
IOMUX04: 7'b0000_001	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_001	; I:-1
IOMUX09: 7'b0000_000	; I:-1
IOMUX10: 7'b0000_001	; I:-1
IOMUX11: 7'b0000_000	; I:-1
IOMUX12: 7'b0000_001	; I:-1
IOMUX13: 7'b0000_000	; I:-1
IOMUX14: 7'b0000_001	; I:-1
IOMUX15: 7'b0000_000	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b100_010	; I:3	; <= LogicTILE(9,5):RMUX55:O0 T4Y 0.623	; syn__1102_[6]
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b001_100	; I:2	; <= LogicTILE(9,6):RMUX85:O0 T4Y 0.606	; syn__1102_[7]
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_N4_G1

.IOTILE 11 9
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0000_001	; I:-1
IOMUX01: 7'b0001_010	; I:7	; <= IOTILE(11,9):RMUX28:O0 T0 0.877	; syn__1102_[5]
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_001	; I:-1
IOMUX09: 7'b0000_000	; I:-1
IOMUX10: 7'b0000_001	; I:-1
IOMUX11: 7'b0000_001	; I:-1
IOMUX12: 7'b0000_001	; I:-1
IOMUX13: 7'b0000_000	; I:-1
IOMUX14: 7'b0000_001	; I:-1
IOMUX15: 7'b0000_001	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b100_100	; I:0	; <= LogicTILE(11,6):RMUX92:O0 T4Y 0.606	; syn__1102_[5]
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_N4

.IOTILE 12 9
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0000_001	; I:-1
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_001	; I:-1
IOMUX09: 7'b0000_001	; I:-1
IOMUX10: 7'b0000_001	; I:-1
IOMUX11: 7'b0000_001	; I:-1
IOMUX12: 7'b0000_001	; I:-1
IOMUX13: 7'b0000_001	; I:-1
IOMUX14: 7'b0000_001	; I:-1
IOMUX15: 7'b0000_001	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_N4

.LogicTILE 0 8
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0	; AsyncReset_X1006_Y1002_GND
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0	; AsyncReset_X1006_Y1002_GND
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0	; AsyncReset_X1006_Y1002_GND
ClkMUX00: 1'b0
ClkMUX01: 1'b0	; syn__1103__X1006_Y1002_SIG_VCC
ClkMUX02: 1'b0
ClkMUX03: 1'b0	; syn__1103__X1006_Y1002_SIG_VCC
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0	; syn__1103__X1006_Y1002_SIG_VCC
CtrlMUX00: 12'b00010000_0001	; I:27	; <= LogicTILE(0,8):RMUX34:O0 T0 0.381	; syn__1103_
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0001000_100	; I:3	; <= LogicTILE(0,8):OMUX11:O0 T0 0.197	; tc3.PCmux[3]
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000010_100	; I:5	; <= LogicTILE(1,8):RMUX03:O0 T4X 0.44	; syn__0494_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0100000_100	; I:1	; <= LogicTILE(0,8):OMUX05:O0 T0 0.197	; tc3.PCmux[4]
RMUX16: 10'b0100000_010	; I:8	; <= LogicTILE(4,8):RMUX49:O0 T4X 0.482	; syn__0597_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000010_100	; I:5	; <= LogicTILE(1,8):RMUX49:O0 T4X 0.44	; syn__0596_
RMUX23: 10'b0000001_100	; I:6	; <= LogicTILE(2,8):RMUX49:O0 T4X 0.475	; syn__0488_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000001_010	; I:13	; <= LogicTILE(0,7):RMUX09:O0 T4Y 0.527	; syn__0599_
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000001_100	; I:6	; <= LogicTILE(2,8):RMUX56:O0 T4X 0.475	; syn__0437_
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000100_100	; I:4	; <= LogicTILE(0,8):RMUX32:O0 T0 0.381	; syn__0437_
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0100000_100	; I:1	; <= LogicTILE(0,8):OMUX17:O0 T0 0.197	; tc3.WD[5]
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000010_100	; I:5	; <= LogicTILE(1,8):RMUX79:O0 T4X 0.44	; syn__0493_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0100000_001	; I:15	; <= LogicTILE(0,5):RMUX55:O0 T4Y 0.606	; syn__0416_
RMUX47: 10'b0000001_010	; I:13	; <= LogicTILE(0,7):RMUX55:O0 T4Y 0.527	; syn__0787_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0100000_001	; I:15	; <= LogicTILE(0,5):RMUX62:O0 T4Y 0.606	; syn__0421_
RMUX52: 10'b0010000_001	; I:16	; <= LogicTILE(0,4):RMUX39:O0 T4Y 0.623	; syn__0732_
RMUX53: 10'b0000100_100	; I:4	; <= LogicTILE(0,8):RMUX51:O0 T0 0.381	; syn__0421_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0001000_100	; I:3	; <= LogicTILE(0,8):OMUX35:O0 T0 0.197	; tc3.WD[4]
RMUX58: 10'b0100000_001	; I:15	; <= LogicTILE(0,5):RMUX39:O0 T4Y 0.606	; syn__0594_
RMUX59: 10'b0000010_100	; I:5	; <= LogicTILE(1,8):RMUX63:O0 T4X 0.44	; syn__0433_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000001_100	; I:6	; <= LogicTILE(2,8):RMUX63:O0 T4X 0.475	; syn__0429_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000100_100	; I:4	; <= LogicTILE(0,8):RMUX63:O0 T0 0.381	; syn__0429_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0100000_010	; I:8	; <= LogicTILE(4,8):RMUX13:O0 T4X 0.482	; syn__1103_
RMUX71: 10'b0000001_010	; I:13	; <= LogicTILE(0,7):RMUX85:O0 T4Y 0.527	; syn__0738_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0010000_001	; I:16	; <= LogicTILE(0,4):RMUX69:O0 T4Y 0.623	; syn__0357_
RMUX77: 10'b0100000_001	; I:15	; <= LogicTILE(0,5):RMUX69:O0 T4Y 0.606	; syn__0336_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b1000000_100	; I:0	; <= LogicTILE(0,8):OMUX38:O0 T0 0.197	; tc3.WD[3]
RMUX81: 10'b0001000_100	; I:3	; <= LogicTILE(0,8):OMUX47:O0 T0 0.197	; tc3.PCmux[5]
RMUX82: 10'b0000010_100	; I:5	; <= LogicTILE(1,8):RMUX93:O0 T4X 0.44	; syn__0427_
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0001
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0100	; syn__1103_
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b010000000_100	; I:1	; A	; <= LogicTILE(0,8):OMUX04:O0 T0 0.996	; tc3.PC[4]
alta_slice00_IMUX01: 12'b001000000_100	; I:2	; B	; <= LogicTILE(0,8):OMUX10:O0 T0 0.955	; tc3.PC[3]
alta_slice00_IMUX02: 12'b010000000_010	; I:10	; C	; <= LogicTILE(1,8):RMUX60:O0 T1 1.021	; syn__0596_
alta_slice00_IMUX03: 12'b000001000_010	; I:14	; D	; <= LogicTILE(0,8):RMUX23:O0 T0 0.688	; syn__0488_
alta_slice00_LUT: 16'h6a00
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0595_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b010000000_010	; I:10	; A	; <= LogicTILE(1,8):RMUX72:O0 T1 1.15	; syn__0492_
alta_slice01_IMUX05: 12'b000001000_100	; I:5	; B	; <= LogicTILE(0,8):OMUX28:O0 T0 0.955	; syn__0420_
alta_slice01_IMUX06: 12'b000000000_000	; I:-1	; C
alta_slice01_IMUX07: 12'b000001000_010	; I:14	; D	; <= LogicTILE(0,8):RMUX23:O0 T0 0.688	; syn__0488_
alta_slice01_LUT: 16'h335a
alta_slice01_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b1	; Q	; tc3.PC[4]
alta_slice01_OMUX05: 1'b0	; LutOut	; tc3.PCmux[4]
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000001_100	; I:8	; A	; <= LogicTILE(0,8):OMUX43:O0 T0 0.996	; syn__0426_
alta_slice02_IMUX09: 12'b000100000_001	; I:21	; B	; <= LogicTILE(0,8):RMUX65:O0 T0 1.102	; syn__0429_
alta_slice02_IMUX10: 12'b000000010_010	; I:16	; C	; <= LogicTILE(0,8):RMUX34:O0 T0 1.014	; syn__0437_
alta_slice02_IMUX11: 12'b001000000_001	; I:20	; D	; <= LogicTILE(0,8):RMUX59:O0 T0 0.688	; syn__0433_
alta_slice02_LUT: 16'h8000
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0425_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000001_100	; I:8	; A	; <= LogicTILE(0,8):OMUX43:O0 T0 0.996	; syn__0426_
alta_slice03_IMUX13: 12'b100000000_010	; I:9	; B	; <= LogicTILE(1,8):RMUX30:O0 T1 1.109	; syn__0491_
alta_slice03_IMUX14: 12'b000000000_000	; I:-1	; C
alta_slice03_IMUX15: 12'b000001000_010	; I:14	; D	; <= LogicTILE(0,8):RMUX23:O0 T0 0.688	; syn__0488_
alta_slice03_LUT: 16'h553c
alta_slice03_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice03_OMUX09: 1'b1	; Q	; tc3.PC[3]
alta_slice03_OMUX10: 1'b1	; Q	; tc3.PC[3]
alta_slice03_OMUX11: 1'b0	; LutOut	; tc3.PCmux[3]
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b010000000_100	; I:1	; A	; <= LogicTILE(0,8):OMUX07:O0 T0 0.996	; syn__0425_
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000001000_100	; I:5	; C	; <= LogicTILE(0,8):OMUX25:O0 T0 0.867	; syn__0415_
alta_slice04_IMUX19: 12'b000001000_100	; I:5	; D	; <= LogicTILE(0,8):OMUX28:O0 T0 0.541	; syn__0420_
alta_slice04_LUT: 16'ha000
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0414_
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000100_100	; I:6	; A	; <= LogicTILE(0,8):OMUX31:O0 T0 0.996	; syn__0592_
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000001000_100	; I:5	; C	; <= LogicTILE(0,8):OMUX25:O0 T0 0.867	; syn__0415_
alta_slice05_IMUX23: 12'b100000000_001	; I:18	; D	; <= LogicTILE(0,8):RMUX47:O0 T0 0.688	; syn__0787_
alta_slice05_LUT: 16'h5f55
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; tc3.WD[5]
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b100000000_100	; I:0	; B	; <= LogicTILE(0,8):OMUX04:O0 T0 0.955	; tc3.PC[4]
alta_slice06_IMUX26: 12'b000000000_000	; I:-1	; C
alta_slice06_IMUX27: 12'b000000001_010	; I:17	; D	; <= LogicTILE(0,8):RMUX41:O0 T0 0.688	; syn__0493_
alta_slice06_LUT: 16'hcc00
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0495_
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0495_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000100000_100	; I:3	; C	; <= LogicTILE(0,8):OMUX19:O0 T0 0.867	; syn__0495_
alta_slice07_IMUX31: 12'b000000001_100	; I:8	; D	; <= LogicTILE(0,8):OMUX46:O0 T0 0.541	; tc3.PC[5]
alta_slice07_LUT: 16'hf000
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0497_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b100000000_001	; I:18	; A	; <= LogicTILE(0,8):RMUX46:O0 T0 1.143	; syn__0416_
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b010000000_001	; I:19	; C	; <= LogicTILE(0,8):RMUX52:O0 T0 1.014	; syn__0732_
alta_slice08_IMUX35: 12'b010000000_010	; I:10	; D	; <= LogicTILE(1,8):RMUX66:O0 T1 0.695	; syn__0336_
alta_slice08_LUT: 16'ha0aa
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0415_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b010000000_001	; I:19	; B	; <= LogicTILE(0,8):RMUX53:O0 T0 1.102	; syn__0421_
alta_slice09_IMUX38: 12'b000001000_001	; I:23	; C	; <= LogicTILE(0,8):RMUX76:O0 T0 1.014	; syn__0357_
alta_slice09_IMUX39: 12'b000001000_001	; I:23	; D	; <= LogicTILE(0,8):RMUX77:O0 T0 0.688	; syn__0336_
alta_slice09_LUT: 16'hc0cc
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0420_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b100000000_010	; I:9	; B	; <= LogicTILE(1,8):RMUX06:O0 T1 1.109	; syn__0593_
alta_slice10_IMUX42: 12'b001000000_001	; I:20	; C	; <= LogicTILE(0,8):RMUX58:O0 T0 1.014	; syn__0594_
alta_slice10_IMUX43: 12'b000001000_010	; I:14	; D	; <= LogicTILE(0,8):RMUX23:O0 T0 0.688	; syn__0488_
alta_slice10_LUT: 16'h30f0
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0592_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b100000000_100	; I:0	; A	; <= LogicTILE(0,8):OMUX01:O0 T0 0.996	; syn__0595_
alta_slice11_IMUX45: 12'b000010000_100	; I:4	; B	; <= LogicTILE(0,8):OMUX28:O0 T0 0.955	; syn__0420_
alta_slice11_IMUX46: 12'b000010000_010	; I:13	; C	; <= LogicTILE(0,8):RMUX16:O0 T0 1.014	; syn__0597_
alta_slice11_IMUX47: 12'b100000000_001	; I:18	; D	; <= LogicTILE(0,8):RMUX47:O0 T0 0.688	; syn__0787_
alta_slice11_LUT: 16'hbfaf
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; tc3.WD[4]
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000010_100	; I:7	; B	; <= LogicTILE(0,8):OMUX40:O0 T0 0.955	; syn__0598_
alta_slice12_IMUX50: 12'b000000001_100	; I:8	; C	; <= LogicTILE(0,8):OMUX43:O0 T0 0.867	; syn__0426_
alta_slice12_IMUX51: 12'b100000000_001	; I:18	; D	; <= LogicTILE(0,8):RMUX47:O0 T0 0.688	; syn__0787_
alta_slice12_LUT: 16'h3f33
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; tc3.WD[3]
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000100_010	; I:15	; A	; <= LogicTILE(0,8):RMUX28:O0 T0 1.143	; syn__0599_
alta_slice13_IMUX53: 12'b010000000_100	; I:1	; B	; <= LogicTILE(0,8):OMUX10:O0 T0 0.955	; tc3.PC[3]
alta_slice13_IMUX54: 12'b000001000_010	; I:14	; C	; <= LogicTILE(0,8):RMUX22:O0 T0 1.014	; syn__0596_
alta_slice13_IMUX55: 12'b000001000_010	; I:14	; D	; <= LogicTILE(0,8):RMUX23:O0 T0 0.688	; syn__0488_
alta_slice13_LUT: 16'h82aa
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0598_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000010000_001	; I:22	; B	; <= LogicTILE(0,8):RMUX71:O0 T0 1.102	; syn__0738_
alta_slice14_IMUX58: 12'b000000100_001	; I:24	; C	; <= LogicTILE(0,8):RMUX82:O0 T0 1.014	; syn__0427_
alta_slice14_IMUX59: 12'b000001000_001	; I:23	; D	; <= LogicTILE(0,8):RMUX77:O0 T0 0.688	; syn__0336_
alta_slice14_LUT: 16'hc0f0
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0426_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b001000000_010	; I:11	; B	; <= LogicTILE(0,8):RMUX05:O0 T0 1.102	; syn__0494_
alta_slice15_IMUX62: 12'b000010000_100	; I:4	; C	; <= LogicTILE(0,8):OMUX25:O0 T0 0.867	; syn__0415_
alta_slice15_IMUX63: 12'b000001000_010	; I:14	; D	; <= LogicTILE(0,8):RMUX23:O0 T0 0.688	; syn__0488_
alta_slice15_LUT: 16'h0fcc
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b1	; Q	; tc3.PC[5]
alta_slice15_OMUX46: 1'b1	; Q	; tc3.PC[5]
alta_slice15_OMUX47: 1'b0	; LutOut	; tc3.PCmux[5]
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 1 8
AsyncMUX00: 1'b0	; AsyncReset_X1005_Y1002_GND
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0	; AsyncReset_X1005_Y1002_GND
AsyncMUX10: 1'b0	; AsyncReset_X1005_Y1002_GND
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0	; syn__1103__X1005_Y1002_SIG_VCC
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0	; syn__1103__X1005_Y1002_SIG_VCC
ClkMUX10: 1'b0	; syn__1103__X1005_Y1002_SIG_VCC
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00100000_0001	; I:26	; <= LogicTILE(1,8):RMUX28:O0 T0 0.381	; syn__1103_
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0100000_001	; I:15	; <= LogicTILE(1,5):RMUX25:O0 T4Y 0.606	; syn__0463_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0010000_100	; I:2	; <= LogicTILE(1,8):OMUX08:O0 T0 0.197	; syn__0494_
RMUX04: 10'b0001000_100	; I:3	; <= LogicTILE(0,8):OMUX09:O0 T1 0.193	; tc3.PC[3]
RMUX05: 10'b0000001_010	; I:13	; <= LogicTILE(1,7):RMUX75:O0 T4Y 0.527	; tc3.PC[6]
RMUX06: 10'b0100000_100	; I:1	; <= LogicTILE(1,8):OMUX05:O0 T0 0.197	; syn__0593_
RMUX07: 10'b0001000_100	; I:3	; <= LogicTILE(1,8):OMUX11:O0 T0 0.197	; syn__0590_
RMUX08: 10'b0000010_100	; I:5	; <= LogicTILE(2,8):RMUX26:O0 T4X 0.44	; syn__0570_
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000010_100	; I:5	; <= LogicTILE(2,8):RMUX49:O0 T4X 0.44	; syn__0488_
RMUX17: 10'b0000001_010	; I:13	; <= LogicTILE(1,7):RMUX25:O0 T4Y 0.527	; syn__0234_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b1000000_010	; I:7	; <= LogicTILE(4,8):RMUX03:O0 T4X 0.48	; syn__0591_
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000010_100	; I:5	; <= LogicTILE(2,8):RMUX49:O0 T4X 0.44	; syn__0488_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b1000000_100	; I:0	; <= LogicTILE(0,8):OMUX12:O0 T1 0.193	; syn__0414_
RMUX28: 10'b0001000_100	; I:3	; <= LogicTILE(0,8):OMUX21:O0 T1 0.193	; syn__0497_
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b1000000_100	; I:0	; <= LogicTILE(1,8):OMUX14:O0 T0 0.197	; syn__0491_
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0010000_100	; I:2	; <= LogicTILE(0,8):OMUX18:O0 T1 0.193	; syn__0495_
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0100000_001	; I:15	; <= LogicTILE(1,5):RMUX09:O0 T4Y 0.606	; IOaddr3[4]
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_100	; I:3	; <= LogicTILE(1,8):OMUX35:O0 T0 0.197	; syn__0596_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000010_100	; I:5	; <= LogicTILE(2,8):RMUX63:O0 T4X 0.44	; syn__0429_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000001_010	; I:13	; <= LogicTILE(1,7):RMUX39:O0 T4Y 0.527	; syn__0433_
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0001000_100	; I:3	; <= LogicTILE(1,8):OMUX35:O0 T0 0.197	; syn__0596_
RMUX61: 10'b0100000_100	; I:1	; <= LogicTILE(1,8):OMUX29:O0 T0 0.197	; tc3.PCmux[1]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000001_010	; I:13	; <= LogicTILE(1,7):RMUX39:O0 T4Y 0.527	; syn__0433_
RMUX64: 10'b1000000_010	; I:7	; <= LogicTILE(4,8):RMUX13:O0 T4X 0.48	; syn__1103_
RMUX65: 10'b0000001_100	; I:6	; <= BramTILE(3,8):RMUX13:O0 T4X 0.475	; tc3.IM[0]
RMUX66: 10'b0100000_001	; I:15	; <= LogicTILE(1,5):RMUX62:O0 T4Y 0.606	; syn__0336_
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b1000000_100	; I:0	; <= LogicTILE(1,8):OMUX38:O0 T0 0.197	; syn__0492_
RMUX73: 10'b0000001_100	; I:6	; <= BramTILE(3,8):RMUX43:O0 T4X 0.475	; tc3.IM[5]
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0010000_100	; I:2	; <= LogicTILE(1,8):OMUX44:O0 T0 0.197	; syn__0493_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0001000_100	; I:3	; <= LogicTILE(0,8):OMUX45:O0 T1 0.193	; tc3.PC[5]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b1000000_001	; I:14	; <= LogicTILE(1,6):RMUX69:O0 T4Y 0.567	; syn__0427_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0001
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0100	; syn__1103_
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000010000_010	; I:13	; A	; <= LogicTILE(1,8):RMUX16:O0 T0 1.143	; syn__0488_
alta_slice00_IMUX01: 12'b000010000_010	; I:13	; B	; <= LogicTILE(1,8):RMUX17:O0 T0 1.102	; syn__0234_
alta_slice00_IMUX02: 12'b000000000_000	; I:-1	; C
alta_slice00_IMUX03: 12'b010000000_010	; I:10	; D	; <= LogicTILE(2,8):RMUX66:O0 T1 0.695	; syn__0437_
alta_slice00_LUT: 16'h41eb
alta_slice00_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; tc3.PCmux[0]
alta_slice00_OMUX01: 1'b1	; Q	; tc3.PC[0]
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000010_001	; I:25	; B	; <= LogicTILE(1,8):RMUX89:O0 T0 1.102	; tc3.PC[5]
alta_slice01_IMUX06: 12'b000000010_010	; I:16	; C	; <= LogicTILE(1,8):RMUX34:O0 T0 1.014	; syn__0495_
alta_slice01_IMUX07: 12'b100000000_100	; I:0	; D	; <= LogicTILE(1,8):OMUX01:O0 T0 0.541	; tc3.PC[0]
alta_slice01_LUT: 16'h3ccc
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0593_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000010_010	; I:16	; A	; <= LogicTILE(1,8):RMUX34:O0 T0 1.143	; syn__0495_
alta_slice02_IMUX09: 12'b000000010_001	; I:25	; B	; <= LogicTILE(1,8):RMUX89:O0 T0 1.102	; tc3.PC[5]
alta_slice02_IMUX10: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,8):OMUX01:O0 T0 0.867	; tc3.PC[0]
alta_slice02_IMUX11: 12'b000010000_010	; I:13	; D	; <= LogicTILE(1,8):RMUX17:O0 T0 0.688	; syn__0234_
alta_slice02_LUT: 16'h666c
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0494_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000100_010	; I:15	; A	; <= LogicTILE(1,8):RMUX28:O0 T0 1.143	; syn__0497_
alta_slice03_IMUX13: 12'b001000000_010	; I:11	; B	; <= LogicTILE(1,8):RMUX05:O0 T0 1.102	; tc3.PC[6]
alta_slice03_IMUX14: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,8):OMUX01:O0 T0 0.867	; tc3.PC[0]
alta_slice03_IMUX15: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,8):RMUX23:O0 T0 0.688	; syn__0488_
alta_slice03_LUT: 16'h6c00
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0590_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000100_100	; I:6	; A	; <= LogicTILE(1,8):OMUX31:O0 T0 0.996	; tc3.PC[2]
alta_slice04_IMUX17: 12'b000001000_100	; I:5	; B	; <= LogicTILE(1,8):OMUX28:O0 T0 0.955	; tc3.PC[1]
alta_slice04_IMUX18: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,8):OMUX01:O0 T0 0.867	; tc3.PC[0]
alta_slice04_IMUX19: 12'b000010000_010	; I:13	; D	; <= LogicTILE(1,8):RMUX17:O0 T0 0.688	; syn__0234_
alta_slice04_LUT: 16'h8880
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0491_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000100_100	; I:6	; A	; <= LogicTILE(1,8):OMUX31:O0 T0 0.996	; tc3.PC[2]
alta_slice05_IMUX21: 12'b000001000_100	; I:5	; B	; <= LogicTILE(1,8):OMUX28:O0 T0 0.955	; tc3.PC[1]
alta_slice05_IMUX22: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,8):OMUX01:O0 T0 0.867	; tc3.PC[0]
alta_slice05_IMUX23: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,8):RMUX23:O0 T0 0.688	; syn__0488_
alta_slice05_LUT: 16'h6a00
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0601_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000100_010	; I:15	; A	; <= LogicTILE(1,8):RMUX28:O0 T0 1.143	; syn__0497_
alta_slice06_IMUX25: 12'b001000000_010	; I:11	; B	; <= LogicTILE(1,8):RMUX05:O0 T0 1.102	; tc3.PC[6]
alta_slice06_IMUX26: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,8):OMUX01:O0 T0 0.867	; tc3.PC[0]
alta_slice06_IMUX27: 12'b000010000_010	; I:13	; D	; <= LogicTILE(1,8):RMUX17:O0 T0 0.688	; syn__0234_
alta_slice06_LUT: 16'h666c
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0496_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,8):OMUX01:O0 T0 0.867	; tc3.PC[0]
alta_slice07_IMUX31: 12'b000010000_010	; I:13	; D	; <= LogicTILE(1,8):RMUX17:O0 T0 0.688	; syn__0234_
alta_slice07_LUT: 16'h000f
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0489_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000001000_100	; I:5	; B	; <= LogicTILE(1,8):OMUX28:O0 T0 0.955	; tc3.PC[1]
alta_slice08_IMUX34: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,8):OMUX01:O0 T0 0.867	; tc3.PC[0]
alta_slice08_IMUX35: 12'b000010000_010	; I:13	; D	; <= LogicTILE(1,8):RMUX17:O0 T0 0.688	; syn__0234_
alta_slice08_LUT: 16'hccc0
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0490_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b001000000_001	; I:20	; A	; <= LogicTILE(1,8):RMUX58:O0 T0 1.143	; syn__0433_
alta_slice09_IMUX37: 12'b000001000_010	; I:14	; B	; <= LogicTILE(1,8):RMUX23:O0 T0 1.102	; syn__0488_
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b000100000_100	; I:3	; D	; <= LogicTILE(1,8):OMUX22:O0 T0 0.541	; syn__0489_
alta_slice09_LUT: 16'h7447
alta_slice09_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b1	; Q	; tc3.PC[1]
alta_slice09_OMUX29: 1'b0	; LutOut	; tc3.PCmux[1]
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000010000_100	; I:4	; A	; <= LogicTILE(1,8):OMUX25:O0 T0 0.996	; syn__0490_
alta_slice10_IMUX41: 12'b010000000_001	; I:19	; B	; <= LogicTILE(1,8):RMUX53:O0 T0 1.102	; syn__0429_
alta_slice10_IMUX42: 12'b000000000_000	; I:-1	; C
alta_slice10_IMUX43: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,8):RMUX23:O0 T0 0.688	; syn__0488_
alta_slice10_LUT: 16'h335a
alta_slice10_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; tc3.PCmux[2]
alta_slice10_OMUX31: 1'b1	; Q	; tc3.PC[2]
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000001000_100	; I:5	; B	; <= LogicTILE(1,8):OMUX31:O0 T0 0.955	; tc3.PC[2]
alta_slice11_IMUX46: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,8):OMUX01:O0 T0 0.867	; tc3.PC[0]
alta_slice11_IMUX47: 12'b000010000_100	; I:4	; D	; <= LogicTILE(1,8):OMUX28:O0 T0 0.541	; tc3.PC[1]
alta_slice11_LUT: 16'hc000
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0596_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000001_100	; I:8	; A	; <= LogicTILE(1,8):OMUX43:O0 T0 0.996	; syn__0493_
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,8):OMUX01:O0 T0 0.867	; tc3.PC[0]
alta_slice12_IMUX51: 12'b000010000_010	; I:13	; D	; <= LogicTILE(1,8):RMUX17:O0 T0 0.688	; syn__0234_
alta_slice12_LUT: 16'haaa0
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0492_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000100000_001	; I:21	; B	; <= LogicTILE(1,8):RMUX65:O0 T0 1.102	; tc3.IM[0]
alta_slice13_IMUX54: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,8):OMUX01:O0 T0 0.867	; tc3.PC[0]
alta_slice13_IMUX55: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,8):RMUX23:O0 T0 0.688	; syn__0488_
alta_slice13_LUT: 16'h7077
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0606_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b001000000_010	; I:11	; A	; <= LogicTILE(1,8):RMUX04:O0 T0 1.143	; tc3.PC[3]
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000001000_100	; I:5	; C	; <= LogicTILE(1,8):OMUX31:O0 T0 0.867	; tc3.PC[2]
alta_slice14_IMUX59: 12'b000010000_100	; I:4	; D	; <= LogicTILE(1,8):OMUX28:O0 T0 0.541	; tc3.PC[1]
alta_slice14_LUT: 16'ha000
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0493_
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0493_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000010000_100	; I:4	; B	; <= LogicTILE(1,8):OMUX28:O0 T0 0.955	; tc3.PC[1]
alta_slice15_IMUX62: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,8):OMUX01:O0 T0 0.867	; tc3.PC[0]
alta_slice15_IMUX63: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,8):RMUX23:O0 T0 0.688	; syn__0488_
alta_slice15_LUT: 16'h3c00
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; syn__0604_
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 2 8
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b1000000_100	; I:0	; <= LogicTILE(1,8):OMUX00:O0 T1 0.193	; tc3.PCmux[0]
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000001_010	; I:13	; <= LogicTILE(2,7):RMUX75:O0 T4Y 0.527	; syn__0780_
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0100000_001	; I:15	; <= LogicTILE(2,5):RMUX75:O0 T4Y 0.606	; syn__0442_
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0010000_010	; I:9	; <= LogicTILE(1,8):RMUX01:O0 T4X 0.44	; syn__0463_
RMUX17: 10'b0100000_010	; I:8	; <= LogicTILE(6,8):RMUX49:O0 T4X 0.482	; tc1.DM[1]
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000010_100	; I:5	; <= BramTILE(3,8):RMUX03:O0 T4X 0.44	; tc3.IM[2]
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0100000_001	; I:15	; <= LogicTILE(2,5):RMUX25:O0 T4Y 0.606	; syn__0770_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b1000000_001	; I:14	; <= LogicTILE(2,6):RMUX32:O0 T4Y 0.567	; syn__0570_
RMUX27: 10'b0100000_100	; I:1	; <= LogicTILE(1,8):OMUX15:O0 T1 0.193	; syn__0601_
RMUX28: 10'b0000100_100	; I:4	; <= LogicTILE(2,8):RMUX26:O0 T0 0.381	; syn__0570_
RMUX29: 10'b0100000_001	; I:15	; <= LogicTILE(2,5):RMUX09:O0 T4Y 0.606	; syn__0473_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000001_010	; I:13	; <= LogicTILE(2,7):RMUX09:O0 T4Y 0.527	; syn__0467_
RMUX35: 10'b0010000_001	; I:16	; <= LogicTILE(2,4):RMUX09:O0 T4Y 0.623	; syn__0571_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0010000_100	; I:2	; <= LogicTILE(1,8):OMUX18:O0 T1 0.193	; syn__0496_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000010_100	; I:5	; <= BramTILE(3,8):RMUX79:O0 T4X 0.44	; tc3.IM[17]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000010_100	; I:5	; <= BramTILE(3,8):RMUX33:O0 T4X 0.44	; tc3.IM[7]
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0100000_001	; I:15	; <= LogicTILE(2,5):RMUX55:O0 T4Y 0.606	; syn__0774_
RMUX47: 10'b0000001_100	; I:6	; <= LogicTILE(4,8):RMUX79:O0 T4X 0.475	; tc3.DM[14]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b1000000_001	; I:14	; <= LogicTILE(2,6):RMUX85:O0 T4Y 0.567	; syn__0488_
RMUX50: 10'b0100000_100	; I:1	; <= LogicTILE(2,8):OMUX29:O0 T0 0.197	; syn__0527_
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b1000000_001	; I:14	; <= LogicTILE(2,6):RMUX39:O0 T4Y 0.567	; syn__0446_
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000001_010	; I:13	; <= LogicTILE(2,7):RMUX62:O0 T4Y 0.527	; syn__0437_
RMUX57: 10'b0100000_001	; I:15	; <= LogicTILE(2,5):RMUX62:O0 T4Y 0.606	; syn__0466_
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0100000_001	; I:15	; <= LogicTILE(2,5):RMUX39:O0 T4Y 0.606	; syn__0778_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0010000_100	; I:2	; <= LogicTILE(1,8):OMUX30:O0 T1 0.193	; tc3.PCmux[2]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000001_010	; I:13	; <= LogicTILE(2,7):RMUX39:O0 T4Y 0.527	; syn__0429_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000001_010	; I:13	; <= LogicTILE(2,7):RMUX85:O0 T4Y 0.527	; tc1.IM[3]
RMUX66: 10'b0000001_010	; I:13	; <= LogicTILE(2,7):RMUX62:O0 T4Y 0.527	; syn__0437_
RMUX67: 10'b0000010_100	; I:5	; <= BramTILE(3,8):RMUX86:O0 T4X 0.44	; tc3.IM[15]
RMUX68: 10'b0000010_100	; I:5	; <= BramTILE(3,8):RMUX63:O0 T4X 0.44	; tc3.IM[9]
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0100000_100	; I:1	; <= LogicTILE(1,8):OMUX39:O0 T1 0.193	; syn__0606_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000010_100	; I:5	; <= BramTILE(3,8):RMUX20:O0 T4X 0.44	; tc3.IM[3]
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0100000_001	; I:15	; <= LogicTILE(2,5):RMUX69:O0 T4Y 0.606	; syn__0441_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000001_010	; I:13	; <= LogicTILE(2,7):RMUX69:O0 T4Y 0.527	; syn__0476_
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000001_010	; I:13	; <= LogicTILE(2,7):RMUX19:O0 T4Y 0.527	; syn__0787_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0001000_100	; I:3	; <= LogicTILE(1,8):OMUX45:O0 T1 0.193	; syn__0604_
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b010000000_100	; I:1	; B	; <= LogicTILE(2,8):OMUX04:O0 T0 0.955	; syn__0582_
alta_slice00_IMUX02: 12'b000000010_010	; I:16	; C	; <= LogicTILE(2,8):RMUX34:O0 T0 1.014	; syn__0467_
alta_slice00_IMUX03: 12'b000000010_001	; I:25	; D	; <= LogicTILE(2,8):RMUX89:O0 T0 0.688	; syn__0787_
alta_slice00_LUT: 16'h3f33
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; tc3.WD[14]
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000100_010	; I:15	; A	; <= LogicTILE(2,8):RMUX28:O0 T0 1.143	; syn__0570_
alta_slice01_IMUX05: 12'b010000000_010	; I:10	; B	; <= BramTILE(3,8):RMUX78:O0 T1 1.109	; tc3.IM[14]
alta_slice01_IMUX06: 12'b000000000_000	; I:-1	; C
alta_slice01_IMUX07: 12'b100000000_001	; I:18	; D	; <= LogicTILE(2,8):RMUX47:O0 T0 0.688	; tc3.DM[14]
alta_slice01_LUT: 16'h153f
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0582_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000100_010	; I:15	; A	; <= LogicTILE(2,8):RMUX28:O0 T0 1.143	; syn__0570_
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b010000000_010	; I:10	; C	; <= BramTILE(3,8):RMUX60:O0 T1 1.021	; tc3.DM[12]
alta_slice02_IMUX11: 12'b010000000_010	; I:10	; D	; <= BramTILE(3,8):RMUX66:O0 T1 0.695	; tc3.IM[12]
alta_slice02_LUT: 16'h135f
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0584_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000001000_010	; I:14	; B	; <= LogicTILE(2,8):RMUX23:O0 T0 1.102	; syn__0770_
alta_slice03_IMUX14: 12'b000100000_100	; I:3	; C	; <= LogicTILE(2,8):OMUX13:O0 T0 0.867	; syn__0579_
alta_slice03_IMUX15: 12'b000000010_001	; I:25	; D	; <= LogicTILE(2,8):RMUX89:O0 T0 0.688	; syn__0787_
alta_slice03_LUT: 16'h3f0f
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; tc3.WD[17]
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b010000000_010	; I:10	; A	; <= BramTILE(3,8):RMUX48:O0 T1 1.15	; tc3.DM[17]
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000000100_010	; I:15	; C	; <= LogicTILE(2,8):RMUX28:O0 T0 1.014	; syn__0570_
alta_slice04_IMUX19: 12'b000000001_010	; I:17	; D	; <= LogicTILE(2,8):RMUX41:O0 T0 0.688	; tc3.IM[17]
alta_slice04_LUT: 16'h135f
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0579_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b010000000_100	; I:1	; A	; <= LogicTILE(2,8):OMUX07:O0 T0 0.996	; syn__0584_
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b100000000_001	; I:18	; C	; <= LogicTILE(2,8):RMUX46:O0 T0 1.014	; syn__0774_
alta_slice05_IMUX23: 12'b000000010_001	; I:25	; D	; <= LogicTILE(2,8):RMUX89:O0 T0 0.688	; syn__0787_
alta_slice05_LUT: 16'h5f55
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; tc3.WD[12]
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b001000000_001	; I:20	; B	; <= LogicTILE(2,8):RMUX59:O0 T0 1.102	; syn__0778_
alta_slice06_IMUX26: 12'b000000100_010	; I:15	; C	; <= LogicTILE(2,8):RMUX28:O0 T0 1.014	; syn__0570_
alta_slice06_IMUX27: 12'b000000010_001	; I:25	; D	; <= LogicTILE(2,8):RMUX89:O0 T0 0.688	; syn__0787_
alta_slice06_LUT: 16'hb3a0
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000100_010	; I:15	; B	; <= LogicTILE(2,8):RMUX29:O0 T0 1.102	; syn__0473_
alta_slice07_IMUX30: 12'b000000100_010	; I:15	; C	; <= LogicTILE(2,8):RMUX28:O0 T0 1.014	; syn__0570_
alta_slice07_IMUX31: 12'b000000010_001	; I:25	; D	; <= LogicTILE(2,8):RMUX89:O0 T0 0.688	; syn__0787_
alta_slice07_LUT: 16'hb3a0
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000100_010	; I:15	; A	; <= LogicTILE(2,8):RMUX28:O0 T0 1.143	; syn__0570_
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b001000000_010	; I:11	; C	; <= LogicTILE(2,8):RMUX04:O0 T0 1.014	; syn__0780_
alta_slice08_IMUX35: 12'b000000010_001	; I:25	; D	; <= LogicTILE(2,8):RMUX89:O0 T0 0.688	; syn__0787_
alta_slice08_LUT: 16'h8f88
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000100000_001	; I:21	; B	; <= LogicTILE(2,8):RMUX65:O0 T0 1.102	; tc1.IM[3]
alta_slice09_IMUX38: 12'b010000000_010	; I:10	; C	; <= BramTILE(3,8):RMUX84:O0 T1 1.021	; tc1.DM[3]
alta_slice09_IMUX39: 12'b010000000_010	; I:10	; D	; <= BramTILE(3,8):RMUX90:O0 T1 0.695	; syn__0498_
alta_slice09_LUT: 16'h0777
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0527_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000100_010	; I:15	; C	; <= LogicTILE(2,8):RMUX28:O0 T0 1.014	; syn__0570_
alta_slice10_IMUX43: 12'b000000010_010	; I:16	; D	; <= LogicTILE(2,8):RMUX35:O0 T0 0.688	; syn__0571_
alta_slice10_LUT: 16'hffc0
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b010000000_010	; I:10	; A	; <= BramTILE(3,8):RMUX72:O0 T1 1.15	; syn__0532_
alta_slice11_IMUX45: 12'b000010000_010	; I:13	; B	; <= LogicTILE(2,8):RMUX17:O0 T0 1.102	; tc1.DM[1]
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b010000000_010	; I:10	; D	; <= BramTILE(3,8):RMUX90:O0 T1 0.695	; syn__0498_
alta_slice11_LUT: 16'h1155
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; syn__0531_
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000010_100	; I:7	; B	; <= LogicTILE(2,8):OMUX40:O0 T0 0.955	; syn__0575_
alta_slice12_IMUX50: 12'b000010000_010	; I:13	; C	; <= LogicTILE(2,8):RMUX16:O0 T0 1.014	; syn__0463_
alta_slice12_IMUX51: 12'b000000010_001	; I:25	; D	; <= LogicTILE(2,8):RMUX89:O0 T0 0.688	; syn__0787_
alta_slice12_LUT: 16'h3f33
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000000100_010	; I:15	; C	; <= LogicTILE(2,8):RMUX28:O0 T0 1.014	; syn__0570_
alta_slice13_IMUX55: 12'b000000000_000	; I:-1	; D
alta_slice13_LUT: 16'h0777
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0575_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000100000_010	; I:12	; A	; <= LogicTILE(2,8):RMUX10:O0 T0 1.143	; syn__0442_
alta_slice14_IMUX57: 12'b000000100_001	; I:24	; B	; <= LogicTILE(2,8):RMUX83:O0 T0 1.102	; syn__0441_
alta_slice14_IMUX58: 12'b010000000_001	; I:19	; C	; <= LogicTILE(2,8):RMUX52:O0 T0 1.014	; syn__0446_
alta_slice14_IMUX59: 12'b000000010_001	; I:25	; D	; <= LogicTILE(2,8):RMUX89:O0 T0 0.688	; syn__0787_
alta_slice14_LUT: 16'hfd00
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0572_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000000100_010	; I:15	; C	; <= LogicTILE(2,8):RMUX28:O0 T0 1.014	; syn__0570_
alta_slice15_IMUX63: 12'b000000010_100	; I:7	; D	; <= LogicTILE(2,8):OMUX43:O0 T0 0.541	; syn__0572_
alta_slice15_LUT: 16'hffc0
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 3 8
BramClkMUX00: 4'b0010	; Clk0	; syn__1103_
BramClkMUX01: 4'b0010	; Clk1	; syn__1103_
CLKMODE: 1'b0
CtrlMUX00: 12'b010000000_001	; I:19	; <= BramTILE(3,8):RMUX22:O0 T0 0.381	; tc3.WriteIM
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000000010_001	; I:25	; AddressA[0]	; <= BramTILE(3,8):RMUX94:O0 T0 0.688	; IOaddr3[0]
IMUX01: 12'b000100000_010	; I:12	; AddressA[1]	; <= BramTILE(3,8):RMUX18:O0 T0 0.688	; IOaddr3[1]
IMUX02: 12'b010000000_010	; I:10	; AddressA[2]	; <= BramTILE(3,8):RMUX06:O0 T0 0.688	; IOaddr3[2]
IMUX03: 12'b010000000_001	; I:19	; AddressA[3]	; <= BramTILE(3,8):RMUX59:O0 T0 0.688	; IOaddr3[3]
IMUX04: 12'b000010000_001	; I:22	; AddressA[4]	; <= BramTILE(3,8):RMUX76:O0 T0 0.688	; IOaddr3[4]
IMUX05: 12'b000000010_010	; I:16	; AddressA[5]	; <= BramTILE(3,8):RMUX41:O0 T0 0.688	; IOaddr3[5]
IMUX06: 12'b000000010_010	; I:16	; AddressA[6]	; <= BramTILE(3,8):RMUX40:O0 T0 0.688	; IOaddr3[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b000000100_001	; I:24	; DataInA[0]	; <= BramTILE(3,8):RMUX88:O0 T0 0.688	; IOvalue3[0]
IMUX13: 12'b010000000_010	; I:10	; DataInA[1]	; <= BramTILE(3,8):RMUX12:O0 T0 0.688	; IOvalue3[1]
IMUX14: 12'b000001000_010	; I:14	; DataInA[2]	; <= BramTILE(3,8):RMUX28:O0 T0 0.688	; IOvalue3[2]
IMUX15: 12'b000010000_001	; I:22	; DataInA[3]	; <= BramTILE(3,8):RMUX77:O0 T0 0.688	; IOvalue3[3]
IMUX16: 12'b000000100_100	; I:6	; DataInA[4]	; <= LogicTILE(4,8):RMUX48:O0 T1 0.695	; IOvalue3[4]
IMUX17: 12'b000000010_010	; I:16	; DataInA[5]	; <= BramTILE(3,8):RMUX42:O0 T0 0.688	; IOvalue3[5]
IMUX18: 12'b001000000_010	; I:11	; DataInA[6]	; <= BramTILE(3,8):RMUX22:O0 T0 0.688	; IOvalue3[6]
IMUX19: 12'b000000010_100	; I:7	; DataInA[7]	; <= LogicTILE(4,8):RMUX78:O0 T1 0.695	; IOvalue3[7]
IMUX20: 12'b000001000_100	; I:5	; DataInA[8]	; <= LogicTILE(4,8):RMUX24:O0 T1 0.695	; IOvalue3[8]
IMUX21: 12'b000000010_001	; I:25	; DataInA[9]	; <= BramTILE(3,8):RMUX95:O0 T0 0.688	; IOvalue3[9]
IMUX22: 12'b000001000_001	; I:23	; DataInA[10]	; <= BramTILE(3,8):RMUX82:O0 T0 0.688	; IOvalue3[10]
IMUX23: 12'b000000001_100	; I:8	; DataInA[11]	; <= BramTILE(3,8):RMUX05:O0 T0 0.688	; IOvalue3[11]
IMUX24: 12'b000100000_010	; I:12	; DataInA[12]	; <= BramTILE(3,8):RMUX24:O0 T0 0.688	; IOvalue3[12]
IMUX25: 12'b000001000_001	; I:23	; DataInA[13]	; <= BramTILE(3,8):RMUX83:O0 T0 0.688	; IOvalue3[13]
IMUX26: 12'b001000000_001	; I:20	; DataInA[14]	; <= BramTILE(3,8):RMUX64:O0 T0 0.688	; IOvalue3[14]
IMUX27: 12'b100000000_010	; I:9	; DataInA[15]	; <= BramTILE(3,8):RMUX11:O0 T0 0.688	; IOvalue3[15]
IMUX28: 12'b000000001_100	; I:8	; DataInA[16]	; <= BramTILE(3,8):RMUX04:O0 T0 0.688	; IOvalue3[16]
IMUX29: 12'b000001000_010	; I:14	; DataInA[17]	; <= BramTILE(3,8):RMUX36:O0 T0 0.688	; IOvalue3[17]
IMUX30: 12'b000010000_100	; I:4	; <= LogicTILE(4,8):RMUX00:O0 T1 0.388	; syn__1103_
IMUX31: 12'b000010000_100	; I:4	; <= LogicTILE(4,8):RMUX06:O0 T1 0.388	; syn__1103_
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b000010000_010	; I:13	; AddressB[6]	; <= BramTILE(3,8):RMUX35:O0 T0 0.688	; tc3.PCmux[6]
IMUX58: 12'b000010000_010	; I:13	; AddressB[5]	; <= BramTILE(3,8):RMUX34:O0 T0 0.688	; tc3.PCmux[5]
IMUX59: 12'b000000010_010	; I:16	; AddressB[4]	; <= BramTILE(3,8):RMUX53:O0 T0 0.688	; tc3.PCmux[4]
IMUX60: 12'b010000000_010	; I:10	; AddressB[3]	; <= BramTILE(3,8):RMUX16:O0 T0 0.688	; tc3.PCmux[3]
IMUX61: 12'b010000000_001	; I:19	; AddressB[2]	; <= BramTILE(3,8):RMUX71:O0 T0 0.688	; tc3.PCmux[2]
IMUX62: 12'b010000000_001	; I:19	; AddressB[1]	; <= BramTILE(3,8):RMUX70:O0 T0 0.688	; tc3.PCmux[1]
IMUX63: 12'b010000000_010	; I:10	; AddressB[0]	; <= BramTILE(3,8):RMUX17:O0 T0 0.688	; tc3.PCmux[0]
INIT_VAL: 0000000000000000070003ff090000030200050004000460040008200400082004000820040008200e040c030a001006000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b1000000_100	; I:0	; <= BramTILE(3,8):BufMUX16:O0 T0 0.3	; tc3.IM[0]
RMUX03: 10'b0010000_100	; I:2	; <= BramTILE(3,8):BufMUX18:O0 T0 0.3	; tc3.IM[2]
RMUX04: 10'b0000001_010	; I:13	; <= BramTILE(3,7):RMUX75:O0 T4Y 0.527	; IOvalue3[16]
RMUX05: 10'b0010000_001	; I:16	; <= BramTILE(3,4):RMUX75:O0 T4Y 0.623	; IOvalue3[11]
RMUX06: 10'b0010000_001	; I:16	; <= BramTILE(3,4):RMUX25:O0 T4Y 0.623	; IOaddr3[2]
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0100000_100	; I:1	; <= BramTILE(3,8):BufMUX17:O0 T0 0.3	; tc3.IM[1]
RMUX09: 10'b1000000_100	; I:0	; <= LogicTILE(2,8):OMUX00:O0 T1 0.193	; tc3.WD[14]
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b1000000_001	; I:14	; <= BramTILE(3,6):RMUX75:O0 T4Y 0.567	; IOvalue3[15]
RMUX12: 10'b1000000_001	; I:14	; <= BramTILE(3,6):RMUX02:O0 T4Y 0.567	; IOvalue3[1]
RMUX13: 10'b1000000_100	; I:0	; <= BramTILE(3,8):BufMUX16:O0 T0 0.3	; tc3.IM[0]
RMUX14: 10'b0000001_010	; I:13	; <= BramTILE(3,7):RMUX75:O0 T4Y 0.527	; IOvalue3[16]
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000100_010	; I:11	; <= LogicTILE(0,8):RMUX01:O0 T4X 0.48	; tc3.PCmux[3]
RMUX17: 10'b0010000_010	; I:9	; <= LogicTILE(2,8):RMUX01:O0 T4X 0.44	; tc3.PCmux[0]
RMUX18: 10'b0100000_001	; I:15	; <= BramTILE(3,5):RMUX02:O0 T4Y 0.606	; IOaddr3[1]
RMUX19: 10'b0100000_100	; I:1	; <= BramTILE(3,8):BufMUX17:O0 T0 0.3	; tc3.IM[1]
RMUX20: 10'b0001000_100	; I:3	; <= BramTILE(3,8):BufMUX19:O0 T0 0.3	; tc3.IM[3]
RMUX21: 10'b0001000_100	; I:3	; <= LogicTILE(2,8):OMUX09:O0 T1 0.193	; tc3.WD[17]
RMUX22: 10'b1000000_001	; I:14	; <= BramTILE(3,6):RMUX25:O0 T4Y 0.567	; IOvalue3[6]
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b1000000_001	; I:14	; <= BramTILE(3,6):RMUX55:O0 T4Y 0.567	; IOvalue3[12]
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0100000_100	; I:1	; <= LogicTILE(2,8):OMUX15:O0 T1 0.193	; tc3.WD[12]
RMUX28: 10'b1000000_001	; I:14	; <= BramTILE(3,6):RMUX09:O0 T4Y 0.567	; IOvalue3[2]
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0010000_100	; I:2	; <= BramTILE(3,8):BufMUX22:O0 T0 0.3	; tc3.IM[6]
RMUX32: 10'b1000000_100	; I:0	; <= BramTILE(3,8):BufMUX20:O0 T0 0.3	; tc3.IM[4]
RMUX33: 10'b0001000_100	; I:3	; <= BramTILE(3,8):BufMUX23:O0 T0 0.3	; tc3.IM[7]
RMUX34: 10'b0000100_010	; I:11	; <= LogicTILE(0,8):RMUX81:O0 T4X 0.48	; tc3.PCmux[5]
RMUX35: 10'b0000001_010	; I:13	; <= BramTILE(3,7):RMUX09:O0 T4Y 0.527	; tc3.PCmux[6]
RMUX36: 10'b0100000_001	; I:15	; <= BramTILE(3,5):RMUX32:O0 T4Y 0.606	; IOvalue3[17]
RMUX37: 10'b0100000_100	; I:1	; <= BramTILE(3,8):BufMUX21:O0 T0 0.3	; tc3.IM[5]
RMUX38: 10'b0001000_100	; I:3	; <= BramTILE(3,8):BufMUX23:O0 T0 0.3	; tc3.IM[7]
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000001_100	; I:6	; <= LogicTILE(5,8):RMUX79:O0 T4X 0.475	; IOaddr3[6]
RMUX41: 10'b0010000_001	; I:16	; <= BramTILE(3,4):RMUX55:O0 T4Y 0.623	; IOaddr3[5]
RMUX42: 10'b1000000_001	; I:14	; <= BramTILE(3,6):RMUX32:O0 T4Y 0.567	; IOvalue3[5]
RMUX43: 10'b0100000_100	; I:1	; <= BramTILE(3,8):BufMUX21:O0 T0 0.3	; tc3.IM[5]
RMUX44: 10'b0010000_100	; I:2	; <= BramTILE(3,8):BufMUX22:O0 T0 0.3	; tc3.IM[6]
RMUX45: 10'b1000000_100	; I:0	; <= BramTILE(3,8):BufMUX20:O0 T0 0.3	; tc3.IM[4]
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000001_010	; I:13	; <= BramTILE(3,7):RMUX85:O0 T4Y 0.527	; tc3.DM[17]
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000100_100	; I:4	; <= BramTILE(3,8):BufMUX34:O0 T0 0.3	; tc3.IM[8]
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000100_010	; I:11	; <= LogicTILE(0,8):RMUX15:O0 T4X 0.48	; tc3.PCmux[4]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0001000_100	; I:3	; <= BramTILE(3,8):BufMUX27:O0 T0 0.3	; tc3.IM[12]
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0010000_100	; I:2	; <= BramTILE(3,8):BufMUX26:O0 T0 0.3	; tc3.IM[11]
RMUX58: 10'b1000000_001	; I:14	; <= BramTILE(3,6):RMUX39:O0 T4Y 0.567	; tc3.WriteIM
RMUX59: 10'b0010000_001	; I:16	; <= BramTILE(3,4):RMUX39:O0 T4Y 0.623	; IOaddr3[3]
RMUX60: 10'b0000001_010	; I:13	; <= BramTILE(3,7):RMUX62:O0 T4Y 0.527	; tc3.DM[12]
RMUX61: 10'b0001000_100	; I:3	; <= LogicTILE(2,8):OMUX33:O0 T1 0.193	; syn__0531_
RMUX62: 10'b0010000_100	; I:2	; <= BramTILE(3,8):BufMUX26:O0 T0 0.3	; tc3.IM[11]
RMUX63: 10'b1000000_100	; I:0	; <= BramTILE(3,8):BufMUX24:O0 T0 0.3	; tc3.IM[9]
RMUX64: 10'b1000000_001	; I:14	; <= BramTILE(3,6):RMUX85:O0 T4Y 0.567	; IOvalue3[14]
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0001000_100	; I:3	; <= BramTILE(3,8):BufMUX27:O0 T0 0.3	; tc3.IM[12]
RMUX67: 10'b0100000_100	; I:1	; <= BramTILE(3,8):BufMUX25:O0 T0 0.3	; tc3.IM[10]
RMUX68: 10'b0000001_010	; I:13	; <= BramTILE(3,7):RMUX39:O0 T4Y 0.527	; tc3.DM[4]
RMUX69: 10'b0000100_100	; I:4	; <= BramTILE(3,8):BufMUX34:O0 T0 0.3	; tc3.IM[8]
RMUX70: 10'b0001000_010	; I:10	; <= LogicTILE(1,8):RMUX61:O0 T4X 0.475	; tc3.PCmux[1]
RMUX71: 10'b0010000_010	; I:9	; <= LogicTILE(2,8):RMUX61:O0 T4X 0.44	; tc3.PCmux[2]
RMUX72: 10'b0100000_010	; I:8	; <= LogicTILE(7,8):RMUX43:O0 T4X 0.482	; syn__0532_
RMUX73: 10'b0010000_100	; I:2	; <= BramTILE(3,8):BufMUX30:O0 T0 0.3	; tc3.IM[15]
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0001000_010	; I:10	; <= LogicTILE(1,8):RMUX45:O0 T4X 0.475	; IOaddr3[4]
RMUX77: 10'b0000001_010	; I:13	; <= BramTILE(3,7):RMUX69:O0 T4Y 0.527	; IOvalue3[3]
RMUX78: 10'b0100000_100	; I:1	; <= BramTILE(3,8):BufMUX29:O0 T0 0.3	; tc3.IM[14]
RMUX79: 10'b0000100_100	; I:4	; <= BramTILE(3,8):BufMUX35:O0 T0 0.3	; tc3.IM[17]
RMUX80: 10'b1000000_100	; I:0	; <= BramTILE(3,8):BufMUX28:O0 T0 0.3	; tc3.IM[13]
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b1000000_001	; I:14	; <= BramTILE(3,6):RMUX69:O0 T4Y 0.567	; IOvalue3[10]
RMUX83: 10'b0100000_001	; I:15	; <= BramTILE(3,5):RMUX69:O0 T4Y 0.606	; IOvalue3[13]
RMUX84: 10'b1000000_010	; I:7	; <= LogicTILE(6,8):RMUX20:O0 T4X 0.48	; tc1.DM[3]
RMUX85: 10'b0000100_100	; I:4	; <= BramTILE(3,8):BufMUX35:O0 T0 0.3	; tc3.IM[17]
RMUX86: 10'b0010000_100	; I:2	; <= BramTILE(3,8):BufMUX30:O0 T0 0.3	; tc3.IM[15]
RMUX87: 10'b0100000_100	; I:1	; <= BramTILE(3,8):BufMUX29:O0 T0 0.3	; tc3.IM[14]
RMUX88: 10'b1000000_001	; I:14	; <= BramTILE(3,6):RMUX19:O0 T4Y 0.567	; IOvalue3[0]
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0100000_010	; I:8	; <= LogicTILE(7,8):RMUX20:O0 T4X 0.482	; syn__0498_
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0001000_100	; I:3	; <= BramTILE(3,8):BufMUX31:O0 T0 0.3	; tc3.IM[16]
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000010_100	; I:5	; <= LogicTILE(4,8):RMUX43:O0 T4X 0.44	; IOaddr3[0]
RMUX95: 10'b0010000_001	; I:16	; <= BramTILE(3,4):RMUX19:O0 T4Y 0.623	; IOvalue3[9]
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b1
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0001	; AsyncReset0
TileAsyncMUX01: 4'b0001	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0100	; WeRenA	; tc3.WriteIM
TileWeRenMUX01: 4'b0001	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 4 8
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0001000_001	; I:17	; <= IOTILE(4,9):InputMUX00:O0 T4Y 0.456	; syn__1103_
RMUX01: 10'b0001000_001	; I:17	; <= IOTILE(4,9):InputMUX00:O0 T4Y 0.456	; syn__1103_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0010000_100	; I:2	; <= LogicTILE(4,8):OMUX08:O0 T0 0.197	; syn__0591_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0001000_001	; I:17	; <= IOTILE(4,9):InputMUX00:O0 T4Y 0.456	; syn__1103_
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000001_100	; I:6	; <= LogicTILE(6,8):RMUX03:O0 T4X 0.475	; tc1.DM[5]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0001000_001	; I:17	; <= IOTILE(4,9):InputMUX01:O0 T4Y 0.456	; syn__1103_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b1000000_010	; I:7	; <= LogicTILE(7,8):RMUX49:O0 T4X 0.48	; syn__0498_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000001_010	; I:13	; <= LogicTILE(4,7):RMUX55:O0 T4Y 0.527	; IOvalue3[8]
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b1000000_001	; I:14	; <= LogicTILE(4,6):RMUX09:O0 T4Y 0.567	; syn__1029_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000100_010	; I:11	; <= LogicTILE(1,8):RMUX08:O0 T4X 0.48	; syn__0570_
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000100_100	; I:4	; <= LogicTILE(4,8):RMUX32:O0 T0 0.381	; syn__0570_
RMUX35: 10'b0100000_001	; I:15	; <= LogicTILE(4,5):RMUX09:O0 T4Y 0.606	; tc1.IM[12]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0010000_010	; I:9	; <= BramTILE(3,8):RMUX08:O0 T4X 0.44	; tc3.IM[1]
RMUX38: 10'b0010000_100	; I:2	; <= LogicTILE(4,8):OMUX20:O0 T0 0.197	; syn__0522_
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0010000_010	; I:9	; <= BramTILE(3,8):RMUX31:O0 T4X 0.44	; tc3.IM[6]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0100000_001	; I:15	; <= LogicTILE(4,5):RMUX32:O0 T4Y 0.606	; IOaddr3[0]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000001_010	; I:13	; <= LogicTILE(4,7):RMUX09:O0 T4Y 0.527	; syn__0618_
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b1000000_010	; I:7	; <= LogicTILE(7,8):RMUX79:O0 T4X 0.48	; tc1.IM[5]
RMUX48: 10'b0000001_010	; I:13	; <= LogicTILE(4,7):RMUX85:O0 T4Y 0.527	; IOvalue3[4]
RMUX49: 10'b0001000_100	; I:3	; <= LogicTILE(4,8):OMUX35:O0 T0 0.197	; syn__0597_
RMUX50: 10'b1000000_100	; I:0	; <= LogicTILE(4,8):OMUX26:O0 T0 0.197	; syn__0603_
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0010000_010	; I:9	; <= BramTILE(3,8):RMUX38:O0 T4X 0.44	; tc3.IM[7]
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000001_100	; I:6	; <= LogicTILE(6,8):RMUX63:O0 T4X 0.475	; syn__0811_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0100000_010	; I:8	; <= LogicTILE(8,8):RMUX13:O0 T4X 0.482	; tc1.IM[17]
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0010000_010	; I:9	; <= BramTILE(3,8):RMUX38:O0 T4X 0.44	; tc3.IM[7]
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000001_010	; I:13	; <= LogicTILE(4,7):RMUX69:O0 T4Y 0.527	; tc3.DM[1]
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0100000_001	; I:15	; <= LogicTILE(4,5):RMUX19:O0 T4Y 0.606	; IOvalue3[7]
RMUX79: 10'b0000001_010	; I:13	; <= LogicTILE(4,7):RMUX19:O0 T4Y 0.527	; tc3.DM[14]
RMUX80: 10'b0001000_010	; I:10	; <= LogicTILE(2,8):RMUX68:O0 T4X 0.475	; tc3.IM[9]
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000001_100	; I:6	; <= LogicTILE(6,8):RMUX93:O0 T4X 0.475	; tc1.DM[17]
RMUX83: 10'b0010000_010	; I:9	; <= BramTILE(3,8):RMUX45:O0 T4X 0.44	; tc3.IM[4]
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0001000_010	; I:10	; <= LogicTILE(2,8):RMUX91:O0 T4X 0.475	; syn__0604_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b010000000_010	; I:10	; B	; <= LogicTILE(5,8):RMUX54:O0 T1 1.109	; tc1.DM[12]
alta_slice00_IMUX02: 12'b000010000_010	; I:13	; C	; <= LogicTILE(4,8):RMUX16:O0 T0 1.014	; syn__0498_
alta_slice00_IMUX03: 12'b000000010_010	; I:16	; D	; <= LogicTILE(4,8):RMUX35:O0 T0 0.688	; tc1.IM[12]
alta_slice00_LUT: 16'h153f
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0512_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000100_010	; I:15	; B	; <= LogicTILE(4,8):RMUX29:O0 T0 1.102	; syn__1029_
alta_slice01_IMUX06: 12'b000010000_010	; I:13	; C	; <= LogicTILE(4,8):RMUX16:O0 T0 1.014	; syn__0498_
alta_slice01_IMUX07: 12'b001000000_001	; I:20	; D	; <= LogicTILE(4,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice01_LUT: 16'hb3a0
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b100000000_010	; I:9	; B	; <= LogicTILE(5,8):RMUX06:O0 T1 1.109	; tc3.DM[6]
alta_slice02_IMUX10: 12'b000000010_010	; I:16	; C	; <= LogicTILE(4,8):RMUX34:O0 T0 1.014	; syn__0570_
alta_slice02_IMUX11: 12'b000000001_010	; I:17	; D	; <= LogicTILE(4,8):RMUX41:O0 T0 0.688	; tc3.IM[6]
alta_slice02_LUT: 16'h153f
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0591_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000100_001	; I:24	; A	; <= LogicTILE(4,8):RMUX82:O0 T0 1.143	; tc1.DM[17]
alta_slice03_IMUX13: 12'b000100000_001	; I:21	; B	; <= LogicTILE(4,8):RMUX65:O0 T0 1.102	; tc1.IM[17]
alta_slice03_IMUX14: 12'b000010000_010	; I:13	; C	; <= LogicTILE(4,8):RMUX16:O0 T0 1.014	; syn__0498_
alta_slice03_IMUX15: 12'b000000000_000	; I:-1	; D
alta_slice03_LUT: 16'h135f
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__0507_
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b100000000_010	; I:9	; A	; <= LogicTILE(5,8):RMUX00:O0 T1 1.15	; syn__0656_
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000010000_010	; I:13	; C	; <= LogicTILE(4,8):RMUX16:O0 T0 1.014	; syn__0498_
alta_slice04_IMUX19: 12'b001000000_001	; I:20	; D	; <= LogicTILE(4,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice04_LUT: 16'hd5c0
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000010000_010	; I:13	; C	; <= LogicTILE(4,8):RMUX16:O0 T0 1.014	; syn__0498_
alta_slice05_IMUX23: 12'b000000000_000	; I:-1	; D
alta_slice05_LUT: 16'h0777
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0503_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000100000_010	; I:12	; B	; <= LogicTILE(4,8):RMUX11:O0 T0 1.102	; tc1.DM[5]
alta_slice06_IMUX26: 12'b000010000_010	; I:13	; C	; <= LogicTILE(4,8):RMUX16:O0 T0 1.014	; syn__0498_
alta_slice06_IMUX27: 12'b100000000_001	; I:18	; D	; <= LogicTILE(4,8):RMUX47:O0 T0 0.688	; tc1.IM[5]
alta_slice06_LUT: 16'h153f
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0522_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b0
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000000000_000	; I:-1	; C
alta_slice07_IMUX31: 12'b000000000_000	; I:-1	; D
alta_slice07_LUT: 16'hffff
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000010_010	; I:16	; A	; <= LogicTILE(4,8):RMUX34:O0 T0 1.143	; syn__0570_
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000001000_001	; I:23	; C	; <= LogicTILE(4,8):RMUX76:O0 T0 1.014	; tc3.DM[1]
alta_slice08_IMUX35: 12'b000000001_001	; I:26	; D	; <= LogicTILE(4,8):RMUX95:O0 T0 0.688	; syn__0604_
alta_slice08_LUT: 16'h005f
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0603_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b0
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b000000000_000	; I:-1	; D
alta_slice09_LUT: 16'hffff
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b0
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000000_000	; I:-1	; C
alta_slice10_IMUX43: 12'b000000000_000	; I:-1	; D
alta_slice10_LUT: 16'hffff
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000010_010	; I:16	; A	; <= LogicTILE(4,8):RMUX34:O0 T0 1.143	; syn__0570_
alta_slice11_IMUX45: 12'b000000100_001	; I:24	; B	; <= LogicTILE(4,8):RMUX83:O0 T0 1.102	; tc3.IM[4]
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b010000000_010	; I:10	; D	; <= LogicTILE(5,8):RMUX90:O0 T1 0.695	; tc3.DM[4]
alta_slice11_LUT: 16'h153f
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0597_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b0
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000000000_000	; I:-1	; C
alta_slice12_IMUX51: 12'b000000000_000	; I:-1	; D
alta_slice12_LUT: 16'hffff
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b0
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000000000_000	; I:-1	; C
alta_slice13_IMUX55: 12'b000000000_000	; I:-1	; D
alta_slice13_LUT: 16'hffff
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b0
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000000000_000	; I:-1	; C
alta_slice14_IMUX59: 12'b000000000_000	; I:-1	; D
alta_slice14_LUT: 16'hffff
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b0
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000000000_000	; I:-1	; C
alta_slice15_IMUX63: 12'b000000000_000	; I:-1	; D
alta_slice15_LUT: 16'hffff
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 5 8
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0100000_010	; I:8	; <= LogicTILE(9,8):RMUX49:O0 T4X 0.482	; syn__0656_
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b1000000_010	; I:7	; <= LogicTILE(8,8):RMUX03:O0 T4X 0.48	; tc1.IM[9]
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000001_010	; I:13	; <= LogicTILE(5,7):RMUX25:O0 T4Y 0.527	; tc3.DM[6]
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0001000_100	; I:3	; <= LogicTILE(4,8):OMUX09:O0 T1 0.193	; syn__0507_
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b1000000_100	; I:0	; <= LogicTILE(4,8):OMUX00:O0 T1 0.193	; syn__0512_
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000001_100	; I:6	; <= LogicTILE(7,8):RMUX49:O0 T4X 0.475	; syn__0498_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0100000_100	; I:1	; <= LogicTILE(4,8):OMUX15:O0 T1 0.193	; syn__0503_
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0001000_100	; I:3	; <= LogicTILE(5,8):OMUX23:O0 T0 0.197	; syn__0907_
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0010000_100	; I:2	; <= LogicTILE(5,8):OMUX20:O0 T0 0.197	; syn__0942_
RMUX45: 10'b0100000_100	; I:1	; <= LogicTILE(5,8):OMUX17:O0 T0 0.197	; syn__0983_
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b1000000_001	; I:14	; <= LogicTILE(5,6):RMUX55:O0 T4Y 0.567	; tc1.IM[8]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0100000_010	; I:8	; <= LogicTILE(9,8):RMUX63:O0 T4X 0.482	; syn__0811_
RMUX54: 10'b0100000_010	; I:8	; <= LogicTILE(9,8):RMUX13:O0 T4X 0.482	; tc1.DM[12]
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0010000_100	; I:2	; <= LogicTILE(5,8):OMUX32:O0 T0 0.197	; syn__0899_
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b1000000_100	; I:0	; <= LogicTILE(5,8):OMUX26:O0 T0 0.197	; syn__0893_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000001_100	; I:6	; <= LogicTILE(7,8):RMUX13:O0 T4X 0.475	; syn__0666_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0010000_100	; I:2	; <= LogicTILE(5,8):OMUX44:O0 T0 0.197	; syn__0903_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000001_010	; I:13	; <= LogicTILE(5,7):RMUX69:O0 T4Y 0.527	; tc1.IM[7]
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0010000_001	; I:16	; <= LogicTILE(5,4):RMUX19:O0 T4Y 0.623	; IOaddr3[6]
RMUX80: 10'b0000100_010	; I:11	; <= LogicTILE(2,8):RMUX68:O0 T4X 0.48	; tc3.IM[9]
RMUX81: 10'b1000000_010	; I:7	; <= LogicTILE(8,8):RMUX20:O0 T4X 0.48	; syn__0923_
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b1000000_100	; I:0	; <= LogicTILE(5,8):OMUX38:O0 T0 0.197	; syn__0894_
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0001000_010	; I:10	; <= BramTILE(3,8):RMUX68:O0 T4X 0.475	; tc3.DM[4]
RMUX91: 10'b1000000_100	; I:0	; <= LogicTILE(5,8):OMUX38:O0 T0 0.197	; syn__0894_
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,8):RMUX76:O0 T0 1.014	; tc1.IM[7]
alta_slice00_IMUX03: 12'b000010000_100	; I:4	; D	; <= LogicTILE(5,8):OMUX22:O0 T0 0.541	; syn__0907_
alta_slice00_LUT: 16'he800
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0913_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000000000_000	; I:-1	; C
alta_slice01_IMUX07: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,8):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice01_LUT: 16'h3355
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0895_
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0895_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b100000000_010	; I:9	; A	; <= LogicTILE(6,8):RMUX00:O0 T1 1.15	; tc1.IM[15]
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b010000000_010	; I:10	; C	; <= LogicTILE(6,8):RMUX60:O0 T1 1.021	; tc1.DM[15]
alta_slice02_IMUX11: 12'b000010000_010	; I:13	; D	; <= LogicTILE(5,8):RMUX17:O0 T0 0.688	; syn__0498_
alta_slice02_LUT: 16'h0777
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0509_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,8):RMUX76:O0 T0 1.014	; tc1.IM[7]
alta_slice03_IMUX15: 12'b000010000_100	; I:4	; D	; <= LogicTILE(5,8):OMUX22:O0 T0 0.541	; syn__0907_
alta_slice03_LUT: 16'he800
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__0962_
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b001000000_010	; I:11	; A	; <= LogicTILE(5,8):RMUX04:O0 T0 1.143	; tc1.IM[9]
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,8):RMUX76:O0 T0 1.014	; tc1.IM[7]
alta_slice04_IMUX19: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,8):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice04_LUT: 16'ha000
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0908_
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,8):RMUX76:O0 T0 1.014	; tc1.IM[7]
alta_slice05_IMUX23: 12'b000010000_100	; I:4	; D	; <= LogicTILE(5,8):OMUX22:O0 T0 0.541	; syn__0907_
alta_slice05_LUT: 16'he800
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0983_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,8):RMUX76:O0 T0 1.014	; tc1.IM[7]
alta_slice06_IMUX27: 12'b000010000_100	; I:4	; D	; <= LogicTILE(5,8):OMUX22:O0 T0 0.541	; syn__0907_
alta_slice06_LUT: 16'he800
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0942_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b001000000_010	; I:11	; C	; <= LogicTILE(5,8):RMUX04:O0 T0 1.014	; tc1.IM[9]
alta_slice07_IMUX31: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,8):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice07_LUT: 16'h00f0
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0907_
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0907_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,8):RMUX76:O0 T0 1.014	; tc1.IM[7]
alta_slice08_IMUX35: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,8):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice08_LUT: 16'h5a96
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0893_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0893_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,8):RMUX76:O0 T0 1.014	; tc1.IM[7]
alta_slice09_IMUX39: 12'b000100000_100	; I:3	; D	; <= LogicTILE(5,8):OMUX22:O0 T0 0.541	; syn__0907_
alta_slice09_LUT: 16'he800
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0906_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,8):RMUX76:O0 T0 1.014	; tc1.IM[7]
alta_slice10_IMUX43: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,8):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice10_LUT: 16'h0521
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0899_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,8):RMUX76:O0 T0 1.014	; tc1.IM[7]
alta_slice11_IMUX47: 12'b000100000_100	; I:3	; D	; <= LogicTILE(5,8):OMUX22:O0 T0 0.541	; syn__0907_
alta_slice11_LUT: 16'he800
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; syn__0929_
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,8):RMUX76:O0 T0 1.014	; tc1.IM[7]
alta_slice12_IMUX51: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,8):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice12_LUT: 16'h0fc3
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0894_
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0894_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000000100_100	; I:6	; C	; <= LogicTILE(5,8):OMUX37:O0 T0 0.867	; syn__0894_
alta_slice13_IMUX55: 12'b100000000_100	; I:0	; D	; <= LogicTILE(5,8):OMUX04:O0 T0 0.541	; syn__0895_
alta_slice13_LUT: 16'h0ff0
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0966_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,8):RMUX76:O0 T0 1.014	; tc1.IM[7]
alta_slice14_IMUX59: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,8):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice14_LUT: 16'h5a96
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0903_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b010000000_100	; I:1	; A	; <= LogicTILE(5,8):OMUX07:O0 T0 0.996	; syn__0509_
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000010000_001	; I:22	; C	; <= LogicTILE(5,8):RMUX70:O0 T0 1.014	; syn__0666_
alta_slice15_IMUX63: 12'b010000000_001	; I:19	; D	; <= LogicTILE(5,8):RMUX53:O0 T0 0.688	; syn__0811_
alta_slice15_LUT: 16'h5f55
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; tc1.WD[15]
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 6 8
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000001_010	; I:13	; <= LogicTILE(6,7):RMUX25:O0 T4Y 0.527	; tc1.IM[15]
RMUX01: 10'b1000000_100	; I:0	; <= LogicTILE(5,8):OMUX00:O0 T1 0.193	; syn__0913_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0100000_010	; I:8	; <= BramTILE(10,8):RMUX26:O0 T4X 0.482	; tc1.DM[5]
RMUX04: 10'b0000001_010	; I:13	; <= LogicTILE(6,7):RMUX75:O0 T4Y 0.527	; syn__0926_
RMUX05: 10'b0000001_100	; I:6	; <= LogicTILE(8,8):RMUX03:O0 T4X 0.475	; tc1.IM[9]
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0001000_100	; I:3	; <= LogicTILE(5,8):OMUX09:O0 T1 0.193	; syn__0962_
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000010_100	; I:5	; <= LogicTILE(7,8):RMUX03:O0 T4X 0.44	; syn__0822_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0100000_100	; I:1	; <= LogicTILE(5,8):OMUX03:O0 T1 0.193	; syn__0895_
RMUX15: 10'b0000010_100	; I:5	; <= LogicTILE(7,8):RMUX03:O0 T4X 0.44	; syn__0822_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0100000_010	; I:8	; <= BramTILE(10,8):RMUX03:O0 T4X 0.482	; tc1.DM[3]
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000001_100	; I:6	; <= LogicTILE(8,8):RMUX49:O0 T4X 0.475	; syn__0956_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b1000000_100	; I:0	; <= LogicTILE(5,8):OMUX12:O0 T1 0.193	; syn__0908_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b1000000_100	; I:0	; <= LogicTILE(5,8):OMUX12:O0 T1 0.193	; syn__0908_
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000010_100	; I:5	; <= LogicTILE(7,8):RMUX33:O0 T4X 0.44	; syn__1049_
RMUX35: 10'b1000000_001	; I:14	; <= LogicTILE(6,6):RMUX09:O0 T4Y 0.567	; syn__0922_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0010000_010	; I:9	; <= LogicTILE(5,8):RMUX31:O0 T4X 0.44	; syn__0503_
RMUX41: 10'b0000001_100	; I:6	; <= LogicTILE(8,8):RMUX79:O0 T4X 0.475	; syn__1046_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b1000000_100	; I:0	; <= LogicTILE(5,8):OMUX12:O0 T1 0.193	; syn__0908_
RMUX45: 10'b0000001_010	; I:13	; <= LogicTILE(6,7):RMUX09:O0 T4Y 0.527	; syn__0911_
RMUX46: 10'b0000001_010	; I:13	; <= LogicTILE(6,7):RMUX55:O0 T4Y 0.527	; syn__0935_
RMUX47: 10'b1000000_001	; I:14	; <= LogicTILE(6,6):RMUX55:O0 T4Y 0.567	; syn__1036_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0100000_010	; I:8	; <= BramTILE(10,8):RMUX13:O0 T4X 0.482	; tc1.DM[1]
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b1000000_100	; I:0	; <= LogicTILE(5,8):OMUX24:O0 T1 0.193	; syn__0893_
RMUX52: 10'b0000010_100	; I:5	; <= LogicTILE(7,8):RMUX63:O0 T4X 0.44	; syn__1059_
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0001000_100	; I:3	; <= LogicTILE(5,8):OMUX33:O0 T1 0.193	; syn__0929_
RMUX59: 10'b1000000_010	; I:7	; <= LogicTILE(9,8):RMUX63:O0 T4X 0.48	; syn__0811_
RMUX60: 10'b0100000_010	; I:8	; <= BramTILE(10,8):RMUX86:O0 T4X 0.482	; tc1.DM[15]
RMUX61: 10'b0000001_100	; I:6	; <= LogicTILE(8,8):RMUX86:O0 T4X 0.475	; syn__1056_
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b1000000_010	; I:7	; <= LogicTILE(9,8):RMUX63:O0 T4X 0.48	; syn__0811_
RMUX64: 10'b0100000_100	; I:1	; <= LogicTILE(5,8):OMUX27:O0 T1 0.193	; syn__0906_
RMUX65: 10'b0000100_010	; I:11	; <= BramTILE(3,8):RMUX61:O0 T4X 0.48	; syn__0531_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0100000_001	; I:15	; <= LogicTILE(6,5):RMUX62:O0 T4Y 0.606	; syn__0897_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000001_010	; I:13	; <= LogicTILE(6,7):RMUX85:O0 T4Y 0.527	; tc1.IM[3]
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0001000_100	; I:3	; <= LogicTILE(5,8):OMUX45:O0 T1 0.193	; tc1.WD[15]
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0100000_100	; I:1	; <= LogicTILE(5,8):OMUX39:O0 T1 0.193	; syn__0966_
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000010_100	; I:5	; <= LogicTILE(7,8):RMUX93:O0 T4X 0.44	; syn__1052_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b1000000_100	; I:0	; <= LogicTILE(6,8):OMUX38:O0 T0 0.197	; syn__0499_
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0100000_010	; I:8	; <= BramTILE(10,8):RMUX93:O0 T4X 0.482	; tc1.DM[17]
RMUX94: 10'b1000000_010	; I:7	; <= LogicTILE(9,8):RMUX43:O0 T4X 0.48	; syn__0664_
RMUX95: 10'b0000001_010	; I:13	; <= LogicTILE(6,7):RMUX19:O0 T4Y 0.527	; tc1.IM[4]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b001000000_100	; I:2	; A	; <= LogicTILE(6,8):OMUX07:O0 T0 0.996	; syn__0928_
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b001000000_010	; I:11	; C	; <= LogicTILE(6,8):RMUX04:O0 T0 1.014	; syn__0926_
alta_slice00_IMUX03: 12'b001000000_010	; I:11	; D	; <= LogicTILE(6,8):RMUX05:O0 T0 0.688	; tc1.IM[9]
alta_slice00_LUT: 16'haa0a
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0925_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000010000_001	; I:22	; A	; <= LogicTILE(6,8):RMUX70:O0 T0 1.143	; tc1.IM[3]
alta_slice01_IMUX05: 12'b000000001_100	; I:8	; B	; <= LogicTILE(6,8):OMUX46:O0 T0 0.955	; syn__0821_
alta_slice01_IMUX06: 12'b000100000_100	; I:3	; C	; <= LogicTILE(6,8):OMUX13:O0 T0 0.867	; syn__1055_
alta_slice01_IMUX07: 12'b001000000_100	; I:2	; D	; <= LogicTILE(6,8):OMUX10:O0 T0 0.541	; syn__1062_
alta_slice01_LUT: 16'hea00
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0820_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b001000000_001	; I:20	; C	; <= LogicTILE(6,8):RMUX58:O0 T0 1.014	; syn__0929_
alta_slice02_IMUX11: 12'b000000100_010	; I:15	; D	; <= LogicTILE(6,8):RMUX29:O0 T0 0.688	; syn__0908_
alta_slice02_LUT: 16'h090f
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0928_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b010000000_001	; I:19	; C	; <= LogicTILE(6,8):RMUX52:O0 T0 1.014	; syn__1059_
alta_slice03_IMUX15: 12'b000000001_001	; I:26	; D	; <= LogicTILE(6,8):RMUX95:O0 T0 0.688	; tc1.IM[4]
alta_slice03_LUT: 16'h3303
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__1062_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b100000000_010	; I:9	; A	; <= LogicTILE(7,8):RMUX00:O0 T1 1.15	; syn__0666_
alta_slice04_IMUX17: 12'b010000000_010	; I:10	; B	; <= LogicTILE(7,8):RMUX54:O0 T1 1.109	; syn__1059_
alta_slice04_IMUX18: 12'b000000000_000	; I:-1	; C
alta_slice04_IMUX19: 12'b010000000_010	; I:10	; D	; <= LogicTILE(7,8):RMUX66:O0 T1 0.695	; syn__1056_
alta_slice04_LUT: 16'h8800
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__1055_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000001000_100	; I:5	; A	; <= LogicTILE(6,8):OMUX25:O0 T0 0.996	; syn__1044_
alta_slice05_IMUX21: 12'b000000100_100	; I:6	; B	; <= LogicTILE(6,8):OMUX34:O0 T0 0.955	; syn__1045_
alta_slice05_IMUX22: 12'b000000001_001	; I:26	; C	; <= LogicTILE(6,8):RMUX94:O0 T0 1.014	; syn__0664_
alta_slice05_IMUX23: 12'b000000001_010	; I:17	; D	; <= LogicTILE(6,8):RMUX41:O0 T0 0.688	; syn__1046_
alta_slice05_LUT: 16'h1000
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__1043_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b100000000_001	; I:18	; A	; <= LogicTILE(6,8):RMUX46:O0 T0 1.143	; syn__0935_
alta_slice06_IMUX25: 12'b001000000_100	; I:2	; B	; <= LogicTILE(6,8):OMUX16:O0 T0 0.955	; syn__1043_
alta_slice06_IMUX26: 12'b010000000_010	; I:10	; C	; <= LogicTILE(7,8):RMUX60:O0 T1 1.021	; syn__0662_
alta_slice06_IMUX27: 12'b100000000_001	; I:18	; D	; <= LogicTILE(6,8):RMUX47:O0 T0 0.688	; syn__1036_
alta_slice06_LUT: 16'h8000
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0934_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000100000_001	; I:21	; C	; <= LogicTILE(6,8):RMUX64:O0 T0 1.014	; syn__0906_
alta_slice07_IMUX31: 12'b000000100_010	; I:15	; D	; <= LogicTILE(6,8):RMUX29:O0 T0 0.688	; syn__0908_
alta_slice07_LUT: 16'h090f
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0905_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b010000000_100	; I:1	; A	; <= LogicTILE(6,8):OMUX07:O0 T0 0.996	; syn__0928_
alta_slice08_IMUX33: 12'b000001000_010	; I:14	; B	; <= LogicTILE(6,8):RMUX23:O0 T0 1.102	; syn__0956_
alta_slice08_IMUX34: 12'b001000000_010	; I:11	; C	; <= LogicTILE(6,8):RMUX04:O0 T0 1.014	; syn__0926_
alta_slice08_IMUX35: 12'b001000000_010	; I:11	; D	; <= LogicTILE(6,8):RMUX05:O0 T0 0.688	; tc1.IM[9]
alta_slice08_LUT: 16'h44c4
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__1044_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b010000000_010	; I:10	; A	; <= LogicTILE(7,8):RMUX72:O0 T1 1.15	; tc1.IM[0]
alta_slice09_IMUX37: 12'b010000000_010	; I:10	; B	; <= LogicTILE(7,8):RMUX78:O0 T1 1.109	; tc1.IM[1]
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b001000000_001	; I:20	; D	; <= LogicTILE(6,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice09_LUT: 16'h4400
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; tc1.WriteDM
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000001_010	; I:17	; A	; <= LogicTILE(6,8):RMUX40:O0 T0 1.143	; syn__0503_
alta_slice10_IMUX41: 12'b000000001_010	; I:17	; B	; <= LogicTILE(6,8):RMUX41:O0 T0 1.102	; syn__1046_
alta_slice10_IMUX42: 12'b000010000_100	; I:4	; C	; <= LogicTILE(6,8):OMUX25:O0 T0 0.867	; syn__1044_
alta_slice10_IMUX43: 12'b001000000_001	; I:20	; D	; <= LogicTILE(6,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice10_LUT: 16'hf755
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b010000000_100	; I:1	; A	; <= LogicTILE(6,8):OMUX07:O0 T0 0.996	; syn__0928_
alta_slice11_IMUX45: 12'b000000010_010	; I:16	; B	; <= LogicTILE(6,8):RMUX35:O0 T0 1.102	; syn__0922_
alta_slice11_IMUX46: 12'b001000000_010	; I:11	; C	; <= LogicTILE(6,8):RMUX04:O0 T0 1.014	; syn__0926_
alta_slice11_IMUX47: 12'b001000000_010	; I:11	; D	; <= LogicTILE(6,8):RMUX05:O0 T0 0.688	; tc1.IM[9]
alta_slice11_LUT: 16'h44c4
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__1045_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000001000_100	; I:5	; B	; <= LogicTILE(6,8):OMUX34:O0 T0 0.955	; syn__1045_
alta_slice12_IMUX50: 12'b000000001_001	; I:26	; C	; <= LogicTILE(6,8):RMUX94:O0 T0 1.014	; syn__0664_
alta_slice12_IMUX51: 12'b001000000_001	; I:20	; D	; <= LogicTILE(6,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice12_LUT: 16'hcf00
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0499_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b010000000_010	; I:10	; B	; <= LogicTILE(7,8):RMUX78:O0 T1 1.109	; tc1.IM[1]
alta_slice13_IMUX54: 12'b000000000_000	; I:-1	; C
alta_slice13_IMUX55: 12'b000100000_001	; I:21	; D	; <= LogicTILE(6,8):RMUX65:O0 T0 0.688	; syn__0531_
alta_slice13_LUT: 16'h7700
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0530_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000010_010	; I:16	; A	; <= LogicTILE(6,8):RMUX34:O0 T0 1.143	; syn__1049_
alta_slice14_IMUX57: 12'b000000100_001	; I:24	; B	; <= LogicTILE(6,8):RMUX83:O0 T0 1.102	; syn__1052_
alta_slice14_IMUX58: 12'b000000000_000	; I:-1	; C
alta_slice14_IMUX59: 12'b000000000_000	; I:-1	; D
alta_slice14_LUT: 16'h8888
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__1048_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000100000_100	; I:3	; A	; <= LogicTILE(6,8):OMUX19:O0 T0 0.996	; syn__0934_
alta_slice15_IMUX61: 12'b000000010_100	; I:7	; B	; <= LogicTILE(6,8):OMUX43:O0 T0 0.955	; syn__1048_
alta_slice15_IMUX62: 12'b010000000_010	; I:10	; C	; <= LogicTILE(7,8):RMUX84:O0 T1 1.021	; syn__0923_
alta_slice15_IMUX63: 12'b000100000_010	; I:12	; D	; <= LogicTILE(6,8):RMUX11:O0 T0 0.688	; syn__0822_
alta_slice15_LUT: 16'h8000
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0821_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 7 8
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b1000000_100	; I:0	; <= LogicTILE(7,8):OMUX02:O0 T0 0.197	; syn__0666_
RMUX01: 10'b0100000_100	; I:1	; <= LogicTILE(6,8):OMUX03:O0 T1 0.193	; syn__0820_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0010000_100	; I:2	; <= LogicTILE(7,8):OMUX08:O0 T0 0.197	; syn__0822_
RMUX04: 10'b0100000_001	; I:15	; <= LogicTILE(7,5):RMUX75:O0 T4Y 0.606	; syn__0634_
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b1000000_001	; I:14	; <= LogicTILE(7,6):RMUX02:O0 T4Y 0.567	; syn__0965_
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b1000000_001	; I:14	; <= LogicTILE(7,6):RMUX75:O0 T4Y 0.567	; syn__0665_
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b1000000_100	; I:0	; <= LogicTILE(7,8):OMUX02:O0 T0 0.197	; syn__0666_
RMUX14: 10'b1000000_100	; I:0	; <= LogicTILE(6,8):OMUX00:O0 T1 0.193	; syn__0925_
RMUX15: 10'b0000001_010	; I:13	; <= LogicTILE(7,7):RMUX75:O0 T4Y 0.527	; syn__0620_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0100000_001	; I:15	; <= LogicTILE(7,5):RMUX25:O0 T4Y 0.606	; syn__1053_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0100000_010	; I:8	; <= LogicTILE(11,8):RMUX03:O0 T4X 0.482	; syn__0498_
RMUX21: 10'b0010000_010	; I:9	; <= LogicTILE(6,8):RMUX51:O0 T4X 0.44	; syn__0893_
RMUX22: 10'b1000000_100	; I:0	; <= LogicTILE(6,8):OMUX00:O0 T1 0.193	; syn__0925_
RMUX23: 10'b0010000_010	; I:9	; <= LogicTILE(6,8):RMUX01:O0 T4X 0.44	; syn__0913_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000010_100	; I:5	; <= LogicTILE(8,8):RMUX56:O0 T4X 0.44	; syn__0955_
RMUX28: 10'b1000000_001	; I:14	; <= LogicTILE(7,6):RMUX09:O0 T4Y 0.567	; syn__0909_
RMUX29: 10'b0100000_001	; I:15	; <= LogicTILE(7,5):RMUX09:O0 T4Y 0.606	; syn__0922_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0001000_100	; I:3	; <= LogicTILE(7,8):OMUX23:O0 T0 0.197	; syn__1049_
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0001000_100	; I:3	; <= LogicTILE(7,8):OMUX23:O0 T0 0.197	; syn__1049_
RMUX34: 10'b0100000_001	; I:15	; <= LogicTILE(7,5):RMUX09:O0 T4Y 0.606	; syn__0922_
RMUX35: 10'b0000001_010	; I:13	; <= LogicTILE(7,7):RMUX09:O0 T4Y 0.527	; syn__0915_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0001000_010	; I:10	; <= LogicTILE(5,8):RMUX08:O0 T4X 0.475	; syn__0507_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0100000_010	; I:8	; <= LogicTILE(11,8):RMUX56:O0 T4X 0.482	; syn__0532_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0010000_010	; I:9	; <= LogicTILE(6,8):RMUX31:O0 T4X 0.44	; syn__0908_
RMUX47: 10'b0001000_100	; I:3	; <= LogicTILE(6,8):OMUX21:O0 T1 0.193	; syn__0905_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0100000_010	; I:8	; <= LogicTILE(11,8):RMUX13:O0 T4X 0.482	; syn__0498_
RMUX50: 10'b1000000_100	; I:0	; <= LogicTILE(7,8):OMUX26:O0 T0 0.197	; syn__1059_
RMUX51: 10'b0100000_100	; I:1	; <= LogicTILE(6,8):OMUX27:O0 T1 0.193	; tc1.WriteDM
RMUX52: 10'b0100000_001	; I:15	; <= LogicTILE(7,5):RMUX39:O0 T4Y 0.606	; syn__0630_
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b1000000_100	; I:0	; <= LogicTILE(7,8):OMUX26:O0 T0 0.197	; syn__1059_
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000010_100	; I:5	; <= LogicTILE(8,8):RMUX63:O0 T4X 0.44	; syn__0955_
RMUX59: 10'b0000001_010	; I:13	; <= LogicTILE(7,7):RMUX39:O0 T4Y 0.527	; syn__0974_
RMUX60: 10'b0000001_010	; I:13	; <= LogicTILE(7,7):RMUX62:O0 T4Y 0.527	; syn__0662_
RMUX61: 10'b1000000_001	; I:14	; <= LogicTILE(7,6):RMUX62:O0 T4Y 0.567	; syn__0630_
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b1000000_100	; I:0	; <= LogicTILE(7,8):OMUX26:O0 T0 0.197	; syn__1059_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000010_100	; I:5	; <= LogicTILE(8,8):RMUX86:O0 T4X 0.44	; syn__1056_
RMUX67: 10'b0000001_100	; I:6	; <= LogicTILE(9,8):RMUX86:O0 T4X 0.475	; syn__1030_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000001_010	; I:13	; <= LogicTILE(7,7):RMUX85:O0 T4Y 0.527	; syn__0638_
RMUX72: 10'b0100000_010	; I:8	; <= LogicTILE(11,8):RMUX43:O0 T4X 0.482	; tc1.IM[0]
RMUX73: 10'b0001000_010	; I:10	; <= LogicTILE(5,8):RMUX91:O0 T4X 0.475	; syn__0894_
RMUX74: 10'b1000000_010	; I:7	; <= BramTILE(10,8):RMUX20:O0 T4X 0.48	; tc1.IM[17]
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000001_010	; I:13	; <= LogicTILE(7,7):RMUX69:O0 T4Y 0.527	; syn__0824_
RMUX77: 10'b0001000_010	; I:10	; <= LogicTILE(5,8):RMUX45:O0 T4X 0.475	; syn__0983_
RMUX78: 10'b0000001_010	; I:13	; <= LogicTILE(7,7):RMUX19:O0 T4Y 0.527	; tc1.IM[1]
RMUX79: 10'b1000000_010	; I:7	; <= BramTILE(10,8):RMUX43:O0 T4X 0.48	; tc1.IM[5]
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0100000_100	; I:1	; <= LogicTILE(6,8):OMUX39:O0 T1 0.193	; syn__0530_
RMUX82: 10'b0010000_010	; I:9	; <= LogicTILE(6,8):RMUX45:O0 T4X 0.44	; syn__0911_
RMUX83: 10'b0000010_100	; I:5	; <= LogicTILE(8,8):RMUX93:O0 T4X 0.44	; syn__0914_
RMUX84: 10'b0000010_100	; I:5	; <= LogicTILE(8,8):RMUX20:O0 T4X 0.44	; syn__0923_
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000010_100	; I:5	; <= LogicTILE(8,8):RMUX93:O0 T4X 0.44	; syn__0914_
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b1000000_001	; I:14	; <= LogicTILE(7,6):RMUX19:O0 T4Y 0.567	; tc1.IM[9]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0100000_100	; I:1	; <= LogicTILE(7,8):OMUX41:O0 T0 0.197	; syn__1052_
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0100000_100	; I:1	; <= LogicTILE(7,8):OMUX41:O0 T0 0.197	; syn__1052_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b1000000_010	; I:7	; <= BramTILE(10,8):RMUX43:O0 T4X 0.48	; tc1.IM[5]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000100000_010	; I:12	; A	; <= LogicTILE(7,8):RMUX10:O0 T0 1.143	; syn__0665_
alta_slice00_IMUX01: 12'b001000000_100	; I:2	; B	; <= LogicTILE(7,8):OMUX10:O0 T0 0.955	; syn__0823_
alta_slice00_IMUX02: 12'b001000000_010	; I:11	; C	; <= LogicTILE(7,8):RMUX04:O0 T0 1.014	; syn__0634_
alta_slice00_IMUX03: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,8):RMUX95:O0 T0 0.688	; tc1.IM[5]
alta_slice00_LUT: 16'hd8aa
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0666_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000010_010	; I:16	; A	; <= LogicTILE(7,8):RMUX34:O0 T0 1.143	; syn__0922_
alta_slice01_IMUX05: 12'b000001000_100	; I:5	; B	; <= LogicTILE(7,8):OMUX28:O0 T0 0.955	; syn__0924_
alta_slice01_IMUX06: 12'b000000100_001	; I:24	; C	; <= LogicTILE(7,8):RMUX82:O0 T0 1.014	; syn__0911_
alta_slice01_IMUX07: 12'b000100000_100	; I:3	; D	; <= LogicTILE(7,8):OMUX16:O0 T0 0.541	; syn__0912_
alta_slice01_LUT: 16'h4c44
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0923_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000100000_100	; I:3	; A	; <= LogicTILE(7,8):OMUX13:O0 T0 0.996	; syn__0910_
alta_slice02_IMUX09: 12'b000000010_010	; I:16	; B	; <= LogicTILE(7,8):RMUX35:O0 T0 1.102	; syn__0915_
alta_slice02_IMUX10: 12'b001000000_100	; I:2	; C	; <= LogicTILE(7,8):OMUX10:O0 T0 0.867	; syn__0823_
alta_slice02_IMUX11: 12'b000000100_010	; I:15	; D	; <= LogicTILE(7,8):RMUX29:O0 T0 0.688	; syn__0922_
alta_slice02_LUT: 16'h4044
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0822_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000100_010	; I:15	; A	; <= LogicTILE(7,8):RMUX28:O0 T0 1.143	; syn__0909_
alta_slice03_IMUX13: 12'b100000000_001	; I:18	; B	; <= LogicTILE(7,8):RMUX47:O0 T0 1.102	; syn__0905_
alta_slice03_IMUX14: 12'b000001000_001	; I:23	; C	; <= LogicTILE(7,8):RMUX76:O0 T0 1.014	; syn__0824_
alta_slice03_IMUX15: 12'b000000010_001	; I:25	; D	; <= LogicTILE(7,8):RMUX89:O0 T0 0.688	; tc1.IM[9]
alta_slice03_LUT: 16'hcc84
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0823_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000100000_100	; I:3	; B	; <= LogicTILE(7,8):OMUX16:O0 T0 0.955	; syn__0912_
alta_slice04_IMUX18: 12'b000000100_001	; I:24	; C	; <= LogicTILE(7,8):RMUX82:O0 T0 1.014	; syn__0911_
alta_slice04_IMUX19: 12'b000000100_001	; I:24	; D	; <= LogicTILE(7,8):RMUX83:O0 T0 0.688	; syn__0914_
alta_slice04_LUT: 16'hf300
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0910_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b100000000_001	; I:18	; C	; <= LogicTILE(7,8):RMUX46:O0 T0 1.014	; syn__0908_
alta_slice05_IMUX23: 12'b000001000_010	; I:14	; D	; <= LogicTILE(7,8):RMUX23:O0 T0 0.688	; syn__0913_
alta_slice05_LUT: 16'h009f
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0912_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000010_010	; I:16	; A	; <= LogicTILE(7,8):RMUX34:O0 T0 1.143	; syn__0922_
alta_slice06_IMUX25: 12'b000010000_001	; I:22	; B	; <= LogicTILE(7,8):RMUX71:O0 T0 1.102	; syn__0638_
alta_slice06_IMUX26: 12'b010000000_010	; I:10	; C	; <= LogicTILE(8,8):RMUX60:O0 T1 1.021	; syn__1051_
alta_slice06_IMUX27: 12'b000000000_000	; I:-1	; D
alta_slice06_LUT: 16'hd0d0
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__1050_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000100_001	; I:24	; A	; <= LogicTILE(7,8):RMUX82:O0 T0 1.143	; syn__0911_
alta_slice07_IMUX29: 12'b000100000_100	; I:3	; B	; <= LogicTILE(7,8):OMUX19:O0 T0 0.955	; syn__1050_
alta_slice07_IMUX30: 12'b100000000_010	; I:9	; C	; <= LogicTILE(8,8):RMUX36:O0 T1 1.021	; syn__0956_
alta_slice07_IMUX31: 12'b001000000_100	; I:2	; D	; <= LogicTILE(7,8):OMUX16:O0 T0 0.541	; syn__0912_
alta_slice07_LUT: 16'h4c0c
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__1049_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b010000000_100	; I:1	; B	; <= LogicTILE(7,8):OMUX10:O0 T0 0.955	; syn__0823_
alta_slice08_IMUX34: 12'b100000000_010	; I:9	; C	; <= LogicTILE(8,8):RMUX12:O0 T1 1.021	; syn__1060_
alta_slice08_IMUX35: 12'b000000100_001	; I:24	; D	; <= LogicTILE(7,8):RMUX83:O0 T0 0.688	; syn__0914_
alta_slice08_LUT: 16'hc0f0
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__1059_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b010000000_010	; I:10	; B	; <= LogicTILE(8,8):RMUX78:O0 T1 1.109	; syn__0930_
alta_slice09_IMUX38: 12'b000001000_010	; I:14	; C	; <= LogicTILE(7,8):RMUX22:O0 T0 1.014	; syn__0925_
alta_slice09_IMUX39: 12'b000000100_001	; I:24	; D	; <= LogicTILE(7,8):RMUX83:O0 T0 0.688	; syn__0914_
alta_slice09_LUT: 16'hc0cc
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0924_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000010_010	; I:16	; A	; <= LogicTILE(7,8):RMUX34:O0 T0 1.143	; syn__0922_
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b010000000_001	; I:19	; C	; <= LogicTILE(7,8):RMUX52:O0 T0 1.014	; syn__0630_
alta_slice10_IMUX43: 12'b010000000_010	; I:10	; D	; <= LogicTILE(8,8):RMUX66:O0 T1 0.695	; syn__0986_
alta_slice10_LUT: 16'hf500
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0985_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000001000_100	; I:5	; A	; <= LogicTILE(7,8):OMUX31:O0 T0 0.996	; syn__0985_
alta_slice11_IMUX45: 12'b000000001_100	; I:8	; B	; <= LogicTILE(7,8):OMUX46:O0 T0 0.955	; syn__0982_
alta_slice11_IMUX46: 12'b100000000_010	; I:9	; C	; <= LogicTILE(8,8):RMUX36:O0 T1 1.021	; syn__0956_
alta_slice11_IMUX47: 12'b001000000_001	; I:20	; D	; <= LogicTILE(7,8):RMUX59:O0 T0 0.688	; syn__0974_
alta_slice11_LUT: 16'h0a8a
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; syn__0984_
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b010000000_010	; I:10	; A	; <= LogicTILE(8,8):RMUX48:O0 T1 1.15	; syn__0956_
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000000001_100	; I:8	; C	; <= LogicTILE(7,8):OMUX43:O0 T0 0.867	; syn__1057_
alta_slice12_IMUX51: 12'b010000000_100	; I:1	; D	; <= LogicTILE(7,8):OMUX10:O0 T0 0.541	; syn__0823_
alta_slice12_LUT: 16'hf050
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__1056_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b001000000_001	; I:20	; A	; <= LogicTILE(7,8):RMUX58:O0 T0 1.143	; syn__0955_
alta_slice13_IMUX53: 12'b001000000_100	; I:2	; B	; <= LogicTILE(7,8):OMUX16:O0 T0 0.955	; syn__0912_
alta_slice13_IMUX54: 12'b000000100_001	; I:24	; C	; <= LogicTILE(7,8):RMUX82:O0 T0 1.014	; syn__0911_
alta_slice13_IMUX55: 12'b000010000_010	; I:13	; D	; <= LogicTILE(7,8):RMUX17:O0 T0 0.688	; syn__1053_
alta_slice13_LUT: 16'h5d00
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__1052_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000001_100	; I:8	; A	; <= LogicTILE(7,8):OMUX46:O0 T0 0.996	; syn__0982_
alta_slice14_IMUX57: 12'b001000000_001	; I:20	; B	; <= LogicTILE(7,8):RMUX59:O0 T0 1.102	; syn__0974_
alta_slice14_IMUX58: 12'b000000010_010	; I:16	; C	; <= LogicTILE(7,8):RMUX34:O0 T0 1.014	; syn__0922_
alta_slice14_IMUX59: 12'b100000000_010	; I:9	; D	; <= LogicTILE(8,8):RMUX18:O0 T1 0.695	; syn__1058_
alta_slice14_LUT: 16'h2f00
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__1057_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b100000000_001	; I:18	; C	; <= LogicTILE(7,8):RMUX46:O0 T0 1.014	; syn__0908_
alta_slice15_IMUX63: 12'b000001000_001	; I:23	; D	; <= LogicTILE(7,8):RMUX77:O0 T0 0.688	; syn__0983_
alta_slice15_LUT: 16'h009f
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; syn__0982_
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0982_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 8 8
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000010_010	; I:12	; <= LogicTILE(4,8):RMUX01:O0 T4X 0.482	; syn__1103_
RMUX02: 10'b0000001_010	; I:13	; <= LogicTILE(8,7):RMUX02:O0 T4Y 0.527	; syn__0608_
RMUX03: 10'b0100000_010	; I:8	; <= LogicTILE(12,8):RMUX26:O0 T4X 0.482	; tc1.IM[9]
RMUX04: 10'b0000100_100	; I:4	; <= LogicTILE(8,8):RMUX02:O0 T0 0.381	; syn__0608_
RMUX05: 10'b0000001_010	; I:13	; <= LogicTILE(8,7):RMUX75:O0 T4Y 0.527	; syn__0638_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b1000000_001	; I:14	; <= LogicTILE(8,6):RMUX75:O0 T4Y 0.567	; syn__1020_
RMUX11: 10'b0000010_100	; I:5	; <= LogicTILE(9,8):RMUX03:O0 T4X 0.44	; syn__1024_
RMUX12: 10'b0010000_100	; I:2	; <= LogicTILE(8,8):OMUX08:O0 T0 0.197	; syn__1060_
RMUX13: 10'b0010000_010	; I:9	; <= LogicTILE(7,8):RMUX74:O0 T4X 0.44	; tc1.IM[17]
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0001000_100	; I:3	; <= LogicTILE(8,8):OMUX11:O0 T0 0.197	; syn__1058_
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0100000_100	; I:1	; <= LogicTILE(7,8):OMUX03:O0 T1 0.193	; syn__0923_
RMUX21: 10'b0000001_010	; I:13	; <= LogicTILE(8,7):RMUX75:O0 T4Y 0.527	; syn__0638_
RMUX22: 10'b0000001_010	; I:13	; <= LogicTILE(8,7):RMUX25:O0 T4Y 0.527	; syn__0974_
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0001000_010	; I:10	; <= LogicTILE(6,8):RMUX08:O0 T4X 0.475	; syn__0962_
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000001_010	; I:13	; <= LogicTILE(8,7):RMUX09:O0 T4Y 0.527	; syn__1047_
RMUX35: 10'b0000010_100	; I:5	; <= LogicTILE(9,8):RMUX33:O0 T4X 0.44	; syn__1061_
RMUX36: 10'b1000000_001	; I:14	; <= LogicTILE(8,6):RMUX32:O0 T4Y 0.567	; syn__0956_
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0001000_100	; I:3	; <= LogicTILE(8,8):OMUX23:O0 T0 0.197	; syn__1039_
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0100000_010	; I:8	; <= LogicTILE(12,8):RMUX79:O0 T4X 0.482	; syn__0650_
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0001000_010	; I:10	; <= LogicTILE(6,8):RMUX81:O0 T4X 0.475	; syn__0966_
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000001_010	; I:13	; <= LogicTILE(8,7):RMUX85:O0 T4Y 0.527	; syn__0956_
RMUX49: 10'b0000001_010	; I:13	; <= LogicTILE(8,7):RMUX85:O0 T4Y 0.527	; syn__0956_
RMUX50: 10'b0001000_100	; I:3	; <= LogicTILE(7,8):OMUX33:O0 T1 0.193	; syn__0984_
RMUX51: 10'b0000010_010	; I:12	; <= LogicTILE(4,8):RMUX38:O0 T4X 0.482	; syn__0522_
RMUX52: 10'b0000001_010	; I:13	; <= LogicTILE(8,7):RMUX39:O0 T4Y 0.527	; tc1.IM[6]
RMUX53: 10'b0100000_010	; I:8	; <= LogicTILE(12,8):RMUX63:O0 T4X 0.482	; syn__0612_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b1000000_100	; I:0	; <= LogicTILE(8,8):OMUX26:O0 T0 0.197	; syn__0955_
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0010000_010	; I:9	; <= LogicTILE(7,8):RMUX15:O0 T4X 0.44	; syn__0620_
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0001000_100	; I:3	; <= LogicTILE(8,8):OMUX35:O0 T0 0.197	; syn__1051_
RMUX61: 10'b0001000_100	; I:3	; <= LogicTILE(7,8):OMUX33:O0 T1 0.193	; syn__0984_
RMUX62: 10'b1000000_001	; I:14	; <= LogicTILE(8,6):RMUX39:O0 T4Y 0.567	; syn__0634_
RMUX63: 10'b1000000_100	; I:0	; <= LogicTILE(8,8):OMUX26:O0 T0 0.197	; syn__0955_
RMUX64: 10'b0000100_100	; I:4	; <= LogicTILE(8,8):RMUX62:O0 T0 0.381	; syn__0634_
RMUX65: 10'b0010000_001	; I:16	; <= LogicTILE(8,4):RMUX85:O0 T4Y 0.623	; syn__0644_
RMUX66: 10'b0010000_100	; I:2	; <= LogicTILE(8,8):OMUX32:O0 T0 0.197	; syn__0986_
RMUX67: 10'b0000100_010	; I:11	; <= LogicTILE(5,8):RMUX38:O0 T4X 0.48	; syn__0907_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b1000000_001	; I:14	; <= LogicTILE(8,6):RMUX85:O0 T4Y 0.567	; syn__0654_
RMUX71: 10'b0010000_010	; I:9	; <= LogicTILE(7,8):RMUX61:O0 T4X 0.44	; syn__0630_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000001_100	; I:6	; <= BramTILE(10,8):RMUX43:O0 T4X 0.475	; tc1.IM[5]
RMUX74: 10'b0100000_010	; I:8	; <= LogicTILE(12,8):RMUX20:O0 T4X 0.482	; tc1.DM[12]
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b1000000_001	; I:14	; <= LogicTILE(8,6):RMUX69:O0 T4Y 0.567	; syn__1013_
RMUX78: 10'b0000001_010	; I:13	; <= LogicTILE(8,7):RMUX19:O0 T4Y 0.527	; syn__0930_
RMUX79: 10'b0010000_100	; I:2	; <= LogicTILE(8,8):OMUX44:O0 T0 0.197	; syn__1046_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000010_010	; I:12	; <= LogicTILE(4,8):RMUX45:O0 T4X 0.482	; syn__0618_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b1000000_100	; I:0	; <= LogicTILE(7,8):OMUX36:O0 T1 0.193	; syn__1056_
RMUX87: 10'b0100000_100	; I:1	; <= LogicTILE(8,8):OMUX41:O0 T0 0.197	; syn__0914_
RMUX88: 10'b1000000_001	; I:14	; <= LogicTILE(8,6):RMUX19:O0 T4Y 0.567	; syn__0616_
RMUX89: 10'b0000001_100	; I:6	; <= BramTILE(10,8):RMUX43:O0 T4X 0.475	; tc1.IM[5]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0100000_100	; I:1	; <= LogicTILE(8,8):OMUX41:O0 T0 0.197	; syn__0914_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0001000_100	; I:3	; <= LogicTILE(7,8):OMUX45:O0 T1 0.193	; syn__0982_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b001000000_001	; I:20	; A	; <= LogicTILE(8,8):RMUX58:O0 T0 1.143	; syn__0620_
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000001000_100	; I:5	; C	; <= LogicTILE(8,8):OMUX25:O0 T0 0.867	; syn__0955_
alta_slice00_IMUX03: 12'b000001000_001	; I:23	; D	; <= LogicTILE(8,8):RMUX77:O0 T0 0.688	; syn__1013_
alta_slice00_LUT: 16'haf00
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__1012_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000100000_010	; I:12	; A	; <= LogicTILE(8,8):RMUX10:O0 T0 1.143	; syn__1020_
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000001000_100	; I:5	; C	; <= LogicTILE(8,8):OMUX25:O0 T0 0.867	; syn__0955_
alta_slice01_IMUX07: 12'b000010000_001	; I:22	; D	; <= LogicTILE(8,8):RMUX71:O0 T0 0.688	; syn__0630_
alta_slice01_LUT: 16'haa0a
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__1019_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b100000000_010	; I:9	; A	; <= LogicTILE(9,8):RMUX00:O0 T1 1.15	; syn__0640_
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000001000_100	; I:5	; C	; <= LogicTILE(8,8):OMUX25:O0 T0 0.867	; syn__0955_
alta_slice02_IMUX11: 12'b000000010_010	; I:16	; D	; <= LogicTILE(8,8):RMUX35:O0 T0 0.688	; syn__1061_
alta_slice02_LUT: 16'haf00
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__1060_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000001000_100	; I:5	; A	; <= LogicTILE(8,8):OMUX25:O0 T0 0.996	; syn__0955_
alta_slice03_IMUX13: 12'b001000000_010	; I:11	; B	; <= LogicTILE(8,8):RMUX05:O0 T0 1.102	; syn__0638_
alta_slice03_IMUX14: 12'b010000000_010	; I:10	; C	; <= LogicTILE(9,8):RMUX84:O0 T1 1.021	; syn__0642_
alta_slice03_IMUX15: 12'b000000010_100	; I:7	; D	; <= LogicTILE(8,8):OMUX40:O0 T0 0.541	; syn__0914_
alta_slice03_LUT: 16'hc4f5
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__1058_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000001000_100	; I:5	; A	; <= LogicTILE(8,8):OMUX25:O0 T0 0.996	; syn__0955_
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b100000000_010	; I:9	; C	; <= LogicTILE(9,8):RMUX12:O0 T1 1.021	; syn__1007_
alta_slice04_IMUX19: 12'b000000100_001	; I:24	; D	; <= LogicTILE(8,8):RMUX83:O0 T0 0.688	; syn__0618_
alta_slice04_LUT: 16'hf050
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__1006_
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000100000_001	; I:21	; A	; <= LogicTILE(8,8):RMUX64:O0 T0 1.143	; syn__0634_
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000001000_100	; I:5	; C	; <= LogicTILE(8,8):OMUX25:O0 T0 0.867	; syn__0955_
alta_slice05_IMUX23: 12'b000100000_010	; I:12	; D	; <= LogicTILE(8,8):RMUX11:O0 T0 0.688	; syn__1024_
alta_slice05_LUT: 16'haf00
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__1023_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000010_001	; I:25	; A	; <= LogicTILE(8,8):RMUX88:O0 T0 1.143	; syn__0616_
alta_slice06_IMUX25: 12'b010000000_010	; I:10	; B	; <= LogicTILE(9,8):RMUX54:O0 T1 1.109	; syn__0955_
alta_slice06_IMUX26: 12'b001000000_001	; I:20	; C	; <= LogicTILE(8,8):RMUX58:O0 T0 1.014	; syn__0620_
alta_slice06_IMUX27: 12'b000000010_100	; I:7	; D	; <= LogicTILE(8,8):OMUX40:O0 T0 0.541	; syn__0914_
alta_slice06_LUT: 16'hb0bb
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0953_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000001_010	; I:17	; A	; <= LogicTILE(8,8):RMUX40:O0 T0 1.143	; syn__0650_
alta_slice07_IMUX29: 12'b000000010_100	; I:7	; B	; <= LogicTILE(8,8):OMUX40:O0 T0 0.955	; syn__0914_
alta_slice07_IMUX30: 12'b000001000_100	; I:5	; C	; <= LogicTILE(8,8):OMUX25:O0 T0 0.867	; syn__0955_
alta_slice07_IMUX31: 12'b000000100_001	; I:24	; D	; <= LogicTILE(8,8):RMUX83:O0 T0 0.688	; syn__0618_
alta_slice07_LUT: 16'haf23
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__1039_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b010000000_001	; I:19	; C	; <= LogicTILE(8,8):RMUX52:O0 T0 1.014	; tc1.IM[6]
alta_slice08_IMUX35: 12'b000000010_001	; I:25	; D	; <= LogicTILE(8,8):RMUX89:O0 T0 0.688	; tc1.IM[5]
alta_slice08_LUT: 16'hf000
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0955_
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0955_
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0955_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000010000_001	; I:22	; A	; <= LogicTILE(8,8):RMUX70:O0 T0 1.143	; syn__0654_
alta_slice09_IMUX37: 12'b000010000_001	; I:22	; B	; <= LogicTILE(8,8):RMUX71:O0 T0 1.102	; syn__0630_
alta_slice09_IMUX38: 12'b000010000_100	; I:4	; C	; <= LogicTILE(8,8):OMUX25:O0 T0 0.867	; syn__0955_
alta_slice09_IMUX39: 12'b000000010_100	; I:7	; D	; <= LogicTILE(8,8):OMUX40:O0 T0 0.541	; syn__0914_
alta_slice09_LUT: 16'h8caf
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__1028_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000100000_001	; I:21	; A	; <= LogicTILE(8,8):RMUX64:O0 T0 1.143	; syn__0634_
alta_slice10_IMUX41: 12'b000000010_100	; I:7	; B	; <= LogicTILE(8,8):OMUX40:O0 T0 0.955	; syn__0914_
alta_slice10_IMUX42: 12'b000010000_100	; I:4	; C	; <= LogicTILE(8,8):OMUX25:O0 T0 0.867	; syn__0955_
alta_slice10_IMUX43: 12'b100000000_010	; I:9	; D	; <= LogicTILE(9,8):RMUX18:O0 T1 0.695	; syn__0987_
alta_slice10_LUT: 16'hbb0b
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0986_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b001000000_010	; I:11	; A	; <= LogicTILE(8,8):RMUX04:O0 T0 1.143	; syn__0608_
alta_slice11_IMUX45: 12'b000100000_001	; I:21	; B	; <= LogicTILE(8,8):RMUX65:O0 T0 1.102	; syn__0644_
alta_slice11_IMUX46: 12'b000010000_100	; I:4	; C	; <= LogicTILE(8,8):OMUX25:O0 T0 0.867	; syn__0955_
alta_slice11_IMUX47: 12'b000000010_100	; I:7	; D	; <= LogicTILE(8,8):OMUX40:O0 T0 0.541	; syn__0914_
alta_slice11_LUT: 16'h8caf
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__1051_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000001_001	; I:26	; B	; <= LogicTILE(8,8):RMUX95:O0 T0 1.102	; syn__0982_
alta_slice12_IMUX50: 12'b000001000_010	; I:14	; C	; <= LogicTILE(8,8):RMUX22:O0 T0 1.014	; syn__0974_
alta_slice12_IMUX51: 12'b000000010_100	; I:7	; D	; <= LogicTILE(8,8):OMUX40:O0 T0 0.541	; syn__0914_
alta_slice12_LUT: 16'hf300
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__1030_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b010000000_001	; I:19	; C	; <= LogicTILE(8,8):RMUX52:O0 T0 1.014	; tc1.IM[6]
alta_slice13_IMUX55: 12'b000000010_001	; I:25	; D	; <= LogicTILE(8,8):RMUX89:O0 T0 0.688	; tc1.IM[5]
alta_slice13_LUT: 16'h000f
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0914_
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0914_
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0914_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000010_010	; I:16	; A	; <= LogicTILE(8,8):RMUX34:O0 T0 1.143	; syn__1047_
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000010000_100	; I:4	; C	; <= LogicTILE(8,8):OMUX25:O0 T0 0.867	; syn__0955_
alta_slice14_IMUX59: 12'b010000000_001	; I:19	; D	; <= LogicTILE(8,8):RMUX53:O0 T0 0.688	; syn__0612_
alta_slice14_LUT: 16'haa0a
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__1046_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000001000_010	; I:14	; A	; <= LogicTILE(8,8):RMUX22:O0 T0 1.143	; syn__0974_
alta_slice15_IMUX61: 12'b000000001_001	; I:26	; B	; <= LogicTILE(8,8):RMUX95:O0 T0 1.102	; syn__0982_
alta_slice15_IMUX62: 12'b000010000_100	; I:4	; C	; <= LogicTILE(8,8):OMUX25:O0 T0 0.867	; syn__0955_
alta_slice15_IMUX63: 12'b100000000_010	; I:9	; D	; <= LogicTILE(9,8):RMUX42:O0 T1 0.695	; syn__0975_
alta_slice15_LUT: 16'h4f00
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; syn__0973_
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 9 8
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000001_010	; I:13	; <= LogicTILE(9,7):RMUX25:O0 T4Y 0.527	; syn__0640_
RMUX01: 10'b0100000_100	; I:1	; <= LogicTILE(8,8):OMUX03:O0 T1 0.193	; syn__1019_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b1000000_001	; I:14	; <= LogicTILE(9,6):RMUX02:O0 T4Y 0.567	; syn__1024_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0100000_100	; I:1	; <= LogicTILE(8,8):OMUX03:O0 T1 0.193	; syn__1019_
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b1000000_010	; I:7	; <= LogicTILE(12,8):RMUX26:O0 T4X 0.48	; tc1.IM[9]
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000100_100	; I:4	; <= LogicTILE(9,8):RMUX09:O0 T0 0.381	; tc1.IM[9]
RMUX12: 10'b0010000_001	; I:16	; <= LogicTILE(9,4):RMUX02:O0 T4Y 0.623	; syn__1007_
RMUX13: 10'b0010000_010	; I:9	; <= LogicTILE(8,8):RMUX74:O0 T4X 0.44	; tc1.DM[12]
RMUX14: 10'b1000000_100	; I:0	; <= LogicTILE(8,8):OMUX00:O0 T1 0.193	; syn__1012_
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0100000_100	; I:1	; <= LogicTILE(8,8):OMUX03:O0 T1 0.193	; syn__1019_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0100000_001	; I:15	; <= LogicTILE(9,5):RMUX02:O0 T4Y 0.606	; syn__0987_
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000010_100	; I:5	; <= BramTILE(10,8):RMUX49:O0 T4X 0.44	; tc1.DM[8]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0100000_100	; I:1	; <= LogicTILE(8,8):OMUX15:O0 T1 0.193	; syn__1023_
RMUX28: 10'b0001000_010	; I:10	; <= LogicTILE(7,8):RMUX81:O0 T4X 0.475	; syn__0530_
RMUX29: 10'b1000000_001	; I:14	; <= LogicTILE(9,6):RMUX09:O0 T4Y 0.567	; tc1.IM[8]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0100000_100	; I:1	; <= LogicTILE(8,8):OMUX15:O0 T1 0.193	; syn__1023_
RMUX32: 10'b0001000_010	; I:10	; <= LogicTILE(7,8):RMUX08:O0 T4X 0.475	; syn__0965_
RMUX33: 10'b1000000_001	; I:14	; <= LogicTILE(9,6):RMUX32:O0 T4Y 0.567	; syn__1061_
RMUX34: 10'b0000100_100	; I:4	; <= LogicTILE(9,8):RMUX32:O0 T0 0.381	; syn__0965_
RMUX35: 10'b0000010_010	; I:12	; <= LogicTILE(5,8):RMUX81:O0 T4X 0.482	; syn__0923_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0010000_100	; I:2	; <= LogicTILE(8,8):OMUX18:O0 T1 0.193	; syn__0953_
RMUX38: 10'b0000010_100	; I:5	; <= BramTILE(10,8):RMUX33:O0 T4X 0.44	; IOvalue1[5]
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000001_100	; I:6	; <= LogicTILE(11,8):RMUX79:O0 T4X 0.475	; syn__0498_
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0010000_001	; I:16	; <= LogicTILE(9,4):RMUX32:O0 T4Y 0.623	; syn__0975_
RMUX43: 10'b0000001_010	; I:13	; <= LogicTILE(9,7):RMUX32:O0 T4Y 0.527	; syn__0664_
RMUX44: 10'b1000000_100	; I:0	; <= LogicTILE(8,8):OMUX12:O0 T1 0.193	; syn__1006_
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0100000_100	; I:1	; <= LogicTILE(8,8):OMUX15:O0 T1 0.193	; syn__1023_
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000001_010	; I:13	; <= LogicTILE(9,7):RMUX85:O0 T4Y 0.527	; syn__0656_
RMUX50: 10'b0010000_010	; I:9	; <= LogicTILE(8,8):RMUX38:O0 T4X 0.44	; syn__1039_
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000100_010	; I:11	; <= LogicTILE(6,8):RMUX15:O0 T4X 0.48	; syn__0822_
RMUX54: 10'b0000100_100	; I:4	; <= LogicTILE(9,8):RMUX55:O0 T0 0.381	; syn__0955_
RMUX55: 10'b1000000_100	; I:0	; <= LogicTILE(8,8):OMUX24:O0 T1 0.193	; syn__0955_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0100000_100	; I:1	; <= LogicTILE(8,8):OMUX27:O0 T1 0.193	; syn__1028_
RMUX58: 10'b0000010_100	; I:5	; <= BramTILE(10,8):RMUX63:O0 T4X 0.44	; tc1.DM[9]
RMUX59: 10'b0000001_100	; I:6	; <= LogicTILE(11,8):RMUX63:O0 T4X 0.475	; syn__0811_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000001_100	; I:6	; <= LogicTILE(11,8):RMUX63:O0 T4X 0.475	; syn__0811_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000010_010	; I:12	; <= LogicTILE(5,8):RMUX38:O0 T4X 0.482	; syn__0907_
RMUX68: 10'b0000001_010	; I:13	; <= LogicTILE(9,7):RMUX39:O0 T4Y 0.527	; syn__0658_
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000100_010	; I:11	; <= LogicTILE(6,8):RMUX61:O0 T4X 0.48	; syn__1056_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0100000_100	; I:1	; <= LogicTILE(8,8):OMUX39:O0 T1 0.193	; syn__0914_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000001_100	; I:6	; <= LogicTILE(11,8):RMUX93:O0 T4X 0.475	; syn__0501_
RMUX77: 10'b0000001_010	; I:13	; <= LogicTILE(9,7):RMUX69:O0 T4Y 0.527	; syn__0936_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0001000_100	; I:3	; <= LogicTILE(8,8):OMUX45:O0 T1 0.193	; syn__0973_
RMUX81: 10'b0010000_100	; I:2	; <= LogicTILE(9,8):OMUX44:O0 T0 0.197	; tc1.WD[14]
RMUX82: 10'b0001000_100	; I:3	; <= LogicTILE(8,8):OMUX45:O0 T1 0.193	; syn__0973_
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000001_010	; I:13	; <= LogicTILE(9,7):RMUX92:O0 T4Y 0.527	; syn__0642_
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b1000000_100	; I:0	; <= LogicTILE(8,8):OMUX36:O0 T1 0.193	; syn__1030_
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0001000_010	; I:10	; <= LogicTILE(7,8):RMUX91:O0 T4X 0.475	; syn__1052_
RMUX89: 10'b0000100_010	; I:11	; <= LogicTILE(6,8):RMUX91:O0 T4X 0.48	; syn__0499_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000001_010	; I:13	; <= LogicTILE(9,7):RMUX19:O0 T4Y 0.527	; syn__1033_
RMUX95: 10'b1000000_010	; I:7	; <= LogicTILE(12,8):RMUX43:O0 T4X 0.48	; syn__0534_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000001_010	; I:17	; A	; <= LogicTILE(9,8):RMUX40:O0 T0 1.143	; syn__0498_
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b010000000_010	; I:10	; C	; <= BramTILE(10,8):RMUX60:O0 T1 1.021	; tc1.DM[11]
alta_slice00_IMUX03: 12'b010000000_010	; I:10	; D	; <= BramTILE(10,8):RMUX66:O0 T1 0.695	; tc1.IM[11]
alta_slice00_LUT: 16'h135f
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0513_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b001000000_100	; I:2	; A	; <= LogicTILE(9,8):OMUX07:O0 T0 0.996	; syn__0533_
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b100000000_001	; I:18	; C	; <= LogicTILE(9,8):RMUX46:O0 T0 1.014	; syn__1023_
alta_slice01_IMUX07: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice01_LUT: 16'h5f55
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; tc1.WD[0]
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b100000000_010	; I:9	; B	; <= BramTILE(10,8):RMUX06:O0 T1 1.109	; tc1.DM[0]
alta_slice02_IMUX10: 12'b000000001_010	; I:17	; C	; <= LogicTILE(9,8):RMUX40:O0 T0 1.014	; syn__0498_
alta_slice02_IMUX11: 12'b000000001_001	; I:26	; D	; <= LogicTILE(9,8):RMUX95:O0 T0 0.688	; syn__0534_
alta_slice02_LUT: 16'h3f00
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0533_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000100_100	; I:6	; A	; <= LogicTILE(9,8):OMUX31:O0 T0 0.996	; syn__0516_
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000000100_001	; I:24	; C	; <= LogicTILE(9,8):RMUX82:O0 T0 1.014	; syn__0973_
alta_slice03_IMUX15: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice03_LUT: 16'h5f55
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; tc1.WD[8]
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b100000000_100	; I:0	; A	; <= LogicTILE(9,8):OMUX01:O0 T0 0.996	; syn__0513_
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000000001_001	; I:26	; C	; <= LogicTILE(9,8):RMUX94:O0 T0 1.014	; syn__1033_
alta_slice04_IMUX19: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice04_LUT: 16'h5f55
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; tc1.WD[11]
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b010000000_001	; I:19	; B	; <= LogicTILE(9,8):RMUX53:O0 T0 1.102	; syn__0822_
alta_slice05_IMUX22: 12'b000000001_010	; I:17	; C	; <= LogicTILE(9,8):RMUX40:O0 T0 1.014	; syn__0498_
alta_slice05_IMUX23: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice05_LUT: 16'hb3a0
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000000010_010	; I:16	; B	; <= LogicTILE(9,8):RMUX35:O0 T0 1.102	; syn__0923_
alta_slice06_IMUX26: 12'b000000001_010	; I:17	; C	; <= LogicTILE(9,8):RMUX40:O0 T0 1.014	; syn__0498_
alta_slice06_IMUX27: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice06_LUT: 16'hb3a0
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000000001_010	; I:17	; C	; <= LogicTILE(9,8):RMUX40:O0 T0 1.014	; syn__0498_
alta_slice07_IMUX31: 12'b000000010_001	; I:25	; D	; <= LogicTILE(9,8):RMUX89:O0 T0 0.688	; syn__0499_
alta_slice07_LUT: 16'hffc0
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000001000_100	; I:5	; B	; <= LogicTILE(9,8):OMUX28:O0 T0 0.955	; syn__0515_
alta_slice08_IMUX34: 12'b000000010_010	; I:16	; C	; <= LogicTILE(9,8):RMUX34:O0 T0 1.014	; syn__0965_
alta_slice08_IMUX35: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice08_LUT: 16'h3f33
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; tc1.WD[9]
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b001000000_001	; I:20	; A	; <= LogicTILE(9,8):RMUX58:O0 T0 1.143	; tc1.DM[9]
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000001_010	; I:17	; C	; <= LogicTILE(9,8):RMUX40:O0 T0 1.014	; syn__0498_
alta_slice09_IMUX39: 12'b000100000_010	; I:12	; D	; <= LogicTILE(9,8):RMUX11:O0 T0 0.688	; tc1.IM[9]
alta_slice09_LUT: 16'h135f
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0515_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000001000_010	; I:14	; B	; <= LogicTILE(9,8):RMUX23:O0 T0 1.102	; tc1.DM[8]
alta_slice10_IMUX42: 12'b000000001_010	; I:17	; C	; <= LogicTILE(9,8):RMUX40:O0 T0 1.014	; syn__0498_
alta_slice10_IMUX43: 12'b000000100_010	; I:15	; D	; <= LogicTILE(9,8):RMUX29:O0 T0 0.688	; tc1.IM[8]
alta_slice10_LUT: 16'h153f
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0516_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000001000_001	; I:23	; B	; <= LogicTILE(9,8):RMUX77:O0 T0 1.102	; syn__0936_
alta_slice11_IMUX46: 12'b000000001_010	; I:17	; C	; <= LogicTILE(9,8):RMUX40:O0 T0 1.014	; syn__0498_
alta_slice11_IMUX47: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice11_LUT: 16'hb3a0
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b010000000_010	; I:10	; A	; <= BramTILE(10,8):RMUX48:O0 T1 1.15	; tc1.IM[14]
alta_slice12_IMUX49: 12'b010000000_010	; I:10	; B	; <= BramTILE(10,8):RMUX54:O0 T1 1.109	; tc1.DM[14]
alta_slice12_IMUX50: 12'b000000001_010	; I:17	; C	; <= LogicTILE(9,8):RMUX40:O0 T0 1.014	; syn__0498_
alta_slice12_IMUX51: 12'b000000000_000	; I:-1	; D
alta_slice12_LUT: 16'h153f
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0510_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000001000_001	; I:23	; A	; <= LogicTILE(9,8):RMUX76:O0 T0 1.143	; syn__0501_
alta_slice13_IMUX53: 12'b001000000_001	; I:20	; B	; <= LogicTILE(9,8):RMUX59:O0 T0 1.102	; syn__0811_
alta_slice13_IMUX54: 12'b000010000_001	; I:22	; C	; <= LogicTILE(9,8):RMUX70:O0 T0 1.014	; syn__1056_
alta_slice13_IMUX55: 12'b000000000_000	; I:-1	; D
alta_slice13_LUT: 16'h5d5d
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000100_100	; I:6	; A	; <= LogicTILE(9,8):OMUX37:O0 T0 0.996	; syn__0510_
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000000010_001	; I:25	; C	; <= LogicTILE(9,8):RMUX88:O0 T0 1.014	; syn__1052_
alta_slice14_IMUX59: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice14_LUT: 16'h5f55
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; tc1.WD[14]
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000100_010	; I:15	; A	; <= LogicTILE(9,8):RMUX28:O0 T0 1.143	; syn__0530_
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000010000_010	; I:13	; C	; <= LogicTILE(9,8):RMUX16:O0 T0 1.014	; syn__1019_
alta_slice15_IMUX63: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice15_LUT: 16'h5f55
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; tc1.WD[1]
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 10 8
BramClkMUX00: 4'b0010	; Clk0	; syn__1103_
BramClkMUX01: 4'b0011	; Clk1	; syn__1103_
CLKMODE: 1'b0
CtrlMUX00: 12'b010000000_010	; I:10	; <= LogicTILE(9,8):OMUX24:O0 T1 0.193	; tc1.WriteDM
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000000100_001	; I:24	; AddressA[0]	; <= BramTILE(10,8):RMUX88:O0 T0 0.688	; IOaddr1[0]
IMUX01: 12'b010000000_010	; I:10	; AddressA[1]	; <= BramTILE(10,8):RMUX12:O0 T0 0.688	; IOaddr1[1]
IMUX02: 12'b000000001_010	; I:17	; AddressA[2]	; <= BramTILE(10,8):RMUX46:O0 T0 0.688	; IOaddr1[2]
IMUX03: 12'b000000100_010	; I:15	; AddressA[3]	; <= BramTILE(10,8):RMUX35:O0 T0 0.688	; IOaddr1[3]
IMUX04: 12'b100000000_001	; I:18	; AddressA[4]	; <= BramTILE(10,8):RMUX52:O0 T0 0.688	; IOaddr1[4]
IMUX05: 12'b000000010_010	; I:16	; AddressA[5]	; <= BramTILE(10,8):RMUX41:O0 T0 0.688	; IOaddr1[5]
IMUX06: 12'b000000001_100	; I:8	; AddressA[6]	; <= BramTILE(10,8):RMUX00:O0 T0 0.688	; IOaddr1[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b000000010_001	; I:25	; DataInA[0]	; <= BramTILE(10,8):RMUX94:O0 T0 0.688	; IOvalue1[0]
IMUX13: 12'b000100000_010	; I:12	; DataInA[1]	; <= BramTILE(10,8):RMUX18:O0 T0 0.688	; IOvalue1[1]
IMUX14: 12'b000100000_001	; I:21	; DataInA[2]	; <= BramTILE(10,8):RMUX70:O0 T0 0.688	; IOvalue1[2]
IMUX15: 12'b000001000_010	; I:14	; DataInA[3]	; <= BramTILE(10,8):RMUX29:O0 T0 0.688	; IOvalue1[3]
IMUX16: 12'b010000000_001	; I:19	; DataInA[4]	; <= BramTILE(10,8):RMUX58:O0 T0 0.688	; IOvalue1[4]
IMUX17: 12'b000001000_010	; I:14	; DataInA[5]	; <= BramTILE(10,8):RMUX36:O0 T0 0.688	; IOvalue1[5]
IMUX18: 12'b010000000_010	; I:10	; DataInA[6]	; <= BramTILE(10,8):RMUX16:O0 T0 0.688	; IOvalue1[6]
IMUX19: 12'b100000000_010	; I:9	; DataInA[7]	; <= BramTILE(10,8):RMUX11:O0 T0 0.688	; IOvalue1[7]
IMUX20: 12'b000001000_100	; I:5	; DataInA[8]	; <= LogicTILE(11,8):RMUX24:O0 T1 0.695	; IOvalue1[8]
IMUX21: 12'b000000010_001	; I:25	; DataInA[9]	; <= BramTILE(10,8):RMUX95:O0 T0 0.688	; IOvalue1[9]
IMUX22: 12'b000010000_001	; I:22	; DataInA[10]	; <= BramTILE(10,8):RMUX76:O0 T0 0.688	; IOvalue1[10]
IMUX23: 12'b000000001_010	; I:17	; DataInA[11]	; <= BramTILE(10,8):RMUX47:O0 T0 0.688	; IOvalue1[11]
IMUX24: 12'b000001000_001	; I:23	; DataInA[12]	; <= BramTILE(10,8):RMUX82:O0 T0 0.688	; IOvalue1[12]
IMUX25: 12'b001000000_001	; I:20	; DataInA[13]	; <= BramTILE(10,8):RMUX65:O0 T0 0.688	; IOvalue1[13]
IMUX26: 12'b000000010_100	; I:7	; DataInA[14]	; <= LogicTILE(11,8):RMUX72:O0 T1 0.695	; IOvalue1[14]
IMUX27: 12'b000000010_010	; I:16	; DataInA[15]	; <= BramTILE(10,8):RMUX42:O0 T0 0.688	; IOvalue1[15]
IMUX28: 12'b000000001_100	; I:8	; DataInA[16]	; <= BramTILE(10,8):RMUX04:O0 T0 0.688	; IOvalue1[16]
IMUX29: 12'b000010000_001	; I:22	; DataInA[17]	; <= BramTILE(10,8):RMUX77:O0 T0 0.688	; IOvalue1[17]
IMUX30: 12'b001000000_010	; I:11	; <= BramTILE(10,8):RMUX22:O0 T0 0.381	; syn__1103_
IMUX31: 12'b001000000_010	; I:11	; <= BramTILE(10,8):RMUX23:O0 T0 0.381	; syn__1103_
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b010000000_010	; I:10	; AddressB[6]	; <= BramTILE(10,8):RMUX17:O0 T0 0.688	; IOaddr1[6]
IMUX58: 12'b000001000_010	; I:14	; AddressB[5]	; <= BramTILE(10,8):RMUX40:O0 T0 0.688	; IOaddr1[5]
IMUX59: 12'b000000010_010	; I:16	; AddressB[4]	; <= BramTILE(10,8):RMUX53:O0 T0 0.688	; IOaddr1[4]
IMUX60: 12'b000100000_010	; I:12	; AddressB[3]	; <= BramTILE(10,8):RMUX28:O0 T0 0.688	; IOaddr1[3]
IMUX61: 12'b000010000_100	; I:4	; AddressB[2]	; <= LogicTILE(11,8):RMUX18:O0 T1 0.695	; IOaddr1[2]
IMUX62: 12'b000010000_010	; I:13	; AddressB[1]	; <= BramTILE(10,8):RMUX34:O0 T0 0.688	; IOaddr1[1]
IMUX63: 12'b000001000_001	; I:23	; AddressB[0]	; <= BramTILE(10,8):RMUX89:O0 T0 0.688	; IOaddr1[0]
INIT_VAL: 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b0100000_001	; I:15	; <= BramTILE(10,5):RMUX25:O0 T4Y 0.606	; IOaddr1[6]
RMUX01: 10'b0000001_010	; I:13	; <= BramTILE(10,7):RMUX25:O0 T4Y 0.527	; syn__0622_
RMUX02: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX02:O0 T4Y 0.567	; IOvalue1[1]
RMUX03: 10'b0001000_100	; I:3	; <= BramTILE(10,8):BufMUX19:O0 T0 0.3	; tc1.DM[3]
RMUX04: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX75:O0 T4Y 0.567	; IOvalue1[16]
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b1000000_100	; I:0	; <= BramTILE(10,8):BufMUX16:O0 T0 0.3	; tc1.DM[0]
RMUX07: 10'b0100000_100	; I:1	; <= LogicTILE(9,8):OMUX03:O0 T1 0.193	; tc1.WD[0]
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0100000_100	; I:1	; <= LogicTILE(9,8):OMUX03:O0 T1 0.193	; tc1.WD[0]
RMUX10: 10'b0000100_010	; I:11	; <= LogicTILE(7,8):RMUX51:O0 T4X 0.48	; tc1.WriteDM
RMUX11: 10'b0100000_001	; I:15	; <= BramTILE(10,5):RMUX75:O0 T4Y 0.606	; IOvalue1[7]
RMUX12: 10'b0100000_001	; I:15	; <= BramTILE(10,5):RMUX02:O0 T4Y 0.606	; IOaddr1[1]
RMUX13: 10'b0100000_100	; I:1	; <= BramTILE(10,8):BufMUX17:O0 T0 0.3	; tc1.DM[1]
RMUX14: 10'b0010000_100	; I:2	; <= BramTILE(10,8):BufMUX18:O0 T0 0.3	; tc1.DM[2]
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX25:O0 T4Y 0.567	; IOvalue1[6]
RMUX17: 10'b0100000_001	; I:15	; <= BramTILE(10,5):RMUX25:O0 T4Y 0.606	; IOaddr1[6]
RMUX18: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX02:O0 T4Y 0.567	; IOvalue1[1]
RMUX19: 10'b0000010_010	; I:12	; <= LogicTILE(6,8):RMUX74:O0 T4X 0.482	; tc1.WD[15]
RMUX20: 10'b0000001_010	; I:13	; <= BramTILE(10,7):RMUX75:O0 T4Y 0.527	; tc1.IM[17]
RMUX21: 10'b0001000_100	; I:3	; <= LogicTILE(9,8):OMUX09:O0 T1 0.193	; tc1.WD[8]
RMUX22: 10'b0001000_010	; I:10	; <= LogicTILE(8,8):RMUX01:O0 T4X 0.475	; syn__1103_
RMUX23: 10'b0001000_010	; I:10	; <= LogicTILE(8,8):RMUX01:O0 T4X 0.475	; syn__1103_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0100000_100	; I:1	; <= BramTILE(10,8):BufMUX21:O0 T0 0.3	; tc1.DM[5]
RMUX27: 10'b1000000_100	; I:0	; <= LogicTILE(9,8):OMUX12:O0 T1 0.193	; tc1.WD[11]
RMUX28: 10'b0100000_001	; I:15	; <= BramTILE(10,5):RMUX09:O0 T4Y 0.606	; IOaddr1[3]
RMUX29: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX09:O0 T4Y 0.567	; IOvalue1[3]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0001000_100	; I:3	; <= BramTILE(10,8):BufMUX23:O0 T0 0.3	; tc1.DM[7]
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX32:O0 T4Y 0.567	; IOvalue1[5]
RMUX34: 10'b0000001_010	; I:13	; <= BramTILE(10,7):RMUX09:O0 T4Y 0.527	; IOaddr1[1]
RMUX35: 10'b0100000_001	; I:15	; <= BramTILE(10,5):RMUX09:O0 T4Y 0.606	; IOaddr1[3]
RMUX36: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX32:O0 T4Y 0.567	; IOvalue1[5]
RMUX37: 10'b1000000_010	; I:7	; <= RogicTILE(13,8):RMUX56:O0 T4X 0.48	; tc1.PCmux[1]
RMUX38: 10'b0010000_100	; I:2	; <= BramTILE(10,8):BufMUX22:O0 T0 0.3	; tc1.DM[6]
RMUX39: 10'b0010000_010	; I:9	; <= LogicTILE(9,8):RMUX81:O0 T4X 0.44	; tc1.WD[14]
RMUX40: 10'b0010000_001	; I:16	; <= BramTILE(10,4):RMUX55:O0 T4Y 0.623	; IOaddr1[5]
RMUX41: 10'b0010000_001	; I:16	; <= BramTILE(10,4):RMUX55:O0 T4Y 0.623	; IOaddr1[5]
RMUX42: 10'b0010000_001	; I:16	; <= BramTILE(10,4):RMUX32:O0 T4Y 0.623	; IOvalue1[15]
RMUX43: 10'b0000001_010	; I:13	; <= BramTILE(10,7):RMUX32:O0 T4Y 0.527	; tc1.IM[5]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b1000000_100	; I:0	; <= BramTILE(10,8):BufMUX20:O0 T0 0.3	; tc1.DM[4]
RMUX46: 10'b0100000_001	; I:15	; <= BramTILE(10,5):RMUX55:O0 T4Y 0.606	; IOaddr1[2]
RMUX47: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX55:O0 T4Y 0.567	; IOvalue1[11]
RMUX48: 10'b0000001_010	; I:13	; <= BramTILE(10,7):RMUX85:O0 T4Y 0.527	; tc1.IM[14]
RMUX49: 10'b0000100_100	; I:4	; <= BramTILE(10,8):BufMUX34:O0 T0 0.3	; tc1.DM[8]
RMUX50: 10'b0010000_010	; I:9	; <= LogicTILE(9,8):RMUX38:O0 T4X 0.44	; IOvalue1[5]
RMUX51: 10'b0001000_100	; I:3	; <= BramTILE(10,8):BufMUX27:O0 T0 0.3	; tc1.DM[12]
RMUX52: 10'b0100000_001	; I:15	; <= BramTILE(10,5):RMUX39:O0 T4Y 0.606	; IOaddr1[4]
RMUX53: 10'b0100000_001	; I:15	; <= BramTILE(10,5):RMUX39:O0 T4Y 0.606	; IOaddr1[4]
RMUX54: 10'b0001000_001	; I:17	; <= BramTILE(10,8):RMUX85:O0 T4Y 0.527	; tc1.DM[14]
RMUX55: 10'b1000000_100	; I:0	; <= LogicTILE(9,8):OMUX24:O0 T1 0.193	; tc1.WD[9]
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX62:O0 T4Y 0.567	; IOvalue1[12]
RMUX58: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX39:O0 T4Y 0.567	; IOvalue1[4]
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0010000_100	; I:2	; <= BramTILE(10,8):BufMUX26:O0 T0 0.3	; tc1.DM[11]
RMUX61: 10'b0100000_100	; I:1	; <= BramTILE(10,8):BufMUX25:O0 T0 0.3	; tc1.DM[10]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b1000000_100	; I:0	; <= BramTILE(10,8):BufMUX24:O0 T0 0.3	; tc1.DM[9]
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX85:O0 T4Y 0.567	; IOvalue1[13]
RMUX66: 10'b0000001_010	; I:13	; <= BramTILE(10,7):RMUX62:O0 T4Y 0.527	; tc1.IM[11]
RMUX67: 10'b0000001_010	; I:13	; <= BramTILE(10,7):RMUX62:O0 T4Y 0.527	; tc1.IM[11]
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0010000_001	; I:16	; <= BramTILE(10,4):RMUX39:O0 T4Y 0.623	; IOvalue1[12]
RMUX70: 10'b0000001_100	; I:6	; <= LogicTILE(12,8):RMUX13:O0 T4X 0.475	; IOvalue1[2]
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX19:O0 T4Y 0.567	; IOvalue1[0]
RMUX74: 10'b0000001_010	; I:13	; <= BramTILE(10,7):RMUX92:O0 T4Y 0.527	; tc1.IM[16]
RMUX75: 10'b0000010_100	; I:5	; <= LogicTILE(11,8):RMUX20:O0 T4X 0.44	; tc1.WD[10]
RMUX76: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX69:O0 T4Y 0.567	; IOvalue1[10]
RMUX77: 10'b0100000_001	; I:15	; <= BramTILE(10,5):RMUX69:O0 T4Y 0.606	; IOvalue1[17]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX92:O0 T4Y 0.567	; IOvalue1[15]
RMUX81: 10'b0001000_100	; I:3	; <= BramTILE(10,8):BufMUX31:O0 T0 0.3	; tc1.DM[16]
RMUX82: 10'b0001000_001	; I:17	; <= BramTILE(10,8):RMUX69:O0 T4Y 0.527	; IOvalue1[12]
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_100	; I:1	; <= BramTILE(10,8):BufMUX29:O0 T0 0.3	; tc1.DM[14]
RMUX86: 10'b0010000_100	; I:2	; <= BramTILE(10,8):BufMUX30:O0 T0 0.3	; tc1.DM[15]
RMUX87: 10'b0001000_100	; I:3	; <= LogicTILE(9,8):OMUX45:O0 T1 0.193	; tc1.WD[1]
RMUX88: 10'b0100000_001	; I:15	; <= BramTILE(10,5):RMUX19:O0 T4Y 0.606	; IOaddr1[0]
RMUX89: 10'b0100000_001	; I:15	; <= BramTILE(10,5):RMUX19:O0 T4Y 0.606	; IOaddr1[0]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b1000000_100	; I:0	; <= BramTILE(10,8):BufMUX28:O0 T0 0.3	; tc1.DM[13]
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000100_100	; I:4	; <= BramTILE(10,8):BufMUX35:O0 T0 0.3	; tc1.DM[17]
RMUX94: 10'b1000000_001	; I:14	; <= BramTILE(10,6):RMUX19:O0 T4Y 0.567	; IOvalue1[0]
RMUX95: 10'b0010000_001	; I:16	; <= BramTILE(10,4):RMUX19:O0 T4Y 0.623	; IOvalue1[9]
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b1
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0001	; AsyncReset0
TileAsyncMUX01: 4'b0001	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0100	; WeRenA	; tc1.WriteDM
TileWeRenMUX01: 4'b0001	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 11 8
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000010_010	; I:12	; <= LogicTILE(7,8):RMUX01:O0 T4X 0.482	; syn__0820_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000001_010	; I:13	; <= LogicTILE(11,7):RMUX02:O0 T4Y 0.527	; syn__0498_
RMUX04: 10'b1000000_001	; I:14	; <= LogicTILE(11,6):RMUX75:O0 T4Y 0.567	; syn__0636_
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000001_100	; I:6	; <= RogicTILE(13,8):RMUX49:O0 T4X 0.475	; syn__0518_
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000001_010	; I:13	; <= LogicTILE(11,7):RMUX75:O0 T4Y 0.527	; tc1.IM[10]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000001_010	; I:13	; <= LogicTILE(11,7):RMUX02:O0 T4Y 0.527	; syn__0498_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0010000_010	; I:9	; <= BramTILE(10,8):RMUX01:O0 T4X 0.44	; syn__0622_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0100000_001	; I:15	; <= LogicTILE(11,5):RMUX02:O0 T4Y 0.606	; IOaddr1[2]
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0001000_100	; I:3	; <= LogicTILE(11,8):OMUX11:O0 T0 0.197	; tc1.WD[10]
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b1000000_001	; I:14	; <= LogicTILE(11,6):RMUX55:O0 T4Y 0.567	; IOvalue1[8]
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000001_010	; I:13	; <= LogicTILE(11,7):RMUX09:O0 T4Y 0.527	; tc1.IM[13]
RMUX29: 10'b0010000_010	; I:9	; <= BramTILE(10,8):RMUX81:O0 T4X 0.44	; tc1.DM[16]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b1000000_001	; I:14	; <= LogicTILE(11,6):RMUX32:O0 T4Y 0.567	; syn__0949_
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000100_100	; I:4	; <= LogicTILE(11,8):RMUX33:O0 T0 0.381	; syn__0949_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0100000_100	; I:1	; <= LogicTILE(11,8):OMUX17:O0 T0 0.197	; tc1.WD[13]
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0010000_010	; I:9	; <= BramTILE(10,8):RMUX31:O0 T4X 0.44	; tc1.DM[7]
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000010_100	; I:5	; <= LogicTILE(12,8):RMUX56:O0 T4X 0.44	; tc1.IM[0]
RMUX44: 10'b0000001_010	; I:13	; <= LogicTILE(11,7):RMUX09:O0 T4Y 0.527	; tc1.IM[13]
RMUX45: 10'b1000000_001	; I:14	; <= LogicTILE(11,6):RMUX09:O0 T4Y 0.567	; syn__0997_
RMUX46: 10'b0000010_010	; I:12	; <= LogicTILE(7,8):RMUX31:O0 T4X 0.482	; syn__1049_
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b1000000_001	; I:14	; <= LogicTILE(11,6):RMUX39:O0 T4Y 0.567	; tc1.IM[7]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000010_100	; I:5	; <= LogicTILE(12,8):RMUX86:O0 T4X 0.44	; syn__0532_
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000001_010	; I:13	; <= LogicTILE(11,7):RMUX39:O0 T4Y 0.527	; syn__0811_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000001_010	; I:13	; <= LogicTILE(11,7):RMUX39:O0 T4Y 0.527	; syn__0811_
RMUX64: 10'b0010000_010	; I:9	; <= BramTILE(10,8):RMUX61:O0 T4X 0.44	; tc1.DM[10]
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0010000_010	; I:9	; <= BramTILE(10,8):RMUX38:O0 T4X 0.44	; tc1.DM[6]
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000001_010	; I:13	; <= LogicTILE(11,7):RMUX85:O0 T4Y 0.527	; syn__0662_
RMUX71: 10'b0000100_010	; I:11	; <= LogicTILE(8,8):RMUX61:O0 T4X 0.48	; syn__0984_
RMUX72: 10'b1000000_001	; I:14	; <= LogicTILE(11,6):RMUX19:O0 T4Y 0.567	; IOvalue1[14]
RMUX73: 10'b0001000_100	; I:3	; <= LogicTILE(11,8):OMUX47:O0 T0 0.197	; tc1.WD[16]
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b1000000_001	; I:14	; <= LogicTILE(11,6):RMUX69:O0 T4Y 0.567	; syn__1037_
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000001_010	; I:13	; <= LogicTILE(11,7):RMUX19:O0 T4Y 0.527	; syn__0498_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0010000_010	; I:9	; <= BramTILE(10,8):RMUX45:O0 T4X 0.44	; tc1.DM[4]
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000001_010	; I:13	; <= LogicTILE(11,7):RMUX19:O0 T4Y 0.527	; syn__0498_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000001_010	; I:13	; <= LogicTILE(11,7):RMUX69:O0 T4Y 0.527	; syn__0501_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0010000_010	; I:9	; <= BramTILE(10,8):RMUX91:O0 T4X 0.44	; tc1.DM[13]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b010000000_100	; I:1	; B	; <= LogicTILE(11,8):OMUX04:O0 T0 0.955	; syn__0517_
alta_slice00_IMUX02: 12'b001000000_010	; I:11	; C	; <= LogicTILE(11,8):RMUX04:O0 T0 1.014	; syn__0636_
alta_slice00_IMUX03: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice00_LUT: 16'h3f33
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; tc1.WD[7]
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000010_001	; I:25	; B	; <= LogicTILE(11,8):RMUX89:O0 T0 1.102	; syn__0498_
alta_slice01_IMUX06: 12'b000000001_010	; I:17	; C	; <= LogicTILE(11,8):RMUX40:O0 T0 1.014	; tc1.DM[7]
alta_slice01_IMUX07: 12'b010000000_001	; I:19	; D	; <= LogicTILE(11,8):RMUX53:O0 T0 0.688	; tc1.IM[7]
alta_slice01_LUT: 16'h153f
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0517_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000000000_000	; I:-1	; C
alta_slice02_IMUX11: 12'b000000010_001	; I:25	; D	; <= LogicTILE(11,8):RMUX89:O0 T0 0.688	; syn__0498_
alta_slice02_LUT: 16'h0777
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0506_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000010000_100	; I:4	; A	; <= LogicTILE(11,8):OMUX19:O0 T0 0.996	; syn__0514_
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000010000_010	; I:13	; C	; <= LogicTILE(11,8):RMUX16:O0 T0 1.014	; syn__0622_
alta_slice03_IMUX15: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice03_LUT: 16'h5f55
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; tc1.WD[10]
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000000000_000	; I:-1	; C
alta_slice04_IMUX19: 12'b000000010_001	; I:25	; D	; <= LogicTILE(11,8):RMUX89:O0 T0 0.688	; syn__0498_
alta_slice04_LUT: 16'h0777
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0504_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000001_100	; I:8	; A	; <= LogicTILE(11,8):OMUX43:O0 T0 0.996	; syn__0511_
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000010000_001	; I:22	; C	; <= LogicTILE(11,8):RMUX70:O0 T0 1.014	; syn__0662_
alta_slice05_IMUX23: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice05_LUT: 16'h5f55
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; tc1.WD[13]
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000100000_010	; I:12	; B	; <= LogicTILE(11,8):RMUX11:O0 T0 1.102	; tc1.IM[10]
alta_slice06_IMUX26: 12'b000100000_001	; I:21	; C	; <= LogicTILE(11,8):RMUX64:O0 T0 1.014	; tc1.DM[10]
alta_slice06_IMUX27: 12'b000000010_001	; I:25	; D	; <= LogicTILE(11,8):RMUX89:O0 T0 0.688	; syn__0498_
alta_slice06_LUT: 16'h0777
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0514_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000100_100	; I:6	; A	; <= LogicTILE(11,8):OMUX31:O0 T0 0.996	; syn__0502_
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b100000000_001	; I:18	; C	; <= LogicTILE(11,8):RMUX46:O0 T0 1.014	; syn__1049_
alta_slice07_IMUX31: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice07_LUT: 16'h5f55
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000010_010	; I:16	; B	; <= LogicTILE(11,8):RMUX35:O0 T0 1.102	; syn__0949_
alta_slice08_IMUX34: 12'b000001000_100	; I:5	; C	; <= LogicTILE(11,8):OMUX28:O0 T0 0.867	; syn__0505_
alta_slice08_IMUX35: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice08_LUT: 16'h3f0f
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b000000010_001	; I:25	; D	; <= LogicTILE(11,8):RMUX89:O0 T0 0.688	; syn__0498_
alta_slice09_LUT: 16'h0777
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0505_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000000_000	; I:-1	; C
alta_slice10_IMUX43: 12'b000000010_001	; I:25	; D	; <= LogicTILE(11,8):RMUX89:O0 T0 0.688	; syn__0498_
alta_slice10_LUT: 16'h0777
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0502_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b010000000_100	; I:1	; A	; <= LogicTILE(11,8):OMUX07:O0 T0 0.996	; syn__0506_
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b010000000_010	; I:10	; C	; <= LogicTILE(12,8):RMUX84:O0 T1 1.021	; syn__0658_
alta_slice11_IMUX47: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice11_LUT: 16'h5f55
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000100_010	; I:15	; B	; <= LogicTILE(11,8):RMUX29:O0 T0 1.102	; tc1.DM[16]
alta_slice12_IMUX50: 12'b100000000_010	; I:9	; C	; <= LogicTILE(12,8):RMUX12:O0 T1 1.021	; tc1.IM[16]
alta_slice12_IMUX51: 12'b000000010_001	; I:25	; D	; <= LogicTILE(11,8):RMUX89:O0 T0 0.688	; syn__0498_
alta_slice12_LUT: 16'h135f
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0508_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b001000000_100	; I:2	; A	; <= LogicTILE(11,8):OMUX13:O0 T0 0.996	; syn__0504_
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000001000_001	; I:23	; C	; <= LogicTILE(11,8):RMUX76:O0 T0 1.014	; syn__1037_
alta_slice13_IMUX55: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice13_LUT: 16'h5f55
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000001_001	; I:26	; B	; <= LogicTILE(11,8):RMUX95:O0 T0 1.102	; tc1.DM[13]
alta_slice14_IMUX58: 12'b000000100_010	; I:15	; C	; <= LogicTILE(11,8):RMUX28:O0 T0 1.014	; tc1.IM[13]
alta_slice14_IMUX59: 12'b000000010_001	; I:25	; D	; <= LogicTILE(11,8):RMUX89:O0 T0 0.688	; syn__0498_
alta_slice14_LUT: 16'h135f
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0511_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000010000_001	; I:22	; B	; <= LogicTILE(11,8):RMUX71:O0 T0 1.102	; syn__0984_
alta_slice15_IMUX62: 12'b000000100_100	; I:6	; C	; <= LogicTILE(11,8):OMUX37:O0 T0 0.867	; syn__0508_
alta_slice15_IMUX63: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,8):RMUX59:O0 T0 0.688	; syn__0811_
alta_slice15_LUT: 16'h3f0f
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; tc1.WD[16]
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 12 8
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0	; AsyncReset_X1000_Y1002_GND
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0	; AsyncReset_X1000_Y1002_GND
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0	; AsyncReset_X1000_Y1002_GND
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0	; syn__1103__X1000_Y1002_SIG_VCC
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0	; syn__1103__X1000_Y1002_SIG_VCC
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0	; syn__1103__X1000_Y1002_SIG_VCC
CtrlMUX00: 12'b00010000_0010	; I:19	; <= RogicTILE(13,8):RMUX48:O0 T1 0.388	; syn__1103_
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0001000_010	; I:10	; <= BramTILE(10,8):RMUX74:O0 T4X 0.475	; tc1.IM[16]
RMUX13: 10'b1000000_001	; I:14	; <= LogicTILE(12,6):RMUX02:O0 T4Y 0.567	; IOvalue1[2]
RMUX14: 10'b1000000_100	; I:0	; <= LogicTILE(11,8):OMUX00:O0 T1 0.193	; tc1.WD[7]
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0010000_010	; I:9	; <= LogicTILE(11,8):RMUX01:O0 T4X 0.44	; syn__0820_
RMUX17: 10'b0000001_010	; I:13	; <= LogicTILE(12,7):RMUX25:O0 T4Y 0.527	; tc1.PC[3]
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0001000_010	; I:10	; <= BramTILE(10,8):RMUX51:O0 T4X 0.475	; tc1.DM[12]
RMUX21: 10'b0000010_010	; I:12	; <= LogicTILE(8,8):RMUX51:O0 T4X 0.482	; syn__0522_
RMUX22: 10'b0000010_010	; I:12	; <= LogicTILE(8,8):RMUX01:O0 T4X 0.482	; syn__1103_
RMUX23: 10'b0000100_010	; I:11	; <= LogicTILE(9,8):RMUX01:O0 T4X 0.48	; syn__1019_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b1000000_001	; I:14	; <= LogicTILE(12,6):RMUX32:O0 T4Y 0.567	; tc1.IM[9]
RMUX27: 10'b0000001_100	; I:6	; <= RogicTILE(13,8):RMUX08:O0 T4X 0.475	; syn__1066_
RMUX28: 10'b0000001_010	; I:13	; <= LogicTILE(12,7):RMUX09:O0 T4Y 0.527	; syn__1063_
RMUX29: 10'b0000001_010	; I:13	; <= LogicTILE(12,7):RMUX09:O0 T4Y 0.527	; syn__1063_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0100000_100	; I:1	; <= LogicTILE(12,8):OMUX17:O0 T0 0.197	; syn__0521_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000010_100	; I:5	; <= RogicTILE(13,8):RMUX79:O0 T4X 0.44	; syn__1073_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b1000000_100	; I:0	; <= LogicTILE(12,8):OMUX14:O0 T0 0.197	; syn__0534_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000100_010	; I:11	; <= LogicTILE(9,8):RMUX31:O0 T4X 0.48	; syn__1023_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000001_010	; I:13	; <= LogicTILE(12,7):RMUX62:O0 T4Y 0.527	; tc1.IM[0]
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000001_010	; I:13	; <= LogicTILE(12,7):RMUX62:O0 T4Y 0.527	; tc1.IM[0]
RMUX57: 10'b0000100_010	; I:11	; <= LogicTILE(9,8):RMUX38:O0 T4X 0.48	; IOvalue1[5]
RMUX58: 10'b0000001_010	; I:13	; <= LogicTILE(12,7):RMUX39:O0 T4Y 0.527	; tc1.PC[2]
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b1000000_001	; I:14	; <= LogicTILE(12,6):RMUX39:O0 T4Y 0.567	; syn__0612_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b1000000_001	; I:14	; <= LogicTILE(12,6):RMUX19:O0 T4Y 0.567	; syn__0650_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0010000_010	; I:9	; <= LogicTILE(11,8):RMUX45:O0 T4X 0.44	; syn__0997_
RMUX84: 10'b0000100_010	; I:11	; <= LogicTILE(9,8):RMUX68:O0 T4X 0.48	; syn__0658_
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0010000_100	; I:2	; <= LogicTILE(12,8):OMUX44:O0 T0 0.197	; syn__0532_
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000001_010	; I:13	; <= LogicTILE(12,7):RMUX19:O0 T4Y 0.527	; syn__1069_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0001
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0100	; syn__1103_
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b001000000_001	; I:20	; C	; <= LogicTILE(12,8):RMUX58:O0 T0 1.014	; tc1.PC[2]
alta_slice00_IMUX03: 12'b000000100_100	; I:6	; D	; <= LogicTILE(12,8):OMUX34:O0 T0 0.541	; tc1.PC[1]
alta_slice00_LUT: 16'hf000
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__1067_
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__1067_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000100_010	; I:15	; A	; <= LogicTILE(12,8):RMUX28:O0 T0 1.143	; syn__1063_
alta_slice01_IMUX05: 12'b000000100_100	; I:6	; B	; <= LogicTILE(12,8):OMUX34:O0 T0 0.955	; tc1.PC[1]
alta_slice01_IMUX06: 12'b001000000_001	; I:20	; C	; <= LogicTILE(12,8):RMUX58:O0 T0 1.014	; tc1.PC[2]
alta_slice01_IMUX07: 12'b000000001_100	; I:8	; D	; <= LogicTILE(12,8):OMUX46:O0 T0 0.541	; tc1.PC[0]
alta_slice01_LUT: 16'h28a0
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0528_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b100000000_100	; I:0	; A	; <= LogicTILE(12,8):OMUX01:O0 T0 0.996	; syn__1067_
alta_slice02_IMUX09: 12'b000010000_010	; I:13	; B	; <= LogicTILE(12,8):RMUX17:O0 T0 1.102	; tc1.PC[3]
alta_slice02_IMUX10: 12'b000010000_010	; I:13	; C	; <= LogicTILE(12,8):RMUX16:O0 T0 1.014	; syn__0820_
alta_slice02_IMUX11: 12'b000000001_100	; I:8	; D	; <= LogicTILE(12,8):OMUX46:O0 T0 0.541	; tc1.PC[0]
alta_slice02_LUT: 16'h9993
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut	; syn__1066_
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b100000000_010	; I:9	; A	; <= RogicTILE(13,8):RMUX24:O0 T1 1.15	; tc1.PC[5]
alta_slice03_IMUX13: 12'b100000000_010	; I:9	; B	; <= RogicTILE(13,8):RMUX30:O0 T1 1.109	; syn__1071_
alta_slice03_IMUX14: 12'b000010000_010	; I:13	; C	; <= LogicTILE(12,8):RMUX16:O0 T0 1.014	; syn__0820_
alta_slice03_IMUX15: 12'b000000001_100	; I:8	; D	; <= LogicTILE(12,8):OMUX46:O0 T0 0.541	; tc1.PC[0]
alta_slice03_LUT: 16'h9995
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__1070_
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000100_010	; I:15	; A	; <= LogicTILE(12,8):RMUX28:O0 T0 1.143	; syn__1063_
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b010000000_010	; I:10	; C	; <= RogicTILE(13,8):RMUX60:O0 T1 1.021	; tc1.IM[0]
alta_slice04_IMUX19: 12'b000000001_100	; I:8	; D	; <= LogicTILE(12,8):OMUX46:O0 T0 0.541	; tc1.PC[0]
alta_slice04_LUT: 16'h3f15
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0534_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b100000000_010	; I:9	; A	; <= RogicTILE(13,8):RMUX24:O0 T1 1.15	; tc1.PC[5]
alta_slice05_IMUX21: 12'b100000000_010	; I:9	; B	; <= RogicTILE(13,8):RMUX30:O0 T1 1.109	; syn__1071_
alta_slice05_IMUX22: 12'b000000000_000	; I:-1	; C
alta_slice05_IMUX23: 12'b000000001_100	; I:8	; D	; <= LogicTILE(12,8):OMUX46:O0 T0 0.541	; tc1.PC[0]
alta_slice05_LUT: 16'h66aa
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0521_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000000100_010	; I:15	; B	; <= LogicTILE(12,8):RMUX29:O0 T0 1.102	; syn__1063_
alta_slice06_IMUX26: 12'b000010000_100	; I:4	; C	; <= LogicTILE(12,8):OMUX22:O0 T0 0.867	; syn__1072_
alta_slice06_IMUX27: 12'b000000100_001	; I:24	; D	; <= LogicTILE(12,8):RMUX83:O0 T0 0.688	; syn__0997_
alta_slice06_LUT: 16'h03cf
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; tc1.PCmux[6]
alta_slice06_OMUX19: 1'b1	; Q	; tc1.PC[6]
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b010000000_010	; I:10	; A	; <= RogicTILE(13,8):RMUX72:O0 T1 1.15	; syn__1073_
alta_slice07_IMUX29: 12'b000100000_100	; I:3	; B	; <= LogicTILE(12,8):OMUX19:O0 T0 0.955	; tc1.PC[6]
alta_slice07_IMUX30: 12'b000010000_010	; I:13	; C	; <= LogicTILE(12,8):RMUX16:O0 T0 1.014	; syn__0820_
alta_slice07_IMUX31: 12'b000000001_100	; I:8	; D	; <= LogicTILE(12,8):OMUX46:O0 T0 0.541	; tc1.PC[0]
alta_slice07_LUT: 16'h9993
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__1072_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000100000_100	; I:3	; A	; <= LogicTILE(12,8):OMUX19:O0 T0 0.996	; tc1.PC[6]
alta_slice08_IMUX33: 12'b000000001_010	; I:17	; B	; <= LogicTILE(12,8):RMUX41:O0 T0 1.102	; syn__1073_
alta_slice08_IMUX34: 12'b000000100_010	; I:15	; C	; <= LogicTILE(12,8):RMUX28:O0 T0 1.014	; syn__1063_
alta_slice08_IMUX35: 12'b000000001_100	; I:8	; D	; <= LogicTILE(12,8):OMUX46:O0 T0 0.541	; tc1.PC[0]
alta_slice08_LUT: 16'h60a0
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0518_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b100000000_100	; I:0	; C	; <= LogicTILE(12,8):OMUX01:O0 T0 0.867	; syn__1067_
alta_slice09_IMUX39: 12'b000000001_100	; I:8	; D	; <= LogicTILE(12,8):OMUX46:O0 T0 0.541	; tc1.PC[0]
alta_slice09_LUT: 16'hf000
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0524_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000100_100	; I:6	; B	; <= LogicTILE(12,8):OMUX34:O0 T0 0.955	; tc1.PC[1]
alta_slice10_IMUX42: 12'b000010000_010	; I:13	; C	; <= LogicTILE(12,8):RMUX16:O0 T0 1.014	; syn__0820_
alta_slice10_IMUX43: 12'b000000001_100	; I:8	; D	; <= LogicTILE(12,8):OMUX46:O0 T0 0.541	; tc1.PC[0]
alta_slice10_LUT: 16'hccc0
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; syn__1065_
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000100_010	; I:15	; B	; <= LogicTILE(12,8):RMUX29:O0 T0 1.102	; syn__1063_
alta_slice11_IMUX46: 12'b000000010_100	; I:7	; C	; <= LogicTILE(12,8):OMUX37:O0 T0 0.867	; syn__1064_
alta_slice11_IMUX47: 12'b000001000_010	; I:14	; D	; <= LogicTILE(12,8):RMUX23:O0 T0 0.688	; syn__1019_
alta_slice11_LUT: 16'hf0fc
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; tc1.PCmux[1]
alta_slice11_OMUX34: 1'b1	; Q	; tc1.PC[1]
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000100_010	; I:15	; A	; <= LogicTILE(12,8):RMUX28:O0 T0 1.143	; syn__1063_
alta_slice12_IMUX49: 12'b000001000_100	; I:5	; B	; <= LogicTILE(12,8):OMUX34:O0 T0 0.955	; tc1.PC[1]
alta_slice12_IMUX50: 12'b000010000_010	; I:13	; C	; <= LogicTILE(12,8):RMUX16:O0 T0 1.014	; syn__0820_
alta_slice12_IMUX51: 12'b000000001_100	; I:8	; D	; <= LogicTILE(12,8):OMUX46:O0 T0 0.541	; tc1.PC[0]
alta_slice12_LUT: 16'h1114
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__1064_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000001_001	; I:26	; B	; <= LogicTILE(12,8):RMUX95:O0 T0 1.102	; syn__1069_
alta_slice13_IMUX54: 12'b000010000_010	; I:13	; C	; <= LogicTILE(12,8):RMUX16:O0 T0 1.014	; syn__0820_
alta_slice13_IMUX55: 12'b000000001_100	; I:8	; D	; <= LogicTILE(12,8):OMUX46:O0 T0 0.541	; tc1.PC[0]
alta_slice13_LUT: 16'hccc0
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__1068_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000001000_100	; I:5	; B	; <= LogicTILE(12,8):OMUX34:O0 T0 0.955	; tc1.PC[1]
alta_slice14_IMUX58: 12'b000000100_010	; I:15	; C	; <= LogicTILE(12,8):RMUX28:O0 T0 1.014	; syn__1063_
alta_slice14_IMUX59: 12'b000000001_100	; I:8	; D	; <= LogicTILE(12,8):OMUX46:O0 T0 0.541	; tc1.PC[0]
alta_slice14_LUT: 16'h30c0
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0532_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000010000_010	; I:13	; A	; <= LogicTILE(12,8):RMUX16:O0 T0 1.143	; syn__0820_
alta_slice15_IMUX61: 12'b000000100_010	; I:15	; B	; <= LogicTILE(12,8):RMUX29:O0 T0 1.102	; syn__1063_
alta_slice15_IMUX62: 12'b000000000_000	; I:-1	; C
alta_slice15_IMUX63: 12'b100000000_001	; I:18	; D	; <= LogicTILE(12,8):RMUX47:O0 T0 0.688	; syn__1023_
alta_slice15_LUT: 16'h21ed
alta_slice15_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; tc1.PCmux[0]
alta_slice15_OMUX46: 1'b1	; Q	; tc1.PC[0]
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.RogicTILE 13 8
OMUX00: 1'b0
OMUX01: 1'b0
OMUX02: 1'b0
OMUX03: 1'b0
OMUX04: 1'b0
OMUX05: 1'b0
OMUX06: 1'b0
OMUX07: 1'b0
OMUX08: 1'b0
OMUX09: 1'b0
OMUX10: 1'b0
OMUX11: 1'b0
OMUX12: 1'b0
OMUX13: 1'b0
OMUX14: 1'b0
OMUX15: 1'b0
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b1000000_100	; I:0	; <= LogicTILE(12,8):OMUX00:O0 T1 0.193	; syn__1067_
RMUX08: 10'b0010000_100	; I:2	; <= LogicTILE(12,8):OMUX06:O0 T1 0.193	; syn__1066_
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0100000_100	; I:1	; <= LogicTILE(12,8):OMUX03:O0 T1 0.193	; syn__0528_
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0001000_100	; I:3	; <= LogicTILE(12,8):OMUX09:O0 T1 0.193	; syn__1070_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000001_010	; I:13	; <= RogicTILE(13,7):RMUX55:O0 T4Y 0.527	; tc1.PC[5]
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b1000000_001	; I:14	; <= RogicTILE(13,6):RMUX55:O0 T4Y 0.567	; syn__1071_
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0010000_100	; I:2	; <= LogicTILE(12,8):OMUX18:O0 T1 0.193	; tc1.PCmux[6]
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b1000000_100	; I:0	; <= LogicTILE(12,8):OMUX24:O0 T1 0.193	; syn__0518_
RMUX50: 10'b0010000_100	; I:2	; <= LogicTILE(12,8):OMUX30:O0 T1 0.193	; syn__1065_
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0100000_100	; I:1	; <= LogicTILE(12,8):OMUX27:O0 T1 0.193	; syn__0524_
RMUX56: 10'b0001000_100	; I:3	; <= LogicTILE(12,8):OMUX33:O0 T1 0.193	; tc1.PCmux[1]
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000001_010	; I:13	; <= RogicTILE(13,7):RMUX62:O0 T4Y 0.527	; tc1.IM[0]
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000001_010	; I:13	; <= RogicTILE(13,7):RMUX19:O0 T4Y 0.527	; syn__1073_
RMUX73: 10'b0100000_100	; I:1	; <= LogicTILE(12,8):OMUX39:O0 T1 0.193	; syn__1068_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000001_010	; I:13	; <= RogicTILE(13,7):RMUX19:O0 T4Y 0.527	; syn__1073_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0001000_100	; I:3	; <= LogicTILE(12,8):OMUX45:O0 T1 0.193	; tc1.PCmux[0]
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
__NAME: IOTILE_ROUTE

.LogicTILE 0 7
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0100000_001	; I:15	; <= LogicTILE(0,4):RMUX75:O0 T4Y 0.606	; syn__0728_
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b1000000_010	; I:7	; <= BramTILE(3,7):RMUX26:O0 T4X 0.48	; tc3.DM[5]
RMUX09: 10'b0000001_100	; I:6	; <= LogicTILE(2,7):RMUX26:O0 T4X 0.475	; syn__0599_
RMUX10: 10'b0000001_010	; I:13	; <= LogicTILE(0,6):RMUX75:O0 T4Y 0.527	; syn__0479_
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0100000_100	; I:1	; <= LogicTILE(0,7):OMUX05:O0 T0 0.197	; syn__0480_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000001_010	; I:13	; <= LogicTILE(0,6):RMUX25:O0 T4Y 0.527	; syn__0405_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0010000_001	; I:16	; <= LogicTILE(0,3):RMUX25:O0 T4Y 0.623	; syn__0406_
RMUX23: 10'b1000000_001	; I:14	; <= LogicTILE(0,5):RMUX25:O0 T4Y 0.567	; syn__0334_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000010_100	; I:5	; <= LogicTILE(1,7):RMUX33:O0 T4X 0.44	; syn__0468_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0100000_001	; I:15	; <= LogicTILE(0,4):RMUX85:O0 T4Y 0.606	; syn__0766_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000001_100	; I:6	; <= LogicTILE(2,7):RMUX13:O0 T4X 0.475	; syn__0787_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000001_100	; I:6	; <= LogicTILE(2,7):RMUX63:O0 T4X 0.475	; syn__0237_
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000010_100	; I:5	; <= LogicTILE(1,7):RMUX13:O0 T4X 0.44	; syn__0337_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000001_010	; I:13	; <= LogicTILE(0,6):RMUX85:O0 T4Y 0.527	; syn__0411_
RMUX71: 10'b0000010_100	; I:5	; <= LogicTILE(1,7):RMUX13:O0 T4X 0.44	; syn__0337_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0100000_100	; I:1	; <= LogicTILE(0,7):OMUX41:O0 T0 0.197	; syn__0467_
RMUX75: 10'b0100000_010	; I:8	; <= LogicTILE(4,7):RMUX20:O0 T4X 0.482	; syn__1100_[2]
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0100000_100	; I:1	; <= LogicTILE(0,7):OMUX41:O0 T0 0.197	; syn__0467_
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000010_100	; I:5	; <= LogicTILE(1,7):RMUX93:O0 T4X 0.44	; syn__0486_
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_001	; I:15	; <= LogicTILE(0,4):RMUX92:O0 T4Y 0.606	; syn__0738_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000001_010	; I:13	; <= LogicTILE(0,6):RMUX19:O0 T4Y 0.527	; syn__0779_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0010000_001	; I:16	; <= LogicTILE(0,3):RMUX19:O0 T4Y 0.623	; syn__0402_
RMUX95: 10'b0000001_100	; I:6	; <= LogicTILE(2,7):RMUX43:O0 T4X 0.475	; syn__0754_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000001_100	; I:8	; A	; <= LogicTILE(0,7):OMUX43:O0 T0 0.996	; syn__0485_
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b001000000_001	; I:20	; C	; <= LogicTILE(0,7):RMUX58:O0 T0 1.014	; syn__0237_
alta_slice00_IMUX03: 12'b000001000_010	; I:14	; D	; <= LogicTILE(0,7):RMUX23:O0 T0 0.688	; syn__0334_
alta_slice00_LUT: 16'ha0aa
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0484_
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0484_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000100000_100	; I:3	; A	; <= LogicTILE(0,7):OMUX13:O0 T0 0.996	; syn__0481_
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000001000_100	; I:5	; C	; <= LogicTILE(0,7):OMUX25:O0 T0 0.867	; syn__0780_
alta_slice01_IMUX07: 12'b100000000_100	; I:0	; D	; <= LogicTILE(0,7):OMUX01:O0 T0 0.541	; syn__0484_
alta_slice01_LUT: 16'ha000
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0480_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000010_010	; I:16	; B	; <= LogicTILE(0,7):RMUX35:O0 T0 1.102	; syn__0468_
alta_slice02_IMUX10: 12'b001000000_100	; I:2	; C	; <= LogicTILE(0,7):OMUX10:O0 T0 0.867	; syn__0477_
alta_slice02_IMUX11: 12'b000001000_010	; I:14	; D	; <= LogicTILE(0,7):RMUX23:O0 T0 0.688	; syn__0334_
alta_slice02_LUT: 16'hc0f0
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut	; syn__0476_
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000001000_100	; I:5	; B	; <= LogicTILE(0,7):OMUX28:O0 T0 0.955	; syn__0478_
alta_slice03_IMUX14: 12'b000100000_010	; I:12	; C	; <= LogicTILE(0,7):RMUX10:O0 T0 1.014	; syn__0479_
alta_slice03_IMUX15: 12'b010000000_010	; I:10	; D	; <= LogicTILE(1,7):RMUX90:O0 T1 0.695	; syn__0335_
alta_slice03_LUT: 16'hc0f0
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0477_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000010000_100	; I:4	; A	; <= LogicTILE(0,7):OMUX19:O0 T0 0.996	; syn__0482_
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b001000000_001	; I:20	; C	; <= LogicTILE(0,7):RMUX58:O0 T0 1.014	; syn__0237_
alta_slice04_IMUX19: 12'b010000000_010	; I:10	; D	; <= LogicTILE(1,7):RMUX66:O0 T1 0.695	; syn__0336_
alta_slice04_LUT: 16'ha0aa
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0481_
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0481_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000010000_001	; I:22	; A	; <= LogicTILE(0,7):RMUX70:O0 T0 1.143	; syn__0411_
alta_slice05_IMUX21: 12'b000001000_010	; I:14	; B	; <= LogicTILE(0,7):RMUX23:O0 T0 1.102	; syn__0334_
alta_slice05_IMUX22: 12'b010000000_010	; I:10	; C	; <= LogicTILE(1,7):RMUX84:O0 T1 1.021	; syn__0347_
alta_slice05_IMUX23: 12'b000000000_000	; I:-1	; D
alta_slice05_LUT: 16'ha2a2
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0410_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000001000_100	; I:5	; B	; <= LogicTILE(0,7):OMUX28:O0 T0 0.955	; syn__0478_
alta_slice06_IMUX26: 12'b000010000_100	; I:4	; C	; <= LogicTILE(0,7):OMUX22:O0 T0 0.867	; syn__0483_
alta_slice06_IMUX27: 12'b000001000_010	; I:14	; D	; <= LogicTILE(0,7):RMUX23:O0 T0 0.688	; syn__0334_
alta_slice06_LUT: 16'hc0f0
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0482_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000100000_001	; I:21	; A	; <= LogicTILE(0,7):RMUX64:O0 T0 1.143	; syn__0337_
alta_slice07_IMUX29: 12'b100000000_010	; I:9	; B	; <= LogicTILE(1,7):RMUX30:O0 T1 1.109	; syn__0388_
alta_slice07_IMUX30: 12'b001000000_010	; I:11	; C	; <= LogicTILE(0,7):RMUX04:O0 T0 1.014	; syn__0728_
alta_slice07_IMUX31: 12'b010000000_010	; I:10	; D	; <= LogicTILE(1,7):RMUX90:O0 T1 0.695	; syn__0335_
alta_slice07_LUT: 16'hc4f5
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0483_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b100000000_010	; I:9	; A	; <= LogicTILE(1,7):RMUX00:O0 T1 1.15	; tc3.IM[5]
alta_slice08_IMUX33: 12'b010000000_010	; I:10	; B	; <= LogicTILE(1,7):RMUX54:O0 T1 1.109	; syn__0347_
alta_slice08_IMUX34: 12'b001000000_001	; I:20	; C	; <= LogicTILE(0,7):RMUX58:O0 T0 1.014	; syn__0237_
alta_slice08_IMUX35: 12'b000000010_001	; I:25	; D	; <= LogicTILE(0,7):RMUX89:O0 T0 0.688	; syn__0779_
alta_slice08_LUT: 16'hdda0
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0780_
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0780_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000001000_010	; I:14	; A	; <= LogicTILE(0,7):RMUX22:O0 T0 1.143	; syn__0406_
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000001_001	; I:26	; C	; <= LogicTILE(0,7):RMUX94:O0 T0 1.014	; syn__0402_
alta_slice09_IMUX39: 12'b000000000_000	; I:-1	; D
alta_slice09_LUT: 16'h0a0a
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0478_
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0478_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000100_100	; I:6	; B	; <= LogicTILE(0,7):OMUX34:O0 T0 0.955	; syn__0472_
alta_slice10_IMUX42: 12'b010000000_010	; I:10	; C	; <= LogicTILE(1,7):RMUX60:O0 T1 1.021	; syn__0756_
alta_slice10_IMUX43: 12'b000001000_010	; I:14	; D	; <= LogicTILE(0,7):RMUX23:O0 T0 0.688	; syn__0334_
alta_slice10_LUT: 16'hc0cc
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0471_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b001000000_010	; I:11	; A	; <= LogicTILE(0,7):RMUX04:O0 T0 1.143	; syn__0728_
alta_slice11_IMUX45: 12'b000010000_001	; I:22	; B	; <= LogicTILE(0,7):RMUX71:O0 T0 1.102	; syn__0337_
alta_slice11_IMUX46: 12'b010000000_010	; I:10	; C	; <= LogicTILE(1,7):RMUX84:O0 T1 1.021	; syn__0347_
alta_slice11_IMUX47: 12'b010000000_010	; I:10	; D	; <= LogicTILE(1,7):RMUX90:O0 T1 0.695	; syn__0335_
alta_slice11_LUT: 16'ha2f3
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0472_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000001000_010	; I:14	; A	; <= LogicTILE(0,7):RMUX22:O0 T0 1.143	; syn__0406_
alta_slice12_IMUX49: 12'b000000001_100	; I:8	; B	; <= LogicTILE(0,7):OMUX46:O0 T0 0.955	; syn__0404_
alta_slice12_IMUX50: 12'b000000001_001	; I:26	; C	; <= LogicTILE(0,7):RMUX94:O0 T0 1.014	; syn__0402_
alta_slice12_IMUX51: 12'b010000000_010	; I:10	; D	; <= LogicTILE(1,7):RMUX66:O0 T1 0.695	; syn__0336_
alta_slice12_LUT: 16'h08cc
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0401_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b010000000_010	; I:10	; A	; <= LogicTILE(1,7):RMUX72:O0 T1 1.15	; syn__0336_
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000001000_100	; I:5	; C	; <= LogicTILE(0,7):OMUX31:O0 T0 0.867	; syn__0471_
alta_slice13_IMUX55: 12'b100000000_010	; I:9	; D	; <= LogicTILE(1,7):RMUX42:O0 T1 0.695	; syn__0468_
alta_slice13_LUT: 16'hf050
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0467_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b010000000_010	; I:10	; A	; <= LogicTILE(1,7):RMUX48:O0 T1 1.15	; syn__0335_
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000000100_001	; I:24	; C	; <= LogicTILE(0,7):RMUX82:O0 T0 1.014	; syn__0486_
alta_slice14_IMUX59: 12'b000000001_001	; I:26	; D	; <= LogicTILE(0,7):RMUX95:O0 T0 0.688	; syn__0754_
alta_slice14_LUT: 16'hf050
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0485_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000010000_010	; I:13	; B	; <= LogicTILE(0,7):RMUX17:O0 T0 1.102	; syn__0405_
alta_slice15_IMUX62: 12'b001000000_010	; I:11	; C	; <= LogicTILE(0,7):RMUX04:O0 T0 1.014	; syn__0728_
alta_slice15_IMUX63: 12'b000001000_010	; I:14	; D	; <= LogicTILE(0,7):RMUX23:O0 T0 0.688	; syn__0334_
alta_slice15_LUT: 16'hc0cc
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0404_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 1 7
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0	; AsyncReset_X1008_Y1002_GND
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0	; syn__1103__X1008_Y1002_SIG_VCC
ClkMUX15: 1'b0
CtrlMUX00: 12'b00100000_0001	; I:26	; <= LogicTILE(1,7):RMUX28:O0 T0 0.381	; syn__1103_
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0001000_001	; I:17	; <= LogicTILE(1,8):RMUX73:O0 T4Y 0.527	; tc3.IM[5]
RMUX01: 10'b1000000_100	; I:0	; <= LogicTILE(0,7):OMUX00:O0 T1 0.193	; syn__0484_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0001000_001	; I:17	; <= LogicTILE(1,8):RMUX27:O0 T4Y 0.527	; syn__0414_
RMUX05: 10'b0000001_010	; I:13	; <= LogicTILE(1,6):RMUX75:O0 T4Y 0.527	; syn__0438_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0010000_100	; I:2	; <= LogicTILE(1,7):OMUX08:O0 T0 0.197	; syn__0400_
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0100000_001	; I:15	; <= LogicTILE(1,4):RMUX75:O0 T4Y 0.606	; syn__0750_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0100000_100	; I:1	; <= LogicTILE(1,7):OMUX05:O0 T0 0.197	; syn__0337_
RMUX14: 10'b0001000_100	; I:3	; <= LogicTILE(1,7):OMUX11:O0 T0 0.197	; tc3.WD[6]
RMUX15: 10'b0010000_100	; I:2	; <= LogicTILE(0,7):OMUX06:O0 T1 0.193	; syn__0476_
RMUX16: 10'b0001000_010	; I:10	; <= LogicTILE(0,7):RMUX49:O0 T4X 0.475	; syn__0766_
RMUX17: 10'b0000001_010	; I:13	; <= LogicTILE(1,6):RMUX25:O0 T4Y 0.527	; syn__0791_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0100000_100	; I:1	; <= LogicTILE(1,7):OMUX05:O0 T0 0.197	; syn__0337_
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0001000_001	; I:17	; <= LogicTILE(1,8):RMUX73:O0 T4Y 0.527	; tc3.IM[5]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000001_100	; I:6	; <= BramTILE(3,7):RMUX79:O0 T4X 0.475	; syn__0234_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0010000_010	; I:9	; <= LogicTILE(0,7):RMUX08:O0 T4X 0.44	; tc3.DM[5]
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0100000_100	; I:1	; <= LogicTILE(0,7):OMUX15:O0 T1 0.193	; syn__0410_
RMUX30: 10'b0000010_100	; I:5	; <= LogicTILE(2,7):RMUX79:O0 T4X 0.44	; syn__0388_
RMUX31: 10'b1000000_100	; I:0	; <= LogicTILE(0,7):OMUX12:O0 T1 0.193	; syn__0481_
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0010000_001	; I:16	; <= LogicTILE(1,3):RMUX32:O0 T4Y 0.623	; syn__0468_
RMUX34: 10'b0000001_010	; I:13	; <= LogicTILE(1,6):RMUX09:O0 T4Y 0.527	; syn__0328_
RMUX35: 10'b0100000_001	; I:15	; <= LogicTILE(1,4):RMUX09:O0 T4Y 0.606	; syn__0728_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b1000000_100	; I:0	; <= LogicTILE(1,7):OMUX14:O0 T0 0.197	; syn__0445_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0100000_100	; I:1	; <= LogicTILE(1,7):OMUX17:O0 T0 0.197	; syn__0433_
RMUX40: 10'b1000000_010	; I:7	; <= LogicTILE(4,7):RMUX79:O0 T4X 0.48	; tc3.IM[6]
RMUX41: 10'b0000010_100	; I:5	; <= LogicTILE(2,7):RMUX79:O0 T4X 0.44	; syn__0388_
RMUX42: 10'b0010000_001	; I:16	; <= LogicTILE(1,3):RMUX32:O0 T4Y 0.623	; syn__0468_
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b1000000_001	; I:14	; <= LogicTILE(1,5):RMUX09:O0 T4Y 0.567	; IOaddr3[4]
RMUX46: 10'b0001000_001	; I:17	; <= LogicTILE(1,8):RMUX07:O0 T4Y 0.527	; syn__0590_
RMUX47: 10'b1000000_001	; I:14	; <= LogicTILE(1,5):RMUX55:O0 T4Y 0.567	; syn__0730_
RMUX48: 10'b0000001_010	; I:13	; <= LogicTILE(1,6):RMUX85:O0 T4Y 0.527	; syn__0335_
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000001_010	; I:13	; <= LogicTILE(1,6):RMUX39:O0 T4Y 0.527	; syn__0430_
RMUX53: 10'b1000000_010	; I:7	; <= LogicTILE(4,7):RMUX63:O0 T4X 0.48	; syn__0330_
RMUX54: 10'b0100000_001	; I:15	; <= LogicTILE(1,4):RMUX85:O0 T4Y 0.606	; syn__0347_
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0010000_001	; I:16	; <= LogicTILE(1,3):RMUX62:O0 T4Y 0.623	; syn__0756_
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000100_100	; I:4	; <= LogicTILE(1,7):RMUX57:O0 T0 0.381	; syn__0756_
RMUX60: 10'b0010000_001	; I:16	; <= LogicTILE(1,3):RMUX62:O0 T4Y 0.623	; syn__0756_
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b1000000_010	; I:7	; <= LogicTILE(4,7):RMUX13:O0 T4X 0.48	; syn__1103_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b1000000_001	; I:14	; <= LogicTILE(1,5):RMUX62:O0 T4Y 0.567	; syn__0336_
RMUX67: 10'b0100000_100	; I:1	; <= LogicTILE(1,7):OMUX29:O0 T0 0.197	; syn__0399_
RMUX68: 10'b1000000_100	; I:0	; <= LogicTILE(0,7):OMUX24:O0 T1 0.193	; syn__0780_
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0100000_100	; I:1	; <= LogicTILE(0,7):OMUX27:O0 T1 0.193	; syn__0478_
RMUX71: 10'b0000010_100	; I:5	; <= LogicTILE(2,7):RMUX13:O0 T4X 0.44	; syn__0787_
RMUX72: 10'b1000000_100	; I:0	; <= LogicTILE(1,7):OMUX38:O0 T0 0.197	; syn__0336_
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000001_010	; I:13	; <= LogicTILE(1,6):RMUX92:O0 T4Y 0.527	; syn__0434_
RMUX75: 10'b0010000_100	; I:2	; <= LogicTILE(1,7):OMUX44:O0 T0 0.197	; tc3.PC[6]
RMUX76: 10'b0000100_100	; I:4	; <= LogicTILE(1,7):RMUX74:O0 T0 0.381	; syn__0434_
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b1000000_100	; I:0	; <= LogicTILE(0,7):OMUX36:O0 T1 0.193	; syn__0401_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0001000_001	; I:17	; <= LogicTILE(1,8):RMUX21:O0 T4Y 0.527	; syn__0591_
RMUX83: 10'b0010000_001	; I:16	; <= LogicTILE(1,3):RMUX69:O0 T4Y 0.623	; syn__0742_
RMUX84: 10'b0010000_001	; I:16	; <= LogicTILE(1,3):RMUX92:O0 T4Y 0.623	; syn__0347_
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b1000000_100	; I:0	; <= LogicTILE(1,7):OMUX38:O0 T0 0.197	; syn__0336_
RMUX88: 10'b0000001_010	; I:13	; <= LogicTILE(1,6):RMUX19:O0 T4Y 0.527	; syn__0789_
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b1000000_001	; I:14	; <= LogicTILE(1,5):RMUX92:O0 T4Y 0.567	; syn__0335_
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0100000_100	; I:1	; <= LogicTILE(1,7):OMUX41:O0 T0 0.197	; syn__0486_
RMUX94: 10'b1000000_100	; I:0	; <= LogicTILE(0,7):OMUX36:O0 T1 0.193	; syn__0401_
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0001
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0100	; syn__1103_
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000010_010	; I:16	; A	; <= LogicTILE(1,7):RMUX34:O0 T0 1.143	; syn__0328_
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000000010_100	; I:7	; C	; <= LogicTILE(1,7):OMUX37:O0 T0 0.867	; syn__0336_
alta_slice00_IMUX03: 12'b000000010_010	; I:16	; D	; <= LogicTILE(1,7):RMUX35:O0 T0 0.688	; syn__0728_
alta_slice00_LUT: 16'haa0a
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0325_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000000001_010	; I:17	; C	; <= LogicTILE(1,7):RMUX40:O0 T0 1.014	; tc3.IM[6]
alta_slice01_IMUX07: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,7):RMUX23:O0 T0 0.688	; tc3.IM[5]
alta_slice01_LUT: 16'h000f
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0337_
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0337_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b001000000_010	; I:11	; A	; <= LogicTILE(1,7):RMUX04:O0 T0 1.143	; syn__0414_
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000000001_001	; I:26	; C	; <= LogicTILE(1,7):RMUX94:O0 T0 1.014	; syn__0401_
alta_slice02_IMUX11: 12'b000000001_100	; I:8	; D	; <= LogicTILE(1,7):OMUX46:O0 T0 0.541	; syn__0408_
alta_slice02_LUT: 16'ha000
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0400_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b100000000_001	; I:18	; A	; <= LogicTILE(1,7):RMUX46:O0 T0 1.143	; syn__0590_
alta_slice03_IMUX13: 12'b000000001_100	; I:8	; B	; <= LogicTILE(1,7):OMUX46:O0 T0 0.955	; syn__0408_
alta_slice03_IMUX14: 12'b000000100_001	; I:24	; C	; <= LogicTILE(1,7):RMUX82:O0 T0 1.014	; syn__0591_
alta_slice03_IMUX15: 12'b000010000_001	; I:22	; D	; <= LogicTILE(1,7):RMUX71:O0 T0 0.688	; syn__0787_
alta_slice03_LUT: 16'hbfaf
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; tc3.WD[6]
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000010000_010	; I:13	; A	; <= LogicTILE(1,7):RMUX16:O0 T0 1.143	; syn__0766_
alta_slice04_IMUX17: 12'b000000100_001	; I:24	; B	; <= LogicTILE(1,7):RMUX83:O0 T0 1.102	; syn__0742_
alta_slice04_IMUX18: 12'b000000010_100	; I:7	; C	; <= LogicTILE(1,7):OMUX37:O0 T0 0.867	; syn__0336_
alta_slice04_IMUX19: 12'b100000000_100	; I:0	; D	; <= LogicTILE(1,7):OMUX04:O0 T0 0.541	; syn__0337_
alta_slice04_LUT: 16'h8caf
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0445_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000001000_001	; I:23	; A	; <= LogicTILE(1,7):RMUX76:O0 T0 1.143	; syn__0434_
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000000010_100	; I:7	; C	; <= LogicTILE(1,7):OMUX37:O0 T0 0.867	; syn__0336_
alta_slice05_IMUX23: 12'b000100000_010	; I:12	; D	; <= LogicTILE(1,7):RMUX11:O0 T0 0.688	; syn__0750_
alta_slice05_LUT: 16'haa0a
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0433_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0433_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000100_100	; I:6	; A	; <= LogicTILE(1,7):OMUX31:O0 T0 0.996	; syn__0790_
alta_slice06_IMUX25: 12'b000000100_100	; I:6	; B	; <= LogicTILE(1,7):OMUX34:O0 T0 0.955	; syn__0792_
alta_slice06_IMUX26: 12'b000000010_001	; I:25	; C	; <= LogicTILE(1,7):RMUX88:O0 T0 1.014	; syn__0789_
alta_slice06_IMUX27: 12'b000010000_010	; I:13	; D	; <= LogicTILE(1,7):RMUX17:O0 T0 0.688	; syn__0791_
alta_slice06_LUT: 16'h8000
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0788_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b010000000_001	; I:19	; A	; <= LogicTILE(1,7):RMUX52:O0 T0 1.143	; syn__0430_
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000000010_100	; I:7	; C	; <= LogicTILE(1,7):OMUX37:O0 T0 0.867	; syn__0336_
alta_slice07_IMUX31: 12'b000000100_001	; I:24	; D	; <= LogicTILE(1,7):RMUX83:O0 T0 0.688	; syn__0742_
alta_slice07_LUT: 16'haa0a
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0429_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b001000000_010	; I:11	; B	; <= LogicTILE(1,7):RMUX05:O0 T0 1.102	; syn__0438_
alta_slice08_IMUX34: 12'b000000010_100	; I:7	; C	; <= LogicTILE(1,7):OMUX37:O0 T0 0.867	; syn__0336_
alta_slice08_IMUX35: 12'b000000001_010	; I:17	; D	; <= LogicTILE(1,7):RMUX41:O0 T0 0.688	; syn__0388_
alta_slice08_LUT: 16'hcc0c
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0437_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b010000000_010	; I:10	; A	; <= LogicTILE(2,7):RMUX72:O0 T1 1.15	; syn__0388_
alta_slice09_IMUX37: 12'b010000000_001	; I:19	; B	; <= LogicTILE(1,7):RMUX53:O0 T0 1.102	; syn__0330_
alta_slice09_IMUX38: 12'b000000010_100	; I:7	; C	; <= LogicTILE(1,7):OMUX37:O0 T0 0.867	; syn__0336_
alta_slice09_IMUX39: 12'b100000000_100	; I:0	; D	; <= LogicTILE(1,7):OMUX04:O0 T0 0.541	; syn__0337_
alta_slice09_LUT: 16'h8acf
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0399_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000000_000	; I:-1	; C
alta_slice10_IMUX43: 12'b000000000_000	; I:-1	; D
alta_slice10_LUT: 16'h0001
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0790_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b000000000_000	; I:-1	; D
alta_slice11_LUT: 16'h0001
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0792_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000000001_010	; I:17	; C	; <= LogicTILE(1,7):RMUX40:O0 T0 1.014	; tc3.IM[6]
alta_slice12_IMUX51: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,7):RMUX23:O0 T0 0.688	; tc3.IM[5]
alta_slice12_LUT: 16'hf000
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0336_
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0336_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000010000_001	; I:22	; A	; <= LogicTILE(1,7):RMUX70:O0 T0 1.143	; syn__0478_
alta_slice13_IMUX53: 12'b100000000_001	; I:18	; B	; <= LogicTILE(1,7):RMUX47:O0 T0 1.102	; syn__0730_
alta_slice13_IMUX54: 12'b000000100_100	; I:6	; C	; <= LogicTILE(1,7):OMUX37:O0 T0 0.867	; syn__0336_
alta_slice13_IMUX55: 12'b100000000_100	; I:0	; D	; <= LogicTILE(1,7):OMUX04:O0 T0 0.541	; syn__0337_
alta_slice13_LUT: 16'h8acf
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0486_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b010000000_010	; I:10	; A	; <= LogicTILE(2,7):RMUX48:O0 T1 1.15	; syn__0496_
alta_slice14_IMUX57: 12'b010000000_010	; I:10	; B	; <= LogicTILE(2,7):RMUX54:O0 T1 1.109	; syn__0488_
alta_slice14_IMUX58: 12'b000000000_000	; I:-1	; C
alta_slice14_IMUX59: 12'b000000001_100	; I:8	; D	; <= LogicTILE(1,7):OMUX46:O0 T0 0.541	; syn__0408_
alta_slice14_LUT: 16'h22ee
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; tc3.PCmux[6]
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b1	; Q	; tc3.PC[6]
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000100_010	; I:15	; B	; <= LogicTILE(1,7):RMUX29:O0 T0 1.102	; syn__0410_
alta_slice15_IMUX62: 12'b000000100_100	; I:6	; C	; <= LogicTILE(1,7):OMUX37:O0 T0 0.867	; syn__0336_
alta_slice15_IMUX63: 12'b001000000_001	; I:20	; D	; <= LogicTILE(1,7):RMUX59:O0 T0 0.688	; syn__0756_
alta_slice15_LUT: 16'hcc0c
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0408_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 2 7
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0001000_001	; I:17	; <= LogicTILE(2,8):RMUX27:O0 T4Y 0.527	; syn__0601_
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0001000_001	; I:17	; <= LogicTILE(2,8):RMUX50:O0 T4Y 0.527	; syn__0527_
RMUX09: 10'b0001000_010	; I:10	; <= LogicTILE(0,7):RMUX74:O0 T4X 0.475	; syn__0467_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000010_100	; I:5	; <= BramTILE(3,7):RMUX03:O0 T4X 0.44	; tc3.DM[2]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0100000_100	; I:1	; <= LogicTILE(2,7):OMUX05:O0 T0 0.197	; syn__0787_
RMUX14: 10'b1000000_100	; I:0	; <= LogicTILE(1,7):OMUX00:O0 T1 0.193	; syn__0325_
RMUX15: 10'b0000001_010	; I:13	; <= LogicTILE(2,6):RMUX75:O0 T4Y 0.527	; IOvalue3[3]
RMUX16: 10'b0001000_001	; I:17	; <= LogicTILE(2,8):RMUX73:O0 T4Y 0.527	; syn__0606_
RMUX17: 10'b0000001_010	; I:13	; <= LogicTILE(2,6):RMUX25:O0 T4Y 0.527	; syn__0602_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0100000_100	; I:1	; <= LogicTILE(2,7):OMUX05:O0 T0 0.197	; syn__0787_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0100000_100	; I:1	; <= LogicTILE(2,7):OMUX05:O0 T0 0.197	; syn__0787_
RMUX22: 10'b0010000_010	; I:9	; <= LogicTILE(1,7):RMUX01:O0 T4X 0.44	; syn__0484_
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b1000000_100	; I:0	; <= LogicTILE(2,7):OMUX14:O0 T0 0.197	; syn__0599_
RMUX27: 10'b0000001_010	; I:13	; <= LogicTILE(2,6):RMUX32:O0 T4Y 0.527	; syn__0570_
RMUX28: 10'b0000001_010	; I:13	; <= LogicTILE(2,6):RMUX09:O0 T4Y 0.527	; syn__0235_
RMUX29: 10'b0000010_100	; I:5	; <= BramTILE(3,7):RMUX33:O0 T4X 0.44	; tc3.DM[7]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000001_010	; I:13	; <= LogicTILE(2,6):RMUX32:O0 T4Y 0.527	; syn__0570_
RMUX33: 10'b0001000_001	; I:17	; <= LogicTILE(2,8):RMUX80:O0 T4Y 0.527	; tc3.IM[3]
RMUX34: 10'b0000100_100	; I:4	; <= LogicTILE(2,7):RMUX32:O0 T0 0.381	; syn__0570_
RMUX35: 10'b0000100_100	; I:4	; <= LogicTILE(2,7):RMUX33:O0 T0 0.381	; tc3.IM[3]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000010_100	; I:5	; <= BramTILE(3,7):RMUX56:O0 T4X 0.44	; tc3.DM[8]
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0001000_100	; I:3	; <= LogicTILE(1,7):OMUX21:O0 T1 0.193	; syn__0429_
RMUX40: 10'b0100000_100	; I:1	; <= LogicTILE(1,7):OMUX15:O0 T1 0.193	; syn__0433_
RMUX41: 10'b0001000_100	; I:3	; <= LogicTILE(1,7):OMUX21:O0 T1 0.193	; syn__0429_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0100000_001	; I:15	; <= LogicTILE(2,4):RMUX32:O0 T4Y 0.606	; syn__0754_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0010000_100	; I:2	; <= LogicTILE(1,7):OMUX18:O0 T1 0.193	; syn__0788_
RMUX46: 10'b0010000_010	; I:9	; <= LogicTILE(1,7):RMUX31:O0 T4X 0.44	; syn__0481_
RMUX47: 10'b0000010_010	; I:12	; <= LogicTILE(1,7):RMUX79:O0 T4X 0.482	; syn__0401_
RMUX48: 10'b0001000_001	; I:17	; <= LogicTILE(2,8):RMUX37:O0 T4Y 0.527	; syn__0496_
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0001000_010	; I:10	; <= LogicTILE(0,7):RMUX15:O0 T4X 0.475	; syn__0480_
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000001_010	; I:13	; <= LogicTILE(2,6):RMUX85:O0 T4Y 0.527	; syn__0488_
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000010_100	; I:5	; <= BramTILE(3,7):RMUX86:O0 T4X 0.44	; tc3.DM[16]
RMUX58: 10'b0010000_010	; I:9	; <= LogicTILE(1,7):RMUX15:O0 T4X 0.44	; syn__0476_
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b1000000_100	; I:0	; <= LogicTILE(1,7):OMUX24:O0 T1 0.193	; syn__0437_
RMUX63: 10'b0010000_001	; I:16	; <= LogicTILE(2,3):RMUX39:O0 T4Y 0.623	; syn__0237_
RMUX64: 10'b1000000_100	; I:0	; <= LogicTILE(1,7):OMUX24:O0 T1 0.193	; syn__0437_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000001_010	; I:13	; <= LogicTILE(2,6):RMUX62:O0 T4Y 0.527	; syn__0776_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0010000_010	; I:9	; <= LogicTILE(1,7):RMUX15:O0 T4X 0.44	; syn__0476_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000010_100	; I:5	; <= BramTILE(3,7):RMUX13:O0 T4X 0.44	; tc3.DM[0]
RMUX72: 10'b0010000_001	; I:16	; <= LogicTILE(2,3):RMUX19:O0 T4Y 0.623	; syn__0388_
RMUX73: 10'b0000001_010	; I:13	; <= LogicTILE(2,6):RMUX19:O0 T4Y 0.527	; syn__0777_
RMUX74: 10'b0010000_100	; I:2	; <= LogicTILE(1,7):OMUX42:O0 T1 0.193	; tc3.PCmux[6]
RMUX75: 10'b0010000_010	; I:9	; <= LogicTILE(1,7):RMUX68:O0 T4X 0.44	; syn__0780_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000001_010	; I:13	; <= LogicTILE(2,6):RMUX69:O0 T4Y 0.527	; syn__0487_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0010000_001	; I:16	; <= LogicTILE(2,3):RMUX19:O0 T4Y 0.623	; syn__0388_
RMUX80: 10'b0001000_001	; I:17	; <= LogicTILE(2,8):RMUX44:O0 T4Y 0.527	; tc3.IM[7]
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000100_100	; I:4	; <= LogicTILE(2,7):RMUX80:O0 T0 0.381	; tc3.IM[7]
RMUX83: 10'b0001000_001	; I:17	; <= LogicTILE(2,8):RMUX21:O0 T4Y 0.527	; tc3.IM[2]
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_010	; I:8	; <= LogicTILE(6,7):RMUX20:O0 T4X 0.482	; tc1.IM[3]
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000010_100	; I:5	; <= BramTILE(3,7):RMUX93:O0 T4X 0.44	; tc3.DM[13]
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000001_010	; I:13	; <= LogicTILE(2,6):RMUX92:O0 T4Y 0.527	; tc3.WriteDM
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0001000_001	; I:17	; <= LogicTILE(2,8):RMUX67:O0 T4Y 0.527	; tc3.IM[15]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000100_100	; I:6	; A	; <= LogicTILE(2,7):OMUX31:O0 T0 0.996	; syn__0605_
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000100000_001	; I:21	; C	; <= LogicTILE(2,7):RMUX64:O0 T0 1.014	; syn__0437_
alta_slice00_IMUX03: 12'b010000000_100	; I:1	; D	; <= LogicTILE(2,7):OMUX04:O0 T0 0.541	; syn__0787_
alta_slice00_LUT: 16'h5f55
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; tc3.WD[0]
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000000000_000	; I:-1	; C
alta_slice01_IMUX07: 12'b000000100_001	; I:24	; D	; <= LogicTILE(2,7):RMUX83:O0 T0 0.688	; tc3.IM[2]
alta_slice01_LUT: 16'h0033
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0787_
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0787_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000000010_010	; I:16	; C	; <= LogicTILE(2,7):RMUX34:O0 T0 1.014	; syn__0570_
alta_slice02_IMUX11: 12'b000000000_000	; I:-1	; D
alta_slice02_LUT: 16'h0777
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0573_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b100000000_001	; I:18	; B	; <= LogicTILE(2,7):RMUX47:O0 T0 1.102	; syn__0401_
alta_slice03_IMUX14: 12'b000000001_100	; I:8	; C	; <= LogicTILE(2,7):OMUX43:O0 T0 0.867	; syn__0589_
alta_slice03_IMUX15: 12'b100000000_100	; I:0	; D	; <= LogicTILE(2,7):OMUX04:O0 T0 0.541	; syn__0787_
alta_slice03_LUT: 16'h3f0f
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; tc3.WD[7]
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000010_010	; I:16	; A	; <= LogicTILE(2,7):RMUX34:O0 T0 1.143	; syn__0570_
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b100000000_010	; I:9	; C	; <= BramTILE(3,7):RMUX12:O0 T1 1.021	; tc3.DM[3]
alta_slice04_IMUX19: 12'b000000010_010	; I:16	; D	; <= LogicTILE(2,7):RMUX35:O0 T0 0.688	; tc3.IM[3]
alta_slice04_LUT: 16'h135f
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0599_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000010000_010	; I:13	; B	; <= LogicTILE(2,7):RMUX17:O0 T0 1.102	; syn__0602_
alta_slice05_IMUX22: 12'b000000001_010	; I:17	; C	; <= LogicTILE(2,7):RMUX40:O0 T0 1.014	; syn__0433_
alta_slice05_IMUX23: 12'b100000000_100	; I:0	; D	; <= LogicTILE(2,7):OMUX04:O0 T0 0.541	; syn__0787_
alta_slice05_LUT: 16'h3f33
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; tc3.WD[1]
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000010000_100	; I:4	; B	; <= LogicTILE(2,7):OMUX22:O0 T0 0.955	; syn__0581_
alta_slice06_IMUX26: 12'b100000000_001	; I:18	; C	; <= LogicTILE(2,7):RMUX46:O0 T0 1.014	; syn__0481_
alta_slice06_IMUX27: 12'b100000000_100	; I:0	; D	; <= LogicTILE(2,7):OMUX04:O0 T0 0.541	; syn__0787_
alta_slice06_LUT: 16'h3f33
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; tc3.WD[15]
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000010_010	; I:16	; A	; <= LogicTILE(2,7):RMUX34:O0 T0 1.143	; syn__0570_
alta_slice07_IMUX29: 12'b000000001_001	; I:26	; B	; <= LogicTILE(2,7):RMUX95:O0 T0 1.102	; tc3.IM[15]
alta_slice07_IMUX30: 12'b000000000_000	; I:-1	; C
alta_slice07_IMUX31: 12'b010000000_010	; I:10	; D	; <= BramTILE(3,7):RMUX90:O0 T1 0.695	; tc3.DM[15]
alta_slice07_LUT: 16'h153f
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0581_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000000010_010	; I:16	; C	; <= LogicTILE(2,7):RMUX34:O0 T0 1.014	; syn__0570_
alta_slice08_IMUX35: 12'b000000000_000	; I:-1	; D
alta_slice08_LUT: 16'h0777
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0574_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000010000_100	; I:4	; B	; <= LogicTILE(2,7):OMUX25:O0 T0 0.955	; syn__0574_
alta_slice09_IMUX38: 12'b001000000_001	; I:20	; C	; <= LogicTILE(2,7):RMUX58:O0 T0 1.014	; syn__0476_
alta_slice09_IMUX39: 12'b100000000_100	; I:0	; D	; <= LogicTILE(2,7):OMUX04:O0 T0 0.541	; syn__0787_
alta_slice09_LUT: 16'h3f33
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000010_010	; I:16	; A	; <= LogicTILE(2,7):RMUX34:O0 T0 1.143	; syn__0570_
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000010000_010	; I:13	; C	; <= LogicTILE(2,7):RMUX16:O0 T0 1.014	; syn__0606_
alta_slice10_IMUX43: 12'b000010000_001	; I:22	; D	; <= LogicTILE(2,7):RMUX71:O0 T0 0.688	; tc3.DM[0]
alta_slice10_LUT: 16'h50f0
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0605_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b010000000_100	; I:1	; A	; <= LogicTILE(2,7):OMUX07:O0 T0 0.996	; syn__0573_
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000001000_010	; I:14	; C	; <= LogicTILE(2,7):RMUX22:O0 T0 1.014	; syn__0484_
alta_slice11_IMUX47: 12'b100000000_100	; I:0	; D	; <= LogicTILE(2,7):OMUX04:O0 T0 0.541	; syn__0787_
alta_slice11_LUT: 16'h5f55
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000001_010	; I:17	; B	; <= LogicTILE(2,7):RMUX41:O0 T0 1.102	; syn__0429_
alta_slice12_IMUX50: 12'b001000000_010	; I:11	; C	; <= LogicTILE(2,7):RMUX04:O0 T0 1.014	; syn__0601_
alta_slice12_IMUX51: 12'b000000100_001	; I:24	; D	; <= LogicTILE(2,7):RMUX83:O0 T0 0.688	; tc3.IM[2]
alta_slice12_LUT: 16'h050e
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0600_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b010000000_001	; I:19	; A	; <= LogicTILE(2,7):RMUX52:O0 T0 1.143	; syn__0480_
alta_slice13_IMUX53: 12'b000000010_010	; I:16	; B	; <= LogicTILE(2,7):RMUX35:O0 T0 1.102	; tc3.IM[3]
alta_slice13_IMUX54: 12'b000000100_010	; I:15	; C	; <= LogicTILE(2,7):RMUX28:O0 T0 1.014	; syn__0235_
alta_slice13_IMUX55: 12'b000001000_001	; I:23	; D	; <= LogicTILE(2,7):RMUX77:O0 T0 0.688	; syn__0487_
alta_slice13_LUT: 16'hec00
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0234_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000010_010	; I:16	; A	; <= LogicTILE(2,7):RMUX34:O0 T0 1.143	; syn__0570_
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000000100_001	; I:24	; C	; <= LogicTILE(2,7):RMUX82:O0 T0 1.014	; tc3.IM[7]
alta_slice14_IMUX59: 12'b000000100_010	; I:15	; D	; <= LogicTILE(2,7):RMUX29:O0 T0 0.688	; tc3.DM[7]
alta_slice14_LUT: 16'h153f
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0589_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000100_100	; I:6	; A	; <= LogicTILE(2,7):OMUX37:O0 T0 0.996	; syn__0600_
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000000010_010	; I:16	; C	; <= LogicTILE(2,7):RMUX34:O0 T0 1.014	; syn__0570_
alta_slice15_IMUX63: 12'b000100000_010	; I:12	; D	; <= LogicTILE(2,7):RMUX11:O0 T0 0.688	; tc3.DM[2]
alta_slice15_LUT: 16'hf555
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; tc3.WD[2]
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 3 7
BramClkMUX00: 4'b0010	; Clk0	; syn__1103_
BramClkMUX01: 4'b0011	; Clk1	; syn__1103_
CLKMODE: 1'b0
CtrlMUX00: 12'b000000010_100	; I:7	; <= LogicTILE(4,7):RMUX84:O0 T1 0.388	; tc3.WriteDM
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000000100_001	; I:24	; AddressA[0]	; <= BramTILE(3,7):RMUX88:O0 T0 0.688	; IOaddr3[0]
IMUX01: 12'b010000000_001	; I:19	; AddressA[1]	; <= BramTILE(3,7):RMUX59:O0 T0 0.688	; IOaddr3[1]
IMUX02: 12'b000100000_010	; I:12	; AddressA[2]	; <= BramTILE(3,7):RMUX16:O0 T0 0.688	; IOaddr3[2]
IMUX03: 12'b000001000_010	; I:14	; AddressA[3]	; <= BramTILE(3,7):RMUX29:O0 T0 0.688	; IOaddr3[3]
IMUX04: 12'b000010000_001	; I:22	; AddressA[4]	; <= BramTILE(3,7):RMUX76:O0 T0 0.688	; IOaddr3[4]
IMUX05: 12'b000000001_010	; I:17	; AddressA[5]	; <= BramTILE(3,7):RMUX47:O0 T0 0.688	; IOaddr3[5]
IMUX06: 12'b100000000_010	; I:9	; AddressA[6]	; <= BramTILE(3,7):RMUX04:O0 T0 0.688	; IOaddr3[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b000000010_001	; I:25	; DataInA[0]	; <= BramTILE(3,7):RMUX94:O0 T0 0.688	; IOvalue3[0]
IMUX13: 12'b000100000_010	; I:12	; DataInA[1]	; <= BramTILE(3,7):RMUX18:O0 T0 0.688	; IOvalue3[1]
IMUX14: 12'b000000100_010	; I:15	; DataInA[2]	; <= BramTILE(3,7):RMUX34:O0 T0 0.688	; IOvalue3[2]
IMUX15: 12'b100000000_001	; I:18	; DataInA[3]	; <= BramTILE(3,7):RMUX53:O0 T0 0.688	; IOvalue3[3]
IMUX16: 12'b000100000_001	; I:21	; DataInA[4]	; <= BramTILE(3,7):RMUX70:O0 T0 0.688	; IOvalue3[4]
IMUX17: 12'b000000010_010	; I:16	; DataInA[5]	; <= BramTILE(3,7):RMUX42:O0 T0 0.688	; IOvalue3[5]
IMUX18: 12'b001000000_010	; I:11	; DataInA[6]	; <= BramTILE(3,7):RMUX22:O0 T0 0.688	; IOvalue3[6]
IMUX19: 12'b000000010_100	; I:7	; DataInA[7]	; <= LogicTILE(4,7):RMUX78:O0 T1 0.695	; IOvalue3[7]
IMUX20: 12'b000000100_100	; I:6	; DataInA[8]	; <= LogicTILE(4,7):RMUX48:O0 T1 0.695	; IOvalue3[8]
IMUX21: 12'b000000100_001	; I:24	; DataInA[9]	; <= BramTILE(3,7):RMUX89:O0 T0 0.688	; IOvalue3[9]
IMUX22: 12'b000001000_001	; I:23	; DataInA[10]	; <= BramTILE(3,7):RMUX82:O0 T0 0.688	; IOvalue3[10]
IMUX23: 12'b000000001_100	; I:8	; DataInA[11]	; <= BramTILE(3,7):RMUX05:O0 T0 0.688	; IOvalue3[11]
IMUX24: 12'b000000001_010	; I:17	; DataInA[12]	; <= BramTILE(3,7):RMUX46:O0 T0 0.688	; IOvalue3[12]
IMUX25: 12'b000010000_001	; I:22	; DataInA[13]	; <= BramTILE(3,7):RMUX77:O0 T0 0.688	; IOvalue3[13]
IMUX26: 12'b001000000_001	; I:20	; DataInA[14]	; <= BramTILE(3,7):RMUX64:O0 T0 0.688	; IOvalue3[14]
IMUX27: 12'b100000000_010	; I:9	; DataInA[15]	; <= BramTILE(3,7):RMUX11:O0 T0 0.688	; IOvalue3[15]
IMUX28: 12'b100000000_010	; I:9	; DataInA[16]	; <= BramTILE(3,7):RMUX10:O0 T0 0.688	; IOvalue3[16]
IMUX29: 12'b000001000_010	; I:14	; DataInA[17]	; <= BramTILE(3,7):RMUX36:O0 T0 0.688	; IOvalue3[17]
IMUX30: 12'b000010000_100	; I:4	; <= LogicTILE(4,7):RMUX00:O0 T1 0.388	; syn__1103_
IMUX31: 12'b000010000_100	; I:4	; <= LogicTILE(4,7):RMUX06:O0 T1 0.388	; syn__1103_
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b000010000_100	; I:4	; AddressB[6]	; <= LogicTILE(4,7):RMUX18:O0 T1 0.695	; IOaddr3[6]
IMUX58: 12'b000001000_010	; I:14	; AddressB[5]	; <= BramTILE(3,7):RMUX40:O0 T0 0.688	; IOaddr3[5]
IMUX59: 12'b000100000_001	; I:21	; AddressB[4]	; <= BramTILE(3,7):RMUX83:O0 T0 0.688	; IOaddr3[4]
IMUX60: 12'b000100000_010	; I:12	; AddressB[3]	; <= BramTILE(3,7):RMUX28:O0 T0 0.688	; IOaddr3[3]
IMUX61: 12'b001000000_010	; I:11	; AddressB[2]	; <= BramTILE(3,7):RMUX23:O0 T0 0.688	; IOaddr3[2]
IMUX62: 12'b000000010_010	; I:16	; AddressB[1]	; <= BramTILE(3,7):RMUX52:O0 T0 0.688	; IOaddr3[1]
IMUX63: 12'b000000010_001	; I:25	; AddressB[0]	; <= BramTILE(3,7):RMUX95:O0 T0 0.688	; IOaddr3[0]
INIT_VAL: 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0010000_100	; I:2	; <= BramTILE(3,7):BufMUX18:O0 T0 0.3	; tc3.DM[2]
RMUX04: 10'b0000010_100	; I:5	; <= LogicTILE(4,7):RMUX03:O0 T4X 0.44	; IOaddr3[6]
RMUX05: 10'b0100000_001	; I:15	; <= BramTILE(3,4):RMUX75:O0 T4Y 0.606	; IOvalue3[11]
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b1000000_100	; I:0	; <= LogicTILE(2,7):OMUX00:O0 T1 0.193	; tc3.WD[0]
RMUX08: 10'b0000100_001	; I:18	; <= BramTILE(3,8):RMUX02:O0 T4Y 0.567	; tc3.IM[0]
RMUX09: 10'b0010000_010	; I:9	; <= LogicTILE(2,7):RMUX74:O0 T4X 0.44	; tc3.PCmux[6]
RMUX10: 10'b0000010_001	; I:19	; <= BramTILE(3,7):RMUX75:O0 T4Y 0.606	; IOvalue3[16]
RMUX11: 10'b0000001_010	; I:13	; <= BramTILE(3,6):RMUX75:O0 T4Y 0.527	; IOvalue3[15]
RMUX12: 10'b0001000_100	; I:3	; <= BramTILE(3,7):BufMUX19:O0 T0 0.3	; tc3.DM[3]
RMUX13: 10'b1000000_100	; I:0	; <= BramTILE(3,7):BufMUX16:O0 T0 0.3	; tc3.DM[0]
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0100000_100	; I:1	; <= BramTILE(3,7):BufMUX17:O0 T0 0.3	; tc3.DM[1]
RMUX16: 10'b0010000_001	; I:16	; <= BramTILE(3,3):RMUX25:O0 T4Y 0.623	; IOaddr3[2]
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000001_010	; I:13	; <= BramTILE(3,6):RMUX02:O0 T4Y 0.527	; IOvalue3[1]
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0001000_100	; I:3	; <= LogicTILE(2,7):OMUX09:O0 T1 0.193	; tc3.WD[7]
RMUX22: 10'b0000001_010	; I:13	; <= BramTILE(3,6):RMUX25:O0 T4Y 0.527	; IOvalue3[6]
RMUX23: 10'b0010000_001	; I:16	; <= BramTILE(3,3):RMUX25:O0 T4Y 0.623	; IOaddr3[2]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0100000_100	; I:1	; <= BramTILE(3,7):BufMUX21:O0 T0 0.3	; tc3.DM[5]
RMUX27: 10'b0100000_100	; I:1	; <= LogicTILE(2,7):OMUX15:O0 T1 0.193	; tc3.WD[1]
RMUX28: 10'b0010000_001	; I:16	; <= BramTILE(3,3):RMUX09:O0 T4Y 0.623	; IOaddr3[3]
RMUX29: 10'b0010000_001	; I:16	; <= BramTILE(3,3):RMUX09:O0 T4Y 0.623	; IOaddr3[3]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0010000_100	; I:2	; <= BramTILE(3,7):BufMUX22:O0 T0 0.3	; tc3.DM[6]
RMUX32: 10'b0010000_100	; I:2	; <= LogicTILE(2,7):OMUX18:O0 T1 0.193	; tc3.WD[15]
RMUX33: 10'b0001000_100	; I:3	; <= BramTILE(3,7):BufMUX23:O0 T0 0.3	; tc3.DM[7]
RMUX34: 10'b0000001_010	; I:13	; <= BramTILE(3,6):RMUX09:O0 T4Y 0.527	; IOvalue3[2]
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b1000000_001	; I:14	; <= BramTILE(3,5):RMUX32:O0 T4Y 0.567	; IOvalue3[17]
RMUX37: 10'b0010000_100	; I:2	; <= LogicTILE(2,7):OMUX18:O0 T1 0.193	; tc3.WD[15]
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b1000000_100	; I:0	; <= BramTILE(3,7):BufMUX20:O0 T0 0.3	; tc3.DM[4]
RMUX40: 10'b0100000_001	; I:15	; <= BramTILE(3,4):RMUX55:O0 T4Y 0.606	; IOaddr3[5]
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000001_010	; I:13	; <= BramTILE(3,6):RMUX32:O0 T4Y 0.527	; IOvalue3[5]
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000001_010	; I:13	; <= BramTILE(3,6):RMUX55:O0 T4Y 0.527	; IOvalue3[12]
RMUX47: 10'b0100000_001	; I:15	; <= BramTILE(3,4):RMUX55:O0 T4Y 0.606	; IOaddr3[5]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0100000_100	; I:1	; <= BramTILE(3,7):BufMUX25:O0 T0 0.3	; tc3.DM[10]
RMUX51: 10'b0010000_100	; I:2	; <= BramTILE(3,7):BufMUX26:O0 T0 0.3	; tc3.DM[11]
RMUX52: 10'b0000001_100	; I:6	; <= LogicTILE(5,7):RMUX63:O0 T4X 0.475	; IOaddr3[1]
RMUX53: 10'b0010000_010	; I:9	; <= LogicTILE(2,7):RMUX15:O0 T4X 0.44	; IOvalue3[3]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0001000_001	; I:17	; <= BramTILE(3,8):RMUX37:O0 T4Y 0.527	; tc3.IM[5]
RMUX56: 10'b0000100_100	; I:4	; <= BramTILE(3,7):BufMUX34:O0 T0 0.3	; tc3.DM[8]
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000001_100	; I:6	; <= LogicTILE(5,7):RMUX63:O0 T4X 0.475	; IOaddr3[1]
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000001_010	; I:13	; <= BramTILE(3,6):RMUX62:O0 T4Y 0.527	; IOvalue3[8]
RMUX62: 10'b0001000_100	; I:3	; <= BramTILE(3,7):BufMUX27:O0 T0 0.3	; tc3.DM[12]
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000001_010	; I:13	; <= BramTILE(3,6):RMUX85:O0 T4Y 0.527	; IOvalue3[14]
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b1000000_100	; I:0	; <= BramTILE(3,7):BufMUX24:O0 T0 0.3	; tc3.DM[9]
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0010000_010	; I:9	; <= LogicTILE(2,7):RMUX15:O0 T4X 0.44	; IOvalue3[3]
RMUX70: 10'b0000001_100	; I:6	; <= LogicTILE(5,7):RMUX13:O0 T4X 0.475	; IOvalue3[4]
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0100000_100	; I:1	; <= BramTILE(3,7):BufMUX29:O0 T0 0.3	; tc3.DM[14]
RMUX75: 10'b0000001_010	; I:13	; <= BramTILE(3,6):RMUX92:O0 T4Y 0.527	; IOvalue3[16]
RMUX76: 10'b0001000_010	; I:10	; <= LogicTILE(1,7):RMUX45:O0 T4X 0.475	; IOaddr3[4]
RMUX77: 10'b1000000_001	; I:14	; <= BramTILE(3,5):RMUX69:O0 T4Y 0.567	; IOvalue3[13]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0100000_100	; I:1	; <= LogicTILE(2,7):OMUX39:O0 T1 0.193	; syn__0234_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000001_010	; I:13	; <= BramTILE(3,6):RMUX69:O0 T4Y 0.527	; IOvalue3[10]
RMUX83: 10'b0001000_010	; I:10	; <= LogicTILE(1,7):RMUX45:O0 T4X 0.475	; IOaddr3[4]
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000100_100	; I:4	; <= BramTILE(3,7):BufMUX35:O0 T0 0.3	; tc3.DM[17]
RMUX86: 10'b0001000_100	; I:3	; <= BramTILE(3,7):BufMUX31:O0 T0 0.3	; tc3.DM[16]
RMUX87: 10'b0001000_100	; I:3	; <= LogicTILE(2,7):OMUX45:O0 T1 0.193	; tc3.WD[2]
RMUX88: 10'b0000010_100	; I:5	; <= LogicTILE(4,7):RMUX43:O0 T4X 0.44	; IOaddr3[0]
RMUX89: 10'b0100000_001	; I:15	; <= BramTILE(3,4):RMUX19:O0 T4Y 0.606	; IOvalue3[9]
RMUX90: 10'b0010000_100	; I:2	; <= BramTILE(3,7):BufMUX30:O0 T0 0.3	; tc3.DM[15]
RMUX91: 10'b0001000_001	; I:17	; <= BramTILE(3,8):RMUX44:O0 T4Y 0.527	; tc3.IM[6]
RMUX92: 10'b0000100_001	; I:18	; <= BramTILE(3,8):RMUX69:O0 T4Y 0.567	; tc3.IM[8]
RMUX93: 10'b1000000_100	; I:0	; <= BramTILE(3,7):BufMUX28:O0 T0 0.3	; tc3.DM[13]
RMUX94: 10'b0000001_010	; I:13	; <= BramTILE(3,6):RMUX19:O0 T4Y 0.527	; IOvalue3[0]
RMUX95: 10'b0000010_100	; I:5	; <= LogicTILE(4,7):RMUX43:O0 T4X 0.44	; IOaddr3[0]
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b1
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0001	; AsyncReset0
TileAsyncMUX01: 4'b0001	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0100	; WeRenA	; tc3.WriteDM
TileWeRenMUX01: 4'b0001	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 4 7
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000100_001	; I:18	; <= IOTILE(4,9):InputMUX00:O0 T4Y 0.524	; syn__1103_
RMUX01: 10'b0000100_001	; I:18	; <= IOTILE(4,9):InputMUX00:O0 T4Y 0.524	; syn__1103_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0100000_001	; I:15	; <= LogicTILE(4,4):RMUX02:O0 T4Y 0.606	; IOaddr3[6]
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000100_001	; I:18	; <= IOTILE(4,9):InputMUX00:O0 T4Y 0.524	; syn__1103_
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000001_100	; I:6	; <= LogicTILE(6,7):RMUX26:O0 T4X 0.475	; syn__0618_
RMUX09: 10'b0000001_100	; I:6	; <= LogicTILE(6,7):RMUX26:O0 T4X 0.475	; syn__0618_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000100_001	; I:18	; <= IOTILE(4,9):InputMUX01:O0 T4Y 0.524	; syn__1103_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0100000_001	; I:15	; <= LogicTILE(4,4):RMUX02:O0 T4Y 0.606	; IOaddr3[6]
RMUX19: 10'b0010000_010	; I:9	; <= BramTILE(3,7):RMUX74:O0 T4X 0.44	; tc3.DM[14]
RMUX20: 10'b0100000_010	; I:8	; <= LogicTILE(8,7):RMUX03:O0 T4X 0.482	; syn__1100_[2]
RMUX21: 10'b0010000_010	; I:9	; <= BramTILE(3,7):RMUX51:O0 T4X 0.44	; tc3.DM[11]
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0001000_001	; I:17	; <= LogicTILE(4,8):RMUX80:O0 T4Y 0.527	; tc3.IM[9]
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0010000_010	; I:9	; <= BramTILE(3,7):RMUX08:O0 T4X 0.44	; tc3.IM[0]
RMUX38: 10'b0000010_100	; I:5	; <= LogicTILE(5,7):RMUX33:O0 T4X 0.44	; syn__0527_
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b1000000_001	; I:14	; <= LogicTILE(4,5):RMUX32:O0 T4Y 0.567	; IOaddr3[0]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0010000_010	; I:9	; <= BramTILE(3,7):RMUX61:O0 T4X 0.44	; IOvalue3[8]
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0010000_010	; I:9	; <= BramTILE(3,7):RMUX61:O0 T4X 0.44	; IOvalue3[8]
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000001_010	; I:13	; <= LogicTILE(4,6):RMUX62:O0 T4Y 0.527	; IOvalue3[2]
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000001_010	; I:13	; <= LogicTILE(4,6):RMUX39:O0 T4Y 0.527	; syn__0330_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0010000_010	; I:9	; <= BramTILE(3,7):RMUX15:O0 T4X 0.44	; tc3.DM[1]
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0001000_010	; I:10	; <= LogicTILE(2,7):RMUX91:O0 T4X 0.475	; tc3.WriteDM
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000001_010	; I:13	; <= LogicTILE(4,6):RMUX92:O0 T4Y 0.527	; IOvalue3[4]
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b1000000_001	; I:14	; <= LogicTILE(4,5):RMUX19:O0 T4Y 0.567	; IOvalue3[7]
RMUX79: 10'b0010000_010	; I:9	; <= BramTILE(3,7):RMUX91:O0 T4X 0.44	; tc3.IM[6]
RMUX80: 10'b0000001_010	; I:13	; <= LogicTILE(4,6):RMUX92:O0 T4Y 0.527	; IOvalue3[4]
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000001_010	; I:13	; <= LogicTILE(4,6):RMUX92:O0 T4Y 0.527	; IOvalue3[4]
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0001000_010	; I:10	; <= LogicTILE(2,7):RMUX45:O0 T4X 0.475	; syn__0788_
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b0
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000000000_000	; I:-1	; C
alta_slice00_IMUX03: 12'b000000000_000	; I:-1	; D
alta_slice00_LUT: 16'hffff
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b0
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000000000_000	; I:-1	; C
alta_slice01_IMUX07: 12'b000000000_000	; I:-1	; D
alta_slice01_LUT: 16'hffff
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b0
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000000000_000	; I:-1	; C
alta_slice02_IMUX11: 12'b000000000_000	; I:-1	; D
alta_slice02_LUT: 16'hffff
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b0
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000000000_000	; I:-1	; C
alta_slice03_IMUX15: 12'b000000000_000	; I:-1	; D
alta_slice03_LUT: 16'hffff
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b0
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000000000_000	; I:-1	; C
alta_slice04_IMUX19: 12'b000000000_000	; I:-1	; D
alta_slice04_LUT: 16'hffff
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b0
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000000000_000	; I:-1	; C
alta_slice05_IMUX23: 12'b000000000_000	; I:-1	; D
alta_slice05_LUT: 16'hffff
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b0
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b000000000_000	; I:-1	; C
alta_slice06_IMUX27: 12'b000000000_000	; I:-1	; D
alta_slice06_LUT: 16'hffff
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b0
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000000000_000	; I:-1	; C
alta_slice07_IMUX31: 12'b000000000_000	; I:-1	; D
alta_slice07_LUT: 16'hffff
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b0
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000000000_000	; I:-1	; C
alta_slice08_IMUX35: 12'b000000000_000	; I:-1	; D
alta_slice08_LUT: 16'hffff
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b0
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b000000000_000	; I:-1	; D
alta_slice09_LUT: 16'hffff
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b0
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000000_000	; I:-1	; C
alta_slice10_IMUX43: 12'b000000000_000	; I:-1	; D
alta_slice10_LUT: 16'hffff
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b0
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b000000000_000	; I:-1	; D
alta_slice11_LUT: 16'hffff
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b0
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000000000_000	; I:-1	; C
alta_slice12_IMUX51: 12'b000000000_000	; I:-1	; D
alta_slice12_LUT: 16'hffff
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b0
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000000000_000	; I:-1	; C
alta_slice13_IMUX55: 12'b000000000_000	; I:-1	; D
alta_slice13_LUT: 16'hffff
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b0
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000000000_000	; I:-1	; C
alta_slice14_IMUX59: 12'b000000000_000	; I:-1	; D
alta_slice14_LUT: 16'hffff
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b0
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000000000_000	; I:-1	; C
alta_slice15_IMUX63: 12'b000000000_000	; I:-1	; D
alta_slice15_LUT: 16'hffff
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 5 7
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0010000_010	; I:9	; <= LogicTILE(4,7):RMUX74:O0 T4X 0.44	; IOvalue3[4]
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0100000_100	; I:1	; <= LogicTILE(5,7):OMUX05:O0 T0 0.197	; syn__0824_
RMUX16: 10'b0001000_001	; I:17	; <= LogicTILE(5,8):RMUX73:O0 T4Y 0.527	; syn__0903_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0001000_010	; I:10	; <= BramTILE(3,7):RMUX31:O0 T4X 0.475	; tc3.DM[6]
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b1000000_001	; I:14	; <= LogicTILE(5,5):RMUX09:O0 T4Y 0.567	; syn__0613_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0001000_100	; I:3	; <= LogicTILE(5,7):OMUX23:O0 T0 0.197	; syn__0939_
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000100_010	; I:11	; <= LogicTILE(2,7):RMUX08:O0 T4X 0.48	; syn__0527_
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0001000_001	; I:17	; <= LogicTILE(5,8):RMUX57:O0 T4Y 0.527	; syn__0899_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b1000000_001	; I:14	; <= LogicTILE(5,5):RMUX32:O0 T4Y 0.567	; syn__0050_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000001_010	; I:13	; <= LogicTILE(5,6):RMUX55:O0 T4Y 0.527	; tc1.IM[8]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b1000000_001	; I:14	; <= LogicTILE(5,5):RMUX55:O0 T4Y 0.567	; syn__0902_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000001_100	; I:6	; <= LogicTILE(7,7):RMUX63:O0 T4X 0.475	; tc1.IM[7]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b1000000_001	; I:14	; <= LogicTILE(5,5):RMUX62:O0 T4Y 0.567	; IOaddr3[1]
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0001000_001	; I:17	; <= LogicTILE(5,8):RMUX87:O0 T4Y 0.527	; syn__0894_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000001_010	; I:13	; <= LogicTILE(5,6):RMUX39:O0 T4Y 0.527	; IOaddr3[1]
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000001_100	; I:6	; <= LogicTILE(7,7):RMUX63:O0 T4X 0.475	; tc1.IM[7]
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b1000000_010	; I:7	; <= LogicTILE(8,7):RMUX13:O0 T4X 0.48	; tc1.IM[9]
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000001_100	; I:6	; <= LogicTILE(7,7):RMUX93:O0 T4X 0.475	; syn__0828_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0001000_001	; I:17	; <= LogicTILE(5,8):RMUX67:O0 T4Y 0.527	; syn__0893_
RMUX95: 10'b1000000_100	; I:0	; <= LogicTILE(5,7):OMUX38:O0 T0 0.197	; syn__0896_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b001000000_100	; I:2	; A	; <= LogicTILE(5,7):OMUX07:O0 T0 0.996	; syn__0825_
alta_slice00_IMUX01: 12'b001000000_100	; I:2	; B	; <= LogicTILE(5,7):OMUX10:O0 T0 0.955	; syn__0904_
alta_slice00_IMUX02: 12'b000010000_010	; I:13	; C	; <= LogicTILE(5,7):RMUX16:O0 T0 1.014	; syn__0903_
alta_slice00_IMUX03: 12'b000010000_001	; I:22	; D	; <= LogicTILE(5,7):RMUX71:O0 T0 0.688	; tc1.IM[9]
alta_slice00_LUT: 16'h001e
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0911_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b001000000_100	; I:2	; A	; <= LogicTILE(5,7):OMUX07:O0 T0 0.996	; syn__0825_
alta_slice01_IMUX05: 12'b100000000_001	; I:18	; B	; <= LogicTILE(5,7):RMUX47:O0 T0 1.102	; syn__0902_
alta_slice01_IMUX06: 12'b000010000_010	; I:13	; C	; <= LogicTILE(5,7):RMUX16:O0 T0 1.014	; syn__0903_
alta_slice01_IMUX07: 12'b001000000_100	; I:2	; D	; <= LogicTILE(5,7):OMUX10:O0 T0 0.541	; syn__0904_
alta_slice01_LUT: 16'h0313
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0824_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000001_100	; I:8	; A	; <= LogicTILE(5,7):OMUX43:O0 T0 0.996	; syn__0901_
alta_slice02_IMUX09: 12'b000000010_010	; I:16	; B	; <= LogicTILE(5,7):RMUX35:O0 T0 1.102	; syn__0899_
alta_slice02_IMUX10: 12'b000100000_100	; I:3	; C	; <= LogicTILE(5,7):OMUX13:O0 T0 0.867	; syn__0826_
alta_slice02_IMUX11: 12'b000001000_100	; I:5	; D	; <= LogicTILE(5,7):OMUX28:O0 T0 0.541	; syn__0900_
alta_slice02_LUT: 16'h0113
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0825_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b010000000_001	; I:19	; B	; <= LogicTILE(5,7):RMUX53:O0 T0 1.102	; tc1.IM[7]
alta_slice03_IMUX14: 12'b000000000_000	; I:-1	; C
alta_slice03_IMUX15: 12'b000000001_010	; I:17	; D	; <= LogicTILE(5,7):RMUX41:O0 T0 0.688	; tc1.IM[8]
alta_slice03_LUT: 16'hc028
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0904_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000100_100	; I:6	; A	; <= LogicTILE(5,7):OMUX31:O0 T0 0.996	; syn__0827_
alta_slice04_IMUX17: 12'b000000001_001	; I:26	; B	; <= LogicTILE(5,7):RMUX95:O0 T0 1.102	; syn__0896_
alta_slice04_IMUX18: 12'b000010000_100	; I:4	; C	; <= LogicTILE(5,7):OMUX19:O0 T0 0.867	; syn__0898_
alta_slice04_IMUX19: 12'b010000000_010	; I:10	; D	; <= LogicTILE(6,7):RMUX66:O0 T1 0.695	; syn__0897_
alta_slice04_LUT: 16'hcd04
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0826_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000001000_100	; I:5	; A	; <= LogicTILE(5,7):OMUX25:O0 T0 0.996	; syn__0937_
alta_slice05_IMUX21: 12'b000000100_010	; I:15	; B	; <= LogicTILE(5,7):RMUX29:O0 T0 1.102	; syn__0613_
alta_slice05_IMUX22: 12'b001000000_100	; I:2	; C	; <= LogicTILE(5,7):OMUX13:O0 T0 0.867	; syn__0826_
alta_slice05_IMUX23: 12'b000010000_001	; I:22	; D	; <= LogicTILE(5,7):RMUX71:O0 T0 0.688	; tc1.IM[9]
alta_slice05_LUT: 16'hcc5a
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0614_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b100000000_010	; I:9	; A	; <= LogicTILE(6,7):RMUX00:O0 T1 1.15	; tc1.IM[8]
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b000000000_000	; I:-1	; C
alta_slice06_IMUX27: 12'b010000000_001	; I:19	; D	; <= LogicTILE(5,7):RMUX53:O0 T0 0.688	; tc1.IM[7]
alta_slice06_LUT: 16'ha440
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0898_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000100000_100	; I:3	; A	; <= LogicTILE(5,7):OMUX19:O0 T0 0.996	; syn__0898_
alta_slice07_IMUX29: 12'b000010000_001	; I:22	; B	; <= LogicTILE(5,7):RMUX71:O0 T0 1.102	; tc1.IM[9]
alta_slice07_IMUX30: 12'b000000100_100	; I:6	; C	; <= LogicTILE(5,7):OMUX31:O0 T0 0.867	; syn__0827_
alta_slice07_IMUX31: 12'b000000100_100	; I:6	; D	; <= LogicTILE(5,7):OMUX34:O0 T0 0.541	; syn__0940_
alta_slice07_LUT: 16'h0132
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0939_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000000001_100	; I:8	; C	; <= LogicTILE(5,7):OMUX43:O0 T0 0.867	; syn__0901_
alta_slice08_IMUX35: 12'b000001000_100	; I:5	; D	; <= LogicTILE(5,7):OMUX28:O0 T0 0.541	; syn__0900_
alta_slice08_LUT: 16'h0ff0
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0937_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b010000000_001	; I:19	; B	; <= LogicTILE(5,7):RMUX53:O0 T0 1.102	; tc1.IM[7]
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b000000001_010	; I:17	; D	; <= LogicTILE(5,7):RMUX41:O0 T0 0.688	; tc1.IM[8]
alta_slice09_LUT: 16'h33c3
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0900_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000001_001	; I:26	; A	; <= LogicTILE(5,7):RMUX94:O0 T0 1.143	; syn__0893_
alta_slice10_IMUX41: 12'b001000000_001	; I:20	; B	; <= LogicTILE(5,7):RMUX59:O0 T0 1.102	; syn__0894_
alta_slice10_IMUX42: 12'b010000000_010	; I:10	; C	; <= LogicTILE(6,7):RMUX60:O0 T1 1.021	; syn__0895_
alta_slice10_IMUX43: 12'b000000100_001	; I:24	; D	; <= LogicTILE(5,7):RMUX83:O0 T0 0.688	; syn__0828_
alta_slice10_LUT: 16'h022a
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0827_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b010000000_010	; I:10	; B	; <= LogicTILE(6,7):RMUX78:O0 T1 1.109	; syn__0897_
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b000000001_001	; I:26	; D	; <= LogicTILE(5,7):RMUX95:O0 T0 0.688	; syn__0896_
alta_slice11_LUT: 16'h33cc
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0940_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b100000000_010	; I:9	; A	; <= LogicTILE(6,7):RMUX00:O0 T1 1.15	; tc1.IM[8]
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000000000_000	; I:-1	; C
alta_slice12_IMUX51: 12'b010000000_001	; I:19	; D	; <= LogicTILE(5,7):RMUX53:O0 T0 0.688	; tc1.IM[7]
alta_slice12_LUT: 16'h44bb
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0896_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000001_100	; I:8	; A	; <= LogicTILE(5,7):OMUX43:O0 T0 0.996	; syn__0901_
alta_slice13_IMUX53: 12'b000000001_100	; I:8	; B	; <= LogicTILE(5,7):OMUX46:O0 T0 0.955	; syn__0927_
alta_slice13_IMUX54: 12'b001000000_100	; I:2	; C	; <= LogicTILE(5,7):OMUX13:O0 T0 0.867	; syn__0826_
alta_slice13_IMUX55: 12'b000010000_100	; I:4	; D	; <= LogicTILE(5,7):OMUX28:O0 T0 0.541	; syn__0900_
alta_slice13_LUT: 16'hc993
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0926_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000000000_000	; I:-1	; C
alta_slice14_IMUX59: 12'b000000001_010	; I:17	; D	; <= LogicTILE(5,7):RMUX41:O0 T0 0.688	; tc1.IM[8]
alta_slice14_LUT: 16'h3355
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0901_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000010_010	; I:16	; B	; <= LogicTILE(5,7):RMUX35:O0 T0 1.102	; syn__0899_
alta_slice15_IMUX62: 12'b000000000_000	; I:-1	; C
alta_slice15_IMUX63: 12'b010000000_100	; I:1	; D	; <= LogicTILE(5,7):OMUX10:O0 T0 0.541	; syn__0904_
alta_slice15_LUT: 16'h0033
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0927_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 6 7
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0100000_010	; I:8	; <= BramTILE(10,7):RMUX49:O0 T4X 0.482	; tc1.IM[8]
RMUX01: 10'b1000000_001	; I:14	; <= LogicTILE(6,5):RMUX25:O0 T4Y 0.567	; syn__0959_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b1000000_001	; I:14	; <= LogicTILE(6,5):RMUX75:O0 T4Y 0.567	; syn__0619_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b1000000_100	; I:0	; <= LogicTILE(5,7):OMUX00:O0 T1 0.193	; syn__0911_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0100000_010	; I:8	; <= BramTILE(10,7):RMUX26:O0 T4X 0.482	; tc1.IM[4]
RMUX20: 10'b0100000_010	; I:8	; <= BramTILE(10,7):RMUX03:O0 T4X 0.482	; tc1.IM[3]
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0100000_010	; I:8	; <= BramTILE(10,7):RMUX49:O0 T4X 0.482	; tc1.IM[8]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0100000_010	; I:8	; <= BramTILE(10,7):RMUX79:O0 T4X 0.482	; tc1.IM[15]
RMUX26: 10'b0100000_100	; I:1	; <= LogicTILE(6,7):OMUX17:O0 T0 0.197	; syn__0618_
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b1000000_001	; I:14	; <= LogicTILE(6,5):RMUX09:O0 T4Y 0.567	; syn__0617_
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0100000_100	; I:1	; <= LogicTILE(5,7):OMUX15:O0 T1 0.193	; syn__0614_
RMUX32: 10'b1000000_001	; I:14	; <= LogicTILE(6,5):RMUX32:O0 T4Y 0.567	; tc1.IM[7]
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000100_100	; I:4	; <= LogicTILE(6,7):RMUX32:O0 T0 0.381	; tc1.IM[7]
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0100000_100	; I:1	; <= LogicTILE(5,7):OMUX15:O0 T1 0.193	; syn__0614_
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b1000000_001	; I:14	; <= LogicTILE(6,5):RMUX55:O0 T4Y 0.567	; syn__0832_
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000010_100	; I:5	; <= LogicTILE(7,7):RMUX33:O0 T4X 0.44	; syn__0865_
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b1000000_010	; I:7	; <= LogicTILE(9,7):RMUX86:O0 T4X 0.48	; syn__0922_
RMUX51: 10'b0001000_001	; I:17	; <= LogicTILE(6,8):RMUX14:O0 T4Y 0.527	; syn__0895_
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0100000_010	; I:8	; <= BramTILE(10,7):RMUX13:O0 T4X 0.482	; syn__0935_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0001000_001	; I:17	; <= LogicTILE(6,8):RMUX14:O0 T4Y 0.527	; syn__0895_
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000001_100	; I:6	; <= LogicTILE(8,7):RMUX13:O0 T4X 0.475	; tc1.IM[9]
RMUX66: 10'b1000000_001	; I:14	; <= LogicTILE(6,5):RMUX62:O0 T4Y 0.567	; syn__0897_
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000010_100	; I:5	; <= LogicTILE(7,7):RMUX13:O0 T4X 0.44	; syn__0889_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0100000_100	; I:1	; <= LogicTILE(5,7):OMUX39:O0 T1 0.193	; syn__0926_
RMUX76: 10'b1000000_001	; I:14	; <= LogicTILE(6,5):RMUX69:O0 T4Y 0.567	; syn__0645_
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0001000_001	; I:17	; <= LogicTILE(6,8):RMUX67:O0 T4Y 0.527	; syn__0897_
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_010	; I:8	; <= BramTILE(10,7):RMUX20:O0 T4X 0.482	; tc1.IM[3]
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0100000_010	; I:8	; <= BramTILE(10,7):RMUX93:O0 T4X 0.482	; IOvalue1[17]
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000001_010	; I:17	; A	; <= LogicTILE(6,7):RMUX40:O0 T0 1.143	; syn__0832_
alta_slice00_IMUX01: 12'b000000001_100	; I:8	; B	; <= LogicTILE(6,7):OMUX46:O0 T0 0.955	; syn__0881_
alta_slice00_IMUX02: 12'b000000001_100	; I:8	; C	; <= LogicTILE(6,7):OMUX43:O0 T0 0.867	; syn__0882_
alta_slice00_IMUX03: 12'b000010000_100	; I:4	; D	; <= LogicTILE(6,7):OMUX22:O0 T0 0.541	; syn__0883_
alta_slice00_LUT: 16'h3c39
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0952_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b001000000_100	; I:2	; A	; <= LogicTILE(6,7):OMUX07:O0 T0 0.996	; syn__1003_
alta_slice01_IMUX05: 12'b000000100_100	; I:6	; B	; <= LogicTILE(6,7):OMUX34:O0 T0 0.955	; syn__1002_
alta_slice01_IMUX06: 12'b000001000_001	; I:23	; C	; <= LogicTILE(6,7):RMUX76:O0 T0 1.014	; syn__0645_
alta_slice01_IMUX07: 12'b000100000_001	; I:21	; D	; <= LogicTILE(6,7):RMUX65:O0 T0 0.688	; tc1.IM[9]
alta_slice01_LUT: 16'hf066
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0646_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000010000_100	; I:4	; C	; <= LogicTILE(6,7):OMUX19:O0 T0 0.867	; syn__0884_
alta_slice02_IMUX11: 12'b000001000_100	; I:5	; D	; <= LogicTILE(6,7):OMUX28:O0 T0 0.541	; syn__0885_
alta_slice02_LUT: 16'h0ff0
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__1003_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000001000_100	; I:5	; A	; <= LogicTILE(6,7):OMUX25:O0 T0 0.996	; syn__0830_
alta_slice03_IMUX13: 12'b000010000_001	; I:22	; B	; <= LogicTILE(6,7):RMUX71:O0 T0 1.102	; syn__0889_
alta_slice03_IMUX14: 12'b000000000_000	; I:-1	; C
alta_slice03_IMUX15: 12'b010000000_010	; I:10	; D	; <= LogicTILE(7,7):RMUX90:O0 T1 0.695	; syn__0888_
alta_slice03_LUT: 16'hee88
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__0991_
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000000001_100	; I:8	; C	; <= LogicTILE(6,7):OMUX43:O0 T0 0.867	; syn__0882_
alta_slice04_IMUX19: 12'b000010000_100	; I:4	; D	; <= LogicTILE(6,7):OMUX22:O0 T0 0.541	; syn__0883_
alta_slice04_LUT: 16'h000f
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0954_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000100_010	; I:15	; A	; <= LogicTILE(6,7):RMUX28:O0 T0 1.143	; syn__0617_
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b100000000_100	; I:0	; C	; <= LogicTILE(6,7):OMUX01:O0 T0 0.867	; syn__0952_
alta_slice05_IMUX23: 12'b000100000_001	; I:21	; D	; <= LogicTILE(6,7):RMUX65:O0 T0 0.688	; tc1.IM[9]
alta_slice05_LUT: 16'haa0f
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0618_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b000000010_010	; I:16	; C	; <= LogicTILE(6,7):RMUX34:O0 T0 1.014	; tc1.IM[7]
alta_slice06_IMUX27: 12'b000001000_010	; I:14	; D	; <= LogicTILE(6,7):RMUX23:O0 T0 0.688	; tc1.IM[8]
alta_slice06_LUT: 16'h0fc3
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0884_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000000010_010	; I:16	; C	; <= LogicTILE(6,7):RMUX34:O0 T0 1.014	; tc1.IM[7]
alta_slice07_IMUX31: 12'b000001000_010	; I:14	; D	; <= LogicTILE(6,7):RMUX23:O0 T0 0.688	; tc1.IM[8]
alta_slice07_LUT: 16'h0521
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0883_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000100000_100	; I:3	; A	; <= LogicTILE(6,7):OMUX19:O0 T0 0.996	; syn__0884_
alta_slice08_IMUX33: 12'b000001000_100	; I:5	; B	; <= LogicTILE(6,7):OMUX28:O0 T0 0.955	; syn__0885_
alta_slice08_IMUX34: 12'b000000100_100	; I:6	; C	; <= LogicTILE(6,7):OMUX31:O0 T0 0.867	; syn__0886_
alta_slice08_IMUX35: 12'b000000010_100	; I:7	; D	; <= LogicTILE(6,7):OMUX40:O0 T0 0.541	; syn__0831_
alta_slice08_LUT: 16'h888e
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0830_
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0830_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b000001000_010	; I:14	; D	; <= LogicTILE(6,7):RMUX23:O0 T0 0.688	; tc1.IM[8]
alta_slice09_LUT: 16'h3355
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0885_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000010_010	; I:16	; C	; <= LogicTILE(6,7):RMUX34:O0 T0 1.014	; tc1.IM[7]
alta_slice10_IMUX43: 12'b000001000_010	; I:14	; D	; <= LogicTILE(6,7):RMUX23:O0 T0 0.688	; tc1.IM[8]
alta_slice10_LUT: 16'hc028
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0886_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000001000_100	; I:5	; C	; <= LogicTILE(6,7):OMUX31:O0 T0 0.867	; syn__0886_
alta_slice11_IMUX47: 12'b000000010_100	; I:7	; D	; <= LogicTILE(6,7):OMUX40:O0 T0 0.541	; syn__0831_
alta_slice11_LUT: 16'h000f
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__1002_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000001_010	; I:17	; A	; <= LogicTILE(6,7):RMUX40:O0 T0 1.143	; syn__0832_
alta_slice12_IMUX49: 12'b001000000_010	; I:11	; B	; <= LogicTILE(6,7):RMUX05:O0 T0 1.102	; syn__0619_
alta_slice12_IMUX50: 12'b001000000_100	; I:2	; C	; <= LogicTILE(6,7):OMUX13:O0 T0 0.867	; syn__0954_
alta_slice12_IMUX51: 12'b000100000_001	; I:21	; D	; <= LogicTILE(6,7):RMUX65:O0 T0 0.688	; tc1.IM[9]
alta_slice12_LUT: 16'hcc5a
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0620_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000001_010	; I:17	; A	; <= LogicTILE(6,7):RMUX40:O0 T0 1.143	; syn__0832_
alta_slice13_IMUX53: 12'b000000001_100	; I:8	; B	; <= LogicTILE(6,7):OMUX46:O0 T0 0.955	; syn__0881_
alta_slice13_IMUX54: 12'b000000001_100	; I:8	; C	; <= LogicTILE(6,7):OMUX43:O0 T0 0.867	; syn__0882_
alta_slice13_IMUX55: 12'b000100000_100	; I:3	; D	; <= LogicTILE(6,7):OMUX22:O0 T0 0.541	; syn__0883_
alta_slice13_LUT: 16'hc0c4
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0831_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000000010_010	; I:16	; C	; <= LogicTILE(6,7):RMUX34:O0 T0 1.014	; tc1.IM[7]
alta_slice14_IMUX59: 12'b000001000_010	; I:14	; D	; <= LogicTILE(6,7):RMUX23:O0 T0 0.688	; tc1.IM[8]
alta_slice14_LUT: 16'hc028
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0882_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000000010_010	; I:16	; C	; <= LogicTILE(6,7):RMUX34:O0 T0 1.014	; tc1.IM[7]
alta_slice15_IMUX63: 12'b000001000_010	; I:14	; D	; <= LogicTILE(6,7):RMUX23:O0 T0 0.688	; tc1.IM[8]
alta_slice15_LUT: 16'h5a96
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0881_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 7 7
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0100000_100	; I:1	; <= LogicTILE(6,7):OMUX03:O0 T1 0.193	; syn__0646_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0001000_001	; I:17	; <= LogicTILE(7,8):RMUX50:O0 T4Y 0.527	; syn__1059_
RMUX09: 10'b0000010_100	; I:5	; <= LogicTILE(8,7):RMUX26:O0 T4X 0.44	; syn__0915_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0010000_010	; I:9	; <= LogicTILE(6,7):RMUX51:O0 T4X 0.44	; syn__0895_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0100000_100	; I:1	; <= LogicTILE(7,7):OMUX05:O0 T0 0.197	; syn__0889_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0001000_001	; I:17	; <= LogicTILE(7,8):RMUX27:O0 T4Y 0.527	; syn__0955_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0001000_100	; I:3	; <= LogicTILE(6,7):OMUX09:O0 T1 0.193	; syn__0991_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0100000_010	; I:8	; <= LogicTILE(11,7):RMUX26:O0 T4X 0.482	; tc1.IM[1]
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0100000_010	; I:8	; <= LogicTILE(11,7):RMUX03:O0 T4X 0.482	; syn__0608_
RMUX22: 10'b0001000_001	; I:17	; <= LogicTILE(7,8):RMUX73:O0 T4Y 0.527	; syn__0894_
RMUX23: 10'b1000000_010	; I:7	; <= BramTILE(10,7):RMUX49:O0 T4X 0.48	; tc1.IM[8]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b1000000_010	; I:7	; <= BramTILE(10,7):RMUX56:O0 T4X 0.48	; IOvalue1[12]
RMUX28: 10'b0100000_001	; I:15	; <= LogicTILE(7,4):RMUX09:O0 T4Y 0.606	; IOaddr1[12]
RMUX29: 10'b0000100_100	; I:4	; <= LogicTILE(7,7):RMUX27:O0 T0 0.381	; IOvalue1[12]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b1000000_001	; I:14	; <= LogicTILE(7,5):RMUX32:O0 T4Y 0.567	; syn__0865_
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0010000_100	; I:2	; <= LogicTILE(7,7):OMUX20:O0 T0 0.197	; syn__0648_
RMUX39: 10'b0100000_100	; I:1	; <= LogicTILE(7,7):OMUX17:O0 T0 0.197	; syn__0974_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000001_100	; I:6	; <= LogicTILE(9,7):RMUX33:O0 T4X 0.475	; syn__0665_
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000001_100	; I:6	; <= LogicTILE(9,7):RMUX86:O0 T4X 0.475	; syn__0922_
RMUX51: 10'b0001000_001	; I:17	; <= LogicTILE(7,8):RMUX14:O0 T4Y 0.527	; syn__0925_
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b1000000_100	; I:0	; <= LogicTILE(6,7):OMUX24:O0 T1 0.193	; syn__0830_
RMUX58: 10'b0100000_010	; I:8	; <= LogicTILE(11,7):RMUX63:O0 T4X 0.482	; tc1.IM[7]
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000010_100	; I:5	; <= LogicTILE(8,7):RMUX63:O0 T4X 0.44	; syn__0662_
RMUX63: 10'b0100000_010	; I:8	; <= LogicTILE(11,7):RMUX63:O0 T4X 0.482	; tc1.IM[7]
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b1000000_010	; I:7	; <= BramTILE(10,7):RMUX86:O0 T4X 0.48	; syn__1027_
RMUX68: 10'b0000010_100	; I:5	; <= LogicTILE(8,7):RMUX63:O0 T4X 0.44	; syn__0662_
RMUX69: 10'b0001000_010	; I:10	; <= LogicTILE(5,7):RMUX15:O0 T4X 0.475	; syn__0824_
RMUX70: 10'b1000000_100	; I:0	; <= LogicTILE(6,7):OMUX24:O0 T1 0.193	; syn__0830_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0010000_100	; I:2	; <= LogicTILE(7,7):OMUX44:O0 T0 0.197	; syn__0998_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b1000000_100	; I:0	; <= LogicTILE(6,7):OMUX36:O0 T1 0.193	; syn__0620_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b1000000_100	; I:0	; <= LogicTILE(6,7):OMUX36:O0 T1 0.193	; syn__0620_
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0001000_001	; I:17	; <= LogicTILE(7,8):RMUX21:O0 T4Y 0.527	; syn__0893_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_100	; I:1	; <= LogicTILE(7,7):OMUX41:O0 T0 0.197	; syn__0638_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b1000000_100	; I:0	; <= LogicTILE(7,7):OMUX38:O0 T0 0.197	; syn__0828_
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0001000_100	; I:3	; <= LogicTILE(7,7):OMUX47:O0 T0 0.197	; syn__0888_
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b1000000_100	; I:0	; <= LogicTILE(7,7):OMUX38:O0 T0 0.197	; syn__0828_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000001_010	; I:13	; <= LogicTILE(7,6):RMUX19:O0 T4Y 0.527	; tc1.IM[9]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b010000000_100	; I:1	; A	; <= LogicTILE(7,7):OMUX04:O0 T0 0.996	; syn__0889_
alta_slice00_IMUX01: 12'b000010000_100	; I:4	; B	; <= LogicTILE(7,7):OMUX22:O0 T0 0.955	; syn__0887_
alta_slice00_IMUX02: 12'b000010000_001	; I:22	; C	; <= LogicTILE(7,7):RMUX70:O0 T0 1.014	; syn__0830_
alta_slice00_IMUX03: 12'b000000001_100	; I:8	; D	; <= LogicTILE(7,7):OMUX46:O0 T0 0.541	; syn__0888_
alta_slice00_LUT: 16'h3220
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0829_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000000000_000	; I:-1	; C
alta_slice01_IMUX07: 12'b000001000_010	; I:14	; D	; <= LogicTILE(7,7):RMUX23:O0 T0 0.688	; tc1.IM[8]
alta_slice01_LUT: 16'h3355
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0889_
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0889_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000010000_100	; I:4	; B	; <= LogicTILE(7,7):OMUX22:O0 T0 0.955	; syn__0887_
alta_slice02_IMUX10: 12'b000000000_000	; I:-1	; C
alta_slice02_IMUX11: 12'b001000000_100	; I:2	; D	; <= LogicTILE(7,7):OMUX10:O0 T0 0.541	; syn__0892_
alta_slice02_LUT: 16'h0033
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0992_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b001000000_001	; I:20	; C	; <= LogicTILE(7,7):RMUX58:O0 T0 1.014	; tc1.IM[7]
alta_slice03_IMUX15: 12'b000001000_010	; I:14	; D	; <= LogicTILE(7,7):RMUX23:O0 T0 0.688	; tc1.IM[8]
alta_slice03_LUT: 16'h0521
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0892_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b001000000_001	; I:20	; C	; <= LogicTILE(7,7):RMUX58:O0 T0 1.014	; tc1.IM[7]
alta_slice04_IMUX19: 12'b000001000_010	; I:14	; D	; <= LogicTILE(7,7):RMUX23:O0 T0 0.688	; tc1.IM[8]
alta_slice04_LUT: 16'h5a96
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0891_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b001000000_100	; I:2	; A	; <= LogicTILE(7,7):OMUX13:O0 T0 0.996	; syn__0891_
alta_slice05_IMUX21: 12'b010000000_100	; I:1	; B	; <= LogicTILE(7,7):OMUX10:O0 T0 0.955	; syn__0892_
alta_slice05_IMUX22: 12'b100000000_100	; I:0	; C	; <= LogicTILE(7,7):OMUX01:O0 T0 0.867	; syn__0829_
alta_slice05_IMUX23: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,7):RMUX95:O0 T0 0.688	; tc1.IM[9]
alta_slice05_LUT: 16'h00a9
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0974_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0974_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000000100_100	; I:6	; B	; <= LogicTILE(7,7):OMUX34:O0 T0 0.955	; syn__0647_
alta_slice06_IMUX26: 12'b010000000_010	; I:10	; C	; <= LogicTILE(8,7):RMUX60:O0 T1 1.021	; syn__1008_
alta_slice06_IMUX27: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,7):RMUX95:O0 T0 0.688	; tc1.IM[9]
alta_slice06_LUT: 16'h030f
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0648_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0648_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b001000000_001	; I:20	; C	; <= LogicTILE(7,7):RMUX58:O0 T0 1.014	; tc1.IM[7]
alta_slice07_IMUX31: 12'b000001000_010	; I:14	; D	; <= LogicTILE(7,7):RMUX23:O0 T0 0.688	; tc1.IM[8]
alta_slice07_LUT: 16'hc028
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0887_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b001000000_001	; I:20	; C	; <= LogicTILE(7,7):RMUX58:O0 T0 1.014	; tc1.IM[7]
alta_slice08_IMUX35: 12'b000001000_010	; I:14	; D	; <= LogicTILE(7,7):RMUX23:O0 T0 0.688	; tc1.IM[8]
alta_slice08_LUT: 16'h9f17
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0637_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b001000000_001	; I:20	; C	; <= LogicTILE(7,7):RMUX58:O0 T0 1.014	; tc1.IM[7]
alta_slice09_IMUX39: 12'b000001000_010	; I:14	; D	; <= LogicTILE(7,7):RMUX23:O0 T0 0.688	; tc1.IM[8]
alta_slice09_LUT: 16'hc028
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0890_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000001000_010	; I:14	; A	; <= LogicTILE(7,7):RMUX22:O0 T0 1.143	; syn__0894_
alta_slice10_IMUX41: 12'b000000100_001	; I:24	; B	; <= LogicTILE(7,7):RMUX83:O0 T0 1.102	; syn__0893_
alta_slice10_IMUX42: 12'b000000010_100	; I:7	; C	; <= LogicTILE(7,7):OMUX37:O0 T0 0.867	; syn__0828_
alta_slice10_IMUX43: 12'b000100000_010	; I:12	; D	; <= LogicTILE(7,7):RMUX11:O0 T0 0.688	; syn__0895_
alta_slice10_LUT: 16'hc993
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; syn__0958_
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000100_010	; I:15	; A	; <= LogicTILE(7,7):RMUX28:O0 T0 1.143	; IOaddr1[12]
alta_slice11_IMUX45: 12'b000000100_010	; I:15	; B	; <= LogicTILE(7,7):RMUX29:O0 T0 1.102	; IOvalue1[12]
alta_slice11_IMUX46: 12'b001000000_001	; I:20	; C	; <= LogicTILE(7,7):RMUX58:O0 T0 1.014	; tc1.IM[7]
alta_slice11_IMUX47: 12'b000001000_010	; I:14	; D	; <= LogicTILE(7,7):RMUX23:O0 T0 0.688	; tc1.IM[8]
alta_slice11_LUT: 16'h60e8
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0647_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b001000000_100	; I:2	; A	; <= LogicTILE(7,7):OMUX13:O0 T0 0.996	; syn__0891_
alta_slice12_IMUX49: 12'b000010000_100	; I:4	; B	; <= LogicTILE(7,7):OMUX28:O0 T0 0.955	; syn__0890_
alta_slice12_IMUX50: 12'b100000000_100	; I:0	; C	; <= LogicTILE(7,7):OMUX01:O0 T0 0.867	; syn__0829_
alta_slice12_IMUX51: 12'b010000000_100	; I:1	; D	; <= LogicTILE(7,7):OMUX10:O0 T0 0.541	; syn__0892_
alta_slice12_LUT: 16'h3331
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0828_
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0828_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b010000000_100	; I:1	; A	; <= LogicTILE(7,7):OMUX07:O0 T0 0.996	; syn__0992_
alta_slice13_IMUX53: 12'b000010000_010	; I:13	; B	; <= LogicTILE(7,7):RMUX17:O0 T0 1.102	; syn__0991_
alta_slice13_IMUX54: 12'b000010000_100	; I:4	; C	; <= LogicTILE(7,7):OMUX25:O0 T0 0.867	; syn__0637_
alta_slice13_IMUX55: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,7):RMUX95:O0 T0 0.688	; tc1.IM[9]
alta_slice13_LUT: 16'hf066
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0638_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0638_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000000001_100	; I:8	; C	; <= LogicTILE(7,7):OMUX46:O0 T0 0.867	; syn__0888_
alta_slice14_IMUX59: 12'b100000000_100	; I:0	; D	; <= LogicTILE(7,7):OMUX04:O0 T0 0.541	; syn__0889_
alta_slice14_LUT: 16'h0ff0
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0998_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b001000000_001	; I:20	; C	; <= LogicTILE(7,7):RMUX58:O0 T0 1.014	; tc1.IM[7]
alta_slice15_IMUX63: 12'b000001000_010	; I:14	; D	; <= LogicTILE(7,7):RMUX23:O0 T0 0.688	; tc1.IM[8]
alta_slice15_LUT: 16'h0fc3
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0888_
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0888_
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 8 7
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000010_010	; I:12	; <= LogicTILE(4,7):RMUX01:O0 T4X 0.482	; syn__1103_
RMUX02: 10'b0100000_010	; I:8	; <= LogicTILE(12,7):RMUX26:O0 T4X 0.482	; syn__0608_
RMUX03: 10'b0000010_100	; I:5	; <= LogicTILE(9,7):RMUX26:O0 T4X 0.44	; syn__1100_[2]
RMUX04: 10'b0100000_010	; I:8	; <= LogicTILE(12,7):RMUX03:O0 T4X 0.482	; syn__0624_
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0100000_010	; I:8	; <= LogicTILE(12,7):RMUX49:O0 T4X 0.482	; syn__0996_
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0001000_100	; I:3	; <= LogicTILE(8,7):OMUX11:O0 T0 0.197	; syn__1047_
RMUX10: 10'b0010000_010	; I:9	; <= LogicTILE(7,7):RMUX51:O0 T4X 0.44	; syn__0925_
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000001_010	; I:13	; <= LogicTILE(8,6):RMUX02:O0 T4Y 0.527	; tc1.IM[9]
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b1000000_001	; I:14	; <= LogicTILE(8,5):RMUX25:O0 T4Y 0.567	; syn__0916_
RMUX17: 10'b0010000_010	; I:9	; <= LogicTILE(7,7):RMUX01:O0 T4X 0.44	; syn__0646_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b1000000_100	; I:0	; <= LogicTILE(8,7):OMUX02:O0 T0 0.197	; syn__0930_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0100000_010	; I:8	; <= LogicTILE(12,7):RMUX03:O0 T4X 0.482	; syn__0624_
RMUX22: 10'b0001000_010	; I:10	; <= LogicTILE(6,7):RMUX01:O0 T4X 0.475	; syn__0959_
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0100000_100	; I:1	; <= LogicTILE(7,7):OMUX15:O0 T1 0.193	; syn__0974_
RMUX26: 10'b0100000_100	; I:1	; <= LogicTILE(8,7):OMUX17:O0 T0 0.197	; syn__0915_
RMUX27: 10'b0000010_010	; I:12	; <= LogicTILE(4,7):RMUX08:O0 T4X 0.482	; syn__0618_
RMUX28: 10'b0000001_100	; I:6	; <= BramTILE(10,7):RMUX33:O0 T4X 0.475	; tc1.IM[6]
RMUX29: 10'b0010000_010	; I:9	; <= LogicTILE(7,7):RMUX81:O0 T4X 0.44	; syn__0620_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000001_010	; I:13	; <= LogicTILE(8,6):RMUX55:O0 T4Y 0.527	; syn__1005_
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0010000_100	; I:2	; <= LogicTILE(7,7):OMUX18:O0 T1 0.193	; syn__0648_
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0010000_100	; I:2	; <= LogicTILE(7,7):OMUX18:O0 T1 0.193	; syn__0648_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000001_100	; I:6	; <= BramTILE(10,7):RMUX33:O0 T4X 0.475	; tc1.IM[6]
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0001000_010	; I:10	; <= LogicTILE(6,7):RMUX31:O0 T4X 0.475	; syn__0614_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000001_100	; I:6	; <= BramTILE(10,7):RMUX33:O0 T4X 0.475	; tc1.IM[6]
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b1000000_010	; I:7	; <= LogicTILE(11,7):RMUX79:O0 T4X 0.48	; syn__0640_
RMUX47: 10'b0100000_010	; I:8	; <= LogicTILE(12,7):RMUX79:O0 T4X 0.482	; syn__0650_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000010_100	; I:5	; <= LogicTILE(9,7):RMUX86:O0 T4X 0.44	; syn__0922_
RMUX51: 10'b0000010_010	; I:12	; <= LogicTILE(4,7):RMUX38:O0 T4X 0.482	; syn__0527_
RMUX52: 10'b0100000_010	; I:8	; <= LogicTILE(12,7):RMUX63:O0 T4X 0.482	; syn__0612_
RMUX53: 10'b1000000_001	; I:14	; <= LogicTILE(8,5):RMUX39:O0 T4Y 0.567	; syn__0610_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000010_100	; I:5	; <= LogicTILE(9,7):RMUX86:O0 T4X 0.44	; syn__0922_
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b1000000_001	; I:14	; <= LogicTILE(8,5):RMUX62:O0 T4Y 0.567	; syn__1008_
RMUX61: 10'b0010000_100	; I:2	; <= LogicTILE(7,7):OMUX30:O0 T1 0.193	; syn__0958_
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0100000_100	; I:1	; <= LogicTILE(8,7):OMUX29:O0 T0 0.197	; syn__0662_
RMUX64: 10'b0100000_001	; I:15	; <= LogicTILE(8,4):RMUX85:O0 T4Y 0.606	; syn__0644_
RMUX65: 10'b1000000_010	; I:7	; <= LogicTILE(11,7):RMUX13:O0 T4X 0.48	; syn__0498_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b1000000_100	; I:0	; <= LogicTILE(8,7):OMUX26:O0 T0 0.197	; syn__0635_
RMUX68: 10'b0010000_010	; I:9	; <= LogicTILE(7,7):RMUX15:O0 T4X 0.44	; syn__0955_
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b1000000_001	; I:14	; <= LogicTILE(8,5):RMUX85:O0 T4Y 0.567	; syn__0944_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0100000_100	; I:1	; <= LogicTILE(7,7):OMUX39:O0 T1 0.193	; syn__0638_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b1000000_010	; I:7	; <= LogicTILE(11,7):RMUX93:O0 T4X 0.48	; syn__0642_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b1000000_100	; I:0	; <= LogicTILE(8,7):OMUX38:O0 T0 0.197	; syn__0956_
RMUX81: 10'b0010000_100	; I:2	; <= LogicTILE(8,7):OMUX44:O0 T0 0.197	; syn__0943_
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0100000_100	; I:1	; <= LogicTILE(7,7):OMUX39:O0 T1 0.193	; syn__0638_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b1000000_100	; I:0	; <= LogicTILE(8,7):OMUX38:O0 T0 0.197	; syn__0956_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000001_010	; I:13	; <= LogicTILE(8,6):RMUX19:O0 T4Y 0.527	; syn__0616_
RMUX89: 10'b0100000_010	; I:8	; <= LogicTILE(12,7):RMUX43:O0 T4X 0.482	; syn__0608_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b1000000_100	; I:0	; <= LogicTILE(8,7):OMUX38:O0 T0 0.197	; syn__0956_
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000001_100	; I:6	; <= BramTILE(10,7):RMUX43:O0 T4X 0.475	; tc1.IM[5]
RMUX95: 10'b0000001_100	; I:6	; <= BramTILE(10,7):RMUX43:O0 T4X 0.475	; tc1.IM[5]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b010000000_001	; I:19	; A	; <= LogicTILE(8,7):RMUX52:O0 T0 1.143	; syn__0612_
alta_slice00_IMUX01: 12'b010000000_001	; I:19	; B	; <= LogicTILE(8,7):RMUX53:O0 T0 1.102	; syn__0610_
alta_slice00_IMUX02: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,7):RMUX28:O0 T0 1.014	; tc1.IM[6]
alta_slice00_IMUX03: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,7):RMUX95:O0 T0 0.688	; tc1.IM[5]
alta_slice00_LUT: 16'hcfaf
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0930_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b010000000_010	; I:10	; B	; <= LogicTILE(9,7):RMUX78:O0 T1 1.109	; syn__0811_
alta_slice01_IMUX06: 12'b100000000_010	; I:9	; C	; <= LogicTILE(9,7):RMUX36:O0 T1 1.021	; syn__1059_
alta_slice01_IMUX07: 12'b000100000_001	; I:21	; D	; <= LogicTILE(8,7):RMUX65:O0 T0 0.688	; syn__0498_
alta_slice01_LUT: 16'hae0c
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b001000000_010	; I:11	; A	; <= LogicTILE(8,7):RMUX04:O0 T0 1.143	; syn__0624_
alta_slice02_IMUX09: 12'b000000001_001	; I:26	; B	; <= LogicTILE(8,7):RMUX95:O0 T0 1.102	; tc1.IM[5]
alta_slice02_IMUX10: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,7):RMUX28:O0 T0 1.014	; tc1.IM[6]
alta_slice02_IMUX11: 12'b010000000_010	; I:10	; D	; <= LogicTILE(9,7):RMUX66:O0 T1 0.695	; syn__0659_
alta_slice02_LUT: 16'hfe0e
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut	; syn__0660_
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000100000_001	; I:21	; A	; <= LogicTILE(8,7):RMUX64:O0 T0 1.143	; syn__0644_
alta_slice03_IMUX13: 12'b000010000_010	; I:13	; B	; <= LogicTILE(8,7):RMUX17:O0 T0 1.102	; syn__0646_
alta_slice03_IMUX14: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,7):RMUX28:O0 T0 1.014	; tc1.IM[6]
alta_slice03_IMUX15: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,7):RMUX95:O0 T0 0.688	; tc1.IM[5]
alta_slice03_LUT: 16'hfafc
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__1047_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b100000000_001	; I:18	; A	; <= LogicTILE(8,7):RMUX46:O0 T0 1.143	; syn__0640_
alta_slice04_IMUX17: 12'b000000100_001	; I:24	; B	; <= LogicTILE(8,7):RMUX83:O0 T0 1.102	; syn__0638_
alta_slice04_IMUX18: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,7):RMUX28:O0 T0 1.014	; tc1.IM[6]
alta_slice04_IMUX19: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,7):RMUX95:O0 T0 0.688	; tc1.IM[5]
alta_slice04_LUT: 16'hf0ca
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0665_
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000010000_010	; I:13	; A	; <= LogicTILE(8,7):RMUX16:O0 T0 1.143	; syn__0916_
alta_slice05_IMUX21: 12'b000000010_001	; I:25	; B	; <= LogicTILE(8,7):RMUX89:O0 T0 1.102	; syn__0608_
alta_slice05_IMUX22: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,7):RMUX28:O0 T0 1.014	; tc1.IM[6]
alta_slice05_IMUX23: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,7):RMUX95:O0 T0 0.688	; tc1.IM[5]
alta_slice05_LUT: 16'hafcf
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0915_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000010000_100	; I:4	; A	; <= LogicTILE(8,7):OMUX22:O0 T0 0.996	; syn__0663_
alta_slice06_IMUX25: 12'b000000001_010	; I:17	; B	; <= LogicTILE(8,7):RMUX41:O0 T0 1.102	; syn__0614_
alta_slice06_IMUX26: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,7):RMUX28:O0 T0 1.014	; tc1.IM[6]
alta_slice06_IMUX27: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,7):RMUX95:O0 T0 0.688	; tc1.IM[5]
alta_slice06_LUT: 16'hafac
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0664_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b100000000_001	; I:18	; B	; <= LogicTILE(8,7):RMUX47:O0 T0 1.102	; syn__0650_
alta_slice07_IMUX30: 12'b000000010_010	; I:16	; C	; <= LogicTILE(8,7):RMUX34:O0 T0 1.014	; syn__0648_
alta_slice07_IMUX31: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,7):RMUX95:O0 T0 0.688	; tc1.IM[5]
alta_slice07_LUT: 16'hf0cc
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0663_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b100000000_001	; I:18	; A	; <= LogicTILE(8,7):RMUX46:O0 T0 1.143	; syn__0640_
alta_slice08_IMUX33: 12'b000001000_001	; I:23	; B	; <= LogicTILE(8,7):RMUX77:O0 T0 1.102	; syn__0642_
alta_slice08_IMUX34: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,7):RMUX28:O0 T0 1.014	; tc1.IM[6]
alta_slice08_IMUX35: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,7):RMUX95:O0 T0 0.688	; tc1.IM[5]
alta_slice08_LUT: 16'hf0ac
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0635_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000100000_010	; I:12	; A	; <= LogicTILE(8,7):RMUX10:O0 T0 1.143	; syn__0925_
alta_slice09_IMUX37: 12'b000000001_001	; I:26	; B	; <= LogicTILE(8,7):RMUX95:O0 T0 1.102	; tc1.IM[5]
alta_slice09_IMUX38: 12'b000010000_010	; I:13	; C	; <= LogicTILE(8,7):RMUX16:O0 T0 1.014	; syn__0916_
alta_slice09_IMUX39: 12'b000000001_100	; I:8	; D	; <= LogicTILE(8,7):OMUX46:O0 T0 0.541	; syn__0661_
alta_slice09_LUT: 16'hbbc0
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0662_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000001000_010	; I:14	; A	; <= LogicTILE(8,7):RMUX22:O0 T0 1.143	; syn__0959_
alta_slice10_IMUX41: 12'b100000000_010	; I:9	; B	; <= LogicTILE(9,7):RMUX06:O0 T1 1.109	; syn__0626_
alta_slice10_IMUX42: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,7):RMUX28:O0 T0 1.014	; tc1.IM[6]
alta_slice10_IMUX43: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,7):RMUX95:O0 T0 0.688	; tc1.IM[5]
alta_slice10_LUT: 16'hf0ac
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; syn__0621_
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b010000000_010	; I:10	; A	; <= LogicTILE(9,7):RMUX72:O0 T1 1.15	; syn__0652_
alta_slice11_IMUX45: 12'b000000100_010	; I:15	; B	; <= LogicTILE(8,7):RMUX29:O0 T0 1.102	; syn__0620_
alta_slice11_IMUX46: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,7):RMUX28:O0 T0 1.014	; tc1.IM[6]
alta_slice11_IMUX47: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,7):RMUX95:O0 T0 0.688	; tc1.IM[5]
alta_slice11_LUT: 16'hacf0
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; syn__0657_
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,7):RMUX28:O0 T0 1.014	; tc1.IM[6]
alta_slice12_IMUX51: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,7):RMUX95:O0 T0 0.688	; tc1.IM[5]
alta_slice12_LUT: 16'h00f0
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0956_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,7):RMUX28:O0 T0 1.014	; tc1.IM[6]
alta_slice13_IMUX55: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,7):RMUX95:O0 T0 0.688	; tc1.IM[5]
alta_slice13_LUT: 16'h0f00
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0922_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000010_001	; I:25	; A	; <= LogicTILE(8,7):RMUX88:O0 T0 1.143	; syn__0616_
alta_slice14_IMUX57: 12'b000010000_001	; I:22	; B	; <= LogicTILE(8,7):RMUX71:O0 T0 1.102	; syn__0944_
alta_slice14_IMUX58: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,7):RMUX28:O0 T0 1.014	; tc1.IM[6]
alta_slice14_IMUX59: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,7):RMUX95:O0 T0 0.688	; tc1.IM[5]
alta_slice14_LUT: 16'hcfaf
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0943_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000001_001	; I:26	; A	; <= LogicTILE(8,7):RMUX94:O0 T0 1.143	; tc1.IM[5]
alta_slice15_IMUX61: 12'b010000000_001	; I:19	; B	; <= LogicTILE(8,7):RMUX53:O0 T0 1.102	; syn__0610_
alta_slice15_IMUX62: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,7):RMUX28:O0 T0 1.014	; tc1.IM[6]
alta_slice15_IMUX63: 12'b000010000_010	; I:13	; D	; <= LogicTILE(8,7):RMUX17:O0 T0 0.688	; syn__0646_
alta_slice15_LUT: 16'hf4a4
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0661_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 9 7
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0001000_010	; I:10	; <= LogicTILE(7,7):RMUX01:O0 T4X 0.475	; syn__0646_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0010000_100	; I:2	; <= LogicTILE(8,7):OMUX06:O0 T1 0.193	; syn__0660_
RMUX05: 10'b1000000_001	; I:14	; <= LogicTILE(9,5):RMUX75:O0 T4Y 0.567	; syn__0941_
RMUX06: 10'b0100000_100	; I:1	; <= LogicTILE(9,7):OMUX05:O0 T0 0.197	; syn__0626_
RMUX07: 10'b0001000_010	; I:10	; <= LogicTILE(7,7):RMUX01:O0 T4X 0.475	; syn__0646_
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000001_010	; I:13	; <= LogicTILE(9,6):RMUX75:O0 T4Y 0.527	; syn__1034_
RMUX11: 10'b1000000_010	; I:7	; <= LogicTILE(12,7):RMUX03:O0 T4X 0.48	; syn__0624_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0001000_001	; I:17	; <= LogicTILE(9,8):RMUX27:O0 T4Y 0.527	; syn__1023_
RMUX16: 10'b0000100_010	; I:11	; <= LogicTILE(6,7):RMUX01:O0 T4X 0.48	; syn__0959_
RMUX17: 10'b0001000_001	; I:17	; <= LogicTILE(9,8):RMUX73:O0 T4Y 0.527	; syn__0914_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b1000000_100	; I:0	; <= LogicTILE(9,7):OMUX02:O0 T0 0.197	; syn__1033_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0100000_100	; I:1	; <= LogicTILE(9,7):OMUX05:O0 T0 0.197	; syn__0626_
RMUX22: 10'b0000001_100	; I:6	; <= LogicTILE(11,7):RMUX49:O0 T4X 0.475	; syn__1018_
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000001_100	; I:6	; <= LogicTILE(11,7):RMUX79:O0 T4X 0.475	; syn__0640_
RMUX26: 10'b1000000_001	; I:14	; <= LogicTILE(9,5):RMUX32:O0 T4Y 0.567	; syn__1100_[2]
RMUX27: 10'b0001000_100	; I:3	; <= LogicTILE(9,7):OMUX23:O0 T0 0.197	; syn__0950_
RMUX28: 10'b0001000_001	; I:17	; <= LogicTILE(9,8):RMUX57:O0 T4Y 0.527	; syn__1028_
RMUX29: 10'b1000000_001	; I:14	; <= LogicTILE(9,5):RMUX09:O0 T4Y 0.567	; syn__0838_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0001000_001	; I:17	; <= LogicTILE(9,8):RMUX07:O0 T4Y 0.527	; syn__1019_
RMUX32: 10'b0010000_100	; I:2	; <= LogicTILE(8,7):OMUX18:O0 T1 0.193	; syn__0664_
RMUX33: 10'b1000000_100	; I:0	; <= LogicTILE(8,7):OMUX12:O0 T1 0.193	; syn__0665_
RMUX34: 10'b1000000_010	; I:7	; <= LogicTILE(12,7):RMUX33:O0 T4X 0.48	; tc1.IM[9]
RMUX35: 10'b0010000_010	; I:9	; <= LogicTILE(8,7):RMUX81:O0 T4X 0.44	; syn__0943_
RMUX36: 10'b0001000_010	; I:10	; <= LogicTILE(7,7):RMUX08:O0 T4X 0.475	; syn__1059_
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0100000_100	; I:1	; <= LogicTILE(9,7):OMUX17:O0 T0 0.197	; syn__0658_
RMUX40: 10'b0000010_010	; I:12	; <= LogicTILE(5,7):RMUX31:O0 T4X 0.482	; syn__0939_
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0001000_010	; I:10	; <= LogicTILE(7,7):RMUX81:O0 T4X 0.475	; syn__0620_
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000100_010	; I:11	; <= LogicTILE(6,7):RMUX31:O0 T4X 0.48	; syn__0614_
RMUX47: 10'b0100000_001	; I:15	; <= LogicTILE(9,4):RMUX55:O0 T4Y 0.606	; syn__0651_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0001000_001	; I:17	; <= LogicTILE(9,8):RMUX14:O0 T4Y 0.527	; syn__1012_
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0001000_010	; I:10	; <= LogicTILE(7,7):RMUX15:O0 T4X 0.475	; syn__0955_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0001000_010	; I:10	; <= LogicTILE(7,7):RMUX38:O0 T4X 0.475	; syn__0648_
RMUX58: 10'b0010000_100	; I:2	; <= LogicTILE(8,7):OMUX30:O0 T1 0.193	; syn__0621_
RMUX59: 10'b0000001_010	; I:13	; <= LogicTILE(9,6):RMUX39:O0 T4Y 0.527	; syn__0964_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000001_100	; I:6	; <= LogicTILE(11,7):RMUX13:O0 T4X 0.475	; syn__0498_
RMUX66: 10'b0001000_100	; I:3	; <= LogicTILE(9,7):OMUX35:O0 T0 0.197	; syn__0659_
RMUX67: 10'b0000100_010	; I:11	; <= LogicTILE(6,7):RMUX38:O0 T4X 0.48	; syn__0614_
RMUX68: 10'b0000010_100	; I:5	; <= BramTILE(10,7):RMUX63:O0 T4X 0.44	; tc1.IM[10]
RMUX69: 10'b1000000_100	; I:0	; <= LogicTILE(9,7):OMUX26:O0 T0 0.197	; syn__0936_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0001000_100	; I:3	; <= LogicTILE(8,7):OMUX33:O0 T1 0.193	; syn__0657_
RMUX72: 10'b1000000_100	; I:0	; <= LogicTILE(9,7):OMUX38:O0 T0 0.197	; syn__0652_
RMUX73: 10'b0100000_100	; I:1	; <= LogicTILE(8,7):OMUX39:O0 T1 0.193	; syn__0922_
RMUX74: 10'b0000001_010	; I:13	; <= LogicTILE(9,6):RMUX92:O0 T4Y 0.527	; syn__0656_
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000100_100	; I:4	; <= LogicTILE(9,7):RMUX74:O0 T0 0.381	; syn__0656_
RMUX77: 10'b0100000_100	; I:1	; <= LogicTILE(8,7):OMUX39:O0 T1 0.193	; syn__0922_
RMUX78: 10'b0000001_100	; I:6	; <= LogicTILE(11,7):RMUX43:O0 T4X 0.475	; syn__0811_
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b1000000_100	; I:0	; <= LogicTILE(9,7):OMUX38:O0 T0 0.197	; syn__0652_
RMUX81: 10'b0001000_001	; I:17	; <= LogicTILE(9,8):RMUX44:O0 T4Y 0.527	; syn__1006_
RMUX82: 10'b1000000_001	; I:14	; <= LogicTILE(9,5):RMUX69:O0 T4Y 0.567	; syn__0864_
RMUX83: 10'b0000100_010	; I:11	; <= LogicTILE(6,7):RMUX45:O0 T4X 0.48	; syn__0865_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000001_010	; I:13	; <= LogicTILE(9,6):RMUX92:O0 T4Y 0.527	; syn__0656_
RMUX86: 10'b0100000_100	; I:1	; <= LogicTILE(8,7):OMUX39:O0 T1 0.193	; syn__0922_
RMUX87: 10'b1000000_100	; I:0	; <= LogicTILE(9,7):OMUX38:O0 T0 0.197	; syn__0652_
RMUX88: 10'b1000000_001	; I:14	; <= LogicTILE(9,5):RMUX19:O0 T4Y 0.567	; syn__0944_
RMUX89: 10'b0000001_010	; I:13	; <= LogicTILE(9,6):RMUX19:O0 T4Y 0.527	; syn__0949_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b1000000_001	; I:14	; <= LogicTILE(9,5):RMUX92:O0 T4Y 0.567	; syn__0625_
RMUX92: 10'b0000001_100	; I:6	; <= LogicTILE(11,7):RMUX93:O0 T4X 0.475	; syn__0642_
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000001_100	; I:6	; <= LogicTILE(11,7):RMUX43:O0 T4X 0.475	; syn__0811_
RMUX95: 10'b0000010_100	; I:5	; <= BramTILE(10,7):RMUX43:O0 T4X 0.44	; tc1.IM[5]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000100000_010	; I:12	; A	; <= LogicTILE(9,7):RMUX10:O0 T0 1.143	; syn__1034_
alta_slice00_IMUX01: 12'b001000000_010	; I:11	; B	; <= LogicTILE(9,7):RMUX05:O0 T0 1.102	; syn__0941_
alta_slice00_IMUX02: 12'b000000001_010	; I:17	; C	; <= LogicTILE(9,7):RMUX40:O0 T0 1.014	; syn__0939_
alta_slice00_IMUX03: 12'b010000000_001	; I:19	; D	; <= LogicTILE(9,7):RMUX53:O0 T0 0.688	; syn__0955_
alta_slice00_LUT: 16'h08aa
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__1033_
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__1033_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000010_010	; I:16	; A	; <= LogicTILE(9,7):RMUX34:O0 T0 1.143	; tc1.IM[9]
alta_slice01_IMUX05: 12'b010000000_010	; I:10	; B	; <= BramTILE(10,7):RMUX78:O0 T1 1.109	; syn__0625_
alta_slice01_IMUX06: 12'b000000001_100	; I:8	; C	; <= LogicTILE(9,7):OMUX43:O0 T0 0.867	; syn__0963_
alta_slice01_IMUX07: 12'b000000100_010	; I:15	; D	; <= LogicTILE(9,7):RMUX29:O0 T0 0.688	; syn__0838_
alta_slice01_LUT: 16'h8dd8
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0626_
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0626_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b001000000_010	; I:11	; B	; <= LogicTILE(9,7):RMUX05:O0 T0 1.102	; syn__0941_
alta_slice02_IMUX10: 12'b000000001_010	; I:17	; C	; <= LogicTILE(9,7):RMUX40:O0 T0 1.014	; syn__0939_
alta_slice02_IMUX11: 12'b000010000_010	; I:13	; D	; <= LogicTILE(9,7):RMUX17:O0 T0 0.688	; syn__0914_
alta_slice02_LUT: 16'hf300
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0938_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000100_100	; I:6	; A	; <= LogicTILE(9,7):OMUX31:O0 T0 0.996	; syn__0957_
alta_slice03_IMUX13: 12'b000000010_001	; I:25	; B	; <= LogicTILE(9,7):RMUX89:O0 T0 1.102	; syn__0949_
alta_slice03_IMUX14: 12'b000001000_100	; I:5	; C	; <= LogicTILE(9,7):OMUX25:O0 T0 0.867	; syn__0936_
alta_slice03_IMUX15: 12'b000000001_100	; I:8	; D	; <= LogicTILE(9,7):OMUX46:O0 T0 0.541	; syn__1032_
alta_slice03_LUT: 16'h8000
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__0935_
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b001000000_001	; I:20	; A	; <= LogicTILE(9,7):RMUX58:O0 T0 1.143	; syn__0621_
alta_slice04_IMUX17: 12'b000100000_010	; I:12	; B	; <= LogicTILE(9,7):RMUX11:O0 T0 1.102	; syn__0624_
alta_slice04_IMUX18: 12'b000000010_001	; I:25	; C	; <= LogicTILE(9,7):RMUX88:O0 T0 1.014	; syn__0944_
alta_slice04_IMUX19: 12'b000000001_001	; I:26	; D	; <= LogicTILE(9,7):RMUX95:O0 T0 0.688	; tc1.IM[5]
alta_slice04_LUT: 16'hd8aa
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0622_
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0622_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b100000000_010	; I:9	; A	; <= BramTILE(10,7):RMUX24:O0 T1 1.15	; tc1.IM[5]
alta_slice05_IMUX21: 12'b000010000_001	; I:22	; B	; <= LogicTILE(9,7):RMUX71:O0 T0 1.102	; syn__0657_
alta_slice05_IMUX22: 12'b000010000_010	; I:13	; C	; <= LogicTILE(9,7):RMUX16:O0 T0 1.014	; syn__0959_
alta_slice05_IMUX23: 12'b000100000_010	; I:12	; D	; <= LogicTILE(9,7):RMUX11:O0 T0 0.688	; syn__0624_
alta_slice05_LUT: 16'hdc98
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0658_
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0658_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000001_001	; I:26	; A	; <= LogicTILE(9,7):RMUX94:O0 T0 1.143	; syn__0811_
alta_slice06_IMUX25: 12'b000001000_001	; I:23	; B	; <= LogicTILE(9,7):RMUX77:O0 T0 1.102	; syn__0922_
alta_slice06_IMUX26: 12'b001000000_010	; I:11	; C	; <= LogicTILE(9,7):RMUX04:O0 T0 1.014	; syn__0660_
alta_slice06_IMUX27: 12'b000010000_100	; I:4	; D	; <= LogicTILE(9,7):OMUX22:O0 T0 0.541	; syn__0950_
alta_slice06_LUT: 16'h0a8a
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0500_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000000001_010	; I:17	; C	; <= LogicTILE(9,7):RMUX40:O0 T0 1.014	; syn__0939_
alta_slice07_IMUX31: 12'b001000000_010	; I:11	; D	; <= LogicTILE(9,7):RMUX05:O0 T0 0.688	; syn__0941_
alta_slice07_LUT: 16'h0f00
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0950_
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0950_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b010000000_100	; I:1	; A	; <= LogicTILE(9,7):OMUX07:O0 T0 0.996	; syn__0938_
alta_slice08_IMUX33: 12'b000000010_010	; I:16	; B	; <= LogicTILE(9,7):RMUX35:O0 T0 1.102	; syn__0943_
alta_slice08_IMUX34: 12'b100000000_001	; I:18	; C	; <= LogicTILE(9,7):RMUX46:O0 T0 1.014	; syn__0614_
alta_slice08_IMUX35: 12'b000001000_001	; I:23	; D	; <= LogicTILE(9,7):RMUX77:O0 T0 0.688	; syn__0922_
alta_slice08_LUT: 16'h4044
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0936_
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0936_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000100000_100	; I:3	; C	; <= LogicTILE(9,7):OMUX19:O0 T0 0.867	; syn__0500_
alta_slice09_IMUX39: 12'b000100000_001	; I:21	; D	; <= LogicTILE(9,7):RMUX65:O0 T0 0.688	; syn__0498_
alta_slice09_LUT: 16'hfcf0
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b001000000_100	; I:2	; A	; <= LogicTILE(9,7):OMUX13:O0 T0 0.996	; syn__0622_
alta_slice10_IMUX41: 12'b001000000_001	; I:20	; B	; <= LogicTILE(9,7):RMUX59:O0 T0 1.102	; syn__0964_
alta_slice10_IMUX42: 12'b000001000_001	; I:23	; C	; <= LogicTILE(9,7):RMUX76:O0 T0 1.014	; syn__0656_
alta_slice10_IMUX43: 12'b001000000_100	; I:2	; D	; <= LogicTILE(9,7):OMUX16:O0 T0 0.541	; syn__0658_
alta_slice10_LUT: 16'h8000
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0957_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b100000000_010	; I:9	; A	; <= BramTILE(10,7):RMUX24:O0 T1 1.15	; tc1.IM[5]
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000010_100	; I:7	; C	; <= LogicTILE(9,7):OMUX37:O0 T0 0.867	; syn__0652_
alta_slice11_IMUX47: 12'b100000000_100	; I:0	; D	; <= LogicTILE(9,7):OMUX04:O0 T0 0.541	; syn__0626_
alta_slice11_LUT: 16'hfa50
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0659_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000010_010	; I:16	; A	; <= LogicTILE(9,7):RMUX34:O0 T0 1.143	; tc1.IM[9]
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000001000_010	; I:14	; C	; <= LogicTILE(9,7):RMUX22:O0 T0 1.014	; syn__1018_
alta_slice12_IMUX51: 12'b100000000_001	; I:18	; D	; <= LogicTILE(9,7):RMUX47:O0 T0 0.688	; syn__0651_
alta_slice12_LUT: 16'haf05
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0652_
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0652_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000100_010	; I:15	; A	; <= LogicTILE(9,7):RMUX28:O0 T0 1.143	; syn__1028_
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000010000_010	; I:13	; C	; <= LogicTILE(9,7):RMUX16:O0 T0 1.014	; syn__0959_
alta_slice13_IMUX55: 12'b000001000_001	; I:23	; D	; <= LogicTILE(9,7):RMUX77:O0 T0 0.688	; syn__0922_
alta_slice13_LUT: 16'ha0aa
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__1027_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000000100_001	; I:24	; C	; <= LogicTILE(9,7):RMUX82:O0 T0 1.014	; syn__0864_
alta_slice14_IMUX59: 12'b000000100_001	; I:24	; D	; <= LogicTILE(9,7):RMUX83:O0 T0 0.688	; syn__0865_
alta_slice14_LUT: 16'h0ff0
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0963_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b100000000_100	; I:0	; A	; <= LogicTILE(9,7):OMUX01:O0 T0 0.996	; syn__1033_
alta_slice15_IMUX61: 12'b000100000_100	; I:3	; B	; <= LogicTILE(9,7):OMUX22:O0 T0 0.955	; syn__0950_
alta_slice15_IMUX62: 12'b001000000_010	; I:11	; C	; <= LogicTILE(9,7):RMUX04:O0 T0 1.014	; syn__0660_
alta_slice15_IMUX63: 12'b000001000_001	; I:23	; D	; <= LogicTILE(9,7):RMUX77:O0 T0 0.688	; syn__0922_
alta_slice15_LUT: 16'h80a0
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__1032_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 10 7
BramClkMUX00: 4'b0010	; Clk0	; syn__1103_
BramClkMUX01: 4'b0010	; Clk1	; syn__1103_
CLKMODE: 1'b0
CtrlMUX00: 12'b000000011_000	; I:-1	; tc1.WriteIM
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000000100_001	; I:24	; AddressA[0]	; <= BramTILE(10,7):RMUX88:O0 T0 0.688	; IOaddr1[0]
IMUX01: 12'b000100000_010	; I:12	; AddressA[1]	; <= BramTILE(10,7):RMUX18:O0 T0 0.688	; IOaddr1[1]
IMUX02: 12'b000000001_010	; I:17	; AddressA[2]	; <= BramTILE(10,7):RMUX46:O0 T0 0.688	; IOaddr1[2]
IMUX03: 12'b000001000_100	; I:5	; AddressA[3]	; <= LogicTILE(11,7):RMUX30:O0 T1 0.695	; IOaddr1[3]
IMUX04: 12'b100000000_001	; I:18	; AddressA[4]	; <= BramTILE(10,7):RMUX52:O0 T0 0.688	; IOaddr1[4]
IMUX05: 12'b000000010_010	; I:16	; AddressA[5]	; <= BramTILE(10,7):RMUX41:O0 T0 0.688	; IOaddr1[5]
IMUX06: 12'b010000000_010	; I:10	; AddressA[6]	; <= BramTILE(10,7):RMUX06:O0 T0 0.688	; IOaddr1[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b000000010_001	; I:25	; DataInA[0]	; <= BramTILE(10,7):RMUX94:O0 T0 0.688	; IOvalue1[0]
IMUX13: 12'b010000000_010	; I:10	; DataInA[1]	; <= BramTILE(10,7):RMUX12:O0 T0 0.688	; IOvalue1[1]
IMUX14: 12'b000000001_100	; I:8	; DataInA[2]	; <= BramTILE(10,7):RMUX00:O0 T0 0.688	; IOvalue1[2]
IMUX15: 12'b000001000_010	; I:14	; DataInA[3]	; <= BramTILE(10,7):RMUX29:O0 T0 0.688	; IOvalue1[3]
IMUX16: 12'b010000000_001	; I:19	; DataInA[4]	; <= BramTILE(10,7):RMUX58:O0 T0 0.688	; IOvalue1[4]
IMUX17: 12'b000000010_010	; I:16	; DataInA[5]	; <= BramTILE(10,7):RMUX42:O0 T0 0.688	; IOvalue1[5]
IMUX18: 12'b001000000_010	; I:11	; DataInA[6]	; <= BramTILE(10,7):RMUX22:O0 T0 0.688	; IOvalue1[6]
IMUX19: 12'b100000000_010	; I:9	; DataInA[7]	; <= BramTILE(10,7):RMUX11:O0 T0 0.688	; IOvalue1[7]
IMUX20: 12'b000001000_100	; I:5	; DataInA[8]	; <= LogicTILE(11,7):RMUX24:O0 T1 0.695	; IOvalue1[8]
IMUX21: 12'b000000100_001	; I:24	; DataInA[9]	; <= BramTILE(10,7):RMUX89:O0 T0 0.688	; IOvalue1[9]
IMUX22: 12'b000001000_001	; I:23	; DataInA[10]	; <= BramTILE(10,7):RMUX82:O0 T0 0.688	; IOvalue1[10]
IMUX23: 12'b000000001_010	; I:17	; DataInA[11]	; <= BramTILE(10,7):RMUX47:O0 T0 0.688	; IOvalue1[11]
IMUX24: 12'b000010000_010	; I:13	; DataInA[12]	; <= BramTILE(10,7):RMUX28:O0 T0 0.688	; IOvalue1[12]
IMUX25: 12'b000100000_001	; I:21	; DataInA[13]	; <= BramTILE(10,7):RMUX71:O0 T0 0.688	; IOvalue1[13]
IMUX26: 12'b000000010_100	; I:7	; DataInA[14]	; <= LogicTILE(11,7):RMUX72:O0 T1 0.695	; IOvalue1[14]
IMUX27: 12'b000001000_010	; I:14	; DataInA[15]	; <= BramTILE(10,7):RMUX36:O0 T0 0.688	; IOvalue1[15]
IMUX28: 12'b000000001_100	; I:8	; DataInA[16]	; <= BramTILE(10,7):RMUX04:O0 T0 0.688	; IOvalue1[16]
IMUX29: 12'b000001000_001	; I:23	; DataInA[17]	; <= BramTILE(10,7):RMUX83:O0 T0 0.688	; IOvalue1[17]
IMUX30: 12'b010000000_010	; I:10	; <= BramTILE(10,7):RMUX16:O0 T0 0.381	; syn__1103_
IMUX31: 12'b001000000_010	; I:11	; <= BramTILE(10,7):RMUX23:O0 T0 0.381	; syn__1103_
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b000000010_001	; I:25	; AddressB[6]	; <= BramTILE(10,7):RMUX95:O0 T0 0.688	; tc1.PCmux[6]
IMUX58: 12'b000001000_100	; I:5	; AddressB[5]	; <= LogicTILE(11,7):RMUX36:O0 T1 0.695	; tc1.PCmux[5]
IMUX59: 12'b001000000_001	; I:20	; AddressB[4]	; <= BramTILE(10,7):RMUX77:O0 T0 0.688	; tc1.PCmux[4]
IMUX60: 12'b000100000_001	; I:21	; AddressB[3]	; <= BramTILE(10,7):RMUX76:O0 T0 0.688	; tc1.PCmux[3]
IMUX61: 12'b000010000_010	; I:13	; AddressB[2]	; <= BramTILE(10,7):RMUX35:O0 T0 0.688	; tc1.PCmux[2]
IMUX62: 12'b100000000_001	; I:18	; AddressB[1]	; <= BramTILE(10,7):RMUX64:O0 T0 0.688	; tc1.PCmux[1]
IMUX63: 12'b000000010_010	; I:16	; AddressB[0]	; <= BramTILE(10,7):RMUX53:O0 T0 0.688	; tc1.PCmux[0]
INIT_VAL: 0000000000000000070003ff090000030200050004000460040008200400082004000820040008200e040c030a001006000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b0100000_001	; I:15	; <= BramTILE(10,4):RMUX25:O0 T4Y 0.606	; IOvalue1[2]
RMUX01: 10'b0010000_100	; I:2	; <= BramTILE(10,7):BufMUX18:O0 T0 0.3	; tc1.IM[2]
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0001000_100	; I:3	; <= BramTILE(10,7):BufMUX19:O0 T0 0.3	; tc1.IM[3]
RMUX04: 10'b0000001_010	; I:13	; <= BramTILE(10,6):RMUX75:O0 T4Y 0.527	; IOvalue1[16]
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b1000000_001	; I:14	; <= BramTILE(10,5):RMUX25:O0 T4Y 0.567	; IOaddr1[6]
RMUX07: 10'b0001000_001	; I:17	; <= BramTILE(10,8):RMUX73:O0 T4Y 0.527	; IOvalue1[0]
RMUX08: 10'b0100000_100	; I:1	; <= BramTILE(10,7):BufMUX17:O0 T0 0.3	; tc1.IM[1]
RMUX09: 10'b1000000_001	; I:14	; <= BramTILE(10,5):RMUX02:O0 T4Y 0.567	; IOaddr1[1]
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b1000000_001	; I:14	; <= BramTILE(10,5):RMUX75:O0 T4Y 0.567	; IOvalue1[7]
RMUX12: 10'b0000001_010	; I:13	; <= BramTILE(10,6):RMUX02:O0 T4Y 0.527	; IOvalue1[1]
RMUX13: 10'b0001000_100	; I:3	; <= LogicTILE(9,7):OMUX09:O0 T1 0.193	; syn__0935_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b1000000_100	; I:0	; <= BramTILE(10,7):BufMUX16:O0 T0 0.3	; tc1.IM[0]
RMUX16: 10'b0001000_010	; I:10	; <= LogicTILE(8,7):RMUX01:O0 T4X 0.475	; syn__1103_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b1000000_001	; I:14	; <= BramTILE(10,5):RMUX02:O0 T4Y 0.567	; IOaddr1[1]
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0001000_100	; I:3	; <= BramTILE(10,7):BufMUX19:O0 T0 0.3	; tc1.IM[3]
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000001_010	; I:13	; <= BramTILE(10,6):RMUX25:O0 T4Y 0.527	; IOvalue1[6]
RMUX23: 10'b0001000_010	; I:10	; <= LogicTILE(8,7):RMUX01:O0 T4X 0.475	; syn__1103_
RMUX24: 10'b0100000_100	; I:1	; <= BramTILE(10,7):BufMUX21:O0 T0 0.3	; tc1.IM[5]
RMUX25: 10'b1000000_100	; I:0	; <= LogicTILE(9,7):OMUX12:O0 T1 0.193	; syn__0622_
RMUX26: 10'b1000000_100	; I:0	; <= BramTILE(10,7):BufMUX20:O0 T0 0.3	; tc1.IM[4]
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0001000_001	; I:17	; <= BramTILE(10,8):RMUX57:O0 T4Y 0.527	; IOvalue1[12]
RMUX29: 10'b0000001_010	; I:13	; <= BramTILE(10,6):RMUX09:O0 T4Y 0.527	; IOvalue1[3]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0010000_100	; I:2	; <= BramTILE(10,7):BufMUX22:O0 T0 0.3	; tc1.IM[6]
RMUX32: 10'b0100000_100	; I:1	; <= BramTILE(10,7):BufMUX21:O0 T0 0.3	; tc1.IM[5]
RMUX33: 10'b0010000_100	; I:2	; <= BramTILE(10,7):BufMUX22:O0 T0 0.3	; tc1.IM[6]
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b1000000_010	; I:7	; <= RogicTILE(13,7):RMUX33:O0 T4X 0.48	; tc1.PCmux[2]
RMUX36: 10'b0001000_001	; I:17	; <= BramTILE(10,8):RMUX80:O0 T4Y 0.527	; IOvalue1[15]
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0001000_100	; I:3	; <= BramTILE(10,7):BufMUX23:O0 T0 0.3	; tc1.IM[7]
RMUX39: 10'b0100000_001	; I:15	; <= BramTILE(10,4):RMUX09:O0 T4Y 0.606	; tc2.DM[2]
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0100000_001	; I:15	; <= BramTILE(10,4):RMUX55:O0 T4Y 0.606	; IOaddr1[5]
RMUX42: 10'b0000001_010	; I:13	; <= BramTILE(10,6):RMUX32:O0 T4Y 0.527	; IOvalue1[5]
RMUX43: 10'b0100000_100	; I:1	; <= BramTILE(10,7):BufMUX21:O0 T0 0.3	; tc1.IM[5]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b1000000_100	; I:0	; <= BramTILE(10,7):BufMUX20:O0 T0 0.3	; tc1.IM[4]
RMUX46: 10'b1000000_001	; I:14	; <= BramTILE(10,5):RMUX55:O0 T4Y 0.567	; IOaddr1[2]
RMUX47: 10'b0000001_010	; I:13	; <= BramTILE(10,6):RMUX55:O0 T4Y 0.527	; IOvalue1[11]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000100_100	; I:4	; <= BramTILE(10,7):BufMUX34:O0 T0 0.3	; tc1.IM[8]
RMUX50: 10'b1000000_100	; I:0	; <= BramTILE(10,7):BufMUX24:O0 T0 0.3	; tc1.IM[9]
RMUX51: 10'b0001000_001	; I:17	; <= BramTILE(10,8):RMUX14:O0 T4Y 0.527	; tc1.DM[2]
RMUX52: 10'b1000000_001	; I:14	; <= BramTILE(10,5):RMUX39:O0 T4Y 0.567	; IOaddr1[4]
RMUX53: 10'b1000000_010	; I:7	; <= RogicTILE(13,7):RMUX63:O0 T4X 0.48	; tc1.PCmux[0]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000001_100	; I:6	; <= LogicTILE(12,7):RMUX13:O0 T4X 0.475	; tc1.WD[6]
RMUX56: 10'b0000001_010	; I:13	; <= BramTILE(10,6):RMUX62:O0 T4Y 0.527	; IOvalue1[12]
RMUX57: 10'b0001000_100	; I:3	; <= BramTILE(10,7):BufMUX27:O0 T0 0.3	; tc1.IM[12]
RMUX58: 10'b0000001_010	; I:13	; <= BramTILE(10,6):RMUX39:O0 T4Y 0.527	; IOvalue1[4]
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b1000000_100	; I:0	; <= BramTILE(10,7):BufMUX24:O0 T0 0.3	; tc1.IM[9]
RMUX62: 10'b0010000_100	; I:2	; <= BramTILE(10,7):BufMUX26:O0 T0 0.3	; tc1.IM[11]
RMUX63: 10'b0100000_100	; I:1	; <= BramTILE(10,7):BufMUX25:O0 T0 0.3	; tc1.IM[10]
RMUX64: 10'b0001000_001	; I:17	; <= BramTILE(10,8):RMUX37:O0 T4Y 0.527	; tc1.PCmux[1]
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0100000_100	; I:1	; <= BramTILE(10,7):BufMUX25:O0 T0 0.3	; tc1.IM[10]
RMUX68: 10'b0000100_100	; I:4	; <= BramTILE(10,7):BufMUX34:O0 T0 0.3	; tc1.IM[8]
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000001_010	; I:13	; <= BramTILE(10,6):RMUX85:O0 T4Y 0.527	; IOvalue1[13]
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0010000_100	; I:2	; <= BramTILE(10,7):BufMUX30:O0 T0 0.3	; tc1.IM[15]
RMUX74: 10'b1000000_100	; I:0	; <= BramTILE(10,7):BufMUX28:O0 T0 0.3	; tc1.IM[13]
RMUX75: 10'b0000100_100	; I:4	; <= BramTILE(10,7):BufMUX35:O0 T0 0.3	; tc1.IM[17]
RMUX76: 10'b0100000_010	; I:8	; <= RogicTILE(13,7):RMUX45:O0 T4X 0.482	; tc1.PCmux[3]
RMUX77: 10'b0000001_100	; I:6	; <= LogicTILE(12,7):RMUX93:O0 T4X 0.475	; tc1.PCmux[4]
RMUX78: 10'b0010000_010	; I:9	; <= LogicTILE(9,7):RMUX91:O0 T4X 0.44	; syn__0625_
RMUX79: 10'b0010000_100	; I:2	; <= BramTILE(10,7):BufMUX30:O0 T0 0.3	; tc1.IM[15]
RMUX80: 10'b1000000_001	; I:14	; <= BramTILE(10,5):RMUX92:O0 T4Y 0.567	; IOaddr1[16]
RMUX81: 10'b0001000_100	; I:3	; <= BramTILE(10,7):BufMUX31:O0 T0 0.3	; tc1.IM[16]
RMUX82: 10'b0000001_010	; I:13	; <= BramTILE(10,6):RMUX69:O0 T4Y 0.527	; IOvalue1[10]
RMUX83: 10'b1000000_001	; I:14	; <= BramTILE(10,5):RMUX69:O0 T4Y 0.567	; IOvalue1[17]
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_100	; I:1	; <= BramTILE(10,7):BufMUX29:O0 T0 0.3	; tc1.IM[14]
RMUX86: 10'b0100000_100	; I:1	; <= LogicTILE(9,7):OMUX39:O0 T1 0.193	; syn__1027_
RMUX87: 10'b0100000_100	; I:1	; <= BramTILE(10,7):BufMUX29:O0 T0 0.3	; tc1.IM[14]
RMUX88: 10'b1000000_001	; I:14	; <= BramTILE(10,5):RMUX19:O0 T4Y 0.567	; IOaddr1[0]
RMUX89: 10'b0100000_001	; I:15	; <= BramTILE(10,4):RMUX19:O0 T4Y 0.606	; IOvalue1[9]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0001000_100	; I:3	; <= BramTILE(10,7):BufMUX31:O0 T0 0.3	; tc1.IM[16]
RMUX93: 10'b1000000_001	; I:14	; <= BramTILE(10,5):RMUX69:O0 T4Y 0.567	; IOvalue1[17]
RMUX94: 10'b0000001_010	; I:13	; <= BramTILE(10,6):RMUX19:O0 T4Y 0.527	; IOvalue1[0]
RMUX95: 10'b1000000_010	; I:7	; <= RogicTILE(13,7):RMUX43:O0 T4X 0.48	; tc1.PCmux[6]
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b1
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0001	; AsyncReset0
TileAsyncMUX01: 4'b0001	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0100	; WeRenA	; tc1.WriteIM
TileWeRenMUX01: 4'b0001	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 11 7
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b1000000_100	; I:0	; <= LogicTILE(11,7):OMUX02:O0 T0 0.197	; syn__0498_
RMUX03: 10'b0000010_100	; I:5	; <= LogicTILE(12,7):RMUX26:O0 T4X 0.44	; syn__0608_
RMUX04: 10'b0001000_010	; I:10	; <= LogicTILE(9,7):RMUX51:O0 T4X 0.475	; syn__1012_
RMUX05: 10'b0010000_010	; I:9	; <= BramTILE(10,7):RMUX51:O0 T4X 0.44	; tc1.DM[2]
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0010000_100	; I:2	; <= LogicTILE(11,7):OMUX08:O0 T0 0.197	; tc1.WD[4]
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0010000_010	; I:9	; <= BramTILE(10,7):RMUX74:O0 T4X 0.44	; tc1.IM[13]
RMUX10: 10'b0000001_100	; I:6	; <= RogicTILE(13,7):RMUX03:O0 T4X 0.475	; syn__0920_
RMUX11: 10'b0100000_010	; I:8	; <= LogicTILE(12,7):RMUX51:O0 T4X 0.482	; tc1.IM[7]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b1000000_100	; I:0	; <= LogicTILE(11,7):OMUX02:O0 T0 0.197	; syn__0498_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000001_100	; I:6	; <= RogicTILE(13,7):RMUX49:O0 T4X 0.475	; tc1.PC[5]
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b1000000_100	; I:0	; <= LogicTILE(11,7):OMUX02:O0 T0 0.197	; syn__0498_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0100000_010	; I:8	; <= LogicTILE(12,7):RMUX51:O0 T4X 0.482	; tc1.IM[7]
RMUX22: 10'b1000000_001	; I:14	; <= LogicTILE(11,5):RMUX25:O0 T4Y 0.567	; syn__0610_
RMUX23: 10'b0010000_010	; I:9	; <= BramTILE(10,7):RMUX01:O0 T4X 0.44	; tc1.IM[2]
RMUX24: 10'b0000001_010	; I:13	; <= LogicTILE(11,6):RMUX55:O0 T4Y 0.527	; IOvalue1[8]
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0010000_010	; I:9	; <= BramTILE(10,7):RMUX08:O0 T4X 0.44	; tc1.IM[1]
RMUX27: 10'b0010000_010	; I:9	; <= BramTILE(10,7):RMUX08:O0 T4X 0.44	; tc1.IM[1]
RMUX28: 10'b0000100_100	; I:4	; <= LogicTILE(11,7):RMUX26:O0 T0 0.381	; tc1.IM[1]
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0010000_001	; I:16	; <= LogicTILE(11,3):RMUX55:O0 T4Y 0.623	; IOaddr1[3]
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0100000_010	; I:8	; <= LogicTILE(12,7):RMUX81:O0 T4X 0.482	; syn__0840_
RMUX35: 10'b0000001_010	; I:13	; <= LogicTILE(11,6):RMUX09:O0 T4Y 0.527	; syn__0997_
RMUX36: 10'b0000010_100	; I:5	; <= LogicTILE(12,7):RMUX56:O0 T4X 0.44	; tc1.PCmux[5]
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0001000_010	; I:10	; <= LogicTILE(9,7):RMUX81:O0 T4X 0.475	; syn__1006_
RMUX39: 10'b1000000_100	; I:0	; <= LogicTILE(11,7):OMUX14:O0 T0 0.197	; syn__0811_
RMUX40: 10'b0000100_100	; I:4	; <= LogicTILE(11,7):RMUX38:O0 T0 0.381	; syn__1006_
RMUX41: 10'b0000100_010	; I:11	; <= LogicTILE(8,7):RMUX31:O0 T4X 0.48	; syn__1005_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b1000000_100	; I:0	; <= LogicTILE(11,7):OMUX14:O0 T0 0.197	; syn__0811_
RMUX44: 10'b0010000_010	; I:9	; <= BramTILE(10,7):RMUX81:O0 T4X 0.44	; tc1.IM[16]
RMUX45: 10'b0000001_010	; I:13	; <= LogicTILE(11,6):RMUX09:O0 T4Y 0.527	; syn__0997_
RMUX46: 10'b0001000_001	; I:17	; <= LogicTILE(11,8):RMUX07:O0 T4Y 0.527	; syn__0518_
RMUX47: 10'b0010000_010	; I:9	; <= BramTILE(10,7):RMUX31:O0 T4X 0.44	; tc1.IM[6]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000001_010	; I:13	; <= LogicTILE(11,6):RMUX85:O0 T4Y 0.527	; syn__1018_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0010000_010	; I:9	; <= BramTILE(10,7):RMUX15:O0 T4X 0.44	; tc1.IM[0]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0010000_010	; I:9	; <= BramTILE(10,7):RMUX38:O0 T4X 0.44	; tc1.IM[7]
RMUX58: 10'b1000000_001	; I:14	; <= LogicTILE(11,5):RMUX39:O0 T4Y 0.567	; syn__0995_
RMUX59: 10'b0001000_001	; I:17	; <= LogicTILE(11,8):RMUX87:O0 T4Y 0.527	; tc1.DM[4]
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000001_010	; I:13	; <= LogicTILE(11,6):RMUX39:O0 T4Y 0.527	; tc1.IM[7]
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0100000_010	; I:8	; <= LogicTILE(12,7):RMUX38:O0 T4X 0.482	; tc1.WD[3]
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b1000000_100	; I:0	; <= LogicTILE(11,7):OMUX26:O0 T0 0.197	; syn__0501_
RMUX70: 10'b0000100_010	; I:11	; <= LogicTILE(8,7):RMUX61:O0 T4X 0.48	; syn__0958_
RMUX71: 10'b0010000_010	; I:9	; <= BramTILE(10,7):RMUX61:O0 T4X 0.44	; tc1.IM[9]
RMUX72: 10'b0000001_010	; I:13	; <= LogicTILE(11,6):RMUX19:O0 T4Y 0.527	; IOvalue1[14]
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0100000_100	; I:1	; <= LogicTILE(11,7):OMUX41:O0 T0 0.197	; syn__1073_
RMUX75: 10'b0001000_010	; I:10	; <= LogicTILE(9,7):RMUX68:O0 T4X 0.475	; tc1.IM[10]
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0010000_010	; I:9	; <= BramTILE(10,7):RMUX45:O0 T4X 0.44	; tc1.IM[4]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b1000000_001	; I:14	; <= LogicTILE(11,5):RMUX19:O0 T4Y 0.567	; syn__0640_
RMUX80: 10'b1000000_100	; I:0	; <= LogicTILE(11,7):OMUX38:O0 T0 0.197	; syn__0642_
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000001_100	; I:6	; <= RogicTILE(13,7):RMUX93:O0 T4X 0.475	; syn__1071_
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0010000_100	; I:2	; <= LogicTILE(11,7):OMUX44:O0 T0 0.197	; tc1.WriteIM
RMUX85: 10'b0000010_010	; I:12	; <= LogicTILE(7,7):RMUX68:O0 T4X 0.482	; syn__0662_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000100_010	; I:11	; <= LogicTILE(8,7):RMUX91:O0 T4X 0.48	; syn__0956_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b1000000_100	; I:0	; <= LogicTILE(11,7):OMUX38:O0 T0 0.197	; syn__0642_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0001000_001	; I:17	; <= LogicTILE(11,8):RMUX67:O0 T4Y 0.527	; tc1.DM[6]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000001000_010	; I:14	; B	; <= LogicTILE(11,7):RMUX23:O0 T0 1.102	; tc1.IM[2]
alta_slice00_IMUX02: 12'b000000100_010	; I:15	; C	; <= LogicTILE(11,7):RMUX28:O0 T0 1.014	; tc1.IM[1]
alta_slice00_IMUX03: 12'b010000000_001	; I:19	; D	; <= LogicTILE(11,7):RMUX53:O0 T0 0.688	; tc1.IM[0]
alta_slice00_LUT: 16'h0004
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0498_
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0498_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000100_100	; I:6	; B	; <= LogicTILE(11,7):OMUX34:O0 T0 0.955	; syn__0623_
alta_slice01_IMUX06: 12'b000010000_001	; I:22	; C	; <= LogicTILE(11,7):RMUX70:O0 T0 1.014	; syn__0958_
alta_slice01_IMUX07: 12'b000010000_001	; I:22	; D	; <= LogicTILE(11,7):RMUX71:O0 T0 0.688	; tc1.IM[9]
alta_slice01_LUT: 16'hcc0f
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0624_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000100000_100	; I:3	; A	; <= LogicTILE(11,7):OMUX13:O0 T0 0.996	; syn__0811_
alta_slice02_IMUX09: 12'b000010000_100	; I:4	; B	; <= LogicTILE(11,7):OMUX22:O0 T0 0.955	; syn__0525_
alta_slice02_IMUX10: 12'b000000001_010	; I:17	; C	; <= LogicTILE(11,7):RMUX40:O0 T0 1.014	; syn__1006_
alta_slice02_IMUX11: 12'b100000000_010	; I:9	; D	; <= LogicTILE(12,7):RMUX18:O0 T1 0.695	; syn__0523_
alta_slice02_LUT: 16'hff3b
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; tc1.WD[4]
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b100000000_001	; I:18	; A	; <= LogicTILE(11,7):RMUX46:O0 T0 1.143	; syn__0518_
alta_slice03_IMUX13: 12'b000000010_010	; I:16	; B	; <= LogicTILE(11,7):RMUX35:O0 T0 1.102	; syn__0997_
alta_slice03_IMUX14: 12'b000100000_100	; I:3	; C	; <= LogicTILE(11,7):OMUX13:O0 T0 0.867	; syn__0811_
alta_slice03_IMUX15: 12'b000001000_100	; I:5	; D	; <= LogicTILE(11,7):OMUX28:O0 T0 0.541	; syn__0519_
alta_slice03_LUT: 16'hbaff
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; tc1.WD[6]
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000000000_000	; I:-1	; C
alta_slice04_IMUX19: 12'b000001000_010	; I:14	; D	; <= LogicTILE(11,7):RMUX23:O0 T0 0.688	; tc1.IM[2]
alta_slice04_LUT: 16'h0033
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0811_
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0811_
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0811_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b001000000_010	; I:11	; A	; <= LogicTILE(11,7):RMUX04:O0 T0 1.143	; syn__1012_
alta_slice05_IMUX21: 12'b001000000_100	; I:2	; B	; <= LogicTILE(11,7):OMUX13:O0 T0 0.955	; syn__0811_
alta_slice05_IMUX22: 12'b000000000_000	; I:-1	; C
alta_slice05_IMUX23: 12'b100000000_010	; I:9	; D	; <= LogicTILE(12,7):RMUX42:O0 T1 0.695	; syn__0526_
alta_slice05_LUT: 16'h44ff
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; tc1.WD[3]
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b010000000_010	; I:10	; B	; <= LogicTILE(12,7):RMUX54:O0 T1 1.109	; syn__0607_
alta_slice06_IMUX26: 12'b000100000_010	; I:12	; C	; <= LogicTILE(11,7):RMUX10:O0 T0 1.014	; syn__0920_
alta_slice06_IMUX27: 12'b000010000_001	; I:22	; D	; <= LogicTILE(11,7):RMUX71:O0 T0 0.688	; tc1.IM[9]
alta_slice06_LUT: 16'h030f
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0608_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b001000000_001	; I:20	; B	; <= LogicTILE(11,7):RMUX59:O0 T0 1.102	; tc1.DM[4]
alta_slice07_IMUX30: 12'b100000000_100	; I:0	; C	; <= LogicTILE(11,7):OMUX01:O0 T0 0.867	; syn__0498_
alta_slice07_IMUX31: 12'b000001000_001	; I:23	; D	; <= LogicTILE(11,7):RMUX77:O0 T0 0.688	; tc1.IM[4]
alta_slice07_LUT: 16'h153f
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0525_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b100000000_100	; I:0	; C	; <= LogicTILE(11,7):OMUX01:O0 T0 0.867	; syn__0498_
alta_slice08_IMUX35: 12'b000000000_000	; I:-1	; D
alta_slice08_LUT: 16'h0777
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0501_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000001_001	; I:26	; B	; <= LogicTILE(11,7):RMUX95:O0 T0 1.102	; tc1.DM[6]
alta_slice09_IMUX38: 12'b100000000_100	; I:0	; C	; <= LogicTILE(11,7):OMUX01:O0 T0 0.867	; syn__0498_
alta_slice09_IMUX39: 12'b100000000_001	; I:18	; D	; <= LogicTILE(11,7):RMUX47:O0 T0 0.688	; tc1.IM[6]
alta_slice09_LUT: 16'h153f
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0519_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000001_010	; I:17	; B	; <= LogicTILE(11,7):RMUX41:O0 T0 1.102	; syn__1005_
alta_slice10_IMUX42: 12'b000001000_010	; I:14	; C	; <= LogicTILE(11,7):RMUX22:O0 T0 1.014	; syn__0610_
alta_slice10_IMUX43: 12'b000000010_001	; I:25	; D	; <= LogicTILE(11,7):RMUX89:O0 T0 0.688	; syn__0956_
alta_slice10_LUT: 16'hc0cc
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; syn__1004_
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b010000000_010	; I:10	; C	; <= LogicTILE(12,7):RMUX84:O0 T1 1.021	; tc1.IM[8]
alta_slice11_IMUX47: 12'b000100000_010	; I:12	; D	; <= LogicTILE(11,7):RMUX11:O0 T0 0.688	; tc1.IM[7]
alta_slice11_LUT: 16'h91f7
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0623_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b001000000_001	; I:20	; A	; <= LogicTILE(11,7):RMUX58:O0 T0 1.143	; syn__0995_
alta_slice12_IMUX49: 12'b100000000_010	; I:9	; B	; <= LogicTILE(12,7):RMUX06:O0 T1 1.109	; syn__0641_
alta_slice12_IMUX50: 12'b000000010_010	; I:16	; C	; <= LogicTILE(11,7):RMUX34:O0 T0 1.014	; syn__0840_
alta_slice12_IMUX51: 12'b000010000_001	; I:22	; D	; <= LogicTILE(11,7):RMUX71:O0 T0 0.688	; tc1.IM[9]
alta_slice12_LUT: 16'hcc5a
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0642_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000000100_001	; I:24	; C	; <= LogicTILE(11,7):RMUX82:O0 T0 1.014	; syn__1071_
alta_slice13_IMUX55: 12'b000010000_010	; I:13	; D	; <= LogicTILE(11,7):RMUX17:O0 T0 0.688	; tc1.PC[5]
alta_slice13_LUT: 16'hf000
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__1073_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000100_010	; I:15	; A	; <= LogicTILE(11,7):RMUX28:O0 T0 1.143	; tc1.IM[1]
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b001000000_100	; I:2	; C	; <= LogicTILE(11,7):OMUX13:O0 T0 0.867	; syn__0811_
alta_slice14_IMUX59: 12'b010000000_001	; I:19	; D	; <= LogicTILE(11,7):RMUX53:O0 T0 0.688	; tc1.IM[0]
alta_slice14_LUT: 16'h5000
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; tc1.WriteIM
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b001000000_010	; I:11	; B	; <= LogicTILE(11,7):RMUX05:O0 T0 1.102	; tc1.DM[2]
alta_slice15_IMUX62: 12'b100000000_100	; I:0	; C	; <= LogicTILE(11,7):OMUX01:O0 T0 0.867	; syn__0498_
alta_slice15_IMUX63: 12'b000001000_010	; I:14	; D	; <= LogicTILE(11,7):RMUX23:O0 T0 0.688	; tc1.IM[2]
alta_slice15_LUT: 16'h153f
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; syn__0529_
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 12 7
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0	; AsyncReset_X1001_Y1002_GND
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0	; AsyncReset_X1001_Y1002_GND
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0	; AsyncReset_X1001_Y1002_GND
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0	; AsyncReset_X1001_Y1002_GND
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0	; syn__1103__X1001_Y1002_SIG_VCC
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0	; syn__1103__X1001_Y1002_SIG_VCC
ClkMUX08: 1'b0
ClkMUX09: 1'b0	; syn__1103__X1001_Y1002_SIG_VCC
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0	; syn__1103__X1001_Y1002_SIG_VCC
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00100000_0010	; I:18	; <= RogicTILE(13,7):RMUX42:O0 T1 0.388	; syn__1103_
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0100000_100	; I:1	; <= LogicTILE(11,7):OMUX03:O0 T1 0.193	; syn__0624_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000100_010	; I:11	; <= LogicTILE(9,7):RMUX51:O0 T4X 0.48	; syn__1012_
RMUX06: 10'b1000000_001	; I:14	; <= LogicTILE(12,5):RMUX25:O0 T4Y 0.567	; syn__0641_
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0010000_100	; I:2	; <= LogicTILE(12,7):OMUX08:O0 T0 0.197	; syn__1063_
RMUX10: 10'b0001000_001	; I:17	; <= LogicTILE(12,8):RMUX27:O0 T4Y 0.527	; syn__1066_
RMUX11: 10'b0000010_010	; I:12	; <= LogicTILE(8,7):RMUX51:O0 T4X 0.482	; syn__0527_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0001000_100	; I:3	; <= LogicTILE(11,7):OMUX09:O0 T1 0.193	; tc1.WD[6]
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000100_010	; I:11	; <= LogicTILE(9,7):RMUX01:O0 T4X 0.48	; syn__0646_
RMUX17: 10'b0000010_010	; I:12	; <= LogicTILE(8,7):RMUX01:O0 T4X 0.482	; syn__1103_
RMUX18: 10'b0001000_100	; I:3	; <= LogicTILE(12,7):OMUX11:O0 T0 0.197	; syn__0523_
RMUX19: 10'b0000001_100	; I:6	; <= RogicTILE(13,7):RMUX74:O0 T4X 0.475	; syn__1069_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0001000_100	; I:3	; <= LogicTILE(11,7):OMUX09:O0 T1 0.193	; tc1.WD[6]
RMUX22: 10'b0000001_010	; I:13	; <= LogicTILE(12,6):RMUX25:O0 T4Y 0.527	; syn__1016_
RMUX23: 10'b0001000_010	; I:10	; <= BramTILE(10,7):RMUX01:O0 T4X 0.475	; tc1.IM[2]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0001000_100	; I:3	; <= LogicTILE(12,7):OMUX23:O0 T0 0.197	; tc1.PC[3]
RMUX26: 10'b0010000_100	; I:2	; <= LogicTILE(11,7):OMUX18:O0 T1 0.193	; syn__0608_
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000100_010	; I:11	; <= LogicTILE(9,7):RMUX81:O0 T4X 0.48	; syn__1006_
RMUX29: 10'b1000000_100	; I:0	; <= LogicTILE(11,7):OMUX12:O0 T1 0.193	; syn__0811_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0001000_010	; I:10	; <= BramTILE(10,7):RMUX08:O0 T4X 0.475	; tc1.IM[1]
RMUX33: 10'b0000001_010	; I:13	; <= LogicTILE(12,6):RMUX32:O0 T4Y 0.527	; tc1.IM[9]
RMUX34: 10'b0000100_100	; I:4	; <= LogicTILE(12,7):RMUX32:O0 T0 0.381	; tc1.IM[1]
RMUX35: 10'b0000100_010	; I:11	; <= LogicTILE(9,7):RMUX81:O0 T4X 0.48	; syn__1006_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0100000_100	; I:1	; <= LogicTILE(11,7):OMUX15:O0 T1 0.193	; tc1.WD[3]
RMUX39: 10'b1000000_100	; I:0	; <= LogicTILE(12,7):OMUX14:O0 T0 0.197	; tc1.PC[2]
RMUX40: 10'b1000000_100	; I:0	; <= LogicTILE(11,7):OMUX12:O0 T1 0.193	; syn__0811_
RMUX41: 10'b1000000_001	; I:14	; <= LogicTILE(12,5):RMUX55:O0 T4Y 0.567	; syn__0959_
RMUX42: 10'b0010000_100	; I:2	; <= LogicTILE(12,7):OMUX20:O0 T0 0.197	; syn__0526_
RMUX43: 10'b0010000_100	; I:2	; <= LogicTILE(11,7):OMUX18:O0 T1 0.193	; syn__0608_
RMUX44: 10'b1000000_100	; I:0	; <= LogicTILE(11,7):OMUX12:O0 T1 0.193	; syn__0811_
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000100_010	; I:11	; <= LogicTILE(9,7):RMUX31:O0 T4X 0.48	; syn__1019_
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_100	; I:3	; <= LogicTILE(12,7):OMUX35:O0 T0 0.197	; syn__0996_
RMUX50: 10'b0001000_010	; I:10	; <= BramTILE(10,7):RMUX38:O0 T4X 0.475	; tc1.IM[7]
RMUX51: 10'b0001000_010	; I:10	; <= BramTILE(10,7):RMUX38:O0 T4X 0.475	; tc1.IM[7]
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0001000_010	; I:10	; <= BramTILE(10,7):RMUX15:O0 T4X 0.475	; tc1.IM[0]
RMUX54: 10'b1000000_001	; I:14	; <= LogicTILE(12,5):RMUX85:O0 T4Y 0.567	; syn__0607_
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0100000_100	; I:1	; <= LogicTILE(12,7):OMUX29:O0 T0 0.197	; tc1.PCmux[5]
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000100_010	; I:11	; <= LogicTILE(9,7):RMUX15:O0 T4X 0.48	; syn__1023_
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0001000_010	; I:10	; <= BramTILE(10,7):RMUX15:O0 T4X 0.475	; tc1.IM[0]
RMUX63: 10'b0000001_010	; I:13	; <= LogicTILE(12,6):RMUX39:O0 T4Y 0.527	; syn__0612_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0001000_001	; I:17	; <= LogicTILE(12,8):RMUX37:O0 T4Y 0.527	; syn__0521_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0001000_010	; I:10	; <= BramTILE(10,7):RMUX38:O0 T4X 0.475	; tc1.IM[7]
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0010000_100	; I:2	; <= LogicTILE(11,7):OMUX30:O0 T1 0.193	; syn__1004_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0001000_001	; I:17	; <= LogicTILE(12,8):RMUX21:O0 T4Y 0.527	; syn__0522_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000001_010	; I:13	; <= LogicTILE(12,6):RMUX19:O0 T4Y 0.527	; syn__0650_
RMUX80: 10'b0001000_010	; I:10	; <= BramTILE(10,7):RMUX68:O0 T4X 0.475	; tc1.IM[8]
RMUX81: 10'b0000001_010	; I:13	; <= LogicTILE(12,6):RMUX92:O0 T4Y 0.527	; syn__0840_
RMUX82: 10'b0001000_100	; I:3	; <= LogicTILE(11,7):OMUX45:O0 T1 0.193	; syn__0529_
RMUX83: 10'b0010000_010	; I:9	; <= LogicTILE(11,7):RMUX45:O0 T4X 0.44	; syn__0997_
RMUX84: 10'b0001000_010	; I:10	; <= BramTILE(10,7):RMUX68:O0 T4X 0.475	; tc1.IM[8]
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000010_010	; I:12	; <= LogicTILE(8,7):RMUX68:O0 T4X 0.482	; syn__0955_
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b1000000_100	; I:0	; <= LogicTILE(12,7):OMUX38:O0 T0 0.197	; tc1.PCmux[4]
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b1000000_010	; I:7	; <= LogicTILE(12,7):RMUX91:O0 T4X 0.48	; syn__0955_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0001
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0010	; syn__1103_
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000001_010	; I:17	; A	; <= LogicTILE(12,7):RMUX40:O0 T0 1.143	; syn__0811_
alta_slice00_IMUX01: 12'b000100000_100	; I:3	; B	; <= LogicTILE(12,7):OMUX16:O0 T0 0.955	; syn__1015_
alta_slice00_IMUX02: 12'b000000100_001	; I:24	; C	; <= LogicTILE(12,7):RMUX82:O0 T0 1.014	; syn__0529_
alta_slice00_IMUX03: 12'b010000000_010	; I:10	; D	; <= RogicTILE(13,7):RMUX66:O0 T1 0.695	; syn__0528_
alta_slice00_LUT: 16'hff2f
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; tc1.WD[2]
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000001000_100	; I:5	; A	; <= LogicTILE(12,7):OMUX25:O0 T0 0.996	; syn__0520_
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000000100_100	; I:6	; C	; <= LogicTILE(12,7):OMUX31:O0 T0 0.867	; syn__1001_
alta_slice01_IMUX07: 12'b000000100_010	; I:15	; D	; <= LogicTILE(12,7):RMUX29:O0 T0 0.688	; syn__0811_
alta_slice01_LUT: 16'h5f55
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; tc1.WD[5]
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000001000_010	; I:14	; B	; <= LogicTILE(12,7):RMUX23:O0 T0 1.102	; tc1.IM[2]
alta_slice02_IMUX10: 12'b000000010_010	; I:16	; C	; <= LogicTILE(12,7):RMUX34:O0 T0 1.014	; tc1.IM[1]
alta_slice02_IMUX11: 12'b010000000_001	; I:19	; D	; <= LogicTILE(12,7):RMUX53:O0 T0 0.688	; tc1.IM[0]
alta_slice02_LUT: 16'h0040
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__1063_
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__1063_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b100000000_010	; I:9	; A	; <= RogicTILE(13,7):RMUX24:O0 T1 1.15	; syn__0524_
alta_slice03_IMUX13: 12'b000010000_100	; I:4	; B	; <= LogicTILE(12,7):OMUX22:O0 T0 0.955	; tc1.PC[3]
alta_slice03_IMUX14: 12'b000000010_100	; I:7	; C	; <= LogicTILE(12,7):OMUX37:O0 T0 0.867	; tc1.PC[4]
alta_slice03_IMUX15: 12'b010000000_100	; I:1	; D	; <= LogicTILE(12,7):OMUX07:O0 T0 0.541	; syn__1063_
alta_slice03_LUT: 16'h7800
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0523_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b010000000_100	; I:1	; A	; <= LogicTILE(12,7):OMUX07:O0 T0 0.996	; syn__1063_
alta_slice04_IMUX17: 12'b000100000_100	; I:3	; B	; <= LogicTILE(12,7):OMUX16:O0 T0 0.955	; syn__1015_
alta_slice04_IMUX18: 12'b000000000_000	; I:-1	; C
alta_slice04_IMUX19: 12'b100000000_010	; I:9	; D	; <= RogicTILE(13,7):RMUX18:O0 T1 0.695	; syn__1065_
alta_slice04_LUT: 16'h2772
alta_slice04_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; tc1.PCmux[2]
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b1	; Q	; tc1.PC[2]
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000001000_010	; I:14	; A	; <= LogicTILE(12,7):RMUX22:O0 T0 1.143	; syn__1016_
alta_slice05_IMUX21: 12'b000000001_010	; I:17	; B	; <= LogicTILE(12,7):RMUX41:O0 T0 1.102	; syn__0959_
alta_slice05_IMUX22: 12'b000000000_000	; I:-1	; C
alta_slice05_IMUX23: 12'b000000001_001	; I:26	; D	; <= LogicTILE(12,7):RMUX95:O0 T0 0.688	; syn__0955_
alta_slice05_LUT: 16'h88aa
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__1015_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b100000000_010	; I:9	; A	; <= RogicTILE(13,7):RMUX00:O0 T1 1.15	; syn__0524_
alta_slice06_IMUX25: 12'b000100000_010	; I:12	; B	; <= LogicTILE(12,7):RMUX11:O0 T0 1.102	; syn__0527_
alta_slice06_IMUX26: 12'b010000000_100	; I:1	; C	; <= LogicTILE(12,7):OMUX07:O0 T0 0.867	; syn__1063_
alta_slice06_IMUX27: 12'b000010000_100	; I:4	; D	; <= LogicTILE(12,7):OMUX22:O0 T0 0.541	; tc1.PC[3]
alta_slice06_LUT: 16'h8c4c
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0526_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000100000_010	; I:12	; A	; <= LogicTILE(12,7):RMUX10:O0 T0 1.143	; syn__1066_
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b010000000_100	; I:1	; C	; <= LogicTILE(12,7):OMUX07:O0 T0 0.867	; syn__1063_
alta_slice07_IMUX31: 12'b001000000_010	; I:11	; D	; <= LogicTILE(12,7):RMUX05:O0 T0 0.688	; syn__1012_
alta_slice07_LUT: 16'h05f5
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; tc1.PCmux[3]
alta_slice07_OMUX22: 1'b1	; Q	; tc1.PC[3]
alta_slice07_OMUX23: 1'b1	; Q	; tc1.PC[3]
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000001000_001	; I:23	; B	; <= LogicTILE(12,7):RMUX77:O0 T0 1.102	; syn__0522_
alta_slice08_IMUX34: 12'b010000000_100	; I:1	; C	; <= LogicTILE(12,7):OMUX07:O0 T0 0.867	; syn__1063_
alta_slice08_IMUX35: 12'b000100000_001	; I:21	; D	; <= LogicTILE(12,7):RMUX65:O0 T0 0.688	; syn__0521_
alta_slice08_LUT: 16'h0ccc
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0520_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000100_100	; I:6	; A	; <= LogicTILE(12,7):OMUX31:O0 T0 0.996	; syn__1001_
alta_slice09_IMUX37: 12'b010000000_010	; I:10	; B	; <= RogicTILE(13,7):RMUX78:O0 T1 1.109	; syn__1070_
alta_slice09_IMUX38: 12'b010000000_100	; I:1	; C	; <= LogicTILE(12,7):OMUX07:O0 T0 0.867	; syn__1063_
alta_slice09_IMUX39: 12'b000000000_000	; I:-1	; D
alta_slice09_LUT: 16'h5353
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b1	; Q	; tc1.PC[5]
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; tc1.PCmux[5]
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000001_001	; I:26	; B	; <= LogicTILE(12,7):RMUX95:O0 T0 1.102	; syn__0955_
alta_slice10_IMUX42: 12'b000010000_010	; I:13	; C	; <= LogicTILE(12,7):RMUX16:O0 T0 1.014	; syn__0646_
alta_slice10_IMUX43: 12'b000010000_001	; I:22	; D	; <= LogicTILE(12,7):RMUX71:O0 T0 0.688	; syn__1004_
alta_slice10_LUT: 16'hf300
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__1001_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000100_010	; I:15	; A	; <= LogicTILE(12,7):RMUX28:O0 T0 1.143	; syn__1006_
alta_slice11_IMUX45: 12'b000000010_100	; I:7	; B	; <= LogicTILE(12,7):OMUX40:O0 T0 0.955	; syn__1011_
alta_slice11_IMUX46: 12'b000001000_100	; I:5	; C	; <= LogicTILE(12,7):OMUX31:O0 T0 0.867	; syn__1001_
alta_slice11_IMUX47: 12'b000000100_001	; I:24	; D	; <= LogicTILE(12,7):RMUX83:O0 T0 0.688	; syn__0997_
alta_slice11_LUT: 16'h8000
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0996_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b010000000_100	; I:1	; A	; <= LogicTILE(12,7):OMUX07:O0 T0 0.996	; syn__1063_
alta_slice12_IMUX49: 12'b100000000_010	; I:9	; B	; <= RogicTILE(13,7):RMUX06:O0 T1 1.109	; syn__1068_
alta_slice12_IMUX50: 12'b000000000_000	; I:-1	; C
alta_slice12_IMUX51: 12'b000000010_010	; I:16	; D	; <= LogicTILE(12,7):RMUX35:O0 T0 0.688	; syn__1006_
alta_slice12_LUT: 16'h14be
alta_slice12_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b1	; Q	; tc1.PC[4]
alta_slice12_OMUX38: 1'b0	; LutOut	; tc1.PCmux[4]
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b001000000_001	; I:20	; A	; <= LogicTILE(12,7):RMUX58:O0 T0 1.143	; syn__1023_
alta_slice13_IMUX53: 12'b001000000_010	; I:11	; B	; <= LogicTILE(12,7):RMUX05:O0 T0 1.102	; syn__1012_
alta_slice13_IMUX54: 12'b100000000_001	; I:18	; C	; <= LogicTILE(12,7):RMUX46:O0 T0 1.014	; syn__1019_
alta_slice13_IMUX55: 12'b001000000_100	; I:2	; D	; <= LogicTILE(12,7):OMUX16:O0 T0 0.541	; syn__1015_
alta_slice13_LUT: 16'h8000
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__1011_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000000100_100	; I:6	; C	; <= LogicTILE(12,7):OMUX37:O0 T0 0.867	; tc1.PC[4]
alta_slice14_IMUX59: 12'b000000001_100	; I:8	; D	; <= LogicTILE(12,7):OMUX46:O0 T0 0.541	; syn__1069_
alta_slice14_LUT: 16'hf000
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; syn__1071_
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b100000000_010	; I:9	; B	; <= RogicTILE(13,7):RMUX30:O0 T1 1.109	; syn__1067_
alta_slice15_IMUX62: 12'b000000000_000	; I:-1	; C
alta_slice15_IMUX63: 12'b000100000_100	; I:3	; D	; <= LogicTILE(12,7):OMUX22:O0 T0 0.541	; tc1.PC[3]
alta_slice15_LUT: 16'hcc00
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; syn__1069_
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__1069_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.RogicTILE 13 7
OMUX00: 1'b0
OMUX01: 1'b0
OMUX02: 1'b0
OMUX03: 1'b0
OMUX04: 1'b0
OMUX05: 1'b0
OMUX06: 1'b0
OMUX07: 1'b0
OMUX08: 1'b0
OMUX09: 1'b0
OMUX10: 1'b0
OMUX11: 1'b0
OMUX12: 1'b0
OMUX13: 1'b0
OMUX14: 1'b0
OMUX15: 1'b0
RMUX00: 10'b0000010_001	; I:19	; <= RogicTILE(13,7):RMUX25:O0 T4Y 0.606	; syn__0524_
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000001_010	; I:13	; <= RogicTILE(13,6):RMUX02:O0 T4Y 0.527	; syn__0920_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0001000_001	; I:17	; <= RogicTILE(13,8):RMUX73:O0 T4Y 0.527	; syn__1068_
RMUX07: 10'b1000000_100	; I:0	; <= LogicTILE(12,7):OMUX00:O0 T1 0.193	; tc1.WD[2]
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0100000_100	; I:1	; <= LogicTILE(12,7):OMUX03:O0 T1 0.193	; tc1.WD[5]
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0001000_001	; I:17	; <= RogicTILE(13,8):RMUX50:O0 T4Y 0.527	; syn__1065_
RMUX19: 10'b0001000_010	; I:10	; <= LogicTILE(11,7):RMUX74:O0 T4X 0.475	; syn__1073_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000100_001	; I:18	; <= RogicTILE(13,8):RMUX55:O0 T4Y 0.567	; syn__0524_
RMUX25: 10'b0000100_001	; I:18	; <= RogicTILE(13,8):RMUX55:O0 T4Y 0.567	; syn__0524_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0001000_001	; I:17	; <= RogicTILE(13,8):RMUX07:O0 T4Y 0.527	; syn__1067_
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b1000000_100	; I:0	; <= LogicTILE(12,7):OMUX12:O0 T1 0.193	; tc1.PCmux[2]
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000100_001	; I:18	; <= RogicTILE(13,8):RMUX32:O0 T4Y 0.567	; tc1.PCmux[6]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0001000_100	; I:3	; <= LogicTILE(12,7):OMUX21:O0 T1 0.193	; tc1.PCmux[3]
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0100000_100	; I:1	; <= LogicTILE(12,7):OMUX27:O0 T1 0.193	; tc1.PC[5]
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0100000_100	; I:1	; <= LogicTILE(12,7):OMUX27:O0 T1 0.193	; tc1.PC[5]
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000100_010	; I:11	; <= BramTILE(10,7):RMUX15:O0 T4X 0.48	; tc1.IM[0]
RMUX63: 10'b0001000_001	; I:17	; <= RogicTILE(13,8):RMUX87:O0 T4Y 0.527	; tc1.PCmux[0]
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0001000_001	; I:17	; <= RogicTILE(13,8):RMUX14:O0 T4Y 0.527	; syn__0528_
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0001000_100	; I:3	; <= LogicTILE(12,7):OMUX45:O0 T1 0.193	; syn__1069_
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000100_001	; I:18	; <= RogicTILE(13,8):RMUX19:O0 T4Y 0.567	; syn__1070_
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0010000_100	; I:2	; <= LogicTILE(12,7):OMUX42:O0 T1 0.193	; syn__1071_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0010000_100	; I:2	; <= LogicTILE(12,7):OMUX42:O0 T1 0.193	; syn__1071_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
__NAME: IOTILE_ROUTE

.LogicTILE 0 6
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000001_100	; I:6	; <= LogicTILE(2,6):RMUX03:O0 T4X 0.475	; syn__0335_
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000001_100	; I:6	; <= LogicTILE(2,6):RMUX03:O0 T4X 0.475	; syn__0335_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000001_100	; I:6	; <= LogicTILE(2,6):RMUX26:O0 T4X 0.475	; syn__0779_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000001_100	; I:6	; <= LogicTILE(2,6):RMUX49:O0 T4X 0.475	; syn__0752_
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0001000_100	; I:3	; <= LogicTILE(0,6):OMUX23:O0 T0 0.197	; syn__0405_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0100000_001	; I:15	; <= LogicTILE(0,3):RMUX09:O0 T4Y 0.606	; syn__0732_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000100_001	; I:18	; <= LogicTILE(0,8):RMUX80:O0 T4Y 0.567	; tc3.WD[3]
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0100000_001	; I:15	; <= LogicTILE(0,3):RMUX09:O0 T4Y 0.606	; syn__0732_
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000100_001	; I:18	; <= LogicTILE(0,8):RMUX57:O0 T4Y 0.567	; tc3.WD[4]
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000100_001	; I:18	; <= LogicTILE(0,8):RMUX37:O0 T4Y 0.567	; tc3.WD[5]
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0100000_010	; I:8	; <= LogicTILE(4,6):RMUX63:O0 T4X 0.482	; syn__0760_
RMUX53: 10'b0100000_001	; I:15	; <= LogicTILE(0,3):RMUX39:O0 T4Y 0.606	; syn__0357_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000010_100	; I:5	; <= LogicTILE(1,6):RMUX63:O0 T4X 0.44	; syn__0393_
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0100000_001	; I:15	; <= LogicTILE(0,3):RMUX39:O0 T4Y 0.606	; syn__0357_
RMUX64: 10'b1000000_001	; I:14	; <= LogicTILE(0,4):RMUX85:O0 T4Y 0.567	; syn__0766_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000001_100	; I:6	; <= LogicTILE(2,6):RMUX86:O0 T4X 0.475	; syn__0746_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0001000_100	; I:3	; <= LogicTILE(0,6):OMUX47:O0 T0 0.197	; syn__0417_
RMUX74: 10'b0000001_100	; I:6	; <= LogicTILE(2,6):RMUX20:O0 T4X 0.475	; syn__0758_
RMUX75: 10'b0010000_100	; I:2	; <= LogicTILE(0,6):OMUX44:O0 T0 0.197	; syn__0479_
RMUX76: 10'b0000100_100	; I:4	; <= LogicTILE(0,6):RMUX74:O0 T0 0.381	; syn__0758_
RMUX77: 10'b0010000_001	; I:16	; <= LogicTILE(0,2):RMUX69:O0 T4Y 0.623	; syn__0738_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b1000000_001	; I:14	; <= LogicTILE(0,4):RMUX19:O0 T4Y 0.567	; syn__0740_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0100000_010	; I:8	; <= LogicTILE(4,6):RMUX93:O0 T4X 0.482	; syn__0768_
RMUX83: 10'b0000010_100	; I:5	; <= LogicTILE(1,6):RMUX93:O0 T4X 0.44	; syn__0337_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_100	; I:1	; <= LogicTILE(0,6):OMUX41:O0 T0 0.197	; syn__0411_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b1000000_100	; I:0	; <= LogicTILE(0,6):OMUX38:O0 T0 0.197	; syn__0423_
RMUX88: 10'b0100000_010	; I:8	; <= LogicTILE(4,6):RMUX43:O0 T4X 0.482	; syn__0330_
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0010000_001	; I:16	; <= LogicTILE(0,2):RMUX69:O0 T4Y 0.623	; syn__0738_
RMUX94: 10'b1000000_001	; I:14	; <= LogicTILE(0,4):RMUX19:O0 T4Y 0.567	; syn__0740_
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000100_001	; I:24	; A	; <= LogicTILE(0,6):RMUX82:O0 T0 1.143	; syn__0768_
alta_slice00_IMUX01: 12'b000100000_010	; I:12	; B	; <= LogicTILE(0,6):RMUX11:O0 T0 1.102	; syn__0335_
alta_slice00_IMUX02: 12'b000100000_001	; I:21	; C	; <= LogicTILE(0,6):RMUX64:O0 T0 1.014	; syn__0766_
alta_slice00_IMUX03: 12'b000000100_001	; I:24	; D	; <= LogicTILE(0,6):RMUX83:O0 T0 0.688	; syn__0337_
alta_slice00_LUT: 16'ha2f3
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0435_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000100_001	; I:24	; A	; <= LogicTILE(0,6):RMUX82:O0 T0 1.143	; syn__0768_
alta_slice01_IMUX05: 12'b000100000_010	; I:12	; B	; <= LogicTILE(0,6):RMUX11:O0 T0 1.102	; syn__0335_
alta_slice01_IMUX06: 12'b000000010_001	; I:25	; C	; <= LogicTILE(0,6):RMUX88:O0 T0 1.014	; syn__0330_
alta_slice01_IMUX07: 12'b000000100_001	; I:24	; D	; <= LogicTILE(0,6):RMUX83:O0 T0 0.688	; syn__0337_
alta_slice01_LUT: 16'hb0bb
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0439_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b001000000_010	; I:11	; A	; <= LogicTILE(0,6):RMUX04:O0 T0 1.143	; syn__0335_
alta_slice02_IMUX09: 12'b100000000_010	; I:9	; B	; <= LogicTILE(1,6):RMUX06:O0 T1 1.109	; syn__0764_
alta_slice02_IMUX10: 12'b000000001_001	; I:26	; C	; <= LogicTILE(0,6):RMUX94:O0 T0 1.014	; syn__0740_
alta_slice02_IMUX11: 12'b000000100_001	; I:24	; D	; <= LogicTILE(0,6):RMUX83:O0 T0 0.688	; syn__0337_
alta_slice02_LUT: 16'hd0dd
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut	; syn__0428_
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000000000_000	; I:-1	; C
alta_slice03_IMUX15: 12'b000000000_000	; I:-1	; D
alta_slice03_LUT: 16'h0001
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__0789_
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b010000000_001	; I:19	; A	; <= LogicTILE(0,6):RMUX52:O0 T0 1.143	; syn__0760_
alta_slice04_IMUX17: 12'b000000100_010	; I:15	; B	; <= LogicTILE(0,6):RMUX29:O0 T0 1.102	; syn__0732_
alta_slice04_IMUX18: 12'b010000000_010	; I:10	; C	; <= LogicTILE(1,6):RMUX60:O0 T1 1.021	; syn__0336_
alta_slice04_IMUX19: 12'b000000100_001	; I:24	; D	; <= LogicTILE(0,6):RMUX83:O0 T0 0.688	; syn__0337_
alta_slice04_LUT: 16'h8caf
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0465_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000001000_010	; I:14	; A	; <= LogicTILE(0,6):RMUX22:O0 T0 1.143	; syn__0752_
alta_slice05_IMUX21: 12'b000100000_010	; I:12	; B	; <= LogicTILE(0,6):RMUX11:O0 T0 1.102	; syn__0335_
alta_slice05_IMUX22: 12'b001000000_001	; I:20	; C	; <= LogicTILE(0,6):RMUX58:O0 T0 1.014	; syn__0393_
alta_slice05_IMUX23: 12'b000000100_001	; I:24	; D	; <= LogicTILE(0,6):RMUX83:O0 T0 0.688	; syn__0337_
alta_slice05_LUT: 16'hb0bb
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0392_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000001_001	; I:26	; A	; <= LogicTILE(0,6):RMUX94:O0 T0 1.143	; syn__0740_
alta_slice06_IMUX25: 12'b000001000_001	; I:23	; B	; <= LogicTILE(0,6):RMUX77:O0 T0 1.102	; syn__0738_
alta_slice06_IMUX26: 12'b010000000_010	; I:10	; C	; <= LogicTILE(1,6):RMUX60:O0 T1 1.021	; syn__0336_
alta_slice06_IMUX27: 12'b000000100_001	; I:24	; D	; <= LogicTILE(0,6):RMUX83:O0 T0 0.688	; syn__0337_
alta_slice06_LUT: 16'h8caf
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0361_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b100000000_010	; I:9	; A	; <= LogicTILE(1,6):RMUX24:O0 T1 1.15	; syn__0730_
alta_slice07_IMUX29: 12'b000000100_001	; I:24	; B	; <= LogicTILE(0,6):RMUX83:O0 T0 1.102	; syn__0337_
alta_slice07_IMUX30: 12'b001000000_001	; I:20	; C	; <= LogicTILE(0,6):RMUX58:O0 T0 1.014	; syn__0393_
alta_slice07_IMUX31: 12'b000100000_010	; I:12	; D	; <= LogicTILE(0,6):RMUX11:O0 T0 0.688	; syn__0335_
alta_slice07_LUT: 16'hb0bb
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0405_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000100000_100	; I:3	; A	; <= LogicTILE(0,6):OMUX19:O0 T0 0.996	; syn__0361_
alta_slice08_IMUX33: 12'b010000000_001	; I:19	; B	; <= LogicTILE(0,6):RMUX53:O0 T0 1.102	; syn__0357_
alta_slice08_IMUX34: 12'b000000000_000	; I:-1	; C
alta_slice08_IMUX35: 12'b000100000_010	; I:12	; D	; <= LogicTILE(0,6):RMUX11:O0 T0 0.688	; syn__0335_
alta_slice08_LUT: 16'h88aa
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0356_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000001000_010	; I:14	; A	; <= LogicTILE(0,6):RMUX22:O0 T0 1.143	; syn__0752_
alta_slice09_IMUX37: 12'b000000100_001	; I:24	; B	; <= LogicTILE(0,6):RMUX83:O0 T0 1.102	; syn__0337_
alta_slice09_IMUX38: 12'b010000000_010	; I:10	; C	; <= LogicTILE(1,6):RMUX84:O0 T1 1.021	; syn__0744_
alta_slice09_IMUX39: 12'b000100000_010	; I:12	; D	; <= LogicTILE(0,6):RMUX11:O0 T0 0.688	; syn__0335_
alta_slice09_LUT: 16'hb0bb
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0381_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000100000_010	; I:12	; B	; <= LogicTILE(0,6):RMUX11:O0 T0 1.102	; syn__0335_
alta_slice10_IMUX42: 12'b001000000_100	; I:2	; C	; <= LogicTILE(0,6):OMUX13:O0 T0 0.867	; syn__0465_
alta_slice10_IMUX43: 12'b010000000_010	; I:10	; D	; <= LogicTILE(1,6):RMUX66:O0 T1 0.695	; syn__0756_
alta_slice10_LUT: 16'hf030
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; syn__0464_
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000001_001	; I:26	; A	; <= LogicTILE(0,6):RMUX94:O0 T0 1.143	; syn__0740_
alta_slice11_IMUX45: 12'b000100000_010	; I:12	; B	; <= LogicTILE(0,6):RMUX11:O0 T0 1.102	; syn__0335_
alta_slice11_IMUX46: 12'b000100000_001	; I:21	; C	; <= LogicTILE(0,6):RMUX64:O0 T0 1.014	; syn__0766_
alta_slice11_IMUX47: 12'b000000100_001	; I:24	; D	; <= LogicTILE(0,6):RMUX83:O0 T0 0.688	; syn__0337_
alta_slice11_LUT: 16'hb0bb
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; syn__0431_
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b001000000_010	; I:11	; A	; <= LogicTILE(0,6):RMUX04:O0 T0 1.143	; syn__0335_
alta_slice12_IMUX49: 12'b100000000_010	; I:9	; B	; <= LogicTILE(1,6):RMUX06:O0 T1 1.109	; syn__0764_
alta_slice12_IMUX50: 12'b010000000_001	; I:19	; C	; <= LogicTILE(0,6):RMUX52:O0 T0 1.014	; syn__0760_
alta_slice12_IMUX51: 12'b000000100_001	; I:24	; D	; <= LogicTILE(0,6):RMUX83:O0 T0 0.688	; syn__0337_
alta_slice12_LUT: 16'hc4f5
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0423_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b100000000_010	; I:9	; A	; <= LogicTILE(1,6):RMUX24:O0 T1 1.15	; syn__0730_
alta_slice13_IMUX53: 12'b000000100_001	; I:24	; B	; <= LogicTILE(0,6):RMUX83:O0 T0 1.102	; syn__0337_
alta_slice13_IMUX54: 12'b001000000_010	; I:11	; C	; <= LogicTILE(0,6):RMUX04:O0 T0 1.014	; syn__0335_
alta_slice13_IMUX55: 12'b010000000_010	; I:10	; D	; <= LogicTILE(1,6):RMUX90:O0 T1 0.695	; syn__0758_
alta_slice13_LUT: 16'haf23
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0411_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000001000_001	; I:23	; A	; <= LogicTILE(0,6):RMUX76:O0 T0 1.143	; syn__0758_
alta_slice14_IMUX57: 12'b000000100_001	; I:24	; B	; <= LogicTILE(0,6):RMUX83:O0 T0 1.102	; syn__0337_
alta_slice14_IMUX58: 12'b010000000_010	; I:10	; C	; <= LogicTILE(1,6):RMUX60:O0 T1 1.021	; syn__0336_
alta_slice14_IMUX59: 12'b010000000_010	; I:10	; D	; <= LogicTILE(1,6):RMUX66:O0 T1 0.695	; syn__0756_
alta_slice14_LUT: 16'haf23
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0479_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b010000000_001	; I:19	; A	; <= LogicTILE(0,6):RMUX52:O0 T0 1.143	; syn__0760_
alta_slice15_IMUX61: 12'b000000100_001	; I:24	; B	; <= LogicTILE(0,6):RMUX83:O0 T0 1.102	; syn__0337_
alta_slice15_IMUX62: 12'b001000000_010	; I:11	; C	; <= LogicTILE(0,6):RMUX04:O0 T0 1.014	; syn__0335_
alta_slice15_IMUX63: 12'b010000000_010	; I:10	; D	; <= LogicTILE(1,6):RMUX90:O0 T1 0.695	; syn__0758_
alta_slice15_LUT: 16'hbb0b
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0417_
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 1 6
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000001_010	; I:13	; <= LogicTILE(1,5):RMUX75:O0 T4Y 0.527	; syn__0453_
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b1000000_001	; I:14	; <= LogicTILE(1,4):RMUX25:O0 T4Y 0.567	; syn__0764_
RMUX07: 10'b0100000_010	; I:8	; <= LogicTILE(5,6):RMUX49:O0 T4X 0.482	; syn__0432_
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0001000_100	; I:3	; <= LogicTILE(1,6):OMUX11:O0 T0 0.197	; syn__0328_
RMUX10: 10'b0100000_010	; I:8	; <= LogicTILE(5,6):RMUX03:O0 T4X 0.482	; syn__0744_
RMUX11: 10'b0010000_001	; I:16	; <= LogicTILE(1,2):RMUX75:O0 T4Y 0.623	; syn__0750_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0100000_100	; I:1	; <= LogicTILE(0,6):OMUX03:O0 T1 0.193	; syn__0439_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0001000_100	; I:3	; <= LogicTILE(0,6):OMUX09:O0 T1 0.193	; syn__0789_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0100000_100	; I:1	; <= LogicTILE(1,6):OMUX05:O0 T0 0.197	; syn__0451_
RMUX22: 10'b1000000_100	; I:0	; <= LogicTILE(0,6):OMUX00:O0 T1 0.193	; syn__0435_
RMUX23: 10'b0010000_100	; I:2	; <= LogicTILE(0,6):OMUX06:O0 T1 0.193	; syn__0428_
RMUX24: 10'b0000001_010	; I:13	; <= LogicTILE(1,5):RMUX55:O0 T4Y 0.527	; syn__0730_
RMUX25: 10'b0000010_100	; I:5	; <= LogicTILE(2,6):RMUX79:O0 T4X 0.44	; syn__0791_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000001_100	; I:6	; <= BramTILE(3,6):RMUX56:O0 T4X 0.475	; IOvalue3[16]
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0010000_001	; I:16	; <= LogicTILE(1,2):RMUX55:O0 T4Y 0.623	; syn__0468_
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000010_100	; I:5	; <= LogicTILE(2,6):RMUX33:O0 T4X 0.44	; syn__0754_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0100000_100	; I:1	; <= LogicTILE(1,6):OMUX17:O0 T0 0.197	; syn__0430_
RMUX40: 10'b0100000_100	; I:1	; <= LogicTILE(0,6):OMUX15:O0 T1 0.193	; syn__0392_
RMUX41: 10'b0000001_010	; I:13	; <= LogicTILE(1,5):RMUX55:O0 T4Y 0.527	; syn__0730_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000010_100	; I:5	; <= LogicTILE(2,6):RMUX56:O0 T4X 0.44	; syn__0325_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0001000_001	; I:17	; <= LogicTILE(1,7):RMUX07:O0 T4Y 0.527	; syn__0400_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0010000_100	; I:2	; <= LogicTILE(0,6):OMUX30:O0 T1 0.193	; syn__0464_
RMUX51: 10'b0000010_100	; I:5	; <= LogicTILE(2,6):RMUX86:O0 T4X 0.44	; syn__0746_
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0001000_001	; I:17	; <= LogicTILE(1,7):RMUX87:O0 T4Y 0.527	; syn__0336_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0001000_100	; I:3	; <= LogicTILE(1,6):OMUX35:O0 T0 0.197	; syn__0800_
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000001_010	; I:13	; <= LogicTILE(1,5):RMUX39:O0 T4Y 0.527	; syn__0393_
RMUX60: 10'b0000001_010	; I:13	; <= LogicTILE(1,5):RMUX62:O0 T4Y 0.527	; syn__0336_
RMUX61: 10'b0001000_001	; I:17	; <= LogicTILE(1,7):RMUX14:O0 T4Y 0.527	; tc3.WD[6]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000001_010	; I:13	; <= LogicTILE(1,5):RMUX39:O0 T4Y 0.527	; syn__0393_
RMUX64: 10'b0100000_100	; I:1	; <= LogicTILE(0,6):OMUX27:O0 T1 0.193	; syn__0381_
RMUX65: 10'b0001000_100	; I:3	; <= LogicTILE(0,6):OMUX33:O0 T1 0.193	; syn__0431_
RMUX66: 10'b0100000_001	; I:15	; <= LogicTILE(1,3):RMUX62:O0 T4Y 0.606	; syn__0756_
RMUX67: 10'b0000001_100	; I:6	; <= BramTILE(3,6):RMUX86:O0 T4X 0.475	; IOvalue3[15]
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0100000_100	; I:1	; <= LogicTILE(1,6):OMUX29:O0 T0 0.197	; syn__0427_
RMUX70: 10'b1000000_100	; I:0	; <= LogicTILE(0,6):OMUX24:O0 T1 0.193	; syn__0356_
RMUX71: 10'b0000001_010	; I:13	; <= LogicTILE(1,5):RMUX85:O0 T4Y 0.527	; syn__0334_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000010_100	; I:5	; <= LogicTILE(2,6):RMUX43:O0 T4X 0.44	; syn__0446_
RMUX74: 10'b0000001_010	; I:13	; <= LogicTILE(1,5):RMUX92:O0 T4Y 0.527	; syn__0335_
RMUX75: 10'b0001000_100	; I:3	; <= LogicTILE(1,6):OMUX47:O0 T0 0.197	; syn__0438_
RMUX76: 10'b0000010_100	; I:5	; <= LogicTILE(2,6):RMUX93:O0 T4X 0.44	; syn__0746_
RMUX77: 10'b0001000_010	; I:10	; <= LogicTILE(0,6):RMUX93:O0 T4X 0.475	; syn__0738_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b1000000_001	; I:14	; <= LogicTILE(1,4):RMUX19:O0 T4Y 0.567	; syn__0736_
RMUX80: 10'b0000001_010	; I:13	; <= LogicTILE(1,5):RMUX92:O0 T4Y 0.527	; syn__0335_
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000100_100	; I:4	; <= LogicTILE(1,6):RMUX80:O0 T0 0.381	; syn__0335_
RMUX83: 10'b0100000_010	; I:8	; <= LogicTILE(5,6):RMUX93:O0 T4X 0.482	; syn__0768_
RMUX84: 10'b1000000_010	; I:7	; <= LogicTILE(4,6):RMUX20:O0 T4X 0.48	; syn__0744_
RMUX85: 10'b0000001_010	; I:13	; <= LogicTILE(1,5):RMUX92:O0 T4Y 0.527	; syn__0335_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0100000_010	; I:8	; <= LogicTILE(5,6):RMUX93:O0 T4X 0.482	; syn__0768_
RMUX88: 10'b0001000_001	; I:17	; <= LogicTILE(1,7):RMUX67:O0 T4Y 0.527	; syn__0399_
RMUX89: 10'b1000000_001	; I:14	; <= LogicTILE(1,4):RMUX19:O0 T4Y 0.567	; syn__0736_
RMUX90: 10'b0000010_100	; I:5	; <= LogicTILE(2,6):RMUX20:O0 T4X 0.44	; syn__0758_
RMUX91: 10'b0100000_100	; I:1	; <= LogicTILE(1,6):OMUX41:O0 T0 0.197	; syn__0397_
RMUX92: 10'b0010000_100	; I:2	; <= LogicTILE(1,6):OMUX44:O0 T0 0.197	; syn__0434_
RMUX93: 10'b0001000_001	; I:17	; <= LogicTILE(1,7):RMUX21:O0 T4Y 0.527	; syn__0337_
RMUX94: 10'b1000000_010	; I:7	; <= LogicTILE(4,6):RMUX43:O0 T4X 0.48	; syn__0330_
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000010_010	; I:16	; B	; <= LogicTILE(1,6):RMUX35:O0 T0 1.102	; syn__0754_
alta_slice00_IMUX02: 12'b000000100_100	; I:6	; C	; <= LogicTILE(1,6):OMUX31:O0 T0 0.867	; syn__0387_
alta_slice00_IMUX03: 12'b010000000_001	; I:19	; D	; <= LogicTILE(1,6):RMUX53:O0 T0 0.688	; syn__0336_
alta_slice00_LUT: 16'hc0f0
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0385_
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0385_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000010_001	; I:25	; B	; <= LogicTILE(1,6):RMUX89:O0 T0 1.102	; syn__0736_
alta_slice01_IMUX06: 12'b001000000_100	; I:2	; C	; <= LogicTILE(1,6):OMUX07:O0 T0 0.867	; syn__0452_
alta_slice01_IMUX07: 12'b010000000_001	; I:19	; D	; <= LogicTILE(1,6):RMUX53:O0 T0 0.688	; syn__0336_
alta_slice01_LUT: 16'hc0f0
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0451_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000001000_001	; I:23	; B	; <= LogicTILE(1,6):RMUX77:O0 T0 1.102	; syn__0738_
alta_slice02_IMUX10: 12'b001000000_010	; I:11	; C	; <= LogicTILE(1,6):RMUX04:O0 T0 1.014	; syn__0453_
alta_slice02_IMUX11: 12'b000010000_001	; I:22	; D	; <= LogicTILE(1,6):RMUX71:O0 T0 0.688	; syn__0334_
alta_slice02_LUT: 16'hc0f0
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0452_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000100_001	; I:24	; A	; <= LogicTILE(1,6):RMUX82:O0 T0 1.143	; syn__0335_
alta_slice03_IMUX13: 12'b000000001_010	; I:17	; B	; <= LogicTILE(1,6):RMUX41:O0 T0 1.102	; syn__0730_
alta_slice03_IMUX14: 12'b000000001_001	; I:26	; C	; <= LogicTILE(1,6):RMUX94:O0 T0 1.014	; syn__0330_
alta_slice03_IMUX15: 12'b000010000_001	; I:22	; D	; <= LogicTILE(1,6):RMUX71:O0 T0 0.688	; syn__0334_
alta_slice03_LUT: 16'hc4f5
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0328_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000100_001	; I:24	; A	; <= LogicTILE(1,6):RMUX82:O0 T0 1.143	; syn__0335_
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000000010_001	; I:25	; C	; <= LogicTILE(1,6):RMUX88:O0 T0 1.014	; syn__0399_
alta_slice04_IMUX19: 12'b000100000_010	; I:12	; D	; <= LogicTILE(1,6):RMUX11:O0 T0 0.688	; syn__0750_
alta_slice04_LUT: 16'hf050
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0398_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000100000_001	; I:21	; B	; <= LogicTILE(1,6):RMUX65:O0 T0 1.102	; syn__0431_
alta_slice05_IMUX22: 12'b000100000_010	; I:12	; C	; <= LogicTILE(1,6):RMUX10:O0 T0 1.014	; syn__0744_
alta_slice05_IMUX23: 12'b000010000_001	; I:22	; D	; <= LogicTILE(1,6):RMUX71:O0 T0 0.688	; syn__0334_
alta_slice05_LUT: 16'hc0cc
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0430_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000010000_001	; I:22	; B	; <= LogicTILE(1,6):RMUX71:O0 T0 1.102	; syn__0334_
alta_slice06_IMUX26: 12'b000010000_001	; I:22	; C	; <= LogicTILE(1,6):RMUX70:O0 T0 1.014	; syn__0356_
alta_slice06_IMUX27: 12'b000000010_001	; I:25	; D	; <= LogicTILE(1,6):RMUX89:O0 T0 0.688	; syn__0736_
alta_slice06_LUT: 16'hf030
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0354_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000010000_001	; I:22	; B	; <= LogicTILE(1,6):RMUX71:O0 T0 1.102	; syn__0334_
alta_slice07_IMUX30: 12'b000000000_000	; I:-1	; C
alta_slice07_IMUX31: 12'b000000100_001	; I:24	; D	; <= LogicTILE(1,6):RMUX83:O0 T0 0.688	; syn__0768_
alta_slice07_LUT: 16'h00cc
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0446_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000010000_001	; I:22	; B	; <= LogicTILE(1,6):RMUX71:O0 T0 1.102	; syn__0334_
alta_slice08_IMUX34: 12'b000100000_001	; I:21	; C	; <= LogicTILE(1,6):RMUX64:O0 T0 1.014	; syn__0381_
alta_slice08_IMUX35: 12'b000100000_010	; I:12	; D	; <= LogicTILE(1,6):RMUX11:O0 T0 0.688	; syn__0750_
alta_slice08_LUT: 16'hf030
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0378_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000010000_001	; I:22	; B	; <= LogicTILE(1,6):RMUX71:O0 T0 1.102	; syn__0334_
alta_slice09_IMUX38: 12'b000001000_001	; I:23	; C	; <= LogicTILE(1,6):RMUX76:O0 T0 1.014	; syn__0746_
alta_slice09_IMUX39: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,6):RMUX23:O0 T0 0.688	; syn__0428_
alta_slice09_LUT: 16'hf300
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0427_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000001_010	; I:17	; A	; <= LogicTILE(1,6):RMUX40:O0 T0 1.143	; syn__0392_
alta_slice10_IMUX41: 12'b000010000_001	; I:22	; B	; <= LogicTILE(1,6):RMUX71:O0 T0 1.102	; syn__0334_
alta_slice10_IMUX42: 12'b100000000_010	; I:9	; C	; <= LogicTILE(2,6):RMUX12:O0 T1 1.021	; syn__0388_
alta_slice10_IMUX43: 12'b000000000_000	; I:-1	; D
alta_slice10_LUT: 16'ha2a2
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0387_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b000000000_000	; I:-1	; D
alta_slice11_LUT: 16'h0001
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0800_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b100000000_001	; I:18	; B	; <= LogicTILE(1,6):RMUX47:O0 T0 1.102	; syn__0400_
alta_slice12_IMUX50: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,6):OMUX01:O0 T0 0.867	; syn__0385_
alta_slice12_IMUX51: 12'b000000010_100	; I:7	; D	; <= LogicTILE(1,6):OMUX40:O0 T0 0.541	; syn__0397_
alta_slice12_LUT: 16'hc000
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0384_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000010_010	; I:16	; B	; <= LogicTILE(1,6):RMUX35:O0 T0 1.102	; syn__0754_
alta_slice13_IMUX54: 12'b001000000_100	; I:2	; C	; <= LogicTILE(1,6):OMUX13:O0 T0 0.867	; syn__0398_
alta_slice13_IMUX55: 12'b000010000_001	; I:22	; D	; <= LogicTILE(1,6):RMUX71:O0 T0 0.688	; syn__0334_
alta_slice13_LUT: 16'hc0f0
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0397_
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0397_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b010000000_010	; I:10	; A	; <= LogicTILE(2,6):RMUX48:O0 T1 1.15	; syn__0752_
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000001000_010	; I:14	; C	; <= LogicTILE(1,6):RMUX22:O0 T0 1.014	; syn__0435_
alta_slice14_IMUX59: 12'b000010000_001	; I:22	; D	; <= LogicTILE(1,6):RMUX71:O0 T0 0.688	; syn__0334_
alta_slice14_LUT: 16'ha0f0
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0434_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000010000_001	; I:22	; B	; <= LogicTILE(1,6):RMUX71:O0 T0 1.102	; syn__0334_
alta_slice15_IMUX62: 12'b000010000_010	; I:13	; C	; <= LogicTILE(1,6):RMUX16:O0 T0 1.014	; syn__0439_
alta_slice15_IMUX63: 12'b001000000_001	; I:20	; D	; <= LogicTILE(1,6):RMUX59:O0 T0 0.688	; syn__0393_
alta_slice15_LUT: 16'hf030
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0438_
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 2 6
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0010000_100	; I:2	; <= LogicTILE(2,6):OMUX08:O0 T0 0.197	; syn__0462_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0010000_010	; I:9	; <= LogicTILE(1,6):RMUX74:O0 T4X 0.44	; syn__0335_
RMUX04: 10'b0100000_010	; I:8	; <= LogicTILE(6,6):RMUX03:O0 T4X 0.482	; syn__0758_
RMUX05: 10'b0010000_010	; I:9	; <= LogicTILE(1,6):RMUX51:O0 T4X 0.44	; syn__0746_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000010_100	; I:5	; <= BramTILE(3,6):RMUX26:O0 T4X 0.44	; IOvalue3[5]
RMUX09: 10'b0001000_100	; I:3	; <= LogicTILE(2,6):OMUX11:O0 T0 0.197	; syn__0235_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000001_100	; I:6	; <= LogicTILE(4,6):RMUX03:O0 T4X 0.475	; tc3.IM[6]
RMUX12: 10'b0010000_001	; I:16	; <= LogicTILE(2,2):RMUX02:O0 T4Y 0.623	; syn__0388_
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b1000000_100	; I:0	; <= LogicTILE(1,6):OMUX00:O0 T1 0.193	; syn__0385_
RMUX15: 10'b0000010_100	; I:5	; <= BramTILE(3,6):RMUX03:O0 T4X 0.44	; IOvalue3[2]
RMUX16: 10'b1000000_001	; I:14	; <= LogicTILE(2,4):RMUX25:O0 T4Y 0.567	; syn__0764_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0100000_100	; I:1	; <= LogicTILE(2,6):OMUX05:O0 T0 0.197	; syn__0777_
RMUX20: 10'b0100000_010	; I:8	; <= LogicTILE(6,6):RMUX03:O0 T4X 0.482	; syn__0758_
RMUX21: 10'b1000000_100	; I:0	; <= LogicTILE(2,6):OMUX02:O0 T0 0.197	; syn__0773_
RMUX22: 10'b0010000_001	; I:16	; <= LogicTILE(2,2):RMUX25:O0 T4Y 0.623	; syn__0762_
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0001000_100	; I:3	; <= LogicTILE(2,6):OMUX23:O0 T0 0.197	; syn__0602_
RMUX26: 10'b0100000_100	; I:1	; <= LogicTILE(2,6):OMUX17:O0 T0 0.197	; syn__0779_
RMUX27: 10'b0001000_001	; I:17	; <= LogicTILE(2,7):RMUX80:O0 T4Y 0.527	; tc3.IM[7]
RMUX28: 10'b0000100_001	; I:18	; <= LogicTILE(2,8):RMUX57:O0 T4Y 0.567	; syn__0466_
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0100000_001	; I:15	; <= LogicTILE(2,3):RMUX55:O0 T4Y 0.606	; syn__0323_
RMUX32: 10'b1000000_100	; I:0	; <= LogicTILE(2,6):OMUX14:O0 T0 0.197	; syn__0570_
RMUX33: 10'b1000000_001	; I:14	; <= LogicTILE(2,4):RMUX32:O0 T4Y 0.567	; syn__0754_
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0100000_001	; I:15	; <= LogicTILE(2,3):RMUX09:O0 T4Y 0.606	; syn__0338_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0010000_100	; I:2	; <= LogicTILE(1,6):OMUX18:O0 T1 0.193	; syn__0354_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0001000_100	; I:3	; <= LogicTILE(1,6):OMUX21:O0 T1 0.193	; syn__0446_
RMUX40: 10'b0000010_010	; I:12	; <= LogicTILE(1,6):RMUX79:O0 T4X 0.482	; syn__0736_
RMUX41: 10'b1000000_100	; I:0	; <= LogicTILE(2,6):OMUX14:O0 T0 0.197	; syn__0570_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0001000_100	; I:3	; <= LogicTILE(1,6):OMUX21:O0 T1 0.193	; syn__0446_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000100_010	; I:11	; <= LogicTILE(0,6):RMUX79:O0 T4X 0.48	; syn__0740_
RMUX47: 10'b0010000_010	; I:9	; <= LogicTILE(1,6):RMUX31:O0 T4X 0.44	; syn__0468_
RMUX48: 10'b0100000_001	; I:15	; <= LogicTILE(2,3):RMUX85:O0 T4Y 0.606	; syn__0752_
RMUX49: 10'b0100000_001	; I:15	; <= LogicTILE(2,3):RMUX85:O0 T4Y 0.606	; syn__0752_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0100000_001	; I:15	; <= LogicTILE(2,3):RMUX39:O0 T4Y 0.606	; syn__0237_
RMUX53: 10'b0000100_001	; I:18	; <= LogicTILE(2,8):RMUX87:O0 T4Y 0.567	; syn__0476_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0001000_001	; I:17	; <= LogicTILE(2,7):RMUX14:O0 T4Y 0.527	; syn__0325_
RMUX57: 10'b1000000_100	; I:0	; <= LogicTILE(1,6):OMUX24:O0 T1 0.193	; syn__0378_
RMUX58: 10'b1000000_001	; I:14	; <= LogicTILE(2,4):RMUX39:O0 T4Y 0.567	; syn__0754_
RMUX59: 10'b0000100_010	; I:11	; <= LogicTILE(0,6):RMUX63:O0 T4X 0.48	; syn__0357_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0010000_100	; I:2	; <= LogicTILE(2,6):OMUX32:O0 T0 0.197	; syn__0776_
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000010_100	; I:5	; <= BramTILE(3,6):RMUX13:O0 T4X 0.44	; tc3.IM[0]
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0100000_010	; I:8	; <= LogicTILE(6,6):RMUX86:O0 T4X 0.482	; syn__0294_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0100000_100	; I:1	; <= LogicTILE(2,6):OMUX29:O0 T0 0.197	; syn__0487_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000001_100	; I:6	; <= LogicTILE(4,6):RMUX13:O0 T4X 0.475	; syn__0603_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b1000000_100	; I:0	; <= LogicTILE(1,6):OMUX36:O0 T1 0.193	; syn__0384_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000010_100	; I:5	; <= BramTILE(3,6):RMUX20:O0 T4X 0.44	; IOvalue3[3]
RMUX76: 10'b0001000_001	; I:17	; <= LogicTILE(2,7):RMUX21:O0 T4Y 0.527	; syn__0787_
RMUX77: 10'b0000010_010	; I:12	; <= LogicTILE(1,6):RMUX93:O0 T4X 0.482	; syn__0337_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0010000_001	; I:16	; <= LogicTILE(2,2):RMUX19:O0 T4Y 0.623	; syn__0791_
RMUX80: 10'b1000000_100	; I:0	; <= LogicTILE(2,6):OMUX38:O0 T0 0.197	; syn__0771_
RMUX81: 10'b0001000_100	; I:3	; <= LogicTILE(2,6):OMUX47:O0 T0 0.197	; tc3.WriteIM
RMUX82: 10'b0000100_001	; I:18	; <= LogicTILE(2,8):RMUX21:O0 T4Y 0.567	; tc3.IM[2]
RMUX83: 10'b1000000_001	; I:14	; <= LogicTILE(2,4):RMUX69:O0 T4Y 0.567	; syn__0454_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_100	; I:1	; <= LogicTILE(2,6):OMUX41:O0 T0 0.197	; syn__0488_
RMUX86: 10'b0100000_001	; I:15	; <= LogicTILE(2,3):RMUX69:O0 T4Y 0.606	; syn__0746_
RMUX87: 10'b0000010_100	; I:5	; <= BramTILE(3,6):RMUX93:O0 T4X 0.44	; IOvalue3[14]
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000001_100	; I:6	; <= LogicTILE(4,6):RMUX43:O0 T4X 0.475	; syn__0330_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000010_100	; I:5	; <= BramTILE(3,6):RMUX20:O0 T4X 0.44	; IOvalue3[3]
RMUX92: 10'b0010000_100	; I:2	; <= LogicTILE(2,6):OMUX44:O0 T0 0.197	; tc3.WriteDM
RMUX93: 10'b0100000_001	; I:15	; <= LogicTILE(2,3):RMUX69:O0 T4Y 0.606	; syn__0746_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000010_010	; I:12	; <= LogicTILE(1,6):RMUX43:O0 T4X 0.482	; syn__0325_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b010000000_010	; I:10	; A	; <= BramTILE(3,6):RMUX48:O0 T1 1.15	; tc3.IM[5]
alta_slice00_IMUX01: 12'b001000000_001	; I:20	; B	; <= LogicTILE(2,6):RMUX59:O0 T0 1.102	; syn__0357_
alta_slice00_IMUX02: 12'b000001000_010	; I:14	; C	; <= LogicTILE(2,6):RMUX22:O0 T0 1.014	; syn__0762_
alta_slice00_IMUX03: 12'b000100000_010	; I:12	; D	; <= LogicTILE(2,6):RMUX11:O0 T0 0.688	; tc3.IM[6]
alta_slice00_LUT: 16'hee50
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0773_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b100000000_010	; I:9	; A	; <= BramTILE(3,6):RMUX24:O0 T1 1.15	; tc3.IM[5]
alta_slice01_IMUX05: 12'b000000100_001	; I:24	; B	; <= LogicTILE(2,6):RMUX83:O0 T0 1.102	; syn__0454_
alta_slice01_IMUX06: 12'b000010000_010	; I:13	; C	; <= LogicTILE(2,6):RMUX16:O0 T0 1.014	; syn__0764_
alta_slice01_IMUX07: 12'b000100000_010	; I:12	; D	; <= LogicTILE(2,6):RMUX11:O0 T0 0.688	; tc3.IM[6]
alta_slice01_LUT: 16'hfa44
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0777_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b010000000_010	; I:10	; A	; <= BramTILE(3,6):RMUX48:O0 T1 1.15	; tc3.IM[5]
alta_slice02_IMUX09: 12'b001000000_001	; I:20	; B	; <= LogicTILE(2,6):RMUX59:O0 T0 1.102	; syn__0357_
alta_slice02_IMUX10: 12'b010000000_010	; I:10	; C	; <= BramTILE(3,6):RMUX60:O0 T1 1.021	; syn__0732_
alta_slice02_IMUX11: 12'b000100000_010	; I:12	; D	; <= LogicTILE(2,6):RMUX11:O0 T0 0.688	; tc3.IM[6]
alta_slice02_LUT: 16'hffe4
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0462_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000100_010	; I:15	; A	; <= LogicTILE(2,6):RMUX28:O0 T0 1.143	; syn__0466_
alta_slice03_IMUX13: 12'b000000010_010	; I:16	; B	; <= LogicTILE(2,6):RMUX35:O0 T0 1.102	; syn__0338_
alta_slice03_IMUX14: 12'b000001000_100	; I:5	; C	; <= LogicTILE(2,6):OMUX25:O0 T0 0.867	; syn__0236_
alta_slice03_IMUX15: 12'b010000000_001	; I:19	; D	; <= LogicTILE(2,6):RMUX53:O0 T0 0.688	; syn__0476_
alta_slice03_LUT: 16'h8000
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0235_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b100000000_010	; I:9	; B	; <= BramTILE(3,6):RMUX06:O0 T1 1.109	; tc3.IM[1]
alta_slice04_IMUX18: 12'b000000100_001	; I:24	; C	; <= LogicTILE(2,6):RMUX82:O0 T0 1.014	; tc3.IM[2]
alta_slice04_IMUX19: 12'b000100000_001	; I:21	; D	; <= LogicTILE(2,6):RMUX65:O0 T0 0.688	; tc3.IM[0]
alta_slice04_LUT: 16'h0010
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0570_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b100000000_010	; I:9	; A	; <= BramTILE(3,6):RMUX24:O0 T1 1.15	; tc3.IM[5]
alta_slice05_IMUX21: 12'b100000000_001	; I:18	; B	; <= LogicTILE(2,6):RMUX47:O0 T0 1.102	; syn__0468_
alta_slice05_IMUX22: 12'b001000000_010	; I:11	; C	; <= LogicTILE(2,6):RMUX04:O0 T0 1.014	; syn__0758_
alta_slice05_IMUX23: 12'b000100000_010	; I:12	; D	; <= LogicTILE(2,6):RMUX11:O0 T0 0.688	; tc3.IM[6]
alta_slice05_LUT: 16'hfa44
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0779_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b010000000_010	; I:10	; A	; <= BramTILE(3,6):RMUX48:O0 T1 1.15	; tc3.IM[5]
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b100000000_001	; I:18	; C	; <= LogicTILE(2,6):RMUX46:O0 T0 1.014	; syn__0740_
alta_slice06_IMUX27: 12'b001000000_010	; I:11	; D	; <= LogicTILE(2,6):RMUX05:O0 T0 0.688	; syn__0746_
alta_slice06_LUT: 16'hfa50
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0775_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b010000000_010	; I:10	; A	; <= BramTILE(3,6):RMUX72:O0 T1 1.15	; tc3.IM[1]
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000000000_000	; I:-1	; C
alta_slice07_IMUX31: 12'b000010000_001	; I:22	; D	; <= LogicTILE(2,6):RMUX71:O0 T0 0.688	; syn__0603_
alta_slice07_LUT: 16'h7700
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0602_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000001_001	; I:26	; B	; <= LogicTILE(2,6):RMUX95:O0 T0 1.102	; syn__0325_
alta_slice08_IMUX34: 12'b010000000_001	; I:19	; C	; <= LogicTILE(2,6):RMUX52:O0 T0 1.014	; syn__0237_
alta_slice08_IMUX35: 12'b000001000_001	; I:23	; D	; <= LogicTILE(2,6):RMUX77:O0 T0 0.688	; syn__0337_
alta_slice08_LUT: 16'hc0cc
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0236_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b100000000_010	; I:9	; C	; <= BramTILE(3,6):RMUX36:O0 T1 1.021	; tc3.IM[4]
alta_slice09_IMUX39: 12'b000010000_100	; I:4	; D	; <= LogicTILE(2,6):OMUX25:O0 T0 0.541	; syn__0236_
alta_slice09_LUT: 16'h5055
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0487_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000100000_100	; I:3	; A	; <= LogicTILE(2,6):OMUX19:O0 T0 0.996	; syn__0775_
alta_slice10_IMUX41: 12'b010000000_010	; I:10	; B	; <= BramTILE(3,6):RMUX54:O0 T1 1.109	; tc3.IM[5]
alta_slice10_IMUX42: 12'b000000001_010	; I:17	; C	; <= LogicTILE(2,6):RMUX40:O0 T0 1.014	; syn__0736_
alta_slice10_IMUX43: 12'b000100000_010	; I:12	; D	; <= LogicTILE(2,6):RMUX11:O0 T0 0.688	; tc3.IM[6]
alta_slice10_LUT: 16'haafc
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0776_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000010000_100	; I:4	; A	; <= LogicTILE(2,6):OMUX25:O0 T0 0.996	; syn__0236_
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000001000_001	; I:23	; C	; <= LogicTILE(2,6):RMUX76:O0 T0 1.014	; syn__0787_
alta_slice11_IMUX47: 12'b000000001_010	; I:17	; D	; <= LogicTILE(2,6):RMUX41:O0 T0 0.688	; syn__0570_
alta_slice11_LUT: 16'hdc50
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b010000000_010	; I:10	; A	; <= BramTILE(3,6):RMUX48:O0 T1 1.15	; tc3.IM[5]
alta_slice12_IMUX49: 12'b000000010_001	; I:25	; B	; <= LogicTILE(2,6):RMUX89:O0 T0 1.102	; syn__0330_
alta_slice12_IMUX50: 12'b001000000_001	; I:20	; C	; <= LogicTILE(2,6):RMUX58:O0 T0 1.014	; syn__0754_
alta_slice12_IMUX51: 12'b000100000_010	; I:12	; D	; <= LogicTILE(2,6):RMUX11:O0 T0 0.688	; tc3.IM[6]
alta_slice12_LUT: 16'hee50
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0771_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b010000000_010	; I:10	; A	; <= BramTILE(3,6):RMUX72:O0 T1 1.15	; tc3.IM[1]
alta_slice13_IMUX53: 12'b000100000_001	; I:21	; B	; <= LogicTILE(2,6):RMUX65:O0 T0 1.102	; tc3.IM[0]
alta_slice13_IMUX54: 12'b000000100_001	; I:24	; C	; <= LogicTILE(2,6):RMUX82:O0 T0 1.014	; tc3.IM[2]
alta_slice13_IMUX55: 12'b000000000_000	; I:-1	; D
alta_slice13_LUT: 16'h0020
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0488_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b100000000_010	; I:9	; B	; <= BramTILE(3,6):RMUX06:O0 T1 1.109	; tc3.IM[1]
alta_slice14_IMUX58: 12'b000001000_001	; I:23	; C	; <= LogicTILE(2,6):RMUX76:O0 T0 1.014	; syn__0787_
alta_slice14_IMUX59: 12'b000100000_001	; I:21	; D	; <= LogicTILE(2,6):RMUX65:O0 T0 0.688	; tc3.IM[0]
alta_slice14_LUT: 16'h00c0
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; tc3.WriteDM
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b010000000_010	; I:10	; A	; <= BramTILE(3,6):RMUX72:O0 T1 1.15	; tc3.IM[1]
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000001000_001	; I:23	; C	; <= LogicTILE(2,6):RMUX76:O0 T0 1.014	; syn__0787_
alta_slice15_IMUX63: 12'b000100000_001	; I:21	; D	; <= LogicTILE(2,6):RMUX65:O0 T0 0.688	; tc3.IM[0]
alta_slice15_LUT: 16'h5000
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; tc3.WriteIM
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 3 6
BramClkMUX00: 4'b0010	; Clk0	; syn__1103_
BramClkMUX01: 4'b0011	; Clk1	; syn__1103_
CLKMODE: 1'b0
CtrlMUX00: 12'b000000000_000	; I:-1
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000000000_000	; I:-1	; AddressA[0]
IMUX01: 12'b000000000_000	; I:-1	; AddressA[1]
IMUX02: 12'b000000000_000	; I:-1	; AddressA[2]
IMUX03: 12'b000000000_000	; I:-1	; AddressA[3]
IMUX04: 12'b000000000_000	; I:-1	; AddressA[4]
IMUX05: 12'b000000000_000	; I:-1	; AddressA[5]
IMUX06: 12'b000000000_000	; I:-1	; AddressA[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b000000001_010	; I:17	; DataInA[0]	; <= BramTILE(3,6):RMUX46:O0 T0 0.688	; tc3.WD[0]
IMUX13: 12'b100000000_010	; I:9	; DataInA[1]	; <= BramTILE(3,6):RMUX11:O0 T0 0.688	; tc3.WD[1]
IMUX14: 12'b100000000_001	; I:18	; DataInA[2]	; <= BramTILE(3,6):RMUX52:O0 T0 0.688	; tc3.WD[2]
IMUX15: 12'b000001000_010	; I:14	; DataInA[3]	; <= BramTILE(3,6):RMUX29:O0 T0 0.688	; tc3.WD[3]
IMUX16: 12'b000010000_001	; I:22	; DataInA[4]	; <= BramTILE(3,6):RMUX76:O0 T0 0.688	; tc3.WD[4]
IMUX17: 12'b010000000_010	; I:10	; DataInA[5]	; <= BramTILE(3,6):RMUX17:O0 T0 0.688	; tc3.WD[5]
IMUX18: 12'b000100000_001	; I:21	; DataInA[6]	; <= BramTILE(3,6):RMUX70:O0 T0 0.688	; tc3.WD[6]
IMUX19: 12'b000001000_001	; I:23	; DataInA[7]	; <= BramTILE(3,6):RMUX83:O0 T0 0.688	; tc3.WD[7]
IMUX20: 12'b001000000_001	; I:20	; DataInA[8]	; <= BramTILE(3,6):RMUX64:O0 T0 0.688	; tc3.WD[8]
IMUX21: 12'b001000000_001	; I:20	; DataInA[9]	; <= BramTILE(3,6):RMUX65:O0 T0 0.688	; tc3.WD[9]
IMUX22: 12'b000000010_001	; I:25	; DataInA[10]	; <= BramTILE(3,6):RMUX94:O0 T0 0.688	; tc3.WD[10]
IMUX23: 12'b000010000_010	; I:13	; DataInA[11]	; <= BramTILE(3,6):RMUX35:O0 T0 0.688	; tc3.WD[11]
IMUX24: 12'b000000001_100	; I:8	; DataInA[12]	; <= BramTILE(3,6):RMUX04:O0 T0 0.688	; tc3.WD[12]
IMUX25: 12'b000000001_010	; I:17	; DataInA[13]	; <= BramTILE(3,6):RMUX47:O0 T0 0.688	; tc3.WD[13]
IMUX26: 12'b000000100_010	; I:15	; DataInA[14]	; <= BramTILE(3,6):RMUX34:O0 T0 0.688	; tc3.WD[14]
IMUX27: 12'b000000010_010	; I:16	; DataInA[15]	; <= BramTILE(3,6):RMUX42:O0 T0 0.688	; tc3.WD[15]
IMUX28: 12'b010000000_010	; I:10	; DataInA[16]	; <= BramTILE(3,6):RMUX16:O0 T0 0.688	; tc3.WD[16]
IMUX29: 12'b000010000_001	; I:22	; DataInA[17]	; <= BramTILE(3,6):RMUX77:O0 T0 0.688	; tc3.WD[17]
IMUX30: 12'b000010000_100	; I:4	; <= LogicTILE(4,6):RMUX00:O0 T1 0.388	; syn__1103_
IMUX31: 12'b000010000_100	; I:4	; <= LogicTILE(4,6):RMUX06:O0 T1 0.388	; syn__1103_
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b000000000_000	; I:-1	; AddressB[6]
IMUX58: 12'b000000000_000	; I:-1	; AddressB[5]
IMUX59: 12'b000000000_000	; I:-1	; AddressB[4]
IMUX60: 12'b000000000_000	; I:-1	; AddressB[3]
IMUX61: 12'b000000000_000	; I:-1	; AddressB[2]
IMUX62: 12'b000000000_000	; I:-1	; AddressB[1]
IMUX63: 12'b010000000_001	; I:19	; AddressB[0]	; <= BramTILE(3,6):RMUX71:O0 T0 0.688	; tc3.IM[17]
INIT_VAL: 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0100000_100	; I:1	; <= BramTILE(3,6):BufMUX17:O0 T0 0.3	; IOvalue3[1]
RMUX03: 10'b0010000_100	; I:2	; <= BramTILE(3,6):BufMUX18:O0 T0 0.3	; IOvalue3[2]
RMUX04: 10'b0000100_001	; I:18	; <= BramTILE(3,8):RMUX27:O0 T4Y 0.567	; tc3.WD[12]
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000010_100	; I:5	; <= LogicTILE(4,6):RMUX49:O0 T4X 0.44	; tc3.IM[1]
RMUX07: 10'b0010000_010	; I:9	; <= LogicTILE(2,6):RMUX01:O0 T4X 0.44	; syn__0462_
RMUX08: 10'b1000000_100	; I:0	; <= BramTILE(3,6):BufMUX16:O0 T0 0.3	; IOvalue3[0]
RMUX09: 10'b0010000_100	; I:2	; <= BramTILE(3,6):BufMUX18:O0 T0 0.3	; IOvalue3[2]
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0001000_001	; I:17	; <= BramTILE(3,7):RMUX27:O0 T4Y 0.527	; tc3.WD[1]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX02:O0 T4Y 0.606	; tc3.IM[0]
RMUX14: 10'b0001000_100	; I:3	; <= BramTILE(3,6):BufMUX19:O0 T0 0.3	; IOvalue3[3]
RMUX15: 10'b0100000_100	; I:1	; <= BramTILE(3,6):BufMUX17:O0 T0 0.3	; IOvalue3[1]
RMUX16: 10'b0000001_010	; I:13	; <= BramTILE(3,5):RMUX25:O0 T4Y 0.527	; tc3.WD[16]
RMUX17: 10'b0000010_010	; I:12	; <= LogicTILE(0,6):RMUX49:O0 T4X 0.482	; tc3.WD[5]
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b1000000_100	; I:0	; <= BramTILE(3,6):BufMUX16:O0 T0 0.3	; IOvalue3[0]
RMUX20: 10'b0001000_100	; I:3	; <= BramTILE(3,6):BufMUX19:O0 T0 0.3	; IOvalue3[3]
RMUX21: 10'b0000001_010	; I:13	; <= BramTILE(3,5):RMUX75:O0 T4Y 0.527	; IOaddr3[16]
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000001_001	; I:20	; <= BramTILE(3,7):RMUX55:O0 T4Y 0.623	; tc3.IM[5]
RMUX25: 10'b0010000_100	; I:2	; <= BramTILE(3,6):BufMUX22:O0 T0 0.3	; IOvalue3[6]
RMUX26: 10'b0100000_100	; I:1	; <= BramTILE(3,6):BufMUX21:O0 T0 0.3	; IOvalue3[5]
RMUX27: 10'b0010000_100	; I:2	; <= BramTILE(3,6):BufMUX22:O0 T0 0.3	; IOvalue3[6]
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000010_010	; I:12	; <= LogicTILE(0,6):RMUX33:O0 T4X 0.482	; tc3.WD[3]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0010000_100	; I:2	; <= BramTILE(3,6):BufMUX22:O0 T0 0.3	; IOvalue3[6]
RMUX32: 10'b0100000_100	; I:1	; <= BramTILE(3,6):BufMUX21:O0 T0 0.3	; IOvalue3[5]
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX09:O0 T4Y 0.606	; tc3.WD[14]
RMUX35: 10'b0000001_010	; I:13	; <= BramTILE(3,5):RMUX09:O0 T4Y 0.527	; tc3.WD[11]
RMUX36: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX32:O0 T4Y 0.606	; tc3.IM[4]
RMUX37: 10'b0000001_010	; I:13	; <= BramTILE(3,5):RMUX32:O0 T4Y 0.527	; IOvalue3[17]
RMUX38: 10'b0001000_100	; I:3	; <= BramTILE(3,6):BufMUX23:O0 T0 0.3	; IOvalue3[7]
RMUX39: 10'b0010000_010	; I:9	; <= LogicTILE(2,6):RMUX81:O0 T4X 0.44	; tc3.WriteIM
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000001_001	; I:20	; <= BramTILE(3,7):RMUX32:O0 T4Y 0.623	; tc3.WD[15]
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b1000000_100	; I:0	; <= BramTILE(3,6):BufMUX20:O0 T0 0.3	; IOvalue3[4]
RMUX46: 10'b0001000_001	; I:17	; <= BramTILE(3,7):RMUX07:O0 T4Y 0.527	; tc3.WD[0]
RMUX47: 10'b0000001_010	; I:13	; <= BramTILE(3,5):RMUX55:O0 T4Y 0.527	; tc3.WD[13]
RMUX48: 10'b0000100_001	; I:18	; <= BramTILE(3,8):RMUX37:O0 T4Y 0.567	; tc3.IM[5]
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b1000000_100	; I:0	; <= BramTILE(3,6):BufMUX24:O0 T0 0.3	; IOvalue3[9]
RMUX51: 10'b0000100_100	; I:4	; <= BramTILE(3,6):BufMUX34:O0 T0 0.3	; IOvalue3[8]
RMUX52: 10'b0001000_001	; I:17	; <= BramTILE(3,7):RMUX87:O0 T4Y 0.527	; tc3.WD[2]
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000100_001	; I:18	; <= BramTILE(3,8):RMUX37:O0 T4Y 0.567	; tc3.IM[5]
RMUX55: 10'b0001000_100	; I:3	; <= BramTILE(3,6):BufMUX27:O0 T0 0.3	; IOvalue3[12]
RMUX56: 10'b0000100_001	; I:18	; <= BramTILE(3,8):RMUX14:O0 T4Y 0.567	; IOvalue3[16]
RMUX57: 10'b0010000_100	; I:2	; <= BramTILE(3,6):BufMUX26:O0 T0 0.3	; IOvalue3[11]
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000100_010	; I:11	; <= LogicTILE(0,6):RMUX38:O0 T4X 0.48	; syn__0732_
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000100_100	; I:4	; <= BramTILE(3,6):BufMUX34:O0 T0 0.3	; IOvalue3[8]
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000001_010	; I:13	; <= BramTILE(3,5):RMUX85:O0 T4Y 0.527	; tc3.WD[8]
RMUX65: 10'b0100000_001	; I:15	; <= BramTILE(3,3):RMUX85:O0 T4Y 0.606	; tc3.WD[9]
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0100000_100	; I:1	; <= BramTILE(3,6):BufMUX25:O0 T0 0.3	; IOvalue3[10]
RMUX68: 10'b0001000_100	; I:3	; <= BramTILE(3,6):BufMUX27:O0 T0 0.3	; IOvalue3[12]
RMUX69: 10'b0100000_100	; I:1	; <= BramTILE(3,6):BufMUX25:O0 T0 0.3	; IOvalue3[10]
RMUX70: 10'b0001000_010	; I:10	; <= LogicTILE(1,6):RMUX61:O0 T4X 0.475	; tc3.WD[6]
RMUX71: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX85:O0 T4Y 0.606	; tc3.IM[17]
RMUX72: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX19:O0 T4Y 0.606	; tc3.IM[1]
RMUX73: 10'b0001000_010	; I:10	; <= LogicTILE(1,6):RMUX91:O0 T4X 0.475	; syn__0397_
RMUX74: 10'b0000100_001	; I:18	; <= BramTILE(3,8):RMUX44:O0 T4Y 0.567	; tc3.IM[6]
RMUX75: 10'b0010000_100	; I:2	; <= BramTILE(3,6):BufMUX30:O0 T0 0.3	; IOvalue3[15]
RMUX76: 10'b0000100_010	; I:11	; <= LogicTILE(0,6):RMUX45:O0 T4X 0.48	; tc3.WD[4]
RMUX77: 10'b0000100_001	; I:18	; <= BramTILE(3,8):RMUX21:O0 T4Y 0.567	; tc3.WD[17]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000100_100	; I:4	; <= BramTILE(3,6):BufMUX35:O0 T0 0.3	; IOvalue3[17]
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0001000_001	; I:17	; <= BramTILE(3,7):RMUX21:O0 T4Y 0.527	; tc3.WD[7]
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_100	; I:1	; <= BramTILE(3,6):BufMUX29:O0 T0 0.3	; IOvalue3[14]
RMUX86: 10'b0010000_100	; I:2	; <= BramTILE(3,6):BufMUX30:O0 T0 0.3	; IOvalue3[15]
RMUX87: 10'b1000000_100	; I:0	; <= BramTILE(3,6):BufMUX28:O0 T0 0.3	; IOvalue3[13]
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000001_001	; I:20	; <= BramTILE(3,7):RMUX92:O0 T4Y 0.623	; tc3.IM[8]
RMUX92: 10'b0001000_100	; I:3	; <= BramTILE(3,6):BufMUX31:O0 T0 0.3	; IOvalue3[16]
RMUX93: 10'b0100000_100	; I:1	; <= BramTILE(3,6):BufMUX29:O0 T0 0.3	; IOvalue3[14]
RMUX94: 10'b0000001_010	; I:13	; <= BramTILE(3,5):RMUX19:O0 T4Y 0.527	; tc3.WD[10]
RMUX95: 10'b0000000_000	; I:-1
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b1
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0001	; AsyncReset0
TileAsyncMUX01: 4'b0001	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0000	; WeRenA
TileWeRenMUX01: 4'b0001	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 4 6
AsyncMUX00: 1'b0	; AsyncReset_X1009_Y1001_GND
AsyncMUX01: 1'b0	; AsyncReset_X1009_Y1001_GND
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0	; AsyncReset_X1009_Y1001_GND
AsyncMUX07: 1'b0	; AsyncReset_X1009_Y1001_GND
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0	; AsyncReset_X1009_Y1001_GND
AsyncMUX13: 1'b0	; AsyncReset_X1009_Y1001_GND
AsyncMUX14: 1'b0	; AsyncReset_X1009_Y1001_GND
AsyncMUX15: 1'b0	; AsyncReset_X1009_Y1001_GND
ClkMUX00: 1'b0	; syn__1103__X1009_Y1001_SIG_VCC
ClkMUX01: 1'b0	; syn__1103__X1009_Y1001_SIG_VCC
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0	; syn__1103__X1009_Y1001_SIG_VCC
ClkMUX07: 1'b0	; syn__1103__X1009_Y1001_SIG_VCC
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0	; syn__1103__X1009_Y1001_SIG_VCC
ClkMUX13: 1'b0	; syn__1103__X1009_Y1001_SIG_VCC
ClkMUX14: 1'b0	; syn__1103__X1009_Y1001_SIG_VCC
ClkMUX15: 1'b0	; syn__1103__X1009_Y1001_SIG_VCC
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00010000_0010	; I:19	; <= LogicTILE(5,6):RMUX54:O0 T1 0.388	; syn__1103_
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000010_001	; I:19	; <= IOTILE(4,9):InputMUX00:O0 T4Y 0.561	; syn__1103_
RMUX01: 10'b0000010_001	; I:19	; <= IOTILE(4,9):InputMUX00:O0 T4Y 0.561	; syn__1103_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0010000_010	; I:9	; <= BramTILE(3,6):RMUX74:O0 T4X 0.44	; tc3.IM[6]
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000010_001	; I:19	; <= IOTILE(4,9):InputMUX00:O0 T4Y 0.561	; syn__1103_
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0100000_010	; I:8	; <= LogicTILE(8,6):RMUX26:O0 T4X 0.482	; syn__1029_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b1000000_001	; I:14	; <= LogicTILE(4,4):RMUX75:O0 T4Y 0.567	; syn__0784_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000100_001	; I:18	; <= LogicTILE(4,8):RMUX50:O0 T4Y 0.567	; syn__0603_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b1000000_100	; I:0	; <= LogicTILE(4,6):OMUX02:O0 T0 0.197	; syn__1102_[7]
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000010_100	; I:5	; <= LogicTILE(5,6):RMUX03:O0 T4X 0.44	; syn__0744_
RMUX21: 10'b0010000_010	; I:9	; <= BramTILE(3,6):RMUX51:O0 T4X 0.44	; IOvalue3[8]
RMUX22: 10'b0000001_010	; I:13	; <= LogicTILE(4,5):RMUX25:O0 T4Y 0.527	; syn__0783_
RMUX23: 10'b0000010_001	; I:19	; <= IOTILE(4,9):InputMUX00:O0 T4Y 0.561	; syn__1103_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0010000_010	; I:9	; <= BramTILE(3,6):RMUX08:O0 T4X 0.44	; IOvalue3[0]
RMUX27: 10'b0001000_010	; I:10	; <= LogicTILE(2,6):RMUX08:O0 T4X 0.475	; IOvalue3[5]
RMUX28: 10'b0000100_100	; I:4	; <= LogicTILE(4,6):RMUX26:O0 T0 0.381	; IOvalue3[0]
RMUX29: 10'b0000100_100	; I:4	; <= LogicTILE(4,6):RMUX27:O0 T0 0.381	; IOvalue3[5]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000001_010	; I:13	; <= LogicTILE(4,5):RMUX32:O0 T4Y 0.527	; IOaddr3[0]
RMUX34: 10'b0000100_001	; I:18	; <= LogicTILE(4,8):RMUX57:O0 T4Y 0.567	; tc3.IM[7]
RMUX35: 10'b0000100_100	; I:4	; <= LogicTILE(4,6):RMUX33:O0 T0 0.381	; IOaddr3[0]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0010000_100	; I:2	; <= LogicTILE(4,6):OMUX20:O0 T0 0.197	; syn__1102_[3]
RMUX39: 10'b0100000_100	; I:1	; <= LogicTILE(4,6):OMUX17:O0 T0 0.197	; syn__0330_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0010000_010	; I:9	; <= BramTILE(3,6):RMUX31:O0 T4X 0.44	; IOvalue3[6]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0100000_100	; I:1	; <= LogicTILE(4,6):OMUX17:O0 T0 0.197	; syn__0330_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000100_001	; I:18	; <= LogicTILE(4,8):RMUX57:O0 T4Y 0.567	; tc3.IM[7]
RMUX46: 10'b0001000_010	; I:10	; <= LogicTILE(2,6):RMUX31:O0 T4X 0.475	; syn__0323_
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000100_001	; I:18	; <= LogicTILE(4,8):RMUX37:O0 T4Y 0.567	; tc3.IM[1]
RMUX50: 10'b0010000_010	; I:9	; <= BramTILE(3,6):RMUX38:O0 T4X 0.44	; IOvalue3[7]
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0001000_001	; I:17	; <= LogicTILE(4,7):RMUX87:O0 T4Y 0.527	; syn__0788_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000010_100	; I:5	; <= LogicTILE(5,6):RMUX86:O0 T4X 0.44	; syn__1102_[0]
RMUX58: 10'b0001000_010	; I:10	; <= LogicTILE(2,6):RMUX15:O0 T4X 0.475	; IOvalue3[2]
RMUX59: 10'b0010000_010	; I:9	; <= BramTILE(3,6):RMUX15:O0 T4X 0.44	; IOvalue3[1]
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0001000_010	; I:10	; <= LogicTILE(2,6):RMUX15:O0 T4X 0.475	; IOvalue3[2]
RMUX63: 10'b0000010_100	; I:5	; <= LogicTILE(5,6):RMUX63:O0 T4X 0.44	; syn__0760_
RMUX64: 10'b0001000_001	; I:17	; <= LogicTILE(4,7):RMUX37:O0 T4Y 0.527	; tc3.IM[0]
RMUX65: 10'b0000100_001	; I:18	; <= LogicTILE(4,8):RMUX37:O0 T4Y 0.567	; tc3.IM[1]
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0010000_010	; I:9	; <= BramTILE(3,6):RMUX38:O0 T4X 0.44	; IOvalue3[7]
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b1000000_100	; I:0	; <= LogicTILE(4,6):OMUX26:O0 T0 0.197	; syn__0781_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0010000_010	; I:9	; <= BramTILE(3,6):RMUX91:O0 T4X 0.44	; tc3.IM[8]
RMUX74: 10'b0100000_001	; I:15	; <= LogicTILE(4,3):RMUX92:O0 T4Y 0.606	; syn__0744_
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0010000_001	; I:16	; <= LogicTILE(4,2):RMUX69:O0 T4Y 0.623	; syn__0793_
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0010000_010	; I:9	; <= BramTILE(3,6):RMUX68:O0 T4X 0.44	; IOvalue3[12]
RMUX81: 10'b0010000_100	; I:2	; <= LogicTILE(4,6):OMUX44:O0 T0 0.197	; syn__1102_[1]
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0010000_010	; I:9	; <= BramTILE(3,6):RMUX45:O0 T4X 0.44	; IOvalue3[4]
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0100000_001	; I:15	; <= LogicTILE(4,3):RMUX19:O0 T4Y 0.606	; syn__0786_
RMUX89: 10'b0001000_010	; I:10	; <= LogicTILE(2,6):RMUX91:O0 T4X 0.475	; IOvalue3[3]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0010000_010	; I:9	; <= BramTILE(3,6):RMUX45:O0 T4X 0.44	; IOvalue3[4]
RMUX93: 10'b0000010_100	; I:5	; <= LogicTILE(5,6):RMUX93:O0 T4X 0.44	; syn__0768_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0010000_010	; I:9	; <= BramTILE(3,6):RMUX91:O0 T4X 0.44	; tc3.IM[8]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0001
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0010	; syn__1103_
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000010000_001	; I:22	; B	; <= LogicTILE(4,6):RMUX71:O0 T0 1.102	; syn__0781_
alta_slice00_IMUX02: 12'b000000000_000	; I:-1	; C
alta_slice00_IMUX03: 12'b010000000_010	; I:10	; D	; <= LogicTILE(5,6):RMUX66:O0 T1 0.695	; IOvalue3[7]
alta_slice00_LUT: 16'hfc30
alta_slice00_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b1	; Q	; syn__1102_[7]
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000001_010	; I:17	; B	; <= LogicTILE(4,6):RMUX41:O0 T0 1.102	; IOvalue3[6]
alta_slice01_IMUX06: 12'b000000000_000	; I:-1	; C
alta_slice01_IMUX07: 12'b000010000_001	; I:22	; D	; <= LogicTILE(4,6):RMUX71:O0 T0 0.688	; syn__0781_
alta_slice01_LUT: 16'hccf0
alta_slice01_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice01_OMUX03: 1'b1	; Q	; syn__1102_[6]
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000100000_001	; I:21	; A	; <= LogicTILE(4,6):RMUX64:O0 T0 1.143	; tc3.IM[0]
alta_slice02_IMUX09: 12'b000100000_001	; I:21	; B	; <= LogicTILE(4,6):RMUX65:O0 T0 1.102	; tc3.IM[1]
alta_slice02_IMUX10: 12'b010000000_010	; I:10	; C	; <= LogicTILE(5,6):RMUX60:O0 T1 1.021	; IOaddr3[1]
alta_slice02_IMUX11: 12'b000000010_010	; I:16	; D	; <= LogicTILE(4,6):RMUX35:O0 T0 0.688	; IOaddr3[0]
alta_slice02_LUT: 16'h8000
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0785_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000100_010	; I:15	; A	; <= LogicTILE(4,6):RMUX28:O0 T0 1.143	; IOvalue3[0]
alta_slice03_IMUX13: 12'b000000010_010	; I:16	; B	; <= LogicTILE(4,6):RMUX35:O0 T0 1.102	; IOaddr3[0]
alta_slice03_IMUX14: 12'b000000010_010	; I:16	; C	; <= LogicTILE(4,6):RMUX34:O0 T0 1.014	; tc3.IM[7]
alta_slice03_IMUX15: 12'b010000000_010	; I:10	; D	; <= LogicTILE(5,6):RMUX90:O0 T1 0.695	; syn__0322_
alta_slice03_LUT: 16'he800
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0332_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b100000000_001	; I:18	; A	; <= LogicTILE(4,6):RMUX46:O0 T0 1.143	; syn__0323_
alta_slice04_IMUX17: 12'b010000000_100	; I:1	; B	; <= LogicTILE(4,6):OMUX10:O0 T0 0.955	; syn__0332_
alta_slice04_IMUX18: 12'b000000100_010	; I:15	; C	; <= LogicTILE(4,6):RMUX28:O0 T0 1.014	; IOvalue3[0]
alta_slice04_IMUX19: 12'b000000010_010	; I:16	; D	; <= LogicTILE(4,6):RMUX35:O0 T0 0.688	; IOaddr3[0]
alta_slice04_LUT: 16'h3113
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0331_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b001000000_100	; I:2	; A	; <= LogicTILE(4,6):OMUX13:O0 T0 0.996	; syn__0331_
alta_slice05_IMUX21: 12'b000000100_100	; I:6	; B	; <= LogicTILE(4,6):OMUX34:O0 T0 0.955	; syn__0260_
alta_slice05_IMUX22: 12'b000000100_100	; I:6	; C	; <= LogicTILE(4,6):OMUX31:O0 T0 0.867	; syn__0333_
alta_slice05_IMUX23: 12'b100000000_010	; I:9	; D	; <= LogicTILE(5,6):RMUX42:O0 T1 0.695	; tc3.IM[9]
alta_slice05_LUT: 16'haaa8
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0330_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000010000_001	; I:22	; B	; <= LogicTILE(4,6):RMUX71:O0 T0 1.102	; syn__0781_
alta_slice06_IMUX26: 12'b000000000_000	; I:-1	; C
alta_slice06_IMUX27: 12'b000000010_001	; I:25	; D	; <= LogicTILE(4,6):RMUX89:O0 T0 0.688	; IOvalue3[3]
alta_slice06_LUT: 16'hfc30
alta_slice06_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b1	; Q	; syn__1102_[3]
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000100_001	; I:24	; B	; <= LogicTILE(4,6):RMUX83:O0 T0 1.102	; IOvalue3[4]
alta_slice07_IMUX30: 12'b000000000_000	; I:-1	; C
alta_slice07_IMUX31: 12'b000010000_001	; I:22	; D	; <= LogicTILE(4,6):RMUX71:O0 T0 0.688	; syn__0781_
alta_slice07_LUT: 16'hccf0
alta_slice07_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice07_OMUX21: 1'b1	; Q	; syn__1102_[4]
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000010_001	; I:25	; A	; <= LogicTILE(4,6):RMUX88:O0 T0 1.143	; syn__0786_
alta_slice08_IMUX33: 12'b000001000_100	; I:5	; B	; <= LogicTILE(4,6):OMUX28:O0 T0 0.955	; syn__0782_
alta_slice08_IMUX34: 12'b000001000_001	; I:23	; C	; <= LogicTILE(4,6):RMUX76:O0 T0 1.014	; syn__0793_
alta_slice08_IMUX35: 12'b010000000_001	; I:19	; D	; <= LogicTILE(4,6):RMUX53:O0 T0 0.688	; syn__0788_
alta_slice08_LUT: 16'h8000
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0781_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b010000000_100	; I:1	; A	; <= LogicTILE(4,6):OMUX07:O0 T0 0.996	; syn__0785_
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000001000_010	; I:14	; C	; <= LogicTILE(4,6):RMUX22:O0 T0 1.014	; syn__0783_
alta_slice09_IMUX39: 12'b000100000_010	; I:12	; D	; <= LogicTILE(4,6):RMUX11:O0 T0 0.688	; syn__0784_
alta_slice09_LUT: 16'ha000
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0782_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000100_010	; I:15	; A	; <= LogicTILE(4,6):RMUX28:O0 T0 1.143	; IOvalue3[0]
alta_slice10_IMUX41: 12'b000000010_010	; I:16	; B	; <= LogicTILE(4,6):RMUX35:O0 T0 1.102	; IOaddr3[0]
alta_slice10_IMUX42: 12'b000000010_010	; I:16	; C	; <= LogicTILE(4,6):RMUX34:O0 T0 1.014	; tc3.IM[7]
alta_slice10_IMUX43: 12'b000000001_001	; I:26	; D	; <= LogicTILE(4,6):RMUX95:O0 T0 0.688	; tc3.IM[8]
alta_slice10_LUT: 16'h0041
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0333_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000010_010	; I:16	; A	; <= LogicTILE(4,6):RMUX34:O0 T0 1.143	; tc3.IM[7]
alta_slice11_IMUX45: 12'b000000010_010	; I:16	; B	; <= LogicTILE(4,6):RMUX35:O0 T0 1.102	; IOaddr3[0]
alta_slice11_IMUX46: 12'b100000000_010	; I:9	; C	; <= LogicTILE(5,6):RMUX36:O0 T1 1.021	; IOvalue3[0]
alta_slice11_IMUX47: 12'b000000001_001	; I:26	; D	; <= LogicTILE(4,6):RMUX95:O0 T0 0.688	; tc3.IM[8]
alta_slice11_LUT: 16'hcc60
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; syn__0260_
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0260_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000100_010	; I:15	; A	; <= LogicTILE(4,6):RMUX28:O0 T0 1.143	; IOvalue3[0]
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000000000_000	; I:-1	; C
alta_slice12_IMUX51: 12'b000010000_001	; I:22	; D	; <= LogicTILE(4,6):RMUX71:O0 T0 0.688	; syn__0781_
alta_slice12_LUT: 16'haaf0
alta_slice12_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice12_OMUX36: 1'b1	; Q	; syn__1102_[0]
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000010000_001	; I:22	; B	; <= LogicTILE(4,6):RMUX71:O0 T0 1.102	; syn__0781_
alta_slice13_IMUX54: 12'b000000000_000	; I:-1	; C
alta_slice13_IMUX55: 12'b000000100_010	; I:15	; D	; <= LogicTILE(4,6):RMUX29:O0 T0 0.688	; IOvalue3[5]
alta_slice13_LUT: 16'hfc30
alta_slice13_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice13_OMUX39: 1'b1	; Q	; syn__1102_[5]
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000010000_001	; I:22	; B	; <= LogicTILE(4,6):RMUX71:O0 T0 1.102	; syn__0781_
alta_slice14_IMUX58: 12'b000000000_000	; I:-1	; C
alta_slice14_IMUX59: 12'b001000000_001	; I:20	; D	; <= LogicTILE(4,6):RMUX59:O0 T0 0.688	; IOvalue3[1]
alta_slice14_LUT: 16'hfc30
alta_slice14_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b1	; Q	; syn__1102_[1]
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b001000000_001	; I:20	; A	; <= LogicTILE(4,6):RMUX58:O0 T0 1.143	; IOvalue3[2]
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000000000_000	; I:-1	; C
alta_slice15_IMUX63: 12'b000010000_001	; I:22	; D	; <= LogicTILE(4,6):RMUX71:O0 T0 0.688	; syn__0781_
alta_slice15_LUT: 16'haaf0
alta_slice15_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice15_OMUX45: 1'b1	; Q	; syn__1102_[2]
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 5 6
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0010000_010	; I:9	; <= LogicTILE(4,6):RMUX74:O0 T4X 0.44	; syn__0744_
RMUX04: 10'b0000001_010	; I:13	; <= LogicTILE(5,5):RMUX75:O0 T4Y 0.527	; syn__0413_
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b1000000_001	; I:14	; <= LogicTILE(5,4):RMUX75:O0 T4Y 0.567	; syn__0418_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0100000_100	; I:1	; <= LogicTILE(4,6):OMUX03:O0 T1 0.193	; syn__1102_[6]
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0100000_001	; I:15	; <= LogicTILE(5,3):RMUX25:O0 T4Y 0.606	; IOaddr3[5]
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000100_001	; I:18	; <= LogicTILE(5,8):RMUX80:O0 T4Y 0.567	; tc3.IM[9]
RMUX28: 10'b1000000_001	; I:14	; <= LogicTILE(5,4):RMUX09:O0 T4Y 0.567	; syn__0261_
RMUX29: 10'b0000100_100	; I:4	; <= LogicTILE(5,6):RMUX27:O0 T0 0.381	; tc3.IM[9]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000100_010	; I:11	; <= LogicTILE(2,6):RMUX08:O0 T4X 0.48	; IOvalue3[5]
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000100_100	; I:4	; <= LogicTILE(5,6):RMUX32:O0 T0 0.381	; IOvalue3[5]
RMUX35: 10'b0001000_001	; I:17	; <= LogicTILE(5,7):RMUX57:O0 T4Y 0.527	; IOaddr3[1]
RMUX36: 10'b0001000_010	; I:10	; <= BramTILE(3,6):RMUX08:O0 T4X 0.475	; IOvalue3[0]
RMUX37: 10'b0100000_100	; I:1	; <= LogicTILE(5,6):OMUX17:O0 T0 0.197	; syn__0270_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0001000_001	; I:17	; <= LogicTILE(5,7):RMUX57:O0 T4Y 0.527	; IOaddr3[1]
RMUX40: 10'b0001000_010	; I:10	; <= BramTILE(3,6):RMUX31:O0 T4X 0.475	; IOvalue3[6]
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000100_001	; I:18	; <= LogicTILE(5,8):RMUX80:O0 T4Y 0.567	; tc3.IM[9]
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0001000_100	; I:3	; <= LogicTILE(4,6):OMUX21:O0 T1 0.193	; syn__1102_[4]
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_100	; I:3	; <= LogicTILE(5,6):OMUX35:O0 T0 0.197	; syn__0432_
RMUX50: 10'b1000000_100	; I:0	; <= LogicTILE(5,6):OMUX26:O0 T0 0.197	; syn__0760_
RMUX51: 10'b0000100_001	; I:18	; <= LogicTILE(5,8):RMUX14:O0 T4Y 0.567	; syn__0512_
RMUX52: 10'b1000000_001	; I:14	; <= LogicTILE(5,4):RMUX39:O0 T4Y 0.567	; syn__0255_
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0100000_010	; I:8	; <= LogicTILE(9,6):RMUX13:O0 T4X 0.482	; tc1.IM[8]
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000001_100	; I:6	; <= LogicTILE(7,6):RMUX86:O0 T4X 0.475	; syn__0540_
RMUX58: 10'b0001000_010	; I:10	; <= BramTILE(3,6):RMUX15:O0 T4X 0.475	; IOvalue3[1]
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000001_010	; I:13	; <= LogicTILE(5,5):RMUX62:O0 T4Y 0.527	; IOaddr3[1]
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b1000000_100	; I:0	; <= LogicTILE(5,6):OMUX26:O0 T0 0.197	; syn__0760_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0001000_100	; I:3	; <= LogicTILE(4,6):OMUX33:O0 T1 0.193	; syn__0260_
RMUX66: 10'b0001000_010	; I:10	; <= BramTILE(3,6):RMUX38:O0 T4X 0.475	; IOvalue3[7]
RMUX67: 10'b0100000_100	; I:1	; <= LogicTILE(5,6):OMUX29:O0 T0 0.197	; syn__0265_
RMUX68: 10'b0010000_010	; I:9	; <= LogicTILE(4,6):RMUX15:O0 T4X 0.44	; syn__1102_[7]
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000010_100	; I:5	; <= LogicTILE(6,6):RMUX43:O0 T4X 0.44	; syn__0113_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0010000_010	; I:9	; <= LogicTILE(4,6):RMUX45:O0 T4X 0.44	; tc3.IM[7]
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b1000000_100	; I:0	; <= LogicTILE(5,6):OMUX38:O0 T0 0.197	; syn__0257_
RMUX81: 10'b0100000_100	; I:1	; <= LogicTILE(4,6):OMUX39:O0 T1 0.193	; syn__1102_[5]
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b1000000_100	; I:0	; <= LogicTILE(4,6):OMUX36:O0 T1 0.193	; syn__1102_[0]
RMUX87: 10'b0001000_100	; I:3	; <= LogicTILE(4,6):OMUX45:O0 T1 0.193	; syn__1102_[2]
RMUX88: 10'b0001000_010	; I:10	; <= BramTILE(3,6):RMUX91:O0 T4X 0.475	; tc3.IM[8]
RMUX89: 10'b1000000_001	; I:14	; <= LogicTILE(5,4):RMUX19:O0 T4Y 0.567	; IOaddr3[6]
RMUX90: 10'b0100000_001	; I:15	; <= LogicTILE(5,3):RMUX92:O0 T4Y 0.606	; syn__0322_
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0100000_100	; I:1	; <= LogicTILE(5,6):OMUX41:O0 T0 0.197	; syn__0768_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0001000_010	; I:10	; <= BramTILE(3,6):RMUX91:O0 T4X 0.475	; tc3.IM[8]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b001000000_001	; I:20	; A	; <= LogicTILE(5,6):RMUX58:O0 T0 1.143	; IOvalue3[1]
alta_slice00_IMUX01: 12'b000000010_010	; I:16	; B	; <= LogicTILE(5,6):RMUX35:O0 T0 1.102	; IOaddr3[1]
alta_slice00_IMUX02: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,6):RMUX76:O0 T0 1.014	; tc3.IM[7]
alta_slice00_IMUX03: 12'b000000001_001	; I:26	; D	; <= LogicTILE(5,6):RMUX95:O0 T0 0.688	; tc3.IM[8]
alta_slice00_LUT: 16'h9f17
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0767_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000001_100	; I:8	; B	; <= LogicTILE(5,6):OMUX46:O0 T0 0.955	; syn__0757_
alta_slice01_IMUX06: 12'b000010000_100	; I:4	; C	; <= LogicTILE(5,6):OMUX19:O0 T0 0.867	; syn__0412_
alta_slice01_IMUX07: 12'b000000100_010	; I:15	; D	; <= LogicTILE(5,6):RMUX29:O0 T0 0.688	; tc3.IM[9]
alta_slice01_LUT: 16'h030f
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0758_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000000001_100	; I:8	; C	; <= LogicTILE(5,6):OMUX43:O0 T0 0.867	; syn__0258_
alta_slice02_IMUX11: 12'b001000000_100	; I:2	; D	; <= LogicTILE(5,6):OMUX10:O0 T0 0.541	; syn__0259_
alta_slice02_LUT: 16'h0ff0
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0436_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000010_010	; I:16	; B	; <= LogicTILE(5,6):RMUX35:O0 T0 1.102	; IOaddr3[1]
alta_slice03_IMUX14: 12'b001000000_001	; I:20	; C	; <= LogicTILE(5,6):RMUX58:O0 T0 1.014	; IOvalue3[1]
alta_slice03_IMUX15: 12'b000000001_001	; I:26	; D	; <= LogicTILE(5,6):RMUX95:O0 T0 0.688	; tc3.IM[8]
alta_slice03_LUT: 16'h330f
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0259_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000001000_100	; I:5	; B	; <= LogicTILE(5,6):OMUX28:O0 T0 0.955	; syn__0265_
alta_slice04_IMUX18: 12'b000000000_000	; I:-1	; C
alta_slice04_IMUX19: 12'b000100000_100	; I:3	; D	; <= LogicTILE(5,6):OMUX16:O0 T0 0.541	; syn__0270_
alta_slice04_LUT: 16'h0033
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0419_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000001000_001	; I:23	; A	; <= LogicTILE(5,6):RMUX76:O0 T0 1.143	; tc3.IM[7]
alta_slice05_IMUX21: 12'b000010000_010	; I:13	; B	; <= LogicTILE(5,6):RMUX17:O0 T0 1.102	; IOaddr3[5]
alta_slice05_IMUX22: 12'b000000010_001	; I:25	; C	; <= LogicTILE(5,6):RMUX88:O0 T0 1.014	; tc3.IM[8]
alta_slice05_IMUX23: 12'b100000000_010	; I:9	; D	; <= LogicTILE(6,6):RMUX42:O0 T1 0.695	; IOvalue3[5]
alta_slice05_LUT: 16'h8680
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0270_
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0270_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b001000000_010	; I:11	; A	; <= LogicTILE(5,6):RMUX04:O0 T0 1.143	; syn__0413_
alta_slice06_IMUX25: 12'b001000000_100	; I:2	; B	; <= LogicTILE(5,6):OMUX16:O0 T0 0.955	; syn__0270_
alta_slice06_IMUX26: 12'b010000000_001	; I:19	; C	; <= LogicTILE(5,6):RMUX52:O0 T0 1.014	; syn__0255_
alta_slice06_IMUX27: 12'b000000100_010	; I:15	; D	; <= LogicTILE(5,6):RMUX29:O0 T0 0.688	; tc3.IM[9]
alta_slice06_LUT: 16'h0056
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0412_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000010_001	; I:25	; B	; <= LogicTILE(5,6):RMUX89:O0 T0 1.102	; IOaddr3[6]
alta_slice07_IMUX30: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,6):RMUX76:O0 T0 1.014	; tc3.IM[7]
alta_slice07_IMUX31: 12'b000000001_001	; I:26	; D	; <= LogicTILE(5,6):RMUX95:O0 T0 0.688	; tc3.IM[8]
alta_slice07_LUT: 16'h0fc3
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0268_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b001000000_100	; I:2	; A	; <= LogicTILE(5,6):OMUX13:O0 T0 0.996	; syn__0419_
alta_slice08_IMUX33: 12'b000100000_010	; I:12	; B	; <= LogicTILE(5,6):RMUX11:O0 T0 1.102	; syn__0418_
alta_slice08_IMUX34: 12'b000000100_100	; I:6	; C	; <= LogicTILE(5,6):OMUX31:O0 T0 0.867	; syn__0759_
alta_slice08_IMUX35: 12'b000000100_010	; I:15	; D	; <= LogicTILE(5,6):RMUX29:O0 T0 0.688	; tc3.IM[9]
alta_slice08_LUT: 16'hf066
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0760_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000001000_001	; I:23	; A	; <= LogicTILE(5,6):RMUX76:O0 T0 1.143	; tc3.IM[7]
alta_slice09_IMUX37: 12'b000010000_010	; I:13	; B	; <= LogicTILE(5,6):RMUX17:O0 T0 1.102	; IOaddr3[5]
alta_slice09_IMUX38: 12'b000000010_001	; I:25	; C	; <= LogicTILE(5,6):RMUX88:O0 T0 1.014	; tc3.IM[8]
alta_slice09_IMUX39: 12'b100000000_010	; I:9	; D	; <= LogicTILE(6,6):RMUX42:O0 T1 0.695	; IOvalue3[5]
alta_slice09_LUT: 16'h1019
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0265_
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0265_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000010_010	; I:16	; A	; <= LogicTILE(5,6):RMUX34:O0 T0 1.143	; IOvalue3[5]
alta_slice10_IMUX41: 12'b000010000_010	; I:13	; B	; <= LogicTILE(5,6):RMUX17:O0 T0 1.102	; IOaddr3[5]
alta_slice10_IMUX42: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,6):RMUX76:O0 T0 1.014	; tc3.IM[7]
alta_slice10_IMUX43: 12'b000000001_001	; I:26	; D	; <= LogicTILE(5,6):RMUX95:O0 T0 0.688	; tc3.IM[8]
alta_slice10_LUT: 16'h9f17
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0759_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000100_010	; I:15	; A	; <= LogicTILE(5,6):RMUX28:O0 T0 1.143	; syn__0261_
alta_slice11_IMUX45: 12'b010000000_100	; I:1	; B	; <= LogicTILE(5,6):OMUX10:O0 T0 0.955	; syn__0259_
alta_slice11_IMUX46: 12'b000000001_100	; I:8	; C	; <= LogicTILE(5,6):OMUX43:O0 T0 0.867	; syn__0258_
alta_slice11_IMUX47: 12'b000100000_001	; I:21	; D	; <= LogicTILE(5,6):RMUX65:O0 T0 0.688	; syn__0260_
alta_slice11_LUT: 16'h95a9
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0432_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000100_010	; I:15	; A	; <= LogicTILE(5,6):RMUX28:O0 T0 1.143	; syn__0261_
alta_slice12_IMUX49: 12'b010000000_100	; I:1	; B	; <= LogicTILE(5,6):OMUX10:O0 T0 0.955	; syn__0259_
alta_slice12_IMUX50: 12'b000000001_100	; I:8	; C	; <= LogicTILE(5,6):OMUX43:O0 T0 0.867	; syn__0258_
alta_slice12_IMUX51: 12'b000100000_001	; I:21	; D	; <= LogicTILE(5,6):RMUX65:O0 T0 0.688	; syn__0260_
alta_slice12_LUT: 16'h2a02
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0257_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b010000000_100	; I:1	; A	; <= LogicTILE(5,6):OMUX07:O0 T0 0.996	; syn__0436_
alta_slice13_IMUX53: 12'b000100000_001	; I:21	; B	; <= LogicTILE(5,6):RMUX65:O0 T0 1.102	; syn__0260_
alta_slice13_IMUX54: 12'b100000000_100	; I:0	; C	; <= LogicTILE(5,6):OMUX01:O0 T0 0.867	; syn__0767_
alta_slice13_IMUX55: 12'b000000100_010	; I:15	; D	; <= LogicTILE(5,6):RMUX29:O0 T0 0.688	; tc3.IM[9]
alta_slice13_LUT: 16'hf099
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0768_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000010_010	; I:16	; B	; <= LogicTILE(5,6):RMUX35:O0 T0 1.102	; IOaddr3[1]
alta_slice14_IMUX58: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,6):RMUX76:O0 T0 1.014	; tc3.IM[7]
alta_slice14_IMUX59: 12'b000000001_001	; I:26	; D	; <= LogicTILE(5,6):RMUX95:O0 T0 0.688	; tc3.IM[8]
alta_slice14_LUT: 16'h0fc3
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0258_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000001_010	; I:17	; A	; <= LogicTILE(5,6):RMUX40:O0 T0 1.143	; IOvalue3[6]
alta_slice15_IMUX61: 12'b000000010_001	; I:25	; B	; <= LogicTILE(5,6):RMUX89:O0 T0 1.102	; IOaddr3[6]
alta_slice15_IMUX62: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,6):RMUX76:O0 T0 1.014	; tc3.IM[7]
alta_slice15_IMUX63: 12'b000000001_001	; I:26	; D	; <= LogicTILE(5,6):RMUX95:O0 T0 0.688	; tc3.IM[8]
alta_slice15_LUT: 16'h60e8
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0757_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 6 6
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0100000_100	; I:1	; <= LogicTILE(5,6):OMUX03:O0 T1 0.193	; syn__0758_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0010000_001	; I:16	; <= LogicTILE(6,2):RMUX75:O0 T4Y 0.623	; syn__0536_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0001000_001	; I:17	; <= LogicTILE(6,7):RMUX50:O0 T4Y 0.527	; syn__0922_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000001_100	; I:6	; <= LogicTILE(8,6):RMUX03:O0 T4X 0.475	; syn__0636_
RMUX16: 10'b1000000_001	; I:14	; <= LogicTILE(6,4):RMUX25:O0 T4Y 0.567	; syn__0535_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0100000_001	; I:15	; <= LogicTILE(6,3):RMUX25:O0 T4Y 0.606	; syn__0079_
RMUX23: 10'b1000000_010	; I:7	; <= LogicTILE(9,6):RMUX49:O0 T4X 0.48	; syn__0854_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b1000000_001	; I:14	; <= LogicTILE(6,4):RMUX09:O0 T4Y 0.567	; syn__0064_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000001_010	; I:13	; <= LogicTILE(6,5):RMUX32:O0 T4Y 0.527	; tc1.IM[7]
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000100_100	; I:4	; <= LogicTILE(6,6):RMUX33:O0 T0 0.381	; tc1.IM[7]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0001000_100	; I:3	; <= LogicTILE(5,6):OMUX21:O0 T1 0.193	; syn__0268_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000010_010	; I:12	; <= LogicTILE(2,6):RMUX08:O0 T4X 0.482	; IOvalue3[5]
RMUX43: 10'b0100000_100	; I:1	; <= LogicTILE(6,6):OMUX17:O0 T0 0.197	; syn__0113_
RMUX44: 10'b0001000_010	; I:10	; <= LogicTILE(4,6):RMUX81:O0 T4X 0.475	; syn__1102_[1]
RMUX45: 10'b0000001_100	; I:6	; <= LogicTILE(8,6):RMUX33:O0 T4X 0.475	; syn__0956_
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0001000_010	; I:10	; <= LogicTILE(4,6):RMUX38:O0 T4X 0.475	; syn__1102_[3]
RMUX52: 10'b0100000_010	; I:8	; <= BramTILE(10,6):RMUX63:O0 T4X 0.482	; tc2.DM[2]
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0100000_010	; I:8	; <= BramTILE(10,6):RMUX13:O0 T4X 0.482	; syn__1036_
RMUX56: 10'b0100000_001	; I:15	; <= LogicTILE(6,3):RMUX62:O0 T4Y 0.606	; tc2.IM[8]
RMUX57: 10'b0100000_010	; I:8	; <= BramTILE(10,6):RMUX86:O0 T4X 0.482	; IOvalue1[16]
RMUX58: 10'b0000100_100	; I:4	; <= LogicTILE(6,6):RMUX56:O0 T0 0.381	; tc2.IM[8]
RMUX59: 10'b0000001_100	; I:6	; <= LogicTILE(8,6):RMUX63:O0 T4X 0.475	; syn__0564_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b1000000_010	; I:7	; <= LogicTILE(9,6):RMUX13:O0 T4X 0.48	; tc1.IM[8]
RMUX65: 10'b1000000_001	; I:14	; <= LogicTILE(6,4):RMUX85:O0 T4Y 0.567	; syn__0095_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0100000_001	; I:15	; <= LogicTILE(6,3):RMUX85:O0 T4Y 0.606	; tc2.IM[7]
RMUX71: 10'b0000001_010	; I:13	; <= LogicTILE(6,5):RMUX85:O0 T4Y 0.527	; syn__0720_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0010000_100	; I:2	; <= LogicTILE(6,6):OMUX44:O0 T0 0.197	; tc2.WD[2]
RMUX74: 10'b1000000_001	; I:14	; <= LogicTILE(6,4):RMUX92:O0 T4Y 0.567	; syn__0798_
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000100_100	; I:4	; <= LogicTILE(6,6):RMUX74:O0 T0 0.381	; syn__0798_
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b1000000_001	; I:14	; <= LogicTILE(6,4):RMUX92:O0 T4Y 0.567	; syn__0798_
RMUX81: 10'b0010000_100	; I:2	; <= LogicTILE(6,6):OMUX44:O0 T0 0.197	; tc2.WD[2]
RMUX82: 10'b1000000_010	; I:7	; <= LogicTILE(9,6):RMUX93:O0 T4X 0.48	; syn__0855_
RMUX83: 10'b0001000_010	; I:10	; <= LogicTILE(4,6):RMUX45:O0 T4X 0.475	; tc3.IM[7]
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0001000_100	; I:3	; <= LogicTILE(6,6):OMUX47:O0 T0 0.197	; syn__0294_
RMUX87: 10'b0100000_100	; I:1	; <= LogicTILE(6,6):OMUX41:O0 T0 0.197	; syn__0066_
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b1000000_001	; I:14	; <= LogicTILE(6,4):RMUX19:O0 T4Y 0.567	; syn__0537_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000100_010	; I:11	; <= BramTILE(3,6):RMUX91:O0 T4X 0.48	; tc3.IM[8]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000100000_001	; I:21	; C	; <= LogicTILE(6,6):RMUX64:O0 T0 1.014	; tc1.IM[8]
alta_slice00_IMUX03: 12'b000000010_010	; I:16	; D	; <= LogicTILE(6,6):RMUX35:O0 T0 0.688	; tc1.IM[7]
alta_slice00_LUT: 16'ha659
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0909_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000000100_001	; I:24	; C	; <= LogicTILE(6,6):RMUX82:O0 T0 1.014	; syn__0855_
alta_slice01_IMUX07: 12'b000001000_010	; I:14	; D	; <= LogicTILE(6,6):RMUX23:O0 T0 0.688	; syn__0854_
alta_slice01_LUT: 16'h0ff0
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0921_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000100000_001	; I:21	; C	; <= LogicTILE(6,6):RMUX64:O0 T0 1.014	; tc1.IM[8]
alta_slice02_IMUX11: 12'b000000010_010	; I:16	; D	; <= LogicTILE(6,6):RMUX35:O0 T0 0.688	; tc1.IM[7]
alta_slice02_LUT: 16'h91f7
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut	; syn__0627_
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000010000_010	; I:13	; A	; <= LogicTILE(6,6):RMUX16:O0 T0 1.143	; syn__0535_
alta_slice03_IMUX13: 12'b010000000_010	; I:10	; B	; <= LogicTILE(7,6):RMUX78:O0 T1 1.109	; syn__0186_
alta_slice03_IMUX14: 12'b000001000_001	; I:23	; C	; <= LogicTILE(6,6):RMUX76:O0 T0 1.014	; syn__0798_
alta_slice03_IMUX15: 12'b000000000_000	; I:-1	; D
alta_slice03_LUT: 16'hba30
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000010000_010	; I:13	; C	; <= LogicTILE(6,6):RMUX16:O0 T0 1.014	; syn__0535_
alta_slice04_IMUX19: 12'b000000010_001	; I:25	; D	; <= LogicTILE(6,6):RMUX89:O0 T0 0.688	; syn__0537_
alta_slice04_LUT: 16'hffc0
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000010000_001	; I:22	; C	; <= LogicTILE(6,6):RMUX70:O0 T0 1.014	; tc2.IM[7]
alta_slice05_IMUX23: 12'b000000100_010	; I:15	; D	; <= LogicTILE(6,6):RMUX29:O0 T0 0.688	; syn__0064_
alta_slice05_LUT: 16'he800
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0113_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000010000_001	; I:22	; A	; <= LogicTILE(6,6):RMUX70:O0 T0 1.143	; tc2.IM[7]
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b001000000_001	; I:20	; C	; <= LogicTILE(6,6):RMUX58:O0 T0 1.014	; tc2.IM[8]
alta_slice06_IMUX27: 12'b000000000_000	; I:-1	; D
alta_slice06_LUT: 16'hd177
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0681_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000010000_010	; I:13	; A	; <= LogicTILE(6,6):RMUX16:O0 T0 1.143	; syn__0535_
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000001000_001	; I:23	; C	; <= LogicTILE(6,6):RMUX76:O0 T0 1.014	; syn__0798_
alta_slice07_IMUX31: 12'b000100000_001	; I:21	; D	; <= LogicTILE(6,6):RMUX65:O0 T0 0.688	; syn__0095_
alta_slice07_LUT: 16'h88f8
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000010000_010	; I:13	; A	; <= LogicTILE(6,6):RMUX16:O0 T0 1.143	; syn__0535_
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000001000_010	; I:14	; C	; <= LogicTILE(6,6):RMUX22:O0 T0 1.014	; syn__0079_
alta_slice08_IMUX35: 12'b010000000_010	; I:10	; D	; <= LogicTILE(7,6):RMUX66:O0 T1 0.695	; syn__0798_
alta_slice08_LUT: 16'h8f88
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000010000_010	; I:13	; C	; <= LogicTILE(6,6):RMUX16:O0 T0 1.014	; syn__0535_
alta_slice09_IMUX39: 12'b001000000_010	; I:11	; D	; <= LogicTILE(6,6):RMUX05:O0 T0 0.688	; syn__0536_
alta_slice09_LUT: 16'hffc0
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000100000_001	; I:21	; C	; <= LogicTILE(6,6):RMUX64:O0 T0 1.014	; tc1.IM[8]
alta_slice10_IMUX43: 12'b000000010_010	; I:16	; D	; <= LogicTILE(6,6):RMUX35:O0 T0 0.688	; tc1.IM[7]
alta_slice10_LUT: 16'h91f7
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; syn__0643_
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000010000_010	; I:13	; A	; <= LogicTILE(6,6):RMUX16:O0 T0 1.143	; syn__0535_
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000001000_001	; I:23	; C	; <= LogicTILE(6,6):RMUX76:O0 T0 1.014	; syn__0798_
alta_slice11_IMUX47: 12'b000010000_001	; I:22	; D	; <= LogicTILE(6,6):RMUX71:O0 T0 0.688	; syn__0720_
alta_slice11_LUT: 16'h88f8
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000010000_010	; I:13	; C	; <= LogicTILE(6,6):RMUX16:O0 T0 1.014	; syn__0535_
alta_slice12_IMUX51: 12'b000000000_000	; I:-1	; D
alta_slice12_LUT: 16'h0777
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0540_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000010000_001	; I:22	; A	; <= LogicTILE(6,6):RMUX70:O0 T0 1.143	; tc2.IM[7]
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b001000000_001	; I:20	; C	; <= LogicTILE(6,6):RMUX58:O0 T0 1.014	; tc2.IM[8]
alta_slice13_IMUX55: 12'b000000000_000	; I:-1	; D
alta_slice13_LUT: 16'ha659
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0066_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000010000_010	; I:13	; A	; <= LogicTILE(6,6):RMUX16:O0 T0 1.143	; syn__0535_
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b010000000_001	; I:19	; C	; <= LogicTILE(6,6):RMUX52:O0 T0 1.014	; tc2.DM[2]
alta_slice14_IMUX59: 12'b001000000_001	; I:20	; D	; <= LogicTILE(6,6):RMUX59:O0 T0 0.688	; syn__0564_
alta_slice14_LUT: 16'ha0ff
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; tc2.WD[2]
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000100_001	; I:24	; B	; <= LogicTILE(6,6):RMUX83:O0 T0 1.102	; tc3.IM[7]
alta_slice15_IMUX62: 12'b000000000_000	; I:-1	; C
alta_slice15_IMUX63: 12'b000000001_001	; I:26	; D	; <= LogicTILE(6,6):RMUX95:O0 T0 0.688	; tc3.IM[8]
alta_slice15_LUT: 16'h0341
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0294_
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 7 6
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0100000_100	; I:1	; <= LogicTILE(6,6):OMUX03:O0 T1 0.193	; syn__0921_
RMUX02: 10'b1000000_100	; I:0	; <= LogicTILE(7,6):OMUX02:O0 T0 0.197	; syn__0965_
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0010000_100	; I:2	; <= LogicTILE(6,6):OMUX06:O0 T1 0.193	; syn__0627_
RMUX05: 10'b0000100_001	; I:18	; <= LogicTILE(7,8):RMUX27:O0 T4Y 0.567	; syn__0955_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0010000_100	; I:2	; <= LogicTILE(7,6):OMUX08:O0 T0 0.197	; syn__1053_
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b1000000_100	; I:0	; <= LogicTILE(6,6):OMUX00:O0 T1 0.193	; syn__0909_
RMUX10: 10'b0000010_100	; I:5	; <= LogicTILE(8,6):RMUX03:O0 T4X 0.44	; syn__0636_
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000100_001	; I:18	; <= LogicTILE(7,8):RMUX27:O0 T4Y 0.567	; syn__0955_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0100000_010	; I:8	; <= LogicTILE(11,6):RMUX26:O0 T4X 0.482	; tc1.IM[9]
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000010_100	; I:5	; <= LogicTILE(8,6):RMUX49:O0 T4X 0.44	; syn__1031_
RMUX23: 10'b0001000_001	; I:17	; <= LogicTILE(7,7):RMUX73:O0 T4Y 0.527	; syn__0998_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b1000000_010	; I:7	; <= BramTILE(10,6):RMUX56:O0 T4X 0.48	; IOvalue1[10]
RMUX28: 10'b0100000_010	; I:8	; <= LogicTILE(11,6):RMUX33:O0 T4X 0.482	; syn__0642_
RMUX29: 10'b0000010_100	; I:5	; <= LogicTILE(8,6):RMUX33:O0 T4X 0.44	; syn__0956_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0001000_001	; I:17	; <= LogicTILE(7,7):RMUX57:O0 T4Y 0.527	; syn__0830_
RMUX35: 10'b0000001_100	; I:6	; <= LogicTILE(9,6):RMUX33:O0 T4X 0.475	; syn__0973_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0010000_100	; I:2	; <= LogicTILE(6,6):OMUX18:O0 T1 0.193	; syn__0681_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0010000_010	; I:9	; <= LogicTILE(6,6):RMUX81:O0 T4X 0.44	; tc2.WD[2]
RMUX45: 10'b0001000_010	; I:10	; <= LogicTILE(5,6):RMUX81:O0 T4X 0.475	; syn__1102_[5]
RMUX46: 10'b0100000_010	; I:8	; <= LogicTILE(11,6):RMUX79:O0 T4X 0.482	; syn__0640_
RMUX47: 10'b1000000_001	; I:14	; <= LogicTILE(7,4):RMUX55:O0 T4Y 0.567	; tc1.IM[9]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0010000_100	; I:2	; <= LogicTILE(6,6):OMUX30:O0 T1 0.193	; syn__0643_
RMUX53: 10'b0000001_010	; I:13	; <= LogicTILE(7,5):RMUX39:O0 T4Y 0.527	; syn__0630_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000001_010	; I:13	; <= LogicTILE(7,5):RMUX62:O0 T4Y 0.527	; syn__0714_
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000100_001	; I:18	; <= LogicTILE(7,8):RMUX87:O0 T4Y 0.567	; syn__0914_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0100000_100	; I:1	; <= LogicTILE(7,6):OMUX29:O0 T0 0.197	; tc1.WD[17]
RMUX62: 10'b0000001_010	; I:13	; <= LogicTILE(7,5):RMUX39:O0 T4Y 0.527	; syn__0630_
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0100000_010	; I:8	; <= LogicTILE(11,6):RMUX13:O0 T4X 0.482	; syn__0811_
RMUX65: 10'b0000100_001	; I:18	; <= LogicTILE(7,8):RMUX37:O0 T4Y 0.567	; syn__0507_
RMUX66: 10'b0100000_001	; I:15	; <= LogicTILE(7,3):RMUX62:O0 T4Y 0.606	; syn__0798_
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0010000_010	; I:9	; <= LogicTILE(6,6):RMUX15:O0 T4X 0.44	; syn__0636_
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000010_100	; I:5	; <= LogicTILE(8,6):RMUX13:O0 T4X 0.44	; syn__0984_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000010_100	; I:5	; <= LogicTILE(8,6):RMUX20:O0 T4X 0.44	; syn__0997_
RMUX75: 10'b0001000_001	; I:17	; <= LogicTILE(7,7):RMUX44:O0 T4Y 0.527	; syn__0665_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b1000000_001	; I:14	; <= LogicTILE(7,4):RMUX19:O0 T4Y 0.567	; syn__0186_
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000001_010	; I:13	; <= LogicTILE(7,5):RMUX92:O0 T4Y 0.527	; syn__0634_
RMUX82: 10'b0001000_001	; I:17	; <= LogicTILE(7,7):RMUX21:O0 T4Y 0.527	; syn__0608_
RMUX83: 10'b1000000_001	; I:14	; <= LogicTILE(7,4):RMUX69:O0 T4Y 0.567	; syn__0828_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b1000000_100	; I:0	; <= LogicTILE(6,6):OMUX36:O0 T1 0.193	; syn__0540_
RMUX87: 10'b1000000_010	; I:7	; <= BramTILE(10,6):RMUX93:O0 T4X 0.48	; IOvalue1[13]
RMUX88: 10'b0001000_001	; I:17	; <= LogicTILE(7,7):RMUX67:O0 T4Y 0.527	; syn__1027_
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000100_001	; I:18	; <= LogicTILE(7,8):RMUX67:O0 T4Y 0.567	; syn__1030_
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000100_100	; I:6	; B	; <= LogicTILE(7,6):OMUX34:O0 T0 0.955	; syn__0628_
alta_slice00_IMUX02: 12'b000000001_100	; I:8	; C	; <= LogicTILE(7,6):OMUX43:O0 T0 0.867	; syn__0967_
alta_slice00_IMUX03: 12'b001000000_010	; I:11	; D	; <= LogicTILE(7,6):RMUX05:O0 T0 0.688	; syn__0955_
alta_slice00_LUT: 16'hc0f0
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0965_
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0965_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000100000_100	; I:3	; B	; <= LogicTILE(7,6):OMUX16:O0 T0 0.955	; syn__0644_
alta_slice01_IMUX06: 12'b000000100_100	; I:6	; C	; <= LogicTILE(7,6):OMUX31:O0 T0 0.867	; syn__0999_
alta_slice01_IMUX07: 12'b001000000_010	; I:11	; D	; <= LogicTILE(7,6):RMUX05:O0 T0 0.688	; syn__0955_
alta_slice01_LUT: 16'hc0f0
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0997_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000100000_100	; I:3	; B	; <= LogicTILE(7,6):OMUX16:O0 T0 0.955	; syn__0644_
alta_slice02_IMUX10: 12'b000000010_100	; I:7	; C	; <= LogicTILE(7,6):OMUX37:O0 T0 0.867	; syn__1054_
alta_slice02_IMUX11: 12'b000000100_010	; I:15	; D	; <= LogicTILE(7,6):RMUX29:O0 T0 0.688	; syn__0956_
alta_slice02_LUT: 16'hc0f0
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__1053_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b0
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000000000_000	; I:-1	; C
alta_slice03_IMUX15: 12'b000000000_000	; I:-1	; D
alta_slice03_LUT: 16'hffff
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000100_100	; I:6	; B	; <= LogicTILE(7,6):OMUX34:O0 T0 0.955	; syn__0628_
alta_slice04_IMUX18: 12'b000000010_001	; I:25	; C	; <= LogicTILE(7,6):RMUX88:O0 T0 1.014	; syn__1027_
alta_slice04_IMUX19: 12'b000000100_010	; I:15	; D	; <= LogicTILE(7,6):RMUX29:O0 T0 0.688	; syn__0956_
alta_slice04_LUT: 16'hc0f0
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__1026_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b010000000_001	; I:19	; A	; <= LogicTILE(7,6):RMUX52:O0 T0 1.143	; syn__0643_
alta_slice05_IMUX21: 12'b000001000_010	; I:14	; B	; <= LogicTILE(7,6):RMUX23:O0 T0 1.102	; syn__0998_
alta_slice05_IMUX22: 12'b000000010_010	; I:16	; C	; <= LogicTILE(7,6):RMUX34:O0 T0 1.014	; syn__0830_
alta_slice05_IMUX23: 12'b100000000_001	; I:18	; D	; <= LogicTILE(7,6):RMUX47:O0 T0 0.688	; tc1.IM[9]
alta_slice05_LUT: 16'haa3c
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0644_
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0644_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000100_001	; I:24	; A	; <= LogicTILE(7,6):RMUX82:O0 T0 1.143	; syn__0608_
alta_slice06_IMUX25: 12'b001000000_001	; I:20	; B	; <= LogicTILE(7,6):RMUX59:O0 T0 1.102	; syn__0914_
alta_slice06_IMUX26: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,6):RMUX28:O0 T0 1.014	; syn__0642_
alta_slice06_IMUX27: 12'b100000000_010	; I:9	; D	; <= LogicTILE(8,6):RMUX18:O0 T1 0.695	; syn__0922_
alta_slice06_LUT: 16'hb0bb
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__1000_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000001000_010	; I:14	; A	; <= LogicTILE(7,6):RMUX22:O0 T0 1.143	; syn__1031_
alta_slice07_IMUX29: 12'b010000000_010	; I:10	; B	; <= LogicTILE(8,6):RMUX78:O0 T1 1.109	; syn__0922_
alta_slice07_IMUX30: 12'b000000001_001	; I:26	; C	; <= LogicTILE(7,6):RMUX94:O0 T0 1.014	; syn__1030_
alta_slice07_IMUX31: 12'b000000100_100	; I:6	; D	; <= LogicTILE(7,6):OMUX34:O0 T0 0.541	; syn__0628_
alta_slice07_LUT: 16'h0a02
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__1029_
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__1029_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000100_001	; I:24	; A	; <= LogicTILE(7,6):RMUX82:O0 T0 1.143	; syn__0608_
alta_slice08_IMUX33: 12'b001000000_001	; I:20	; B	; <= LogicTILE(7,6):RMUX59:O0 T0 1.102	; syn__0914_
alta_slice08_IMUX34: 12'b010000000_010	; I:10	; C	; <= LogicTILE(8,6):RMUX60:O0 T1 1.021	; syn__0612_
alta_slice08_IMUX35: 12'b100000000_010	; I:9	; D	; <= LogicTILE(8,6):RMUX18:O0 T1 0.695	; syn__0922_
alta_slice08_LUT: 16'ha2f3
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__1005_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000100000_001	; I:21	; A	; <= LogicTILE(7,6):RMUX64:O0 T0 1.143	; syn__0811_
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b001000000_100	; I:2	; C	; <= LogicTILE(7,6):OMUX13:O0 T0 0.867	; syn__1026_
alta_slice09_IMUX39: 12'b000100000_001	; I:21	; D	; <= LogicTILE(7,6):RMUX65:O0 T0 0.688	; syn__0507_
alta_slice09_LUT: 16'h0aff
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; tc1.WD[17]
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; tc1.WD[17]
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b100000000_010	; I:9	; B	; <= LogicTILE(8,6):RMUX06:O0 T1 1.109	; syn__0916_
alta_slice10_IMUX42: 12'b000100000_100	; I:3	; C	; <= LogicTILE(7,6):OMUX19:O0 T0 0.867	; syn__1000_
alta_slice10_IMUX43: 12'b000000100_010	; I:15	; D	; <= LogicTILE(7,6):RMUX29:O0 T0 0.688	; syn__0956_
alta_slice10_LUT: 16'hc0f0
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0999_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b001000000_010	; I:11	; A	; <= LogicTILE(7,6):RMUX04:O0 T0 1.143	; syn__0627_
alta_slice11_IMUX45: 12'b000000100_001	; I:24	; B	; <= LogicTILE(7,6):RMUX83:O0 T0 1.102	; syn__0828_
alta_slice11_IMUX46: 12'b010000000_010	; I:10	; C	; <= LogicTILE(8,6):RMUX84:O0 T1 1.021	; syn__0966_
alta_slice11_IMUX47: 12'b100000000_001	; I:18	; D	; <= LogicTILE(7,6):RMUX47:O0 T0 0.688	; tc1.IM[9]
alta_slice11_LUT: 16'haa3c
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; syn__0628_
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0628_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b100000000_001	; I:18	; A	; <= LogicTILE(7,6):RMUX46:O0 T0 1.143	; syn__0640_
alta_slice12_IMUX49: 12'b100000000_010	; I:9	; B	; <= LogicTILE(8,6):RMUX06:O0 T1 1.109	; syn__0916_
alta_slice12_IMUX50: 12'b100000000_010	; I:9	; C	; <= LogicTILE(8,6):RMUX12:O0 T1 1.021	; syn__0922_
alta_slice12_IMUX51: 12'b001000000_001	; I:20	; D	; <= LogicTILE(7,6):RMUX59:O0 T0 0.688	; syn__0914_
alta_slice12_LUT: 16'h8caf
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__1054_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b001000000_100	; I:2	; A	; <= LogicTILE(7,6):OMUX13:O0 T0 0.996	; syn__1026_
alta_slice13_IMUX53: 12'b000000001_100	; I:8	; B	; <= LogicTILE(7,6):OMUX46:O0 T0 0.955	; syn__0972_
alta_slice13_IMUX54: 12'b100000000_100	; I:0	; C	; <= LogicTILE(7,6):OMUX01:O0 T0 0.867	; syn__0965_
alta_slice13_IMUX55: 12'b000100000_100	; I:3	; D	; <= LogicTILE(7,6):OMUX22:O0 T0 0.541	; syn__1029_
alta_slice13_LUT: 16'h8000
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0964_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b100000000_010	; I:9	; A	; <= LogicTILE(8,6):RMUX00:O0 T1 1.15	; syn__0970_
alta_slice14_IMUX57: 12'b010000000_001	; I:19	; B	; <= LogicTILE(7,6):RMUX53:O0 T0 1.102	; syn__0630_
alta_slice14_IMUX58: 12'b000000000_000	; I:-1	; C
alta_slice14_IMUX59: 12'b000000100_010	; I:15	; D	; <= LogicTILE(7,6):RMUX29:O0 T0 0.688	; syn__0956_
alta_slice14_LUT: 16'h88aa
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0967_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b100000000_010	; I:9	; A	; <= LogicTILE(8,6):RMUX24:O0 T1 1.15	; syn__0996_
alta_slice15_IMUX61: 12'b000010000_001	; I:22	; B	; <= LogicTILE(7,6):RMUX71:O0 T0 1.102	; syn__0984_
alta_slice15_IMUX62: 12'b000100000_010	; I:12	; C	; <= LogicTILE(7,6):RMUX10:O0 T0 1.014	; syn__0636_
alta_slice15_IMUX63: 12'b000000010_010	; I:16	; D	; <= LogicTILE(7,6):RMUX35:O0 T0 0.688	; syn__0973_
alta_slice15_LUT: 16'h8000
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0972_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 8 6
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0100000_100	; I:1	; <= LogicTILE(8,6):OMUX05:O0 T0 0.197	; syn__0970_
RMUX01: 10'b0000010_010	; I:12	; <= LogicTILE(4,6):RMUX01:O0 T4X 0.482	; syn__1103_
RMUX02: 10'b1000000_010	; I:7	; <= LogicTILE(11,6):RMUX26:O0 T4X 0.48	; tc1.IM[9]
RMUX03: 10'b0010000_100	; I:2	; <= LogicTILE(8,6):OMUX08:O0 T0 0.197	; syn__0636_
RMUX04: 10'b0100000_010	; I:8	; <= LogicTILE(12,6):RMUX03:O0 T4X 0.482	; syn__0654_
RMUX05: 10'b0000010_100	; I:5	; <= LogicTILE(9,6):RMUX03:O0 T4X 0.44	; syn__0987_
RMUX06: 10'b0000001_010	; I:13	; <= LogicTILE(8,5):RMUX25:O0 T4Y 0.527	; syn__0916_
RMUX07: 10'b0000001_100	; I:6	; <= BramTILE(10,6):RMUX49:O0 T4X 0.475	; IOvalue1[11]
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000001_010	; I:13	; <= LogicTILE(8,5):RMUX75:O0 T4Y 0.527	; syn__0979_
RMUX11: 10'b0001000_001	; I:17	; <= LogicTILE(8,7):RMUX27:O0 T4Y 0.527	; syn__0618_
RMUX12: 10'b0001000_001	; I:17	; <= LogicTILE(8,7):RMUX50:O0 T4Y 0.527	; syn__0922_
RMUX13: 10'b0000100_001	; I:18	; <= LogicTILE(8,8):RMUX50:O0 T4Y 0.567	; syn__0984_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0001000_001	; I:17	; <= LogicTILE(8,7):RMUX27:O0 T4Y 0.527	; syn__0618_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0001000_001	; I:17	; <= LogicTILE(8,7):RMUX50:O0 T4Y 0.527	; syn__0922_
RMUX19: 10'b0000001_100	; I:6	; <= BramTILE(10,6):RMUX26:O0 T4X 0.475	; syn__0616_
RMUX20: 10'b0100000_100	; I:1	; <= LogicTILE(7,6):OMUX03:O0 T1 0.193	; syn__0997_
RMUX21: 10'b1000000_010	; I:7	; <= LogicTILE(11,6):RMUX03:O0 T4X 0.48	; IOvalue1[14]
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000100_001	; I:18	; <= LogicTILE(8,8):RMUX73:O0 T4Y 0.567	; tc1.IM[5]
RMUX24: 10'b0001000_001	; I:17	; <= LogicTILE(8,7):RMUX07:O0 T4Y 0.527	; syn__0996_
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0001000_100	; I:3	; <= LogicTILE(7,6):OMUX21:O0 T1 0.193	; syn__1029_
RMUX27: 10'b0001000_001	; I:17	; <= LogicTILE(8,7):RMUX80:O0 T4Y 0.527	; syn__0956_
RMUX28: 10'b1000000_010	; I:7	; <= LogicTILE(11,6):RMUX33:O0 T4X 0.48	; syn__0642_
RMUX29: 10'b0000100_100	; I:4	; <= LogicTILE(8,6):RMUX27:O0 T0 0.381	; syn__0956_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000010_100	; I:5	; <= LogicTILE(9,6):RMUX79:O0 T4X 0.44	; IOvalue1[4]
RMUX32: 10'b0001000_001	; I:17	; <= LogicTILE(8,7):RMUX80:O0 T4Y 0.527	; syn__0956_
RMUX33: 10'b0001000_001	; I:17	; <= LogicTILE(8,7):RMUX80:O0 T4Y 0.527	; syn__0956_
RMUX34: 10'b0001000_001	; I:17	; <= LogicTILE(8,7):RMUX57:O0 T4Y 0.527	; syn__0922_
RMUX35: 10'b0001000_001	; I:17	; <= LogicTILE(8,7):RMUX57:O0 T4Y 0.527	; syn__0922_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0010000_010	; I:9	; <= LogicTILE(7,6):RMUX81:O0 T4X 0.44	; syn__0634_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0100000_100	; I:1	; <= LogicTILE(7,6):OMUX15:O0 T1 0.193	; syn__0644_
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0100000_010	; I:8	; <= LogicTILE(12,6):RMUX79:O0 T4X 0.482	; syn__0631_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_100	; I:3	; <= LogicTILE(8,6):OMUX35:O0 T0 0.197	; syn__1031_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0100000_100	; I:1	; <= LogicTILE(7,6):OMUX27:O0 T1 0.193	; tc1.WD[17]
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b1000000_100	; I:0	; <= LogicTILE(7,6):OMUX24:O0 T1 0.193	; syn__1005_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000001_010	; I:13	; <= LogicTILE(8,5):RMUX39:O0 T4Y 0.527	; syn__0610_
RMUX59: 10'b0000100_001	; I:18	; <= LogicTILE(8,8):RMUX87:O0 T4Y 0.567	; syn__0914_
RMUX60: 10'b1000000_010	; I:7	; <= LogicTILE(11,6):RMUX86:O0 T4X 0.48	; syn__0612_
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0100000_010	; I:8	; <= LogicTILE(12,6):RMUX63:O0 T4X 0.482	; syn__0564_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0001000_100	; I:3	; <= LogicTILE(7,6):OMUX33:O0 T1 0.193	; syn__0628_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000010_100	; I:5	; <= LogicTILE(9,6):RMUX63:O0 T4X 0.44	; syn__1013_
RMUX70: 10'b0000001_010	; I:13	; <= LogicTILE(8,5):RMUX85:O0 T4Y 0.527	; syn__0944_
RMUX71: 10'b0001000_001	; I:17	; <= LogicTILE(8,7):RMUX37:O0 T4Y 0.527	; syn__0648_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0100000_010	; I:8	; <= LogicTILE(12,6):RMUX43:O0 T4X 0.482	; tc1.IM[9]
RMUX74: 10'b0000001_100	; I:6	; <= BramTILE(10,6):RMUX20:O0 T4X 0.475	; IOvalue1[2]
RMUX75: 10'b0001000_100	; I:3	; <= LogicTILE(8,6):OMUX47:O0 T0 0.197	; syn__1020_
RMUX76: 10'b0001000_001	; I:17	; <= LogicTILE(8,7):RMUX21:O0 T4Y 0.527	; syn__0624_
RMUX77: 10'b0000001_010	; I:13	; <= LogicTILE(8,5):RMUX69:O0 T4Y 0.527	; syn__0857_
RMUX78: 10'b0000001_010	; I:13	; <= LogicTILE(8,5):RMUX19:O0 T4Y 0.527	; syn__0922_
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0001000_001	; I:17	; <= LogicTILE(8,7):RMUX44:O0 T4Y 0.527	; tc1.IM[6]
RMUX81: 10'b0100000_100	; I:1	; <= LogicTILE(7,6):OMUX39:O0 T1 0.193	; syn__0964_
RMUX82: 10'b0000100_100	; I:4	; <= LogicTILE(8,6):RMUX80:O0 T0 0.381	; tc1.IM[6]
RMUX83: 10'b0000100_001	; I:18	; <= LogicTILE(8,8):RMUX21:O0 T4Y 0.567	; syn__0638_
RMUX84: 10'b0000100_001	; I:18	; <= LogicTILE(8,8):RMUX44:O0 T4Y 0.567	; syn__0966_
RMUX85: 10'b0100000_010	; I:8	; <= LogicTILE(12,6):RMUX20:O0 T4X 0.482	; syn__0654_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000010_100	; I:5	; <= LogicTILE(9,6):RMUX43:O0 T4X 0.44	; syn__0652_
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000010_100	; I:5	; <= LogicTILE(9,6):RMUX20:O0 T4X 0.44	; IOvalue1[3]
RMUX92: 10'b0000100_010	; I:11	; <= LogicTILE(5,6):RMUX45:O0 T4X 0.48	; syn__1102_[4]
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0001000_001	; I:17	; <= LogicTILE(8,7):RMUX67:O0 T4Y 0.527	; syn__0635_
RMUX95: 10'b0100000_010	; I:8	; <= LogicTILE(12,6):RMUX43:O0 T4X 0.482	; tc1.IM[9]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b001000000_010	; I:11	; A	; <= LogicTILE(8,6):RMUX04:O0 T0 1.143	; syn__0654_
alta_slice00_IMUX01: 12'b000000010_010	; I:16	; B	; <= LogicTILE(8,6):RMUX35:O0 T0 1.102	; syn__0922_
alta_slice00_IMUX02: 12'b000000010_001	; I:25	; C	; <= LogicTILE(8,6):RMUX88:O0 T0 1.014	; syn__0652_
alta_slice00_IMUX03: 12'b001000000_001	; I:20	; D	; <= LogicTILE(8,6):RMUX59:O0 T0 0.688	; syn__0914_
alta_slice00_LUT: 16'ha2f3
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__1021_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000010_100	; I:7	; A	; <= LogicTILE(8,6):OMUX37:O0 T0 0.996	; syn__0632_
alta_slice01_IMUX05: 12'b001000000_001	; I:20	; B	; <= LogicTILE(8,6):RMUX59:O0 T0 1.102	; syn__0914_
alta_slice01_IMUX06: 12'b010000000_010	; I:10	; C	; <= LogicTILE(9,6):RMUX84:O0 T1 1.021	; syn__0626_
alta_slice01_IMUX07: 12'b000000010_010	; I:16	; D	; <= LogicTILE(8,6):RMUX35:O0 T0 0.688	; syn__0922_
alta_slice01_LUT: 16'hb0bb
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0970_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000001_001	; I:26	; A	; <= LogicTILE(8,6):RMUX94:O0 T0 1.143	; syn__0635_
alta_slice02_IMUX09: 12'b000000100_001	; I:24	; B	; <= LogicTILE(8,6):RMUX83:O0 T0 1.102	; syn__0638_
alta_slice02_IMUX10: 12'b000000100_100	; I:6	; C	; <= LogicTILE(8,6):OMUX31:O0 T0 0.867	; syn__0978_
alta_slice02_IMUX11: 12'b000001000_010	; I:14	; D	; <= LogicTILE(8,6):RMUX23:O0 T0 0.688	; tc1.IM[5]
alta_slice02_LUT: 16'hd8aa
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0636_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000001000_100	; I:5	; A	; <= LogicTILE(8,6):OMUX25:O0 T0 0.996	; syn__1025_
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000000100_100	; I:6	; C	; <= LogicTILE(8,6):OMUX31:O0 T0 0.867	; syn__0978_
alta_slice03_IMUX15: 12'b000000100_010	; I:15	; D	; <= LogicTILE(8,6):RMUX29:O0 T0 0.688	; syn__0956_
alta_slice03_LUT: 16'ha0aa
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__1024_
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000010000_001	; I:22	; A	; <= LogicTILE(8,6):RMUX70:O0 T0 1.143	; syn__0944_
alta_slice04_IMUX17: 12'b000010000_001	; I:22	; B	; <= LogicTILE(8,6):RMUX71:O0 T0 1.102	; syn__0648_
alta_slice04_IMUX18: 12'b000000010_010	; I:16	; C	; <= LogicTILE(8,6):RMUX34:O0 T0 1.014	; syn__0922_
alta_slice04_IMUX19: 12'b001000000_001	; I:20	; D	; <= LogicTILE(8,6):RMUX59:O0 T0 0.688	; syn__0914_
alta_slice04_LUT: 16'h8acf
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__1035_
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000010_100	; I:7	; A	; <= LogicTILE(8,6):OMUX37:O0 T0 0.996	; syn__0632_
alta_slice05_IMUX21: 12'b001000000_001	; I:20	; B	; <= LogicTILE(8,6):RMUX59:O0 T0 1.102	; syn__0914_
alta_slice05_IMUX22: 12'b000000100_100	; I:6	; C	; <= LogicTILE(8,6):OMUX31:O0 T0 0.867	; syn__0978_
alta_slice05_IMUX23: 12'b000000010_010	; I:16	; D	; <= LogicTILE(8,6):RMUX35:O0 T0 0.688	; syn__0922_
alta_slice05_LUT: 16'ha2f3
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0977_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000100_010	; I:15	; A	; <= LogicTILE(8,6):RMUX28:O0 T0 1.143	; syn__0642_
alta_slice06_IMUX25: 12'b000000010_010	; I:16	; B	; <= LogicTILE(8,6):RMUX35:O0 T0 1.102	; syn__0922_
alta_slice06_IMUX26: 12'b100000000_010	; I:9	; C	; <= LogicTILE(9,6):RMUX12:O0 T1 1.021	; syn__0987_
alta_slice06_IMUX27: 12'b000000100_010	; I:15	; D	; <= LogicTILE(8,6):RMUX29:O0 T0 0.688	; syn__0956_
alta_slice06_LUT: 16'ha2f3
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__1061_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b001000000_010	; I:11	; A	; <= LogicTILE(8,6):RMUX04:O0 T0 1.143	; syn__0654_
alta_slice07_IMUX29: 12'b000100000_001	; I:21	; B	; <= LogicTILE(8,6):RMUX65:O0 T0 1.102	; syn__0628_
alta_slice07_IMUX30: 12'b000000100_001	; I:24	; C	; <= LogicTILE(8,6):RMUX82:O0 T0 1.014	; tc1.IM[6]
alta_slice07_IMUX31: 12'b000001000_010	; I:14	; D	; <= LogicTILE(8,6):RMUX23:O0 T0 0.688	; tc1.IM[5]
alta_slice07_LUT: 16'hf0ac
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0655_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b001000000_010	; I:11	; A	; <= LogicTILE(8,6):RMUX04:O0 T0 1.143	; syn__0654_
alta_slice08_IMUX33: 12'b001000000_001	; I:20	; B	; <= LogicTILE(8,6):RMUX59:O0 T0 1.102	; syn__0914_
alta_slice08_IMUX34: 12'b100000000_010	; I:9	; C	; <= LogicTILE(9,6):RMUX12:O0 T1 1.021	; syn__0987_
alta_slice08_IMUX35: 12'b000000010_010	; I:16	; D	; <= LogicTILE(8,6):RMUX35:O0 T0 0.688	; syn__0922_
alta_slice08_LUT: 16'ha2f3
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__1025_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000100000_010	; I:12	; B	; <= LogicTILE(8,6):RMUX11:O0 T0 1.102	; syn__0618_
alta_slice09_IMUX38: 12'b000000001_100	; I:8	; C	; <= LogicTILE(8,6):OMUX43:O0 T0 0.867	; syn__1042_
alta_slice09_IMUX39: 12'b000000100_010	; I:15	; D	; <= LogicTILE(8,6):RMUX29:O0 T0 0.688	; syn__0956_
alta_slice09_LUT: 16'hc0f0
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__1041_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b010000000_010	; I:10	; A	; <= LogicTILE(9,6):RMUX48:O0 T1 1.15	; syn__0980_
alta_slice10_IMUX41: 12'b000001000_001	; I:23	; B	; <= LogicTILE(8,6):RMUX77:O0 T0 1.102	; syn__0857_
alta_slice10_IMUX42: 12'b000100000_010	; I:12	; C	; <= LogicTILE(8,6):RMUX10:O0 T0 1.014	; syn__0979_
alta_slice10_IMUX43: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,6):RMUX95:O0 T0 0.688	; tc1.IM[9]
alta_slice10_LUT: 16'haa28
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0978_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000001000_100	; I:5	; A	; <= LogicTILE(8,6):OMUX31:O0 T0 0.996	; syn__0978_
alta_slice11_IMUX45: 12'b001000000_010	; I:11	; B	; <= LogicTILE(8,6):RMUX05:O0 T0 1.102	; syn__0987_
alta_slice11_IMUX46: 12'b000000100_001	; I:24	; C	; <= LogicTILE(8,6):RMUX82:O0 T0 1.014	; tc1.IM[6]
alta_slice11_IMUX47: 12'b000001000_010	; I:14	; D	; <= LogicTILE(8,6):RMUX23:O0 T0 0.688	; tc1.IM[5]
alta_slice11_LUT: 16'hafcf
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__1031_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b100000000_001	; I:18	; B	; <= LogicTILE(8,6):RMUX47:O0 T0 1.102	; syn__0631_
alta_slice12_IMUX50: 12'b010000000_010	; I:10	; C	; <= LogicTILE(9,6):RMUX60:O0 T1 1.021	; syn__0971_
alta_slice12_IMUX51: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,6):RMUX95:O0 T0 0.688	; tc1.IM[9]
alta_slice12_LUT: 16'h030f
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0632_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000001000_001	; I:23	; A	; <= LogicTILE(8,6):RMUX76:O0 T0 1.143	; syn__0624_
alta_slice13_IMUX53: 12'b000001000_010	; I:14	; B	; <= LogicTILE(8,6):RMUX23:O0 T0 1.102	; tc1.IM[5]
alta_slice13_IMUX54: 12'b000000100_100	; I:6	; C	; <= LogicTILE(8,6):OMUX37:O0 T0 0.867	; syn__0632_
alta_slice13_IMUX55: 12'b000100000_100	; I:3	; D	; <= LogicTILE(8,6):OMUX22:O0 T0 0.541	; syn__0655_
alta_slice13_LUT: 16'hf388
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0656_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000010_010	; I:16	; A	; <= LogicTILE(8,6):RMUX34:O0 T0 1.143	; syn__0922_
alta_slice14_IMUX57: 12'b001000000_001	; I:20	; B	; <= LogicTILE(8,6):RMUX59:O0 T0 1.102	; syn__0914_
alta_slice14_IMUX58: 12'b001000000_001	; I:20	; C	; <= LogicTILE(8,6):RMUX58:O0 T0 1.014	; syn__0610_
alta_slice14_IMUX59: 12'b000010000_001	; I:22	; D	; <= LogicTILE(8,6):RMUX71:O0 T0 0.688	; syn__0648_
alta_slice14_LUT: 16'hf531
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__1042_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b100000000_100	; I:0	; A	; <= LogicTILE(8,6):OMUX01:O0 T0 0.996	; syn__1021_
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000000100_100	; I:6	; C	; <= LogicTILE(8,6):OMUX37:O0 T0 0.867	; syn__0632_
alta_slice15_IMUX63: 12'b000000100_010	; I:15	; D	; <= LogicTILE(8,6):RMUX29:O0 T0 0.688	; syn__0956_
alta_slice15_LUT: 16'ha0aa
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__1020_
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 9 6
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0001000_010	; I:10	; <= LogicTILE(7,6):RMUX01:O0 T4X 0.475	; syn__0921_
RMUX02: 10'b0001000_100	; I:3	; <= LogicTILE(8,6):OMUX09:O0 T1 0.193	; syn__1024_
RMUX03: 10'b0000001_010	; I:13	; <= LogicTILE(9,5):RMUX02:O0 T4Y 0.527	; syn__0987_
RMUX04: 10'b0001000_001	; I:17	; <= LogicTILE(9,7):RMUX27:O0 T4Y 0.527	; syn__0950_
RMUX05: 10'b0100000_010	; I:8	; <= RogicTILE(13,6):RMUX03:O0 T4X 0.482	; syn__0811_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b1000000_010	; I:7	; <= LogicTILE(12,6):RMUX49:O0 T4X 0.48	; IOvalue1[8]
RMUX08: 10'b0100000_100	; I:1	; <= LogicTILE(9,6):OMUX05:O0 T0 0.197	; syn__0949_
RMUX09: 10'b1000000_010	; I:7	; <= LogicTILE(12,6):RMUX26:O0 T4X 0.48	; tc1.IM[8]
RMUX10: 10'b0000010_010	; I:12	; <= LogicTILE(5,6):RMUX51:O0 T4X 0.482	; syn__0512_
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000001_010	; I:13	; <= LogicTILE(9,5):RMUX02:O0 T4Y 0.527	; syn__0987_
RMUX13: 10'b1000000_010	; I:7	; <= LogicTILE(12,6):RMUX26:O0 T4X 0.48	; tc1.IM[8]
RMUX14: 10'b0000100_010	; I:11	; <= LogicTILE(6,6):RMUX51:O0 T4X 0.48	; syn__1102_[3]
RMUX15: 10'b1000000_100	; I:0	; <= LogicTILE(9,6):OMUX02:O0 T0 0.197	; syn__1037_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0001000_001	; I:17	; <= LogicTILE(9,7):RMUX73:O0 T4Y 0.527	; syn__0922_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0100000_100	; I:1	; <= LogicTILE(9,6):OMUX05:O0 T0 0.197	; syn__0949_
RMUX20: 10'b0000010_100	; I:5	; <= BramTILE(10,6):RMUX03:O0 T4X 0.44	; IOvalue1[3]
RMUX21: 10'b0000010_100	; I:5	; <= BramTILE(10,6):RMUX03:O0 T4X 0.44	; IOvalue1[3]
RMUX22: 10'b0000100_001	; I:18	; <= LogicTILE(9,8):RMUX73:O0 T4Y 0.567	; syn__0914_
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0001000_010	; I:10	; <= LogicTILE(7,6):RMUX81:O0 T4X 0.475	; syn__0634_
RMUX29: 10'b1000000_100	; I:0	; <= LogicTILE(8,6):OMUX12:O0 T1 0.193	; syn__1035_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0001000_100	; I:3	; <= LogicTILE(9,6):OMUX23:O0 T0 0.197	; syn__1016_
RMUX32: 10'b0010000_100	; I:2	; <= LogicTILE(8,6):OMUX18:O0 T1 0.193	; syn__1061_
RMUX33: 10'b0000100_001	; I:18	; <= LogicTILE(9,8):RMUX80:O0 T4Y 0.567	; syn__0973_
RMUX34: 10'b0001000_001	; I:17	; <= LogicTILE(9,7):RMUX57:O0 T4Y 0.527	; syn__0648_
RMUX35: 10'b0100000_100	; I:1	; <= LogicTILE(8,6):OMUX15:O0 T1 0.193	; syn__0977_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000001_100	; I:6	; <= LogicTILE(11,6):RMUX56:O0 T4X 0.475	; syn__0651_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0010000_010	; I:9	; <= LogicTILE(8,6):RMUX81:O0 T4X 0.44	; syn__0964_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0100000_010	; I:8	; <= RogicTILE(13,6):RMUX79:O0 T4X 0.482	; syn__0612_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0001000_001	; I:17	; <= LogicTILE(9,7):RMUX80:O0 T4Y 0.527	; syn__0652_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000010_100	; I:5	; <= BramTILE(10,6):RMUX33:O0 T4X 0.44	; IOaddr1[5]
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0001000_001	; I:17	; <= LogicTILE(9,7):RMUX07:O0 T4Y 0.527	; syn__0646_
RMUX48: 10'b0000001_010	; I:13	; <= LogicTILE(9,5):RMUX85:O0 T4Y 0.527	; syn__0980_
RMUX49: 10'b1000000_010	; I:7	; <= LogicTILE(12,6):RMUX13:O0 T4X 0.48	; syn__0854_
RMUX50: 10'b0100000_100	; I:1	; <= LogicTILE(9,6):OMUX29:O0 T0 0.197	; syn__1007_
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0010000_010	; I:9	; <= LogicTILE(8,6):RMUX15:O0 T4X 0.44	; syn__0618_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0001000_010	; I:10	; <= LogicTILE(7,6):RMUX15:O0 T4X 0.475	; syn__0955_
RMUX59: 10'b0001000_001	; I:17	; <= LogicTILE(9,7):RMUX87:O0 T4Y 0.527	; syn__0652_
RMUX60: 10'b1000000_010	; I:7	; <= LogicTILE(12,6):RMUX86:O0 T4X 0.48	; syn__0971_
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b1000000_100	; I:0	; <= LogicTILE(9,6):OMUX26:O0 T0 0.197	; syn__1013_
RMUX64: 10'b0000100_001	; I:18	; <= LogicTILE(9,8):RMUX37:O0 T4Y 0.567	; syn__0953_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0100000_100	; I:1	; <= LogicTILE(8,6):OMUX27:O0 T1 0.193	; syn__1041_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000010_100	; I:5	; <= BramTILE(10,6):RMUX43:O0 T4X 0.44	; IOvalue1[4]
RMUX74: 10'b0001000_001	; I:17	; <= LogicTILE(9,7):RMUX44:O0 T4Y 0.527	; syn__0620_
RMUX75: 10'b0001000_100	; I:3	; <= LogicTILE(9,6):OMUX47:O0 T0 0.197	; syn__1034_
RMUX76: 10'b0000100_100	; I:4	; <= LogicTILE(9,6):RMUX74:O0 T0 0.381	; syn__0620_
RMUX77: 10'b0000001_100	; I:6	; <= LogicTILE(11,6):RMUX93:O0 T4X 0.475	; syn__0615_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000010_100	; I:5	; <= BramTILE(10,6):RMUX43:O0 T4X 0.44	; IOvalue1[4]
RMUX80: 10'b0100000_100	; I:1	; <= LogicTILE(9,6):OMUX41:O0 T0 0.197	; syn__0975_
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0001000_001	; I:17	; <= LogicTILE(9,7):RMUX21:O0 T4Y 0.527	; syn__0626_
RMUX83: 10'b0000100_010	; I:11	; <= LogicTILE(6,6):RMUX45:O0 T4X 0.48	; syn__0956_
RMUX84: 10'b1000000_001	; I:14	; <= LogicTILE(9,4):RMUX92:O0 T4Y 0.567	; syn__0626_
RMUX85: 10'b0000010_010	; I:12	; <= LogicTILE(5,6):RMUX68:O0 T4X 0.482	; syn__1102_[7]
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000001_010	; I:13	; <= LogicTILE(9,5):RMUX19:O0 T4Y 0.527	; syn__0944_
RMUX89: 10'b0000001_100	; I:6	; <= LogicTILE(11,6):RMUX43:O0 T4X 0.475	; syn__0948_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000010_100	; I:5	; <= BramTILE(10,6):RMUX20:O0 T4X 0.44	; IOvalue1[2]
RMUX92: 10'b0100000_100	; I:1	; <= LogicTILE(8,6):OMUX39:O0 T1 0.193	; syn__0656_
RMUX93: 10'b1000000_010	; I:7	; <= LogicTILE(12,6):RMUX93:O0 T4X 0.48	; syn__0855_
RMUX94: 10'b1000000_001	; I:14	; <= LogicTILE(9,4):RMUX19:O0 T4Y 0.567	; syn__1039_
RMUX95: 10'b0001000_001	; I:17	; <= LogicTILE(9,7):RMUX67:O0 T4Y 0.527	; syn__0614_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000001_001	; I:26	; B	; <= LogicTILE(9,6):RMUX95:O0 T0 1.102	; syn__0614_
alta_slice00_IMUX02: 12'b000000010_100	; I:7	; C	; <= LogicTILE(9,6):OMUX37:O0 T0 0.867	; syn__1038_
alta_slice00_IMUX03: 12'b000000100_001	; I:24	; D	; <= LogicTILE(9,6):RMUX83:O0 T0 0.688	; syn__0956_
alta_slice00_LUT: 16'hc0f0
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__1037_
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__1037_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000100_100	; I:6	; A	; <= LogicTILE(9,6):OMUX31:O0 T0 0.996	; syn__0951_
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b001000000_010	; I:11	; C	; <= LogicTILE(9,6):RMUX04:O0 T0 1.014	; syn__0950_
alta_slice01_IMUX07: 12'b000000100_001	; I:24	; D	; <= LogicTILE(9,6):RMUX83:O0 T0 0.688	; syn__0956_
alta_slice01_LUT: 16'ha0aa
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0949_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b100000000_010	; I:9	; A	; <= BramTILE(10,6):RMUX00:O0 T1 1.15	; syn__0650_
alta_slice02_IMUX09: 12'b000000001_010	; I:17	; B	; <= LogicTILE(9,6):RMUX41:O0 T0 1.102	; syn__0612_
alta_slice02_IMUX10: 12'b000001000_010	; I:14	; C	; <= LogicTILE(9,6):RMUX22:O0 T0 1.014	; syn__0914_
alta_slice02_IMUX11: 12'b000010000_010	; I:13	; D	; <= LogicTILE(9,6):RMUX17:O0 T0 0.688	; syn__0922_
alta_slice02_LUT: 16'h8caf
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__1009_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b100000000_100	; I:0	; C	; <= LogicTILE(9,6):OMUX01:O0 T0 0.867	; syn__1037_
alta_slice03_IMUX15: 12'b000000100_100	; I:6	; D	; <= LogicTILE(9,6):OMUX34:O0 T0 0.541	; syn__1040_
alta_slice03_LUT: 16'hf000
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__1036_
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000010000_100	; I:4	; A	; <= LogicTILE(9,6):OMUX19:O0 T0 0.996	; syn__0616_
alta_slice04_IMUX17: 12'b100000000_010	; I:9	; B	; <= BramTILE(10,6):RMUX06:O0 T1 1.109	; syn__0650_
alta_slice04_IMUX18: 12'b000001000_010	; I:14	; C	; <= LogicTILE(9,6):RMUX22:O0 T0 1.014	; syn__0914_
alta_slice04_IMUX19: 12'b000010000_010	; I:13	; D	; <= LogicTILE(9,6):RMUX17:O0 T0 0.688	; syn__0922_
alta_slice04_LUT: 16'h8caf
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__1014_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000100_100	; I:6	; B	; <= LogicTILE(9,6):OMUX34:O0 T0 0.955	; syn__1040_
alta_slice05_IMUX22: 12'b000100000_010	; I:12	; C	; <= LogicTILE(9,6):RMUX10:O0 T0 1.014	; syn__0512_
alta_slice05_IMUX23: 12'b001000000_010	; I:11	; D	; <= LogicTILE(9,6):RMUX05:O0 T0 0.688	; syn__0811_
alta_slice05_LUT: 16'h3f0f
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; tc1.WD[12]
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000001000_001	; I:23	; B	; <= LogicTILE(9,6):RMUX77:O0 T0 1.102	; syn__0615_
alta_slice06_IMUX26: 12'b100000000_010	; I:9	; C	; <= BramTILE(10,6):RMUX12:O0 T1 1.021	; tc1.IM[9]
alta_slice06_IMUX27: 12'b000000010_001	; I:25	; D	; <= LogicTILE(9,6):RMUX89:O0 T0 0.688	; syn__0948_
alta_slice06_LUT: 16'h003f
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0616_
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0616_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000001_100	; I:8	; A	; <= LogicTILE(9,6):OMUX43:O0 T0 0.996	; syn__1017_
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000000100_001	; I:24	; C	; <= LogicTILE(9,6):RMUX82:O0 T0 1.014	; syn__0626_
alta_slice07_IMUX31: 12'b000000100_001	; I:24	; D	; <= LogicTILE(9,6):RMUX83:O0 T0 0.688	; syn__0956_
alta_slice07_LUT: 16'ha0aa
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__1016_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b001000000_100	; I:2	; A	; <= LogicTILE(9,6):OMUX13:O0 T0 0.996	; syn__1014_
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000000010_001	; I:25	; C	; <= LogicTILE(9,6):RMUX88:O0 T0 1.014	; syn__0944_
alta_slice08_IMUX35: 12'b000000100_001	; I:24	; D	; <= LogicTILE(9,6):RMUX83:O0 T0 0.688	; syn__0956_
alta_slice08_LUT: 16'ha0aa
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__1013_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b010000000_100	; I:1	; A	; <= LogicTILE(9,6):OMUX07:O0 T0 0.996	; syn__1009_
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000010_010	; I:16	; C	; <= LogicTILE(9,6):RMUX34:O0 T0 1.014	; syn__0648_
alta_slice09_IMUX39: 12'b000000100_001	; I:24	; D	; <= LogicTILE(9,6):RMUX83:O0 T0 0.688	; syn__0956_
alta_slice09_LUT: 16'ha0aa
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__1007_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b010000000_001	; I:19	; B	; <= LogicTILE(9,6):RMUX53:O0 T0 1.102	; syn__0618_
alta_slice10_IMUX42: 12'b000100000_001	; I:21	; C	; <= LogicTILE(9,6):RMUX64:O0 T0 1.014	; syn__0953_
alta_slice10_IMUX43: 12'b000010000_010	; I:13	; D	; <= LogicTILE(9,6):RMUX17:O0 T0 0.688	; syn__0922_
alta_slice10_LUT: 16'hc0f0
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0951_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000010000_001	; I:22	; A	; <= LogicTILE(9,6):RMUX70:O0 T0 1.143	; syn__1041_
alta_slice11_IMUX45: 12'b000000001_001	; I:26	; B	; <= LogicTILE(9,6):RMUX95:O0 T0 1.102	; syn__0614_
alta_slice11_IMUX46: 12'b001000000_001	; I:20	; C	; <= LogicTILE(9,6):RMUX58:O0 T0 1.014	; syn__0955_
alta_slice11_IMUX47: 12'b000000000_000	; I:-1	; D
alta_slice11_LUT: 16'h8a8a
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__1040_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b100000000_001	; I:18	; B	; <= LogicTILE(9,6):RMUX47:O0 T0 1.102	; syn__0646_
alta_slice12_IMUX50: 12'b000000001_001	; I:26	; C	; <= LogicTILE(9,6):RMUX94:O0 T0 1.014	; syn__1039_
alta_slice12_IMUX51: 12'b000010000_010	; I:13	; D	; <= LogicTILE(9,6):RMUX17:O0 T0 0.688	; syn__0922_
alta_slice12_LUT: 16'hc0f0
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__1038_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000010_010	; I:16	; B	; <= LogicTILE(9,6):RMUX35:O0 T0 1.102	; syn__0977_
alta_slice13_IMUX54: 12'b000000100_010	; I:15	; C	; <= LogicTILE(9,6):RMUX28:O0 T0 1.014	; syn__0634_
alta_slice13_IMUX55: 12'b000000100_001	; I:24	; D	; <= LogicTILE(9,6):RMUX83:O0 T0 0.688	; syn__0956_
alta_slice13_LUT: 16'hc0cc
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0975_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000100000_100	; I:3	; A	; <= LogicTILE(9,6):OMUX19:O0 T0 0.996	; syn__0616_
alta_slice14_IMUX57: 12'b001000000_001	; I:20	; B	; <= LogicTILE(9,6):RMUX59:O0 T0 1.102	; syn__0652_
alta_slice14_IMUX58: 12'b000001000_010	; I:14	; C	; <= LogicTILE(9,6):RMUX22:O0 T0 1.014	; syn__0914_
alta_slice14_IMUX59: 12'b000010000_010	; I:13	; D	; <= LogicTILE(9,6):RMUX17:O0 T0 0.688	; syn__0922_
alta_slice14_LUT: 16'h8acf
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__1017_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000100_010	; I:15	; B	; <= LogicTILE(9,6):RMUX29:O0 T0 1.102	; syn__1035_
alta_slice15_IMUX62: 12'b000001000_001	; I:23	; C	; <= LogicTILE(9,6):RMUX76:O0 T0 1.014	; syn__0620_
alta_slice15_IMUX63: 12'b000000100_001	; I:24	; D	; <= LogicTILE(9,6):RMUX83:O0 T0 0.688	; syn__0956_
alta_slice15_LUT: 16'hc0cc
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__1034_
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 10 6
BramClkMUX00: 4'b0010	; Clk0	; syn__1103_
BramClkMUX01: 4'b0011	; Clk1	; syn__1103_
CLKMODE: 1'b0
CtrlMUX00: 12'b000000000_000	; I:-1
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000000000_000	; I:-1	; AddressA[0]
IMUX01: 12'b000000000_000	; I:-1	; AddressA[1]
IMUX02: 12'b000000000_000	; I:-1	; AddressA[2]
IMUX03: 12'b000000000_000	; I:-1	; AddressA[3]
IMUX04: 12'b000000000_000	; I:-1	; AddressA[4]
IMUX05: 12'b000000000_000	; I:-1	; AddressA[5]
IMUX06: 12'b000000000_000	; I:-1	; AddressA[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b000000100_010	; I:15	; DataInA[0]	; <= BramTILE(10,6):RMUX34:O0 T0 0.688	; tc1.WD[0]
IMUX13: 12'b100000000_001	; I:18	; DataInA[1]	; <= BramTILE(10,6):RMUX53:O0 T0 0.688	; tc1.WD[1]
IMUX14: 12'b000000010_010	; I:16	; DataInA[2]	; <= BramTILE(10,6):RMUX40:O0 T0 0.688	; tc1.WD[2]
IMUX15: 12'b000000010_100	; I:7	; DataInA[3]	; <= LogicTILE(11,6):RMUX78:O0 T1 0.695	; tc1.WD[3]
IMUX16: 12'b000001000_100	; I:5	; DataInA[4]	; <= LogicTILE(11,6):RMUX24:O0 T1 0.695	; tc1.WD[4]
IMUX17: 12'b000000010_010	; I:16	; DataInA[5]	; <= BramTILE(10,6):RMUX42:O0 T0 0.688	; tc1.WD[5]
IMUX18: 12'b000100000_010	; I:12	; DataInA[6]	; <= BramTILE(10,6):RMUX24:O0 T0 0.688	; tc1.WD[6]
IMUX19: 12'b000001000_010	; I:14	; DataInA[7]	; <= BramTILE(10,6):RMUX36:O0 T0 0.688	; tc1.WD[7]
IMUX20: 12'b000001000_001	; I:23	; DataInA[8]	; <= BramTILE(10,6):RMUX82:O0 T0 0.688	; tc1.WD[8]
IMUX21: 12'b000000100_010	; I:15	; DataInA[9]	; <= BramTILE(10,6):RMUX41:O0 T0 0.688	; tc1.WD[9]
IMUX22: 12'b000000001_100	; I:8	; DataInA[10]	; <= BramTILE(10,6):RMUX04:O0 T0 0.688	; tc1.WD[10]
IMUX23: 12'b000000001_100	; I:8	; DataInA[11]	; <= BramTILE(10,6):RMUX05:O0 T0 0.688	; tc1.WD[11]
IMUX24: 12'b000000001_010	; I:17	; DataInA[12]	; <= BramTILE(10,6):RMUX46:O0 T0 0.688	; tc1.WD[12]
IMUX25: 12'b000000100_100	; I:6	; DataInA[13]	; <= LogicTILE(11,6):RMUX54:O0 T1 0.695	; tc1.WD[13]
IMUX26: 12'b100000000_001	; I:18	; DataInA[14]	; <= BramTILE(10,6):RMUX52:O0 T0 0.688	; tc1.WD[14]
IMUX27: 12'b000000100_001	; I:24	; DataInA[15]	; <= BramTILE(10,6):RMUX89:O0 T0 0.688	; tc1.WD[15]
IMUX28: 12'b000010000_100	; I:4	; DataInA[16]	; <= LogicTILE(11,6):RMUX00:O0 T1 0.695	; tc1.WD[16]
IMUX29: 12'b000100000_001	; I:21	; DataInA[17]	; <= BramTILE(10,6):RMUX71:O0 T0 0.688	; tc1.WD[17]
IMUX30: 12'b010000000_010	; I:10	; <= BramTILE(10,6):RMUX16:O0 T0 0.381	; syn__1103_
IMUX31: 12'b010000000_010	; I:10	; <= BramTILE(10,6):RMUX17:O0 T0 0.381	; syn__1103_
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b000000000_000	; I:-1	; AddressB[6]
IMUX58: 12'b000000000_000	; I:-1	; AddressB[5]
IMUX59: 12'b000000000_000	; I:-1	; AddressB[4]
IMUX60: 12'b000000000_000	; I:-1	; AddressB[3]
IMUX61: 12'b000000000_000	; I:-1	; AddressB[2]
IMUX62: 12'b000000000_000	; I:-1	; AddressB[1]
IMUX63: 12'b100000000_010	; I:9	; AddressB[0]	; <= BramTILE(10,6):RMUX11:O0 T0 0.688	; tc1.IM[17]
INIT_VAL: 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b0100000_010	; I:8	; <= RogicTILE(13,6):RMUX01:O0 T4X 0.482	; syn__0650_
RMUX01: 10'b0000001_010	; I:13	; <= BramTILE(10,5):RMUX25:O0 T4Y 0.527	; IOaddr1[6]
RMUX02: 10'b0100000_100	; I:1	; <= BramTILE(10,6):BufMUX17:O0 T0 0.3	; IOvalue1[1]
RMUX03: 10'b0001000_100	; I:3	; <= BramTILE(10,6):BufMUX19:O0 T0 0.3	; IOvalue1[3]
RMUX04: 10'b0000010_001	; I:19	; <= BramTILE(10,8):RMUX75:O0 T4Y 0.606	; tc1.WD[10]
RMUX05: 10'b0000100_001	; I:18	; <= BramTILE(10,8):RMUX27:O0 T4Y 0.567	; tc1.WD[11]
RMUX06: 10'b0100000_010	; I:8	; <= RogicTILE(13,6):RMUX01:O0 T4X 0.482	; syn__0650_
RMUX07: 10'b0010000_100	; I:2	; <= BramTILE(10,6):BufMUX18:O0 T0 0.3	; IOvalue1[2]
RMUX08: 10'b0001000_001	; I:17	; <= BramTILE(10,7):RMUX50:O0 T4Y 0.527	; tc1.IM[9]
RMUX09: 10'b0001000_100	; I:3	; <= BramTILE(10,6):BufMUX19:O0 T0 0.3	; IOvalue1[3]
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000001_001	; I:20	; <= BramTILE(10,7):RMUX75:O0 T4Y 0.623	; tc1.IM[17]
RMUX12: 10'b0001000_001	; I:17	; <= BramTILE(10,7):RMUX50:O0 T4Y 0.527	; tc1.IM[9]
RMUX13: 10'b0001000_100	; I:3	; <= LogicTILE(9,6):OMUX09:O0 T1 0.193	; syn__1036_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0100000_100	; I:1	; <= BramTILE(10,6):BufMUX17:O0 T0 0.3	; IOvalue1[1]
RMUX16: 10'b0001000_010	; I:10	; <= LogicTILE(8,6):RMUX01:O0 T4X 0.475	; syn__1103_
RMUX17: 10'b0001000_010	; I:10	; <= LogicTILE(8,6):RMUX01:O0 T4X 0.475	; syn__1103_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b1000000_100	; I:0	; <= BramTILE(10,6):BufMUX16:O0 T0 0.3	; IOvalue1[0]
RMUX20: 10'b0010000_100	; I:2	; <= BramTILE(10,6):BufMUX18:O0 T0 0.3	; IOvalue1[2]
RMUX21: 10'b0001000_010	; I:10	; <= LogicTILE(8,6):RMUX51:O0 T4X 0.475	; tc1.WD[17]
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000001_001	; I:20	; <= BramTILE(10,7):RMUX55:O0 T4Y 0.623	; tc1.WD[6]
RMUX25: 10'b0010000_100	; I:2	; <= BramTILE(10,6):BufMUX22:O0 T0 0.3	; IOvalue1[6]
RMUX26: 10'b0010000_100	; I:2	; <= LogicTILE(9,6):OMUX18:O0 T1 0.193	; syn__0616_
RMUX27: 10'b0100000_100	; I:1	; <= LogicTILE(9,6):OMUX15:O0 T1 0.193	; tc1.WD[12]
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0010000_100	; I:2	; <= BramTILE(10,6):BufMUX22:O0 T0 0.3	; IOvalue1[6]
RMUX32: 10'b0100000_100	; I:1	; <= BramTILE(10,6):BufMUX21:O0 T0 0.3	; IOvalue1[5]
RMUX33: 10'b0000001_010	; I:13	; <= BramTILE(10,5):RMUX32:O0 T4Y 0.527	; IOaddr1[5]
RMUX34: 10'b0000010_001	; I:19	; <= BramTILE(10,8):RMUX09:O0 T4Y 0.606	; tc1.WD[0]
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000001_100	; I:6	; <= LogicTILE(12,6):RMUX56:O0 T4X 0.475	; tc1.WD[7]
RMUX37: 10'b0010000_001	; I:16	; <= BramTILE(10,2):RMUX32:O0 T4Y 0.623	; IOaddr2[5]
RMUX38: 10'b0010000_100	; I:2	; <= BramTILE(10,6):BufMUX22:O0 T0 0.3	; IOvalue1[6]
RMUX39: 10'b1000000_100	; I:0	; <= BramTILE(10,6):BufMUX20:O0 T0 0.3	; IOvalue1[4]
RMUX40: 10'b0100000_010	; I:8	; <= RogicTILE(13,6):RMUX31:O0 T4X 0.482	; tc1.WD[2]
RMUX41: 10'b0000010_001	; I:19	; <= BramTILE(10,8):RMUX55:O0 T4Y 0.606	; tc1.WD[9]
RMUX42: 10'b1000000_010	; I:7	; <= RogicTILE(13,6):RMUX56:O0 T4X 0.48	; tc1.WD[5]
RMUX43: 10'b1000000_100	; I:0	; <= BramTILE(10,6):BufMUX20:O0 T0 0.3	; IOvalue1[4]
RMUX44: 10'b0001000_100	; I:3	; <= BramTILE(10,6):BufMUX23:O0 T0 0.3	; IOvalue1[7]
RMUX45: 10'b0100000_001	; I:15	; <= BramTILE(10,3):RMUX09:O0 T4Y 0.606	; tc2.IM[3]
RMUX46: 10'b0100000_100	; I:1	; <= LogicTILE(9,6):OMUX15:O0 T1 0.193	; tc1.WD[12]
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0010000_100	; I:2	; <= BramTILE(10,6):BufMUX26:O0 T0 0.3	; IOvalue1[11]
RMUX50: 10'b1000000_100	; I:0	; <= BramTILE(10,6):BufMUX24:O0 T0 0.3	; IOvalue1[9]
RMUX51: 10'b0010000_001	; I:16	; <= BramTILE(10,2):RMUX62:O0 T4Y 0.623	; IOaddr2[11]
RMUX52: 10'b0000010_001	; I:19	; <= BramTILE(10,8):RMUX39:O0 T4Y 0.606	; tc1.WD[14]
RMUX53: 10'b0000100_001	; I:18	; <= BramTILE(10,8):RMUX87:O0 T4Y 0.567	; tc1.WD[1]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0010000_100	; I:2	; <= BramTILE(10,6):BufMUX26:O0 T0 0.3	; IOvalue1[11]
RMUX56: 10'b0100000_100	; I:1	; <= BramTILE(10,6):BufMUX25:O0 T0 0.3	; IOvalue1[10]
RMUX57: 10'b0001000_100	; I:3	; <= BramTILE(10,6):BufMUX27:O0 T0 0.3	; IOvalue1[12]
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000100_100	; I:4	; <= BramTILE(10,6):BufMUX34:O0 T0 0.3	; IOvalue1[8]
RMUX62: 10'b0001000_100	; I:3	; <= BramTILE(10,6):BufMUX27:O0 T0 0.3	; IOvalue1[12]
RMUX63: 10'b0000001_001	; I:20	; <= BramTILE(10,7):RMUX39:O0 T4Y 0.623	; tc2.DM[2]
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000001_010	; I:13	; <= BramTILE(10,5):RMUX62:O0 T4Y 0.527	; IOaddr1[8]
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0100000_100	; I:1	; <= BramTILE(10,6):BufMUX25:O0 T0 0.3	; IOvalue1[10]
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000100_010	; I:11	; <= LogicTILE(7,6):RMUX61:O0 T4X 0.48	; tc1.WD[17]
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0010000_100	; I:2	; <= BramTILE(10,6):BufMUX30:O0 T0 0.3	; IOvalue1[15]
RMUX74: 10'b0100000_100	; I:1	; <= BramTILE(10,6):BufMUX29:O0 T0 0.3	; IOvalue1[14]
RMUX75: 10'b0001000_100	; I:3	; <= BramTILE(10,6):BufMUX31:O0 T0 0.3	; IOvalue1[16]
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000100_001	; I:18	; <= BramTILE(10,8):RMUX21:O0 T4Y 0.567	; tc1.WD[8]
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b1000000_100	; I:0	; <= BramTILE(10,6):BufMUX28:O0 T0 0.3	; IOvalue1[13]
RMUX86: 10'b0001000_100	; I:3	; <= BramTILE(10,6):BufMUX31:O0 T0 0.3	; IOvalue1[16]
RMUX87: 10'b0000100_100	; I:4	; <= BramTILE(10,6):BufMUX35:O0 T0 0.3	; IOvalue1[17]
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000010_001	; I:19	; <= BramTILE(10,8):RMUX19:O0 T4Y 0.606	; tc1.WD[15]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000001_010	; I:13	; <= BramTILE(10,5):RMUX92:O0 T4Y 0.527	; IOaddr1[16]
RMUX92: 10'b0010000_100	; I:2	; <= BramTILE(10,6):BufMUX30:O0 T0 0.3	; IOvalue1[15]
RMUX93: 10'b1000000_100	; I:0	; <= BramTILE(10,6):BufMUX28:O0 T0 0.3	; IOvalue1[13]
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b1
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0001	; AsyncReset0
TileAsyncMUX01: 4'b0001	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0000	; WeRenA
TileWeRenMUX01: 4'b0001	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 11 6
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000100_001	; I:18	; <= LogicTILE(11,8):RMUX73:O0 T4Y 0.567	; tc1.WD[16]
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0010000_010	; I:9	; <= BramTILE(10,6):RMUX74:O0 T4X 0.44	; IOvalue1[14]
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000010_010	; I:12	; <= LogicTILE(7,6):RMUX74:O0 T4X 0.482	; syn__0997_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0100000_010	; I:8	; <= LogicTILE(12,6):RMUX74:O0 T4X 0.482	; syn__0811_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0010000_010	; I:9	; <= BramTILE(10,6):RMUX74:O0 T4X 0.44	; IOvalue1[14]
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0010000_010	; I:9	; <= BramTILE(10,6):RMUX51:O0 T4X 0.44	; IOaddr2[11]
RMUX22: 10'b0010000_010	; I:9	; <= BramTILE(10,6):RMUX01:O0 T4X 0.44	; IOaddr1[6]
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0001000_001	; I:17	; <= LogicTILE(11,7):RMUX07:O0 T4Y 0.527	; tc1.WD[4]
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0010000_010	; I:9	; <= BramTILE(10,6):RMUX08:O0 T4X 0.44	; tc1.IM[9]
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000001_010	; I:13	; <= LogicTILE(11,5):RMUX09:O0 T4Y 0.527	; IOaddr1[2]
RMUX29: 10'b0001000_001	; I:17	; <= LogicTILE(11,7):RMUX57:O0 T4Y 0.527	; tc1.IM[7]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0100000_001	; I:15	; <= LogicTILE(11,3):RMUX55:O0 T4Y 0.606	; IOaddr1[3]
RMUX32: 10'b0001000_010	; I:10	; <= LogicTILE(9,6):RMUX08:O0 T4X 0.475	; syn__0949_
RMUX33: 10'b0001000_001	; I:17	; <= LogicTILE(11,7):RMUX80:O0 T4Y 0.527	; syn__0642_
RMUX34: 10'b0001000_001	; I:17	; <= LogicTILE(11,7):RMUX57:O0 T4Y 0.527	; tc1.IM[7]
RMUX35: 10'b0000010_100	; I:5	; <= LogicTILE(12,6):RMUX33:O0 T4X 0.44	; tc1.IM[8]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0001000_001	; I:17	; <= LogicTILE(11,7):RMUX57:O0 T4Y 0.527	; tc1.IM[7]
RMUX40: 10'b0100000_001	; I:15	; <= LogicTILE(11,3):RMUX55:O0 T4Y 0.606	; IOaddr1[3]
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0100000_100	; I:1	; <= LogicTILE(11,6):OMUX17:O0 T0 0.197	; syn__0948_
RMUX44: 10'b0000010_100	; I:5	; <= LogicTILE(12,6):RMUX33:O0 T4X 0.44	; tc1.IM[8]
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0010000_010	; I:9	; <= BramTILE(10,6):RMUX31:O0 T4X 0.44	; IOvalue1[6]
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0010000_010	; I:9	; <= BramTILE(10,6):RMUX15:O0 T4X 0.44	; IOvalue1[1]
RMUX54: 10'b0000100_001	; I:18	; <= LogicTILE(11,8):RMUX37:O0 T4Y 0.567	; tc1.WD[13]
RMUX55: 10'b0010000_010	; I:9	; <= BramTILE(10,6):RMUX61:O0 T4X 0.44	; IOvalue1[8]
RMUX56: 10'b1000000_100	; I:0	; <= LogicTILE(11,6):OMUX26:O0 T0 0.197	; syn__0651_
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0100000_010	; I:8	; <= LogicTILE(12,6):RMUX61:O0 T4X 0.482	; IOaddr1[1]
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0010000_010	; I:9	; <= BramTILE(10,6):RMUX38:O0 T4X 0.44	; IOvalue1[6]
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0001000_010	; I:10	; <= LogicTILE(9,6):RMUX15:O0 T4X 0.475	; syn__1037_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0010000_010	; I:9	; <= BramTILE(10,6):RMUX91:O0 T4X 0.44	; IOaddr1[16]
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000010_010	; I:12	; <= LogicTILE(7,6):RMUX68:O0 T4X 0.482	; syn__0636_
RMUX76: 10'b0000001_010	; I:13	; <= LogicTILE(11,5):RMUX69:O0 T4Y 0.527	; syn__0846_
RMUX77: 10'b0000001_010	; I:13	; <= LogicTILE(11,5):RMUX69:O0 T4Y 0.527	; syn__0846_
RMUX78: 10'b0001000_001	; I:17	; <= LogicTILE(11,7):RMUX67:O0 T4Y 0.527	; tc1.WD[3]
RMUX79: 10'b0000001_010	; I:13	; <= LogicTILE(11,5):RMUX19:O0 T4Y 0.527	; syn__0640_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_100	; I:1	; <= LogicTILE(11,6):OMUX41:O0 T0 0.197	; syn__1018_
RMUX86: 10'b1000000_010	; I:7	; <= RogicTILE(13,6):RMUX45:O0 T4X 0.48	; syn__0612_
RMUX87: 10'b0010000_010	; I:9	; <= BramTILE(10,6):RMUX45:O0 T4X 0.44	; tc2.IM[3]
RMUX88: 10'b0000100_010	; I:11	; <= LogicTILE(8,6):RMUX91:O0 T4X 0.48	; IOvalue1[3]
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000010_010	; I:12	; <= LogicTILE(7,6):RMUX45:O0 T4X 0.482	; syn__1102_[5]
RMUX93: 10'b1000000_100	; I:0	; <= LogicTILE(11,6):OMUX38:O0 T0 0.197	; syn__0615_
RMUX94: 10'b0001000_010	; I:10	; <= LogicTILE(9,6):RMUX91:O0 T4X 0.475	; IOvalue1[2]
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000100000_100	; I:3	; A	; <= LogicTILE(11,6):OMUX13:O0 T0 0.996	; syn__0844_
alta_slice00_IMUX01: 12'b000000100_100	; I:6	; B	; <= LogicTILE(11,6):OMUX34:O0 T0 0.955	; syn__0847_
alta_slice00_IMUX02: 12'b000001000_001	; I:23	; C	; <= LogicTILE(11,6):RMUX76:O0 T0 1.014	; syn__0846_
alta_slice00_IMUX03: 12'b001000000_100	; I:2	; D	; <= LogicTILE(11,6):OMUX10:O0 T0 0.541	; syn__0845_
alta_slice00_LUT: 16'h40c4
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0843_
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0843_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000010000_100	; I:4	; A	; <= LogicTILE(11,6):OMUX19:O0 T0 0.996	; syn__0653_
alta_slice01_IMUX05: 12'b000001000_001	; I:23	; B	; <= LogicTILE(11,6):RMUX77:O0 T0 1.102	; syn__0846_
alta_slice01_IMUX06: 12'b000000100_100	; I:6	; C	; <= LogicTILE(11,6):OMUX31:O0 T0 0.867	; syn__1022_
alta_slice01_IMUX07: 12'b100000000_010	; I:9	; D	; <= LogicTILE(12,6):RMUX42:O0 T1 0.695	; tc1.IM[9]
alta_slice01_LUT: 16'haac3
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0654_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000100_010	; I:15	; B	; <= LogicTILE(11,6):RMUX29:O0 T0 1.102	; tc1.IM[7]
alta_slice02_IMUX10: 12'b000001000_010	; I:14	; C	; <= LogicTILE(11,6):RMUX22:O0 T0 1.014	; IOaddr1[6]
alta_slice02_IMUX11: 12'b000000010_010	; I:16	; D	; <= LogicTILE(11,6):RMUX35:O0 T0 0.688	; tc1.IM[8]
alta_slice02_LUT: 16'h33c3
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut	; syn__0854_
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b010000000_001	; I:19	; B	; <= LogicTILE(11,6):RMUX53:O0 T0 1.102	; IOvalue1[1]
alta_slice03_IMUX14: 12'b000100000_001	; I:21	; C	; <= LogicTILE(11,6):RMUX64:O0 T0 1.014	; IOaddr1[1]
alta_slice03_IMUX15: 12'b000000010_010	; I:16	; D	; <= LogicTILE(11,6):RMUX35:O0 T0 0.688	; tc1.IM[8]
alta_slice03_LUT: 16'h0f33
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0845_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000100_010	; I:15	; B	; <= LogicTILE(11,6):RMUX29:O0 T0 1.102	; tc1.IM[7]
alta_slice04_IMUX18: 12'b010000000_010	; I:10	; C	; <= LogicTILE(12,6):RMUX60:O0 T1 1.021	; IOaddr1[1]
alta_slice04_IMUX19: 12'b000000010_010	; I:16	; D	; <= LogicTILE(11,6):RMUX35:O0 T0 0.688	; tc1.IM[8]
alta_slice04_LUT: 16'h33c3
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0844_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b100000000_100	; I:0	; A	; <= LogicTILE(11,6):OMUX01:O0 T0 0.996	; syn__0843_
alta_slice05_IMUX21: 12'b000001000_100	; I:5	; B	; <= LogicTILE(11,6):OMUX28:O0 T0 0.955	; syn__0850_
alta_slice05_IMUX22: 12'b100000000_010	; I:9	; C	; <= LogicTILE(12,6):RMUX36:O0 T1 1.021	; tc1.IM[9]
alta_slice05_IMUX23: 12'b000000001_100	; I:8	; D	; <= LogicTILE(11,6):OMUX46:O0 T0 0.541	; syn__0849_
alta_slice05_LUT: 16'h0306
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0948_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000010_010	; I:16	; A	; <= LogicTILE(11,6):RMUX34:O0 T0 1.143	; tc1.IM[7]
alta_slice06_IMUX25: 12'b010000000_001	; I:19	; B	; <= LogicTILE(11,6):RMUX53:O0 T0 1.102	; IOvalue1[1]
alta_slice06_IMUX26: 12'b000100000_001	; I:21	; C	; <= LogicTILE(11,6):RMUX64:O0 T0 1.014	; IOaddr1[1]
alta_slice06_IMUX27: 12'b000000010_010	; I:16	; D	; <= LogicTILE(11,6):RMUX35:O0 T0 0.688	; tc1.IM[8]
alta_slice06_LUT: 16'hd717
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0653_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000010_001	; I:25	; A	; <= LogicTILE(11,6):RMUX88:O0 T0 1.143	; IOvalue1[3]
alta_slice07_IMUX29: 12'b000000100_010	; I:15	; B	; <= LogicTILE(11,6):RMUX29:O0 T0 1.102	; tc1.IM[7]
alta_slice07_IMUX30: 12'b000000001_010	; I:17	; C	; <= LogicTILE(11,6):RMUX40:O0 T0 1.014	; IOaddr1[3]
alta_slice07_IMUX31: 12'b000000010_010	; I:16	; D	; <= LogicTILE(11,6):RMUX35:O0 T0 0.688	; tc1.IM[8]
alta_slice07_LUT: 16'hc028
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0848_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000001_001	; I:26	; A	; <= LogicTILE(11,6):RMUX94:O0 T0 1.143	; IOvalue1[2]
alta_slice08_IMUX33: 12'b000000100_010	; I:15	; B	; <= LogicTILE(11,6):RMUX29:O0 T0 1.102	; tc1.IM[7]
alta_slice08_IMUX34: 12'b000000100_010	; I:15	; C	; <= LogicTILE(11,6):RMUX28:O0 T0 1.014	; IOaddr1[2]
alta_slice08_IMUX35: 12'b000000010_010	; I:16	; D	; <= LogicTILE(11,6):RMUX35:O0 T0 0.688	; tc1.IM[8]
alta_slice08_LUT: 16'hb717
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0651_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000010_001	; I:25	; A	; <= LogicTILE(11,6):RMUX88:O0 T0 1.143	; IOvalue1[3]
alta_slice09_IMUX37: 12'b000000100_010	; I:15	; B	; <= LogicTILE(11,6):RMUX29:O0 T0 1.102	; tc1.IM[7]
alta_slice09_IMUX38: 12'b000000001_010	; I:17	; C	; <= LogicTILE(11,6):RMUX40:O0 T0 1.014	; IOaddr1[3]
alta_slice09_IMUX39: 12'b000000010_010	; I:16	; D	; <= LogicTILE(11,6):RMUX35:O0 T0 0.688	; tc1.IM[8]
alta_slice09_LUT: 16'h3c96
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0850_
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0850_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b001000000_100	; I:2	; C	; <= LogicTILE(11,6):OMUX13:O0 T0 0.867	; syn__0844_
alta_slice10_IMUX43: 12'b010000000_100	; I:1	; D	; <= LogicTILE(11,6):OMUX10:O0 T0 0.541	; syn__0845_
alta_slice10_LUT: 16'h0ff0
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__1022_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000001_001	; I:26	; A	; <= LogicTILE(11,6):RMUX94:O0 T0 1.143	; IOvalue1[2]
alta_slice11_IMUX45: 12'b000000100_010	; I:15	; B	; <= LogicTILE(11,6):RMUX29:O0 T0 1.102	; tc1.IM[7]
alta_slice11_IMUX46: 12'b000000100_010	; I:15	; C	; <= LogicTILE(11,6):RMUX28:O0 T0 1.014	; IOaddr1[2]
alta_slice11_IMUX47: 12'b000000010_010	; I:16	; D	; <= LogicTILE(11,6):RMUX35:O0 T0 0.688	; tc1.IM[8]
alta_slice11_LUT: 16'h3c96
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0847_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000010_001	; I:25	; A	; <= LogicTILE(11,6):RMUX88:O0 T0 1.143	; IOvalue1[3]
alta_slice12_IMUX49: 12'b000000100_010	; I:15	; B	; <= LogicTILE(11,6):RMUX29:O0 T0 1.102	; tc1.IM[7]
alta_slice12_IMUX50: 12'b000000001_010	; I:17	; C	; <= LogicTILE(11,6):RMUX40:O0 T0 1.014	; IOaddr1[3]
alta_slice12_IMUX51: 12'b000000010_010	; I:16	; D	; <= LogicTILE(11,6):RMUX35:O0 T0 0.688	; tc1.IM[8]
alta_slice12_LUT: 16'h48e8
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0615_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b001000000_100	; I:2	; A	; <= LogicTILE(11,6):OMUX13:O0 T0 0.996	; syn__0844_
alta_slice13_IMUX53: 12'b000001000_100	; I:5	; B	; <= LogicTILE(11,6):OMUX34:O0 T0 0.955	; syn__0847_
alta_slice13_IMUX54: 12'b000001000_001	; I:23	; C	; <= LogicTILE(11,6):RMUX76:O0 T0 1.014	; syn__0846_
alta_slice13_IMUX55: 12'b010000000_100	; I:1	; D	; <= LogicTILE(11,6):OMUX10:O0 T0 0.541	; syn__0845_
alta_slice13_LUT: 16'h9c39
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__1018_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000001000_010	; I:14	; A	; <= LogicTILE(11,6):RMUX22:O0 T0 1.143	; IOaddr1[6]
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b100000000_001	; I:18	; C	; <= LogicTILE(11,6):RMUX46:O0 T0 1.014	; IOvalue1[6]
alta_slice14_IMUX59: 12'b000000010_010	; I:16	; D	; <= LogicTILE(11,6):RMUX35:O0 T0 0.688	; tc1.IM[8]
alta_slice14_LUT: 16'h550f
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; syn__0855_
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000001_001	; I:26	; A	; <= LogicTILE(11,6):RMUX94:O0 T0 1.143	; IOvalue1[2]
alta_slice15_IMUX61: 12'b000000100_010	; I:15	; B	; <= LogicTILE(11,6):RMUX29:O0 T0 1.102	; tc1.IM[7]
alta_slice15_IMUX62: 12'b000000100_010	; I:15	; C	; <= LogicTILE(11,6):RMUX28:O0 T0 1.014	; IOaddr1[2]
alta_slice15_IMUX63: 12'b000000010_010	; I:16	; D	; <= LogicTILE(11,6):RMUX35:O0 T0 0.688	; tc1.IM[8]
alta_slice15_LUT: 16'hc028
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; syn__0849_
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0849_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 12 6
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000010_010	; I:12	; <= LogicTILE(8,6):RMUX74:O0 T4X 0.482	; IOvalue1[2]
RMUX03: 10'b0100000_100	; I:1	; <= LogicTILE(11,6):OMUX03:O0 T1 0.193	; syn__0654_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0001000_001	; I:17	; <= LogicTILE(12,7):RMUX50:O0 T4Y 0.527	; tc1.IM[7]
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000100_100	; I:4	; <= LogicTILE(12,6):RMUX09:O0 T0 0.381	; tc1.IM[7]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0010000_100	; I:2	; <= LogicTILE(11,6):OMUX06:O0 T1 0.193	; syn__0854_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b1000000_100	; I:0	; <= LogicTILE(11,6):OMUX00:O0 T1 0.193	; syn__0843_
RMUX17: 10'b0000100_010	; I:11	; <= LogicTILE(9,6):RMUX01:O0 T4X 0.48	; syn__0921_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0100000_100	; I:1	; <= LogicTILE(12,6):OMUX05:O0 T0 0.197	; syn__0650_
RMUX20: 10'b0100000_100	; I:1	; <= LogicTILE(11,6):OMUX03:O0 T1 0.193	; syn__0654_
RMUX21: 10'b0001000_010	; I:10	; <= BramTILE(10,6):RMUX51:O0 T4X 0.475	; IOaddr2[11]
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0010000_100	; I:2	; <= LogicTILE(11,6):OMUX06:O0 T1 0.193	; syn__0854_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000100_010	; I:11	; <= LogicTILE(9,6):RMUX31:O0 T4X 0.48	; syn__1016_
RMUX26: 10'b0001000_001	; I:17	; <= LogicTILE(12,7):RMUX80:O0 T4Y 0.527	; tc1.IM[8]
RMUX27: 10'b0001000_001	; I:17	; <= LogicTILE(12,7):RMUX80:O0 T4Y 0.527	; tc1.IM[8]
RMUX28: 10'b0000100_100	; I:4	; <= LogicTILE(12,6):RMUX26:O0 T0 0.381	; tc1.IM[8]
RMUX29: 10'b0000100_001	; I:18	; <= LogicTILE(12,8):RMUX57:O0 T4Y 0.567	; IOvalue1[5]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0001000_010	; I:10	; <= BramTILE(10,6):RMUX08:O0 T4X 0.475	; tc1.IM[9]
RMUX33: 10'b0001000_001	; I:17	; <= LogicTILE(12,7):RMUX80:O0 T4Y 0.527	; tc1.IM[8]
RMUX34: 10'b0001000_100	; I:3	; <= LogicTILE(11,6):OMUX21:O0 T1 0.193	; syn__0848_
RMUX35: 10'b0000100_100	; I:4	; <= LogicTILE(12,6):RMUX33:O0 T0 0.381	; tc1.IM[8]
RMUX36: 10'b0001000_010	; I:10	; <= BramTILE(10,6):RMUX08:O0 T4X 0.475	; tc1.IM[9]
RMUX37: 10'b0001000_010	; I:10	; <= BramTILE(10,6):RMUX08:O0 T4X 0.475	; tc1.IM[9]
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000001_100	; I:6	; <= RogicTILE(13,6):RMUX81:O0 T4X 0.475	; syn__0612_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0010000_010	; I:9	; <= LogicTILE(11,6):RMUX31:O0 T4X 0.44	; IOaddr1[3]
RMUX42: 10'b0001000_010	; I:10	; <= BramTILE(10,6):RMUX08:O0 T4X 0.475	; tc1.IM[9]
RMUX43: 10'b0001000_010	; I:10	; <= BramTILE(10,6):RMUX08:O0 T4X 0.475	; tc1.IM[9]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000010_010	; I:12	; <= LogicTILE(8,6):RMUX31:O0 T4X 0.482	; IOvalue1[4]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_010	; I:10	; <= BramTILE(10,6):RMUX61:O0 T4X 0.475	; IOvalue1[8]
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000100_001	; I:18	; <= LogicTILE(12,8):RMUX14:O0 T4Y 0.567	; tc1.WD[7]
RMUX57: 10'b0001000_010	; I:10	; <= BramTILE(10,6):RMUX38:O0 T4X 0.475	; IOvalue1[6]
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0100000_100	; I:1	; <= LogicTILE(11,6):OMUX27:O0 T1 0.193	; syn__0850_
RMUX60: 10'b0000001_010	; I:13	; <= LogicTILE(12,5):RMUX62:O0 T4Y 0.527	; IOaddr1[1]
RMUX61: 10'b0000001_010	; I:13	; <= LogicTILE(12,5):RMUX62:O0 T4Y 0.527	; IOaddr1[1]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0100000_001	; I:15	; <= LogicTILE(12,3):RMUX39:O0 T4Y 0.606	; syn__0564_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0001000_100	; I:3	; <= LogicTILE(12,6):OMUX47:O0 T0 0.197	; syn__0840_
RMUX74: 10'b0001000_001	; I:17	; <= LogicTILE(12,7):RMUX44:O0 T4Y 0.527	; syn__0811_
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000001_010	; I:13	; <= LogicTILE(12,5):RMUX19:O0 T4Y 0.527	; syn__0631_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000100_010	; I:11	; <= LogicTILE(9,6):RMUX45:O0 T4X 0.48	; IOaddr1[5]
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000001_010	; I:13	; <= LogicTILE(12,5):RMUX69:O0 T4Y 0.527	; syn__0971_
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000001_100	; I:6	; <= RogicTILE(13,6):RMUX91:O0 T4X 0.475	; IOaddr1[4]
RMUX89: 10'b0010000_100	; I:2	; <= LogicTILE(11,6):OMUX42:O0 T1 0.193	; syn__0855_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0001000_100	; I:3	; <= LogicTILE(12,6):OMUX47:O0 T0 0.197	; syn__0840_
RMUX93: 10'b0010000_100	; I:2	; <= LogicTILE(11,6):OMUX42:O0 T1 0.193	; syn__0855_
RMUX94: 10'b0001000_001	; I:17	; <= LogicTILE(12,7):RMUX67:O0 T4Y 0.527	; tc1.IM[7]
RMUX95: 10'b0001000_100	; I:3	; <= LogicTILE(11,6):OMUX45:O0 T1 0.193	; syn__0849_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000010_010	; I:16	; A	; <= LogicTILE(12,6):RMUX34:O0 T0 1.143	; syn__0848_
alta_slice00_IMUX01: 12'b000000001_001	; I:26	; B	; <= LogicTILE(12,6):RMUX95:O0 T0 1.102	; syn__0849_
alta_slice00_IMUX02: 12'b000010000_010	; I:13	; C	; <= LogicTILE(12,6):RMUX16:O0 T0 1.014	; syn__0843_
alta_slice00_IMUX03: 12'b001000000_001	; I:20	; D	; <= LogicTILE(12,6):RMUX59:O0 T0 0.688	; syn__0850_
alta_slice00_LUT: 16'h0155
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0842_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000001000_100	; I:5	; A	; <= LogicTILE(12,6):OMUX25:O0 T0 0.996	; syn__0649_
alta_slice01_IMUX05: 12'b100000000_100	; I:0	; B	; <= LogicTILE(12,6):OMUX01:O0 T0 0.955	; syn__0842_
alta_slice01_IMUX06: 12'b000100000_100	; I:3	; C	; <= LogicTILE(12,6):OMUX13:O0 T0 0.867	; syn__1010_
alta_slice01_IMUX07: 12'b100000000_010	; I:9	; D	; <= RogicTILE(13,6):RMUX42:O0 T1 0.695	; tc1.IM[9]
alta_slice01_LUT: 16'haa3c
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0650_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0650_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000100_001	; I:24	; A	; <= LogicTILE(12,6):RMUX82:O0 T0 1.143	; IOaddr1[5]
alta_slice02_IMUX09: 12'b000000010_010	; I:16	; B	; <= LogicTILE(12,6):RMUX35:O0 T0 1.102	; tc1.IM[8]
alta_slice02_IMUX10: 12'b000000001_001	; I:26	; C	; <= LogicTILE(12,6):RMUX94:O0 T0 1.014	; tc1.IM[7]
alta_slice02_IMUX11: 12'b000000100_010	; I:15	; D	; <= LogicTILE(12,6):RMUX29:O0 T0 0.688	; IOvalue1[5]
alta_slice02_LUT: 16'h9280
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0856_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000001_100	; I:8	; A	; <= LogicTILE(12,6):OMUX43:O0 T0 0.996	; syn__0841_
alta_slice03_IMUX13: 12'b000010000_010	; I:13	; B	; <= LogicTILE(12,6):RMUX17:O0 T0 1.102	; syn__0921_
alta_slice03_IMUX14: 12'b010000000_100	; I:1	; C	; <= LogicTILE(12,6):OMUX07:O0 T0 0.867	; syn__0856_
alta_slice03_IMUX15: 12'b100000000_010	; I:9	; D	; <= RogicTILE(13,6):RMUX42:O0 T1 0.695	; tc1.IM[9]
alta_slice03_LUT: 16'h0036
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__0920_
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000000100_100	; I:6	; C	; <= LogicTILE(12,6):OMUX31:O0 T0 0.867	; syn__0853_
alta_slice04_IMUX19: 12'b000100000_100	; I:3	; D	; <= LogicTILE(12,6):OMUX16:O0 T0 0.541	; syn__0852_
alta_slice04_LUT: 16'h0ff0
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__1010_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000100000_010	; I:12	; B	; <= LogicTILE(12,6):RMUX11:O0 T0 1.102	; tc1.IM[7]
alta_slice05_IMUX22: 12'b000000100_010	; I:15	; C	; <= LogicTILE(12,6):RMUX28:O0 T0 1.014	; tc1.IM[8]
alta_slice05_IMUX23: 12'b010000000_010	; I:10	; D	; <= RogicTILE(13,6):RMUX90:O0 T1 0.695	; IOaddr1[4]
alta_slice05_LUT: 16'h3c33
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0852_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b010000000_100	; I:1	; C	; <= LogicTILE(12,6):OMUX07:O0 T0 0.867	; syn__0856_
alta_slice06_IMUX27: 12'b000000100_100	; I:6	; D	; <= LogicTILE(12,6):OMUX34:O0 T0 0.541	; syn__0851_
alta_slice06_LUT: 16'h000f
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0933_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000100_001	; I:24	; A	; <= LogicTILE(12,6):RMUX82:O0 T0 1.143	; IOaddr1[5]
alta_slice07_IMUX29: 12'b010000000_010	; I:10	; B	; <= RogicTILE(13,6):RMUX78:O0 T1 1.109	; IOaddr1[2]
alta_slice07_IMUX30: 12'b010000000_010	; I:10	; C	; <= RogicTILE(13,6):RMUX84:O0 T1 1.021	; IOaddr1[4]
alta_slice07_IMUX31: 12'b000000001_010	; I:17	; D	; <= LogicTILE(12,6):RMUX41:O0 T0 0.688	; IOaddr1[3]
alta_slice07_LUT: 16'h8000
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0818_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000010_001	; I:25	; A	; <= LogicTILE(12,6):RMUX88:O0 T0 1.143	; IOaddr1[4]
alta_slice08_IMUX33: 12'b000000010_010	; I:16	; B	; <= LogicTILE(12,6):RMUX35:O0 T0 1.102	; tc1.IM[8]
alta_slice08_IMUX34: 12'b000000001_001	; I:26	; C	; <= LogicTILE(12,6):RMUX94:O0 T0 1.014	; tc1.IM[7]
alta_slice08_IMUX35: 12'b100000000_001	; I:18	; D	; <= LogicTILE(12,6):RMUX47:O0 T0 0.688	; IOvalue1[4]
alta_slice08_LUT: 16'h8d5f
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0649_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b100000000_100	; I:0	; A	; <= LogicTILE(12,6):OMUX01:O0 T0 0.996	; syn__0842_
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000100_100	; I:6	; C	; <= LogicTILE(12,6):OMUX31:O0 T0 0.867	; syn__0853_
alta_slice09_IMUX39: 12'b001000000_100	; I:2	; D	; <= LogicTILE(12,6):OMUX16:O0 T0 0.541	; syn__0852_
alta_slice09_LUT: 16'hfaa0
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0932_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000100_010	; I:15	; A	; <= LogicTILE(12,6):RMUX28:O0 T0 1.143	; tc1.IM[8]
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000010_001	; I:25	; C	; <= LogicTILE(12,6):RMUX88:O0 T0 1.014	; IOaddr1[4]
alta_slice10_IMUX43: 12'b100000000_001	; I:18	; D	; <= LogicTILE(12,6):RMUX47:O0 T0 0.688	; IOvalue1[4]
alta_slice10_LUT: 16'h0a5f
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0853_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000100_010	; I:15	; A	; <= LogicTILE(12,6):RMUX28:O0 T0 1.143	; tc1.IM[8]
alta_slice11_IMUX45: 12'b000000100_010	; I:15	; B	; <= LogicTILE(12,6):RMUX29:O0 T0 1.102	; IOvalue1[5]
alta_slice11_IMUX46: 12'b000000100_001	; I:24	; C	; <= LogicTILE(12,6):RMUX82:O0 T0 1.014	; IOaddr1[5]
alta_slice11_IMUX47: 12'b000100000_010	; I:12	; D	; <= LogicTILE(12,6):RMUX11:O0 T0 0.688	; tc1.IM[7]
alta_slice11_LUT: 16'h100b
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0851_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000100_001	; I:24	; A	; <= LogicTILE(12,6):RMUX82:O0 T0 1.143	; IOaddr1[5]
alta_slice12_IMUX49: 12'b000000010_010	; I:16	; B	; <= LogicTILE(12,6):RMUX35:O0 T0 1.102	; tc1.IM[8]
alta_slice12_IMUX50: 12'b000000001_001	; I:26	; C	; <= LogicTILE(12,6):RMUX94:O0 T0 1.014	; tc1.IM[7]
alta_slice12_IMUX51: 12'b000000100_010	; I:15	; D	; <= LogicTILE(12,6):RMUX29:O0 T0 0.688	; IOvalue1[5]
alta_slice12_LUT: 16'h8d5f
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0611_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000100_100	; I:6	; A	; <= LogicTILE(12,6):OMUX37:O0 T0 0.996	; syn__0611_
alta_slice13_IMUX53: 12'b000010000_100	; I:4	; B	; <= LogicTILE(12,6):OMUX28:O0 T0 0.955	; syn__0932_
alta_slice13_IMUX54: 12'b000100000_100	; I:3	; C	; <= LogicTILE(12,6):OMUX19:O0 T0 0.867	; syn__0933_
alta_slice13_IMUX55: 12'b100000000_010	; I:9	; D	; <= RogicTILE(13,6):RMUX42:O0 T1 0.695	; tc1.IM[9]
alta_slice13_LUT: 16'haa3c
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0612_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b100000000_100	; I:0	; A	; <= LogicTILE(12,6):OMUX01:O0 T0 0.996	; syn__0842_
alta_slice14_IMUX57: 12'b000001000_100	; I:5	; B	; <= LogicTILE(12,6):OMUX34:O0 T0 0.955	; syn__0851_
alta_slice14_IMUX58: 12'b000001000_100	; I:5	; C	; <= LogicTILE(12,6):OMUX31:O0 T0 0.867	; syn__0853_
alta_slice14_IMUX59: 12'b001000000_100	; I:2	; D	; <= LogicTILE(12,6):OMUX16:O0 T0 0.541	; syn__0852_
alta_slice14_LUT: 16'h0113
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0841_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000010_100	; I:7	; A	; <= LogicTILE(12,6):OMUX43:O0 T0 0.996	; syn__0841_
alta_slice15_IMUX61: 12'b000000010_001	; I:25	; B	; <= LogicTILE(12,6):RMUX89:O0 T0 1.102	; syn__0855_
alta_slice15_IMUX62: 12'b010000000_100	; I:1	; C	; <= LogicTILE(12,6):OMUX07:O0 T0 0.867	; syn__0856_
alta_slice15_IMUX63: 12'b000001000_010	; I:14	; D	; <= LogicTILE(12,6):RMUX23:O0 T0 0.688	; syn__0854_
alta_slice15_LUT: 16'hcd04
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0840_
alta_slice15_SHIFTMUX: 1'b0

.RogicTILE 13 6
OMUX00: 1'b0
OMUX01: 1'b0
OMUX02: 1'b0
OMUX03: 1'b0
OMUX04: 1'b0
OMUX05: 1'b0
OMUX06: 1'b0
OMUX07: 1'b0
OMUX08: 1'b0
OMUX09: 1'b0
OMUX10: 1'b0
OMUX11: 1'b0
OMUX12: 1'b0
OMUX13: 1'b0
OMUX14: 1'b0
OMUX15: 1'b0
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0100000_100	; I:1	; <= LogicTILE(12,6):OMUX03:O0 T1 0.193	; syn__0650_
RMUX02: 10'b0001000_100	; I:3	; <= LogicTILE(12,6):OMUX09:O0 T1 0.193	; syn__0920_
RMUX03: 10'b0010000_010	; I:9	; <= LogicTILE(12,6):RMUX74:O0 T4X 0.44	; syn__0811_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0001000_001	; I:17	; <= RogicTILE(13,7):RMUX07:O0 T4Y 0.527	; tc1.WD[2]
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0001000_100	; I:3	; <= LogicTILE(12,6):OMUX21:O0 T1 0.193	; syn__0818_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000100_010	; I:11	; <= BramTILE(10,6):RMUX08:O0 T4X 0.48	; tc1.IM[9]
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000010_100	; I:5	; <= RogicTILE(13,6):RMUX81:O0 T4X 0.44	; syn__0612_
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000001_001	; I:20	; <= RogicTILE(13,7):RMUX85:O0 T4Y 0.623	; syn__1071_
RMUX56: 10'b0001000_001	; I:17	; <= RogicTILE(13,7):RMUX14:O0 T4Y 0.527	; tc1.WD[5]
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000001_010	; I:13	; <= RogicTILE(13,5):RMUX19:O0 T4Y 0.527	; IOaddr1[2]
RMUX79: 10'b0100000_100	; I:1	; <= LogicTILE(12,6):OMUX39:O0 T1 0.193	; syn__0612_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0100000_100	; I:1	; <= LogicTILE(12,6):OMUX39:O0 T1 0.193	; syn__0612_
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000001_010	; I:13	; <= RogicTILE(13,5):RMUX92:O0 T4Y 0.527	; IOaddr1[4]
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000001_010	; I:13	; <= RogicTILE(13,5):RMUX92:O0 T4Y 0.527	; IOaddr1[4]
RMUX91: 10'b0000001_010	; I:13	; <= RogicTILE(13,5):RMUX92:O0 T4Y 0.527	; IOaddr1[4]
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
__NAME: IOTILE_ROUTE

.LogicTILE 0 5
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b1000000_001	; I:14	; <= LogicTILE(0,3):RMUX02:O0 T4Y 0.567	; syn__0242_
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000100_100	; I:4	; <= LogicTILE(0,5):RMUX02:O0 T0 0.381	; syn__0242_
RMUX05: 10'b1000000_001	; I:14	; <= LogicTILE(0,3):RMUX75:O0 T4Y 0.567	; tc3.IM[9]
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b1000000_010	; I:7	; <= BramTILE(3,5):RMUX03:O0 T4X 0.48	; tc3.IM[8]
RMUX15: 10'b0100000_100	; I:1	; <= LogicTILE(0,5):OMUX05:O0 T0 0.197	; syn__0441_
RMUX16: 10'b0000010_100	; I:5	; <= LogicTILE(1,5):RMUX49:O0 T4X 0.44	; syn__0368_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0100000_100	; I:1	; <= LogicTILE(0,5):OMUX05:O0 T0 0.197	; syn__0441_
RMUX22: 10'b0000001_100	; I:6	; <= LogicTILE(2,5):RMUX49:O0 T4X 0.475	; syn__0734_
RMUX23: 10'b0001000_001	; I:17	; <= LogicTILE(0,6):RMUX73:O0 T4Y 0.527	; syn__0417_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000001_100	; I:6	; <= LogicTILE(2,5):RMUX79:O0 T4X 0.475	; syn__0334_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000010_001	; I:19	; <= LogicTILE(0,8):RMUX80:O0 T4Y 0.606	; tc3.WD[3]
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b1000000_001	; I:14	; <= LogicTILE(0,3):RMUX09:O0 T4Y 0.567	; syn__0732_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000010_100	; I:5	; <= LogicTILE(1,5):RMUX33:O0 T4X 0.44	; syn__0594_
RMUX40: 10'b0000001_100	; I:6	; <= LogicTILE(2,5):RMUX79:O0 T4X 0.475	; syn__0334_
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000100_001	; I:18	; <= LogicTILE(0,7):RMUX80:O0 T4Y 0.567	; syn__0467_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000010_001	; I:19	; <= LogicTILE(0,8):RMUX57:O0 T4Y 0.606	; tc3.WD[4]
RMUX46: 10'b0000001_010	; I:13	; <= LogicTILE(0,4):RMUX55:O0 T4Y 0.527	; syn__0311_
RMUX47: 10'b0000010_100	; I:5	; <= LogicTILE(1,5):RMUX79:O0 T4X 0.44	; syn__0346_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000001_010	; I:13	; <= LogicTILE(0,4):RMUX85:O0 T4Y 0.527	; syn__0766_
RMUX50: 10'b0100000_100	; I:1	; <= LogicTILE(0,5):OMUX29:O0 T0 0.197	; syn__0447_
RMUX51: 10'b0100000_100	; I:1	; <= LogicTILE(0,5):RMUX54:O0 T1 0.388	; tc3.WD[5]
RMUX52: 10'b0001000_001	; I:17	; <= LogicTILE(0,6):RMUX87:O0 T4Y 0.527	; syn__0423_
RMUX53: 10'b0100000_001	; I:15	; <= LogicTILE(0,2):RMUX39:O0 T4Y 0.606	; syn__0762_
RMUX54: 10'b0000010_001	; I:19	; <= LogicTILE(0,8):RMUX37:O0 T4Y 0.606	; tc3.WD[5]
RMUX55: 10'b0010000_100	; I:2	; <= LogicTILE(0,5):OMUX32:O0 T0 0.197	; syn__0416_
RMUX56: 10'b0000010_100	; I:5	; <= LogicTILE(1,5):RMUX86:O0 T4X 0.44	; syn__0337_
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000100_100	; I:4	; <= LogicTILE(0,5):RMUX56:O0 T0 0.381	; syn__0337_
RMUX59: 10'b0000010_100	; I:5	; <= LogicTILE(1,5):RMUX63:O0 T4X 0.44	; syn__0336_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0001000_100	; I:3	; <= LogicTILE(0,5):OMUX35:O0 T0 0.197	; syn__0421_
RMUX63: 10'b1000000_010	; I:7	; <= BramTILE(3,5):RMUX63:O0 T4X 0.48	; syn__0570_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000100_100	; I:4	; <= LogicTILE(0,5):RMUX63:O0 T0 0.381	; syn__0570_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000010_100	; I:5	; <= LogicTILE(1,5):RMUX63:O0 T4X 0.44	; syn__0336_
RMUX69: 10'b0000010_100	; I:5	; <= LogicTILE(1,5):RMUX63:O0 T4X 0.44	; syn__0336_
RMUX70: 10'b0000100_100	; I:4	; <= LogicTILE(0,5):RMUX68:O0 T0 0.381	; syn__0336_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0010000_100	; I:2	; <= LogicTILE(0,5):OMUX44:O0 T0 0.197	; syn__0443_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0010000_100	; I:2	; <= LogicTILE(0,5):OMUX44:O0 T0 0.197	; syn__0443_
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0100000_001	; I:15	; <= LogicTILE(0,2):RMUX69:O0 T4Y 0.606	; syn__0738_
RMUX84: 10'b1000000_001	; I:14	; <= LogicTILE(0,3):RMUX92:O0 T4Y 0.567	; syn__0340_
RMUX85: 10'b0100000_010	; I:8	; <= LogicTILE(4,5):RMUX20:O0 T4X 0.482	; syn__1100_[3]
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b1000000_010	; I:7	; <= BramTILE(3,5):RMUX93:O0 T4X 0.48	; IOaddr3[17]
RMUX88: 10'b0000010_100	; I:5	; <= LogicTILE(1,5):RMUX43:O0 T4X 0.44	; syn__0335_
RMUX89: 10'b0010000_100	; I:2	; <= LogicTILE(0,5):RMUX84:O0 T1 0.388	; syn__0340_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0001000_001	; I:17	; <= LogicTILE(0,6):RMUX67:O0 T4Y 0.527	; syn__0746_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000100000_001	; I:21	; B	; <= LogicTILE(0,5):RMUX65:O0 T0 1.102	; syn__0570_
alta_slice00_IMUX02: 12'b000010000_100	; I:4	; C	; <= LogicTILE(0,5):OMUX19:O0 T0 0.867	; syn__0448_
alta_slice00_IMUX03: 12'b010000000_010	; I:10	; D	; <= LogicTILE(1,5):RMUX66:O0 T1 0.695	; syn__0787_
alta_slice00_LUT: 16'h8f88
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b001000000_100	; I:2	; B	; <= LogicTILE(0,5):OMUX10:O0 T0 0.955	; syn__0371_
alta_slice01_IMUX06: 12'b010000000_010	; I:10	; C	; <= LogicTILE(1,5):RMUX84:O0 T1 1.021	; syn__0335_
alta_slice01_IMUX07: 12'b000000001_100	; I:8	; D	; <= LogicTILE(0,5):OMUX46:O0 T0 0.541	; syn__0367_
alta_slice01_LUT: 16'hf030
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0441_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000001_100	; I:8	; B	; <= LogicTILE(0,5):OMUX46:O0 T0 0.955	; syn__0367_
alta_slice02_IMUX10: 12'b010000000_010	; I:10	; C	; <= LogicTILE(1,5):RMUX60:O0 T1 1.021	; syn__0337_
alta_slice02_IMUX11: 12'b001000000_100	; I:2	; D	; <= LogicTILE(0,5):OMUX10:O0 T0 0.541	; syn__0371_
alta_slice02_LUT: 16'hc0f0
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0449_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b010000000_010	; I:10	; A	; <= LogicTILE(1,5):RMUX72:O0 T1 1.15	; syn__0323_
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b100000000_010	; I:9	; C	; <= LogicTILE(1,5):RMUX36:O0 T1 1.021	; syn__0372_
alta_slice03_IMUX15: 12'b000000000_000	; I:-1	; D
alta_slice03_LUT: 16'h0d07
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0371_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000001_010	; I:17	; A	; <= LogicTILE(0,5):RMUX40:O0 T0 1.143	; syn__0334_
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b100000000_010	; I:9	; C	; <= LogicTILE(1,5):RMUX12:O0 T1 1.021	; syn__0464_
alta_slice04_IMUX19: 12'b000000010_001	; I:25	; D	; <= LogicTILE(0,5):RMUX89:O0 T0 0.688	; syn__0340_
alta_slice04_LUT: 16'hf050
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0463_
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000010000_001	; I:22	; A	; <= LogicTILE(0,5):RMUX70:O0 T0 1.143	; syn__0336_
alta_slice05_IMUX21: 12'b000000001_100	; I:8	; B	; <= LogicTILE(0,5):OMUX46:O0 T0 0.955	; syn__0367_
alta_slice05_IMUX22: 12'b000010000_010	; I:13	; C	; <= LogicTILE(0,5):RMUX16:O0 T0 1.014	; syn__0368_
alta_slice05_IMUX23: 12'b010000000_100	; I:1	; D	; <= LogicTILE(0,5):OMUX10:O0 T0 0.541	; syn__0371_
alta_slice05_LUT: 16'h7050
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0366_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b010000000_100	; I:1	; A	; <= LogicTILE(0,5):OMUX07:O0 T0 0.996	; syn__0449_
alta_slice06_IMUX25: 12'b100000000_010	; I:9	; B	; <= LogicTILE(1,5):RMUX06:O0 T1 1.109	; syn__0450_
alta_slice06_IMUX26: 12'b000000010_001	; I:25	; C	; <= LogicTILE(0,5):RMUX88:O0 T0 1.014	; syn__0335_
alta_slice06_IMUX27: 12'b100000000_010	; I:9	; D	; <= LogicTILE(1,5):RMUX18:O0 T1 0.695	; syn__0736_
alta_slice06_LUT: 16'h4404
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0448_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b100000000_010	; I:9	; A	; <= LogicTILE(1,5):RMUX24:O0 T1 1.15	; syn__0445_
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b010000000_010	; I:10	; C	; <= LogicTILE(1,5):RMUX84:O0 T1 1.021	; syn__0335_
alta_slice07_IMUX31: 12'b000000100_001	; I:24	; D	; <= LogicTILE(0,5):RMUX83:O0 T0 0.688	; syn__0738_
alta_slice07_LUT: 16'haa0a
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0444_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b100000000_001	; I:18	; B	; <= LogicTILE(0,5):RMUX47:O0 T0 1.102	; syn__0346_
alta_slice08_IMUX34: 12'b000000001_010	; I:17	; C	; <= LogicTILE(0,5):RMUX40:O0 T0 1.014	; syn__0334_
alta_slice08_IMUX35: 12'b000000010_010	; I:16	; D	; <= LogicTILE(0,5):RMUX35:O0 T0 0.688	; syn__0732_
alta_slice08_LUT: 16'hcc0c
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0344_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000100000_100	; I:3	; C	; <= LogicTILE(0,5):OMUX19:O0 T0 0.867	; syn__0448_
alta_slice09_IMUX39: 12'b010000000_010	; I:10	; D	; <= LogicTILE(1,5):RMUX90:O0 T1 0.695	; syn__0451_
alta_slice09_LUT: 16'hf000
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0447_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000001000_010	; I:14	; A	; <= LogicTILE(0,5):RMUX22:O0 T0 1.143	; syn__0734_
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000001_010	; I:17	; C	; <= LogicTILE(0,5):RMUX40:O0 T0 1.014	; syn__0334_
alta_slice10_IMUX43: 12'b000001000_010	; I:14	; D	; <= LogicTILE(0,5):RMUX23:O0 T0 0.688	; syn__0417_
alta_slice10_LUT: 16'haf00
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0416_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b010000000_001	; I:19	; A	; <= LogicTILE(0,5):RMUX52:O0 T0 1.143	; syn__0423_
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000001_010	; I:17	; C	; <= LogicTILE(0,5):RMUX40:O0 T0 1.014	; syn__0334_
alta_slice11_IMUX47: 12'b010000000_001	; I:19	; D	; <= LogicTILE(0,5):RMUX53:O0 T0 0.688	; syn__0762_
alta_slice11_LUT: 16'haa0a
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0421_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000010_001	; I:25	; B	; <= LogicTILE(0,5):RMUX89:O0 T0 1.102	; syn__0340_
alta_slice12_IMUX50: 12'b000010000_100	; I:4	; C	; <= LogicTILE(0,5):OMUX25:O0 T0 0.867	; syn__0344_
alta_slice12_IMUX51: 12'b001000000_001	; I:20	; D	; <= LogicTILE(0,5):RMUX59:O0 T0 0.688	; syn__0336_
alta_slice12_LUT: 16'hc0f0
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0339_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b001000000_001	; I:20	; A	; <= LogicTILE(0,5):RMUX58:O0 T0 1.143	; syn__0337_
alta_slice13_IMUX53: 12'b010000000_001	; I:19	; B	; <= LogicTILE(0,5):RMUX53:O0 T0 1.102	; syn__0762_
alta_slice13_IMUX54: 12'b000000010_001	; I:25	; C	; <= LogicTILE(0,5):RMUX88:O0 T0 1.014	; syn__0335_
alta_slice13_IMUX55: 12'b000000001_001	; I:26	; D	; <= LogicTILE(0,5):RMUX95:O0 T0 0.688	; syn__0746_
alta_slice13_LUT: 16'hcf45
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0453_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000001_100	; I:8	; A	; <= LogicTILE(0,5):OMUX46:O0 T0 0.996	; syn__0367_
alta_slice14_IMUX57: 12'b000100000_100	; I:3	; B	; <= LogicTILE(0,5):OMUX22:O0 T0 0.955	; syn__0444_
alta_slice14_IMUX58: 12'b000000001_010	; I:17	; C	; <= LogicTILE(0,5):RMUX40:O0 T0 1.014	; syn__0334_
alta_slice14_IMUX59: 12'b010000000_100	; I:1	; D	; <= LogicTILE(0,5):OMUX10:O0 T0 0.541	; syn__0371_
alta_slice14_LUT: 16'h4c0c
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0443_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b001000000_010	; I:11	; A	; <= LogicTILE(0,5):RMUX04:O0 T0 1.143	; syn__0242_
alta_slice15_IMUX61: 12'b100000000_010	; I:9	; B	; <= LogicTILE(1,5):RMUX30:O0 T1 1.109	; syn__0310_
alta_slice15_IMUX62: 12'b100000000_001	; I:18	; C	; <= LogicTILE(0,5):RMUX46:O0 T0 1.014	; syn__0311_
alta_slice15_IMUX63: 12'b001000000_010	; I:11	; D	; <= LogicTILE(0,5):RMUX05:O0 T0 0.688	; tc3.IM[9]
alta_slice15_LUT: 16'h0036
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0367_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 1 5
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b1000000_010	; I:7	; <= LogicTILE(4,5):RMUX26:O0 T4X 0.48	; syn__1100_[4]
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000100_001	; I:18	; <= LogicTILE(1,7):RMUX27:O0 T4Y 0.567	; tc3.DM[5]
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b1000000_100	; I:0	; <= LogicTILE(1,5):OMUX02:O0 T0 0.197	; syn__0450_
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000001_100	; I:6	; <= BramTILE(3,5):RMUX26:O0 T4X 0.475	; IOaddr3[4]
RMUX10: 10'b0100000_001	; I:15	; <= LogicTILE(1,2):RMUX75:O0 T4Y 0.606	; syn__0750_
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0001000_001	; I:17	; <= LogicTILE(1,6):RMUX50:O0 T4Y 0.527	; syn__0464_
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000010_001	; I:19	; <= LogicTILE(1,8):RMUX73:O0 T4Y 0.606	; tc3.IM[5]
RMUX17: 10'b0001000_010	; I:10	; <= LogicTILE(0,5):RMUX49:O0 T4X 0.475	; syn__0766_
RMUX18: 10'b0000001_010	; I:13	; <= LogicTILE(1,4):RMUX02:O0 T4Y 0.527	; syn__0736_
RMUX19: 10'b0100000_010	; I:8	; <= LogicTILE(5,5):RMUX26:O0 T4X 0.482	; syn__1100_[1]
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000001_100	; I:6	; <= BramTILE(3,5):RMUX03:O0 T4X 0.475	; tc3.IM[8]
RMUX22: 10'b0000010_100	; I:5	; <= LogicTILE(2,5):RMUX49:O0 T4X 0.44	; syn__0734_
RMUX23: 10'b0000010_001	; I:19	; <= LogicTILE(1,8):RMUX73:O0 T4Y 0.606	; tc3.IM[5]
RMUX24: 10'b1000000_001	; I:14	; <= LogicTILE(1,3):RMUX55:O0 T4Y 0.567	; syn__0445_
RMUX25: 10'b1000000_100	; I:0	; <= LogicTILE(0,5):OMUX12:O0 T1 0.193	; syn__0463_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b1000000_100	; I:0	; <= LogicTILE(0,5):OMUX12:O0 T1 0.193	; syn__0463_
RMUX28: 10'b1000000_001	; I:14	; <= LogicTILE(1,3):RMUX09:O0 T4Y 0.567	; syn__0341_
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000001_010	; I:13	; <= LogicTILE(1,4):RMUX55:O0 T4Y 0.527	; syn__0310_
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0001000_100	; I:3	; <= LogicTILE(1,5):OMUX23:O0 T0 0.197	; syn__0594_
RMUX34: 10'b0100000_010	; I:8	; <= LogicTILE(5,5):RMUX33:O0 T4X 0.482	; syn__0393_
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000001_100	; I:6	; <= BramTILE(3,5):RMUX56:O0 T4X 0.475	; syn__0372_
RMUX37: 10'b0000001_010	; I:13	; <= LogicTILE(1,4):RMUX32:O0 T4Y 0.527	; syn__0306_
RMUX38: 10'b0100000_100	; I:1	; <= LogicTILE(0,5):OMUX15:O0 T1 0.193	; syn__0366_
RMUX39: 10'b0100000_010	; I:8	; <= LogicTILE(5,5):RMUX33:O0 T4X 0.482	; syn__0393_
RMUX40: 10'b0100000_010	; I:8	; <= LogicTILE(5,5):RMUX79:O0 T4X 0.482	; syn__0744_
RMUX41: 10'b1000000_010	; I:7	; <= LogicTILE(4,5):RMUX79:O0 T4X 0.48	; tc3.IM[6]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0001000_001	; I:17	; <= LogicTILE(1,6):RMUX80:O0 T4Y 0.527	; syn__0335_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b1000000_010	; I:7	; <= LogicTILE(4,5):RMUX79:O0 T4X 0.48	; tc3.IM[6]
RMUX47: 10'b0100000_001	; I:15	; <= LogicTILE(1,2):RMUX55:O0 T4Y 0.606	; syn__0468_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0010000_100	; I:2	; <= LogicTILE(1,5):OMUX32:O0 T0 0.197	; syn__0368_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0001000_001	; I:17	; <= LogicTILE(1,6):RMUX87:O0 T4Y 0.527	; syn__0768_
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b1000000_010	; I:7	; <= LogicTILE(4,5):RMUX13:O0 T4X 0.48	; syn__0730_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000001_100	; I:6	; <= BramTILE(3,5):RMUX86:O0 T4X 0.475	; IOaddr3[15]
RMUX58: 10'b0100000_001	; I:15	; <= LogicTILE(1,2):RMUX39:O0 T4Y 0.606	; syn__0742_
RMUX59: 10'b0000001_100	; I:6	; <= BramTILE(3,5):RMUX63:O0 T4X 0.475	; syn__0570_
RMUX60: 10'b0000100_010	; I:11	; <= LogicTILE(1,5):RMUX86:O0 T4X 0.48	; syn__0337_
RMUX61: 10'b0000100_001	; I:18	; <= LogicTILE(1,7):RMUX14:O0 T4Y 0.567	; tc3.WD[6]
RMUX62: 10'b0000100_001	; I:18	; <= LogicTILE(1,7):RMUX87:O0 T4Y 0.567	; syn__0336_
RMUX63: 10'b0000100_001	; I:18	; <= LogicTILE(1,7):RMUX87:O0 T4Y 0.567	; syn__0336_
RMUX64: 10'b0100000_010	; I:8	; <= LogicTILE(5,5):RMUX13:O0 T4X 0.482	; syn__0760_
RMUX65: 10'b0000010_100	; I:5	; <= LogicTILE(2,5):RMUX13:O0 T4X 0.44	; syn__0748_
RMUX66: 10'b0000010_100	; I:5	; <= LogicTILE(2,5):RMUX86:O0 T4X 0.44	; syn__0787_
RMUX67: 10'b0100000_100	; I:1	; <= LogicTILE(1,5):OMUX29:O0 T0 0.197	; syn__0774_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000010_100	; I:5	; <= LogicTILE(2,5):RMUX13:O0 T4X 0.44	; syn__0748_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0100000_001	; I:15	; <= LogicTILE(1,2):RMUX19:O0 T4Y 0.606	; syn__0323_
RMUX73: 10'b1000000_100	; I:0	; <= LogicTILE(0,5):OMUX36:O0 T1 0.193	; syn__0339_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0100000_100	; I:1	; <= LogicTILE(0,5):OMUX39:O0 T1 0.193	; syn__0453_
RMUX76: 10'b0000010_100	; I:5	; <= LogicTILE(2,5):RMUX93:O0 T4X 0.44	; syn__0347_
RMUX77: 10'b0000001_010	; I:13	; <= LogicTILE(1,4):RMUX69:O0 T4Y 0.527	; syn__0454_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0001000_100	; I:3	; <= LogicTILE(1,5):OMUX47:O0 T0 0.197	; syn__0346_
RMUX80: 10'b1000000_100	; I:0	; <= LogicTILE(1,5):OMUX38:O0 T0 0.197	; syn__0442_
RMUX81: 10'b1000000_100	; I:0	; <= LogicTILE(0,5):OMUX36:O0 T1 0.193	; syn__0339_
RMUX82: 10'b0100000_001	; I:15	; <= LogicTILE(1,2):RMUX69:O0 T4Y 0.606	; syn__0340_
RMUX83: 10'b0000100_001	; I:18	; <= LogicTILE(1,7):RMUX21:O0 T4Y 0.567	; syn__0337_
RMUX84: 10'b0010000_100	; I:2	; <= LogicTILE(1,5):OMUX44:O0 T0 0.197	; syn__0335_
RMUX85: 10'b0100000_100	; I:1	; <= LogicTILE(1,5):OMUX41:O0 T0 0.197	; syn__0334_
RMUX86: 10'b0000100_001	; I:18	; <= LogicTILE(1,7):RMUX21:O0 T4Y 0.567	; syn__0337_
RMUX87: 10'b0000001_100	; I:6	; <= BramTILE(3,5):RMUX93:O0 T4X 0.475	; IOaddr3[17]
RMUX88: 10'b0001000_010	; I:10	; <= LogicTILE(0,5):RMUX43:O0 T4X 0.475	; syn__0467_
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000001_010	; I:13	; <= LogicTILE(1,4):RMUX92:O0 T4Y 0.527	; syn__0451_
RMUX91: 10'b0000001_010	; I:13	; <= LogicTILE(1,4):RMUX92:O0 T4Y 0.527	; syn__0451_
RMUX92: 10'b0010000_100	; I:2	; <= LogicTILE(1,5):OMUX44:O0 T0 0.197	; syn__0335_
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b1000000_001	; I:14	; <= LogicTILE(1,3):RMUX19:O0 T4Y 0.567	; syn__0342_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000010000_010	; I:13	; A	; <= LogicTILE(1,5):RMUX16:O0 T0 1.143	; tc3.IM[5]
alta_slice00_IMUX01: 12'b000010000_010	; I:13	; B	; <= LogicTILE(1,5):RMUX17:O0 T0 1.102	; syn__0766_
alta_slice00_IMUX02: 12'b000000001_010	; I:17	; C	; <= LogicTILE(1,5):RMUX40:O0 T0 1.014	; syn__0744_
alta_slice00_IMUX03: 12'b000000001_010	; I:17	; D	; <= LogicTILE(1,5):RMUX41:O0 T0 0.688	; tc3.IM[6]
alta_slice00_LUT: 16'he4ff
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0450_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b001000000_100	; I:2	; A	; <= LogicTILE(1,5):OMUX07:O0 T0 0.996	; syn__0474_
alta_slice01_IMUX05: 12'b000000100_100	; I:6	; B	; <= LogicTILE(1,5):OMUX34:O0 T0 0.955	; syn__0475_
alta_slice01_IMUX06: 12'b000000001_100	; I:8	; C	; <= LogicTILE(1,5):OMUX43:O0 T0 0.867	; syn__0335_
alta_slice01_IMUX07: 12'b100000000_001	; I:18	; D	; <= LogicTILE(1,5):RMUX47:O0 T0 0.688	; syn__0468_
alta_slice01_LUT: 16'h4404
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0473_
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0473_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000100_001	; I:24	; B	; <= LogicTILE(1,5):RMUX83:O0 T0 1.102	; syn__0337_
alta_slice02_IMUX10: 12'b000000100_010	; I:15	; C	; <= LogicTILE(1,5):RMUX28:O0 T0 1.014	; syn__0341_
alta_slice02_IMUX11: 12'b000000001_001	; I:26	; D	; <= LogicTILE(1,5):RMUX95:O0 T0 0.688	; syn__0342_
alta_slice02_LUT: 16'hc0cc
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0474_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b010000000_001	; I:19	; A	; <= LogicTILE(1,5):RMUX52:O0 T0 1.143	; syn__0768_
alta_slice03_IMUX13: 12'b000000001_010	; I:17	; B	; <= LogicTILE(1,5):RMUX41:O0 T0 1.102	; tc3.IM[6]
alta_slice03_IMUX14: 12'b001000000_001	; I:20	; C	; <= LogicTILE(1,5):RMUX58:O0 T0 1.014	; syn__0742_
alta_slice03_IMUX15: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,5):RMUX23:O0 T0 0.688	; tc3.IM[5]
alta_slice03_LUT: 16'hb8cc
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0769_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000010000_001	; I:22	; A	; <= LogicTILE(1,5):RMUX70:O0 T0 1.143	; syn__0748_
alta_slice04_IMUX17: 12'b000001000_010	; I:14	; B	; <= LogicTILE(1,5):RMUX23:O0 T0 1.102	; tc3.IM[5]
alta_slice04_IMUX18: 12'b000100000_010	; I:12	; C	; <= LogicTILE(1,5):RMUX10:O0 T0 1.014	; syn__0750_
alta_slice04_IMUX19: 12'b010000000_100	; I:1	; D	; <= LogicTILE(1,5):OMUX10:O0 T0 0.541	; syn__0769_
alta_slice04_LUT: 16'hee30
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0770_
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000010_010	; I:16	; A	; <= LogicTILE(1,5):RMUX34:O0 T0 1.143	; syn__0393_
alta_slice05_IMUX21: 12'b000100000_001	; I:21	; B	; <= LogicTILE(1,5):RMUX65:O0 T0 1.102	; syn__0748_
alta_slice05_IMUX22: 12'b000010000_010	; I:13	; C	; <= LogicTILE(1,5):RMUX16:O0 T0 1.014	; tc3.IM[5]
alta_slice05_IMUX23: 12'b100000000_010	; I:9	; D	; <= LogicTILE(2,5):RMUX42:O0 T1 0.695	; syn__0771_
alta_slice05_LUT: 16'hafc0
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0772_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b100000000_010	; I:9	; A	; <= LogicTILE(2,5):RMUX00:O0 T1 1.15	; syn__0762_
alta_slice06_IMUX25: 12'b100000000_010	; I:9	; B	; <= LogicTILE(2,5):RMUX06:O0 T1 1.109	; syn__0777_
alta_slice06_IMUX26: 12'b000000100_001	; I:24	; C	; <= LogicTILE(1,5):RMUX82:O0 T0 1.014	; syn__0340_
alta_slice06_IMUX27: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,5):RMUX23:O0 T0 0.688	; tc3.IM[5]
alta_slice06_LUT: 16'hb8cc
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0778_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000001000_010	; I:14	; B	; <= LogicTILE(1,5):RMUX23:O0 T0 1.102	; tc3.IM[5]
alta_slice07_IMUX30: 12'b001000000_010	; I:11	; C	; <= LogicTILE(1,5):RMUX04:O0 T0 1.014	; tc3.DM[5]
alta_slice07_IMUX31: 12'b001000000_001	; I:20	; D	; <= LogicTILE(1,5):RMUX59:O0 T0 0.688	; syn__0570_
alta_slice07_LUT: 16'h0777
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0594_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000000010_001	; I:25	; C	; <= LogicTILE(1,5):RMUX88:O0 T0 1.014	; syn__0467_
alta_slice08_IMUX35: 12'b100000000_100	; I:0	; D	; <= LogicTILE(1,5):OMUX04:O0 T0 0.541	; syn__0473_
alta_slice08_LUT: 16'hf000
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0466_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000001000_010	; I:14	; A	; <= LogicTILE(1,5):RMUX22:O0 T0 1.143	; syn__0734_
alta_slice09_IMUX37: 12'b000001000_010	; I:14	; B	; <= LogicTILE(1,5):RMUX23:O0 T0 1.102	; tc3.IM[5]
alta_slice09_IMUX38: 12'b010000000_010	; I:10	; C	; <= LogicTILE(2,5):RMUX84:O0 T1 1.021	; syn__0773_
alta_slice09_IMUX39: 12'b000001000_001	; I:23	; D	; <= LogicTILE(1,5):RMUX77:O0 T0 0.688	; syn__0454_
alta_slice09_LUT: 16'hf838
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0774_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0774_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b001000000_001	; I:20	; A	; <= LogicTILE(1,5):RMUX58:O0 T0 1.143	; syn__0742_
alta_slice10_IMUX41: 12'b000000001_010	; I:17	; B	; <= LogicTILE(1,5):RMUX41:O0 T0 1.102	; tc3.IM[6]
alta_slice10_IMUX42: 12'b000000001_010	; I:17	; C	; <= LogicTILE(1,5):RMUX40:O0 T0 1.014	; syn__0744_
alta_slice10_IMUX43: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,5):RMUX23:O0 T0 0.688	; tc3.IM[5]
alta_slice10_LUT: 16'hffb8
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0368_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000100000_001	; I:21	; A	; <= LogicTILE(1,5):RMUX64:O0 T0 1.143	; syn__0760_
alta_slice11_IMUX45: 12'b000000001_010	; I:17	; B	; <= LogicTILE(1,5):RMUX41:O0 T0 1.102	; tc3.IM[6]
alta_slice11_IMUX46: 12'b000001000_010	; I:14	; C	; <= LogicTILE(1,5):RMUX22:O0 T0 1.014	; syn__0734_
alta_slice11_IMUX47: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,5):RMUX23:O0 T0 0.688	; tc3.IM[5]
alta_slice11_LUT: 16'hf3bb
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0475_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b010000000_010	; I:10	; A	; <= LogicTILE(2,5):RMUX48:O0 T1 1.15	; syn__0752_
alta_slice12_IMUX49: 12'b000000001_010	; I:17	; B	; <= LogicTILE(1,5):RMUX41:O0 T0 1.102	; tc3.IM[6]
alta_slice12_IMUX50: 12'b100000000_010	; I:9	; C	; <= LogicTILE(2,5):RMUX12:O0 T1 1.021	; syn__0748_
alta_slice12_IMUX51: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,5):RMUX23:O0 T0 0.688	; tc3.IM[5]
alta_slice12_LUT: 16'hbbfc
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0442_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0442_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b100000000_001	; I:18	; C	; <= LogicTILE(1,5):RMUX46:O0 T0 1.014	; tc3.IM[6]
alta_slice13_IMUX55: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,5):RMUX23:O0 T0 0.688	; tc3.IM[5]
alta_slice13_LUT: 16'h00f0
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0334_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0334_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b100000000_001	; I:18	; C	; <= LogicTILE(1,5):RMUX46:O0 T0 1.014	; tc3.IM[6]
alta_slice14_IMUX59: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,5):RMUX23:O0 T0 0.688	; tc3.IM[5]
alta_slice14_LUT: 16'h0f00
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0335_
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0335_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000001000_001	; I:23	; A	; <= LogicTILE(1,5):RMUX76:O0 T0 1.143	; syn__0347_
alta_slice15_IMUX61: 12'b000000100_001	; I:24	; B	; <= LogicTILE(1,5):RMUX83:O0 T0 1.102	; syn__0337_
alta_slice15_IMUX62: 12'b000001000_010	; I:14	; C	; <= LogicTILE(1,5):RMUX22:O0 T0 1.014	; syn__0734_
alta_slice15_IMUX63: 12'b000000010_100	; I:7	; D	; <= LogicTILE(1,5):OMUX43:O0 T0 0.541	; syn__0335_
alta_slice15_LUT: 16'ha2f3
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0346_
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 2 5
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0100000_001	; I:15	; <= LogicTILE(2,2):RMUX25:O0 T4Y 0.606	; syn__0762_
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000100_001	; I:18	; <= LogicTILE(2,7):RMUX27:O0 T4Y 0.567	; syn__0570_
RMUX05: 10'b0000100_001	; I:18	; <= LogicTILE(2,7):RMUX27:O0 T4Y 0.567	; syn__0570_
RMUX06: 10'b0000100_001	; I:18	; <= LogicTILE(2,7):RMUX73:O0 T4Y 0.567	; syn__0777_
RMUX07: 10'b1000000_010	; I:7	; <= LogicTILE(5,5):RMUX49:O0 T4X 0.48	; IOaddr3[9]
RMUX08: 10'b0000010_100	; I:5	; <= BramTILE(3,5):RMUX26:O0 T4X 0.44	; IOaddr3[4]
RMUX09: 10'b0100000_100	; I:1	; <= LogicTILE(1,5):OMUX03:O0 T1 0.193	; syn__0473_
RMUX10: 10'b0000010_100	; I:5	; <= BramTILE(3,5):RMUX03:O0 T4X 0.44	; tc3.IM[8]
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b1000000_001	; I:14	; <= LogicTILE(2,3):RMUX02:O0 T4Y 0.567	; syn__0748_
RMUX13: 10'b1000000_001	; I:14	; <= LogicTILE(2,3):RMUX02:O0 T4Y 0.567	; syn__0748_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000100_001	; I:18	; <= LogicTILE(2,7):RMUX27:O0 T4Y 0.567	; syn__0570_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000010_100	; I:5	; <= BramTILE(3,5):RMUX03:O0 T4X 0.44	; tc3.IM[8]
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b1000000_100	; I:0	; <= LogicTILE(1,5):OMUX12:O0 T1 0.193	; syn__0770_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0100000_100	; I:1	; <= LogicTILE(1,5):OMUX15:O0 T1 0.193	; syn__0772_
RMUX28: 10'b0010000_010	; I:9	; <= LogicTILE(1,5):RMUX81:O0 T4X 0.44	; syn__0339_
RMUX29: 10'b0100000_100	; I:1	; <= LogicTILE(1,5):OMUX15:O0 T1 0.193	; syn__0772_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b1000000_001	; I:14	; <= LogicTILE(2,3):RMUX55:O0 T4Y 0.567	; syn__0323_
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0001000_010	; I:10	; <= LogicTILE(0,5):RMUX81:O0 T4X 0.475	; syn__0443_
RMUX35: 10'b0000100_001	; I:18	; <= LogicTILE(2,7):RMUX57:O0 T4Y 0.567	; tc3.DM[16]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0010000_100	; I:2	; <= LogicTILE(1,5):OMUX18:O0 T1 0.193	; syn__0778_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0010000_100	; I:2	; <= LogicTILE(1,5):OMUX18:O0 T1 0.193	; syn__0778_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000010_100	; I:5	; <= BramTILE(3,5):RMUX79:O0 T4X 0.44	; tc3.IM[10]
RMUX42: 10'b0001000_001	; I:17	; <= LogicTILE(2,6):RMUX80:O0 T4Y 0.527	; syn__0771_
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b1000000_100	; I:0	; <= LogicTILE(1,5):OMUX12:O0 T1 0.193	; syn__0770_
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000001_010	; I:13	; <= LogicTILE(2,4):RMUX55:O0 T4Y 0.527	; syn__0365_
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b1000000_001	; I:14	; <= LogicTILE(2,3):RMUX85:O0 T4Y 0.567	; syn__0752_
RMUX49: 10'b0100000_001	; I:15	; <= LogicTILE(2,2):RMUX85:O0 T4Y 0.606	; syn__0734_
RMUX50: 10'b0001000_001	; I:17	; <= LogicTILE(2,6):RMUX14:O0 T4Y 0.527	; syn__0385_
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000100_100	; I:4	; <= LogicTILE(2,5):RMUX50:O0 T0 0.381	; syn__0385_
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0100000_100	; I:1	; <= LogicTILE(1,5):OMUX27:O0 T1 0.193	; syn__0774_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0001000_100	; I:3	; <= LogicTILE(2,5):OMUX35:O0 T0 0.197	; syn__0587_
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000100_001	; I:18	; <= LogicTILE(2,7):RMUX87:O0 T4Y 0.567	; tc3.DM[13]
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b1000000_100	; I:0	; <= LogicTILE(1,5):OMUX24:O0 T1 0.193	; syn__0466_
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000100_001	; I:18	; <= LogicTILE(2,7):RMUX37:O0 T4Y 0.567	; tc3.DM[8]
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0010000_010	; I:9	; <= LogicTILE(1,5):RMUX38:O0 T4X 0.44	; syn__0366_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0001000_010	; I:10	; <= LogicTILE(0,5):RMUX15:O0 T4X 0.475	; syn__0441_
RMUX70: 10'b0001000_001	; I:17	; <= LogicTILE(2,6):RMUX37:O0 T4Y 0.527	; syn__0354_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0100000_100	; I:1	; <= LogicTILE(1,5):OMUX39:O0 T1 0.193	; syn__0334_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b1000000_100	; I:0	; <= LogicTILE(1,5):OMUX36:O0 T1 0.193	; syn__0442_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0100000_100	; I:1	; <= LogicTILE(1,5):OMUX39:O0 T1 0.193	; syn__0334_
RMUX80: 10'b0000010_001	; I:19	; <= LogicTILE(2,8):RMUX44:O0 T4Y 0.606	; tc3.IM[7]
RMUX81: 10'b0000010_100	; I:5	; <= BramTILE(3,5):RMUX20:O0 T4X 0.44	; IOvalue3[6]
RMUX82: 10'b0000001_100	; I:6	; <= LogicTILE(4,5):RMUX93:O0 T4X 0.475	; tc3.DM[11]
RMUX83: 10'b0000100_001	; I:18	; <= LogicTILE(2,7):RMUX21:O0 T4Y 0.567	; syn__0787_
RMUX84: 10'b0000001_010	; I:13	; <= LogicTILE(2,4):RMUX92:O0 T4Y 0.527	; syn__0773_
RMUX85: 10'b0100000_010	; I:8	; <= LogicTILE(6,5):RMUX20:O0 T4X 0.482	; syn__1100_[0]
RMUX86: 10'b0000100_001	; I:18	; <= LogicTILE(2,7):RMUX21:O0 T4Y 0.567	; syn__0787_
RMUX87: 10'b0100000_010	; I:8	; <= LogicTILE(6,5):RMUX93:O0 T4X 0.482	; syn__1100_[6]
RMUX88: 10'b0010000_010	; I:9	; <= LogicTILE(1,5):RMUX91:O0 T4X 0.44	; syn__0451_
RMUX89: 10'b0000001_100	; I:6	; <= LogicTILE(4,5):RMUX43:O0 T4X 0.475	; tc3.IM[9]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0100000_001	; I:15	; <= LogicTILE(2,2):RMUX69:O0 T4Y 0.606	; syn__0347_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000010_100	; I:5	; <= BramTILE(3,5):RMUX43:O0 T4X 0.44	; tc3.IM[13]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b001000000_010	; I:11	; C	; <= LogicTILE(2,5):RMUX04:O0 T0 1.014	; syn__0570_
alta_slice00_IMUX03: 12'b000000000_000	; I:-1	; D
alta_slice00_LUT: 16'h0777
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0578_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000010000_100	; I:4	; A	; <= LogicTILE(2,5):OMUX19:O0 T0 0.996	; syn__0585_
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000000010_001	; I:25	; C	; <= LogicTILE(2,5):RMUX88:O0 T0 1.014	; syn__0451_
alta_slice01_IMUX07: 12'b000000100_001	; I:24	; D	; <= LogicTILE(2,5):RMUX83:O0 T0 0.688	; syn__0787_
alta_slice01_LUT: 16'h5f55
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; tc3.WD[11]
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000100_100	; I:6	; A	; <= LogicTILE(2,5):OMUX31:O0 T0 0.996	; syn__0577_
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000010000_001	; I:22	; C	; <= LogicTILE(2,5):RMUX70:O0 T0 1.014	; syn__0354_
alta_slice02_IMUX11: 12'b000000100_001	; I:24	; D	; <= LogicTILE(2,5):RMUX83:O0 T0 0.688	; syn__0787_
alta_slice02_LUT: 16'h5f55
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000001000_100	; I:5	; A	; <= LogicTILE(2,5):OMUX25:O0 T0 0.996	; syn__0586_
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b100000000_001	; I:18	; C	; <= LogicTILE(2,5):RMUX46:O0 T0 1.014	; syn__0365_
alta_slice03_IMUX15: 12'b000000100_001	; I:24	; D	; <= LogicTILE(2,5):RMUX83:O0 T0 0.688	; syn__0787_
alta_slice03_LUT: 16'h5f55
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; tc3.WD[10]
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b100000000_010	; I:9	; B	; <= BramTILE(3,5):RMUX06:O0 T1 1.109	; syn__0397_
alta_slice04_IMUX18: 12'b000100000_100	; I:3	; C	; <= LogicTILE(2,5):OMUX16:O0 T0 0.867	; syn__0580_
alta_slice04_IMUX19: 12'b000000100_001	; I:24	; D	; <= LogicTILE(2,5):RMUX83:O0 T0 0.688	; syn__0787_
alta_slice04_LUT: 16'h3f0f
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; tc3.WD[16]
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000010_010	; I:16	; B	; <= LogicTILE(2,5):RMUX35:O0 T0 1.102	; tc3.DM[16]
alta_slice05_IMUX22: 12'b001000000_010	; I:11	; C	; <= LogicTILE(2,5):RMUX04:O0 T0 1.014	; syn__0570_
alta_slice05_IMUX23: 12'b010000000_010	; I:10	; D	; <= BramTILE(3,5):RMUX90:O0 T1 0.695	; tc3.IM[16]
alta_slice05_LUT: 16'h153f
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0580_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b001000000_010	; I:11	; A	; <= LogicTILE(2,5):RMUX04:O0 T0 1.143	; syn__0570_
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b000000100_001	; I:24	; C	; <= LogicTILE(2,5):RMUX82:O0 T0 1.014	; tc3.DM[11]
alta_slice06_IMUX27: 12'b010000000_010	; I:10	; D	; <= BramTILE(3,5):RMUX66:O0 T1 0.695	; tc3.IM[11]
alta_slice06_LUT: 16'h135f
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0585_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000100_010	; I:15	; B	; <= LogicTILE(2,5):RMUX29:O0 T0 1.102	; syn__0772_
alta_slice07_IMUX30: 12'b001000000_010	; I:11	; C	; <= LogicTILE(2,5):RMUX04:O0 T0 1.014	; syn__0570_
alta_slice07_IMUX31: 12'b000000100_001	; I:24	; D	; <= LogicTILE(2,5):RMUX83:O0 T0 0.688	; syn__0787_
alta_slice07_LUT: 16'hb3a0
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b001000000_010	; I:11	; A	; <= LogicTILE(2,5):RMUX04:O0 T0 1.143	; syn__0570_
alta_slice08_IMUX33: 12'b000000001_010	; I:17	; B	; <= LogicTILE(2,5):RMUX41:O0 T0 1.102	; tc3.IM[10]
alta_slice08_IMUX34: 12'b000000000_000	; I:-1	; C
alta_slice08_IMUX35: 12'b100000000_010	; I:9	; D	; <= BramTILE(3,5):RMUX18:O0 T1 0.695	; tc3.DM[10]
alta_slice08_LUT: 16'h153f
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0586_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000010_100	; I:7	; A	; <= LogicTILE(2,5):OMUX37:O0 T0 0.996	; syn__0583_
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000100_010	; I:15	; C	; <= LogicTILE(2,5):RMUX28:O0 T0 1.014	; syn__0339_
alta_slice09_IMUX39: 12'b000000100_001	; I:24	; D	; <= LogicTILE(2,5):RMUX83:O0 T0 0.688	; syn__0787_
alta_slice09_LUT: 16'h5f55
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; tc3.WD[13]
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b001000000_010	; I:11	; C	; <= LogicTILE(2,5):RMUX04:O0 T0 1.014	; syn__0570_
alta_slice10_IMUX43: 12'b000000000_000	; I:-1	; D
alta_slice10_LUT: 16'h0777
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0577_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b010000000_010	; I:10	; B	; <= BramTILE(3,5):RMUX78:O0 T1 1.109	; tc3.DM[9]
alta_slice11_IMUX46: 12'b001000000_010	; I:11	; C	; <= LogicTILE(2,5):RMUX04:O0 T0 1.014	; syn__0570_
alta_slice11_IMUX47: 12'b000000010_001	; I:25	; D	; <= LogicTILE(2,5):RMUX89:O0 T0 0.688	; tc3.IM[9]
alta_slice11_LUT: 16'h153f
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0587_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000001_001	; I:26	; B	; <= LogicTILE(2,5):RMUX95:O0 T0 1.102	; tc3.IM[13]
alta_slice12_IMUX50: 12'b001000000_010	; I:11	; C	; <= LogicTILE(2,5):RMUX04:O0 T0 1.014	; syn__0570_
alta_slice12_IMUX51: 12'b001000000_001	; I:20	; D	; <= LogicTILE(2,5):RMUX59:O0 T0 0.688	; tc3.DM[13]
alta_slice12_LUT: 16'h0777
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0583_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b100000000_100	; I:0	; A	; <= LogicTILE(2,5):OMUX01:O0 T0 0.996	; syn__0578_
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000000010_010	; I:16	; C	; <= LogicTILE(2,5):RMUX34:O0 T0 1.014	; syn__0443_
alta_slice13_IMUX55: 12'b000000100_001	; I:24	; D	; <= LogicTILE(2,5):RMUX83:O0 T0 0.688	; syn__0787_
alta_slice13_LUT: 16'h5f55
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000100000_010	; I:12	; A	; <= LogicTILE(2,5):RMUX10:O0 T0 1.143	; tc3.IM[8]
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000100000_001	; I:21	; C	; <= LogicTILE(2,5):RMUX64:O0 T0 1.014	; tc3.DM[8]
alta_slice14_IMUX59: 12'b001000000_010	; I:11	; D	; <= LogicTILE(2,5):RMUX05:O0 T0 0.688	; syn__0570_
alta_slice14_LUT: 16'h0777
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0588_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000010_100	; I:7	; B	; <= LogicTILE(2,5):OMUX43:O0 T0 0.955	; syn__0588_
alta_slice15_IMUX62: 12'b010000000_001	; I:19	; C	; <= LogicTILE(2,5):RMUX52:O0 T0 1.014	; syn__0385_
alta_slice15_IMUX63: 12'b000000100_001	; I:24	; D	; <= LogicTILE(2,5):RMUX83:O0 T0 0.688	; syn__0787_
alta_slice15_LUT: 16'h3f33
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; tc3.WD[8]
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 3 5
BramClkMUX00: 4'b0010	; Clk0	; syn__1103_
BramClkMUX01: 4'b0011	; Clk1	; syn__1103_
CLKMODE: 1'b0
CtrlMUX00: 12'b000000000_000	; I:-1
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000000000_000	; I:-1	; AddressA[0]
IMUX01: 12'b000000000_000	; I:-1	; AddressA[1]
IMUX02: 12'b000000000_000	; I:-1	; AddressA[2]
IMUX03: 12'b000000000_000	; I:-1	; AddressA[3]
IMUX04: 12'b000000000_000	; I:-1	; AddressA[4]
IMUX05: 12'b000000000_000	; I:-1	; AddressA[5]
IMUX06: 12'b000000000_000	; I:-1	; AddressA[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b000000010_010	; I:16	; DataInA[0]	; <= BramTILE(3,5):RMUX40:O0 T0 0.688	; tc3.WD[0]
IMUX13: 12'b100000000_010	; I:9	; DataInA[1]	; <= BramTILE(3,5):RMUX11:O0 T0 0.688	; tc3.WD[1]
IMUX14: 12'b010000000_001	; I:19	; DataInA[2]	; <= BramTILE(3,5):RMUX58:O0 T0 0.688	; tc3.WD[2]
IMUX15: 12'b000000100_010	; I:15	; DataInA[3]	; <= BramTILE(3,5):RMUX35:O0 T0 0.688	; tc3.WD[3]
IMUX16: 12'b000010000_001	; I:22	; DataInA[4]	; <= BramTILE(3,5):RMUX76:O0 T0 0.688	; tc3.WD[4]
IMUX17: 12'b000000001_100	; I:8	; DataInA[5]	; <= BramTILE(3,5):RMUX05:O0 T0 0.688	; tc3.WD[5]
IMUX18: 12'b000100000_001	; I:21	; DataInA[6]	; <= BramTILE(3,5):RMUX70:O0 T0 0.688	; tc3.WD[6]
IMUX19: 12'b000001000_001	; I:23	; DataInA[7]	; <= BramTILE(3,5):RMUX83:O0 T0 0.688	; tc3.WD[7]
IMUX20: 12'b000001000_001	; I:23	; DataInA[8]	; <= BramTILE(3,5):RMUX82:O0 T0 0.688	; tc3.WD[8]
IMUX21: 12'b001000000_001	; I:20	; DataInA[9]	; <= BramTILE(3,5):RMUX65:O0 T0 0.688	; tc3.WD[9]
IMUX22: 12'b100000000_010	; I:9	; DataInA[10]	; <= BramTILE(3,5):RMUX10:O0 T0 0.688	; tc3.WD[10]
IMUX23: 12'b100000000_100	; I:0	; DataInA[11]	; <= LogicTILE(2,5):OMUX03:O0 T1 0.498	; tc3.WD[11]
IMUX24: 12'b000000001_100	; I:8	; DataInA[12]	; <= BramTILE(3,5):RMUX04:O0 T0 0.688	; tc3.WD[12]
IMUX25: 12'b001000000_100	; I:2	; DataInA[13]	; <= LogicTILE(2,5):OMUX27:O0 T1 0.498	; tc3.WD[13]
IMUX26: 12'b000000100_010	; I:15	; DataInA[14]	; <= BramTILE(3,5):RMUX34:O0 T0 0.688	; tc3.WD[14]
IMUX27: 12'b000100000_001	; I:21	; DataInA[15]	; <= BramTILE(3,5):RMUX71:O0 T0 0.688	; tc3.WD[15]
IMUX28: 12'b010000000_100	; I:1	; DataInA[16]	; <= LogicTILE(2,5):OMUX12:O0 T1 0.498	; tc3.WD[16]
IMUX29: 12'b000010000_001	; I:22	; DataInA[17]	; <= BramTILE(3,5):RMUX77:O0 T0 0.688	; tc3.WD[17]
IMUX30: 12'b000010000_100	; I:4	; <= LogicTILE(4,5):RMUX00:O0 T1 0.388	; syn__1103_
IMUX31: 12'b000010000_100	; I:4	; <= LogicTILE(4,5):RMUX06:O0 T1 0.388	; syn__1103_
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b000010000_001	; I:22	; AddressB[6]	; <= BramTILE(3,5):RMUX84:O0 T0 0.688	; tc3.IM[16]
IMUX58: 12'b001000000_010	; I:11	; AddressB[5]	; <= BramTILE(3,5):RMUX22:O0 T0 0.688	; tc3.IM[15]
IMUX59: 12'b000000010_010	; I:16	; AddressB[4]	; <= BramTILE(3,5):RMUX53:O0 T0 0.688	; tc3.IM[14]
IMUX60: 12'b000000100_010	; I:15	; AddressB[3]	; <= BramTILE(3,5):RMUX46:O0 T0 0.688	; tc3.IM[13]
IMUX61: 12'b000001000_010	; I:14	; AddressB[2]	; <= BramTILE(3,5):RMUX41:O0 T0 0.688	; tc3.IM[12]
IMUX62: 12'b000100000_010	; I:12	; AddressB[1]	; <= BramTILE(3,5):RMUX28:O0 T0 0.688	; tc3.IM[11]
IMUX63: 12'b000000010_001	; I:25	; AddressB[0]	; <= BramTILE(3,5):RMUX95:O0 T0 0.688	; tc3.IM[10]
INIT_VAL: 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0100000_100	; I:1	; <= BramTILE(3,5):BufMUX17:O0 T0 0.3	; IOaddr3[1]
RMUX03: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX50:O0 T4Y 0.606	; tc3.IM[8]
RMUX04: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX27:O0 T4Y 0.606	; tc3.WD[12]
RMUX05: 10'b0000100_010	; I:11	; <= LogicTILE(0,5):RMUX51:O0 T4X 0.48	; tc3.WD[5]
RMUX06: 10'b0001000_001	; I:17	; <= BramTILE(3,6):RMUX73:O0 T4Y 0.527	; syn__0397_
RMUX07: 10'b0010000_100	; I:2	; <= BramTILE(3,5):BufMUX18:O0 T0 0.3	; IOaddr3[2]
RMUX08: 10'b1000000_100	; I:0	; <= BramTILE(3,5):BufMUX16:O0 T0 0.3	; IOaddr3[0]
RMUX09: 10'b0100000_100	; I:1	; <= LogicTILE(2,5):OMUX03:O0 T1 0.193	; tc3.WD[11]
RMUX10: 10'b0001000_100	; I:3	; <= LogicTILE(2,5):OMUX09:O0 T1 0.193	; tc3.WD[10]
RMUX11: 10'b0000100_001	; I:18	; <= BramTILE(3,7):RMUX27:O0 T4Y 0.567	; tc3.WD[1]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0001000_100	; I:3	; <= BramTILE(3,5):BufMUX19:O0 T0 0.3	; IOaddr3[3]
RMUX15: 10'b0100000_100	; I:1	; <= BramTILE(3,5):BufMUX17:O0 T0 0.3	; IOaddr3[1]
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000100_001	; I:18	; <= BramTILE(3,7):RMUX50:O0 T4Y 0.567	; tc3.DM[10]
RMUX19: 10'b0001000_100	; I:3	; <= LogicTILE(2,5):OMUX09:O0 T1 0.193	; tc3.WD[10]
RMUX20: 10'b0001000_001	; I:17	; <= BramTILE(3,6):RMUX27:O0 T4Y 0.527	; IOvalue3[6]
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX73:O0 T4Y 0.606	; tc3.IM[15]
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b1000000_100	; I:0	; <= LogicTILE(2,5):OMUX12:O0 T1 0.193	; tc3.WD[16]
RMUX26: 10'b1000000_100	; I:0	; <= BramTILE(3,5):BufMUX20:O0 T0 0.3	; IOaddr3[4]
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX57:O0 T4Y 0.606	; tc3.IM[11]
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0001000_100	; I:3	; <= BramTILE(3,5):BufMUX23:O0 T0 0.3	; IOaddr3[7]
RMUX32: 10'b0001000_001	; I:17	; <= BramTILE(3,6):RMUX80:O0 T4Y 0.527	; IOvalue3[17]
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000001_001	; I:20	; <= BramTILE(3,8):RMUX09:O0 T4Y 0.623	; tc3.WD[14]
RMUX35: 10'b0000010_010	; I:12	; <= LogicTILE(0,5):RMUX33:O0 T4X 0.482	; tc3.WD[3]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0100000_100	; I:1	; <= BramTILE(3,5):BufMUX21:O0 T0 0.3	; IOaddr3[5]
RMUX38: 10'b0010000_100	; I:2	; <= BramTILE(3,5):BufMUX22:O0 T0 0.3	; IOaddr3[6]
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000100_001	; I:18	; <= BramTILE(3,7):RMUX07:O0 T4Y 0.567	; tc3.WD[0]
RMUX41: 10'b0000001_001	; I:20	; <= BramTILE(3,8):RMUX55:O0 T4Y 0.623	; tc3.IM[12]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX80:O0 T4Y 0.606	; tc3.IM[13]
RMUX44: 10'b0001000_001	; I:17	; <= BramTILE(3,6):RMUX57:O0 T4Y 0.527	; IOvalue3[11]
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b1000000_001	; I:14	; <= BramTILE(3,3):RMUX55:O0 T4Y 0.567	; tc3.IM[13]
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000100_100	; I:4	; <= BramTILE(3,5):BufMUX34:O0 T0 0.3	; IOaddr3[8]
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX87:O0 T4Y 0.606	; tc3.IM[14]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0100000_100	; I:1	; <= LogicTILE(2,5):OMUX27:O0 T1 0.193	; tc3.WD[13]
RMUX56: 10'b1000000_001	; I:14	; <= BramTILE(3,3):RMUX62:O0 T4Y 0.567	; syn__0372_
RMUX57: 10'b0001000_100	; I:3	; <= BramTILE(3,5):BufMUX27:O0 T0 0.3	; IOaddr3[12]
RMUX58: 10'b0000100_001	; I:18	; <= BramTILE(3,7):RMUX87:O0 T4Y 0.567	; tc3.WD[2]
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b1000000_100	; I:0	; <= BramTILE(3,5):BufMUX24:O0 T0 0.3	; IOaddr3[9]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0010000_010	; I:9	; <= LogicTILE(2,5):RMUX15:O0 T4X 0.44	; syn__0570_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b1000000_001	; I:14	; <= BramTILE(3,3):RMUX85:O0 T4Y 0.567	; tc3.WD[9]
RMUX66: 10'b0000001_001	; I:20	; <= BramTILE(3,8):RMUX62:O0 T4Y 0.623	; tc3.IM[11]
RMUX67: 10'b0100000_100	; I:1	; <= BramTILE(3,5):BufMUX25:O0 T0 0.3	; IOaddr3[10]
RMUX68: 10'b0010000_100	; I:2	; <= BramTILE(3,5):BufMUX26:O0 T0 0.3	; IOaddr3[11]
RMUX69: 10'b0001000_001	; I:17	; <= BramTILE(3,6):RMUX87:O0 T4Y 0.527	; IOvalue3[13]
RMUX70: 10'b0001000_010	; I:10	; <= LogicTILE(1,5):RMUX61:O0 T4X 0.475	; tc3.WD[6]
RMUX71: 10'b0000100_001	; I:18	; <= BramTILE(3,7):RMUX37:O0 T4Y 0.567	; tc3.WD[15]
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0001000_100	; I:3	; <= BramTILE(3,5):BufMUX31:O0 T0 0.3	; IOaddr3[16]
RMUX76: 10'b0000100_010	; I:11	; <= LogicTILE(0,5):RMUX45:O0 T4X 0.48	; tc3.WD[4]
RMUX77: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX21:O0 T4Y 0.606	; tc3.WD[17]
RMUX78: 10'b0000100_001	; I:18	; <= BramTILE(3,7):RMUX67:O0 T4Y 0.567	; tc3.DM[9]
RMUX79: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX67:O0 T4Y 0.606	; tc3.IM[10]
RMUX80: 10'b1000000_100	; I:0	; <= BramTILE(3,5):BufMUX28:O0 T0 0.3	; IOaddr3[13]
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0001000_100	; I:3	; <= LogicTILE(2,5):OMUX45:O0 T1 0.193	; tc3.WD[8]
RMUX83: 10'b0000100_001	; I:18	; <= BramTILE(3,7):RMUX21:O0 T4Y 0.567	; tc3.WD[7]
RMUX84: 10'b0000001_001	; I:20	; <= BramTILE(3,8):RMUX92:O0 T4Y 0.623	; tc3.IM[16]
RMUX85: 10'b0001000_100	; I:3	; <= LogicTILE(2,5):OMUX45:O0 T1 0.193	; tc3.WD[8]
RMUX86: 10'b0010000_100	; I:2	; <= BramTILE(3,5):BufMUX30:O0 T0 0.3	; IOaddr3[15]
RMUX87: 10'b0100000_100	; I:1	; <= BramTILE(3,5):BufMUX29:O0 T0 0.3	; IOaddr3[14]
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000001_001	; I:20	; <= BramTILE(3,8):RMUX92:O0 T4Y 0.623	; tc3.IM[16]
RMUX91: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX44:O0 T4Y 0.606	; tc3.IM[6]
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000100_100	; I:4	; <= BramTILE(3,5):BufMUX35:O0 T0 0.3	; IOaddr3[17]
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000010_001	; I:19	; <= BramTILE(3,8):RMUX67:O0 T4Y 0.606	; tc3.IM[10]
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b1
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0001	; AsyncReset0
TileAsyncMUX01: 4'b0001	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0000	; WeRenA
TileWeRenMUX01: 4'b0001	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 4 5
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000001_001	; I:20	; <= IOTILE(4,9):InputMUX00:O0 T4Y 0.58	; syn__1103_
RMUX01: 10'b0000001_001	; I:20	; <= IOTILE(4,9):InputMUX00:O0 T4Y 0.58	; syn__1103_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000001_001	; I:20	; <= IOTILE(4,9):InputMUX00:O0 T4Y 0.58	; syn__1103_
RMUX07: 10'b0000010_100	; I:5	; <= LogicTILE(5,5):RMUX49:O0 T4X 0.44	; IOaddr3[9]
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0100000_010	; I:8	; <= LogicTILE(8,5):RMUX26:O0 T4X 0.482	; tc1.IM[12]
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0010000_010	; I:9	; <= BramTILE(3,5):RMUX51:O0 T4X 0.44	; IOaddr3[8]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0100000_100	; I:1	; <= LogicTILE(4,5):OMUX05:O0 T0 0.197	; syn__0730_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0001000_001	; I:17	; <= LogicTILE(4,6):RMUX73:O0 T4Y 0.527	; tc3.IM[8]
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0001000_001	; I:17	; <= LogicTILE(4,6):RMUX50:O0 T4Y 0.527	; IOvalue3[7]
RMUX20: 10'b0100000_010	; I:8	; <= LogicTILE(8,5):RMUX03:O0 T4X 0.482	; syn__1100_[3]
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000001_010	; I:13	; <= LogicTILE(4,4):RMUX25:O0 T4Y 0.527	; syn__0255_
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0010000_100	; I:2	; <= LogicTILE(4,5):OMUX20:O0 T0 0.197	; syn__0783_
RMUX26: 10'b0100000_010	; I:8	; <= LogicTILE(8,5):RMUX56:O0 T4X 0.482	; syn__1100_[4]
RMUX27: 10'b0001000_010	; I:10	; <= LogicTILE(2,5):RMUX08:O0 T4X 0.475	; IOaddr3[4]
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0010000_010	; I:9	; <= BramTILE(3,5):RMUX08:O0 T4X 0.44	; IOaddr3[0]
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000010_001	; I:19	; <= LogicTILE(4,8):RMUX57:O0 T4Y 0.606	; tc3.IM[7]
RMUX35: 10'b0001000_010	; I:10	; <= LogicTILE(2,5):RMUX81:O0 T4X 0.475	; IOvalue3[6]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b1000000_100	; I:0	; <= LogicTILE(4,5):OMUX14:O0 T0 0.197	; syn__0276_
RMUX38: 10'b0001000_001	; I:17	; <= LogicTILE(4,6):RMUX57:O0 T4Y 0.527	; syn__1102_[0]
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0010000_010	; I:9	; <= BramTILE(3,5):RMUX31:O0 T4X 0.44	; IOaddr3[7]
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000010_001	; I:19	; <= LogicTILE(4,8):RMUX80:O0 T4Y 0.606	; tc3.IM[9]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0001000_010	; I:10	; <= LogicTILE(2,5):RMUX31:O0 T4X 0.475	; syn__0323_
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0010000_010	; I:9	; <= BramTILE(3,5):RMUX38:O0 T4X 0.44	; IOaddr3[6]
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000100_100	; I:4	; <= LogicTILE(4,5):RMUX50:O0 T0 0.381	; IOaddr3[6]
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0100000_100	; I:1	; <= LogicTILE(4,5):OMUX29:O0 T0 0.197	; syn__0253_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0010000_010	; I:9	; <= BramTILE(3,5):RMUX61:O0 T4X 0.44	; IOaddr3[9]
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000010_001	; I:19	; <= LogicTILE(4,8):RMUX67:O0 T4Y 0.606	; tc3.IM[7]
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0001000_001	; I:17	; <= LogicTILE(4,6):RMUX21:O0 T4Y 0.527	; IOvalue3[8]
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0010000_010	; I:9	; <= BramTILE(3,5):RMUX91:O0 T4X 0.44	; tc3.IM[6]
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b1000000_001	; I:14	; <= LogicTILE(4,3):RMUX92:O0 T4Y 0.567	; syn__0744_
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000100_001	; I:18	; <= LogicTILE(4,7):RMUX21:O0 T4Y 0.567	; tc3.DM[11]
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0001000_001	; I:17	; <= LogicTILE(4,6):RMUX67:O0 T4Y 0.527	; IOvalue3[7]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b100000000_010	; I:9	; A	; <= LogicTILE(5,5):RMUX00:O0 T1 1.15	; syn__0268_
alta_slice00_IMUX01: 12'b010000000_010	; I:10	; B	; <= LogicTILE(5,5):RMUX54:O0 T1 1.109	; syn__0270_
alta_slice00_IMUX02: 12'b000001000_010	; I:14	; C	; <= LogicTILE(4,5):RMUX22:O0 T0 1.014	; syn__0255_
alta_slice00_IMUX03: 12'b000000100_100	; I:6	; D	; <= LogicTILE(4,5):OMUX34:O0 T0 0.541	; syn__0269_
alta_slice00_LUT: 16'hab02
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0254_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b001000000_100	; I:2	; A	; <= LogicTILE(4,5):OMUX07:O0 T0 0.996	; syn__0729_
alta_slice01_IMUX05: 12'b100000000_100	; I:0	; B	; <= LogicTILE(4,5):OMUX01:O0 T0 0.955	; syn__0254_
alta_slice01_IMUX06: 12'b000000001_100	; I:8	; C	; <= LogicTILE(4,5):OMUX43:O0 T0 0.867	; syn__0329_
alta_slice01_IMUX07: 12'b100000000_010	; I:9	; D	; <= LogicTILE(5,5):RMUX42:O0 T1 0.695	; tc3.IM[9]
alta_slice01_LUT: 16'haa3c
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0730_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000001_010	; I:17	; A	; <= LogicTILE(4,5):RMUX40:O0 T0 1.143	; IOaddr3[7]
alta_slice02_IMUX09: 12'b000000001_001	; I:26	; B	; <= LogicTILE(4,5):RMUX95:O0 T0 1.102	; IOvalue3[7]
alta_slice02_IMUX10: 12'b000000010_010	; I:16	; C	; <= LogicTILE(4,5):RMUX34:O0 T0 1.014	; tc3.IM[7]
alta_slice02_IMUX11: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,5):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice02_LUT: 16'h9f17
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0729_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000001000_001	; I:23	; A	; <= LogicTILE(4,5):RMUX76:O0 T0 1.143	; IOvalue3[8]
alta_slice03_IMUX13: 12'b000100000_010	; I:12	; B	; <= LogicTILE(4,5):RMUX11:O0 T0 1.102	; IOaddr3[8]
alta_slice03_IMUX14: 12'b100000000_001	; I:18	; C	; <= LogicTILE(4,5):RMUX46:O0 T0 1.014	; syn__0323_
alta_slice03_IMUX15: 12'b000010000_100	; I:4	; D	; <= LogicTILE(4,5):OMUX22:O0 T0 0.541	; syn__0396_
alta_slice03_LUT: 16'h009f
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0395_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000001000_001	; I:23	; A	; <= LogicTILE(4,5):RMUX76:O0 T0 1.143	; IOvalue3[8]
alta_slice04_IMUX17: 12'b000100000_010	; I:12	; B	; <= LogicTILE(4,5):RMUX11:O0 T0 1.102	; IOaddr3[8]
alta_slice04_IMUX18: 12'b000000010_010	; I:16	; C	; <= LogicTILE(4,5):RMUX34:O0 T0 1.014	; tc3.IM[7]
alta_slice04_IMUX19: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,5):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice04_LUT: 16'hc028
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0276_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000001000_100	; I:5	; A	; <= LogicTILE(4,5):OMUX25:O0 T0 0.996	; syn__0271_
alta_slice05_IMUX21: 12'b000000001_100	; I:8	; B	; <= LogicTILE(4,5):OMUX46:O0 T0 0.955	; syn__0394_
alta_slice05_IMUX22: 12'b100000000_010	; I:9	; C	; <= LogicTILE(5,5):RMUX36:O0 T1 1.021	; tc3.IM[9]
alta_slice05_IMUX23: 12'b010000000_100	; I:1	; D	; <= LogicTILE(4,5):OMUX10:O0 T0 0.541	; syn__0395_
alta_slice05_LUT: 16'hf600
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0393_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000001_010	; I:17	; A	; <= LogicTILE(4,5):RMUX40:O0 T0 1.143	; IOaddr3[7]
alta_slice06_IMUX25: 12'b000010000_001	; I:22	; B	; <= LogicTILE(4,5):RMUX71:O0 T0 1.102	; IOaddr3[9]
alta_slice06_IMUX26: 12'b010000000_010	; I:10	; C	; <= LogicTILE(5,5):RMUX60:O0 T1 1.021	; IOaddr3[6]
alta_slice06_IMUX27: 12'b000100000_010	; I:12	; D	; <= LogicTILE(4,5):RMUX11:O0 T0 0.688	; IOaddr3[8]
alta_slice06_LUT: 16'h8000
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0783_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000001000_001	; I:23	; A	; <= LogicTILE(4,5):RMUX76:O0 T0 1.143	; IOvalue3[8]
alta_slice07_IMUX29: 12'b000100000_010	; I:12	; B	; <= LogicTILE(4,5):RMUX11:O0 T0 1.102	; IOaddr3[8]
alta_slice07_IMUX30: 12'b000000010_010	; I:16	; C	; <= LogicTILE(4,5):RMUX34:O0 T0 1.014	; tc3.IM[7]
alta_slice07_IMUX31: 12'b010000000_010	; I:10	; D	; <= LogicTILE(5,5):RMUX90:O0 T1 0.695	; syn__0322_
alta_slice07_LUT: 16'he800
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0396_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000001000_001	; I:23	; A	; <= LogicTILE(4,5):RMUX76:O0 T0 1.143	; IOvalue3[8]
alta_slice08_IMUX33: 12'b000100000_010	; I:12	; B	; <= LogicTILE(4,5):RMUX11:O0 T0 1.102	; IOaddr3[8]
alta_slice08_IMUX34: 12'b000000010_010	; I:16	; C	; <= LogicTILE(4,5):RMUX34:O0 T0 1.014	; tc3.IM[7]
alta_slice08_IMUX35: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,5):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice08_LUT: 16'h3c96
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0271_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000100_100	; I:6	; A	; <= LogicTILE(4,5):OMUX31:O0 T0 0.996	; syn__0272_
alta_slice09_IMUX37: 12'b000010000_100	; I:4	; B	; <= LogicTILE(4,5):OMUX25:O0 T0 0.955	; syn__0271_
alta_slice09_IMUX38: 12'b100000000_100	; I:0	; C	; <= LogicTILE(4,5):OMUX01:O0 T0 0.867	; syn__0254_
alta_slice09_IMUX39: 12'b000000010_100	; I:7	; D	; <= LogicTILE(4,5):OMUX40:O0 T0 0.541	; syn__0273_
alta_slice09_LUT: 16'h888c
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0253_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000001_010	; I:17	; A	; <= LogicTILE(4,5):RMUX40:O0 T0 1.143	; IOaddr3[7]
alta_slice10_IMUX41: 12'b000000001_001	; I:26	; B	; <= LogicTILE(4,5):RMUX95:O0 T0 1.102	; IOvalue3[7]
alta_slice10_IMUX42: 12'b000000010_010	; I:16	; C	; <= LogicTILE(4,5):RMUX34:O0 T0 1.014	; tc3.IM[7]
alta_slice10_IMUX43: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,5):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice10_LUT: 16'ha048
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0272_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000010_010	; I:16	; B	; <= LogicTILE(4,5):RMUX35:O0 T0 1.102	; IOvalue3[6]
alta_slice11_IMUX46: 12'b010000000_001	; I:19	; C	; <= LogicTILE(4,5):RMUX52:O0 T0 1.014	; IOaddr3[6]
alta_slice11_IMUX47: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,5):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice11_LUT: 16'h0f33
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0269_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b100000000_010	; I:9	; A	; <= LogicTILE(5,5):RMUX00:O0 T1 1.15	; syn__0268_
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000000000_000	; I:-1	; C
alta_slice12_IMUX51: 12'b000001000_100	; I:5	; D	; <= LogicTILE(4,5):OMUX34:O0 T0 0.541	; syn__0269_
alta_slice12_LUT: 16'h55aa
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0413_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000001_010	; I:17	; A	; <= LogicTILE(4,5):RMUX40:O0 T0 1.143	; IOaddr3[7]
alta_slice13_IMUX53: 12'b000000001_001	; I:26	; B	; <= LogicTILE(4,5):RMUX95:O0 T0 1.102	; IOvalue3[7]
alta_slice13_IMUX54: 12'b000000010_010	; I:16	; C	; <= LogicTILE(4,5):RMUX34:O0 T0 1.014	; tc3.IM[7]
alta_slice13_IMUX55: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,5):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice13_LUT: 16'h0521
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0273_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000001000_100	; I:5	; C	; <= LogicTILE(4,5):OMUX31:O0 T0 0.867	; syn__0272_
alta_slice14_IMUX59: 12'b000000100_100	; I:6	; D	; <= LogicTILE(4,5):OMUX40:O0 T0 0.541	; syn__0273_
alta_slice14_LUT: 16'h000f
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0329_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000001000_100	; I:5	; A	; <= LogicTILE(4,5):OMUX31:O0 T0 0.996	; syn__0272_
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b100000000_100	; I:0	; C	; <= LogicTILE(4,5):OMUX01:O0 T0 0.867	; syn__0254_
alta_slice15_IMUX63: 12'b000000100_100	; I:6	; D	; <= LogicTILE(4,5):OMUX40:O0 T0 0.541	; syn__0273_
alta_slice15_LUT: 16'h5550
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0394_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 5 5
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000010_100	; I:5	; <= LogicTILE(6,5):RMUX49:O0 T4X 0.44	; syn__0268_
RMUX01: 10'b0010000_010	; I:9	; <= LogicTILE(4,5):RMUX01:O0 T4X 0.44	; syn__1103_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0001000_100	; I:3	; <= LogicTILE(5,5):OMUX11:O0 T0 0.197	; syn__0059_
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0010000_100	; I:2	; <= LogicTILE(5,5):OMUX08:O0 T0 0.197	; syn__0613_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0001000_001	; I:17	; <= LogicTILE(5,6):RMUX50:O0 T4Y 0.527	; syn__0760_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0100000_100	; I:1	; <= LogicTILE(5,5):OMUX05:O0 T0 0.197	; syn__0645_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000001_010	; I:13	; <= LogicTILE(5,4):RMUX25:O0 T4Y 0.527	; tc2.IM[8]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0100000_010	; I:8	; <= LogicTILE(9,5):RMUX56:O0 T4X 0.482	; syn__1100_[1]
RMUX27: 10'b0010000_100	; I:2	; <= LogicTILE(5,5):OMUX20:O0 T0 0.197	; syn__0060_
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0100000_100	; I:1	; <= LogicTILE(5,5):OMUX17:O0 T0 0.197	; syn__0050_
RMUX33: 10'b0100000_100	; I:1	; <= LogicTILE(4,5):OMUX15:O0 T1 0.193	; syn__0393_
RMUX34: 10'b0000010_100	; I:5	; <= LogicTILE(6,5):RMUX33:O0 T4X 0.44	; tc1.IM[7]
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000010_001	; I:19	; <= LogicTILE(5,8):RMUX80:O0 T4Y 0.606	; tc3.IM[9]
RMUX37: 10'b1000000_100	; I:0	; <= LogicTILE(5,5):OMUX14:O0 T0 0.197	; syn__0675_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000010_001	; I:19	; <= LogicTILE(5,8):RMUX80:O0 T4Y 0.606	; tc3.IM[9]
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0100000_010	; I:8	; <= LogicTILE(9,5):RMUX79:O0 T4X 0.482	; tc1.IM[8]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_010	; I:10	; <= BramTILE(3,5):RMUX61:O0 T4X 0.475	; IOaddr3[9]
RMUX50: 10'b0001000_010	; I:10	; <= BramTILE(3,5):RMUX38:O0 T4X 0.475	; IOaddr3[6]
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0001000_001	; I:17	; <= LogicTILE(5,6):RMUX37:O0 T4Y 0.527	; syn__0270_
RMUX55: 10'b0010000_100	; I:2	; <= LogicTILE(5,5):OMUX32:O0 T0 0.197	; syn__0902_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0001000_100	; I:3	; <= LogicTILE(5,5):OMUX35:O0 T0 0.197	; syn__0056_
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0001000_010	; I:10	; <= BramTILE(3,5):RMUX38:O0 T4X 0.475	; IOaddr3[6]
RMUX61: 10'b0001000_001	; I:17	; <= LogicTILE(5,6):RMUX14:O0 T4Y 0.527	; syn__1102_[6]
RMUX62: 10'b0001000_010	; I:10	; <= BramTILE(3,5):RMUX15:O0 T4X 0.475	; IOaddr3[1]
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0100000_100	; I:1	; <= LogicTILE(5,5):OMUX29:O0 T0 0.197	; syn__0054_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0001000_100	; I:3	; <= LogicTILE(5,5):OMUX47:O0 T0 0.197	; syn__0055_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b1000000_100	; I:0	; <= LogicTILE(4,5):OMUX36:O0 T1 0.193	; syn__0413_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0010000_010	; I:9	; <= LogicTILE(4,5):RMUX91:O0 T4X 0.44	; syn__0744_
RMUX80: 10'b0001000_010	; I:10	; <= BramTILE(3,5):RMUX68:O0 T4X 0.475	; IOaddr3[11]
RMUX81: 10'b0000010_001	; I:19	; <= LogicTILE(5,8):RMUX44:O0 T4Y 0.606	; syn__0942_
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b1000000_010	; I:7	; <= LogicTILE(8,5):RMUX93:O0 T4X 0.48	; syn__0116_
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b1000000_001	; I:14	; <= LogicTILE(5,3):RMUX92:O0 T4Y 0.567	; syn__0322_
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000000010_010	; I:16	; C	; <= LogicTILE(5,5):RMUX34:O0 T0 1.014	; tc1.IM[7]
alta_slice00_IMUX03: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice00_LUT: 16'h9f17
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0617_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000000010_010	; I:16	; C	; <= LogicTILE(5,5):RMUX34:O0 T0 1.014	; tc1.IM[7]
alta_slice01_IMUX07: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice01_LUT: 16'h9f17
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0645_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000000010_010	; I:16	; C	; <= LogicTILE(5,5):RMUX34:O0 T0 1.014	; tc1.IM[7]
alta_slice02_IMUX11: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice02_LUT: 16'h9f17
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0613_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b010000000_010	; I:10	; C	; <= LogicTILE(6,5):RMUX84:O0 T1 1.021	; tc2.IM[7]
alta_slice03_IMUX15: 12'b000001000_010	; I:14	; D	; <= LogicTILE(5,5):RMUX23:O0 T0 0.688	; tc2.IM[8]
alta_slice03_LUT: 16'hc028
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0059_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b010000000_010	; I:10	; B	; <= LogicTILE(6,5):RMUX54:O0 T1 1.109	; tc2.IM[7]
alta_slice04_IMUX18: 12'b000000000_000	; I:-1	; C
alta_slice04_IMUX19: 12'b000001000_010	; I:14	; D	; <= LogicTILE(5,5):RMUX23:O0 T0 0.688	; tc2.IM[8]
alta_slice04_LUT: 16'hb717
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0675_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b010000000_010	; I:10	; C	; <= LogicTILE(6,5):RMUX84:O0 T1 1.021	; tc2.IM[7]
alta_slice05_IMUX23: 12'b000001000_010	; I:14	; D	; <= LogicTILE(5,5):RMUX23:O0 T0 0.688	; tc2.IM[8]
alta_slice05_LUT: 16'h5a96
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0050_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b010000000_010	; I:10	; B	; <= LogicTILE(6,5):RMUX54:O0 T1 1.109	; tc2.IM[7]
alta_slice06_IMUX26: 12'b000000000_000	; I:-1	; C
alta_slice06_IMUX27: 12'b000001000_010	; I:14	; D	; <= LogicTILE(5,5):RMUX23:O0 T0 0.688	; tc2.IM[8]
alta_slice06_LUT: 16'h3c96
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0060_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b010000000_010	; I:10	; C	; <= LogicTILE(6,5):RMUX84:O0 T1 1.021	; tc2.IM[7]
alta_slice07_IMUX31: 12'b000001000_010	; I:14	; D	; <= LogicTILE(5,5):RMUX23:O0 T0 0.688	; tc2.IM[8]
alta_slice07_LUT: 16'h9f17
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0689_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000000000_000	; I:-1	; C
alta_slice08_IMUX35: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice08_LUT: 16'h3355
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0897_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b000001000_010	; I:14	; D	; <= LogicTILE(5,5):RMUX23:O0 T0 0.688	; tc2.IM[8]
alta_slice09_LUT: 16'h3355
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0054_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000010_010	; I:16	; C	; <= LogicTILE(5,5):RMUX34:O0 T0 1.014	; tc1.IM[7]
alta_slice10_IMUX43: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice10_LUT: 16'hc028
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0902_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b010000000_010	; I:10	; C	; <= LogicTILE(6,5):RMUX84:O0 T1 1.021	; tc2.IM[7]
alta_slice11_IMUX47: 12'b000001000_010	; I:14	; D	; <= LogicTILE(5,5):RMUX23:O0 T0 0.688	; tc2.IM[8]
alta_slice11_LUT: 16'h0521
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0056_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000000010_010	; I:16	; C	; <= LogicTILE(5,5):RMUX34:O0 T0 1.014	; tc1.IM[7]
alta_slice12_IMUX51: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice12_LUT: 16'h9f17
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0619_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000000010_010	; I:16	; C	; <= LogicTILE(5,5):RMUX34:O0 T0 1.014	; tc1.IM[7]
alta_slice13_IMUX55: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice13_LUT: 16'h5a96
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0879_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b010000000_010	; I:10	; B	; <= LogicTILE(6,5):RMUX54:O0 T1 1.109	; tc2.IM[7]
alta_slice14_IMUX58: 12'b000000000_000	; I:-1	; C
alta_slice14_IMUX59: 12'b000001000_010	; I:14	; D	; <= LogicTILE(5,5):RMUX23:O0 T0 0.688	; tc2.IM[8]
alta_slice14_LUT: 16'h33c3
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; syn__0053_
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b010000000_010	; I:10	; C	; <= LogicTILE(6,5):RMUX84:O0 T1 1.021	; tc2.IM[7]
alta_slice15_IMUX63: 12'b000001000_010	; I:14	; D	; <= LogicTILE(5,5):RMUX23:O0 T0 0.688	; tc2.IM[8]
alta_slice15_LUT: 16'hc028
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0055_
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 6 5
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0001000_010	; I:10	; <= LogicTILE(4,5):RMUX01:O0 T4X 0.475	; syn__1103_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000010_100	; I:5	; <= LogicTILE(7,5):RMUX49:O0 T4X 0.44	; syn__0077_
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b1000000_100	; I:0	; <= LogicTILE(5,5):OMUX00:O0 T1 0.193	; syn__0617_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0100000_010	; I:8	; <= BramTILE(10,5):RMUX26:O0 T4X 0.482	; syn__1100_[5]
RMUX20: 10'b1000000_010	; I:7	; <= LogicTILE(9,5):RMUX03:O0 T4X 0.48	; syn__1100_[0]
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000010_100	; I:5	; <= LogicTILE(7,5):RMUX79:O0 T4X 0.44	; syn__0959_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b1000000_010	; I:7	; <= LogicTILE(9,5):RMUX33:O0 T4X 0.48	; syn__0834_
RMUX29: 10'b1000000_010	; I:7	; <= LogicTILE(9,5):RMUX33:O0 T4X 0.48	; syn__0834_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000010_100	; I:5	; <= LogicTILE(7,5):RMUX56:O0 T4X 0.44	; tc1.IM[7]
RMUX33: 10'b0000010_100	; I:5	; <= LogicTILE(7,5):RMUX56:O0 T4X 0.44	; tc1.IM[7]
RMUX34: 10'b0001000_001	; I:17	; <= LogicTILE(6,6):RMUX57:O0 T4Y 0.527	; IOvalue1[16]
RMUX35: 10'b0000100_100	; I:4	; <= LogicTILE(6,5):RMUX33:O0 T0 0.381	; tc1.IM[7]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0001000_100	; I:3	; <= LogicTILE(5,5):OMUX21:O0 T1 0.193	; syn__0689_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0100000_010	; I:8	; <= BramTILE(10,5):RMUX79:O0 T4X 0.482	; IOaddr1[17]
RMUX41: 10'b0000001_010	; I:13	; <= LogicTILE(6,4):RMUX55:O0 T4Y 0.527	; tc1.IM[9]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b1000000_001	; I:14	; <= LogicTILE(6,3):RMUX09:O0 T4Y 0.567	; syn__0072_
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b1000000_010	; I:7	; <= LogicTILE(9,5):RMUX79:O0 T4X 0.48	; tc1.IM[8]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_001	; I:17	; <= LogicTILE(6,6):RMUX37:O0 T4Y 0.527	; syn__0268_
RMUX50: 10'b0001000_010	; I:10	; <= LogicTILE(4,5):RMUX38:O0 T4X 0.475	; syn__1102_[0]
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000100_001	; I:18	; <= LogicTILE(6,7):RMUX87:O0 T4Y 0.567	; IOvalue1[17]
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b1000000_001	; I:14	; <= LogicTILE(6,3):RMUX85:O0 T4Y 0.567	; tc2.IM[7]
RMUX55: 10'b0001000_100	; I:3	; <= LogicTILE(6,5):OMUX35:O0 T0 0.197	; syn__0832_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b1000000_100	; I:0	; <= LogicTILE(5,5):OMUX24:O0 T1 0.193	; syn__0897_
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000001_100	; I:6	; <= LogicTILE(8,5):RMUX13:O0 T4X 0.475	; syn__0961_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000001_010	; I:13	; <= LogicTILE(6,4):RMUX62:O0 T4Y 0.527	; syn__0083_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0010000_010	; I:9	; <= LogicTILE(5,5):RMUX15:O0 T4X 0.44	; syn__0645_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b1000000_100	; I:0	; <= LogicTILE(5,5):OMUX36:O0 T1 0.193	; syn__0619_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0001000_001	; I:17	; <= LogicTILE(6,6):RMUX44:O0 T4Y 0.527	; syn__1102_[1]
RMUX81: 10'b0000010_001	; I:19	; <= LogicTILE(6,8):RMUX44:O0 T4Y 0.606	; syn__0908_
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0100000_001	; I:15	; <= LogicTILE(6,2):RMUX92:O0 T4Y 0.606	; tc2.IM[7]
RMUX85: 10'b1000000_010	; I:7	; <= LogicTILE(9,5):RMUX20:O0 T4X 0.48	; syn__0720_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0010000_100	; I:2	; <= LogicTILE(5,5):OMUX42:O0 T1 0.193	; syn__0053_
RMUX88: 10'b0100000_100	; I:1	; <= LogicTILE(5,5):OMUX39:O0 T1 0.193	; syn__0879_
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b1000000_010	; I:7	; <= LogicTILE(9,5):RMUX93:O0 T4X 0.48	; syn__1100_[6]
RMUX94: 10'b0100000_010	; I:8	; <= BramTILE(10,5):RMUX43:O0 T4X 0.482	; IOaddr1[16]
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000000001_100	; I:8	; C	; <= LogicTILE(6,5):OMUX43:O0 T0 0.867	; syn__0876_
alta_slice00_IMUX03: 12'b010000000_100	; I:1	; D	; <= LogicTILE(6,5):OMUX04:O0 T0 0.541	; syn__0875_
alta_slice00_LUT: 16'h0ff0
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0976_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000010_010	; I:16	; B	; <= LogicTILE(6,5):RMUX35:O0 T0 1.102	; tc1.IM[7]
alta_slice01_IMUX06: 12'b000000001_001	; I:26	; C	; <= LogicTILE(6,5):RMUX94:O0 T0 1.014	; IOaddr1[16]
alta_slice01_IMUX07: 12'b100000000_001	; I:18	; D	; <= LogicTILE(6,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice01_LUT: 16'h33c3
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0875_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000010000_100	; I:4	; B	; <= LogicTILE(6,5):OMUX22:O0 T0 0.955	; syn__0877_
alta_slice02_IMUX10: 12'b000000000_000	; I:-1	; C
alta_slice02_IMUX11: 12'b001000000_100	; I:2	; D	; <= LogicTILE(6,5):OMUX10:O0 T0 0.541	; syn__0880_
alta_slice02_LUT: 16'h0033
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0969_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000001_010	; I:17	; A	; <= LogicTILE(6,5):RMUX40:O0 T0 1.143	; IOaddr1[17]
alta_slice03_IMUX13: 12'b000000010_010	; I:16	; B	; <= LogicTILE(6,5):RMUX35:O0 T0 1.102	; tc1.IM[7]
alta_slice03_IMUX14: 12'b010000000_001	; I:19	; C	; <= LogicTILE(6,5):RMUX52:O0 T0 1.014	; IOvalue1[17]
alta_slice03_IMUX15: 12'b100000000_001	; I:18	; D	; <= LogicTILE(6,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice03_LUT: 16'h8860
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0880_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000010_010	; I:16	; A	; <= LogicTILE(6,5):RMUX34:O0 T0 1.143	; IOvalue1[16]
alta_slice04_IMUX17: 12'b000000010_010	; I:16	; B	; <= LogicTILE(6,5):RMUX35:O0 T0 1.102	; tc1.IM[7]
alta_slice04_IMUX18: 12'b000000001_001	; I:26	; C	; <= LogicTILE(6,5):RMUX94:O0 T0 1.014	; IOaddr1[16]
alta_slice04_IMUX19: 12'b100000000_001	; I:18	; D	; <= LogicTILE(6,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice04_LUT: 16'hb717
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0633_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000100_010	; I:15	; A	; <= LogicTILE(6,5):RMUX28:O0 T0 1.143	; syn__0834_
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000000001_100	; I:8	; C	; <= LogicTILE(6,5):OMUX43:O0 T0 0.867	; syn__0876_
alta_slice05_IMUX23: 12'b100000000_100	; I:0	; D	; <= LogicTILE(6,5):OMUX04:O0 T0 0.541	; syn__0875_
alta_slice05_LUT: 16'hf550
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0968_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000100_100	; I:6	; A	; <= LogicTILE(6,5):OMUX31:O0 T0 0.996	; syn__0629_
alta_slice06_IMUX25: 12'b000000001_010	; I:17	; B	; <= LogicTILE(6,5):RMUX41:O0 T0 1.102	; tc1.IM[9]
alta_slice06_IMUX26: 12'b010000000_100	; I:1	; C	; <= LogicTILE(6,5):OMUX07:O0 T0 0.867	; syn__0969_
alta_slice06_IMUX27: 12'b001000000_100	; I:2	; D	; <= LogicTILE(6,5):OMUX16:O0 T0 0.541	; syn__0968_
alta_slice06_LUT: 16'h8bb8
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0630_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000001_010	; I:17	; A	; <= LogicTILE(6,5):RMUX40:O0 T0 1.143	; IOaddr1[17]
alta_slice07_IMUX29: 12'b000000010_010	; I:16	; B	; <= LogicTILE(6,5):RMUX35:O0 T0 1.102	; tc1.IM[7]
alta_slice07_IMUX30: 12'b010000000_001	; I:19	; C	; <= LogicTILE(6,5):RMUX52:O0 T0 1.014	; IOvalue1[17]
alta_slice07_IMUX31: 12'b100000000_001	; I:18	; D	; <= LogicTILE(6,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice07_LUT: 16'h1109
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0877_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000100_010	; I:15	; A	; <= LogicTILE(6,5):RMUX28:O0 T0 1.143	; syn__0834_
alta_slice08_IMUX33: 12'b000100000_100	; I:3	; B	; <= LogicTILE(6,5):OMUX22:O0 T0 0.955	; syn__0877_
alta_slice08_IMUX34: 12'b000000001_100	; I:8	; C	; <= LogicTILE(6,5):OMUX43:O0 T0 0.867	; syn__0876_
alta_slice08_IMUX35: 12'b100000000_100	; I:0	; D	; <= LogicTILE(6,5):OMUX04:O0 T0 0.541	; syn__0875_
alta_slice08_LUT: 16'h0223
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0833_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000010_010	; I:16	; B	; <= LogicTILE(6,5):RMUX35:O0 T0 1.102	; tc1.IM[7]
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b100000000_001	; I:18	; D	; <= LogicTILE(6,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice09_LUT: 16'hc028
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0878_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000001_010	; I:17	; A	; <= LogicTILE(6,5):RMUX40:O0 T0 1.143	; IOaddr1[17]
alta_slice10_IMUX41: 12'b000000010_010	; I:16	; B	; <= LogicTILE(6,5):RMUX35:O0 T0 1.102	; tc1.IM[7]
alta_slice10_IMUX42: 12'b010000000_001	; I:19	; C	; <= LogicTILE(6,5):RMUX52:O0 T0 1.014	; IOvalue1[17]
alta_slice10_IMUX43: 12'b100000000_001	; I:18	; D	; <= LogicTILE(6,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice10_LUT: 16'hb717
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0629_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000010_001	; I:25	; A	; <= LogicTILE(6,5):RMUX88:O0 T0 1.143	; syn__0879_
alta_slice11_IMUX45: 12'b000010000_100	; I:4	; B	; <= LogicTILE(6,5):OMUX28:O0 T0 0.955	; syn__0878_
alta_slice11_IMUX46: 12'b000010000_100	; I:4	; C	; <= LogicTILE(6,5):OMUX25:O0 T0 0.867	; syn__0833_
alta_slice11_IMUX47: 12'b010000000_100	; I:1	; D	; <= LogicTILE(6,5):OMUX10:O0 T0 0.541	; syn__0880_
alta_slice11_LUT: 16'h1113
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0832_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b001000000_100	; I:2	; A	; <= LogicTILE(6,5):OMUX13:O0 T0 0.996	; syn__0633_
alta_slice12_IMUX49: 12'b000000100_010	; I:15	; B	; <= LogicTILE(6,5):RMUX29:O0 T0 1.102	; syn__0834_
alta_slice12_IMUX50: 12'b100000000_100	; I:0	; C	; <= LogicTILE(6,5):OMUX01:O0 T0 0.867	; syn__0976_
alta_slice12_IMUX51: 12'b000000001_010	; I:17	; D	; <= LogicTILE(6,5):RMUX41:O0 T0 0.688	; tc1.IM[9]
alta_slice12_LUT: 16'haac3
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0634_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000010_001	; I:25	; A	; <= LogicTILE(6,5):RMUX88:O0 T0 1.143	; syn__0879_
alta_slice13_IMUX53: 12'b100000000_010	; I:9	; B	; <= LogicTILE(7,5):RMUX30:O0 T1 1.109	; tc1.IM[9]
alta_slice13_IMUX54: 12'b000100000_001	; I:21	; C	; <= LogicTILE(6,5):RMUX64:O0 T0 1.014	; syn__0961_
alta_slice13_IMUX55: 12'b000000001_100	; I:8	; D	; <= LogicTILE(6,5):OMUX46:O0 T0 0.541	; syn__0960_
alta_slice13_LUT: 16'hd0e0
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0959_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000001_001	; I:26	; A	; <= LogicTILE(6,5):RMUX94:O0 T0 1.143	; IOaddr1[16]
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000000010_010	; I:16	; C	; <= LogicTILE(6,5):RMUX34:O0 T0 1.014	; IOvalue1[16]
alta_slice14_IMUX59: 12'b100000000_001	; I:18	; D	; <= LogicTILE(6,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice14_LUT: 16'h550f
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0876_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000010000_100	; I:4	; C	; <= LogicTILE(6,5):OMUX25:O0 T0 0.867	; syn__0833_
alta_slice15_IMUX63: 12'b010000000_100	; I:1	; D	; <= LogicTILE(6,5):OMUX10:O0 T0 0.541	; syn__0880_
alta_slice15_LUT: 16'h000f
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0960_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 7 5
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000100_001	; I:18	; <= LogicTILE(7,7):RMUX27:O0 T4Y 0.567	; IOvalue1[12]
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000100_001	; I:18	; <= LogicTILE(7,7):RMUX50:O0 T4Y 0.567	; syn__0922_
RMUX10: 10'b0001000_001	; I:17	; <= LogicTILE(7,6):RMUX27:O0 T4Y 0.527	; IOvalue1[10]
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0100000_100	; I:1	; <= LogicTILE(7,5):OMUX05:O0 T0 0.197	; syn__0864_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000010_100	; I:5	; <= LogicTILE(8,5):RMUX49:O0 T4X 0.44	; syn__0868_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0001000_001	; I:17	; <= LogicTILE(7,6):RMUX07:O0 T4Y 0.527	; syn__1053_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b1000000_001	; I:14	; <= LogicTILE(7,3):RMUX32:O0 T4Y 0.567	; syn__0073_
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000001_010	; I:13	; <= LogicTILE(7,4):RMUX09:O0 T4Y 0.527	; IOaddr1[12]
RMUX30: 10'b0000001_010	; I:13	; <= LogicTILE(7,4):RMUX55:O0 T4Y 0.527	; tc1.IM[9]
RMUX31: 10'b0001000_100	; I:3	; <= LogicTILE(7,5):OMUX23:O0 T0 0.197	; syn__0610_
RMUX32: 10'b1000000_100	; I:0	; <= LogicTILE(7,5):OMUX14:O0 T0 0.197	; syn__0865_
RMUX33: 10'b1000000_010	; I:7	; <= BramTILE(10,5):RMUX56:O0 T4X 0.48	; IOaddr1[10]
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000100_100	; I:4	; <= LogicTILE(7,5):RMUX33:O0 T0 0.381	; IOaddr1[10]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0010000_100	; I:2	; <= LogicTILE(6,5):OMUX18:O0 T1 0.193	; syn__0630_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000001_010	; I:13	; <= LogicTILE(7,4):RMUX55:O0 T4Y 0.527	; tc1.IM[9]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0100000_100	; I:1	; <= LogicTILE(7,5):OMUX17:O0 T0 0.197	; syn__0625_
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000001_100	; I:6	; <= LogicTILE(9,5):RMUX79:O0 T4X 0.475	; tc1.IM[8]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b1000000_001	; I:14	; <= LogicTILE(7,3):RMUX85:O0 T4Y 0.567	; syn__0077_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0100000_010	; I:8	; <= LogicTILE(11,5):RMUX86:O0 T4X 0.482	; tc1.IM[7]
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0001000_001	; I:17	; <= LogicTILE(7,6):RMUX87:O0 T4Y 0.527	; IOvalue1[13]
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000001_010	; I:13	; <= LogicTILE(7,4):RMUX39:O0 T4Y 0.527	; syn__0714_
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000001_100	; I:6	; <= LogicTILE(9,5):RMUX13:O0 T4X 0.475	; syn__0838_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b1000000_001	; I:14	; <= LogicTILE(7,3):RMUX19:O0 T4Y 0.567	; syn__0072_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b1000000_100	; I:0	; <= LogicTILE(6,5):OMUX36:O0 T1 0.193	; syn__0634_
RMUX76: 10'b1000000_010	; I:7	; <= BramTILE(10,5):RMUX93:O0 T4X 0.48	; IOaddr1[13]
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0100000_100	; I:1	; <= LogicTILE(6,5):OMUX39:O0 T1 0.193	; syn__0959_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0100000_100	; I:1	; <= LogicTILE(6,5):OMUX39:O0 T1 0.193	; syn__0959_
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0001000_001	; I:17	; <= LogicTILE(7,6):RMUX44:O0 T4Y 0.527	; tc2.WD[2]
RMUX92: 10'b1000000_100	; I:0	; <= LogicTILE(6,5):OMUX36:O0 T1 0.193	; syn__0634_
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000001000_001	; I:23	; A	; <= LogicTILE(7,5):RMUX76:O0 T0 1.143	; IOaddr1[13]
alta_slice00_IMUX01: 12'b001000000_001	; I:20	; B	; <= LogicTILE(7,5):RMUX59:O0 T0 1.102	; IOvalue1[13]
alta_slice00_IMUX02: 12'b010000000_010	; I:10	; C	; <= LogicTILE(8,5):RMUX60:O0 T1 1.021	; tc1.IM[7]
alta_slice00_IMUX03: 12'b100000000_001	; I:18	; D	; <= LogicTILE(7,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice00_LUT: 16'h9f17
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0609_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b100000000_010	; I:9	; A	; <= LogicTILE(8,5):RMUX24:O0 T1 1.15	; tc1.IM[7]
alta_slice01_IMUX05: 12'b010000000_010	; I:10	; B	; <= LogicTILE(8,5):RMUX78:O0 T1 1.109	; tc1.IM[8]
alta_slice01_IMUX06: 12'b100000000_010	; I:9	; C	; <= LogicTILE(8,5):RMUX36:O0 T1 1.021	; IOaddr1[10]
alta_slice01_IMUX07: 12'b000000000_000	; I:-1	; D
alta_slice01_LUT: 16'h6565
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0864_
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0864_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000100000_100	; I:3	; A	; <= LogicTILE(7,5):OMUX13:O0 T0 0.996	; syn__0865_
alta_slice02_IMUX09: 12'b100000000_100	; I:0	; B	; <= LogicTILE(7,5):OMUX04:O0 T0 0.955	; syn__0864_
alta_slice02_IMUX10: 12'b000100000_001	; I:21	; C	; <= LogicTILE(7,5):RMUX64:O0 T0 1.014	; syn__0838_
alta_slice02_IMUX11: 12'b010000000_010	; I:10	; D	; <= LogicTILE(8,5):RMUX66:O0 T1 0.695	; syn__0863_
alta_slice02_LUT: 16'h1700
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0837_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b100000000_010	; I:9	; A	; <= LogicTILE(8,5):RMUX24:O0 T1 1.15	; tc1.IM[7]
alta_slice03_IMUX13: 12'b000000100_010	; I:15	; B	; <= LogicTILE(7,5):RMUX29:O0 T0 1.102	; IOaddr1[12]
alta_slice03_IMUX14: 12'b001000000_010	; I:11	; C	; <= LogicTILE(7,5):RMUX04:O0 T0 1.014	; IOvalue1[12]
alta_slice03_IMUX15: 12'b100000000_001	; I:18	; D	; <= LogicTILE(7,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice03_LUT: 16'h8860
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0866_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000010_010	; I:16	; B	; <= LogicTILE(7,5):RMUX35:O0 T0 1.102	; IOaddr1[10]
alta_slice04_IMUX18: 12'b000100000_010	; I:12	; C	; <= LogicTILE(7,5):RMUX10:O0 T0 1.014	; IOvalue1[10]
alta_slice04_IMUX19: 12'b100000000_001	; I:18	; D	; <= LogicTILE(7,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice04_LUT: 16'h330f
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0865_
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0865_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000100000_010	; I:12	; A	; <= LogicTILE(7,5):RMUX10:O0 T0 1.143	; IOvalue1[10]
alta_slice05_IMUX21: 12'b100000000_010	; I:9	; B	; <= LogicTILE(8,5):RMUX30:O0 T1 1.109	; tc1.IM[7]
alta_slice05_IMUX22: 12'b100000000_010	; I:9	; C	; <= LogicTILE(8,5):RMUX36:O0 T1 1.021	; IOaddr1[10]
alta_slice05_IMUX23: 12'b100000000_001	; I:18	; D	; <= LogicTILE(7,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice05_LUT: 16'hb717
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0625_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b000000100_100	; I:6	; C	; <= LogicTILE(7,5):OMUX31:O0 T0 0.867	; syn__0870_
alta_slice06_IMUX27: 12'b000000010_100	; I:7	; D	; <= LogicTILE(7,5):OMUX40:O0 T0 0.541	; syn__0871_
alta_slice06_LUT: 16'h000f
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0931_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b100000000_100	; I:0	; A	; <= LogicTILE(7,5):OMUX01:O0 T0 0.996	; syn__0609_
alta_slice07_IMUX29: 12'b000000001_100	; I:8	; B	; <= LogicTILE(7,5):OMUX46:O0 T0 0.955	; syn__0836_
alta_slice07_IMUX30: 12'b000100000_100	; I:3	; C	; <= LogicTILE(7,5):OMUX19:O0 T0 0.867	; syn__0931_
alta_slice07_IMUX31: 12'b000000001_010	; I:17	; D	; <= LogicTILE(7,5):RMUX41:O0 T0 0.688	; tc1.IM[9]
alta_slice07_LUT: 16'haa3c
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0610_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0610_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b001000000_010	; I:11	; A	; <= LogicTILE(7,5):RMUX04:O0 T0 1.143	; IOvalue1[12]
alta_slice08_IMUX33: 12'b000000100_010	; I:15	; B	; <= LogicTILE(7,5):RMUX29:O0 T0 1.102	; IOaddr1[12]
alta_slice08_IMUX34: 12'b010000000_010	; I:10	; C	; <= LogicTILE(8,5):RMUX60:O0 T1 1.021	; tc1.IM[7]
alta_slice08_IMUX35: 12'b100000000_001	; I:18	; D	; <= LogicTILE(7,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice08_LUT: 16'h3c96
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0867_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b010000000_100	; I:1	; A	; <= LogicTILE(7,5):OMUX07:O0 T0 0.996	; syn__0837_
alta_slice09_IMUX37: 12'b000001000_010	; I:14	; B	; <= LogicTILE(7,5):RMUX23:O0 T0 1.102	; syn__0868_
alta_slice09_IMUX38: 12'b000010000_100	; I:4	; C	; <= LogicTILE(7,5):OMUX25:O0 T0 0.867	; syn__0867_
alta_slice09_IMUX39: 12'b000000001_010	; I:17	; D	; <= LogicTILE(7,5):RMUX41:O0 T0 0.688	; tc1.IM[9]
alta_slice09_LUT: 16'h001e
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__1008_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000001000_001	; I:23	; A	; <= LogicTILE(7,5):RMUX76:O0 T0 1.143	; IOaddr1[13]
alta_slice10_IMUX41: 12'b001000000_001	; I:20	; B	; <= LogicTILE(7,5):RMUX59:O0 T0 1.102	; IOvalue1[13]
alta_slice10_IMUX42: 12'b010000000_010	; I:10	; C	; <= LogicTILE(8,5):RMUX60:O0 T1 1.021	; tc1.IM[7]
alta_slice10_IMUX43: 12'b100000000_001	; I:18	; D	; <= LogicTILE(7,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice10_LUT: 16'ha048
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0870_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000100000_001	; I:21	; A	; <= LogicTILE(7,5):RMUX64:O0 T0 1.143	; syn__0838_
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b001000000_100	; I:2	; C	; <= LogicTILE(7,5):OMUX13:O0 T0 0.867	; syn__0865_
alta_slice11_IMUX47: 12'b100000000_100	; I:0	; D	; <= LogicTILE(7,5):OMUX04:O0 T0 0.541	; syn__0864_
alta_slice11_LUT: 16'hfaa0
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; syn__0945_
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000001_100	; I:8	; B	; <= LogicTILE(7,5):OMUX46:O0 T0 0.955	; syn__0836_
alta_slice12_IMUX50: 12'b000001000_100	; I:5	; C	; <= LogicTILE(7,5):OMUX31:O0 T0 0.867	; syn__0870_
alta_slice12_IMUX51: 12'b000000010_100	; I:7	; D	; <= LogicTILE(7,5):OMUX40:O0 T0 0.541	; syn__0871_
alta_slice12_LUT: 16'h0f0c
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0917_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b100000000_010	; I:9	; A	; <= LogicTILE(8,5):RMUX24:O0 T1 1.15	; tc1.IM[7]
alta_slice13_IMUX53: 12'b001000000_001	; I:20	; B	; <= LogicTILE(7,5):RMUX59:O0 T0 1.102	; IOvalue1[13]
alta_slice13_IMUX54: 12'b000001000_001	; I:23	; C	; <= LogicTILE(7,5):RMUX76:O0 T0 1.014	; IOaddr1[13]
alta_slice13_IMUX55: 12'b100000000_001	; I:18	; D	; <= LogicTILE(7,5):RMUX47:O0 T0 0.688	; tc1.IM[8]
alta_slice13_LUT: 16'h0521
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0871_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000001000_100	; I:5	; A	; <= LogicTILE(7,5):OMUX31:O0 T0 0.996	; syn__0870_
alta_slice14_IMUX57: 12'b000000001_100	; I:8	; B	; <= LogicTILE(7,5):OMUX46:O0 T0 0.955	; syn__0836_
alta_slice14_IMUX58: 12'b100000000_010	; I:9	; C	; <= LogicTILE(8,5):RMUX12:O0 T1 1.021	; syn__0869_
alta_slice14_IMUX59: 12'b000000100_100	; I:6	; D	; <= LogicTILE(7,5):OMUX40:O0 T0 0.541	; syn__0871_
alta_slice14_LUT: 16'ha0b0
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; syn__0835_
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b010000000_100	; I:1	; A	; <= LogicTILE(7,5):OMUX07:O0 T0 0.996	; syn__0837_
alta_slice15_IMUX61: 12'b010000000_100	; I:1	; B	; <= LogicTILE(7,5):OMUX10:O0 T0 0.955	; syn__0866_
alta_slice15_IMUX62: 12'b000010000_100	; I:4	; C	; <= LogicTILE(7,5):OMUX25:O0 T0 0.867	; syn__0867_
alta_slice15_IMUX63: 12'b000001000_010	; I:14	; D	; <= LogicTILE(7,5):RMUX23:O0 T0 0.688	; syn__0868_
alta_slice15_LUT: 16'h0313
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0836_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 8 5
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b1000000_001	; I:14	; <= LogicTILE(8,3):RMUX25:O0 T4Y 0.567	; syn__0684_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000010_100	; I:5	; <= LogicTILE(9,5):RMUX26:O0 T4X 0.44	; syn__1100_[3]
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000010_010	; I:12	; <= LogicTILE(4,5):RMUX01:O0 T4X 0.482	; syn__1103_
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000010_001	; I:19	; <= LogicTILE(8,8):RMUX27:O0 T4Y 0.606	; syn__0962_
RMUX12: 10'b0010000_100	; I:2	; <= LogicTILE(8,5):OMUX08:O0 T0 0.197	; syn__0869_
RMUX13: 10'b1000000_100	; I:0	; <= LogicTILE(8,5):OMUX02:O0 T0 0.197	; syn__0961_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000001_100	; I:6	; <= BramTILE(10,5):RMUX49:O0 T4X 0.475	; IOaddr1[8]
RMUX17: 10'b0001000_001	; I:17	; <= LogicTILE(8,6):RMUX73:O0 T4Y 0.527	; tc1.IM[9]
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000100_001	; I:18	; <= LogicTILE(8,7):RMUX50:O0 T4Y 0.567	; syn__0922_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b1000000_010	; I:7	; <= LogicTILE(11,5):RMUX03:O0 T4X 0.48	; syn__0796_
RMUX22: 10'b1000000_010	; I:7	; <= LogicTILE(11,5):RMUX49:O0 T4X 0.48	; IOaddr1[14]
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0100000_010	; I:8	; <= LogicTILE(12,5):RMUX79:O0 T4X 0.482	; tc1.IM[7]
RMUX25: 10'b0010000_100	; I:2	; <= LogicTILE(8,5):OMUX20:O0 T0 0.197	; syn__0916_
RMUX26: 10'b0100000_010	; I:8	; <= LogicTILE(12,5):RMUX56:O0 T4X 0.482	; tc1.IM[12]
RMUX27: 10'b0100000_001	; I:15	; <= LogicTILE(8,2):RMUX32:O0 T4Y 0.606	; syn__0137_
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000100_010	; I:11	; <= LogicTILE(5,5):RMUX81:O0 T4X 0.48	; syn__0942_
RMUX30: 10'b0100000_010	; I:8	; <= LogicTILE(12,5):RMUX79:O0 T4X 0.482	; tc1.IM[7]
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0001000_010	; I:10	; <= LogicTILE(6,5):RMUX81:O0 T4X 0.475	; syn__0908_
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000001_100	; I:6	; <= BramTILE(10,5):RMUX56:O0 T4X 0.475	; IOaddr1[10]
RMUX37: 10'b0000001_010	; I:13	; <= LogicTILE(8,4):RMUX32:O0 T4Y 0.527	; syn__0710_
RMUX38: 10'b0010000_010	; I:9	; <= LogicTILE(7,5):RMUX81:O0 T4X 0.44	; syn__0959_
RMUX39: 10'b0001000_100	; I:3	; <= LogicTILE(7,5):OMUX21:O0 T1 0.193	; syn__0610_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000001_100	; I:6	; <= BramTILE(10,5):RMUX33:O0 T4X 0.475	; IOaddr1[6]
RMUX46: 10'b0100000_010	; I:8	; <= LogicTILE(12,5):RMUX79:O0 T4X 0.482	; tc1.IM[7]
RMUX47: 10'b0001000_001	; I:17	; <= LogicTILE(8,6):RMUX07:O0 T4Y 0.527	; IOvalue1[11]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_100	; I:3	; <= LogicTILE(8,5):OMUX35:O0 T0 0.197	; syn__0868_
RMUX50: 10'b0000001_010	; I:13	; <= LogicTILE(8,4):RMUX62:O0 T4Y 0.527	; syn__0169_
RMUX51: 10'b0000001_100	; I:6	; <= BramTILE(10,5):RMUX86:O0 T4X 0.475	; IOaddr2[10]
RMUX52: 10'b1000000_010	; I:7	; <= LogicTILE(11,5):RMUX63:O0 T4X 0.48	; IOaddr1[11]
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000010_100	; I:5	; <= LogicTILE(9,5):RMUX86:O0 T4X 0.44	; syn__1100_[4]
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0001000_100	; I:3	; <= LogicTILE(7,5):OMUX33:O0 T1 0.193	; syn__0945_
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b1000000_010	; I:7	; <= LogicTILE(11,5):RMUX86:O0 T4X 0.48	; tc1.IM[7]
RMUX61: 10'b1000000_100	; I:0	; <= LogicTILE(8,5):OMUX26:O0 T0 0.197	; syn__0857_
RMUX62: 10'b0100000_100	; I:1	; <= LogicTILE(7,5):OMUX27:O0 T1 0.193	; syn__1008_
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0010000_100	; I:2	; <= LogicTILE(8,5):OMUX32:O0 T0 0.197	; syn__0863_
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b1000000_100	; I:0	; <= LogicTILE(8,5):OMUX26:O0 T0 0.197	; syn__0857_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b1000000_100	; I:0	; <= LogicTILE(8,5):OMUX38:O0 T0 0.197	; syn__0944_
RMUX75: 10'b0100000_010	; I:8	; <= LogicTILE(12,5):RMUX20:O0 T4X 0.482	; syn__0979_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0001000_001	; I:17	; <= LogicTILE(8,6):RMUX21:O0 T4Y 0.527	; IOvalue1[14]
RMUX78: 10'b0100000_010	; I:8	; <= LogicTILE(12,5):RMUX43:O0 T4X 0.482	; tc1.IM[8]
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b1000000_100	; I:0	; <= LogicTILE(7,5):OMUX36:O0 T1 0.193	; syn__0917_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b1000000_100	; I:0	; <= LogicTILE(8,5):OMUX38:O0 T0 0.197	; syn__0944_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000010_001	; I:19	; <= LogicTILE(8,8):RMUX67:O0 T4Y 0.606	; syn__0907_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0010000_100	; I:2	; <= LogicTILE(7,5):OMUX42:O0 T1 0.193	; syn__0835_
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b1000000_010	; I:7	; <= LogicTILE(11,5):RMUX93:O0 T4X 0.48	; syn__0116_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0100000_010	; I:8	; <= LogicTILE(12,5):RMUX43:O0 T4X 0.482	; tc1.IM[8]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000000010_010	; I:16	; C	; <= LogicTILE(8,5):RMUX34:O0 T0 1.014	; syn__0908_
alta_slice00_IMUX03: 12'b000100000_010	; I:12	; D	; <= LogicTILE(8,5):RMUX11:O0 T0 0.688	; syn__0962_
alta_slice00_LUT: 16'h009f
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0961_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000001000_010	; I:14	; A	; <= LogicTILE(8,5):RMUX22:O0 T0 1.143	; IOaddr1[14]
alta_slice01_IMUX05: 12'b000001000_001	; I:23	; B	; <= LogicTILE(8,5):RMUX77:O0 T0 1.102	; IOvalue1[14]
alta_slice01_IMUX06: 12'b100000000_001	; I:18	; C	; <= LogicTILE(8,5):RMUX46:O0 T0 1.014	; tc1.IM[7]
alta_slice01_IMUX07: 12'b000000010_001	; I:25	; D	; <= LogicTILE(8,5):RMUX89:O0 T0 0.688	; syn__0907_
alta_slice01_LUT: 16'he800
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0919_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000001000_010	; I:14	; A	; <= LogicTILE(8,5):RMUX22:O0 T0 1.143	; IOaddr1[14]
alta_slice02_IMUX09: 12'b000001000_001	; I:23	; B	; <= LogicTILE(8,5):RMUX77:O0 T0 1.102	; IOvalue1[14]
alta_slice02_IMUX10: 12'b100000000_001	; I:18	; C	; <= LogicTILE(8,5):RMUX46:O0 T0 1.014	; tc1.IM[7]
alta_slice02_IMUX11: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,5):RMUX95:O0 T0 0.688	; tc1.IM[8]
alta_slice02_LUT: 16'h5a96
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0869_
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0869_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000010_010	; I:16	; A	; <= LogicTILE(8,5):RMUX34:O0 T0 1.143	; syn__0908_
alta_slice03_IMUX13: 12'b100000000_001	; I:18	; B	; <= LogicTILE(8,5):RMUX47:O0 T0 1.102	; IOvalue1[11]
alta_slice03_IMUX14: 12'b010000000_001	; I:19	; C	; <= LogicTILE(8,5):RMUX52:O0 T0 1.014	; IOaddr1[11]
alta_slice03_IMUX15: 12'b000000001_100	; I:8	; D	; <= LogicTILE(8,5):OMUX46:O0 T0 0.541	; syn__0947_
alta_slice03_LUT: 16'h00d7
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0946_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000001000_010	; I:14	; A	; <= LogicTILE(8,5):RMUX22:O0 T0 1.143	; IOaddr1[14]
alta_slice04_IMUX17: 12'b000001000_001	; I:23	; B	; <= LogicTILE(8,5):RMUX77:O0 T0 1.102	; IOvalue1[14]
alta_slice04_IMUX18: 12'b100000000_001	; I:18	; C	; <= LogicTILE(8,5):RMUX46:O0 T0 1.014	; tc1.IM[7]
alta_slice04_IMUX19: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,5):RMUX95:O0 T0 0.688	; tc1.IM[8]
alta_slice04_LUT: 16'ha048
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0874_
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000010000_010	; I:13	; A	; <= LogicTILE(8,5):RMUX16:O0 T0 1.143	; IOaddr1[8]
alta_slice05_IMUX21: 12'b100000000_010	; I:9	; B	; <= LogicTILE(9,5):RMUX30:O0 T1 1.109	; IOvalue1[8]
alta_slice05_IMUX22: 12'b100000000_001	; I:18	; C	; <= LogicTILE(8,5):RMUX46:O0 T0 1.014	; tc1.IM[7]
alta_slice05_IMUX23: 12'b000000010_001	; I:25	; D	; <= LogicTILE(8,5):RMUX89:O0 T0 0.688	; syn__0907_
alta_slice05_LUT: 16'he800
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0981_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000010000_100	; I:4	; A	; <= LogicTILE(8,5):OMUX22:O0 T0 0.996	; syn__0918_
alta_slice06_IMUX25: 12'b000000100_001	; I:24	; B	; <= LogicTILE(8,5):RMUX83:O0 T0 1.102	; syn__0917_
alta_slice06_IMUX26: 12'b010000000_100	; I:1	; C	; <= LogicTILE(8,5):OMUX07:O0 T0 0.867	; syn__0869_
alta_slice06_IMUX27: 12'b000010000_010	; I:13	; D	; <= LogicTILE(8,5):RMUX17:O0 T0 0.688	; tc1.IM[9]
alta_slice06_LUT: 16'haa28
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0916_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000010_010	; I:16	; A	; <= LogicTILE(8,5):RMUX34:O0 T0 1.143	; syn__0908_
alta_slice07_IMUX29: 12'b100000000_100	; I:0	; B	; <= LogicTILE(8,5):OMUX04:O0 T0 0.955	; syn__0919_
alta_slice07_IMUX30: 12'b000001000_010	; I:14	; C	; <= LogicTILE(8,5):RMUX22:O0 T0 1.014	; IOaddr1[14]
alta_slice07_IMUX31: 12'b000001000_001	; I:23	; D	; <= LogicTILE(8,5):RMUX77:O0 T0 0.688	; IOvalue1[14]
alta_slice07_LUT: 16'h3113
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0918_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000010000_010	; I:13	; A	; <= LogicTILE(8,5):RMUX16:O0 T0 1.143	; IOaddr1[8]
alta_slice08_IMUX33: 12'b100000000_010	; I:9	; B	; <= LogicTILE(9,5):RMUX06:O0 T1 1.109	; IOvalue1[8]
alta_slice08_IMUX34: 12'b100000000_001	; I:18	; C	; <= LogicTILE(8,5):RMUX46:O0 T0 1.014	; tc1.IM[7]
alta_slice08_IMUX35: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,5):RMUX95:O0 T0 0.688	; tc1.IM[8]
alta_slice08_LUT: 16'h5a96
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0857_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000010000_010	; I:13	; A	; <= LogicTILE(8,5):RMUX16:O0 T0 1.143	; IOaddr1[8]
alta_slice09_IMUX37: 12'b100000000_010	; I:9	; B	; <= LogicTILE(9,5):RMUX30:O0 T1 1.109	; IOvalue1[8]
alta_slice09_IMUX38: 12'b100000000_001	; I:18	; C	; <= LogicTILE(8,5):RMUX46:O0 T0 1.014	; tc1.IM[7]
alta_slice09_IMUX39: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,5):RMUX95:O0 T0 0.688	; tc1.IM[8]
alta_slice09_LUT: 16'ha048
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0861_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b010000000_001	; I:19	; A	; <= LogicTILE(8,5):RMUX52:O0 T0 1.143	; IOaddr1[11]
alta_slice10_IMUX41: 12'b100000000_001	; I:18	; B	; <= LogicTILE(8,5):RMUX47:O0 T0 1.102	; IOvalue1[11]
alta_slice10_IMUX42: 12'b100000000_001	; I:18	; C	; <= LogicTILE(8,5):RMUX46:O0 T0 1.014	; tc1.IM[7]
alta_slice10_IMUX43: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,5):RMUX95:O0 T0 0.688	; tc1.IM[8]
alta_slice10_LUT: 16'h5a96
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0863_
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0863_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b010000000_001	; I:19	; A	; <= LogicTILE(8,5):RMUX52:O0 T0 1.143	; IOaddr1[11]
alta_slice11_IMUX45: 12'b100000000_001	; I:18	; B	; <= LogicTILE(8,5):RMUX47:O0 T0 1.102	; IOvalue1[11]
alta_slice11_IMUX46: 12'b100000000_001	; I:18	; C	; <= LogicTILE(8,5):RMUX46:O0 T0 1.014	; tc1.IM[7]
alta_slice11_IMUX47: 12'b000000001_001	; I:26	; D	; <= LogicTILE(8,5):RMUX95:O0 T0 0.688	; tc1.IM[8]
alta_slice11_LUT: 16'ha048
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0868_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b001000000_001	; I:20	; A	; <= LogicTILE(8,5):RMUX58:O0 T0 1.143	; syn__0945_
alta_slice12_IMUX49: 12'b010000000_100	; I:1	; B	; <= LogicTILE(8,5):OMUX10:O0 T0 0.955	; syn__0946_
alta_slice12_IMUX50: 12'b000001000_100	; I:5	; C	; <= LogicTILE(8,5):OMUX31:O0 T0 0.867	; syn__0863_
alta_slice12_IMUX51: 12'b000010000_010	; I:13	; D	; <= LogicTILE(8,5):RMUX17:O0 T0 0.688	; tc1.IM[9]
alta_slice12_LUT: 16'hcc48
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0944_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000000010_010	; I:16	; C	; <= LogicTILE(8,5):RMUX34:O0 T0 1.014	; syn__0908_
alta_slice13_IMUX55: 12'b000000100_010	; I:15	; D	; <= LogicTILE(8,5):RMUX29:O0 T0 0.688	; syn__0942_
alta_slice13_LUT: 16'h009f
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0941_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000010_010	; I:16	; A	; <= LogicTILE(8,5):RMUX34:O0 T0 1.143	; syn__0908_
alta_slice14_IMUX57: 12'b100000000_010	; I:9	; B	; <= LogicTILE(9,5):RMUX06:O0 T1 1.109	; IOvalue1[8]
alta_slice14_IMUX58: 12'b000010000_010	; I:13	; C	; <= LogicTILE(8,5):RMUX16:O0 T0 1.014	; IOaddr1[8]
alta_slice14_IMUX59: 12'b001000000_100	; I:2	; D	; <= LogicTILE(8,5):OMUX16:O0 T0 0.541	; syn__0981_
alta_slice14_LUT: 16'h00d7
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; syn__0980_
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b010000000_001	; I:19	; A	; <= LogicTILE(8,5):RMUX52:O0 T0 1.143	; IOaddr1[11]
alta_slice15_IMUX61: 12'b100000000_001	; I:18	; B	; <= LogicTILE(8,5):RMUX47:O0 T0 1.102	; IOvalue1[11]
alta_slice15_IMUX62: 12'b100000000_001	; I:18	; C	; <= LogicTILE(8,5):RMUX46:O0 T0 1.014	; tc1.IM[7]
alta_slice15_IMUX63: 12'b000000010_001	; I:25	; D	; <= LogicTILE(8,5):RMUX89:O0 T0 0.688	; syn__0907_
alta_slice15_LUT: 16'he800
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0947_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 9 5
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0	; AsyncReset_X1012_Y1001_GND
AsyncMUX03: 1'b0	; AsyncReset_X1012_Y1001_GND
AsyncMUX04: 1'b0	; AsyncReset_X1012_Y1001_GND
AsyncMUX05: 1'b0	; AsyncReset_X1012_Y1001_GND
AsyncMUX06: 1'b0	; AsyncReset_X1012_Y1001_GND
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0	; AsyncReset_X1012_Y1001_GND
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0	; AsyncReset_X1012_Y1001_GND
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0	; AsyncReset_X1012_Y1001_GND
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0	; syn__1103__X1012_Y1001_SIG_VCC
ClkMUX03: 1'b0	; syn__1103__X1012_Y1001_SIG_VCC
ClkMUX04: 1'b0	; syn__1103__X1012_Y1001_SIG_VCC
ClkMUX05: 1'b0	; syn__1103__X1012_Y1001_SIG_VCC
ClkMUX06: 1'b0	; syn__1103__X1012_Y1001_SIG_VCC
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0	; syn__1103__X1012_Y1001_SIG_VCC
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0	; syn__1103__X1012_Y1001_SIG_VCC
ClkMUX13: 1'b0
ClkMUX14: 1'b0	; syn__1103__X1012_Y1001_SIG_VCC
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00100000_0010	; I:18	; <= BramTILE(10,5):RMUX42:O0 T1 0.388	; syn__1103_
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b1000000_001	; I:14	; <= LogicTILE(9,3):RMUX25:O0 T4Y 0.567	; tc2.IM[9]
RMUX02: 10'b0100000_100	; I:1	; <= LogicTILE(9,5):OMUX05:O0 T0 0.197	; syn__0987_
RMUX03: 10'b0001000_100	; I:3	; <= LogicTILE(9,5):OMUX11:O0 T0 0.197	; syn__1100_[0]
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000010_100	; I:5	; <= BramTILE(10,5):RMUX03:O0 T4X 0.44	; IOvalue1[1]
RMUX06: 10'b0000001_010	; I:13	; <= LogicTILE(9,4):RMUX25:O0 T4Y 0.527	; IOvalue1[8]
RMUX07: 10'b0000010_010	; I:12	; <= LogicTILE(5,5):RMUX01:O0 T4X 0.482	; syn__1103_
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b1000000_010	; I:7	; <= LogicTILE(12,5):RMUX26:O0 T4X 0.48	; syn__0838_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b1000000_010	; I:7	; <= LogicTILE(12,5):RMUX26:O0 T4X 0.48	; syn__0838_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b1000000_100	; I:0	; <= LogicTILE(9,5):OMUX02:O0 T0 0.197	; syn__0846_
RMUX16: 10'b0100000_010	; I:8	; <= RogicTILE(13,5):RMUX49:O0 T4X 0.482	; syn__0818_
RMUX17: 10'b0000010_010	; I:12	; <= LogicTILE(5,5):RMUX01:O0 T4X 0.482	; syn__1103_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0010000_010	; I:9	; <= LogicTILE(8,5):RMUX74:O0 T4X 0.44	; syn__0944_
RMUX20: 10'b1000000_001	; I:14	; <= LogicTILE(9,3):RMUX75:O0 T4Y 0.567	; syn__0720_
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b1000000_010	; I:7	; <= LogicTILE(12,5):RMUX49:O0 T4X 0.48	; tc1.IM[9]
RMUX23: 10'b0001000_001	; I:17	; <= LogicTILE(9,6):RMUX73:O0 T4Y 0.527	; IOvalue1[4]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0100000_100	; I:1	; <= LogicTILE(9,5):OMUX17:O0 T0 0.197	; syn__1100_[3]
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000100_010	; I:11	; <= LogicTILE(6,5):RMUX81:O0 T4X 0.48	; syn__0908_
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0001000_001	; I:17	; <= LogicTILE(9,6):RMUX07:O0 T4Y 0.527	; IOvalue1[8]
RMUX31: 10'b1000000_100	; I:0	; <= LogicTILE(8,5):OMUX12:O0 T1 0.193	; syn__0874_
RMUX32: 10'b1000000_100	; I:0	; <= LogicTILE(9,5):OMUX14:O0 T0 0.197	; syn__1100_[2]
RMUX33: 10'b0000001_100	; I:6	; <= LogicTILE(11,5):RMUX56:O0 T4X 0.475	; syn__0834_
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000001_100	; I:6	; <= LogicTILE(11,5):RMUX79:O0 T4X 0.475	; IOvalue1[6]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b1000000_001	; I:14	; <= LogicTILE(9,3):RMUX09:O0 T4Y 0.567	; syn__0718_
RMUX46: 10'b1000000_010	; I:7	; <= LogicTILE(12,5):RMUX79:O0 T4X 0.48	; tc1.IM[7]
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0100000_100	; I:1	; <= LogicTILE(8,5):OMUX27:O0 T1 0.193	; syn__0861_
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b1000000_010	; I:7	; <= LogicTILE(12,5):RMUX63:O0 T4X 0.48	; IOaddr1[1]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000010_010	; I:12	; <= LogicTILE(5,5):RMUX61:O0 T4X 0.482	; syn__1102_[6]
RMUX56: 10'b0100000_100	; I:1	; <= LogicTILE(9,5):OMUX29:O0 T0 0.197	; syn__1100_[1]
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000010_100	; I:5	; <= BramTILE(10,5):RMUX63:O0 T4X 0.44	; IOaddr1[9]
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b1000000_001	; I:14	; <= LogicTILE(9,3):RMUX62:O0 T4Y 0.567	; tc2.IM[8]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000010_100	; I:5	; <= BramTILE(10,5):RMUX13:O0 T4X 0.44	; IOaddr1[0]
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b1000000_001	; I:14	; <= LogicTILE(9,3):RMUX62:O0 T4Y 0.567	; tc2.IM[8]
RMUX68: 10'b0000010_100	; I:5	; <= BramTILE(10,5):RMUX63:O0 T4X 0.44	; IOaddr1[9]
RMUX69: 10'b0001000_010	; I:10	; <= LogicTILE(7,5):RMUX15:O0 T4X 0.475	; syn__0864_
RMUX70: 10'b1000000_010	; I:7	; <= LogicTILE(12,5):RMUX13:O0 T4X 0.48	; tc1.IM[0]
RMUX71: 10'b1000000_100	; I:0	; <= LogicTILE(9,5):OMUX26:O0 T0 0.197	; syn__0807_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000010_100	; I:5	; <= BramTILE(10,5):RMUX20:O0 T4X 0.44	; IOaddr1[2]
RMUX75: 10'b0100000_100	; I:1	; <= LogicTILE(8,5):OMUX39:O0 T1 0.193	; syn__0941_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0001000_001	; I:17	; <= LogicTILE(9,6):RMUX21:O0 T4Y 0.527	; IOvalue1[3]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b1000000_010	; I:7	; <= LogicTILE(12,5):RMUX43:O0 T4X 0.48	; tc1.IM[8]
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b1000000_001	; I:14	; <= LogicTILE(9,3):RMUX92:O0 T4Y 0.567	; syn__0720_
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0010000_100	; I:2	; <= LogicTILE(8,5):OMUX42:O0 T1 0.193	; syn__0980_
RMUX86: 10'b0010000_100	; I:2	; <= LogicTILE(9,5):OMUX44:O0 T0 0.197	; syn__1100_[4]
RMUX87: 10'b1000000_001	; I:14	; <= LogicTILE(9,3):RMUX69:O0 T4Y 0.567	; syn__0036_
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b1000000_010	; I:7	; <= LogicTILE(12,5):RMUX43:O0 T4X 0.48	; tc1.IM[8]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0001000_010	; I:10	; <= LogicTILE(7,5):RMUX45:O0 T4X 0.475	; syn__0625_
RMUX93: 10'b1000000_100	; I:0	; <= LogicTILE(9,5):OMUX38:O0 T0 0.197	; syn__1100_[6]
RMUX94: 10'b0000001_100	; I:6	; <= LogicTILE(11,5):RMUX43:O0 T4X 0.475	; syn__0808_
RMUX95: 10'b0000010_001	; I:19	; <= LogicTILE(9,8):RMUX67:O0 T4Y 0.606	; syn__0907_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0001
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0010	; syn__1103_
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b100000000_010	; I:9	; A	; <= BramTILE(10,5):RMUX00:O0 T1 1.15	; IOvalue1[0]
alta_slice00_IMUX01: 12'b000100000_001	; I:21	; B	; <= LogicTILE(9,5):RMUX65:O0 T0 1.102	; IOaddr1[0]
alta_slice00_IMUX02: 12'b100000000_001	; I:18	; C	; <= LogicTILE(9,5):RMUX46:O0 T0 1.014	; tc1.IM[7]
alta_slice00_IMUX03: 12'b000000010_001	; I:25	; D	; <= LogicTILE(9,5):RMUX89:O0 T0 0.688	; tc1.IM[8]
alta_slice00_LUT: 16'hcc28
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0846_
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0846_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000100_100	; I:6	; A	; <= LogicTILE(9,5):OMUX31:O0 T0 0.996	; syn__0990_
alta_slice01_IMUX05: 12'b000000100_100	; I:6	; B	; <= LogicTILE(9,5):OMUX34:O0 T0 0.955	; syn__0988_
alta_slice01_IMUX06: 12'b000001000_010	; I:14	; C	; <= LogicTILE(9,5):RMUX22:O0 T0 1.014	; tc1.IM[9]
alta_slice01_IMUX07: 12'b100000000_100	; I:0	; D	; <= LogicTILE(9,5):OMUX01:O0 T0 0.541	; syn__0846_
alta_slice01_LUT: 16'hccc8
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0987_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b010000000_010	; I:10	; B	; <= BramTILE(10,5):RMUX54:O0 T1 1.109	; IOvalue1[7]
alta_slice02_IMUX10: 12'b000000000_000	; I:-1	; C
alta_slice02_IMUX11: 12'b000010000_001	; I:22	; D	; <= LogicTILE(9,5):RMUX71:O0 T0 0.688	; syn__0807_
alta_slice02_LUT: 16'hccf0
alta_slice02_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice02_OMUX06: 1'b1	; Q	; syn__1100_[7]
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b100000000_010	; I:9	; A	; <= BramTILE(10,5):RMUX24:O0 T1 1.15	; IOvalue1[0]
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000000000_000	; I:-1	; C
alta_slice03_IMUX15: 12'b000010000_001	; I:22	; D	; <= LogicTILE(9,5):RMUX71:O0 T0 0.688	; syn__0807_
alta_slice03_LUT: 16'haaf0
alta_slice03_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b1	; Q	; syn__1100_[0]
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b100000000_010	; I:9	; B	; <= BramTILE(10,5):RMUX06:O0 T1 1.109	; IOvalue1[2]
alta_slice04_IMUX18: 12'b000000000_000	; I:-1	; C
alta_slice04_IMUX19: 12'b000010000_001	; I:22	; D	; <= LogicTILE(9,5):RMUX71:O0 T0 0.688	; syn__0807_
alta_slice04_LUT: 16'hccf0
alta_slice04_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b1	; Q	; syn__1100_[2]
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000010000_001	; I:22	; B	; <= LogicTILE(9,5):RMUX71:O0 T0 1.102	; syn__0807_
alta_slice05_IMUX22: 12'b000000000_000	; I:-1	; C
alta_slice05_IMUX23: 12'b000001000_001	; I:23	; D	; <= LogicTILE(9,5):RMUX77:O0 T0 0.688	; IOvalue1[3]
alta_slice05_LUT: 16'hfc30
alta_slice05_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b1	; Q	; syn__1100_[3]
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000010000_001	; I:22	; B	; <= LogicTILE(9,5):RMUX71:O0 T0 1.102	; syn__0807_
alta_slice06_IMUX26: 12'b000000000_000	; I:-1	; C
alta_slice06_IMUX27: 12'b100000000_010	; I:9	; D	; <= BramTILE(10,5):RMUX18:O0 T1 0.695	; IOvalue1[5]
alta_slice06_LUT: 16'hfc30
alta_slice06_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice06_OMUX18: 1'b1	; Q	; syn__1100_[5]
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000010000_001	; I:22	; A	; <= LogicTILE(9,5):RMUX70:O0 T0 1.143	; tc1.IM[0]
alta_slice07_IMUX29: 12'b010000000_001	; I:19	; B	; <= LogicTILE(9,5):RMUX53:O0 T0 1.102	; IOaddr1[1]
alta_slice07_IMUX30: 12'b010000000_010	; I:10	; C	; <= BramTILE(10,5):RMUX84:O0 T1 1.021	; tc1.IM[1]
alta_slice07_IMUX31: 12'b000100000_001	; I:21	; D	; <= LogicTILE(9,5):RMUX65:O0 T0 0.688	; IOaddr1[0]
alta_slice07_LUT: 16'h8000
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0819_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000010000_010	; I:13	; A	; <= LogicTILE(9,5):RMUX16:O0 T0 1.143	; syn__0818_
alta_slice08_IMUX33: 12'b000000001_100	; I:8	; B	; <= LogicTILE(9,5):OMUX46:O0 T0 0.955	; syn__0817_
alta_slice08_IMUX34: 12'b000000001_001	; I:26	; C	; <= LogicTILE(9,5):RMUX94:O0 T0 1.014	; syn__0808_
alta_slice08_IMUX35: 12'b000100000_100	; I:3	; D	; <= LogicTILE(9,5):OMUX22:O0 T0 0.541	; syn__0819_
alta_slice08_LUT: 16'h8000
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0807_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b001000000_010	; I:11	; B	; <= LogicTILE(9,5):RMUX05:O0 T0 1.102	; IOvalue1[1]
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b000010000_001	; I:22	; D	; <= LogicTILE(9,5):RMUX71:O0 T0 0.688	; syn__0807_
alta_slice09_LUT: 16'hccf0
alta_slice09_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b1	; Q	; syn__1100_[1]
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b100000000_010	; I:9	; A	; <= BramTILE(10,5):RMUX00:O0 T1 1.15	; IOvalue1[0]
alta_slice10_IMUX41: 12'b000100000_001	; I:21	; B	; <= LogicTILE(9,5):RMUX65:O0 T0 1.102	; IOaddr1[0]
alta_slice10_IMUX42: 12'b100000000_001	; I:18	; C	; <= LogicTILE(9,5):RMUX46:O0 T0 1.014	; tc1.IM[7]
alta_slice10_IMUX43: 12'b000000010_001	; I:25	; D	; <= LogicTILE(9,5):RMUX89:O0 T0 0.688	; tc1.IM[8]
alta_slice10_LUT: 16'h0041
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0990_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b100000000_010	; I:9	; A	; <= BramTILE(10,5):RMUX24:O0 T1 1.15	; IOvalue1[0]
alta_slice11_IMUX45: 12'b000000010_100	; I:7	; B	; <= LogicTILE(9,5):OMUX40:O0 T0 0.955	; syn__0989_
alta_slice11_IMUX46: 12'b000000100_010	; I:15	; C	; <= LogicTILE(9,5):RMUX28:O0 T0 1.014	; syn__0908_
alta_slice11_IMUX47: 12'b000100000_001	; I:21	; D	; <= LogicTILE(9,5):RMUX65:O0 T0 0.688	; IOaddr1[0]
alta_slice11_LUT: 16'h2313
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0988_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000010000_001	; I:22	; B	; <= LogicTILE(9,5):RMUX71:O0 T0 1.102	; syn__0807_
alta_slice12_IMUX50: 12'b000000000_000	; I:-1	; C
alta_slice12_IMUX51: 12'b000000001_010	; I:17	; D	; <= LogicTILE(9,5):RMUX41:O0 T0 0.688	; IOvalue1[6]
alta_slice12_LUT: 16'hfc30
alta_slice12_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b1	; Q	; syn__1100_[6]
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b100000000_010	; I:9	; A	; <= BramTILE(10,5):RMUX24:O0 T1 1.15	; IOvalue1[0]
alta_slice13_IMUX53: 12'b000100000_001	; I:21	; B	; <= LogicTILE(9,5):RMUX65:O0 T0 1.102	; IOaddr1[0]
alta_slice13_IMUX54: 12'b100000000_001	; I:18	; C	; <= LogicTILE(9,5):RMUX46:O0 T0 1.014	; tc1.IM[7]
alta_slice13_IMUX55: 12'b000000001_001	; I:26	; D	; <= LogicTILE(9,5):RMUX95:O0 T0 0.688	; syn__0907_
alta_slice13_LUT: 16'he800
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0989_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000010000_001	; I:22	; B	; <= LogicTILE(9,5):RMUX71:O0 T0 1.102	; syn__0807_
alta_slice14_IMUX58: 12'b000000000_000	; I:-1	; C
alta_slice14_IMUX59: 12'b000001000_010	; I:14	; D	; <= LogicTILE(9,5):RMUX23:O0 T0 0.688	; IOvalue1[4]
alta_slice14_LUT: 16'hfc30
alta_slice14_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b1	; Q	; syn__1100_[4]
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b010000000_010	; I:10	; A	; <= BramTILE(10,5):RMUX72:O0 T1 1.15	; IOaddr1[8]
alta_slice15_IMUX61: 12'b001000000_001	; I:20	; B	; <= LogicTILE(9,5):RMUX59:O0 T0 1.102	; IOaddr1[9]
alta_slice15_IMUX62: 12'b100000000_010	; I:9	; C	; <= BramTILE(10,5):RMUX36:O0 T1 1.021	; IOaddr1[6]
alta_slice15_IMUX63: 12'b100000000_010	; I:9	; D	; <= BramTILE(10,5):RMUX42:O0 T1 0.695	; IOaddr1[7]
alta_slice15_LUT: 16'h8000
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0817_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 10 5
BramClkMUX00: 4'b0010	; Clk0	; syn__1103_
BramClkMUX01: 4'b0011	; Clk1	; syn__1103_
CLKMODE: 1'b0
CtrlMUX00: 12'b000000000_000	; I:-1
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000000000_000	; I:-1	; AddressA[0]
IMUX01: 12'b000000000_000	; I:-1	; AddressA[1]
IMUX02: 12'b000000000_000	; I:-1	; AddressA[2]
IMUX03: 12'b000000000_000	; I:-1	; AddressA[3]
IMUX04: 12'b000000000_000	; I:-1	; AddressA[4]
IMUX05: 12'b000000000_000	; I:-1	; AddressA[5]
IMUX06: 12'b000000000_000	; I:-1	; AddressA[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b000000001_010	; I:17	; DataInA[0]	; <= BramTILE(10,5):RMUX46:O0 T0 0.688	; tc1.WD[0]
IMUX13: 12'b010000000_001	; I:19	; DataInA[1]	; <= BramTILE(10,5):RMUX59:O0 T0 0.688	; tc1.WD[1]
IMUX14: 12'b000000010_010	; I:16	; DataInA[2]	; <= BramTILE(10,5):RMUX40:O0 T0 0.688	; tc1.WD[2]
IMUX15: 12'b000000010_100	; I:7	; DataInA[3]	; <= LogicTILE(11,5):RMUX78:O0 T1 0.695	; tc1.WD[3]
IMUX16: 12'b000001000_100	; I:5	; DataInA[4]	; <= LogicTILE(11,5):RMUX24:O0 T1 0.695	; tc1.WD[4]
IMUX17: 12'b000100000_001	; I:21	; DataInA[5]	; <= BramTILE(10,5):RMUX71:O0 T0 0.688	; tc1.WD[5]
IMUX18: 12'b000001000_001	; I:23	; DataInA[6]	; <= BramTILE(10,5):RMUX82:O0 T0 0.688	; tc1.WD[6]
IMUX19: 12'b100000000_001	; I:18	; DataInA[7]	; <= BramTILE(10,5):RMUX53:O0 T0 0.688	; tc1.WD[7]
IMUX20: 12'b000010000_001	; I:22	; DataInA[8]	; <= BramTILE(10,5):RMUX76:O0 T0 0.688	; tc1.WD[8]
IMUX21: 12'b000000100_010	; I:15	; DataInA[9]	; <= BramTILE(10,5):RMUX41:O0 T0 0.688	; tc1.WD[9]
IMUX22: 12'b000000001_100	; I:8	; DataInA[10]	; <= BramTILE(10,5):RMUX04:O0 T0 0.688	; tc1.WD[10]
IMUX23: 12'b100000000_010	; I:9	; DataInA[11]	; <= BramTILE(10,5):RMUX11:O0 T0 0.688	; tc1.WD[11]
IMUX24: 12'b100000000_010	; I:9	; DataInA[12]	; <= BramTILE(10,5):RMUX10:O0 T0 0.688	; tc1.WD[12]
IMUX25: 12'b000000100_100	; I:6	; DataInA[13]	; <= LogicTILE(11,5):RMUX54:O0 T1 0.695	; tc1.WD[13]
IMUX26: 12'b100000000_001	; I:18	; DataInA[14]	; <= BramTILE(10,5):RMUX52:O0 T0 0.688	; tc1.WD[14]
IMUX27: 12'b000000010_001	; I:25	; DataInA[15]	; <= BramTILE(10,5):RMUX95:O0 T0 0.688	; tc1.WD[15]
IMUX28: 12'b000010000_100	; I:4	; DataInA[16]	; <= LogicTILE(11,5):RMUX00:O0 T1 0.695	; tc1.WD[16]
IMUX29: 12'b000010000_001	; I:22	; DataInA[17]	; <= BramTILE(10,5):RMUX77:O0 T0 0.688	; tc1.WD[17]
IMUX30: 12'b001000000_010	; I:11	; <= BramTILE(10,5):RMUX22:O0 T0 0.381	; syn__1103_
IMUX31: 12'b001000000_010	; I:11	; <= BramTILE(10,5):RMUX23:O0 T0 0.381	; syn__1103_
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b000000010_100	; I:7	; AddressB[6]	; <= LogicTILE(11,5):RMUX90:O0 T1 0.695	; tc1.IM[16]
IMUX58: 12'b010000000_010	; I:10	; AddressB[5]	; <= BramTILE(10,5):RMUX16:O0 T0 0.688	; tc1.IM[15]
IMUX59: 12'b000100000_001	; I:21	; AddressB[4]	; <= BramTILE(10,5):RMUX83:O0 T0 0.688	; tc1.IM[14]
IMUX60: 12'b000000010_100	; I:7	; AddressB[3]	; <= LogicTILE(11,5):RMUX84:O0 T1 0.695	; tc1.IM[13]
IMUX61: 12'b000100000_010	; I:12	; AddressB[2]	; <= BramTILE(10,5):RMUX29:O0 T0 0.688	; tc1.IM[12]
IMUX62: 12'b000000010_001	; I:25	; AddressB[1]	; <= BramTILE(10,5):RMUX94:O0 T0 0.688	; tc1.IM[11]
IMUX63: 12'b000001000_001	; I:23	; AddressB[0]	; <= BramTILE(10,5):RMUX89:O0 T0 0.688	; tc1.IM[10]
INIT_VAL: 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b0000010_001	; I:19	; <= BramTILE(10,8):RMUX73:O0 T4Y 0.606	; IOvalue1[0]
RMUX01: 10'b0001000_001	; I:17	; <= BramTILE(10,6):RMUX73:O0 T4Y 0.527	; IOvalue1[15]
RMUX02: 10'b0100000_100	; I:1	; <= BramTILE(10,5):BufMUX17:O0 T0 0.3	; IOaddr1[1]
RMUX03: 10'b0000001_001	; I:20	; <= BramTILE(10,8):RMUX02:O0 T4Y 0.623	; IOvalue1[1]
RMUX04: 10'b0000001_001	; I:20	; <= BramTILE(10,8):RMUX75:O0 T4Y 0.623	; tc1.WD[10]
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000001_010	; I:13	; <= BramTILE(10,4):RMUX25:O0 T4Y 0.527	; IOvalue1[2]
RMUX07: 10'b0000010_010	; I:12	; <= LogicTILE(6,5):RMUX01:O0 T4X 0.482	; syn__1103_
RMUX08: 10'b0001000_001	; I:17	; <= BramTILE(10,6):RMUX50:O0 T4Y 0.527	; IOvalue1[9]
RMUX09: 10'b0001000_100	; I:3	; <= BramTILE(10,5):BufMUX19:O0 T0 0.3	; IOaddr1[3]
RMUX10: 10'b0001000_001	; I:17	; <= BramTILE(10,6):RMUX27:O0 T4Y 0.527	; tc1.WD[12]
RMUX11: 10'b0000010_001	; I:19	; <= BramTILE(10,8):RMUX27:O0 T4Y 0.606	; tc1.WD[11]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b1000000_100	; I:0	; <= BramTILE(10,5):BufMUX16:O0 T0 0.3	; IOaddr1[0]
RMUX14: 10'b0001000_100	; I:3	; <= BramTILE(10,5):BufMUX19:O0 T0 0.3	; IOaddr1[3]
RMUX15: 10'b0100000_100	; I:1	; <= BramTILE(10,5):BufMUX17:O0 T0 0.3	; IOaddr1[1]
RMUX16: 10'b0000100_001	; I:18	; <= BramTILE(10,7):RMUX73:O0 T4Y 0.567	; tc1.IM[15]
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000010_001	; I:19	; <= BramTILE(10,8):RMUX50:O0 T4Y 0.606	; IOvalue1[5]
RMUX19: 10'b1000000_100	; I:0	; <= BramTILE(10,5):BufMUX16:O0 T0 0.3	; IOaddr1[0]
RMUX20: 10'b0010000_100	; I:2	; <= BramTILE(10,5):BufMUX18:O0 T0 0.3	; IOaddr1[2]
RMUX21: 10'b0010000_100	; I:2	; <= LogicTILE(9,5):OMUX06:O0 T1 0.193	; syn__1100_[7]
RMUX22: 10'b0000010_010	; I:12	; <= LogicTILE(6,5):RMUX01:O0 T4X 0.482	; syn__1103_
RMUX23: 10'b0000010_010	; I:12	; <= LogicTILE(6,5):RMUX01:O0 T4X 0.482	; syn__1103_
RMUX24: 10'b0000100_001	; I:18	; <= BramTILE(10,7):RMUX07:O0 T4Y 0.567	; IOvalue1[0]
RMUX25: 10'b0010000_100	; I:2	; <= BramTILE(10,5):BufMUX22:O0 T0 0.3	; IOaddr1[6]
RMUX26: 10'b0010000_100	; I:2	; <= LogicTILE(9,5):OMUX18:O0 T1 0.193	; syn__1100_[5]
RMUX27: 10'b0010000_001	; I:16	; <= BramTILE(10,1):RMUX32:O0 T4Y 0.623	; IOvalue2[4]
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000100_001	; I:18	; <= BramTILE(10,7):RMUX57:O0 T4Y 0.567	; tc1.IM[12]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0001000_100	; I:3	; <= BramTILE(10,5):BufMUX23:O0 T0 0.3	; IOaddr1[7]
RMUX32: 10'b0100000_100	; I:1	; <= BramTILE(10,5):BufMUX21:O0 T0 0.3	; IOaddr1[5]
RMUX33: 10'b0010000_100	; I:2	; <= BramTILE(10,5):BufMUX22:O0 T0 0.3	; IOaddr1[6]
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0010000_100	; I:2	; <= BramTILE(10,5):BufMUX22:O0 T0 0.3	; IOaddr1[6]
RMUX37: 10'b0100000_100	; I:1	; <= BramTILE(10,5):BufMUX21:O0 T0 0.3	; IOaddr1[5]
RMUX38: 10'b0000100_001	; I:18	; <= BramTILE(10,7):RMUX57:O0 T4Y 0.567	; tc1.IM[12]
RMUX39: 10'b1000000_100	; I:0	; <= BramTILE(10,5):BufMUX20:O0 T0 0.3	; IOaddr1[4]
RMUX40: 10'b0100000_010	; I:8	; <= RogicTILE(13,5):RMUX31:O0 T4X 0.482	; tc1.WD[2]
RMUX41: 10'b0000001_001	; I:20	; <= BramTILE(10,8):RMUX55:O0 T4Y 0.623	; tc1.WD[9]
RMUX42: 10'b0001000_100	; I:3	; <= BramTILE(10,5):BufMUX23:O0 T0 0.3	; IOaddr1[7]
RMUX43: 10'b0000100_001	; I:18	; <= BramTILE(10,7):RMUX80:O0 T4Y 0.567	; IOaddr1[16]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b1000000_100	; I:0	; <= BramTILE(10,5):BufMUX20:O0 T0 0.3	; IOaddr1[4]
RMUX46: 10'b0000010_001	; I:19	; <= BramTILE(10,8):RMUX07:O0 T4Y 0.606	; tc1.WD[0]
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000100_100	; I:4	; <= BramTILE(10,5):BufMUX34:O0 T0 0.3	; IOaddr1[8]
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0010000_100	; I:2	; <= BramTILE(10,5):BufMUX26:O0 T0 0.3	; IOaddr1[11]
RMUX52: 10'b0000001_001	; I:20	; <= BramTILE(10,8):RMUX39:O0 T4Y 0.623	; tc1.WD[14]
RMUX53: 10'b0100000_010	; I:8	; <= RogicTILE(13,5):RMUX15:O0 T4X 0.482	; tc1.WD[7]
RMUX54: 10'b0000001_010	; I:13	; <= BramTILE(10,4):RMUX85:O0 T4Y 0.527	; IOvalue1[7]
RMUX55: 10'b0000010_100	; I:5	; <= LogicTILE(11,5):RMUX13:O0 T4X 0.44	; IOaddr1[2]
RMUX56: 10'b0100000_100	; I:1	; <= BramTILE(10,5):BufMUX25:O0 T0 0.3	; IOaddr1[10]
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000010_001	; I:19	; <= BramTILE(10,8):RMUX87:O0 T4Y 0.606	; tc1.WD[1]
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0100000_100	; I:1	; <= BramTILE(10,5):BufMUX25:O0 T0 0.3	; IOaddr1[10]
RMUX62: 10'b0000100_100	; I:4	; <= BramTILE(10,5):BufMUX34:O0 T0 0.3	; IOaddr1[8]
RMUX63: 10'b1000000_100	; I:0	; <= BramTILE(10,5):BufMUX24:O0 T0 0.3	; IOaddr1[9]
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b1000000_001	; I:14	; <= BramTILE(10,3):RMUX62:O0 T4Y 0.567	; tc2.IM[11]
RMUX68: 10'b0001000_100	; I:3	; <= BramTILE(10,5):BufMUX27:O0 T0 0.3	; IOaddr1[12]
RMUX69: 10'b0001000_001	; I:17	; <= BramTILE(10,6):RMUX87:O0 T4Y 0.527	; IOvalue1[17]
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0100000_010	; I:8	; <= RogicTILE(13,5):RMUX61:O0 T4X 0.482	; tc1.WD[5]
RMUX72: 10'b0001000_001	; I:17	; <= BramTILE(10,6):RMUX67:O0 T4Y 0.527	; IOaddr1[8]
RMUX73: 10'b0000100_010	; I:11	; <= LogicTILE(7,5):RMUX91:O0 T4X 0.48	; tc2.WD[2]
RMUX74: 10'b0000100_100	; I:4	; <= BramTILE(10,5):BufMUX35:O0 T0 0.3	; IOaddr1[17]
RMUX75: 10'b0001000_001	; I:17	; <= BramTILE(10,6):RMUX44:O0 T4Y 0.527	; IOvalue1[7]
RMUX76: 10'b0000010_001	; I:19	; <= BramTILE(10,8):RMUX21:O0 T4Y 0.606	; tc1.WD[8]
RMUX77: 10'b0001000_001	; I:17	; <= BramTILE(10,6):RMUX21:O0 T4Y 0.527	; tc1.WD[17]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000100_100	; I:4	; <= BramTILE(10,5):BufMUX35:O0 T0 0.3	; IOaddr1[17]
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0010000_100	; I:2	; <= BramTILE(10,5):BufMUX30:O0 T0 0.3	; IOaddr1[15]
RMUX82: 10'b0000001_100	; I:6	; <= LogicTILE(12,5):RMUX93:O0 T4X 0.475	; tc1.WD[6]
RMUX83: 10'b1000000_001	; I:14	; <= BramTILE(10,3):RMUX69:O0 T4Y 0.567	; tc1.IM[14]
RMUX84: 10'b0000010_100	; I:5	; <= LogicTILE(11,5):RMUX20:O0 T4X 0.44	; tc1.IM[1]
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0100000_001	; I:15	; <= BramTILE(10,2):RMUX69:O0 T4Y 0.606	; IOaddr2[10]
RMUX87: 10'b0100000_100	; I:1	; <= BramTILE(10,5):BufMUX29:O0 T0 0.3	; IOaddr1[14]
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000100_001	; I:18	; <= BramTILE(10,7):RMUX67:O0 T4Y 0.567	; tc1.IM[10]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b1000000_100	; I:0	; <= BramTILE(10,5):BufMUX28:O0 T0 0.3	; IOaddr1[13]
RMUX92: 10'b0001000_100	; I:3	; <= BramTILE(10,5):BufMUX31:O0 T0 0.3	; IOaddr1[16]
RMUX93: 10'b1000000_100	; I:0	; <= BramTILE(10,5):BufMUX28:O0 T0 0.3	; IOaddr1[13]
RMUX94: 10'b0000010_001	; I:19	; <= BramTILE(10,8):RMUX67:O0 T4Y 0.606	; tc1.IM[11]
RMUX95: 10'b0000001_001	; I:20	; <= BramTILE(10,8):RMUX19:O0 T4Y 0.623	; tc1.WD[15]
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b1
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0001	; AsyncReset0
TileAsyncMUX01: 4'b0001	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0000	; WeRenA
TileWeRenMUX01: 4'b0001	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 11 5
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000010_001	; I:19	; <= LogicTILE(11,8):RMUX73:O0 T4Y 0.606	; tc1.WD[16]
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0001000_010	; I:10	; <= LogicTILE(9,5):RMUX74:O0 T4X 0.475	; IOaddr1[2]
RMUX03: 10'b0001000_100	; I:3	; <= LogicTILE(11,5):OMUX11:O0 T0 0.197	; syn__0796_
RMUX04: 10'b0010000_010	; I:9	; <= BramTILE(10,5):RMUX51:O0 T4X 0.44	; IOaddr1[11]
RMUX05: 10'b0000100_010	; I:11	; <= LogicTILE(8,5):RMUX51:O0 T4X 0.48	; IOaddr2[10]
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000100_010	; I:11	; <= LogicTILE(8,5):RMUX01:O0 T4X 0.48	; syn__0684_
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0001000_010	; I:10	; <= LogicTILE(9,5):RMUX74:O0 T4X 0.475	; IOaddr1[2]
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0001000_010	; I:10	; <= LogicTILE(9,5):RMUX74:O0 T4X 0.475	; IOaddr1[2]
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000100_010	; I:11	; <= LogicTILE(8,5):RMUX01:O0 T4X 0.48	; syn__0684_
RMUX17: 10'b0000001_010	; I:13	; <= LogicTILE(11,4):RMUX25:O0 T4Y 0.527	; IOvalue2[11]
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b1000000_010	; I:7	; <= RogicTILE(13,5):RMUX74:O0 T4X 0.48	; syn__0640_
RMUX20: 10'b0000100_001	; I:18	; <= LogicTILE(11,7):RMUX27:O0 T4Y 0.567	; tc1.IM[1]
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0001000_001	; I:17	; <= LogicTILE(11,6):RMUX73:O0 T4Y 0.527	; IOaddr1[16]
RMUX23: 10'b0001000_010	; I:10	; <= LogicTILE(9,5):RMUX01:O0 T4X 0.475	; tc2.IM[9]
RMUX24: 10'b0000100_001	; I:18	; <= LogicTILE(11,7):RMUX07:O0 T4Y 0.567	; tc1.WD[4]
RMUX25: 10'b0000010_010	; I:12	; <= LogicTILE(7,5):RMUX31:O0 T4X 0.482	; syn__0610_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000100_001	; I:18	; <= LogicTILE(11,7):RMUX57:O0 T4Y 0.567	; tc1.IM[7]
RMUX29: 10'b0001000_010	; I:10	; <= LogicTILE(9,5):RMUX81:O0 T4X 0.475	; syn__0720_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0010000_010	; I:9	; <= BramTILE(10,5):RMUX81:O0 T4X 0.44	; IOaddr1[15]
RMUX35: 10'b0000010_100	; I:5	; <= LogicTILE(12,5):RMUX33:O0 T4X 0.44	; syn__0873_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0100000_010	; I:8	; <= LogicTILE(12,5):RMUX08:O0 T4X 0.482	; syn__0678_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b1000000_010	; I:7	; <= RogicTILE(13,5):RMUX81:O0 T4X 0.48	; syn__0995_
RMUX40: 10'b0100000_010	; I:8	; <= LogicTILE(12,5):RMUX31:O0 T4X 0.482	; IOvalue2[10]
RMUX41: 10'b0100000_001	; I:15	; <= LogicTILE(11,2):RMUX55:O0 T4Y 0.606	; syn__0816_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0100000_100	; I:1	; <= LogicTILE(11,5):OMUX17:O0 T0 0.197	; syn__0808_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0001000_010	; I:10	; <= LogicTILE(9,5):RMUX31:O0 T4X 0.475	; syn__0874_
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b1000000_001	; I:14	; <= LogicTILE(11,3):RMUX85:O0 T4Y 0.567	; IOaddr1[14]
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000001_010	; I:13	; <= LogicTILE(11,4):RMUX39:O0 T4Y 0.527	; syn__0104_
RMUX54: 10'b0000010_001	; I:19	; <= LogicTILE(11,8):RMUX37:O0 T4Y 0.606	; tc1.WD[13]
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b1000000_100	; I:0	; <= LogicTILE(11,5):OMUX26:O0 T0 0.197	; syn__0834_
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0100000_010	; I:8	; <= LogicTILE(12,5):RMUX15:O0 T4X 0.482	; IOaddr1[11]
RMUX64: 10'b1000000_001	; I:14	; <= LogicTILE(11,3):RMUX85:O0 T4Y 0.567	; IOaddr1[14]
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0001000_010	; I:10	; <= LogicTILE(9,5):RMUX15:O0 T4X 0.475	; syn__0846_
RMUX70: 10'b0010000_010	; I:9	; <= BramTILE(10,5):RMUX61:O0 T4X 0.44	; IOaddr1[10]
RMUX71: 10'b0000001_010	; I:13	; <= LogicTILE(11,4):RMUX85:O0 T4Y 0.527	; syn__0798_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000001_010	; I:13	; <= LogicTILE(11,4):RMUX19:O0 T4Y 0.527	; syn__0535_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000001_010	; I:13	; <= LogicTILE(11,4):RMUX69:O0 T4Y 0.527	; syn__0123_
RMUX77: 10'b0001000_010	; I:10	; <= LogicTILE(9,5):RMUX45:O0 T4X 0.475	; syn__0718_
RMUX78: 10'b0000100_001	; I:18	; <= LogicTILE(11,7):RMUX67:O0 T4Y 0.567	; tc1.WD[3]
RMUX79: 10'b0001000_001	; I:17	; <= LogicTILE(11,6):RMUX67:O0 T4Y 0.527	; IOvalue1[6]
RMUX80: 10'b0010000_010	; I:9	; <= BramTILE(10,5):RMUX68:O0 T4X 0.44	; IOaddr1[12]
RMUX81: 10'b0001000_001	; I:17	; <= LogicTILE(11,6):RMUX44:O0 T4Y 0.527	; tc1.IM[8]
RMUX82: 10'b0001000_001	; I:17	; <= LogicTILE(11,6):RMUX21:O0 T4Y 0.527	; IOaddr2[11]
RMUX83: 10'b0000100_100	; I:4	; <= LogicTILE(11,5):RMUX81:O0 T0 0.381	; tc1.IM[8]
RMUX84: 10'b0000010_001	; I:19	; <= LogicTILE(11,8):RMUX44:O0 T4Y 0.606	; tc1.IM[13]
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000100_001	; I:18	; <= LogicTILE(11,7):RMUX21:O0 T4Y 0.567	; tc1.IM[7]
RMUX87: 10'b0001000_010	; I:10	; <= LogicTILE(9,5):RMUX45:O0 T4X 0.475	; syn__0718_
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0100000_010	; I:8	; <= LogicTILE(12,5):RMUX91:O0 T4X 0.482	; syn__0811_
RMUX90: 10'b0000100_001	; I:18	; <= LogicTILE(11,7):RMUX44:O0 T4Y 0.567	; tc1.IM[16]
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0100000_100	; I:1	; <= LogicTILE(11,5):OMUX41:O0 T0 0.197	; syn__0116_
RMUX94: 10'b1000000_001	; I:14	; <= LogicTILE(11,3):RMUX19:O0 T4Y 0.567	; syn__0815_
RMUX95: 10'b0000100_010	; I:11	; <= LogicTILE(8,5):RMUX91:O0 T4X 0.48	; syn__0835_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b010000000_010	; I:10	; A	; <= LogicTILE(12,5):RMUX48:O0 T1 1.15	; tc2.IM[8]
alta_slice00_IMUX01: 12'b100000000_010	; I:9	; B	; <= LogicTILE(12,5):RMUX06:O0 T1 1.109	; tc2.IM[7]
alta_slice00_IMUX02: 12'b000000100_001	; I:24	; C	; <= LogicTILE(11,5):RMUX82:O0 T0 1.014	; IOaddr2[11]
alta_slice00_IMUX03: 12'b000010000_010	; I:13	; D	; <= LogicTILE(11,5):RMUX17:O0 T0 0.688	; IOvalue2[11]
alta_slice00_LUT: 16'ha33f
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0677_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000100000_100	; I:3	; C	; <= LogicTILE(11,5):OMUX13:O0 T0 0.867	; syn__0872_
alta_slice01_IMUX07: 12'b000000010_010	; I:16	; D	; <= LogicTILE(11,5):RMUX35:O0 T0 0.688	; syn__0873_
alta_slice01_LUT: 16'h0ff0
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0994_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b100000000_010	; I:9	; A	; <= LogicTILE(12,5):RMUX00:O0 T1 1.15	; syn__0103_
alta_slice02_IMUX09: 12'b010000000_001	; I:19	; B	; <= LogicTILE(11,5):RMUX53:O0 T0 1.102	; syn__0104_
alta_slice02_IMUX10: 12'b100000000_100	; I:0	; C	; <= LogicTILE(11,5):OMUX01:O0 T0 0.867	; syn__0677_
alta_slice02_IMUX11: 12'b000001000_010	; I:14	; D	; <= LogicTILE(11,5):RMUX23:O0 T0 0.688	; tc2.IM[9]
alta_slice02_LUT: 16'hf066
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut	; syn__0678_
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b010000000_010	; I:10	; A	; <= LogicTILE(12,5):RMUX72:O0 T1 1.15	; syn__0797_
alta_slice03_IMUX13: 12'b001000000_010	; I:11	; B	; <= LogicTILE(11,5):RMUX05:O0 T0 1.102	; IOaddr2[10]
alta_slice03_IMUX14: 12'b000000100_001	; I:24	; C	; <= LogicTILE(11,5):RMUX82:O0 T0 1.014	; IOaddr2[11]
alta_slice03_IMUX15: 12'b000010000_001	; I:22	; D	; <= LogicTILE(11,5):RMUX71:O0 T0 0.688	; syn__0798_
alta_slice03_LUT: 16'h0200
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0796_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000010_010	; I:16	; A	; <= LogicTILE(11,5):RMUX34:O0 T0 1.143	; IOaddr1[15]
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000000100_010	; I:15	; C	; <= LogicTILE(11,5):RMUX28:O0 T0 1.014	; tc1.IM[7]
alta_slice04_IMUX19: 12'b000000100_001	; I:24	; D	; <= LogicTILE(11,5):RMUX83:O0 T0 0.688	; tc1.IM[8]
alta_slice04_LUT: 16'h0fa5
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0872_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000010000_100	; I:4	; A	; <= LogicTILE(11,5):OMUX19:O0 T0 0.996	; syn__0809_
alta_slice05_IMUX21: 12'b000000001_100	; I:8	; B	; <= LogicTILE(11,5):OMUX46:O0 T0 0.955	; syn__0812_
alta_slice05_IMUX22: 12'b000000001_001	; I:26	; C	; <= LogicTILE(11,5):RMUX94:O0 T0 1.014	; syn__0815_
alta_slice05_IMUX23: 12'b000000001_010	; I:17	; D	; <= LogicTILE(11,5):RMUX41:O0 T0 0.688	; syn__0816_
alta_slice05_LUT: 16'h8000
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0808_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b001000000_010	; I:11	; A	; <= LogicTILE(11,5):RMUX04:O0 T0 1.143	; IOaddr1[11]
alta_slice06_IMUX25: 12'b000010000_100	; I:4	; B	; <= LogicTILE(11,5):OMUX22:O0 T0 0.955	; syn__0810_
alta_slice06_IMUX26: 12'b000010000_001	; I:22	; C	; <= LogicTILE(11,5):RMUX70:O0 T0 1.014	; IOaddr1[10]
alta_slice06_IMUX27: 12'b000000010_001	; I:25	; D	; <= LogicTILE(11,5):RMUX89:O0 T0 0.688	; syn__0811_
alta_slice06_LUT: 16'h0400
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0809_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000100000_001	; I:21	; A	; <= LogicTILE(11,5):RMUX64:O0 T0 1.143	; IOaddr1[14]
alta_slice07_IMUX29: 12'b010000000_010	; I:10	; B	; <= LogicTILE(12,5):RMUX78:O0 T1 1.109	; IOaddr1[13]
alta_slice07_IMUX30: 12'b000000010_010	; I:16	; C	; <= LogicTILE(11,5):RMUX34:O0 T0 1.014	; IOaddr1[15]
alta_slice07_IMUX31: 12'b010000000_010	; I:10	; D	; <= LogicTILE(12,5):RMUX90:O0 T1 0.695	; IOaddr1[12]
alta_slice07_LUT: 16'h0001
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0810_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b100000000_001	; I:18	; A	; <= LogicTILE(11,5):RMUX46:O0 T0 1.143	; syn__0874_
alta_slice08_IMUX33: 12'b000000010_010	; I:16	; B	; <= LogicTILE(11,5):RMUX35:O0 T0 1.102	; syn__0873_
alta_slice08_IMUX34: 12'b001000000_100	; I:2	; C	; <= LogicTILE(11,5):OMUX13:O0 T0 0.867	; syn__0872_
alta_slice08_IMUX35: 12'b000000001_001	; I:26	; D	; <= LogicTILE(11,5):RMUX95:O0 T0 0.688	; syn__0835_
alta_slice08_LUT: 16'h3f2b
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0834_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b0
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b000000000_000	; I:-1	; D
alta_slice09_LUT: 16'hffff
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b0
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000000_000	; I:-1	; C
alta_slice10_IMUX43: 12'b000000000_000	; I:-1	; D
alta_slice10_LUT: 16'hffff
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b0
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b000000000_000	; I:-1	; D
alta_slice11_LUT: 16'hffff
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b010000000_010	; I:10	; A	; <= LogicTILE(12,5):RMUX48:O0 T1 1.15	; tc2.IM[8]
alta_slice12_IMUX49: 12'b100000000_010	; I:9	; B	; <= LogicTILE(12,5):RMUX06:O0 T1 1.109	; tc2.IM[7]
alta_slice12_IMUX50: 12'b000000001_010	; I:17	; C	; <= LogicTILE(11,5):RMUX40:O0 T0 1.014	; IOvalue2[10]
alta_slice12_IMUX51: 12'b001000000_010	; I:11	; D	; <= LogicTILE(11,5):RMUX05:O0 T0 0.688	; IOaddr2[10]
alta_slice12_LUT: 16'ha33f
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0687_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000001000_001	; I:23	; A	; <= LogicTILE(11,5):RMUX76:O0 T0 1.143	; syn__0123_
alta_slice13_IMUX53: 12'b000001000_001	; I:23	; B	; <= LogicTILE(11,5):RMUX77:O0 T0 1.102	; syn__0718_
alta_slice13_IMUX54: 12'b000010000_010	; I:13	; C	; <= LogicTILE(11,5):RMUX16:O0 T0 1.014	; syn__0684_
alta_slice13_IMUX55: 12'b000000100_010	; I:15	; D	; <= LogicTILE(11,5):RMUX29:O0 T0 0.688	; syn__0720_
alta_slice13_LUT: 16'h8000
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0116_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000001000_010	; I:14	; C	; <= LogicTILE(11,5):RMUX22:O0 T0 1.014	; IOaddr1[16]
alta_slice14_IMUX59: 12'b100000000_010	; I:9	; D	; <= LogicTILE(12,5):RMUX18:O0 T1 0.695	; IOaddr1[17]
alta_slice14_LUT: 16'h0001
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0814_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b100000000_010	; I:9	; B	; <= LogicTILE(12,5):RMUX30:O0 T1 1.109	; syn__0813_
alta_slice15_IMUX62: 12'b000000000_000	; I:-1	; C
alta_slice15_IMUX63: 12'b000000010_100	; I:7	; D	; <= LogicTILE(11,5):OMUX43:O0 T0 0.541	; syn__0814_
alta_slice15_LUT: 16'hcc00
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0812_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 12 5
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000001_010	; I:13	; <= LogicTILE(12,4):RMUX25:O0 T4Y 0.527	; syn__0103_
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000100_010	; I:11	; <= LogicTILE(9,5):RMUX51:O0 T4X 0.48	; syn__0861_
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b1000000_001	; I:14	; <= LogicTILE(12,3):RMUX25:O0 T4Y 0.567	; tc2.IM[7]
RMUX07: 10'b0000100_010	; I:11	; <= LogicTILE(9,5):RMUX01:O0 T4X 0.48	; tc2.IM[9]
RMUX08: 10'b0010000_100	; I:2	; <= LogicTILE(11,5):OMUX06:O0 T1 0.193	; syn__0678_
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0001000_001	; I:17	; <= LogicTILE(12,6):RMUX27:O0 T4Y 0.527	; tc1.IM[8]
RMUX11: 10'b0001000_001	; I:17	; <= LogicTILE(12,6):RMUX27:O0 T4Y 0.527	; tc1.IM[8]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000010_001	; I:19	; <= LogicTILE(12,8):RMUX50:O0 T4Y 0.606	; tc1.IM[0]
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0001000_010	; I:10	; <= BramTILE(10,5):RMUX51:O0 T4X 0.475	; IOaddr1[11]
RMUX16: 10'b0100000_100	; I:1	; <= LogicTILE(11,5):OMUX03:O0 T1 0.193	; syn__0994_
RMUX17: 10'b0001000_010	; I:10	; <= BramTILE(10,5):RMUX01:O0 T4X 0.475	; IOvalue1[15]
RMUX18: 10'b0001000_010	; I:10	; <= BramTILE(10,5):RMUX74:O0 T4X 0.475	; IOaddr1[17]
RMUX19: 10'b1000000_100	; I:0	; <= LogicTILE(12,5):OMUX02:O0 T0 0.197	; syn__0631_
RMUX20: 10'b0010000_100	; I:2	; <= LogicTILE(12,5):OMUX08:O0 T0 0.197	; syn__0979_
RMUX21: 10'b0000010_010	; I:12	; <= LogicTILE(8,5):RMUX51:O0 T4X 0.482	; IOaddr2[10]
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0001000_001	; I:17	; <= LogicTILE(12,6):RMUX73:O0 T4Y 0.527	; syn__0840_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0001000_100	; I:3	; <= LogicTILE(12,5):OMUX23:O0 T0 0.197	; syn__0641_
RMUX26: 10'b0100000_100	; I:1	; <= LogicTILE(12,5):OMUX17:O0 T0 0.197	; syn__0838_
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000010_100	; I:5	; <= RogicTILE(13,5):RMUX33:O0 T4X 0.44	; IOvalue1[9]
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b1000000_001	; I:14	; <= LogicTILE(12,3):RMUX55:O0 T4Y 0.567	; syn__0813_
RMUX31: 10'b0010000_001	; I:16	; <= LogicTILE(12,1):RMUX55:O0 T4Y 0.623	; IOvalue2[10]
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0010000_100	; I:2	; <= LogicTILE(12,5):OMUX20:O0 T0 0.197	; syn__0873_
RMUX34: 10'b0001000_010	; I:10	; <= BramTILE(10,5):RMUX81:O0 T4X 0.475	; IOaddr1[15]
RMUX35: 10'b0001000_001	; I:17	; <= LogicTILE(12,6):RMUX57:O0 T4Y 0.527	; IOvalue1[6]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0001000_010	; I:10	; <= BramTILE(10,5):RMUX31:O0 T4X 0.475	; IOaddr1[7]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000100_001	; I:18	; <= LogicTILE(12,7):RMUX80:O0 T4Y 0.567	; tc1.IM[8]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000100_010	; I:11	; <= LogicTILE(9,5):RMUX31:O0 T4X 0.48	; syn__0874_
RMUX48: 10'b0000100_010	; I:11	; <= LogicTILE(9,5):RMUX61:O0 T4X 0.48	; tc2.IM[8]
RMUX49: 10'b0001000_001	; I:17	; <= LogicTILE(12,6):RMUX37:O0 T4Y 0.527	; tc1.IM[9]
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000010_001	; I:19	; <= LogicTILE(12,8):RMUX14:O0 T4Y 0.606	; tc1.WD[7]
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b1000000_010	; I:7	; <= LogicTILE(12,5):RMUX61:O0 T4X 0.48	; syn__0959_
RMUX56: 10'b0001000_010	; I:10	; <= BramTILE(10,5):RMUX38:O0 T4X 0.475	; tc1.IM[12]
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000010_010	; I:12	; <= LogicTILE(8,5):RMUX38:O0 T4X 0.482	; syn__0959_
RMUX62: 10'b0001000_010	; I:10	; <= BramTILE(10,5):RMUX15:O0 T4X 0.475	; IOaddr1[1]
RMUX63: 10'b0001000_010	; I:10	; <= BramTILE(10,5):RMUX15:O0 T4X 0.475	; IOaddr1[1]
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0100000_100	; I:1	; <= LogicTILE(12,5):OMUX29:O0 T0 0.197	; syn__0971_
RMUX70: 10'b0000010_010	; I:12	; <= LogicTILE(8,5):RMUX61:O0 T4X 0.482	; syn__0857_
RMUX71: 10'b0001000_001	; I:17	; <= LogicTILE(12,6):RMUX37:O0 T4Y 0.527	; tc1.IM[9]
RMUX72: 10'b0010000_001	; I:16	; <= LogicTILE(12,1):RMUX19:O0 T4Y 0.623	; syn__0797_
RMUX73: 10'b1000000_100	; I:0	; <= LogicTILE(11,5):OMUX36:O0 T1 0.193	; syn__0687_
RMUX74: 10'b0000100_010	; I:11	; <= LogicTILE(9,5):RMUX68:O0 T4X 0.48	; IOaddr1[9]
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000100_100	; I:4	; <= LogicTILE(12,5):RMUX74:O0 T0 0.381	; IOaddr1[9]
RMUX77: 10'b0000010_010	; I:12	; <= LogicTILE(8,5):RMUX45:O0 T4X 0.482	; IOaddr1[6]
RMUX78: 10'b0001000_010	; I:10	; <= BramTILE(10,5):RMUX91:O0 T4X 0.475	; IOaddr1[13]
RMUX79: 10'b0000100_001	; I:18	; <= LogicTILE(12,7):RMUX67:O0 T4Y 0.567	; tc1.IM[7]
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b1000000_100	; I:0	; <= LogicTILE(12,5):OMUX38:O0 T0 0.197	; syn__0607_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000100_001	; I:18	; <= LogicTILE(12,7):RMUX67:O0 T4Y 0.567	; tc1.IM[7]
RMUX89: 10'b0000100_001	; I:18	; <= LogicTILE(12,7):RMUX67:O0 T4Y 0.567	; tc1.IM[7]
RMUX90: 10'b0001000_010	; I:10	; <= BramTILE(10,5):RMUX68:O0 T4X 0.475	; IOaddr1[12]
RMUX91: 10'b0000100_001	; I:18	; <= LogicTILE(12,7):RMUX44:O0 T4Y 0.567	; syn__0811_
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000100_001	; I:18	; <= LogicTILE(12,7):RMUX21:O0 T4Y 0.567	; tc1.WD[6]
RMUX94: 10'b0000010_010	; I:12	; <= LogicTILE(8,5):RMUX91:O0 T4X 0.482	; syn__0835_
RMUX95: 10'b0000001_010	; I:13	; <= LogicTILE(12,4):RMUX19:O0 T4Y 0.527	; IOvalue1[7]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000100_010	; I:15	; A	; <= LogicTILE(12,5):RMUX28:O0 T0 1.143	; IOvalue1[9]
alta_slice00_IMUX01: 12'b000000010_001	; I:25	; B	; <= LogicTILE(12,5):RMUX89:O0 T0 1.102	; tc1.IM[7]
alta_slice00_IMUX02: 12'b000001000_001	; I:23	; C	; <= LogicTILE(12,5):RMUX76:O0 T0 1.014	; IOaddr1[9]
alta_slice00_IMUX03: 12'b000100000_010	; I:12	; D	; <= LogicTILE(12,5):RMUX11:O0 T0 0.688	; tc1.IM[8]
alta_slice00_LUT: 16'h48e8
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0631_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000010_001	; I:25	; A	; <= LogicTILE(12,5):RMUX88:O0 T0 1.143	; tc1.IM[7]
alta_slice01_IMUX05: 12'b000100000_010	; I:12	; B	; <= LogicTILE(12,5):RMUX11:O0 T0 1.102	; tc1.IM[8]
alta_slice01_IMUX06: 12'b010000000_010	; I:10	; C	; <= RogicTILE(13,5):RMUX84:O0 T1 1.021	; IOaddr1[9]
alta_slice01_IMUX07: 12'b100000000_010	; I:9	; D	; <= RogicTILE(13,5):RMUX42:O0 T1 0.695	; IOvalue1[9]
alta_slice01_LUT: 16'h9280
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0860_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b001000000_100	; I:2	; B	; <= LogicTILE(12,5):OMUX10:O0 T0 0.955	; syn__0859_
alta_slice02_IMUX10: 12'b000000100_100	; I:6	; C	; <= LogicTILE(12,5):OMUX31:O0 T0 0.867	; syn__0858_
alta_slice02_IMUX11: 12'b000001000_010	; I:14	; D	; <= LogicTILE(12,5):RMUX23:O0 T0 0.688	; syn__0840_
alta_slice02_LUT: 16'h0f0c
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0979_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000100000_010	; I:12	; A	; <= LogicTILE(12,5):RMUX10:O0 T0 1.143	; tc1.IM[8]
alta_slice03_IMUX13: 12'b000000001_010	; I:17	; B	; <= LogicTILE(12,5):RMUX41:O0 T0 1.102	; IOaddr1[7]
alta_slice03_IMUX14: 12'b000000010_001	; I:25	; C	; <= LogicTILE(12,5):RMUX88:O0 T0 1.014	; tc1.IM[7]
alta_slice03_IMUX15: 12'b000000001_001	; I:26	; D	; <= LogicTILE(12,5):RMUX95:O0 T0 0.688	; IOvalue1[7]
alta_slice03_LUT: 16'h0243
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0859_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000010000_001	; I:22	; A	; <= LogicTILE(12,5):RMUX70:O0 T0 1.143	; syn__0857_
alta_slice04_IMUX17: 12'b010000000_100	; I:1	; B	; <= LogicTILE(12,5):OMUX10:O0 T0 0.955	; syn__0859_
alta_slice04_IMUX18: 12'b000000100_100	; I:6	; C	; <= LogicTILE(12,5):OMUX31:O0 T0 0.867	; syn__0858_
alta_slice04_IMUX19: 12'b000001000_010	; I:14	; D	; <= LogicTILE(12,5):RMUX23:O0 T0 0.688	; syn__0840_
alta_slice04_LUT: 16'ha0a2
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0839_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000001000_100	; I:5	; A	; <= LogicTILE(12,5):OMUX25:O0 T0 0.996	; syn__0862_
alta_slice05_IMUX21: 12'b100000000_100	; I:0	; B	; <= LogicTILE(12,5):OMUX04:O0 T0 0.955	; syn__0860_
alta_slice05_IMUX22: 12'b001000000_010	; I:11	; C	; <= LogicTILE(12,5):RMUX04:O0 T0 1.014	; syn__0861_
alta_slice05_IMUX23: 12'b001000000_100	; I:2	; D	; <= LogicTILE(12,5):OMUX13:O0 T0 0.541	; syn__0839_
alta_slice05_LUT: 16'h1113
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0838_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000100000_010	; I:12	; B	; <= LogicTILE(12,5):RMUX11:O0 T0 1.102	; tc1.IM[8]
alta_slice06_IMUX26: 12'b000000010_010	; I:16	; C	; <= LogicTILE(12,5):RMUX34:O0 T0 1.014	; IOaddr1[15]
alta_slice06_IMUX27: 12'b000010000_010	; I:13	; D	; <= LogicTILE(12,5):RMUX17:O0 T0 0.688	; IOvalue1[15]
alta_slice06_LUT: 16'h0c3f
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0873_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000100000_010	; I:12	; A	; <= LogicTILE(12,5):RMUX10:O0 T0 1.143	; tc1.IM[8]
alta_slice07_IMUX29: 12'b000000001_001	; I:26	; B	; <= LogicTILE(12,5):RMUX95:O0 T0 1.102	; IOvalue1[7]
alta_slice07_IMUX30: 12'b000000010_001	; I:25	; C	; <= LogicTILE(12,5):RMUX88:O0 T0 1.014	; tc1.IM[7]
alta_slice07_IMUX31: 12'b000000001_010	; I:17	; D	; <= LogicTILE(12,5):RMUX41:O0 T0 0.688	; IOaddr1[7]
alta_slice07_LUT: 16'h8b3f
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0641_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000100_010	; I:15	; A	; <= LogicTILE(12,5):RMUX28:O0 T0 1.143	; IOvalue1[9]
alta_slice08_IMUX33: 12'b000000010_001	; I:25	; B	; <= LogicTILE(12,5):RMUX89:O0 T0 1.102	; tc1.IM[7]
alta_slice08_IMUX34: 12'b000001000_001	; I:23	; C	; <= LogicTILE(12,5):RMUX76:O0 T0 1.014	; IOaddr1[9]
alta_slice08_IMUX35: 12'b000100000_010	; I:12	; D	; <= LogicTILE(12,5):RMUX11:O0 T0 0.688	; tc1.IM[8]
alta_slice08_LUT: 16'h3c96
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0862_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b001000000_010	; I:11	; A	; <= LogicTILE(12,5):RMUX04:O0 T0 1.143	; syn__0861_
alta_slice09_IMUX37: 12'b000010000_100	; I:4	; B	; <= LogicTILE(12,5):OMUX25:O0 T0 0.955	; syn__0862_
alta_slice09_IMUX38: 12'b001000000_100	; I:2	; C	; <= LogicTILE(12,5):OMUX13:O0 T0 0.867	; syn__0839_
alta_slice09_IMUX39: 12'b000010000_001	; I:22	; D	; <= LogicTILE(12,5):RMUX71:O0 T0 0.688	; tc1.IM[9]
alta_slice09_LUT: 16'h0036
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0971_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000100000_010	; I:12	; A	; <= LogicTILE(12,5):RMUX10:O0 T0 1.143	; tc1.IM[8]
alta_slice10_IMUX41: 12'b000000001_010	; I:17	; B	; <= LogicTILE(12,5):RMUX41:O0 T0 1.102	; IOaddr1[7]
alta_slice10_IMUX42: 12'b000000010_001	; I:25	; C	; <= LogicTILE(12,5):RMUX88:O0 T0 1.014	; tc1.IM[7]
alta_slice10_IMUX43: 12'b000000001_001	; I:26	; D	; <= LogicTILE(12,5):RMUX95:O0 T0 0.688	; IOvalue1[7]
alta_slice10_LUT: 16'h9480
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0858_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000010_010	; I:16	; A	; <= LogicTILE(12,5):RMUX34:O0 T0 1.143	; IOaddr1[15]
alta_slice11_IMUX45: 12'b000010000_010	; I:13	; B	; <= LogicTILE(12,5):RMUX17:O0 T0 1.102	; IOvalue1[15]
alta_slice11_IMUX46: 12'b000000010_001	; I:25	; C	; <= LogicTILE(12,5):RMUX88:O0 T0 1.014	; tc1.IM[7]
alta_slice11_IMUX47: 12'b000100000_010	; I:12	; D	; <= LogicTILE(12,5):RMUX11:O0 T0 0.688	; tc1.IM[8]
alta_slice11_LUT: 16'h60e8
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0639_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000010_001	; I:25	; A	; <= LogicTILE(12,5):RMUX88:O0 T0 1.143	; tc1.IM[7]
alta_slice12_IMUX49: 12'b000000010_010	; I:16	; B	; <= LogicTILE(12,5):RMUX35:O0 T0 1.102	; IOvalue1[6]
alta_slice12_IMUX50: 12'b000100000_010	; I:12	; C	; <= LogicTILE(12,5):RMUX10:O0 T0 1.014	; tc1.IM[8]
alta_slice12_IMUX51: 12'b000001000_001	; I:23	; D	; <= LogicTILE(12,5):RMUX77:O0 T0 0.688	; IOaddr1[6]
alta_slice12_LUT: 16'h2e88
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0607_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000001000_100	; I:5	; C	; <= LogicTILE(12,5):OMUX31:O0 T0 0.867	; syn__0858_
alta_slice13_IMUX55: 12'b010000000_100	; I:1	; D	; <= LogicTILE(12,5):OMUX10:O0 T0 0.541	; syn__0859_
alta_slice13_LUT: 16'h000f
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0995_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000001000_100	; I:5	; B	; <= LogicTILE(12,5):OMUX34:O0 T0 0.955	; syn__0639_
alta_slice14_IMUX58: 12'b000000001_100	; I:8	; C	; <= LogicTILE(12,5):OMUX46:O0 T0 0.867	; syn__0993_
alta_slice14_IMUX59: 12'b000010000_001	; I:22	; D	; <= LogicTILE(12,5):RMUX71:O0 T0 0.688	; tc1.IM[9]
alta_slice14_LUT: 16'h030f
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; syn__0640_
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000010000_010	; I:13	; A	; <= LogicTILE(12,5):RMUX16:O0 T0 1.143	; syn__0994_
alta_slice15_IMUX61: 12'b100000000_001	; I:18	; B	; <= LogicTILE(12,5):RMUX47:O0 T0 1.102	; syn__0874_
alta_slice15_IMUX62: 12'b000000001_001	; I:26	; C	; <= LogicTILE(12,5):RMUX94:O0 T0 1.014	; syn__0835_
alta_slice15_IMUX63: 12'b000010000_001	; I:22	; D	; <= LogicTILE(12,5):RMUX71:O0 T0 0.688	; tc1.IM[9]
alta_slice15_LUT: 16'h0056
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0993_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.RogicTILE 13 5
OMUX00: 1'b0
OMUX01: 1'b0
OMUX02: 1'b0
OMUX03: 1'b0
OMUX04: 1'b0
OMUX05: 1'b0
OMUX06: 1'b0
OMUX07: 1'b0
OMUX08: 1'b0
OMUX09: 1'b0
OMUX10: 1'b0
OMUX11: 1'b0
OMUX12: 1'b0
OMUX13: 1'b0
OMUX14: 1'b0
OMUX15: 1'b0
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0010000_010	; I:9	; <= LogicTILE(12,5):RMUX51:O0 T4X 0.44	; tc1.WD[7]
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000010_010	; I:12	; <= LogicTILE(9,5):RMUX74:O0 T4X 0.482	; IOaddr1[2]
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000100_001	; I:18	; <= RogicTILE(13,7):RMUX07:O0 T4Y 0.567	; tc1.WD[2]
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000100_010	; I:11	; <= BramTILE(10,5):RMUX08:O0 T4X 0.48	; IOvalue1[9]
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000100_010	; I:11	; <= BramTILE(10,5):RMUX08:O0 T4X 0.48	; IOvalue1[9]
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_001	; I:17	; <= RogicTILE(13,6):RMUX37:O0 T4Y 0.527	; syn__0818_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000100_001	; I:18	; <= RogicTILE(13,7):RMUX14:O0 T4Y 0.567	; tc1.WD[5]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0010000_100	; I:2	; <= LogicTILE(12,5):OMUX42:O0 T1 0.193	; syn__0640_
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0100000_100	; I:1	; <= LogicTILE(12,5):OMUX39:O0 T1 0.193	; syn__0995_
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000010_010	; I:12	; <= LogicTILE(9,5):RMUX68:O0 T4X 0.482	; IOaddr1[9]
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000100_010	; I:11	; <= BramTILE(10,5):RMUX45:O0 T4X 0.48	; IOaddr1[4]
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
__NAME: IOTILE_ROUTE

.LogicTILE 0 4
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b1000000_010	; I:7	; <= BramTILE(3,4):RMUX03:O0 T4X 0.48	; tc3.IM[8]
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0001000_100	; I:3	; <= LogicTILE(0,4):OMUX11:O0 T0 0.197	; syn__0297_
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0100000_010	; I:8	; <= LogicTILE(4,4):RMUX03:O0 T4X 0.482	; syn__0739_
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0001000_001	; I:17	; <= LogicTILE(0,5):RMUX50:O0 T4Y 0.527	; syn__0447_
RMUX14: 10'b0010000_100	; I:2	; <= LogicTILE(0,4):OMUX08:O0 T0 0.197	; syn__0299_
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0100000_010	; I:8	; <= LogicTILE(4,4):RMUX49:O0 T4X 0.482	; syn__0364_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b1000000_100	; I:0	; <= LogicTILE(0,4):OMUX02:O0 T0 0.197	; syn__0740_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0001000_001	; I:17	; <= LogicTILE(0,5):RMUX73:O0 T4Y 0.527	; syn__0443_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0001000_100	; I:3	; <= LogicTILE(0,4):OMUX23:O0 T0 0.197	; syn__0741_
RMUX28: 10'b0000010_100	; I:5	; <= LogicTILE(1,4):RMUX33:O0 T4X 0.44	; syn__0442_
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0100000_100	; I:1	; <= LogicTILE(0,4):OMUX17:O0 T0 0.197	; syn__0731_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000001_010	; I:13	; <= LogicTILE(0,3):RMUX09:O0 T4Y 0.527	; syn__0732_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0100000_010	; I:8	; <= LogicTILE(4,4):RMUX79:O0 T4X 0.482	; tc3.IM[7]
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0010000_100	; I:2	; <= LogicTILE(0,4):OMUX32:O0 T0 0.197	; syn__0311_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0100000_010	; I:8	; <= LogicTILE(4,4):RMUX13:O0 T4X 0.482	; syn__0765_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000001_010	; I:13	; <= LogicTILE(0,3):RMUX39:O0 T4Y 0.527	; syn__0357_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0001000_100	; I:3	; <= LogicTILE(0,4):OMUX47:O0 T0 0.197	; syn__0755_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000010_100	; I:5	; <= LogicTILE(1,4):RMUX20:O0 T4X 0.44	; syn__0728_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0001000_001	; I:17	; <= LogicTILE(0,5):RMUX21:O0 T4Y 0.527	; syn__0441_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_100	; I:1	; <= LogicTILE(0,4):OMUX41:O0 T0 0.197	; syn__0766_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b1000000_001	; I:14	; <= LogicTILE(0,2):RMUX69:O0 T4Y 0.567	; syn__0738_
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0100000_010	; I:8	; <= LogicTILE(4,4):RMUX43:O0 T4X 0.482	; tc3.IM[9]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000010000_010	; I:13	; B	; <= LogicTILE(0,4):RMUX17:O0 T0 1.102	; syn__0364_
alta_slice00_IMUX02: 12'b000100000_010	; I:12	; C	; <= LogicTILE(0,4):RMUX10:O0 T0 1.014	; syn__0739_
alta_slice00_IMUX03: 12'b000000001_001	; I:26	; D	; <= LogicTILE(0,4):RMUX95:O0 T0 0.688	; tc3.IM[9]
alta_slice00_LUT: 16'h0333
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0740_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b100000000_001	; I:18	; C	; <= LogicTILE(0,4):RMUX46:O0 T0 1.014	; tc3.IM[7]
alta_slice01_IMUX07: 12'b001000000_010	; I:11	; D	; <= LogicTILE(0,4):RMUX05:O0 T0 0.688	; tc3.IM[8]
alta_slice01_LUT: 16'h9f17
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0753_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b100000000_001	; I:18	; C	; <= LogicTILE(0,4):RMUX46:O0 T0 1.014	; tc3.IM[7]
alta_slice02_IMUX11: 12'b001000000_010	; I:11	; D	; <= LogicTILE(0,4):RMUX05:O0 T0 0.688	; tc3.IM[8]
alta_slice02_LUT: 16'hc028
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0299_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b100000000_001	; I:18	; C	; <= LogicTILE(0,4):RMUX46:O0 T0 1.014	; tc3.IM[7]
alta_slice03_IMUX15: 12'b001000000_010	; I:11	; D	; <= LogicTILE(0,4):RMUX05:O0 T0 0.688	; tc3.IM[8]
alta_slice03_LUT: 16'hc028
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0297_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b100000000_010	; I:9	; A	; <= LogicTILE(1,4):RMUX00:O0 T1 1.15	; syn__0446_
alta_slice04_IMUX17: 12'b000000100_001	; I:24	; B	; <= LogicTILE(0,4):RMUX83:O0 T0 1.102	; syn__0441_
alta_slice04_IMUX18: 12'b000000100_010	; I:15	; C	; <= LogicTILE(0,4):RMUX28:O0 T0 1.014	; syn__0442_
alta_slice04_IMUX19: 12'b000001000_010	; I:14	; D	; <= LogicTILE(0,4):RMUX23:O0 T0 0.688	; syn__0443_
alta_slice04_LUT: 16'h1000
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0440_
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b100000000_001	; I:18	; C	; <= LogicTILE(0,4):RMUX46:O0 T0 1.014	; tc3.IM[7]
alta_slice05_IMUX23: 12'b001000000_010	; I:11	; D	; <= LogicTILE(0,4):RMUX05:O0 T0 0.688	; tc3.IM[8]
alta_slice05_LUT: 16'h9f17
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0731_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b100000000_001	; I:18	; C	; <= LogicTILE(0,4):RMUX46:O0 T0 1.014	; tc3.IM[7]
alta_slice06_IMUX27: 12'b001000000_010	; I:11	; D	; <= LogicTILE(0,4):RMUX05:O0 T0 0.688	; tc3.IM[8]
alta_slice06_LUT: 16'ha569
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0324_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b100000000_001	; I:18	; C	; <= LogicTILE(0,4):RMUX46:O0 T0 1.014	; tc3.IM[7]
alta_slice07_IMUX31: 12'b001000000_010	; I:11	; D	; <= LogicTILE(0,4):RMUX05:O0 T0 0.688	; tc3.IM[8]
alta_slice07_LUT: 16'h9f17
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0741_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b100000000_001	; I:18	; C	; <= LogicTILE(0,4):RMUX46:O0 T0 1.014	; tc3.IM[7]
alta_slice08_IMUX35: 12'b001000000_010	; I:11	; D	; <= LogicTILE(0,4):RMUX05:O0 T0 0.688	; tc3.IM[8]
alta_slice08_LUT: 16'hc028
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0309_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b100000000_001	; I:18	; C	; <= LogicTILE(0,4):RMUX46:O0 T0 1.014	; tc3.IM[7]
alta_slice09_IMUX39: 12'b001000000_010	; I:11	; D	; <= LogicTILE(0,4):RMUX05:O0 T0 0.688	; tc3.IM[8]
alta_slice09_LUT: 16'h5a96
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0310_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b100000000_001	; I:18	; C	; <= LogicTILE(0,4):RMUX46:O0 T0 1.014	; tc3.IM[7]
alta_slice10_IMUX43: 12'b001000000_010	; I:11	; D	; <= LogicTILE(0,4):RMUX05:O0 T0 0.688	; tc3.IM[8]
alta_slice10_LUT: 16'hc028
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; syn__0311_
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0311_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b100000000_001	; I:18	; C	; <= LogicTILE(0,4):RMUX46:O0 T0 1.014	; tc3.IM[7]
alta_slice11_IMUX47: 12'b001000000_010	; I:11	; D	; <= LogicTILE(0,4):RMUX05:O0 T0 0.688	; tc3.IM[8]
alta_slice11_LUT: 16'h9f17
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; syn__0735_
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b100000000_001	; I:18	; C	; <= LogicTILE(0,4):RMUX46:O0 T0 1.014	; tc3.IM[7]
alta_slice12_IMUX51: 12'b001000000_010	; I:11	; D	; <= LogicTILE(0,4):RMUX05:O0 T0 0.688	; tc3.IM[8]
alta_slice12_LUT: 16'h9f17
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0747_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b100000000_010	; I:9	; A	; <= LogicTILE(1,4):RMUX24:O0 T1 1.15	; syn__0432_
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000100000_001	; I:21	; C	; <= LogicTILE(0,4):RMUX64:O0 T0 1.014	; syn__0765_
alta_slice13_IMUX55: 12'b000000001_001	; I:26	; D	; <= LogicTILE(0,4):RMUX95:O0 T0 0.688	; tc3.IM[9]
alta_slice13_LUT: 16'hf055
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0766_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b100000000_001	; I:18	; C	; <= LogicTILE(0,4):RMUX46:O0 T0 1.014	; tc3.IM[7]
alta_slice14_IMUX59: 12'b001000000_010	; I:11	; D	; <= LogicTILE(0,4):RMUX05:O0 T0 0.688	; tc3.IM[8]
alta_slice14_LUT: 16'h9f17
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; syn__0737_
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b100000000_001	; I:18	; C	; <= LogicTILE(0,4):RMUX46:O0 T0 1.014	; tc3.IM[7]
alta_slice15_IMUX63: 12'b001000000_010	; I:11	; D	; <= LogicTILE(0,4):RMUX05:O0 T0 0.688	; tc3.IM[8]
alta_slice15_LUT: 16'h9f17
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0755_
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 1 4
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000100_001	; I:18	; <= LogicTILE(1,6):RMUX73:O0 T4Y 0.567	; syn__0446_
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0100000_100	; I:1	; <= LogicTILE(1,4):OMUX05:O0 T0 0.197	; syn__0736_
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000001_010	; I:13	; <= LogicTILE(1,3):RMUX75:O0 T4Y 0.527	; syn__0243_
RMUX05: 10'b0100000_100	; I:1	; <= LogicTILE(0,4):OMUX03:O0 T1 0.193	; syn__0753_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0001000_100	; I:3	; <= LogicTILE(1,4):OMUX11:O0 T0 0.197	; syn__0728_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000001_100	; I:6	; <= BramTILE(3,4):RMUX03:O0 T4X 0.475	; tc3.IM[8]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0100000_100	; I:1	; <= LogicTILE(1,4):OMUX05:O0 T0 0.197	; syn__0736_
RMUX20: 10'b0001000_100	; I:3	; <= LogicTILE(1,4):OMUX11:O0 T0 0.197	; syn__0728_
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000100_001	; I:18	; <= LogicTILE(1,6):RMUX07:O0 T4Y 0.567	; syn__0432_
RMUX25: 10'b0100000_010	; I:8	; <= LogicTILE(5,4):RMUX79:O0 T4X 0.482	; syn__0764_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0001000_001	; I:17	; <= LogicTILE(1,5):RMUX57:O0 T4Y 0.527	; IOaddr3[15]
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b1000000_100	; I:0	; <= LogicTILE(0,4):OMUX12:O0 T1 0.193	; syn__0440_
RMUX32: 10'b0100000_100	; I:1	; <= LogicTILE(1,4):OMUX17:O0 T0 0.197	; syn__0306_
RMUX33: 10'b0001000_001	; I:17	; <= LogicTILE(1,5):RMUX80:O0 T4Y 0.527	; syn__0442_
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0010000_100	; I:2	; <= LogicTILE(0,4):OMUX18:O0 T1 0.193	; syn__0324_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b1000000_010	; I:7	; <= LogicTILE(4,4):RMUX79:O0 T4X 0.48	; tc3.IM[7]
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000100_001	; I:18	; <= LogicTILE(1,6):RMUX80:O0 T4Y 0.567	; syn__0335_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0100000_100	; I:1	; <= LogicTILE(0,4):OMUX27:O0 T1 0.193	; syn__0310_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000001_010	; I:13	; <= LogicTILE(1,3):RMUX39:O0 T4Y 0.527	; syn__0242_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000010_001	; I:19	; <= LogicTILE(1,7):RMUX87:O0 T4Y 0.606	; syn__0336_
RMUX64: 10'b0100000_100	; I:1	; <= LogicTILE(0,4):OMUX27:O0 T1 0.193	; syn__0310_
RMUX65: 10'b0001000_100	; I:3	; <= LogicTILE(0,4):OMUX33:O0 T1 0.193	; syn__0735_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b1000000_100	; I:0	; <= LogicTILE(1,4):OMUX26:O0 T0 0.197	; syn__0240_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000010_100	; I:5	; <= LogicTILE(2,4):RMUX63:O0 T4X 0.44	; syn__0454_
RMUX70: 10'b1000000_100	; I:0	; <= LogicTILE(0,4):OMUX24:O0 T1 0.193	; syn__0309_
RMUX71: 10'b0010000_100	; I:2	; <= LogicTILE(0,4):OMUX30:O0 T1 0.193	; syn__0311_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000001_100	; I:6	; <= BramTILE(3,4):RMUX43:O0 T4X 0.475	; syn__0352_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b1000000_001	; I:14	; <= LogicTILE(1,2):RMUX92:O0 T4Y 0.567	; syn__0750_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0001000_001	; I:17	; <= LogicTILE(1,5):RMUX67:O0 T4Y 0.527	; syn__0774_
RMUX80: 10'b0010000_100	; I:2	; <= LogicTILE(0,4):OMUX42:O0 T1 0.193	; syn__0737_
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000001_010	; I:13	; <= LogicTILE(1,3):RMUX92:O0 T4Y 0.527	; syn__0347_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0100000_100	; I:1	; <= LogicTILE(1,4):OMUX41:O0 T0 0.197	; syn__0307_
RMUX88: 10'b1000000_100	; I:0	; <= LogicTILE(0,4):OMUX36:O0 T1 0.193	; syn__0747_
RMUX89: 10'b1000000_010	; I:7	; <= LogicTILE(4,4):RMUX43:O0 T4X 0.48	; tc3.IM[9]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000100_001	; I:18	; <= LogicTILE(1,6):RMUX21:O0 T4Y 0.567	; syn__0451_
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000100_001	; I:18	; <= LogicTILE(1,6):RMUX67:O0 T4Y 0.567	; IOvalue3[15]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000010000_001	; I:22	; A	; <= LogicTILE(1,4):RMUX70:O0 T0 1.143	; syn__0309_
alta_slice00_IMUX01: 12'b001000000_001	; I:20	; B	; <= LogicTILE(1,4):RMUX59:O0 T0 1.102	; syn__0242_
alta_slice00_IMUX02: 12'b000100000_001	; I:21	; C	; <= LogicTILE(1,4):RMUX64:O0 T0 1.014	; syn__0310_
alta_slice00_IMUX03: 12'b000010000_001	; I:22	; D	; <= LogicTILE(1,4):RMUX71:O0 T0 0.688	; syn__0311_
alta_slice00_LUT: 16'h0515
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0241_
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0241_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000001_100	; I:8	; A	; <= LogicTILE(1,4):OMUX43:O0 T0 0.996	; syn__0355_
alta_slice01_IMUX05: 12'b000100000_001	; I:21	; B	; <= LogicTILE(1,4):RMUX65:O0 T0 1.102	; syn__0735_
alta_slice01_IMUX06: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,4):OMUX01:O0 T0 0.867	; syn__0241_
alta_slice01_IMUX07: 12'b000000010_001	; I:25	; D	; <= LogicTILE(1,4):RMUX89:O0 T0 0.688	; tc3.IM[9]
alta_slice01_LUT: 16'hcc5a
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0736_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000100_010	; I:15	; A	; <= LogicTILE(1,4):RMUX28:O0 T0 1.143	; IOaddr3[15]
alta_slice02_IMUX09: 12'b000000001_001	; I:26	; B	; <= LogicTILE(1,4):RMUX95:O0 T0 1.102	; IOvalue3[15]
alta_slice02_IMUX10: 12'b000000001_010	; I:17	; C	; <= LogicTILE(1,4):RMUX40:O0 T0 1.014	; tc3.IM[7]
alta_slice02_IMUX11: 12'b000100000_010	; I:12	; D	; <= LogicTILE(1,4):RMUX11:O0 T0 0.688	; tc3.IM[8]
alta_slice02_LUT: 16'h60e8
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0727_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b010000000_100	; I:1	; B	; <= LogicTILE(1,4):OMUX07:O0 T0 0.955	; syn__0727_
alta_slice03_IMUX14: 12'b100000000_010	; I:9	; C	; <= LogicTILE(2,4):RMUX36:O0 T1 1.021	; syn__0326_
alta_slice03_IMUX15: 12'b000000010_001	; I:25	; D	; <= LogicTILE(1,4):RMUX89:O0 T0 0.688	; tc3.IM[9]
alta_slice03_LUT: 16'h030f
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0728_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000100000_100	; I:3	; C	; <= LogicTILE(1,4):OMUX16:O0 T0 0.867	; syn__0306_
alta_slice04_IMUX19: 12'b000000010_100	; I:7	; D	; <= LogicTILE(1,4):OMUX40:O0 T0 0.541	; syn__0307_
alta_slice04_LUT: 16'h0ff0
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0386_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000000001_010	; I:17	; C	; <= LogicTILE(1,4):RMUX40:O0 T0 1.014	; tc3.IM[7]
alta_slice05_IMUX23: 12'b000100000_010	; I:12	; D	; <= LogicTILE(1,4):RMUX11:O0 T0 0.688	; tc3.IM[8]
alta_slice05_LUT: 16'h0fc3
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0306_
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0306_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b001000000_100	; I:2	; A	; <= LogicTILE(1,4):OMUX13:O0 T0 0.996	; syn__0386_
alta_slice06_IMUX25: 12'b001000000_010	; I:11	; B	; <= LogicTILE(1,4):RMUX05:O0 T0 1.102	; syn__0753_
alta_slice06_IMUX26: 12'b001000000_010	; I:11	; C	; <= LogicTILE(1,4):RMUX04:O0 T0 1.014	; syn__0243_
alta_slice06_IMUX27: 12'b000000010_001	; I:25	; D	; <= LogicTILE(1,4):RMUX89:O0 T0 0.688	; tc3.IM[9]
alta_slice06_LUT: 16'hcc5a
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0754_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000000001_010	; I:17	; C	; <= LogicTILE(1,4):RMUX40:O0 T0 1.014	; tc3.IM[7]
alta_slice07_IMUX31: 12'b000100000_010	; I:12	; D	; <= LogicTILE(1,4):RMUX11:O0 T0 0.688	; tc3.IM[8]
alta_slice07_LUT: 16'h5a96
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0308_
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0308_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000100_100	; I:6	; A	; <= LogicTILE(1,4):OMUX31:O0 T0 0.996	; syn__0312_
alta_slice08_IMUX33: 12'b000000001_100	; I:8	; B	; <= LogicTILE(1,4):OMUX46:O0 T0 0.955	; syn__0314_
alta_slice08_IMUX34: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,4):OMUX01:O0 T0 0.867	; syn__0241_
alta_slice08_IMUX35: 12'b000001000_100	; I:5	; D	; <= LogicTILE(1,4):OMUX28:O0 T0 0.541	; syn__0313_
alta_slice08_LUT: 16'h044c
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0240_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b000100000_010	; I:12	; D	; <= LogicTILE(1,4):RMUX11:O0 T0 0.688	; tc3.IM[8]
alta_slice09_LUT: 16'h3355
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0313_
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0313_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000001_010	; I:17	; C	; <= LogicTILE(1,4):RMUX40:O0 T0 1.014	; tc3.IM[7]
alta_slice10_IMUX43: 12'b000100000_010	; I:12	; D	; <= LogicTILE(1,4):RMUX11:O0 T0 0.688	; tc3.IM[8]
alta_slice10_LUT: 16'h0fc3
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; syn__0312_
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0312_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000010_100	; I:7	; A	; <= LogicTILE(1,4):OMUX37:O0 T0 0.996	; syn__0377_
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000010_001	; I:25	; C	; <= LogicTILE(1,4):RMUX88:O0 T0 1.014	; syn__0747_
alta_slice11_IMUX47: 12'b000000010_001	; I:25	; D	; <= LogicTILE(1,4):RMUX89:O0 T0 0.688	; tc3.IM[9]
alta_slice11_LUT: 16'hf055
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; syn__0748_
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b001000000_010	; I:11	; A	; <= LogicTILE(1,4):RMUX04:O0 T0 1.143	; syn__0243_
alta_slice12_IMUX49: 12'b000100000_100	; I:3	; B	; <= LogicTILE(1,4):OMUX22:O0 T0 0.955	; syn__0308_
alta_slice12_IMUX50: 12'b000000010_100	; I:7	; C	; <= LogicTILE(1,4):OMUX40:O0 T0 0.867	; syn__0307_
alta_slice12_IMUX51: 12'b001000000_100	; I:2	; D	; <= LogicTILE(1,4):OMUX16:O0 T0 0.541	; syn__0306_
alta_slice12_LUT: 16'hc993
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0377_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000000000_000	; I:-1	; C
alta_slice13_IMUX55: 12'b000100000_010	; I:12	; D	; <= LogicTILE(1,4):RMUX11:O0 T0 0.688	; tc3.IM[8]
alta_slice13_LUT: 16'h3355
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0307_
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0307_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000001000_100	; I:5	; C	; <= LogicTILE(1,4):OMUX31:O0 T0 0.867	; syn__0312_
alta_slice14_IMUX59: 12'b000010000_100	; I:4	; D	; <= LogicTILE(1,4):OMUX28:O0 T0 0.541	; syn__0313_
alta_slice14_LUT: 16'h0ff0
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0355_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000000001_010	; I:17	; C	; <= LogicTILE(1,4):RMUX40:O0 T0 1.014	; tc3.IM[7]
alta_slice15_IMUX63: 12'b000100000_010	; I:12	; D	; <= LogicTILE(1,4):RMUX11:O0 T0 0.688	; tc3.IM[8]
alta_slice15_LUT: 16'h5a96
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; syn__0314_
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0314_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 2 4
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000010_100	; I:5	; <= BramTILE(3,4):RMUX49:O0 T4X 0.44	; IOaddr3[5]
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000001_010	; I:13	; <= LogicTILE(2,3):RMUX75:O0 T4Y 0.527	; syn__0770_
RMUX05: 10'b1000000_100	; I:0	; <= LogicTILE(1,4):OMUX00:O0 T1 0.193	; syn__0241_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0001000_100	; I:3	; <= LogicTILE(2,4):OMUX11:O0 T0 0.197	; syn__0571_
RMUX10: 10'b0000010_001	; I:19	; <= LogicTILE(2,7):RMUX27:O0 T4Y 0.606	; syn__0570_
RMUX11: 10'b0001000_001	; I:17	; <= LogicTILE(2,5):RMUX27:O0 T4Y 0.527	; syn__0772_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000001_010	; I:13	; <= LogicTILE(2,3):RMUX25:O0 T4Y 0.527	; syn__0457_
RMUX17: 10'b0000100_001	; I:18	; <= LogicTILE(2,6):RMUX73:O0 T4Y 0.567	; syn__0384_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0001000_001	; I:17	; <= LogicTILE(2,5):RMUX73:O0 T4Y 0.527	; syn__0334_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b1000000_010	; I:7	; <= LogicTILE(5,4):RMUX79:O0 T4X 0.48	; syn__0764_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b1000000_010	; I:7	; <= LogicTILE(5,4):RMUX33:O0 T4X 0.48	; tc3.IM[9]
RMUX29: 10'b0000100_001	; I:18	; <= LogicTILE(2,6):RMUX57:O0 T4Y 0.567	; syn__0378_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0010000_100	; I:2	; <= LogicTILE(1,4):OMUX18:O0 T1 0.193	; syn__0754_
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0001000_001	; I:17	; <= LogicTILE(2,5):RMUX57:O0 T4Y 0.527	; syn__0587_
RMUX36: 10'b1000000_001	; I:14	; <= LogicTILE(2,2):RMUX32:O0 T4Y 0.567	; syn__0326_
RMUX37: 10'b0001000_100	; I:3	; <= LogicTILE(1,4):OMUX21:O0 T1 0.193	; syn__0308_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0010000_100	; I:2	; <= LogicTILE(1,4):OMUX18:O0 T1 0.193	; syn__0754_
RMUX40: 10'b0000010_010	; I:12	; <= LogicTILE(1,4):RMUX79:O0 T4X 0.482	; syn__0774_
RMUX41: 10'b0010000_010	; I:9	; <= LogicTILE(1,4):RMUX31:O0 T4X 0.44	; syn__0440_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b1000000_010	; I:7	; <= LogicTILE(5,4):RMUX79:O0 T4X 0.48	; syn__0764_
RMUX47: 10'b0000001_010	; I:13	; <= LogicTILE(2,3):RMUX55:O0 T4Y 0.527	; syn__0323_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0001000_100	; I:3	; <= LogicTILE(1,4):OMUX33:O0 T1 0.193	; syn__0748_
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0001000_100	; I:3	; <= LogicTILE(1,4):OMUX33:O0 T1 0.193	; syn__0748_
RMUX53: 10'b0000010_010	; I:12	; <= LogicTILE(1,4):RMUX63:O0 T4X 0.482	; syn__0336_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0001000_100	; I:3	; <= LogicTILE(2,4):OMUX35:O0 T0 0.197	; syn__0365_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0010000_100	; I:2	; <= LogicTILE(1,4):OMUX30:O0 T1 0.193	; syn__0312_
RMUX59: 10'b0100000_100	; I:1	; <= LogicTILE(1,4):OMUX27:O0 T1 0.193	; syn__0313_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0100000_100	; I:1	; <= LogicTILE(2,4):OMUX29:O0 T0 0.197	; syn__0454_
RMUX64: 10'b0000100_001	; I:18	; <= LogicTILE(2,6):RMUX37:O0 T4Y 0.567	; syn__0354_
RMUX65: 10'b0000100_010	; I:11	; <= LogicTILE(0,4):RMUX13:O0 T4X 0.48	; syn__0447_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0100000_100	; I:1	; <= LogicTILE(2,4):OMUX29:O0 T0 0.197	; syn__0454_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000010_001	; I:19	; <= LogicTILE(2,7):RMUX21:O0 T4Y 0.606	; syn__0787_
RMUX77: 10'b0000010_001	; I:19	; <= LogicTILE(2,7):RMUX21:O0 T4Y 0.606	; syn__0787_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0001000_100	; I:3	; <= LogicTILE(1,4):OMUX45:O0 T1 0.193	; syn__0314_
RMUX83: 10'b0000001_010	; I:13	; <= LogicTILE(2,3):RMUX69:O0 T4Y 0.527	; syn__0746_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000010_001	; I:19	; <= LogicTILE(2,7):RMUX67:O0 T4Y 0.606	; syn__0776_
RMUX89: 10'b0000001_100	; I:6	; <= LogicTILE(4,4):RMUX43:O0 T4X 0.475	; tc3.IM[9]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000100_001	; I:18	; <= LogicTILE(2,6):RMUX21:O0 T4Y 0.567	; syn__0773_
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000010_010	; I:12	; <= LogicTILE(1,4):RMUX43:O0 T4X 0.482	; syn__0335_
RMUX95: 10'b0001000_001	; I:17	; <= LogicTILE(2,5):RMUX67:O0 T4Y 0.527	; syn__0366_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000001000_001	; I:23	; A	; <= LogicTILE(2,4):RMUX76:O0 T0 1.143	; syn__0787_
alta_slice00_IMUX01: 12'b000100000_100	; I:3	; B	; <= LogicTILE(2,4):OMUX16:O0 T0 0.955	; syn__0461_
alta_slice00_IMUX02: 12'b010000000_100	; I:1	; C	; <= LogicTILE(2,4):OMUX04:O0 T0 0.867	; syn__0460_
alta_slice00_IMUX03: 12'b000010000_100	; I:4	; D	; <= LogicTILE(2,4):OMUX22:O0 T0 0.541	; syn__0576_
alta_slice00_LUT: 16'ha2ff
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000010_100	; I:7	; A	; <= LogicTILE(2,4):OMUX37:O0 T0 0.996	; syn__0456_
alta_slice01_IMUX05: 12'b000000001_100	; I:8	; B	; <= LogicTILE(2,4):OMUX46:O0 T0 0.955	; syn__0455_
alta_slice01_IMUX06: 12'b000000100_010	; I:15	; C	; <= LogicTILE(2,4):RMUX28:O0 T0 1.014	; tc3.IM[9]
alta_slice01_IMUX07: 12'b000001000_010	; I:14	; D	; <= LogicTILE(2,4):RMUX23:O0 T0 0.688	; syn__0334_
alta_slice01_LUT: 16'h5d00
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0460_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000001_001	; I:26	; A	; <= LogicTILE(2,4):RMUX94:O0 T0 1.143	; syn__0335_
alta_slice02_IMUX09: 12'b000000010_001	; I:25	; B	; <= LogicTILE(2,4):RMUX89:O0 T0 1.102	; tc3.IM[9]
alta_slice02_IMUX10: 12'b000000010_100	; I:7	; C	; <= LogicTILE(2,4):OMUX37:O0 T0 0.867	; syn__0456_
alta_slice02_IMUX11: 12'b000000001_100	; I:8	; D	; <= LogicTILE(2,4):OMUX46:O0 T0 0.541	; syn__0455_
alta_slice02_LUT: 16'h2a0a
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0459_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b010000000_100	; I:1	; B	; <= LogicTILE(2,4):OMUX07:O0 T0 0.955	; syn__0459_
alta_slice03_IMUX14: 12'b000000010_001	; I:25	; C	; <= LogicTILE(2,4):RMUX88:O0 T0 1.014	; syn__0776_
alta_slice03_IMUX15: 12'b000001000_001	; I:23	; D	; <= LogicTILE(2,4):RMUX77:O0 T0 0.688	; syn__0787_
alta_slice03_LUT: 16'hcf00
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0571_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000010_010	; I:16	; B	; <= LogicTILE(2,4):RMUX35:O0 T0 1.102	; syn__0587_
alta_slice04_IMUX18: 12'b000000001_100	; I:8	; C	; <= LogicTILE(2,4):OMUX43:O0 T0 0.867	; syn__0376_
alta_slice04_IMUX19: 12'b000001000_001	; I:23	; D	; <= LogicTILE(2,4):RMUX77:O0 T0 0.688	; syn__0787_
alta_slice04_LUT: 16'h3f33
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; tc3.WD[9]
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b100000000_010	; I:9	; A	; <= BramTILE(3,4):RMUX24:O0 T1 1.15	; syn__0462_
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b100000000_001	; I:18	; C	; <= LogicTILE(2,4):RMUX46:O0 T0 1.014	; syn__0764_
alta_slice05_IMUX23: 12'b010000000_001	; I:19	; D	; <= LogicTILE(2,4):RMUX53:O0 T0 0.688	; syn__0336_
alta_slice05_LUT: 16'ha0aa
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0461_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000001_010	; I:17	; A	; <= LogicTILE(2,4):RMUX40:O0 T0 1.143	; syn__0774_
alta_slice06_IMUX25: 12'b000100000_001	; I:21	; B	; <= LogicTILE(2,4):RMUX65:O0 T0 1.102	; syn__0447_
alta_slice06_IMUX26: 12'b000000100_100	; I:6	; C	; <= LogicTILE(2,4):OMUX31:O0 T0 0.867	; syn__0353_
alta_slice06_IMUX27: 12'b000000010_100	; I:7	; D	; <= LogicTILE(2,4):OMUX40:O0 T0 0.541	; syn__0458_
alta_slice06_LUT: 16'h8000
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0352_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000100000_010	; I:12	; C	; <= LogicTILE(2,4):RMUX10:O0 T0 1.014	; syn__0570_
alta_slice07_IMUX31: 12'b000000000_000	; I:-1	; D
alta_slice07_LUT: 16'h0777
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0576_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b001000000_010	; I:11	; A	; <= LogicTILE(2,4):RMUX04:O0 T0 1.143	; syn__0770_
alta_slice08_IMUX33: 12'b000100000_010	; I:12	; B	; <= LogicTILE(2,4):RMUX11:O0 T0 1.102	; syn__0772_
alta_slice08_IMUX34: 12'b000000001_100	; I:8	; C	; <= LogicTILE(2,4):OMUX43:O0 T0 0.867	; syn__0376_
alta_slice08_IMUX35: 12'b000010000_010	; I:13	; D	; <= LogicTILE(2,4):RMUX17:O0 T0 0.688	; syn__0384_
alta_slice08_LUT: 16'h8000
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0375_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000100_010	; I:15	; A	; <= LogicTILE(2,4):RMUX28:O0 T0 1.143	; tc3.IM[9]
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000010_100	; I:7	; C	; <= LogicTILE(2,4):OMUX37:O0 T0 0.867	; syn__0456_
alta_slice09_IMUX39: 12'b000000001_100	; I:8	; D	; <= LogicTILE(2,4):OMUX46:O0 T0 0.541	; syn__0455_
alta_slice09_LUT: 16'ha0f0
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0454_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000010000_100	; I:4	; A	; <= LogicTILE(2,4):OMUX25:O0 T0 0.996	; syn__0375_
alta_slice10_IMUX41: 12'b000000001_010	; I:17	; B	; <= LogicTILE(2,4):RMUX41:O0 T0 1.102	; syn__0440_
alta_slice10_IMUX42: 12'b000100000_001	; I:21	; C	; <= LogicTILE(2,4):RMUX64:O0 T0 1.014	; syn__0354_
alta_slice10_IMUX43: 12'b000000100_100	; I:6	; D	; <= LogicTILE(2,4):OMUX34:O0 T0 0.541	; syn__0365_
alta_slice10_LUT: 16'h8000
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0353_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000001_001	; I:26	; B	; <= LogicTILE(2,4):RMUX95:O0 T0 1.102	; syn__0366_
alta_slice11_IMUX46: 12'b000000001_001	; I:26	; C	; <= LogicTILE(2,4):RMUX94:O0 T0 1.014	; syn__0335_
alta_slice11_IMUX47: 12'b000000100_001	; I:24	; D	; <= LogicTILE(2,4):RMUX83:O0 T0 0.688	; syn__0746_
alta_slice11_LUT: 16'hcc0c
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0365_
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0365_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000010000_010	; I:13	; C	; <= LogicTILE(2,4):RMUX16:O0 T0 1.014	; syn__0457_
alta_slice12_IMUX51: 12'b100000000_001	; I:18	; D	; <= LogicTILE(2,4):RMUX47:O0 T0 0.688	; syn__0323_
alta_slice12_LUT: 16'h090f
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0456_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b010000000_100	; I:1	; A	; <= LogicTILE(2,4):OMUX07:O0 T0 0.996	; syn__0459_
alta_slice13_IMUX53: 12'b100000000_100	; I:0	; B	; <= LogicTILE(2,4):OMUX04:O0 T0 0.955	; syn__0460_
alta_slice13_IMUX54: 12'b000000010_001	; I:25	; C	; <= LogicTILE(2,4):RMUX88:O0 T0 1.014	; syn__0776_
alta_slice13_IMUX55: 12'b001000000_100	; I:2	; D	; <= LogicTILE(2,4):OMUX16:O0 T0 0.541	; syn__0461_
alta_slice13_LUT: 16'h1000
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0458_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000100_010	; I:15	; B	; <= LogicTILE(2,4):RMUX29:O0 T0 1.102	; syn__0378_
alta_slice14_IMUX58: 12'b010000000_001	; I:19	; C	; <= LogicTILE(2,4):RMUX52:O0 T0 1.014	; syn__0748_
alta_slice14_IMUX59: 12'b010000000_001	; I:19	; D	; <= LogicTILE(2,4):RMUX53:O0 T0 0.688	; syn__0336_
alta_slice14_LUT: 16'hc0cc
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0376_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000100_001	; I:24	; A	; <= LogicTILE(2,4):RMUX82:O0 T0 1.143	; syn__0314_
alta_slice15_IMUX61: 12'b001000000_001	; I:20	; B	; <= LogicTILE(2,4):RMUX59:O0 T0 1.102	; syn__0313_
alta_slice15_IMUX62: 12'b001000000_001	; I:20	; C	; <= LogicTILE(2,4):RMUX58:O0 T0 1.014	; syn__0312_
alta_slice15_IMUX63: 12'b001000000_010	; I:11	; D	; <= LogicTILE(2,4):RMUX05:O0 T0 0.688	; syn__0241_
alta_slice15_LUT: 16'ha995
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0455_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 3 4
BramClkMUX00: 4'b0000	; Clk0
BramClkMUX01: 4'b0000	; Clk1
CLKMODE: 1'b0
CtrlMUX00: 12'b000000000_000	; I:-1
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000000000_000	; I:-1	; AddressA[0]
IMUX01: 12'b000000000_000	; I:-1	; AddressA[1]
IMUX02: 12'b000000000_000	; I:-1	; AddressA[2]
IMUX03: 12'b000000000_000	; I:-1	; AddressA[3]
IMUX04: 12'b000000000_000	; I:-1	; AddressA[4]
IMUX05: 12'b000000000_000	; I:-1	; AddressA[5]
IMUX06: 12'b000000000_000	; I:-1	; AddressA[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b000000000_000	; I:-1	; DataInA[0]
IMUX13: 12'b000000000_000	; I:-1	; DataInA[1]
IMUX14: 12'b000000000_000	; I:-1	; DataInA[2]
IMUX15: 12'b000000000_000	; I:-1	; DataInA[3]
IMUX16: 12'b000000000_000	; I:-1	; DataInA[4]
IMUX17: 12'b000000000_000	; I:-1	; DataInA[5]
IMUX18: 12'b000000000_000	; I:-1	; DataInA[6]
IMUX19: 12'b000000000_000	; I:-1	; DataInA[7]
IMUX20: 12'b000000000_000	; I:-1	; DataInA[8]
IMUX21: 12'b000000000_000	; I:-1	; DataInA[9]
IMUX22: 12'b000000000_000	; I:-1	; DataInA[10]
IMUX23: 12'b000000000_000	; I:-1	; DataInA[11]
IMUX24: 12'b000000000_000	; I:-1	; DataInA[12]
IMUX25: 12'b000000000_000	; I:-1	; DataInA[13]
IMUX26: 12'b000000000_000	; I:-1	; DataInA[14]
IMUX27: 12'b000000000_000	; I:-1	; DataInA[15]
IMUX28: 12'b000000000_000	; I:-1	; DataInA[16]
IMUX29: 12'b000000000_000	; I:-1	; DataInA[17]
IMUX30: 12'b000000000_000	; I:-1
IMUX31: 12'b000000000_000	; I:-1
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b000000000_000	; I:-1	; AddressB[6]
IMUX58: 12'b000000000_000	; I:-1	; AddressB[5]
IMUX59: 12'b000000000_000	; I:-1	; AddressB[4]
IMUX60: 12'b000000000_000	; I:-1	; AddressB[3]
IMUX61: 12'b000000000_000	; I:-1	; AddressB[2]
IMUX62: 12'b000000000_000	; I:-1	; AddressB[1]
IMUX63: 12'b000000000_000	; I:-1	; AddressB[0]
INIT_VAL: 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000001_001	; I:20	; <= BramTILE(3,8):RMUX50:O0 T4Y 0.623	; tc3.IM[8]
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000100_001	; I:18	; <= BramTILE(3,6):RMUX50:O0 T4Y 0.567	; IOvalue3[9]
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000100_001	; I:18	; <= BramTILE(3,6):RMUX07:O0 T4Y 0.567	; syn__0462_
RMUX25: 10'b0001000_001	; I:17	; <= BramTILE(3,5):RMUX07:O0 T4Y 0.527	; IOaddr3[2]
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0001000_001	; I:17	; <= BramTILE(3,5):RMUX07:O0 T4Y 0.527	; IOaddr3[2]
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000001_001	; I:20	; <= BramTILE(3,8):RMUX80:O0 T4Y 0.623	; tc3.IM[13]
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000001_010	; I:13	; <= BramTILE(3,3):RMUX09:O0 T4Y 0.527	; IOaddr3[3]
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0010000_100	; I:2	; <= LogicTILE(2,4):OMUX18:O0 T1 0.193	; syn__0352_
RMUX44: 10'b1000000_100	; I:0	; <= LogicTILE(2,4):OMUX12:O0 T1 0.193	; tc3.WD[9]
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_001	; I:17	; <= BramTILE(3,5):RMUX37:O0 T4Y 0.527	; IOaddr3[5]
RMUX50: 10'b0001000_001	; I:17	; <= BramTILE(3,5):RMUX14:O0 T4Y 0.527	; IOaddr3[3]
RMUX51: 10'b0001000_001	; I:17	; <= BramTILE(3,5):RMUX14:O0 T4Y 0.527	; IOaddr3[3]
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0001000_001	; I:17	; <= BramTILE(3,5):RMUX37:O0 T4Y 0.527	; IOaddr3[5]
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000100_001	; I:18	; <= BramTILE(3,6):RMUX14:O0 T4Y 0.567	; IOvalue3[3]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000100_001	; I:18	; <= BramTILE(3,6):RMUX87:O0 T4Y 0.567	; IOvalue3[13]
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0001000_001	; I:17	; <= BramTILE(3,5):RMUX44:O0 T4Y 0.527	; IOvalue3[11]
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0010000_001	; I:16	; <= BramTILE(3,3):RMUX44:O0 T4Y 0.623	; syn__0065_
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b0
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0000	; AsyncReset0
TileAsyncMUX01: 4'b0000	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0000	; WeRenA
TileWeRenMUX01: 4'b0000	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 4 4
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0001000_001	; I:17	; <= LogicTILE(4,5):RMUX50:O0 T4Y 0.527	; IOaddr3[6]
RMUX03: 10'b0010000_100	; I:2	; <= LogicTILE(4,4):OMUX08:O0 T0 0.197	; syn__0739_
RMUX04: 10'b0010000_010	; I:9	; <= BramTILE(3,4):RMUX51:O0 T4X 0.44	; IOaddr3[3]
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0100000_010	; I:8	; <= LogicTILE(8,4):RMUX49:O0 T4X 0.482	; tc2.IM[7]
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0001000_001	; I:17	; <= LogicTILE(4,5):RMUX27:O0 T4Y 0.527	; IOaddr3[4]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b1000000_100	; I:0	; <= LogicTILE(4,4):OMUX02:O0 T0 0.197	; syn__0765_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000100_001	; I:18	; <= LogicTILE(4,6):RMUX73:O0 T4Y 0.567	; tc3.IM[8]
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0001000_010	; I:10	; <= LogicTILE(2,4):RMUX01:O0 T4X 0.475	; IOaddr3[5]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0001000_100	; I:3	; <= LogicTILE(4,4):OMUX23:O0 T0 0.197	; syn__0255_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000001_100	; I:6	; <= LogicTILE(6,4):RMUX56:O0 T4X 0.475	; tc2.IM[8]
RMUX28: 10'b0000001_001	; I:20	; <= LogicTILE(4,8):RMUX57:O0 T4Y 0.623	; tc3.IM[7]
RMUX29: 10'b0000010_001	; I:19	; <= LogicTILE(4,7):RMUX57:O0 T4Y 0.606	; IOvalue3[2]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000010_001	; I:19	; <= LogicTILE(4,7):RMUX80:O0 T4Y 0.606	; IOvalue3[4]
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000100_100	; I:4	; <= LogicTILE(4,4):RMUX32:O0 T0 0.381	; IOvalue3[4]
RMUX35: 10'b0000010_100	; I:5	; <= LogicTILE(5,4):RMUX33:O0 T4X 0.44	; tc3.IM[9]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000001_001	; I:20	; <= LogicTILE(4,8):RMUX80:O0 T4Y 0.623	; tc3.IM[9]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b1000000_001	; I:14	; <= LogicTILE(4,2):RMUX09:O0 T4Y 0.567	; syn__0183_
RMUX46: 10'b0010000_010	; I:9	; <= BramTILE(3,4):RMUX31:O0 T4X 0.44	; IOaddr3[2]
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_100	; I:3	; <= LogicTILE(4,4):OMUX35:O0 T0 0.197	; syn__0364_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0010000_010	; I:9	; <= BramTILE(3,4):RMUX61:O0 T4X 0.44	; IOvalue3[3]
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b1000000_100	; I:0	; <= LogicTILE(4,4):OMUX26:O0 T0 0.197	; syn__0256_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0001000_100	; I:3	; <= LogicTILE(4,4):OMUX47:O0 T0 0.197	; syn__0784_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000001_001	; I:20	; <= LogicTILE(4,8):RMUX67:O0 T4Y 0.623	; tc3.IM[7]
RMUX80: 10'b0010000_010	; I:9	; <= BramTILE(3,4):RMUX68:O0 T4X 0.44	; IOvalue3[13]
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000010_100	; I:5	; <= LogicTILE(5,4):RMUX43:O0 T4X 0.44	; syn__0257_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b100000000_001	; I:18	; A	; <= LogicTILE(4,4):RMUX46:O0 T0 1.143	; IOaddr3[2]
alta_slice00_IMUX01: 12'b000000100_010	; I:15	; B	; <= LogicTILE(4,4):RMUX29:O0 T0 1.102	; IOvalue3[2]
alta_slice00_IMUX02: 12'b000000100_010	; I:15	; C	; <= LogicTILE(4,4):RMUX28:O0 T0 1.014	; tc3.IM[7]
alta_slice00_IMUX03: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,4):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice00_LUT: 16'h9f17
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0765_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b100000000_001	; I:18	; A	; <= LogicTILE(4,4):RMUX46:O0 T0 1.143	; IOaddr3[2]
alta_slice01_IMUX05: 12'b000000100_010	; I:15	; B	; <= LogicTILE(4,4):RMUX29:O0 T0 1.102	; IOvalue3[2]
alta_slice01_IMUX06: 12'b000000100_010	; I:15	; C	; <= LogicTILE(4,4):RMUX28:O0 T0 1.014	; tc3.IM[7]
alta_slice01_IMUX07: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,4):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice01_LUT: 16'h5a96
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0261_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b001000000_010	; I:11	; A	; <= LogicTILE(4,4):RMUX04:O0 T0 1.143	; IOaddr3[3]
alta_slice02_IMUX09: 12'b000100000_001	; I:21	; B	; <= LogicTILE(4,4):RMUX65:O0 T0 1.102	; IOvalue3[3]
alta_slice02_IMUX10: 12'b000000100_010	; I:15	; C	; <= LogicTILE(4,4):RMUX28:O0 T0 1.014	; tc3.IM[7]
alta_slice02_IMUX11: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,4):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice02_LUT: 16'h60e8
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0739_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b001000000_010	; I:11	; A	; <= LogicTILE(4,4):RMUX04:O0 T0 1.143	; IOaddr3[3]
alta_slice03_IMUX13: 12'b000100000_001	; I:21	; B	; <= LogicTILE(4,4):RMUX65:O0 T0 1.102	; IOvalue3[3]
alta_slice03_IMUX14: 12'b000000100_010	; I:15	; C	; <= LogicTILE(4,4):RMUX28:O0 T0 1.014	; tc3.IM[7]
alta_slice03_IMUX15: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,4):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice03_LUT: 16'ha048
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0262_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000010000_100	; I:4	; C	; <= LogicTILE(4,4):OMUX19:O0 T0 0.867	; syn__0267_
alta_slice04_IMUX19: 12'b000100000_100	; I:3	; D	; <= LogicTILE(4,4):OMUX16:O0 T0 0.541	; syn__0266_
alta_slice04_LUT: 16'h0ff0
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0424_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000100000_010	; I:12	; B	; <= LogicTILE(4,4):RMUX11:O0 T0 1.102	; IOaddr3[4]
alta_slice05_IMUX22: 12'b000000100_010	; I:15	; C	; <= LogicTILE(4,4):RMUX28:O0 T0 1.014	; tc3.IM[7]
alta_slice05_IMUX23: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,4):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice05_LUT: 16'h0fc3
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0266_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000100000_010	; I:12	; B	; <= LogicTILE(4,4):RMUX11:O0 T0 1.102	; IOaddr3[4]
alta_slice06_IMUX26: 12'b000000010_010	; I:16	; C	; <= LogicTILE(4,4):RMUX34:O0 T0 1.014	; IOvalue3[4]
alta_slice06_IMUX27: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,4):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice06_LUT: 16'h330f
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0267_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b010000000_010	; I:10	; A	; <= LogicTILE(5,4):RMUX72:O0 T1 1.15	; syn__0265_
alta_slice07_IMUX29: 12'b000100000_100	; I:3	; B	; <= LogicTILE(4,4):OMUX19:O0 T0 0.955	; syn__0267_
alta_slice07_IMUX30: 12'b000001000_100	; I:5	; C	; <= LogicTILE(4,4):OMUX25:O0 T0 0.867	; syn__0256_
alta_slice07_IMUX31: 12'b001000000_100	; I:2	; D	; <= LogicTILE(4,4):OMUX16:O0 T0 0.541	; syn__0266_
alta_slice07_LUT: 16'h0115
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0255_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0255_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000100_100	; I:6	; A	; <= LogicTILE(4,4):OMUX31:O0 T0 0.996	; syn__0263_
alta_slice08_IMUX33: 12'b010000000_100	; I:1	; B	; <= LogicTILE(4,4):OMUX10:O0 T0 0.955	; syn__0262_
alta_slice08_IMUX34: 12'b000001000_100	; I:5	; C	; <= LogicTILE(4,4):OMUX28:O0 T0 0.867	; syn__0264_
alta_slice08_IMUX35: 12'b000000001_001	; I:26	; D	; <= LogicTILE(4,4):RMUX95:O0 T0 0.688	; syn__0257_
alta_slice08_LUT: 16'h0313
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0256_
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0256_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b001000000_010	; I:11	; A	; <= LogicTILE(4,4):RMUX04:O0 T0 1.143	; IOaddr3[3]
alta_slice09_IMUX37: 12'b000100000_001	; I:21	; B	; <= LogicTILE(4,4):RMUX65:O0 T0 1.102	; IOvalue3[3]
alta_slice09_IMUX38: 12'b000000100_010	; I:15	; C	; <= LogicTILE(4,4):RMUX28:O0 T0 1.014	; tc3.IM[7]
alta_slice09_IMUX39: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,4):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice09_LUT: 16'h5a96
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0264_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b100000000_001	; I:18	; A	; <= LogicTILE(4,4):RMUX46:O0 T0 1.143	; IOaddr3[2]
alta_slice10_IMUX41: 12'b000000100_010	; I:15	; B	; <= LogicTILE(4,4):RMUX29:O0 T0 1.102	; IOvalue3[2]
alta_slice10_IMUX42: 12'b000000100_010	; I:15	; C	; <= LogicTILE(4,4):RMUX28:O0 T0 1.014	; tc3.IM[7]
alta_slice10_IMUX43: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,4):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice10_LUT: 16'ha048
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0263_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000001000_100	; I:5	; A	; <= LogicTILE(4,4):OMUX31:O0 T0 0.996	; syn__0263_
alta_slice11_IMUX45: 12'b000000001_001	; I:26	; B	; <= LogicTILE(4,4):RMUX95:O0 T0 1.102	; syn__0257_
alta_slice11_IMUX46: 12'b100000000_010	; I:9	; C	; <= LogicTILE(5,4):RMUX36:O0 T1 1.021	; tc3.IM[9]
alta_slice11_IMUX47: 12'b000010000_100	; I:4	; D	; <= LogicTILE(4,4):OMUX28:O0 T0 0.541	; syn__0264_
alta_slice11_LUT: 16'h010e
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0364_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b001000000_100	; I:2	; A	; <= LogicTILE(4,4):OMUX13:O0 T0 0.996	; syn__0424_
alta_slice12_IMUX49: 12'b000010000_001	; I:22	; B	; <= LogicTILE(4,4):RMUX71:O0 T0 1.102	; syn__0256_
alta_slice12_IMUX50: 12'b000000001_100	; I:8	; C	; <= LogicTILE(4,4):OMUX43:O0 T0 0.867	; syn__0763_
alta_slice12_IMUX51: 12'b000000010_010	; I:16	; D	; <= LogicTILE(4,4):RMUX35:O0 T0 0.688	; tc3.IM[9]
alta_slice12_LUT: 16'hf066
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0764_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000010000_100	; I:4	; A	; <= LogicTILE(4,4):OMUX25:O0 T0 0.996	; syn__0256_
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000100000_100	; I:3	; C	; <= LogicTILE(4,4):OMUX19:O0 T0 0.867	; syn__0267_
alta_slice13_IMUX55: 12'b001000000_100	; I:2	; D	; <= LogicTILE(4,4):OMUX16:O0 T0 0.541	; syn__0266_
alta_slice13_LUT: 16'hfaa0
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0418_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000010_010	; I:16	; A	; <= LogicTILE(4,4):RMUX34:O0 T0 1.143	; IOvalue3[4]
alta_slice14_IMUX57: 12'b000100000_010	; I:12	; B	; <= LogicTILE(4,4):RMUX11:O0 T0 1.102	; IOaddr3[4]
alta_slice14_IMUX58: 12'b000000100_010	; I:15	; C	; <= LogicTILE(4,4):RMUX28:O0 T0 1.014	; tc3.IM[7]
alta_slice14_IMUX59: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,4):RMUX17:O0 T0 0.688	; tc3.IM[8]
alta_slice14_LUT: 16'h9f17
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0763_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b001000000_010	; I:11	; A	; <= LogicTILE(4,4):RMUX04:O0 T0 1.143	; IOaddr3[3]
alta_slice15_IMUX61: 12'b000100000_010	; I:12	; B	; <= LogicTILE(4,4):RMUX11:O0 T0 1.102	; IOaddr3[4]
alta_slice15_IMUX62: 12'b100000000_001	; I:18	; C	; <= LogicTILE(4,4):RMUX46:O0 T0 1.014	; IOaddr3[2]
alta_slice15_IMUX63: 12'b000001000_010	; I:14	; D	; <= LogicTILE(4,4):RMUX23:O0 T0 0.688	; IOaddr3[5]
alta_slice15_LUT: 16'h8000
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0784_
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 5 4
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000100_010	; I:11	; <= LogicTILE(2,4):RMUX01:O0 T4X 0.48	; IOaddr3[5]
RMUX08: 10'b1000000_100	; I:0	; <= LogicTILE(5,4):OMUX02:O0 T0 0.197	; syn__0098_
RMUX09: 10'b0100000_100	; I:1	; <= LogicTILE(4,4):OMUX03:O0 T1 0.193	; syn__0261_
RMUX10: 10'b0001000_001	; I:17	; <= LogicTILE(5,5):RMUX27:O0 T4Y 0.527	; syn__0060_
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0001000_001	; I:17	; <= LogicTILE(5,5):RMUX73:O0 T4Y 0.527	; syn__0055_
RMUX17: 10'b0001000_001	; I:17	; <= LogicTILE(5,5):RMUX73:O0 T4Y 0.527	; syn__0055_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0001000_001	; I:17	; <= LogicTILE(5,5):RMUX50:O0 T4Y 0.527	; IOaddr3[6]
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0100000_010	; I:8	; <= LogicTILE(9,4):RMUX03:O0 T4X 0.482	; syn__0042_
RMUX22: 10'b1000000_010	; I:7	; <= LogicTILE(8,4):RMUX49:O0 T4X 0.48	; tc2.IM[7]
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0100000_010	; I:8	; <= LogicTILE(9,4):RMUX79:O0 T4X 0.482	; tc2.IM[8]
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0010000_100	; I:2	; <= LogicTILE(5,4):OMUX20:O0 T0 0.197	; syn__0090_
RMUX28: 10'b0000010_100	; I:5	; <= LogicTILE(6,4):RMUX33:O0 T4X 0.44	; syn__0058_
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000001_001	; I:20	; <= LogicTILE(5,8):RMUX80:O0 T4Y 0.623	; tc3.IM[9]
RMUX34: 10'b0001000_001	; I:17	; <= LogicTILE(5,5):RMUX57:O0 T4Y 0.527	; syn__0056_
RMUX35: 10'b0100000_010	; I:8	; <= LogicTILE(9,4):RMUX33:O0 T4X 0.482	; tc2.IM[9]
RMUX36: 10'b0000001_001	; I:20	; <= LogicTILE(5,8):RMUX80:O0 T4Y 0.623	; tc3.IM[9]
RMUX37: 10'b0100000_010	; I:8	; <= LogicTILE(9,4):RMUX56:O0 T4X 0.482	; syn__0041_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0001000_100	; I:3	; <= LogicTILE(4,4):OMUX21:O0 T1 0.193	; syn__0255_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0001000_001	; I:17	; <= LogicTILE(5,5):RMUX07:O0 T4Y 0.527	; syn__0059_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000100_001	; I:18	; <= LogicTILE(5,6):RMUX80:O0 T4Y 0.567	; syn__0257_
RMUX44: 10'b0000001_100	; I:6	; <= LogicTILE(7,4):RMUX33:O0 T4X 0.475	; syn__0063_
RMUX45: 10'b1000000_010	; I:7	; <= LogicTILE(8,4):RMUX33:O0 T4X 0.48	; syn__0714_
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0100000_010	; I:8	; <= LogicTILE(9,4):RMUX79:O0 T4X 0.482	; tc2.IM[8]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0001000_100	; I:3	; <= LogicTILE(5,4):OMUX35:O0 T0 0.197	; syn__1078_
RMUX58: 10'b0000010_100	; I:5	; <= LogicTILE(6,4):RMUX63:O0 T4X 0.44	; syn__0053_
RMUX59: 10'b0010000_100	; I:2	; <= LogicTILE(5,4):OMUX32:O0 T0 0.197	; syn__0061_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000010_001	; I:19	; <= LogicTILE(5,7):RMUX37:O0 T4Y 0.606	; syn__0050_
RMUX65: 10'b1000000_010	; I:7	; <= LogicTILE(8,4):RMUX13:O0 T4X 0.48	; syn__1082_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000001_100	; I:6	; <= LogicTILE(7,4):RMUX86:O0 T4X 0.475	; syn__0095_
RMUX68: 10'b0000100_001	; I:18	; <= LogicTILE(5,6):RMUX87:O0 T4Y 0.567	; syn__1102_[2]
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0001000_001	; I:17	; <= LogicTILE(5,5):RMUX37:O0 T4Y 0.527	; syn__0675_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000100_001	; I:18	; <= LogicTILE(5,6):RMUX67:O0 T4Y 0.567	; syn__0265_
RMUX73: 10'b0000010_100	; I:5	; <= LogicTILE(6,4):RMUX43:O0 T4X 0.44	; syn__0189_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0100000_100	; I:1	; <= LogicTILE(4,4):OMUX39:O0 T1 0.193	; syn__0418_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000010_100	; I:5	; <= LogicTILE(6,4):RMUX93:O0 T4X 0.44	; syn__0057_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b1000000_100	; I:0	; <= LogicTILE(4,4):OMUX36:O0 T1 0.193	; syn__0764_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0001000_001	; I:17	; <= LogicTILE(5,5):RMUX67:O0 T4Y 0.527	; syn__0054_
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000010000_010	; I:13	; A	; <= LogicTILE(5,4):RMUX16:O0 T0 1.143	; syn__0055_
alta_slice00_IMUX01: 12'b000000010_010	; I:16	; B	; <= LogicTILE(5,4):RMUX35:O0 T0 1.102	; tc2.IM[9]
alta_slice00_IMUX02: 12'b010000000_100	; I:1	; C	; <= LogicTILE(5,4):OMUX04:O0 T0 0.867	; syn__1081_
alta_slice00_IMUX03: 12'b000001000_100	; I:5	; D	; <= LogicTILE(5,4):OMUX28:O0 T0 0.541	; syn__0099_
alta_slice00_LUT: 16'h0132
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0098_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000100000_001	; I:21	; A	; <= LogicTILE(5,4):RMUX64:O0 T0 1.143	; syn__0050_
alta_slice01_IMUX05: 12'b000100000_100	; I:3	; B	; <= LogicTILE(5,4):OMUX16:O0 T0 0.955	; syn__0052_
alta_slice01_IMUX06: 12'b000100000_100	; I:3	; C	; <= LogicTILE(5,4):OMUX13:O0 T0 0.867	; syn__0051_
alta_slice01_IMUX07: 12'b000100000_001	; I:21	; D	; <= LogicTILE(5,4):RMUX65:O0 T0 0.688	; syn__1082_
alta_slice01_LUT: 16'ha0a2
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__1081_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000000100_010	; I:15	; C	; <= LogicTILE(5,4):RMUX28:O0 T0 1.014	; syn__0058_
alta_slice02_IMUX11: 12'b000001000_001	; I:23	; D	; <= LogicTILE(5,4):RMUX77:O0 T0 0.688	; syn__0057_
alta_slice02_LUT: 16'h0ff0
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0096_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000100000_001	; I:21	; A	; <= LogicTILE(5,4):RMUX64:O0 T0 1.143	; syn__0050_
alta_slice03_IMUX13: 12'b000100000_100	; I:3	; B	; <= LogicTILE(5,4):OMUX16:O0 T0 0.955	; syn__0052_
alta_slice03_IMUX14: 12'b000100000_100	; I:3	; C	; <= LogicTILE(5,4):OMUX13:O0 T0 0.867	; syn__0051_
alta_slice03_IMUX15: 12'b000100000_001	; I:21	; D	; <= LogicTILE(5,4):RMUX65:O0 T0 0.688	; syn__1082_
alta_slice03_LUT: 16'h5a59
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__0117_
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000001000_010	; I:14	; C	; <= LogicTILE(5,4):RMUX22:O0 T0 1.014	; tc2.IM[7]
alta_slice04_IMUX19: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,4):RMUX47:O0 T0 0.688	; tc2.IM[8]
alta_slice04_LUT: 16'hc028
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0051_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000001000_010	; I:14	; C	; <= LogicTILE(5,4):RMUX22:O0 T0 1.014	; tc2.IM[7]
alta_slice05_IMUX23: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,4):RMUX47:O0 T0 0.688	; tc2.IM[8]
alta_slice05_LUT: 16'h0521
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0052_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000100000_010	; I:12	; A	; <= LogicTILE(5,4):RMUX10:O0 T0 1.143	; syn__0060_
alta_slice06_IMUX25: 12'b001000000_001	; I:20	; B	; <= LogicTILE(5,4):RMUX59:O0 T0 1.102	; syn__0061_
alta_slice06_IMUX26: 12'b000000001_100	; I:8	; C	; <= LogicTILE(5,4):OMUX43:O0 T0 0.867	; syn__1079_
alta_slice06_IMUX27: 12'b000000010_010	; I:16	; D	; <= LogicTILE(5,4):RMUX35:O0 T0 0.688	; tc2.IM[9]
alta_slice06_LUT: 16'h0056
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0090_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b010000000_100	; I:1	; A	; <= LogicTILE(5,4):OMUX07:O0 T0 0.996	; syn__0096_
alta_slice07_IMUX29: 12'b000000001_100	; I:8	; B	; <= LogicTILE(5,4):OMUX46:O0 T0 0.955	; syn__1080_
alta_slice07_IMUX30: 12'b000010000_001	; I:22	; C	; <= LogicTILE(5,4):RMUX70:O0 T0 1.014	; syn__0675_
alta_slice07_IMUX31: 12'b000000010_010	; I:16	; D	; <= LogicTILE(5,4):RMUX35:O0 T0 0.688	; tc2.IM[9]
alta_slice07_LUT: 16'hf066
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0676_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000010_010	; I:16	; A	; <= LogicTILE(5,4):RMUX34:O0 T0 1.143	; syn__0056_
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000000100_100	; I:6	; C	; <= LogicTILE(5,4):OMUX31:O0 T0 0.867	; syn__0061_
alta_slice08_IMUX35: 12'b000000000_000	; I:-1	; D
alta_slice08_LUT: 16'h0505
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0083_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000001_001	; I:26	; A	; <= LogicTILE(5,4):RMUX94:O0 T0 1.143	; syn__0054_
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b001000000_001	; I:20	; C	; <= LogicTILE(5,4):RMUX58:O0 T0 1.014	; syn__0053_
alta_slice09_IMUX39: 12'b000000000_000	; I:-1	; D
alta_slice09_LUT: 16'h5a5a
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0099_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000001000_010	; I:14	; C	; <= LogicTILE(5,4):RMUX22:O0 T0 1.014	; tc2.IM[7]
alta_slice10_IMUX43: 12'b100000000_001	; I:18	; D	; <= LogicTILE(5,4):RMUX47:O0 T0 0.688	; tc2.IM[8]
alta_slice10_LUT: 16'hc028
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0061_
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0061_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000001_100	; I:8	; A	; <= LogicTILE(5,4):OMUX43:O0 T0 0.996	; syn__1079_
alta_slice11_IMUX45: 12'b000000001_010	; I:17	; B	; <= LogicTILE(5,4):RMUX41:O0 T0 1.102	; syn__0059_
alta_slice11_IMUX46: 12'b000100000_010	; I:12	; C	; <= LogicTILE(5,4):RMUX10:O0 T0 1.014	; syn__0060_
alta_slice11_IMUX47: 12'b000001000_100	; I:5	; D	; <= LogicTILE(5,4):OMUX31:O0 T0 0.541	; syn__0061_
alta_slice11_LUT: 16'h0313
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__1078_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b010000000_010	; I:10	; A	; <= LogicTILE(6,4):RMUX48:O0 T1 1.15	; syn__0689_
alta_slice12_IMUX49: 12'b000100000_001	; I:21	; B	; <= LogicTILE(5,4):RMUX65:O0 T0 1.102	; syn__1082_
alta_slice12_IMUX50: 12'b000000010_100	; I:7	; C	; <= LogicTILE(5,4):OMUX40:O0 T0 0.867	; syn__0125_
alta_slice12_IMUX51: 12'b000000010_010	; I:16	; D	; <= LogicTILE(5,4):RMUX35:O0 T0 0.688	; tc2.IM[9]
alta_slice12_LUT: 16'haa3c
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0690_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b001000000_100	; I:2	; C	; <= LogicTILE(5,4):OMUX13:O0 T0 0.867	; syn__0051_
alta_slice13_IMUX55: 12'b001000000_100	; I:2	; D	; <= LogicTILE(5,4):OMUX16:O0 T0 0.541	; syn__0052_
alta_slice13_LUT: 16'h000f
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0125_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000010_010	; I:16	; A	; <= LogicTILE(5,4):RMUX34:O0 T0 1.143	; syn__0056_
alta_slice14_IMUX57: 12'b000000001_100	; I:8	; B	; <= LogicTILE(5,4):OMUX46:O0 T0 0.955	; syn__1080_
alta_slice14_IMUX58: 12'b000000100_010	; I:15	; C	; <= LogicTILE(5,4):RMUX28:O0 T0 1.014	; syn__0058_
alta_slice14_IMUX59: 12'b000001000_001	; I:23	; D	; <= LogicTILE(5,4):RMUX77:O0 T0 0.688	; syn__0057_
alta_slice14_LUT: 16'h0115
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__1079_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000001_001	; I:26	; A	; <= LogicTILE(5,4):RMUX94:O0 T0 1.143	; syn__0054_
alta_slice15_IMUX61: 12'b000010000_010	; I:13	; B	; <= LogicTILE(5,4):RMUX17:O0 T0 1.102	; syn__0055_
alta_slice15_IMUX62: 12'b001000000_001	; I:20	; C	; <= LogicTILE(5,4):RMUX58:O0 T0 1.014	; syn__0053_
alta_slice15_IMUX63: 12'b100000000_100	; I:0	; D	; <= LogicTILE(5,4):OMUX04:O0 T0 0.541	; syn__1081_
alta_slice15_LUT: 16'ha0b2
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; syn__1080_
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__1080_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 6 4
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0001000_100	; I:3	; <= LogicTILE(6,4):OMUX11:O0 T0 0.197	; syn__0064_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000001_010	; I:13	; <= LogicTILE(6,3):RMUX75:O0 T4Y 0.527	; IOvalue2[6]
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0010000_100	; I:2	; <= LogicTILE(6,4):OMUX08:O0 T0 0.197	; syn__0085_
RMUX08: 10'b0001000_100	; I:3	; <= LogicTILE(5,4):OMUX09:O0 T1 0.193	; syn__0117_
RMUX09: 10'b0001000_100	; I:3	; <= LogicTILE(6,4):OMUX11:O0 T0 0.197	; syn__0064_
RMUX10: 10'b0000001_100	; I:6	; <= LogicTILE(8,4):RMUX03:O0 T4X 0.475	; syn__0190_
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000001_100	; I:6	; <= LogicTILE(8,4):RMUX49:O0 T4X 0.475	; tc2.IM[7]
RMUX17: 10'b1000000_001	; I:14	; <= LogicTILE(6,2):RMUX25:O0 T4Y 0.567	; syn__0159_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b1000000_100	; I:0	; <= LogicTILE(6,4):OMUX02:O0 T0 0.197	; syn__0537_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000010_100	; I:5	; <= LogicTILE(7,4):RMUX49:O0 T4X 0.44	; syn__0535_
RMUX23: 10'b0100000_010	; I:8	; <= BramTILE(10,4):RMUX49:O0 T4X 0.482	; tc2.DM[11]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000001_100	; I:6	; <= LogicTILE(8,4):RMUX79:O0 T4X 0.475	; syn__0535_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0010000_100	; I:2	; <= LogicTILE(6,4):OMUX20:O0 T0 0.197	; syn__0058_
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000001_010	; I:13	; <= LogicTILE(6,3):RMUX55:O0 T4Y 0.527	; syn__1085_
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0010000_100	; I:2	; <= LogicTILE(6,4):OMUX20:O0 T0 0.197	; syn__0058_
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b1000000_010	; I:7	; <= LogicTILE(9,4):RMUX33:O0 T4X 0.48	; tc2.IM[9]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0001000_100	; I:3	; <= LogicTILE(5,4):OMUX21:O0 T1 0.193	; syn__0676_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0001000_100	; I:3	; <= LogicTILE(5,4):OMUX21:O0 T1 0.193	; syn__0676_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b1000000_100	; I:0	; <= LogicTILE(6,4):OMUX14:O0 T0 0.197	; syn__0189_
RMUX44: 10'b0100000_010	; I:8	; <= BramTILE(10,4):RMUX33:O0 T4X 0.482	; syn__0043_
RMUX45: 10'b0001000_100	; I:3	; <= LogicTILE(5,4):OMUX21:O0 T1 0.193	; syn__0676_
RMUX46: 10'b1000000_010	; I:7	; <= LogicTILE(9,4):RMUX79:O0 T4X 0.48	; tc2.IM[8]
RMUX47: 10'b0100000_010	; I:8	; <= BramTILE(10,4):RMUX79:O0 T4X 0.482	; tc2.IM[11]
RMUX48: 10'b0001000_001	; I:17	; <= LogicTILE(6,5):RMUX37:O0 T4Y 0.527	; syn__0689_
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b1000000_001	; I:14	; <= LogicTILE(6,2):RMUX39:O0 T4Y 0.567	; IOaddr2[6]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0100000_010	; I:8	; <= BramTILE(10,4):RMUX13:O0 T4X 0.482	; tc1.IM[9]
RMUX56: 10'b0000001_010	; I:13	; <= LogicTILE(6,3):RMUX62:O0 T4Y 0.527	; tc2.IM[8]
RMUX57: 10'b0000001_100	; I:6	; <= LogicTILE(8,4):RMUX86:O0 T4X 0.475	; syn__0108_
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b1000000_100	; I:0	; <= LogicTILE(5,4):OMUX24:O0 T1 0.193	; syn__0083_
RMUX63: 10'b0001000_001	; I:17	; <= LogicTILE(6,5):RMUX87:O0 T4Y 0.527	; syn__0053_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0100000_100	; I:1	; <= LogicTILE(6,4):OMUX29:O0 T0 0.197	; syn__0704_
RMUX68: 10'b0000001_010	; I:13	; <= LogicTILE(6,3):RMUX39:O0 T4Y 0.527	; syn__0181_
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b1000000_100	; I:0	; <= LogicTILE(5,4):OMUX36:O0 T1 0.193	; syn__0690_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0001000_100	; I:3	; <= LogicTILE(5,4):OMUX45:O0 T1 0.193	; syn__1080_
RMUX81: 10'b1000000_100	; I:0	; <= LogicTILE(5,4):OMUX36:O0 T1 0.193	; syn__0690_
RMUX82: 10'b0100000_010	; I:8	; <= BramTILE(10,4):RMUX93:O0 T4X 0.482	; syn__0798_
RMUX83: 10'b0000010_100	; I:5	; <= LogicTILE(7,4):RMUX93:O0 T4X 0.44	; syn__0722_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b1000000_100	; I:0	; <= LogicTILE(6,4):OMUX38:O0 T0 0.197	; syn__0095_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0100000_100	; I:1	; <= LogicTILE(6,4):OMUX41:O0 T0 0.197	; syn__0057_
RMUX88: 10'b0000001_010	; I:13	; <= LogicTILE(6,3):RMUX19:O0 T4Y 0.527	; syn__0102_
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000001_010	; I:13	; <= LogicTILE(6,3):RMUX92:O0 T4Y 0.527	; syn__0077_
RMUX92: 10'b0100000_010	; I:8	; <= BramTILE(10,4):RMUX93:O0 T4X 0.482	; syn__0798_
RMUX93: 10'b0100000_100	; I:1	; <= LogicTILE(6,4):OMUX41:O0 T0 0.197	; syn__0057_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b010000000_010	; I:10	; A	; <= LogicTILE(7,4):RMUX48:O0 T1 1.15	; syn__0077_
alta_slice00_IMUX01: 12'b000000100_001	; I:24	; B	; <= LogicTILE(6,4):RMUX83:O0 T0 1.102	; syn__0722_
alta_slice00_IMUX02: 12'b000000100_001	; I:24	; C	; <= LogicTILE(6,4):RMUX82:O0 T0 1.014	; syn__0798_
alta_slice00_IMUX03: 12'b010000000_010	; I:10	; D	; <= LogicTILE(7,4):RMUX66:O0 T1 0.695	; syn__0108_
alta_slice00_LUT: 16'h30b0
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0537_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000010000_010	; I:13	; C	; <= LogicTILE(6,4):RMUX16:O0 T0 1.014	; tc2.IM[7]
alta_slice01_IMUX07: 12'b001000000_100	; I:2	; D	; <= LogicTILE(6,4):OMUX10:O0 T0 0.541	; syn__0064_
alta_slice01_LUT: 16'he800
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0121_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000010000_010	; I:13	; C	; <= LogicTILE(6,4):RMUX16:O0 T0 1.014	; tc2.IM[7]
alta_slice02_IMUX11: 12'b001000000_100	; I:2	; D	; <= LogicTILE(6,4):OMUX10:O0 T0 0.541	; syn__0064_
alta_slice02_LUT: 16'he800
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0085_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b100000000_001	; I:18	; C	; <= LogicTILE(6,4):RMUX46:O0 T0 1.014	; tc2.IM[8]
alta_slice03_IMUX15: 12'b000000010_010	; I:16	; D	; <= LogicTILE(6,4):RMUX35:O0 T0 0.688	; tc2.IM[9]
alta_slice03_LUT: 16'h0f00
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0064_
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0064_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b010000000_010	; I:10	; A	; <= LogicTILE(7,4):RMUX48:O0 T1 1.15	; syn__0077_
alta_slice04_IMUX17: 12'b000000100_001	; I:24	; B	; <= LogicTILE(6,4):RMUX83:O0 T0 1.102	; syn__0722_
alta_slice04_IMUX18: 12'b000100000_010	; I:12	; C	; <= LogicTILE(6,4):RMUX10:O0 T0 1.014	; syn__0190_
alta_slice04_IMUX19: 12'b010000000_010	; I:10	; D	; <= LogicTILE(7,4):RMUX66:O0 T1 0.695	; syn__0108_
alta_slice04_LUT: 16'hc040
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0189_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000010000_010	; I:13	; C	; <= LogicTILE(6,4):RMUX16:O0 T0 1.014	; tc2.IM[7]
alta_slice05_IMUX23: 12'b010000000_100	; I:1	; D	; <= LogicTILE(6,4):OMUX10:O0 T0 0.541	; syn__0064_
alta_slice05_LUT: 16'he800
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0063_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b100000000_001	; I:18	; C	; <= LogicTILE(6,4):RMUX46:O0 T0 1.014	; tc2.IM[8]
alta_slice06_IMUX27: 12'b000000000_000	; I:-1	; D
alta_slice06_LUT: 16'h3535
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0058_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000010000_010	; I:13	; C	; <= LogicTILE(6,4):RMUX16:O0 T0 1.014	; tc2.IM[7]
alta_slice07_IMUX31: 12'b010000000_100	; I:1	; D	; <= LogicTILE(6,4):OMUX10:O0 T0 0.541	; syn__0064_
alta_slice07_LUT: 16'he800
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0101_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000010000_010	; I:13	; A	; <= LogicTILE(6,4):RMUX16:O0 T0 1.143	; tc2.IM[7]
alta_slice08_IMUX33: 12'b001000000_010	; I:11	; B	; <= LogicTILE(6,4):RMUX05:O0 T0 1.102	; IOvalue2[6]
alta_slice08_IMUX34: 12'b100000000_001	; I:18	; C	; <= LogicTILE(6,4):RMUX46:O0 T0 1.014	; tc2.IM[8]
alta_slice08_IMUX35: 12'b010000000_001	; I:19	; D	; <= LogicTILE(6,4):RMUX53:O0 T0 0.688	; IOaddr2[6]
alta_slice08_LUT: 16'h2e88
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0703_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000010_010	; I:16	; B	; <= LogicTILE(6,4):RMUX35:O0 T0 1.102	; tc2.IM[9]
alta_slice09_IMUX38: 12'b000010000_100	; I:4	; C	; <= LogicTILE(6,4):OMUX25:O0 T0 0.867	; syn__0703_
alta_slice09_IMUX39: 12'b000010000_010	; I:13	; D	; <= LogicTILE(6,4):RMUX17:O0 T0 0.688	; syn__0159_
alta_slice09_LUT: 16'h003f
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0704_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0704_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000100000_010	; I:12	; A	; <= LogicTILE(6,4):RMUX10:O0 T0 1.143	; syn__0190_
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000100_001	; I:24	; C	; <= LogicTILE(6,4):RMUX82:O0 T0 1.014	; syn__0798_
alta_slice10_IMUX43: 12'b000000100_100	; I:6	; D	; <= LogicTILE(6,4):OMUX34:O0 T0 0.541	; syn__0550_
alta_slice10_LUT: 16'h50ff
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; tc2.WD[11]
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000001000_010	; I:14	; A	; <= LogicTILE(6,4):RMUX22:O0 T0 1.143	; syn__0535_
alta_slice11_IMUX45: 12'b000001000_010	; I:14	; B	; <= LogicTILE(6,4):RMUX23:O0 T0 1.102	; tc2.DM[11]
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b100000000_001	; I:18	; D	; <= LogicTILE(6,4):RMUX47:O0 T0 0.688	; tc2.IM[11]
alta_slice11_LUT: 16'h0777
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0550_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b010000000_010	; I:10	; A	; <= LogicTILE(7,4):RMUX48:O0 T1 1.15	; syn__0077_
alta_slice12_IMUX49: 12'b010000000_010	; I:10	; B	; <= LogicTILE(7,4):RMUX54:O0 T1 1.109	; syn__0097_
alta_slice12_IMUX50: 12'b000000010_001	; I:25	; C	; <= LogicTILE(6,4):RMUX88:O0 T0 1.014	; syn__0102_
alta_slice12_IMUX51: 12'b000000001_010	; I:17	; D	; <= LogicTILE(6,4):RMUX41:O0 T0 0.688	; syn__0676_
alta_slice12_LUT: 16'h3010
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0095_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0095_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000010000_010	; I:13	; A	; <= LogicTILE(6,4):RMUX16:O0 T0 1.143	; tc2.IM[7]
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b100000000_001	; I:18	; C	; <= LogicTILE(6,4):RMUX46:O0 T0 1.014	; tc2.IM[8]
alta_slice13_IMUX55: 12'b000000000_000	; I:-1	; D
alta_slice13_LUT: 16'h5959
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0057_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000010000_010	; I:13	; C	; <= LogicTILE(6,4):RMUX16:O0 T0 1.014	; tc2.IM[7]
alta_slice14_IMUX59: 12'b010000000_100	; I:1	; D	; <= LogicTILE(6,4):OMUX10:O0 T0 0.541	; syn__0064_
alta_slice14_LUT: 16'he800
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; syn__0092_
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000010000_010	; I:13	; C	; <= LogicTILE(6,4):RMUX16:O0 T0 1.014	; tc2.IM[7]
alta_slice15_IMUX63: 12'b010000000_100	; I:1	; D	; <= LogicTILE(6,4):OMUX10:O0 T0 0.541	; syn__0064_
alta_slice15_LUT: 16'he800
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; syn__0076_
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 7 4
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000001_010	; I:13	; <= LogicTILE(7,3):RMUX25:O0 T4Y 0.527	; syn__0213_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0001000_001	; I:17	; <= LogicTILE(7,5):RMUX27:O0 T4Y 0.527	; syn__0073_
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0100000_010	; I:8	; <= LogicTILE(11,4):RMUX26:O0 T4X 0.482	; IOaddr1[12]
RMUX10: 10'b0000001_010	; I:13	; <= LogicTILE(7,3):RMUX75:O0 T4Y 0.527	; syn__0188_
RMUX11: 10'b0100000_100	; I:1	; <= LogicTILE(6,4):OMUX03:O0 T1 0.193	; syn__0121_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0001000_100	; I:3	; <= LogicTILE(7,4):OMUX11:O0 T0 0.197	; syn__0067_
RMUX15: 10'b0001000_001	; I:17	; <= LogicTILE(7,5):RMUX27:O0 T4Y 0.527	; syn__0073_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0100000_100	; I:1	; <= LogicTILE(7,4):OMUX05:O0 T0 0.197	; syn__0186_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0001000_010	; I:10	; <= LogicTILE(5,4):RMUX08:O0 T4X 0.475	; syn__0098_
RMUX28: 10'b0001000_100	; I:3	; <= LogicTILE(6,4):OMUX21:O0 T1 0.193	; syn__0101_
RMUX29: 10'b0010000_010	; I:9	; <= LogicTILE(6,4):RMUX81:O0 T4X 0.44	; syn__0690_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000001_010	; I:13	; <= LogicTILE(7,3):RMUX55:O0 T4Y 0.527	; syn__0081_
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0100000_100	; I:1	; <= LogicTILE(6,4):OMUX15:O0 T1 0.193	; syn__0063_
RMUX34: 10'b0000001_100	; I:6	; <= LogicTILE(9,4):RMUX33:O0 T4X 0.475	; tc2.IM[9]
RMUX35: 10'b0000010_010	; I:12	; <= BramTILE(3,4):RMUX81:O0 T4X 0.482	; syn__0065_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0100000_010	; I:8	; <= LogicTILE(11,4):RMUX56:O0 T4X 0.482	; syn__0710_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000010_100	; I:5	; <= LogicTILE(8,4):RMUX33:O0 T4X 0.44	; syn__0714_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0001000_100	; I:3	; <= LogicTILE(7,4):OMUX23:O0 T0 0.197	; syn__0100_
RMUX45: 10'b1000000_100	; I:0	; <= LogicTILE(7,4):OMUX14:O0 T0 0.197	; syn__0124_
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b1000000_001	; I:14	; <= LogicTILE(7,2):RMUX55:O0 T4Y 0.567	; syn__0126_
RMUX48: 10'b0000001_010	; I:13	; <= LogicTILE(7,3):RMUX85:O0 T4Y 0.527	; syn__0077_
RMUX49: 10'b0100000_010	; I:8	; <= LogicTILE(11,4):RMUX13:O0 T4X 0.482	; syn__0535_
RMUX50: 10'b0010000_100	; I:2	; <= LogicTILE(6,4):OMUX30:O0 T1 0.193	; tc2.WD[11]
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b1000000_001	; I:14	; <= LogicTILE(7,2):RMUX39:O0 T4Y 0.567	; syn__0153_
RMUX53: 10'b0000001_010	; I:13	; <= LogicTILE(7,3):RMUX39:O0 T4Y 0.527	; syn__0682_
RMUX54: 10'b1000000_001	; I:14	; <= LogicTILE(7,2):RMUX85:O0 T4Y 0.567	; syn__0097_
RMUX55: 10'b1000000_010	; I:7	; <= BramTILE(10,4):RMUX13:O0 T4X 0.48	; tc1.IM[9]
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0100000_100	; I:1	; <= LogicTILE(6,4):OMUX27:O0 T1 0.193	; syn__0704_
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000010_100	; I:5	; <= LogicTILE(8,4):RMUX63:O0 T4X 0.44	; syn__0134_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000001_010	; I:13	; <= LogicTILE(7,3):RMUX85:O0 T4Y 0.527	; syn__0077_
RMUX66: 10'b0000010_100	; I:5	; <= LogicTILE(8,4):RMUX86:O0 T4X 0.44	; syn__0108_
RMUX67: 10'b1000000_010	; I:7	; <= BramTILE(10,4):RMUX86:O0 T4X 0.48	; syn__0694_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000010_001	; I:19	; <= LogicTILE(7,7):RMUX87:O0 T4Y 0.606	; syn__0828_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000010_100	; I:5	; <= LogicTILE(8,4):RMUX43:O0 T4X 0.44	; syn__0702_
RMUX74: 10'b0010000_010	; I:9	; <= LogicTILE(6,4):RMUX68:O0 T4X 0.44	; syn__0181_
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000010_100	; I:5	; <= LogicTILE(8,4):RMUX93:O0 T4X 0.44	; syn__0170_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0010000_100	; I:2	; <= LogicTILE(6,4):OMUX42:O0 T1 0.193	; syn__0092_
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0001000_100	; I:3	; <= LogicTILE(6,4):OMUX45:O0 T1 0.193	; syn__0076_
RMUX83: 10'b0000001_100	; I:6	; <= LogicTILE(9,4):RMUX93:O0 T4X 0.475	; syn__0049_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b1000000_100	; I:0	; <= LogicTILE(6,4):OMUX36:O0 T1 0.193	; syn__0095_
RMUX87: 10'b0001000_010	; I:10	; <= LogicTILE(5,4):RMUX45:O0 T4X 0.475	; syn__0714_
RMUX88: 10'b0100000_010	; I:8	; <= LogicTILE(11,4):RMUX43:O0 T4X 0.482	; syn__0696_
RMUX89: 10'b1000000_001	; I:14	; <= LogicTILE(7,2):RMUX19:O0 T4Y 0.567	; syn__0670_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000001_010	; I:13	; <= LogicTILE(7,3):RMUX92:O0 T4Y 0.527	; syn__0154_
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000001_010	; I:13	; <= LogicTILE(7,3):RMUX69:O0 T4Y 0.527	; syn__0722_
RMUX94: 10'b0000001_010	; I:13	; <= LogicTILE(7,3):RMUX19:O0 T4Y 0.527	; syn__0072_
RMUX95: 10'b0000010_100	; I:5	; <= LogicTILE(8,4):RMUX43:O0 T4X 0.44	; syn__0702_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000010_001	; I:25	; A	; <= LogicTILE(7,4):RMUX88:O0 T0 1.143	; syn__0696_
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000000001_001	; I:26	; C	; <= LogicTILE(7,4):RMUX94:O0 T0 1.014	; syn__0072_
alta_slice00_IMUX03: 12'b100000000_010	; I:9	; D	; <= LogicTILE(8,4):RMUX18:O0 T1 0.695	; syn__0181_
alta_slice00_LUT: 16'haf00
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0180_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000100_100	; I:6	; A	; <= LogicTILE(7,4):OMUX31:O0 T0 0.996	; syn__0187_
alta_slice01_IMUX05: 12'b000000100_010	; I:15	; B	; <= LogicTILE(7,4):RMUX29:O0 T0 1.102	; syn__0690_
alta_slice01_IMUX06: 12'b000100000_010	; I:12	; C	; <= LogicTILE(7,4):RMUX10:O0 T0 1.014	; syn__0188_
alta_slice01_IMUX07: 12'b000100000_001	; I:21	; D	; <= LogicTILE(7,4):RMUX65:O0 T0 0.688	; syn__0077_
alta_slice01_LUT: 16'h4050
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0186_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0186_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b001000000_010	; I:11	; A	; <= LogicTILE(7,4):RMUX04:O0 T0 1.143	; syn__0073_
alta_slice02_IMUX09: 12'b010000000_010	; I:10	; B	; <= LogicTILE(8,4):RMUX54:O0 T1 1.109	; syn__0668_
alta_slice02_IMUX10: 12'b000000001_001	; I:26	; C	; <= LogicTILE(7,4):RMUX94:O0 T0 1.014	; syn__0072_
alta_slice02_IMUX11: 12'b000000010_001	; I:25	; D	; <= LogicTILE(7,4):RMUX89:O0 T0 0.688	; syn__0670_
alta_slice02_LUT: 16'hdd0d
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0068_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b010000000_100	; I:1	; A	; <= LogicTILE(7,4):OMUX07:O0 T0 0.996	; syn__0068_
alta_slice03_IMUX13: 12'b000000100_100	; I:6	; B	; <= LogicTILE(7,4):OMUX34:O0 T0 0.955	; syn__0075_
alta_slice03_IMUX14: 12'b000010000_100	; I:4	; C	; <= LogicTILE(7,4):OMUX19:O0 T0 0.867	; syn__0074_
alta_slice03_IMUX15: 12'b000100000_001	; I:21	; D	; <= LogicTILE(7,4):RMUX65:O0 T0 0.688	; syn__0077_
alta_slice03_LUT: 16'h08aa
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0067_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b100000000_001	; I:18	; B	; <= LogicTILE(7,4):RMUX47:O0 T0 1.102	; syn__0126_
alta_slice04_IMUX18: 12'b000000001_001	; I:26	; C	; <= LogicTILE(7,4):RMUX94:O0 T0 1.014	; syn__0072_
alta_slice04_IMUX19: 12'b000000100_010	; I:15	; D	; <= LogicTILE(7,4):RMUX29:O0 T0 0.688	; syn__0690_
alta_slice04_LUT: 16'hcc0c
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0124_
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0124_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000010000_100	; I:4	; A	; <= LogicTILE(7,4):OMUX19:O0 T0 0.996	; syn__0074_
alta_slice05_IMUX21: 12'b000000100_100	; I:6	; B	; <= LogicTILE(7,4):OMUX34:O0 T0 0.955	; syn__0075_
alta_slice05_IMUX22: 12'b010000000_010	; I:10	; C	; <= LogicTILE(8,4):RMUX84:O0 T1 1.021	; syn__0142_
alta_slice05_IMUX23: 12'b100000000_010	; I:9	; D	; <= LogicTILE(8,4):RMUX42:O0 T1 0.695	; syn__0078_
alta_slice05_LUT: 16'h40f0
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0141_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000010_010	; I:16	; A	; <= LogicTILE(7,4):RMUX34:O0 T0 1.143	; tc2.IM[9]
alta_slice06_IMUX25: 12'b000000100_001	; I:24	; B	; <= LogicTILE(7,4):RMUX83:O0 T0 1.102	; syn__0049_
alta_slice06_IMUX26: 12'b100000000_010	; I:9	; C	; <= LogicTILE(8,4):RMUX12:O0 T1 1.021	; syn__0048_
alta_slice06_IMUX27: 12'b010000000_010	; I:10	; D	; <= LogicTILE(8,4):RMUX66:O0 T1 0.695	; syn__1083_
alta_slice06_LUT: 16'h5041
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0074_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,4):RMUX28:O0 T0 1.014	; syn__0101_
alta_slice07_IMUX31: 12'b000000010_010	; I:16	; D	; <= LogicTILE(7,4):RMUX35:O0 T0 0.688	; syn__0065_
alta_slice07_LUT: 16'h090f
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0100_
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0100_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b010000000_001	; I:19	; A	; <= LogicTILE(7,4):RMUX52:O0 T0 1.143	; syn__0153_
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000000001_001	; I:26	; C	; <= LogicTILE(7,4):RMUX94:O0 T0 1.014	; syn__0072_
alta_slice08_IMUX35: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,4):RMUX95:O0 T0 0.688	; syn__0702_
alta_slice08_LUT: 16'haa0a
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0151_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000001000_001	; I:23	; B	; <= LogicTILE(7,4):RMUX77:O0 T0 1.102	; syn__0170_
alta_slice09_IMUX38: 12'b000000001_001	; I:26	; C	; <= LogicTILE(7,4):RMUX94:O0 T0 1.014	; syn__0072_
alta_slice09_IMUX39: 12'b010000000_001	; I:19	; D	; <= LogicTILE(7,4):RMUX53:O0 T0 0.688	; syn__0682_
alta_slice09_LUT: 16'hcc0c
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0169_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b001000000_010	; I:11	; A	; <= LogicTILE(7,4):RMUX04:O0 T0 1.143	; syn__0073_
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000100000_100	; I:3	; C	; <= LogicTILE(7,4):OMUX19:O0 T0 0.867	; syn__0074_
alta_slice10_IMUX43: 12'b000000100_100	; I:6	; D	; <= LogicTILE(7,4):OMUX34:O0 T0 0.541	; syn__0075_
alta_slice10_LUT: 16'ha0aa
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0187_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000100_001	; I:24	; C	; <= LogicTILE(7,4):RMUX82:O0 T0 1.014	; syn__0076_
alta_slice11_IMUX47: 12'b000000010_010	; I:16	; D	; <= LogicTILE(7,4):RMUX35:O0 T0 0.688	; syn__0065_
alta_slice11_LUT: 16'h090f
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0075_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000100000_100	; I:3	; A	; <= LogicTILE(7,4):OMUX19:O0 T0 0.996	; syn__0074_
alta_slice12_IMUX49: 12'b001000000_001	; I:20	; B	; <= LogicTILE(7,4):RMUX59:O0 T0 1.102	; syn__0134_
alta_slice12_IMUX50: 12'b000000001_001	; I:26	; C	; <= LogicTILE(7,4):RMUX94:O0 T0 1.014	; syn__0072_
alta_slice12_IMUX51: 12'b000001000_100	; I:5	; D	; <= LogicTILE(7,4):OMUX34:O0 T0 0.541	; syn__0075_
alta_slice12_LUT: 16'h4c0c
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0133_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b100000000_010	; I:9	; C	; <= LogicTILE(8,4):RMUX36:O0 T1 1.021	; syn__0098_
alta_slice13_IMUX55: 12'b000100000_100	; I:3	; D	; <= LogicTILE(7,4):OMUX22:O0 T0 0.541	; syn__0100_
alta_slice13_LUT: 16'h0f00
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0108_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000010_010	; I:16	; B	; <= LogicTILE(7,4):RMUX35:O0 T0 1.102	; syn__0065_
alta_slice14_IMUX58: 12'b000000000_000	; I:-1	; C
alta_slice14_IMUX59: 12'b000100000_010	; I:12	; D	; <= LogicTILE(7,4):RMUX11:O0 T0 0.688	; syn__0121_
alta_slice14_LUT: 16'h00b7
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; syn__0120_
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b0
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000000000_000	; I:-1	; C
alta_slice15_IMUX63: 12'b000000000_000	; I:-1	; D
alta_slice15_LUT: 16'hffff
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 8 4
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b1000000_100	; I:0	; <= LogicTILE(7,4):OMUX00:O0 T1 0.193	; syn__0180_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b1000000_001	; I:14	; <= LogicTILE(8,2):RMUX02:O0 T4Y 0.567	; syn__0190_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0001000_001	; I:17	; <= LogicTILE(8,5):RMUX27:O0 T4Y 0.527	; syn__0137_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0001000_010	; I:10	; <= LogicTILE(6,4):RMUX01:O0 T4X 0.475	; syn__0064_
RMUX08: 10'b0000001_100	; I:6	; <= BramTILE(10,4):RMUX26:O0 T4X 0.475	; tc2.DM[5]
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000001_010	; I:13	; <= LogicTILE(8,3):RMUX75:O0 T4Y 0.527	; syn__0697_
RMUX11: 10'b1000000_010	; I:7	; <= LogicTILE(11,4):RMUX03:O0 T4X 0.48	; syn__0175_
RMUX12: 10'b0000010_100	; I:5	; <= LogicTILE(9,4):RMUX26:O0 T4X 0.44	; syn__0048_
RMUX13: 10'b1000000_100	; I:0	; <= LogicTILE(8,4):OMUX02:O0 T0 0.197	; syn__1082_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0100000_100	; I:1	; <= LogicTILE(7,4):OMUX03:O0 T1 0.193	; syn__0186_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0010000_010	; I:9	; <= LogicTILE(7,4):RMUX74:O0 T4X 0.44	; syn__0181_
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0100000_100	; I:1	; <= LogicTILE(8,4):OMUX05:O0 T0 0.197	; syn__0721_
RMUX22: 10'b0000010_100	; I:5	; <= LogicTILE(9,4):RMUX49:O0 T4X 0.44	; syn__0701_
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0001000_010	; I:10	; <= LogicTILE(6,4):RMUX08:O0 T4X 0.475	; syn__0117_
RMUX28: 10'b0000001_010	; I:13	; <= LogicTILE(8,3):RMUX09:O0 T4Y 0.527	; syn__0723_
RMUX29: 10'b0000001_100	; I:6	; <= BramTILE(10,4):RMUX33:O0 T4X 0.475	; syn__0043_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0100000_100	; I:1	; <= LogicTILE(7,4):OMUX15:O0 T1 0.193	; syn__0141_
RMUX32: 10'b1000000_010	; I:7	; <= LogicTILE(11,4):RMUX56:O0 T4X 0.48	; syn__0710_
RMUX33: 10'b0010000_100	; I:2	; <= LogicTILE(8,4):OMUX20:O0 T0 0.197	; syn__0714_
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0100000_100	; I:1	; <= LogicTILE(7,4):OMUX15:O0 T1 0.193	; syn__0141_
RMUX36: 10'b0000100_010	; I:11	; <= LogicTILE(5,4):RMUX08:O0 T4X 0.48	; syn__0098_
RMUX37: 10'b1000000_001	; I:14	; <= LogicTILE(8,2):RMUX32:O0 T4Y 0.567	; syn__0137_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b1000000_100	; I:0	; <= LogicTILE(7,4):OMUX12:O0 T1 0.193	; syn__0124_
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000001_010	; I:13	; <= LogicTILE(8,3):RMUX32:O0 T4Y 0.527	; syn__0078_
RMUX43: 10'b0100000_100	; I:1	; <= LogicTILE(8,4):OMUX17:O0 T0 0.197	; syn__0702_
RMUX44: 10'b0001000_010	; I:10	; <= LogicTILE(6,4):RMUX81:O0 T4X 0.475	; syn__0690_
RMUX45: 10'b0000010_100	; I:5	; <= LogicTILE(9,4):RMUX33:O0 T4X 0.44	; tc2.IM[9]
RMUX46: 10'b0001000_010	; I:10	; <= LogicTILE(6,4):RMUX31:O0 T4X 0.475	; syn__1085_
RMUX47: 10'b0010000_010	; I:9	; <= LogicTILE(7,4):RMUX31:O0 T4X 0.44	; syn__0081_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b1000000_001	; I:14	; <= LogicTILE(8,2):RMUX85:O0 T4Y 0.567	; tc2.IM[7]
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b1000000_100	; I:0	; <= LogicTILE(7,4):OMUX24:O0 T1 0.193	; syn__0151_
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0100000_100	; I:1	; <= LogicTILE(8,4):OMUX29:O0 T0 0.197	; syn__0668_
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000001_100	; I:6	; <= BramTILE(10,4):RMUX86:O0 T4X 0.475	; syn__0694_
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000001_010	; I:13	; <= LogicTILE(8,3):RMUX62:O0 T4Y 0.527	; syn__0216_
RMUX62: 10'b0100000_100	; I:1	; <= LogicTILE(7,4):OMUX27:O0 T1 0.193	; syn__0169_
RMUX63: 10'b0000001_010	; I:13	; <= LogicTILE(8,3):RMUX39:O0 T4Y 0.527	; syn__0134_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b1000000_001	; I:14	; <= LogicTILE(8,2):RMUX85:O0 T4Y 0.567	; tc2.IM[7]
RMUX66: 10'b0010000_100	; I:2	; <= LogicTILE(8,4):OMUX32:O0 T0 0.197	; syn__1083_
RMUX67: 10'b0100000_100	; I:1	; <= LogicTILE(8,4):OMUX29:O0 T0 0.197	; syn__0668_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000001_010	; I:13	; <= LogicTILE(8,3):RMUX85:O0 T4Y 0.527	; syn__0150_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b1000000_100	; I:0	; <= LogicTILE(7,4):OMUX36:O0 T1 0.193	; syn__0133_
RMUX74: 10'b0010000_100	; I:2	; <= LogicTILE(7,4):OMUX42:O0 T1 0.193	; syn__0120_
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000010_100	; I:5	; <= LogicTILE(9,4):RMUX93:O0 T4X 0.44	; syn__0049_
RMUX77: 10'b1000000_100	; I:0	; <= LogicTILE(7,4):OMUX36:O0 T1 0.193	; syn__0133_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0100000_010	; I:8	; <= LogicTILE(12,4):RMUX43:O0 T4X 0.482	; syn__0535_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000010_010	; I:12	; <= LogicTILE(4,4):RMUX45:O0 T4X 0.482	; syn__0183_
RMUX84: 10'b0000001_010	; I:13	; <= LogicTILE(8,3):RMUX92:O0 T4Y 0.527	; syn__0142_
RMUX85: 10'b0000100_001	; I:18	; <= LogicTILE(8,6):RMUX44:O0 T4Y 0.567	; syn__0644_
RMUX86: 10'b0100000_100	; I:1	; <= LogicTILE(7,4):OMUX39:O0 T1 0.193	; syn__0108_
RMUX87: 10'b0001000_010	; I:10	; <= LogicTILE(6,4):RMUX45:O0 T4X 0.475	; syn__0676_
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0010000_010	; I:9	; <= LogicTILE(7,4):RMUX91:O0 T4X 0.44	; syn__0154_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b1000000_001	; I:14	; <= LogicTILE(8,2):RMUX92:O0 T4Y 0.567	; syn__1075_
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000001_010	; I:13	; <= LogicTILE(8,3):RMUX69:O0 T4Y 0.527	; syn__0170_
RMUX94: 10'b0000001_100	; I:6	; <= BramTILE(10,4):RMUX43:O0 T4X 0.475	; tc2.IM[5]
RMUX95: 10'b0000010_100	; I:5	; <= LogicTILE(9,4):RMUX43:O0 T4X 0.44	; syn__0048_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000100_100	; I:6	; A	; <= LogicTILE(8,4):OMUX31:O0 T0 0.996	; syn__1083_
alta_slice00_IMUX01: 12'b000000001_001	; I:26	; B	; <= LogicTILE(8,4):RMUX95:O0 T0 1.102	; syn__0048_
alta_slice00_IMUX02: 12'b000001000_001	; I:23	; C	; <= LogicTILE(8,4):RMUX76:O0 T0 1.014	; syn__0049_
alta_slice00_IMUX03: 12'b100000000_010	; I:9	; D	; <= LogicTILE(9,4):RMUX18:O0 T1 0.695	; syn__0047_
alta_slice00_LUT: 16'h00fb
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__1082_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000010000_100	; I:4	; A	; <= LogicTILE(8,4):OMUX19:O0 T0 0.996	; syn__0714_
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000000001_001	; I:26	; C	; <= LogicTILE(8,4):RMUX94:O0 T0 1.014	; tc2.IM[5]
alta_slice01_IMUX07: 12'b010000000_010	; I:10	; D	; <= LogicTILE(9,4):RMUX90:O0 T1 0.695	; syn__0688_
alta_slice01_LUT: 16'hfa0a
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0721_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000100000_010	; I:12	; A	; <= LogicTILE(8,4):RMUX10:O0 T0 1.143	; syn__0697_
alta_slice02_IMUX09: 12'b000001000_100	; I:5	; B	; <= LogicTILE(8,4):OMUX28:O0 T0 0.955	; syn__0668_
alta_slice02_IMUX10: 12'b000000001_001	; I:26	; C	; <= LogicTILE(8,4):RMUX94:O0 T0 1.014	; tc2.IM[5]
alta_slice02_IMUX11: 12'b001000000_010	; I:11	; D	; <= LogicTILE(8,4):RMUX05:O0 T0 0.688	; syn__0137_
alta_slice02_LUT: 16'hda8a
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut	; syn__0698_
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0698_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000001_010	; I:17	; A	; <= LogicTILE(8,4):RMUX40:O0 T0 1.143	; syn__0124_
alta_slice03_IMUX13: 12'b000000001_100	; I:8	; B	; <= LogicTILE(8,4):OMUX46:O0 T0 0.955	; syn__0132_
alta_slice03_IMUX14: 12'b000010000_010	; I:13	; C	; <= LogicTILE(8,4):RMUX16:O0 T0 1.014	; syn__0186_
alta_slice03_IMUX15: 12'b000000100_001	; I:24	; D	; <= LogicTILE(8,4):RMUX83:O0 T0 0.688	; syn__0183_
alta_slice03_LUT: 16'h8000
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__0123_
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b100000000_001	; I:18	; A	; <= LogicTILE(8,4):RMUX46:O0 T0 1.143	; syn__1085_
alta_slice04_IMUX17: 12'b010000000_010	; I:10	; B	; <= LogicTILE(9,4):RMUX54:O0 T1 1.109	; syn__0041_
alta_slice04_IMUX18: 12'b100000000_010	; I:9	; C	; <= LogicTILE(9,4):RMUX12:O0 T1 1.021	; syn__0042_
alta_slice04_IMUX19: 12'b000000100_010	; I:15	; D	; <= LogicTILE(8,4):RMUX29:O0 T0 0.688	; syn__0043_
alta_slice04_LUT: 16'hc0d4
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__1084_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000010_100	; I:7	; A	; <= LogicTILE(8,4):OMUX37:O0 T0 0.996	; syn__0152_
alta_slice05_IMUX21: 12'b100000000_010	; I:9	; B	; <= LogicTILE(9,4):RMUX30:O0 T1 1.109	; tc2.IM[9]
alta_slice05_IMUX22: 12'b000001000_010	; I:14	; C	; <= LogicTILE(8,4):RMUX22:O0 T0 1.014	; syn__0701_
alta_slice05_IMUX23: 12'b001000000_100	; I:2	; D	; <= LogicTILE(8,4):OMUX13:O0 T0 0.541	; syn__1084_
alta_slice05_LUT: 16'hd1e2
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0702_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b100000000_010	; I:9	; A	; <= LogicTILE(9,4):RMUX00:O0 T1 1.15	; tc2.IM[9]
alta_slice06_IMUX25: 12'b100000000_010	; I:9	; B	; <= LogicTILE(9,4):RMUX06:O0 T1 1.109	; syn__0713_
alta_slice06_IMUX26: 12'b000000000_000	; I:-1	; C
alta_slice06_IMUX27: 12'b000100000_010	; I:12	; D	; <= LogicTILE(8,4):RMUX11:O0 T0 0.688	; syn__0175_
alta_slice06_LUT: 16'h88dd
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0714_
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0714_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000001_001	; I:26	; A	; <= LogicTILE(8,4):RMUX94:O0 T0 1.143	; tc2.IM[5]
alta_slice07_IMUX29: 12'b100000000_001	; I:18	; B	; <= LogicTILE(8,4):RMUX47:O0 T0 1.102	; syn__0081_
alta_slice07_IMUX30: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,4):RMUX28:O0 T0 1.014	; syn__0723_
alta_slice07_IMUX31: 12'b000000010_001	; I:25	; D	; <= LogicTILE(8,4):RMUX89:O0 T0 0.688	; syn__0154_
alta_slice07_LUT: 16'hdad0
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0724_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000010_100	; I:7	; B	; <= LogicTILE(8,4):OMUX40:O0 T0 0.955	; syn__0045_
alta_slice08_IMUX34: 12'b001000000_100	; I:2	; C	; <= LogicTILE(8,4):OMUX13:O0 T0 0.867	; syn__1084_
alta_slice08_IMUX35: 12'b000000100_100	; I:6	; D	; <= LogicTILE(8,4):OMUX34:O0 T0 0.541	; syn__0046_
alta_slice08_LUT: 16'hfcc0
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0069_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000001_100	; I:8	; A	; <= LogicTILE(8,4):OMUX43:O0 T0 0.996	; syn__0070_
alta_slice09_IMUX37: 12'b100000000_010	; I:9	; B	; <= LogicTILE(9,4):RMUX30:O0 T1 1.109	; tc2.IM[9]
alta_slice09_IMUX38: 12'b010000000_010	; I:10	; C	; <= LogicTILE(9,4):RMUX84:O0 T1 1.021	; syn__0667_
alta_slice09_IMUX39: 12'b000010000_100	; I:4	; D	; <= LogicTILE(8,4):OMUX25:O0 T0 0.541	; syn__0069_
alta_slice09_LUT: 16'hd1e2
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0668_
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0668_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000100_100	; I:6	; A	; <= LogicTILE(8,4):OMUX34:O0 T0 0.996	; syn__0046_
alta_slice10_IMUX41: 12'b000000010_100	; I:7	; B	; <= LogicTILE(8,4):OMUX40:O0 T0 0.955	; syn__0045_
alta_slice10_IMUX42: 12'b001000000_100	; I:2	; C	; <= LogicTILE(8,4):OMUX13:O0 T0 0.867	; syn__1084_
alta_slice10_IMUX43: 12'b010000000_010	; I:10	; D	; <= LogicTILE(9,4):RMUX66:O0 T1 0.695	; syn__0044_
alta_slice10_LUT: 16'h00e8
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__1083_
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__1083_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b010000000_010	; I:10	; B	; <= LogicTILE(9,4):RMUX78:O0 T1 1.109	; tc2.IM[8]
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b000000000_000	; I:-1	; D
alta_slice11_LUT: 16'h1d1d
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0046_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000000010_100	; I:7	; C	; <= LogicTILE(8,4):OMUX40:O0 T0 0.867	; syn__0045_
alta_slice12_IMUX51: 12'b000001000_100	; I:5	; D	; <= LogicTILE(8,4):OMUX34:O0 T0 0.541	; syn__0046_
alta_slice12_LUT: 16'h0ff0
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0152_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b010000000_010	; I:10	; B	; <= LogicTILE(9,4):RMUX78:O0 T1 1.109	; tc2.IM[8]
alta_slice13_IMUX54: 12'b000000000_000	; I:-1	; C
alta_slice13_IMUX55: 12'b000100000_001	; I:21	; D	; <= LogicTILE(8,4):RMUX65:O0 T0 0.688	; tc2.IM[7]
alta_slice13_LUT: 16'h22dd
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0045_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000001000_001	; I:23	; C	; <= LogicTILE(8,4):RMUX76:O0 T0 1.014	; syn__0049_
alta_slice14_IMUX59: 12'b010000000_010	; I:10	; D	; <= LogicTILE(9,4):RMUX66:O0 T1 0.695	; syn__0044_
alta_slice14_LUT: 16'h000f
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0070_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000010000_001	; I:22	; A	; <= LogicTILE(8,4):RMUX70:O0 T0 1.143	; syn__0150_
alta_slice15_IMUX61: 12'b000001000_001	; I:23	; B	; <= LogicTILE(8,4):RMUX77:O0 T0 1.102	; syn__0133_
alta_slice15_IMUX62: 12'b010000000_100	; I:1	; C	; <= LogicTILE(8,4):OMUX07:O0 T0 0.867	; syn__0698_
alta_slice15_IMUX63: 12'b000000010_010	; I:16	; D	; <= LogicTILE(8,4):RMUX35:O0 T0 0.688	; syn__0141_
alta_slice15_LUT: 16'h8000
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0132_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 9 4
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000001_010	; I:13	; <= LogicTILE(9,3):RMUX25:O0 T4Y 0.527	; tc2.IM[9]
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000100_001	; I:18	; <= LogicTILE(9,6):RMUX50:O0 T4Y 0.567	; syn__1007_
RMUX03: 10'b0010000_100	; I:2	; <= LogicTILE(9,4):OMUX08:O0 T0 0.197	; syn__0042_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b1000000_001	; I:14	; <= LogicTILE(9,2):RMUX25:O0 T4Y 0.567	; syn__0713_
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0010000_010	; I:9	; <= LogicTILE(8,4):RMUX74:O0 T4X 0.44	; syn__0120_
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b1000000_001	; I:14	; <= LogicTILE(9,2):RMUX75:O0 T4Y 0.567	; syn__0672_
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0010000_100	; I:2	; <= LogicTILE(9,4):OMUX08:O0 T0 0.197	; syn__0042_
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0001000_100	; I:3	; <= LogicTILE(8,4):OMUX09:O0 T1 0.193	; syn__0123_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0001000_100	; I:3	; <= LogicTILE(9,4):OMUX11:O0 T0 0.197	; syn__0047_
RMUX19: 10'b0000001_001	; I:20	; <= LogicTILE(9,8):RMUX50:O0 T4Y 0.623	; syn__1039_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0010000_100	; I:2	; <= LogicTILE(8,4):OMUX06:O0 T1 0.193	; syn__0698_
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000100_001	; I:18	; <= LogicTILE(9,6):RMUX07:O0 T4Y 0.567	; IOvalue1[8]
RMUX26: 10'b1000000_100	; I:0	; <= LogicTILE(9,4):OMUX14:O0 T0 0.197	; syn__0048_
RMUX27: 10'b0000010_100	; I:5	; <= BramTILE(10,4):RMUX56:O0 T4X 0.44	; tc2.DM[8]
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b1000000_001	; I:14	; <= LogicTILE(9,2):RMUX55:O0 T4Y 0.567	; tc2.IM[9]
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000100_001	; I:18	; <= LogicTILE(9,6):RMUX80:O0 T4Y 0.567	; syn__0975_
RMUX33: 10'b0000001_010	; I:13	; <= LogicTILE(9,3):RMUX32:O0 T4Y 0.527	; tc2.IM[9]
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000100_100	; I:4	; <= LogicTILE(9,4):RMUX33:O0 T0 0.381	; tc2.IM[9]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0001000_100	; I:3	; <= LogicTILE(8,4):OMUX21:O0 T1 0.193	; syn__0724_
RMUX38: 10'b0001000_100	; I:3	; <= LogicTILE(9,4):OMUX23:O0 T0 0.197	; syn__0199_
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0010000_010	; I:9	; <= LogicTILE(8,4):RMUX31:O0 T4X 0.44	; syn__0141_
RMUX41: 10'b0100000_010	; I:8	; <= RogicTILE(13,4):RMUX79:O0 T4X 0.482	; syn__0710_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b1000000_100	; I:0	; <= LogicTILE(9,4):OMUX14:O0 T0 0.197	; syn__0048_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0010000_100	; I:2	; <= LogicTILE(9,4):OMUX32:O0 T0 0.197	; syn__0701_
RMUX50: 10'b0100000_010	; I:8	; <= RogicTILE(13,4):RMUX86:O0 T4X 0.482	; syn__0710_
RMUX51: 10'b1000000_001	; I:14	; <= LogicTILE(9,2):RMUX62:O0 T4Y 0.567	; syn__0176_
RMUX52: 10'b0001000_010	; I:10	; <= LogicTILE(7,4):RMUX15:O0 T4X 0.475	; syn__0073_
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0100000_100	; I:1	; <= LogicTILE(9,4):OMUX29:O0 T0 0.197	; syn__0041_
RMUX55: 10'b0000100_001	; I:18	; <= LogicTILE(9,6):RMUX37:O0 T4Y 0.567	; syn__0651_
RMUX56: 10'b0100000_100	; I:1	; <= LogicTILE(9,4):OMUX29:O0 T0 0.197	; syn__0041_
RMUX57: 10'b0000001_010	; I:13	; <= LogicTILE(9,3):RMUX62:O0 T4Y 0.527	; tc2.IM[8]
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000100_100	; I:4	; <= LogicTILE(9,4):RMUX57:O0 T0 0.381	; tc2.IM[8]
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000001_010	; I:13	; <= LogicTILE(9,3):RMUX62:O0 T4Y 0.527	; tc2.IM[8]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b1000000_001	; I:14	; <= LogicTILE(9,2):RMUX85:O0 T4Y 0.567	; syn__0130_
RMUX66: 10'b0001000_100	; I:3	; <= LogicTILE(9,4):OMUX35:O0 T0 0.197	; syn__0044_
RMUX67: 10'b1000000_100	; I:0	; <= LogicTILE(9,4):OMUX26:O0 T0 0.197	; syn__0685_
RMUX68: 10'b0000010_100	; I:5	; <= BramTILE(10,4):RMUX63:O0 T4X 0.44	; tc2.DM[10]
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000001_100	; I:6	; <= LogicTILE(11,4):RMUX13:O0 T4X 0.475	; syn__0535_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b1000000_010	; I:7	; <= LogicTILE(12,4):RMUX43:O0 T4X 0.48	; syn__0535_
RMUX74: 10'b0100000_001	; I:15	; <= LogicTILE(9,1):RMUX92:O0 T4Y 0.606	; syn__0693_
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000100_100	; I:4	; <= LogicTILE(9,4):RMUX74:O0 T0 0.381	; syn__0693_
RMUX77: 10'b0000001_100	; I:6	; <= LogicTILE(11,4):RMUX93:O0 T4X 0.475	; syn__0798_
RMUX78: 10'b0001000_001	; I:17	; <= LogicTILE(9,5):RMUX67:O0 T4Y 0.527	; tc2.IM[8]
RMUX79: 10'b0001000_001	; I:17	; <= LogicTILE(9,5):RMUX67:O0 T4Y 0.527	; tc2.IM[8]
RMUX80: 10'b0000010_010	; I:12	; <= LogicTILE(5,4):RMUX68:O0 T4X 0.482	; syn__1102_[2]
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0001000_010	; I:10	; <= LogicTILE(7,4):RMUX45:O0 T4X 0.475	; syn__0124_
RMUX84: 10'b0010000_100	; I:2	; <= LogicTILE(9,4):OMUX44:O0 T0 0.197	; syn__0667_
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0100000_010	; I:8	; <= RogicTILE(13,4):RMUX20:O0 T4X 0.482	; syn__0688_
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000010_001	; I:19	; <= LogicTILE(9,7):RMUX21:O0 T4Y 0.606	; syn__0626_
RMUX93: 10'b1000000_100	; I:0	; <= LogicTILE(9,4):OMUX38:O0 T0 0.197	; syn__0049_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000100_010	; I:11	; <= LogicTILE(6,4):RMUX91:O0 T4X 0.48	; syn__0077_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b010000000_100	; I:1	; B	; <= LogicTILE(9,4):OMUX04:O0 T0 0.955	; syn__0545_
alta_slice00_IMUX02: 12'b000000001_010	; I:17	; C	; <= LogicTILE(9,4):RMUX40:O0 T0 1.014	; syn__0141_
alta_slice00_IMUX03: 12'b000001000_001	; I:23	; D	; <= LogicTILE(9,4):RMUX77:O0 T0 0.688	; syn__0798_
alta_slice00_LUT: 16'h3f33
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; tc2.WD[16]
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000010000_001	; I:22	; B	; <= LogicTILE(9,4):RMUX71:O0 T0 1.102	; syn__0535_
alta_slice01_IMUX06: 12'b010000000_010	; I:10	; C	; <= BramTILE(10,4):RMUX84:O0 T1 1.021	; tc2.DM[16]
alta_slice01_IMUX07: 12'b010000000_010	; I:10	; D	; <= BramTILE(10,4):RMUX90:O0 T1 0.695	; tc2.IM[16]
alta_slice01_LUT: 16'h153f
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0545_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000000000_000	; I:-1	; C
alta_slice02_IMUX11: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,4):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice02_LUT: 16'h3355
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0042_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b100000000_010	; I:9	; B	; <= BramTILE(10,4):RMUX30:O0 T1 1.109	; tc2.IM[7]
alta_slice03_IMUX14: 12'b000000000_000	; I:-1	; C
alta_slice03_IMUX15: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,4):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice03_LUT: 16'hc028
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0047_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b010000000_010	; I:10	; B	; <= BramTILE(10,4):RMUX54:O0 T1 1.109	; tc2.IM[7]
alta_slice04_IMUX18: 12'b000000000_000	; I:-1	; C
alta_slice04_IMUX19: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,4):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice04_LUT: 16'h3c96
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0048_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b100000000_010	; I:9	; B	; <= BramTILE(10,4):RMUX30:O0 T1 1.109	; tc2.IM[7]
alta_slice05_IMUX22: 12'b000000000_000	; I:-1	; C
alta_slice05_IMUX23: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,4):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice05_LUT: 16'hc028
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0043_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b010000000_010	; I:10	; A	; <= BramTILE(10,4):RMUX48:O0 T1 1.15	; tc2.DM[9]
alta_slice06_IMUX25: 12'b000010000_001	; I:22	; B	; <= LogicTILE(9,4):RMUX71:O0 T0 1.102	; syn__0535_
alta_slice06_IMUX26: 12'b000000000_000	; I:-1	; C
alta_slice06_IMUX27: 12'b000000010_010	; I:16	; D	; <= LogicTILE(9,4):RMUX35:O0 T0 0.688	; tc2.IM[9]
alta_slice06_LUT: 16'h0777
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0552_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000100000_010	; I:12	; A	; <= LogicTILE(9,4):RMUX10:O0 T0 1.143	; syn__0672_
alta_slice07_IMUX29: 12'b000000001_010	; I:17	; B	; <= LogicTILE(9,4):RMUX41:O0 T0 1.102	; syn__0710_
alta_slice07_IMUX30: 12'b010000000_001	; I:19	; C	; <= LogicTILE(9,4):RMUX52:O0 T0 1.014	; syn__0073_
alta_slice07_IMUX31: 12'b000000001_001	; I:26	; D	; <= LogicTILE(9,4):RMUX95:O0 T0 0.688	; syn__0077_
alta_slice07_LUT: 16'h8acf
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0199_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b010000000_010	; I:10	; B	; <= BramTILE(10,4):RMUX54:O0 T1 1.109	; tc2.IM[7]
alta_slice08_IMUX34: 12'b000000000_000	; I:-1	; C
alta_slice08_IMUX35: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,4):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice08_LUT: 16'hb717
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0685_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b100000000_010	; I:9	; B	; <= BramTILE(10,4):RMUX30:O0 T1 1.109	; tc2.IM[7]
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,4):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice09_LUT: 16'h33c3
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0041_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b010000000_010	; I:10	; B	; <= BramTILE(10,4):RMUX54:O0 T1 1.109	; tc2.IM[7]
alta_slice10_IMUX42: 12'b000000000_000	; I:-1	; C
alta_slice10_IMUX43: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,4):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice10_LUT: 16'hb717
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0701_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b100000000_010	; I:9	; B	; <= BramTILE(10,4):RMUX30:O0 T1 1.109	; tc2.IM[7]
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,4):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice11_LUT: 16'hc028
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0044_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b010000000_010	; I:10	; B	; <= BramTILE(10,4):RMUX54:O0 T1 1.109	; tc2.IM[7]
alta_slice12_IMUX50: 12'b000000000_000	; I:-1	; C
alta_slice12_IMUX51: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,4):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice12_LUT: 16'h0341
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0049_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000100000_001	; I:21	; B	; <= LogicTILE(9,4):RMUX65:O0 T0 1.102	; syn__0130_
alta_slice13_IMUX54: 12'b000001000_001	; I:23	; C	; <= LogicTILE(9,4):RMUX76:O0 T0 1.014	; syn__0693_
alta_slice13_IMUX55: 12'b000000010_010	; I:16	; D	; <= LogicTILE(9,4):RMUX35:O0 T0 0.688	; tc2.IM[9]
alta_slice13_LUT: 16'h0333
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0694_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b010000000_010	; I:10	; B	; <= BramTILE(10,4):RMUX54:O0 T1 1.109	; tc2.IM[7]
alta_slice14_IMUX58: 12'b000000000_000	; I:-1	; C
alta_slice14_IMUX59: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,4):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice14_LUT: 16'hb717
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0667_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000100_001	; I:24	; B	; <= LogicTILE(9,4):RMUX83:O0 T0 1.102	; syn__0124_
alta_slice15_IMUX62: 12'b000100000_100	; I:3	; C	; <= LogicTILE(9,4):OMUX19:O0 T0 0.867	; syn__0552_
alta_slice15_IMUX63: 12'b000001000_001	; I:23	; D	; <= LogicTILE(9,4):RMUX77:O0 T0 0.688	; syn__0798_
alta_slice15_LUT: 16'h3f0f
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; tc2.WD[9]
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 10 4
BramClkMUX00: 4'b0010	; Clk0	; syn__1103_
BramClkMUX01: 4'b0011	; Clk1	; syn__1103_
CLKMODE: 1'b0
CtrlMUX00: 12'b000000101_000	; I:-1	; tc2.WriteDM
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000000100_001	; I:24	; AddressA[0]	; <= BramTILE(10,4):RMUX88:O0 T0 0.688	; IOaddr2[0]
IMUX01: 12'b000100000_010	; I:12	; AddressA[1]	; <= BramTILE(10,4):RMUX18:O0 T0 0.688	; IOaddr2[1]
IMUX02: 12'b000100000_010	; I:12	; AddressA[2]	; <= BramTILE(10,4):RMUX16:O0 T0 0.688	; IOaddr2[2]
IMUX03: 12'b000001000_010	; I:14	; AddressA[3]	; <= BramTILE(10,4):RMUX29:O0 T0 0.688	; IOaddr2[3]
IMUX04: 12'b010000000_001	; I:19	; AddressA[4]	; <= BramTILE(10,4):RMUX58:O0 T0 0.688	; IOaddr2[4]
IMUX05: 12'b000100000_001	; I:21	; AddressA[5]	; <= BramTILE(10,4):RMUX71:O0 T0 0.688	; IOaddr2[5]
IMUX06: 12'b010000000_010	; I:10	; AddressA[6]	; <= BramTILE(10,4):RMUX06:O0 T0 0.688	; IOaddr2[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b000000010_001	; I:25	; DataInA[0]	; <= BramTILE(10,4):RMUX94:O0 T0 0.688	; IOvalue2[0]
IMUX13: 12'b000000001_100	; I:8	; DataInA[1]	; <= BramTILE(10,4):RMUX05:O0 T0 0.688	; IOvalue2[1]
IMUX14: 12'b000000010_010	; I:16	; DataInA[2]	; <= BramTILE(10,4):RMUX40:O0 T0 0.688	; IOvalue2[2]
IMUX15: 12'b000000100_010	; I:15	; DataInA[3]	; <= BramTILE(10,4):RMUX35:O0 T0 0.688	; IOvalue2[3]
IMUX16: 12'b100000000_010	; I:9	; DataInA[4]	; <= BramTILE(10,4):RMUX10:O0 T0 0.688	; IOvalue2[4]
IMUX17: 12'b001000000_001	; I:20	; DataInA[5]	; <= BramTILE(10,4):RMUX65:O0 T0 0.688	; IOvalue2[5]
IMUX18: 12'b000000001_100	; I:8	; DataInA[6]	; <= BramTILE(10,4):RMUX04:O0 T0 0.688	; IOvalue2[6]
IMUX19: 12'b000010000_100	; I:4	; DataInA[7]	; <= LogicTILE(11,4):RMUX06:O0 T1 0.695	; IOvalue2[7]
IMUX20: 12'b000000100_100	; I:6	; DataInA[8]	; <= LogicTILE(11,4):RMUX48:O0 T1 0.695	; IOvalue2[8]
IMUX21: 12'b000000010_001	; I:25	; DataInA[9]	; <= BramTILE(10,4):RMUX95:O0 T0 0.688	; IOvalue2[9]
IMUX22: 12'b000010000_001	; I:22	; DataInA[10]	; <= BramTILE(10,4):RMUX76:O0 T0 0.688	; IOvalue2[10]
IMUX23: 12'b000000001_010	; I:17	; DataInA[11]	; <= BramTILE(10,4):RMUX47:O0 T0 0.688	; IOvalue2[11]
IMUX24: 12'b000000100_010	; I:15	; DataInA[12]	; <= BramTILE(10,4):RMUX34:O0 T0 0.688	; IOvalue2[12]
IMUX25: 12'b000001000_010	; I:14	; DataInA[13]	; <= BramTILE(10,4):RMUX36:O0 T0 0.688	; IOvalue2[13]
IMUX26: 12'b000100000_001	; I:21	; DataInA[14]	; <= BramTILE(10,4):RMUX70:O0 T0 0.688	; IOvalue2[14]
IMUX27: 12'b100000000_010	; I:9	; DataInA[15]	; <= BramTILE(10,4):RMUX11:O0 T0 0.688	; IOvalue2[15]
IMUX28: 12'b001000000_010	; I:11	; DataInA[16]	; <= BramTILE(10,4):RMUX22:O0 T0 0.688	; IOvalue2[16]
IMUX29: 12'b010000000_001	; I:19	; DataInA[17]	; <= BramTILE(10,4):RMUX59:O0 T0 0.688	; IOvalue2[17]
IMUX30: 12'b000000001_010	; I:17	; <= BramTILE(10,4):RMUX46:O0 T0 0.381	; syn__1103_
IMUX31: 12'b000000100_010	; I:15	; <= BramTILE(10,4):RMUX41:O0 T0 0.381	; syn__1103_
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b010000000_010	; I:10	; AddressB[6]	; <= BramTILE(10,4):RMUX17:O0 T0 0.688	; IOaddr2[6]
IMUX58: 12'b100000000_001	; I:18	; AddressB[5]	; <= BramTILE(10,4):RMUX64:O0 T0 0.688	; IOaddr2[5]
IMUX59: 12'b000000010_010	; I:16	; AddressB[4]	; <= BramTILE(10,4):RMUX53:O0 T0 0.688	; IOaddr2[4]
IMUX60: 12'b000100000_010	; I:12	; AddressB[3]	; <= BramTILE(10,4):RMUX28:O0 T0 0.688	; IOaddr2[3]
IMUX61: 12'b001000000_010	; I:11	; AddressB[2]	; <= BramTILE(10,4):RMUX23:O0 T0 0.688	; IOaddr2[2]
IMUX62: 12'b000001000_100	; I:5	; AddressB[1]	; <= LogicTILE(11,4):RMUX36:O0 T1 0.695	; IOaddr2[1]
IMUX63: 12'b000001000_001	; I:23	; AddressB[0]	; <= BramTILE(10,4):RMUX89:O0 T0 0.688	; IOaddr2[0]
INIT_VAL: 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0001000_100	; I:3	; <= BramTILE(10,4):BufMUX19:O0 T0 0.3	; tc2.DM[3]
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0010000_001	; I:16	; <= BramTILE(10,1):RMUX27:O0 T4Y 0.623	; IOvalue2[6]
RMUX05: 10'b0000001_100	; I:6	; <= LogicTILE(12,4):RMUX03:O0 T4X 0.475	; IOvalue2[1]
RMUX06: 10'b1000000_001	; I:14	; <= BramTILE(10,2):RMUX25:O0 T4Y 0.567	; IOaddr2[6]
RMUX07: 10'b1000000_100	; I:0	; <= LogicTILE(9,4):OMUX00:O0 T1 0.193	; tc2.WD[16]
RMUX08: 10'b1000000_100	; I:0	; <= BramTILE(10,4):BufMUX16:O0 T0 0.3	; tc2.DM[0]
RMUX09: 10'b0010000_100	; I:2	; <= BramTILE(10,4):BufMUX18:O0 T0 0.3	; tc2.DM[2]
RMUX10: 10'b0001000_001	; I:17	; <= BramTILE(10,5):RMUX27:O0 T4Y 0.527	; IOvalue2[4]
RMUX11: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX75:O0 T4Y 0.606	; IOvalue2[15]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000010_001	; I:19	; <= BramTILE(10,7):RMUX50:O0 T4Y 0.606	; tc1.IM[9]
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0100000_100	; I:1	; <= BramTILE(10,4):BufMUX17:O0 T0 0.3	; tc2.DM[1]
RMUX16: 10'b0000001_010	; I:13	; <= BramTILE(10,3):RMUX25:O0 T4Y 0.527	; IOaddr2[2]
RMUX17: 10'b1000000_001	; I:14	; <= BramTILE(10,2):RMUX25:O0 T4Y 0.567	; IOaddr2[6]
RMUX18: 10'b1000000_001	; I:14	; <= BramTILE(10,2):RMUX02:O0 T4Y 0.567	; IOaddr2[1]
RMUX19: 10'b0000100_001	; I:18	; <= BramTILE(10,6):RMUX50:O0 T4Y 0.567	; IOvalue1[9]
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000001_010	; I:13	; <= BramTILE(10,3):RMUX75:O0 T4Y 0.527	; tc2.IM[16]
RMUX22: 10'b0010000_001	; I:16	; <= BramTILE(10,1):RMUX73:O0 T4Y 0.623	; IOvalue2[16]
RMUX23: 10'b0000001_010	; I:13	; <= BramTILE(10,3):RMUX25:O0 T4Y 0.527	; IOaddr2[2]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000100_001	; I:18	; <= BramTILE(10,6):RMUX07:O0 T4Y 0.567	; IOvalue1[2]
RMUX26: 10'b0100000_100	; I:1	; <= BramTILE(10,4):BufMUX21:O0 T0 0.3	; tc2.DM[5]
RMUX27: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX32:O0 T4Y 0.606	; IOvalue2[4]
RMUX28: 10'b1000000_001	; I:14	; <= BramTILE(10,2):RMUX09:O0 T4Y 0.567	; IOaddr2[3]
RMUX29: 10'b1000000_001	; I:14	; <= BramTILE(10,2):RMUX09:O0 T4Y 0.567	; IOaddr2[3]
RMUX30: 10'b0000001_010	; I:13	; <= BramTILE(10,3):RMUX55:O0 T4Y 0.527	; tc2.IM[7]
RMUX31: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX55:O0 T4Y 0.606	; IOvalue2[11]
RMUX32: 10'b0000001_001	; I:20	; <= BramTILE(10,8):RMUX80:O0 T4Y 0.623	; IOvalue1[15]
RMUX33: 10'b0100000_100	; I:1	; <= LogicTILE(9,4):OMUX15:O0 T1 0.193	; syn__0043_
RMUX34: 10'b0010000_001	; I:16	; <= BramTILE(10,1):RMUX57:O0 T4Y 0.623	; IOvalue2[12]
RMUX35: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX09:O0 T4Y 0.606	; IOvalue2[3]
RMUX36: 10'b0010000_001	; I:16	; <= BramTILE(10,1):RMUX80:O0 T4Y 0.623	; IOvalue2[13]
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0010000_100	; I:2	; <= BramTILE(10,4):BufMUX22:O0 T0 0.3	; tc2.DM[6]
RMUX39: 10'b0000100_001	; I:18	; <= BramTILE(10,6):RMUX57:O0 T4Y 0.567	; IOvalue1[12]
RMUX40: 10'b0010000_001	; I:16	; <= BramTILE(10,1):RMUX07:O0 T4Y 0.623	; IOvalue2[2]
RMUX41: 10'b0001000_001	; I:17	; <= BramTILE(10,5):RMUX07:O0 T4Y 0.527	; syn__1103_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000001_010	; I:13	; <= BramTILE(10,3):RMUX32:O0 T4Y 0.527	; tc2.IM[5]
RMUX44: 10'b0001000_100	; I:3	; <= BramTILE(10,4):BufMUX23:O0 T0 0.3	; tc2.DM[7]
RMUX45: 10'b1000000_100	; I:0	; <= BramTILE(10,4):BufMUX20:O0 T0 0.3	; tc2.DM[4]
RMUX46: 10'b0001000_001	; I:17	; <= BramTILE(10,5):RMUX07:O0 T4Y 0.527	; syn__1103_
RMUX47: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX55:O0 T4Y 0.606	; IOvalue2[11]
RMUX48: 10'b1000000_100	; I:0	; <= BramTILE(10,4):BufMUX24:O0 T0 0.3	; tc2.DM[9]
RMUX49: 10'b0010000_100	; I:2	; <= BramTILE(10,4):BufMUX26:O0 T0 0.3	; tc2.DM[11]
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0001000_100	; I:3	; <= BramTILE(10,4):BufMUX27:O0 T0 0.3	; tc2.DM[12]
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b1000000_001	; I:14	; <= BramTILE(10,2):RMUX39:O0 T4Y 0.567	; IOaddr2[4]
RMUX54: 10'b1000000_001	; I:14	; <= BramTILE(10,2):RMUX85:O0 T4Y 0.567	; tc2.IM[7]
RMUX55: 10'b0001000_001	; I:17	; <= BramTILE(10,5):RMUX37:O0 T4Y 0.527	; IOaddr1[5]
RMUX56: 10'b0000100_100	; I:4	; <= BramTILE(10,4):BufMUX34:O0 T0 0.3	; tc2.DM[8]
RMUX57: 10'b0000001_100	; I:6	; <= LogicTILE(12,4):RMUX86:O0 T4X 0.475	; tc2.WD[1]
RMUX58: 10'b1000000_001	; I:14	; <= BramTILE(10,2):RMUX39:O0 T4Y 0.567	; IOaddr2[4]
RMUX59: 10'b0010000_001	; I:16	; <= BramTILE(10,1):RMUX87:O0 T4Y 0.623	; IOvalue2[17]
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0100000_100	; I:1	; <= BramTILE(10,4):BufMUX25:O0 T0 0.3	; tc2.DM[10]
RMUX64: 10'b0000100_001	; I:18	; <= BramTILE(10,6):RMUX37:O0 T4Y 0.567	; IOaddr2[5]
RMUX65: 10'b0010000_001	; I:16	; <= BramTILE(10,1):RMUX37:O0 T4Y 0.623	; IOvalue2[5]
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0010000_001	; I:16	; <= BramTILE(10,1):RMUX14:O0 T4Y 0.623	; IOvalue2[2]
RMUX68: 10'b0000001_010	; I:13	; <= BramTILE(10,3):RMUX39:O0 T4Y 0.527	; tc2.IM[4]
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX85:O0 T4Y 0.606	; IOvalue2[14]
RMUX71: 10'b0000100_001	; I:18	; <= BramTILE(10,6):RMUX37:O0 T4Y 0.567	; IOaddr2[5]
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000100_100	; I:4	; <= BramTILE(10,4):BufMUX35:O0 T0 0.3	; tc2.DM[17]
RMUX74: 10'b0000100_001	; I:18	; <= BramTILE(10,6):RMUX44:O0 T4Y 0.567	; IOvalue1[7]
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX69:O0 T4Y 0.606	; IOvalue2[10]
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0001000_001	; I:17	; <= BramTILE(10,5):RMUX67:O0 T4Y 0.527	; tc2.IM[11]
RMUX80: 10'b1000000_100	; I:0	; <= BramTILE(10,4):BufMUX28:O0 T0 0.3	; tc2.DM[13]
RMUX81: 10'b0010000_100	; I:2	; <= BramTILE(10,4):BufMUX30:O0 T0 0.3	; tc2.DM[15]
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0001000_100	; I:3	; <= BramTILE(10,4):BufMUX31:O0 T0 0.3	; tc2.DM[16]
RMUX85: 10'b0000100_001	; I:18	; <= BramTILE(10,6):RMUX44:O0 T4Y 0.567	; IOvalue1[7]
RMUX86: 10'b0100000_100	; I:1	; <= LogicTILE(9,4):OMUX39:O0 T1 0.193	; syn__0694_
RMUX87: 10'b0001000_100	; I:3	; <= LogicTILE(9,4):OMUX45:O0 T1 0.193	; tc2.WD[9]
RMUX88: 10'b1000000_001	; I:14	; <= BramTILE(10,2):RMUX19:O0 T4Y 0.567	; IOaddr2[0]
RMUX89: 10'b1000000_001	; I:14	; <= BramTILE(10,2):RMUX19:O0 T4Y 0.567	; IOaddr2[0]
RMUX90: 10'b0000001_010	; I:13	; <= BramTILE(10,3):RMUX92:O0 T4Y 0.527	; tc2.IM[16]
RMUX91: 10'b0100000_100	; I:1	; <= BramTILE(10,4):BufMUX29:O0 T0 0.3	; tc2.DM[14]
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000010_100	; I:5	; <= LogicTILE(11,4):RMUX93:O0 T4X 0.44	; syn__0798_
RMUX94: 10'b0000001_010	; I:13	; <= BramTILE(10,3):RMUX19:O0 T4Y 0.527	; IOvalue2[0]
RMUX95: 10'b0010000_001	; I:16	; <= BramTILE(10,1):RMUX67:O0 T4Y 0.623	; IOvalue2[9]
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b1
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0001	; AsyncReset0
TileAsyncMUX01: 4'b0001	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0100	; WeRenA	; tc2.WriteDM
TileWeRenMUX01: 4'b0001	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 11 4
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b1000000_001	; I:14	; <= LogicTILE(11,2):RMUX02:O0 T4Y 0.567	; syn__0175_
RMUX04: 10'b0001000_010	; I:10	; <= LogicTILE(9,4):RMUX51:O0 T4X 0.475	; syn__0176_
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0100000_001	; I:15	; <= LogicTILE(11,1):RMUX25:O0 T4Y 0.606	; IOvalue2[7]
RMUX07: 10'b0010000_100	; I:2	; <= LogicTILE(11,4):OMUX08:O0 T0 0.197	; tc2.WD[15]
RMUX08: 10'b1000000_100	; I:0	; <= LogicTILE(11,4):OMUX02:O0 T0 0.197	; syn__0535_
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000001_010	; I:13	; <= LogicTILE(11,3):RMUX75:O0 T4Y 0.527	; syn__0231_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b1000000_100	; I:0	; <= LogicTILE(11,4):OMUX02:O0 T0 0.197	; syn__0535_
RMUX14: 10'b0010000_100	; I:2	; <= LogicTILE(11,4):OMUX08:O0 T0 0.197	; tc2.WD[15]
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000001_010	; I:13	; <= LogicTILE(11,3):RMUX25:O0 T4Y 0.527	; syn__0219_
RMUX17: 10'b0100000_010	; I:8	; <= LogicTILE(12,4):RMUX01:O0 T4X 0.482	; tc2.IM[2]
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b1000000_100	; I:0	; <= LogicTILE(11,4):OMUX02:O0 T0 0.197	; syn__0535_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000100_010	; I:11	; <= LogicTILE(8,4):RMUX51:O0 T4X 0.48	; syn__0151_
RMUX22: 10'b0000010_010	; I:12	; <= LogicTILE(7,4):RMUX01:O0 T4X 0.482	; syn__0213_
RMUX23: 10'b0010000_010	; I:9	; <= BramTILE(10,4):RMUX01:O0 T4X 0.44	; tc2.DM[3]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0010000_010	; I:9	; <= BramTILE(10,4):RMUX31:O0 T4X 0.44	; IOvalue2[11]
RMUX26: 10'b0001000_001	; I:17	; <= LogicTILE(11,5):RMUX80:O0 T4Y 0.527	; IOaddr1[12]
RMUX27: 10'b0000100_010	; I:11	; <= LogicTILE(8,4):RMUX08:O0 T4X 0.48	; tc2.DM[5]
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0010000_010	; I:9	; <= BramTILE(10,4):RMUX81:O0 T4X 0.44	; tc2.DM[15]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000001_010	; I:13	; <= LogicTILE(11,3):RMUX09:O0 T4Y 0.527	; tc2.IM[1]
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b1000000_001	; I:14	; <= LogicTILE(11,2):RMUX32:O0 T4Y 0.567	; IOaddr2[1]
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000001_100	; I:6	; <= RogicTILE(13,4):RMUX33:O0 T4X 0.475	; syn__0104_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0100000_010	; I:8	; <= LogicTILE(12,4):RMUX08:O0 T4X 0.482	; syn__0696_
RMUX44: 10'b0001000_100	; I:3	; <= LogicTILE(11,4):OMUX23:O0 T0 0.197	; syn__1074_
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0100000_001	; I:15	; <= LogicTILE(11,1):RMUX55:O0 T4Y 0.606	; tc2.IM[0]
RMUX48: 10'b0100000_001	; I:15	; <= LogicTILE(11,1):RMUX85:O0 T4Y 0.606	; IOvalue2[8]
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0001000_010	; I:10	; <= LogicTILE(9,4):RMUX38:O0 T4X 0.475	; syn__0199_
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000100_001	; I:18	; <= LogicTILE(11,6):RMUX87:O0 T4Y 0.567	; tc2.IM[3]
RMUX53: 10'b0010000_010	; I:9	; <= BramTILE(10,4):RMUX15:O0 T4X 0.44	; tc2.DM[1]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000001_100	; I:6	; <= RogicTILE(13,4):RMUX86:O0 T4X 0.475	; syn__0710_
RMUX57: 10'b0010000_010	; I:9	; <= BramTILE(10,4):RMUX38:O0 T4X 0.44	; tc2.DM[6]
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0010000_100	; I:2	; <= LogicTILE(11,4):OMUX32:O0 T0 0.197	; tc2.WriteDM
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b1000000_001	; I:14	; <= LogicTILE(11,2):RMUX85:O0 T4Y 0.567	; tc2.IM[15]
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b1000000_100	; I:0	; <= LogicTILE(11,4):OMUX26:O0 T0 0.197	; syn__0563_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0001000_010	; I:10	; <= LogicTILE(9,4):RMUX15:O0 T4X 0.475	; syn__0123_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000100_010	; I:11	; <= LogicTILE(8,4):RMUX61:O0 T4X 0.48	; syn__0216_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0010000_100	; I:2	; <= LogicTILE(11,4):OMUX44:O0 T0 0.197	; syn__0561_
RMUX74: 10'b1000000_001	; I:14	; <= LogicTILE(11,2):RMUX92:O0 T4Y 0.567	; IOvalue2[1]
RMUX75: 10'b0010000_010	; I:9	; <= BramTILE(10,4):RMUX68:O0 T4X 0.44	; tc2.IM[4]
RMUX76: 10'b0010000_010	; I:9	; <= BramTILE(10,4):RMUX45:O0 T4X 0.44	; tc2.DM[4]
RMUX77: 10'b0000100_100	; I:4	; <= LogicTILE(11,4):RMUX75:O0 T0 0.381	; tc2.IM[4]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0001000_010	; I:10	; <= LogicTILE(9,4):RMUX68:O0 T4X 0.475	; tc2.DM[10]
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000010_100	; I:5	; <= LogicTILE(12,4):RMUX93:O0 T4X 0.44	; syn__0566_
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_100	; I:1	; <= LogicTILE(11,4):OMUX41:O0 T0 0.197	; syn__0798_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0100000_100	; I:1	; <= LogicTILE(11,4):OMUX41:O0 T0 0.197	; syn__0798_
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0100000_100	; I:1	; <= LogicTILE(11,4):OMUX41:O0 T0 0.197	; syn__0798_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000100_010	; I:11	; <= LogicTILE(8,4):RMUX91:O0 T4X 0.48	; syn__1075_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000010000_010	; I:13	; B	; <= LogicTILE(11,4):RMUX17:O0 T0 1.102	; tc2.IM[2]
alta_slice00_IMUX02: 12'b000000010_010	; I:16	; C	; <= LogicTILE(11,4):RMUX34:O0 T0 1.014	; tc2.IM[1]
alta_slice00_IMUX03: 12'b100000000_001	; I:18	; D	; <= LogicTILE(11,4):RMUX47:O0 T0 0.688	; tc2.IM[0]
alta_slice00_LUT: 16'h0004
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0535_
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0535_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000010000_001	; I:22	; B	; <= LogicTILE(11,4):RMUX71:O0 T0 1.102	; syn__0216_
alta_slice01_IMUX06: 12'b100000000_100	; I:0	; C	; <= LogicTILE(11,4):OMUX01:O0 T0 0.867	; syn__0535_
alta_slice01_IMUX07: 12'b000000010_100	; I:7	; D	; <= LogicTILE(11,4):OMUX40:O0 T0 0.541	; syn__0798_
alta_slice01_LUT: 16'hb3a0
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b001000000_100	; I:2	; B	; <= LogicTILE(11,4):OMUX10:O0 T0 0.955	; syn__0546_
alta_slice02_IMUX10: 12'b000010000_010	; I:13	; C	; <= LogicTILE(11,4):RMUX16:O0 T0 1.014	; syn__0219_
alta_slice02_IMUX11: 12'b000000010_100	; I:7	; D	; <= LogicTILE(11,4):OMUX40:O0 T0 0.541	; syn__0798_
alta_slice02_LUT: 16'h3f33
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; tc2.WD[15]
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000100000_001	; I:21	; B	; <= LogicTILE(11,4):RMUX65:O0 T0 1.102	; tc2.IM[15]
alta_slice03_IMUX14: 12'b100000000_100	; I:0	; C	; <= LogicTILE(11,4):OMUX01:O0 T0 0.867	; syn__0535_
alta_slice03_IMUX15: 12'b000000100_010	; I:15	; D	; <= LogicTILE(11,4):RMUX29:O0 T0 0.688	; tc2.DM[15]
alta_slice03_LUT: 16'h0777
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0546_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000001000_010	; I:14	; A	; <= LogicTILE(11,4):RMUX22:O0 T0 1.143	; syn__0213_
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b100000000_100	; I:0	; C	; <= LogicTILE(11,4):OMUX01:O0 T0 0.867	; syn__0535_
alta_slice04_IMUX19: 12'b000000010_100	; I:7	; D	; <= LogicTILE(11,4):OMUX40:O0 T0 0.541	; syn__0798_
alta_slice04_LUT: 16'hd5c0
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b100000000_001	; I:18	; B	; <= LogicTILE(11,4):RMUX47:O0 T0 1.102	; tc2.IM[0]
alta_slice05_IMUX22: 12'b000000010_010	; I:16	; C	; <= LogicTILE(11,4):RMUX34:O0 T0 1.014	; tc2.IM[1]
alta_slice05_IMUX23: 12'b000000010_100	; I:7	; D	; <= LogicTILE(11,4):OMUX40:O0 T0 0.541	; syn__0798_
alta_slice05_LUT: 16'h0c00
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; tc2.WriteIM
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000001000_010	; I:14	; A	; <= LogicTILE(11,4):RMUX22:O0 T0 1.143	; syn__0213_
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b000010000_010	; I:13	; C	; <= LogicTILE(11,4):RMUX16:O0 T0 1.014	; syn__0219_
alta_slice06_IMUX27: 12'b000010000_001	; I:22	; D	; <= LogicTILE(11,4):RMUX71:O0 T0 0.688	; syn__0216_
alta_slice06_LUT: 16'ha000
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0212_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000100000_100	; I:3	; A	; <= LogicTILE(11,4):OMUX19:O0 T0 0.996	; syn__0212_
alta_slice07_IMUX29: 12'b000000001_100	; I:8	; B	; <= LogicTILE(11,4):OMUX46:O0 T0 0.955	; syn__0222_
alta_slice07_IMUX30: 12'b010000000_001	; I:19	; C	; <= LogicTILE(11,4):RMUX52:O0 T0 1.014	; tc2.IM[3]
alta_slice07_IMUX31: 12'b000000001_001	; I:26	; D	; <= LogicTILE(11,4):RMUX95:O0 T0 0.688	; syn__1075_
alta_slice07_LUT: 16'hc8c0
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__1074_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b010000000_001	; I:19	; A	; <= LogicTILE(11,4):RMUX52:O0 T0 1.143	; tc2.IM[3]
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b100000000_100	; I:0	; C	; <= LogicTILE(11,4):OMUX01:O0 T0 0.867	; syn__0535_
alta_slice08_IMUX35: 12'b000001000_010	; I:14	; D	; <= LogicTILE(11,4):RMUX23:O0 T0 0.688	; tc2.DM[3]
alta_slice08_LUT: 16'h0777
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0563_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b100000000_010	; I:9	; C	; <= LogicTILE(12,4):RMUX36:O0 T1 1.021	; tc2.PC[5]
alta_slice09_IMUX39: 12'b000100000_010	; I:12	; D	; <= LogicTILE(11,4):RMUX11:O0 T0 0.688	; syn__0231_
alta_slice09_LUT: 16'hf000
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0233_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b100000000_001	; I:18	; B	; <= LogicTILE(11,4):RMUX47:O0 T0 1.102	; tc2.IM[0]
alta_slice10_IMUX42: 12'b000000010_010	; I:16	; C	; <= LogicTILE(11,4):RMUX34:O0 T0 1.014	; tc2.IM[1]
alta_slice10_IMUX43: 12'b000000010_100	; I:7	; D	; <= LogicTILE(11,4):OMUX40:O0 T0 0.541	; syn__0798_
alta_slice10_LUT: 16'h3000
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut	; tc2.WriteDM
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000010_010	; I:16	; A	; <= LogicTILE(11,4):RMUX34:O0 T0 1.143	; tc2.IM[1]
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b100000000_100	; I:0	; C	; <= LogicTILE(11,4):OMUX01:O0 T0 0.867	; syn__0535_
alta_slice11_IMUX47: 12'b010000000_001	; I:19	; D	; <= LogicTILE(11,4):RMUX53:O0 T0 0.688	; tc2.DM[1]
alta_slice11_LUT: 16'h0777
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0567_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000100_001	; I:24	; A	; <= LogicTILE(11,4):RMUX82:O0 T0 1.143	; syn__0566_
alta_slice12_IMUX49: 12'b000001000_100	; I:5	; B	; <= LogicTILE(11,4):OMUX34:O0 T0 0.955	; syn__0567_
alta_slice12_IMUX50: 12'b001000000_010	; I:11	; C	; <= LogicTILE(11,4):RMUX04:O0 T0 1.014	; syn__0176_
alta_slice12_IMUX51: 12'b000000010_100	; I:7	; D	; <= LogicTILE(11,4):OMUX40:O0 T0 0.541	; syn__0798_
alta_slice12_LUT: 16'hbfbb
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; tc2.WD[1]
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000000000_000	; I:-1	; C
alta_slice13_IMUX55: 12'b000010000_010	; I:13	; D	; <= LogicTILE(11,4):RMUX17:O0 T0 0.688	; tc2.IM[2]
alta_slice13_LUT: 16'h0033
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0798_
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0798_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000001000_001	; I:23	; A	; <= LogicTILE(11,4):RMUX76:O0 T0 1.143	; tc2.DM[4]
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b100000000_100	; I:0	; C	; <= LogicTILE(11,4):OMUX01:O0 T0 0.867	; syn__0535_
alta_slice14_IMUX59: 12'b000001000_001	; I:23	; D	; <= LogicTILE(11,4):RMUX77:O0 T0 0.688	; tc2.IM[4]
alta_slice14_LUT: 16'h135f
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0561_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b010000000_010	; I:10	; C	; <= LogicTILE(12,4):RMUX84:O0 T1 1.021	; tc2.IM[4]
alta_slice15_IMUX63: 12'b000010000_001	; I:22	; D	; <= LogicTILE(11,4):RMUX71:O0 T0 0.688	; syn__0216_
alta_slice15_LUT: 16'h5055
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0222_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 12 4
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b1000000_001	; I:14	; <= LogicTILE(12,2):RMUX25:O0 T4Y 0.567	; tc2.IM[2]
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0010000_010	; I:9	; <= LogicTILE(11,4):RMUX74:O0 T4X 0.44	; IOvalue2[1]
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000010_010	; I:12	; <= LogicTILE(8,4):RMUX01:O0 T4X 0.482	; syn__0180_
RMUX08: 10'b0100000_001	; I:15	; <= LogicTILE(12,1):RMUX02:O0 T4Y 0.606	; syn__0696_
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0001000_010	; I:10	; <= BramTILE(10,4):RMUX51:O0 T4X 0.475	; tc2.DM[12]
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0001000_001	; I:17	; <= LogicTILE(12,5):RMUX73:O0 T4Y 0.527	; syn__0687_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0001000_010	; I:10	; <= BramTILE(10,4):RMUX74:O0 T4X 0.475	; IOvalue1[7]
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000001_010	; I:13	; <= LogicTILE(12,3):RMUX25:O0 T4Y 0.527	; tc2.IM[7]
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0001000_100	; I:3	; <= LogicTILE(12,4):OMUX23:O0 T0 0.197	; syn__0103_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000100_010	; I:11	; <= LogicTILE(9,4):RMUX08:O0 T4X 0.48	; syn__0120_
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000001_010	; I:13	; <= LogicTILE(12,3):RMUX32:O0 T4Y 0.527	; tc2.PC[5]
RMUX37: 10'b0001000_010	; I:10	; <= BramTILE(10,4):RMUX08:O0 T4X 0.475	; tc2.DM[0]
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0100000_001	; I:15	; <= LogicTILE(12,1):RMUX55:O0 T4Y 0.606	; IOvalue2[10]
RMUX41: 10'b0001000_010	; I:10	; <= BramTILE(10,4):RMUX31:O0 T4X 0.475	; IOvalue2[11]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0010000_010	; I:9	; <= LogicTILE(11,4):RMUX08:O0 T4X 0.44	; syn__0535_
RMUX44: 10'b0100000_100	; I:1	; <= LogicTILE(11,4):OMUX15:O0 T1 0.193	; tc2.WriteIM
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b1000000_001	; I:14	; <= LogicTILE(12,2):RMUX55:O0 T4Y 0.567	; syn__1092_
RMUX47: 10'b1000000_001	; I:14	; <= LogicTILE(12,2):RMUX55:O0 T4Y 0.567	; syn__1092_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0100000_100	; I:1	; <= LogicTILE(11,4):OMUX27:O0 T1 0.193	; syn__0233_
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000100_010	; I:11	; <= LogicTILE(9,4):RMUX61:O0 T4X 0.48	; tc2.IM[8]
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b1000000_001	; I:14	; <= LogicTILE(12,2):RMUX85:O0 T4Y 0.567	; IOaddr2[12]
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0001000_100	; I:3	; <= LogicTILE(12,4):OMUX47:O0 T0 0.197	; syn__1090_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000100_001	; I:18	; <= LogicTILE(12,6):RMUX21:O0 T4Y 0.567	; IOaddr2[11]
RMUX77: 10'b0001000_001	; I:17	; <= LogicTILE(12,5):RMUX21:O0 T4Y 0.527	; IOaddr2[10]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000010_100	; I:5	; <= RogicTILE(13,4):RMUX20:O0 T4X 0.44	; syn__0688_
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000010_010	; I:12	; <= LogicTILE(8,4):RMUX45:O0 T4X 0.482	; tc2.IM[9]
RMUX84: 10'b0001000_010	; I:10	; <= BramTILE(10,4):RMUX68:O0 T4X 0.475	; tc2.IM[4]
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b1000000_100	; I:0	; <= LogicTILE(11,4):OMUX36:O0 T1 0.193	; tc2.WD[1]
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000001_010	; I:13	; <= LogicTILE(12,3):RMUX69:O0 T4Y 0.527	; syn__0566_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b001000000_100	; I:2	; A	; <= LogicTILE(12,4):OMUX07:O0 T0 0.996	; syn__0122_
alta_slice00_IMUX01: 12'b100000000_001	; I:18	; B	; <= LogicTILE(12,4):RMUX47:O0 T0 1.102	; syn__1092_
alta_slice00_IMUX02: 12'b000010000_010	; I:13	; C	; <= LogicTILE(12,4):RMUX16:O0 T0 1.014	; syn__0687_
alta_slice00_IMUX03: 12'b000000100_001	; I:24	; D	; <= LogicTILE(12,4):RMUX83:O0 T0 0.688	; tc2.IM[9]
alta_slice00_LUT: 16'hf066
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0688_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000001000_001	; I:23	; A	; <= LogicTILE(12,4):RMUX76:O0 T0 1.143	; IOaddr2[11]
alta_slice01_IMUX05: 12'b000000001_010	; I:17	; B	; <= LogicTILE(12,4):RMUX41:O0 T0 1.102	; IOvalue2[11]
alta_slice01_IMUX06: 12'b000001000_010	; I:14	; C	; <= LogicTILE(12,4):RMUX22:O0 T0 1.014	; tc2.IM[7]
alta_slice01_IMUX07: 12'b000100000_001	; I:21	; D	; <= LogicTILE(12,4):RMUX65:O0 T0 0.688	; tc2.IM[8]
alta_slice01_LUT: 16'h0521
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0020_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000001000_100	; I:5	; C	; <= LogicTILE(12,4):OMUX25:O0 T0 0.867	; syn__0022_
alta_slice02_IMUX11: 12'b001000000_100	; I:2	; D	; <= LogicTILE(12,4):OMUX10:O0 T0 0.541	; syn__0021_
alta_slice02_LUT: 16'h0ff0
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0122_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000001000_001	; I:23	; B	; <= LogicTILE(12,4):RMUX77:O0 T0 1.102	; IOaddr2[10]
alta_slice03_IMUX14: 12'b000001000_010	; I:14	; C	; <= LogicTILE(12,4):RMUX22:O0 T0 1.014	; tc2.IM[7]
alta_slice03_IMUX15: 12'b000100000_001	; I:21	; D	; <= LogicTILE(12,4):RMUX65:O0 T0 0.688	; tc2.IM[8]
alta_slice03_LUT: 16'h0fc3
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0021_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000010000_100	; I:4	; C	; <= LogicTILE(12,4):OMUX19:O0 T0 0.867	; syn__0023_
alta_slice04_IMUX19: 12'b000001000_100	; I:5	; D	; <= LogicTILE(12,4):OMUX28:O0 T0 0.541	; syn__0024_
alta_slice04_LUT: 16'h0ff0
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0166_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000000100_100	; I:6	; C	; <= LogicTILE(12,4):OMUX31:O0 T0 0.867	; syn__0025_
alta_slice05_IMUX23: 12'b100000000_100	; I:0	; D	; <= LogicTILE(12,4):OMUX04:O0 T0 0.541	; syn__0020_
alta_slice05_LUT: 16'h000f
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0104_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000010000_001	; I:22	; B	; <= LogicTILE(12,4):RMUX71:O0 T0 1.102	; IOaddr2[12]
alta_slice06_IMUX26: 12'b000001000_010	; I:14	; C	; <= LogicTILE(12,4):RMUX22:O0 T0 1.014	; tc2.IM[7]
alta_slice06_IMUX27: 12'b000100000_001	; I:21	; D	; <= LogicTILE(12,4):RMUX65:O0 T0 0.688	; tc2.IM[8]
alta_slice06_LUT: 16'h0fc3
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0023_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b100000000_001	; I:18	; B	; <= LogicTILE(12,4):RMUX47:O0 T0 1.102	; syn__1092_
alta_slice07_IMUX30: 12'b000001000_100	; I:5	; C	; <= LogicTILE(12,4):OMUX25:O0 T0 0.867	; syn__0022_
alta_slice07_IMUX31: 12'b010000000_100	; I:1	; D	; <= LogicTILE(12,4):OMUX10:O0 T0 0.541	; syn__0021_
alta_slice07_LUT: 16'hfcc0
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0103_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000001000_001	; I:23	; B	; <= LogicTILE(12,4):RMUX77:O0 T0 1.102	; IOaddr2[10]
alta_slice08_IMUX34: 12'b000000001_010	; I:17	; C	; <= LogicTILE(12,4):RMUX40:O0 T0 1.014	; IOvalue2[10]
alta_slice08_IMUX35: 12'b000100000_001	; I:21	; D	; <= LogicTILE(12,4):RMUX65:O0 T0 0.688	; tc2.IM[8]
alta_slice08_LUT: 16'h330f
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0022_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b010000000_010	; I:10	; A	; <= RogicTILE(13,4):RMUX72:O0 T1 1.15	; IOvalue2[12]
alta_slice09_IMUX37: 12'b000010000_001	; I:22	; B	; <= LogicTILE(12,4):RMUX71:O0 T0 1.102	; IOaddr2[12]
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b000100000_001	; I:21	; D	; <= LogicTILE(12,4):RMUX65:O0 T0 0.688	; tc2.IM[8]
alta_slice09_LUT: 16'h3355
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0024_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000001000_001	; I:23	; A	; <= LogicTILE(12,4):RMUX76:O0 T0 1.143	; IOaddr2[11]
alta_slice10_IMUX41: 12'b000000001_010	; I:17	; B	; <= LogicTILE(12,4):RMUX41:O0 T0 1.102	; IOvalue2[11]
alta_slice10_IMUX42: 12'b000001000_010	; I:14	; C	; <= LogicTILE(12,4):RMUX22:O0 T0 1.014	; tc2.IM[7]
alta_slice10_IMUX43: 12'b000100000_001	; I:21	; D	; <= LogicTILE(12,4):RMUX65:O0 T0 0.688	; tc2.IM[8]
alta_slice10_LUT: 16'ha048
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0025_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000001_100	; I:8	; C	; <= LogicTILE(12,4):OMUX43:O0 T0 0.867	; syn__1091_
alta_slice11_IMUX47: 12'b000001000_100	; I:5	; D	; <= LogicTILE(12,4):OMUX31:O0 T0 0.541	; syn__0025_
alta_slice11_LUT: 16'h000f
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0165_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b100000000_010	; I:9	; A	; <= RogicTILE(13,4):RMUX00:O0 T1 1.15	; IOvalue2[12]
alta_slice12_IMUX49: 12'b000010000_001	; I:22	; B	; <= LogicTILE(12,4):RMUX71:O0 T0 1.102	; IOaddr2[12]
alta_slice12_IMUX50: 12'b000001000_010	; I:14	; C	; <= LogicTILE(12,4):RMUX22:O0 T0 1.014	; tc2.IM[7]
alta_slice12_IMUX51: 12'b000100000_001	; I:21	; D	; <= LogicTILE(12,4):RMUX65:O0 T0 0.688	; tc2.IM[8]
alta_slice12_LUT: 16'h9f17
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0709_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000100_100	; I:6	; A	; <= LogicTILE(12,4):OMUX37:O0 T0 0.996	; syn__0709_
alta_slice13_IMUX53: 12'b000001000_100	; I:5	; B	; <= LogicTILE(12,4):OMUX34:O0 T0 0.955	; syn__0165_
alta_slice13_IMUX54: 12'b001000000_100	; I:2	; C	; <= LogicTILE(12,4):OMUX13:O0 T0 0.867	; syn__0166_
alta_slice13_IMUX55: 12'b000000100_001	; I:24	; D	; <= LogicTILE(12,4):RMUX83:O0 T0 0.688	; tc2.IM[9]
alta_slice13_LUT: 16'haa3c
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0710_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b100000000_001	; I:18	; A	; <= LogicTILE(12,4):RMUX46:O0 T0 1.143	; syn__1092_
alta_slice14_IMUX57: 12'b100000000_100	; I:0	; B	; <= LogicTILE(12,4):OMUX04:O0 T0 0.955	; syn__0020_
alta_slice14_IMUX58: 12'b000010000_100	; I:4	; C	; <= LogicTILE(12,4):OMUX25:O0 T0 0.867	; syn__0022_
alta_slice14_IMUX59: 12'b010000000_100	; I:1	; D	; <= LogicTILE(12,4):OMUX10:O0 T0 0.541	; syn__0021_
alta_slice14_LUT: 16'h0113
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__1091_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000100000_100	; I:3	; A	; <= LogicTILE(12,4):OMUX19:O0 T0 0.996	; syn__0023_
alta_slice15_IMUX61: 12'b000010000_100	; I:4	; B	; <= LogicTILE(12,4):OMUX28:O0 T0 0.955	; syn__0024_
alta_slice15_IMUX62: 12'b000001000_100	; I:5	; C	; <= LogicTILE(12,4):OMUX31:O0 T0 0.867	; syn__0025_
alta_slice15_IMUX63: 12'b000000010_100	; I:7	; D	; <= LogicTILE(12,4):OMUX43:O0 T0 0.541	; syn__1091_
alta_slice15_LUT: 16'h888e
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__1090_
alta_slice15_SHIFTMUX: 1'b0

.RogicTILE 13 4
OMUX00: 1'b0
OMUX01: 1'b0
OMUX02: 1'b0
OMUX03: 1'b0
OMUX04: 1'b0
OMUX05: 1'b0
OMUX06: 1'b0
OMUX07: 1'b0
OMUX08: 1'b0
OMUX09: 1'b0
OMUX10: 1'b0
OMUX11: 1'b0
OMUX12: 1'b0
OMUX13: 1'b0
OMUX14: 1'b0
OMUX15: 1'b0
RMUX00: 10'b0010000_001	; I:16	; <= RogicTILE(13,1):RMUX73:O0 T4Y 0.623	; IOvalue2[12]
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b1000000_100	; I:0	; <= LogicTILE(12,4):OMUX00:O0 T1 0.193	; syn__0688_
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0100000_100	; I:1	; <= LogicTILE(12,4):OMUX15:O0 T1 0.193	; syn__0104_
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0010000_001	; I:16	; <= RogicTILE(13,1):RMUX67:O0 T4Y 0.623	; IOvalue2[12]
RMUX73: 10'b0000100_010	; I:11	; <= BramTILE(10,4):RMUX91:O0 T4X 0.48	; tc2.DM[14]
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0100000_100	; I:1	; <= LogicTILE(12,4):OMUX39:O0 T1 0.193	; syn__0710_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0100000_100	; I:1	; <= LogicTILE(12,4):OMUX39:O0 T1 0.193	; syn__0710_
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
__NAME: IOTILE_ROUTE

.LogicTILE 0 3
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000010_100	; I:5	; <= LogicTILE(1,3):RMUX26:O0 T4X 0.44	; syn__0242_
RMUX03: 10'b0000001_010	; I:13	; <= LogicTILE(0,2):RMUX02:O0 T4Y 0.527	; syn__0358_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0001000_100	; I:3	; <= LogicTILE(0,3):OMUX11:O0 T0 0.197	; syn__0732_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0001000_001	; I:17	; <= LogicTILE(0,4):RMUX73:O0 T4Y 0.527	; syn__0755_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b1000000_100	; I:0	; <= LogicTILE(0,3):OMUX02:O0 T0 0.197	; syn__0402_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000001_100	; I:6	; <= LogicTILE(2,3):RMUX49:O0 T4X 0.475	; syn__0308_
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000001_100	; I:6	; <= LogicTILE(2,3):RMUX79:O0 T4X 0.475	; syn__0406_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000001_100	; I:6	; <= LogicTILE(2,3):RMUX33:O0 T4X 0.475	; tc3.IM[7]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000010_100	; I:5	; <= LogicTILE(1,3):RMUX33:O0 T4X 0.44	; syn__0357_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0001000_001	; I:17	; <= LogicTILE(0,4):RMUX07:O0 T4Y 0.527	; syn__0297_
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000010_100	; I:5	; <= LogicTILE(1,3):RMUX63:O0 T4X 0.44	; syn__0307_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000100_001	; I:18	; <= LogicTILE(0,5):RMUX14:O0 T4Y 0.567	; tc3.IM[8]
RMUX57: 10'b0001000_001	; I:17	; <= LogicTILE(0,4):RMUX14:O0 T4Y 0.527	; syn__0299_
RMUX58: 10'b0000100_100	; I:4	; <= LogicTILE(0,3):RMUX56:O0 T0 0.381	; tc3.IM[8]
RMUX59: 10'b0000100_100	; I:4	; <= LogicTILE(0,3):RMUX57:O0 T0 0.381	; syn__0299_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0001000_001	; I:17	; <= LogicTILE(0,4):RMUX37:O0 T4Y 0.527	; syn__0731_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0100000_010	; I:8	; <= LogicTILE(4,3):RMUX20:O0 T4X 0.482	; tc3.IM[9]
RMUX75: 10'b0100000_010	; I:8	; <= LogicTILE(4,3):RMUX20:O0 T4X 0.482	; tc3.IM[9]
RMUX76: 10'b0000100_100	; I:4	; <= LogicTILE(0,3):RMUX74:O0 T0 0.381	; tc3.IM[9]
RMUX77: 10'b0000100_100	; I:4	; <= LogicTILE(0,3):RMUX75:O0 T0 0.381	; tc3.IM[9]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000001_100	; I:6	; <= LogicTILE(2,3):RMUX43:O0 T4X 0.475	; syn__0298_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000010_100	; I:5	; <= LogicTILE(1,3):RMUX93:O0 T4X 0.44	; syn__0340_
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000001_010	; I:13	; <= LogicTILE(0,2):RMUX19:O0 T4Y 0.527	; syn__0246_
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000001000_001	; I:23	; A	; <= LogicTILE(0,3):RMUX76:O0 T0 1.143	; tc3.IM[9]
alta_slice00_IMUX01: 12'b000010000_100	; I:4	; B	; <= LogicTILE(0,3):OMUX22:O0 T0 0.955	; syn__0403_
alta_slice00_IMUX02: 12'b010000000_100	; I:1	; C	; <= LogicTILE(0,3):OMUX04:O0 T0 0.867	; syn__0244_
alta_slice00_IMUX03: 12'b000000010_100	; I:7	; D	; <= LogicTILE(0,3):OMUX40:O0 T0 0.541	; syn__0305_
alta_slice00_LUT: 16'h1114
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0402_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b001000000_100	; I:2	; A	; <= LogicTILE(0,3):OMUX07:O0 T0 0.996	; syn__0245_
alta_slice01_IMUX05: 12'b000100000_100	; I:3	; B	; <= LogicTILE(0,3):OMUX16:O0 T0 0.955	; syn__0300_
alta_slice01_IMUX06: 12'b000000001_100	; I:8	; C	; <= LogicTILE(0,3):OMUX43:O0 T0 0.867	; syn__0301_
alta_slice01_IMUX07: 12'b000000001_100	; I:8	; D	; <= LogicTILE(0,3):OMUX46:O0 T0 0.541	; syn__0302_
alta_slice01_LUT: 16'hc0c4
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0244_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b100000000_001	; I:18	; A	; <= LogicTILE(0,3):RMUX46:O0 T0 1.143	; syn__0297_
alta_slice02_IMUX09: 12'b000000010_001	; I:25	; B	; <= LogicTILE(0,3):RMUX89:O0 T0 1.102	; syn__0298_
alta_slice02_IMUX10: 12'b000000001_001	; I:26	; C	; <= LogicTILE(0,3):RMUX94:O0 T0 1.014	; syn__0246_
alta_slice02_IMUX11: 12'b001000000_001	; I:20	; D	; <= LogicTILE(0,3):RMUX59:O0 T0 0.688	; syn__0299_
alta_slice02_LUT: 16'h1115
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0245_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000100000_100	; I:3	; A	; <= LogicTILE(0,3):OMUX13:O0 T0 0.996	; syn__0345_
alta_slice03_IMUX13: 12'b000001000_001	; I:23	; B	; <= LogicTILE(0,3):RMUX77:O0 T0 1.102	; tc3.IM[9]
alta_slice03_IMUX14: 12'b000010000_001	; I:22	; C	; <= LogicTILE(0,3):RMUX70:O0 T0 1.014	; syn__0731_
alta_slice03_IMUX15: 12'b010000000_100	; I:1	; D	; <= LogicTILE(0,3):OMUX07:O0 T0 0.541	; syn__0245_
alta_slice03_LUT: 16'hd1e2
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0732_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000000001_100	; I:8	; C	; <= LogicTILE(0,3):OMUX43:O0 T0 0.867	; syn__0301_
alta_slice04_IMUX19: 12'b000000001_100	; I:8	; D	; <= LogicTILE(0,3):OMUX46:O0 T0 0.541	; syn__0302_
alta_slice04_LUT: 16'h000f
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0345_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b001000000_001	; I:20	; C	; <= LogicTILE(0,3):RMUX58:O0 T0 1.014	; tc3.IM[8]
alta_slice05_IMUX23: 12'b000000100_010	; I:15	; D	; <= LogicTILE(0,3):RMUX29:O0 T0 0.688	; tc3.IM[7]
alta_slice05_LUT: 16'h59a6
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0300_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000001000_010	; I:14	; A	; <= LogicTILE(0,3):RMUX22:O0 T0 1.143	; syn__0308_
alta_slice06_IMUX25: 12'b010000000_010	; I:10	; B	; <= LogicTILE(1,3):RMUX54:O0 T1 1.109	; syn__0306_
alta_slice06_IMUX26: 12'b000000010_100	; I:7	; C	; <= LogicTILE(0,3):OMUX37:O0 T0 0.867	; syn__0243_
alta_slice06_IMUX27: 12'b010000000_001	; I:19	; D	; <= LogicTILE(0,3):RMUX53:O0 T0 0.688	; syn__0307_
alta_slice06_LUT: 16'h022a
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0242_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000000100_100	; I:6	; C	; <= LogicTILE(0,3):OMUX31:O0 T0 0.867	; syn__0303_
alta_slice07_IMUX31: 12'b000000100_100	; I:6	; D	; <= LogicTILE(0,3):OMUX34:O0 T0 0.541	; syn__0304_
alta_slice07_LUT: 16'h0ff0
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0403_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b010000000_100	; I:1	; A	; <= LogicTILE(0,3):OMUX07:O0 T0 0.996	; syn__0245_
alta_slice08_IMUX33: 12'b001000000_100	; I:2	; B	; <= LogicTILE(0,3):OMUX16:O0 T0 0.955	; syn__0300_
alta_slice08_IMUX34: 12'b000000001_100	; I:8	; C	; <= LogicTILE(0,3):OMUX43:O0 T0 0.867	; syn__0301_
alta_slice08_IMUX35: 12'b000000001_100	; I:8	; D	; <= LogicTILE(0,3):OMUX46:O0 T0 0.541	; syn__0302_
alta_slice08_LUT: 16'h3c39
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0409_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000001000_001	; I:23	; B	; <= LogicTILE(0,3):RMUX77:O0 T0 1.102	; tc3.IM[9]
alta_slice09_IMUX38: 12'b000010000_100	; I:4	; C	; <= LogicTILE(0,3):OMUX25:O0 T0 0.867	; syn__0409_
alta_slice09_IMUX39: 12'b000010000_010	; I:13	; D	; <= LogicTILE(0,3):RMUX17:O0 T0 0.688	; syn__0755_
alta_slice09_LUT: 16'hcf03
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0756_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b001000000_001	; I:20	; C	; <= LogicTILE(0,3):RMUX58:O0 T0 1.014	; tc3.IM[8]
alta_slice10_IMUX43: 12'b000000100_010	; I:15	; D	; <= LogicTILE(0,3):RMUX29:O0 T0 0.688	; tc3.IM[7]
alta_slice10_LUT: 16'h0cf3
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0303_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b001000000_001	; I:20	; C	; <= LogicTILE(0,3):RMUX58:O0 T0 1.014	; tc3.IM[8]
alta_slice11_IMUX47: 12'b000000000_000	; I:-1	; D
alta_slice11_LUT: 16'h3535
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0304_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000001000_100	; I:5	; A	; <= LogicTILE(0,3):OMUX31:O0 T0 0.996	; syn__0303_
alta_slice12_IMUX49: 12'b100000000_100	; I:0	; B	; <= LogicTILE(0,3):OMUX04:O0 T0 0.955	; syn__0244_
alta_slice12_IMUX50: 12'b000000010_100	; I:7	; C	; <= LogicTILE(0,3):OMUX40:O0 T0 0.867	; syn__0305_
alta_slice12_IMUX51: 12'b000001000_100	; I:5	; D	; <= LogicTILE(0,3):OMUX34:O0 T0 0.541	; syn__0304_
alta_slice12_LUT: 16'hab02
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0243_
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0243_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b001000000_001	; I:20	; C	; <= LogicTILE(0,3):RMUX58:O0 T0 1.014	; tc3.IM[8]
alta_slice13_IMUX55: 12'b000000100_010	; I:15	; D	; <= LogicTILE(0,3):RMUX29:O0 T0 0.688	; tc3.IM[7]
alta_slice13_LUT: 16'hc208
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0305_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b001000000_001	; I:20	; C	; <= LogicTILE(0,3):RMUX58:O0 T0 1.014	; tc3.IM[8]
alta_slice14_IMUX59: 12'b000000100_010	; I:15	; D	; <= LogicTILE(0,3):RMUX29:O0 T0 0.688	; tc3.IM[7]
alta_slice14_LUT: 16'hc208
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0301_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b001000000_001	; I:20	; C	; <= LogicTILE(0,3):RMUX58:O0 T0 1.014	; tc3.IM[8]
alta_slice15_IMUX63: 12'b000000100_010	; I:15	; D	; <= LogicTILE(0,3):RMUX29:O0 T0 0.688	; tc3.IM[7]
alta_slice15_LUT: 16'h0251
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0302_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 1 3
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0001000_010	; I:10	; <= LogicTILE(0,3):RMUX03:O0 T4X 0.475	; syn__0358_
RMUX05: 10'b0000010_100	; I:5	; <= LogicTILE(2,3):RMUX03:O0 T4X 0.44	; syn__0321_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0010000_100	; I:2	; <= LogicTILE(1,3):OMUX08:O0 T0 0.197	; syn__0341_
RMUX10: 10'b0000100_001	; I:18	; <= LogicTILE(1,5):RMUX27:O0 T4Y 0.567	; syn__0463_
RMUX11: 10'b0000001_100	; I:6	; <= BramTILE(3,3):RMUX03:O0 T4X 0.475	; syn__0407_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0100000_100	; I:1	; <= LogicTILE(1,3):OMUX05:O0 T0 0.197	; syn__0342_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0001000_001	; I:17	; <= LogicTILE(1,4):RMUX73:O0 T4Y 0.527	; syn__0352_
RMUX23: 10'b0000100_001	; I:18	; <= LogicTILE(1,5):RMUX73:O0 T4Y 0.567	; syn__0339_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0010000_100	; I:2	; <= LogicTILE(0,3):OMUX18:O0 T1 0.193	; syn__0242_
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b1000000_100	; I:0	; <= LogicTILE(1,3):OMUX14:O0 T0 0.197	; syn__0468_
RMUX33: 10'b0001000_100	; I:3	; <= LogicTILE(1,3):OMUX23:O0 T0 0.197	; syn__0357_
RMUX34: 10'b0000010_100	; I:5	; <= LogicTILE(2,3):RMUX33:O0 T4X 0.44	; tc3.IM[7]
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b1000000_100	; I:0	; <= LogicTILE(1,3):OMUX14:O0 T0 0.197	; syn__0468_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0010000_100	; I:2	; <= LogicTILE(0,3):OMUX18:O0 T1 0.193	; syn__0242_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b1000000_100	; I:0	; <= LogicTILE(1,3):OMUX26:O0 T0 0.197	; syn__0323_
RMUX51: 10'b0000010_100	; I:5	; <= LogicTILE(2,3):RMUX86:O0 T4X 0.44	; syn__0787_
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000100_001	; I:18	; <= LogicTILE(1,5):RMUX37:O0 T4Y 0.567	; syn__0306_
RMUX55: 10'b0000001_001	; I:20	; <= LogicTILE(1,7):RMUX37:O0 T4Y 0.623	; syn__0445_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0100000_100	; I:1	; <= LogicTILE(1,3):OMUX29:O0 T0 0.197	; syn__0316_
RMUX59: 10'b0000001_100	; I:6	; <= BramTILE(3,3):RMUX63:O0 T4X 0.475	; syn__0360_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0100000_100	; I:1	; <= LogicTILE(0,3):OMUX27:O0 T1 0.193	; syn__0756_
RMUX63: 10'b0001000_001	; I:17	; <= LogicTILE(1,4):RMUX87:O0 T4Y 0.527	; syn__0307_
RMUX64: 10'b0001000_100	; I:3	; <= LogicTILE(1,3):OMUX35:O0 T0 0.197	; syn__0469_
RMUX65: 10'b0000010_100	; I:5	; <= LogicTILE(2,3):RMUX13:O0 T4X 0.44	; syn__0470_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b1000000_100	; I:0	; <= LogicTILE(1,3):OMUX26:O0 T0 0.197	; syn__0323_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000001_010	; I:13	; <= LogicTILE(1,2):RMUX39:O0 T4Y 0.527	; syn__0742_
RMUX70: 10'b0001000_001	; I:17	; <= LogicTILE(1,4):RMUX37:O0 T4Y 0.527	; syn__0324_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b1000000_100	; I:0	; <= LogicTILE(0,3):OMUX36:O0 T1 0.193	; syn__0243_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000100_001	; I:18	; <= LogicTILE(1,5):RMUX21:O0 T4Y 0.567	; tc3.IM[8]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b1000000_010	; I:7	; <= LogicTILE(4,3):RMUX20:O0 T4X 0.48	; tc3.IM[9]
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000100_100	; I:4	; <= LogicTILE(1,3):RMUX81:O0 T0 0.381	; tc3.IM[9]
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b1000000_100	; I:0	; <= LogicTILE(1,3):OMUX38:O0 T0 0.197	; syn__0340_
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0001000_001	; I:17	; <= LogicTILE(1,4):RMUX67:O0 T4Y 0.527	; syn__0240_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000010_100	; I:5	; <= LogicTILE(2,3):RMUX93:O0 T4X 0.44	; syn__0347_
RMUX93: 10'b1000000_100	; I:0	; <= LogicTILE(1,3):OMUX38:O0 T0 0.197	; syn__0340_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000001000_010	; I:14	; A	; <= LogicTILE(1,3):RMUX22:O0 T0 1.143	; syn__0352_
alta_slice00_IMUX01: 12'b010000000_010	; I:10	; B	; <= LogicTILE(2,3):RMUX54:O0 T1 1.109	; syn__0778_
alta_slice00_IMUX02: 12'b000100000_010	; I:12	; C	; <= LogicTILE(1,3):RMUX10:O0 T0 1.014	; syn__0463_
alta_slice00_IMUX03: 12'b000001000_010	; I:14	; D	; <= LogicTILE(1,3):RMUX23:O0 T0 0.688	; syn__0339_
alta_slice00_LUT: 16'h8000
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0338_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000001000_100	; I:5	; C	; <= LogicTILE(1,3):OMUX25:O0 T0 0.867	; syn__0323_
alta_slice01_IMUX07: 12'b010000000_010	; I:10	; D	; <= LogicTILE(2,3):RMUX90:O0 T1 0.695	; syn__0343_
alta_slice01_LUT: 16'h009f
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0342_
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0342_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b001000000_001	; I:20	; A	; <= LogicTILE(1,3):RMUX58:O0 T0 1.143	; syn__0316_
alta_slice02_IMUX09: 12'b000000010_001	; I:25	; B	; <= LogicTILE(1,3):RMUX89:O0 T0 1.102	; syn__0240_
alta_slice02_IMUX10: 12'b000000100_100	; I:6	; C	; <= LogicTILE(1,3):OMUX31:O0 T0 0.867	; syn__0317_
alta_slice02_IMUX11: 12'b000000100_001	; I:24	; D	; <= LogicTILE(1,3):RMUX83:O0 T0 0.688	; tc3.IM[9]
alta_slice02_LUT: 16'h001e
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0341_
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0341_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000001000_100	; I:5	; C	; <= LogicTILE(1,3):OMUX25:O0 T0 0.867	; syn__0323_
alta_slice03_IMUX15: 12'b001000000_010	; I:11	; D	; <= LogicTILE(1,3):RMUX05:O0 T0 0.688	; syn__0321_
alta_slice03_LUT: 16'h009f
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0320_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b010000000_010	; I:10	; A	; <= LogicTILE(2,3):RMUX48:O0 T1 1.15	; syn__0319_
alta_slice04_IMUX17: 12'b000000001_100	; I:8	; B	; <= LogicTILE(1,3):OMUX46:O0 T0 0.955	; syn__0239_
alta_slice04_IMUX18: 12'b000100000_001	; I:21	; C	; <= LogicTILE(1,3):RMUX64:O0 T0 1.014	; syn__0469_
alta_slice04_IMUX19: 12'b000000100_001	; I:24	; D	; <= LogicTILE(1,3):RMUX83:O0 T0 0.688	; tc3.IM[9]
alta_slice04_LUT: 16'hf060
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0468_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000001000_100	; I:5	; C	; <= LogicTILE(1,3):OMUX25:O0 T0 0.867	; syn__0323_
alta_slice05_IMUX23: 12'b001000000_001	; I:20	; D	; <= LogicTILE(1,3):RMUX59:O0 T0 0.688	; syn__0360_
alta_slice05_LUT: 16'h009f
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0359_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000001_100	; I:8	; A	; <= LogicTILE(1,3):OMUX43:O0 T0 0.996	; syn__0238_
alta_slice06_IMUX25: 12'b010000000_100	; I:1	; B	; <= LogicTILE(1,3):OMUX10:O0 T0 0.955	; syn__0320_
alta_slice06_IMUX26: 12'b000010000_001	; I:22	; C	; <= LogicTILE(1,3):RMUX70:O0 T0 1.014	; syn__0324_
alta_slice06_IMUX27: 12'b000000100_001	; I:24	; D	; <= LogicTILE(1,3):RMUX83:O0 T0 0.688	; tc3.IM[9]
alta_slice06_LUT: 16'hcc84
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0237_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b100000000_010	; I:9	; A	; <= LogicTILE(2,3):RMUX24:O0 T1 1.15	; syn__0298_
alta_slice07_IMUX29: 12'b001000000_100	; I:2	; B	; <= LogicTILE(1,3):OMUX16:O0 T0 0.955	; syn__0359_
alta_slice07_IMUX30: 12'b001000000_010	; I:11	; C	; <= LogicTILE(1,3):RMUX04:O0 T0 1.014	; syn__0358_
alta_slice07_IMUX31: 12'b000000100_001	; I:24	; D	; <= LogicTILE(1,3):RMUX83:O0 T0 0.688	; tc3.IM[9]
alta_slice07_LUT: 16'hcc48
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0357_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000100_001	; I:24	; B	; <= LogicTILE(1,3):RMUX83:O0 T0 1.102	; tc3.IM[9]
alta_slice08_IMUX34: 12'b000000010_010	; I:16	; C	; <= LogicTILE(1,3):RMUX34:O0 T0 1.014	; tc3.IM[7]
alta_slice08_IMUX35: 12'b000001000_001	; I:23	; D	; <= LogicTILE(1,3):RMUX77:O0 T0 0.688	; tc3.IM[8]
alta_slice08_LUT: 16'hc000
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0323_
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0323_
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0323_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000010_010	; I:16	; C	; <= LogicTILE(1,3):RMUX34:O0 T0 1.014	; tc3.IM[7]
alta_slice09_IMUX39: 12'b000001000_001	; I:23	; D	; <= LogicTILE(1,3):RMUX77:O0 T0 0.688	; tc3.IM[8]
alta_slice09_LUT: 16'hc028
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0316_
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0316_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000010_010	; I:16	; C	; <= LogicTILE(1,3):RMUX34:O0 T0 1.014	; tc3.IM[7]
alta_slice10_IMUX43: 12'b000001000_001	; I:23	; D	; <= LogicTILE(1,3):RMUX77:O0 T0 0.688	; tc3.IM[8]
alta_slice10_LUT: 16'h5a96
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0317_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000010000_100	; I:4	; C	; <= LogicTILE(1,3):OMUX25:O0 T0 0.867	; syn__0323_
alta_slice11_IMUX47: 12'b000100000_001	; I:21	; D	; <= LogicTILE(1,3):RMUX65:O0 T0 0.688	; syn__0470_
alta_slice11_LUT: 16'h009f
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0469_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b010000000_100	; I:1	; C	; <= LogicTILE(1,3):OMUX07:O0 T0 0.867	; syn__0341_
alta_slice12_IMUX51: 12'b100000000_100	; I:0	; D	; <= LogicTILE(1,3):OMUX04:O0 T0 0.541	; syn__0342_
alta_slice12_LUT: 16'h0f00
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0340_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000010000_100	; I:4	; C	; <= LogicTILE(1,3):OMUX25:O0 T0 0.867	; syn__0323_
alta_slice13_IMUX55: 12'b000100000_010	; I:12	; D	; <= LogicTILE(1,3):RMUX11:O0 T0 0.688	; syn__0407_
alta_slice13_LUT: 16'h009f
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0406_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b010000000_010	; I:10	; A	; <= LogicTILE(2,3):RMUX48:O0 T1 1.15	; syn__0319_
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b010000000_010	; I:10	; C	; <= LogicTILE(2,3):RMUX60:O0 T1 1.021	; syn__0318_
alta_slice14_IMUX59: 12'b000000001_100	; I:8	; D	; <= LogicTILE(1,3):OMUX46:O0 T0 0.541	; syn__0239_
alta_slice14_LUT: 16'h0f05
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0238_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000001000_100	; I:5	; A	; <= LogicTILE(1,3):OMUX31:O0 T0 0.996	; syn__0317_
alta_slice15_IMUX61: 12'b000010000_100	; I:4	; B	; <= LogicTILE(1,3):OMUX28:O0 T0 0.955	; syn__0316_
alta_slice15_IMUX62: 12'b010000000_010	; I:10	; C	; <= LogicTILE(2,3):RMUX84:O0 T1 1.021	; syn__0315_
alta_slice15_IMUX63: 12'b000000010_001	; I:25	; D	; <= LogicTILE(1,3):RMUX89:O0 T0 0.688	; syn__0240_
alta_slice15_LUT: 16'h0507
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0239_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 2 3
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0001000_001	; I:17	; <= LogicTILE(2,4):RMUX50:O0 T4Y 0.527	; syn__0748_
RMUX03: 10'b0001000_100	; I:3	; <= LogicTILE(2,3):OMUX11:O0 T0 0.197	; syn__0321_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b1000000_100	; I:0	; <= LogicTILE(1,3):OMUX00:O0 T1 0.193	; syn__0338_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0100000_100	; I:1	; <= LogicTILE(2,3):OMUX05:O0 T0 0.197	; syn__0470_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000001_010	; I:13	; <= LogicTILE(2,2):RMUX02:O0 T4Y 0.527	; syn__0388_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b1000000_010	; I:7	; <= LogicTILE(5,3):RMUX03:O0 T4X 0.48	; syn__0251_
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000001_100	; I:6	; <= LogicTILE(4,3):RMUX49:O0 T4X 0.475	; syn__0276_
RMUX24: 10'b1000000_100	; I:0	; <= LogicTILE(2,3):OMUX14:O0 T0 0.197	; syn__0298_
RMUX25: 10'b0010000_100	; I:2	; <= LogicTILE(2,3):OMUX20:O0 T0 0.197	; syn__0457_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0100000_010	; I:8	; <= LogicTILE(6,3):RMUX56:O0 T4X 0.482	; syn__1100_[7]
RMUX28: 10'b0000001_100	; I:6	; <= LogicTILE(4,3):RMUX33:O0 T4X 0.475	; IOvalue3[9]
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000010_100	; I:5	; <= BramTILE(3,3):RMUX79:O0 T4X 0.44	; IOvalue3[10]
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000001_001	; I:20	; <= LogicTILE(2,7):RMUX80:O0 T4Y 0.623	; tc3.IM[7]
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000100_100	; I:4	; <= LogicTILE(2,3):RMUX33:O0 T0 0.381	; tc3.IM[7]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0100000_100	; I:1	; <= LogicTILE(2,3):OMUX17:O0 T0 0.197	; syn__0322_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0010000_100	; I:2	; <= LogicTILE(1,3):OMUX18:O0 T1 0.193	; syn__0237_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b1000000_100	; I:0	; <= LogicTILE(2,3):OMUX14:O0 T0 0.197	; syn__0298_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0100000_100	; I:1	; <= LogicTILE(2,3):OMUX17:O0 T0 0.197	; syn__0322_
RMUX46: 10'b0000100_001	; I:18	; <= LogicTILE(2,5):RMUX07:O0 T4Y 0.567	; IOaddr3[9]
RMUX47: 10'b0000001_100	; I:6	; <= LogicTILE(4,3):RMUX79:O0 T4X 0.475	; syn__0253_
RMUX48: 10'b1000000_100	; I:0	; <= LogicTILE(2,3):OMUX26:O0 T0 0.197	; syn__0319_
RMUX49: 10'b0001000_001	; I:17	; <= LogicTILE(2,4):RMUX37:O0 T4Y 0.527	; syn__0308_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000100_001	; I:18	; <= LogicTILE(2,5):RMUX37:O0 T4Y 0.567	; syn__0778_
RMUX55: 10'b1000000_100	; I:0	; <= LogicTILE(1,3):OMUX24:O0 T1 0.193	; syn__0323_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0010000_100	; I:2	; <= LogicTILE(2,3):OMUX32:O0 T0 0.197	; syn__0318_
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000001_100	; I:6	; <= LogicTILE(4,3):RMUX63:O0 T4X 0.475	; syn__0746_
RMUX70: 10'b0000001_100	; I:6	; <= LogicTILE(4,3):RMUX13:O0 T4X 0.475	; syn__0383_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000100_001	; I:18	; <= LogicTILE(2,5):RMUX44:O0 T4Y 0.567	; syn__0770_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0100000_100	; I:1	; <= LogicTILE(1,3):OMUX39:O0 T1 0.193	; syn__0406_
RMUX80: 10'b0000001_100	; I:6	; <= LogicTILE(4,3):RMUX20:O0 T4X 0.475	; tc3.IM[9]
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000100_100	; I:4	; <= LogicTILE(2,3):RMUX80:O0 T0 0.381	; tc3.IM[9]
RMUX83: 10'b0000100_001	; I:18	; <= LogicTILE(2,5):RMUX21:O0 T4Y 0.567	; tc3.IM[8]
RMUX84: 10'b0010000_100	; I:2	; <= LogicTILE(2,3):OMUX44:O0 T0 0.197	; syn__0315_
RMUX85: 10'b0100000_100	; I:1	; <= LogicTILE(2,3):OMUX41:O0 T0 0.197	; syn__0752_
RMUX86: 10'b0000001_001	; I:20	; <= LogicTILE(2,7):RMUX21:O0 T4Y 0.623	; syn__0787_
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0001000_100	; I:3	; <= LogicTILE(2,3):OMUX47:O0 T0 0.197	; syn__0343_
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000001_010	; I:13	; <= LogicTILE(2,2):RMUX69:O0 T4Y 0.527	; syn__0347_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000100000_100	; I:3	; B	; <= LogicTILE(2,3):OMUX16:O0 T0 0.955	; syn__0322_
alta_slice00_IMUX02: 12'b000000000_000	; I:-1	; C
alta_slice00_IMUX03: 12'b000000010_010	; I:16	; D	; <= LogicTILE(2,3):RMUX35:O0 T0 0.688	; tc3.IM[7]
alta_slice00_LUT: 16'hc880
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0407_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000010_010	; I:16	; B	; <= LogicTILE(2,3):RMUX35:O0 T0 1.102	; tc3.IM[7]
alta_slice01_IMUX06: 12'b000000000_000	; I:-1	; C
alta_slice01_IMUX07: 12'b000100000_100	; I:3	; D	; <= LogicTILE(2,3):OMUX16:O0 T0 0.541	; syn__0322_
alta_slice01_LUT: 16'he800
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0470_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000010000_001	; I:22	; A	; <= LogicTILE(2,3):RMUX70:O0 T0 1.143	; syn__0383_
alta_slice02_IMUX09: 12'b100000000_001	; I:18	; B	; <= LogicTILE(2,3):RMUX47:O0 T0 1.102	; syn__0253_
alta_slice02_IMUX10: 12'b000000100_001	; I:24	; C	; <= LogicTILE(2,3):RMUX82:O0 T0 1.014	; tc3.IM[9]
alta_slice02_IMUX11: 12'b000001000_010	; I:14	; D	; <= LogicTILE(2,3):RMUX23:O0 T0 0.688	; syn__0276_
alta_slice02_LUT: 16'h0506
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0382_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000010_010	; I:16	; B	; <= LogicTILE(2,3):RMUX35:O0 T0 1.102	; tc3.IM[7]
alta_slice03_IMUX14: 12'b000000000_000	; I:-1	; C
alta_slice03_IMUX15: 12'b000100000_100	; I:3	; D	; <= LogicTILE(2,3):OMUX16:O0 T0 0.541	; syn__0322_
alta_slice03_LUT: 16'he800
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0321_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000100_001	; I:24	; B	; <= LogicTILE(2,3):RMUX83:O0 T0 1.102	; tc3.IM[8]
alta_slice04_IMUX18: 12'b000000000_000	; I:-1	; C
alta_slice04_IMUX19: 12'b000000010_010	; I:16	; D	; <= LogicTILE(2,3):RMUX35:O0 T0 0.688	; tc3.IM[7]
alta_slice04_LUT: 16'h2dd2
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0298_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b010000000_010	; I:10	; C	; <= BramTILE(3,3):RMUX84:O0 T1 1.021	; tc3.IM[9]
alta_slice05_IMUX23: 12'b000000100_001	; I:24	; D	; <= LogicTILE(2,3):RMUX83:O0 T0 0.688	; tc3.IM[8]
alta_slice05_LUT: 16'h00f0
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0322_
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0322_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b001000000_100	; I:2	; B	; <= LogicTILE(2,3):OMUX16:O0 T0 0.955	; syn__0322_
alta_slice06_IMUX26: 12'b000000000_000	; I:-1	; C
alta_slice06_IMUX27: 12'b000000010_010	; I:16	; D	; <= LogicTILE(2,3):RMUX35:O0 T0 0.688	; tc3.IM[7]
alta_slice06_LUT: 16'hc880
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0457_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b100000000_001	; I:18	; A	; <= LogicTILE(2,3):RMUX46:O0 T0 1.143	; IOaddr3[9]
alta_slice07_IMUX29: 12'b000000010_010	; I:16	; B	; <= LogicTILE(2,3):RMUX35:O0 T0 1.102	; tc3.IM[7]
alta_slice07_IMUX30: 12'b000000100_010	; I:15	; C	; <= LogicTILE(2,3):RMUX28:O0 T0 1.014	; IOvalue3[9]
alta_slice07_IMUX31: 12'b000000100_001	; I:24	; D	; <= LogicTILE(2,3):RMUX83:O0 T0 0.688	; tc3.IM[8]
alta_slice07_LUT: 16'h48e8
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0751_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000100_001	; I:24	; B	; <= LogicTILE(2,3):RMUX83:O0 T0 1.102	; tc3.IM[8]
alta_slice08_IMUX34: 12'b000000000_000	; I:-1	; C
alta_slice08_IMUX35: 12'b000000010_010	; I:16	; D	; <= LogicTILE(2,3):RMUX35:O0 T0 0.688	; tc3.IM[7]
alta_slice08_LUT: 16'h2dd2
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0319_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000010_010	; I:16	; B	; <= LogicTILE(2,3):RMUX35:O0 T0 1.102	; tc3.IM[7]
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b001000000_100	; I:2	; D	; <= LogicTILE(2,3):OMUX16:O0 T0 0.541	; syn__0322_
alta_slice09_LUT: 16'he800
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0372_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000100_001	; I:24	; B	; <= LogicTILE(2,3):RMUX83:O0 T0 1.102	; tc3.IM[8]
alta_slice10_IMUX42: 12'b000000000_000	; I:-1	; C
alta_slice10_IMUX43: 12'b000000010_010	; I:16	; D	; <= LogicTILE(2,3):RMUX35:O0 T0 0.688	; tc3.IM[7]
alta_slice10_LUT: 16'hc220
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0318_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000010_010	; I:16	; B	; <= LogicTILE(2,3):RMUX35:O0 T0 1.102	; tc3.IM[7]
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b001000000_100	; I:2	; D	; <= LogicTILE(2,3):OMUX16:O0 T0 0.541	; syn__0322_
alta_slice11_LUT: 16'he800
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; syn__0360_
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000100_001	; I:24	; B	; <= LogicTILE(2,3):RMUX83:O0 T0 1.102	; tc3.IM[8]
alta_slice12_IMUX50: 12'b100000000_001	; I:18	; C	; <= LogicTILE(2,3):RMUX46:O0 T0 1.014	; IOaddr3[9]
alta_slice12_IMUX51: 12'b000000010_010	; I:16	; D	; <= LogicTILE(2,3):RMUX35:O0 T0 0.688	; tc3.IM[7]
alta_slice12_LUT: 16'h30cf
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0274_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b010000000_100	; I:1	; A	; <= LogicTILE(2,3):OMUX07:O0 T0 0.996	; syn__0382_
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000000100_001	; I:24	; C	; <= LogicTILE(2,3):RMUX82:O0 T0 1.014	; tc3.IM[9]
alta_slice13_IMUX55: 12'b000100000_100	; I:3	; D	; <= LogicTILE(2,3):OMUX22:O0 T0 0.541	; syn__0751_
alta_slice13_LUT: 16'h0555
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0752_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000100_001	; I:24	; B	; <= LogicTILE(2,3):RMUX83:O0 T0 1.102	; tc3.IM[8]
alta_slice14_IMUX58: 12'b000000000_000	; I:-1	; C
alta_slice14_IMUX59: 12'b000000010_010	; I:16	; D	; <= LogicTILE(2,3):RMUX35:O0 T0 0.688	; tc3.IM[7]
alta_slice14_LUT: 16'hc220
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0315_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000010_010	; I:16	; B	; <= LogicTILE(2,3):RMUX35:O0 T0 1.102	; tc3.IM[7]
alta_slice15_IMUX62: 12'b000000000_000	; I:-1	; C
alta_slice15_IMUX63: 12'b001000000_100	; I:2	; D	; <= LogicTILE(2,3):OMUX16:O0 T0 0.541	; syn__0322_
alta_slice15_LUT: 16'he800
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0343_
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 3 3
BramClkMUX00: 4'b0000	; Clk0
BramClkMUX01: 4'b0000	; Clk1
CLKMODE: 1'b0
CtrlMUX00: 12'b000000000_000	; I:-1
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000000000_000	; I:-1	; AddressA[0]
IMUX01: 12'b000000000_000	; I:-1	; AddressA[1]
IMUX02: 12'b000000000_000	; I:-1	; AddressA[2]
IMUX03: 12'b000000000_000	; I:-1	; AddressA[3]
IMUX04: 12'b000000000_000	; I:-1	; AddressA[4]
IMUX05: 12'b000000000_000	; I:-1	; AddressA[5]
IMUX06: 12'b000000000_000	; I:-1	; AddressA[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b000000000_000	; I:-1	; DataInA[0]
IMUX13: 12'b000000000_000	; I:-1	; DataInA[1]
IMUX14: 12'b000000000_000	; I:-1	; DataInA[2]
IMUX15: 12'b000000000_000	; I:-1	; DataInA[3]
IMUX16: 12'b000000000_000	; I:-1	; DataInA[4]
IMUX17: 12'b000000000_000	; I:-1	; DataInA[5]
IMUX18: 12'b000000000_000	; I:-1	; DataInA[6]
IMUX19: 12'b000000000_000	; I:-1	; DataInA[7]
IMUX20: 12'b000000000_000	; I:-1	; DataInA[8]
IMUX21: 12'b000000000_000	; I:-1	; DataInA[9]
IMUX22: 12'b000000000_000	; I:-1	; DataInA[10]
IMUX23: 12'b000000000_000	; I:-1	; DataInA[11]
IMUX24: 12'b000000000_000	; I:-1	; DataInA[12]
IMUX25: 12'b000000000_000	; I:-1	; DataInA[13]
IMUX26: 12'b000000000_000	; I:-1	; DataInA[14]
IMUX27: 12'b000000000_000	; I:-1	; DataInA[15]
IMUX28: 12'b000000000_000	; I:-1	; DataInA[16]
IMUX29: 12'b000000000_000	; I:-1	; DataInA[17]
IMUX30: 12'b000000000_000	; I:-1
IMUX31: 12'b000000000_000	; I:-1
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b000000000_000	; I:-1	; AddressB[6]
IMUX58: 12'b000000000_000	; I:-1	; AddressB[5]
IMUX59: 12'b000000000_000	; I:-1	; AddressB[4]
IMUX60: 12'b000000000_000	; I:-1	; AddressB[3]
IMUX61: 12'b000000000_000	; I:-1	; AddressB[2]
IMUX62: 12'b000000000_000	; I:-1	; AddressB[1]
IMUX63: 12'b000000000_000	; I:-1	; AddressB[0]
INIT_VAL: 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0100000_001	; I:15	; <= BramTILE(3,3):RMUX73:O0 T4Y 0.606	; IOaddr3[10]
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b1000000_100	; I:0	; <= LogicTILE(2,3):OMUX00:O0 T1 0.193	; syn__0407_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000010_001	; I:19	; <= BramTILE(3,6):RMUX50:O0 T4Y 0.606	; IOvalue3[9]
RMUX09: 10'b0001000_001	; I:17	; <= BramTILE(3,4):RMUX50:O0 T4Y 0.527	; IOaddr3[3]
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000100_001	; I:18	; <= BramTILE(3,5):RMUX07:O0 T4Y 0.567	; IOaddr3[2]
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b1000000_010	; I:7	; <= LogicTILE(6,3):RMUX33:O0 T4X 0.48	; syn__0065_
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0001000_001	; I:17	; <= BramTILE(3,4):RMUX37:O0 T4Y 0.527	; tc3.IM[13]
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0100000_100	; I:1	; <= LogicTILE(2,3):OMUX27:O0 T1 0.193	; syn__0372_
RMUX63: 10'b0001000_100	; I:3	; <= LogicTILE(2,3):OMUX33:O0 T1 0.193	; syn__0360_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000100_001	; I:18	; <= BramTILE(3,5):RMUX67:O0 T4Y 0.567	; IOaddr3[10]
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000010_001	; I:19	; <= BramTILE(3,6):RMUX67:O0 T4Y 0.606	; IOvalue3[10]
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b1000000_100	; I:0	; <= LogicTILE(2,3):OMUX36:O0 T1 0.193	; syn__0274_
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000010_100	; I:5	; <= LogicTILE(4,3):RMUX20:O0 T4X 0.44	; tc3.IM[9]
RMUX85: 10'b0001000_001	; I:17	; <= BramTILE(3,4):RMUX44:O0 T4Y 0.527	; tc3.WD[9]
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000100_001	; I:18	; <= BramTILE(3,5):RMUX44:O0 T4Y 0.567	; IOvalue3[11]
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b0
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0000	; AsyncReset0
TileAsyncMUX01: 4'b0000	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0000	; WeRenA
TileWeRenMUX01: 4'b0000	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 4 3
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000100_010	; I:11	; <= LogicTILE(1,3):RMUX51:O0 T4X 0.48	; syn__0787_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0100000_010	; I:8	; <= LogicTILE(8,3):RMUX49:O0 T4X 0.482	; syn__1101_[0]
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000001_001	; I:20	; <= LogicTILE(4,7):RMUX27:O0 T4Y 0.623	; tc3.IM[9]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b1000000_100	; I:0	; <= LogicTILE(4,3):OMUX02:O0 T0 0.197	; syn__0383_
RMUX14: 10'b0000001_100	; I:6	; <= LogicTILE(6,3):RMUX03:O0 T4X 0.475	; syn__1101_[1]
RMUX15: 10'b0000001_010	; I:13	; <= LogicTILE(4,2):RMUX75:O0 T4Y 0.527	; syn__0712_
RMUX16: 10'b0010000_010	; I:9	; <= BramTILE(3,3):RMUX01:O0 T4X 0.44	; IOaddr3[10]
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000010_100	; I:5	; <= LogicTILE(5,3):RMUX26:O0 T4X 0.44	; syn__0786_
RMUX20: 10'b0000001_001	; I:20	; <= LogicTILE(4,7):RMUX27:O0 T4Y 0.623	; tc3.IM[9]
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000100_001	; I:18	; <= LogicTILE(4,5):RMUX73:O0 T4Y 0.567	; tc3.IM[7]
RMUX23: 10'b0000010_001	; I:19	; <= LogicTILE(4,6):RMUX73:O0 T4Y 0.606	; tc3.IM[8]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0010000_010	; I:9	; <= BramTILE(3,3):RMUX08:O0 T4X 0.44	; IOvalue3[9]
RMUX27: 10'b0100000_010	; I:8	; <= LogicTILE(8,3):RMUX56:O0 T4X 0.482	; IOvalue2[5]
RMUX28: 10'b0000100_100	; I:4	; <= LogicTILE(4,3):RMUX26:O0 T0 0.381	; IOvalue3[9]
RMUX29: 10'b0010000_010	; I:9	; <= BramTILE(3,3):RMUX81:O0 T4X 0.44	; syn__0274_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0001000_001	; I:17	; <= LogicTILE(4,4):RMUX07:O0 T4Y 0.527	; tc2.IM[7]
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0010000_010	; I:9	; <= BramTILE(3,3):RMUX08:O0 T4X 0.44	; IOvalue3[9]
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0001000_010	; I:10	; <= LogicTILE(2,3):RMUX31:O0 T4X 0.475	; IOvalue3[10]
RMUX41: 10'b0000100_001	; I:18	; <= LogicTILE(4,5):RMUX07:O0 T4Y 0.567	; IOaddr3[9]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000001_100	; I:6	; <= LogicTILE(6,3):RMUX33:O0 T4X 0.475	; syn__0065_
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0001000_010	; I:10	; <= LogicTILE(2,3):RMUX31:O0 T4X 0.475	; IOvalue3[10]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000100_001	; I:18	; <= LogicTILE(4,5):RMUX37:O0 T4Y 0.567	; syn__0276_
RMUX50: 10'b1000000_100	; I:0	; <= LogicTILE(4,3):OMUX26:O0 T0 0.197	; syn__0282_
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0100000_100	; I:1	; <= LogicTILE(4,3):OMUX29:O0 T0 0.197	; syn__0746_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000100_001	; I:18	; <= LogicTILE(4,5):RMUX37:O0 T4Y 0.567	; syn__0276_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0100000_010	; I:8	; <= LogicTILE(8,3):RMUX43:O0 T4X 0.482	; syn__0078_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000100_001	; I:18	; <= LogicTILE(4,5):RMUX67:O0 T4Y 0.567	; syn__0253_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000010_100	; I:5	; <= LogicTILE(5,3):RMUX43:O0 T4X 0.44	; IOaddr3[11]
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0001000_100	; I:3	; <= LogicTILE(4,3):OMUX47:O0 T0 0.197	; syn__0744_
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000100_001	; I:18	; <= LogicTILE(4,5):RMUX67:O0 T4Y 0.567	; syn__0253_
RMUX95: 10'b0010000_010	; I:9	; <= BramTILE(3,3):RMUX91:O0 T4X 0.44	; IOvalue3[11]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000100_010	; I:15	; B	; <= LogicTILE(4,3):RMUX29:O0 T0 1.102	; syn__0274_
alta_slice00_IMUX02: 12'b000000000_000	; I:-1	; C
alta_slice00_IMUX03: 12'b000000010_100	; I:7	; D	; <= LogicTILE(4,3):OMUX40:O0 T0 0.541	; syn__0275_
alta_slice00_LUT: 16'h33cc
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0383_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000001_100	; I:8	; A	; <= LogicTILE(4,3):OMUX43:O0 T0 0.996	; syn__0252_
alta_slice01_IMUX05: 12'b000000100_100	; I:6	; B	; <= LogicTILE(4,3):OMUX34:O0 T0 0.955	; syn__0277_
alta_slice01_IMUX06: 12'b000100000_100	; I:3	; C	; <= LogicTILE(4,3):OMUX13:O0 T0 0.867	; syn__0279_
alta_slice01_IMUX07: 12'b001000000_100	; I:2	; D	; <= LogicTILE(4,3):OMUX10:O0 T0 0.541	; syn__0278_
alta_slice01_LUT: 16'h0113
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0251_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000100000_100	; I:3	; C	; <= LogicTILE(4,3):OMUX13:O0 T0 0.867	; syn__0279_
alta_slice02_IMUX11: 12'b001000000_100	; I:2	; D	; <= LogicTILE(4,3):OMUX10:O0 T0 0.541	; syn__0278_
alta_slice02_LUT: 16'h0ff0
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0370_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000010000_010	; I:13	; A	; <= LogicTILE(4,3):RMUX16:O0 T0 1.143	; IOaddr3[10]
alta_slice03_IMUX13: 12'b000001000_010	; I:14	; B	; <= LogicTILE(4,3):RMUX23:O0 T0 1.102	; tc3.IM[8]
alta_slice03_IMUX14: 12'b000001000_010	; I:14	; C	; <= LogicTILE(4,3):RMUX22:O0 T0 1.014	; tc3.IM[7]
alta_slice03_IMUX15: 12'b000000000_000	; I:-1	; D
alta_slice03_LUT: 16'h2d2d
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0278_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000001_010	; I:17	; A	; <= LogicTILE(4,3):RMUX40:O0 T0 1.143	; IOvalue3[10]
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000010000_010	; I:13	; C	; <= LogicTILE(4,3):RMUX16:O0 T0 1.014	; IOaddr3[10]
alta_slice04_IMUX19: 12'b000001000_010	; I:14	; D	; <= LogicTILE(4,3):RMUX23:O0 T0 0.688	; tc3.IM[8]
alta_slice04_LUT: 16'h0f55
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0279_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000001_100	; I:8	; A	; <= LogicTILE(4,3):OMUX43:O0 T0 0.996	; syn__0252_
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b001000000_100	; I:2	; C	; <= LogicTILE(4,3):OMUX13:O0 T0 0.867	; syn__0279_
alta_slice05_IMUX23: 12'b010000000_100	; I:1	; D	; <= LogicTILE(4,3):OMUX10:O0 T0 0.541	; syn__0278_
alta_slice05_LUT: 16'hfaa0
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0373_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b000001000_100	; I:5	; C	; <= LogicTILE(4,3):OMUX25:O0 T0 0.867	; syn__0282_
alta_slice06_IMUX27: 12'b000000100_100	; I:6	; D	; <= LogicTILE(4,3):OMUX34:O0 T0 0.541	; syn__0277_
alta_slice06_LUT: 16'h000f
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0374_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000010000_010	; I:13	; A	; <= LogicTILE(4,3):RMUX16:O0 T0 1.143	; IOaddr3[10]
alta_slice07_IMUX29: 12'b001000000_010	; I:11	; B	; <= LogicTILE(4,3):RMUX05:O0 T0 1.102	; syn__0787_
alta_slice07_IMUX30: 12'b100000000_010	; I:9	; C	; <= LogicTILE(5,3):RMUX36:O0 T1 1.021	; IOaddr3[11]
alta_slice07_IMUX31: 12'b000000000_000	; I:-1	; D
alta_slice07_LUT: 16'h0404
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0786_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000010_001	; I:25	; A	; <= LogicTILE(4,3):RMUX88:O0 T0 1.143	; IOaddr3[11]
alta_slice08_IMUX33: 12'b000000001_001	; I:26	; B	; <= LogicTILE(4,3):RMUX95:O0 T0 1.102	; IOvalue3[11]
alta_slice08_IMUX34: 12'b000001000_010	; I:14	; C	; <= LogicTILE(4,3):RMUX22:O0 T0 1.014	; tc3.IM[7]
alta_slice08_IMUX35: 12'b000001000_010	; I:14	; D	; <= LogicTILE(4,3):RMUX23:O0 T0 0.688	; tc3.IM[8]
alta_slice08_LUT: 16'ha048
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0282_
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0282_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000100000_100	; I:3	; A	; <= LogicTILE(4,3):OMUX19:O0 T0 0.996	; syn__0374_
alta_slice09_IMUX37: 12'b001000000_100	; I:2	; B	; <= LogicTILE(4,3):OMUX16:O0 T0 0.955	; syn__0373_
alta_slice09_IMUX38: 12'b000000010_100	; I:7	; C	; <= LogicTILE(4,3):OMUX37:O0 T0 0.867	; syn__0745_
alta_slice09_IMUX39: 12'b000100000_010	; I:12	; D	; <= LogicTILE(4,3):RMUX11:O0 T0 0.688	; tc3.IM[9]
alta_slice09_LUT: 16'hf066
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0746_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000010000_010	; I:13	; A	; <= LogicTILE(4,3):RMUX16:O0 T0 1.143	; IOaddr3[10]
alta_slice10_IMUX41: 12'b100000000_001	; I:18	; B	; <= LogicTILE(4,3):RMUX47:O0 T0 1.102	; IOvalue3[10]
alta_slice10_IMUX42: 12'b000001000_010	; I:14	; C	; <= LogicTILE(4,3):RMUX22:O0 T0 1.014	; tc3.IM[7]
alta_slice10_IMUX43: 12'b000001000_010	; I:14	; D	; <= LogicTILE(4,3):RMUX23:O0 T0 0.688	; tc3.IM[8]
alta_slice10_LUT: 16'h9f17
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0743_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000001000_010	; I:14	; A	; <= LogicTILE(4,3):RMUX22:O0 T0 1.143	; tc3.IM[7]
alta_slice11_IMUX45: 12'b000000001_001	; I:26	; B	; <= LogicTILE(4,3):RMUX95:O0 T0 1.102	; IOvalue3[11]
alta_slice11_IMUX46: 12'b100000000_010	; I:9	; C	; <= LogicTILE(5,3):RMUX36:O0 T1 1.021	; IOaddr3[11]
alta_slice11_IMUX47: 12'b000001000_010	; I:14	; D	; <= LogicTILE(4,3):RMUX23:O0 T0 0.688	; tc3.IM[8]
alta_slice11_LUT: 16'h0521
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0277_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000010_001	; I:25	; A	; <= LogicTILE(4,3):RMUX88:O0 T0 1.143	; IOaddr3[11]
alta_slice12_IMUX49: 12'b000001000_010	; I:14	; B	; <= LogicTILE(4,3):RMUX23:O0 T0 1.102	; tc3.IM[8]
alta_slice12_IMUX50: 12'b000001000_010	; I:14	; C	; <= LogicTILE(4,3):RMUX22:O0 T0 1.014	; tc3.IM[7]
alta_slice12_IMUX51: 12'b000000001_001	; I:26	; D	; <= LogicTILE(4,3):RMUX95:O0 T0 0.688	; IOvalue3[11]
alta_slice12_LUT: 16'h8d5f
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0745_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000001000_010	; I:14	; B	; <= LogicTILE(4,3):RMUX23:O0 T0 1.102	; tc3.IM[8]
alta_slice13_IMUX54: 12'b000000100_010	; I:15	; C	; <= LogicTILE(4,3):RMUX28:O0 T0 1.014	; IOvalue3[9]
alta_slice13_IMUX55: 12'b000000001_010	; I:17	; D	; <= LogicTILE(4,3):RMUX41:O0 T0 0.688	; IOaddr3[9]
alta_slice13_LUT: 16'h03cf
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0275_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000001_001	; I:26	; A	; <= LogicTILE(4,3):RMUX94:O0 T0 1.143	; syn__0253_
alta_slice14_IMUX57: 12'b000000100_010	; I:15	; B	; <= LogicTILE(4,3):RMUX29:O0 T0 1.102	; syn__0274_
alta_slice14_IMUX58: 12'b000010000_001	; I:22	; C	; <= LogicTILE(4,3):RMUX70:O0 T0 1.014	; syn__0276_
alta_slice14_IMUX59: 12'b000000100_100	; I:6	; D	; <= LogicTILE(4,3):OMUX40:O0 T0 0.541	; syn__0275_
alta_slice14_LUT: 16'hcd04
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0252_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000001000_100	; I:5	; A	; <= LogicTILE(4,3):OMUX31:O0 T0 0.996	; syn__0743_
alta_slice15_IMUX61: 12'b000000010_100	; I:7	; B	; <= LogicTILE(4,3):OMUX43:O0 T0 0.955	; syn__0252_
alta_slice15_IMUX62: 12'b010000000_100	; I:1	; C	; <= LogicTILE(4,3):OMUX07:O0 T0 0.867	; syn__0370_
alta_slice15_IMUX63: 12'b000100000_010	; I:12	; D	; <= LogicTILE(4,3):RMUX11:O0 T0 0.688	; tc3.IM[9]
alta_slice15_LUT: 16'haa3c
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0744_
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 5 3
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0100000_100	; I:1	; <= LogicTILE(4,3):OMUX03:O0 T1 0.193	; syn__0251_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0001000_001	; I:17	; <= LogicTILE(5,4):RMUX27:O0 T4Y 0.527	; syn__0090_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000001_100	; I:6	; <= LogicTILE(7,3):RMUX49:O0 T4X 0.475	; syn__0681_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000001_100	; I:6	; <= LogicTILE(7,3):RMUX03:O0 T4X 0.475	; syn__0202_
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000010_001	; I:19	; <= LogicTILE(5,6):RMUX73:O0 T4Y 0.606	; syn__0113_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0001000_001	; I:17	; <= LogicTILE(5,4):RMUX07:O0 T4Y 0.527	; IOaddr3[5]
RMUX26: 10'b0001000_100	; I:3	; <= LogicTILE(4,3):OMUX21:O0 T1 0.193	; syn__0786_
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000010_100	; I:5	; <= LogicTILE(6,3):RMUX79:O0 T4X 0.44	; syn__0704_
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0001000_001	; I:17	; <= LogicTILE(5,4):RMUX57:O0 T4Y 0.527	; syn__1078_
RMUX36: 10'b0000100_001	; I:18	; <= LogicTILE(5,5):RMUX80:O0 T4Y 0.567	; IOaddr3[11]
RMUX37: 10'b0100000_010	; I:8	; <= LogicTILE(9,3):RMUX56:O0 T4X 0.482	; syn__1101_[4]
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000100_001	; I:18	; <= LogicTILE(5,5):RMUX80:O0 T4Y 0.567	; IOaddr3[11]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000001_010	; I:13	; <= LogicTILE(5,2):RMUX09:O0 T4Y 0.527	; syn__0183_
RMUX46: 10'b0010000_010	; I:9	; <= LogicTILE(4,3):RMUX31:O0 T4X 0.44	; tc2.IM[7]
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0010000_100	; I:2	; <= LogicTILE(5,3):OMUX32:O0 T0 0.197	; syn__0706_
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000010_100	; I:5	; <= LogicTILE(6,3):RMUX63:O0 T4X 0.44	; syn__0066_
RMUX59: 10'b0100000_010	; I:8	; <= LogicTILE(9,3):RMUX63:O0 T4X 0.482	; tc2.IM[8]
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0001000_001	; I:17	; <= LogicTILE(5,4):RMUX37:O0 T4Y 0.527	; syn__0041_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000001_010	; I:13	; <= LogicTILE(5,2):RMUX39:O0 T4Y 0.527	; syn__0107_
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000001_100	; I:6	; <= LogicTILE(7,3):RMUX43:O0 T4X 0.475	; syn__0079_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0100000_010	; I:8	; <= LogicTILE(9,3):RMUX93:O0 T4X 0.482	; syn__1086_
RMUX77: 10'b0001000_001	; I:17	; <= LogicTILE(5,4):RMUX21:O0 T4Y 0.527	; syn__0042_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0001000_001	; I:17	; <= LogicTILE(5,4):RMUX44:O0 T4Y 0.527	; syn__0063_
RMUX82: 10'b0100000_100	; I:1	; <= LogicTILE(5,3):OMUX41:O0 T0 0.197	; syn__0112_
RMUX83: 10'b0000100_100	; I:4	; <= LogicTILE(5,3):RMUX81:O0 T0 0.381	; syn__0063_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000010_100	; I:5	; <= LogicTILE(6,3):RMUX43:O0 T4X 0.44	; tc2.IM[9]
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000100_010	; I:11	; <= LogicTILE(2,3):RMUX45:O0 T4X 0.48	; syn__0322_
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000010_100	; I:5	; <= LogicTILE(6,3):RMUX43:O0 T4X 0.44	; tc2.IM[9]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000000001_100	; I:8	; C	; <= LogicTILE(5,3):OMUX43:O0 T0 0.867	; syn__0039_
alta_slice00_IMUX03: 12'b000010000_100	; I:4	; D	; <= LogicTILE(5,3):OMUX22:O0 T0 0.541	; syn__0040_
alta_slice00_LUT: 16'h000f
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0115_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000100000_100	; I:3	; A	; <= LogicTILE(5,3):OMUX13:O0 T0 0.996	; syn__0065_
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000000000_000	; I:-1	; C
alta_slice01_IMUX07: 12'b000000100_001	; I:24	; D	; <= LogicTILE(5,3):RMUX83:O0 T0 0.688	; syn__0063_
alta_slice01_LUT: 16'h00d7
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0062_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000100000_001	; I:21	; C	; <= LogicTILE(5,3):RMUX64:O0 T0 1.014	; syn__0041_
alta_slice02_IMUX11: 12'b000001000_001	; I:23	; D	; <= LogicTILE(5,3):RMUX77:O0 T0 0.688	; syn__0042_
alta_slice02_LUT: 16'h0ff0
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0162_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000001000_100	; I:5	; C	; <= LogicTILE(5,3):OMUX25:O0 T0 0.867	; syn__1085_
alta_slice03_IMUX15: 12'b010000000_010	; I:10	; D	; <= LogicTILE(6,3):RMUX90:O0 T1 0.695	; syn__0043_
alta_slice03_LUT: 16'h000f
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0161_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b100000000_001	; I:18	; A	; <= LogicTILE(5,3):RMUX46:O0 T0 1.143	; tc2.IM[7]
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000000010_001	; I:25	; C	; <= LogicTILE(5,3):RMUX88:O0 T0 1.014	; tc2.IM[9]
alta_slice04_IMUX19: 12'b001000000_001	; I:20	; D	; <= LogicTILE(5,3):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice04_LUT: 16'ha000
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0065_
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0065_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000100_001	; I:24	; A	; <= LogicTILE(5,3):RMUX82:O0 T0 1.143	; syn__0112_
alta_slice05_IMUX21: 12'b000000001_100	; I:8	; B	; <= LogicTILE(5,3):OMUX46:O0 T0 0.955	; syn__0111_
alta_slice05_IMUX22: 12'b000000010_001	; I:25	; C	; <= LogicTILE(5,3):RMUX88:O0 T0 1.014	; tc2.IM[9]
alta_slice05_IMUX23: 12'b000001000_100	; I:5	; D	; <= LogicTILE(5,3):OMUX28:O0 T0 0.541	; syn__0038_
alta_slice05_LUT: 16'ha2a8
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0110_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000010_001	; I:25	; A	; <= LogicTILE(5,3):RMUX88:O0 T0 1.143	; tc2.IM[9]
alta_slice06_IMUX25: 12'b100000000_100	; I:0	; B	; <= LogicTILE(5,3):OMUX04:O0 T0 0.955	; syn__0062_
alta_slice06_IMUX26: 12'b001000000_001	; I:20	; C	; <= LogicTILE(5,3):RMUX58:O0 T0 1.014	; syn__0066_
alta_slice06_IMUX27: 12'b000000010_010	; I:16	; D	; <= LogicTILE(5,3):RMUX35:O0 T0 0.688	; syn__1078_
alta_slice06_LUT: 16'hc88c
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__1077_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b100000000_001	; I:18	; C	; <= LogicTILE(5,3):RMUX46:O0 T0 1.014	; tc2.IM[7]
alta_slice07_IMUX31: 12'b001000000_001	; I:20	; D	; <= LogicTILE(5,3):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice07_LUT: 16'h0521
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0040_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000001_100	; I:8	; A	; <= LogicTILE(5,3):OMUX43:O0 T0 0.996	; syn__0039_
alta_slice08_IMUX33: 12'b000001000_100	; I:5	; B	; <= LogicTILE(5,3):OMUX28:O0 T0 0.955	; syn__0038_
alta_slice08_IMUX34: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,3):RMUX76:O0 T0 1.014	; syn__1086_
alta_slice08_IMUX35: 12'b000100000_100	; I:3	; D	; <= LogicTILE(5,3):OMUX22:O0 T0 0.541	; syn__0040_
alta_slice08_LUT: 16'h888c
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__1085_
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__1085_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b100000000_001	; I:18	; C	; <= LogicTILE(5,3):RMUX46:O0 T0 1.014	; tc2.IM[7]
alta_slice09_IMUX39: 12'b001000000_001	; I:20	; D	; <= LogicTILE(5,3):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice09_LUT: 16'h5a96
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0038_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000010_001	; I:25	; A	; <= LogicTILE(5,3):RMUX88:O0 T0 1.143	; tc2.IM[9]
alta_slice10_IMUX41: 12'b000000100_100	; I:6	; B	; <= LogicTILE(5,3):OMUX34:O0 T0 0.955	; syn__0705_
alta_slice10_IMUX42: 12'b010000000_100	; I:1	; C	; <= LogicTILE(5,3):OMUX07:O0 T0 0.867	; syn__0162_
alta_slice10_IMUX43: 12'b010000000_100	; I:1	; D	; <= LogicTILE(5,3):OMUX10:O0 T0 0.541	; syn__0161_
alta_slice10_LUT: 16'h8dd8
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; syn__0706_
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0706_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b100000000_001	; I:18	; C	; <= LogicTILE(5,3):RMUX46:O0 T0 1.014	; tc2.IM[7]
alta_slice11_IMUX47: 12'b001000000_001	; I:20	; D	; <= LogicTILE(5,3):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice11_LUT: 16'h9f17
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0705_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b100000000_100	; I:0	; A	; <= LogicTILE(5,3):OMUX01:O0 T0 0.996	; syn__0115_
alta_slice12_IMUX49: 12'b000000001_001	; I:26	; B	; <= LogicTILE(5,3):RMUX95:O0 T0 1.102	; tc2.IM[9]
alta_slice12_IMUX50: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,3):RMUX76:O0 T0 1.014	; syn__1086_
alta_slice12_IMUX51: 12'b000010000_010	; I:13	; D	; <= LogicTILE(5,3):RMUX17:O0 T0 0.688	; syn__0681_
alta_slice12_LUT: 16'hde12
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0682_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b001000000_100	; I:2	; C	; <= LogicTILE(5,3):OMUX13:O0 T0 0.867	; syn__0065_
alta_slice13_IMUX55: 12'b000001000_010	; I:14	; D	; <= LogicTILE(5,3):RMUX23:O0 T0 0.688	; syn__0113_
alta_slice13_LUT: 16'h009f
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0112_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b100000000_001	; I:18	; C	; <= LogicTILE(5,3):RMUX46:O0 T0 1.014	; tc2.IM[7]
alta_slice14_IMUX59: 12'b001000000_001	; I:20	; D	; <= LogicTILE(5,3):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice14_LUT: 16'hc028
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0039_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000010_100	; I:7	; B	; <= LogicTILE(5,3):OMUX43:O0 T0 0.955	; syn__0039_
alta_slice15_IMUX62: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,3):RMUX76:O0 T0 1.014	; syn__1086_
alta_slice15_IMUX63: 12'b000100000_100	; I:3	; D	; <= LogicTILE(5,3):OMUX22:O0 T0 0.541	; syn__0040_
alta_slice15_LUT: 16'h3330
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0111_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 6 3
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0100000_010	; I:8	; <= BramTILE(10,3):RMUX26:O0 T4X 0.482	; syn__1101_[1]
RMUX04: 10'b0001000_001	; I:17	; <= LogicTILE(6,4):RMUX27:O0 T4Y 0.527	; syn__0058_
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b1000000_010	; I:7	; <= LogicTILE(9,3):RMUX49:O0 T4X 0.48	; syn__1101_[7]
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000001_100	; I:6	; <= LogicTILE(8,3):RMUX26:O0 T4X 0.475	; syn__0072_
RMUX10: 10'b0000001_100	; I:6	; <= LogicTILE(8,3):RMUX03:O0 T4X 0.475	; syn__0700_
RMUX11: 10'b0000100_100	; I:4	; <= LogicTILE(6,3):RMUX09:O0 T0 0.381	; syn__0072_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0100000_010	; I:8	; <= BramTILE(10,3):RMUX03:O0 T4X 0.482	; syn__1101_[6]
RMUX15: 10'b1000000_100	; I:0	; <= LogicTILE(6,3):OMUX02:O0 T0 0.197	; syn__0216_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000010_100	; I:5	; <= LogicTILE(7,3):RMUX26:O0 T4X 0.44	; syn__0102_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0010000_100	; I:2	; <= LogicTILE(6,3):OMUX20:O0 T0 0.197	; syn__0079_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000001_100	; I:6	; <= LogicTILE(8,3):RMUX33:O0 T4X 0.475	; syn__0073_
RMUX29: 10'b1000000_100	; I:0	; <= LogicTILE(5,3):OMUX12:O0 T1 0.193	; syn__0065_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0100000_100	; I:1	; <= LogicTILE(5,3):OMUX15:O0 T1 0.193	; syn__0110_
RMUX32: 10'b0001000_001	; I:17	; <= LogicTILE(6,4):RMUX80:O0 T4Y 0.527	; syn__1080_
RMUX33: 10'b1000000_100	; I:0	; <= LogicTILE(5,3):OMUX12:O0 T1 0.193	; syn__0065_
RMUX34: 10'b0000100_100	; I:4	; <= LogicTILE(6,3):RMUX32:O0 T0 0.381	; syn__1080_
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0010000_100	; I:2	; <= LogicTILE(5,3):OMUX18:O0 T1 0.193	; syn__1077_
RMUX38: 10'b0100000_100	; I:1	; <= LogicTILE(5,3):OMUX15:O0 T1 0.193	; syn__0110_
RMUX39: 10'b1000000_010	; I:7	; <= LogicTILE(9,3):RMUX33:O0 T4X 0.48	; syn__0181_
RMUX40: 10'b0000001_010	; I:13	; <= LogicTILE(6,2):RMUX55:O0 T4Y 0.527	; syn__0207_
RMUX41: 10'b0000001_100	; I:6	; <= LogicTILE(8,3):RMUX79:O0 T4X 0.475	; syn__0668_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0100000_010	; I:8	; <= BramTILE(10,3):RMUX56:O0 T4X 0.482	; tc2.IM[9]
RMUX44: 10'b0001000_100	; I:3	; <= LogicTILE(6,3):OMUX23:O0 T0 0.197	; syn__0201_
RMUX45: 10'b0000001_010	; I:13	; <= LogicTILE(6,2):RMUX09:O0 T4Y 0.527	; syn__0209_
RMUX46: 10'b0001000_001	; I:17	; <= LogicTILE(6,4):RMUX07:O0 T4Y 0.527	; syn__0085_
RMUX47: 10'b0010000_100	; I:2	; <= LogicTILE(5,3):OMUX18:O0 T1 0.193	; syn__1077_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0010000_010	; I:9	; <= LogicTILE(5,3):RMUX15:O0 T4X 0.44	; syn__0090_
RMUX53: 10'b0001000_001	; I:17	; <= LogicTILE(6,4):RMUX87:O0 T4Y 0.527	; syn__0057_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b1000000_100	; I:0	; <= LogicTILE(5,3):OMUX24:O0 T1 0.193	; syn__1085_
RMUX56: 10'b0100000_010	; I:8	; <= BramTILE(10,3):RMUX86:O0 T4X 0.482	; syn__1100_[7]
RMUX57: 10'b0001000_100	; I:3	; <= LogicTILE(6,3):OMUX35:O0 T0 0.197	; syn__0210_
RMUX58: 10'b0000001_100	; I:6	; <= LogicTILE(8,3):RMUX63:O0 T4X 0.475	; syn__0086_
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0010000_100	; I:2	; <= LogicTILE(5,3):OMUX30:O0 T1 0.193	; syn__0706_
RMUX62: 10'b0100000_010	; I:8	; <= BramTILE(10,3):RMUX63:O0 T4X 0.482	; tc2.IM[8]
RMUX63: 10'b0000010_001	; I:19	; <= LogicTILE(6,6):RMUX87:O0 T4Y 0.606	; syn__0066_
RMUX64: 10'b0000001_100	; I:6	; <= LogicTILE(8,3):RMUX13:O0 T4X 0.475	; syn__0220_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b1000000_100	; I:0	; <= LogicTILE(6,3):OMUX26:O0 T0 0.197	; syn__0206_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b1000000_100	; I:0	; <= LogicTILE(5,3):OMUX36:O0 T1 0.193	; syn__0682_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0100000_010	; I:8	; <= BramTILE(10,3):RMUX20:O0 T4X 0.482	; IOvalue2[6]
RMUX76: 10'b0000010_100	; I:5	; <= LogicTILE(7,3):RMUX93:O0 T4X 0.44	; syn__0077_
RMUX77: 10'b0000010_100	; I:5	; <= LogicTILE(7,3):RMUX93:O0 T4X 0.44	; syn__0077_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0001000_001	; I:17	; <= LogicTILE(6,4):RMUX67:O0 T4Y 0.527	; syn__0704_
RMUX80: 10'b0000001_100	; I:6	; <= LogicTILE(8,3):RMUX20:O0 T4X 0.475	; syn__0204_
RMUX81: 10'b1000000_100	; I:0	; <= LogicTILE(5,3):OMUX36:O0 T1 0.193	; syn__0682_
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000001_010	; I:13	; <= LogicTILE(6,2):RMUX92:O0 T4Y 0.527	; tc2.IM[7]
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0100000_100	; I:1	; <= LogicTILE(6,3):OMUX41:O0 T0 0.197	; syn__0091_
RMUX88: 10'b0001000_001	; I:17	; <= LogicTILE(6,4):RMUX67:O0 T4Y 0.527	; syn__0704_
RMUX89: 10'b0000100_001	; I:18	; <= LogicTILE(6,5):RMUX67:O0 T4Y 0.567	; syn__0083_
RMUX90: 10'b0001000_001	; I:17	; <= LogicTILE(6,4):RMUX44:O0 T4Y 0.527	; syn__0043_
RMUX91: 10'b1000000_010	; I:7	; <= LogicTILE(9,3):RMUX20:O0 T4X 0.48	; syn__0672_
RMUX92: 10'b0000010_100	; I:5	; <= LogicTILE(7,3):RMUX93:O0 T4X 0.44	; syn__0077_
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000001_100	; I:6	; <= LogicTILE(8,3):RMUX43:O0 T4X 0.475	; syn__0078_
RMUX95: 10'b0000001_010	; I:13	; <= LogicTILE(6,2):RMUX19:O0 T4Y 0.527	; syn__0218_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b001000000_100	; I:2	; A	; <= LogicTILE(6,3):OMUX07:O0 T0 0.996	; syn__0217_
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000000100_010	; I:15	; C	; <= LogicTILE(6,3):RMUX28:O0 T0 1.014	; syn__0073_
alta_slice00_IMUX03: 12'b100000000_001	; I:18	; D	; <= LogicTILE(6,3):RMUX47:O0 T0 0.688	; syn__1077_
alta_slice00_LUT: 16'haa0a
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0216_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000001000_001	; I:23	; A	; <= LogicTILE(6,3):RMUX76:O0 T0 1.143	; syn__0077_
alta_slice01_IMUX05: 12'b001000000_100	; I:2	; B	; <= LogicTILE(6,3):OMUX10:O0 T0 0.955	; syn__0082_
alta_slice01_IMUX06: 12'b000000100_100	; I:6	; C	; <= LogicTILE(6,3):OMUX31:O0 T0 0.867	; syn__0084_
alta_slice01_IMUX07: 12'b100000000_010	; I:9	; D	; <= LogicTILE(7,3):RMUX42:O0 T1 0.695	; tc2.IM[9]
alta_slice01_LUT: 16'h0a8a
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0202_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000001_001	; I:26	; B	; <= LogicTILE(6,3):RMUX95:O0 T0 1.102	; syn__0218_
alta_slice02_IMUX10: 12'b000100000_010	; I:12	; C	; <= LogicTILE(6,3):RMUX10:O0 T0 1.014	; syn__0700_
alta_slice02_IMUX11: 12'b100000000_010	; I:9	; D	; <= LogicTILE(7,3):RMUX18:O0 T1 0.695	; syn__0072_
alta_slice02_LUT: 16'hc0cc
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0217_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000010_010	; I:16	; A	; <= LogicTILE(6,3):RMUX34:O0 T0 1.143	; syn__1080_
alta_slice03_IMUX13: 12'b000000010_001	; I:25	; B	; <= LogicTILE(6,3):RMUX89:O0 T0 1.102	; syn__0083_
alta_slice03_IMUX14: 12'b001000000_010	; I:11	; C	; <= LogicTILE(6,3):RMUX04:O0 T0 1.014	; syn__0058_
alta_slice03_IMUX15: 12'b010000000_001	; I:19	; D	; <= LogicTILE(6,3):RMUX53:O0 T0 0.688	; syn__0057_
alta_slice03_LUT: 16'hc993
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0082_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000010_100	; I:7	; A	; <= LogicTILE(6,3):OMUX37:O0 T0 0.996	; syn__0214_
alta_slice04_IMUX17: 12'b000001000_001	; I:23	; B	; <= LogicTILE(6,3):RMUX77:O0 T0 1.102	; syn__0077_
alta_slice04_IMUX18: 12'b010000000_010	; I:10	; C	; <= LogicTILE(7,3):RMUX60:O0 T1 1.021	; syn__0215_
alta_slice04_IMUX19: 12'b100000000_001	; I:18	; D	; <= LogicTILE(6,3):RMUX47:O0 T0 0.688	; syn__1077_
alta_slice04_LUT: 16'h5010
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0213_
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b100000000_001	; I:18	; B	; <= LogicTILE(6,3):RMUX47:O0 T0 1.102	; syn__1077_
alta_slice05_IMUX22: 12'b000100000_001	; I:21	; C	; <= LogicTILE(6,3):RMUX64:O0 T0 1.014	; syn__0220_
alta_slice05_IMUX23: 12'b000100000_010	; I:12	; D	; <= LogicTILE(6,3):RMUX11:O0 T0 0.688	; syn__0072_
alta_slice05_LUT: 16'hc0f0
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0219_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000001000_001	; I:23	; A	; <= LogicTILE(6,3):RMUX76:O0 T0 1.143	; syn__0077_
alta_slice06_IMUX25: 12'b000000001_100	; I:8	; B	; <= LogicTILE(6,3):OMUX46:O0 T0 0.955	; syn__0080_
alta_slice06_IMUX26: 12'b010000000_001	; I:19	; C	; <= LogicTILE(6,3):RMUX52:O0 T0 1.014	; syn__0090_
alta_slice06_IMUX27: 12'b000000010_100	; I:7	; D	; <= LogicTILE(6,3):OMUX40:O0 T0 0.541	; syn__0091_
alta_slice06_LUT: 16'h4c44
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0079_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0079_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000100_100	; I:6	; A	; <= LogicTILE(6,3):OMUX31:O0 T0 0.996	; syn__0084_
alta_slice07_IMUX29: 12'b010000000_100	; I:1	; B	; <= LogicTILE(6,3):OMUX10:O0 T0 0.955	; syn__0082_
alta_slice07_IMUX30: 12'b000000001_001	; I:26	; C	; <= LogicTILE(6,3):RMUX94:O0 T0 1.014	; syn__0078_
alta_slice07_IMUX31: 12'b100000000_010	; I:9	; D	; <= LogicTILE(7,3):RMUX42:O0 T1 0.695	; tc2.IM[9]
alta_slice07_LUT: 16'h50d0
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0201_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000001_010	; I:17	; A	; <= LogicTILE(6,3):RMUX40:O0 T0 1.143	; syn__0207_
alta_slice08_IMUX33: 12'b000000010_100	; I:7	; B	; <= LogicTILE(6,3):OMUX40:O0 T0 0.955	; syn__0091_
alta_slice08_IMUX34: 12'b010000000_001	; I:19	; C	; <= LogicTILE(6,3):RMUX52:O0 T0 1.014	; syn__0090_
alta_slice08_IMUX35: 12'b100000000_010	; I:9	; D	; <= LogicTILE(7,3):RMUX18:O0 T1 0.695	; syn__0072_
alta_slice08_LUT: 16'h08aa
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0206_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0206_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b010000000_100	; I:1	; B	; <= LogicTILE(6,3):OMUX10:O0 T0 0.955	; syn__0082_
alta_slice09_IMUX38: 12'b000000100_100	; I:6	; C	; <= LogicTILE(6,3):OMUX31:O0 T0 0.867	; syn__0084_
alta_slice09_IMUX39: 12'b100000000_010	; I:9	; D	; <= LogicTILE(7,3):RMUX42:O0 T1 0.695	; tc2.IM[9]
alta_slice09_LUT: 16'hf030
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0081_
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0081_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b100000000_001	; I:18	; C	; <= LogicTILE(6,3):RMUX46:O0 T0 1.014	; syn__0085_
alta_slice10_IMUX43: 12'b000000100_010	; I:15	; D	; <= LogicTILE(6,3):RMUX29:O0 T0 0.688	; syn__0065_
alta_slice10_LUT: 16'h090f
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0084_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000001000_001	; I:23	; A	; <= LogicTILE(6,3):RMUX76:O0 T0 1.143	; syn__0077_
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000001_100	; I:8	; C	; <= LogicTILE(6,3):OMUX43:O0 T0 0.867	; syn__0211_
alta_slice11_IMUX47: 12'b000000001_010	; I:17	; D	; <= LogicTILE(6,3):RMUX41:O0 T0 0.688	; syn__0668_
alta_slice11_LUT: 16'hf050
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0210_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000100_010	; I:15	; A	; <= LogicTILE(6,3):RMUX28:O0 T0 1.143	; syn__0073_
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b010000000_001	; I:19	; C	; <= LogicTILE(6,3):RMUX52:O0 T0 1.014	; syn__0090_
alta_slice12_IMUX51: 12'b000000010_100	; I:7	; D	; <= LogicTILE(6,3):OMUX40:O0 T0 0.541	; syn__0091_
alta_slice12_LUT: 16'ha0aa
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0214_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b100000000_010	; I:9	; C	; <= LogicTILE(7,3):RMUX36:O0 T1 1.021	; syn__0092_
alta_slice13_IMUX55: 12'b000000100_010	; I:15	; D	; <= LogicTILE(6,3):RMUX29:O0 T0 0.688	; syn__0065_
alta_slice13_LUT: 16'h090f
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0091_
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0091_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000010_001	; I:25	; A	; <= LogicTILE(6,3):RMUX88:O0 T0 1.143	; syn__0704_
alta_slice14_IMUX57: 12'b100000000_010	; I:9	; B	; <= LogicTILE(7,3):RMUX06:O0 T1 1.109	; syn__0702_
alta_slice14_IMUX58: 12'b000000100_010	; I:15	; C	; <= LogicTILE(6,3):RMUX28:O0 T0 1.014	; syn__0073_
alta_slice14_IMUX59: 12'b100000000_010	; I:9	; D	; <= LogicTILE(7,3):RMUX18:O0 T1 0.695	; syn__0072_
alta_slice14_LUT: 16'h8acf
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0211_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b100000000_010	; I:9	; A	; <= LogicTILE(7,3):RMUX24:O0 T1 1.15	; syn__0073_
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b001000000_001	; I:20	; C	; <= LogicTILE(6,3):RMUX58:O0 T0 1.014	; syn__0086_
alta_slice15_IMUX63: 12'b000010000_100	; I:4	; D	; <= LogicTILE(6,3):OMUX28:O0 T0 0.541	; syn__0081_
alta_slice15_LUT: 16'hf050
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0080_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 7 3
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000100_001	; I:18	; <= LogicTILE(7,5):RMUX73:O0 T4Y 0.567	; syn__0072_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0100000_100	; I:1	; <= LogicTILE(6,3):OMUX03:O0 T1 0.193	; syn__0202_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000001_100	; I:6	; <= LogicTILE(9,3):RMUX03:O0 T4X 0.475	; syn__0710_
RMUX06: 10'b0001000_001	; I:17	; <= LogicTILE(7,4):RMUX73:O0 T4Y 0.527	; syn__0702_
RMUX07: 10'b0100000_010	; I:8	; <= LogicTILE(11,3):RMUX49:O0 T4X 0.482	; syn__0678_
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0100000_010	; I:8	; <= LogicTILE(11,3):RMUX49:O0 T4X 0.482	; syn__0678_
RMUX18: 10'b0000010_100	; I:5	; <= LogicTILE(8,3):RMUX26:O0 T4X 0.44	; syn__0072_
RMUX19: 10'b0000010_100	; I:5	; <= LogicTILE(8,3):RMUX26:O0 T4X 0.44	; syn__0072_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0001000_001	; I:17	; <= LogicTILE(7,4):RMUX27:O0 T4Y 0.527	; syn__0098_
RMUX22: 10'b0001000_001	; I:17	; <= LogicTILE(7,4):RMUX73:O0 T4Y 0.527	; syn__0702_
RMUX23: 10'b0000001_010	; I:13	; <= LogicTILE(7,2):RMUX25:O0 T4Y 0.527	; syn__0674_
RMUX24: 10'b0100000_100	; I:1	; <= LogicTILE(7,3):OMUX17:O0 T0 0.197	; syn__0073_
RMUX25: 10'b1000000_100	; I:0	; <= LogicTILE(6,3):OMUX12:O0 T1 0.193	; syn__0213_
RMUX26: 10'b1000000_100	; I:0	; <= LogicTILE(7,3):OMUX14:O0 T0 0.197	; syn__0102_
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b1000000_010	; I:7	; <= BramTILE(10,3):RMUX33:O0 T4X 0.48	; tc2.IM[6]
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0100000_100	; I:1	; <= LogicTILE(6,3):OMUX15:O0 T1 0.193	; syn__0219_
RMUX32: 10'b0100000_100	; I:1	; <= LogicTILE(7,3):OMUX17:O0 T0 0.197	; syn__0073_
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000001_010	; I:13	; <= LogicTILE(7,2):RMUX09:O0 T4Y 0.527	; syn__0144_
RMUX35: 10'b0010000_010	; I:9	; <= LogicTILE(6,3):RMUX81:O0 T4X 0.44	; syn__0682_
RMUX36: 10'b0001000_001	; I:17	; <= LogicTILE(7,4):RMUX80:O0 T4Y 0.527	; syn__0092_
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0010000_010	; I:9	; <= LogicTILE(6,3):RMUX81:O0 T4X 0.44	; syn__0682_
RMUX40: 10'b0001000_010	; I:10	; <= LogicTILE(5,3):RMUX31:O0 T4X 0.475	; syn__0704_
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b1000000_010	; I:7	; <= BramTILE(10,3):RMUX56:O0 T4X 0.48	; tc2.IM[9]
RMUX43: 10'b0010000_100	; I:2	; <= LogicTILE(6,3):OMUX18:O0 T1 0.193	; syn__0079_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0100000_010	; I:8	; <= LogicTILE(11,3):RMUX79:O0 T4X 0.482	; syn__0688_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000010_001	; I:19	; <= LogicTILE(7,6):RMUX37:O0 T4Y 0.606	; syn__0681_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000100_010	; I:11	; <= LogicTILE(4,3):RMUX15:O0 T4X 0.48	; syn__0712_
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0100000_100	; I:1	; <= LogicTILE(6,3):OMUX27:O0 T1 0.193	; syn__0081_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0001000_001	; I:17	; <= LogicTILE(7,4):RMUX87:O0 T4Y 0.527	; syn__0714_
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0001000_100	; I:3	; <= LogicTILE(7,3):OMUX35:O0 T0 0.197	; syn__0215_
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0100000_010	; I:8	; <= LogicTILE(11,3):RMUX63:O0 T4X 0.482	; syn__0798_
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000001_100	; I:6	; <= LogicTILE(9,3):RMUX13:O0 T4X 0.475	; syn__0680_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000001_010	; I:13	; <= LogicTILE(7,2):RMUX62:O0 T4Y 0.527	; syn__0164_
RMUX68: 10'b1000000_100	; I:0	; <= LogicTILE(6,3):OMUX24:O0 T1 0.193	; syn__0206_
RMUX69: 10'b0100000_100	; I:1	; <= LogicTILE(7,3):OMUX29:O0 T0 0.197	; syn__0722_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0010000_010	; I:9	; <= LogicTILE(6,3):RMUX61:O0 T4X 0.44	; syn__0706_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000010_100	; I:5	; <= LogicTILE(8,3):RMUX43:O0 T4X 0.44	; syn__0078_
RMUX74: 10'b0000001_010	; I:13	; <= LogicTILE(7,2):RMUX92:O0 T4Y 0.527	; syn__0700_
RMUX75: 10'b0001000_100	; I:3	; <= LogicTILE(7,3):OMUX47:O0 T0 0.197	; syn__0188_
RMUX76: 10'b0000100_100	; I:4	; <= LogicTILE(7,3):RMUX74:O0 T0 0.381	; syn__0700_
RMUX77: 10'b0000001_010	; I:13	; <= LogicTILE(7,2):RMUX69:O0 T4Y 0.527	; syn__0154_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000010_100	; I:5	; <= LogicTILE(8,3):RMUX93:O0 T4X 0.44	; syn__0721_
RMUX83: 10'b0100000_010	; I:8	; <= LogicTILE(11,3):RMUX93:O0 T4X 0.482	; syn__0716_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_100	; I:1	; <= LogicTILE(7,3):OMUX41:O0 T0 0.197	; syn__0077_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0100000_100	; I:1	; <= LogicTILE(7,3):OMUX41:O0 T0 0.197	; syn__0077_
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000001_010	; I:13	; <= LogicTILE(7,2):RMUX19:O0 T4Y 0.527	; syn__0670_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0100000_100	; I:1	; <= LogicTILE(7,3):OMUX41:O0 T0 0.197	; syn__0077_
RMUX92: 10'b0000001_010	; I:13	; <= LogicTILE(7,2):RMUX69:O0 T4Y 0.527	; syn__0154_
RMUX93: 10'b0100000_100	; I:1	; <= LogicTILE(7,3):OMUX41:O0 T0 0.197	; syn__0077_
RMUX94: 10'b0010000_010	; I:9	; <= LogicTILE(6,3):RMUX91:O0 T4X 0.44	; syn__0672_
RMUX95: 10'b1000000_010	; I:7	; <= BramTILE(10,3):RMUX43:O0 T4X 0.48	; tc2.IM[5]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000001_001	; I:26	; A	; <= LogicTILE(7,3):RMUX94:O0 T0 1.143	; syn__0672_
alta_slice00_IMUX01: 12'b000010000_001	; I:22	; B	; <= LogicTILE(7,3):RMUX71:O0 T0 1.102	; syn__0706_
alta_slice00_IMUX02: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice00_IMUX03: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,3):RMUX95:O0 T0 0.688	; tc2.IM[5]
alta_slice00_LUT: 16'hf0ca
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0723_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000001000_010	; I:14	; A	; <= LogicTILE(7,3):RMUX22:O0 T0 1.143	; syn__0702_
alta_slice01_IMUX05: 12'b000010000_001	; I:22	; B	; <= LogicTILE(7,3):RMUX71:O0 T0 1.102	; syn__0706_
alta_slice01_IMUX06: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice01_IMUX07: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,3):RMUX95:O0 T0 0.688	; tc2.IM[5]
alta_slice01_LUT: 16'hfafc
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0204_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000100_010	; I:15	; A	; <= LogicTILE(7,3):RMUX28:O0 T0 1.143	; tc2.IM[6]
alta_slice02_IMUX09: 12'b100000000_001	; I:18	; B	; <= LogicTILE(7,3):RMUX47:O0 T0 1.102	; syn__0688_
alta_slice02_IMUX10: 12'b010000000_010	; I:10	; C	; <= LogicTILE(8,3):RMUX60:O0 T1 1.021	; syn__0118_
alta_slice02_IMUX11: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,3):RMUX95:O0 T0 0.688	; tc2.IM[5]
alta_slice02_LUT: 16'haae4
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut	; syn__0683_
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000100_010	; I:15	; A	; <= LogicTILE(7,3):RMUX28:O0 T0 1.143	; tc2.IM[6]
alta_slice03_IMUX13: 12'b000000001_001	; I:26	; B	; <= LogicTILE(7,3):RMUX95:O0 T0 1.102	; tc2.IM[5]
alta_slice03_IMUX14: 12'b010000000_010	; I:10	; C	; <= LogicTILE(8,3):RMUX84:O0 T1 1.021	; syn__0690_
alta_slice03_IMUX15: 12'b000000100_001	; I:24	; D	; <= LogicTILE(7,3):RMUX83:O0 T0 0.688	; syn__0716_
alta_slice03_LUT: 16'hba98
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__0719_
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000100000_001	; I:21	; A	; <= LogicTILE(7,3):RMUX64:O0 T0 1.143	; syn__0680_
alta_slice04_IMUX17: 12'b000000001_001	; I:26	; B	; <= LogicTILE(7,3):RMUX95:O0 T0 1.102	; tc2.IM[5]
alta_slice04_IMUX18: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice04_IMUX19: 12'b000010000_010	; I:13	; D	; <= LogicTILE(7,3):RMUX17:O0 T0 0.688	; syn__0678_
alta_slice04_LUT: 16'hef2f
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0102_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice05_IMUX23: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,3):RMUX95:O0 T0 0.688	; tc2.IM[5]
alta_slice05_LUT: 16'h000f
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0073_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0073_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice06_IMUX27: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,3):RMUX95:O0 T0 0.688	; tc2.IM[5]
alta_slice06_LUT: 16'h00f0
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0078_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice07_IMUX31: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,3):RMUX95:O0 T0 0.688	; tc2.IM[5]
alta_slice07_LUT: 16'hf000
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0072_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b010000000_001	; I:19	; A	; <= LogicTILE(7,3):RMUX52:O0 T0 1.143	; syn__0712_
alta_slice08_IMUX33: 12'b001000000_010	; I:11	; B	; <= LogicTILE(7,3):RMUX05:O0 T0 1.102	; syn__0710_
alta_slice08_IMUX34: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice08_IMUX35: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,3):RMUX95:O0 T0 0.688	; tc2.IM[5]
alta_slice08_LUT: 16'hf0ca
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0707_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000100_001	; I:24	; A	; <= LogicTILE(7,3):RMUX82:O0 T0 1.143	; syn__0721_
alta_slice09_IMUX37: 12'b010000000_010	; I:10	; B	; <= LogicTILE(8,3):RMUX78:O0 T1 1.109	; syn__0686_
alta_slice09_IMUX38: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice09_IMUX39: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,3):RMUX95:O0 T0 0.688	; tc2.IM[5]
alta_slice09_LUT: 16'hafac
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0722_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000001_001	; I:26	; A	; <= LogicTILE(7,3):RMUX94:O0 T0 1.143	; syn__0672_
alta_slice10_IMUX41: 12'b000001000_010	; I:14	; B	; <= LogicTILE(7,3):RMUX23:O0 T0 1.102	; syn__0674_
alta_slice10_IMUX42: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice10_IMUX43: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,3):RMUX95:O0 T0 0.688	; tc2.IM[5]
alta_slice10_LUT: 16'hafcf
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; syn__0086_
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000001_010	; I:17	; A	; <= LogicTILE(7,3):RMUX40:O0 T0 1.143	; syn__0704_
alta_slice11_IMUX45: 12'b000001000_001	; I:23	; B	; <= LogicTILE(7,3):RMUX77:O0 T0 1.102	; syn__0154_
alta_slice11_IMUX46: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice11_IMUX47: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,3):RMUX95:O0 T0 0.688	; tc2.IM[5]
alta_slice11_LUT: 16'hcfaf
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0215_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000001000_001	; I:23	; A	; <= LogicTILE(7,3):RMUX76:O0 T0 1.143	; syn__0700_
alta_slice12_IMUX49: 12'b000000010_001	; I:25	; B	; <= LogicTILE(7,3):RMUX89:O0 T0 1.102	; syn__0670_
alta_slice12_IMUX50: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice12_IMUX51: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,3):RMUX95:O0 T0 0.688	; tc2.IM[5]
alta_slice12_LUT: 16'hf0ac
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0697_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice13_IMUX55: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,3):RMUX95:O0 T0 0.688	; tc2.IM[5]
alta_slice13_LUT: 16'h0f00
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0077_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b001000000_001	; I:20	; A	; <= LogicTILE(7,3):RMUX58:O0 T0 1.143	; syn__0714_
alta_slice14_IMUX57: 12'b000000010_010	; I:16	; B	; <= LogicTILE(7,3):RMUX35:O0 T0 1.102	; syn__0682_
alta_slice14_IMUX58: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice14_IMUX59: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,3):RMUX95:O0 T0 0.688	; tc2.IM[5]
alta_slice14_LUT: 16'hacf0
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; syn__0717_
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000010_010	; I:16	; A	; <= LogicTILE(7,3):RMUX34:O0 T0 1.143	; syn__0144_
alta_slice15_IMUX61: 12'b000000001_001	; I:26	; B	; <= LogicTILE(7,3):RMUX95:O0 T0 1.102	; tc2.IM[5]
alta_slice15_IMUX62: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice15_IMUX63: 12'b100000000_010	; I:9	; D	; <= LogicTILE(8,3):RMUX42:O0 T1 0.695	; syn__0137_
alta_slice15_LUT: 16'hef2f
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0188_
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 8 3
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0001000_001	; I:17	; <= LogicTILE(8,4):RMUX73:O0 T4Y 0.527	; syn__0133_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0010000_010	; I:9	; <= LogicTILE(7,3):RMUX74:O0 T4X 0.44	; syn__0700_
RMUX04: 10'b0010000_100	; I:2	; <= LogicTILE(7,3):OMUX06:O0 T1 0.193	; syn__0683_
RMUX05: 10'b1000000_010	; I:7	; <= LogicTILE(11,3):RMUX03:O0 T4X 0.48	; syn__0199_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0010000_100	; I:2	; <= LogicTILE(8,3):OMUX08:O0 T0 0.197	; syn__0198_
RMUX08: 10'b0000100_001	; I:18	; <= LogicTILE(8,5):RMUX50:O0 T4Y 0.567	; syn__0169_
RMUX09: 10'b1000000_100	; I:0	; <= LogicTILE(7,3):OMUX00:O0 T1 0.193	; syn__0723_
RMUX10: 10'b0001000_100	; I:3	; <= LogicTILE(7,3):OMUX09:O0 T1 0.193	; syn__0719_
RMUX11: 10'b0001000_001	; I:17	; <= LogicTILE(8,4):RMUX27:O0 T4Y 0.527	; syn__0117_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0100000_100	; I:1	; <= LogicTILE(8,3):OMUX05:O0 T0 0.197	; syn__0220_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b1000000_010	; I:7	; <= LogicTILE(11,3):RMUX49:O0 T4X 0.48	; syn__0678_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0100000_100	; I:1	; <= LogicTILE(7,3):OMUX03:O0 T1 0.193	; syn__0204_
RMUX21: 10'b0000100_010	; I:11	; <= LogicTILE(5,3):RMUX51:O0 T4X 0.48	; syn__0706_
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000001_010	; I:13	; <= LogicTILE(8,2):RMUX25:O0 T4Y 0.527	; syn__0178_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0010000_100	; I:2	; <= LogicTILE(8,3):OMUX20:O0 T0 0.197	; syn__0684_
RMUX26: 10'b0001000_100	; I:3	; <= LogicTILE(7,3):OMUX21:O0 T1 0.193	; syn__0072_
RMUX27: 10'b0001000_100	; I:3	; <= LogicTILE(8,3):OMUX23:O0 T0 0.197	; syn__0801_
RMUX28: 10'b0000001_100	; I:6	; <= BramTILE(10,3):RMUX33:O0 T4X 0.475	; tc2.IM[6]
RMUX29: 10'b0100000_010	; I:8	; <= LogicTILE(12,3):RMUX33:O0 T4X 0.482	; syn__0688_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000100_001	; I:18	; <= LogicTILE(8,5):RMUX07:O0 T4Y 0.567	; syn__1103_
RMUX32: 10'b0010000_100	; I:2	; <= LogicTILE(7,3):OMUX18:O0 T1 0.193	; syn__0078_
RMUX33: 10'b0100000_100	; I:1	; <= LogicTILE(7,3):OMUX15:O0 T1 0.193	; syn__0073_
RMUX34: 10'b0001000_001	; I:17	; <= LogicTILE(8,4):RMUX57:O0 T4Y 0.527	; syn__0694_
RMUX35: 10'b0000001_010	; I:13	; <= LogicTILE(8,2):RMUX09:O0 T4Y 0.527	; syn__0182_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000001_100	; I:6	; <= BramTILE(10,3):RMUX56:O0 T4X 0.475	; tc2.IM[9]
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b1000000_100	; I:0	; <= LogicTILE(8,3):OMUX14:O0 T0 0.197	; syn__0134_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0010000_100	; I:2	; <= LogicTILE(7,3):OMUX18:O0 T1 0.193	; syn__0078_
RMUX42: 10'b0000001_010	; I:13	; <= LogicTILE(8,2):RMUX32:O0 T4Y 0.527	; syn__0137_
RMUX43: 10'b0010000_100	; I:2	; <= LogicTILE(7,3):OMUX18:O0 T1 0.193	; syn__0078_
RMUX44: 10'b0001000_010	; I:10	; <= LogicTILE(6,3):RMUX81:O0 T4X 0.475	; syn__0682_
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0001000_010	; I:10	; <= LogicTILE(6,3):RMUX31:O0 T4X 0.475	; syn__0110_
RMUX47: 10'b0000001_010	; I:13	; <= LogicTILE(8,2):RMUX55:O0 T4Y 0.527	; syn__0171_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000001_100	; I:6	; <= BramTILE(10,3):RMUX13:O0 T4X 0.475	; syn__1101_[0]
RMUX50: 10'b0000001_010	; I:13	; <= LogicTILE(8,2):RMUX62:O0 T4Y 0.527	; syn__0174_
RMUX51: 10'b1000000_100	; I:0	; <= LogicTILE(7,3):OMUX24:O0 T1 0.193	; syn__0707_
RMUX52: 10'b0000100_100	; I:4	; <= LogicTILE(8,3):RMUX50:O0 T0 0.381	; syn__0174_
RMUX53: 10'b0000001_010	; I:13	; <= LogicTILE(8,2):RMUX39:O0 T4Y 0.527	; syn__0136_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b1000000_010	; I:7	; <= LogicTILE(11,3):RMUX86:O0 T4X 0.48	; IOvalue2[5]
RMUX57: 10'b0001000_010	; I:10	; <= LogicTILE(6,3):RMUX38:O0 T4X 0.475	; syn__0110_
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0001000_001	; I:17	; <= LogicTILE(8,4):RMUX87:O0 T4Y 0.527	; syn__0676_
RMUX60: 10'b0100000_010	; I:8	; <= LogicTILE(12,3):RMUX86:O0 T4X 0.482	; syn__0118_
RMUX61: 10'b0100000_100	; I:1	; <= LogicTILE(8,3):OMUX29:O0 T0 0.197	; syn__0813_
RMUX62: 10'b0001000_010	; I:10	; <= LogicTILE(6,3):RMUX15:O0 T4X 0.475	; syn__0216_
RMUX63: 10'b0010000_100	; I:2	; <= LogicTILE(7,3):OMUX30:O0 T1 0.193	; syn__0086_
RMUX64: 10'b0001000_001	; I:17	; <= LogicTILE(8,4):RMUX37:O0 T4Y 0.527	; syn__0137_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0100000_010	; I:8	; <= LogicTILE(12,3):RMUX86:O0 T4X 0.482	; syn__0118_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b1000000_100	; I:0	; <= LogicTILE(8,3):OMUX26:O0 T0 0.197	; syn__0170_
RMUX70: 10'b0100000_010	; I:8	; <= LogicTILE(12,3):RMUX13:O0 T4X 0.482	; syn__0696_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000001_100	; I:6	; <= BramTILE(10,3):RMUX43:O0 T4X 0.475	; tc2.IM[5]
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b1000000_100	; I:0	; <= LogicTILE(7,3):OMUX36:O0 T1 0.193	; syn__0697_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0100000_100	; I:1	; <= LogicTILE(8,3):OMUX41:O0 T0 0.197	; syn__0686_
RMUX79: 10'b0001000_001	; I:17	; <= LogicTILE(8,4):RMUX67:O0 T4Y 0.527	; syn__0668_
RMUX80: 10'b0000001_100	; I:6	; <= BramTILE(10,3):RMUX20:O0 T4X 0.475	; IOvalue2[6]
RMUX81: 10'b0010000_100	; I:2	; <= LogicTILE(8,3):OMUX44:O0 T0 0.197	; syn__0173_
RMUX82: 10'b0010000_100	; I:2	; <= LogicTILE(7,3):OMUX42:O0 T1 0.193	; syn__0717_
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0001000_001	; I:17	; <= LogicTILE(8,4):RMUX44:O0 T4Y 0.527	; syn__0690_
RMUX85: 10'b0100000_010	; I:8	; <= LogicTILE(12,3):RMUX20:O0 T4X 0.482	; syn__0150_
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0001000_001	; I:17	; <= LogicTILE(8,4):RMUX67:O0 T4Y 0.527	; syn__0668_
RMUX89: 10'b0000001_100	; I:6	; <= BramTILE(10,3):RMUX43:O0 T4X 0.475	; tc2.IM[5]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000100_010	; I:11	; <= LogicTILE(5,3):RMUX68:O0 T4X 0.48	; syn__0107_
RMUX92: 10'b0000001_010	; I:13	; <= LogicTILE(8,2):RMUX69:O0 T4Y 0.527	; syn__0142_
RMUX93: 10'b0001000_001	; I:17	; <= LogicTILE(8,4):RMUX21:O0 T4Y 0.527	; syn__0721_
RMUX94: 10'b0000001_010	; I:13	; <= LogicTILE(8,2):RMUX19:O0 T4Y 0.527	; syn__0725_
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000100_001	; I:24	; A	; <= LogicTILE(8,3):RMUX82:O0 T0 1.143	; syn__0717_
alta_slice00_IMUX01: 12'b000000010_100	; I:7	; B	; <= LogicTILE(8,3):OMUX40:O0 T0 0.955	; syn__0686_
alta_slice00_IMUX02: 12'b010000000_010	; I:10	; C	; <= LogicTILE(9,3):RMUX60:O0 T1 1.021	; syn__0118_
alta_slice00_IMUX03: 12'b000000010_001	; I:25	; D	; <= LogicTILE(8,3):RMUX89:O0 T0 0.688	; tc2.IM[5]
alta_slice00_LUT: 16'haad8
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0718_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000001_010	; I:17	; B	; <= LogicTILE(8,3):RMUX41:O0 T0 1.102	; syn__0078_
alta_slice01_IMUX06: 12'b000000010_001	; I:25	; C	; <= LogicTILE(8,3):RMUX88:O0 T0 1.014	; syn__0668_
alta_slice01_IMUX07: 12'b010000000_010	; I:10	; D	; <= LogicTILE(9,3):RMUX90:O0 T1 0.695	; syn__0221_
alta_slice01_LUT: 16'hf300
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0220_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b001000000_010	; I:11	; B	; <= LogicTILE(8,3):RMUX05:O0 T0 1.102	; syn__0199_
alta_slice02_IMUX10: 12'b100000000_001	; I:18	; C	; <= LogicTILE(8,3):RMUX46:O0 T0 1.014	; syn__0110_
alta_slice02_IMUX11: 12'b000000001_010	; I:17	; D	; <= LogicTILE(8,3):RMUX41:O0 T0 0.688	; syn__0078_
alta_slice02_LUT: 16'hc0cc
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0198_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000001_001	; I:26	; A	; <= LogicTILE(8,3):RMUX94:O0 T0 1.143	; syn__0725_
alta_slice03_IMUX13: 12'b001000000_001	; I:20	; B	; <= LogicTILE(8,3):RMUX59:O0 T0 1.102	; syn__0676_
alta_slice03_IMUX14: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,3):RMUX28:O0 T0 1.014	; tc2.IM[6]
alta_slice03_IMUX15: 12'b000000010_001	; I:25	; D	; <= LogicTILE(8,3):RMUX89:O0 T0 0.688	; tc2.IM[5]
alta_slice03_LUT: 16'hafac
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__0726_
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b010000000_001	; I:19	; B	; <= LogicTILE(8,3):RMUX53:O0 T0 1.102	; syn__0136_
alta_slice04_IMUX18: 12'b000010000_001	; I:22	; C	; <= LogicTILE(8,3):RMUX70:O0 T0 1.014	; syn__0696_
alta_slice04_IMUX19: 12'b000000001_010	; I:17	; D	; <= LogicTILE(8,3):RMUX41:O0 T0 0.688	; syn__0078_
alta_slice04_LUT: 16'hc0cc
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0134_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000010_010	; I:16	; B	; <= LogicTILE(8,3):RMUX35:O0 T0 1.102	; syn__0182_
alta_slice05_IMUX22: 12'b000100000_001	; I:21	; C	; <= LogicTILE(8,3):RMUX64:O0 T0 1.014	; syn__0137_
alta_slice05_IMUX23: 12'b000000001_010	; I:17	; D	; <= LogicTILE(8,3):RMUX41:O0 T0 0.688	; syn__0078_
alta_slice05_LUT: 16'hc0cc
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0181_
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b001000000_010	; I:11	; A	; <= LogicTILE(8,3):RMUX04:O0 T0 1.143	; syn__0683_
alta_slice06_IMUX25: 12'b000000010_100	; I:7	; B	; <= LogicTILE(8,3):OMUX40:O0 T0 0.955	; syn__0686_
alta_slice06_IMUX26: 12'b000010000_010	; I:13	; C	; <= LogicTILE(8,3):RMUX16:O0 T0 1.014	; syn__0678_
alta_slice06_IMUX27: 12'b000000010_001	; I:25	; D	; <= LogicTILE(8,3):RMUX89:O0 T0 0.688	; tc2.IM[5]
alta_slice06_LUT: 16'hd8aa
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0684_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000000_000	; I:-1	; B
alta_slice07_IMUX30: 12'b000000000_000	; I:-1	; C
alta_slice07_IMUX31: 12'b000000000_000	; I:-1	; D
alta_slice07_LUT: 16'h0001
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0801_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b100000000_001	; I:18	; B	; <= LogicTILE(8,3):RMUX47:O0 T0 1.102	; syn__0171_
alta_slice08_IMUX34: 12'b000010000_010	; I:13	; C	; <= LogicTILE(8,3):RMUX16:O0 T0 1.014	; syn__0678_
alta_slice08_IMUX35: 12'b000000001_010	; I:17	; D	; <= LogicTILE(8,3):RMUX41:O0 T0 0.688	; syn__0078_
alta_slice08_LUT: 16'hc0cc
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0170_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b000000000_000	; I:-1	; D
alta_slice09_LUT: 16'h0001
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0813_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000001000_010	; I:14	; B	; <= LogicTILE(8,3):RMUX23:O0 T0 1.102	; syn__0178_
alta_slice10_IMUX42: 12'b000000010_010	; I:16	; C	; <= LogicTILE(8,3):RMUX34:O0 T0 1.014	; syn__0694_
alta_slice10_IMUX43: 12'b000000001_010	; I:17	; D	; <= LogicTILE(8,3):RMUX41:O0 T0 0.688	; syn__0078_
alta_slice10_LUT: 16'hc0cc
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; syn__0177_
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b000000000_000	; I:-1	; D
alta_slice11_LUT: 16'h0001
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; syn__0802_
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000100000_010	; I:12	; A	; <= LogicTILE(8,3):RMUX10:O0 T0 1.143	; syn__0719_
alta_slice12_IMUX49: 12'b000000010_100	; I:7	; B	; <= LogicTILE(8,3):OMUX40:O0 T0 0.955	; syn__0686_
alta_slice12_IMUX50: 12'b000000010_010	; I:16	; C	; <= LogicTILE(8,3):RMUX34:O0 T0 1.014	; syn__0694_
alta_slice12_IMUX51: 12'b000000010_001	; I:25	; D	; <= LogicTILE(8,3):RMUX89:O0 T0 0.688	; tc2.IM[5]
alta_slice12_LUT: 16'he4aa
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0720_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b010000000_010	; I:10	; A	; <= LogicTILE(9,3):RMUX72:O0 T1 1.15	; syn__0685_
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b100000000_010	; I:9	; C	; <= LogicTILE(9,3):RMUX36:O0 T1 1.021	; tc2.IM[9]
alta_slice13_IMUX55: 12'b000100000_010	; I:12	; D	; <= LogicTILE(8,3):RMUX11:O0 T0 0.688	; syn__0117_
alta_slice13_LUT: 16'ha0af
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0686_
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0686_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000100_010	; I:15	; B	; <= LogicTILE(8,3):RMUX29:O0 T0 1.102	; syn__0688_
alta_slice14_IMUX58: 12'b010000000_001	; I:19	; C	; <= LogicTILE(8,3):RMUX52:O0 T0 1.014	; syn__0174_
alta_slice14_IMUX59: 12'b000000001_010	; I:17	; D	; <= LogicTILE(8,3):RMUX41:O0 T0 0.688	; syn__0078_
alta_slice14_LUT: 16'hc0f0
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0173_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000000000_000	; I:-1	; C
alta_slice15_IMUX63: 12'b000000000_000	; I:-1	; D
alta_slice15_LUT: 16'h0001
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; syn__0815_
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 9 3
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0001000_001	; I:17	; <= LogicTILE(9,4):RMUX50:O0 T4Y 0.527	; syn__0710_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000010_100	; I:5	; <= BramTILE(10,3):RMUX49:O0 T4X 0.44	; tc2.IM[7]
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b1000000_100	; I:0	; <= LogicTILE(8,3):OMUX00:O0 T1 0.193	; syn__0718_
RMUX10: 10'b0001000_001	; I:17	; <= LogicTILE(9,4):RMUX27:O0 T4Y 0.527	; tc2.DM[8]
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000001_010	; I:13	; <= LogicTILE(9,2):RMUX02:O0 T4Y 0.527	; syn__0680_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0001000_001	; I:17	; <= LogicTILE(9,4):RMUX73:O0 T4Y 0.527	; syn__0535_
RMUX17: 10'b0000010_100	; I:5	; <= BramTILE(10,3):RMUX49:O0 T4X 0.44	; tc2.IM[7]
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000001_010	; I:13	; <= LogicTILE(9,2):RMUX75:O0 T4Y 0.527	; syn__0672_
RMUX21: 10'b0001000_100	; I:3	; <= LogicTILE(8,3):OMUX09:O0 T1 0.193	; syn__0726_
RMUX22: 10'b0010000_010	; I:9	; <= LogicTILE(8,3):RMUX01:O0 T4X 0.44	; syn__0133_
RMUX23: 10'b0001000_001	; I:17	; <= LogicTILE(9,4):RMUX73:O0 T4Y 0.527	; syn__0535_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000001_010	; I:13	; <= LogicTILE(9,2):RMUX55:O0 T4Y 0.527	; tc2.IM[9]
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000100_010	; I:11	; <= LogicTILE(6,3):RMUX31:O0 T4X 0.48	; syn__0110_
RMUX32: 10'b0000010_100	; I:5	; <= BramTILE(10,3):RMUX56:O0 T4X 0.44	; tc2.IM[9]
RMUX33: 10'b0100000_100	; I:1	; <= LogicTILE(8,3):OMUX15:O0 T1 0.193	; syn__0181_
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000010_100	; I:5	; <= BramTILE(10,3):RMUX56:O0 T4X 0.44	; tc2.IM[9]
RMUX37: 10'b0000010_100	; I:5	; <= BramTILE(10,3):RMUX56:O0 T4X 0.44	; tc2.IM[9]
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000010_100	; I:5	; <= BramTILE(10,3):RMUX79:O0 T4X 0.44	; tc2.IM[17]
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000001_010	; I:13	; <= LogicTILE(9,2):RMUX09:O0 T4Y 0.527	; syn__0160_
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b1000000_001	; I:14	; <= LogicTILE(9,1):RMUX85:O0 T4Y 0.567	; syn__1101_[7]
RMUX50: 10'b0010000_100	; I:2	; <= LogicTILE(8,3):OMUX30:O0 T1 0.193	; syn__0177_
RMUX51: 10'b0000001_010	; I:13	; <= LogicTILE(9,2):RMUX62:O0 T4Y 0.527	; syn__0176_
RMUX52: 10'b0000010_100	; I:5	; <= BramTILE(10,3):RMUX63:O0 T4X 0.44	; tc2.IM[8]
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b1000000_001	; I:14	; <= LogicTILE(9,1):RMUX62:O0 T4Y 0.567	; syn__1101_[4]
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000001_100	; I:6	; <= LogicTILE(11,3):RMUX63:O0 T4X 0.475	; syn__0798_
RMUX60: 10'b1000000_010	; I:7	; <= LogicTILE(12,3):RMUX86:O0 T4X 0.48	; syn__0118_
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000010_100	; I:5	; <= BramTILE(10,3):RMUX63:O0 T4X 0.44	; tc2.IM[8]
RMUX63: 10'b0000010_100	; I:5	; <= BramTILE(10,3):RMUX63:O0 T4X 0.44	; tc2.IM[8]
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0001000_100	; I:3	; <= LogicTILE(8,3):OMUX33:O0 T1 0.193	; syn__0802_
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0100000_100	; I:1	; <= LogicTILE(9,3):OMUX29:O0 T0 0.197	; syn__0036_
RMUX70: 10'b0001000_001	; I:17	; <= LogicTILE(9,4):RMUX37:O0 T4Y 0.527	; syn__0724_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0001000_001	; I:17	; <= LogicTILE(9,4):RMUX67:O0 T4Y 0.527	; syn__0685_
RMUX73: 10'b0001000_010	; I:10	; <= LogicTILE(7,3):RMUX91:O0 T4X 0.475	; syn__0077_
RMUX74: 10'b0001000_100	; I:3	; <= LogicTILE(8,3):OMUX45:O0 T1 0.193	; syn__0815_
RMUX75: 10'b1000000_100	; I:0	; <= LogicTILE(8,3):OMUX36:O0 T1 0.193	; syn__0720_
RMUX76: 10'b0000100_010	; I:11	; <= LogicTILE(6,3):RMUX45:O0 T4X 0.48	; syn__0209_
RMUX77: 10'b0000010_010	; I:12	; <= LogicTILE(5,3):RMUX45:O0 T4X 0.482	; syn__0183_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0001000_100	; I:3	; <= LogicTILE(9,3):OMUX47:O0 T0 0.197	; tc2.WD[8]
RMUX82: 10'b0001000_001	; I:17	; <= LogicTILE(9,4):RMUX21:O0 T4Y 0.527	; syn__0698_
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000010_100	; I:5	; <= BramTILE(10,3):RMUX93:O0 T4X 0.44	; tc2.IM[14]
RMUX88: 10'b0010000_010	; I:9	; <= LogicTILE(8,3):RMUX91:O0 T4X 0.44	; syn__0107_
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000001_010	; I:13	; <= LogicTILE(9,2):RMUX92:O0 T4Y 0.527	; syn__0221_
RMUX91: 10'b0100000_100	; I:1	; <= LogicTILE(9,3):OMUX41:O0 T0 0.197	; syn__0035_
RMUX92: 10'b1000000_100	; I:0	; <= LogicTILE(8,3):OMUX36:O0 T1 0.193	; syn__0720_
RMUX93: 10'b0100000_010	; I:8	; <= RogicTILE(13,3):RMUX93:O0 T4X 0.482	; syn__1086_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000000000_000	; I:-1	; C
alta_slice00_IMUX03: 12'b000001000_010	; I:14	; D	; <= LogicTILE(9,3):RMUX23:O0 T0 0.688	; syn__0535_
alta_slice00_LUT: 16'h0777
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0541_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000001000_001	; I:23	; B	; <= LogicTILE(9,3):RMUX77:O0 T0 1.102	; syn__0183_
alta_slice01_IMUX06: 12'b001000000_100	; I:2	; C	; <= LogicTILE(9,3):OMUX07:O0 T0 0.867	; syn__0544_
alta_slice01_IMUX07: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,3):RMUX59:O0 T0 0.688	; syn__0798_
alta_slice01_LUT: 16'h3f0f
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; tc2.WD[17]
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b100000000_010	; I:9	; A	; <= BramTILE(10,3):RMUX00:O0 T1 1.15	; tc2.DM[17]
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b000000001_010	; I:17	; C	; <= LogicTILE(9,3):RMUX40:O0 T0 1.014	; tc2.IM[17]
alta_slice02_IMUX11: 12'b000001000_010	; I:14	; D	; <= LogicTILE(9,3):RMUX23:O0 T0 0.688	; syn__0535_
alta_slice02_LUT: 16'h153f
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0544_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b100000000_010	; I:9	; B	; <= BramTILE(10,3):RMUX30:O0 T1 1.109	; syn__0194_
alta_slice03_IMUX14: 12'b100000000_100	; I:0	; C	; <= LogicTILE(9,3):OMUX01:O0 T0 0.867	; syn__0541_
alta_slice03_IMUX15: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,3):RMUX59:O0 T0 0.688	; syn__0798_
alta_slice03_LUT: 16'h3f0f
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000100000_100	; I:3	; B	; <= LogicTILE(9,3):OMUX16:O0 T0 0.955	; syn__0548_
alta_slice04_IMUX18: 12'b000010000_001	; I:22	; C	; <= LogicTILE(9,3):RMUX70:O0 T0 1.014	; syn__0724_
alta_slice04_IMUX19: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,3):RMUX59:O0 T0 0.688	; syn__0798_
alta_slice04_LUT: 16'h3f33
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; tc2.WD[13]
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b010000000_010	; I:10	; A	; <= BramTILE(10,3):RMUX72:O0 T1 1.15	; tc2.IM[13]
alta_slice05_IMUX21: 12'b000001000_010	; I:14	; B	; <= LogicTILE(9,3):RMUX23:O0 T0 1.102	; syn__0535_
alta_slice05_IMUX22: 12'b000000000_000	; I:-1	; C
alta_slice05_IMUX23: 12'b100000000_010	; I:9	; D	; <= BramTILE(10,3):RMUX42:O0 T1 0.695	; tc2.DM[13]
alta_slice05_LUT: 16'h135f
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0548_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000010000_100	; I:4	; B	; <= LogicTILE(9,3):OMUX22:O0 T0 0.955	; syn__0554_
alta_slice06_IMUX26: 12'b000000100_001	; I:24	; C	; <= LogicTILE(9,3):RMUX82:O0 T0 1.014	; syn__0698_
alta_slice06_IMUX27: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,3):RMUX59:O0 T0 0.688	; syn__0798_
alta_slice06_LUT: 16'h3f33
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; tc2.WD[7]
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000010000_010	; I:13	; A	; <= LogicTILE(9,3):RMUX16:O0 T0 1.143	; syn__0535_
alta_slice07_IMUX29: 12'b000010000_010	; I:13	; B	; <= LogicTILE(9,3):RMUX17:O0 T0 1.102	; tc2.IM[7]
alta_slice07_IMUX30: 12'b000000000_000	; I:-1	; C
alta_slice07_IMUX31: 12'b010000000_010	; I:10	; D	; <= BramTILE(10,3):RMUX90:O0 T1 0.695	; tc2.DM[7]
alta_slice07_LUT: 16'h153f
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0554_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000000000_000	; I:-1	; C
alta_slice08_IMUX35: 12'b000001000_010	; I:14	; D	; <= LogicTILE(9,3):RMUX23:O0 T0 0.688	; syn__0535_
alta_slice08_LUT: 16'h0777
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0542_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000010000_010	; I:13	; B	; <= LogicTILE(9,3):RMUX17:O0 T0 1.102	; tc2.IM[7]
alta_slice09_IMUX38: 12'b010000000_001	; I:19	; C	; <= LogicTILE(9,3):RMUX52:O0 T0 1.014	; tc2.IM[8]
alta_slice09_IMUX39: 12'b000000000_000	; I:-1	; D
alta_slice09_LUT: 16'h6966
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0036_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000100_100	; I:6	; B	; <= LogicTILE(9,3):OMUX34:O0 T0 0.955	; syn__0539_
alta_slice10_IMUX42: 12'b000001000_001	; I:23	; C	; <= LogicTILE(9,3):RMUX76:O0 T0 1.014	; syn__0209_
alta_slice10_IMUX43: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,3):RMUX59:O0 T0 0.688	; syn__0798_
alta_slice10_LUT: 16'h3f33
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b000001000_010	; I:14	; D	; <= LogicTILE(9,3):RMUX23:O0 T0 0.688	; syn__0535_
alta_slice11_LUT: 16'h0777
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0539_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b010000000_001	; I:19	; A	; <= LogicTILE(9,3):RMUX52:O0 T0 1.143	; tc2.IM[8]
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000100000_010	; I:12	; C	; <= LogicTILE(9,3):RMUX10:O0 T0 1.014	; tc2.DM[8]
alta_slice12_IMUX51: 12'b000001000_010	; I:14	; D	; <= LogicTILE(9,3):RMUX23:O0 T0 0.688	; syn__0535_
alta_slice12_LUT: 16'h0777
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0553_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000010000_010	; I:13	; B	; <= LogicTILE(9,3):RMUX17:O0 T0 1.102	; tc2.IM[7]
alta_slice13_IMUX54: 12'b010000000_001	; I:19	; C	; <= LogicTILE(9,3):RMUX52:O0 T0 1.014	; tc2.IM[8]
alta_slice13_IMUX55: 12'b000000000_000	; I:-1	; D
alta_slice13_LUT: 16'hc208
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0035_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000010000_100	; I:4	; A	; <= LogicTILE(9,3):OMUX25:O0 T0 0.996	; syn__0542_
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000000010_001	; I:25	; C	; <= LogicTILE(9,3):RMUX88:O0 T0 1.014	; syn__0107_
alta_slice14_IMUX59: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,3):RMUX59:O0 T0 0.688	; syn__0798_
alta_slice14_LUT: 16'h5f55
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000100_100	; I:6	; A	; <= LogicTILE(9,3):OMUX37:O0 T0 0.996	; syn__0553_
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000001000_010	; I:14	; C	; <= LogicTILE(9,3):RMUX22:O0 T0 1.014	; syn__0133_
alta_slice15_IMUX63: 12'b001000000_001	; I:20	; D	; <= LogicTILE(9,3):RMUX59:O0 T0 0.688	; syn__0798_
alta_slice15_LUT: 16'h5f55
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; tc2.WD[8]
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 10 3
BramClkMUX00: 4'b0010	; Clk0	; syn__1103_
BramClkMUX01: 4'b0010	; Clk1	; syn__1103_
CLKMODE: 1'b0
CtrlMUX00: 12'b000000010_100	; I:7	; <= LogicTILE(11,3):RMUX84:O0 T1 0.388	; tc2.WriteIM
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000001000_001	; I:23	; AddressA[0]	; <= BramTILE(10,3):RMUX82:O0 T0 0.688	; IOaddr2[0]
IMUX01: 12'b000100000_010	; I:12	; AddressA[1]	; <= BramTILE(10,3):RMUX18:O0 T0 0.688	; IOaddr2[1]
IMUX02: 12'b000000001_010	; I:17	; AddressA[2]	; <= BramTILE(10,3):RMUX46:O0 T0 0.688	; IOaddr2[2]
IMUX03: 12'b000000100_010	; I:15	; AddressA[3]	; <= BramTILE(10,3):RMUX35:O0 T0 0.688	; IOaddr2[3]
IMUX04: 12'b100000000_001	; I:18	; AddressA[4]	; <= BramTILE(10,3):RMUX52:O0 T0 0.688	; IOaddr2[4]
IMUX05: 12'b001000000_001	; I:20	; AddressA[5]	; <= BramTILE(10,3):RMUX65:O0 T0 0.688	; IOaddr2[5]
IMUX06: 12'b010000000_010	; I:10	; AddressA[6]	; <= BramTILE(10,3):RMUX06:O0 T0 0.688	; IOaddr2[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b001000000_001	; I:20	; DataInA[0]	; <= BramTILE(10,3):RMUX64:O0 T0 0.688	; IOvalue2[0]
IMUX13: 12'b000000100_001	; I:24	; DataInA[1]	; <= BramTILE(10,3):RMUX89:O0 T0 0.688	; IOvalue2[1]
IMUX14: 12'b000000100_001	; I:24	; DataInA[2]	; <= BramTILE(10,3):RMUX88:O0 T0 0.688	; IOvalue2[2]
IMUX15: 12'b000001000_010	; I:14	; DataInA[3]	; <= BramTILE(10,3):RMUX29:O0 T0 0.688	; IOvalue2[3]
IMUX16: 12'b100000000_010	; I:9	; DataInA[4]	; <= BramTILE(10,3):RMUX10:O0 T0 0.688	; IOvalue2[4]
IMUX17: 12'b000100000_001	; I:21	; DataInA[5]	; <= BramTILE(10,3):RMUX71:O0 T0 0.688	; IOvalue2[5]
IMUX18: 12'b000000001_100	; I:8	; DataInA[6]	; <= BramTILE(10,3):RMUX04:O0 T0 0.688	; IOvalue2[6]
IMUX19: 12'b001000000_010	; I:11	; DataInA[7]	; <= BramTILE(10,3):RMUX23:O0 T0 0.688	; IOvalue2[7]
IMUX20: 12'b000000100_100	; I:6	; DataInA[8]	; <= LogicTILE(11,3):RMUX48:O0 T1 0.695	; IOvalue2[8]
IMUX21: 12'b000000010_001	; I:25	; DataInA[9]	; <= BramTILE(10,3):RMUX95:O0 T0 0.688	; IOvalue2[9]
IMUX22: 12'b000010000_001	; I:22	; DataInA[10]	; <= BramTILE(10,3):RMUX76:O0 T0 0.688	; IOvalue2[10]
IMUX23: 12'b000000001_010	; I:17	; DataInA[11]	; <= BramTILE(10,3):RMUX47:O0 T0 0.688	; IOvalue2[11]
IMUX24: 12'b000000100_010	; I:15	; DataInA[12]	; <= BramTILE(10,3):RMUX34:O0 T0 0.688	; IOvalue2[12]
IMUX25: 12'b000001000_010	; I:14	; DataInA[13]	; <= BramTILE(10,3):RMUX36:O0 T0 0.688	; IOvalue2[13]
IMUX26: 12'b000100000_001	; I:21	; DataInA[14]	; <= BramTILE(10,3):RMUX70:O0 T0 0.688	; IOvalue2[14]
IMUX27: 12'b000000001_100	; I:8	; DataInA[15]	; <= BramTILE(10,3):RMUX05:O0 T0 0.688	; IOvalue2[15]
IMUX28: 12'b001000000_010	; I:11	; DataInA[16]	; <= BramTILE(10,3):RMUX22:O0 T0 0.688	; IOvalue2[16]
IMUX29: 12'b100000000_001	; I:18	; DataInA[17]	; <= BramTILE(10,3):RMUX53:O0 T0 0.688	; IOvalue2[17]
IMUX30: 12'b000100000_010	; I:12	; <= BramTILE(10,3):RMUX24:O0 T0 0.381	; syn__1103_
IMUX31: 12'b000000100_010	; I:15	; <= BramTILE(10,3):RMUX41:O0 T0 0.381	; syn__1103_
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b000000010_100	; I:7	; AddressB[6]	; <= LogicTILE(11,3):RMUX90:O0 T1 0.695	; tc2.PCmux[6]
IMUX58: 12'b000001000_010	; I:14	; AddressB[5]	; <= BramTILE(10,3):RMUX40:O0 T0 0.688	; tc2.PCmux[5]
IMUX59: 12'b000000100_100	; I:6	; AddressB[4]	; <= LogicTILE(11,3):RMUX66:O0 T1 0.695	; tc2.PCmux[4]
IMUX60: 12'b000000010_001	; I:25	; AddressB[3]	; <= BramTILE(10,3):RMUX94:O0 T0 0.688	; tc2.PCmux[3]
IMUX61: 12'b010000000_010	; I:10	; AddressB[2]	; <= BramTILE(10,3):RMUX17:O0 T0 0.688	; tc2.PCmux[2]
IMUX62: 12'b010000000_010	; I:10	; AddressB[1]	; <= BramTILE(10,3):RMUX16:O0 T0 0.688	; tc2.PCmux[1]
IMUX63: 12'b001000000_001	; I:20	; AddressB[0]	; <= BramTILE(10,3):RMUX77:O0 T0 0.688	; tc2.PCmux[0]
INIT_VAL: 0000000000000000070003ff090000030200050004000460040008200400082004000820040008200e040c030a001006000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b0001000_001	; I:17	; <= BramTILE(10,4):RMUX73:O0 T4Y 0.527	; tc2.DM[17]
RMUX01: 10'b0010000_100	; I:2	; <= BramTILE(10,3):BufMUX18:O0 T0 0.3	; tc2.IM[2]
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b1000000_001	; I:14	; <= BramTILE(10,1):RMUX02:O0 T4Y 0.567	; syn__1101_[6]
RMUX04: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX27:O0 T4Y 0.606	; IOvalue2[6]
RMUX05: 10'b1000000_001	; I:14	; <= BramTILE(10,1):RMUX75:O0 T4Y 0.567	; IOvalue2[15]
RMUX06: 10'b0000001_010	; I:13	; <= BramTILE(10,2):RMUX25:O0 T4Y 0.527	; IOaddr2[6]
RMUX07: 10'b0100000_100	; I:1	; <= LogicTILE(9,3):OMUX03:O0 T1 0.193	; tc2.WD[17]
RMUX08: 10'b1000000_100	; I:0	; <= BramTILE(10,3):BufMUX16:O0 T0 0.3	; tc2.IM[0]
RMUX09: 10'b0001000_100	; I:3	; <= BramTILE(10,3):BufMUX19:O0 T0 0.3	; tc2.IM[3]
RMUX10: 10'b0001000_001	; I:17	; <= BramTILE(10,4):RMUX27:O0 T4Y 0.527	; IOvalue2[4]
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX50:O0 T4Y 0.606	; syn__1101_[0]
RMUX14: 10'b0000001_010	; I:13	; <= BramTILE(10,2):RMUX75:O0 T4Y 0.527	; IOaddr2[17]
RMUX15: 10'b1000000_100	; I:0	; <= BramTILE(10,3):BufMUX16:O0 T0 0.3	; tc2.IM[0]
RMUX16: 10'b0000001_100	; I:6	; <= LogicTILE(12,3):RMUX49:O0 T4X 0.475	; tc2.PCmux[1]
RMUX17: 10'b1000000_010	; I:7	; <= RogicTILE(13,3):RMUX49:O0 T4X 0.48	; tc2.PCmux[2]
RMUX18: 10'b0000001_010	; I:13	; <= BramTILE(10,2):RMUX02:O0 T4Y 0.527	; IOaddr2[1]
RMUX19: 10'b0000001_100	; I:6	; <= LogicTILE(12,3):RMUX26:O0 T4X 0.475	; IOvalue2[0]
RMUX20: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX27:O0 T4Y 0.606	; IOvalue2[6]
RMUX21: 10'b0100000_100	; I:1	; <= BramTILE(10,3):BufMUX17:O0 T0 0.3	; tc2.IM[1]
RMUX22: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX73:O0 T4Y 0.606	; IOvalue2[16]
RMUX23: 10'b1000000_001	; I:14	; <= BramTILE(10,1):RMUX25:O0 T4Y 0.567	; IOvalue2[7]
RMUX24: 10'b0001000_010	; I:10	; <= LogicTILE(8,3):RMUX31:O0 T4X 0.475	; syn__1103_
RMUX25: 10'b0010000_001	; I:16	; <= BramTILE(10,2):RMUX07:O0 T4Y 0.623	; IOaddr2[2]
RMUX26: 10'b0010000_001	; I:16	; <= BramTILE(10,2):RMUX80:O0 T4Y 0.623	; syn__1101_[1]
RMUX27: 10'b1000000_100	; I:0	; <= LogicTILE(9,3):OMUX12:O0 T1 0.193	; tc2.WD[13]
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b1000000_001	; I:14	; <= BramTILE(10,1):RMUX09:O0 T4Y 0.567	; IOvalue2[3]
RMUX30: 10'b0000001_010	; I:13	; <= BramTILE(10,2):RMUX55:O0 T4Y 0.527	; syn__0194_
RMUX31: 10'b0001000_100	; I:3	; <= BramTILE(10,3):BufMUX23:O0 T0 0.3	; tc2.IM[7]
RMUX32: 10'b0100000_100	; I:1	; <= BramTILE(10,3):BufMUX21:O0 T0 0.3	; tc2.IM[5]
RMUX33: 10'b0010000_100	; I:2	; <= BramTILE(10,3):BufMUX22:O0 T0 0.3	; tc2.IM[6]
RMUX34: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX57:O0 T4Y 0.606	; IOvalue2[12]
RMUX35: 10'b0000001_010	; I:13	; <= BramTILE(10,2):RMUX09:O0 T4Y 0.527	; IOaddr2[3]
RMUX36: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX80:O0 T4Y 0.606	; IOvalue2[13]
RMUX37: 10'b0010000_100	; I:2	; <= LogicTILE(9,3):OMUX18:O0 T1 0.193	; tc2.WD[7]
RMUX38: 10'b0010000_100	; I:2	; <= BramTILE(10,3):BufMUX22:O0 T0 0.3	; tc2.IM[6]
RMUX39: 10'b1000000_100	; I:0	; <= BramTILE(10,3):BufMUX20:O0 T0 0.3	; tc2.IM[4]
RMUX40: 10'b0100000_010	; I:8	; <= RogicTILE(13,3):RMUX31:O0 T4X 0.482	; tc2.PCmux[5]
RMUX41: 10'b0001000_010	; I:10	; <= LogicTILE(8,3):RMUX31:O0 T4X 0.475	; syn__1103_
RMUX42: 10'b0001000_001	; I:17	; <= BramTILE(10,4):RMUX80:O0 T4Y 0.527	; tc2.DM[13]
RMUX43: 10'b0100000_100	; I:1	; <= BramTILE(10,3):BufMUX21:O0 T0 0.3	; tc2.IM[5]
RMUX44: 10'b0001000_100	; I:3	; <= BramTILE(10,3):BufMUX23:O0 T0 0.3	; tc2.IM[7]
RMUX45: 10'b0100000_100	; I:1	; <= BramTILE(10,3):BufMUX21:O0 T0 0.3	; tc2.IM[5]
RMUX46: 10'b0010000_001	; I:16	; <= BramTILE(10,2):RMUX07:O0 T4Y 0.623	; IOaddr2[2]
RMUX47: 10'b1000000_001	; I:14	; <= BramTILE(10,1):RMUX55:O0 T4Y 0.567	; IOvalue2[11]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000001_010	; I:13	; <= BramTILE(10,2):RMUX85:O0 T4Y 0.527	; tc2.IM[7]
RMUX50: 10'b0000100_100	; I:4	; <= BramTILE(10,3):BufMUX34:O0 T0 0.3	; tc2.IM[8]
RMUX51: 10'b0001000_100	; I:3	; <= BramTILE(10,3):BufMUX27:O0 T0 0.3	; tc2.IM[12]
RMUX52: 10'b0000001_010	; I:13	; <= BramTILE(10,2):RMUX39:O0 T4Y 0.527	; IOaddr2[4]
RMUX53: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX87:O0 T4Y 0.606	; IOvalue2[17]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000001_010	; I:13	; <= BramTILE(10,2):RMUX85:O0 T4Y 0.527	; tc2.IM[7]
RMUX56: 10'b1000000_100	; I:0	; <= BramTILE(10,3):BufMUX24:O0 T0 0.3	; tc2.IM[9]
RMUX57: 10'b0001000_100	; I:3	; <= BramTILE(10,3):BufMUX27:O0 T0 0.3	; tc2.IM[12]
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000100_001	; I:18	; <= BramTILE(10,5):RMUX14:O0 T4Y 0.567	; IOaddr1[3]
RMUX62: 10'b0010000_100	; I:2	; <= BramTILE(10,3):BufMUX26:O0 T0 0.3	; tc2.IM[11]
RMUX63: 10'b0000100_100	; I:4	; <= BramTILE(10,3):BufMUX34:O0 T0 0.3	; tc2.IM[8]
RMUX64: 10'b0000010_100	; I:5	; <= LogicTILE(11,3):RMUX13:O0 T4X 0.44	; IOvalue2[0]
RMUX65: 10'b0010000_001	; I:16	; <= BramTILE(10,2):RMUX37:O0 T4Y 0.623	; IOaddr2[5]
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0100000_100	; I:1	; <= BramTILE(10,3):BufMUX25:O0 T0 0.3	; tc2.IM[10]
RMUX68: 10'b0000100_001	; I:18	; <= BramTILE(10,5):RMUX87:O0 T4Y 0.567	; IOaddr1[14]
RMUX69: 10'b0000001_001	; I:20	; <= BramTILE(10,7):RMUX87:O0 T4Y 0.623	; tc1.IM[14]
RMUX70: 10'b1000000_001	; I:14	; <= BramTILE(10,1):RMUX85:O0 T4Y 0.567	; IOvalue2[14]
RMUX71: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX37:O0 T4Y 0.606	; IOvalue2[5]
RMUX72: 10'b1000000_100	; I:0	; <= BramTILE(10,3):BufMUX28:O0 T0 0.3	; tc2.IM[13]
RMUX73: 10'b0000100_100	; I:4	; <= BramTILE(10,3):BufMUX35:O0 T0 0.3	; tc2.IM[17]
RMUX74: 10'b0000001_010	; I:13	; <= BramTILE(10,2):RMUX92:O0 T4Y 0.527	; tc2.IM[1]
RMUX75: 10'b0001000_100	; I:3	; <= BramTILE(10,3):BufMUX31:O0 T0 0.3	; tc2.IM[16]
RMUX76: 10'b1000000_001	; I:14	; <= BramTILE(10,1):RMUX69:O0 T4Y 0.567	; IOvalue2[10]
RMUX77: 10'b0100000_010	; I:8	; <= RogicTILE(13,3):RMUX45:O0 T4X 0.482	; tc2.PCmux[0]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000100_100	; I:4	; <= BramTILE(10,3):BufMUX35:O0 T0 0.3	; tc2.IM[17]
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0010000_100	; I:2	; <= BramTILE(10,3):BufMUX30:O0 T0 0.3	; tc2.IM[15]
RMUX82: 10'b0010000_001	; I:16	; <= BramTILE(10,2):RMUX21:O0 T4Y 0.623	; IOaddr2[0]
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000100_001	; I:18	; <= BramTILE(10,5):RMUX21:O0 T4Y 0.567	; syn__1100_[7]
RMUX87: 10'b1000000_100	; I:0	; <= BramTILE(10,3):BufMUX28:O0 T0 0.3	; tc2.IM[13]
RMUX88: 10'b0001000_001	; I:17	; <= BramTILE(10,4):RMUX67:O0 T4Y 0.527	; IOvalue2[2]
RMUX89: 10'b1000000_001	; I:14	; <= BramTILE(10,1):RMUX19:O0 T4Y 0.567	; IOvalue2[1]
RMUX90: 10'b0001000_001	; I:17	; <= BramTILE(10,4):RMUX44:O0 T4Y 0.527	; tc2.DM[7]
RMUX91: 10'b0100000_100	; I:1	; <= BramTILE(10,3):BufMUX29:O0 T0 0.3	; tc2.IM[14]
RMUX92: 10'b0001000_100	; I:3	; <= BramTILE(10,3):BufMUX31:O0 T0 0.3	; tc2.IM[16]
RMUX93: 10'b0100000_100	; I:1	; <= BramTILE(10,3):BufMUX29:O0 T0 0.3	; tc2.IM[14]
RMUX94: 10'b0000010_100	; I:5	; <= LogicTILE(11,3):RMUX43:O0 T4X 0.44	; tc2.PCmux[3]
RMUX95: 10'b0100000_001	; I:15	; <= BramTILE(10,1):RMUX67:O0 T4Y 0.606	; IOvalue2[9]
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b1
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0001	; AsyncReset0
TileAsyncMUX01: 4'b0001	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0100	; WeRenA	; tc2.WriteIM
TileWeRenMUX01: 4'b0001	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 11 3
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0	; AsyncReset_X1004_Y1002_GND
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0	; AsyncReset_X1004_Y1002_GND
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0	; AsyncReset_X1004_Y1002_GND
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0	; AsyncReset_X1004_Y1002_GND
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0	; syn__1103__X1004_Y1002_SIG_VCC
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0	; syn__1103__X1004_Y1002_SIG_VCC
ClkMUX10: 1'b0
ClkMUX11: 1'b0	; syn__1103__X1004_Y1002_SIG_VCC
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0	; syn__1103__X1004_Y1002_SIG_VCC
CtrlMUX00: 12'b00000010_0010	; I:22	; <= LogicTILE(12,3):RMUX84:O0 T1 0.388	; syn__1103_
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0001000_001	; I:17	; <= LogicTILE(11,4):RMUX50:O0 T4Y 0.527	; syn__0199_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0001000_010	; I:10	; <= LogicTILE(9,3):RMUX51:O0 T4X 0.475	; syn__0176_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0001000_100	; I:3	; <= LogicTILE(11,3):OMUX11:O0 T0 0.197	; tc2.WD[4]
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0010000_010	; I:9	; <= BramTILE(10,3):RMUX74:O0 T4X 0.44	; tc2.IM[1]
RMUX10: 10'b0000100_010	; I:11	; <= LogicTILE(8,3):RMUX51:O0 T4X 0.48	; syn__0707_
RMUX11: 10'b0100000_010	; I:8	; <= LogicTILE(12,3):RMUX51:O0 T4X 0.482	; syn__0225_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000010_100	; I:5	; <= LogicTILE(12,3):RMUX26:O0 T4X 0.44	; IOvalue2[0]
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000001_010	; I:13	; <= LogicTILE(11,2):RMUX25:O0 T4Y 0.527	; syn__0674_
RMUX17: 10'b0001000_001	; I:17	; <= LogicTILE(11,4):RMUX73:O0 T4Y 0.527	; syn__0561_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0001000_010	; I:10	; <= LogicTILE(9,3):RMUX74:O0 T4X 0.475	; syn__0815_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0010000_010	; I:9	; <= BramTILE(10,3):RMUX51:O0 T4X 0.44	; tc2.IM[12]
RMUX22: 10'b0000010_010	; I:12	; <= LogicTILE(7,3):RMUX01:O0 T4X 0.482	; syn__0072_
RMUX23: 10'b0010000_010	; I:9	; <= BramTILE(10,3):RMUX01:O0 T4X 0.44	; tc2.IM[2]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000010_010	; I:12	; <= LogicTILE(7,3):RMUX31:O0 T4X 0.482	; syn__0219_
RMUX26: 10'b0000100_010	; I:11	; <= LogicTILE(8,3):RMUX08:O0 T4X 0.48	; syn__0169_
RMUX27: 10'b0100000_010	; I:8	; <= LogicTILE(12,3):RMUX08:O0 T4X 0.482	; tc2.IM[1]
RMUX28: 10'b0000100_100	; I:4	; <= LogicTILE(11,3):RMUX26:O0 T0 0.381	; syn__0169_
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000100_010	; I:11	; <= LogicTILE(8,3):RMUX81:O0 T4X 0.48	; syn__0173_
RMUX35: 10'b1000000_001	; I:14	; <= LogicTILE(11,1):RMUX09:O0 T4Y 0.567	; syn__0118_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0010000_010	; I:9	; <= BramTILE(10,3):RMUX08:O0 T4X 0.44	; tc2.IM[0]
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000100_010	; I:11	; <= LogicTILE(8,3):RMUX31:O0 T4X 0.48	; syn__1103_
RMUX41: 10'b0001000_010	; I:10	; <= LogicTILE(9,3):RMUX31:O0 T4X 0.475	; syn__0110_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0100000_100	; I:1	; <= LogicTILE(11,3):OMUX17:O0 T0 0.197	; tc2.PCmux[3]
RMUX44: 10'b0010000_010	; I:9	; <= BramTILE(10,3):RMUX81:O0 T4X 0.44	; tc2.IM[15]
RMUX45: 10'b1000000_001	; I:14	; <= LogicTILE(11,1):RMUX09:O0 T4Y 0.567	; syn__0118_
RMUX46: 10'b0000001_100	; I:6	; <= RogicTILE(13,3):RMUX79:O0 T4X 0.475	; syn__0227_
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b1000000_001	; I:14	; <= LogicTILE(11,1):RMUX85:O0 T4Y 0.567	; IOvalue2[8]
RMUX49: 10'b0000100_001	; I:18	; <= LogicTILE(11,5):RMUX37:O0 T4Y 0.567	; syn__0678_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0001000_001	; I:17	; <= LogicTILE(11,4):RMUX87:O0 T4Y 0.527	; syn__0798_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0010000_010	; I:9	; <= BramTILE(10,3):RMUX61:O0 T4X 0.44	; IOaddr1[3]
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0010000_010	; I:9	; <= BramTILE(10,3):RMUX38:O0 T4X 0.44	; tc2.IM[6]
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0010000_010	; I:9	; <= BramTILE(10,3):RMUX15:O0 T4X 0.44	; tc2.IM[0]
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0100000_100	; I:1	; <= LogicTILE(11,3):OMUX29:O0 T0 0.197	; tc2.PCmux[2]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0001000_001	; I:17	; <= LogicTILE(11,4):RMUX87:O0 T4Y 0.527	; syn__0798_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000001_100	; I:6	; <= RogicTILE(13,3):RMUX13:O0 T4X 0.475	; syn__0232_
RMUX66: 10'b0001000_100	; I:3	; <= LogicTILE(11,3):OMUX35:O0 T0 0.197	; tc2.PCmux[4]
RMUX67: 10'b0000001_100	; I:6	; <= RogicTILE(13,3):RMUX86:O0 T4X 0.475	; tc2.IM[5]
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b1000000_100	; I:0	; <= LogicTILE(11,3):OMUX26:O0 T0 0.197	; syn__0223_
RMUX72: 10'b0100000_010	; I:8	; <= LogicTILE(12,3):RMUX91:O0 T4X 0.482	; tc2.WriteIM
RMUX73: 10'b0010000_010	; I:9	; <= BramTILE(10,3):RMUX91:O0 T4X 0.44	; tc2.IM[14]
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0010000_100	; I:2	; <= LogicTILE(11,3):OMUX44:O0 T0 0.197	; syn__0231_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0001000_010	; I:10	; <= LogicTILE(9,3):RMUX45:O0 T4X 0.475	; syn__0160_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000010_100	; I:5	; <= LogicTILE(12,3):RMUX43:O0 T4X 0.44	; syn__0688_
RMUX80: 10'b0000010_010	; I:12	; <= LogicTILE(7,3):RMUX68:O0 T4X 0.482	; syn__0206_
RMUX81: 10'b0001000_001	; I:17	; <= LogicTILE(11,4):RMUX44:O0 T4Y 0.527	; syn__1074_
RMUX82: 10'b0001000_001	; I:17	; <= LogicTILE(11,4):RMUX21:O0 T4Y 0.527	; syn__0151_
RMUX83: 10'b0010000_010	; I:9	; <= BramTILE(10,3):RMUX45:O0 T4X 0.44	; tc2.IM[5]
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0010000_010	; I:9	; <= BramTILE(10,3):RMUX68:O0 T4X 0.44	; IOaddr1[14]
RMUX86: 10'b0100000_010	; I:8	; <= LogicTILE(12,3):RMUX45:O0 T4X 0.482	; IOvalue2[5]
RMUX87: 10'b0001000_010	; I:10	; <= LogicTILE(9,3):RMUX45:O0 T4X 0.475	; syn__0160_
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0001000_100	; I:3	; <= LogicTILE(11,3):OMUX47:O0 T0 0.197	; tc2.PCmux[6]
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000001_010	; I:13	; <= LogicTILE(11,2):RMUX69:O0 T4Y 0.527	; syn__0716_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0001000_001	; I:17	; <= LogicTILE(11,4):RMUX67:O0 T4Y 0.527	; syn__0563_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0001
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0100	; syn__1103_
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000100000_100	; I:3	; A	; <= LogicTILE(11,3):OMUX13:O0 T0 0.996	; syn__0562_
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000000100_010	; I:15	; C	; <= LogicTILE(11,3):RMUX28:O0 T0 1.014	; syn__0169_
alta_slice00_IMUX03: 12'b010000000_001	; I:19	; D	; <= LogicTILE(11,3):RMUX53:O0 T0 0.688	; syn__0798_
alta_slice00_LUT: 16'h5f55
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; tc2.WD[3]
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b001000000_100	; I:2	; A	; <= LogicTILE(11,3):OMUX07:O0 T0 0.996	; syn__0708_
alta_slice01_IMUX05: 12'b000000010_100	; I:7	; B	; <= LogicTILE(11,3):OMUX40:O0 T0 0.955	; syn__0168_
alta_slice01_IMUX06: 12'b000000100_001	; I:24	; C	; <= LogicTILE(11,3):RMUX82:O0 T0 1.014	; syn__0151_
alta_slice01_IMUX07: 12'b000001000_001	; I:23	; D	; <= LogicTILE(11,3):RMUX77:O0 T0 0.688	; syn__0160_
alta_slice01_LUT: 16'h8000
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0150_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000100000_010	; I:12	; A	; <= LogicTILE(11,3):RMUX10:O0 T0 1.143	; syn__0707_
alta_slice02_IMUX09: 12'b000000001_010	; I:17	; B	; <= LogicTILE(11,3):RMUX41:O0 T0 1.102	; syn__0110_
alta_slice02_IMUX10: 12'b000010000_010	; I:13	; C	; <= LogicTILE(11,3):RMUX16:O0 T0 1.014	; syn__0674_
alta_slice02_IMUX11: 12'b000000100_001	; I:24	; D	; <= LogicTILE(11,3):RMUX83:O0 T0 0.688	; tc2.IM[5]
alta_slice02_LUT: 16'hd8aa
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0708_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000100_100	; I:6	; A	; <= LogicTILE(11,3):OMUX31:O0 T0 0.996	; syn__0559_
alta_slice03_IMUX13: 12'b000010000_010	; I:13	; B	; <= LogicTILE(11,3):RMUX17:O0 T0 1.102	; syn__0561_
alta_slice03_IMUX14: 12'b010000000_100	; I:1	; C	; <= LogicTILE(11,3):OMUX07:O0 T0 0.867	; syn__0708_
alta_slice03_IMUX15: 12'b010000000_001	; I:19	; D	; <= LogicTILE(11,3):RMUX53:O0 T0 0.688	; syn__0798_
alta_slice03_LUT: 16'hbfbb
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; tc2.WD[4]
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000001000_100	; I:5	; A	; <= LogicTILE(11,3):OMUX25:O0 T0 0.996	; syn__0223_
alta_slice04_IMUX17: 12'b000000001_001	; I:26	; B	; <= LogicTILE(11,3):RMUX95:O0 T0 1.102	; syn__0563_
alta_slice04_IMUX18: 12'b000100000_100	; I:3	; C	; <= LogicTILE(11,3):OMUX16:O0 T0 0.867	; tc2.PC[3]
alta_slice04_IMUX19: 12'b100000000_010	; I:9	; D	; <= LogicTILE(12,3):RMUX18:O0 T1 0.695	; syn__0560_
alta_slice04_LUT: 16'hc44c
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0562_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000100_010	; I:15	; A	; <= LogicTILE(11,3):RMUX28:O0 T0 1.143	; syn__0169_
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000001000_100	; I:5	; C	; <= LogicTILE(11,3):OMUX25:O0 T0 0.867	; syn__0223_
alta_slice05_IMUX23: 12'b010000000_010	; I:10	; D	; <= LogicTILE(12,3):RMUX90:O0 T1 0.695	; syn__0226_
alta_slice05_LUT: 16'h505f
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b1	; Q	; tc2.PC[3]
alta_slice05_OMUX16: 1'b1	; Q	; tc2.PC[3]
alta_slice05_OMUX17: 1'b0	; LutOut	; tc2.PCmux[3]
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b100000000_001	; I:18	; C	; <= LogicTILE(11,3):RMUX46:O0 T0 1.014	; syn__0227_
alta_slice06_IMUX27: 12'b001000000_100	; I:2	; D	; <= LogicTILE(11,3):OMUX16:O0 T0 0.541	; tc2.PC[3]
alta_slice06_LUT: 16'hf000
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0229_
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0229_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b010000000_010	; I:10	; B	; <= LogicTILE(12,3):RMUX78:O0 T1 1.109	; syn__0565_
alta_slice07_IMUX30: 12'b000000010_100	; I:7	; C	; <= LogicTILE(11,3):OMUX37:O0 T0 0.867	; syn__0172_
alta_slice07_IMUX31: 12'b000001000_010	; I:14	; D	; <= LogicTILE(11,3):RMUX23:O0 T0 0.688	; tc2.IM[2]
alta_slice07_LUT: 16'h1132
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0564_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000001000_010	; I:14	; B	; <= LogicTILE(11,3):RMUX23:O0 T0 1.102	; tc2.IM[2]
alta_slice08_IMUX34: 12'b100000000_010	; I:9	; C	; <= LogicTILE(12,3):RMUX12:O0 T1 1.021	; tc2.IM[1]
alta_slice08_IMUX35: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,3):RMUX59:O0 T0 0.688	; tc2.IM[0]
alta_slice08_LUT: 16'h0040
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0223_
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0223_
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0223_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000010_100	; I:7	; A	; <= LogicTILE(11,3):OMUX37:O0 T0 0.996	; syn__0172_
alta_slice09_IMUX37: 12'b000100000_010	; I:12	; B	; <= LogicTILE(11,3):RMUX11:O0 T0 1.102	; syn__0225_
alta_slice09_IMUX38: 12'b000000000_000	; I:-1	; C
alta_slice09_IMUX39: 12'b000010000_100	; I:4	; D	; <= LogicTILE(11,3):OMUX25:O0 T0 0.541	; syn__0223_
alta_slice09_LUT: 16'h553c
alta_slice09_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice09_OMUX27: 1'b1	; Q	; tc2.PC[2]
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; tc2.PCmux[2]
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000100_100	; I:6	; A	; <= LogicTILE(11,3):OMUX34:O0 T0 0.996	; tc2.PC[4]
alta_slice10_IMUX41: 12'b001000000_100	; I:2	; B	; <= LogicTILE(11,3):OMUX16:O0 T0 0.955	; tc2.PC[3]
alta_slice10_IMUX42: 12'b000010000_100	; I:4	; C	; <= LogicTILE(11,3):OMUX25:O0 T0 0.867	; syn__0223_
alta_slice10_IMUX43: 12'b100000000_010	; I:9	; D	; <= LogicTILE(12,3):RMUX18:O0 T1 0.695	; syn__0560_
alta_slice10_LUT: 16'h60a0
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0559_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b010000000_100	; I:1	; A	; <= LogicTILE(11,3):OMUX07:O0 T0 0.996	; syn__0708_
alta_slice11_IMUX45: 12'b000010000_001	; I:22	; B	; <= LogicTILE(11,3):RMUX71:O0 T0 1.102	; syn__0223_
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b100000000_010	; I:9	; D	; <= LogicTILE(12,3):RMUX42:O0 T1 0.695	; syn__0228_
alta_slice11_LUT: 16'h4774
alta_slice11_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b1	; Q	; tc2.PC[4]
alta_slice11_OMUX35: 1'b0	; LutOut	; tc2.PCmux[4]
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000001000_010	; I:14	; A	; <= LogicTILE(11,3):RMUX22:O0 T0 1.143	; syn__0072_
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000000010_010	; I:16	; C	; <= LogicTILE(11,3):RMUX34:O0 T0 1.014	; syn__0173_
alta_slice12_IMUX51: 12'b000000010_010	; I:16	; D	; <= LogicTILE(11,3):RMUX35:O0 T0 0.688	; syn__0118_
alta_slice12_LUT: 16'hf050
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0172_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000100_100	; I:6	; A	; <= LogicTILE(11,3):OMUX37:O0 T0 0.996	; syn__0172_
alta_slice13_IMUX53: 12'b100000000_010	; I:9	; B	; <= LogicTILE(12,3):RMUX30:O0 T1 1.109	; syn__0180_
alta_slice13_IMUX54: 12'b100000000_010	; I:9	; C	; <= LogicTILE(12,3):RMUX36:O0 T1 1.021	; syn__0169_
alta_slice13_IMUX55: 12'b001000000_010	; I:11	; D	; <= LogicTILE(11,3):RMUX05:O0 T0 0.688	; syn__0176_
alta_slice13_LUT: 16'h8000
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0168_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000100000_100	; I:3	; C	; <= LogicTILE(11,3):OMUX19:O0 T0 0.867	; syn__0229_
alta_slice14_IMUX59: 12'b000001000_100	; I:5	; D	; <= LogicTILE(11,3):OMUX34:O0 T0 0.541	; tc2.PC[4]
alta_slice14_LUT: 16'hf000
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; syn__0231_
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0231_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000100_001	; I:24	; A	; <= LogicTILE(11,3):RMUX82:O0 T0 1.143	; syn__0151_
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000010000_100	; I:4	; C	; <= LogicTILE(11,3):OMUX25:O0 T0 0.867	; syn__0223_
alta_slice15_IMUX63: 12'b000100000_001	; I:21	; D	; <= LogicTILE(11,3):RMUX65:O0 T0 0.688	; syn__0232_
alta_slice15_LUT: 16'h505f
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b1	; Q	; tc2.PC[6]
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; tc2.PCmux[6]
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 12 3
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0	; AsyncReset_X1002_Y1002_GND
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0	; AsyncReset_X1002_Y1002_GND
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0	; AsyncReset_X1002_Y1002_GND
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0	; syn__1103__X1002_Y1002_SIG_VCC
ClkMUX06: 1'b0
ClkMUX07: 1'b0	; syn__1103__X1002_Y1002_SIG_VCC
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0	; syn__1103__X1002_Y1002_SIG_VCC
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000010_0010	; I:22	; <= RogicTILE(13,3):RMUX84:O0 T1 0.388	; syn__1103_
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000100_010	; I:11	; <= LogicTILE(9,3):RMUX51:O0 T4X 0.48	; syn__0176_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0001000_010	; I:10	; <= BramTILE(10,3):RMUX01:O0 T4X 0.475	; tc2.IM[2]
RMUX08: 10'b0001000_010	; I:10	; <= BramTILE(10,3):RMUX74:O0 T4X 0.475	; tc2.IM[1]
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0001000_010	; I:10	; <= BramTILE(10,3):RMUX74:O0 T4X 0.475	; tc2.IM[1]
RMUX13: 10'b1000000_001	; I:14	; <= LogicTILE(12,1):RMUX02:O0 T4Y 0.567	; syn__0696_
RMUX14: 10'b1000000_100	; I:0	; <= LogicTILE(11,3):OMUX00:O0 T1 0.193	; tc2.WD[3]
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0001000_100	; I:3	; <= LogicTILE(12,3):OMUX11:O0 T0 0.197	; syn__0560_
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0100000_100	; I:1	; <= LogicTILE(11,3):OMUX03:O0 T1 0.193	; syn__0150_
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0001000_010	; I:10	; <= BramTILE(10,3):RMUX31:O0 T4X 0.475	; tc2.IM[7]
RMUX26: 10'b1000000_001	; I:14	; <= LogicTILE(12,1):RMUX32:O0 T4Y 0.567	; IOvalue2[0]
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0001000_001	; I:17	; <= LogicTILE(12,4):RMUX57:O0 T4Y 0.527	; syn__0233_
RMUX29: 10'b0100000_100	; I:1	; <= LogicTILE(11,3):OMUX15:O0 T1 0.193	; tc2.PC[3]
RMUX30: 10'b0001000_001	; I:17	; <= LogicTILE(12,4):RMUX07:O0 T4Y 0.527	; syn__0180_
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0100000_100	; I:1	; <= LogicTILE(12,3):OMUX17:O0 T0 0.197	; tc2.PC[5]
RMUX33: 10'b0001000_001	; I:17	; <= LogicTILE(12,4):RMUX80:O0 T4Y 0.527	; syn__0688_
RMUX34: 10'b0010000_010	; I:9	; <= LogicTILE(11,3):RMUX81:O0 T4X 0.44	; syn__1074_
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000010_010	; I:12	; <= LogicTILE(8,3):RMUX08:O0 T4X 0.482	; syn__0169_
RMUX37: 10'b1000000_100	; I:0	; <= LogicTILE(12,3):OMUX14:O0 T0 0.197	; syn__0557_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0001000_100	; I:3	; <= LogicTILE(11,3):OMUX21:O0 T1 0.193	; syn__0564_
RMUX40: 10'b0000010_010	; I:12	; <= LogicTILE(8,3):RMUX31:O0 T4X 0.482	; syn__1103_
RMUX41: 10'b0001000_001	; I:17	; <= LogicTILE(12,4):RMUX07:O0 T4Y 0.527	; syn__0180_
RMUX42: 10'b0010000_100	; I:2	; <= LogicTILE(12,3):OMUX20:O0 T0 0.197	; syn__0228_
RMUX43: 10'b0001000_001	; I:17	; <= LogicTILE(12,4):RMUX80:O0 T4Y 0.527	; syn__0688_
RMUX44: 10'b0000100_010	; I:11	; <= LogicTILE(9,3):RMUX81:O0 T4X 0.48	; tc2.WD[8]
RMUX45: 10'b1000000_010	; I:7	; <= LogicTILE(12,3):RMUX81:O0 T4X 0.48	; IOvalue2[5]
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0010000_100	; I:2	; <= LogicTILE(11,3):OMUX18:O0 T1 0.193	; syn__0229_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_100	; I:3	; <= LogicTILE(12,3):OMUX35:O0 T0 0.197	; tc2.PCmux[1]
RMUX50: 10'b0100000_100	; I:1	; <= LogicTILE(12,3):OMUX29:O0 T0 0.197	; syn__0569_
RMUX51: 10'b0010000_100	; I:2	; <= LogicTILE(12,3):OMUX32:O0 T0 0.197	; syn__0225_
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0100000_100	; I:1	; <= LogicTILE(11,3):OMUX27:O0 T1 0.193	; tc2.PC[2]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000010_010	; I:12	; <= LogicTILE(8,3):RMUX61:O0 T4X 0.482	; syn__0813_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b1000000_100	; I:0	; <= LogicTILE(11,3):OMUX24:O0 T1 0.193	; syn__0223_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b1000000_100	; I:0	; <= LogicTILE(11,3):OMUX24:O0 T1 0.193	; syn__0223_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b1000000_100	; I:0	; <= LogicTILE(12,3):OMUX26:O0 T0 0.197	; syn__0566_
RMUX70: 10'b0100000_100	; I:1	; <= LogicTILE(11,3):OMUX27:O0 T1 0.193	; tc2.PC[2]
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000100_010	; I:11	; <= LogicTILE(9,3):RMUX91:O0 T4X 0.48	; syn__0035_
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000100_010	; I:11	; <= LogicTILE(9,3):RMUX45:O0 T4X 0.48	; syn__0160_
RMUX78: 10'b0100000_100	; I:1	; <= LogicTILE(12,3):OMUX41:O0 T0 0.197	; syn__0565_
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b1000000_001	; I:14	; <= LogicTILE(12,1):RMUX92:O0 T4Y 0.567	; IOvalue2[5]
RMUX82: 10'b0010000_100	; I:2	; <= LogicTILE(11,3):OMUX42:O0 T1 0.193	; syn__0231_
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0010000_010	; I:9	; <= LogicTILE(11,3):RMUX45:O0 T4X 0.44	; syn__0118_
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0001000_100	; I:3	; <= LogicTILE(11,3):OMUX45:O0 T1 0.193	; tc2.PC[6]
RMUX90: 10'b0010000_100	; I:2	; <= LogicTILE(12,3):OMUX44:O0 T0 0.197	; syn__0226_
RMUX91: 10'b0001000_001	; I:17	; <= LogicTILE(12,4):RMUX44:O0 T4Y 0.527	; tc2.WriteIM
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0001
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0100	; syn__1103_
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000100000_001	; I:21	; A	; <= LogicTILE(12,3):RMUX64:O0 T0 1.143	; syn__0223_
alta_slice00_IMUX01: 12'b000000100_100	; I:6	; B	; <= LogicTILE(12,3):OMUX34:O0 T0 0.955	; tc2.PC[1]
alta_slice00_IMUX02: 12'b000000010_010	; I:16	; C	; <= LogicTILE(12,3):RMUX34:O0 T0 1.014	; syn__1074_
alta_slice00_IMUX03: 12'b000010000_100	; I:4	; D	; <= LogicTILE(12,3):OMUX22:O0 T0 0.541	; tc2.PC[0]
alta_slice00_LUT: 16'h1114
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0224_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000100000_001	; I:21	; A	; <= LogicTILE(12,3):RMUX64:O0 T0 1.143	; syn__0223_
alta_slice01_IMUX05: 12'b000010000_100	; I:4	; B	; <= LogicTILE(12,3):OMUX22:O0 T0 0.955	; tc2.PC[0]
alta_slice01_IMUX06: 12'b000000100_010	; I:15	; C	; <= LogicTILE(12,3):RMUX28:O0 T0 1.014	; syn__0233_
alta_slice01_IMUX07: 12'b000000010_001	; I:25	; D	; <= LogicTILE(12,3):RMUX89:O0 T0 0.688	; tc2.PC[6]
alta_slice01_LUT: 16'h2a80
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0555_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000100_010	; I:15	; A	; <= LogicTILE(12,3):RMUX28:O0 T0 1.143	; syn__0233_
alta_slice02_IMUX09: 12'b000000010_001	; I:25	; B	; <= LogicTILE(12,3):RMUX89:O0 T0 1.102	; tc2.PC[6]
alta_slice02_IMUX10: 12'b000000010_010	; I:16	; C	; <= LogicTILE(12,3):RMUX34:O0 T0 1.014	; syn__1074_
alta_slice02_IMUX11: 12'b000010000_100	; I:4	; D	; <= LogicTILE(12,3):OMUX22:O0 T0 0.541	; tc2.PC[0]
alta_slice02_LUT: 16'h9993
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut	; syn__0232_
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000000010_100	; I:7	; C	; <= LogicTILE(12,3):OMUX37:O0 T0 0.867	; syn__0227_
alta_slice03_IMUX15: 12'b000010000_100	; I:4	; D	; <= LogicTILE(12,3):OMUX22:O0 T0 0.541	; tc2.PC[0]
alta_slice03_LUT: 16'hf000
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0560_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000100_001	; I:24	; A	; <= LogicTILE(12,3):RMUX82:O0 T0 1.143	; syn__0231_
alta_slice04_IMUX17: 12'b001000000_001	; I:20	; B	; <= LogicTILE(12,3):RMUX59:O0 T0 1.102	; syn__0223_
alta_slice04_IMUX18: 12'b000100000_100	; I:3	; C	; <= LogicTILE(12,3):OMUX16:O0 T0 0.867	; tc2.PC[5]
alta_slice04_IMUX19: 12'b000010000_100	; I:4	; D	; <= LogicTILE(12,3):OMUX22:O0 T0 0.541	; tc2.PC[0]
alta_slice04_LUT: 16'h48c0
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0557_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000001_100	; I:8	; B	; <= LogicTILE(12,3):OMUX46:O0 T0 0.955	; syn__0230_
alta_slice05_IMUX22: 12'b000100000_001	; I:21	; C	; <= LogicTILE(12,3):RMUX64:O0 T0 1.014	; syn__0223_
alta_slice05_IMUX23: 12'b000001000_001	; I:23	; D	; <= LogicTILE(12,3):RMUX77:O0 T0 0.688	; syn__0160_
alta_slice05_LUT: 16'h03f3
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; tc2.PCmux[5]
alta_slice05_OMUX16: 1'b1	; Q	; tc2.PC[5]
alta_slice05_OMUX17: 1'b1	; Q	; tc2.PC[5]
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b100000000_001	; I:18	; B	; <= LogicTILE(12,3):RMUX47:O0 T0 1.102	; syn__0229_
alta_slice06_IMUX26: 12'b000000010_010	; I:16	; C	; <= LogicTILE(12,3):RMUX34:O0 T0 1.014	; syn__1074_
alta_slice06_IMUX27: 12'b000010000_100	; I:4	; D	; <= LogicTILE(12,3):OMUX22:O0 T0 0.541	; tc2.PC[0]
alta_slice06_LUT: 16'hccc0
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0228_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000010_010	; I:16	; A	; <= LogicTILE(12,3):RMUX34:O0 T0 1.143	; syn__1074_
alta_slice07_IMUX29: 12'b001000000_001	; I:20	; B	; <= LogicTILE(12,3):RMUX59:O0 T0 1.102	; syn__0223_
alta_slice07_IMUX30: 12'b000000000_000	; I:-1	; C
alta_slice07_IMUX31: 12'b000000001_010	; I:17	; D	; <= LogicTILE(12,3):RMUX41:O0 T0 0.688	; syn__0180_
alta_slice07_LUT: 16'h21ed
alta_slice07_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; tc2.PCmux[0]
alta_slice07_OMUX22: 1'b1	; Q	; tc2.PC[0]
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000100_100	; I:6	; B	; <= LogicTILE(12,3):OMUX34:O0 T0 0.955	; tc2.PC[1]
alta_slice08_IMUX34: 12'b000100000_001	; I:21	; C	; <= LogicTILE(12,3):RMUX64:O0 T0 1.014	; syn__0223_
alta_slice08_IMUX35: 12'b000100000_100	; I:3	; D	; <= LogicTILE(12,3):OMUX22:O0 T0 0.541	; tc2.PC[0]
alta_slice08_LUT: 16'h30c0
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0566_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b001000000_001	; I:20	; B	; <= LogicTILE(12,3):RMUX59:O0 T0 1.102	; syn__0223_
alta_slice09_IMUX38: 12'b100000000_010	; I:9	; C	; <= RogicTILE(13,3):RMUX36:O0 T1 1.021	; tc2.IM[0]
alta_slice09_IMUX39: 12'b000100000_100	; I:3	; D	; <= LogicTILE(12,3):OMUX22:O0 T0 0.541	; tc2.PC[0]
alta_slice09_LUT: 16'h5f13
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0569_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000100_100	; I:6	; B	; <= LogicTILE(12,3):OMUX34:O0 T0 0.955	; tc2.PC[1]
alta_slice10_IMUX42: 12'b000000010_010	; I:16	; C	; <= LogicTILE(12,3):RMUX34:O0 T0 1.014	; syn__1074_
alta_slice10_IMUX43: 12'b000100000_100	; I:3	; D	; <= LogicTILE(12,3):OMUX22:O0 T0 0.541	; tc2.PC[0]
alta_slice10_LUT: 16'hccc0
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0225_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b001000000_001	; I:20	; B	; <= LogicTILE(12,3):RMUX59:O0 T0 1.102	; syn__0223_
alta_slice11_IMUX46: 12'b100000000_100	; I:0	; C	; <= LogicTILE(12,3):OMUX01:O0 T0 0.867	; syn__0224_
alta_slice11_IMUX47: 12'b001000000_010	; I:11	; D	; <= LogicTILE(12,3):RMUX05:O0 T0 0.688	; syn__0176_
alta_slice11_LUT: 16'hf0fc
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b1	; Q	; tc2.PC[1]
alta_slice11_OMUX35: 1'b0	; LutOut	; tc2.PCmux[1]
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b010000000_001	; I:19	; B	; <= LogicTILE(12,3):RMUX53:O0 T0 1.102	; tc2.PC[2]
alta_slice12_IMUX50: 12'b000000000_000	; I:-1	; C
alta_slice12_IMUX51: 12'b000001000_100	; I:5	; D	; <= LogicTILE(12,3):OMUX34:O0 T0 0.541	; tc2.PC[1]
alta_slice12_LUT: 16'hcc00
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0227_
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0227_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000010000_001	; I:22	; A	; <= LogicTILE(12,3):RMUX70:O0 T0 1.143	; tc2.PC[2]
alta_slice13_IMUX53: 12'b000100000_100	; I:3	; B	; <= LogicTILE(12,3):OMUX22:O0 T0 0.955	; tc2.PC[0]
alta_slice13_IMUX54: 12'b000100000_001	; I:21	; C	; <= LogicTILE(12,3):RMUX64:O0 T0 1.014	; syn__0223_
alta_slice13_IMUX55: 12'b000001000_100	; I:5	; D	; <= LogicTILE(12,3):OMUX34:O0 T0 0.541	; tc2.PC[1]
alta_slice13_LUT: 16'h60a0
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0565_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000100_100	; I:6	; A	; <= LogicTILE(12,3):OMUX37:O0 T0 0.996	; syn__0227_
alta_slice14_IMUX57: 12'b000000100_010	; I:15	; B	; <= LogicTILE(12,3):RMUX29:O0 T0 1.102	; tc2.PC[3]
alta_slice14_IMUX58: 12'b000000010_010	; I:16	; C	; <= LogicTILE(12,3):RMUX34:O0 T0 1.014	; syn__1074_
alta_slice14_IMUX59: 12'b000100000_100	; I:3	; D	; <= LogicTILE(12,3):OMUX22:O0 T0 0.541	; tc2.PC[0]
alta_slice14_LUT: 16'h9993
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0226_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000100_001	; I:24	; A	; <= LogicTILE(12,3):RMUX82:O0 T0 1.143	; syn__0231_
alta_slice15_IMUX61: 12'b001000000_100	; I:2	; B	; <= LogicTILE(12,3):OMUX16:O0 T0 0.955	; tc2.PC[5]
alta_slice15_IMUX62: 12'b000000010_010	; I:16	; C	; <= LogicTILE(12,3):RMUX34:O0 T0 1.014	; syn__1074_
alta_slice15_IMUX63: 12'b000100000_100	; I:3	; D	; <= LogicTILE(12,3):OMUX22:O0 T0 0.541	; tc2.PC[0]
alta_slice15_LUT: 16'h9993
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0230_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.RogicTILE 13 3
OMUX00: 1'b0
OMUX01: 1'b0
OMUX02: 1'b0
OMUX03: 1'b0
OMUX04: 1'b0
OMUX05: 1'b0
OMUX06: 1'b0
OMUX07: 1'b0
OMUX08: 1'b0
OMUX09: 1'b0
OMUX10: 1'b0
OMUX11: 1'b0
OMUX12: 1'b0
OMUX13: 1'b0
OMUX14: 1'b0
OMUX15: 1'b0
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0010000_100	; I:2	; <= LogicTILE(12,3):OMUX06:O0 T1 0.193	; syn__0232_
RMUX14: 10'b0100000_100	; I:1	; <= LogicTILE(12,3):OMUX03:O0 T1 0.193	; syn__0555_
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0100000_100	; I:1	; <= LogicTILE(12,3):OMUX15:O0 T1 0.193	; tc2.PCmux[5]
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000100_010	; I:11	; <= BramTILE(10,3):RMUX08:O0 T4X 0.48	; tc2.IM[0]
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0001000_100	; I:3	; <= LogicTILE(12,3):OMUX21:O0 T1 0.193	; tc2.PCmux[0]
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_010	; I:10	; <= LogicTILE(11,3):RMUX61:O0 T4X 0.475	; tc2.PCmux[2]
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b1000000_100	; I:0	; <= LogicTILE(12,3):OMUX36:O0 T1 0.193	; syn__0227_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000100_010	; I:11	; <= BramTILE(10,3):RMUX45:O0 T4X 0.48	; tc2.IM[5]
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b1000000_001	; I:14	; <= RogicTILE(13,1):RMUX69:O0 T4Y 0.567	; syn__1086_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
__NAME: IOTILE_ROUTE

.LogicTILE 0 2
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b1000000_100	; I:0	; <= LogicTILE(0,2):OMUX02:O0 T0 0.197	; syn__0358_
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000100_001	; I:18	; <= LogicTILE(0,4):RMUX27:O0 T4Y 0.567	; syn__0741_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b1000000_010	; I:7	; <= BramTILE(3,2):RMUX49:O0 T4X 0.48	; IOvalue3[17]
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0100000_100	; I:1	; <= LogicTILE(0,2):OMUX05:O0 T0 0.197	; syn__0246_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0001000_001	; I:17	; <= LogicTILE(0,3):RMUX57:O0 T4Y 0.527	; syn__0299_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000001_100	; I:6	; <= LogicTILE(2,2):RMUX33:O0 T4X 0.475	; syn__0762_
RMUX40: 10'b0000010_100	; I:5	; <= LogicTILE(1,2):RMUX79:O0 T4X 0.44	; syn__0291_
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000001_100	; I:6	; <= LogicTILE(2,2):RMUX79:O0 T4X 0.475	; syn__0294_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000010_001	; I:19	; <= LogicTILE(0,5):RMUX87:O0 T4Y 0.606	; IOaddr3[17]
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000010_100	; I:5	; <= LogicTILE(1,2):RMUX13:O0 T4X 0.44	; tc3.IM[7]
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0100000_100	; I:1	; <= LogicTILE(0,2):OMUX29:O0 T0 0.197	; syn__0738_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000010_100	; I:5	; <= LogicTILE(1,2):RMUX93:O0 T4X 0.44	; tc3.IM[8]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000001_100	; I:6	; <= LogicTILE(2,2):RMUX43:O0 T4X 0.475	; tc3.IM[9]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b010000000_100	; I:1	; C	; <= LogicTILE(0,2):OMUX04:O0 T0 0.867	; syn__0246_
alta_slice00_IMUX03: 12'b000000010_010	; I:16	; D	; <= LogicTILE(0,2):RMUX35:O0 T0 0.688	; syn__0299_
alta_slice00_LUT: 16'h000f
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0358_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000010000_100	; I:4	; A	; <= LogicTILE(0,2):OMUX19:O0 T0 0.996	; syn__0247_
alta_slice01_IMUX05: 12'b100000000_001	; I:18	; B	; <= LogicTILE(0,2):RMUX47:O0 T0 1.102	; syn__0294_
alta_slice01_IMUX06: 12'b000000100_100	; I:6	; C	; <= LogicTILE(0,2):OMUX31:O0 T0 0.867	; syn__0296_
alta_slice01_IMUX07: 12'b000100000_100	; I:3	; D	; <= LogicTILE(0,2):OMUX16:O0 T0 0.541	; syn__0295_
alta_slice01_LUT: 16'h0113
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0246_
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0246_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b100000000_001	; I:18	; B	; <= LogicTILE(0,2):RMUX47:O0 T0 1.102	; syn__0294_
alta_slice02_IMUX10: 12'b000000000_000	; I:-1	; C
alta_slice02_IMUX11: 12'b000000010_010	; I:16	; D	; <= LogicTILE(0,2):RMUX35:O0 T0 0.688	; syn__0299_
alta_slice02_LUT: 16'h0033
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0363_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b010000000_001	; I:19	; A	; <= LogicTILE(0,2):RMUX52:O0 T0 1.143	; IOaddr3[17]
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000010000_010	; I:13	; C	; <= LogicTILE(0,2):RMUX16:O0 T0 1.014	; IOvalue3[17]
alta_slice03_IMUX15: 12'b000001000_001	; I:23	; D	; <= LogicTILE(0,2):RMUX77:O0 T0 0.688	; tc3.IM[8]
alta_slice03_LUT: 16'h550f
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0293_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000000100_100	; I:6	; C	; <= LogicTILE(0,2):OMUX31:O0 T0 0.867	; syn__0296_
alta_slice04_IMUX19: 12'b000100000_100	; I:3	; D	; <= LogicTILE(0,2):OMUX16:O0 T0 0.541	; syn__0295_
alta_slice04_LUT: 16'h0ff0
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0369_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000100000_001	; I:21	; B	; <= LogicTILE(0,2):RMUX65:O0 T0 1.102	; tc3.IM[7]
alta_slice05_IMUX22: 12'b000000000_000	; I:-1	; C
alta_slice05_IMUX23: 12'b000001000_001	; I:23	; D	; <= LogicTILE(0,2):RMUX77:O0 T0 0.688	; tc3.IM[8]
alta_slice05_LUT: 16'h33c3
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0295_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000010_100	; I:7	; A	; <= LogicTILE(0,2):OMUX37:O0 T0 0.996	; syn__0292_
alta_slice06_IMUX25: 12'b010000000_100	; I:1	; B	; <= LogicTILE(0,2):OMUX10:O0 T0 0.955	; syn__0293_
alta_slice06_IMUX26: 12'b000000001_010	; I:17	; C	; <= LogicTILE(0,2):RMUX40:O0 T0 1.014	; syn__0291_
alta_slice06_IMUX27: 12'b010000000_010	; I:10	; D	; <= LogicTILE(1,2):RMUX66:O0 T1 0.695	; syn__0248_
alta_slice06_LUT: 16'h888e
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0247_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b001000000_100	; I:2	; A	; <= LogicTILE(0,2):OMUX13:O0 T0 0.996	; syn__0369_
alta_slice07_IMUX29: 12'b001000000_010	; I:11	; B	; <= LogicTILE(0,2):RMUX05:O0 T0 1.102	; syn__0741_
alta_slice07_IMUX30: 12'b000100000_100	; I:3	; C	; <= LogicTILE(0,2):OMUX19:O0 T0 0.867	; syn__0247_
alta_slice07_IMUX31: 12'b000000001_001	; I:26	; D	; <= LogicTILE(0,2):RMUX95:O0 T0 0.688	; tc3.IM[9]
alta_slice07_LUT: 16'hcc5a
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0742_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000000010_100	; I:7	; C	; <= LogicTILE(0,2):OMUX37:O0 T0 0.867	; syn__0292_
alta_slice08_IMUX35: 12'b010000000_100	; I:1	; D	; <= LogicTILE(0,2):OMUX10:O0 T0 0.541	; syn__0293_
alta_slice08_LUT: 16'h0ff0
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0380_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b010000000_100	; I:1	; A	; <= LogicTILE(0,2):OMUX07:O0 T0 0.996	; syn__0363_
alta_slice09_IMUX37: 12'b000000001_100	; I:8	; B	; <= LogicTILE(0,2):OMUX46:O0 T0 0.955	; syn__0362_
alta_slice09_IMUX38: 12'b100000000_010	; I:9	; C	; <= LogicTILE(1,2):RMUX36:O0 T1 1.021	; syn__0737_
alta_slice09_IMUX39: 12'b000000001_001	; I:26	; D	; <= LogicTILE(0,2):RMUX95:O0 T0 0.688	; tc3.IM[9]
alta_slice09_LUT: 16'hf066
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0738_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000000_000	; I:-1	; C
alta_slice10_IMUX43: 12'b000001000_001	; I:23	; D	; <= LogicTILE(0,2):RMUX77:O0 T0 0.688	; tc3.IM[8]
alta_slice10_LUT: 16'h3355
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0296_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000001_010	; I:17	; C	; <= LogicTILE(0,2):RMUX40:O0 T0 1.014	; syn__0291_
alta_slice11_IMUX47: 12'b010000000_010	; I:10	; D	; <= LogicTILE(1,2):RMUX90:O0 T1 0.695	; syn__0248_
alta_slice11_LUT: 16'h000f
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0379_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000100000_001	; I:21	; B	; <= LogicTILE(0,2):RMUX65:O0 T0 1.102	; tc3.IM[7]
alta_slice12_IMUX50: 12'b010000000_001	; I:19	; C	; <= LogicTILE(0,2):RMUX52:O0 T0 1.014	; IOaddr3[17]
alta_slice12_IMUX51: 12'b000001000_001	; I:23	; D	; <= LogicTILE(0,2):RMUX77:O0 T0 0.688	; tc3.IM[8]
alta_slice12_LUT: 16'h33c3
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0292_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000010000_100	; I:4	; A	; <= LogicTILE(0,2):OMUX25:O0 T0 0.996	; syn__0380_
alta_slice13_IMUX53: 12'b000001000_100	; I:5	; B	; <= LogicTILE(0,2):OMUX34:O0 T0 0.955	; syn__0379_
alta_slice13_IMUX54: 12'b000000001_100	; I:8	; C	; <= LogicTILE(0,2):OMUX43:O0 T0 0.867	; syn__0749_
alta_slice13_IMUX55: 12'b000000001_001	; I:26	; D	; <= LogicTILE(0,2):RMUX95:O0 T0 0.688	; tc3.IM[9]
alta_slice13_LUT: 16'hf066
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0750_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000010000_010	; I:13	; A	; <= LogicTILE(0,2):RMUX16:O0 T0 1.143	; IOvalue3[17]
alta_slice14_IMUX57: 12'b000100000_001	; I:21	; B	; <= LogicTILE(0,2):RMUX65:O0 T0 1.102	; tc3.IM[7]
alta_slice14_IMUX58: 12'b010000000_001	; I:19	; C	; <= LogicTILE(0,2):RMUX52:O0 T0 1.014	; IOaddr3[17]
alta_slice14_IMUX59: 12'b000001000_001	; I:23	; D	; <= LogicTILE(0,2):RMUX77:O0 T0 0.688	; tc3.IM[8]
alta_slice14_LUT: 16'hb717
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0749_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000100000_100	; I:3	; A	; <= LogicTILE(0,2):OMUX19:O0 T0 0.996	; syn__0247_
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000001000_100	; I:5	; C	; <= LogicTILE(0,2):OMUX31:O0 T0 0.867	; syn__0296_
alta_slice15_IMUX63: 12'b001000000_100	; I:2	; D	; <= LogicTILE(0,2):OMUX16:O0 T0 0.541	; syn__0295_
alta_slice15_LUT: 16'hfaa0
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0362_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 1 2
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000001_001	; I:20	; <= LogicTILE(1,6):RMUX27:O0 T4Y 0.623	; IOvalue3[16]
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000010_100	; I:5	; <= LogicTILE(2,2):RMUX03:O0 T4X 0.44	; syn__0285_
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000010_100	; I:5	; <= LogicTILE(2,2):RMUX26:O0 T4X 0.44	; tc3.IM[7]
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000010_100	; I:5	; <= LogicTILE(2,2):RMUX49:O0 T4X 0.44	; syn__0284_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0001000_001	; I:17	; <= LogicTILE(1,3):RMUX50:O0 T4Y 0.527	; syn__0323_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000010_001	; I:19	; <= LogicTILE(1,5):RMUX57:O0 T4Y 0.606	; IOaddr3[15]
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000100_001	; I:18	; <= LogicTILE(1,4):RMUX80:O0 T4Y 0.567	; syn__0737_
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000001_001	; I:20	; <= LogicTILE(1,6):RMUX57:O0 T4Y 0.623	; syn__0800_
RMUX39: 10'b0001000_100	; I:3	; <= LogicTILE(0,2):OMUX21:O0 T1 0.193	; syn__0742_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000010_001	; I:19	; <= LogicTILE(1,5):RMUX57:O0 T4Y 0.606	; IOaddr3[15]
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000001_100	; I:6	; <= BramTILE(3,2):RMUX63:O0 T4X 0.475	; IOaddr3[14]
RMUX53: 10'b0000010_100	; I:5	; <= LogicTILE(2,2):RMUX63:O0 T4X 0.44	; IOvalue3[14]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0001000_001	; I:17	; <= LogicTILE(1,3):RMUX37:O0 T4Y 0.527	; syn__0468_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000010_001	; I:19	; <= LogicTILE(1,5):RMUX87:O0 T4Y 0.606	; IOaddr3[17]
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000010_100	; I:5	; <= LogicTILE(2,2):RMUX13:O0 T4X 0.44	; syn__0283_
RMUX66: 10'b0000100_010	; I:11	; <= LogicTILE(1,2):RMUX86:O0 T4X 0.48	; syn__0248_
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0001000_001	; I:17	; <= LogicTILE(1,3):RMUX87:O0 T4Y 0.527	; syn__0340_
RMUX70: 10'b0000100_010	; I:11	; <= LogicTILE(1,2):RMUX13:O0 T4X 0.48	; tc3.IM[7]
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0100000_100	; I:1	; <= LogicTILE(0,2):OMUX39:O0 T1 0.193	; syn__0750_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000001_100	; I:6	; <= BramTILE(3,2):RMUX93:O0 T4X 0.475	; IOaddr3[16]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0010000_100	; I:2	; <= LogicTILE(1,2):OMUX44:O0 T0 0.197	; syn__0291_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000010_001	; I:19	; <= LogicTILE(1,5):RMUX21:O0 T4Y 0.606	; tc3.IM[8]
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0001000_100	; I:3	; <= LogicTILE(1,2):OMUX47:O0 T0 0.197	; syn__0248_
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000010_100	; I:5	; <= LogicTILE(2,2):RMUX43:O0 T4X 0.44	; tc3.IM[9]
RMUX89: 10'b0001000_001	; I:17	; <= LogicTILE(1,3):RMUX67:O0 T4Y 0.527	; syn__0323_
RMUX90: 10'b0001000_100	; I:3	; <= LogicTILE(1,2):OMUX47:O0 T0 0.197	; syn__0248_
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0100000_100	; I:1	; <= LogicTILE(0,2):OMUX39:O0 T1 0.193	; syn__0750_
RMUX93: 10'b0000010_001	; I:19	; <= LogicTILE(1,5):RMUX21:O0 T4Y 0.606	; tc3.IM[8]
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000001_001	; I:20	; <= LogicTILE(1,6):RMUX67:O0 T4Y 0.623	; IOvalue3[15]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b001000000_010	; I:11	; A	; <= LogicTILE(1,2):RMUX04:O0 T0 1.143	; IOvalue3[16]
alta_slice00_IMUX01: 12'b010000000_010	; I:10	; B	; <= LogicTILE(2,2):RMUX54:O0 T1 1.109	; syn__0322_
alta_slice00_IMUX02: 12'b000010000_001	; I:22	; C	; <= LogicTILE(1,2):RMUX70:O0 T0 1.014	; tc3.IM[7]
alta_slice00_IMUX03: 12'b000001000_001	; I:23	; D	; <= LogicTILE(1,2):RMUX77:O0 T0 0.688	; IOaddr3[16]
alta_slice00_LUT: 16'hc880
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0391_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b001000000_010	; I:11	; A	; <= LogicTILE(1,2):RMUX04:O0 T0 1.143	; IOvalue3[16]
alta_slice01_IMUX05: 12'b000000010_001	; I:25	; B	; <= LogicTILE(1,2):RMUX89:O0 T0 1.102	; syn__0323_
alta_slice01_IMUX06: 12'b100000000_100	; I:0	; C	; <= LogicTILE(1,2):OMUX01:O0 T0 0.867	; syn__0391_
alta_slice01_IMUX07: 12'b000001000_001	; I:23	; D	; <= LogicTILE(1,2):RMUX77:O0 T0 0.688	; IOaddr3[16]
alta_slice01_LUT: 16'h0b07
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0390_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b001000000_001	; I:20	; C	; <= LogicTILE(1,2):RMUX58:O0 T0 1.014	; IOaddr3[17]
alta_slice02_IMUX11: 12'b000001000_001	; I:23	; D	; <= LogicTILE(1,2):RMUX77:O0 T0 0.688	; IOaddr3[16]
alta_slice02_LUT: 16'h0001
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut	; syn__0791_
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000010_001	; I:25	; A	; <= LogicTILE(1,2):RMUX88:O0 T0 1.143	; tc3.IM[9]
alta_slice03_IMUX13: 12'b100000000_100	; I:0	; B	; <= LogicTILE(1,2):OMUX04:O0 T0 0.955	; syn__0390_
alta_slice03_IMUX14: 12'b000001000_100	; I:5	; C	; <= LogicTILE(1,2):OMUX25:O0 T0 0.867	; syn__0389_
alta_slice03_IMUX15: 12'b000000100_100	; I:6	; D	; <= LogicTILE(1,2):OMUX34:O0 T0 0.541	; syn__0289_
alta_slice03_LUT: 16'hc88c
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__0388_
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000010_010	; I:16	; A	; <= LogicTILE(1,2):RMUX34:O0 T0 1.143	; IOaddr3[15]
alta_slice04_IMUX17: 12'b000000001_001	; I:26	; B	; <= LogicTILE(1,2):RMUX95:O0 T0 1.102	; IOvalue3[15]
alta_slice04_IMUX18: 12'b000010000_001	; I:22	; C	; <= LogicTILE(1,2):RMUX70:O0 T0 1.014	; tc3.IM[7]
alta_slice04_IMUX19: 12'b000000100_001	; I:24	; D	; <= LogicTILE(1,2):RMUX83:O0 T0 0.688	; tc3.IM[8]
alta_slice04_LUT: 16'h0521
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0290_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000010_010	; I:16	; A	; <= LogicTILE(1,2):RMUX34:O0 T0 1.143	; IOaddr3[15]
alta_slice05_IMUX21: 12'b000000001_001	; I:26	; B	; <= LogicTILE(1,2):RMUX95:O0 T0 1.102	; IOvalue3[15]
alta_slice05_IMUX22: 12'b100000000_010	; I:9	; C	; <= LogicTILE(2,2):RMUX36:O0 T1 1.021	; tc3.IM[7]
alta_slice05_IMUX23: 12'b000000100_001	; I:24	; D	; <= LogicTILE(1,2):RMUX83:O0 T0 0.688	; tc3.IM[8]
alta_slice05_LUT: 16'ha048
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0288_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000010_001	; I:25	; A	; <= LogicTILE(1,2):RMUX88:O0 T0 1.143	; tc3.IM[9]
alta_slice06_IMUX25: 12'b000001000_100	; I:5	; B	; <= LogicTILE(1,2):OMUX28:O0 T0 0.955	; syn__0327_
alta_slice06_IMUX26: 12'b000010000_100	; I:4	; C	; <= LogicTILE(1,2):OMUX22:O0 T0 0.867	; syn__0249_
alta_slice06_IMUX27: 12'b000000010_100	; I:7	; D	; <= LogicTILE(1,2):OMUX40:O0 T0 0.541	; syn__0287_
alta_slice06_LUT: 16'h1114
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0326_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000100000_010	; I:12	; A	; <= LogicTILE(1,2):RMUX10:O0 T0 1.143	; syn__0285_
alta_slice07_IMUX29: 12'b000100000_001	; I:21	; B	; <= LogicTILE(1,2):RMUX65:O0 T0 1.102	; syn__0283_
alta_slice07_IMUX30: 12'b000010000_010	; I:13	; C	; <= LogicTILE(1,2):RMUX16:O0 T0 1.014	; syn__0284_
alta_slice07_IMUX31: 12'b010000000_010	; I:10	; D	; <= LogicTILE(2,2):RMUX90:O0 T1 0.695	; syn__0250_
alta_slice07_LUT: 16'hc0c4
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0249_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000010_100	; I:7	; A	; <= LogicTILE(1,2):OMUX37:O0 T0 0.996	; syn__0286_
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b001000000_100	; I:2	; C	; <= LogicTILE(1,2):OMUX13:O0 T0 0.867	; syn__0290_
alta_slice08_IMUX35: 12'b000100000_100	; I:3	; D	; <= LogicTILE(1,2):OMUX22:O0 T0 0.541	; syn__0249_
alta_slice08_LUT: 16'h0f05
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0389_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b001000000_100	; I:2	; C	; <= LogicTILE(1,2):OMUX13:O0 T0 0.867	; syn__0290_
alta_slice09_IMUX39: 12'b001000000_100	; I:2	; D	; <= LogicTILE(1,2):OMUX16:O0 T0 0.541	; syn__0288_
alta_slice09_LUT: 16'h000f
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0327_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b010000000_001	; I:19	; A	; <= LogicTILE(1,2):RMUX52:O0 T0 1.143	; IOaddr3[14]
alta_slice10_IMUX41: 12'b000000010_001	; I:25	; B	; <= LogicTILE(1,2):RMUX89:O0 T0 1.102	; syn__0323_
alta_slice10_IMUX42: 12'b010000000_010	; I:10	; C	; <= LogicTILE(2,2):RMUX60:O0 T1 1.021	; syn__0350_
alta_slice10_IMUX43: 12'b010000000_001	; I:19	; D	; <= LogicTILE(1,2):RMUX53:O0 T0 0.688	; IOvalue3[14]
alta_slice10_LUT: 16'h0b07
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; syn__0349_
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b001000000_010	; I:11	; A	; <= LogicTILE(1,2):RMUX04:O0 T0 1.143	; IOvalue3[16]
alta_slice11_IMUX45: 12'b000000100_001	; I:24	; B	; <= LogicTILE(1,2):RMUX83:O0 T0 1.102	; tc3.IM[8]
alta_slice11_IMUX46: 12'b100000000_010	; I:9	; C	; <= LogicTILE(2,2):RMUX36:O0 T1 1.021	; tc3.IM[7]
alta_slice11_IMUX47: 12'b000001000_001	; I:23	; D	; <= LogicTILE(1,2):RMUX77:O0 T0 0.688	; IOaddr3[16]
alta_slice11_LUT: 16'h2dd2
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0289_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000000010_100	; I:7	; C	; <= LogicTILE(1,2):OMUX40:O0 T0 0.867	; syn__0287_
alta_slice12_IMUX51: 12'b001000000_100	; I:2	; D	; <= LogicTILE(1,2):OMUX16:O0 T0 0.541	; syn__0288_
alta_slice12_LUT: 16'h000f
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0286_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b010000000_001	; I:19	; A	; <= LogicTILE(1,2):RMUX52:O0 T0 1.143	; IOaddr3[14]
alta_slice13_IMUX53: 12'b010000000_001	; I:19	; B	; <= LogicTILE(1,2):RMUX53:O0 T0 1.102	; IOvalue3[14]
alta_slice13_IMUX54: 12'b100000000_010	; I:9	; C	; <= LogicTILE(2,2):RMUX36:O0 T1 1.021	; tc3.IM[7]
alta_slice13_IMUX55: 12'b000000100_001	; I:24	; D	; <= LogicTILE(1,2):RMUX83:O0 T0 0.688	; tc3.IM[8]
alta_slice13_LUT: 16'ha048
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0287_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b001000000_010	; I:11	; A	; <= LogicTILE(1,2):RMUX04:O0 T0 1.143	; IOvalue3[16]
alta_slice14_IMUX57: 12'b000000100_001	; I:24	; B	; <= LogicTILE(1,2):RMUX83:O0 T0 1.102	; tc3.IM[8]
alta_slice14_IMUX58: 12'b000010000_001	; I:22	; C	; <= LogicTILE(1,2):RMUX70:O0 T0 1.014	; tc3.IM[7]
alta_slice14_IMUX59: 12'b000001000_001	; I:23	; D	; <= LogicTILE(1,2):RMUX77:O0 T0 0.688	; IOaddr3[16]
alta_slice14_LUT: 16'hc220
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0291_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000100_100	; I:6	; A	; <= LogicTILE(1,2):OMUX37:O0 T0 0.996	; syn__0286_
alta_slice15_IMUX61: 12'b000001000_100	; I:5	; B	; <= LogicTILE(1,2):OMUX34:O0 T0 0.955	; syn__0289_
alta_slice15_IMUX62: 12'b001000000_100	; I:2	; C	; <= LogicTILE(1,2):OMUX13:O0 T0 0.867	; syn__0290_
alta_slice15_IMUX63: 12'b000100000_100	; I:3	; D	; <= LogicTILE(1,2):OMUX22:O0 T0 0.541	; syn__0249_
alta_slice15_LUT: 16'h0c04
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0248_
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 2 2
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0001000_100	; I:3	; <= LogicTILE(1,2):OMUX09:O0 T1 0.193	; syn__0388_
RMUX03: 10'b0001000_100	; I:3	; <= LogicTILE(2,2):OMUX11:O0 T0 0.197	; syn__0285_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000001_001	; I:20	; <= LogicTILE(2,6):RMUX27:O0 T4Y 0.623	; tc3.IM[7]
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b1000000_100	; I:0	; <= LogicTILE(2,2):OMUX02:O0 T0 0.197	; syn__0283_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0100000_100	; I:1	; <= LogicTILE(2,2):OMUX05:O0 T0 0.197	; syn__0793_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0010000_100	; I:2	; <= LogicTILE(1,2):OMUX06:O0 T1 0.193	; syn__0791_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0001000_100	; I:3	; <= LogicTILE(2,2):OMUX23:O0 T0 0.197	; syn__0762_
RMUX26: 10'b0000010_001	; I:19	; <= LogicTILE(2,5):RMUX80:O0 T4Y 0.606	; tc3.IM[7]
RMUX27: 10'b0001000_001	; I:17	; <= LogicTILE(2,3):RMUX80:O0 T4Y 0.527	; tc3.IM[9]
RMUX28: 10'b0000010_100	; I:5	; <= BramTILE(3,2):RMUX33:O0 T4X 0.44	; IOaddr3[13]
RMUX29: 10'b0000100_100	; I:4	; <= LogicTILE(2,2):RMUX27:O0 T0 0.381	; tc3.IM[9]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0010000_100	; I:2	; <= LogicTILE(1,2):OMUX18:O0 T1 0.193	; syn__0326_
RMUX33: 10'b0001000_100	; I:3	; <= LogicTILE(2,2):OMUX23:O0 T0 0.197	; syn__0762_
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000001_100	; I:6	; <= LogicTILE(4,2):RMUX33:O0 T4X 0.475	; IOvalue3[13]
RMUX36: 10'b0000010_001	; I:19	; <= LogicTILE(2,5):RMUX80:O0 T4Y 0.606	; tc3.IM[7]
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0001000_001	; I:17	; <= LogicTILE(2,3):RMUX80:O0 T4Y 0.527	; tc3.IM[9]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0010000_100	; I:2	; <= LogicTILE(2,2):OMUX32:O0 T0 0.197	; syn__0284_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0010000_100	; I:2	; <= LogicTILE(1,2):OMUX30:O0 T1 0.193	; syn__0349_
RMUX53: 10'b0000001_001	; I:20	; <= LogicTILE(2,6):RMUX87:O0 T4Y 0.623	; IOvalue3[14]
RMUX54: 10'b0001000_001	; I:17	; <= LogicTILE(2,3):RMUX37:O0 T4Y 0.527	; syn__0322_
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000010_100	; I:5	; <= BramTILE(3,2):RMUX63:O0 T4X 0.44	; IOaddr3[14]
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000010_100	; I:5	; <= BramTILE(3,2):RMUX86:O0 T4X 0.44	; syn__0350_
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000001_001	; I:20	; <= LogicTILE(2,6):RMUX87:O0 T4Y 0.623	; IOvalue3[14]
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0001000_001	; I:17	; <= LogicTILE(2,3):RMUX37:O0 T4Y 0.527	; syn__0322_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0100000_100	; I:1	; <= LogicTILE(2,2):OMUX29:O0 T0 0.197	; syn__0347_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000001_100	; I:6	; <= LogicTILE(4,2):RMUX13:O0 T4X 0.475	; syn__0282_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000001_100	; I:6	; <= LogicTILE(4,2):RMUX93:O0 T4X 0.475	; IOaddr3[12]
RMUX77: 10'b0000010_001	; I:19	; <= LogicTILE(2,5):RMUX21:O0 T4Y 0.606	; tc3.IM[8]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000001_001	; I:20	; <= LogicTILE(2,6):RMUX67:O0 T4Y 0.623	; syn__0294_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0001000_001	; I:17	; <= LogicTILE(2,3):RMUX21:O0 T4Y 0.527	; syn__0251_
RMUX83: 10'b0010000_010	; I:9	; <= LogicTILE(1,2):RMUX45:O0 T4X 0.44	; IOaddr3[15]
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_100	; I:1	; <= LogicTILE(2,2):OMUX41:O0 T0 0.197	; syn__0734_
RMUX86: 10'b0000010_001	; I:19	; <= LogicTILE(2,5):RMUX21:O0 T4Y 0.606	; tc3.IM[8]
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000100_100	; I:4	; <= LogicTILE(2,2):RMUX86:O0 T0 0.381	; tc3.IM[8]
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0001000_100	; I:3	; <= LogicTILE(2,2):OMUX47:O0 T0 0.197	; syn__0250_
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000001_100	; I:6	; <= LogicTILE(4,2):RMUX43:O0 T4X 0.475	; IOvalue3[12]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b001000000_001	; I:20	; A	; <= LogicTILE(2,2):RMUX58:O0 T0 1.143	; IOaddr3[14]
alta_slice00_IMUX01: 12'b010000000_001	; I:19	; B	; <= LogicTILE(2,2):RMUX53:O0 T0 1.102	; IOvalue3[14]
alta_slice00_IMUX02: 12'b000100000_010	; I:12	; C	; <= LogicTILE(2,2):RMUX10:O0 T0 1.014	; tc3.IM[7]
alta_slice00_IMUX03: 12'b000001000_001	; I:23	; D	; <= LogicTILE(2,2):RMUX77:O0 T0 0.688	; tc3.IM[8]
alta_slice00_LUT: 16'h5a96
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0283_
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0283_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b001000000_001	; I:20	; A	; <= LogicTILE(2,2):RMUX58:O0 T0 1.143	; IOaddr3[14]
alta_slice01_IMUX05: 12'b000000100_001	; I:24	; B	; <= LogicTILE(2,2):RMUX83:O0 T0 1.102	; IOaddr3[15]
alta_slice01_IMUX06: 12'b010000000_010	; I:10	; C	; <= BramTILE(3,2):RMUX84:O0 T1 1.021	; IOaddr3[12]
alta_slice01_IMUX07: 12'b100000000_010	; I:9	; D	; <= BramTILE(3,2):RMUX42:O0 T1 0.695	; IOaddr3[13]
alta_slice01_LUT: 16'h0001
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0793_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000100_010	; I:15	; A	; <= LogicTILE(2,2):RMUX28:O0 T0 1.143	; IOaddr3[13]
alta_slice02_IMUX09: 12'b000000010_010	; I:16	; B	; <= LogicTILE(2,2):RMUX35:O0 T0 1.102	; IOvalue3[13]
alta_slice02_IMUX10: 12'b000100000_010	; I:12	; C	; <= LogicTILE(2,2):RMUX10:O0 T0 1.014	; tc3.IM[7]
alta_slice02_IMUX11: 12'b000001000_001	; I:23	; D	; <= LogicTILE(2,2):RMUX77:O0 T0 0.688	; tc3.IM[8]
alta_slice02_LUT: 16'h9f17
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0733_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000100000_010	; I:12	; A	; <= LogicTILE(2,2):RMUX10:O0 T0 1.143	; tc3.IM[7]
alta_slice03_IMUX13: 12'b000000010_010	; I:16	; B	; <= LogicTILE(2,2):RMUX35:O0 T0 1.102	; IOvalue3[13]
alta_slice03_IMUX14: 12'b000000010_001	; I:25	; C	; <= LogicTILE(2,2):RMUX88:O0 T0 1.014	; tc3.IM[8]
alta_slice03_IMUX15: 12'b100000000_010	; I:9	; D	; <= BramTILE(3,2):RMUX42:O0 T1 0.695	; IOaddr3[13]
alta_slice03_LUT: 16'h0251
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0285_
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0285_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000000100_100	; I:6	; C	; <= LogicTILE(2,2):OMUX31:O0 T0 0.867	; syn__0284_
alta_slice04_IMUX19: 12'b010000000_100	; I:1	; D	; <= LogicTILE(2,2):OMUX10:O0 T0 0.541	; syn__0285_
alta_slice04_LUT: 16'h000f
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0351_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000001_100	; I:8	; B	; <= LogicTILE(2,2):OMUX46:O0 T0 0.955	; syn__0250_
alta_slice05_IMUX22: 12'b000000100_100	; I:6	; C	; <= LogicTILE(2,2):OMUX31:O0 T0 0.867	; syn__0284_
alta_slice05_IMUX23: 12'b010000000_100	; I:1	; D	; <= LogicTILE(2,2):OMUX10:O0 T0 0.541	; syn__0285_
alta_slice05_LUT: 16'h0f0c
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0348_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000001000_100	; I:5	; A	; <= LogicTILE(2,2):OMUX25:O0 T0 0.996	; syn__0281_
alta_slice06_IMUX25: 12'b000010000_001	; I:22	; B	; <= LogicTILE(2,2):RMUX71:O0 T0 1.102	; syn__0282_
alta_slice06_IMUX26: 12'b000000100_001	; I:24	; C	; <= LogicTILE(2,2):RMUX82:O0 T0 1.014	; syn__0251_
alta_slice06_IMUX27: 12'b000000100_010	; I:15	; D	; <= LogicTILE(2,2):RMUX29:O0 T0 0.688	; tc3.IM[9]
alta_slice06_LUT: 16'h0056
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0422_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000000100_100	; I:6	; B	; <= LogicTILE(2,2):OMUX34:O0 T0 0.955	; syn__0761_
alta_slice07_IMUX30: 12'b000100000_100	; I:3	; C	; <= LogicTILE(2,2):OMUX19:O0 T0 0.867	; syn__0422_
alta_slice07_IMUX31: 12'b000000100_010	; I:15	; D	; <= LogicTILE(2,2):RMUX29:O0 T0 0.688	; tc3.IM[9]
alta_slice07_LUT: 16'h030f
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0762_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000001000_001	; I:23	; A	; <= LogicTILE(2,2):RMUX76:O0 T0 1.143	; IOaddr3[12]
alta_slice08_IMUX33: 12'b000000001_001	; I:26	; B	; <= LogicTILE(2,2):RMUX95:O0 T0 1.102	; IOvalue3[12]
alta_slice08_IMUX34: 12'b000100000_010	; I:12	; C	; <= LogicTILE(2,2):RMUX10:O0 T0 1.014	; tc3.IM[7]
alta_slice08_IMUX35: 12'b000001000_001	; I:23	; D	; <= LogicTILE(2,2):RMUX77:O0 T0 0.688	; tc3.IM[8]
alta_slice08_LUT: 16'h5a96
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0281_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b010000000_001	; I:19	; A	; <= LogicTILE(2,2):RMUX52:O0 T0 1.143	; syn__0349_
alta_slice09_IMUX37: 12'b001000000_100	; I:2	; B	; <= LogicTILE(2,2):OMUX16:O0 T0 0.955	; syn__0348_
alta_slice09_IMUX38: 12'b100000000_100	; I:0	; C	; <= LogicTILE(2,2):OMUX01:O0 T0 0.867	; syn__0283_
alta_slice09_IMUX39: 12'b000000100_010	; I:15	; D	; <= LogicTILE(2,2):RMUX29:O0 T0 0.688	; tc3.IM[9]
alta_slice09_LUT: 16'haa28
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0347_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000100_010	; I:15	; A	; <= LogicTILE(2,2):RMUX28:O0 T0 1.143	; IOaddr3[13]
alta_slice10_IMUX41: 12'b000000010_010	; I:16	; B	; <= LogicTILE(2,2):RMUX35:O0 T0 1.102	; IOvalue3[13]
alta_slice10_IMUX42: 12'b000100000_010	; I:12	; C	; <= LogicTILE(2,2):RMUX10:O0 T0 1.014	; tc3.IM[7]
alta_slice10_IMUX43: 12'b000001000_001	; I:23	; D	; <= LogicTILE(2,2):RMUX77:O0 T0 0.688	; tc3.IM[8]
alta_slice10_LUT: 16'ha048
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0284_
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0284_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000100000_010	; I:12	; A	; <= LogicTILE(2,2):RMUX10:O0 T0 1.143	; tc3.IM[7]
alta_slice11_IMUX45: 12'b000000001_001	; I:26	; B	; <= LogicTILE(2,2):RMUX95:O0 T0 1.102	; IOvalue3[12]
alta_slice11_IMUX46: 12'b000001000_001	; I:23	; C	; <= LogicTILE(2,2):RMUX76:O0 T0 1.014	; IOaddr3[12]
alta_slice11_IMUX47: 12'b000001000_001	; I:23	; D	; <= LogicTILE(2,2):RMUX77:O0 T0 0.688	; tc3.IM[8]
alta_slice11_LUT: 16'h28e8
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0761_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b001000000_001	; I:20	; A	; <= LogicTILE(2,2):RMUX58:O0 T0 1.143	; IOaddr3[14]
alta_slice12_IMUX49: 12'b010000000_001	; I:19	; B	; <= LogicTILE(2,2):RMUX53:O0 T0 1.102	; IOvalue3[14]
alta_slice12_IMUX50: 12'b000100000_010	; I:12	; C	; <= LogicTILE(2,2):RMUX10:O0 T0 1.014	; tc3.IM[7]
alta_slice12_IMUX51: 12'b000100000_001	; I:21	; D	; <= LogicTILE(2,2):RMUX65:O0 T0 0.688	; syn__0322_
alta_slice12_LUT: 16'he800
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0350_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b001000000_100	; I:2	; A	; <= LogicTILE(2,2):OMUX13:O0 T0 0.996	; syn__0351_
alta_slice13_IMUX53: 12'b000000001_100	; I:8	; B	; <= LogicTILE(2,2):OMUX46:O0 T0 0.955	; syn__0250_
alta_slice13_IMUX54: 12'b010000000_100	; I:1	; C	; <= LogicTILE(2,2):OMUX07:O0 T0 0.867	; syn__0733_
alta_slice13_IMUX55: 12'b000000100_010	; I:15	; D	; <= LogicTILE(2,2):RMUX29:O0 T0 0.688	; tc3.IM[9]
alta_slice13_LUT: 16'hf066
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0734_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000001000_001	; I:23	; A	; <= LogicTILE(2,2):RMUX76:O0 T0 1.143	; IOaddr3[12]
alta_slice14_IMUX57: 12'b000000001_001	; I:26	; B	; <= LogicTILE(2,2):RMUX95:O0 T0 1.102	; IOvalue3[12]
alta_slice14_IMUX58: 12'b000100000_010	; I:12	; C	; <= LogicTILE(2,2):RMUX10:O0 T0 1.014	; tc3.IM[7]
alta_slice14_IMUX59: 12'b000001000_001	; I:23	; D	; <= LogicTILE(2,2):RMUX77:O0 T0 0.688	; tc3.IM[8]
alta_slice14_LUT: 16'ha048
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0280_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000010000_100	; I:4	; A	; <= LogicTILE(2,2):OMUX25:O0 T0 0.996	; syn__0281_
alta_slice15_IMUX61: 12'b000000010_100	; I:7	; B	; <= LogicTILE(2,2):OMUX43:O0 T0 0.955	; syn__0280_
alta_slice15_IMUX62: 12'b000000100_001	; I:24	; C	; <= LogicTILE(2,2):RMUX82:O0 T0 1.014	; syn__0251_
alta_slice15_IMUX63: 12'b000010000_001	; I:22	; D	; <= LogicTILE(2,2):RMUX71:O0 T0 0.688	; syn__0282_
alta_slice15_LUT: 16'h1113
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0250_
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0250_
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 3 2
BramClkMUX00: 4'b0000	; Clk0
BramClkMUX01: 4'b0000	; Clk1
CLKMODE: 1'b0
CtrlMUX00: 12'b000000000_000	; I:-1
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000000000_000	; I:-1	; AddressA[0]
IMUX01: 12'b000000000_000	; I:-1	; AddressA[1]
IMUX02: 12'b000000000_000	; I:-1	; AddressA[2]
IMUX03: 12'b000000000_000	; I:-1	; AddressA[3]
IMUX04: 12'b000000000_000	; I:-1	; AddressA[4]
IMUX05: 12'b000000000_000	; I:-1	; AddressA[5]
IMUX06: 12'b000000000_000	; I:-1	; AddressA[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b000000000_000	; I:-1	; DataInA[0]
IMUX13: 12'b000000000_000	; I:-1	; DataInA[1]
IMUX14: 12'b000000000_000	; I:-1	; DataInA[2]
IMUX15: 12'b000000000_000	; I:-1	; DataInA[3]
IMUX16: 12'b000000000_000	; I:-1	; DataInA[4]
IMUX17: 12'b000000000_000	; I:-1	; DataInA[5]
IMUX18: 12'b000000000_000	; I:-1	; DataInA[6]
IMUX19: 12'b000000000_000	; I:-1	; DataInA[7]
IMUX20: 12'b000000000_000	; I:-1	; DataInA[8]
IMUX21: 12'b000000000_000	; I:-1	; DataInA[9]
IMUX22: 12'b000000000_000	; I:-1	; DataInA[10]
IMUX23: 12'b000000000_000	; I:-1	; DataInA[11]
IMUX24: 12'b000000000_000	; I:-1	; DataInA[12]
IMUX25: 12'b000000000_000	; I:-1	; DataInA[13]
IMUX26: 12'b000000000_000	; I:-1	; DataInA[14]
IMUX27: 12'b000000000_000	; I:-1	; DataInA[15]
IMUX28: 12'b000000000_000	; I:-1	; DataInA[16]
IMUX29: 12'b000000000_000	; I:-1	; DataInA[17]
IMUX30: 12'b000000000_000	; I:-1
IMUX31: 12'b000000000_000	; I:-1
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b000000000_000	; I:-1	; AddressB[6]
IMUX58: 12'b000000000_000	; I:-1	; AddressB[5]
IMUX59: 12'b000000000_000	; I:-1	; AddressB[4]
IMUX60: 12'b000000000_000	; I:-1	; AddressB[3]
IMUX61: 12'b000000000_000	; I:-1	; AddressB[2]
IMUX62: 12'b000000000_000	; I:-1	; AddressB[1]
IMUX63: 12'b000000000_000	; I:-1	; AddressB[0]
INIT_VAL: 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000010_001	; I:19	; <= BramTILE(3,5):RMUX80:O0 T4Y 0.606	; IOaddr3[13]
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000010_001	; I:19	; <= BramTILE(3,5):RMUX80:O0 T4Y 0.606	; IOaddr3[13]
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000010_001	; I:19	; <= BramTILE(3,5):RMUX57:O0 T4Y 0.606	; IOaddr3[12]
RMUX45: 10'b0000010_001	; I:19	; <= BramTILE(3,5):RMUX57:O0 T4Y 0.606	; IOaddr3[12]
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000001_001	; I:20	; <= BramTILE(3,6):RMUX37:O0 T4Y 0.623	; IOvalue3[17]
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000010_001	; I:19	; <= BramTILE(3,5):RMUX87:O0 T4Y 0.606	; IOaddr3[14]
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000001_010	; I:13	; <= BramTILE(3,2):RMUX44:O0 T4Y 0.527	; IOaddr3[12]
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b1000000_100	; I:0	; <= LogicTILE(2,2):OMUX36:O0 T1 0.193	; syn__0350_
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000001_001	; I:20	; <= BramTILE(3,6):RMUX21:O0 T4Y 0.623	; IOaddr3[16]
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b0
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0000	; AsyncReset0
TileAsyncMUX01: 4'b0000	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0000	; WeRenA
TileWeRenMUX01: 4'b0000	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 4 2
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0001000_001	; I:17	; <= LogicTILE(4,3):RMUX73:O0 T4Y 0.527	; syn__0078_
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000100_001	; I:18	; <= LogicTILE(4,4):RMUX27:O0 T4Y 0.567	; tc2.IM[8]
RMUX05: 10'b0001000_001	; I:17	; <= LogicTILE(4,3):RMUX27:O0 T4Y 0.527	; IOvalue2[5]
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000001_100	; I:6	; <= LogicTILE(6,2):RMUX26:O0 T4X 0.475	; syn__0183_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0001000_001	; I:17	; <= LogicTILE(4,3):RMUX50:O0 T4Y 0.527	; syn__0282_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0100000_010	; I:8	; <= LogicTILE(8,2):RMUX49:O0 T4X 0.482	; tc2.IM[9]
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b1000000_010	; I:7	; <= LogicTILE(7,2):RMUX33:O0 T4X 0.48	; IOaddr2[7]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0001000_100	; I:3	; <= LogicTILE(4,2):OMUX23:O0 T0 0.197	; syn__0159_
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000100_001	; I:18	; <= LogicTILE(4,4):RMUX80:O0 T4Y 0.567	; IOvalue3[13]
RMUX34: 10'b0000010_100	; I:5	; <= LogicTILE(5,2):RMUX33:O0 T4X 0.44	; IOaddr2[6]
RMUX35: 10'b0100000_010	; I:8	; <= LogicTILE(8,2):RMUX33:O0 T4X 0.482	; IOvalue2[6]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000100_001	; I:18	; <= LogicTILE(4,4):RMUX07:O0 T4Y 0.567	; tc2.IM[7]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000001_001	; I:20	; <= LogicTILE(4,6):RMUX80:O0 T4Y 0.623	; IOvalue3[12]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000001_100	; I:6	; <= LogicTILE(6,2):RMUX79:O0 T4X 0.475	; syn__1096_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000100_010	; I:11	; <= LogicTILE(1,2):RMUX38:O0 T4X 0.48	; syn__0800_
RMUX52: 10'b0000010_100	; I:5	; <= LogicTILE(5,2):RMUX63:O0 T4X 0.44	; IOvalue2[7]
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0001000_010	; I:10	; <= LogicTILE(2,2):RMUX15:O0 T4X 0.475	; syn__0793_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0100000_100	; I:1	; <= LogicTILE(4,2):OMUX41:O0 T0 0.197	; syn__0670_
RMUX75: 10'b0000001_100	; I:6	; <= LogicTILE(6,2):RMUX20:O0 T4X 0.475	; syn__0712_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0001000_001	; I:17	; <= LogicTILE(4,3):RMUX44:O0 T4Y 0.527	; syn__0065_
RMUX82: 10'b1000000_010	; I:7	; <= LogicTILE(7,2):RMUX93:O0 T4X 0.48	; syn__0014_
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0100000_100	; I:1	; <= LogicTILE(4,2):OMUX41:O0 T0 0.197	; syn__0670_
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0010000_010	; I:9	; <= BramTILE(3,2):RMUX45:O0 T4X 0.44	; IOaddr3[12]
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b001000000_010	; I:11	; A	; <= LogicTILE(4,2):RMUX04:O0 T0 1.143	; tc2.IM[8]
alta_slice00_IMUX01: 12'b000000100_010	; I:15	; B	; <= LogicTILE(4,2):RMUX29:O0 T0 1.102	; IOaddr2[7]
alta_slice00_IMUX02: 12'b010000000_001	; I:19	; C	; <= LogicTILE(4,2):RMUX52:O0 T0 1.014	; IOvalue2[7]
alta_slice00_IMUX03: 12'b000000001_010	; I:17	; D	; <= LogicTILE(4,2):RMUX41:O0 T0 0.688	; tc2.IM[7]
alta_slice00_LUT: 16'h9840
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0015_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b100000000_010	; I:9	; A	; <= LogicTILE(5,2):RMUX24:O0 T1 1.15	; tc2.IM[8]
alta_slice01_IMUX05: 12'b000000010_010	; I:16	; B	; <= LogicTILE(4,2):RMUX35:O0 T0 1.102	; IOvalue2[6]
alta_slice01_IMUX06: 12'b000000010_010	; I:16	; C	; <= LogicTILE(4,2):RMUX34:O0 T0 1.014	; IOaddr2[6]
alta_slice01_IMUX07: 12'b000000001_010	; I:17	; D	; <= LogicTILE(4,2):RMUX41:O0 T0 0.688	; tc2.IM[7]
alta_slice01_LUT: 16'ha440
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0011_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b001000000_100	; I:2	; A	; <= LogicTILE(4,2):OMUX10:O0 T0 0.996	; syn__0008_
alta_slice02_IMUX09: 12'b100000000_001	; I:18	; B	; <= LogicTILE(4,2):RMUX47:O0 T0 1.102	; syn__1096_
alta_slice02_IMUX10: 12'b010000000_010	; I:10	; C	; <= LogicTILE(5,2):RMUX60:O0 T1 1.021	; syn__0010_
alta_slice02_IMUX11: 12'b100000000_010	; I:9	; D	; <= LogicTILE(5,2):RMUX18:O0 T1 0.695	; syn__0009_
alta_slice02_LUT: 16'h0115
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__1095_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b100000000_010	; I:9	; A	; <= LogicTILE(5,2):RMUX24:O0 T1 1.15	; tc2.IM[8]
alta_slice03_IMUX13: 12'b001000000_010	; I:11	; B	; <= LogicTILE(4,2):RMUX05:O0 T0 1.102	; IOvalue2[5]
alta_slice03_IMUX14: 12'b100000000_010	; I:9	; C	; <= LogicTILE(5,2):RMUX36:O0 T1 1.021	; IOaddr2[5]
alta_slice03_IMUX15: 12'b000000001_010	; I:17	; D	; <= LogicTILE(4,2):RMUX41:O0 T0 0.688	; tc2.IM[7]
alta_slice03_LUT: 16'h100b
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0008_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b010000000_100	; I:1	; B	; <= LogicTILE(4,2):OMUX10:O0 T0 0.955	; syn__0008_
alta_slice04_IMUX18: 12'b000000000_000	; I:-1	; C
alta_slice04_IMUX19: 12'b000100000_100	; I:3	; D	; <= LogicTILE(4,2):OMUX16:O0 T0 0.541	; syn__0013_
alta_slice04_LUT: 16'h0033
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0089_
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b001000000_010	; I:11	; A	; <= LogicTILE(4,2):RMUX04:O0 T0 1.143	; tc2.IM[8]
alta_slice05_IMUX21: 12'b001000000_010	; I:11	; B	; <= LogicTILE(4,2):RMUX05:O0 T0 1.102	; IOvalue2[5]
alta_slice05_IMUX22: 12'b100000000_010	; I:9	; C	; <= LogicTILE(5,2):RMUX36:O0 T1 1.021	; IOaddr2[5]
alta_slice05_IMUX23: 12'b000000001_010	; I:17	; D	; <= LogicTILE(4,2):RMUX41:O0 T0 0.688	; tc2.IM[7]
alta_slice05_LUT: 16'ha440
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0013_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b001000000_010	; I:11	; A	; <= LogicTILE(4,2):RMUX04:O0 T0 1.143	; tc2.IM[8]
alta_slice06_IMUX25: 12'b000000010_010	; I:16	; B	; <= LogicTILE(4,2):RMUX35:O0 T0 1.102	; IOvalue2[6]
alta_slice06_IMUX26: 12'b000000010_010	; I:16	; C	; <= LogicTILE(4,2):RMUX34:O0 T0 1.014	; IOaddr2[6]
alta_slice06_IMUX27: 12'b000000001_010	; I:17	; D	; <= LogicTILE(4,2):RMUX41:O0 T0 0.688	; tc2.IM[7]
alta_slice06_LUT: 16'h4bb4
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0012_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000100000_100	; I:3	; A	; <= LogicTILE(4,2):OMUX19:O0 T0 0.996	; syn__0012_
alta_slice07_IMUX29: 12'b001000000_100	; I:2	; B	; <= LogicTILE(4,2):OMUX16:O0 T0 0.955	; syn__0013_
alta_slice07_IMUX30: 12'b010000000_100	; I:1	; C	; <= LogicTILE(4,2):OMUX07:O0 T0 0.867	; syn__1095_
alta_slice07_IMUX31: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,2):RMUX17:O0 T0 0.688	; tc2.IM[9]
alta_slice07_LUT: 16'h0056
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0159_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000100_001	; I:24	; A	; <= LogicTILE(4,2):RMUX82:O0 T0 1.143	; syn__0014_
alta_slice08_IMUX33: 12'b000000100_100	; I:6	; B	; <= LogicTILE(4,2):OMUX34:O0 T0 0.955	; syn__0016_
alta_slice08_IMUX34: 12'b100000000_100	; I:0	; C	; <= LogicTILE(4,2):OMUX01:O0 T0 0.867	; syn__0015_
alta_slice08_IMUX35: 12'b000001000_100	; I:5	; D	; <= LogicTILE(4,2):OMUX28:O0 T0 0.541	; syn__1094_
alta_slice08_LUT: 16'ha0a2
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__1093_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000100000_100	; I:3	; A	; <= LogicTILE(4,2):OMUX19:O0 T0 0.996	; syn__0012_
alta_slice09_IMUX37: 12'b100000000_100	; I:0	; B	; <= LogicTILE(4,2):OMUX04:O0 T0 0.955	; syn__0011_
alta_slice09_IMUX38: 12'b010000000_100	; I:1	; C	; <= LogicTILE(4,2):OMUX07:O0 T0 0.867	; syn__1095_
alta_slice09_IMUX39: 12'b001000000_100	; I:2	; D	; <= LogicTILE(4,2):OMUX16:O0 T0 0.541	; syn__0013_
alta_slice09_LUT: 16'h1113
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__1094_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b100000000_100	; I:0	; A	; <= LogicTILE(4,2):OMUX01:O0 T0 0.996	; syn__0015_
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000100_100	; I:6	; C	; <= LogicTILE(4,2):OMUX34:O0 T0 0.867	; syn__0016_
alta_slice10_IMUX43: 12'b000010000_100	; I:4	; D	; <= LogicTILE(4,2):OMUX28:O0 T0 0.541	; syn__1094_
alta_slice10_LUT: 16'h5550
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut	; syn__0138_
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b001000000_010	; I:11	; A	; <= LogicTILE(4,2):RMUX04:O0 T0 1.143	; tc2.IM[8]
alta_slice11_IMUX45: 12'b000000100_010	; I:15	; B	; <= LogicTILE(4,2):RMUX29:O0 T0 1.102	; IOaddr2[7]
alta_slice11_IMUX46: 12'b010000000_001	; I:19	; C	; <= LogicTILE(4,2):RMUX52:O0 T0 1.014	; IOvalue2[7]
alta_slice11_IMUX47: 12'b000000001_010	; I:17	; D	; <= LogicTILE(4,2):RMUX41:O0 T0 0.688	; tc2.IM[7]
alta_slice11_LUT: 16'h0423
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0016_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b001000000_010	; I:11	; A	; <= LogicTILE(4,2):RMUX04:O0 T0 1.143	; tc2.IM[8]
alta_slice12_IMUX49: 12'b000000100_010	; I:15	; B	; <= LogicTILE(4,2):RMUX29:O0 T0 1.102	; IOaddr2[7]
alta_slice12_IMUX50: 12'b010000000_001	; I:19	; C	; <= LogicTILE(4,2):RMUX52:O0 T0 1.014	; IOvalue2[7]
alta_slice12_IMUX51: 12'b000000001_010	; I:17	; D	; <= LogicTILE(4,2):RMUX41:O0 T0 0.688	; tc2.IM[7]
alta_slice12_LUT: 16'h83bf
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0669_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000100_100	; I:6	; A	; <= LogicTILE(4,2):OMUX37:O0 T0 0.996	; syn__0669_
alta_slice13_IMUX53: 12'b000010000_100	; I:4	; B	; <= LogicTILE(4,2):OMUX28:O0 T0 0.955	; syn__1094_
alta_slice13_IMUX54: 12'b000000001_100	; I:8	; C	; <= LogicTILE(4,2):OMUX43:O0 T0 0.867	; syn__0071_
alta_slice13_IMUX55: 12'b000010000_010	; I:13	; D	; <= LogicTILE(4,2):RMUX17:O0 T0 0.688	; tc2.IM[9]
alta_slice13_LUT: 16'haa3c
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0670_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b100000000_100	; I:0	; C	; <= LogicTILE(4,2):OMUX01:O0 T0 0.867	; syn__0015_
alta_slice14_IMUX59: 12'b000001000_100	; I:5	; D	; <= LogicTILE(4,2):OMUX34:O0 T0 0.541	; syn__0016_
alta_slice14_LUT: 16'h000f
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0071_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b001000000_010	; I:11	; A	; <= LogicTILE(4,2):RMUX04:O0 T0 1.143	; tc2.IM[8]
alta_slice15_IMUX61: 12'b001000000_010	; I:11	; B	; <= LogicTILE(4,2):RMUX05:O0 T0 1.102	; IOvalue2[5]
alta_slice15_IMUX62: 12'b100000000_010	; I:9	; C	; <= LogicTILE(5,2):RMUX36:O0 T1 1.021	; IOaddr2[5]
alta_slice15_IMUX63: 12'b000000001_010	; I:17	; D	; <= LogicTILE(4,2):RMUX41:O0 T0 0.688	; tc2.IM[7]
alta_slice15_LUT: 16'h83bf
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; syn__0673_
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 5 2
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000010_100	; I:5	; <= LogicTILE(6,2):RMUX03:O0 T4X 0.44	; syn__0209_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0100000_100	; I:1	; <= LogicTILE(5,2):OMUX05:O0 T0 0.197	; syn__0712_
RMUX09: 10'b0000010_100	; I:5	; <= LogicTILE(6,2):RMUX26:O0 T4X 0.44	; syn__0183_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000100_001	; I:18	; <= LogicTILE(5,4):RMUX27:O0 T4Y 0.567	; syn__0090_
RMUX16: 10'b0000100_001	; I:18	; <= LogicTILE(5,4):RMUX73:O0 T4Y 0.567	; syn__0189_
RMUX17: 10'b1000000_010	; I:7	; <= LogicTILE(8,2):RMUX49:O0 T4X 0.48	; tc2.IM[9]
RMUX18: 10'b0010000_100	; I:2	; <= LogicTILE(5,2):OMUX08:O0 T0 0.197	; syn__0009_
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0100000_010	; I:8	; <= LogicTILE(9,2):RMUX03:O0 T4X 0.482	; syn__1101_[5]
RMUX22: 10'b0001000_100	; I:3	; <= LogicTILE(5,2):OMUX11:O0 T0 0.197	; syn__0088_
RMUX23: 10'b0001000_001	; I:17	; <= LogicTILE(5,3):RMUX73:O0 T4Y 0.527	; syn__0079_
RMUX24: 10'b0100000_010	; I:8	; <= LogicTILE(9,2):RMUX79:O0 T4X 0.482	; tc2.IM[8]
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b1000000_100	; I:0	; <= LogicTILE(4,2):OMUX12:O0 T1 0.193	; syn__0089_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0100000_010	; I:8	; <= LogicTILE(9,2):RMUX56:O0 T4X 0.482	; IOaddr2[6]
RMUX34: 10'b0000001_001	; I:20	; <= LogicTILE(5,6):RMUX57:O0 T4Y 0.623	; syn__0540_
RMUX35: 10'b0000010_100	; I:5	; <= LogicTILE(6,2):RMUX33:O0 T4X 0.44	; syn__0107_
RMUX36: 10'b0000001_100	; I:6	; <= LogicTILE(7,2):RMUX56:O0 T4X 0.475	; IOaddr2[5]
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000010_100	; I:5	; <= LogicTILE(6,2):RMUX33:O0 T4X 0.44	; syn__0107_
RMUX40: 10'b0100000_010	; I:8	; <= LogicTILE(9,2):RMUX79:O0 T4X 0.482	; tc2.IM[8]
RMUX41: 10'b0100000_010	; I:8	; <= LogicTILE(9,2):RMUX79:O0 T4X 0.482	; tc2.IM[8]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0100000_010	; I:8	; <= LogicTILE(9,2):RMUX33:O0 T4X 0.482	; syn__1101_[2]
RMUX45: 10'b1000000_100	; I:0	; <= LogicTILE(5,2):OMUX14:O0 T0 0.197	; syn__1075_
RMUX46: 10'b1000000_010	; I:7	; <= LogicTILE(8,2):RMUX79:O0 T4X 0.48	; IOaddr2[4]
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b1000000_100	; I:0	; <= LogicTILE(4,2):OMUX24:O0 T1 0.193	; syn__1093_
RMUX52: 10'b0000010_100	; I:5	; <= LogicTILE(6,2):RMUX63:O0 T4X 0.44	; syn__0194_
RMUX53: 10'b0000010_001	; I:19	; <= LogicTILE(5,5):RMUX87:O0 T4Y 0.606	; syn__0116_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0010000_100	; I:2	; <= LogicTILE(5,2):OMUX32:O0 T0 0.197	; syn__0010_
RMUX61: 10'b0010000_100	; I:2	; <= LogicTILE(4,2):OMUX30:O0 T1 0.193	; syn__0138_
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0100000_010	; I:8	; <= LogicTILE(9,2):RMUX63:O0 T4X 0.482	; IOvalue2[7]
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000001_100	; I:6	; <= LogicTILE(7,2):RMUX13:O0 T4X 0.475	; syn__0201_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0001000_100	; I:3	; <= LogicTILE(4,2):OMUX45:O0 T1 0.193	; syn__0673_
RMUX77: 10'b0001000_001	; I:17	; <= LogicTILE(5,3):RMUX21:O0 T4Y 0.527	; syn__0202_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0100000_010	; I:8	; <= LogicTILE(9,2):RMUX20:O0 T4X 0.482	; syn__1101_[3]
RMUX81: 10'b1000000_010	; I:7	; <= LogicTILE(8,2):RMUX20:O0 T4X 0.48	; syn__0197_
RMUX82: 10'b0100000_010	; I:8	; <= LogicTILE(9,2):RMUX93:O0 T4X 0.482	; syn__0726_
RMUX83: 10'b0000100_100	; I:4	; <= LogicTILE(5,2):RMUX81:O0 T0 0.381	; syn__0197_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b1000000_010	; I:7	; <= LogicTILE(8,2):RMUX93:O0 T4X 0.48	; tc2.IM[7]
RMUX88: 10'b0000010_100	; I:5	; <= LogicTILE(6,2):RMUX43:O0 T4X 0.44	; syn__0798_
RMUX89: 10'b0000100_100	; I:4	; <= LogicTILE(5,2):RMUX87:O0 T0 0.381	; tc2.IM[7]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000010_100	; I:5	; <= LogicTILE(6,2):RMUX20:O0 T4X 0.44	; syn__0712_
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000100_001	; I:18	; <= LogicTILE(5,4):RMUX67:O0 T4Y 0.567	; syn__0095_
RMUX95: 10'b0100000_010	; I:8	; <= LogicTILE(9,2):RMUX43:O0 T4X 0.482	; syn__1096_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000001_010	; I:17	; A	; <= LogicTILE(5,2):RMUX40:O0 T0 1.143	; tc2.IM[8]
alta_slice00_IMUX01: 12'b000000010_001	; I:25	; B	; <= LogicTILE(5,2):RMUX89:O0 T0 1.102	; tc2.IM[7]
alta_slice00_IMUX02: 12'b100000000_001	; I:18	; C	; <= LogicTILE(5,2):RMUX46:O0 T0 1.014	; IOaddr2[4]
alta_slice00_IMUX03: 12'b100000000_010	; I:9	; D	; <= LogicTILE(6,2):RMUX18:O0 T1 0.695	; IOvalue2[4]
alta_slice00_LUT: 16'ha33f
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut	; syn__0711_
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000001000_100	; I:5	; A	; <= LogicTILE(5,2):OMUX25:O0 T0 0.996	; syn__0167_
alta_slice01_IMUX05: 12'b000000001_001	; I:26	; B	; <= LogicTILE(5,2):RMUX95:O0 T0 1.102	; syn__1096_
alta_slice01_IMUX06: 12'b100000000_100	; I:0	; C	; <= LogicTILE(5,2):OMUX01:O0 T0 0.867	; syn__0711_
alta_slice01_IMUX07: 12'b000010000_010	; I:13	; D	; <= LogicTILE(5,2):RMUX17:O0 T0 0.688	; tc2.IM[9]
alta_slice01_LUT: 16'hf066
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0712_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0712_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000000001_010	; I:17	; B	; <= LogicTILE(5,2):RMUX41:O0 T0 1.102	; tc2.IM[8]
alta_slice02_IMUX10: 12'b100000000_001	; I:18	; C	; <= LogicTILE(5,2):RMUX46:O0 T0 1.014	; IOaddr2[4]
alta_slice02_IMUX11: 12'b000000010_001	; I:25	; D	; <= LogicTILE(5,2):RMUX89:O0 T0 0.688	; tc2.IM[7]
alta_slice02_LUT: 16'h30cf
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0009_
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0009_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000001_001	; I:26	; B	; <= LogicTILE(5,2):RMUX95:O0 T0 1.102	; syn__1096_
alta_slice03_IMUX14: 12'b000000100_100	; I:6	; C	; <= LogicTILE(5,2):OMUX31:O0 T0 0.867	; syn__0010_
alta_slice03_IMUX15: 12'b010000000_100	; I:1	; D	; <= LogicTILE(5,2):OMUX07:O0 T0 0.541	; syn__0009_
alta_slice03_LUT: 16'hfcc0
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0088_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000010000_100	; I:4	; A	; <= LogicTILE(5,2):OMUX19:O0 T0 0.996	; syn__0093_
alta_slice04_IMUX17: 12'b000000100_100	; I:6	; B	; <= LogicTILE(5,2):OMUX34:O0 T0 0.955	; syn__0205_
alta_slice04_IMUX18: 12'b010000000_010	; I:10	; C	; <= LogicTILE(6,2):RMUX60:O0 T1 1.021	; syn__1076_
alta_slice04_IMUX19: 12'b000001000_010	; I:14	; D	; <= LogicTILE(5,2):RMUX23:O0 T0 0.688	; syn__0079_
alta_slice04_LUT: 16'h8000
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__1075_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000001000_010	; I:14	; A	; <= LogicTILE(5,2):RMUX22:O0 T0 1.143	; syn__0088_
alta_slice05_IMUX21: 12'b000000100_010	; I:15	; B	; <= LogicTILE(5,2):RMUX29:O0 T0 1.102	; syn__0089_
alta_slice05_IMUX22: 12'b000001000_001	; I:23	; C	; <= LogicTILE(5,2):RMUX76:O0 T0 1.014	; syn__0673_
alta_slice05_IMUX23: 12'b000010000_010	; I:13	; D	; <= LogicTILE(5,2):RMUX17:O0 T0 0.688	; tc2.IM[9]
alta_slice05_LUT: 16'hf066
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; syn__0674_
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0674_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b100000000_010	; I:9	; A	; <= LogicTILE(6,2):RMUX00:O0 T1 1.15	; syn__0724_
alta_slice06_IMUX25: 12'b000000001_100	; I:8	; B	; <= LogicTILE(5,2):OMUX46:O0 T0 0.955	; syn__0193_
alta_slice06_IMUX26: 12'b000000010_100	; I:7	; C	; <= LogicTILE(5,2):OMUX37:O0 T0 0.867	; syn__0094_
alta_slice06_IMUX27: 12'b000001000_100	; I:5	; D	; <= LogicTILE(5,2):OMUX28:O0 T0 0.541	; syn__0200_
alta_slice06_LUT: 16'h8000
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0093_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b001000000_100	; I:2	; B	; <= LogicTILE(5,2):OMUX16:O0 T0 0.955	; syn__0674_
alta_slice07_IMUX30: 12'b100000000_010	; I:9	; C	; <= LogicTILE(6,2):RMUX36:O0 T1 1.021	; syn__0204_
alta_slice07_IMUX31: 12'b010000000_010	; I:10	; D	; <= LogicTILE(6,2):RMUX90:O0 T1 0.695	; syn__0072_
alta_slice07_LUT: 16'hc0f0
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0203_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b010000000_100	; I:1	; A	; <= LogicTILE(5,2):OMUX07:O0 T0 0.996	; syn__0009_
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000000100_100	; I:6	; C	; <= LogicTILE(5,2):OMUX31:O0 T0 0.867	; syn__0010_
alta_slice08_IMUX35: 12'b000000000_000	; I:-1	; D
alta_slice08_LUT: 16'h5a5a
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0167_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000100_001	; I:24	; A	; <= LogicTILE(5,2):RMUX82:O0 T0 1.143	; syn__0726_
alta_slice09_IMUX37: 12'b000100000_100	; I:3	; B	; <= LogicTILE(5,2):OMUX22:O0 T0 0.955	; syn__0203_
alta_slice09_IMUX38: 12'b010000000_010	; I:10	; C	; <= LogicTILE(6,2):RMUX84:O0 T1 1.021	; syn__0201_
alta_slice09_IMUX39: 12'b000001000_001	; I:23	; D	; <= LogicTILE(5,2):RMUX77:O0 T0 0.688	; syn__0202_
alta_slice09_LUT: 16'h0008
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0200_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b100000000_001	; I:18	; A	; <= LogicTILE(5,2):RMUX46:O0 T0 1.143	; IOaddr2[4]
alta_slice10_IMUX41: 12'b000000001_010	; I:17	; B	; <= LogicTILE(5,2):RMUX41:O0 T0 1.102	; tc2.IM[8]
alta_slice10_IMUX42: 12'b100000000_010	; I:9	; C	; <= LogicTILE(6,2):RMUX12:O0 T1 1.021	; IOvalue2[4]
alta_slice10_IMUX43: 12'b000000000_000	; I:-1	; D
alta_slice10_LUT: 16'h4747
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0010_
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0010_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b010000000_010	; I:10	; B	; <= LogicTILE(6,2):RMUX78:O0 T1 1.109	; syn__0206_
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b001000000_010	; I:11	; D	; <= LogicTILE(5,2):RMUX05:O0 T0 0.688	; syn__0209_
alta_slice11_LUT: 16'hcc00
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0205_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000010000_010	; I:13	; A	; <= LogicTILE(5,2):RMUX16:O0 T0 1.143	; syn__0189_
alta_slice12_IMUX49: 12'b010000000_001	; I:19	; B	; <= LogicTILE(5,2):RMUX53:O0 T0 1.102	; syn__0116_
alta_slice12_IMUX50: 12'b000000001_001	; I:26	; C	; <= LogicTILE(5,2):RMUX94:O0 T0 1.014	; syn__0095_
alta_slice12_IMUX51: 12'b000000010_010	; I:16	; D	; <= LogicTILE(5,2):RMUX35:O0 T0 0.688	; syn__0107_
alta_slice12_LUT: 16'h8000
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0094_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000001000_001	; I:23	; B	; <= LogicTILE(5,2):RMUX77:O0 T0 1.102	; syn__0202_
alta_slice13_IMUX54: 12'b000000100_001	; I:24	; C	; <= LogicTILE(5,2):RMUX82:O0 T0 1.014	; syn__0726_
alta_slice13_IMUX55: 12'b100000000_010	; I:9	; D	; <= LogicTILE(6,2):RMUX42:O0 T1 0.695	; syn__0798_
alta_slice13_LUT: 16'hcf00
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0536_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000010_010	; I:16	; A	; <= LogicTILE(5,2):RMUX34:O0 T0 1.143	; syn__0540_
alta_slice14_IMUX57: 12'b000100000_100	; I:3	; B	; <= LogicTILE(5,2):OMUX22:O0 T0 0.955	; syn__0203_
alta_slice14_IMUX58: 12'b000000010_001	; I:25	; C	; <= LogicTILE(5,2):RMUX88:O0 T0 1.014	; syn__0798_
alta_slice14_IMUX59: 12'b000010000_001	; I:22	; D	; <= LogicTILE(5,2):RMUX71:O0 T0 0.688	; syn__0201_
alta_slice14_LUT: 16'hf575
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b010000000_001	; I:19	; C	; <= LogicTILE(5,2):RMUX52:O0 T0 1.014	; syn__0194_
alta_slice15_IMUX63: 12'b000000100_001	; I:24	; D	; <= LogicTILE(5,2):RMUX83:O0 T0 0.688	; syn__0197_
alta_slice15_LUT: 16'hf000
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0193_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 6 2
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b1000000_010	; I:7	; <= LogicTILE(9,2):RMUX49:O0 T4X 0.48	; syn__0724_
RMUX01: 10'b0000001_001	; I:20	; <= LogicTILE(6,6):RMUX73:O0 T4Y 0.623	; tc2.WD[2]
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0010000_100	; I:2	; <= LogicTILE(6,2):OMUX08:O0 T0 0.197	; syn__0209_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000001_100	; I:6	; <= LogicTILE(8,2):RMUX03:O0 T4X 0.475	; syn__0144_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0010000_100	; I:2	; <= LogicTILE(6,2):OMUX08:O0 T0 0.197	; syn__0209_
RMUX10: 10'b0000010_100	; I:5	; <= LogicTILE(7,2):RMUX03:O0 T4X 0.44	; syn__0129_
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0100000_010	; I:8	; <= BramTILE(10,2):RMUX26:O0 T4X 0.482	; IOvalue2[4]
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0100000_100	; I:1	; <= LogicTILE(6,2):OMUX05:O0 T0 0.197	; syn__0163_
RMUX16: 10'b0001000_001	; I:17	; <= LogicTILE(6,3):RMUX73:O0 T4Y 0.527	; syn__0682_
RMUX17: 10'b0001000_010	; I:10	; <= LogicTILE(4,2):RMUX01:O0 T4X 0.475	; syn__0078_
RMUX18: 10'b0100000_010	; I:8	; <= BramTILE(10,2):RMUX26:O0 T4X 0.482	; IOvalue2[4]
RMUX19: 10'b1000000_100	; I:0	; <= LogicTILE(6,2):OMUX02:O0 T0 0.197	; syn__0218_
RMUX20: 10'b0100000_100	; I:1	; <= LogicTILE(5,2):OMUX03:O0 T1 0.193	; syn__0712_
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000100_001	; I:18	; <= LogicTILE(6,4):RMUX73:O0 T4Y 0.567	; syn__0690_
RMUX23: 10'b0000010_100	; I:5	; <= LogicTILE(7,2):RMUX49:O0 T4X 0.44	; syn__0158_
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0001000_010	; I:10	; <= LogicTILE(4,2):RMUX31:O0 T4X 0.475	; syn__0159_
RMUX26: 10'b1000000_100	; I:0	; <= LogicTILE(6,2):OMUX14:O0 T0 0.197	; syn__0183_
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000100_001	; I:18	; <= LogicTILE(6,4):RMUX57:O0 T4Y 0.567	; syn__0108_
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0100000_100	; I:1	; <= LogicTILE(5,2):OMUX15:O0 T1 0.193	; syn__0674_
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0010000_100	; I:2	; <= LogicTILE(6,2):OMUX20:O0 T0 0.197	; syn__0107_
RMUX34: 10'b0001000_001	; I:17	; <= LogicTILE(6,3):RMUX57:O0 T4Y 0.527	; syn__0210_
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0001000_001	; I:17	; <= LogicTILE(6,3):RMUX80:O0 T4Y 0.527	; syn__0204_
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0100000_010	; I:8	; <= BramTILE(10,2):RMUX33:O0 T4X 0.482	; IOaddr2[6]
RMUX40: 10'b0000010_100	; I:5	; <= LogicTILE(7,2):RMUX79:O0 T4X 0.44	; syn__0208_
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000001_001	; I:20	; <= LogicTILE(6,6):RMUX80:O0 T4Y 0.623	; syn__0798_
RMUX43: 10'b0000001_001	; I:20	; <= LogicTILE(6,6):RMUX80:O0 T4Y 0.623	; syn__0798_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000010_001	; I:19	; <= LogicTILE(6,5):RMUX07:O0 T4Y 0.606	; syn__0077_
RMUX47: 10'b0100000_010	; I:8	; <= BramTILE(10,2):RMUX79:O0 T4X 0.482	; syn__0672_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0010000_010	; I:9	; <= LogicTILE(5,2):RMUX15:O0 T4X 0.44	; syn__0090_
RMUX53: 10'b0001000_001	; I:17	; <= LogicTILE(6,3):RMUX87:O0 T4Y 0.527	; syn__0091_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0010000_100	; I:2	; <= LogicTILE(6,2):OMUX32:O0 T0 0.197	; syn__0207_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000010_100	; I:5	; <= LogicTILE(7,2):RMUX63:O0 T4X 0.44	; syn__0154_
RMUX59: 10'b0100000_010	; I:8	; <= BramTILE(10,2):RMUX63:O0 T4X 0.482	; syn__0692_
RMUX60: 10'b0000010_100	; I:5	; <= LogicTILE(7,2):RMUX86:O0 T4X 0.44	; syn__1076_
RMUX61: 10'b1000000_100	; I:0	; <= LogicTILE(6,2):OMUX26:O0 T0 0.197	; syn__0194_
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b1000000_100	; I:0	; <= LogicTILE(6,2):OMUX26:O0 T0 0.197	; syn__0194_
RMUX64: 10'b0000100_001	; I:18	; <= LogicTILE(6,4):RMUX37:O0 T4Y 0.567	; syn__0676_
RMUX65: 10'b0001000_001	; I:17	; <= LogicTILE(6,3):RMUX37:O0 T4Y 0.527	; syn__1077_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000001_100	; I:6	; <= LogicTILE(8,2):RMUX13:O0 T4X 0.475	; syn__0195_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0001000_001	; I:17	; <= LogicTILE(6,3):RMUX44:O0 T4Y 0.527	; syn__0201_
RMUX75: 10'b0100000_100	; I:1	; <= LogicTILE(5,2):OMUX39:O0 T1 0.193	; syn__0536_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0001000_001	; I:17	; <= LogicTILE(6,3):RMUX67:O0 T4Y 0.527	; syn__0206_
RMUX79: 10'b1000000_010	; I:7	; <= LogicTILE(9,2):RMUX43:O0 T4X 0.48	; syn__1096_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0001000_001	; I:17	; <= LogicTILE(6,3):RMUX44:O0 T4Y 0.527	; syn__0201_
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0001000_010	; I:10	; <= LogicTILE(4,2):RMUX91:O0 T4X 0.475	; syn__0670_
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000010_001	; I:19	; <= LogicTILE(6,5):RMUX44:O0 T4Y 0.606	; syn__0072_
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000001_100	; I:6	; <= LogicTILE(8,2):RMUX93:O0 T4X 0.475	; tc2.IM[7]
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000001_100	; I:6	; <= LogicTILE(8,2):RMUX43:O0 T4X 0.475	; syn__0109_
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b100000000_001	; I:18	; A	; <= LogicTILE(6,2):RMUX46:O0 T0 1.143	; syn__0077_
alta_slice00_IMUX01: 12'b001000000_010	; I:11	; B	; <= LogicTILE(6,2):RMUX05:O0 T0 1.102	; syn__0144_
alta_slice00_IMUX02: 12'b000000010_001	; I:25	; C	; <= LogicTILE(6,2):RMUX88:O0 T0 1.014	; syn__0670_
alta_slice00_IMUX03: 12'b000010000_010	; I:13	; D	; <= LogicTILE(6,2):RMUX17:O0 T0 0.688	; syn__0078_
alta_slice00_LUT: 16'hd0dd
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0218_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b010000000_010	; I:10	; A	; <= LogicTILE(7,2):RMUX72:O0 T1 1.15	; syn__0164_
alta_slice01_IMUX05: 12'b100000000_001	; I:18	; B	; <= LogicTILE(6,2):RMUX47:O0 T0 1.102	; syn__0672_
alta_slice01_IMUX06: 12'b000000000_000	; I:-1	; C
alta_slice01_IMUX07: 12'b000010000_010	; I:13	; D	; <= LogicTILE(6,2):RMUX17:O0 T0 0.688	; syn__0078_
alta_slice01_LUT: 16'h88aa
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0163_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b010000000_001	; I:19	; A	; <= LogicTILE(6,2):RMUX52:O0 T0 1.143	; syn__0090_
alta_slice02_IMUX09: 12'b010000000_001	; I:19	; B	; <= LogicTILE(6,2):RMUX53:O0 T0 1.102	; syn__0091_
alta_slice02_IMUX10: 12'b000000010_010	; I:16	; C	; <= LogicTILE(6,2):RMUX34:O0 T0 1.014	; syn__0210_
alta_slice02_IMUX11: 12'b000010000_010	; I:13	; D	; <= LogicTILE(6,2):RMUX17:O0 T0 0.688	; syn__0078_
alta_slice02_LUT: 16'h40f0
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0209_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b0
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000000000_000	; I:-1	; C
alta_slice03_IMUX15: 12'b000000000_000	; I:-1	; D
alta_slice03_LUT: 16'hffff
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b000010000_010	; I:13	; B	; <= LogicTILE(6,2):RMUX17:O0 T0 1.102	; syn__0078_
alta_slice04_IMUX18: 12'b000001000_010	; I:14	; C	; <= LogicTILE(6,2):RMUX22:O0 T0 1.014	; syn__0690_
alta_slice04_IMUX19: 12'b010000000_010	; I:10	; D	; <= LogicTILE(7,2):RMUX66:O0 T1 0.695	; syn__0184_
alta_slice04_LUT: 16'hf300
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0183_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b0
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000000000_000	; I:-1	; C
alta_slice05_IMUX23: 12'b000000000_000	; I:-1	; D
alta_slice05_LUT: 16'hffff
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b100000000_010	; I:9	; A	; <= LogicTILE(7,2):RMUX00:O0 T1 1.15	; syn__0078_
alta_slice06_IMUX25: 12'b000000100_010	; I:15	; B	; <= LogicTILE(6,2):RMUX29:O0 T0 1.102	; syn__0108_
alta_slice06_IMUX26: 12'b000000001_001	; I:26	; C	; <= LogicTILE(6,2):RMUX94:O0 T0 1.014	; syn__0109_
alta_slice06_IMUX27: 12'b000000000_000	; I:-1	; D
alta_slice06_LUT: 16'hd0d0
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0107_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b000010000_010	; I:13	; B	; <= LogicTILE(6,2):RMUX17:O0 T0 1.102	; syn__0078_
alta_slice07_IMUX30: 12'b001000000_001	; I:20	; C	; <= LogicTILE(6,2):RMUX58:O0 T0 1.014	; syn__0154_
alta_slice07_IMUX31: 12'b000001000_010	; I:14	; D	; <= LogicTILE(6,2):RMUX23:O0 T0 0.688	; syn__0158_
alta_slice07_LUT: 16'hf300
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0153_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000010000_001	; I:22	; B	; <= LogicTILE(6,2):RMUX71:O0 T0 1.102	; syn__0195_
alta_slice08_IMUX34: 12'b000100000_001	; I:21	; C	; <= LogicTILE(6,2):RMUX64:O0 T0 1.014	; syn__0676_
alta_slice08_IMUX35: 12'b000010000_010	; I:13	; D	; <= LogicTILE(6,2):RMUX17:O0 T0 0.688	; syn__0078_
alta_slice08_LUT: 16'hc0cc
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0194_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b001000000_001	; I:20	; B	; <= LogicTILE(6,2):RMUX59:O0 T0 1.102	; syn__0692_
alta_slice09_IMUX38: 12'b000100000_010	; I:12	; C	; <= LogicTILE(6,2):RMUX10:O0 T0 1.014	; syn__0129_
alta_slice09_IMUX39: 12'b000010000_010	; I:13	; D	; <= LogicTILE(6,2):RMUX17:O0 T0 0.688	; syn__0078_
alta_slice09_LUT: 16'hc0f0
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0126_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b100000000_010	; I:9	; B	; <= LogicTILE(7,2):RMUX06:O0 T1 1.109	; syn__0702_
alta_slice10_IMUX42: 12'b000000001_010	; I:17	; C	; <= LogicTILE(6,2):RMUX40:O0 T0 1.014	; syn__0208_
alta_slice10_IMUX43: 12'b000010000_010	; I:13	; D	; <= LogicTILE(6,2):RMUX17:O0 T0 0.688	; syn__0078_
alta_slice10_LUT: 16'hc0f0
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0207_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b000000000_000	; I:-1	; D
alta_slice11_LUT: 16'h0001
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; syn__0816_
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b100000000_010	; I:9	; A	; <= LogicTILE(7,2):RMUX00:O0 T1 1.15	; syn__0078_
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b010000000_010	; I:10	; C	; <= LogicTILE(7,2):RMUX60:O0 T1 1.021	; syn__0067_
alta_slice12_IMUX51: 12'b000100000_001	; I:21	; D	; <= LogicTILE(6,2):RMUX65:O0 T0 0.688	; syn__1077_
alta_slice12_LUT: 16'hf050
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__1076_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b0
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000000000_000	; I:-1	; B
alta_slice13_IMUX54: 12'b000000000_000	; I:-1	; C
alta_slice13_IMUX55: 12'b000000000_000	; I:-1	; D
alta_slice13_LUT: 16'hffff
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000010000_010	; I:13	; A	; <= LogicTILE(6,2):RMUX16:O0 T0 1.143	; syn__0682_
alta_slice14_IMUX57: 12'b000010000_010	; I:13	; B	; <= LogicTILE(6,2):RMUX17:O0 T0 1.102	; syn__0078_
alta_slice14_IMUX58: 12'b000000000_000	; I:-1	; C
alta_slice14_IMUX59: 12'b100000000_010	; I:9	; D	; <= LogicTILE(7,2):RMUX18:O0 T1 0.695	; syn__0192_
alta_slice14_LUT: 16'hbb00
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; syn__0191_
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b0
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000000000_000	; I:-1	; C
alta_slice15_IMUX63: 12'b000000000_000	; I:-1	; D
alta_slice15_LUT: 16'hffff
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 7 2
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0001000_001	; I:17	; <= LogicTILE(7,3):RMUX73:O0 T4Y 0.527	; syn__0078_
RMUX01: 10'b0000010_001	; I:19	; <= LogicTILE(7,5):RMUX73:O0 T4Y 0.606	; syn__0072_
RMUX02: 10'b0000010_100	; I:5	; <= LogicTILE(8,2):RMUX26:O0 T4X 0.44	; syn__0137_
RMUX03: 10'b0010000_100	; I:2	; <= LogicTILE(7,2):OMUX08:O0 T0 0.197	; syn__0129_
RMUX04: 10'b0000100_100	; I:4	; <= LogicTILE(7,2):RMUX02:O0 T0 0.381	; syn__0137_
RMUX05: 10'b0000010_001	; I:19	; <= LogicTILE(7,5):RMUX27:O0 T4Y 0.606	; syn__0073_
RMUX06: 10'b0000100_001	; I:18	; <= LogicTILE(7,4):RMUX73:O0 T4Y 0.567	; syn__0702_
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000100_001	; I:18	; <= LogicTILE(7,4):RMUX50:O0 T4Y 0.567	; tc2.WD[11]
RMUX09: 10'b0100000_010	; I:8	; <= LogicTILE(11,2):RMUX26:O0 T4X 0.482	; syn__0144_
RMUX10: 10'b0000010_001	; I:19	; <= LogicTILE(7,5):RMUX27:O0 T4Y 0.606	; syn__0073_
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0010000_010	; I:9	; <= LogicTILE(6,2):RMUX74:O0 T4X 0.44	; syn__0201_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000010_001	; I:19	; <= LogicTILE(7,5):RMUX27:O0 T4Y 0.606	; syn__0073_
RMUX16: 10'b0100000_010	; I:8	; <= LogicTILE(11,2):RMUX49:O0 T4X 0.482	; syn__0696_
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0001000_100	; I:3	; <= LogicTILE(7,2):OMUX11:O0 T0 0.197	; syn__0192_
RMUX19: 10'b0000100_010	; I:11	; <= LogicTILE(4,2):RMUX74:O0 T4X 0.48	; syn__0670_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000010_001	; I:19	; <= LogicTILE(7,5):RMUX73:O0 T4Y 0.606	; syn__0072_
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0010000_010	; I:9	; <= LogicTILE(6,2):RMUX31:O0 T4X 0.44	; syn__0674_
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000100_001	; I:18	; <= LogicTILE(7,4):RMUX57:O0 T4Y 0.567	; syn__0704_
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0010000_010	; I:9	; <= LogicTILE(6,2):RMUX31:O0 T4X 0.44	; syn__0674_
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0100000_010	; I:8	; <= LogicTILE(11,2):RMUX56:O0 T4X 0.482	; IOaddr2[7]
RMUX34: 10'b0000001_001	; I:20	; <= LogicTILE(7,6):RMUX57:O0 T4Y 0.623	; syn__0714_
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0001000_100	; I:3	; <= LogicTILE(6,2):OMUX21:O0 T1 0.193	; syn__0153_
RMUX40: 10'b0010000_010	; I:9	; <= LogicTILE(6,2):RMUX31:O0 T4X 0.44	; syn__0674_
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0100000_100	; I:1	; <= LogicTILE(7,2):OMUX17:O0 T0 0.197	; syn__0221_
RMUX46: 10'b0001000_001	; I:17	; <= LogicTILE(7,3):RMUX07:O0 T4Y 0.527	; syn__0678_
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_100	; I:3	; <= LogicTILE(7,2):OMUX35:O0 T0 0.197	; syn__0158_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0100000_010	; I:8	; <= LogicTILE(11,2):RMUX63:O0 T4X 0.482	; syn__0154_
RMUX53: 10'b0001000_001	; I:17	; <= LogicTILE(7,3):RMUX87:O0 T4Y 0.527	; syn__0077_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0100000_100	; I:1	; <= LogicTILE(6,2):OMUX27:O0 T1 0.193	; syn__0126_
RMUX56: 10'b0100000_010	; I:8	; <= LogicTILE(11,2):RMUX86:O0 T4X 0.482	; IOaddr2[5]
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0001000_001	; I:17	; <= LogicTILE(7,3):RMUX87:O0 T4Y 0.527	; syn__0077_
RMUX59: 10'b1000000_010	; I:7	; <= BramTILE(10,2):RMUX63:O0 T4X 0.48	; syn__0692_
RMUX60: 10'b0000100_001	; I:18	; <= LogicTILE(7,4):RMUX14:O0 T4Y 0.567	; syn__0067_
RMUX61: 10'b0001000_100	; I:3	; <= LogicTILE(6,2):OMUX33:O0 T1 0.193	; syn__0816_
RMUX62: 10'b0010000_100	; I:2	; <= LogicTILE(7,2):OMUX32:O0 T0 0.197	; syn__0164_
RMUX63: 10'b0100000_010	; I:8	; <= LogicTILE(11,2):RMUX63:O0 T4X 0.482	; syn__0154_
RMUX64: 10'b0000001_100	; I:6	; <= LogicTILE(9,2):RMUX13:O0 T4X 0.475	; syn__0680_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000001_100	; I:6	; <= LogicTILE(9,2):RMUX86:O0 T4X 0.475	; syn__0184_
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0100000_010	; I:8	; <= LogicTILE(11,2):RMUX63:O0 T4X 0.482	; syn__0154_
RMUX70: 10'b0000100_001	; I:18	; <= LogicTILE(7,4):RMUX37:O0 T4Y 0.567	; syn__0710_
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0001000_001	; I:17	; <= LogicTILE(7,3):RMUX67:O0 T4Y 0.527	; syn__0164_
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0100000_100	; I:1	; <= LogicTILE(7,2):OMUX41:O0 T0 0.197	; syn__0190_
RMUX75: 10'b0000100_001	; I:18	; <= LogicTILE(7,4):RMUX44:O0 T4Y 0.567	; syn__0100_
RMUX76: 10'b1000000_010	; I:7	; <= BramTILE(10,2):RMUX93:O0 T4X 0.48	; syn__0700_
RMUX77: 10'b0000100_100	; I:4	; <= LogicTILE(7,2):RMUX75:O0 T0 0.381	; syn__0100_
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0001000_100	; I:3	; <= LogicTILE(7,2):OMUX47:O0 T0 0.197	; syn__0208_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b1000000_100	; I:0	; <= LogicTILE(6,2):OMUX36:O0 T1 0.193	; syn__1076_
RMUX82: 10'b0001000_001	; I:17	; <= LogicTILE(7,3):RMUX21:O0 T4Y 0.527	; syn__0098_
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b1000000_100	; I:0	; <= LogicTILE(7,2):OMUX38:O0 T0 0.197	; syn__0097_
RMUX86: 10'b1000000_100	; I:0	; <= LogicTILE(6,2):OMUX36:O0 T1 0.193	; syn__1076_
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000100_010	; I:11	; <= LogicTILE(4,2):RMUX91:O0 T4X 0.48	; syn__0670_
RMUX89: 10'b0010000_100	; I:2	; <= LogicTILE(6,2):OMUX42:O0 T1 0.193	; syn__0191_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b1000000_010	; I:7	; <= BramTILE(10,2):RMUX93:O0 T4X 0.48	; syn__0700_
RMUX93: 10'b0100000_010	; I:8	; <= LogicTILE(11,2):RMUX93:O0 T4X 0.482	; syn__0014_
RMUX94: 10'b0000100_001	; I:18	; <= LogicTILE(7,4):RMUX67:O0 T4Y 0.567	; syn__0694_
RMUX95: 10'b0100000_010	; I:8	; <= LogicTILE(11,2):RMUX43:O0 T4X 0.482	; syn__0144_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000001000_010	; I:14	; A	; <= LogicTILE(7,2):RMUX22:O0 T0 1.143	; syn__0072_
alta_slice00_IMUX01: 12'b001000000_001	; I:20	; B	; <= LogicTILE(7,2):RMUX59:O0 T0 1.102	; syn__0692_
alta_slice00_IMUX02: 12'b010000000_010	; I:10	; C	; <= LogicTILE(8,2):RMUX60:O0 T1 1.021	; syn__0716_
alta_slice00_IMUX03: 12'b001000000_010	; I:11	; D	; <= LogicTILE(7,2):RMUX05:O0 T0 0.688	; syn__0073_
alta_slice00_LUT: 16'hc4f5
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0185_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000100000_010	; I:12	; A	; <= LogicTILE(7,2):RMUX10:O0 T0 1.143	; syn__0073_
alta_slice01_IMUX05: 12'b010000000_001	; I:19	; B	; <= LogicTILE(7,2):RMUX53:O0 T0 1.102	; syn__0077_
alta_slice01_IMUX06: 12'b010000000_010	; I:10	; C	; <= LogicTILE(8,2):RMUX84:O0 T1 1.021	; syn__0716_
alta_slice01_IMUX07: 12'b000000001_001	; I:26	; D	; <= LogicTILE(7,2):RMUX95:O0 T0 0.688	; syn__0144_
alta_slice01_LUT: 16'hf351
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0182_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000001_001	; I:26	; A	; <= LogicTILE(7,2):RMUX94:O0 T0 1.143	; syn__0694_
alta_slice02_IMUX09: 12'b001000000_010	; I:11	; B	; <= LogicTILE(7,2):RMUX05:O0 T0 1.102	; syn__0073_
alta_slice02_IMUX10: 12'b100000000_010	; I:9	; C	; <= LogicTILE(8,2):RMUX12:O0 T1 1.021	; syn__0688_
alta_slice02_IMUX11: 12'b010000000_001	; I:19	; D	; <= LogicTILE(7,2):RMUX53:O0 T0 0.688	; syn__0077_
alta_slice02_LUT: 16'hb0bb
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0129_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b100000000_001	; I:18	; A	; <= LogicTILE(7,2):RMUX46:O0 T0 1.143	; syn__0678_
alta_slice03_IMUX13: 12'b001000000_010	; I:11	; B	; <= LogicTILE(7,2):RMUX05:O0 T0 1.102	; syn__0073_
alta_slice03_IMUX14: 12'b000010000_001	; I:22	; C	; <= LogicTILE(7,2):RMUX70:O0 T0 1.014	; syn__0710_
alta_slice03_IMUX15: 12'b010000000_001	; I:19	; D	; <= LogicTILE(7,2):RMUX53:O0 T0 0.688	; syn__0077_
alta_slice03_LUT: 16'hb0bb
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0192_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000010_010	; I:16	; A	; <= LogicTILE(7,2):RMUX34:O0 T0 1.143	; syn__0714_
alta_slice04_IMUX17: 12'b001000000_010	; I:11	; B	; <= LogicTILE(7,2):RMUX05:O0 T0 1.102	; syn__0073_
alta_slice04_IMUX18: 12'b010000000_010	; I:10	; C	; <= LogicTILE(8,2):RMUX60:O0 T1 1.021	; syn__0716_
alta_slice04_IMUX19: 12'b010000000_001	; I:19	; D	; <= LogicTILE(7,2):RMUX53:O0 T0 0.688	; syn__0077_
alta_slice04_LUT: 16'ha2f3
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0178_
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000001000_001	; I:23	; A	; <= LogicTILE(7,2):RMUX76:O0 T0 1.143	; syn__0700_
alta_slice05_IMUX21: 12'b001000000_010	; I:11	; B	; <= LogicTILE(7,2):RMUX05:O0 T0 1.102	; syn__0073_
alta_slice05_IMUX22: 12'b000010000_010	; I:13	; C	; <= LogicTILE(7,2):RMUX16:O0 T0 1.014	; syn__0696_
alta_slice05_IMUX23: 12'b010000000_001	; I:19	; D	; <= LogicTILE(7,2):RMUX53:O0 T0 0.688	; syn__0077_
alta_slice05_LUT: 16'hb0bb
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0221_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b001000000_010	; I:11	; A	; <= LogicTILE(7,2):RMUX04:O0 T0 1.143	; syn__0137_
alta_slice06_IMUX25: 12'b001000000_010	; I:11	; B	; <= LogicTILE(7,2):RMUX05:O0 T0 1.102	; syn__0073_
alta_slice06_IMUX26: 12'b000000001_001	; I:26	; C	; <= LogicTILE(7,2):RMUX94:O0 T0 1.014	; syn__0694_
alta_slice06_IMUX27: 12'b010000000_001	; I:19	; D	; <= LogicTILE(7,2):RMUX53:O0 T0 0.688	; syn__0077_
alta_slice06_LUT: 16'hb0bb
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0136_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000100000_001	; I:21	; A	; <= LogicTILE(7,2):RMUX64:O0 T0 1.143	; syn__0680_
alta_slice07_IMUX29: 12'b001000000_010	; I:11	; B	; <= LogicTILE(7,2):RMUX05:O0 T0 1.102	; syn__0073_
alta_slice07_IMUX30: 12'b000001000_010	; I:14	; C	; <= LogicTILE(7,2):RMUX22:O0 T0 1.014	; syn__0072_
alta_slice07_IMUX31: 12'b010000000_010	; I:10	; D	; <= LogicTILE(8,2):RMUX90:O0 T1 0.695	; syn__0682_
alta_slice07_LUT: 16'haf23
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0114_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000010_010	; I:16	; A	; <= LogicTILE(7,2):RMUX34:O0 T0 1.143	; syn__0714_
alta_slice08_IMUX33: 12'b001000000_010	; I:11	; B	; <= LogicTILE(7,2):RMUX05:O0 T0 1.102	; syn__0073_
alta_slice08_IMUX34: 12'b000100000_001	; I:21	; C	; <= LogicTILE(7,2):RMUX64:O0 T0 1.014	; syn__0680_
alta_slice08_IMUX35: 12'b010000000_001	; I:19	; D	; <= LogicTILE(7,2):RMUX53:O0 T0 0.688	; syn__0077_
alta_slice08_LUT: 16'hb0bb
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0174_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b001000000_001	; I:20	; A	; <= LogicTILE(7,2):RMUX58:O0 T0 1.143	; syn__0077_
alta_slice09_IMUX37: 12'b001000000_010	; I:11	; B	; <= LogicTILE(7,2):RMUX05:O0 T0 1.102	; syn__0073_
alta_slice09_IMUX38: 12'b000100000_001	; I:21	; C	; <= LogicTILE(7,2):RMUX64:O0 T0 1.014	; syn__0680_
alta_slice09_IMUX39: 12'b100000000_010	; I:9	; D	; <= LogicTILE(8,2):RMUX42:O0 T1 0.695	; syn__0712_
alta_slice09_LUT: 16'hf351
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut	; syn__0171_
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000100_010	; I:15	; A	; <= LogicTILE(7,2):RMUX28:O0 T0 1.143	; syn__0704_
alta_slice10_IMUX41: 12'b001000000_010	; I:11	; B	; <= LogicTILE(7,2):RMUX05:O0 T0 1.102	; syn__0073_
alta_slice10_IMUX42: 12'b000000001_010	; I:17	; C	; <= LogicTILE(7,2):RMUX40:O0 T0 1.014	; syn__0674_
alta_slice10_IMUX43: 12'b010000000_001	; I:19	; D	; <= LogicTILE(7,2):RMUX53:O0 T0 0.688	; syn__0077_
alta_slice10_LUT: 16'ha2f3
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut	; syn__0164_
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000010_001	; I:25	; A	; <= LogicTILE(7,2):RMUX88:O0 T0 1.143	; syn__0670_
alta_slice11_IMUX45: 12'b001000000_010	; I:11	; B	; <= LogicTILE(7,2):RMUX05:O0 T0 1.102	; syn__0073_
alta_slice11_IMUX46: 12'b000000100_010	; I:15	; C	; <= LogicTILE(7,2):RMUX28:O0 T0 1.014	; syn__0704_
alta_slice11_IMUX47: 12'b010000000_001	; I:19	; D	; <= LogicTILE(7,2):RMUX53:O0 T0 0.688	; syn__0077_
alta_slice11_LUT: 16'ha2f3
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__0158_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000001000_001	; I:23	; B	; <= LogicTILE(7,2):RMUX77:O0 T0 1.102	; syn__0100_
alta_slice12_IMUX50: 12'b000000100_001	; I:24	; C	; <= LogicTILE(7,2):RMUX82:O0 T0 1.014	; syn__0098_
alta_slice12_IMUX51: 12'b001000000_010	; I:11	; D	; <= LogicTILE(7,2):RMUX05:O0 T0 0.688	; syn__0073_
alta_slice12_LUT: 16'hf300
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0097_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000100_001	; I:24	; A	; <= LogicTILE(7,2):RMUX82:O0 T0 1.143	; syn__0098_
alta_slice13_IMUX53: 12'b000000010_001	; I:25	; B	; <= LogicTILE(7,2):RMUX89:O0 T0 1.102	; syn__0191_
alta_slice13_IMUX54: 12'b000001000_010	; I:14	; C	; <= LogicTILE(7,2):RMUX22:O0 T0 1.014	; syn__0072_
alta_slice13_IMUX55: 12'b000001000_001	; I:23	; D	; <= LogicTILE(7,2):RMUX77:O0 T0 0.688	; syn__0100_
alta_slice13_LUT: 16'h4c0c
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0190_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b010000000_010	; I:10	; A	; <= LogicTILE(8,2):RMUX48:O0 T1 1.15	; syn__0696_
alta_slice14_IMUX57: 12'b000000001_001	; I:26	; B	; <= LogicTILE(7,2):RMUX95:O0 T0 1.102	; syn__0144_
alta_slice14_IMUX58: 12'b000001000_010	; I:14	; C	; <= LogicTILE(7,2):RMUX22:O0 T0 1.014	; syn__0072_
alta_slice14_IMUX59: 12'b001000000_010	; I:11	; D	; <= LogicTILE(7,2):RMUX05:O0 T0 0.688	; syn__0073_
alta_slice14_LUT: 16'h8acf
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; syn__0143_
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000001000_001	; I:23	; A	; <= LogicTILE(7,2):RMUX76:O0 T0 1.143	; syn__0700_
alta_slice15_IMUX61: 12'b001000000_010	; I:11	; B	; <= LogicTILE(7,2):RMUX05:O0 T0 1.102	; syn__0073_
alta_slice15_IMUX62: 12'b010000000_001	; I:19	; C	; <= LogicTILE(7,2):RMUX52:O0 T0 1.014	; syn__0154_
alta_slice15_IMUX63: 12'b010000000_001	; I:19	; D	; <= LogicTILE(7,2):RMUX53:O0 T0 0.688	; syn__0077_
alta_slice15_LUT: 16'ha2f3
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut	; syn__0208_
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 8 2
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0010000_100	; I:2	; <= LogicTILE(8,2):OMUX08:O0 T0 0.197	; syn__0197_
RMUX02: 10'b0010000_010	; I:9	; <= LogicTILE(7,2):RMUX74:O0 T4X 0.44	; syn__0190_
RMUX03: 10'b1000000_010	; I:7	; <= LogicTILE(11,2):RMUX26:O0 T4X 0.48	; syn__0144_
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000010_010	; I:12	; <= LogicTILE(4,2):RMUX51:O0 T4X 0.482	; syn__0800_
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0100000_100	; I:1	; <= LogicTILE(7,2):OMUX03:O0 T1 0.193	; syn__0182_
RMUX10: 10'b0001000_001	; I:17	; <= LogicTILE(8,3):RMUX27:O0 T4Y 0.527	; syn__0801_
RMUX11: 10'b1000000_100	; I:0	; <= LogicTILE(7,2):OMUX00:O0 T1 0.193	; syn__0185_
RMUX12: 10'b0100000_010	; I:8	; <= LogicTILE(12,2):RMUX26:O0 T4X 0.482	; syn__0688_
RMUX13: 10'b0100000_100	; I:1	; <= LogicTILE(8,2):OMUX05:O0 T0 0.197	; syn__0195_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0010000_010	; I:9	; <= LogicTILE(7,2):RMUX01:O0 T4X 0.44	; syn__0072_
RMUX17: 10'b0010000_010	; I:9	; <= LogicTILE(7,2):RMUX01:O0 T4X 0.44	; syn__0072_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000010_100	; I:5	; <= LogicTILE(9,2):RMUX26:O0 T4X 0.44	; syn__0725_
RMUX20: 10'b0010000_100	; I:2	; <= LogicTILE(8,2):OMUX08:O0 T0 0.197	; syn__0197_
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0001000_001	; I:17	; <= LogicTILE(8,3):RMUX73:O0 T4Y 0.527	; tc2.IM[5]
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b1000000_100	; I:0	; <= LogicTILE(7,2):OMUX12:O0 T1 0.193	; syn__0178_
RMUX26: 10'b0100000_100	; I:1	; <= LogicTILE(8,2):OMUX17:O0 T0 0.197	; syn__0137_
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0001000_100	; I:3	; <= LogicTILE(7,2):OMUX21:O0 T1 0.193	; syn__0114_
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000100_001	; I:18	; <= LogicTILE(8,4):RMUX07:O0 T4Y 0.567	; syn__0064_
RMUX32: 10'b0100000_100	; I:1	; <= LogicTILE(8,2):OMUX17:O0 T0 0.197	; syn__0137_
RMUX33: 10'b0001000_001	; I:17	; <= LogicTILE(8,3):RMUX80:O0 T4Y 0.527	; IOvalue2[6]
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0001000_001	; I:17	; <= LogicTILE(8,3):RMUX57:O0 T4Y 0.527	; syn__0110_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000001_100	; I:6	; <= BramTILE(10,2):RMUX33:O0 T4X 0.475	; IOaddr2[6]
RMUX39: 10'b0010000_100	; I:2	; <= LogicTILE(7,2):OMUX18:O0 T1 0.193	; syn__0136_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0100000_010	; I:8	; <= LogicTILE(12,2):RMUX79:O0 T4X 0.482	; syn__0014_
RMUX42: 10'b0000100_010	; I:11	; <= LogicTILE(5,2):RMUX08:O0 T4X 0.48	; syn__0712_
RMUX43: 10'b1000000_100	; I:0	; <= LogicTILE(8,2):OMUX14:O0 T0 0.197	; syn__0109_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000010_010	; I:12	; <= LogicTILE(4,2):RMUX81:O0 T4X 0.482	; syn__0065_
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0001000_001	; I:17	; <= LogicTILE(8,3):RMUX07:O0 T4Y 0.527	; syn__0198_
RMUX48: 10'b0100000_010	; I:8	; <= LogicTILE(12,2):RMUX13:O0 T4X 0.482	; syn__0696_
RMUX49: 10'b0001000_001	; I:17	; <= LogicTILE(8,3):RMUX37:O0 T4Y 0.527	; tc2.IM[9]
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0010000_010	; I:9	; <= LogicTILE(7,2):RMUX15:O0 T4X 0.44	; syn__0073_
RMUX53: 10'b0001000_010	; I:10	; <= LogicTILE(6,2):RMUX15:O0 T4X 0.475	; syn__0163_
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0100000_100	; I:1	; <= LogicTILE(7,2):OMUX27:O0 T1 0.193	; syn__0171_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000100_001	; I:18	; <= LogicTILE(8,4):RMUX87:O0 T4Y 0.567	; syn__0676_
RMUX59: 10'b0100000_010	; I:8	; <= LogicTILE(12,2):RMUX63:O0 T4X 0.482	; syn__0692_
RMUX60: 10'b0100000_010	; I:8	; <= LogicTILE(12,2):RMUX86:O0 T4X 0.482	; syn__0716_
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b1000000_100	; I:0	; <= LogicTILE(7,2):OMUX24:O0 T1 0.193	; syn__0174_
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b1000000_010	; I:7	; <= LogicTILE(11,2):RMUX13:O0 T4X 0.48	; syn__0139_
RMUX65: 10'b0000010_001	; I:19	; <= LogicTILE(8,5):RMUX37:O0 T4Y 0.606	; syn__0710_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0100000_100	; I:1	; <= LogicTILE(8,2):OMUX29:O0 T0 0.197	; syn__0142_
RMUX70: 10'b0001000_001	; I:17	; <= LogicTILE(8,3):RMUX37:O0 T4Y 0.527	; tc2.IM[9]
RMUX71: 10'b0000100_010	; I:11	; <= LogicTILE(5,2):RMUX61:O0 T4X 0.48	; syn__0138_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000010_001	; I:19	; <= LogicTILE(8,5):RMUX21:O0 T4Y 0.606	; syn__0796_
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000001_100	; I:6	; <= BramTILE(10,2):RMUX43:O0 T4X 0.475	; IOaddr2[4]
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0001000_001	; I:17	; <= LogicTILE(8,3):RMUX21:O0 T4Y 0.527	; syn__0706_
RMUX83: 10'b0010000_100	; I:2	; <= LogicTILE(8,2):OMUX44:O0 T0 0.197	; syn__0077_
RMUX84: 10'b1000000_010	; I:7	; <= LogicTILE(11,2):RMUX20:O0 T4X 0.48	; syn__0716_
RMUX85: 10'b0100000_100	; I:1	; <= LogicTILE(8,2):OMUX41:O0 T0 0.197	; tc2.IM[7]
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000100_010	; I:11	; <= LogicTILE(5,2):RMUX91:O0 T4X 0.48	; syn__0712_
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0001000_001	; I:17	; <= LogicTILE(8,3):RMUX44:O0 T4Y 0.527	; syn__0682_
RMUX91: 10'b0100000_100	; I:1	; <= LogicTILE(8,2):OMUX41:O0 T0 0.197	; tc2.IM[7]
RMUX92: 10'b0000100_010	; I:11	; <= LogicTILE(5,2):RMUX45:O0 T4X 0.48	; syn__1075_
RMUX93: 10'b0100000_100	; I:1	; <= LogicTILE(8,2):OMUX41:O0 T0 0.197	; tc2.IM[7]
RMUX94: 10'b0001000_001	; I:17	; <= LogicTILE(8,3):RMUX67:O0 T4Y 0.527	; syn__0118_
RMUX95: 10'b0010000_100	; I:2	; <= LogicTILE(7,2):OMUX42:O0 T1 0.193	; syn__0143_
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b010000000_001	; I:19	; B	; <= LogicTILE(8,2):RMUX53:O0 T0 1.102	; syn__0163_
alta_slice00_IMUX02: 12'b000000100_001	; I:24	; C	; <= LogicTILE(8,2):RMUX82:O0 T0 1.014	; syn__0706_
alta_slice00_IMUX03: 12'b000010000_010	; I:13	; D	; <= LogicTILE(8,2):RMUX17:O0 T0 0.688	; syn__0072_
alta_slice00_LUT: 16'hc0cc
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0160_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000100_100	; I:6	; A	; <= LogicTILE(8,2):OMUX31:O0 T0 0.996	; syn__0196_
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b000000100_001	; I:24	; C	; <= LogicTILE(8,2):RMUX82:O0 T0 1.014	; syn__0706_
alta_slice01_IMUX07: 12'b000000100_001	; I:24	; D	; <= LogicTILE(8,2):RMUX83:O0 T0 0.688	; syn__0077_
alta_slice01_LUT: 16'ha0aa
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0195_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b100000000_001	; I:18	; B	; <= LogicTILE(8,2):RMUX47:O0 T0 1.102	; syn__0198_
alta_slice02_IMUX10: 12'b001000000_001	; I:20	; C	; <= LogicTILE(8,2):RMUX58:O0 T0 1.014	; syn__0676_
alta_slice02_IMUX11: 12'b000010000_010	; I:13	; D	; <= LogicTILE(8,2):RMUX17:O0 T0 0.688	; syn__0072_
alta_slice02_LUT: 16'hc0cc
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut	; syn__0197_
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b0
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000000000_000	; I:-1	; C
alta_slice03_IMUX15: 12'b000000000_000	; I:-1	; D
alta_slice03_LUT: 16'hffff
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b100000000_010	; I:9	; A	; <= LogicTILE(9,2):RMUX00:O0 T1 1.15	; syn__0077_
alta_slice04_IMUX17: 12'b000000000_000	; I:-1	; B
alta_slice04_IMUX18: 12'b000000100_010	; I:15	; C	; <= LogicTILE(8,2):RMUX28:O0 T0 1.014	; syn__0114_
alta_slice04_IMUX19: 12'b000000010_010	; I:16	; D	; <= LogicTILE(8,2):RMUX35:O0 T0 0.688	; syn__0110_
alta_slice04_LUT: 16'hf050
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__0109_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000010000_001	; I:22	; A	; <= LogicTILE(8,2):RMUX70:O0 T0 1.143	; tc2.IM[9]
alta_slice05_IMUX21: 12'b000010000_001	; I:22	; B	; <= LogicTILE(8,2):RMUX71:O0 T0 1.102	; syn__0138_
alta_slice05_IMUX22: 12'b000100000_001	; I:21	; C	; <= LogicTILE(8,2):RMUX64:O0 T0 1.014	; syn__0139_
alta_slice05_IMUX23: 12'b000000001_010	; I:17	; D	; <= LogicTILE(8,2):RMUX41:O0 T0 0.688	; syn__0014_
alta_slice05_LUT: 16'hb0e0
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0137_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000010_001	; I:25	; A	; <= LogicTILE(8,2):RMUX88:O0 T0 1.143	; syn__0712_
alta_slice06_IMUX25: 12'b000000000_000	; I:-1	; B
alta_slice06_IMUX26: 12'b000001000_010	; I:14	; C	; <= LogicTILE(8,2):RMUX22:O0 T0 1.014	; tc2.IM[5]
alta_slice06_IMUX27: 12'b000100000_001	; I:21	; D	; <= LogicTILE(8,2):RMUX65:O0 T0 0.688	; syn__0710_
alta_slice06_LUT: 16'hfa0a
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0725_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b100000000_010	; I:9	; A	; <= LogicTILE(9,2):RMUX24:O0 T1 1.15	; syn__0803_
alta_slice07_IMUX29: 12'b010000000_010	; I:10	; B	; <= LogicTILE(9,2):RMUX78:O0 T1 1.109	; syn__0802_
alta_slice07_IMUX30: 12'b000001000_001	; I:23	; C	; <= LogicTILE(8,2):RMUX76:O0 T0 1.014	; syn__0796_
alta_slice07_IMUX31: 12'b000000100_100	; I:6	; D	; <= LogicTILE(8,2):OMUX34:O0 T0 0.541	; syn__0799_
alta_slice07_LUT: 16'h8000
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut	; syn__0795_
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b001000000_001	; I:20	; B	; <= LogicTILE(8,2):RMUX59:O0 T0 1.102	; syn__0692_
alta_slice08_IMUX34: 12'b000010000_010	; I:13	; C	; <= LogicTILE(8,2):RMUX16:O0 T0 1.014	; syn__0072_
alta_slice08_IMUX35: 12'b100000000_010	; I:9	; D	; <= LogicTILE(9,2):RMUX18:O0 T1 0.695	; syn__0177_
alta_slice08_LUT: 16'hcf00
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut	; syn__0176_
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000001_001	; I:26	; B	; <= LogicTILE(8,2):RMUX95:O0 T0 1.102	; syn__0143_
alta_slice09_IMUX38: 12'b000000001_100	; I:8	; C	; <= LogicTILE(8,2):OMUX43:O0 T0 0.867	; syn__0077_
alta_slice09_IMUX39: 12'b001000000_001	; I:20	; D	; <= LogicTILE(8,2):RMUX59:O0 T0 0.688	; syn__0692_
alta_slice09_LUT: 16'hcc0c
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0142_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000010_001	; I:25	; A	; <= LogicTILE(8,2):RMUX88:O0 T0 1.143	; syn__0712_
alta_slice10_IMUX41: 12'b000000010_010	; I:16	; B	; <= LogicTILE(8,2):RMUX35:O0 T0 1.102	; syn__0110_
alta_slice10_IMUX42: 12'b010000000_001	; I:19	; C	; <= LogicTILE(8,2):RMUX52:O0 T0 1.014	; syn__0073_
alta_slice10_IMUX43: 12'b000010000_010	; I:13	; D	; <= LogicTILE(8,2):RMUX17:O0 T0 0.688	; syn__0072_
alta_slice10_LUT: 16'h8acf
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0196_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000100000_010	; I:12	; C	; <= LogicTILE(8,2):RMUX10:O0 T0 1.014	; syn__0801_
alta_slice11_IMUX47: 12'b001000000_010	; I:11	; D	; <= LogicTILE(8,2):RMUX05:O0 T0 0.688	; syn__0800_
alta_slice11_LUT: 16'hf000
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0799_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000001_100	; I:8	; A	; <= LogicTILE(8,2):OMUX43:O0 T0 0.996	; syn__0077_
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000000001_001	; I:26	; C	; <= LogicTILE(8,2):RMUX94:O0 T0 1.014	; syn__0118_
alta_slice12_IMUX51: 12'b000100000_010	; I:12	; D	; <= LogicTILE(8,2):RMUX11:O0 T0 0.688	; syn__0185_
alta_slice12_LUT: 16'hf500
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0184_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b0
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b100000000_010	; I:9	; B	; <= LogicTILE(9,2):RMUX30:O0 T1 1.109	; tc2.IM[7]
alta_slice13_IMUX54: 12'b000000000_000	; I:-1	; C
alta_slice13_IMUX55: 12'b000000000_000	; I:-1	; D
alta_slice13_LUT: 16'hcccc
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; tc2.IM[7]
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b0
alta_slice14_IMUX56: 12'b100000000_010	; I:9	; A	; <= LogicTILE(9,2):RMUX00:O0 T1 1.15	; syn__0077_
alta_slice14_IMUX57: 12'b000000000_000	; I:-1	; B
alta_slice14_IMUX58: 12'b000000000_000	; I:-1	; C
alta_slice14_IMUX59: 12'b000000000_000	; I:-1	; D
alta_slice14_LUT: 16'haaaa
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0077_
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0077_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b0
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b000000000_000	; I:-1	; C
alta_slice15_IMUX63: 12'b000000000_000	; I:-1	; D
alta_slice15_LUT: 16'hffff
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 9 2
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0001000_001	; I:17	; <= LogicTILE(9,3):RMUX73:O0 T4Y 0.527	; syn__0077_
RMUX01: 10'b0000010_100	; I:5	; <= BramTILE(10,2):RMUX49:O0 T4X 0.44	; IOvalue2[14]
RMUX02: 10'b1000000_100	; I:0	; <= LogicTILE(9,2):OMUX02:O0 T0 0.197	; syn__0680_
RMUX03: 10'b0000001_010	; I:13	; <= LogicTILE(9,1):RMUX02:O0 T4Y 0.527	; syn__1101_[5]
RMUX04: 10'b0000010_100	; I:5	; <= BramTILE(10,2):RMUX03:O0 T4X 0.44	; IOaddr2[2]
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b1000000_100	; I:0	; <= LogicTILE(8,2):OMUX00:O0 T1 0.193	; syn__0160_
RMUX10: 10'b1000000_010	; I:7	; <= LogicTILE(12,2):RMUX03:O0 T4X 0.48	; syn__0003_
RMUX11: 10'b0000010_010	; I:12	; <= LogicTILE(5,2):RMUX51:O0 T4X 0.482	; syn__1093_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b1000000_100	; I:0	; <= LogicTILE(9,2):OMUX02:O0 T0 0.197	; syn__0680_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000001_010	; I:13	; <= LogicTILE(9,1):RMUX25:O0 T4Y 0.527	; syn__0017_
RMUX18: 10'b0001000_001	; I:17	; <= LogicTILE(9,3):RMUX50:O0 T4Y 0.527	; syn__0177_
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000001_010	; I:13	; <= LogicTILE(9,1):RMUX75:O0 T4Y 0.527	; syn__1101_[3]
RMUX21: 10'b0000010_100	; I:5	; <= BramTILE(10,2):RMUX03:O0 T4X 0.44	; IOaddr2[2]
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000001_010	; I:13	; <= LogicTILE(9,1):RMUX55:O0 T4Y 0.527	; syn__0803_
RMUX25: 10'b0010000_100	; I:2	; <= LogicTILE(9,2):OMUX20:O0 T0 0.197	; syn__0713_
RMUX26: 10'b0010000_100	; I:2	; <= LogicTILE(8,2):OMUX18:O0 T1 0.193	; syn__0725_
RMUX27: 10'b0000010_100	; I:5	; <= BramTILE(10,2):RMUX56:O0 T4X 0.44	; IOaddr2[9]
RMUX28: 10'b1000000_010	; I:7	; <= LogicTILE(12,2):RMUX33:O0 T4X 0.48	; syn__0019_
RMUX29: 10'b0000100_001	; I:18	; <= LogicTILE(9,4):RMUX57:O0 T4Y 0.567	; tc2.IM[8]
RMUX30: 10'b0001000_001	; I:17	; <= LogicTILE(9,3):RMUX07:O0 T4Y 0.527	; tc2.IM[7]
RMUX31: 10'b0001000_001	; I:17	; <= LogicTILE(9,3):RMUX07:O0 T4Y 0.527	; tc2.IM[7]
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000001_010	; I:13	; <= LogicTILE(9,1):RMUX32:O0 T4Y 0.527	; syn__1101_[2]
RMUX34: 10'b0000001_010	; I:13	; <= LogicTILE(9,1):RMUX09:O0 T4Y 0.527	; syn__0018_
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0001000_100	; I:3	; <= LogicTILE(8,2):OMUX21:O0 T1 0.193	; syn__0795_
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0001000_001	; I:17	; <= LogicTILE(9,3):RMUX07:O0 T4Y 0.527	; tc2.IM[7]
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b1000000_100	; I:0	; <= LogicTILE(9,2):OMUX14:O0 T0 0.197	; syn__1096_
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000100_001	; I:18	; <= LogicTILE(9,4):RMUX57:O0 T4Y 0.567	; tc2.IM[8]
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000100_001	; I:18	; <= LogicTILE(9,4):RMUX37:O0 T4Y 0.567	; syn__0724_
RMUX50: 10'b0000001_001	; I:20	; <= LogicTILE(9,6):RMUX14:O0 T4Y 0.623	; syn__1102_[3]
RMUX51: 10'b1000000_010	; I:7	; <= LogicTILE(12,2):RMUX86:O0 T4X 0.48	; syn__0716_
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0001000_001	; I:17	; <= LogicTILE(9,3):RMUX37:O0 T4Y 0.527	; tc2.IM[9]
RMUX56: 10'b0010000_010	; I:9	; <= LogicTILE(8,2):RMUX38:O0 T4X 0.44	; IOaddr2[6]
RMUX57: 10'b0000010_100	; I:5	; <= BramTILE(10,2):RMUX86:O0 T4X 0.44	; IOaddr2[16]
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b1000000_100	; I:0	; <= LogicTILE(9,2):OMUX26:O0 T0 0.197	; syn__1092_
RMUX62: 10'b1000000_100	; I:0	; <= LogicTILE(8,2):OMUX24:O0 T1 0.193	; syn__0176_
RMUX63: 10'b0000001_010	; I:13	; <= LogicTILE(9,1):RMUX39:O0 T4Y 0.527	; IOvalue2[7]
RMUX64: 10'b0000010_100	; I:5	; <= BramTILE(10,2):RMUX13:O0 T4X 0.44	; IOaddr2[1]
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0010000_010	; I:9	; <= LogicTILE(8,2):RMUX38:O0 T4X 0.44	; IOaddr2[6]
RMUX68: 10'b0001000_001	; I:17	; <= LogicTILE(9,3):RMUX87:O0 T4Y 0.527	; tc2.IM[14]
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0001000_001	; I:17	; <= LogicTILE(9,3):RMUX37:O0 T4Y 0.527	; tc2.IM[9]
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000010_100	; I:5	; <= BramTILE(10,2):RMUX43:O0 T4X 0.44	; IOaddr2[4]
RMUX74: 10'b1000000_100	; I:0	; <= LogicTILE(9,2):OMUX38:O0 T0 0.197	; syn__0175_
RMUX75: 10'b0100000_010	; I:8	; <= RogicTILE(13,2):RMUX20:O0 T4X 0.482	; syn__0672_
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0001000_001	; I:17	; <= LogicTILE(9,3):RMUX67:O0 T4Y 0.527	; syn__0802_
RMUX79: 10'b0000010_001	; I:19	; <= LogicTILE(9,5):RMUX67:O0 T4Y 0.606	; tc2.IM[8]
RMUX80: 10'b0000010_100	; I:5	; <= BramTILE(10,2):RMUX20:O0 T4X 0.44	; IOaddr2[3]
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000100_100	; I:4	; <= LogicTILE(9,2):RMUX80:O0 T0 0.381	; IOaddr2[3]
RMUX83: 10'b0000001_010	; I:13	; <= LogicTILE(9,1):RMUX69:O0 T4Y 0.527	; syn__0006_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_100	; I:1	; <= LogicTILE(9,2):OMUX41:O0 T0 0.197	; syn__0130_
RMUX86: 10'b1000000_100	; I:0	; <= LogicTILE(8,2):OMUX36:O0 T1 0.193	; syn__0184_
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000001_010	; I:13	; <= LogicTILE(9,1):RMUX19:O0 T4Y 0.527	; syn__0679_
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0100000_010	; I:8	; <= RogicTILE(13,2):RMUX20:O0 T4X 0.482	; syn__0672_
RMUX92: 10'b0001000_010	; I:10	; <= LogicTILE(7,2):RMUX45:O0 T4X 0.475	; syn__0221_
RMUX93: 10'b0001000_001	; I:17	; <= LogicTILE(9,3):RMUX21:O0 T4Y 0.527	; syn__0726_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000010000_001	; I:22	; A	; <= LogicTILE(9,2):RMUX70:O0 T0 1.143	; tc2.IM[9]
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000000001_100	; I:8	; C	; <= LogicTILE(9,2):OMUX43:O0 T0 0.867	; syn__0105_
alta_slice00_IMUX03: 12'b000000010_001	; I:25	; D	; <= LogicTILE(9,2):RMUX89:O0 T0 0.688	; syn__0679_
alta_slice00_LUT: 16'h050f
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0680_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000000000_000	; I:-1	; B
alta_slice01_IMUX06: 12'b001000000_100	; I:2	; C	; <= LogicTILE(9,2):OMUX07:O0 T0 0.867	; syn__1098_
alta_slice01_IMUX07: 12'b000000100_100	; I:6	; D	; <= LogicTILE(9,2):OMUX34:O0 T0 0.541	; syn__1099_
alta_slice01_LUT: 16'h0ff0
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0179_
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b100000000_010	; I:9	; A	; <= BramTILE(10,2):RMUX00:O0 T1 1.15	; IOaddr2[1]
alta_slice02_IMUX09: 12'b000000000_000	; I:-1	; B
alta_slice02_IMUX10: 12'b100000000_010	; I:9	; C	; <= BramTILE(10,2):RMUX12:O0 T1 1.021	; tc2.IM[8]
alta_slice02_IMUX11: 12'b000000001_010	; I:17	; D	; <= LogicTILE(9,2):RMUX41:O0 T0 0.688	; tc2.IM[7]
alta_slice02_LUT: 16'h0af5
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__1098_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000000100_100	; I:6	; C	; <= LogicTILE(9,2):OMUX31:O0 T0 0.867	; syn__0005_
alta_slice03_IMUX15: 12'b000000100_001	; I:24	; D	; <= LogicTILE(9,2):RMUX83:O0 T0 0.688	; syn__0006_
alta_slice03_LUT: 16'h0ff0
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0106_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000100_100	; I:6	; A	; <= LogicTILE(9,2):OMUX31:O0 T0 0.996	; syn__0005_
alta_slice04_IMUX17: 12'b000000001_100	; I:8	; B	; <= LogicTILE(9,2):OMUX46:O0 T0 0.955	; syn__1097_
alta_slice04_IMUX18: 12'b000100000_100	; I:3	; C	; <= LogicTILE(9,2):OMUX16:O0 T0 0.867	; syn__0007_
alta_slice04_IMUX19: 12'b000000100_001	; I:24	; D	; <= LogicTILE(9,2):RMUX83:O0 T0 0.688	; syn__0006_
alta_slice04_LUT: 16'hab02
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; syn__1096_
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b100000000_010	; I:9	; A	; <= BramTILE(10,2):RMUX24:O0 T1 1.15	; IOvalue2[2]
alta_slice05_IMUX21: 12'b000000001_010	; I:17	; B	; <= LogicTILE(9,2):RMUX41:O0 T0 1.102	; tc2.IM[7]
alta_slice05_IMUX22: 12'b001000000_010	; I:11	; C	; <= LogicTILE(9,2):RMUX04:O0 T0 1.014	; IOaddr2[2]
alta_slice05_IMUX23: 12'b000000100_010	; I:15	; D	; <= LogicTILE(9,2):RMUX29:O0 T0 0.688	; tc2.IM[8]
alta_slice05_LUT: 16'hc028
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0007_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b001000000_010	; I:11	; A	; <= LogicTILE(9,2):RMUX04:O0 T0 1.143	; IOaddr2[2]
alta_slice06_IMUX25: 12'b000000001_010	; I:17	; B	; <= LogicTILE(9,2):RMUX41:O0 T0 1.102	; tc2.IM[7]
alta_slice06_IMUX26: 12'b010000000_010	; I:10	; C	; <= BramTILE(10,2):RMUX60:O0 T1 1.021	; IOvalue2[2]
alta_slice06_IMUX27: 12'b000000100_010	; I:15	; D	; <= LogicTILE(9,2):RMUX29:O0 T0 0.688	; tc2.IM[8]
alta_slice06_LUT: 16'hb717
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut	; syn__0713_
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b100000000_010	; I:9	; A	; <= BramTILE(10,2):RMUX24:O0 T1 1.15	; IOvalue2[2]
alta_slice07_IMUX29: 12'b000000001_010	; I:17	; B	; <= LogicTILE(9,2):RMUX41:O0 T0 1.102	; tc2.IM[7]
alta_slice07_IMUX30: 12'b001000000_010	; I:11	; C	; <= LogicTILE(9,2):RMUX04:O0 T0 1.014	; IOaddr2[2]
alta_slice07_IMUX31: 12'b000000100_010	; I:15	; D	; <= LogicTILE(9,2):RMUX29:O0 T0 0.688	; tc2.IM[8]
alta_slice07_LUT: 16'h3c96
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0004_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000100_010	; I:15	; A	; <= LogicTILE(9,2):RMUX28:O0 T0 1.143	; syn__0019_
alta_slice08_IMUX33: 12'b000100000_010	; I:12	; B	; <= LogicTILE(9,2):RMUX11:O0 T0 1.102	; syn__1093_
alta_slice08_IMUX34: 12'b000000010_010	; I:16	; C	; <= LogicTILE(9,2):RMUX34:O0 T0 1.014	; syn__0018_
alta_slice08_IMUX35: 12'b000010000_010	; I:13	; D	; <= LogicTILE(9,2):RMUX17:O0 T0 0.688	; syn__0017_
alta_slice08_LUT: 16'hf110
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__1092_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000000_000	; I:-1	; B
alta_slice09_IMUX38: 12'b000000010_010	; I:16	; C	; <= LogicTILE(9,2):RMUX34:O0 T0 1.014	; syn__0018_
alta_slice09_IMUX39: 12'b000010000_010	; I:13	; D	; <= LogicTILE(9,2):RMUX17:O0 T0 0.688	; syn__0017_
alta_slice09_LUT: 16'h0ff0
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0131_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000100_001	; I:24	; A	; <= LogicTILE(9,2):RMUX82:O0 T0 1.143	; IOaddr2[3]
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b100000000_010	; I:9	; C	; <= BramTILE(10,2):RMUX12:O0 T1 1.021	; tc2.IM[8]
alta_slice10_IMUX43: 12'b000000001_010	; I:17	; D	; <= LogicTILE(9,2):RMUX41:O0 T0 0.688	; tc2.IM[7]
alta_slice10_LUT: 16'h0af5
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0005_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b010000000_010	; I:10	; B	; <= BramTILE(10,2):RMUX78:O0 T1 1.109	; IOvalue2[1]
alta_slice11_IMUX46: 12'b000100000_001	; I:21	; C	; <= LogicTILE(9,2):RMUX64:O0 T0 1.014	; IOaddr2[1]
alta_slice11_IMUX47: 12'b000000100_010	; I:15	; D	; <= LogicTILE(9,2):RMUX29:O0 T0 0.688	; tc2.IM[8]
alta_slice11_LUT: 16'h0f33
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__1099_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000100000_010	; I:12	; A	; <= LogicTILE(9,2):RMUX10:O0 T0 1.143	; syn__0003_
alta_slice12_IMUX49: 12'b000001000_100	; I:5	; B	; <= LogicTILE(9,2):OMUX34:O0 T0 0.955	; syn__1099_
alta_slice12_IMUX50: 12'b010000000_100	; I:1	; C	; <= LogicTILE(9,2):OMUX07:O0 T0 0.867	; syn__1098_
alta_slice12_IMUX51: 12'b000100000_100	; I:3	; D	; <= LogicTILE(9,2):OMUX22:O0 T0 0.541	; syn__0004_
alta_slice12_LUT: 16'hd42b
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0175_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000010000_001	; I:22	; A	; <= LogicTILE(9,2):RMUX70:O0 T0 1.143	; tc2.IM[9]
alta_slice13_IMUX53: 12'b000100000_010	; I:12	; B	; <= LogicTILE(9,2):RMUX11:O0 T0 1.102	; syn__1093_
alta_slice13_IMUX54: 12'b000000100_010	; I:15	; C	; <= LogicTILE(9,2):RMUX28:O0 T0 1.014	; syn__0019_
alta_slice13_IMUX55: 12'b000010000_100	; I:4	; D	; <= LogicTILE(9,2):OMUX28:O0 T0 0.541	; syn__0131_
alta_slice13_LUT: 16'h0154
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0130_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000010000_001	; I:22	; A	; <= LogicTILE(9,2):RMUX70:O0 T0 1.143	; tc2.IM[9]
alta_slice14_IMUX57: 12'b010000000_100	; I:1	; B	; <= LogicTILE(9,2):OMUX10:O0 T0 0.955	; syn__0106_
alta_slice14_IMUX58: 12'b000000001_100	; I:8	; C	; <= LogicTILE(9,2):OMUX46:O0 T0 0.867	; syn__1097_
alta_slice14_IMUX59: 12'b001000000_100	; I:2	; D	; <= LogicTILE(9,2):OMUX16:O0 T0 0.541	; syn__0007_
alta_slice14_LUT: 16'h1114
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0105_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000100000_010	; I:12	; A	; <= LogicTILE(9,2):RMUX10:O0 T0 1.143	; syn__0003_
alta_slice15_IMUX61: 12'b000100000_100	; I:3	; B	; <= LogicTILE(9,2):OMUX22:O0 T0 0.955	; syn__0004_
alta_slice15_IMUX62: 12'b010000000_100	; I:1	; C	; <= LogicTILE(9,2):OMUX07:O0 T0 0.867	; syn__1098_
alta_slice15_IMUX63: 12'b000001000_100	; I:5	; D	; <= LogicTILE(9,2):OMUX34:O0 T0 0.541	; syn__1099_
alta_slice15_LUT: 16'h088c
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__1097_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 10 2
BramClkMUX00: 4'b0010	; Clk0	; syn__1103_
BramClkMUX01: 4'b0011	; Clk1	; syn__1103_
CLKMODE: 1'b0
CtrlMUX00: 12'b000000000_000	; I:-1
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000000000_000	; I:-1	; AddressA[0]
IMUX01: 12'b000000000_000	; I:-1	; AddressA[1]
IMUX02: 12'b000000000_000	; I:-1	; AddressA[2]
IMUX03: 12'b000000000_000	; I:-1	; AddressA[3]
IMUX04: 12'b000000000_000	; I:-1	; AddressA[4]
IMUX05: 12'b000000000_000	; I:-1	; AddressA[5]
IMUX06: 12'b000000000_000	; I:-1	; AddressA[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b000100000_010	; I:12	; DataInA[0]	; <= BramTILE(10,2):RMUX16:O0 T0 0.688	; tc2.WD[0]
IMUX13: 12'b000001000_010	; I:14	; DataInA[1]	; <= BramTILE(10,2):RMUX29:O0 T0 0.688	; tc2.WD[1]
IMUX14: 12'b010000000_010	; I:10	; DataInA[2]	; <= BramTILE(10,2):RMUX06:O0 T0 0.688	; tc2.WD[2]
IMUX15: 12'b000000100_100	; I:6	; DataInA[3]	; <= LogicTILE(11,2):RMUX54:O0 T1 0.695	; tc2.WD[3]
IMUX16: 12'b000001000_100	; I:5	; DataInA[4]	; <= LogicTILE(11,2):RMUX24:O0 T1 0.695	; tc2.WD[4]
IMUX17: 12'b100000000_001	; I:18	; DataInA[5]	; <= BramTILE(10,2):RMUX53:O0 T0 0.688	; tc2.WD[5]
IMUX18: 12'b000000100_010	; I:15	; DataInA[6]	; <= BramTILE(10,2):RMUX34:O0 T0 0.688	; tc2.WD[6]
IMUX19: 12'b001000000_001	; I:20	; DataInA[7]	; <= BramTILE(10,2):RMUX65:O0 T0 0.688	; tc2.WD[7]
IMUX20: 12'b000000010_100	; I:7	; DataInA[8]	; <= LogicTILE(11,2):RMUX72:O0 T1 0.695	; tc2.WD[8]
IMUX21: 12'b010000000_001	; I:19	; DataInA[9]	; <= BramTILE(10,2):RMUX59:O0 T0 0.688	; tc2.WD[9]
IMUX22: 12'b100000000_010	; I:9	; DataInA[10]	; <= BramTILE(10,2):RMUX10:O0 T0 0.688	; tc2.WD[10]
IMUX23: 12'b000001000_010	; I:14	; DataInA[11]	; <= BramTILE(10,2):RMUX36:O0 T0 0.688	; tc2.WD[11]
IMUX24: 12'b001000000_010	; I:11	; DataInA[12]	; <= BramTILE(10,2):RMUX22:O0 T0 0.688	; tc2.WD[12]
IMUX25: 12'b000000001_100	; I:8	; DataInA[13]	; <= BramTILE(10,2):RMUX05:O0 T0 0.688	; tc2.WD[13]
IMUX26: 12'b000001000_001	; I:23	; DataInA[14]	; <= BramTILE(10,2):RMUX82:O0 T0 0.688	; tc2.WD[14]
IMUX27: 12'b000001000_100	; I:5	; DataInA[15]	; <= LogicTILE(11,2):RMUX30:O0 T1 0.695	; tc2.WD[15]
IMUX28: 12'b000001000_010	; I:14	; DataInA[16]	; <= BramTILE(10,2):RMUX30:O0 T0 0.688	; tc2.WD[16]
IMUX29: 12'b000000001_010	; I:17	; DataInA[17]	; <= BramTILE(10,2):RMUX47:O0 T0 0.688	; tc2.WD[17]
IMUX30: 12'b000000010_010	; I:16	; <= BramTILE(10,2):RMUX40:O0 T0 0.381	; syn__1103_
IMUX31: 12'b000000100_010	; I:15	; <= BramTILE(10,2):RMUX41:O0 T0 0.381	; syn__1103_
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b000100000_001	; I:21	; AddressB[6]	; <= BramTILE(10,2):RMUX83:O0 T0 0.688	; tc2.IM[16]
IMUX58: 12'b000000010_100	; I:7	; AddressB[5]	; <= LogicTILE(11,2):RMUX84:O0 T1 0.695	; tc2.IM[15]
IMUX59: 12'b000010000_001	; I:22	; AddressB[4]	; <= BramTILE(10,2):RMUX84:O0 T0 0.688	; tc2.IM[14]
IMUX60: 12'b000000010_010	; I:16	; AddressB[3]	; <= BramTILE(10,2):RMUX52:O0 T0 0.688	; tc2.IM[13]
IMUX61: 12'b000010000_010	; I:13	; AddressB[2]	; <= BramTILE(10,2):RMUX35:O0 T0 0.688	; tc2.IM[12]
IMUX62: 12'b001000000_001	; I:20	; AddressB[1]	; <= BramTILE(10,2):RMUX72:O0 T0 0.688	; tc2.IM[11]
IMUX63: 12'b000001000_001	; I:23	; AddressB[0]	; <= BramTILE(10,2):RMUX89:O0 T0 0.688	; tc2.IM[10]
INIT_VAL: 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b0100000_100	; I:1	; <= BramTILE(10,2):BufMUX17:O0 T0 0.3	; IOaddr2[1]
RMUX01: 10'b0100000_100	; I:1	; <= LogicTILE(9,2):OMUX03:O0 T1 0.193	; syn__0179_
RMUX02: 10'b0100000_100	; I:1	; <= BramTILE(10,2):BufMUX17:O0 T0 0.3	; IOaddr2[1]
RMUX03: 10'b0010000_100	; I:2	; <= BramTILE(10,2):BufMUX18:O0 T0 0.3	; IOaddr2[2]
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0001000_001	; I:17	; <= BramTILE(10,3):RMUX27:O0 T4Y 0.527	; tc2.WD[13]
RMUX06: 10'b0000010_010	; I:12	; <= LogicTILE(6,2):RMUX01:O0 T4X 0.482	; tc2.WD[2]
RMUX07: 10'b0010000_100	; I:2	; <= BramTILE(10,2):BufMUX18:O0 T0 0.3	; IOaddr2[2]
RMUX08: 10'b0100000_100	; I:1	; <= BramTILE(10,2):BufMUX17:O0 T0 0.3	; IOaddr2[1]
RMUX09: 10'b0001000_100	; I:3	; <= BramTILE(10,2):BufMUX19:O0 T0 0.3	; IOaddr2[3]
RMUX10: 10'b0000010_100	; I:5	; <= LogicTILE(11,2):RMUX03:O0 T4X 0.44	; tc2.WD[10]
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0001000_001	; I:17	; <= BramTILE(10,3):RMUX50:O0 T4Y 0.527	; tc2.IM[8]
RMUX13: 10'b0100000_100	; I:1	; <= BramTILE(10,2):BufMUX17:O0 T0 0.3	; IOaddr2[1]
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b1000000_100	; I:0	; <= BramTILE(10,2):BufMUX16:O0 T0 0.3	; IOaddr2[0]
RMUX16: 10'b1000000_010	; I:7	; <= RogicTILE(13,2):RMUX49:O0 T4X 0.48	; tc2.WD[0]
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b1000000_100	; I:0	; <= BramTILE(10,2):BufMUX16:O0 T0 0.3	; IOaddr2[0]
RMUX20: 10'b0001000_100	; I:3	; <= BramTILE(10,2):BufMUX19:O0 T0 0.3	; IOaddr2[3]
RMUX21: 10'b1000000_100	; I:0	; <= BramTILE(10,2):BufMUX16:O0 T0 0.3	; IOaddr2[0]
RMUX22: 10'b0000001_100	; I:6	; <= LogicTILE(12,2):RMUX49:O0 T4X 0.475	; tc2.WD[12]
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b1000000_001	; I:14	; <= BramTILE(10,1):RMUX07:O0 T4Y 0.567	; IOvalue2[2]
RMUX25: 10'b0010000_100	; I:2	; <= BramTILE(10,2):BufMUX22:O0 T0 0.3	; IOaddr2[6]
RMUX26: 10'b0000001_010	; I:13	; <= BramTILE(10,1):RMUX32:O0 T4Y 0.527	; IOvalue2[4]
RMUX27: 10'b0000100_010	; I:11	; <= LogicTILE(7,2):RMUX08:O0 T4X 0.48	; tc2.WD[11]
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000100_001	; I:18	; <= BramTILE(10,4):RMUX57:O0 T4Y 0.567	; tc2.WD[1]
RMUX30: 10'b0000100_001	; I:18	; <= BramTILE(10,4):RMUX07:O0 T4Y 0.567	; tc2.WD[16]
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0100000_100	; I:1	; <= BramTILE(10,2):BufMUX21:O0 T0 0.3	; IOaddr2[5]
RMUX33: 10'b0010000_100	; I:2	; <= BramTILE(10,2):BufMUX22:O0 T0 0.3	; IOaddr2[6]
RMUX34: 10'b0000010_100	; I:5	; <= LogicTILE(11,2):RMUX33:O0 T4X 0.44	; tc2.WD[6]
RMUX35: 10'b0001000_001	; I:17	; <= BramTILE(10,3):RMUX57:O0 T4Y 0.527	; tc2.IM[12]
RMUX36: 10'b0000100_010	; I:11	; <= LogicTILE(7,2):RMUX08:O0 T4X 0.48	; tc2.WD[11]
RMUX37: 10'b0100000_100	; I:1	; <= BramTILE(10,2):BufMUX21:O0 T0 0.3	; IOaddr2[5]
RMUX38: 10'b0001000_100	; I:3	; <= BramTILE(10,2):BufMUX23:O0 T0 0.3	; IOaddr2[7]
RMUX39: 10'b1000000_100	; I:0	; <= BramTILE(10,2):BufMUX20:O0 T0 0.3	; IOaddr2[4]
RMUX40: 10'b0000010_001	; I:19	; <= BramTILE(10,5):RMUX07:O0 T4Y 0.606	; syn__1103_
RMUX41: 10'b0000010_001	; I:19	; <= BramTILE(10,5):RMUX07:O0 T4Y 0.606	; syn__1103_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b1000000_100	; I:0	; <= BramTILE(10,2):BufMUX20:O0 T0 0.3	; IOaddr2[4]
RMUX44: 10'b0001000_100	; I:3	; <= BramTILE(10,2):BufMUX23:O0 T0 0.3	; IOaddr2[7]
RMUX45: 10'b0100000_100	; I:1	; <= BramTILE(10,2):BufMUX21:O0 T0 0.3	; IOaddr2[5]
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0001000_001	; I:17	; <= BramTILE(10,3):RMUX07:O0 T4Y 0.527	; tc2.WD[17]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000001_010	; I:13	; <= BramTILE(10,1):RMUX85:O0 T4Y 0.527	; IOvalue2[14]
RMUX50: 10'b0000100_100	; I:4	; <= BramTILE(10,2):BufMUX34:O0 T0 0.3	; IOaddr2[8]
RMUX51: 10'b0001000_100	; I:3	; <= BramTILE(10,2):BufMUX27:O0 T0 0.3	; IOaddr2[12]
RMUX52: 10'b0001000_001	; I:17	; <= BramTILE(10,3):RMUX87:O0 T4Y 0.527	; tc2.IM[13]
RMUX53: 10'b0000001_010	; I:13	; <= BramTILE(10,1):RMUX39:O0 T4Y 0.527	; tc2.WD[5]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000010_010	; I:12	; <= LogicTILE(6,2):RMUX61:O0 T4X 0.482	; syn__0194_
RMUX56: 10'b1000000_100	; I:0	; <= BramTILE(10,2):BufMUX24:O0 T0 0.3	; IOaddr2[9]
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000100_001	; I:18	; <= BramTILE(10,4):RMUX87:O0 T4Y 0.567	; tc2.WD[9]
RMUX60: 10'b1000000_001	; I:14	; <= BramTILE(10,1):RMUX14:O0 T4Y 0.567	; IOvalue2[2]
RMUX61: 10'b0000100_100	; I:4	; <= BramTILE(10,2):BufMUX34:O0 T0 0.3	; IOaddr2[8]
RMUX62: 10'b0010000_100	; I:2	; <= BramTILE(10,2):BufMUX26:O0 T0 0.3	; IOaddr2[11]
RMUX63: 10'b0000001_100	; I:6	; <= LogicTILE(12,2):RMUX63:O0 T4X 0.475	; syn__0692_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0001000_001	; I:17	; <= BramTILE(10,3):RMUX37:O0 T4Y 0.527	; tc2.WD[7]
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b1000000_100	; I:0	; <= BramTILE(10,2):BufMUX24:O0 T0 0.3	; IOaddr2[9]
RMUX68: 10'b0001000_100	; I:3	; <= BramTILE(10,2):BufMUX27:O0 T0 0.3	; IOaddr2[12]
RMUX69: 10'b0100000_100	; I:1	; <= BramTILE(10,2):BufMUX25:O0 T0 0.3	; IOaddr2[10]
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000010_001	; I:19	; <= BramTILE(10,5):RMUX67:O0 T4Y 0.606	; tc2.IM[11]
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0100000_100	; I:1	; <= BramTILE(10,2):BufMUX29:O0 T0 0.3	; IOaddr2[14]
RMUX75: 10'b0000100_100	; I:4	; <= BramTILE(10,2):BufMUX35:O0 T0 0.3	; IOaddr2[17]
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000001_010	; I:13	; <= BramTILE(10,1):RMUX19:O0 T4Y 0.527	; IOvalue2[1]
RMUX79: 10'b0010000_010	; I:9	; <= LogicTILE(9,2):RMUX91:O0 T4X 0.44	; syn__0672_
RMUX80: 10'b1000000_001	; I:14	; <= BramTILE(10,1):RMUX44:O0 T4Y 0.567	; syn__1101_[1]
RMUX81: 10'b0010000_100	; I:2	; <= BramTILE(10,2):BufMUX30:O0 T0 0.3	; IOaddr2[15]
RMUX82: 10'b1000000_001	; I:14	; <= BramTILE(10,1):RMUX21:O0 T4Y 0.567	; tc2.WD[14]
RMUX83: 10'b0000100_001	; I:18	; <= BramTILE(10,4):RMUX21:O0 T4Y 0.567	; tc2.IM[16]
RMUX84: 10'b0010000_010	; I:9	; <= LogicTILE(9,2):RMUX68:O0 T4X 0.44	; tc2.IM[14]
RMUX85: 10'b0001000_001	; I:17	; <= BramTILE(10,3):RMUX44:O0 T4Y 0.527	; tc2.IM[7]
RMUX86: 10'b0001000_100	; I:3	; <= BramTILE(10,2):BufMUX31:O0 T0 0.3	; IOaddr2[16]
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0001000_001	; I:17	; <= BramTILE(10,3):RMUX67:O0 T4Y 0.527	; tc2.IM[10]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b1000000_100	; I:0	; <= BramTILE(10,2):BufMUX28:O0 T0 0.3	; IOaddr2[13]
RMUX92: 10'b0001000_001	; I:17	; <= BramTILE(10,3):RMUX21:O0 T4Y 0.527	; tc2.IM[1]
RMUX93: 10'b0000001_100	; I:6	; <= LogicTILE(12,2):RMUX93:O0 T4X 0.475	; syn__0700_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b1
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0001	; AsyncReset0
TileAsyncMUX01: 4'b0001	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0000	; WeRenA
TileWeRenMUX01: 4'b0001	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 11 2
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0001000_010	; I:10	; <= LogicTILE(9,2):RMUX74:O0 T4X 0.475	; syn__0175_
RMUX03: 10'b0000001_010	; I:13	; <= LogicTILE(11,1):RMUX02:O0 T4Y 0.527	; tc2.WD[10]
RMUX04: 10'b0001000_001	; I:17	; <= LogicTILE(11,3):RMUX27:O0 T4Y 0.527	; tc2.IM[1]
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000100_010	; I:11	; <= LogicTILE(8,2):RMUX01:O0 T4X 0.48	; syn__0197_
RMUX08: 10'b0010000_010	; I:9	; <= BramTILE(10,2):RMUX74:O0 T4X 0.44	; IOaddr2[14]
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000100_100	; I:4	; <= LogicTILE(11,2):RMUX08:O0 T0 0.381	; IOaddr2[14]
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b1000000_100	; I:0	; <= LogicTILE(11,2):OMUX02:O0 T0 0.197	; syn__0139_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0010000_010	; I:9	; <= BramTILE(10,2):RMUX01:O0 T4X 0.44	; syn__0179_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0001000_010	; I:10	; <= LogicTILE(9,2):RMUX51:O0 T4X 0.475	; syn__0716_
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0001000_010	; I:10	; <= LogicTILE(9,2):RMUX01:O0 T4X 0.475	; IOvalue2[14]
RMUX24: 10'b0001000_001	; I:17	; <= LogicTILE(11,3):RMUX07:O0 T4Y 0.527	; tc2.WD[4]
RMUX25: 10'b0000010_010	; I:12	; <= LogicTILE(7,2):RMUX31:O0 T4X 0.482	; syn__0674_
RMUX26: 10'b0100000_100	; I:1	; <= LogicTILE(11,2):OMUX17:O0 T0 0.197	; syn__0144_
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000100_001	; I:18	; <= LogicTILE(11,4):RMUX07:O0 T4Y 0.567	; tc2.WD[15]
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0010000_010	; I:9	; <= BramTILE(10,2):RMUX08:O0 T4X 0.44	; IOaddr2[1]
RMUX33: 10'b0000001_010	; I:13	; <= LogicTILE(11,1):RMUX32:O0 T4Y 0.527	; tc2.WD[6]
RMUX34: 10'b0000100_100	; I:4	; <= LogicTILE(11,2):RMUX32:O0 T0 0.381	; IOaddr2[1]
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0001000_010	; I:10	; <= LogicTILE(9,2):RMUX31:O0 T4X 0.475	; tc2.IM[7]
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0100000_100	; I:1	; <= LogicTILE(11,2):OMUX17:O0 T0 0.197	; syn__0144_
RMUX44: 10'b0000010_010	; I:12	; <= LogicTILE(7,2):RMUX81:O0 T4X 0.482	; syn__1076_
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0100000_010	; I:8	; <= LogicTILE(12,2):RMUX31:O0 T4X 0.482	; tc2.IM[9]
RMUX47: 10'b0000100_010	; I:11	; <= LogicTILE(8,2):RMUX31:O0 T4X 0.48	; syn__0064_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000010_100	; I:5	; <= LogicTILE(12,2):RMUX13:O0 T4X 0.44	; syn__0696_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0010000_010	; I:9	; <= BramTILE(10,2):RMUX15:O0 T4X 0.44	; IOaddr2[0]
RMUX54: 10'b0100000_010	; I:8	; <= LogicTILE(12,2):RMUX61:O0 T4X 0.482	; tc2.WD[3]
RMUX55: 10'b0000010_010	; I:12	; <= LogicTILE(7,2):RMUX61:O0 T4X 0.482	; syn__0816_
RMUX56: 10'b0010000_010	; I:9	; <= BramTILE(10,2):RMUX38:O0 T4X 0.44	; IOaddr2[7]
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000001_010	; I:13	; <= LogicTILE(11,1):RMUX62:O0 T4Y 0.527	; tc2.WD[0]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b1000000_100	; I:0	; <= LogicTILE(11,2):OMUX26:O0 T0 0.197	; syn__0154_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0010000_010	; I:9	; <= BramTILE(10,2):RMUX61:O0 T4X 0.44	; IOaddr2[8]
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0100000_010	; I:8	; <= LogicTILE(12,2):RMUX15:O0 T4X 0.482	; syn__0716_
RMUX70: 10'b0000001_010	; I:13	; <= LogicTILE(11,1):RMUX85:O0 T4Y 0.527	; IOvalue2[8]
RMUX71: 10'b0001000_001	; I:17	; <= LogicTILE(11,3):RMUX37:O0 T4Y 0.527	; tc2.IM[0]
RMUX72: 10'b0100000_010	; I:8	; <= LogicTILE(12,2):RMUX91:O0 T4X 0.482	; tc2.WD[8]
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0001000_010	; I:10	; <= LogicTILE(9,2):RMUX45:O0 T4X 0.475	; tc2.IM[8]
RMUX77: 10'b0001000_010	; I:10	; <= LogicTILE(9,2):RMUX45:O0 T4X 0.475	; tc2.IM[8]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000100_010	; I:11	; <= LogicTILE(8,2):RMUX45:O0 T4X 0.48	; syn__0065_
RMUX83: 10'b0000001_010	; I:13	; <= LogicTILE(11,1):RMUX69:O0 T4Y 0.527	; IOvalue2[1]
RMUX84: 10'b0001000_001	; I:17	; <= LogicTILE(11,3):RMUX44:O0 T4Y 0.527	; tc2.IM[15]
RMUX85: 10'b0001000_001	; I:17	; <= LogicTILE(11,3):RMUX44:O0 T4Y 0.527	; tc2.IM[15]
RMUX86: 10'b0010000_010	; I:9	; <= BramTILE(10,2):RMUX45:O0 T4X 0.44	; IOaddr2[5]
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000010_100	; I:5	; <= LogicTILE(12,2):RMUX43:O0 T4X 0.44	; IOvalue2[0]
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000001_010	; I:13	; <= LogicTILE(11,1):RMUX69:O0 T4Y 0.527	; IOvalue2[1]
RMUX93: 10'b0100000_100	; I:1	; <= LogicTILE(11,2):OMUX41:O0 T0 0.197	; syn__0014_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000100_001	; I:24	; A	; <= LogicTILE(11,2):RMUX82:O0 T0 1.143	; syn__0065_
alta_slice00_IMUX01: 12'b000010000_100	; I:4	; B	; <= LogicTILE(11,2):OMUX22:O0 T0 0.955	; syn__0140_
alta_slice00_IMUX02: 12'b000010000_001	; I:22	; C	; <= LogicTILE(11,2):RMUX70:O0 T0 1.014	; IOvalue2[8]
alta_slice00_IMUX03: 12'b000100000_001	; I:21	; D	; <= LogicTILE(11,2):RMUX65:O0 T0 0.688	; IOaddr2[8]
alta_slice00_LUT: 16'h3113
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0139_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000001_010	; I:17	; A	; <= LogicTILE(11,2):RMUX40:O0 T0 1.143	; tc2.IM[7]
alta_slice01_IMUX05: 12'b010000000_001	; I:19	; B	; <= LogicTILE(11,2):RMUX53:O0 T0 1.102	; IOaddr2[0]
alta_slice01_IMUX06: 12'b000001000_001	; I:23	; C	; <= LogicTILE(11,2):RMUX76:O0 T0 1.014	; tc2.IM[8]
alta_slice01_IMUX07: 12'b100000000_010	; I:9	; D	; <= LogicTILE(12,2):RMUX42:O0 T1 0.695	; IOvalue2[0]
alta_slice01_LUT: 16'hc6c0
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut	; syn__0003_
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0003_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b001000000_010	; I:11	; A	; <= LogicTILE(11,2):RMUX04:O0 T0 1.143	; tc2.IM[1]
alta_slice02_IMUX09: 12'b000010000_001	; I:22	; B	; <= LogicTILE(11,2):RMUX71:O0 T0 1.102	; tc2.IM[0]
alta_slice02_IMUX10: 12'b000000010_010	; I:16	; C	; <= LogicTILE(11,2):RMUX34:O0 T0 1.014	; IOaddr2[1]
alta_slice02_IMUX11: 12'b010000000_001	; I:19	; D	; <= LogicTILE(11,2):RMUX53:O0 T0 0.688	; IOaddr2[0]
alta_slice02_LUT: 16'h8000
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut	; syn__0806_
alta_slice02_OMUX07: 1'b0	; LutOut
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000100000_010	; I:12	; A	; <= LogicTILE(11,2):RMUX10:O0 T0 1.143	; IOaddr2[14]
alta_slice03_IMUX13: 12'b000001000_010	; I:14	; B	; <= LogicTILE(11,2):RMUX23:O0 T0 1.102	; IOvalue2[14]
alta_slice03_IMUX14: 12'b000000001_010	; I:17	; C	; <= LogicTILE(11,2):RMUX40:O0 T0 1.014	; tc2.IM[7]
alta_slice03_IMUX15: 12'b000001000_001	; I:23	; D	; <= LogicTILE(11,2):RMUX77:O0 T0 0.688	; tc2.IM[8]
alta_slice03_LUT: 16'h5a96
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut	; syn__0026_
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0026_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000010000_001	; I:22	; A	; <= LogicTILE(11,2):RMUX70:O0 T0 1.143	; IOvalue2[8]
alta_slice04_IMUX17: 12'b000100000_001	; I:21	; B	; <= LogicTILE(11,2):RMUX65:O0 T0 1.102	; IOaddr2[8]
alta_slice04_IMUX18: 12'b000000001_010	; I:17	; C	; <= LogicTILE(11,2):RMUX40:O0 T0 1.014	; tc2.IM[7]
alta_slice04_IMUX19: 12'b000001000_001	; I:23	; D	; <= LogicTILE(11,2):RMUX77:O0 T0 0.688	; tc2.IM[8]
alta_slice04_LUT: 16'hc028
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut	; syn__0019_
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b100000000_010	; I:9	; A	; <= LogicTILE(12,2):RMUX24:O0 T1 1.15	; tc2.IM[9]
alta_slice05_IMUX21: 12'b000000001_100	; I:8	; B	; <= LogicTILE(11,2):OMUX46:O0 T0 0.955	; syn__0145_
alta_slice05_IMUX22: 12'b000010000_100	; I:4	; C	; <= LogicTILE(11,2):OMUX19:O0 T0 0.867	; syn__0147_
alta_slice05_IMUX23: 12'b100000000_100	; I:0	; D	; <= LogicTILE(11,2):OMUX04:O0 T0 0.541	; syn__0003_
alta_slice05_LUT: 16'hccc8
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0144_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000010_001	; I:25	; A	; <= LogicTILE(11,2):RMUX88:O0 T0 1.143	; IOvalue2[0]
alta_slice06_IMUX25: 12'b010000000_001	; I:19	; B	; <= LogicTILE(11,2):RMUX53:O0 T0 1.102	; IOaddr2[0]
alta_slice06_IMUX26: 12'b000000001_010	; I:17	; C	; <= LogicTILE(11,2):RMUX40:O0 T0 1.014	; tc2.IM[7]
alta_slice06_IMUX27: 12'b000001000_001	; I:23	; D	; <= LogicTILE(11,2):RMUX77:O0 T0 0.688	; tc2.IM[8]
alta_slice06_LUT: 16'h0041
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0147_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000010000_001	; I:22	; A	; <= LogicTILE(11,2):RMUX70:O0 T0 1.143	; IOvalue2[8]
alta_slice07_IMUX29: 12'b000100000_001	; I:21	; B	; <= LogicTILE(11,2):RMUX65:O0 T0 1.102	; IOaddr2[8]
alta_slice07_IMUX30: 12'b000000001_010	; I:17	; C	; <= LogicTILE(11,2):RMUX40:O0 T0 1.014	; tc2.IM[7]
alta_slice07_IMUX31: 12'b100000000_001	; I:18	; D	; <= LogicTILE(11,2):RMUX47:O0 T0 0.688	; syn__0064_
alta_slice07_LUT: 16'he800
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0140_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b100000000_001	; I:18	; A	; <= LogicTILE(11,2):RMUX46:O0 T0 1.143	; tc2.IM[9]
alta_slice08_IMUX33: 12'b000001000_100	; I:5	; B	; <= LogicTILE(11,2):OMUX28:O0 T0 0.955	; syn__0156_
alta_slice08_IMUX34: 12'b100000000_010	; I:9	; C	; <= LogicTILE(12,2):RMUX12:O0 T1 1.021	; syn__0155_
alta_slice08_IMUX35: 12'b010000000_100	; I:1	; D	; <= LogicTILE(11,2):OMUX10:O0 T0 0.541	; syn__0026_
alta_slice08_LUT: 16'hc88c
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0154_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000100_001	; I:24	; A	; <= LogicTILE(11,2):RMUX82:O0 T0 1.143	; syn__0065_
alta_slice09_IMUX37: 12'b000001000_010	; I:14	; B	; <= LogicTILE(11,2):RMUX23:O0 T0 1.102	; IOvalue2[14]
alta_slice09_IMUX38: 12'b000100000_010	; I:12	; C	; <= LogicTILE(11,2):RMUX10:O0 T0 1.014	; IOaddr2[14]
alta_slice09_IMUX39: 12'b000000100_100	; I:6	; D	; <= LogicTILE(11,2):OMUX34:O0 T0 0.541	; syn__0157_
alta_slice09_LUT: 16'h00d7
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0156_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000010_010	; I:16	; A	; <= LogicTILE(11,2):RMUX34:O0 T0 1.143	; IOaddr2[1]
alta_slice10_IMUX41: 12'b000001000_001	; I:23	; B	; <= LogicTILE(11,2):RMUX77:O0 T0 1.102	; tc2.IM[8]
alta_slice10_IMUX42: 12'b000000001_010	; I:17	; C	; <= LogicTILE(11,2):RMUX40:O0 T0 1.014	; tc2.IM[7]
alta_slice10_IMUX43: 12'b000000100_001	; I:24	; D	; <= LogicTILE(11,2):RMUX83:O0 T0 0.688	; IOvalue2[1]
alta_slice10_LUT: 16'h8d5f
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0715_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000100000_010	; I:12	; A	; <= LogicTILE(11,2):RMUX10:O0 T0 1.143	; IOaddr2[14]
alta_slice11_IMUX45: 12'b000001000_010	; I:14	; B	; <= LogicTILE(11,2):RMUX23:O0 T0 1.102	; IOvalue2[14]
alta_slice11_IMUX46: 12'b000000001_010	; I:17	; C	; <= LogicTILE(11,2):RMUX40:O0 T0 1.014	; tc2.IM[7]
alta_slice11_IMUX47: 12'b100000000_001	; I:18	; D	; <= LogicTILE(11,2):RMUX47:O0 T0 0.688	; syn__0064_
alta_slice11_LUT: 16'he800
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut	; syn__0157_
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b100000000_001	; I:18	; A	; <= LogicTILE(11,2):RMUX46:O0 T0 1.143	; tc2.IM[9]
alta_slice12_IMUX49: 12'b000010000_010	; I:13	; B	; <= LogicTILE(11,2):RMUX17:O0 T0 1.102	; syn__0179_
alta_slice12_IMUX50: 12'b000001000_100	; I:5	; C	; <= LogicTILE(11,2):OMUX31:O0 T0 0.867	; syn__0715_
alta_slice12_IMUX51: 12'b100000000_100	; I:0	; D	; <= LogicTILE(11,2):OMUX04:O0 T0 0.541	; syn__0003_
alta_slice12_LUT: 16'he4b1
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut	; syn__0716_
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000001_010	; I:17	; A	; <= LogicTILE(11,2):RMUX40:O0 T0 1.143	; tc2.IM[7]
alta_slice13_IMUX53: 12'b000001000_001	; I:23	; B	; <= LogicTILE(11,2):RMUX77:O0 T0 1.102	; tc2.IM[8]
alta_slice13_IMUX54: 12'b000010000_001	; I:22	; C	; <= LogicTILE(11,2):RMUX70:O0 T0 1.014	; IOvalue2[8]
alta_slice13_IMUX55: 12'b000100000_001	; I:21	; D	; <= LogicTILE(11,2):RMUX65:O0 T0 0.688	; IOaddr2[8]
alta_slice13_LUT: 16'h659a
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut	; syn__0014_
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b0	; LutOut	; syn__0014_
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000010_001	; I:25	; A	; <= LogicTILE(11,2):RMUX88:O0 T0 1.143	; IOvalue2[0]
alta_slice14_IMUX57: 12'b010000000_001	; I:19	; B	; <= LogicTILE(11,2):RMUX53:O0 T0 1.102	; IOaddr2[0]
alta_slice14_IMUX58: 12'b000000001_010	; I:17	; C	; <= LogicTILE(11,2):RMUX40:O0 T0 1.014	; tc2.IM[7]
alta_slice14_IMUX59: 12'b100000000_001	; I:18	; D	; <= LogicTILE(11,2):RMUX47:O0 T0 0.688	; syn__0064_
alta_slice14_LUT: 16'he800
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0146_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000010_100	; I:7	; A	; <= LogicTILE(11,2):OMUX43:O0 T0 0.996	; syn__0146_
alta_slice15_IMUX61: 12'b010000000_001	; I:19	; B	; <= LogicTILE(11,2):RMUX53:O0 T0 1.102	; IOaddr2[0]
alta_slice15_IMUX62: 12'b000000100_001	; I:24	; C	; <= LogicTILE(11,2):RMUX82:O0 T0 1.014	; syn__0065_
alta_slice15_IMUX63: 12'b100000000_010	; I:9	; D	; <= LogicTILE(12,2):RMUX42:O0 T1 0.695	; IOvalue2[0]
alta_slice15_LUT: 16'h4515
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0145_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 12 2
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0100000_100	; I:1	; <= LogicTILE(11,2):OMUX03:O0 T1 0.193	; syn__0003_
RMUX04: 10'b0001000_010	; I:10	; <= BramTILE(10,2):RMUX51:O0 T4X 0.475	; IOaddr2[12]
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0001000_100	; I:3	; <= LogicTILE(12,2):OMUX11:O0 T0 0.197	; syn__0155_
RMUX13: 10'b0000001_010	; I:13	; <= LogicTILE(12,1):RMUX02:O0 T4Y 0.527	; syn__0696_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000100_010	; I:11	; <= LogicTILE(9,2):RMUX51:O0 T4X 0.48	; syn__0716_
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0001000_100	; I:3	; <= LogicTILE(11,2):OMUX09:O0 T1 0.193	; syn__0026_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0010000_100	; I:2	; <= LogicTILE(11,2):OMUX06:O0 T1 0.193	; syn__0806_
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000100_001	; I:18	; <= LogicTILE(12,4):RMUX73:O0 T4Y 0.567	; syn__1090_
RMUX24: 10'b0000010_001	; I:19	; <= LogicTILE(12,5):RMUX07:O0 T4Y 0.606	; tc2.IM[9]
RMUX25: 10'b0001000_001	; I:17	; <= LogicTILE(12,3):RMUX07:O0 T4Y 0.527	; tc2.IM[2]
RMUX26: 10'b0000100_001	; I:18	; <= LogicTILE(12,4):RMUX80:O0 T4Y 0.567	; syn__0688_
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0001000_010	; I:10	; <= BramTILE(10,2):RMUX81:O0 T4X 0.475	; IOaddr2[15]
RMUX29: 10'b0001000_010	; I:10	; <= BramTILE(10,2):RMUX81:O0 T4X 0.475	; IOaddr2[15]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000010_001	; I:19	; <= LogicTILE(12,5):RMUX07:O0 T4Y 0.606	; tc2.IM[9]
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b1000000_100	; I:0	; <= LogicTILE(11,2):OMUX12:O0 T1 0.193	; syn__0019_
RMUX34: 10'b0000001_010	; I:13	; <= LogicTILE(12,1):RMUX09:O0 T4Y 0.527	; IOvalue2[13]
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b1000000_010	; I:7	; <= LogicTILE(12,2):RMUX31:O0 T4X 0.48	; tc2.IM[9]
RMUX41: 10'b0000100_010	; I:11	; <= LogicTILE(9,2):RMUX31:O0 T4X 0.48	; tc2.IM[7]
RMUX42: 10'b0000001_010	; I:13	; <= LogicTILE(12,1):RMUX32:O0 T4Y 0.527	; IOvalue2[0]
RMUX43: 10'b0000001_010	; I:13	; <= LogicTILE(12,1):RMUX32:O0 T4Y 0.527	; IOvalue2[0]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000100_010	; I:11	; <= LogicTILE(9,2):RMUX31:O0 T4X 0.48	; tc2.IM[7]
RMUX47: 10'b1000000_010	; I:7	; <= LogicTILE(12,2):RMUX31:O0 T4X 0.48	; tc2.IM[9]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000001_010	; I:13	; <= LogicTILE(12,1):RMUX85:O0 T4Y 0.527	; tc2.WD[12]
RMUX50: 10'b0100000_100	; I:1	; <= LogicTILE(12,2):OMUX29:O0 T0 0.197	; syn__0797_
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000100_010	; I:11	; <= LogicTILE(9,2):RMUX61:O0 T4X 0.48	; syn__1092_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0001000_100	; I:3	; <= LogicTILE(12,2):OMUX35:O0 T0 0.197	; syn__1088_
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0001000_001	; I:17	; <= LogicTILE(12,3):RMUX14:O0 T4Y 0.527	; tc2.WD[3]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000001_010	; I:13	; <= LogicTILE(12,1):RMUX39:O0 T4Y 0.527	; syn__0692_
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000010_010	; I:12	; <= LogicTILE(8,2):RMUX91:O0 T4X 0.482	; tc2.IM[7]
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000100_010	; I:11	; <= LogicTILE(9,2):RMUX45:O0 T4X 0.48	; tc2.IM[8]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0100000_100	; I:1	; <= LogicTILE(11,2):OMUX39:O0 T1 0.193	; syn__0014_
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000100_010	; I:11	; <= LogicTILE(9,2):RMUX45:O0 T4X 0.48	; tc2.IM[8]
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0001000_010	; I:10	; <= BramTILE(10,2):RMUX68:O0 T4X 0.475	; IOaddr2[12]
RMUX86: 10'b1000000_100	; I:0	; <= LogicTILE(11,2):OMUX36:O0 T1 0.193	; syn__0716_
RMUX87: 10'b0000100_010	; I:11	; <= LogicTILE(9,2):RMUX45:O0 T4X 0.48	; tc2.IM[8]
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0001000_010	; I:10	; <= BramTILE(10,2):RMUX91:O0 T4X 0.475	; IOaddr2[13]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0001000_001	; I:17	; <= LogicTILE(12,3):RMUX44:O0 T4Y 0.527	; tc2.WD[8]
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b1000000_100	; I:0	; <= LogicTILE(12,2):OMUX38:O0 T0 0.197	; syn__0700_
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000010_100	; I:7	; B	; <= LogicTILE(12,2):OMUX40:O0 T0 0.955	; syn__0671_
alta_slice00_IMUX02: 12'b000100000_100	; I:3	; C	; <= LogicTILE(12,2):OMUX13:O0 T0 0.867	; syn__0087_
alta_slice00_IMUX03: 12'b100000000_001	; I:18	; D	; <= LogicTILE(12,2):RMUX47:O0 T0 0.688	; tc2.IM[9]
alta_slice00_LUT: 16'h030f
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut	; syn__0672_
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000100_001	; I:24	; A	; <= LogicTILE(12,2):RMUX82:O0 T0 1.143	; tc2.IM[8]
alta_slice01_IMUX05: 12'b100000000_010	; I:9	; B	; <= RogicTILE(13,2):RMUX30:O0 T1 1.109	; IOvalue2[15]
alta_slice01_IMUX06: 12'b100000000_001	; I:18	; C	; <= LogicTILE(12,2):RMUX46:O0 T0 1.014	; tc2.IM[7]
alta_slice01_IMUX07: 12'b000000100_010	; I:15	; D	; <= LogicTILE(12,2):RMUX29:O0 T0 0.688	; IOaddr2[15]
alta_slice01_LUT: 16'h74c0
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0699_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000100_001	; I:24	; A	; <= LogicTILE(12,2):RMUX82:O0 T0 1.143	; tc2.IM[8]
alta_slice02_IMUX09: 12'b000000001_010	; I:17	; B	; <= LogicTILE(12,2):RMUX41:O0 T0 1.102	; tc2.IM[7]
alta_slice02_IMUX10: 12'b000000010_010	; I:16	; C	; <= LogicTILE(12,2):RMUX34:O0 T0 1.014	; IOvalue2[13]
alta_slice02_IMUX11: 12'b000000010_001	; I:25	; D	; <= LogicTILE(12,2):RMUX89:O0 T0 0.688	; IOaddr2[13]
alta_slice02_LUT: 16'h9840
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0028_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b000001000_010	; I:14	; B	; <= LogicTILE(12,2):RMUX23:O0 T0 1.102	; syn__1090_
alta_slice03_IMUX14: 12'b000010000_100	; I:4	; C	; <= LogicTILE(12,2):OMUX19:O0 T0 0.867	; syn__0027_
alta_slice03_IMUX15: 12'b010000000_100	; I:1	; D	; <= LogicTILE(12,2):OMUX07:O0 T0 0.541	; syn__0028_
alta_slice03_LUT: 16'h0f03
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; syn__0155_
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000010000_100	; I:4	; A	; <= LogicTILE(12,2):OMUX19:O0 T0 0.996	; syn__0027_
alta_slice04_IMUX17: 12'b000001000_010	; I:14	; B	; <= LogicTILE(12,2):RMUX23:O0 T0 1.102	; syn__1090_
alta_slice04_IMUX18: 12'b010000000_100	; I:1	; C	; <= LogicTILE(12,2):OMUX07:O0 T0 0.867	; syn__0028_
alta_slice04_IMUX19: 12'b100000000_001	; I:18	; D	; <= LogicTILE(12,2):RMUX47:O0 T0 0.688	; tc2.IM[9]
alta_slice04_LUT: 16'h0036
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0087_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000000000_000	; I:-1	; B
alta_slice05_IMUX22: 12'b000001000_100	; I:5	; C	; <= LogicTILE(12,2):OMUX25:O0 T0 0.867	; syn__0029_
alta_slice05_IMUX23: 12'b000010000_100	; I:4	; D	; <= LogicTILE(12,2):OMUX22:O0 T0 0.541	; syn__0030_
alta_slice05_LUT: 16'h0ff0
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut	; syn__0149_
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000100_001	; I:24	; A	; <= LogicTILE(12,2):RMUX82:O0 T0 1.143	; tc2.IM[8]
alta_slice06_IMUX25: 12'b000000001_010	; I:17	; B	; <= LogicTILE(12,2):RMUX41:O0 T0 1.102	; tc2.IM[7]
alta_slice06_IMUX26: 12'b000000010_010	; I:16	; C	; <= LogicTILE(12,2):RMUX34:O0 T0 1.014	; IOvalue2[13]
alta_slice06_IMUX27: 12'b000000010_001	; I:25	; D	; <= LogicTILE(12,2):RMUX89:O0 T0 0.688	; IOaddr2[13]
alta_slice06_LUT: 16'h0423
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0027_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b100000000_010	; I:9	; B	; <= RogicTILE(13,2):RMUX30:O0 T1 1.109	; IOvalue2[15]
alta_slice07_IMUX30: 12'b000000100_010	; I:15	; C	; <= LogicTILE(12,2):RMUX28:O0 T0 1.014	; IOaddr2[15]
alta_slice07_IMUX31: 12'b000001000_001	; I:23	; D	; <= LogicTILE(12,2):RMUX77:O0 T0 0.688	; tc2.IM[8]
alta_slice07_LUT: 16'h0f33
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0030_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000001_010	; I:17	; B	; <= LogicTILE(12,2):RMUX41:O0 T0 1.102	; tc2.IM[7]
alta_slice08_IMUX34: 12'b000000100_010	; I:15	; C	; <= LogicTILE(12,2):RMUX28:O0 T0 1.014	; IOaddr2[15]
alta_slice08_IMUX35: 12'b000001000_001	; I:23	; D	; <= LogicTILE(12,2):RMUX77:O0 T0 0.688	; tc2.IM[8]
alta_slice08_LUT: 16'h33c3
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0029_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000100_010	; I:15	; A	; <= LogicTILE(12,2):RMUX28:O0 T0 1.143	; IOaddr2[15]
alta_slice09_IMUX37: 12'b000000010_001	; I:25	; B	; <= LogicTILE(12,2):RMUX89:O0 T0 1.102	; IOaddr2[13]
alta_slice09_IMUX38: 12'b001000000_010	; I:11	; C	; <= LogicTILE(12,2):RMUX04:O0 T0 1.014	; IOaddr2[12]
alta_slice09_IMUX39: 12'b100000000_010	; I:9	; D	; <= RogicTILE(13,2):RMUX42:O0 T1 0.695	; IOaddr2[14]
alta_slice09_LUT: 16'h0001
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0797_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000100000_100	; I:3	; A	; <= LogicTILE(12,2):OMUX19:O0 T0 0.996	; syn__0027_
alta_slice10_IMUX41: 12'b000010000_010	; I:13	; B	; <= LogicTILE(12,2):RMUX17:O0 T0 1.102	; syn__0026_
alta_slice10_IMUX42: 12'b010000000_100	; I:1	; C	; <= LogicTILE(12,2):OMUX07:O0 T0 0.867	; syn__0028_
alta_slice10_IMUX43: 12'b000001000_010	; I:14	; D	; <= LogicTILE(12,2):RMUX23:O0 T0 0.688	; syn__1090_
alta_slice10_LUT: 16'h4044
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__1089_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000010000_100	; I:4	; A	; <= LogicTILE(12,2):OMUX25:O0 T0 0.996	; syn__0029_
alta_slice11_IMUX45: 12'b000100000_100	; I:3	; B	; <= LogicTILE(12,2):OMUX22:O0 T0 0.955	; syn__0030_
alta_slice11_IMUX46: 12'b000000001_100	; I:8	; C	; <= LogicTILE(12,2):OMUX43:O0 T0 0.867	; syn__0031_
alta_slice11_IMUX47: 12'b000001000_100	; I:5	; D	; <= LogicTILE(12,2):OMUX31:O0 T0 0.541	; syn__1089_
alta_slice11_LUT: 16'h7771
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; syn__1088_
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000000001_100	; I:8	; B	; <= LogicTILE(12,2):OMUX46:O0 T0 0.955	; syn__0148_
alta_slice12_IMUX50: 12'b000000001_010	; I:17	; C	; <= LogicTILE(12,2):RMUX40:O0 T0 1.014	; tc2.IM[9]
alta_slice12_IMUX51: 12'b100000000_100	; I:0	; D	; <= LogicTILE(12,2):OMUX04:O0 T0 0.541	; syn__0699_
alta_slice12_LUT: 16'h0333
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b0	; LutOut	; syn__0700_
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000100_001	; I:24	; A	; <= LogicTILE(12,2):RMUX82:O0 T0 1.143	; tc2.IM[8]
alta_slice13_IMUX53: 12'b000000001_010	; I:17	; B	; <= LogicTILE(12,2):RMUX41:O0 T0 1.102	; tc2.IM[7]
alta_slice13_IMUX54: 12'b000000010_010	; I:16	; C	; <= LogicTILE(12,2):RMUX34:O0 T0 1.014	; IOvalue2[13]
alta_slice13_IMUX55: 12'b000000010_001	; I:25	; D	; <= LogicTILE(12,2):RMUX89:O0 T0 0.688	; IOaddr2[13]
alta_slice13_LUT: 16'h5cc0
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0671_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000100_001	; I:24	; A	; <= LogicTILE(12,2):RMUX82:O0 T0 1.143	; tc2.IM[8]
alta_slice14_IMUX57: 12'b100000000_010	; I:9	; B	; <= RogicTILE(13,2):RMUX06:O0 T1 1.109	; IOvalue2[14]
alta_slice14_IMUX58: 12'b100000000_001	; I:18	; C	; <= LogicTILE(12,2):RMUX46:O0 T0 1.014	; tc2.IM[7]
alta_slice14_IMUX59: 12'b100000000_010	; I:9	; D	; <= RogicTILE(13,2):RMUX18:O0 T1 0.695	; IOaddr2[14]
alta_slice14_LUT: 16'ha440
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0031_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000010_100	; I:7	; A	; <= LogicTILE(12,2):OMUX43:O0 T0 0.996	; syn__0031_
alta_slice15_IMUX61: 12'b100000000_001	; I:18	; B	; <= LogicTILE(12,2):RMUX47:O0 T0 1.102	; tc2.IM[9]
alta_slice15_IMUX62: 12'b000001000_100	; I:5	; C	; <= LogicTILE(12,2):OMUX31:O0 T0 0.867	; syn__1089_
alta_slice15_IMUX63: 12'b001000000_100	; I:2	; D	; <= LogicTILE(12,2):OMUX16:O0 T0 0.541	; syn__0149_
alta_slice15_LUT: 16'h0132
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0148_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.RogicTILE 13 2
OMUX00: 1'b0
OMUX01: 1'b0
OMUX02: 1'b0
OMUX03: 1'b0
OMUX04: 1'b0
OMUX05: 1'b0
OMUX06: 1'b0
OMUX07: 1'b0
OMUX08: 1'b0
OMUX09: 1'b0
OMUX10: 1'b0
OMUX11: 1'b0
OMUX12: 1'b0
OMUX13: 1'b0
OMUX14: 1'b0
OMUX15: 1'b0
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000010_010	; I:12	; <= LogicTILE(9,2):RMUX01:O0 T4X 0.482	; IOvalue2[14]
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000100_010	; I:11	; <= BramTILE(10,2):RMUX74:O0 T4X 0.48	; IOaddr2[14]
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b1000000_100	; I:0	; <= LogicTILE(12,2):OMUX00:O0 T1 0.193	; syn__0672_
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000001_010	; I:13	; <= RogicTILE(13,1):RMUX55:O0 T4Y 0.527	; IOvalue2[15]
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0001000_010	; I:10	; <= LogicTILE(11,2):RMUX08:O0 T4X 0.475	; IOaddr2[14]
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_010	; I:10	; <= LogicTILE(11,2):RMUX61:O0 T4X 0.475	; tc2.WD[0]
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000000_000	; I:-1
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
__NAME: IOTILE_ROUTE

.IOTILE 0 1
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0000_001	; I:-1
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_001	; I:-1
IOMUX09: 7'b0000_001	; I:-1
IOMUX10: 7'b0000_001	; I:-1
IOMUX11: 7'b0000_001	; I:-1
IOMUX12: 7'b0000_001	; I:-1
IOMUX13: 7'b0000_001	; I:-1
IOMUX14: 7'b0000_001	; I:-1
IOMUX15: 7'b0000_001	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_S4

.IOTILE 1 1
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0000_001	; I:-1
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_001	; I:-1
IOMUX09: 7'b0000_001	; I:-1
IOMUX10: 7'b0000_001	; I:-1
IOMUX11: 7'b0000_001	; I:-1
IOMUX12: 7'b0000_001	; I:-1
IOMUX13: 7'b0000_001	; I:-1
IOMUX14: 7'b0000_001	; I:-1
IOMUX15: 7'b0000_001	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_S4

.IOTILE 2 1
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0100_010	; I:5	; <= IOTILE(2,1):RMUX20:O0 T0 0.877	; syn__1100_[6]
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b0100_100	; I:1	; <= IOTILE(2,1):RMUX04:O0 T0 0.877	; syn__1100_[7]
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_000	; I:-1
IOMUX09: 7'b0000_001	; I:-1
IOMUX10: 7'b0000_000	; I:-1
IOMUX11: 7'b0000_001	; I:-1
IOMUX12: 7'b0000_000	; I:-1
IOMUX13: 7'b0000_001	; I:-1
IOMUX14: 7'b0000_000	; I:-1
IOMUX15: 7'b0000_001	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b100_010	; I:3	; <= LogicTILE(2,3):RMUX27:O0 T4Y 0.567	; syn__1100_[7]
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b001_010	; I:5	; <= LogicTILE(2,5):RMUX87:O0 T4Y 0.623	; syn__1100_[6]
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_S4

.IOTILE 4 1
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
GclkDMUX00: 4'b0000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0010_100	; I:2	; <= IOTILE(4,1):RMUX08:O0 T0 0.877	; syn__1101_[0]
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b1000_010	; I:4	; <= IOTILE(4,1):RMUX16:O0 T0 0.877	; syn__1101_[1]
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_000	; I:-1
IOMUX09: 7'b0000_001	; I:-1
IOMUX10: 7'b0000_000	; I:-1
IOMUX11: 7'b0000_001	; I:-1
IOMUX12: 7'b0000_000	; I:-1
IOMUX13: 7'b0000_001	; I:-1
IOMUX14: 7'b0000_000	; I:-1
IOMUX15: 7'b0000_001	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b010_100	; I:1	; <= LogicTILE(4,3):RMUX07:O0 T4Y 0.567	; syn__1101_[0]
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b001_010	; I:5	; <= LogicTILE(4,3):RMUX14:O0 T4Y 0.567	; syn__1101_[1]
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_S4_G1

.IOTILE 5 1
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
GclkDMUX00: 4'b0000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0010_010	; I:6	; <= IOTILE(5,1):RMUX24:O0 T0 0.877	; syn__1101_[2]
IOMUX01: 7'b0010_100	; I:2	; <= IOTILE(5,1):RMUX08:O0 T0 0.877	; syn__1101_[3]
IOMUX02: 7'b1000_010	; I:4	; <= IOTILE(5,1):RMUX16:O0 T0 0.877	; syn__1101_[4]
IOMUX03: 7'b0001_010	; I:7	; <= IOTILE(5,1):RMUX28:O0 T0 0.877	; syn__1101_[5]
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_000	; I:-1
IOMUX09: 7'b0000_000	; I:-1
IOMUX10: 7'b0000_000	; I:-1
IOMUX11: 7'b0000_000	; I:-1
IOMUX12: 7'b0000_000	; I:-1
IOMUX13: 7'b0000_000	; I:-1
IOMUX14: 7'b0000_000	; I:-1
IOMUX15: 7'b0000_000	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b010_010	; I:4	; <= LogicTILE(5,2):RMUX80:O0 T4Y 0.527	; syn__1101_[3]
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b010_100	; I:1	; <= LogicTILE(5,3):RMUX37:O0 T4Y 0.567	; syn__1101_[4]
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b010_010	; I:4	; <= LogicTILE(5,2):RMUX44:O0 T4Y 0.527	; syn__1101_[2]
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b001_100	; I:2	; <= LogicTILE(5,2):RMUX21:O0 T4Y 0.527	; syn__1101_[5]
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_S4_G1

.IOTILE 6 1
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
GclkDMUX00: 4'b0000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b1000_010	; I:4	; <= IOTILE(6,1):RMUX16:O0 T0 0.877	; syn__1101_[6]
IOMUX01: 7'b0010_100	; I:2	; <= IOTILE(6,1):RMUX08:O0 T0 0.877	; syn__1101_[7]
IOMUX02: 7'b0100_100	; I:1	; <= IOTILE(6,1):RMUX04:O0 T0 0.877	; syn__1102_[0]
IOMUX03: 7'b0001_100	; I:3	; <= IOTILE(6,1):RMUX12:O0 T0 0.877	; syn__1102_[1]
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_000	; I:-1
IOMUX09: 7'b0000_000	; I:-1
IOMUX10: 7'b0000_000	; I:-1
IOMUX11: 7'b0000_000	; I:-1
IOMUX12: 7'b0000_000	; I:-1
IOMUX13: 7'b0000_000	; I:-1
IOMUX14: 7'b0000_000	; I:-1
IOMUX15: 7'b0000_000	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b010_100	; I:1	; <= LogicTILE(6,5):RMUX50:O0 T4Y 0.623	; syn__1102_[0]
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b010_100	; I:1	; <= LogicTILE(6,3):RMUX07:O0 T4Y 0.567	; syn__1101_[7]
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b010_100	; I:1	; <= LogicTILE(6,5):RMUX80:O0 T4Y 0.623	; syn__1102_[1]
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b001_010	; I:5	; <= LogicTILE(6,3):RMUX14:O0 T4Y 0.567	; syn__1101_[6]
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_S4_G1

.IOTILE 7 1
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
GclkDMUX00: 4'b0000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0000_001	; I:-1
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_001	; I:-1
IOMUX05: 7'b0000_001	; I:-1
IOMUX06: 7'b0000_001	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_001	; I:-1
IOMUX09: 7'b0000_001	; I:-1
IOMUX10: 7'b0000_001	; I:-1
IOMUX11: 7'b0000_001	; I:-1
IOMUX12: 7'b0000_001	; I:-1
IOMUX13: 7'b0000_001	; I:-1
IOMUX14: 7'b0000_001	; I:-1
IOMUX15: 7'b0000_001	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_S4_G1

.UFMTILE 8 1
BBMUXE00: 9'b000000000
BBMUXE01: 9'b000000000
BBMUXE02: 9'b000000000
BBMUXE03: 9'b000000000
BBMUXE04: 9'b000000000
BBMUXE05: 9'b000000000
BBMUXN00: 9'b000000000
BBMUXN01: 9'b000000000
BBMUXN02: 9'b000000000
BBMUXN03: 9'b000000000
GdrvMUX00: 12'b000000000000
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
SeamMUX08: 8'b00000000
SeamMUX09: 8'b00000000
__NAME: AG1200_IOTILE_BOOT_PLL

.LogicTILE 9 1
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0	; AsyncReset_X1011_Y1001_GND
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0	; AsyncReset_X1011_Y1001_GND
AsyncMUX05: 1'b0	; AsyncReset_X1011_Y1001_GND
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0	; AsyncReset_X1011_Y1001_GND
AsyncMUX11: 1'b0	; AsyncReset_X1011_Y1001_GND
AsyncMUX12: 1'b0	; AsyncReset_X1011_Y1001_GND
AsyncMUX13: 1'b0	; AsyncReset_X1011_Y1001_GND
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0	; AsyncReset_X1011_Y1001_GND
ClkMUX00: 1'b0
ClkMUX01: 1'b0	; syn__1103__X1011_Y1001_SIG_VCC
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0	; syn__1103__X1011_Y1001_SIG_VCC
ClkMUX05: 1'b0	; syn__1103__X1011_Y1001_SIG_VCC
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0	; syn__1103__X1011_Y1001_SIG_VCC
ClkMUX11: 1'b0	; syn__1103__X1011_Y1001_SIG_VCC
ClkMUX12: 1'b0	; syn__1103__X1011_Y1001_SIG_VCC
ClkMUX13: 1'b0	; syn__1103__X1011_Y1001_SIG_VCC
ClkMUX14: 1'b0
ClkMUX15: 1'b0	; syn__1103__X1011_Y1001_SIG_VCC
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000001_0010	; I:23	; <= LogicTILE(9,1):RMUX05:O0 T0 0.381	; syn__1103_
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0100000_100	; I:1	; <= LogicTILE(9,1):OMUX05:O0 T0 0.197	; syn__1101_[5]
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000010_100	; I:5	; <= BramTILE(10,1):RMUX03:O0 T4X 0.44	; IOvalue2[2]
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000010_100	; I:5	; <= BramTILE(10,1):RMUX26:O0 T4X 0.44	; syn__0018_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0001000_001	; I:17	; <= LogicTILE(9,2):RMUX27:O0 T4Y 0.527	; IOaddr2[9]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000010_100	; I:5	; <= BramTILE(10,1):RMUX49:O0 T4X 0.44	; IOaddr2[5]
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b1000000_100	; I:0	; <= LogicTILE(9,1):OMUX02:O0 T0 0.197	; syn__0679_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0001000_001	; I:17	; <= LogicTILE(9,2):RMUX73:O0 T4Y 0.527	; IOaddr2[4]
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0001000_100	; I:3	; <= LogicTILE(9,1):OMUX23:O0 T0 0.197	; syn__0017_
RMUX26: 10'b0001000_001	; I:17	; <= LogicTILE(9,2):RMUX80:O0 T4Y 0.527	; IOaddr2[3]
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000100_100	; I:4	; <= LogicTILE(9,1):RMUX26:O0 T0 0.381	; IOaddr2[3]
RMUX29: 10'b0000010_001	; I:19	; <= LogicTILE(9,4):RMUX57:O0 T4Y 0.606	; tc2.IM[8]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000010_100	; I:5	; <= BramTILE(10,1):RMUX79:O0 T4X 0.44	; tc2.IM[10]
RMUX32: 10'b0100000_100	; I:1	; <= LogicTILE(9,1):OMUX17:O0 T0 0.197	; syn__1101_[2]
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000010_100	; I:5	; <= BramTILE(10,1):RMUX33:O0 T4X 0.44	; IOvalue2[7]
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000010_100	; I:5	; <= BramTILE(10,1):RMUX33:O0 T4X 0.44	; IOvalue2[7]
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0001000_001	; I:17	; <= LogicTILE(9,2):RMUX57:O0 T4Y 0.527	; IOaddr2[16]
RMUX46: 10'b0000100_001	; I:18	; <= LogicTILE(9,3):RMUX07:O0 T4Y 0.567	; tc2.IM[7]
RMUX47: 10'b0000001_001	; I:20	; <= LogicTILE(9,5):RMUX07:O0 T4Y 0.623	; syn__1103_
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b1000000_010	; I:7	; <= LogicTILE(12,1):RMUX13:O0 T4X 0.48	; syn__0803_
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000010_100	; I:5	; <= BramTILE(10,1):RMUX63:O0 T4X 0.44	; IOvalue2[9]
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000010_100	; I:5	; <= BramTILE(10,1):RMUX86:O0 T4X 0.44	; IOvalue2[15]
RMUX62: 10'b0001000_100	; I:3	; <= LogicTILE(9,1):OMUX35:O0 T0 0.197	; syn__1101_[4]
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b1000000_100	; I:0	; <= LogicTILE(9,1):OMUX26:O0 T0 0.197	; syn__0794_
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000001_001	; I:20	; <= LogicTILE(9,5):RMUX87:O0 T4Y 0.623	; syn__0036_
RMUX69: 10'b0100000_100	; I:1	; <= LogicTILE(9,1):OMUX29:O0 T0 0.197	; syn__0006_
RMUX70: 10'b0000010_100	; I:5	; <= BramTILE(10,1):RMUX13:O0 T4X 0.44	; IOaddr2[8]
RMUX71: 10'b0001000_001	; I:17	; <= LogicTILE(9,2):RMUX37:O0 T4Y 0.527	; syn__0795_
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0100000_100	; I:1	; <= LogicTILE(9,1):OMUX41:O0 T0 0.197	; syn__1101_[6]
RMUX75: 10'b0001000_100	; I:3	; <= LogicTILE(9,1):OMUX47:O0 T0 0.197	; syn__1101_[3]
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000010_100	; I:5	; <= BramTILE(10,1):RMUX20:O0 T4X 0.44	; IOvalue2[3]
RMUX82: 10'b0001000_001	; I:17	; <= LogicTILE(9,2):RMUX21:O0 T4Y 0.527	; IOaddr2[2]
RMUX83: 10'b0000100_100	; I:4	; <= LogicTILE(9,1):RMUX81:O0 T0 0.381	; IOvalue2[3]
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b1000000_100	; I:0	; <= LogicTILE(9,1):OMUX38:O0 T0 0.197	; syn__1101_[7]
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0001000_001	; I:17	; <= LogicTILE(9,2):RMUX67:O0 T4Y 0.527	; IOaddr2[6]
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0010000_100	; I:2	; <= LogicTILE(9,1):OMUX44:O0 T0 0.197	; syn__0693_
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000010_100	; I:5	; <= BramTILE(10,1):RMUX43:O0 T4X 0.44	; IOvalue2[5]
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0001
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0010	; syn__1103_
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000100_010	; I:15	; A	; <= LogicTILE(9,1):RMUX28:O0 T0 1.143	; IOaddr2[3]
alta_slice00_IMUX01: 12'b000000100_010	; I:15	; B	; <= LogicTILE(9,1):RMUX29:O0 T0 1.102	; tc2.IM[8]
alta_slice00_IMUX02: 12'b100000000_001	; I:18	; C	; <= LogicTILE(9,1):RMUX46:O0 T0 1.014	; tc2.IM[7]
alta_slice00_IMUX03: 12'b000000100_001	; I:24	; D	; <= LogicTILE(9,1):RMUX83:O0 T0 0.688	; IOvalue2[3]
alta_slice00_LUT: 16'h72a0
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0679_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000000_000	; I:-1	; A
alta_slice01_IMUX05: 12'b000100000_001	; I:21	; B	; <= LogicTILE(9,1):RMUX65:O0 T0 1.102	; syn__0794_
alta_slice01_IMUX06: 12'b000000000_000	; I:-1	; C
alta_slice01_IMUX07: 12'b000000001_001	; I:26	; D	; <= LogicTILE(9,1):RMUX95:O0 T0 0.688	; IOvalue2[5]
alta_slice01_LUT: 16'hfc30
alta_slice01_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b1	; Q	; syn__1101_[5]
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000100_010	; I:15	; A	; <= LogicTILE(9,1):RMUX28:O0 T0 1.143	; IOaddr2[3]
alta_slice02_IMUX09: 12'b000001000_010	; I:14	; B	; <= LogicTILE(9,1):RMUX23:O0 T0 1.102	; IOaddr2[4]
alta_slice02_IMUX10: 12'b000000100_001	; I:24	; C	; <= LogicTILE(9,1):RMUX82:O0 T0 1.014	; IOaddr2[2]
alta_slice02_IMUX11: 12'b000010000_010	; I:13	; D	; <= LogicTILE(9,1):RMUX17:O0 T0 0.688	; IOaddr2[5]
alta_slice02_LUT: 16'h8000
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0805_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000010000_001	; I:22	; A	; <= LogicTILE(9,1):RMUX70:O0 T0 1.143	; IOaddr2[8]
alta_slice03_IMUX13: 12'b010000000_010	; I:10	; B	; <= BramTILE(10,1):RMUX78:O0 T1 1.109	; IOaddr2[9]
alta_slice03_IMUX14: 12'b000000010_001	; I:25	; C	; <= LogicTILE(9,1):RMUX88:O0 T0 1.014	; IOaddr2[6]
alta_slice03_IMUX15: 12'b010000000_010	; I:10	; D	; <= BramTILE(10,1):RMUX90:O0 T1 0.695	; IOaddr2[7]
alta_slice03_LUT: 16'h8000
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0804_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000000000_000	; I:-1	; A
alta_slice04_IMUX17: 12'b100000000_010	; I:9	; B	; <= BramTILE(10,1):RMUX06:O0 T1 1.109	; IOvalue2[1]
alta_slice04_IMUX18: 12'b000000000_000	; I:-1	; C
alta_slice04_IMUX19: 12'b000100000_001	; I:21	; D	; <= LogicTILE(9,1):RMUX65:O0 T0 0.688	; syn__0794_
alta_slice04_LUT: 16'hccf0
alta_slice04_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice04_OMUX12: 1'b1	; Q	; syn__1101_[1]
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000000_000	; I:-1	; A
alta_slice05_IMUX21: 12'b000100000_001	; I:21	; B	; <= LogicTILE(9,1):RMUX65:O0 T0 1.102	; syn__0794_
alta_slice05_IMUX22: 12'b000000000_000	; I:-1	; C
alta_slice05_IMUX23: 12'b001000000_010	; I:11	; D	; <= LogicTILE(9,1):RMUX05:O0 T0 0.688	; IOvalue2[2]
alta_slice05_LUT: 16'hfc30
alta_slice05_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b1	; Q	; syn__1101_[2]
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000100000_010	; I:12	; B	; <= LogicTILE(9,1):RMUX11:O0 T0 1.102	; IOaddr2[9]
alta_slice06_IMUX26: 12'b001000000_001	; I:20	; C	; <= LogicTILE(9,1):RMUX58:O0 T0 1.014	; IOvalue2[9]
alta_slice06_IMUX27: 12'b000000100_010	; I:15	; D	; <= LogicTILE(9,1):RMUX29:O0 T0 0.688	; tc2.IM[8]
alta_slice06_LUT: 16'h330f
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut	; syn__0018_
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b010000000_010	; I:10	; B	; <= BramTILE(10,1):RMUX78:O0 T1 1.109	; IOaddr2[9]
alta_slice07_IMUX30: 12'b100000000_001	; I:18	; C	; <= LogicTILE(9,1):RMUX46:O0 T0 1.014	; tc2.IM[7]
alta_slice07_IMUX31: 12'b000000100_010	; I:15	; D	; <= LogicTILE(9,1):RMUX29:O0 T0 0.688	; tc2.IM[8]
alta_slice07_LUT: 16'h0fc3
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut	; syn__0017_
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b010000000_100	; I:1	; A	; <= LogicTILE(9,1):OMUX07:O0 T0 0.996	; syn__0805_
alta_slice08_IMUX33: 12'b010000000_100	; I:1	; B	; <= LogicTILE(9,1):OMUX10:O0 T0 0.955	; syn__0804_
alta_slice08_IMUX34: 12'b010000000_010	; I:10	; C	; <= BramTILE(10,1):RMUX60:O0 T1 1.021	; syn__0806_
alta_slice08_IMUX35: 12'b000010000_001	; I:22	; D	; <= LogicTILE(9,1):RMUX71:O0 T0 0.688	; syn__0795_
alta_slice08_LUT: 16'h8000
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut
alta_slice08_OMUX26: 1'b0	; LutOut	; syn__0794_
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000100_001	; I:24	; B	; <= LogicTILE(9,1):RMUX83:O0 T0 1.102	; IOvalue2[3]
alta_slice09_IMUX38: 12'b000000100_010	; I:15	; C	; <= LogicTILE(9,1):RMUX28:O0 T0 1.014	; IOaddr2[3]
alta_slice09_IMUX39: 12'b000000100_010	; I:15	; D	; <= LogicTILE(9,1):RMUX29:O0 T0 0.688	; tc2.IM[8]
alta_slice09_LUT: 16'h0f33
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut
alta_slice09_OMUX29: 1'b0	; LutOut	; syn__0006_
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b100000000_010	; I:9	; A	; <= BramTILE(10,1):RMUX00:O0 T1 1.15	; IOvalue2[0]
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000000_000	; I:-1	; C
alta_slice10_IMUX43: 12'b000100000_001	; I:21	; D	; <= LogicTILE(9,1):RMUX65:O0 T0 0.688	; syn__0794_
alta_slice10_LUT: 16'haaf0
alta_slice10_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice10_OMUX30: 1'b1	; Q	; syn__1101_[0]
alta_slice10_OMUX31: 1'b0	; LutOut
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b000000000_000	; I:-1	; A
alta_slice11_IMUX45: 12'b100000000_010	; I:9	; B	; <= BramTILE(10,1):RMUX30:O0 T1 1.109	; IOvalue2[4]
alta_slice11_IMUX46: 12'b000000000_000	; I:-1	; C
alta_slice11_IMUX47: 12'b000100000_001	; I:21	; D	; <= LogicTILE(9,1):RMUX65:O0 T0 0.688	; syn__0794_
alta_slice11_LUT: 16'hccf0
alta_slice11_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b1	; Q	; syn__1101_[4]
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000010_010	; I:16	; A	; <= LogicTILE(9,1):RMUX34:O0 T0 1.143	; IOvalue2[7]
alta_slice12_IMUX49: 12'b000000000_000	; I:-1	; B
alta_slice12_IMUX50: 12'b000000000_000	; I:-1	; C
alta_slice12_IMUX51: 12'b000100000_001	; I:21	; D	; <= LogicTILE(9,1):RMUX65:O0 T0 0.688	; syn__0794_
alta_slice12_LUT: 16'haaf0
alta_slice12_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut
alta_slice12_OMUX38: 1'b1	; Q	; syn__1101_[7]
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b000100000_001	; I:21	; B	; <= LogicTILE(9,1):RMUX65:O0 T0 1.102	; syn__0794_
alta_slice13_IMUX54: 12'b000000000_000	; I:-1	; C
alta_slice13_IMUX55: 12'b100000000_010	; I:9	; D	; <= BramTILE(10,1):RMUX42:O0 T1 0.695	; IOvalue2[6]
alta_slice13_LUT: 16'hfc30
alta_slice13_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut
alta_slice13_OMUX41: 1'b1	; Q	; syn__1101_[6]
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b001000000_001	; I:20	; A	; <= LogicTILE(9,1):RMUX58:O0 T0 1.143	; IOvalue2[9]
alta_slice14_IMUX57: 12'b000100000_010	; I:12	; B	; <= LogicTILE(9,1):RMUX11:O0 T0 1.102	; IOaddr2[9]
alta_slice14_IMUX58: 12'b100000000_001	; I:18	; C	; <= LogicTILE(9,1):RMUX46:O0 T0 1.014	; tc2.IM[7]
alta_slice14_IMUX59: 12'b000000100_010	; I:15	; D	; <= LogicTILE(9,1):RMUX29:O0 T0 0.688	; tc2.IM[8]
alta_slice14_LUT: 16'h60e8
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut	; syn__0693_
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000100_001	; I:24	; B	; <= LogicTILE(9,1):RMUX83:O0 T0 1.102	; IOvalue2[3]
alta_slice15_IMUX62: 12'b000000000_000	; I:-1	; C
alta_slice15_IMUX63: 12'b000100000_001	; I:21	; D	; <= LogicTILE(9,1):RMUX65:O0 T0 0.688	; syn__0794_
alta_slice15_LUT: 16'hccf0
alta_slice15_LUTCMUX: 2'b10	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b1	; Q	; syn__1101_[3]
alta_slice15_SHIFTMUX: 1'b0

.BramTILE 10 1
BramClkMUX00: 4'b0010	; Clk0	; syn__1103_
BramClkMUX01: 4'b0011	; Clk1	; syn__1103_
CLKMODE: 1'b0
CtrlMUX00: 12'b000000000_000	; I:-1
CtrlMUX01: 12'b000000000_000	; I:-1
CtrlMUX02: 12'b000000000_000	; I:-1
CtrlMUX03: 12'b000000000_000	; I:-1
DWSEL_A0: 4'b0000
DWSEL_B0: 4'b0000
IMUX00: 12'b000000000_000	; I:-1	; AddressA[0]
IMUX01: 12'b000000000_000	; I:-1	; AddressA[1]
IMUX02: 12'b000000000_000	; I:-1	; AddressA[2]
IMUX03: 12'b000000000_000	; I:-1	; AddressA[3]
IMUX04: 12'b000000000_000	; I:-1	; AddressA[4]
IMUX05: 12'b000000000_000	; I:-1	; AddressA[5]
IMUX06: 12'b000000000_000	; I:-1	; AddressA[6]
IMUX07: 12'b000000000_000	; I:-1	; AddressA[7]
IMUX08: 12'b000000000_000	; I:-1	; AddressA[8]
IMUX09: 12'b000000000_000	; I:-1	; AddressA[9]
IMUX10: 12'b000000000_000	; I:-1	; AddressA[10]
IMUX11: 12'b000000000_000	; I:-1	; AddressA[11]
IMUX12: 12'b000100000_010	; I:12	; DataInA[0]	; <= BramTILE(10,1):RMUX16:O0 T0 0.688	; tc2.WD[0]
IMUX13: 12'b000001000_010	; I:14	; DataInA[1]	; <= BramTILE(10,1):RMUX29:O0 T0 0.688	; tc2.WD[1]
IMUX14: 12'b000010000_010	; I:13	; DataInA[2]	; <= BramTILE(10,1):RMUX22:O0 T0 0.688	; tc2.WD[2]
IMUX15: 12'b000000100_100	; I:6	; DataInA[3]	; <= LogicTILE(11,1):RMUX54:O0 T1 0.695	; tc2.WD[3]
IMUX16: 12'b000001000_100	; I:5	; DataInA[4]	; <= LogicTILE(11,1):RMUX24:O0 T1 0.695	; tc2.WD[4]
IMUX17: 12'b000010000_010	; I:13	; DataInA[5]	; <= BramTILE(10,1):RMUX35:O0 T0 0.688	; tc2.WD[5]
IMUX18: 12'b000000010_001	; I:25	; DataInA[6]	; <= BramTILE(10,1):RMUX94:O0 T0 0.688	; tc2.WD[6]
IMUX19: 12'b001000000_001	; I:20	; DataInA[7]	; <= BramTILE(10,1):RMUX65:O0 T0 0.688	; tc2.WD[7]
IMUX20: 12'b000000010_100	; I:7	; DataInA[8]	; <= LogicTILE(11,1):RMUX72:O0 T1 0.695	; tc2.WD[8]
IMUX21: 12'b100000000_001	; I:18	; DataInA[9]	; <= BramTILE(10,1):RMUX53:O0 T0 0.688	; tc2.WD[9]
IMUX22: 12'b000010000_100	; I:4	; DataInA[10]	; <= LogicTILE(11,1):RMUX00:O0 T1 0.695	; tc2.WD[10]
IMUX23: 12'b000000001_100	; I:8	; DataInA[11]	; <= BramTILE(10,1):RMUX05:O0 T0 0.688	; tc2.WD[11]
IMUX24: 12'b000010000_001	; I:22	; DataInA[12]	; <= BramTILE(10,1):RMUX76:O0 T0 0.688	; tc2.WD[12]
IMUX25: 12'b100000000_010	; I:9	; DataInA[13]	; <= BramTILE(10,1):RMUX11:O0 T0 0.688	; tc2.WD[13]
IMUX26: 12'b000000001_100	; I:8	; DataInA[14]	; <= BramTILE(10,1):RMUX04:O0 T0 0.688	; tc2.WD[14]
IMUX27: 12'b000001000_010	; I:14	; DataInA[15]	; <= BramTILE(10,1):RMUX36:O0 T0 0.688	; tc2.WD[15]
IMUX28: 12'b000100000_010	; I:12	; DataInA[16]	; <= BramTILE(10,1):RMUX24:O0 T0 0.688	; tc2.WD[16]
IMUX29: 12'b000000001_010	; I:17	; DataInA[17]	; <= BramTILE(10,1):RMUX47:O0 T0 0.688	; tc2.WD[17]
IMUX30: 12'b000000010_010	; I:16	; <= BramTILE(10,1):RMUX40:O0 T0 0.381	; syn__1103_
IMUX31: 12'b000000100_010	; I:15	; <= BramTILE(10,1):RMUX41:O0 T0 0.381	; syn__1103_
IMUX32: 12'b000000000_000	; I:-1
IMUX33: 12'b000000000_000	; I:-1
IMUX34: 12'b000000000_000	; I:-1	; DataInB[17]
IMUX35: 12'b000000000_000	; I:-1	; DataInB[16]
IMUX36: 12'b000000000_000	; I:-1	; DataInB[15]
IMUX37: 12'b000000000_000	; I:-1	; DataInB[14]
IMUX38: 12'b000000000_000	; I:-1	; DataInB[13]
IMUX39: 12'b000000000_000	; I:-1	; DataInB[12]
IMUX40: 12'b000000000_000	; I:-1	; DataInB[11]
IMUX41: 12'b000000000_000	; I:-1	; DataInB[10]
IMUX42: 12'b000000000_000	; I:-1	; DataInB[9]
IMUX43: 12'b000000000_000	; I:-1	; DataInB[8]
IMUX44: 12'b000000000_000	; I:-1	; DataInB[7]
IMUX45: 12'b000000000_000	; I:-1	; DataInB[6]
IMUX46: 12'b000000000_000	; I:-1	; DataInB[5]
IMUX47: 12'b000000000_000	; I:-1	; DataInB[4]
IMUX48: 12'b000000000_000	; I:-1	; DataInB[3]
IMUX49: 12'b000000000_000	; I:-1	; DataInB[2]
IMUX50: 12'b000000000_000	; I:-1	; DataInB[1]
IMUX51: 12'b000000000_000	; I:-1	; DataInB[0]
IMUX52: 12'b000000000_000	; I:-1	; AddressB[11]
IMUX53: 12'b000000000_000	; I:-1	; AddressB[10]
IMUX54: 12'b000000000_000	; I:-1	; AddressB[9]
IMUX55: 12'b000000000_000	; I:-1	; AddressB[8]
IMUX56: 12'b000000000_000	; I:-1	; AddressB[7]
IMUX57: 12'b000000000_000	; I:-1	; AddressB[6]
IMUX58: 12'b000000000_000	; I:-1	; AddressB[5]
IMUX59: 12'b000000000_000	; I:-1	; AddressB[4]
IMUX60: 12'b000000000_000	; I:-1	; AddressB[3]
IMUX61: 12'b000000000_000	; I:-1	; AddressB[2]
IMUX62: 12'b000000000_000	; I:-1	; AddressB[1]
IMUX63: 12'b001000000_010	; I:11	; AddressB[0]	; <= BramTILE(10,1):RMUX23:O0 T0 0.688	; tc2.IM[17]
INIT_VAL: 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
RMUX00: 10'b1000000_100	; I:0	; <= BramTILE(10,1):BufMUX16:O0 T0 0.3	; IOvalue2[0]
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0010000_010	; I:9	; <= LogicTILE(9,1):RMUX74:O0 T4X 0.44	; syn__1101_[6]
RMUX03: 10'b0010000_100	; I:2	; <= BramTILE(10,1):BufMUX18:O0 T0 0.3	; IOvalue2[2]
RMUX04: 10'b0000010_100	; I:5	; <= LogicTILE(11,1):RMUX03:O0 T4X 0.44	; tc2.WD[14]
RMUX05: 10'b0001000_001	; I:17	; <= BramTILE(10,2):RMUX27:O0 T4Y 0.527	; tc2.WD[11]
RMUX06: 10'b0100000_100	; I:1	; <= BramTILE(10,1):BufMUX17:O0 T0 0.3	; IOvalue2[1]
RMUX07: 10'b0010000_100	; I:2	; <= BramTILE(10,1):BufMUX18:O0 T0 0.3	; IOvalue2[2]
RMUX08: 10'b1000000_100	; I:0	; <= BramTILE(10,1):BufMUX16:O0 T0 0.3	; IOvalue2[0]
RMUX09: 10'b0001000_100	; I:3	; <= BramTILE(10,1):BufMUX19:O0 T0 0.3	; IOvalue2[3]
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000100_001	; I:18	; <= BramTILE(10,3):RMUX27:O0 T4Y 0.567	; tc2.WD[13]
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0001000_001	; I:17	; <= BramTILE(10,2):RMUX50:O0 T4Y 0.527	; IOaddr2[8]
RMUX14: 10'b0010000_100	; I:2	; <= BramTILE(10,1):BufMUX18:O0 T0 0.3	; IOvalue2[2]
RMUX15: 10'b0100000_100	; I:1	; <= BramTILE(10,1):BufMUX17:O0 T0 0.3	; IOvalue2[1]
RMUX16: 10'b0000010_100	; I:5	; <= LogicTILE(11,1):RMUX49:O0 T4X 0.44	; tc2.WD[0]
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0100000_100	; I:1	; <= BramTILE(10,1):BufMUX17:O0 T0 0.3	; IOvalue2[1]
RMUX20: 10'b0001000_100	; I:3	; <= BramTILE(10,1):BufMUX19:O0 T0 0.3	; IOvalue2[3]
RMUX21: 10'b0000010_100	; I:5	; <= LogicTILE(11,1):RMUX03:O0 T4X 0.44	; tc2.WD[14]
RMUX22: 10'b0000001_001	; I:20	; <= BramTILE(10,5):RMUX73:O0 T4Y 0.623	; tc2.WD[2]
RMUX23: 10'b0000100_001	; I:18	; <= BramTILE(10,3):RMUX73:O0 T4Y 0.567	; tc2.IM[17]
RMUX24: 10'b0000010_001	; I:19	; <= BramTILE(10,4):RMUX07:O0 T4Y 0.606	; tc2.WD[16]
RMUX25: 10'b0001000_100	; I:3	; <= BramTILE(10,1):BufMUX23:O0 T0 0.3	; IOvalue2[7]
RMUX26: 10'b0010000_100	; I:2	; <= LogicTILE(9,1):OMUX18:O0 T1 0.193	; syn__0018_
RMUX27: 10'b0010000_100	; I:2	; <= BramTILE(10,1):BufMUX22:O0 T0 0.3	; IOvalue2[6]
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000010_001	; I:19	; <= BramTILE(10,4):RMUX57:O0 T4Y 0.606	; tc2.WD[1]
RMUX30: 10'b1000000_100	; I:0	; <= BramTILE(10,1):BufMUX20:O0 T0 0.3	; IOvalue2[4]
RMUX31: 10'b0001000_100	; I:3	; <= BramTILE(10,1):BufMUX23:O0 T0 0.3	; IOvalue2[7]
RMUX32: 10'b1000000_100	; I:0	; <= BramTILE(10,1):BufMUX20:O0 T0 0.3	; IOvalue2[4]
RMUX33: 10'b0001000_100	; I:3	; <= BramTILE(10,1):BufMUX23:O0 T0 0.3	; IOvalue2[7]
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000001_100	; I:6	; <= LogicTILE(12,1):RMUX33:O0 T4X 0.475	; tc2.WD[5]
RMUX36: 10'b0000010_100	; I:5	; <= LogicTILE(11,1):RMUX56:O0 T4X 0.44	; tc2.WD[15]
RMUX37: 10'b0100000_100	; I:1	; <= BramTILE(10,1):BufMUX21:O0 T0 0.3	; IOvalue2[5]
RMUX38: 10'b0000001_010	; I:13	; <= BramTILE(10,1):RMUX57:O0 T4Y 0.527	; IOvalue2[12]
RMUX39: 10'b0000001_100	; I:6	; <= LogicTILE(12,1):RMUX33:O0 T4X 0.475	; tc2.WD[5]
RMUX40: 10'b0000001_001	; I:20	; <= BramTILE(10,5):RMUX07:O0 T4Y 0.623	; syn__1103_
RMUX41: 10'b0000001_001	; I:20	; <= BramTILE(10,5):RMUX07:O0 T4Y 0.623	; syn__1103_
RMUX42: 10'b0010000_100	; I:2	; <= BramTILE(10,1):BufMUX22:O0 T0 0.3	; IOvalue2[6]
RMUX43: 10'b0100000_100	; I:1	; <= BramTILE(10,1):BufMUX21:O0 T0 0.3	; IOvalue2[5]
RMUX44: 10'b1000000_100	; I:0	; <= LogicTILE(9,1):OMUX12:O0 T1 0.193	; syn__1101_[1]
RMUX45: 10'b0100000_100	; I:1	; <= BramTILE(10,1):BufMUX21:O0 T0 0.3	; IOvalue2[5]
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000100_001	; I:18	; <= BramTILE(10,3):RMUX07:O0 T4Y 0.567	; tc2.WD[17]
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_001	; I:17	; <= BramTILE(10,2):RMUX37:O0 T4Y 0.527	; IOaddr2[5]
RMUX50: 10'b0010000_100	; I:2	; <= LogicTILE(9,1):OMUX30:O0 T1 0.193	; syn__1101_[0]
RMUX51: 10'b0000100_001	; I:18	; <= BramTILE(10,3):RMUX14:O0 T4Y 0.567	; IOaddr2[17]
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000010_001	; I:19	; <= BramTILE(10,4):RMUX87:O0 T4Y 0.606	; tc2.WD[9]
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0010000_100	; I:2	; <= BramTILE(10,1):BufMUX26:O0 T0 0.3	; IOvalue2[11]
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0001000_100	; I:3	; <= BramTILE(10,1):BufMUX27:O0 T0 0.3	; IOvalue2[12]
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000001_100	; I:6	; <= LogicTILE(12,1):RMUX86:O0 T4X 0.475	; syn__0806_
RMUX61: 10'b0100000_100	; I:1	; <= BramTILE(10,1):BufMUX25:O0 T0 0.3	; IOvalue2[10]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b1000000_100	; I:0	; <= BramTILE(10,1):BufMUX24:O0 T0 0.3	; IOvalue2[9]
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000100_001	; I:18	; <= BramTILE(10,3):RMUX37:O0 T4Y 0.567	; tc2.WD[7]
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b1000000_100	; I:0	; <= BramTILE(10,1):BufMUX24:O0 T0 0.3	; IOvalue2[9]
RMUX68: 10'b0000100_100	; I:4	; <= BramTILE(10,1):BufMUX34:O0 T0 0.3	; IOvalue2[8]
RMUX69: 10'b0100000_100	; I:1	; <= BramTILE(10,1):BufMUX25:O0 T0 0.3	; IOvalue2[10]
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0001000_100	; I:3	; <= BramTILE(10,1):BufMUX31:O0 T0 0.3	; IOvalue2[16]
RMUX74: 10'b1000000_100	; I:0	; <= BramTILE(10,1):BufMUX28:O0 T0 0.3	; IOvalue2[13]
RMUX75: 10'b0010000_100	; I:2	; <= BramTILE(10,1):BufMUX30:O0 T0 0.3	; IOvalue2[15]
RMUX76: 10'b0000001_100	; I:6	; <= LogicTILE(12,1):RMUX93:O0 T4X 0.475	; tc2.WD[12]
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0001000_001	; I:17	; <= BramTILE(10,2):RMUX67:O0 T4Y 0.527	; IOaddr2[9]
RMUX79: 10'b0000100_001	; I:18	; <= BramTILE(10,3):RMUX67:O0 T4Y 0.567	; tc2.IM[10]
RMUX80: 10'b1000000_100	; I:0	; <= BramTILE(10,1):BufMUX28:O0 T0 0.3	; IOvalue2[13]
RMUX81: 10'b0001000_100	; I:3	; <= BramTILE(10,1):BufMUX31:O0 T0 0.3	; IOvalue2[16]
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0100000_100	; I:1	; <= BramTILE(10,1):BufMUX29:O0 T0 0.3	; IOvalue2[14]
RMUX86: 10'b0010000_100	; I:2	; <= BramTILE(10,1):BufMUX30:O0 T0 0.3	; IOvalue2[15]
RMUX87: 10'b0000100_100	; I:4	; <= BramTILE(10,1):BufMUX35:O0 T0 0.3	; IOvalue2[17]
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0001000_001	; I:17	; <= BramTILE(10,2):RMUX44:O0 T4Y 0.527	; IOaddr2[7]
RMUX91: 10'b0000100_100	; I:4	; <= BramTILE(10,1):BufMUX35:O0 T0 0.3	; IOvalue2[17]
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000010_100	; I:5	; <= LogicTILE(11,1):RMUX43:O0 T4X 0.44	; tc2.WD[6]
RMUX95: 10'b0000000_000	; I:-1
SELOUT_A: 1'b0
SELOUT_B: 1'b0
SEL_PORTMODE: 1'b1
SEL_WKMODE_A: 1'b0
SEL_WKMODE_B: 1'b0
SEL_WRTHU_A: 1'b0
SEL_WRTHU_B: 1'b0
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
TileAsyncMUX00: 4'b0001	; AsyncReset0
TileAsyncMUX01: 4'b0001	; AsyncReset1
TileClkEnMUX00: 3'b000	; ClkEn0
TileClkEnMUX01: 3'b000	; ClkEn1
TileWeRenMUX00: 4'b0000	; WeRenA
TileWeRenMUX01: 4'b0001	; WeRenB
__NAME: ALTA_EMB4K5

.LogicTILE 11 1
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b1000000_100	; I:0	; <= LogicTILE(11,1):OMUX02:O0 T0 0.197	; tc2.WD[10]
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b1000000_100	; I:0	; <= LogicTILE(11,1):OMUX02:O0 T0 0.197	; tc2.WD[10]
RMUX03: 10'b0001000_100	; I:3	; <= LogicTILE(11,1):OMUX11:O0 T0 0.197	; tc2.WD[14]
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000010_001	; I:19	; <= LogicTILE(11,4):RMUX27:O0 T4Y 0.606	; tc2.DM[5]
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b1000000_010	; I:7	; <= RogicTILE(13,1):RMUX74:O0 T4X 0.48	; syn__0118_
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000010_100	; I:5	; <= LogicTILE(12,1):RMUX49:O0 T4X 0.44	; syn__0557_
RMUX17: 10'b0000001_001	; I:20	; <= LogicTILE(11,5):RMUX73:O0 T4Y 0.623	; syn__0535_
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000100_001	; I:18	; <= LogicTILE(11,3):RMUX73:O0 T4Y 0.567	; tc2.IM[14]
RMUX23: 10'b1000000_010	; I:7	; <= RogicTILE(13,1):RMUX01:O0 T4X 0.48	; tc2.DM[14]
RMUX24: 10'b0000100_001	; I:18	; <= LogicTILE(11,3):RMUX07:O0 T4Y 0.567	; tc2.WD[4]
RMUX25: 10'b0010000_010	; I:9	; <= BramTILE(10,1):RMUX31:O0 T4X 0.44	; IOvalue2[7]
RMUX26: 10'b0000100_001	; I:18	; <= LogicTILE(11,3):RMUX80:O0 T4Y 0.567	; syn__0206_
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000100_100	; I:4	; <= LogicTILE(11,1):RMUX26:O0 T0 0.381	; syn__0206_
RMUX29: 10'b0000010_001	; I:19	; <= LogicTILE(11,4):RMUX57:O0 T4Y 0.606	; tc2.DM[6]
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b1000000_100	; I:0	; <= LogicTILE(11,1):OMUX14:O0 T0 0.197	; tc2.WD[6]
RMUX33: 10'b0000010_001	; I:19	; <= LogicTILE(11,4):RMUX80:O0 T4Y 0.606	; tc2.DM[10]
RMUX34: 10'b0000100_001	; I:18	; <= LogicTILE(11,3):RMUX57:O0 T4Y 0.567	; tc2.IM[6]
RMUX35: 10'b0000100_100	; I:4	; <= LogicTILE(11,1):RMUX33:O0 T0 0.381	; tc2.DM[10]
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0001000_010	; I:10	; <= LogicTILE(9,1):RMUX31:O0 T4X 0.475	; tc2.IM[10]
RMUX41: 10'b0000001_001	; I:20	; <= LogicTILE(11,5):RMUX07:O0 T4Y 0.623	; syn__0684_
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b1000000_100	; I:0	; <= LogicTILE(11,1):OMUX14:O0 T0 0.197	; tc2.WD[6]
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0001000_001	; I:17	; <= LogicTILE(11,2):RMUX07:O0 T4Y 0.527	; syn__0197_
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0001000_100	; I:3	; <= LogicTILE(11,1):OMUX35:O0 T0 0.197	; tc2.WD[0]
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000100_001	; I:18	; <= LogicTILE(11,3):RMUX87:O0 T4Y 0.567	; syn__0160_
RMUX53: 10'b0000001_001	; I:20	; <= LogicTILE(11,5):RMUX87:O0 T4Y 0.623	; syn__0718_
RMUX54: 10'b0100000_010	; I:8	; <= LogicTILE(12,1):RMUX61:O0 T4X 0.482	; tc2.WD[3]
RMUX55: 10'b0000100_001	; I:18	; <= LogicTILE(11,3):RMUX37:O0 T4Y 0.567	; tc2.IM[0]
RMUX56: 10'b0000010_001	; I:19	; <= LogicTILE(11,4):RMUX14:O0 T4Y 0.606	; tc2.WD[15]
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000010_001	; I:19	; <= LogicTILE(11,4):RMUX87:O0 T4Y 0.606	; syn__0798_
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000000_000	; I:-1
RMUX62: 10'b0001000_100	; I:3	; <= LogicTILE(11,1):OMUX35:O0 T0 0.197	; tc2.WD[0]
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b1000000_010	; I:7	; <= RogicTILE(13,1):RMUX61:O0 T4X 0.48	; syn__0555_
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0010000_010	; I:9	; <= BramTILE(10,1):RMUX15:O0 T4X 0.44	; IOvalue2[1]
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0100000_010	; I:8	; <= LogicTILE(12,1):RMUX91:O0 T4X 0.482	; tc2.WD[8]
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000000_000	; I:-1
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000100_001	; I:18	; <= LogicTILE(11,3):RMUX21:O0 T4Y 0.567	; tc2.IM[12]
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0001000_001	; I:17	; <= LogicTILE(11,2):RMUX44:O0 T4Y 0.527	; syn__1076_
RMUX82: 10'b0000010_001	; I:19	; <= LogicTILE(11,4):RMUX21:O0 T4Y 0.606	; syn__0151_
RMUX83: 10'b0000100_100	; I:4	; <= LogicTILE(11,1):RMUX81:O0 T0 0.381	; syn__1076_
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0010000_010	; I:9	; <= BramTILE(10,1):RMUX68:O0 T4X 0.44	; IOvalue2[8]
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000100_001	; I:18	; <= LogicTILE(11,3):RMUX67:O0 T4Y 0.567	; tc2.IM[5]
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000001_010	; I:17	; B	; <= LogicTILE(11,1):RMUX41:O0 T0 1.102	; syn__0684_
alta_slice00_IMUX02: 12'b010000000_100	; I:1	; C	; <= LogicTILE(11,1):OMUX04:O0 T0 0.867	; syn__0551_
alta_slice00_IMUX03: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,1):RMUX59:O0 T0 0.688	; syn__0798_
alta_slice00_LUT: 16'h3f0f
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; tc2.WD[10]
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000000001_010	; I:17	; A	; <= LogicTILE(11,1):RMUX40:O0 T0 1.143	; tc2.IM[10]
alta_slice01_IMUX05: 12'b000010000_010	; I:13	; B	; <= LogicTILE(11,1):RMUX17:O0 T0 1.102	; syn__0535_
alta_slice01_IMUX06: 12'b000000000_000	; I:-1	; C
alta_slice01_IMUX07: 12'b000000010_010	; I:16	; D	; <= LogicTILE(11,1):RMUX35:O0 T0 0.688	; tc2.DM[10]
alta_slice01_LUT: 16'h135f
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut	; syn__0551_
alta_slice01_OMUX05: 1'b0	; LutOut
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000000_000	; I:-1	; A
alta_slice02_IMUX09: 12'b000001000_010	; I:14	; B	; <= LogicTILE(11,1):RMUX23:O0 T0 1.102	; tc2.DM[14]
alta_slice02_IMUX10: 12'b000001000_010	; I:14	; C	; <= LogicTILE(11,1):RMUX22:O0 T0 1.014	; tc2.IM[14]
alta_slice02_IMUX11: 12'b000010000_010	; I:13	; D	; <= LogicTILE(11,1):RMUX17:O0 T0 0.688	; syn__0535_
alta_slice02_LUT: 16'h135f
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__0547_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000000_000	; I:-1	; A
alta_slice03_IMUX13: 12'b010000000_100	; I:1	; B	; <= LogicTILE(11,1):OMUX07:O0 T0 0.955	; syn__0547_
alta_slice03_IMUX14: 12'b000000100_010	; I:15	; C	; <= LogicTILE(11,1):RMUX28:O0 T0 1.014	; syn__0206_
alta_slice03_IMUX15: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,1):RMUX59:O0 T0 0.688	; syn__0798_
alta_slice03_LUT: 16'h3f33
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut
alta_slice03_OMUX11: 1'b0	; LutOut	; tc2.WD[14]
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000100000_001	; I:21	; A	; <= LogicTILE(11,1):RMUX64:O0 T0 1.143	; syn__0555_
alta_slice04_IMUX17: 12'b001000000_001	; I:20	; B	; <= LogicTILE(11,1):RMUX59:O0 T0 1.102	; syn__0798_
alta_slice04_IMUX18: 12'b000000100_001	; I:24	; C	; <= LogicTILE(11,1):RMUX82:O0 T0 1.014	; syn__0151_
alta_slice04_IMUX19: 12'b000001000_100	; I:5	; D	; <= LogicTILE(11,1):OMUX28:O0 T0 0.541	; syn__0556_
alta_slice04_LUT: 16'haeff
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut
alta_slice04_OMUX14: 1'b0	; LutOut	; tc2.WD[6]
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000010000_010	; I:13	; A	; <= LogicTILE(11,1):RMUX16:O0 T0 1.143	; syn__0557_
alta_slice05_IMUX21: 12'b000000010_100	; I:7	; B	; <= LogicTILE(11,1):OMUX40:O0 T0 0.955	; syn__0558_
alta_slice05_IMUX22: 12'b010000000_001	; I:19	; C	; <= LogicTILE(11,1):RMUX52:O0 T0 1.014	; syn__0160_
alta_slice05_IMUX23: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,1):RMUX59:O0 T0 0.688	; syn__0798_
alta_slice05_LUT: 16'hbfbb
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut	; tc2.WD[5]
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000000_000	; I:-1	; A
alta_slice06_IMUX25: 12'b000000100_001	; I:24	; B	; <= LogicTILE(11,1):RMUX83:O0 T0 1.102	; syn__1076_
alta_slice06_IMUX26: 12'b000001000_100	; I:5	; C	; <= LogicTILE(11,1):OMUX25:O0 T0 0.867	; syn__0538_
alta_slice06_IMUX27: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,1):RMUX59:O0 T0 0.688	; syn__0798_
alta_slice06_LUT: 16'h3f0f
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000000000_000	; I:-1	; A
alta_slice07_IMUX29: 12'b010000000_001	; I:19	; B	; <= LogicTILE(11,1):RMUX53:O0 T0 1.102	; syn__0718_
alta_slice07_IMUX30: 12'b000000100_100	; I:6	; C	; <= LogicTILE(11,1):OMUX31:O0 T0 0.867	; syn__0543_
alta_slice07_IMUX31: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,1):RMUX59:O0 T0 0.688	; syn__0798_
alta_slice07_LUT: 16'h3f0f
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000000000_000	; I:-1	; C
alta_slice08_IMUX35: 12'b000010000_010	; I:13	; D	; <= LogicTILE(11,1):RMUX17:O0 T0 0.688	; syn__0535_
alta_slice08_LUT: 16'h0777
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0538_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000100_010	; I:15	; B	; <= LogicTILE(11,1):RMUX29:O0 T0 1.102	; tc2.DM[6]
alta_slice09_IMUX38: 12'b000000010_010	; I:16	; C	; <= LogicTILE(11,1):RMUX34:O0 T0 1.014	; tc2.IM[6]
alta_slice09_IMUX39: 12'b000010000_010	; I:13	; D	; <= LogicTILE(11,1):RMUX17:O0 T0 0.688	; syn__0535_
alta_slice09_LUT: 16'h135f
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0556_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000000_000	; I:-1	; B
alta_slice10_IMUX42: 12'b000000000_000	; I:-1	; C
alta_slice10_IMUX43: 12'b000010000_010	; I:13	; D	; <= LogicTILE(11,1):RMUX17:O0 T0 0.688	; syn__0535_
alta_slice10_LUT: 16'h0777
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0543_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b100000000_010	; I:9	; A	; <= LogicTILE(12,1):RMUX24:O0 T1 1.15	; syn__0180_
alta_slice11_IMUX45: 12'b000000000_000	; I:-1	; B
alta_slice11_IMUX46: 12'b000000010_100	; I:7	; C	; <= LogicTILE(11,1):OMUX37:O0 T0 0.867	; syn__0568_
alta_slice11_IMUX47: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,1):RMUX59:O0 T0 0.688	; syn__0798_
alta_slice11_LUT: 16'h5f0f
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut	; tc2.WD[0]
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b010000000_010	; I:10	; A	; <= LogicTILE(12,1):RMUX48:O0 T1 1.15	; tc2.DM[0]
alta_slice12_IMUX49: 12'b000010000_010	; I:13	; B	; <= LogicTILE(11,1):RMUX17:O0 T0 1.102	; syn__0535_
alta_slice12_IMUX50: 12'b000000000_000	; I:-1	; C
alta_slice12_IMUX51: 12'b100000000_010	; I:9	; D	; <= LogicTILE(12,1):RMUX18:O0 T1 0.695	; syn__0569_
alta_slice12_LUT: 16'h7700
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0568_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000000000_000	; I:-1	; A
alta_slice13_IMUX53: 12'b001000000_010	; I:11	; B	; <= LogicTILE(11,1):RMUX05:O0 T0 1.102	; tc2.DM[5]
alta_slice13_IMUX54: 12'b000000001_001	; I:26	; C	; <= LogicTILE(11,1):RMUX94:O0 T0 1.014	; tc2.IM[5]
alta_slice13_IMUX55: 12'b000010000_010	; I:13	; D	; <= LogicTILE(11,1):RMUX17:O0 T0 0.688	; syn__0535_
alta_slice13_LUT: 16'h135f
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0558_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000000_000	; I:-1	; A
alta_slice14_IMUX57: 12'b000001000_001	; I:23	; B	; <= LogicTILE(11,1):RMUX77:O0 T0 1.102	; tc2.IM[12]
alta_slice14_IMUX58: 12'b010000000_010	; I:10	; C	; <= LogicTILE(12,1):RMUX60:O0 T1 1.021	; tc2.DM[12]
alta_slice14_IMUX59: 12'b000010000_010	; I:13	; D	; <= LogicTILE(11,1):RMUX17:O0 T0 0.688	; syn__0535_
alta_slice14_LUT: 16'h0777
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut
alta_slice14_OMUX43: 1'b0	; LutOut	; syn__0549_
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000010_100	; I:7	; B	; <= LogicTILE(11,1):OMUX43:O0 T0 0.955	; syn__0549_
alta_slice15_IMUX62: 12'b100000000_001	; I:18	; C	; <= LogicTILE(11,1):RMUX46:O0 T0 1.014	; syn__0197_
alta_slice15_IMUX63: 12'b001000000_001	; I:20	; D	; <= LogicTILE(11,1):RMUX59:O0 T0 0.688	; syn__0798_
alta_slice15_LUT: 16'h3f33
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut	; tc2.WD[12]
alta_slice15_OMUX46: 1'b0	; LutOut
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.LogicTILE 12 1
AsyncMUX00: 1'b0
AsyncMUX01: 1'b0
AsyncMUX02: 1'b0
AsyncMUX03: 1'b0
AsyncMUX04: 1'b0
AsyncMUX05: 1'b0
AsyncMUX06: 1'b0
AsyncMUX07: 1'b0
AsyncMUX08: 1'b0
AsyncMUX09: 1'b0
AsyncMUX10: 1'b0
AsyncMUX11: 1'b0
AsyncMUX12: 1'b0
AsyncMUX13: 1'b0
AsyncMUX14: 1'b0
AsyncMUX15: 1'b0
ClkMUX00: 1'b0
ClkMUX01: 1'b0
ClkMUX02: 1'b0
ClkMUX03: 1'b0
ClkMUX04: 1'b0
ClkMUX05: 1'b0
ClkMUX06: 1'b0
ClkMUX07: 1'b0
ClkMUX08: 1'b0
ClkMUX09: 1'b0
ClkMUX10: 1'b0
ClkMUX11: 1'b0
ClkMUX12: 1'b0
ClkMUX13: 1'b0
ClkMUX14: 1'b0
ClkMUX15: 1'b0
CtrlMUX00: 12'b00000000_0000	; I:-1
CtrlMUX01: 12'b00000000_0000	; I:-1
CtrlMUX02: 12'b00000000_0000	; I:-1
CtrlMUX03: 12'b00000000_0000	; I:-1
DSTRSTB: 2'b00
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000000_000	; I:-1
RMUX02: 10'b0100000_100	; I:1	; <= LogicTILE(12,1):OMUX05:O0 T0 0.197	; syn__0696_
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0001000_010	; I:10	; <= BramTILE(10,1):RMUX74:O0 T4X 0.475	; IOvalue2[13]
RMUX10: 10'b0001000_010	; I:10	; <= BramTILE(10,1):RMUX51:O0 T4X 0.475	; IOaddr2[17]
RMUX11: 10'b0000010_001	; I:19	; <= LogicTILE(12,4):RMUX27:O0 T4Y 0.606	; syn__0120_
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b1000000_100	; I:0	; <= LogicTILE(12,1):OMUX02:O0 T0 0.197	; syn__0803_
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000100_001	; I:18	; <= LogicTILE(12,3):RMUX73:O0 T4Y 0.567	; syn__0035_
RMUX18: 10'b0000100_001	; I:18	; <= LogicTILE(12,3):RMUX50:O0 T4Y 0.567	; syn__0569_
RMUX19: 10'b0001000_001	; I:17	; <= LogicTILE(12,2):RMUX50:O0 T4Y 0.527	; syn__0797_
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0001000_001	; I:17	; <= LogicTILE(12,2):RMUX73:O0 T4Y 0.527	; tc2.IM[7]
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000010_001	; I:19	; <= LogicTILE(12,4):RMUX07:O0 T4Y 0.606	; syn__0180_
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0001000_010	; I:10	; <= BramTILE(10,1):RMUX81:O0 T4X 0.475	; IOvalue2[16]
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0001000_010	; I:10	; <= BramTILE(10,1):RMUX08:O0 T4X 0.475	; IOvalue2[0]
RMUX33: 10'b0100000_100	; I:1	; <= LogicTILE(11,1):OMUX15:O0 T1 0.193	; tc2.WD[5]
RMUX34: 10'b0001000_001	; I:17	; <= LogicTILE(12,2):RMUX57:O0 T4Y 0.527	; syn__1088_
RMUX35: 10'b0001000_001	; I:17	; <= LogicTILE(12,2):RMUX57:O0 T4Y 0.527	; syn__1088_
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0100000_100	; I:1	; <= LogicTILE(12,1):OMUX17:O0 T0 0.197	; syn__0692_
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000001_001	; I:20	; <= LogicTILE(12,5):RMUX07:O0 T4Y 0.623	; tc2.IM[9]
RMUX48: 10'b0000010_001	; I:19	; <= LogicTILE(12,4):RMUX37:O0 T4Y 0.606	; tc2.DM[0]
RMUX49: 10'b0000100_001	; I:18	; <= LogicTILE(12,3):RMUX37:O0 T4Y 0.567	; syn__0557_
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0001000_010	; I:10	; <= BramTILE(10,1):RMUX61:O0 T4X 0.475	; IOvalue2[10]
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0001000_001	; I:17	; <= LogicTILE(12,2):RMUX87:O0 T4Y 0.527	; tc2.IM[8]
RMUX60: 10'b0000010_001	; I:19	; <= LogicTILE(12,4):RMUX14:O0 T4Y 0.606	; tc2.DM[12]
RMUX61: 10'b0000100_001	; I:18	; <= LogicTILE(12,3):RMUX14:O0 T4Y 0.567	; tc2.WD[3]
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000000_000	; I:-1
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0000000_000	; I:-1
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000000_000	; I:-1
RMUX74: 10'b0000100_010	; I:11	; <= LogicTILE(9,1):RMUX68:O0 T4X 0.48	; syn__0036_
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000100_100	; I:4	; <= LogicTILE(12,1):RMUX74:O0 T0 0.381	; syn__0036_
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000100_010	; I:11	; <= LogicTILE(9,1):RMUX45:O0 T4X 0.48	; IOaddr2[16]
RMUX84: 10'b0000000_000	; I:-1
RMUX85: 10'b0001000_100	; I:3	; <= LogicTILE(11,1):OMUX45:O0 T1 0.193	; tc2.WD[12]
RMUX86: 10'b0001000_001	; I:17	; <= LogicTILE(12,2):RMUX21:O0 T4Y 0.527	; syn__0806_
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0001000_010	; I:10	; <= BramTILE(10,1):RMUX91:O0 T4X 0.475	; IOvalue2[17]
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000100_001	; I:18	; <= LogicTILE(12,3):RMUX44:O0 T4Y 0.567	; tc2.WD[8]
RMUX92: 10'b0001000_010	; I:10	; <= BramTILE(10,1):RMUX45:O0 T4X 0.475	; IOvalue2[5]
RMUX93: 10'b0001000_100	; I:3	; <= LogicTILE(11,1):OMUX45:O0 T1 0.193	; tc2.WD[12]
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
TileAsyncMUX00: 4'b0000
TileAsyncMUX01: 4'b0000
TileClkEnMUX00: 3'b000
TileClkEnMUX01: 3'b000
TileClkMUX00: 4'b0000
TileClkMUX01: 4'b0000
TileSyncMUX00: 3'b000
TileSyncMUX01: 3'b000
__NAME: ALTA_TILE_SRAM_DIST
alta_slice00_BYPASSEN: 1'b0
alta_slice00_CARRY_CRL: 1'b1
alta_slice00_IMUX00: 12'b000000000_000	; I:-1	; A
alta_slice00_IMUX01: 12'b000000000_000	; I:-1	; B
alta_slice00_IMUX02: 12'b000100000_010	; I:12	; C	; <= LogicTILE(12,1):RMUX10:O0 T0 1.014	; IOaddr2[17]
alta_slice00_IMUX03: 12'b000000100_001	; I:24	; D	; <= LogicTILE(12,1):RMUX83:O0 T0 0.688	; IOaddr2[16]
alta_slice00_LUT: 16'h0001
alta_slice00_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice00_OMUX00: 1'b0	; LutOut
alta_slice00_OMUX01: 1'b0	; LutOut
alta_slice00_OMUX02: 1'b0	; LutOut	; syn__0803_
alta_slice00_SHIFTMUX: 1'b0
alta_slice01_BYPASSEN: 1'b0
alta_slice01_CARRY_CRL: 1'b1
alta_slice01_IMUX04: 12'b000001000_100	; I:5	; A	; <= LogicTILE(12,1):OMUX25:O0 T0 0.996	; syn__0135_
alta_slice01_IMUX05: 12'b000000010_010	; I:16	; B	; <= LogicTILE(12,1):RMUX35:O0 T0 1.102	; syn__1088_
alta_slice01_IMUX06: 12'b000010000_100	; I:4	; C	; <= LogicTILE(12,1):OMUX19:O0 T0 0.867	; syn__0695_
alta_slice01_IMUX07: 12'b100000000_001	; I:18	; D	; <= LogicTILE(12,1):RMUX47:O0 T0 0.688	; tc2.IM[9]
alta_slice01_LUT: 16'hf099
alta_slice01_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice01_OMUX03: 1'b0	; LutOut
alta_slice01_OMUX04: 1'b0	; LutOut
alta_slice01_OMUX05: 1'b0	; LutOut	; syn__0696_
alta_slice01_SHIFTMUX: 1'b0
alta_slice02_BYPASSEN: 1'b0
alta_slice02_CARRY_CRL: 1'b1
alta_slice02_IMUX08: 12'b000000100_100	; I:6	; A	; <= LogicTILE(12,1):OMUX31:O0 T0 0.996	; syn__0033_
alta_slice02_IMUX09: 12'b000010000_100	; I:4	; B	; <= LogicTILE(12,1):OMUX22:O0 T0 0.955	; syn__0034_
alta_slice02_IMUX10: 12'b000000010_010	; I:16	; C	; <= LogicTILE(12,1):RMUX34:O0 T0 1.014	; syn__1088_
alta_slice02_IMUX11: 12'b000001000_100	; I:5	; D	; <= LogicTILE(12,1):OMUX28:O0 T0 0.541	; syn__0032_
alta_slice02_LUT: 16'h2302
alta_slice02_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice02_OMUX06: 1'b0	; LutOut
alta_slice02_OMUX07: 1'b0	; LutOut	; syn__1087_
alta_slice02_OMUX08: 1'b0	; LutOut
alta_slice02_SHIFTMUX: 1'b0
alta_slice03_BYPASSEN: 1'b0
alta_slice03_CARRY_CRL: 1'b1
alta_slice03_IMUX12: 12'b000000100_100	; I:6	; A	; <= LogicTILE(12,1):OMUX31:O0 T0 0.996	; syn__0033_
alta_slice03_IMUX13: 12'b000000000_000	; I:-1	; B
alta_slice03_IMUX14: 12'b000000010_010	; I:16	; C	; <= LogicTILE(12,1):RMUX34:O0 T0 1.014	; syn__1088_
alta_slice03_IMUX15: 12'b000001000_100	; I:5	; D	; <= LogicTILE(12,1):OMUX28:O0 T0 0.541	; syn__0032_
alta_slice03_LUT: 16'haf0a
alta_slice03_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice03_OMUX09: 1'b0	; LutOut
alta_slice03_OMUX10: 1'b0	; LutOut	; syn__0127_
alta_slice03_OMUX11: 1'b0	; LutOut
alta_slice03_SHIFTMUX: 1'b0
alta_slice04_BYPASSEN: 1'b0
alta_slice04_CARRY_CRL: 1'b1
alta_slice04_IMUX16: 12'b000100000_010	; I:12	; A	; <= LogicTILE(12,1):RMUX10:O0 T0 1.143	; IOaddr2[17]
alta_slice04_IMUX17: 12'b000000010_001	; I:25	; B	; <= LogicTILE(12,1):RMUX89:O0 T0 1.102	; IOvalue2[17]
alta_slice04_IMUX18: 12'b000001000_010	; I:14	; C	; <= LogicTILE(12,1):RMUX22:O0 T0 1.014	; tc2.IM[7]
alta_slice04_IMUX19: 12'b001000000_001	; I:20	; D	; <= LogicTILE(12,1):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice04_LUT: 16'h9f17
alta_slice04_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice04_OMUX12: 1'b0	; LutOut
alta_slice04_OMUX13: 1'b0	; LutOut	; syn__0691_
alta_slice04_OMUX14: 1'b0	; LutOut
alta_slice04_SHIFTMUX: 1'b0
alta_slice05_BYPASSEN: 1'b0
alta_slice05_CARRY_CRL: 1'b1
alta_slice05_IMUX20: 12'b000000010_100	; I:7	; A	; <= LogicTILE(12,1):OMUX37:O0 T0 0.996	; syn__0128_
alta_slice05_IMUX21: 12'b010000000_100	; I:1	; B	; <= LogicTILE(12,1):OMUX10:O0 T0 0.955	; syn__0127_
alta_slice05_IMUX22: 12'b001000000_100	; I:2	; C	; <= LogicTILE(12,1):OMUX13:O0 T0 0.867	; syn__0691_
alta_slice05_IMUX23: 12'b100000000_001	; I:18	; D	; <= LogicTILE(12,1):RMUX47:O0 T0 0.688	; tc2.IM[9]
alta_slice05_LUT: 16'hf066
alta_slice05_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice05_OMUX15: 1'b0	; LutOut
alta_slice05_OMUX16: 1'b0	; LutOut
alta_slice05_OMUX17: 1'b0	; LutOut	; syn__0692_
alta_slice05_SHIFTMUX: 1'b0
alta_slice06_BYPASSEN: 1'b0
alta_slice06_CARRY_CRL: 1'b1
alta_slice06_IMUX24: 12'b000000100_010	; I:15	; A	; <= LogicTILE(12,1):RMUX28:O0 T0 1.143	; IOvalue2[16]
alta_slice06_IMUX25: 12'b000000100_001	; I:24	; B	; <= LogicTILE(12,1):RMUX83:O0 T0 1.102	; IOaddr2[16]
alta_slice06_IMUX26: 12'b000001000_010	; I:14	; C	; <= LogicTILE(12,1):RMUX22:O0 T0 1.014	; tc2.IM[7]
alta_slice06_IMUX27: 12'b001000000_001	; I:20	; D	; <= LogicTILE(12,1):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice06_LUT: 16'h9f17
alta_slice06_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice06_OMUX18: 1'b0	; LutOut
alta_slice06_OMUX19: 1'b0	; LutOut	; syn__0695_
alta_slice06_OMUX20: 1'b0	; LutOut
alta_slice06_SHIFTMUX: 1'b0
alta_slice07_BYPASSEN: 1'b0
alta_slice07_CARRY_CRL: 1'b1
alta_slice07_IMUX28: 12'b000100000_010	; I:12	; A	; <= LogicTILE(12,1):RMUX10:O0 T0 1.143	; IOaddr2[17]
alta_slice07_IMUX29: 12'b000000010_001	; I:25	; B	; <= LogicTILE(12,1):RMUX89:O0 T0 1.102	; IOvalue2[17]
alta_slice07_IMUX30: 12'b000001000_010	; I:14	; C	; <= LogicTILE(12,1):RMUX22:O0 T0 1.014	; tc2.IM[7]
alta_slice07_IMUX31: 12'b001000000_001	; I:20	; D	; <= LogicTILE(12,1):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice07_LUT: 16'ha048
alta_slice07_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice07_OMUX21: 1'b0	; LutOut
alta_slice07_OMUX22: 1'b0	; LutOut	; syn__0034_
alta_slice07_OMUX23: 1'b0	; LutOut
alta_slice07_SHIFTMUX: 1'b0
alta_slice08_BYPASSEN: 1'b0
alta_slice08_CARRY_CRL: 1'b1
alta_slice08_IMUX32: 12'b000000000_000	; I:-1	; A
alta_slice08_IMUX33: 12'b000000000_000	; I:-1	; B
alta_slice08_IMUX34: 12'b000000100_100	; I:6	; C	; <= LogicTILE(12,1):OMUX31:O0 T0 0.867	; syn__0033_
alta_slice08_IMUX35: 12'b000001000_100	; I:5	; D	; <= LogicTILE(12,1):OMUX28:O0 T0 0.541	; syn__0032_
alta_slice08_LUT: 16'h0ff0
alta_slice08_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice08_OMUX24: 1'b0	; LutOut
alta_slice08_OMUX25: 1'b0	; LutOut	; syn__0135_
alta_slice08_OMUX26: 1'b0	; LutOut
alta_slice08_SHIFTMUX: 1'b0
alta_slice09_BYPASSEN: 1'b0
alta_slice09_CARRY_CRL: 1'b1
alta_slice09_IMUX36: 12'b000000000_000	; I:-1	; A
alta_slice09_IMUX37: 12'b000000100_001	; I:24	; B	; <= LogicTILE(12,1):RMUX83:O0 T0 1.102	; IOaddr2[16]
alta_slice09_IMUX38: 12'b000001000_010	; I:14	; C	; <= LogicTILE(12,1):RMUX22:O0 T0 1.014	; tc2.IM[7]
alta_slice09_IMUX39: 12'b001000000_001	; I:20	; D	; <= LogicTILE(12,1):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice09_LUT: 16'h0fc3
alta_slice09_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice09_OMUX27: 1'b0	; LutOut
alta_slice09_OMUX28: 1'b0	; LutOut	; syn__0032_
alta_slice09_OMUX29: 1'b0	; LutOut
alta_slice09_SHIFTMUX: 1'b0
alta_slice10_BYPASSEN: 1'b0
alta_slice10_CARRY_CRL: 1'b1
alta_slice10_IMUX40: 12'b000000000_000	; I:-1	; A
alta_slice10_IMUX41: 12'b000000100_001	; I:24	; B	; <= LogicTILE(12,1):RMUX83:O0 T0 1.102	; IOaddr2[16]
alta_slice10_IMUX42: 12'b000000100_010	; I:15	; C	; <= LogicTILE(12,1):RMUX28:O0 T0 1.014	; IOvalue2[16]
alta_slice10_IMUX43: 12'b001000000_001	; I:20	; D	; <= LogicTILE(12,1):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice10_LUT: 16'h330f
alta_slice10_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice10_OMUX30: 1'b0	; LutOut
alta_slice10_OMUX31: 1'b0	; LutOut	; syn__0033_
alta_slice10_OMUX32: 1'b0	; LutOut
alta_slice10_SHIFTMUX: 1'b0
alta_slice11_BYPASSEN: 1'b0
alta_slice11_CARRY_CRL: 1'b1
alta_slice11_IMUX44: 12'b010000000_100	; I:1	; A	; <= LogicTILE(12,1):OMUX07:O0 T0 0.996	; syn__1087_
alta_slice11_IMUX45: 12'b000010000_010	; I:13	; B	; <= LogicTILE(12,1):RMUX17:O0 T0 1.102	; syn__0035_
alta_slice11_IMUX46: 12'b010000000_010	; I:10	; C	; <= RogicTILE(13,1):RMUX84:O0 T1 1.021	; syn__0036_
alta_slice11_IMUX47: 12'b000000010_100	; I:7	; D	; <= LogicTILE(12,1):OMUX40:O0 T0 0.541	; syn__0037_
alta_slice11_LUT: 16'h3323
alta_slice11_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice11_OMUX33: 1'b0	; LutOut	; syn__1086_
alta_slice11_OMUX34: 1'b0	; LutOut
alta_slice11_OMUX35: 1'b0	; LutOut
alta_slice11_SHIFTMUX: 1'b0
alta_slice12_BYPASSEN: 1'b0
alta_slice12_CARRY_CRL: 1'b1
alta_slice12_IMUX48: 12'b000000000_000	; I:-1	; A
alta_slice12_IMUX49: 12'b000100000_100	; I:3	; B	; <= LogicTILE(12,1):OMUX22:O0 T0 0.955	; syn__0034_
alta_slice12_IMUX50: 12'b000000000_000	; I:-1	; C
alta_slice12_IMUX51: 12'b000000010_100	; I:7	; D	; <= LogicTILE(12,1):OMUX40:O0 T0 0.541	; syn__0037_
alta_slice12_LUT: 16'h0033
alta_slice12_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice12_OMUX36: 1'b0	; LutOut
alta_slice12_OMUX37: 1'b0	; LutOut	; syn__0128_
alta_slice12_OMUX38: 1'b0	; LutOut
alta_slice12_SHIFTMUX: 1'b0
alta_slice13_BYPASSEN: 1'b0
alta_slice13_CARRY_CRL: 1'b1
alta_slice13_IMUX52: 12'b000100000_010	; I:12	; A	; <= LogicTILE(12,1):RMUX10:O0 T0 1.143	; IOaddr2[17]
alta_slice13_IMUX53: 12'b000000010_001	; I:25	; B	; <= LogicTILE(12,1):RMUX89:O0 T0 1.102	; IOvalue2[17]
alta_slice13_IMUX54: 12'b000001000_010	; I:14	; C	; <= LogicTILE(12,1):RMUX22:O0 T0 1.014	; tc2.IM[7]
alta_slice13_IMUX55: 12'b001000000_001	; I:20	; D	; <= LogicTILE(12,1):RMUX59:O0 T0 0.688	; tc2.IM[8]
alta_slice13_LUT: 16'h0521
alta_slice13_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice13_OMUX39: 1'b0	; LutOut
alta_slice13_OMUX40: 1'b0	; LutOut	; syn__0037_
alta_slice13_OMUX41: 1'b0	; LutOut
alta_slice13_SHIFTMUX: 1'b0
alta_slice14_BYPASSEN: 1'b0
alta_slice14_CARRY_CRL: 1'b1
alta_slice14_IMUX56: 12'b000000001_100	; I:8	; A	; <= LogicTILE(12,1):OMUX46:O0 T0 0.996	; syn__0119_
alta_slice14_IMUX57: 12'b000100000_010	; I:12	; B	; <= LogicTILE(12,1):RMUX11:O0 T0 1.102	; syn__0120_
alta_slice14_IMUX58: 12'b000001000_001	; I:23	; C	; <= LogicTILE(12,1):RMUX76:O0 T0 1.014	; syn__0036_
alta_slice14_IMUX59: 12'b100000000_001	; I:18	; D	; <= LogicTILE(12,1):RMUX47:O0 T0 0.688	; tc2.IM[9]
alta_slice14_LUT: 16'hcc84
alta_slice14_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice14_OMUX42: 1'b0	; LutOut	; syn__0118_
alta_slice14_OMUX43: 1'b0	; LutOut
alta_slice14_OMUX44: 1'b0	; LutOut
alta_slice14_SHIFTMUX: 1'b0
alta_slice15_BYPASSEN: 1'b0
alta_slice15_CARRY_CRL: 1'b1
alta_slice15_IMUX60: 12'b000000000_000	; I:-1	; A
alta_slice15_IMUX61: 12'b000000000_000	; I:-1	; B
alta_slice15_IMUX62: 12'b010000000_100	; I:1	; C	; <= LogicTILE(12,1):OMUX07:O0 T0 0.867	; syn__1087_
alta_slice15_IMUX63: 12'b000000100_100	; I:6	; D	; <= LogicTILE(12,1):OMUX40:O0 T0 0.541	; syn__0037_
alta_slice15_LUT: 16'h000f
alta_slice15_LUTCMUX: 2'b00	; FeedbackMux?
alta_slice15_OMUX45: 1'b0	; LutOut
alta_slice15_OMUX46: 1'b0	; LutOut	; syn__0119_
alta_slice15_OMUX47: 1'b0	; LutOut
alta_slice15_SHIFTMUX: 1'b0

.RogicTILE 13 1
OMUX00: 1'b0
OMUX01: 1'b0
OMUX02: 1'b0
OMUX03: 1'b0
OMUX04: 1'b0
OMUX05: 1'b0
OMUX06: 1'b0
OMUX07: 1'b0
OMUX08: 1'b0
OMUX09: 1'b0
OMUX10: 1'b0
OMUX11: 1'b0
OMUX12: 1'b0
OMUX13: 1'b0
OMUX14: 1'b0
OMUX15: 1'b0
RMUX00: 10'b0000000_000	; I:-1
RMUX01: 10'b0000010_001	; I:19	; <= RogicTILE(13,4):RMUX73:O0 T4Y 0.606	; tc2.DM[14]
RMUX02: 10'b0000000_000	; I:-1
RMUX03: 10'b0000000_000	; I:-1
RMUX04: 10'b0000000_000	; I:-1
RMUX05: 10'b0000000_000	; I:-1
RMUX06: 10'b0000000_000	; I:-1
RMUX07: 10'b0000000_000	; I:-1
RMUX08: 10'b0000000_000	; I:-1
RMUX09: 10'b0000000_000	; I:-1
RMUX10: 10'b0000000_000	; I:-1
RMUX11: 10'b0000000_000	; I:-1
RMUX12: 10'b0000000_000	; I:-1
RMUX13: 10'b0000000_000	; I:-1
RMUX14: 10'b0000000_000	; I:-1
RMUX15: 10'b0000000_000	; I:-1
RMUX16: 10'b0000000_000	; I:-1
RMUX17: 10'b0000000_000	; I:-1
RMUX18: 10'b0000000_000	; I:-1
RMUX19: 10'b0000000_000	; I:-1
RMUX20: 10'b0000000_000	; I:-1
RMUX21: 10'b0000000_000	; I:-1
RMUX22: 10'b0000000_000	; I:-1
RMUX23: 10'b0000000_000	; I:-1
RMUX24: 10'b0000000_000	; I:-1
RMUX25: 10'b0000000_000	; I:-1
RMUX26: 10'b0000000_000	; I:-1
RMUX27: 10'b0000000_000	; I:-1
RMUX28: 10'b0000000_000	; I:-1
RMUX29: 10'b0000000_000	; I:-1
RMUX30: 10'b0000000_000	; I:-1
RMUX31: 10'b0000000_000	; I:-1
RMUX32: 10'b0000000_000	; I:-1
RMUX33: 10'b0000000_000	; I:-1
RMUX34: 10'b0000000_000	; I:-1
RMUX35: 10'b0000000_000	; I:-1
RMUX36: 10'b0000000_000	; I:-1
RMUX37: 10'b0000000_000	; I:-1
RMUX38: 10'b0000000_000	; I:-1
RMUX39: 10'b0000000_000	; I:-1
RMUX40: 10'b0000000_000	; I:-1
RMUX41: 10'b0000000_000	; I:-1
RMUX42: 10'b0000000_000	; I:-1
RMUX43: 10'b0000000_000	; I:-1
RMUX44: 10'b0000000_000	; I:-1
RMUX45: 10'b0000000_000	; I:-1
RMUX46: 10'b0000000_000	; I:-1
RMUX47: 10'b0000000_000	; I:-1
RMUX48: 10'b0000000_000	; I:-1
RMUX49: 10'b0000000_000	; I:-1
RMUX50: 10'b0000000_000	; I:-1
RMUX51: 10'b0000000_000	; I:-1
RMUX52: 10'b0000000_000	; I:-1
RMUX53: 10'b0000000_000	; I:-1
RMUX54: 10'b0000000_000	; I:-1
RMUX55: 10'b0000010_010	; I:12	; <= LogicTILE(9,1):RMUX61:O0 T4X 0.482	; IOvalue2[15]
RMUX56: 10'b0000000_000	; I:-1
RMUX57: 10'b0000000_000	; I:-1
RMUX58: 10'b0000000_000	; I:-1
RMUX59: 10'b0000000_000	; I:-1
RMUX60: 10'b0000000_000	; I:-1
RMUX61: 10'b0000100_001	; I:18	; <= RogicTILE(13,3):RMUX14:O0 T4Y 0.567	; syn__0555_
RMUX62: 10'b0000000_000	; I:-1
RMUX63: 10'b0000000_000	; I:-1
RMUX64: 10'b0000000_000	; I:-1
RMUX65: 10'b0000000_000	; I:-1
RMUX66: 10'b0000000_000	; I:-1
RMUX67: 10'b0000100_010	; I:11	; <= BramTILE(10,1):RMUX38:O0 T4X 0.48	; IOvalue2[12]
RMUX68: 10'b0000000_000	; I:-1
RMUX69: 10'b0001000_100	; I:3	; <= LogicTILE(12,1):OMUX33:O0 T1 0.193	; syn__1086_
RMUX70: 10'b0000000_000	; I:-1
RMUX71: 10'b0000000_000	; I:-1
RMUX72: 10'b0000000_000	; I:-1
RMUX73: 10'b0000001_010	; I:13	; <= RogicTILE(13,1):RMUX67:O0 T4Y 0.527	; IOvalue2[12]
RMUX74: 10'b0010000_100	; I:2	; <= LogicTILE(12,1):OMUX42:O0 T1 0.193	; syn__0118_
RMUX75: 10'b0000000_000	; I:-1
RMUX76: 10'b0000000_000	; I:-1
RMUX77: 10'b0000000_000	; I:-1
RMUX78: 10'b0000000_000	; I:-1
RMUX79: 10'b0000000_000	; I:-1
RMUX80: 10'b0000000_000	; I:-1
RMUX81: 10'b0000000_000	; I:-1
RMUX82: 10'b0000000_000	; I:-1
RMUX83: 10'b0000000_000	; I:-1
RMUX84: 10'b0000010_010	; I:12	; <= LogicTILE(9,1):RMUX68:O0 T4X 0.482	; syn__0036_
RMUX85: 10'b0000000_000	; I:-1
RMUX86: 10'b0000000_000	; I:-1
RMUX87: 10'b0000000_000	; I:-1
RMUX88: 10'b0000000_000	; I:-1
RMUX89: 10'b0000000_000	; I:-1
RMUX90: 10'b0000000_000	; I:-1
RMUX91: 10'b0000000_000	; I:-1
RMUX92: 10'b0000000_000	; I:-1
RMUX93: 10'b0000000_000	; I:-1
RMUX94: 10'b0000000_000	; I:-1
RMUX95: 10'b0000000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
__NAME: IOTILE_ROUTE

.IOTILE 9 0
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0000_001	; I:-1
IOMUX01: 7'b0001_100	; I:3	; <= IOTILE(9,0):RMUX12:O0 T0 0.877	; syn__1102_[2]
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b1000_100	; I:0	; <= IOTILE(9,0):RMUX00:O0 T0 0.877	; syn__1102_[3]
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_001	; I:-1
IOMUX09: 7'b0000_000	; I:-1
IOMUX10: 7'b0000_001	; I:-1
IOMUX11: 7'b0000_000	; I:-1
IOMUX12: 7'b0000_001	; I:-1
IOMUX13: 7'b0000_000	; I:-1
IOMUX14: 7'b0000_001	; I:-1
IOMUX15: 7'b0000_000	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b001_010	; I:5	; <= LogicTILE(9,2):RMUX50:O0 T4Y 0.567	; syn__1102_[3]
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b010_100	; I:1	; <= LogicTILE(9,4):RMUX80:O0 T4Y 0.623	; syn__1102_[2]
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_S4

.IOTILE 11 0
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0000_001	; I:-1
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_000	; I:-1
IOMUX05: 7'b0000_001	; I:-1
IOMUX06: 7'b0000_000	; I:-1
IOMUX07: 7'b0000_001	; I:-1
IOMUX08: 7'b0000_001	; I:-1
IOMUX09: 7'b0000_001	; I:-1
IOMUX10: 7'b0000_001	; I:-1
IOMUX11: 7'b0000_001	; I:-1
IOMUX12: 7'b0000_001	; I:-1
IOMUX13: 7'b0000_001	; I:-1
IOMUX14: 7'b0000_001	; I:-1
IOMUX15: 7'b0000_001	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_S4

.IOTILE 12 0
CtrlMUX00: 12'b000000_000000
CtrlMUX01: 12'b000000_000000
CtrlMUX02: 12'b000000_000000
CtrlMUX03: 12'b000000_000000
IN_ASYNC_MODE: 4'b0000
IN_POWERUP: 4'b0000
IN_SYNC_MODE: 4'b0000
IOMUX00: 7'b0000_001	; I:-1
IOMUX01: 7'b0000_001	; I:-1
IOMUX02: 7'b0000_001	; I:-1
IOMUX03: 7'b0000_001	; I:-1
IOMUX04: 7'b0000_001	; I:-1
IOMUX05: 7'b0000_000	; I:-1
IOMUX06: 7'b0000_001	; I:-1
IOMUX07: 7'b0000_000	; I:-1
IOMUX08: 7'b0000_001	; I:-1
IOMUX09: 7'b0000_001	; I:-1
IOMUX10: 7'b0000_001	; I:-1
IOMUX11: 7'b0000_001	; I:-1
IOMUX12: 7'b0000_001	; I:-1
IOMUX13: 7'b0000_001	; I:-1
IOMUX14: 7'b0000_001	; I:-1
IOMUX15: 7'b0000_001	; I:-1
IOMUX16: 7'b0000_001	; I:-1
IOMUX17: 7'b0000_001	; I:-1
IOMUX18: 7'b0000_001	; I:-1
IOMUX19: 7'b0000_001	; I:-1
IOMUX20: 7'b0000_001	; I:-1
IOMUX21: 7'b0000_001	; I:-1
IOMUX22: 7'b0000_001	; I:-1
IOMUX23: 7'b0000_001	; I:-1
InputMUX00: 1'b0
InputMUX01: 1'b0
InputMUX02: 1'b0
InputMUX03: 1'b0
InputMUX04: 1'b0
InputMUX05: 1'b0
InputMUX06: 1'b0
InputMUX07: 1'b0
OE_ASYNC_MODE: 4'b0000
OE_POWERUP: 4'b0000
OE_REG_MODE: 4'b0000
OE_SYNC_MODE: 4'b0000
OUT_ASYNC_MODE: 4'b0000
OUT_POWERUP: 4'b0000
OUT_REG_MODE: 4'b0000
OUT_SYNC_MODE: 4'b0000
RMUX00: 6'b000_000	; I:-1
RMUX01: 6'b000_000	; I:-1
RMUX02: 6'b000_000	; I:-1
RMUX03: 6'b000_000	; I:-1
RMUX04: 6'b000_000	; I:-1
RMUX05: 6'b000_000	; I:-1
RMUX06: 6'b000_000	; I:-1
RMUX07: 6'b000_000	; I:-1
RMUX08: 6'b000_000	; I:-1
RMUX09: 6'b000_000	; I:-1
RMUX10: 6'b000_000	; I:-1
RMUX11: 6'b000_000	; I:-1
RMUX12: 6'b000_000	; I:-1
RMUX13: 6'b000_000	; I:-1
RMUX14: 6'b000_000	; I:-1
RMUX15: 6'b000_000	; I:-1
RMUX16: 6'b000_000	; I:-1
RMUX17: 6'b000_000	; I:-1
RMUX18: 6'b000_000	; I:-1
RMUX19: 6'b000_000	; I:-1
RMUX20: 6'b000_000	; I:-1
RMUX21: 6'b000_000	; I:-1
RMUX22: 6'b000_000	; I:-1
RMUX23: 6'b000_000	; I:-1
RMUX24: 6'b000_000	; I:-1
RMUX25: 6'b000_000	; I:-1
RMUX26: 6'b000_000	; I:-1
RMUX27: 6'b000_000	; I:-1
RMUX28: 6'b000_000	; I:-1
RMUX29: 6'b000_000	; I:-1
RMUX30: 6'b000_000	; I:-1
RMUX31: 6'b000_000	; I:-1
SeamMUX00: 8'b00000000
SeamMUX01: 8'b00000000
SeamMUX02: 8'b00000000
SeamMUX03: 8'b00000000
SeamMUX04: 8'b00000000
SeamMUX05: 8'b00000000
SeamMUX06: 8'b00000000
SeamMUX07: 8'b00000000
TileClkMUX00: 3'b001
TileClkMUX01: 3'b001
TileClkMUX02: 3'b001
TileClkMUX03: 3'b001
TileClkMUX04: 3'b001
TileClkMUX05: 3'b001
TileClkMUX06: 3'b001
TileClkMUX07: 3'b001
__NAME: AG1200_IOTILE_S4

