41 2 0
38 1
25 120 270 227 174
11 330 240 357 142 0 1
8 110 400 159 351 1 0
8 110 440 159 391 1 0
8 108 530 157 481 1 1
8 108 610 157 561 0 1
22 110 350 211 330 0 \NUL
Address Select
22 108 480 147 460 0 \NUL
Clock
22 108 560 150 540 0 \NUL
Reset
14 280 270 329 221
20 300 350 359 331 0
M.IN.0
20 300 290 359 271 0
M.IN.3
20 300 310 359 291 0
M.IN.2
20 300 330 359 311 0
M.IN.1
20 300 390 359 371 0
AS1
20 300 410 359 391 0
AS0
20 298 510 357 491 0
CLK
20 298 590 357 571 0
RESET
11 650 240 677 142 0 1
14 600 270 649 221
19 520 280 579 261 0
M.DR.3
19 520 300 579 281 0
M.DR.2
19 520 320 579 301 0
M.DR.1
19 520 340 579 321 0
M.DR.0
22 483 178 615 158 0 \NUL
REGISTER OUTPUT
22 110 170 204 150 0 \NUL
WRITE INPUT
22 20 40 192 20 0 \NUL
NAME: Brandon Rullamas
22 20 60 210 40 0 \NUL
SECTION: 04, Shae TTH 9-11
22 20 80 156 60 0 \NUL
DATE: April 23, 2013
22 20 100 187 80 0 \NUL
PARTNER: Trieste Devlin
22 320 40 508 20 0 \NUL
MEMORY USER INTERFACE
1 326 245 331 236
1 224 260 331 224
1 224 254 331 218
1 224 248 331 212
1 224 242 331 206
1 224 242 301 280
1 301 300 224 248
1 224 254 301 320
1 224 260 301 340
1 301 380 156 375
1 156 415 301 400
1 154 505 299 500
1 299 580 154 585
1 646 245 651 236
1 576 270 651 206
1 651 212 576 290
1 651 218 576 310
1 651 224 576 330
38 2
24 250 200 299 128 1 1 1
15 230 130 279 81
19 170 160 229 141 0
M.IN.3
19 170 200 229 181 0
RESET
20 320 160 379 141 0
OUT0.3
19 170 180 229 161 0
B0_clk
24 250 320 299 248 1 1 1
15 230 250 279 201
19 170 280 229 261 0
M.IN.2
19 170 320 229 301 0
RESET
20 320 280 379 261 0
OUT0.2
19 170 300 229 281 0
B0_clk
24 250 440 299 368 1 1 1
15 230 370 279 321
19 170 400 229 381 0
M.IN.1
19 170 440 229 421 0
RESET
20 320 400 379 381 0
OUT0.1
19 170 420 229 401 0
B0_clk
24 250 560 299 488 1 1 1
15 230 490 279 441
19 170 520 229 501 0
M.IN.0
19 170 560 229 541 0
RESET
20 320 520 379 501 0
OUT0.0
19 170 540 229 521 0
B0_clk
22 224 80 309 60 0 \NUL
REGISTER 0
24 510 200 559 128 1 1 1
15 490 130 539 81
19 430 160 489 141 0
M.IN.3
19 430 200 489 181 0
RESET
20 580 160 639 141 0
OUT1.3
19 430 180 489 161 0
B1_clk
24 510 320 559 248 1 1 1
15 490 250 539 201
19 430 280 489 261 0
M.IN.2
19 430 320 489 301 0
RESET
20 580 280 639 261 0
OUT1.2
19 430 300 489 281 0
B1_clk
24 510 440 559 368 1 1 1
15 490 370 539 321
19 430 400 489 381 0
M.IN.1
19 430 440 489 421 0
RESET
20 580 400 639 381 0
OUT1.1
19 430 420 489 401 0
B1_clk
24 510 560 559 488 1 1 1
15 490 490 539 441
19 430 519 489 500 0
M.IN.0
19 430 560 489 541 0
RESET
20 580 520 639 501 0
OUT1.0
19 430 540 489 521 0
B1_clk
22 475 80 560 60 0 \NUL
REGISTER 1
24 770 200 819 128 1 1 1
15 750 130 799 81
19 690 160 749 141 0
M.IN.3
19 690 200 749 181 0
RESET
20 840 160 899 141 0
OUT2.3
19 690 180 749 161 0
B2_clk
24 770 320 819 248 1 1 1
15 750 250 799 201
19 690 280 749 261 0
M.IN.2
19 690 320 749 301 0
RESET
20 840 280 899 261 0
OUT2.2
19 690 300 749 281 0
B2_clk
24 770 440 819 368 1 1 1
15 750 370 799 321
19 690 400 749 381 0
M.IN.1
19 690 440 749 421 0
RESET
20 840 400 899 381 0
OUT2.1
19 690 420 749 401 0
B2_clk
24 770 560 819 488 1 1 1
15 750 490 799 441
19 690 520 749 501 0
M.IN.0
19 690 560 749 541 0
RESET
20 840 520 899 501 0
OUT2.0
19 690 540 749 521 0
B2_clk
22 738 80 823 60 0 \NUL
REGISTER 2
24 1030 200 1079 128 1 1 1
15 1010 130 1059 81
19 950 160 1009 141 0
M.IN.3
19 950 200 1009 181 0
RESET
20 1100 160 1159 141 0
OUT3.3
19 950 180 1009 161 0
B3_clk
24 1030 320 1079 248 1 1 1
15 1010 250 1059 201
19 950 280 1009 261 0
M.IN.2
19 950 320 1009 301 0
RESET
20 1100 280 1159 261 0
OUT3.2
19 950 300 1009 281 0
B3_clk
24 1030 440 1079 368 1 1 1
15 1010 370 1059 321
19 950 400 1009 381 0
M.IN.1
19 950 440 1009 421 0
RESET
20 1100 400 1159 381 0
OUT3.1
19 950 420 1009 401 0
B3_clk
24 1030 560 1079 488 1 1 1
15 1010 490 1059 441
19 950 520 1009 501 0
M.IN.0
19 950 560 1009 541 0
RESET
20 1100 520 1159 501 0
OUT3.0
19 950 540 1009 521 0
B3_clk
22 1002 81 1087 61 0 \NUL
REGISTER 3
22 590 40 672 20 0 \NUL
REGISTERS
1 226 190 264 196
1 251 148 226 150
1 264 130 276 105
1 321 150 296 148
1 251 166 226 170
1 226 310 264 316
1 251 268 226 270
1 264 250 276 225
1 321 270 296 268
1 251 286 226 290
1 226 430 264 436
1 251 388 226 390
1 264 370 276 345
1 321 390 296 388
1 251 406 226 410
1 226 550 264 556
1 251 508 226 510
1 264 490 276 465
1 321 510 296 508
1 251 526 226 530
1 486 190 524 196
1 511 148 486 150
1 524 130 536 105
1 581 150 556 148
1 511 166 486 170
1 486 310 524 316
1 511 268 486 270
1 524 250 536 225
1 581 270 556 268
1 511 286 486 290
1 486 430 524 436
1 511 388 486 390
1 524 370 536 345
1 581 390 556 388
1 511 406 486 410
1 486 550 524 556
1 511 508 486 509
1 524 490 536 465
1 581 510 556 508
1 511 526 486 530
1 746 190 784 196
1 771 148 746 150
1 784 130 796 105
1 841 150 816 148
1 771 166 746 170
1 746 310 784 316
1 771 268 746 270
1 784 250 796 225
1 841 270 816 268
1 771 286 746 290
1 746 430 784 436
1 771 388 746 390
1 784 370 796 345
1 841 390 816 388
1 771 406 746 410
1 746 550 784 556
1 771 508 746 510
1 784 490 796 465
1 841 510 816 508
1 771 526 746 530
1 1006 190 1044 196
1 1031 148 1006 150
1 1044 130 1056 105
1 1101 150 1076 148
1 1031 166 1006 170
1 1006 310 1044 316
1 1031 268 1006 270
1 1044 250 1056 225
1 1101 270 1076 268
1 1031 286 1006 290
1 1006 430 1044 436
1 1031 388 1006 390
1 1044 370 1056 345
1 1101 390 1076 388
1 1031 406 1006 410
1 1006 550 1044 556
1 1031 508 1006 510
1 1044 490 1056 465
1 1101 510 1076 508
1 1031 526 1006 530
38 3
22 120 50 305 30 0 \NUL
ADDRESS DECODER LOGIC
22 30 90 378 70 0 \NUL
Components: Bunch of gates, senders, and receivers
22 30 70 399 50 0 \NUL
Function: Chooses which register to read from or write to
22 460 130 505 110 0 \NUL
INPUT
22 540 130 599 110 0 \NUL
OUTPUT
22 460 150 489 130 0 \NUL
AS1
22 490 150 519 130 0 \NUL
AS0
22 540 150 562 130 0 \NUL
R0
22 570 150 592 130 0 \NUL
R1
22 600 150 622 130 0 \NUL
R2
22 630 150 652 130 0 \NUL
R3
22 460 170 472 150 0 \NUL
0
22 490 170 502 150 0 \NUL
0
22 460 190 472 170 0 \NUL
0
22 490 190 502 170 0 \NUL
1
22 460 210 472 190 0 \NUL
1
22 490 210 502 190 0 \NUL
0
22 460 230 472 210 0 \NUL
1
22 490 230 502 210 0 \NUL
1
22 540 170 552 150 0 \NUL
1
22 540 190 552 170 0 \NUL
0
22 540 210 552 190 0 \NUL
0
22 540 230 552 210 0 \NUL
0
22 570 170 582 150 0 \NUL
0
22 570 190 582 170 0 \NUL
1
22 570 210 582 190 0 \NUL
0
22 570 230 582 210 0 \NUL
0
22 600 170 612 150 0 \NUL
0
22 600 190 612 170 0 \NUL
0
22 600 210 612 190 0 \NUL
1
22 600 230 612 210 0 \NUL
0
22 630 170 642 150 0 \NUL
0
22 630 190 642 170 0 \NUL
0
22 630 210 642 190 0 \NUL
0
22 630 230 642 210 0 \NUL
1
22 460 110 697 90 0 \NUL
ADDRESS DECODER TRUTH TABLE
22 47 155 141 135 0 \NUL
WRITE LOGIC
19 47 205 106 186 0
CLK
19 47 225 106 206 0
R3
20 237 215 296 196 0
B3_clk
19 47 275 106 256 0
CLK
19 47 295 106 276 0
R2
20 237 255 296 236 0
B2_clk
19 47 345 106 326 0
CLK
19 47 365 106 346 0
R1
20 237 285 296 266 0
B1_clk
19 47 415 106 396 0
CLK
19 47 435 106 416 0
R0
20 237 315 296 296 0
B0_clk
22 37 465 467 445 0 \NUL
Function: Turns Rx_clk to 1 if WE and Rx = 1 and clock is pushed.
3 135 436 184 387 0 0
3 135 371 184 322 0 0
3 136 299 185 250 0 0
3 136 230 185 181 0 0
31 542 369 591 284 0 4
19 422 332 481 313 0
AS1
19 430 363 489 344 0
AS0
14 400 401 449 352
20 730 280 789 261 0
R3
20 730 320 789 301 0
R2
20 730 400 789 381 0
R0
5 650 290 699 241 0
5 650 330 699 281 0
5 650 370 699 321 0
5 650 410 699 361 0
20 730 360 789 341 0
R1
1 103 405 136 397
1 103 425 136 425
1 181 411 238 305
1 103 195 137 191
1 103 215 137 219
1 103 265 137 260
1 103 285 137 288
1 103 335 136 332
1 103 355 136 360
1 181 346 238 275
1 182 274 238 245
1 182 205 238 205
1 486 353 543 353
1 543 347 478 322
1 446 376 543 365
1 588 311 651 265
1 731 270 696 265
1 731 310 696 305
1 731 350 696 345
1 731 390 696 385
1 588 317 651 305
1 588 323 651 345
1 651 385 588 329
38 4
22 270 60 434 40 0 \NUL
OUTPUT MULTIPLEXION
22 199 80 500 60 0 \NUL
Function: Chooses which register to read from
22 159 119 559 99 0 \NUL
Components: 4 4-input muxs, ground, senders, and receivers
22 150 100 579 80 0 \NUL
Note: Function of 1 mux is to select 1 bit of the register selected...
22 140 150 875 130 0 \NUL
muxes select from each bank (4 each), so need 4 muxes to select correct bits (out of 16 possible signals in bank)
31 240 270 289 185 0 1
19 140 280 199 261 0
OUT0.0
19 140 250 199 231 0
OUT1.0
19 140 220 199 201 0
OUT2.0
19 140 190 199 171 0
OUT3.0
19 140 310 199 291 0
AS1
19 140 340 199 321 0
AS0
14 160 370 209 321
31 240 480 289 395 0 1
19 140 490 199 471 0
OUT0.1
19 140 460 199 441 0
OUT1.1
19 140 430 199 411 0
OUT2.1
19 140 400 199 381 0
OUT3.1
19 140 520 199 501 0
AS1
19 140 550 199 531 0
AS0
14 160 580 209 531
31 240 690 289 605 0 1
19 140 700 199 681 0
OUT0.2
19 140 670 199 651 0
OUT1.2
19 140 640 199 621 0
OUT2.2
19 140 610 199 591 0
OUT3.2
19 140 730 199 711 0
AS1
19 140 760 199 741 0
AS0
14 160 790 209 741
31 240 900 289 815 0 1
19 140 910 199 891 0
OUT0.3
19 140 880 199 861 0
OUT1.3
19 140 850 199 831 0
OUT2.3
19 140 820 199 801 0
OUT3.3
19 140 940 199 921 0
AS1
19 140 970 199 951 0
AS0
14 160 1000 209 951
20 370 230 429 211 0
M.DR.0
20 370 440 429 421 0
M.DR.1
20 360 660 419 641 0
M.DR.2
20 380 870 439 851 0
M.DR.3
1 241 230 196 270
1 241 224 196 240
1 196 210 241 218
1 241 212 196 180
1 241 248 196 300
1 241 254 196 330
1 241 266 206 345
1 241 440 196 480
1 241 434 196 450
1 196 420 241 428
1 241 422 196 390
1 241 458 196 510
1 241 464 196 540
1 241 476 206 555
1 241 650 196 690
1 241 644 196 660
1 196 630 241 638
1 241 632 196 600
1 241 668 196 720
1 241 674 196 750
1 241 686 206 765
1 241 860 196 900
1 241 854 196 870
1 196 840 241 848
1 241 842 196 810
1 241 878 196 930
1 241 884 196 960
1 241 896 206 975
1 286 224 371 220
1 371 430 286 434
1 361 650 286 644
1 381 860 286 854
39 16777215
47 0
40 1 10 10
50 2000 2000
51 0 100
30
System
16
700
0
0
1
2
2
34
