<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:02.242</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.09.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0128395</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로기판 및 이를 포함하는 패키지 기판</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2023.04.04</openDate><openNumber>10-2023-0045480</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.09.02</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/34</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/48</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 절연층; 상기 절연층 상에 배치된 회로 패턴층; 상기 절연층 및 상기 회로 패턴층 상에 배치되고, 복수의 개구부를 포함하는 보호층을 포함하고, 상기 개구부는 복수의 제1 개구부 및 복수의 제2 개구부를 포함하고, 상기 제1 개구부는, 상기 회로 패턴층의 패드의 상면과 수직으로 중첩되면서, 상기 패드의 측면과 수평으로 중첩되지 않고, 상기 제2 개구부는, 상기 회로 패턴층의 패드의 상면과 수직으로 중첩되면서, 상기 패드의 측면의 적어도 일부와 수평으로 중첩되며, 상기 보호층은 중앙 영역의 제1 영역, 및 상기 중앙 영역을 제외한 외곽 영역의 제2 영역을 포함하고, 상기 보호층의 제1 영역에 형성된 제1 개구부의 개수는, 상기 보호층의 제2 영역에 형성된 제1 개구부의 개수보다 많고, 상기 보호층의 제2 영역에 형성된 제2 개구부의 개수는, 상기 보호층의 제1 영역에 형성된 제2 개구부의 개수보다 많다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층;상기 절연층 상에 배치된 회로 패턴층;상기 절연층 및 상기 회로 패턴층 상에 배치되고, 복수의 개구부를 포함하는 보호층을 포함하고,상기 개구부는 복수의 제1 개구부 및 복수의 제2 개구부를 포함하고,상기 제1 개구부는,상기 회로 패턴층의 패드의 상면과 수직으로 중첩되면서, 패드의 측면과 수평으로 중첩되지 않고,상기 제2 개구부는,상기 회로 패턴층의 패드의 상면과 수직으로 중첩되면서, 패드의 측면의 적어도 일부와 수평으로 중첩되며, 상기 보호층은 중앙 영역의 제1 영역, 및 상기 중앙 영역을 제외한 외곽 영역의 제2 영역을 포함하고, 상기 보호층의 제1 영역에 형성된 제1 개구부의 개수는,상기 보호층의 제2 영역에 형성된 제1 개구부의 개수보다 많고,상기 보호층의 제2 영역에 형성된 제2 개구부의 개수는,상기 보호층의 제1 영역에 형성된 제2 개구부의 개수보다 많은,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 보호층의 제1 영역에 형성된 제1 개구부의 개수는,상기 보호층의 제1 영역에 형성된 제2 개구부의 개수보다 많고,상기 보호층의 제2 영역에 형성된 제2 개구부의 개수는,상기 보호층의 제2 영역에 형성된 제1 개구부의 개수보다 많은,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 보호층의 제1 영역은 칩 실장 영역에서의 중앙 영역이고,상기 보호층의 제2 영역은 상기 칩 실장 영역에서 상기 중앙 영역을 제외한 외곽 영역인,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항 또는 제2항에 있어서,상기 보호층의 제1 영역은 상기 절연층의 상부 또는 하부의 전체 영역에서의 중앙 영역이고,상기 보호층의 제2 영역은 상기 전체 영역에서 상기 중앙 영역을 제외한 외곽 영역인, 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 회로 패턴층은,상기 제1 개구부와 수직으로 중첩된 제1-1 패드 및 제1-2 패드 중 적어도 하나를 포함하고,상기 제1-1 패드는 상호 폭 방향 또는 길이 방향으로 이격된 복수의 제1 개구부와 수직으로 중첩되고,상기 제1-2 패드는 하나의 제1 개구부와 수직으로 중첩되는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제2 개구부는 제2-1 개구부를 포함하고,상기 회로 패턴층은 상기 제2-1 개구부와 수직으로 중첩된 제1-3 패드를 포함하고,상기 제1-3 패드의 상면의 전체 영역은 상기 제2-1 개구부와 수직으로 중첩되고,상기 제1-3 패드의 측면의 전체 영역은 상기 제2-1 개구부와 수평으로 중첩되며,상기 절연층은 상기 제2-1 개구부와 수직으로 중첩되면서, 상기 회로 패턴층 및 상기 보호층과 수직으로 중첩되지 않는 비중첩 영역을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제5항 또는 제6항에 있어서,상기 제2 개구부는 제2-2 개구부를 포함하고,상기 회로 패턴층은 상기 제2-2 개구부와 수직으로 중첩된 제1-4 패드를 포함하고,상기 제1-4 패드의 상면의 전체 영역은 상기 제2-2 개구부와 수직으로 중첩되고,상기 제1-4 패드의 측면은 상기 제2-2 개구부와 수평으로 부분 중첩되며,상기 보호층은, 상기 제2-2 개구부와 수직으로 중첩되면서, 상기 제1-4 패드의 측면과 직접 접촉하는 지지 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제5항에 있어서,상기 보호층은,상기 제1 개구부와 길이 방향 또는 폭 방향으로 이격되고, 상기 제1-1 패드와 수직으로 부분 중첩되는 제3 개구부를 포함하고,상기 제3 개구부는 상기 제1-1 패드의 폭보다 작은 폭을 가지며,상기 제1-1 패드의 측면의 적어도 일부는, 상기 제3 개구부와 수평으로 중첩되는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 보호층은,상기 회로 패턴층의 제3 패드와 수직으로 중첩되고, 상기 제3 패드의 폭보다 큰 폭을 가지는 제4 개구부를 포함하고,상기 제3 패드는 제1 측면 및 제2 측면을 포함하고,상기 제3 패드의 제1 측면은 상기 제4 개구부와 수평으로 중첩되면서, 상기 보호층과 이격되고,상기 제3 패드의 제2 측면은 상기 제4 개구부와 수평으로 부분 중첩되면서, 적어도 일부가 상기 보호층과 접촉하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 회로 패턴층은 제4 패드 및 상기 제4 패드의 제1측면에 배치된 트레이스를 포함하고,상기 보호층은 상기 제4 패드와 수직으로 부분 중첩되는 제5 개구부를 포함하고,상기 제4 패드의 상면은,상기 제5 개구부와 수직으로 중첩되는 제1 중첩 영역과,상기 보호층과 수직으로 중첩되는 제2 중첩 영역을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제2 중첩 영역은, 상기 제4 패드의 상기 제1 측면과 인접한 상기 제4 패드의 상면의 제1 외곽 영역인,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 중첩 영역은,상기 제4 패드의 상면의 중앙 영역과,상기 제4 패드의 상면의 외곽 영역 중 상기 제1 외곽 영역을 제외한 제2 외곽 영역을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제11항 또는 제12항에 있어서,상기 제4 패드의 상기 제1 측면 및 상기 트레이스는 상기 보호층으로 덮이는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,상기 제4 패드는 상기 제2 외곽 영역과 인접한 제2 측면을 포함하고,상기 제4 패드의 상기 제2 측면의 적어도 일부는 상기 제5 개구부와 수평으로 중첩되면서 상기 보호층과 접촉하지 않는,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제1 최외곽 절연층;상기 제1 최외곽 절연층 상에 배치된 제1 최외곽 회로 패턴층;상기 제1 최외곽 절연층 및 상기 제1 최외곽 회로 패턴층 상에 배치되고, 복수의 개구부를 포함하는 제1 보호층;상기 제1 최외곽 절연층 하에 배치된 제2 최외곽 절연층;상기 제2 최외곽 절연층 하에 제2 최외곽 회로 패턴층; 및상기 제2 최외곽 절연층 및 상기 제2 최외곽 회로 패턴층 하에 배치되고, 복수의 개구부를 포함하는 제2 보호층;을 포함하고,상기 제1 보호층 및 상기 제2 보호층의 각각의 개구부는, 상기 제1 최외곽 회로 패턴층 또는 상기 제2 최외곽 회로 패턴층의 패드와 수직으로 중첩되면서, 패드의 측면과 수평으로 중첩되지 않는 제1 개구부와,상기 제1 최외곽 회로 패턴층 또는 상기 제2 최외곽 회로 패턴층의 패드와 수직으로 중첩되면서, 패드의 측면의 적어도 일부와 수평으로 중첩되는 제2 개구부를 포함하고,상기 제1 보호층은 칩 실장 영역에서의 제1 중앙 영역과, 상기 칩 실장 영역에서 상기 제1 중앙 영역을 제외한 제1 외곽 영역을 포함하고,상기 제1 보호층의 상기 제1 외곽 영역에 형성된 제2 개구부의 개수는 상기 제1 보호층의 상기 제1 중앙 영역에 형성된 제2 개구부의 개수보다 많고,상기 제2 보호층은 상기 제2 최외곽 절연층의 하부의 전체 영역에서의 제2 중앙 영역과, 상기 전체 영역에서 상기 제2 중앙 영역을 제외한 제2 외곽 영역을 포함하고,상기 제2 보호층의 상기 제2 외곽 영역에 형성된 제2 개구부의 개수는 상기 제2 보호층의 상기 제2 중앙 영역에 형성된 제2 개구부의 개수보다 많은,회로 기판.</claim></claimInfo><claimInfo><claim>16. 제15항에 기재된 회로 기판;상기 회로 기판의 제1 보호층에 형성된 제1 개구부 및 제2 개구부 중 적어도 하나에 배치되고, 상기 제1 최외곽 회로 패턴층과 연결되는 제1 접속부;상기 제1 접속부 상에 실장되는 칩;상기 칩을 몰딩하는 몰딩층;상기 회로 기판의 제2 보호층에 형성된 제1 개구부 및 제2 개구부 중 적어도 하나에 배치되고, 상기 제2 최외곽 절연층과 연결되는 제2 접속부; 및상기 제2 접속부에 결합되는 외부 기판을 포함하는,패키지 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, KEE HAN</engName><name>이기한</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, SANG IL</engName><name>김상일</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>NA, SE WOONG</engName><name>라세웅</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.09.28</receiptDate><receiptNumber>1-1-2021-1115875-27</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.09.02</receiptDate><receiptNumber>1-1-2024-0957755-53</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.07.15</receiptDate><receiptNumber>9-5-2025-0672099-39</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210128395.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930e6a7ffeb6727e98888ddf769b4d442fe996c64cf3b4ce175bf7aabb1b593348d3de6f3f5da13aaa7ac2b9de2fdcbb0797c8df7b1ac85b7f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf46a557639437e7b824e65d832cca106bbe652e5b6e76fe242ff729abfb589ca6778301bf5ec4c86ca4000fab366df7680c31d18806a1b56c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>