INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Aitana/Desktop/trabajo_vhdl/VHDL/TRABAJO_VHDL/trabajo.sim/sim_1/impl/timing/xsim/simMaquinaCruce_time_impl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module divisor_frecuencia
INFO: [VRFC 10-311] analyzing module maquina_cruce
INFO: [VRFC 10-311] analyzing module maquina_paso
INFO: [VRFC 10-311] analyzing module trabajo
INFO: [VRFC 10-311] analyzing module glbl
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Aitana/Desktop/trabajo_vhdl/VHDL/TRABAJO_VHDL/trabajo.srcs/sources_1/new/divisor_frecuencia.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'divisor_frecuencia'
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Aitana/Desktop/trabajo_vhdl/VHDL/TRABAJO_VHDL/trabajo.srcs/sources_1/new/maquina_cruce.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'maquina_cruce'
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Aitana/Desktop/trabajo_vhdl/VHDL/TRABAJO_VHDL/trabajo.srcs/sim_1/new/simMaquinaCruce.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'simMaquinaCruce'
