RESET;ADC;1;;;;reset
WAIT;;100;;;;
RESET;ADC;0;;;;
WAIT;;100;;;;
REG;ADC;0;24;;;
WAIT;;100;;;;
REG;ADC;26;8;;;
WAIT;;100;;;;
REG_MASK;ADC;500;1;F;;JESD Low Line Rate Selection
REG_MASK;ADC;520;7;1F;;JESD number of lanes
REG_MASK;ADC;520;0;80;;Scrambler disable
REG;ADC;521;1;;;F
REG;ADC;523;0;;;1 converter
REG_MASK;ADC;525;0;C0;;subclass 0
REG_MASK;ADC;525;F;1F;;Total num of bits per sample
REG_MASK;ADC;524;B;1F;;12 bit resolution
REG_MASK;ADC;524;C0;C0;;Control bits (3)
REG_MASK;ADC;620;10;F0;;Ctrl bit 1
REG_MASK;ADC;620;1;0F;;Ctrl bit 0
REG_MASK;ADC;621;1;F;;Ctrl bit 2
REG_MASK;ADC;503;2;2;;Disable frame alignment chars
REG_MASK;ADC;622;1;3;;Offset binary data format
WAIT;;20;;;;
REG;ADC;681;10;;;Enable jtx clock
REG_BIT;ADC;570;0;0;;power down jest pll
WAIT;;100;;;;
REG_BIT;ADC;570;1;0;;power up jest pll
WAIT;;200;;;;
REG_READ;ADC;501;;;;
SHOW_MSG;LAST_VAL;;;;;
