---
# Posts need to have the `post` layout
layout: post

# The title of your post
title: 정처리(16.03.06) 시험 정리

# (Optional) Write a short (~150 characters) description of each blog post.
# This description is used to preview the page on search engines, social media, etc.
description: >

# (Optional) Link to an image that represents your blog post.
# The aspect ratio should be ~16:9.
image: /assets/img/default.jpg

# You can hide the description and/or image from the output
# (only visible to search engines) by setting:
# hide_description: true
# hide_image: true

# (Optional) Each post can have zero or more categories, and zero or more tags.
# The difference is that categories will be part of the URL, while tags will not.
# E.g. the URL of this post is <site.baseurl>/hydejack/2017/11/23/example-content/
categories: [hydejack]
tags: [example, content]
# If you want a category or tag to have its own page,
# check out `_featured_categories` and `_featured_tags` respectively.
---

# 정보처리기사 06.03.06 기출문제

### 1과목 - 데이터베이스

10.	개체 - 관계 모델에 대한 설명으로 옳지 않은 것은?

    1.	**오너 - 멤버 (Owner-Member) 관계라고도 한다.**
    2.	개체 타입과 이들 간의 관계 타입을 기본 요소로 이용하여 현실 세계를 개념적으로 표현한다.
    3.	E-R 다이어그램에서 개체 타입은 사각형으로 나타낸다.
    4.	E-R 다이어그램에서 속성은 타원으로 나타낸다.

해설 : 오너 - 멤버(Owner-Member) 관계 구조는 네트워크(망)형 데이터 모델이다.



### 2과목 - 전자 계산기 구조

22.	동기 고정식 마이크로오퍼레이션(MO) 제어의 특징을 설명한 것으로 틀린 것은?
     1.	제어장치의 구현이 간단하다.
     2.	중앙처리장치의 시간이 이용이 비효율적이다.
     3.	여러 종류의 MO 수행시 CPU사이클 타임이 실제적인 오퍼레이션 시간보다 길다.
     4.	**MO이 끝나고 다음 오퍼레이션이 수행될 될 때까지 시간지연이 있게 되어 CPU 처리 속도가 느려진다.**

해설
동기 고정식 마이크로오퍼레이션(Micro Operation, MO)
장점 : 제어기의 구현이 단순함
단점 : CPU의 시간 낭비가 심함
모든 마이크로 오퍼레이션의 동작 시간이 비슷할 때 유리한 방식입니다.

3번 동기고정식은 CPU Clock의 주기를 Micro Cycle Time과 같도록 정의하는 방식입니다.
Micro Cycle Time: 한 개의 Micro Operation을 수행하는 데 걸리는 시간



23.	상대 주소모드를 사용하는 컴퓨터에서 분기 명령어가 저장된 기억장치 주소가 256AH일 때, 명령어에 지정된 변위 값이 -75H인 경우 분기되는 주소의 위치는?(단, 분기명령어의 길이는 3바이트이다.)
     1.	24F2H 번지
     2.	24F5H 번지
     3.	**24F8H 번지**
     4.	256DH 번지

해설
256AH - 75H = 24F5H
24F5H + **분기명령어(3byte)** = 24F8H

256AH		H는 16진수
= 256A(10)H + 3바이트 
= 256D(13)H
= 256D(13)H - 75H
= 254F(15)8H





25.	16진수 80H가 들어 있는 8비트 레지스터에서 0, 2, 4번째 비트를 세트(set)하려면 얼마의 값을 OR 연산 하여야 하는가?

     1.	10H
     2.	11H
     3.	12H
     4.	**15H**

해설
80H = 1000 0000 (2)
**OR 연산**으로 설정이므로,

|  1   |  0   |  0   |  0   |  0   |  0   |  0   |  0   |
| :--: | :--: | :--: | :--: | :--: | :--: | :--: | :--: |
|  7   |  6   |  5   |  4   |  3   |  2   |  1   |  0   |
|      |      |      |      |      |      |      |  +   |
|  0   |  0   |  0   |  1   |  0   |  1   |  0   |  1   |

= 15H



26.	그림과 같은 메모리 IC에 필요한 핀(pin)의 수는?
     1.	17
     2.	18
     3.	**19**
     4.	20

![](http://www.comcbt.com/cbt/data/j4/j420160306/j420160306m26.gif)

해설
입출력 라인 선을 말하는 겁니다.
address <=== 2^10 = 10개
data    <=== 8개
chip selest bit <=== 1개

총 19개



27.	병렬컴퓨터에서 버스의 클럭 주기가 80ns이고, 데이터 버스의 폭이 8byte라고 할 때, 전송 할수 있는 데이터의 양은?

     1.	1 Mbytes/sec
     2.	10 Mbytes/sec
     3.	**100 Mbytes/sec**
     4.	1000 Mbytes/sec

해설
전송할수 있는 데이터의 양은 버스 대역폭이라고 한다.
버스대역폭 =  데이터버스의 폭 / 버스의 클럭주파수 = (8 / 80*n) byte/s = (1 / 10*n) byte/s 
= (1 / 10*10^-9) byte/s = 10^8 byte/s
Mega bytes은 10^6 이므로 정답은 100M byte/s 이다.

(8/80*n) byte/s --> (1/10*n) byte/s가 된 이유는 8/80을 약분하면 1/10이 되고
뒤에 n(나노)가 붙엇는데 n(나노)는 10^-9이다. 각 단위 마다 승수는 아래 참조.

| Factor | Name  | Symbol |
| ------ | ----- | ------ |
| 10-1   | deci  | d      |
| 10-2   | centi | c      |
| 10-3   | milli | m      |
| 10-6   | micro | µ      |
| 10-9   | nano  | n      |
| 10-12  | pico  | p      |
| 10-15  | femto | f      |
| 10-18  | atto  | a      |
| 10-21  | zepto | z      |
| 10-24  | yocto | y      |



28.	여러 개의 LAB(Logic Array Block)과 연결선인 PIA(Programmable Interconnection Array)로 구성되며, 빠른 성능이나 정확한 타이밍의 예측의 필요로 하는 곳에 사용되는 것은?

     1.	PLA(Programmable Logic Array)
     2.	PAL(Programmable Array Logic)
     3.	FPGA(Field Programmable Gate Array)
     4.	**CPLD(Complex Programmable Logic Device)**



해설
**PLA (Programmable Logic Array)**
PROM 과 달리 
AND배열은 **입력에 관한 어떤 논리곱**을 표현 가능하고 
OR배열은앞에서 구현된 논리 곱들의 논리합을 구현 한구조

**FPGA (Field Programmable Gate Array)**
복잡한 LAB를 사용하지 않고 비교적 **간단하고 동일한 PLD가 여러개 나열**되는 구조

- 구현 가능한 **게이트의 수**와 구조의 **복잡도** **가장높음**

**CPLD (Complex Programmable Logic Device)**
CPLD는 **빠른 성능**이나 **정확한 타이밍의 예측이 필요로 하는곳**에 적합
**여러개의 LAB**과 연결선인 PIA로 구성 
LAB는 PAL와 동등한 구조

**PAL (Programmable Array Logic)**
PAL은 PLA와 비슷하자 PAL 는AND배열은 사용자가 프로그램 할수 있음
생산 비용 적게 들고 속도가 빠름



























