Skvel√° ot√°zka! Porovnanie **AXI4** a **Wishbone** zbern√≠c je d√¥le≈æit√© pri n√°vrhu SoC, najm√§ ak cieli≈° na implement√°ciu vo **FPGA**. Obe zbernice sl√∫≈æia ako **interconnect protokoly** medzi IP blokmi (napr. CPU, perif√©rie, DMA, atƒè.), ale maj√∫ r√¥znu komplexnos≈•, schopnosti a podporu.

---

## üîÑ **AXI4 vs. Wishbone ‚Äì z√°kladn√© porovnanie**

| Vlastnos≈•                       | **AXI4 (AMBA AXI v4)**                         | **Wishbone (ver. B4)**                |
| ------------------------------- | ---------------------------------------------- | ------------------------------------- |
| **P√¥vod**                       | ARM (AMBA ≈°tandard)                            | OpenCores (open-source ≈°tandard)      |
| **Komplexnos≈•**                 | Vysok√°                                         | N√≠zka a≈æ stredn√°                      |
| **Typ zbernice**                | Viackan√°lov√°, point-to-point                   | Zdieƒæan√° alebo point-to-point         |
| **Podpora burst prenosov**      | √Åno (fixed/incr/wrap)                          | √Åno (jednoduch√© bursty)               |
| **Podpora pipeliningu**         | √Åno                                            | ƒåiastoƒçn√°                             |
| **Podpora out-of-order**        | √Åno (ID syst√©m)                                | Nie                                   |
| **Handshake protokol**          | Valid/Ready (decoupled handshake)              | Ack/Strobe/We/Select (tight coupling) |
| **Cache, QoS, ochrana**         | √Åno (AXI4 m√° tieto mo≈ænosti)                   | Nie                                   |
| **Latency a deterministickos≈•** | N√≠zka, ale menej predv√≠dateƒæn√°                 | Ni≈æ≈°ia, deterministickej≈°ia           |
| **ƒΩahk√° synt√©za vo FPGA?**      | √Åno, ale potrebuje viac logiky/zdrojov         | √Åno, veƒæmi ƒæahk√° pre mal√© syst√©my     |
| **Licencia**                    | Open, ale AXI4 nie je √∫plne open-source        | Open-source, bez obmedzen√≠            |
| **Ekosyst√©m a n√°stroje**        | Siln√° podpora v Xilinx (Vivado, IP integrator) | Dobr√° podpora v open-source komunite  |

---

## üß† **AXI4 ‚Äì v√Ωhody a nev√Ωhody**

### ‚úÖ V√Ωhody:

* **≈†k√°lovateƒænos≈•:** Podporuje viac master/slave zariaden√≠.
* **High-performance:** Paraleln√© kan√°ly (read/write address, read/write data, response).
* **Burst podpora a QoS:** Efekt√≠vne pre veƒæk√© blokov√© prenosy.
* **Out-of-order a ID-based prenosy:** Umo≈æ≈àuje sofistikovan√Ω memory traffic.

### ‚ùå Nev√Ωhody:

* **Komplexnos≈• protokolu:** Vy≈æaduje viac riadiacej logiky.
* **Vy≈°≈°ia spotreba zdrojov v FPGA:** Viac FF/LUT a routing.
* **≈§a≈æ≈°ie debugovanie:** Viac sign√°lov, viac stavov.

---

## üîß **Wishbone ‚Äì v√Ωhody a nev√Ωhody**

### ‚úÖ V√Ωhody:

* **Jednoduchos≈•:** ƒΩahko sa implementuje a simuluje.
* **Open-source friendly:** ≈Ωiadna licencia alebo NDA.
* **Dobr√° ƒçitateƒænos≈•:** Vhodn√© pre v√Ωuƒçbu, v√Ωskum, mal√© SoC dizajny.
* **Efekt√≠vne v mal√Ωch/√∫zkop√°smov√Ωch aplik√°ci√°ch:** Zvl√°≈°≈• perif√©rie s jedn√Ωm masterom.

### ‚ùå Nev√Ωhody:

* **Slab≈°ia v√Ωkonnos≈• pre veƒæk√© syst√©my:** Bez pipeliningu a pokroƒçil√©ho routingu.
* **Bez podpory QoS, ID, cache:** Nie je vhodn√Ω pre pokroƒçil√© syst√©my.
* **Obmedzen√° podpora v komerƒçn√Ωch n√°strojoch:** ≈Ωiadna nat√≠vna podpora vo Vivado, Quartus.

---

## üí° **Kedy pou≈æi≈• AXI4 vs. Wishbone vo FPGA SoC:**

| Scen√°r                                                   | Odpor√∫ƒçan√° zbernica               |
| -------------------------------------------------------- | --------------------------------- |
| Pou≈æ√≠vam **Xilinx SoC (Zynq, MicroBlaze)**               | **AXI4** ‚Äì nat√≠vna podpora        |
| Staviam **mal√Ω softcore SoC (napr. VexRiscv, PicoRV32)** | **Wishbone** alebo **SimpleBus**  |
| Potrebujem **vysok√∫ priepustnos≈• (DMA, SDRAM)**          | **AXI4**                          |
| Chcem **r√Ωchly prototyp, n√≠zke n√°roky**                  | **Wishbone**                      |
| Pou≈æ√≠vam **LiteX, Open SoC, open-source n√°stroje**       | **Wishbone** je ƒçasto preferovan√Ω |

---

## ‚ú≥Ô∏è Z√°ver

* **AXI4** je v√Ωkonn√Ω, modern√Ω, ale n√°roƒçn√Ω. Hod√≠ sa pre **komplexn√© syst√©my, high-performance SoC, komerƒçn√© n√°stroje (Vivado, Zynq)**.
* **Wishbone** je jednoduch√Ω, priateƒæsk√Ω pre **mal√© alebo vzdel√°vacie projekty**, vhodn√Ω pre **open-source IP jadra** a **lightweight SoC**.

Ak chce≈°, m√¥≈æem ti pripravi≈• **≈°abl√≥nu modulu perif√©rie s AXI4 aj Wishbone rozhran√≠m**, aby si videl rozdiel v implement√°cii. Staƒç√≠ poveda≈•, ƒço m√° perif√©ria robi≈•.
