# 计时器说明文档

20373944 何天然



## 端口声明

```verilog
module TC(
    input clk,
    input reset,
    input [31:2] Addr,
    input WE,
    input [31:0] Din,
    output [31:0] Dout,
    output IRQ
    );
```

| 序号 | 信号名 | 方向 | 位数 |     描述     |
| :--: | :----: | :--: | :--: | :----------: |
|  1   |  clk   |  I   |  1   |   时钟信号   |
|  2   | reset  |  I   |  1   | 同步复位信号 |
|  3   |  Addr  |  I   |  30  |   读写地址   |
|  4   |   WE   |  I   |  1   |  写使能信号  |
|  5   |  Din   |  I   |  32  |   输入数据   |
|  6   |  Dout  |  O   |  32  |   输出数据   |
|  7   |  IRQ   |  O   |  1   |   中断信号   |



## 两种模式的异同

两种模式在 IDEL、LOAD、CNT 状态下的行为完全一致，在计数前都需要先停止计数（回到IDEL状态），再加载初始值，然后开始计数。

两种模式的不同点在 INT 状态，也就是计数完成后的行为不相同。对于模式0，计数完成后使能 ctrl[0] 自动变为 0。当使能 ctrl[0] 被设置为 1 后，初值寄存器值再次被加载至计数器，计数器重新启动倒计数，且模式0下的中断信号始终有效，直至中断屏蔽位被置0或重新开始计数，因此模式0可用于产生定时中断。对于模式1，计数完成后使能不变，初值寄存器值被自动加载至计数器，计数器继续倒计数，但中断信号只持续一周期，因此模式1可用于产生周期性中断。



## 状态转移图

黑色表示状态转移条件，红色表示转移时伴随的行为

### 模式0

![](D:\study\CO\p7\report\状态机0.jpg)



### 模式1

![](D:\study\CO\p7\report\状态机1.jpg)



## 操作规范

### 可行操作

- 读ctrl、preset、count寄存器的值
- 写ctrl寄存器的低4位
- 写preset寄存器

### 不可行操作

- 写ctrl寄存器的高28位：写入数据会被忽略从而导致写入失败
- 写count寄存器：引发AdES异常
- 读写半字或字节：引发AdEL或AdES异常