TimeQuest Timing Analyzer report for simple_ram_test
Sat Nov 27 22:47:54 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clock'
 28. Fast Model Hold: 'clock'
 29. Fast Model Minimum Pulse Width: 'clock'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; simple_ram_test                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 32     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 147.15 MHz ; 147.15 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -5.796 ; -796.316      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.631 ; -221.591              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.796 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.831      ;
; -5.795 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.830      ;
; -5.777 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.812      ;
; -5.776 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.811      ;
; -5.770 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[1]       ; clock        ; clock       ; 1.000        ; 0.002      ; 6.810      ;
; -5.766 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; 0.001      ; 6.805      ;
; -5.765 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; 0.001      ; 6.804      ;
; -5.751 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.792      ;
; -5.750 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.791      ;
; -5.749 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; 0.001      ; 6.788      ;
; -5.748 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; 0.001      ; 6.787      ;
; -5.733 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.768      ;
; -5.732 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.767      ;
; -5.729 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2] ; clock        ; clock       ; 1.000        ; -0.024     ; 6.743      ;
; -5.729 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5] ; clock        ; clock       ; 1.000        ; -0.024     ; 6.743      ;
; -5.729 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6] ; clock        ; clock       ; 1.000        ; -0.024     ; 6.743      ;
; -5.727 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.762      ;
; -5.726 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.761      ;
; -5.715 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[1]       ; clock        ; clock       ; 1.000        ; 0.002      ; 6.755      ;
; -5.710 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2] ; clock        ; clock       ; 1.000        ; -0.024     ; 6.724      ;
; -5.710 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5] ; clock        ; clock       ; 1.000        ; -0.024     ; 6.724      ;
; -5.710 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6] ; clock        ; clock       ; 1.000        ; -0.024     ; 6.724      ;
; -5.699 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2] ; clock        ; clock       ; 1.000        ; -0.020     ; 6.717      ;
; -5.699 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5] ; clock        ; clock       ; 1.000        ; -0.020     ; 6.717      ;
; -5.699 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6] ; clock        ; clock       ; 1.000        ; -0.020     ; 6.717      ;
; -5.696 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.737      ;
; -5.695 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.736      ;
; -5.685 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[1]       ; clock        ; clock       ; 1.000        ; 0.002      ; 6.725      ;
; -5.684 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2] ; clock        ; clock       ; 1.000        ; -0.018     ; 6.704      ;
; -5.684 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5] ; clock        ; clock       ; 1.000        ; -0.018     ; 6.704      ;
; -5.684 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6] ; clock        ; clock       ; 1.000        ; -0.018     ; 6.704      ;
; -5.682 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2] ; clock        ; clock       ; 1.000        ; -0.020     ; 6.700      ;
; -5.682 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5] ; clock        ; clock       ; 1.000        ; -0.020     ; 6.700      ;
; -5.682 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6] ; clock        ; clock       ; 1.000        ; -0.020     ; 6.700      ;
; -5.680 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[10]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; 0.010      ; 6.728      ;
; -5.679 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[10]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; 0.010      ; 6.727      ;
; -5.670 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[27]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; 0.006      ; 6.714      ;
; -5.669 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[27]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; 0.006      ; 6.713      ;
; -5.668 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[3]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[1]       ; clock        ; clock       ; 1.000        ; 0.002      ; 6.708      ;
; -5.667 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[11]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; 0.010      ; 6.715      ;
; -5.666 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.707      ;
; -5.666 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2] ; clock        ; clock       ; 1.000        ; -0.024     ; 6.680      ;
; -5.666 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5] ; clock        ; clock       ; 1.000        ; -0.024     ; 6.680      ;
; -5.666 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6] ; clock        ; clock       ; 1.000        ; -0.024     ; 6.680      ;
; -5.666 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[11]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; 0.010      ; 6.714      ;
; -5.665 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.706      ;
; -5.660 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2] ; clock        ; clock       ; 1.000        ; -0.024     ; 6.674      ;
; -5.660 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5] ; clock        ; clock       ; 1.000        ; -0.024     ; 6.674      ;
; -5.660 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6] ; clock        ; clock       ; 1.000        ; -0.024     ; 6.674      ;
; -5.649 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[3]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.690      ;
; -5.648 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[3]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.689      ;
; -5.647 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[9]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.682      ;
; -5.646 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[9]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.681      ;
; -5.645 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[3]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.679      ;
; -5.644 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[0]     ; clock        ; clock       ; 1.000        ; -0.006     ; 6.676      ;
; -5.642 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[4]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.676      ;
; -5.641 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[6]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[1]       ; clock        ; clock       ; 1.000        ; 0.002      ; 6.681      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[1]     ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[2]     ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[3]     ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[4]     ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[5]     ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[6]     ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[7]     ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[8]     ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[9]     ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[10]    ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[11]    ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[12]    ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[13]    ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[14]    ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.639 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[15]    ; clock        ; clock       ; 1.000        ; -0.007     ; 6.670      ;
; -5.635 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[15]      ; clock        ; clock       ; 1.000        ; -0.007     ; 6.666      ;
; -5.635 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[16]      ; clock        ; clock       ; 1.000        ; -0.007     ; 6.666      ;
; -5.635 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[8]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; 0.010      ; 6.683      ;
; -5.634 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[8]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; 0.010      ; 6.682      ;
; -5.633 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[17]      ; clock        ; clock       ; 1.000        ; -0.007     ; 6.664      ;
; -5.631 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[18]      ; clock        ; clock       ; 1.000        ; -0.007     ; 6.662      ;
; -5.630 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[27]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[1]       ; clock        ; clock       ; 1.000        ; 0.005      ; 6.673      ;
; -5.629 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[10] ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; 0.001      ; 6.668      ;
; -5.629 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2] ; clock        ; clock       ; 1.000        ; -0.018     ; 6.649      ;
; -5.629 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5] ; clock        ; clock       ; 1.000        ; -0.018     ; 6.649      ;
; -5.629 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6] ; clock        ; clock       ; 1.000        ; -0.018     ; 6.649      ;
; -5.628 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[10] ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; 0.001      ; 6.667      ;
; -5.626 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[3]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.660      ;
; -5.623 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[4]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.657      ;
; -5.622 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[6]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[5]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.663      ;
; -5.621 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[6]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[6]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.662      ;
; -5.616 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[15]      ; clock        ; clock       ; 1.000        ; -0.007     ; 6.647      ;
; -5.616 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[16]      ; clock        ; clock       ; 1.000        ; -0.007     ; 6.647      ;
; -5.615 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[3]       ; clock        ; clock       ; 1.000        ; 0.000      ; 6.653      ;
; -5.614 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[17]      ; clock        ; clock       ; 1.000        ; -0.007     ; 6.645      ;
; -5.613 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[10]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2] ; clock        ; clock       ; 1.000        ; -0.011     ; 6.640      ;
; -5.613 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[10]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5] ; clock        ; clock       ; 1.000        ; -0.011     ; 6.640      ;
; -5.613 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[10]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6] ; clock        ; clock       ; 1.000        ; -0.011     ; 6.640      ;
; -5.612 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[4]       ; clock        ; clock       ; 1.000        ; 0.000      ; 6.650      ;
; -5.612 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[18]      ; clock        ; clock       ; 1.000        ; -0.007     ; 6.643      ;
; -5.605 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[15]      ; clock        ; clock       ; 1.000        ; -0.003     ; 6.640      ;
; -5.605 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[16]      ; clock        ; clock       ; 1.000        ; -0.003     ; 6.640      ;
; -5.603 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[17]      ; clock        ; clock       ; 1.000        ; -0.003     ; 6.638      ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; TestWBMaster:a|state.000                                         ; TestWBMaster:a|state.000                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TestWBMaster:a|state.011                                         ; TestWBMaster:a|state.011                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_1_valid  ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_1_valid  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_0_valid  ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_0_valid  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TestWBMaster:a|state.010                                         ; TestWBMaster:a|state.010                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TestWBMaster:a|state.001                                         ; TestWBMaster:a|state.001                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TestWBMaster:a|WBSDRAMCtlr:ramController|state[2]                ; TestWBMaster:a|WBSDRAMCtlr:ramController|state[2]                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TestWBMaster:a|WBSDRAMCtlr:ramController|state[1]                ; TestWBMaster:a|WBSDRAMCtlr:ramController|state[1]                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_sel[0]    ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_sel[0]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; TestWBMaster:a|switches[6]                                       ; TestWBMaster:a|writeData[6]                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.898      ;
; 0.613 ; TestWBMaster:a|switches[1]                                       ; TestWBMaster:a|writeData[1]                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.899      ;
; 0.613 ; TestWBMaster:a|switches[7]                                       ; TestWBMaster:a|writeData[7]                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.899      ;
; 0.621 ; TestWBMaster:a|switches[2]                                       ; TestWBMaster:a|writeData[2]                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.629 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[31]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[31]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[15] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[15] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[15]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[15]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.662 ; breset                                                           ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[1]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.948      ;
; 0.728 ; int_reset                                                        ; breset                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.014      ;
; 0.765 ; TestWBMaster:a|switches[14]                                      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.792 ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[3]         ; TestWBMaster:a|out[7]                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.078      ;
; 0.913 ; breset                                                           ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[0]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.199      ;
; 0.943 ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[1]         ; TestWBMaster:a|out[5]                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.229      ;
; 0.945 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[1]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.231      ;
; 0.945 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[17]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[17]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.231      ;
; 0.945 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.231      ;
; 0.945 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.231      ;
; 0.945 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[1]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.231      ;
; 0.946 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[9]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[9]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[25]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[25]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[9]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[9]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[9]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[9]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.232      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[7]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[7]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[11]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[11]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[23]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[23]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[27]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[27]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[29]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[29]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[7]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[11] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[7]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[11] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[13] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[13] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[7]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[7]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[11]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[11]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[13]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.956 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[15]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[15]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.242      ;
; 0.964 ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[0]         ; TestWBMaster:a|out[4]                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.250      ;
; 0.966 ; TestWBMaster:a|switches[13]                                      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.252      ;
; 0.967 ; TestWBMaster:a|switches[10]                                      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.253      ;
; 0.967 ; TestWBMaster:a|switches[12]                                      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[16]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[16]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[0]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.254      ;
; 0.976 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[2]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[18]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[18]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[2]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[14]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[14]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[20]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[20]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[30]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[30]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[4]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[4]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[14] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[14] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[14]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[14]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 0.987 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[3]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[5]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[19]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[19]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[21]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[21]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[3]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[3]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[3]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[5]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.273      ;
; 1.018 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[8]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[8]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[24]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[24]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[8]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[8]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[8]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[8]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[6]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[6]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[10]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[10]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[12]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[12]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[22]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[22]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[26]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[26]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[28]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[28]      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[6]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[10] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[12] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[6]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[10] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[6]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[6]       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.305      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock ; Rise       ; clock                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_0_valid  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_0_valid  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_1_valid  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_1_valid  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[10]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[10]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[11]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[11]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[12]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[12]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[13]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[13]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[14]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[14]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[15]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[15]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[16]        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; io_sdram_data[*]  ; clock      ; 5.341  ; 5.341  ; Rise       ; clock           ;
;  io_sdram_data[0] ; clock      ; 5.251  ; 5.251  ; Rise       ; clock           ;
;  io_sdram_data[1] ; clock      ; 5.341  ; 5.341  ; Rise       ; clock           ;
;  io_sdram_data[2] ; clock      ; 4.979  ; 4.979  ; Rise       ; clock           ;
;  io_sdram_data[3] ; clock      ; 5.075  ; 5.075  ; Rise       ; clock           ;
; io_switches[*]    ; clock      ; 4.464  ; 4.464  ; Rise       ; clock           ;
;  io_switches[0]   ; clock      ; 0.079  ; 0.079  ; Rise       ; clock           ;
;  io_switches[1]   ; clock      ; 0.169  ; 0.169  ; Rise       ; clock           ;
;  io_switches[2]   ; clock      ; 0.315  ; 0.315  ; Rise       ; clock           ;
;  io_switches[3]   ; clock      ; 0.311  ; 0.311  ; Rise       ; clock           ;
;  io_switches[4]   ; clock      ; 0.614  ; 0.614  ; Rise       ; clock           ;
;  io_switches[5]   ; clock      ; 0.014  ; 0.014  ; Rise       ; clock           ;
;  io_switches[6]   ; clock      ; 0.321  ; 0.321  ; Rise       ; clock           ;
;  io_switches[7]   ; clock      ; 0.686  ; 0.686  ; Rise       ; clock           ;
;  io_switches[8]   ; clock      ; 0.305  ; 0.305  ; Rise       ; clock           ;
;  io_switches[9]   ; clock      ; 0.765  ; 0.765  ; Rise       ; clock           ;
;  io_switches[10]  ; clock      ; -0.255 ; -0.255 ; Rise       ; clock           ;
;  io_switches[11]  ; clock      ; -0.196 ; -0.196 ; Rise       ; clock           ;
;  io_switches[12]  ; clock      ; -0.027 ; -0.027 ; Rise       ; clock           ;
;  io_switches[13]  ; clock      ; 3.891  ; 3.891  ; Rise       ; clock           ;
;  io_switches[14]  ; clock      ; 3.910  ; 3.910  ; Rise       ; clock           ;
;  io_switches[15]  ; clock      ; 3.808  ; 3.808  ; Rise       ; clock           ;
;  io_switches[17]  ; clock      ; 4.464  ; 4.464  ; Rise       ; clock           ;
; io_write          ; clock      ; 4.360  ; 4.360  ; Rise       ; clock           ;
; reset             ; clock      ; 5.434  ; 5.434  ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; io_sdram_data[*]  ; clock      ; -4.087 ; -4.087 ; Rise       ; clock           ;
;  io_sdram_data[0] ; clock      ; -4.223 ; -4.223 ; Rise       ; clock           ;
;  io_sdram_data[1] ; clock      ; -4.255 ; -4.255 ; Rise       ; clock           ;
;  io_sdram_data[2] ; clock      ; -4.087 ; -4.087 ; Rise       ; clock           ;
;  io_sdram_data[3] ; clock      ; -4.136 ; -4.136 ; Rise       ; clock           ;
; io_switches[*]    ; clock      ; 0.503  ; 0.503  ; Rise       ; clock           ;
;  io_switches[0]   ; clock      ; 0.169  ; 0.169  ; Rise       ; clock           ;
;  io_switches[1]   ; clock      ; 0.079  ; 0.079  ; Rise       ; clock           ;
;  io_switches[2]   ; clock      ; -0.067 ; -0.067 ; Rise       ; clock           ;
;  io_switches[3]   ; clock      ; -0.063 ; -0.063 ; Rise       ; clock           ;
;  io_switches[4]   ; clock      ; -0.366 ; -0.366 ; Rise       ; clock           ;
;  io_switches[5]   ; clock      ; 0.234  ; 0.234  ; Rise       ; clock           ;
;  io_switches[6]   ; clock      ; -0.073 ; -0.073 ; Rise       ; clock           ;
;  io_switches[7]   ; clock      ; -0.438 ; -0.438 ; Rise       ; clock           ;
;  io_switches[8]   ; clock      ; -0.057 ; -0.057 ; Rise       ; clock           ;
;  io_switches[9]   ; clock      ; -0.517 ; -0.517 ; Rise       ; clock           ;
;  io_switches[10]  ; clock      ; 0.503  ; 0.503  ; Rise       ; clock           ;
;  io_switches[11]  ; clock      ; 0.444  ; 0.444  ; Rise       ; clock           ;
;  io_switches[12]  ; clock      ; 0.275  ; 0.275  ; Rise       ; clock           ;
;  io_switches[13]  ; clock      ; -3.643 ; -3.643 ; Rise       ; clock           ;
;  io_switches[14]  ; clock      ; -3.662 ; -3.662 ; Rise       ; clock           ;
;  io_switches[15]  ; clock      ; -3.560 ; -3.560 ; Rise       ; clock           ;
;  io_switches[17]  ; clock      ; -4.216 ; -4.216 ; Rise       ; clock           ;
; io_write          ; clock      ; -4.112 ; -4.112 ; Rise       ; clock           ;
; reset             ; clock      ; -5.186 ; -5.186 ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; hex0[*]            ; clock      ; 9.573  ; 9.573  ; Rise       ; clock           ;
;  hex0[0]           ; clock      ; 9.542  ; 9.542  ; Rise       ; clock           ;
;  hex0[1]           ; clock      ; 9.544  ; 9.544  ; Rise       ; clock           ;
;  hex0[2]           ; clock      ; 9.559  ; 9.559  ; Rise       ; clock           ;
;  hex0[3]           ; clock      ; 9.573  ; 9.573  ; Rise       ; clock           ;
;  hex0[4]           ; clock      ; 9.234  ; 9.234  ; Rise       ; clock           ;
;  hex0[5]           ; clock      ; 9.225  ; 9.225  ; Rise       ; clock           ;
;  hex0[6]           ; clock      ; 9.254  ; 9.254  ; Rise       ; clock           ;
; hex1[*]            ; clock      ; 11.929 ; 11.929 ; Rise       ; clock           ;
;  hex1[0]           ; clock      ; 11.030 ; 11.030 ; Rise       ; clock           ;
;  hex1[1]           ; clock      ; 10.413 ; 10.413 ; Rise       ; clock           ;
;  hex1[2]           ; clock      ; 11.080 ; 11.080 ; Rise       ; clock           ;
;  hex1[3]           ; clock      ; 11.828 ; 11.828 ; Rise       ; clock           ;
;  hex1[4]           ; clock      ; 10.263 ; 10.263 ; Rise       ; clock           ;
;  hex1[5]           ; clock      ; 10.952 ; 10.952 ; Rise       ; clock           ;
;  hex1[6]           ; clock      ; 11.929 ; 11.929 ; Rise       ; clock           ;
; idle               ; clock      ; 10.892 ; 10.892 ; Rise       ; clock           ;
; io_sdram_addr[*]   ; clock      ; 12.439 ; 12.439 ; Rise       ; clock           ;
;  io_sdram_addr[0]  ; clock      ; 10.239 ; 10.239 ; Rise       ; clock           ;
;  io_sdram_addr[1]  ; clock      ; 12.095 ; 12.095 ; Rise       ; clock           ;
;  io_sdram_addr[2]  ; clock      ; 12.439 ; 12.439 ; Rise       ; clock           ;
;  io_sdram_addr[3]  ; clock      ; 11.529 ; 11.529 ; Rise       ; clock           ;
;  io_sdram_addr[4]  ; clock      ; 11.799 ; 11.799 ; Rise       ; clock           ;
;  io_sdram_addr[5]  ; clock      ; 11.815 ; 11.815 ; Rise       ; clock           ;
;  io_sdram_addr[6]  ; clock      ; 12.160 ; 12.160 ; Rise       ; clock           ;
;  io_sdram_addr[7]  ; clock      ; 12.120 ; 12.120 ; Rise       ; clock           ;
;  io_sdram_addr[9]  ; clock      ; 10.177 ; 10.177 ; Rise       ; clock           ;
;  io_sdram_addr[10] ; clock      ; 11.307 ; 11.307 ; Rise       ; clock           ;
; io_sdram_bank[*]   ; clock      ; 11.670 ; 11.670 ; Rise       ; clock           ;
;  io_sdram_bank[0]  ; clock      ; 11.670 ; 11.670 ; Rise       ; clock           ;
; io_sdram_cas_n     ; clock      ; 10.977 ; 10.977 ; Rise       ; clock           ;
; io_sdram_clk       ; clock      ; 5.912  ; 5.912  ; Rise       ; clock           ;
; io_sdram_cs_n      ; clock      ; 15.272 ; 15.272 ; Rise       ; clock           ;
; io_sdram_data[*]   ; clock      ; 11.454 ; 11.454 ; Rise       ; clock           ;
;  io_sdram_data[0]  ; clock      ; 11.064 ; 11.064 ; Rise       ; clock           ;
;  io_sdram_data[1]  ; clock      ; 11.298 ; 11.298 ; Rise       ; clock           ;
;  io_sdram_data[2]  ; clock      ; 11.106 ; 11.106 ; Rise       ; clock           ;
;  io_sdram_data[3]  ; clock      ; 10.978 ; 10.978 ; Rise       ; clock           ;
;  io_sdram_data[4]  ; clock      ; 11.446 ; 11.446 ; Rise       ; clock           ;
;  io_sdram_data[5]  ; clock      ; 10.823 ; 10.823 ; Rise       ; clock           ;
;  io_sdram_data[6]  ; clock      ; 11.138 ; 11.138 ; Rise       ; clock           ;
;  io_sdram_data[7]  ; clock      ; 11.454 ; 11.454 ; Rise       ; clock           ;
;  io_sdram_data[8]  ; clock      ; 10.389 ; 10.389 ; Rise       ; clock           ;
;  io_sdram_data[9]  ; clock      ; 10.419 ; 10.419 ; Rise       ; clock           ;
;  io_sdram_data[10] ; clock      ; 10.419 ; 10.419 ; Rise       ; clock           ;
;  io_sdram_data[11] ; clock      ; 10.425 ; 10.425 ; Rise       ; clock           ;
;  io_sdram_data[12] ; clock      ; 10.425 ; 10.425 ; Rise       ; clock           ;
;  io_sdram_data[13] ; clock      ; 10.435 ; 10.435 ; Rise       ; clock           ;
;  io_sdram_data[14] ; clock      ; 10.435 ; 10.435 ; Rise       ; clock           ;
;  io_sdram_data[15] ; clock      ; 10.415 ; 10.415 ; Rise       ; clock           ;
; io_sdram_dqm[*]    ; clock      ; 11.520 ; 11.520 ; Rise       ; clock           ;
;  io_sdram_dqm[0]   ; clock      ; 11.520 ; 11.520 ; Rise       ; clock           ;
;  io_sdram_dqm[1]   ; clock      ; 11.480 ; 11.480 ; Rise       ; clock           ;
; io_sdram_ras_n     ; clock      ; 10.650 ; 10.650 ; Rise       ; clock           ;
; io_sdram_we_n      ; clock      ; 10.970 ; 10.970 ; Rise       ; clock           ;
; stall              ; clock      ; 13.600 ; 13.600 ; Rise       ; clock           ;
; io_sdram_clk       ; clock      ; 5.912  ; 5.912  ; Fall       ; clock           ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; hex0[*]            ; clock      ; 8.617  ; 8.617  ; Rise       ; clock           ;
;  hex0[0]           ; clock      ; 8.933  ; 8.933  ; Rise       ; clock           ;
;  hex0[1]           ; clock      ; 8.938  ; 8.938  ; Rise       ; clock           ;
;  hex0[2]           ; clock      ; 8.947  ; 8.947  ; Rise       ; clock           ;
;  hex0[3]           ; clock      ; 8.961  ; 8.961  ; Rise       ; clock           ;
;  hex0[4]           ; clock      ; 8.619  ; 8.619  ; Rise       ; clock           ;
;  hex0[5]           ; clock      ; 8.617  ; 8.617  ; Rise       ; clock           ;
;  hex0[6]           ; clock      ; 8.646  ; 8.646  ; Rise       ; clock           ;
; hex1[*]            ; clock      ; 8.971  ; 8.971  ; Rise       ; clock           ;
;  hex1[0]           ; clock      ; 9.736  ; 9.736  ; Rise       ; clock           ;
;  hex1[1]           ; clock      ; 9.151  ; 9.151  ; Rise       ; clock           ;
;  hex1[2]           ; clock      ; 9.790  ; 9.790  ; Rise       ; clock           ;
;  hex1[3]           ; clock      ; 10.536 ; 10.536 ; Rise       ; clock           ;
;  hex1[4]           ; clock      ; 8.971  ; 8.971  ; Rise       ; clock           ;
;  hex1[5]           ; clock      ; 9.659  ; 9.659  ; Rise       ; clock           ;
;  hex1[6]           ; clock      ; 10.639 ; 10.639 ; Rise       ; clock           ;
; idle               ; clock      ; 10.892 ; 10.892 ; Rise       ; clock           ;
; io_sdram_addr[*]   ; clock      ; 8.311  ; 8.311  ; Rise       ; clock           ;
;  io_sdram_addr[0]  ; clock      ; 9.406  ; 9.406  ; Rise       ; clock           ;
;  io_sdram_addr[1]  ; clock      ; 8.738  ; 8.738  ; Rise       ; clock           ;
;  io_sdram_addr[2]  ; clock      ; 9.115  ; 9.115  ; Rise       ; clock           ;
;  io_sdram_addr[3]  ; clock      ; 8.311  ; 8.311  ; Rise       ; clock           ;
;  io_sdram_addr[4]  ; clock      ; 8.868  ; 8.868  ; Rise       ; clock           ;
;  io_sdram_addr[5]  ; clock      ; 8.714  ; 8.714  ; Rise       ; clock           ;
;  io_sdram_addr[6]  ; clock      ; 8.941  ; 8.941  ; Rise       ; clock           ;
;  io_sdram_addr[7]  ; clock      ; 8.911  ; 8.911  ; Rise       ; clock           ;
;  io_sdram_addr[9]  ; clock      ; 9.332  ; 9.332  ; Rise       ; clock           ;
;  io_sdram_addr[10] ; clock      ; 10.470 ; 10.470 ; Rise       ; clock           ;
; io_sdram_bank[*]   ; clock      ; 10.748 ; 10.748 ; Rise       ; clock           ;
;  io_sdram_bank[0]  ; clock      ; 10.748 ; 10.748 ; Rise       ; clock           ;
; io_sdram_cas_n     ; clock      ; 10.144 ; 10.144 ; Rise       ; clock           ;
; io_sdram_clk       ; clock      ; 5.912  ; 5.912  ; Rise       ; clock           ;
; io_sdram_cs_n      ; clock      ; 10.638 ; 10.638 ; Rise       ; clock           ;
; io_sdram_data[*]   ; clock      ; 8.968  ; 8.968  ; Rise       ; clock           ;
;  io_sdram_data[0]  ; clock      ; 8.968  ; 8.968  ; Rise       ; clock           ;
;  io_sdram_data[1]  ; clock      ; 9.203  ; 9.203  ; Rise       ; clock           ;
;  io_sdram_data[2]  ; clock      ; 9.207  ; 9.207  ; Rise       ; clock           ;
;  io_sdram_data[3]  ; clock      ; 9.286  ; 9.286  ; Rise       ; clock           ;
;  io_sdram_data[4]  ; clock      ; 9.450  ; 9.450  ; Rise       ; clock           ;
;  io_sdram_data[5]  ; clock      ; 9.548  ; 9.548  ; Rise       ; clock           ;
;  io_sdram_data[6]  ; clock      ; 9.456  ; 9.456  ; Rise       ; clock           ;
;  io_sdram_data[7]  ; clock      ; 9.520  ; 9.520  ; Rise       ; clock           ;
;  io_sdram_data[8]  ; clock      ; 9.662  ; 9.662  ; Rise       ; clock           ;
;  io_sdram_data[9]  ; clock      ; 9.692  ; 9.692  ; Rise       ; clock           ;
;  io_sdram_data[10] ; clock      ; 9.692  ; 9.692  ; Rise       ; clock           ;
;  io_sdram_data[11] ; clock      ; 9.698  ; 9.698  ; Rise       ; clock           ;
;  io_sdram_data[12] ; clock      ; 9.698  ; 9.698  ; Rise       ; clock           ;
;  io_sdram_data[13] ; clock      ; 9.708  ; 9.708  ; Rise       ; clock           ;
;  io_sdram_data[14] ; clock      ; 9.708  ; 9.708  ; Rise       ; clock           ;
;  io_sdram_data[15] ; clock      ; 9.688  ; 9.688  ; Rise       ; clock           ;
; io_sdram_dqm[*]    ; clock      ; 10.065 ; 10.065 ; Rise       ; clock           ;
;  io_sdram_dqm[0]   ; clock      ; 10.105 ; 10.105 ; Rise       ; clock           ;
;  io_sdram_dqm[1]   ; clock      ; 10.065 ; 10.065 ; Rise       ; clock           ;
; io_sdram_ras_n     ; clock      ; 9.925  ; 9.925  ; Rise       ; clock           ;
; io_sdram_we_n      ; clock      ; 10.171 ; 10.171 ; Rise       ; clock           ;
; stall              ; clock      ; 11.673 ; 11.673 ; Rise       ; clock           ;
; io_sdram_clk       ; clock      ; 5.912  ; 5.912  ; Fall       ; clock           ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; io_sdram_data[*]  ; clock      ; 9.976  ;      ; Rise       ; clock           ;
;  io_sdram_data[0] ; clock      ; 10.332 ;      ; Rise       ; clock           ;
;  io_sdram_data[1] ; clock      ; 10.362 ;      ; Rise       ; clock           ;
;  io_sdram_data[2] ; clock      ; 10.362 ;      ; Rise       ; clock           ;
;  io_sdram_data[3] ; clock      ; 9.976  ;      ; Rise       ; clock           ;
;  io_sdram_data[4] ; clock      ; 9.976  ;      ; Rise       ; clock           ;
;  io_sdram_data[5] ; clock      ; 9.976  ;      ; Rise       ; clock           ;
;  io_sdram_data[6] ; clock      ; 9.976  ;      ; Rise       ; clock           ;
;  io_sdram_data[7] ; clock      ; 10.351 ;      ; Rise       ; clock           ;
+-------------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; io_sdram_data[*]  ; clock      ; 9.249 ;      ; Rise       ; clock           ;
;  io_sdram_data[0] ; clock      ; 9.605 ;      ; Rise       ; clock           ;
;  io_sdram_data[1] ; clock      ; 9.635 ;      ; Rise       ; clock           ;
;  io_sdram_data[2] ; clock      ; 9.635 ;      ; Rise       ; clock           ;
;  io_sdram_data[3] ; clock      ; 9.249 ;      ; Rise       ; clock           ;
;  io_sdram_data[4] ; clock      ; 9.249 ;      ; Rise       ; clock           ;
;  io_sdram_data[5] ; clock      ; 9.249 ;      ; Rise       ; clock           ;
;  io_sdram_data[6] ; clock      ; 9.249 ;      ; Rise       ; clock           ;
;  io_sdram_data[7] ; clock      ; 9.624 ;      ; Rise       ; clock           ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; io_sdram_data[*]  ; clock      ; 9.976     ;           ; Rise       ; clock           ;
;  io_sdram_data[0] ; clock      ; 10.332    ;           ; Rise       ; clock           ;
;  io_sdram_data[1] ; clock      ; 10.362    ;           ; Rise       ; clock           ;
;  io_sdram_data[2] ; clock      ; 10.362    ;           ; Rise       ; clock           ;
;  io_sdram_data[3] ; clock      ; 9.976     ;           ; Rise       ; clock           ;
;  io_sdram_data[4] ; clock      ; 9.976     ;           ; Rise       ; clock           ;
;  io_sdram_data[5] ; clock      ; 9.976     ;           ; Rise       ; clock           ;
;  io_sdram_data[6] ; clock      ; 9.976     ;           ; Rise       ; clock           ;
;  io_sdram_data[7] ; clock      ; 10.351    ;           ; Rise       ; clock           ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; io_sdram_data[*]  ; clock      ; 9.249     ;           ; Rise       ; clock           ;
;  io_sdram_data[0] ; clock      ; 9.605     ;           ; Rise       ; clock           ;
;  io_sdram_data[1] ; clock      ; 9.635     ;           ; Rise       ; clock           ;
;  io_sdram_data[2] ; clock      ; 9.635     ;           ; Rise       ; clock           ;
;  io_sdram_data[3] ; clock      ; 9.249     ;           ; Rise       ; clock           ;
;  io_sdram_data[4] ; clock      ; 9.249     ;           ; Rise       ; clock           ;
;  io_sdram_data[5] ; clock      ; 9.249     ;           ; Rise       ; clock           ;
;  io_sdram_data[6] ; clock      ; 9.249     ;           ; Rise       ; clock           ;
;  io_sdram_data[7] ; clock      ; 9.624     ;           ; Rise       ; clock           ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.620 ; -210.432      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -181.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.620 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]  ; clock        ; clock       ; 1.000        ; -0.016     ; 2.636      ;
; -1.620 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]  ; clock        ; clock       ; 1.000        ; -0.016     ; 2.636      ;
; -1.620 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]  ; clock        ; clock       ; 1.000        ; -0.016     ; 2.636      ;
; -1.618 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.629      ;
; -1.618 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.629      ;
; -1.618 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.629      ;
; -1.612 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.623      ;
; -1.612 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.623      ;
; -1.612 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.623      ;
; -1.609 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.620      ;
; -1.609 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.620      ;
; -1.609 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.620      ;
; -1.599 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[0]      ; clock        ; clock       ; 1.000        ; -0.006     ; 2.625      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[1]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[2]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[3]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[4]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[5]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[6]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[7]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[8]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[9]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[10]     ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[11]     ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[12]     ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[13]     ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[14]     ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[15]     ; clock        ; clock       ; 1.000        ; -0.007     ; 2.622      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.608      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.608      ;
; -1.597 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.608      ;
; -1.593 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[9]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.604      ;
; -1.593 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[9]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.604      ;
; -1.593 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[9]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]  ; clock        ; clock       ; 1.000        ; -0.021     ; 2.604      ;
; -1.587 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]  ; clock        ; clock       ; 1.000        ; -0.018     ; 2.601      ;
; -1.587 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]  ; clock        ; clock       ; 1.000        ; -0.018     ; 2.601      ;
; -1.587 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]  ; clock        ; clock       ; 1.000        ; -0.018     ; 2.601      ;
; -1.578 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]  ; clock        ; clock       ; 1.000        ; -0.016     ; 2.594      ;
; -1.578 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]  ; clock        ; clock       ; 1.000        ; -0.016     ; 2.594      ;
; -1.578 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]  ; clock        ; clock       ; 1.000        ; -0.016     ; 2.594      ;
; -1.574 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]  ; clock        ; clock       ; 1.000        ; -0.016     ; 2.590      ;
; -1.574 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]  ; clock        ; clock       ; 1.000        ; -0.016     ; 2.590      ;
; -1.574 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]  ; clock        ; clock       ; 1.000        ; -0.016     ; 2.590      ;
; -1.573 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]  ; clock        ; clock       ; 1.000        ; -0.018     ; 2.587      ;
; -1.573 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]  ; clock        ; clock       ; 1.000        ; -0.018     ; 2.587      ;
; -1.573 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]  ; clock        ; clock       ; 1.000        ; -0.018     ; 2.587      ;
; -1.571 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[10] ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]  ; clock        ; clock       ; 1.000        ; -0.018     ; 2.585      ;
; -1.571 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[10] ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]  ; clock        ; clock       ; 1.000        ; -0.018     ; 2.585      ;
; -1.571 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[10] ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]  ; clock        ; clock       ; 1.000        ; -0.018     ; 2.585      ;
; -1.567 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[27]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]  ; clock        ; clock       ; 1.000        ; -0.013     ; 2.586      ;
; -1.567 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[27]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]  ; clock        ; clock       ; 1.000        ; -0.013     ; 2.586      ;
; -1.567 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[27]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]  ; clock        ; clock       ; 1.000        ; -0.013     ; 2.586      ;
; -1.566 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[3]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]  ; clock        ; clock       ; 1.000        ; -0.016     ; 2.582      ;
; -1.566 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[3]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]  ; clock        ; clock       ; 1.000        ; -0.016     ; 2.582      ;
; -1.566 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[3]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]  ; clock        ; clock       ; 1.000        ; -0.016     ; 2.582      ;
; -1.563 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[0]  ; clock        ; clock       ; 1.000        ; -0.020     ; 2.575      ;
; -1.563 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[1]  ; clock        ; clock       ; 1.000        ; -0.020     ; 2.575      ;
; -1.563 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[2]  ; clock        ; clock       ; 1.000        ; -0.020     ; 2.575      ;
; -1.563 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[4]  ; clock        ; clock       ; 1.000        ; -0.020     ; 2.575      ;
; -1.563 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[23] ; clock        ; clock       ; 1.000        ; -0.020     ; 2.575      ;
; -1.561 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[0]  ; clock        ; clock       ; 1.000        ; -0.025     ; 2.568      ;
; -1.561 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[1]  ; clock        ; clock       ; 1.000        ; -0.025     ; 2.568      ;
; -1.561 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[2]  ; clock        ; clock       ; 1.000        ; -0.025     ; 2.568      ;
; -1.561 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[4]  ; clock        ; clock       ; 1.000        ; -0.025     ; 2.568      ;
; -1.561 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[23] ; clock        ; clock       ; 1.000        ; -0.025     ; 2.568      ;
; -1.557 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[0]      ; clock        ; clock       ; 1.000        ; -0.006     ; 2.583      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[1]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[2]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[3]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[4]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[5]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[6]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[7]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[8]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[9]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[10]     ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[11]     ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[12]     ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[13]     ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[14]     ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[15]     ; clock        ; clock       ; 1.000        ; -0.007     ; 2.580      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[0]  ; clock        ; clock       ; 1.000        ; -0.025     ; 2.562      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[1]  ; clock        ; clock       ; 1.000        ; -0.025     ; 2.562      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[2]  ; clock        ; clock       ; 1.000        ; -0.025     ; 2.562      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[4]  ; clock        ; clock       ; 1.000        ; -0.025     ; 2.562      ;
; -1.555 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[23] ; clock        ; clock       ; 1.000        ; -0.025     ; 2.562      ;
; -1.554 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[9]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]  ; clock        ; clock       ; 1.000        ; -0.018     ; 2.568      ;
; -1.554 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[9]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]  ; clock        ; clock       ; 1.000        ; -0.018     ; 2.568      ;
; -1.554 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[9]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]  ; clock        ; clock       ; 1.000        ; -0.018     ; 2.568      ;
; -1.553 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[0]      ; clock        ; clock       ; 1.000        ; -0.006     ; 2.579      ;
; -1.552 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[0]  ; clock        ; clock       ; 1.000        ; -0.025     ; 2.559      ;
; -1.552 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[1]  ; clock        ; clock       ; 1.000        ; -0.025     ; 2.559      ;
; -1.552 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[2]  ; clock        ; clock       ; 1.000        ; -0.025     ; 2.559      ;
; -1.552 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[4]  ; clock        ; clock       ; 1.000        ; -0.025     ; 2.559      ;
; -1.552 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_data[23] ; clock        ; clock       ; 1.000        ; -0.025     ; 2.559      ;
; -1.551 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[1]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.576      ;
; -1.551 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[2]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.576      ;
; -1.551 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[3]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.576      ;
; -1.551 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[4]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.576      ;
; -1.551 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[5]      ; clock        ; clock       ; 1.000        ; -0.007     ; 2.576      ;
+--------+------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; TestWBMaster:a|state.000                                         ; TestWBMaster:a|state.000                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TestWBMaster:a|state.011                                         ; TestWBMaster:a|state.011                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_1_valid  ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_1_valid  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_0_valid  ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_0_valid  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TestWBMaster:a|state.010                                         ; TestWBMaster:a|state.010                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TestWBMaster:a|state.001                                         ; TestWBMaster:a|state.001                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TestWBMaster:a|WBSDRAMCtlr:ramController|state[2]                ; TestWBMaster:a|WBSDRAMCtlr:ramController|state[2]                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TestWBMaster:a|WBSDRAMCtlr:ramController|state[1]                ; TestWBMaster:a|WBSDRAMCtlr:ramController|state[1]                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_sel[0]    ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_sel[0]    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; TestWBMaster:a|switches[6]                                       ; TestWBMaster:a|writeData[6]                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; TestWBMaster:a|switches[1]                                       ; TestWBMaster:a|writeData[1]                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; TestWBMaster:a|switches[7]                                       ; TestWBMaster:a|writeData[7]                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.243 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[31]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[31]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[15] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[15] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[15]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[15]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; TestWBMaster:a|switches[2]                                       ; TestWBMaster:a|writeData[2]                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.262 ; breset                                                           ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[1]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.414      ;
; 0.315 ; TestWBMaster:a|switches[14]                                      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[6]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; int_reset                                                        ; breset                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.468      ;
; 0.332 ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[3]         ; TestWBMaster:a|out[7]                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.484      ;
; 0.355 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[0]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[16]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[16]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[0]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[1]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[17]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[17]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[1]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[1]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[1]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[2]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[9]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[9]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[11]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[11]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[18]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[18]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[25]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[25]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[27]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[27]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[9]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[11] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[2]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[2]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[9]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[11] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[2]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[2]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[9]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[9]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[11]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[11]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[7]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[7]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[13]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[14]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[14]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[20]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[20]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[23]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[23]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[29]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[29]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[30]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[30]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[4]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[7]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[4]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[4]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[7]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[13] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[14] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[13] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[14] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[4]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[4]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[7]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[7]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[13]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[13]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[14]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[14]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; TestWBMaster:a|switches[13]                                      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[5]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[15]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[15]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; TestWBMaster:a|switches[10]                                      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[2]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; TestWBMaster:a|switches[12]                                      ; TestWBMaster:a|WBSDRAMCtlr:ramController|wbReqest_bits_addr[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.368 ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[1]         ; TestWBMaster:a|out[5]                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[3]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[8]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[8]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[10]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[10]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[19]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[19]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[24]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[24]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[26]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[26]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[3]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[8]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[10] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[3]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[3]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[8]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[10] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[3]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[3]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[8]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[8]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[10]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[10]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[5]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[6]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[6]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[12]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[12]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[21]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[21]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[22]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[22]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[28]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshTimeout[28]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[6]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[12] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[6]  ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[5]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[5]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[6]       ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[6]       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[12]      ; TestWBMaster:a|WBSDRAMCtlr:ramController|refreshCounter[12]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_0[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|activationCounter_1[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_0_valid  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_0_valid  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_1_valid  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|bankActivation_1_valid  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_0[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|dataBuffer_1[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; TestWBMaster:a|WBSDRAMCtlr:ramController|delayCounter[16]        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; io_sdram_data[*]  ; clock      ; 2.586  ; 2.586  ; Rise       ; clock           ;
;  io_sdram_data[0] ; clock      ; 2.571  ; 2.571  ; Rise       ; clock           ;
;  io_sdram_data[1] ; clock      ; 2.586  ; 2.586  ; Rise       ; clock           ;
;  io_sdram_data[2] ; clock      ; 2.409  ; 2.409  ; Rise       ; clock           ;
;  io_sdram_data[3] ; clock      ; 2.429  ; 2.429  ; Rise       ; clock           ;
; io_switches[*]    ; clock      ; 2.240  ; 2.240  ; Rise       ; clock           ;
;  io_switches[0]   ; clock      ; -0.293 ; -0.293 ; Rise       ; clock           ;
;  io_switches[1]   ; clock      ; -0.226 ; -0.226 ; Rise       ; clock           ;
;  io_switches[2]   ; clock      ; -0.140 ; -0.140 ; Rise       ; clock           ;
;  io_switches[3]   ; clock      ; -0.136 ; -0.136 ; Rise       ; clock           ;
;  io_switches[4]   ; clock      ; -0.029 ; -0.029 ; Rise       ; clock           ;
;  io_switches[5]   ; clock      ; -0.310 ; -0.310 ; Rise       ; clock           ;
;  io_switches[6]   ; clock      ; -0.144 ; -0.144 ; Rise       ; clock           ;
;  io_switches[7]   ; clock      ; 0.017  ; 0.017  ; Rise       ; clock           ;
;  io_switches[8]   ; clock      ; -0.201 ; -0.201 ; Rise       ; clock           ;
;  io_switches[9]   ; clock      ; 0.086  ; 0.086  ; Rise       ; clock           ;
;  io_switches[10]  ; clock      ; -0.387 ; -0.387 ; Rise       ; clock           ;
;  io_switches[11]  ; clock      ; -0.375 ; -0.375 ; Rise       ; clock           ;
;  io_switches[12]  ; clock      ; -0.339 ; -0.339 ; Rise       ; clock           ;
;  io_switches[13]  ; clock      ; 1.974  ; 1.974  ; Rise       ; clock           ;
;  io_switches[14]  ; clock      ; 1.986  ; 1.986  ; Rise       ; clock           ;
;  io_switches[15]  ; clock      ; 1.929  ; 1.929  ; Rise       ; clock           ;
;  io_switches[17]  ; clock      ; 2.240  ; 2.240  ; Rise       ; clock           ;
; io_write          ; clock      ; 2.203  ; 2.203  ; Rise       ; clock           ;
; reset             ; clock      ; 2.714  ; 2.714  ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; io_sdram_data[*]  ; clock      ; -2.054 ; -2.054 ; Rise       ; clock           ;
;  io_sdram_data[0] ; clock      ; -2.135 ; -2.135 ; Rise       ; clock           ;
;  io_sdram_data[1] ; clock      ; -2.140 ; -2.140 ; Rise       ; clock           ;
;  io_sdram_data[2] ; clock      ; -2.054 ; -2.054 ; Rise       ; clock           ;
;  io_sdram_data[3] ; clock      ; -2.069 ; -2.069 ; Rise       ; clock           ;
; io_switches[*]    ; clock      ; 0.507  ; 0.507  ; Rise       ; clock           ;
;  io_switches[0]   ; clock      ; 0.413  ; 0.413  ; Rise       ; clock           ;
;  io_switches[1]   ; clock      ; 0.346  ; 0.346  ; Rise       ; clock           ;
;  io_switches[2]   ; clock      ; 0.260  ; 0.260  ; Rise       ; clock           ;
;  io_switches[3]   ; clock      ; 0.256  ; 0.256  ; Rise       ; clock           ;
;  io_switches[4]   ; clock      ; 0.149  ; 0.149  ; Rise       ; clock           ;
;  io_switches[5]   ; clock      ; 0.430  ; 0.430  ; Rise       ; clock           ;
;  io_switches[6]   ; clock      ; 0.264  ; 0.264  ; Rise       ; clock           ;
;  io_switches[7]   ; clock      ; 0.103  ; 0.103  ; Rise       ; clock           ;
;  io_switches[8]   ; clock      ; 0.321  ; 0.321  ; Rise       ; clock           ;
;  io_switches[9]   ; clock      ; 0.034  ; 0.034  ; Rise       ; clock           ;
;  io_switches[10]  ; clock      ; 0.507  ; 0.507  ; Rise       ; clock           ;
;  io_switches[11]  ; clock      ; 0.495  ; 0.495  ; Rise       ; clock           ;
;  io_switches[12]  ; clock      ; 0.459  ; 0.459  ; Rise       ; clock           ;
;  io_switches[13]  ; clock      ; -1.854 ; -1.854 ; Rise       ; clock           ;
;  io_switches[14]  ; clock      ; -1.866 ; -1.866 ; Rise       ; clock           ;
;  io_switches[15]  ; clock      ; -1.809 ; -1.809 ; Rise       ; clock           ;
;  io_switches[17]  ; clock      ; -2.120 ; -2.120 ; Rise       ; clock           ;
; io_write          ; clock      ; -2.083 ; -2.083 ; Rise       ; clock           ;
; reset             ; clock      ; -2.594 ; -2.594 ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; hex0[*]            ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  hex0[0]           ; clock      ; 4.644 ; 4.644 ; Rise       ; clock           ;
;  hex0[1]           ; clock      ; 4.645 ; 4.645 ; Rise       ; clock           ;
;  hex0[2]           ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
;  hex0[3]           ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  hex0[4]           ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  hex0[5]           ; clock      ; 4.509 ; 4.509 ; Rise       ; clock           ;
;  hex0[6]           ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
; hex1[*]            ; clock      ; 5.691 ; 5.691 ; Rise       ; clock           ;
;  hex1[0]           ; clock      ; 5.177 ; 5.177 ; Rise       ; clock           ;
;  hex1[1]           ; clock      ; 4.994 ; 4.994 ; Rise       ; clock           ;
;  hex1[2]           ; clock      ; 5.210 ; 5.210 ; Rise       ; clock           ;
;  hex1[3]           ; clock      ; 5.449 ; 5.449 ; Rise       ; clock           ;
;  hex1[4]           ; clock      ; 4.930 ; 4.930 ; Rise       ; clock           ;
;  hex1[5]           ; clock      ; 5.243 ; 5.243 ; Rise       ; clock           ;
;  hex1[6]           ; clock      ; 5.691 ; 5.691 ; Rise       ; clock           ;
; idle               ; clock      ; 5.223 ; 5.223 ; Rise       ; clock           ;
; io_sdram_addr[*]   ; clock      ; 5.682 ; 5.682 ; Rise       ; clock           ;
;  io_sdram_addr[0]  ; clock      ; 4.857 ; 4.857 ; Rise       ; clock           ;
;  io_sdram_addr[1]  ; clock      ; 5.579 ; 5.579 ; Rise       ; clock           ;
;  io_sdram_addr[2]  ; clock      ; 5.682 ; 5.682 ; Rise       ; clock           ;
;  io_sdram_addr[3]  ; clock      ; 5.391 ; 5.391 ; Rise       ; clock           ;
;  io_sdram_addr[4]  ; clock      ; 5.487 ; 5.487 ; Rise       ; clock           ;
;  io_sdram_addr[5]  ; clock      ; 5.452 ; 5.452 ; Rise       ; clock           ;
;  io_sdram_addr[6]  ; clock      ; 5.585 ; 5.585 ; Rise       ; clock           ;
;  io_sdram_addr[7]  ; clock      ; 5.553 ; 5.553 ; Rise       ; clock           ;
;  io_sdram_addr[9]  ; clock      ; 4.881 ; 4.881 ; Rise       ; clock           ;
;  io_sdram_addr[10] ; clock      ; 5.405 ; 5.405 ; Rise       ; clock           ;
; io_sdram_bank[*]   ; clock      ; 5.447 ; 5.447 ; Rise       ; clock           ;
;  io_sdram_bank[0]  ; clock      ; 5.447 ; 5.447 ; Rise       ; clock           ;
; io_sdram_cas_n     ; clock      ; 5.226 ; 5.226 ; Rise       ; clock           ;
; io_sdram_clk       ; clock      ; 2.877 ; 2.877 ; Rise       ; clock           ;
; io_sdram_cs_n      ; clock      ; 6.687 ; 6.687 ; Rise       ; clock           ;
; io_sdram_data[*]   ; clock      ; 5.321 ; 5.321 ; Rise       ; clock           ;
;  io_sdram_data[0]  ; clock      ; 5.141 ; 5.141 ; Rise       ; clock           ;
;  io_sdram_data[1]  ; clock      ; 5.293 ; 5.293 ; Rise       ; clock           ;
;  io_sdram_data[2]  ; clock      ; 5.176 ; 5.176 ; Rise       ; clock           ;
;  io_sdram_data[3]  ; clock      ; 5.170 ; 5.170 ; Rise       ; clock           ;
;  io_sdram_data[4]  ; clock      ; 5.295 ; 5.295 ; Rise       ; clock           ;
;  io_sdram_data[5]  ; clock      ; 5.062 ; 5.062 ; Rise       ; clock           ;
;  io_sdram_data[6]  ; clock      ; 5.182 ; 5.182 ; Rise       ; clock           ;
;  io_sdram_data[7]  ; clock      ; 5.321 ; 5.321 ; Rise       ; clock           ;
;  io_sdram_data[8]  ; clock      ; 4.983 ; 4.983 ; Rise       ; clock           ;
;  io_sdram_data[9]  ; clock      ; 5.013 ; 5.013 ; Rise       ; clock           ;
;  io_sdram_data[10] ; clock      ; 5.013 ; 5.013 ; Rise       ; clock           ;
;  io_sdram_data[11] ; clock      ; 5.017 ; 5.017 ; Rise       ; clock           ;
;  io_sdram_data[12] ; clock      ; 5.017 ; 5.017 ; Rise       ; clock           ;
;  io_sdram_data[13] ; clock      ; 5.027 ; 5.027 ; Rise       ; clock           ;
;  io_sdram_data[14] ; clock      ; 5.027 ; 5.027 ; Rise       ; clock           ;
;  io_sdram_data[15] ; clock      ; 5.006 ; 5.006 ; Rise       ; clock           ;
; io_sdram_dqm[*]    ; clock      ; 5.377 ; 5.377 ; Rise       ; clock           ;
;  io_sdram_dqm[0]   ; clock      ; 5.377 ; 5.377 ; Rise       ; clock           ;
;  io_sdram_dqm[1]   ; clock      ; 5.337 ; 5.337 ; Rise       ; clock           ;
; io_sdram_ras_n     ; clock      ; 5.087 ; 5.087 ; Rise       ; clock           ;
; io_sdram_we_n      ; clock      ; 5.207 ; 5.207 ; Rise       ; clock           ;
; stall              ; clock      ; 6.314 ; 6.314 ; Rise       ; clock           ;
; io_sdram_clk       ; clock      ; 2.877 ; 2.877 ; Fall       ; clock           ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; hex0[*]            ; clock      ; 4.280 ; 4.280 ; Rise       ; clock           ;
;  hex0[0]           ; clock      ; 4.418 ; 4.418 ; Rise       ; clock           ;
;  hex0[1]           ; clock      ; 4.418 ; 4.418 ; Rise       ; clock           ;
;  hex0[2]           ; clock      ; 4.429 ; 4.429 ; Rise       ; clock           ;
;  hex0[3]           ; clock      ; 4.434 ; 4.434 ; Rise       ; clock           ;
;  hex0[4]           ; clock      ; 4.284 ; 4.284 ; Rise       ; clock           ;
;  hex0[5]           ; clock      ; 4.280 ; 4.280 ; Rise       ; clock           ;
;  hex0[6]           ; clock      ; 4.313 ; 4.313 ; Rise       ; clock           ;
; hex1[*]            ; clock      ; 4.446 ; 4.446 ; Rise       ; clock           ;
;  hex1[0]           ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
;  hex1[1]           ; clock      ; 4.517 ; 4.517 ; Rise       ; clock           ;
;  hex1[2]           ; clock      ; 4.733 ; 4.733 ; Rise       ; clock           ;
;  hex1[3]           ; clock      ; 4.971 ; 4.971 ; Rise       ; clock           ;
;  hex1[4]           ; clock      ; 4.446 ; 4.446 ; Rise       ; clock           ;
;  hex1[5]           ; clock      ; 4.766 ; 4.766 ; Rise       ; clock           ;
;  hex1[6]           ; clock      ; 5.214 ; 5.214 ; Rise       ; clock           ;
; idle               ; clock      ; 5.223 ; 5.223 ; Rise       ; clock           ;
; io_sdram_addr[*]   ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  io_sdram_addr[0]  ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  io_sdram_addr[1]  ; clock      ; 4.279 ; 4.279 ; Rise       ; clock           ;
;  io_sdram_addr[2]  ; clock      ; 4.403 ; 4.403 ; Rise       ; clock           ;
;  io_sdram_addr[3]  ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  io_sdram_addr[4]  ; clock      ; 4.365 ; 4.365 ; Rise       ; clock           ;
;  io_sdram_addr[5]  ; clock      ; 4.269 ; 4.269 ; Rise       ; clock           ;
;  io_sdram_addr[6]  ; clock      ; 4.349 ; 4.349 ; Rise       ; clock           ;
;  io_sdram_addr[7]  ; clock      ; 4.325 ; 4.325 ; Rise       ; clock           ;
;  io_sdram_addr[9]  ; clock      ; 4.509 ; 4.509 ; Rise       ; clock           ;
;  io_sdram_addr[10] ; clock      ; 5.039 ; 5.039 ; Rise       ; clock           ;
; io_sdram_bank[*]   ; clock      ; 5.071 ; 5.071 ; Rise       ; clock           ;
;  io_sdram_bank[0]  ; clock      ; 5.071 ; 5.071 ; Rise       ; clock           ;
; io_sdram_cas_n     ; clock      ; 4.861 ; 4.861 ; Rise       ; clock           ;
; io_sdram_clk       ; clock      ; 2.877 ; 2.877 ; Rise       ; clock           ;
; io_sdram_cs_n      ; clock      ; 5.003 ; 5.003 ; Rise       ; clock           ;
; io_sdram_data[*]   ; clock      ; 4.351 ; 4.351 ; Rise       ; clock           ;
;  io_sdram_data[0]  ; clock      ; 4.351 ; 4.351 ; Rise       ; clock           ;
;  io_sdram_data[1]  ; clock      ; 4.504 ; 4.504 ; Rise       ; clock           ;
;  io_sdram_data[2]  ; clock      ; 4.432 ; 4.432 ; Rise       ; clock           ;
;  io_sdram_data[3]  ; clock      ; 4.508 ; 4.508 ; Rise       ; clock           ;
;  io_sdram_data[4]  ; clock      ; 4.532 ; 4.532 ; Rise       ; clock           ;
;  io_sdram_data[5]  ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  io_sdram_data[6]  ; clock      ; 4.538 ; 4.538 ; Rise       ; clock           ;
;  io_sdram_data[7]  ; clock      ; 4.575 ; 4.575 ; Rise       ; clock           ;
;  io_sdram_data[8]  ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  io_sdram_data[9]  ; clock      ; 4.683 ; 4.683 ; Rise       ; clock           ;
;  io_sdram_data[10] ; clock      ; 4.683 ; 4.683 ; Rise       ; clock           ;
;  io_sdram_data[11] ; clock      ; 4.687 ; 4.687 ; Rise       ; clock           ;
;  io_sdram_data[12] ; clock      ; 4.687 ; 4.687 ; Rise       ; clock           ;
;  io_sdram_data[13] ; clock      ; 4.697 ; 4.697 ; Rise       ; clock           ;
;  io_sdram_data[14] ; clock      ; 4.697 ; 4.697 ; Rise       ; clock           ;
;  io_sdram_data[15] ; clock      ; 4.676 ; 4.676 ; Rise       ; clock           ;
; io_sdram_dqm[*]    ; clock      ; 4.812 ; 4.812 ; Rise       ; clock           ;
;  io_sdram_dqm[0]   ; clock      ; 4.852 ; 4.852 ; Rise       ; clock           ;
;  io_sdram_dqm[1]   ; clock      ; 4.812 ; 4.812 ; Rise       ; clock           ;
; io_sdram_ras_n     ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
; io_sdram_we_n      ; clock      ; 4.849 ; 4.849 ; Rise       ; clock           ;
; stall              ; clock      ; 5.590 ; 5.590 ; Rise       ; clock           ;
; io_sdram_clk       ; clock      ; 2.877 ; 2.877 ; Fall       ; clock           ;
+--------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; io_sdram_data[*]  ; clock      ; 4.797 ;      ; Rise       ; clock           ;
;  io_sdram_data[0] ; clock      ; 4.930 ;      ; Rise       ; clock           ;
;  io_sdram_data[1] ; clock      ; 4.960 ;      ; Rise       ; clock           ;
;  io_sdram_data[2] ; clock      ; 4.960 ;      ; Rise       ; clock           ;
;  io_sdram_data[3] ; clock      ; 4.797 ;      ; Rise       ; clock           ;
;  io_sdram_data[4] ; clock      ; 4.797 ;      ; Rise       ; clock           ;
;  io_sdram_data[5] ; clock      ; 4.797 ;      ; Rise       ; clock           ;
;  io_sdram_data[6] ; clock      ; 4.797 ;      ; Rise       ; clock           ;
;  io_sdram_data[7] ; clock      ; 4.960 ;      ; Rise       ; clock           ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; io_sdram_data[*]  ; clock      ; 4.467 ;      ; Rise       ; clock           ;
;  io_sdram_data[0] ; clock      ; 4.600 ;      ; Rise       ; clock           ;
;  io_sdram_data[1] ; clock      ; 4.630 ;      ; Rise       ; clock           ;
;  io_sdram_data[2] ; clock      ; 4.630 ;      ; Rise       ; clock           ;
;  io_sdram_data[3] ; clock      ; 4.467 ;      ; Rise       ; clock           ;
;  io_sdram_data[4] ; clock      ; 4.467 ;      ; Rise       ; clock           ;
;  io_sdram_data[5] ; clock      ; 4.467 ;      ; Rise       ; clock           ;
;  io_sdram_data[6] ; clock      ; 4.467 ;      ; Rise       ; clock           ;
;  io_sdram_data[7] ; clock      ; 4.630 ;      ; Rise       ; clock           ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; io_sdram_data[*]  ; clock      ; 4.797     ;           ; Rise       ; clock           ;
;  io_sdram_data[0] ; clock      ; 4.930     ;           ; Rise       ; clock           ;
;  io_sdram_data[1] ; clock      ; 4.960     ;           ; Rise       ; clock           ;
;  io_sdram_data[2] ; clock      ; 4.960     ;           ; Rise       ; clock           ;
;  io_sdram_data[3] ; clock      ; 4.797     ;           ; Rise       ; clock           ;
;  io_sdram_data[4] ; clock      ; 4.797     ;           ; Rise       ; clock           ;
;  io_sdram_data[5] ; clock      ; 4.797     ;           ; Rise       ; clock           ;
;  io_sdram_data[6] ; clock      ; 4.797     ;           ; Rise       ; clock           ;
;  io_sdram_data[7] ; clock      ; 4.960     ;           ; Rise       ; clock           ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; io_sdram_data[*]  ; clock      ; 4.467     ;           ; Rise       ; clock           ;
;  io_sdram_data[0] ; clock      ; 4.600     ;           ; Rise       ; clock           ;
;  io_sdram_data[1] ; clock      ; 4.630     ;           ; Rise       ; clock           ;
;  io_sdram_data[2] ; clock      ; 4.630     ;           ; Rise       ; clock           ;
;  io_sdram_data[3] ; clock      ; 4.467     ;           ; Rise       ; clock           ;
;  io_sdram_data[4] ; clock      ; 4.467     ;           ; Rise       ; clock           ;
;  io_sdram_data[5] ; clock      ; 4.467     ;           ; Rise       ; clock           ;
;  io_sdram_data[6] ; clock      ; 4.467     ;           ; Rise       ; clock           ;
;  io_sdram_data[7] ; clock      ; 4.630     ;           ; Rise       ; clock           ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.796   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clock           ; -5.796   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -796.316 ; 0.0   ; 0.0      ; 0.0     ; -221.591            ;
;  clock           ; -796.316 ; 0.000 ; N/A      ; N/A     ; -221.591            ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; io_sdram_data[*]  ; clock      ; 5.341  ; 5.341  ; Rise       ; clock           ;
;  io_sdram_data[0] ; clock      ; 5.251  ; 5.251  ; Rise       ; clock           ;
;  io_sdram_data[1] ; clock      ; 5.341  ; 5.341  ; Rise       ; clock           ;
;  io_sdram_data[2] ; clock      ; 4.979  ; 4.979  ; Rise       ; clock           ;
;  io_sdram_data[3] ; clock      ; 5.075  ; 5.075  ; Rise       ; clock           ;
; io_switches[*]    ; clock      ; 4.464  ; 4.464  ; Rise       ; clock           ;
;  io_switches[0]   ; clock      ; 0.079  ; 0.079  ; Rise       ; clock           ;
;  io_switches[1]   ; clock      ; 0.169  ; 0.169  ; Rise       ; clock           ;
;  io_switches[2]   ; clock      ; 0.315  ; 0.315  ; Rise       ; clock           ;
;  io_switches[3]   ; clock      ; 0.311  ; 0.311  ; Rise       ; clock           ;
;  io_switches[4]   ; clock      ; 0.614  ; 0.614  ; Rise       ; clock           ;
;  io_switches[5]   ; clock      ; 0.014  ; 0.014  ; Rise       ; clock           ;
;  io_switches[6]   ; clock      ; 0.321  ; 0.321  ; Rise       ; clock           ;
;  io_switches[7]   ; clock      ; 0.686  ; 0.686  ; Rise       ; clock           ;
;  io_switches[8]   ; clock      ; 0.305  ; 0.305  ; Rise       ; clock           ;
;  io_switches[9]   ; clock      ; 0.765  ; 0.765  ; Rise       ; clock           ;
;  io_switches[10]  ; clock      ; -0.255 ; -0.255 ; Rise       ; clock           ;
;  io_switches[11]  ; clock      ; -0.196 ; -0.196 ; Rise       ; clock           ;
;  io_switches[12]  ; clock      ; -0.027 ; -0.027 ; Rise       ; clock           ;
;  io_switches[13]  ; clock      ; 3.891  ; 3.891  ; Rise       ; clock           ;
;  io_switches[14]  ; clock      ; 3.910  ; 3.910  ; Rise       ; clock           ;
;  io_switches[15]  ; clock      ; 3.808  ; 3.808  ; Rise       ; clock           ;
;  io_switches[17]  ; clock      ; 4.464  ; 4.464  ; Rise       ; clock           ;
; io_write          ; clock      ; 4.360  ; 4.360  ; Rise       ; clock           ;
; reset             ; clock      ; 5.434  ; 5.434  ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; io_sdram_data[*]  ; clock      ; -2.054 ; -2.054 ; Rise       ; clock           ;
;  io_sdram_data[0] ; clock      ; -2.135 ; -2.135 ; Rise       ; clock           ;
;  io_sdram_data[1] ; clock      ; -2.140 ; -2.140 ; Rise       ; clock           ;
;  io_sdram_data[2] ; clock      ; -2.054 ; -2.054 ; Rise       ; clock           ;
;  io_sdram_data[3] ; clock      ; -2.069 ; -2.069 ; Rise       ; clock           ;
; io_switches[*]    ; clock      ; 0.507  ; 0.507  ; Rise       ; clock           ;
;  io_switches[0]   ; clock      ; 0.413  ; 0.413  ; Rise       ; clock           ;
;  io_switches[1]   ; clock      ; 0.346  ; 0.346  ; Rise       ; clock           ;
;  io_switches[2]   ; clock      ; 0.260  ; 0.260  ; Rise       ; clock           ;
;  io_switches[3]   ; clock      ; 0.256  ; 0.256  ; Rise       ; clock           ;
;  io_switches[4]   ; clock      ; 0.149  ; 0.149  ; Rise       ; clock           ;
;  io_switches[5]   ; clock      ; 0.430  ; 0.430  ; Rise       ; clock           ;
;  io_switches[6]   ; clock      ; 0.264  ; 0.264  ; Rise       ; clock           ;
;  io_switches[7]   ; clock      ; 0.103  ; 0.103  ; Rise       ; clock           ;
;  io_switches[8]   ; clock      ; 0.321  ; 0.321  ; Rise       ; clock           ;
;  io_switches[9]   ; clock      ; 0.034  ; 0.034  ; Rise       ; clock           ;
;  io_switches[10]  ; clock      ; 0.507  ; 0.507  ; Rise       ; clock           ;
;  io_switches[11]  ; clock      ; 0.495  ; 0.495  ; Rise       ; clock           ;
;  io_switches[12]  ; clock      ; 0.459  ; 0.459  ; Rise       ; clock           ;
;  io_switches[13]  ; clock      ; -1.854 ; -1.854 ; Rise       ; clock           ;
;  io_switches[14]  ; clock      ; -1.866 ; -1.866 ; Rise       ; clock           ;
;  io_switches[15]  ; clock      ; -1.809 ; -1.809 ; Rise       ; clock           ;
;  io_switches[17]  ; clock      ; -2.120 ; -2.120 ; Rise       ; clock           ;
; io_write          ; clock      ; -2.083 ; -2.083 ; Rise       ; clock           ;
; reset             ; clock      ; -2.594 ; -2.594 ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; hex0[*]            ; clock      ; 9.573  ; 9.573  ; Rise       ; clock           ;
;  hex0[0]           ; clock      ; 9.542  ; 9.542  ; Rise       ; clock           ;
;  hex0[1]           ; clock      ; 9.544  ; 9.544  ; Rise       ; clock           ;
;  hex0[2]           ; clock      ; 9.559  ; 9.559  ; Rise       ; clock           ;
;  hex0[3]           ; clock      ; 9.573  ; 9.573  ; Rise       ; clock           ;
;  hex0[4]           ; clock      ; 9.234  ; 9.234  ; Rise       ; clock           ;
;  hex0[5]           ; clock      ; 9.225  ; 9.225  ; Rise       ; clock           ;
;  hex0[6]           ; clock      ; 9.254  ; 9.254  ; Rise       ; clock           ;
; hex1[*]            ; clock      ; 11.929 ; 11.929 ; Rise       ; clock           ;
;  hex1[0]           ; clock      ; 11.030 ; 11.030 ; Rise       ; clock           ;
;  hex1[1]           ; clock      ; 10.413 ; 10.413 ; Rise       ; clock           ;
;  hex1[2]           ; clock      ; 11.080 ; 11.080 ; Rise       ; clock           ;
;  hex1[3]           ; clock      ; 11.828 ; 11.828 ; Rise       ; clock           ;
;  hex1[4]           ; clock      ; 10.263 ; 10.263 ; Rise       ; clock           ;
;  hex1[5]           ; clock      ; 10.952 ; 10.952 ; Rise       ; clock           ;
;  hex1[6]           ; clock      ; 11.929 ; 11.929 ; Rise       ; clock           ;
; idle               ; clock      ; 10.892 ; 10.892 ; Rise       ; clock           ;
; io_sdram_addr[*]   ; clock      ; 12.439 ; 12.439 ; Rise       ; clock           ;
;  io_sdram_addr[0]  ; clock      ; 10.239 ; 10.239 ; Rise       ; clock           ;
;  io_sdram_addr[1]  ; clock      ; 12.095 ; 12.095 ; Rise       ; clock           ;
;  io_sdram_addr[2]  ; clock      ; 12.439 ; 12.439 ; Rise       ; clock           ;
;  io_sdram_addr[3]  ; clock      ; 11.529 ; 11.529 ; Rise       ; clock           ;
;  io_sdram_addr[4]  ; clock      ; 11.799 ; 11.799 ; Rise       ; clock           ;
;  io_sdram_addr[5]  ; clock      ; 11.815 ; 11.815 ; Rise       ; clock           ;
;  io_sdram_addr[6]  ; clock      ; 12.160 ; 12.160 ; Rise       ; clock           ;
;  io_sdram_addr[7]  ; clock      ; 12.120 ; 12.120 ; Rise       ; clock           ;
;  io_sdram_addr[9]  ; clock      ; 10.177 ; 10.177 ; Rise       ; clock           ;
;  io_sdram_addr[10] ; clock      ; 11.307 ; 11.307 ; Rise       ; clock           ;
; io_sdram_bank[*]   ; clock      ; 11.670 ; 11.670 ; Rise       ; clock           ;
;  io_sdram_bank[0]  ; clock      ; 11.670 ; 11.670 ; Rise       ; clock           ;
; io_sdram_cas_n     ; clock      ; 10.977 ; 10.977 ; Rise       ; clock           ;
; io_sdram_clk       ; clock      ; 5.912  ; 5.912  ; Rise       ; clock           ;
; io_sdram_cs_n      ; clock      ; 15.272 ; 15.272 ; Rise       ; clock           ;
; io_sdram_data[*]   ; clock      ; 11.454 ; 11.454 ; Rise       ; clock           ;
;  io_sdram_data[0]  ; clock      ; 11.064 ; 11.064 ; Rise       ; clock           ;
;  io_sdram_data[1]  ; clock      ; 11.298 ; 11.298 ; Rise       ; clock           ;
;  io_sdram_data[2]  ; clock      ; 11.106 ; 11.106 ; Rise       ; clock           ;
;  io_sdram_data[3]  ; clock      ; 10.978 ; 10.978 ; Rise       ; clock           ;
;  io_sdram_data[4]  ; clock      ; 11.446 ; 11.446 ; Rise       ; clock           ;
;  io_sdram_data[5]  ; clock      ; 10.823 ; 10.823 ; Rise       ; clock           ;
;  io_sdram_data[6]  ; clock      ; 11.138 ; 11.138 ; Rise       ; clock           ;
;  io_sdram_data[7]  ; clock      ; 11.454 ; 11.454 ; Rise       ; clock           ;
;  io_sdram_data[8]  ; clock      ; 10.389 ; 10.389 ; Rise       ; clock           ;
;  io_sdram_data[9]  ; clock      ; 10.419 ; 10.419 ; Rise       ; clock           ;
;  io_sdram_data[10] ; clock      ; 10.419 ; 10.419 ; Rise       ; clock           ;
;  io_sdram_data[11] ; clock      ; 10.425 ; 10.425 ; Rise       ; clock           ;
;  io_sdram_data[12] ; clock      ; 10.425 ; 10.425 ; Rise       ; clock           ;
;  io_sdram_data[13] ; clock      ; 10.435 ; 10.435 ; Rise       ; clock           ;
;  io_sdram_data[14] ; clock      ; 10.435 ; 10.435 ; Rise       ; clock           ;
;  io_sdram_data[15] ; clock      ; 10.415 ; 10.415 ; Rise       ; clock           ;
; io_sdram_dqm[*]    ; clock      ; 11.520 ; 11.520 ; Rise       ; clock           ;
;  io_sdram_dqm[0]   ; clock      ; 11.520 ; 11.520 ; Rise       ; clock           ;
;  io_sdram_dqm[1]   ; clock      ; 11.480 ; 11.480 ; Rise       ; clock           ;
; io_sdram_ras_n     ; clock      ; 10.650 ; 10.650 ; Rise       ; clock           ;
; io_sdram_we_n      ; clock      ; 10.970 ; 10.970 ; Rise       ; clock           ;
; stall              ; clock      ; 13.600 ; 13.600 ; Rise       ; clock           ;
; io_sdram_clk       ; clock      ; 5.912  ; 5.912  ; Fall       ; clock           ;
+--------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; hex0[*]            ; clock      ; 4.280 ; 4.280 ; Rise       ; clock           ;
;  hex0[0]           ; clock      ; 4.418 ; 4.418 ; Rise       ; clock           ;
;  hex0[1]           ; clock      ; 4.418 ; 4.418 ; Rise       ; clock           ;
;  hex0[2]           ; clock      ; 4.429 ; 4.429 ; Rise       ; clock           ;
;  hex0[3]           ; clock      ; 4.434 ; 4.434 ; Rise       ; clock           ;
;  hex0[4]           ; clock      ; 4.284 ; 4.284 ; Rise       ; clock           ;
;  hex0[5]           ; clock      ; 4.280 ; 4.280 ; Rise       ; clock           ;
;  hex0[6]           ; clock      ; 4.313 ; 4.313 ; Rise       ; clock           ;
; hex1[*]            ; clock      ; 4.446 ; 4.446 ; Rise       ; clock           ;
;  hex1[0]           ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
;  hex1[1]           ; clock      ; 4.517 ; 4.517 ; Rise       ; clock           ;
;  hex1[2]           ; clock      ; 4.733 ; 4.733 ; Rise       ; clock           ;
;  hex1[3]           ; clock      ; 4.971 ; 4.971 ; Rise       ; clock           ;
;  hex1[4]           ; clock      ; 4.446 ; 4.446 ; Rise       ; clock           ;
;  hex1[5]           ; clock      ; 4.766 ; 4.766 ; Rise       ; clock           ;
;  hex1[6]           ; clock      ; 5.214 ; 5.214 ; Rise       ; clock           ;
; idle               ; clock      ; 5.223 ; 5.223 ; Rise       ; clock           ;
; io_sdram_addr[*]   ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  io_sdram_addr[0]  ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  io_sdram_addr[1]  ; clock      ; 4.279 ; 4.279 ; Rise       ; clock           ;
;  io_sdram_addr[2]  ; clock      ; 4.403 ; 4.403 ; Rise       ; clock           ;
;  io_sdram_addr[3]  ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  io_sdram_addr[4]  ; clock      ; 4.365 ; 4.365 ; Rise       ; clock           ;
;  io_sdram_addr[5]  ; clock      ; 4.269 ; 4.269 ; Rise       ; clock           ;
;  io_sdram_addr[6]  ; clock      ; 4.349 ; 4.349 ; Rise       ; clock           ;
;  io_sdram_addr[7]  ; clock      ; 4.325 ; 4.325 ; Rise       ; clock           ;
;  io_sdram_addr[9]  ; clock      ; 4.509 ; 4.509 ; Rise       ; clock           ;
;  io_sdram_addr[10] ; clock      ; 5.039 ; 5.039 ; Rise       ; clock           ;
; io_sdram_bank[*]   ; clock      ; 5.071 ; 5.071 ; Rise       ; clock           ;
;  io_sdram_bank[0]  ; clock      ; 5.071 ; 5.071 ; Rise       ; clock           ;
; io_sdram_cas_n     ; clock      ; 4.861 ; 4.861 ; Rise       ; clock           ;
; io_sdram_clk       ; clock      ; 2.877 ; 2.877 ; Rise       ; clock           ;
; io_sdram_cs_n      ; clock      ; 5.003 ; 5.003 ; Rise       ; clock           ;
; io_sdram_data[*]   ; clock      ; 4.351 ; 4.351 ; Rise       ; clock           ;
;  io_sdram_data[0]  ; clock      ; 4.351 ; 4.351 ; Rise       ; clock           ;
;  io_sdram_data[1]  ; clock      ; 4.504 ; 4.504 ; Rise       ; clock           ;
;  io_sdram_data[2]  ; clock      ; 4.432 ; 4.432 ; Rise       ; clock           ;
;  io_sdram_data[3]  ; clock      ; 4.508 ; 4.508 ; Rise       ; clock           ;
;  io_sdram_data[4]  ; clock      ; 4.532 ; 4.532 ; Rise       ; clock           ;
;  io_sdram_data[5]  ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  io_sdram_data[6]  ; clock      ; 4.538 ; 4.538 ; Rise       ; clock           ;
;  io_sdram_data[7]  ; clock      ; 4.575 ; 4.575 ; Rise       ; clock           ;
;  io_sdram_data[8]  ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  io_sdram_data[9]  ; clock      ; 4.683 ; 4.683 ; Rise       ; clock           ;
;  io_sdram_data[10] ; clock      ; 4.683 ; 4.683 ; Rise       ; clock           ;
;  io_sdram_data[11] ; clock      ; 4.687 ; 4.687 ; Rise       ; clock           ;
;  io_sdram_data[12] ; clock      ; 4.687 ; 4.687 ; Rise       ; clock           ;
;  io_sdram_data[13] ; clock      ; 4.697 ; 4.697 ; Rise       ; clock           ;
;  io_sdram_data[14] ; clock      ; 4.697 ; 4.697 ; Rise       ; clock           ;
;  io_sdram_data[15] ; clock      ; 4.676 ; 4.676 ; Rise       ; clock           ;
; io_sdram_dqm[*]    ; clock      ; 4.812 ; 4.812 ; Rise       ; clock           ;
;  io_sdram_dqm[0]   ; clock      ; 4.852 ; 4.852 ; Rise       ; clock           ;
;  io_sdram_dqm[1]   ; clock      ; 4.812 ; 4.812 ; Rise       ; clock           ;
; io_sdram_ras_n     ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
; io_sdram_we_n      ; clock      ; 4.849 ; 4.849 ; Rise       ; clock           ;
; stall              ; clock      ; 5.590 ; 5.590 ; Rise       ; clock           ;
; io_sdram_clk       ; clock      ; 2.877 ; 2.877 ; Fall       ; clock           ;
+--------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 17077    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 17077    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 24    ; 24   ;
; Unconstrained Input Port Paths  ; 28    ; 28   ;
; Unconstrained Output Ports      ; 50    ; 50   ;
; Unconstrained Output Port Paths ; 309   ; 309  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 27 22:47:53 2021
Info: Command: quartus_sta simple_ram_test -c simple_ram_test
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'simple_ram_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.796
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.796      -796.316 clock 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -221.591 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.620
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.620      -210.432 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -181.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4559 megabytes
    Info: Processing ended: Sat Nov 27 22:47:54 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


