#Substrate Graph
# noVertices
30
# noArcs
76
# Vertices: id availableCpu routingCapacity isCenter
0 150 150 0
1 150 150 1
2 261 261 1
3 150 150 0
4 100 100 0
5 100 100 0
6 100 100 0
7 243 243 1
8 248 248 1
9 124 124 1
10 279 279 1
11 416 416 1
12 150 150 0
13 387 387 1
14 137 137 1
15 368 368 1
16 125 125 0
17 368 368 1
18 230 230 1
19 279 279 1
20 279 279 1
21 100 100 0
22 100 100 0
23 100 100 0
24 150 150 0
25 125 125 0
26 125 125 0
27 125 125 0
28 150 150 0
29 137 137 1
# Arcs: idS idT delay bandwidth
4 5 4 50
4 6 1 50
8 9 4 62
8 10 3 93
8 11 3 93
3 1 2 75
3 7 1 75
13 14 1 62
13 15 4 125
13 16 4 75
13 17 4 125
0 1 2 75
0 7 1 75
18 12 4 75
18 9 1 62
18 19 1 93
9 8 4 62
9 18 1 62
20 17 1 93
20 2 4 93
20 15 1 93
21 5 1 50
21 22 4 50
12 14 2 75
12 18 4 75
5 21 1 50
5 4 4 50
24 17 1 75
24 2 4 75
23 25 3 50
23 26 3 50
15 27 3 75
15 20 1 93
15 13 4 125
15 28 3 75
1 0 2 75
1 3 2 75
16 27 3 50
16 13 4 75
17 20 1 93
17 24 1 75
17 13 4 125
17 28 3 75
25 23 3 50
25 11 1 75
26 29 1 75
26 23 3 50
11 8 3 93
11 19 4 93
11 10 1 93
11 29 1 62
11 25 1 75
28 17 3 75
28 15 3 75
27 16 3 50
27 15 3 75
22 21 4 50
22 6 1 50
6 4 1 50
6 22 1 50
19 10 4 93
19 18 1 93
19 11 4 93
29 26 1 75
29 11 1 62
10 8 3 93
10 19 4 93
10 11 1 93
14 12 2 75
14 13 1 62
2 24 4 75
2 20 4 93
2 7 3 93
7 0 1 75
7 2 3 93
7 3 1 75
