(Done) 1) remover store a~adir una se~al de Rs
(Done) 2) Implementar en verilog con trystate 
(Done) 3) crear test cases Multiplexers, Decoders, Registers(solo) and Register (16 at a time) 
(Done) 4) crear test cases Register File que incluyan test de interconnecines entre el input y output. 
(Done) 5) probar connectar el ALU
(Done) 6) Probar ALU y reg file con transmision de datos atraves del ALU y Barrel Shifter, Operaciones Atravez del ALU
(Done) 7) Producir se~ales de output del CU y monstrar que la unidad de control sigue la sequencia y envia las se~ales con el timing correcto. Enviar un ejemplo del CU.
(Working) 8) Fix ASDM
 9) Finish CU trancisions and output signals
	(Done)a) Data Processing
	(Done)b) Load/Store // is register immadiate offset sign extended the ir value
	c) Load/Store Multiple
	d) Branch
		(Done)I) branch
		II) branch and link
) Dise~ar memoria, pipelining branch prediction , y ARM. DATA design and implementation.
) Finish work on the S signal to block sr mods