
---------------------------------------------------------------------------------------------------------
【主版本  】V01.01
【修改日期】2014/12/8 14:29:35
【修改人  】Michael
【调试仿真环境】Modelsim 10.4
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.01
2. sync_fifo_srl.v 的最小深度只能是2，不能是1。这点需要注意

---------------------------------------------------------------------------------------------------------
【主版本  】V01.00
【修改日期】2014/12/8 13:55:38
【修改人  】Michael
【调试仿真环境】Modelsim 10.4
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.00
2. 同步FIFO模块，包括
	(1) bbfifo_16x8.v : picoblaze uart自带，采用原语写成
	(2) sync_fifo_srl_w8d16.v : 仿照 bbfifo_16x8.v 采用rtl语言编写，与bb_fifo不同的是，当fifo满时，读写同时发生，写无效
	(3) sync_fifo_srl.v : 参数化，目前支持的宽度是1-无穷大。深度是1-32。当深度是1-16时，存储器用SRL16E。当深度是17-32时，存储器用SRLC32E。
3. 三个模块经过初步测试，没有问题

---------------------------------------------------------------------------------------------------------
模块版本号说明
---------------------------------------------------------------------------------------------------------
FPGA 代码 版本号 共16位，共分为2个byte，从高到低分别为 1 2 byte
byte 1 ：发布版本，初始为0x01，内部测试通过，可以增加发布版本
byte 2 ：研发版本，初始为0x00，测试时候使用
