 - 2 -
長晶溫度範圍在 700℃ ~ 1050℃的氮化鎵晶體。在基板上蒸鍍金屬催化劑後，放
置入高溫爐管內（B）位置，並且在（A）位置放入適量反應物粉末。爐管前端
氣路連結至氮氣瓶（99.8%）和氨氣瓶（99.9995%），並使用流量控制器（Mass flow 
control，MFC）調整氮氣或氨氣氣流，流量可控制的範圍在 0 ~ 200 sccm 之間。
爐管後端則根據所需的爐管內壓力，選擇是否需要使用化學幫浦（Chemical 
Pump）抽氣。實驗中若有通入氨氣，氣體最後必須排到水裡，預防氨氣汙染外
在環境。 
各項環境參數，如長晶溫度、時間、鎵金屬源的成分與比例、基板與鎵金屬
源的相對位置，以及所使用的基板等，對於成長氮化鎵奈米線的影響，本實驗室
已有一系列的研究與討論，在此不再贅述。 
(一) 具穿隧結構氮化鎵奈米線白光二極體 
根據之前的研究結果，我們選用氮化鎵和藍寶石（Sapphire）作為基板，其
上蒸鍍 5 nm 金薄膜作為催化劑，將氧化鎵粉末與石墨粉以 1：10 的重量比例混
合後裝入鎢舟並放置於基板前方 3 公分處，爐管環境不抽真空，僅用氮氣清洗
（Purge）排除空氣，氨氣流量則固定為 20 sccm，控制高溫爐以每秒 30℃的升
溫速率升溫，升至長晶溫度 900℃後維持 1 小時，之後開始降溫，並以相同氣流
的氮氣取代氨氣通入管內，等待自然降溫，當高溫爐管低於 100℃時便可將完成
之樣品取出。 
圖 2 左是上述實驗中所成長之氮化鎵奈米線的掃描式電子顯微鏡（Scanning 
electron microscope，SEM）照片。無論是氮化鎵或是藍寶石基板皆可以獲得類
似的結果，從照片中可以看到，此組環境參數確實可以成功成長出氮化鎵奈米
線，並且所成長出的奈米線大多具有特定的方向性，都是垂直於基板表面。從更
清晰的掃描式電子顯微鏡中，見圖 2 右，可以看到奈米線的表面並非光滑平整
的，這個凹凸不平的表面應該是由於長晶時氨氣氣流或爐管溫度不夠穩定所造成
的。 
  
 
圖 3 為奈米線樣品的高解析穿透式電子顯微鏡照片，右方是基板，基板表
圖 2 以 V-L-S 機制成長氮化鎵奈米線晶體之掃描式電子顯微鏡照片 
 - 4 -
金催化劑的區域來控制晶體成長位置。我們製作了氮化鎵奈米線發光二極體，圖 
4 是製作流程。而製作流程分為準備基板、成長奈米線、平坦化製程、蝕刻和電
極製作五個步驟。 
 
 
 
 
圖 6 是樣品二的電激發光頻譜。左圖是正偏壓下的電激發光頻譜，右圖則
是負偏壓下的。在正偏壓下，頻譜可分為三個部分：350 nm ~ 400 nm 部分，峰
值位置約為 364 nm，此訊號來自於氮化鎵晶體本身的能隙放光；400 nm ~ 500 nm
部分，峰值位置約為 400 nm，此訊號來自於 p 型氮化鎵由於摻雜鎂原子所產生
的深層能階；500 nm ~ 800 nm 部分，峰值位置隨注入電流不同，從 660 nm 逐漸
藍移至 490 nm，此訊號可能來自於氮化鎵奈米線表面以及 p-n 接面上的缺陷或
雜質摻雜所產生之深層能階。而負偏壓下，頻譜可分為三個部分：350 nm ~ 400 nm
部分，峰值位置約為 368 nm，此訊號來自於氮化鎵晶體本身的能隙放光；400 nm 
圖 5 氮化鎵奈米線發光二極體元件剖面之掃描式電子顯微鏡照片 
圖 4 氮化鎵奈米線發光二極體（樣品二）之製作流程 
 - 6 -
洞），而 n 型側導電帶（Conduction band）的電子則有機會與深層能階中的電洞
結合放光，此現象稱為光助穿隧（Photon-assisted tunneling）i。且隨著偏壓增大，
能穿隧至 p 型側價電帶的深層能階的能量越遠離導電帶，所以電子電洞結合所放
的光的能量越高，因此可以解釋電激發光頻譜中 500 nm ~ 800 nm 部分的強烈藍
移現象。而當所加偏壓更大時，n 型側導電帶的電子可以直接移動到 p 型側導電
帶，並與 p 型側價電帶的電洞結合放光。因此要在較高電壓下才會看到氮化鎵能
隙放光，於實驗結果相符合。 
（c）負向偏壓下：在負向偏壓下，能帶結構的移動方向跟正向偏壓的情形
相反。當施加負向偏壓，作為 n 型電極的氧化銦會提供電洞並注入 n 型氮化鎵奈
米線。當 p 型的能階往上移動時，p 型側價電帶的電子有機會穿隧至 p-n 接面中
間的深層能階，並與由 n 型電極注入的電洞結合放光。且隨著偏壓增大，p 型側
價電帶的電子所能穿隧到的深層能階的能量越遠離價電帶，所以電子電洞結合所
放的光的能量越高，因此可以解釋電激發光頻譜中 500 nm ~ 800 nm 部分的藍移
現象。而當所加偏壓更大時，p 型側價電帶的電子有機會直接穿隧至 n 型側的導
電帶，並與 n 型側價電帶的電洞結合放光，產生電激發光頻譜中 365 nm 附近的
氮化鎵能隙放光。  
由上面的敘述中可以發現，正向偏壓下的氮化鎵能隙放光來自於 p 形氮化鎵
基板，而負向偏壓下的則是來自於氮化鎵奈米線。我們重新檢視電激發光頻譜，
見圖 8，可以看到 365 nm 附近的能隙放光訊號的峰值以及形狀皆不相同，符合
前述的推論。而且在圖 7 中，400 nm ~ 500 nm 部分來自於 p 型氮化鎵由於摻雜
鎂原子所產生的能階放光，在正向偏壓下可以很明顯看到，而負向偏壓下則否，
再次符合前述的推論。這些觀察可以間接證實所提出之模型。 
  
 
 
在本實驗中，我們利用 V-L-S 機制成功成長出氮化鎵奈米線，並以 SEM 與
TEM 量測方法檢測此奈米線晶體的組成成分與細部結構。得到穩定成長氮化鎵
奈米線的方法之後，我們嚐試製作氮化鎵奈米線發光二極體。並經由量測所完成
之元件的電壓電流特性、電激發光頻譜以及光電流頻譜，發現其不同於一般氮化
圖 8 氮化鎵奈米線發光二極體（樣品二）的電激發光頻譜（細部） 
 - 8 -
 
Current gain and power gain of GaN 
NW- MOSFET 
 
Plot of fT and fmax as a function of 
gate-length devices with channel widths 
of 10μm.
 
上圖顯示我們以水平定序生長之單根GaN奈米線(線徑~60nm)，先定義源汲
二極，再以光學微影定義上閘極(2μm)所製備之LDS=2μm top gate奈米線電晶體，
重要之電氣特性如triode、pinch-off、Saturation都完整顯示，此原因可歸納於GaN
奈米線生長於絕緣基板SiO2，使得top-gate 閘極對電晶體場通道擁有極佳之開閉
控制能力，與高頻操作能力。下圖比較美國康乃爾大學與韓國三星團隊以類似技
術所製備之GaN 奈米線電晶體(線徑~40nm) ，雖有較佳之閘極0.5μm, LDS=3μm 
結構，然其電晶體電流控制能力I-V 表徵遠遜於本團隊，這也證實本團隊對在
VLS-GaN 之獨到生長技術與表面鈍化MOSFET 元件製備方式。 
 
 
 
對於一般n型氮基電晶體元件，在不施加偏壓條件下場通道呈現自然開通而
為depletion D-mode。在高頻與邏輯電路的設計與應用上，D-mode元件由於在通
道開閉控制力遜於enhanncement E-mode，因此成為氮基電子元件發展之瓶頸。
而由理論得知，當氮化鎵奈米線線通道寬~20nm，在閘極寬度<50nm，載子於通
道內之傳輸行為將由擴散模型進入準彈道傳輸模型。因不受通道內聲子散射影
響，故電晶體在此區間有較高載子遷移率。因此本實驗室利用光致化學氧化反應
直接將原本的GaN奈米線製作成具有表面鈍化層之Ga2O3/GaN結構，將電晶體的
通道寬度降低並在表面自氧化成鈍化層，以這樣的結構提高其直流電性與高頻響
應的特性。我們預期以此方式，可將單根奈米線電晶體的直流承载能力提到mA
等級，轉導(gm)提升到mS等級，使得奈米線電晶體具備放大器功能；並維持其高
 - 10 -
下面為本實驗室在GaN奈米柱上進行光致氧化法前後的SEM圖，由於水平式
的奈米線是成長在SiO2上，且奈米線氧化後，表面已被Ga2O3膜所包覆，因此容
易造成電荷累積而不易觀察，因此以垂直的GaN奈米柱來顯現其結果。 
 
光致氧化反應前之SEM圖 
 
光致氧化反應後之SEM圖 
下圖為光致氧化後之Ga2O3/GaN奈米線場效電晶體初期的直流電性結果，由
實驗結果可以得知，在相同的通道長度與閘極長度下，可以將奈米線電晶體的直
流承载能力(VGS=1V)與轉導增益(VDS=4V)大大的提升。 
  
     接下來的目標為完成 Ga2O3/GaN 奈米線場效電晶體的高頻響應特性，並透
過光致氧化將場通道線徑降至 5-10nm，我們預期載子運動將由擴散模型過渡到
準彈道傳輸模型，因此我們將以次能階與聲子散射模型，定量計算載子遷移率之
提升與短通道效應對電晶體截止頻之影響。並配合電子束直寫閘極，建立
Ga2O3/GaN 奈米線短通道電晶體技術，從而將之前 GaN 奈米線電晶體之 20GHz 
(2μm 閘極)截止頻推展至 Ga2O3/GaN 量子通道奈米線電晶體之 100GHz 截止頻
(0.5μm 閘極)，並以此基礎製備雙閘 AND 邏輯閘，預計電路開閉之理論時脈可
達 20GHz。 
  
                                                 
 
 2
 
(一) 參加會議經過 
國際氮化物半導體研討會 (International Conference of Nitride Semiconductors,ICNS) 
是每二年舉辦一次的氮化鎵材料研討會，ICNS5在日本、ICNS6在德國、ICNS7在美
國，而本次的ICNS8在風光明媚的韓國濟州島舉辦。由於ICNS是氮化鎵材料研究中
極為重要的研討會，歷屆 ICNS 研討會論文皆在SCI期刊Phys. Stat. Sol.發行專刊，
而在氮化鎵研究領域執牛耳之公司與眾多學者都會選擇在此研討會中發表最新研究
成果，討論議題廣泛而專精，涵蓋了氮化鎵系列材料的相關研發題目、元件與材料，
以本次ICNS8為例，議題主要分為材料成長技術、極性與非極性氮化鎵材料結構特
性、光電應用元件 (發光二極體、雷射二極體與微波元件)、奈米結構、光子晶體特
性、電子元件與固態照明等，共有42個Session，數十個專題邀請演講，數百個口頭
報告與壁報展示，參加會議之人數達千餘人。 
 
(二) 與會心得 
    由於產業的發展，其潮流趨勢是在不斷改變中，讓人而在未知與期待中，光電
產業被公認下一波的極為重要並需要發展的重點科技領域，原因是在未來科技與便
利的生活中，必然需要的科技與光電領域牽涉許多，包含光通訊主動及被動元件、
光儲存元件、高效率高亮度照明、顯示器技術與生醫科技等，其重要性讓世界主要
半導體產業國家莫不投注大量研究經費與科技人才在光電領域，產學合作創造新契
機，尋求重點科技的發展與專利地圖的拓展，以冀在下一世紀中的世界經濟中佔有
一席之地。 
    而在光電科技的發展中，氮化鎵材料由於其短波長與高發光效率的光電特性，
具有藍光及紫外光高效率高亮度之發光特性，已成為短波長、白光發光二極體、藍
光及紫外光雷射的商業應用材料，對於下一世代照明、顯示器及光學儲存與光通訊
應用亦具有莫大的競爭力。另外氮化鎵材料的高能隙能帶與高崩潰電場特性，讓氮
化鎵在高功率高頻寬功率放大器元件之開發亦有一優異的切入點，深受矚目。因此
在競爭優勢與潛力下，國內外業界與學術界莫不投以資金與時間研發，氮化鎵系列
材料脫穎而出，成為最主流的半導體材料。 
    本次會議參與的研究人員中，以日本、美國籍兩國佔去大部分人數比例，而法
國、德國、韓國、大陸與台灣參與人員相較之下就少了許多，在會場滿滿的人潮中，
確實感到他國的氣勢之強盛。時間是人類最寶貴的資產，而世界卻是隨著時間在快
速的變動，尤其是科技產業的發展與替換，更快得讓人無法招架，無法追上其腳步。
參與研討會中，就可以清楚感覺到那研究發展的快速變動，這種體認是在實驗室中
埋頭苦幹作實驗的經驗所無法體驗的，近年我已參與了數次國際研討會，在氮化鎵
的相關議程中，除了看到各項材料與舊有技術的更新加強外，每年大家投入大量研
究與專注關心的熱門重點技術也都在改變，常是一年換一個熱門題目，因此可以看
到不斷地會有新的有趣想法與革新技術在研討會中題出，不禁讓大夥都為之側目與
High drive current and high frequency response of GaN nanowire metal-oxide-semiconductor 
field-effect transistor 
Jeng-Wei Yu*, Han-Min Wu, and Lung-Han Peng 
Institute of Photonics and Optoelectronics and Department of Electrical Engineering 
National Taiwan University, Taipei, Taiwan, R.O.C 
*Tel: 886-2-33663700ext439, Fax: 886-2-33669793, E-mail: d94941006@ntu.edu.tw 
 
Strategic replacement of the transistor channel material by high mobility III-V, SiGe, CNT in a 
NW-MOSFET represents a feasible solution to sustain the scaling of the Si-based CMOS technology.[1] 
There are ,however, challenges related to the control of crystallinity, defect, and doping in the channel as 
well as device fabrication.[2] GaN based compound is known to inherit a high surface density of electron gas 
(2DEG) due to discontinuity in the crystal polarization.[3] Such 2DEG with high channel mobility provides a 
likely alternative for high speed logic applications. 
Our material growth was initiated by a vapor-liquid-solid mechanism over a SiO2/p-Si substrate. The 
GaN NWs were selectively grown between pairs of predetermined lattice sites which define the drain and 
source. The CVD growth was conducted at 900°C by mixing Ga2O3 powder with graphite and NH3, 
respectively. Ohmic contact was formed by depositing Ti/Al/Ti/Au film. The pads and the NWs serve as the 
local cathode and anode to participate in the PEC oxidation of GaN. Finally, a top-gate metal of Ni/Au 
provides the modulation of carrier transportation in the NW channel. 
A corresponding cross-sectional TEM image (Fig.1) of a representative GaN nanowire indicates that the 
nanowire has a triangular cross section consisting of a ( )0001 facet and two crystallographically identical { }110 1  planes.[4] From the selected area electron diffraction (SAED) analysis not only can one identify 
high crystallinity diffraction signals from the 0001< >  planes but also a diffraction pattern preserving the 
hexagonal point group symmetry of GaN. Then we use a top-gate design to demonstrate that superior DC 
and RF performance on GaN NW-MOSFET. The DC characteristics of GaN NW-MOSFET, with a 2μm gate 
and channel length, are shown in Fig.2 for device grown on SiO2/p-Si with gate oxide made of SiO2 and 
Ga2O3. Here we denote a high saturation IDS, benchmarked in the 100μA regime, can be achieved at a 
moderate gate bias of VGS=2V. Further data analysis in Fig.3 reveals a remarkable high transconductance 
value gm of 40μS in the saturation regime. The merits of using native Ga2O3 as the gate oxide for GaN 
NW-MOSFET on SiO2/p-Si are shown to result in 10% increase in the saturation current, 60% increase in the 
transconductance value, and two-order of magnitude reduction in the leakage current.[5] We further compare 
in Fig.4 the current (lH21l2) gain plot for GaN NW-MOSFET with Lg=2μm and gate oxide made of SiO2 and 
Ga2O3. He we extract a cutoff frequency of unit current gain at fT=14GHz for the SiO2 and fT=22GHz for the 
Ga2O3 device, respectively. The latter further provides a maximum stable gain above 10dB at 14GHz.[6]  
In summary, we demonstrated a promising route of GaN NW synthesis and MOSFET fabrication 
process that is compatible to the Si-based CMOS platform. Excellent DC characteristics with high driving 
current in the 100μA regime and RF cut-off at 22GHz were observed for a moderate Lg=2μm NW device of 
60nm diameter. Scaling analysis suggests a gate operation above 100GHz at submicron gate length and 
illustrates a promising functional diversification to the Si-based CMOS technology. 
  
Topic：Devices 
