 1
 
 
60-GHz WPAN OFDM 毫米波射頻收發機整合天線之 
CMOS 射頻晶片化之研究(3/3) 
 
計畫編號：NSC 96-2628-E-006-254-MY3 
執行期間：98 年 8 月 1 日 至 99 年 7 月 31 日 
主持人：國立成功大學電腦與通訊工程研究所 莊惠如 教授 
 
摘要 - 本研究計畫為 60-GHz WPAN OFDM 毫
米波射頻收發機整合天線之 CMOS 射頻晶片化
之研究。 FCC 保留 57 – 64 GHz 之頻帶做為無須
申請執照之無線通訊應用。目前負責規劃將 57 – 
64 GHz 頻段應用於短距離無線通訊的組織為
IEEE 802.15.3c 委員會，預計資料傳輸率為 2 – 5 
Gb/s。 本研究計畫進行毫米波通訊整合 60-GHz
射頻晶片天線與濾波器、低雜訊放大器、混頻器、
V-頻段除頻器以及整合射頻晶片天線之接發機
晶片等之研究。 
 
關鍵詞 - 毫米波、射頻晶片天線/濾波器、低雜
訊放大器、混頻器、除頻器、功率放大器、整合
射頻晶片天線之接發機晶片 
 
Abstract - The research plans to develop a 60-GHz 
WPAN OFDM millimeter-wave (mm-wave) CMOS 
RF radio transceiver with integrated on-chip 
antenna and filter. The 7 GHz unlicensed band 
around 60 GHz provides the data rate of 
gigabit-per-second wireless transmission. The 
frequency range covers 57 – 64 GHz. Target data 
rates for first generation products are 2 – 5 Gb/s. 
This report will show the research development on 
the 60-GHz integrated mm–wave CMOS on-chip 
antenna and bandpass filter, low noise amplifier 
(LNA), mixer, frequency divider, and RF frontend 
integration with on-chip antenna. 
 
Index Terms - 60-GHz, CMOS RFIC, amplifier, 
LNA, frequency divider, low noise mixer, 
millimeter-wave, power amplifier, Integrated 
on-chip antenna and filter, RF frontend with 
integrated antenna. 
 
一、計畫的緣由與目的 
近年來，無線通訊的議題正持續在全球發
燒，而無線接取(radio access)是未來通訊之趨勢，
主要是由於無線通訊技術能提供在通訊上面的便
利性，除了可以免除固網佈線上的困擾外，最重
要的是能克服環境上障礙。利用無線接取系統將
進一步提供使用者能在任何時間、地點與環境
下，便捷的使用全球資訊擷取(global information 
access)服務。 
目前於 Wireless PAN (WPAN)之應用上除了
IEEE 802.15.3c[1]有涵蓋 60 GHz 頻帶的標準規範
外，仍有 Wireless HD 1.0/2.0[2]的應用規範，其
他 Wireless gigabit (WiGig) 1.0[3]及 IEEE 802.11 
ad[4]等委員會也著手制訂 60 GHz Wireless LAN 
(WLAN)的相關規範。其共同目標皆是希望 60 
GHz 的無線區域網路可以將目前在微波頻段 2.4
和 5.2 GHz 的無線區域網路傳輸速度大幅提升。
以目前使用較為普遍的 802.11g 而言，其最高傳
輸速率每秒 54 Mbps，相較之下應用於 60-GHz
毫米波頻段之系統則可以提升傳播速率近百倍，
甚至號稱可以達到 Gbps 的水準。毫米波技術的
快速進展，將加速高畫質影音快速傳輸，無線寬
頻數位化生活的來臨。 
美國 FCC 保留 57 – 64 GHz 頻段做為無須申
請執照之無線通訊應用頻寬，60 GHz 的頻帶除了
頻寬很大之外，就是其衰減的特性。其衰減量約
為每公里 10 到 15 dB，故 60 GHz 頻帶不適合長
距離的通訊( > 2 km)。然而，在短距離通訊時( <1 
km)，每公里 10 – 15 dB 之衰減並無重大的影響故
對密集之本地通訊來說將非常合適。 
傳統毫米波積體電路晶片都是使用昂貴的砷
化鎵製程，而利用 CMOS 製程不僅可以讓製作成
本大幅降低，對於未來與數位電路之整合更為有
利。此外，實驗室長年在 WLAN、UWB 天線與
濾波器之基礎研究投入許多能量，也有相當豐碩
之成果[5]-[7]。隨著頻率提高，相對應之波長變
短，將天線與濾波器實現在 CMOS 製程中[8]，與
後端 RF 電路進行整合已指日可待，故本計劃乃
是希望能藉由 TSMC CMOS 製程實作一整合天
線、濾波器之 60-GHz RFIC-on-chip 射頻前端收
發機，同時也朝整合 60-GHz 毫米波射頻收發機
晶片為目標研究。 
 3
   
0 10 20 30 40 50 60 70 80 90 100
Frequency (GHz)
-45
-40
-35
-30
-25
-20
-15
-10
-5
S 2
1 
(d
B
)
S21
 
(a) 
   
0 10 20 30 40 50 60 70 80 90 100
Frequency (GHz)
-45
-40
-35
-30
-25
-20
-15
-10
-5
S 2
1
S21
 
(b) 
   
0 10 20 30 40 50 60 70 80 90 100
Frequency (GHz)
-45
-40
-35
-30
-25
-20
-15
-10
-5
0
S 2
1
S21
 
(c) 
圖3  60-GHz CMOS毫米波濾波器頻率響應 
 
輸零點，如圖 3 (b)所示，接著，在 M4 加上一條
共振器，亦可在通帶的右側產生一高頻傳輸零
點，如圖 3 (c)所示。利用 via 及第五層金屬層(M5)
連接兩個接地面達等電位，減少不連續面產生額
外的模態。 
CMOS 製程技術目前已相當成熟，尤其在
T18RF 製程上，帶通濾波器以及天線也各別有相
當的成果，因此整合 60 GHz 濾波器及天線於
CMOS 製程上，藉由半導體製程微小化能力的優
勢整合 60 GHz 毫米波頻段之天線及濾波器，並
且探討其結合後特性。此外，在第六層的金屬上
方加上 pad 光罩，以便去除晶片之保護層
(nitride)，有助於天線向外之輻射效應，晶片總面
積為 1.1 mm × 1.3 mm。 
60-GHz 毫米波 CMOS Yagi 天線與帶通濾波
器之整合晶片是使用 Ansoft 之高頻結構模擬軟
體(HFSS)模擬，S 參數模擬曲線圖如圖 4 所示，
分別有 Yagi 天線的 S11、filter 的 S11 和 S21 和 Yagi
天線與帶通濾波器之整合晶片的 S11。其中 Yagi
與帶通濾波器之整合晶片 S11在 57 - 64 GHz 皆小
於-15 dB (VSWR < 1.5)，滿足所使用之頻帶。帶
通濾波器及 Yagi 天線之整合射頻晶片 Smith 
chart 模擬如圖 5 所示，可知有良好的阻抗匹配。
而模擬之天線輻射場型(radiation pattern)如圖 6
所示，可看出輻射場型確實有向前集中+Z 方向，
其+Z 方向為輻射場形之最大值，並且有良好的
前後輻射比(front to back ratio 為 14 dB)。 
表 1列出Yagi天線晶片之E-plane及H-plane
上 Eco-pol 及 Ex-pol 之天線增益最大值、最小值
及平均值，其中在 E-plane 上之 Eco-pol 天線增益
 5
0
30
60
90
120
150
180
210
240
270
300
330
-15
-15
-25
-25
co-pol
x-pol
Z
Y
   
0
30
60
90
120
150
180
210
240
270
300
330
-15
-15
-25
-25
co-pol
x-pol
z
X
   
            (a)                            (b)                             (C) 
 圖 6  整合晶片場形模擬@ 60 GHz：(a)H-plane 2D 圖、(b)E-plane 2D 圖及(C)3D 圖 
 
 
 
 
              (a)                                             (b) 
圖 7  On-chip antenna on-wafer 量測示意圖：(a) VSWR 量測及(b) 天線場形量測圖 
 
 
  
        
0 10 20 30 40 50 60 70 80 90 100
Frequency (GHz)
-20
-15
-10
-5
0
M
ag
ni
tu
de
 (d
B
)
simulation_S11
measurement_S11
      
0
30
60
90
120
150
180
210
240
270
300
330
-20
-20
-30
-30
simulation
measurementZ
Y
 
                        (a)                                 (b) 
圖 8  60-GHz 整合射頻晶片之模擬與量測比較圖：(a) S 參數結果圖及(b)天線輻射場形圖 
 
Z 
YX 
 7
 
圖 12  固定 TL1長為 200 µm，小訊號增益和 3-dB 頻寬對
TL2長為 0 ~ 450 µm 之模擬結果 
 
其中零點頻率和極點頻率為： 
 
2
22
gsg
om
n CL
rg              (6) 
 
2
212
gsg
oom
o CL
rrg 
           
(7) 
 
考慮電感之寄生電阻的品質因數為： 
 
212
2
2121
21
oogs
mg
oLgoLgoo
oo
o rrC
gL
rRrRrr
rrQ 
    (8) 
 
由式(6)、(7)得知，閘極電感 Lg 定義頻率響應
之品質因數 Qo，而品質因數 Qo 又和放大器之頻
率響應有關連。Qo > 0.5，會產生共軛複數極點，
若設計在 Qo = 0.707，此時增益響應達到最大的
3-dB 頻寬。若設計在 Qo > 0.707，增益響應中會
有 gain-peaking 的現象。最後，如圖 12，固定 TL1
的長度為 200 µm 時，模擬 TL2 的長度從 0 到 450 
µm 對小訊號增益和 3-dB 頻寬的影響。在我們的
設計中，選擇 TL1 的長度為 200 µm 和 TL2的長
度為 400 µm，經過計算得到第一級和第二級的
Qo 大約為 0.6，小訊號增益超過 20 dB 且 3-dB 
頻寬超過 4 GHz，在此閘極電感 Lg1 和 Lg2，皆是
用傳輸線架構(transmission line structure)TL1 和
TL2 來完成。綜合以上，本次電路設計最後選用
三級疊接(3-stage cascode)的方式，實現 V-band 
CMOS 毫米波低功率高增益低雜訊放大器，如圖
13 所示。同時考慮高增益和低雜訊的需求，最後 
 
圖 13  Low-power, high-gain V-band LNA 電路架構圖 
 
 
圖 14  V-band CMOS 低雜訊放大器晶片圖 
 
 
圖15  V-band CMOS低雜訊放大器輸入與輸出返回損耗量
測結果圖 
 
設計 NMOS 電晶體(M1、M3 及 M5)的寬度為 2×18 
µm、長度為 0.13 µm，和 NMOS 電晶體(M2、M4
及 M6)的寬度為 2×36 µm、長度為 0.13 µm 來實
現三級疊接放大器。而圖 14 為晶片量測照片圖。
晶片總面積為 1.0 mm × 1.0 mm。 
V-band CMOS 低雜訊放大器採用 on-wafer 的
方式進行量測，量測之偏壓電源 VDD和總電流分
別為 1.5 V 和 10.1 mA，消耗功率為 15.1 mW。
如圖 15 與圖 16 所示，其輸入與輸出反射損失＞
15 dB @ 50 – 56 GHz、增益為 5 – 7.6 dB @ 57 – 
 9
0.7 0.75 0.8 0.85 0.9 0.95
VGS (Volt.)
10
20
30
40
50
60
70
80
R
ds
 (o
hm
)
2
3
4
5
6
7
8
N
Fm
in  (dB
)
M1 W=32 um
M1 W=36 um
M1 W=40 um
M1 W=44 um
M1 W=48 um
LO input
RF input
M1
M2
IF output
VDD
Vgs 1
Vds1 
圖 21  M1 之 Rds 與 NFmin 模擬圖  
 
 
 
圖 22  60-GHz CMOS 毫米波雙閘級混頻器電路示意圖 
 
 
因此 LO-RF 的隔離度將會比 single-gate 改善許
多。而為了改善 dual-gate mixer LO-IF 與 RF-IF
隔離度的問題，我們必須設計 LC 串聯諧振來提
升隔離度。在設計時，首先決定電晶體大小及偏
壓。利用圖 20 之 I-V curve，可加速及精準的設
計出偏壓點。參考[16][17]在毫米波、短通道及有
限功率等條件特性下，以及模擬 M1 之 Rds 與
NFmin 關係後(如圖 21)選取電晶體尺寸，M1 size：
L(channel length) = 0.13 μm、WF (finger width) = 2 
μm、N(finger number) = 20，M2 size：L= 0.13 μm、
WF = 2 μm、N= 30。VDD = 1.2 V，Vg1,2 = 0.85 V，
消耗電流為 6 mA。由於雙閘極混頻器常有潛在
的振盪條件，因此必須於輸出端增加穩定電阻，
避免電路振盪，然而穩定電阻的使用將會使轉換
增益下降，因此在穩定度與混頻器效能之間必須
取得平衡。 
完整的 60-GHz CMOS 毫米波雙閘極混頻器
電路示意圖如圖 22 所示。電晶體 M1 與 M2 組成
雙閘級混頻器核心架構，TRL1、TRL2 與 C1 組
成 RF 輸入匹配網路，TRL3、TRL4 與 C2 則為
LO 輸入匹配網路，R1、R2 為穩定電阻，電晶體
M3 為共源級緩衝放大器，L2、C4 則為輸出匹配
網路。 
60-GHz CMOS 毫米波雙閘級混頻器採用
on-wafer 的方式量測，環境架設上 RF 端訊號由
PNA(Agilent E8361A)所提供，LO 訊號則由訊號
產生器(E8257D)搭配一主動式三倍頻器(Quinstar 
QMM-6425104Z01)產生，最後將 IF 端接至頻譜
分析儀(E4440A)觀察。所有儀器之輸出電壓皆有
使用功率檢測器確認，接線損耗(cable loss)皆已
補償。 
 
 供應電壓VDD為1.2 V時，混頻器負載電流為
6 mA，緩衝放大器負載電流為8 mA，整體
的消耗功率為16.8 mW。 
 如圖23所示，RF端輸入反射損耗＞16.2 dB 
@ 57 – 64 GHz、LO端輸入反射損耗＞10.6 
dB @ 52 – 59 GHz，而IF輸出反射損耗為
15.1 dB @ 5 GHz。轉換損耗為2.7 dB。 
 IP1dB點為-8 dBm，而隔離度方面，LO-RF隔
離度皆大於14 dB、LO-IF隔離度皆大於12 
dB、RF-IF隔離度皆大於24.5 dB。圖24則為
晶片與量測照片圖。 
 
 
 60-GHz Direct Injection-Locked Frequency 
Divider[18]： 
 
目前 CMOS 的常見除頻器有 CML、TSPC、
Static Divider、米勒除頻器、注入鎖定除頻器。
除頻器若要操作在較高的頻率，必須增加其消耗
功率，故一般高頻除頻器較常使用米勒除頻器與
注入鎖定除頻器，雖然米勒除頻器具有較寬的除
頻頻寬但消耗功率較大[19]。故本次採用注入鎖
定的架構。而注入鎖定又因注入點的不同，而具
有不同的特性，此次採用直接注入的方式，利用
一開關電晶體來完成除二的機制如圖 25 所示
[20]。完整電路如圖 26 所示，為了增加輸出振幅，
故移除電流源並利用中間抽頭式電感來提供交
連耦合對偏壓，達到較大的除頻頻寬。由於鎖定
頻寬與注入效率有關[21]，而注入效率可表示如
下 
 
ktands
o
Ir
V

2                    (9)       
 11
圖 26  低功率毫米波注入鎖定除頻器電路圖 
 
 
圖 27  低功率毫米波注入鎖定除頻器晶片圖 
 
 
))((
1
thgsoxn
ds
VV
L
WC
r



           (10) 
 
上式可知，注入效率與開關電阻(rds)、輸出電壓
振幅以及偏壓電流相關，而開關電阻與電晶體的
載子移動率、尺寸以及 overdrive voltage 成反比，
故要增大注入效率最有效的方式，及使用具有較
大載子移動率的電晶體，故選用 NMOS 電晶體。
此次設計的NMOS開關尺寸為W=12 μm、L=0.13 
μm。因輸出電壓振幅可表示為 )||(tan dspko rRIV  ，
由故電晶體的電阻越小越能增加注入效率，但卻
會使輸出振幅下降。在此電路中使用基板偏壓的
方式，可以使用較小尺寸的開關電晶體，使輸出
端的寄生電容下降，使電路具有更大的鎖定頻寬
以及提升操作頻率，其原理即是改善電晶體的臨
界電壓(Vth)來增加 overdrive voltage。 
                                  
  FSBFthoth VVV  22       (11) 
53 54 55 56 57 58 59 60 61 62 63
Input Frequency (GHz)
-30
-25
-20
-15
-10
-5
0
In
pu
t P
ow
er
 (d
B
m
)
vb=0 V
vb=0.2 V
vb=0.4 V
     
(a) 
53 54 55 56 57 58 59 60 61 62 63
Input Frequency (GHz)
-16
-14
-12
-10
-8
-6
-4
O
ut
pu
t P
ow
er
 (d
B
m
)
vb=0 V
vb=0.2 V
vb=0.4 V
 
(b) 
圖 28  毫米波除頻器量測結果：(a)輸入靈敏度與(b)輸出功
率 
 
 
圖 27 為晶片佈局及照相圖，面積為 0.57 × 0.57 
mm2。量測結果於圖 28，鎖定範圍為 53 – 61.68 
GHz，除頻器的偏壓電流為 5.62 mA，輸出功率皆大
於-9 dBm，除頻器核心所消耗的功率為 3.93 mW。
注入 58 GHz 除頻後為的量測值為-129.5 dBc/Hz@1 
MHz offset。圖 29 為毫米波除頻器輸入及輸出訊號
相位雜訊量測結果，輸出訊號相位雜訊為 -123.5 
dBc/Hz @ 500-KHz offset，可觀察出輸出訊號相位雜
訊比輸入訊號改善約 6 dB。 
 
傳統的 FOM 公式(FOM1)定義為 
 
 
 
(mW) nConsumptioPower 
(GHz)  RangeLocking1FOM       (12) 
 
為考量輸出功率對驅動下一級除頻器電路的影
響，吾人亦定義一修正之 FOM 公式(FOM2)如下
所示 
 
 
 13
 
圖 30  60-GHz CMOS 毫米波射頻前端接收機完整電路圖 
 
 供應電壓VDD為1.2 V時，低雜訊放大器負載
電流為14 mA，雙閘極混頻器負載電流為9 
mA，中頻輸出緩衝放大器負載電流為14 
mA，整體消秏電流為37 mA，消耗功率為
44.4 mW。圖31則為晶片與量測照片圖。 
 RF端輸入反射損耗＞21.3 dB @ 57 – 64 
GHz，IF端的單端(single-ended)輸出返回損
耗在2 – 9 GHz為5.8 – 12.2 dB，差動模式下
(differential mode) 為4.8 – 9 dB。 
 由於此設計原先為使laser cut進行時，能較
為順利，因此將CB層打開，但因製程關係，
導致將Marchand balun直接對地短路。透過
模擬修正此問題後，修正後的模擬與量測到
數據一致，如圖32(b)所示。 
 如圖33，轉換增益在60 GHz時原應有11.9 
dB (@ fixed LO=55 GHz，PLO = 6 dBm)的表
現，但受此影響，修正模擬後變成-4.3 dB。 
而量測數值為-10.4 dB。最佳轉換增益為-8.6 
dB @ 59 GHz，約頻漂1 GHz。兩個最佳增
益點約差4.3 dB。在線性度方面，如圖34，
IP1dB為-23 dBm，模擬與量測表現一致。 
 本晶片使用TSMC CMOS 90 nm製程。實現
了60-GHz CMOS毫米波射頻前端接收機，
量測結果顯示：LO端輸入返回損耗因受製
程關係導致短路現象，因而影響與預期響應 
 
圖31  60-GHz CMOS毫米波射頻前端接收機晶片圖 
 
不同，但經找出原因後重新修正模擬，已得一致
結果。P1dB部分修正後模擬值亦與量測值趨勢一
致，所以證明此電路功能皆完全存在，只是受LO
埠短路問題影響所致，導致表現不理想。即便如
此，此整合計畫仍帶給我們許多收穫，並學習到
整合面的關鍵性問題及重要經驗，往後若能避開
此問題，電路應能有不錯表現。而且將能提升整
合電路的成功性。圖35則為另一設計整合射頻晶
片嵌入式Yagi天線之60-GHz CMOS 射頻前端接
收機。 
此外，實驗室建立之 MM-wave 數位訊號量
測系統雛型亦可提供未來數位量測上之研究，從
以下之測試用的實驗數據中可以獲得說明。 
 
 
 
VCO 
 
Balun 
LNA Mixer 
 15
  
(a)                                           (b) 
圖 36  60-GHz 毫米波數位訊號量測系統之輸入訊號測試:(a)QPSK 及(b)OFDM 16QAM 
 
 
(a) (c) 
 
圖 37  60-GHz 毫米波數位訊號解調量測:(a)測試系統雛形，(b)QPSK (poor local phase)及(c)QPSK (better phase noise) 
 
三、結論與討論 
本研究計畫藉由 TSMC CMOS 0.18、CMOS 
0.13 μm 以及 CMOS 90 nm 製程進行 60-GHz 
WPAN OFDM 毫米波射頻收發機整合天線之
CMOS 射頻晶片設計。在本研究中，已實現了射
頻晶片天線、雙模態濾波器晶片、整合 60-GHz
射頻晶片天線與濾波器以及利用 Si 製程多層結
構之 Machand 平衡器…等射頻被動電路晶片。
主動電路方面完成的已有 V-band 低雜訊放大
器、混頻器、除頻器，收發開關...等關鍵子電路，
並持續晶片整合的研究，如整合射頻晶片嵌入式
Yagi 天線之 60-GHz CMOS 射頻接收機，有效加
速 MM-wave CMOS RFIC 系統的整合。對於射頻
晶片子電路、整合電路之模擬流程及環境的建
立，能對未來相關研究提供相當的幫助。至於量
測環境，實驗室也致力建置毫米波量測系統以及
數位訊號調變量測系統，將有利於未來相關研究
測試，另外與 CIC 及 NDL 都有有密切之聯繫與
交流。 
目前本計劃研究結果，已於 IEEE 期刊發表
多篇論文 [見最後附錄 ]，分別為 IEEE EDL, 
MWCL, MOTL 及 IEEE RFIC symp., EuMC 及
APMC 等期刊及國際會議論文，並有多篇投稿
IEEE 期刊論文 under revision。
(b
)
 17
 
四、參考文獻 
[1] IEEE 802.15 website [Online]. 
Available :https://mentor.ieee.org/802.15/doc
uments 
[2] SiBEAM Inc. [Online]. 
Available :http://www.sibeam.com/ 
[3] Wireless Gigabits [Online]. 
Available :http://wigig.org/ 
[4] IEEE 802.11 website [Online]. 
Available :https://mentor.ieee.org/802.11/doc
uments 
[5] C.-C. Lin, L.-C. Kuo, and H.-R. Chuang, “A 
horizontally polarized omni-directional 
printed antenna for WLAN applications,” 
IEEE Trans. Antennas Propag., vol. 54, pp. 
3551-3556, Nov. 2006.  
[6] H.-R. Chuang, C.-C. Lin, and L.-C. Kuo, “A 
printed UWB triangular monopole antenna,” 
Microw. J., vol. 49, no.1, pp. 108-120, Jan. 
2006. 
[7] C.-C. Lin, Y.-C. Kan, H.-R. Chuang, “A 
3-8-GHz broadband planar triangular sleeve 
monopole antenna for UWB communication,” 
IEEE AP-S Int. Symp. Dig,  pp. 5741 – 5744, 
Jun. 2007.  
[8] H.-R. Chuang, S.-W. Kuo, C.-C. Lin and L.-C. 
Kuo, “ A 60 GHz millimeter-wave CMOS 
RFIC-on-chip dipole antenna,” Microw. J., 
vol. 50, no. 1, pp. 144, Jan. 2007.  
[9] K. -H. Tsai, L. -K. Yeh, P. -C. Kuo, H. -R. 
Chuang, "Design of 60-GHz CPW-fed CMOS 
on-chip integrated antenna-filter," 4th 
European Conference on Antennas and 
Propagation 2010, Barcelona, Spain.  
[10] L. -K. Yeh,  C. -Y. Chen, and H. -R. Chuang, 
“A millimeter-wave CPW CMOS on-chip 
bandpass filter using conductor-backed 
resonators,” IEEE Electron Device Lett. vol. 
31 no. 5, pp. 399-401, May. 2010. 
[11] C. C. Huang, H. C. Kuo, T. H. Huang, and H. 
R. Chuang, “Low-power, high-gain V-band 
CMOS low noise amplifier for microwave 
radiometer applications,” IEEE Microw. 
Wireless Compo. Lett. (Accepted to publish) 
[12] Y. H. Yu, Y. S. Yang, and Y. J. E. Chen, “A 
compact wideband CMOS low noise amplifier 
with gain flatness enhancement,” IEEE 
Journal of Solid-State Circuits, vol. 45, no. 3, 
pp. 502-508, Jan. 2010. 
[13] H. C. Kuo, C. Y. Yang, J. F. Yeh, H. R. 
Chuang, and T. H. Huang, “Design of a 
60-GHz down-converting dual-gate mixer in 
130-nm CMOS technology, ” in IEEE Europ. 
Microw. Conf., Oct. 2009, pp. 405 – 408. 
[14] C. Tsironis, R. Meierer, and R. Stahlmann, 
“Dual-gate MESFET mixers,” IEEE Trans. 
Microw. Theory and Tech., vol. MTT-32, no. 
3, pp. 248–255, Mar. 1984. 
[15] S. A. Maas, Microwave Mixers, 2nd edition, 
Boston: Artech House, 1993. 
[16] C. H. Doan, S. Emami, A. M. Niknejad, and R. 
W. Brodersen, “Millimeter-wave CMOS 
design,” IEEE J. Solid-State Circuits, vol. 40, 
no. 1, pp. 144–155, Jan. 2005. 
[17] H. O. Vickes, M. Ferndahl, A. Masud, H. 
Zirath, “The influence of the gate leakage 
current and the gate resistance on the noise 
and gain performances of 90-nm CMOS for 
micro- and millimeter-wave frequencies,” 
IEEE MTT-S Digest, 2004. 
[18] Y.-T. Chen, M.-W. Li, T.-H. Huang, and H.-R. 
Chuang, “A V-band CMOS direct 
injection-locked frequency divider using 
forward body bias technology,” IEEE Microw. 
Wireless Compon. Lett., vol. 20, no. 7, pp. 
396-398, July, 2010. 
[19] K. J. Wang, A. Rylyakov, and C. K. Yang, “A 
broadband 44-GHz frequency divider in 90 
nm CMOS,” in IEEE Compound Semicond. 
Integ. Circuit Symp., pp. 196–199, Oct. 2005. 
[20] K. Yamamoto and M. Fujishima, “55 GHz 
CMOS frequency divider with 3.2 GHz 
locking range,” in Proc. 30th Eur. Solid-State 
Circuits Conf., pp. 135-138, Sept. 2004. 
[21] J. C. Rudell, J.-J. Ou, T. B. Cho, G. Chien, F. 
Brianti, J. A. Weldon, and P. R. Gray, “A 
1.9-GHz wide-band IF double conversion 
CMOS receiver for cordless telephone 
applications,” IEEE J. Solid-State Circuits, 
vol. 32, no. 12, pp. 2071–2088, Dec. 199
 19
 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                  日期： 98  年  10 月   日 
 
 
 
 
摘要 
 
歐洲微波國際學術會議(International European Microwave Conference: 
EuMC)為每年舉辦一次之歐洲最大微波學術會議，與在美國舉辦之 
International Microwave Symposium: IMS) 及在亞洲舉辦之亞太微波會議
(Asia-Pacific Microwave Conference: APMC)並稱為世界三大微波會議，每次會
議皆吸引上千位國際上無線通訊射頻微波領域之學者與研究員前往參與。參加
此會議必可獲得第一手先進研究成果及資料，以對國內射頻微波/毫米波及無
線通訊及技術成長作進一步之貢獻。 
 
  
計畫編號 NSC 96-2628-E-006 -254 -MY3 
計畫名稱 60GHz WPAN OFDM毫米波射頻收發機整合天線之CMOS射頻晶片化之研究 
出國人員
姓名 莊惠如    
服務機構
及職稱 
成功大學電腦與通信工程研究所 
教授 
會議時間 2009 年 9 月 28 日至 10 月 2 日 會議地點 
   義大利 羅馬 
會議名稱 (中文)2009 年歐洲微波學術會議 (英文)2009 European Microwave Conference 
發表論文
題目 
 Design of a 60-GHz Down-Converting Dual-Gate Mixer in 130-nm 
CMOS Technology 
 A High-Isolation High-Linearity 24-GHz CMOS T/R Switch in the 
0.18-μm CMOS Process 
 Computer Simulation of the RF System Effects on a Millimeter-Wave 
Doppler Radar for Human Vital-Signal Estimation 
附件四 
 21
(二) 與會心得: 
 
除了 IEEE 在美國舉辦之 International Microwave Symposium 外，歐洲微
波國際學術會議 EuMW 為每年舉辦一次之第二大國際微波學術會議，每次會
議皆吸引上千位國際上微波學者前往參與。參加此會議必可獲得第一手先進研
究成果及資料，以對國內微波技術成長作進一步之貢獻。 
 
擕回資料： 
 EuMC 會議論文集 (CD) 
 各式紙本資料一批 
 
 
  
 
 23
 Conference Papers: 
[A1] Y. -S. Lin, C. -Y. Hsu, H. -R. Chuang and C. -Y. Chen  “A miniature 26-/77-GHz dual-band 
branch-line coupler using standard 0.18-μm CMOS technology,” in IEEE RFIC Symp., May 2010, pp. 
219 - 222. 
[A2] H. C. Kuo, C. Y. Yang, J. F. Yeh, H. R. Chuang, and T. H. Huang, “Design of a 60-GHz 
down-converting dual-gate mixer in 130-nm CMOS technology, ” in IEEE Europ. Microw. Conf., Oct. 
2009, pp. 405 – 408. 
[A3] K. -H. Tsai, L.-K. Yeh, P.-C. Kuo, and H. -R. Chuang, “Design of 60-GHz CPW-fed CMOS on-chip 
integrated antenna-filter,” in Europ. Conf. on Antenna and Propag. (EuCAP) 2010, Apr .2010, pp. 1-3. 
[A4] C.-Y. Ou, H.-R. Lin, H.-R. Chuang and T.-H. Huang, “A high-isolation high-linearity 24-GHz CMOS 
T/R switch in the 0.18-μm CMOS process,” in Europ. Microw. Conf.. Sept.2009, pp.250-253. 
[A5] J.-F. Yeh, C.-Y. Yang, H.-C. Kuo, and H.-R. Chuang, “A 24-GHz transformer-based single-in 
differential-out CMOS low-noise amplifier,” in IEEE RFIC Symp. June 2009, pp. 292 - 302. 
[A6] H.-S. Shen, C.-Y Ou, H.-R. Lin, T.-H. Huang, and H.-R. Chuang, “A 24-GHz high-isolation CMOS 
T/R switch with leakage cancellation technology,” Global Symposium on Millimeter Waves 2009, June 
2009, pp.299-302 
 
競賽得獎 
 
 98 RF 優良晶片設計佳作獎: 60 GHz 共面波導饋入式 CMOS 射頻晶片嵌入式 Yagi 天線 
 98 RF 優良晶片設計佳作獎: 24/60 GHz CMOS 雙頻帶通濾波器之研製 
 99 :RF 優良晶片設計佳作獎: 60-GHz 毫米波 CMOS Yagi 天線與帶通濾波器之整合晶片 
 
 2
(一)參加會議經過: 
 
歐洲微波國際學術會議(International European Microwave Conference)為每年
舉辦一次之歐洲最大微波學術會議，包括 
 
• The European Microwave Conference - EuMC 
• The European Microwave Integrated Circuit Conference - EuMiC 
• The European Conference on Wireless Technology - ECWT 
• The European Radar Conference – EuRAD 
 
其規模與每年在美國舉辦之國際微波學術會議 (International Microwave 
Symposium: IMS)快不相上，此次大會在義大利羅馬的 Fiera di Roma 展覽中心舉
行，共有上千位國際上無線通訊射頻微波/毫米波等領域之學者與研究員前往與
會，國內有來自成大、台大、交大、中山、中正、元智等校的多位教授及學生參
加。台灣時間 9/24 當天，乘著國泰航空的班機，飛往義大利羅馬 。9/28 會議當
天，經過了約略 30 分鐘的車程到達，會場是再羅馬近郊 Fiera di Roma 展覽中心，
會場非常大， 規劃很有秩序。 
會議的第一天主要內容為各種短期的課程，課程內容大多是現階段各領域目
前最熱門或是最尖端的技術，每個單元都是來自許多不同國家的學者和專家所講
授，不乏許多知名教科書的作者和權威教授。會議期間大會安排了許多oral 及
poster論文發表的場次，每天從上午的八點多到下午五點多，皆有許多相當精采
的子會議舉辦 。除此之外，會議的重頭戲亦包含展覽會場，展覽面積相當寬敞，
每年皆由微波通訊相關領域製造商承租攤位為各種新產品提供完整的介紹和展
示，今年亦有許多電磁模擬軟體公司參展，其每年規模最大的攤位大多是由美國
Agilent、德國R&S Technology及日本的Anritsu所承租 ，我們亦帶了許多廠商資
料回台參考。 
本次歐洲微波會議的接受率為 43%，比往年要少許多，在各國的稿件接受率
中，台灣是第六多的國家。在本次會議中共涵蓋了非常多之 wireless /cellular / 
UWB / 60-GHz millimeter-wave 之  RF circuits and antenna , microwave/ 
millimeter-wave RFIC/MMIC,, MEMS 等 sessions 等 。 有關之 RFIC/MMIC 場次
亦聆聽 60-GHz ，UWB，multi-band and reconfigurable wireless communication RF 
system 之場次 ， 研究方向受益不少。此次發表之論文有 
 
 
 Design of a 60-GHz Down-Converting Dual-Gate Mixer in 130-nm CMOS 
Technology 
 A High-Isolation High-Linearity 24-GHz CMOS T/R Switch in the 0.18-μm 
CMOS Process 
 Computer Simulation of the RF System Effects on a Millimeter-Wave Doppler 
Radar for Human Vital-Signal Estimation 
 
是有關應用 60-GHz 毫米波CMOS dual-gate mixer, 24-GHz CMOS T/R switch
之設計  及 millimeter-wave 於人體呼吸心跳生命訊號遙測系統之 RF system 
simulation 的研究。 
國科會補助計畫衍生研發成果推廣資料表
日期:2010/12/30
國科會補助計畫
計畫名稱: 60GHz WPAN OFDM毫米波射頻收發機整合天線之CMOS射頻晶片化之研究
計畫主持人: 莊惠如
計畫編號: 96-2628-E-006-254-MY3 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
1.目前國際文獻上，第一發表有關 60-GHz 毫米波 CMOS on-chip 天線與帶通濾
波器之整合射頻晶片論文。 
2.以metal–insulator–metal(MIM)電容器來實現共面波導線架構的電容性負
載並進而達成小型化與高選擇性 CMOS on-chip 毫米波帶通濾波器設計。 
3.目前國際文獻上發表最多且特性最佳之有關 60-GHz 毫米波 CMOS on-chip濾
波器論文。 
4.V-band 除頻器設計，提出於注入開關電晶體之基極端加入一順向偏壓後，可
有效改善其鎖定頻寬之技術。並進行完整量測驗證。同理類似概念應用於 T/R 
switch 中也有效提高線性度之特性。 
5.研製之以變壓器實現單端轉差動之 24-GHz 低雜訊放大器，  具有單端轉差動
之功能，並且擁有優良的增益平衡及相位平衡。且因變壓器已具差動輸出功能
因此更可減少使用被動平衡器所佔之晶片面積。 
6.雙閘極混頻器成功利用 0.13-μm CMOS 製程將傳統雙閘極混頻器應用設計於
60-GHz 之毫米波頻段，改善了單閘極混頻器隔離度較差之缺點，也降低混頻器
之消耗功率並獲得了相當一致模擬與量測曲線。 
7.設計整合射頻晶片嵌入式 Yagi 天線之 60-GHz CMOS 射頻接收機 
8.建置毫米波數位訊號調變量測系統，將有利於未來相關研究測試， 
9.藉由本計畫之執行，能為國內無線業界培養毫米波無線通訊技術人才。 
10.有助於將來研究應用於智慧型生理監控之非接觸式毫米波人體呼吸心跳訊
號感測系統之 MM-wave 射頻晶片研發 
 
 98 RF 優良晶片設計佳作獎: 60 GHz 共面波導饋入式 CMOS 射頻晶片嵌入式
Yagi 天線 
 98 RF 優良晶片設計佳作獎: 24/60 GHz CMOS 雙頻帶通濾波器之研製 
 99 :RF 優良晶片設計佳作獎: 60-GHz 毫米波 CMOS Yagi 天線與帶通濾波器
之整合晶片 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
(如下) 
