5.1. Слишком много единиц. 5-битные последовательности (пятерки) принимаются по одному биту за такт; каждая пятерка представляет десятичную цифру в формате «2 из 5» (ровно два бита имеют значение 1 - см. таблицу); задача - определить, является ли пятерка допустимой. Биты начинают приниматься сразу после сброса. Выход valid устанавливается тогда и только тогда, когда на входе появляется последний бит допустимой пятерки. Следующий входной бит считается первым битом очередной пятерки (т. е. пятерки поступают непрерывно). 

В своей модели используйте два счетчика: один - для отслеживания номера бита внутри пятерки; другой - для подсчета числа единиц, встретившихся в пятерке. 

Нарисуйте диаграмму состояний. Выявите точки управления и точки статуса. Напишите и протестируйте код на SystemVerilog (вход назовите in, выход - valid). Сравните полученную модель с моделью без тракта данных, в которой вся логика представлена конечным автоматом. 

2-of-5 
00011 
00101 
00110 
01010 
01100 
01001 
11000 
10100 
10010 
10001

9.1. Для задачи 5.1 напишите утверждение, проверяющее, что в каждой последовательности из 5 бит имеется два и только два единичных бита.