---
Project: ["undefined"]
description: 
tags: 
created: 2025-08-22 | 20:24
parent: Resource
---
# 003-GPT
使用 `mill` 工具将 chisel编译为verilog

若给 `mill` 添加 `-E` 参数，则会产生中间产物 firrtl

