# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../2_UART.srcs/sources_1/imports/7-Interfaccia seriale/RS232RefComp.vhd" \
"../../../../2_UART.srcs/sources_1/new/comunicazione_2_uart.vhd" \
"../../../../2_UART.srcs/sim_1/new/comunicazione_2_uart_TB.vhd" \

# Do not sort compile order
nosort
