#########################################################3
# Design
#########################################################3

class RegEnable extends Module
  constructor: ->
    super()

    Port(
      hclk: input().asClock()
      rstn: input().asReset()
      bundle:
        updateEnable: input()
    )

    Reg(
      ff1: reg(9).enable('bundle.updateEnable')
      ff2: reg(5).noReset().enable('bundle.updateEnable',$ 1\h0)
    )

  build: ->

module.exports=RegEnable

