Timing Analyzer report for uart_book
Sat Aug 15 17:04:27 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Hold: 'i_clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_clk'
 22. Slow 1200mV 0C Model Hold: 'i_clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_clk'
 30. Fast 1200mV 0C Model Hold: 'i_clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart_book                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.8%      ;
;     Processors 3-6         ;   2.6%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 39.57 MHz ; 39.57 MHz       ; i_clk      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; i_clk ; -24.269 ; -12851.875        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_clk ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_clk ; -3.000 ; -1873.960                        ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                                             ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -24.269 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.640     ;
; -24.181 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.552     ;
; -24.152 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.523     ;
; -24.137 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.508     ;
; -24.137 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.508     ;
; -24.118 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.489     ;
; -24.050 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.421     ;
; -24.049 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.420     ;
; -24.020 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.391     ;
; -24.020 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.391     ;
; -24.009 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.380     ;
; -24.005 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.376     ;
; -24.005 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.376     ;
; -23.986 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.357     ;
; -23.986 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.357     ;
; -23.923 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.294     ;
; -23.918 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.289     ;
; -23.917 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.288     ;
; -23.888 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.259     ;
; -23.888 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.259     ;
; -23.884 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.255     ;
; -23.877 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.248     ;
; -23.877 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.248     ;
; -23.873 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.244     ;
; -23.873 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.244     ;
; -23.858 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.229     ;
; -23.854 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.225     ;
; -23.854 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.225     ;
; -23.791 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.162     ;
; -23.787 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.158     ;
; -23.786 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.157     ;
; -23.785 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.156     ;
; -23.757 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.128     ;
; -23.756 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.127     ;
; -23.756 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.127     ;
; -23.752 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.123     ;
; -23.745 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.116     ;
; -23.745 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.116     ;
; -23.741 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.112     ;
; -23.741 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.112     ;
; -23.741 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.112     ;
; -23.726 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.097     ;
; -23.726 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.097     ;
; -23.722 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.093     ;
; -23.722 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.093     ;
; -23.659 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.030     ;
; -23.655 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.026     ;
; -23.655 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.026     ;
; -23.654 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.025     ;
; -23.653 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 25.024     ;
; -23.625 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.996     ;
; -23.625 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.996     ;
; -23.624 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.995     ;
; -23.624 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.995     ;
; -23.620 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.991     ;
; -23.613 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.984     ;
; -23.613 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.984     ;
; -23.609 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.980     ;
; -23.609 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.980     ;
; -23.609 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.980     ;
; -23.609 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.980     ;
; -23.594 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.965     ;
; -23.594 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.965     ;
; -23.590 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.961     ;
; -23.590 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.961     ;
; -23.590 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.961     ;
; -23.527 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.898     ;
; -23.523 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.894     ;
; -23.523 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.894     ;
; -23.522 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.893     ;
; -23.522 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.893     ;
; -23.521 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.892     ;
; -23.493 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.864     ;
; -23.493 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.864     ;
; -23.492 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.863     ;
; -23.492 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.863     ;
; -23.492 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.863     ;
; -23.488 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.859     ;
; -23.481 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.852     ;
; -23.481 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.852     ;
; -23.477 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[352] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.848     ;
; -23.477 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.848     ;
; -23.477 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.848     ;
; -23.477 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.848     ;
; -23.476 ; mod_m_counter:baud_generator|r_reg[13] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.847     ;
; -23.462 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.833     ;
; -23.462 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.833     ;
; -23.458 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.829     ;
; -23.458 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.829     ;
; -23.458 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.829     ;
; -23.458 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.829     ;
; -23.395 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.766     ;
; -23.391 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.762     ;
; -23.391 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.762     ;
; -23.390 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.761     ;
; -23.390 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.761     ;
; -23.389 ; mod_m_counter:baud_generator|r_reg[12] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.760     ;
; -23.389 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[352] ; i_clk        ; i_clk       ; 1.000        ; 0.373      ; 24.760     ;
; -23.376 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[345] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 24.335     ;
; -23.361 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[344] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 24.320     ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; fifo:fifo_rx|r_full                     ; fifo:fifo_rx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_rx|r_empty                    ; fifo:fifo_rx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_rx|r_w_ptr[5]                 ; fifo:fifo_rx|r_w_ptr[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_rx|r_ptr[1]                   ; fifo:fifo_rx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_rx|r_ptr[3]                   ; fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_rx|r_ptr[4]                   ; fifo:fifo_rx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_rx|r_ptr[5]                   ; fifo:fifo_rx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_rx|r_ptr[2]                   ; fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_b_reg[7]          ; uart_tx:transmitter|r_b_reg[7]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_state_reg.s_idle  ; uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_s_reg[2]          ; uart_tx:transmitter|r_s_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_s_reg[0]          ; uart_tx:transmitter|r_s_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_s_reg[1]          ; uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_s_reg[3]          ; uart_tx:transmitter|r_s_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_state_reg.s_start ; uart_tx:transmitter|r_state_reg.s_start ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_stop  ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_n_reg[2]          ; uart_tx:transmitter|r_n_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_n_reg[0]          ; uart_tx:transmitter|r_n_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_n_reg[1]          ; uart_tx:transmitter|r_n_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_w_ptr[1]                 ; fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_w_ptr[3]                 ; fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_w_ptr[4]                 ; fifo:fifo_tx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_w_ptr[5]                 ; fifo:fifo_tx|r_w_ptr[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_ptr[1]                   ; fifo:fifo_tx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fifo:fifo_tx|r_ptr[2]                   ; fifo:fifo_tx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_w_ptr[1]                 ; fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_w_ptr[3]                 ; fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_w_ptr[2]                 ; fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_w_ptr[4]                 ; fifo:fifo_rx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_state_reg.s_stop     ; uart_rx:receiver|r_state_reg.s_stop     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_state_reg.s_data     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_n_reg[2]             ; uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_n_reg[0]             ; uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_n_reg[1]             ; uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_tx|r_ptr[4]                   ; fifo:fifo_tx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_tx|r_ptr[3]                   ; fifo:fifo_tx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_tx|r_ptr[5]                   ; fifo:fifo_tx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_tx|r_empty                    ; fifo:fifo_tx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_tx|r_full                     ; fifo:fifo_tx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; uart_rx:receiver|r_s_reg[1]             ; uart_rx:receiver|r_s_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_rx:receiver|r_s_reg[2]             ; uart_rx:receiver|r_s_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_rx:receiver|r_s_reg[3]             ; uart_rx:receiver|r_s_reg[3]             ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_rx:receiver|r_s_reg[0]             ; uart_rx:receiver|r_s_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_rx:receiver|r_state_reg.s_idle     ; uart_rx:receiver|r_state_reg.s_idle     ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_rx:receiver|r_state_reg.s_start    ; uart_rx:receiver|r_state_reg.s_start    ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.407 ; fifo:fifo_rx|r_ptr[0]                   ; fifo:fifo_rx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.674      ;
; 0.407 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.674      ;
; 0.407 ; fifo:fifo_tx|r_ptr[0]                   ; fifo:fifo_tx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.674      ;
; 0.408 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.674      ;
; 0.425 ; mod_m_counter:baud_generator|r_reg[364] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.708      ;
; 0.458 ; uart_rx:receiver|r_b_reg[3]             ; fifo:fifo_rx|r_array[36][3]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.724      ;
; 0.458 ; uart_rx:receiver|r_b_reg[4]             ; uart_rx:receiver|r_b_reg[3]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.724      ;
; 0.458 ; fifo:fifo_tx|r_full                     ; fifo:fifo_tx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.724      ;
; 0.459 ; uart_rx:receiver|r_b_reg[4]             ; fifo:fifo_rx|r_array[36][4]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.725      ;
; 0.459 ; uart_rx:receiver|r_b_reg[6]             ; fifo:fifo_rx|r_array[36][6]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.725      ;
; 0.459 ; uart_rx:receiver|r_b_reg[7]             ; fifo:fifo_rx|r_array[36][7]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.725      ;
; 0.459 ; uart_rx:receiver|r_b_reg[7]             ; uart_rx:receiver|r_b_reg[6]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.725      ;
; 0.460 ; uart_rx:receiver|r_b_reg[6]             ; uart_rx:receiver|r_b_reg[5]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.726      ;
; 0.463 ; uart_rx:receiver|r_b_reg[3]             ; uart_rx:receiver|r_b_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.729      ;
; 0.464 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_data  ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.731      ;
; 0.465 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.732      ;
; 0.473 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.739      ;
; 0.474 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.740      ;
; 0.474 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.740      ;
; 0.498 ; fifo:fifo_tx|r_w_ptr[2]                 ; fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.765      ;
; 0.520 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.786      ;
; 0.522 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.788      ;
; 0.522 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.788      ;
; 0.541 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.808      ;
; 0.546 ; mod_m_counter:baud_generator|r_reg[345] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.508      ; 1.240      ;
; 0.565 ; mod_m_counter:baud_generator|r_reg[344] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.508      ; 1.259      ;
; 0.599 ; uart_tx:transmitter|r_b_reg[1]          ; uart_tx:transmitter|r_b_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; uart_tx:transmitter|r_b_reg[2]          ; uart_tx:transmitter|r_b_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; uart_tx:transmitter|r_b_reg[4]          ; uart_tx:transmitter|r_b_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.866      ;
; 0.601 ; uart_tx:transmitter|r_b_reg[5]          ; uart_tx:transmitter|r_b_reg[4]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.868      ;
; 0.601 ; uart_tx:transmitter|r_b_reg[6]          ; uart_tx:transmitter|r_b_reg[5]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.868      ;
; 0.602 ; uart_tx:transmitter|r_b_reg[3]          ; uart_tx:transmitter|r_b_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.869      ;
; 0.602 ; fifo:fifo_rx|r_ptr[4]                   ; fifo:fifo_rx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.869      ;
; 0.606 ; fifo:fifo_rx|r_ptr[2]                   ; fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.873      ;
; 0.622 ; uart_rx:receiver|r_b_reg[0]             ; fifo:fifo_rx|r_array[36][0]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.888      ;
; 0.623 ; uart_rx:receiver|r_b_reg[2]             ; fifo:fifo_rx|r_array[36][2]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.889      ;
; 0.625 ; uart_rx:receiver|r_b_reg[2]             ; uart_rx:receiver|r_b_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.891      ;
; 0.626 ; mod_m_counter:baud_generator|r_reg[361] ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.909      ;
; 0.626 ; mod_m_counter:baud_generator|r_reg[363] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.909      ;
; 0.628 ; uart_rx:receiver|r_b_reg[1]             ; fifo:fifo_rx|r_array[36][1]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.894      ;
; 0.629 ; uart_rx:receiver|r_b_reg[5]             ; uart_rx:receiver|r_b_reg[4]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.895      ;
; 0.631 ; uart_rx:receiver|r_b_reg[1]             ; uart_rx:receiver|r_b_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.897      ;
; 0.631 ; mod_m_counter:baud_generator|r_reg[360] ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.914      ;
; 0.631 ; mod_m_counter:baud_generator|r_reg[362] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.914      ;
; 0.632 ; uart_rx:receiver|r_b_reg[5]             ; fifo:fifo_rx|r_array[36][5]             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.898      ;
; 0.639 ; mod_m_counter:baud_generator|r_reg[347] ; mod_m_counter:baud_generator|r_reg[347] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 0.921      ;
; 0.639 ; mod_m_counter:baud_generator|r_reg[349] ; mod_m_counter:baud_generator|r_reg[349] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 0.921      ;
; 0.639 ; mod_m_counter:baud_generator|r_reg[353] ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.922      ;
; 0.639 ; mod_m_counter:baud_generator|r_reg[355] ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.922      ;
; 0.640 ; mod_m_counter:baud_generator|r_reg[351] ; mod_m_counter:baud_generator|r_reg[351] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.923      ;
; 0.642 ; mod_m_counter:baud_generator|r_reg[356] ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; mod_m_counter:baud_generator|r_reg[357] ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; mod_m_counter:baud_generator|r_reg[359] ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.925      ;
; 0.643 ; mod_m_counter:baud_generator|r_reg[350] ; mod_m_counter:baud_generator|r_reg[350] ; i_clk        ; i_clk       ; 0.000        ; 0.097      ; 0.926      ;
; 0.644 ; mod_m_counter:baud_generator|r_reg[348] ; mod_m_counter:baud_generator|r_reg[348] ; i_clk        ; i_clk       ; 0.000        ; 0.096      ; 0.926      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 45.01 MHz ; 45.01 MHz       ; i_clk      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; i_clk ; -21.216 ; -11515.875       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -1873.960                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                                              ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -21.216 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.563     ;
; -21.140 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.487     ;
; -21.123 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.470     ;
; -21.100 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.447     ;
; -21.100 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.447     ;
; -21.071 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.418     ;
; -21.025 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.372     ;
; -21.024 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.371     ;
; -21.008 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.355     ;
; -21.007 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.354     ;
; -20.988 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.335     ;
; -20.984 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.331     ;
; -20.984 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.331     ;
; -20.955 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.302     ;
; -20.955 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.302     ;
; -20.914 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.261     ;
; -20.909 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.256     ;
; -20.908 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.255     ;
; -20.892 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.239     ;
; -20.891 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.238     ;
; -20.888 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.235     ;
; -20.872 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.219     ;
; -20.872 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.219     ;
; -20.868 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.215     ;
; -20.868 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.215     ;
; -20.843 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.190     ;
; -20.839 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.186     ;
; -20.839 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.186     ;
; -20.798 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.145     ;
; -20.793 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.140     ;
; -20.793 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.140     ;
; -20.792 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.139     ;
; -20.776 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.123     ;
; -20.776 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.123     ;
; -20.775 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.122     ;
; -20.772 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.119     ;
; -20.756 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.103     ;
; -20.756 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.103     ;
; -20.752 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.099     ;
; -20.752 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.099     ;
; -20.752 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.099     ;
; -20.727 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.074     ;
; -20.727 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.074     ;
; -20.723 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.070     ;
; -20.723 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.070     ;
; -20.682 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.029     ;
; -20.677 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.024     ;
; -20.677 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.024     ;
; -20.677 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.024     ;
; -20.676 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.023     ;
; -20.660 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.007     ;
; -20.660 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.007     ;
; -20.660 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.007     ;
; -20.659 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.006     ;
; -20.656 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 22.003     ;
; -20.640 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.987     ;
; -20.640 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.987     ;
; -20.636 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.983     ;
; -20.636 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.983     ;
; -20.636 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.983     ;
; -20.635 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.982     ;
; -20.611 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.958     ;
; -20.611 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.958     ;
; -20.607 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.954     ;
; -20.607 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.954     ;
; -20.607 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.954     ;
; -20.566 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.913     ;
; -20.561 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.908     ;
; -20.561 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.908     ;
; -20.561 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.908     ;
; -20.561 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.908     ;
; -20.560 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.907     ;
; -20.544 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.891     ;
; -20.544 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.891     ;
; -20.544 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.891     ;
; -20.544 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.891     ;
; -20.543 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.890     ;
; -20.540 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.887     ;
; -20.524 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.871     ;
; -20.524 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.871     ;
; -20.520 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[352] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.867     ;
; -20.520 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.867     ;
; -20.520 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.867     ;
; -20.519 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.866     ;
; -20.518 ; mod_m_counter:baud_generator|r_reg[13] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.865     ;
; -20.495 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.842     ;
; -20.495 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.842     ;
; -20.491 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.838     ;
; -20.491 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.838     ;
; -20.491 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.838     ;
; -20.490 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.837     ;
; -20.459 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[345] ; i_clk        ; i_clk       ; 1.000        ; -0.032     ; 21.426     ;
; -20.450 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.797     ;
; -20.445 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.792     ;
; -20.445 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.792     ;
; -20.445 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.792     ;
; -20.445 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.792     ;
; -20.444 ; mod_m_counter:baud_generator|r_reg[12] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.791     ;
; -20.444 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[352] ; i_clk        ; i_clk       ; 1.000        ; 0.348      ; 21.791     ;
; -20.436 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[344] ; i_clk        ; i_clk       ; 1.000        ; -0.032     ; 21.403     ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; fifo:fifo_tx|r_w_ptr[1]                 ; fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fifo:fifo_tx|r_w_ptr[3]                 ; fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fifo:fifo_tx|r_w_ptr[4]                 ; fifo:fifo_tx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; fifo:fifo_tx|r_w_ptr[5]                 ; fifo:fifo_tx|r_w_ptr[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_full                     ; fifo:fifo_rx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_empty                    ; fifo:fifo_rx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_w_ptr[5]                 ; fifo:fifo_rx|r_w_ptr[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_ptr[1]                   ; fifo:fifo_rx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_ptr[3]                   ; fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_ptr[4]                   ; fifo:fifo_rx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_ptr[5]                   ; fifo:fifo_rx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_rx|r_ptr[2]                   ; fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_b_reg[7]          ; uart_tx:transmitter|r_b_reg[7]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_state_reg.s_idle  ; uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_s_reg[2]          ; uart_tx:transmitter|r_s_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_s_reg[0]          ; uart_tx:transmitter|r_s_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_s_reg[1]          ; uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_s_reg[3]          ; uart_tx:transmitter|r_s_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_state_reg.s_start ; uart_tx:transmitter|r_state_reg.s_start ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_stop  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_n_reg[2]          ; uart_tx:transmitter|r_n_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_n_reg[0]          ; uart_tx:transmitter|r_n_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_n_reg[1]          ; uart_tx:transmitter|r_n_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_tx|r_ptr[4]                   ; fifo:fifo_tx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_tx|r_ptr[3]                   ; fifo:fifo_tx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_tx|r_ptr[1]                   ; fifo:fifo_tx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_tx|r_ptr[2]                   ; fifo:fifo_tx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_tx|r_ptr[5]                   ; fifo:fifo_tx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_tx|r_empty                    ; fifo:fifo_tx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fifo:fifo_tx|r_full                     ; fifo:fifo_tx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; fifo:fifo_rx|r_w_ptr[1]                 ; fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:fifo_rx|r_w_ptr[3]                 ; fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:fifo_rx|r_w_ptr[2]                 ; fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:fifo_rx|r_w_ptr[4]                 ; fifo:fifo_rx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:receiver|r_s_reg[1]             ; uart_rx:receiver|r_s_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:receiver|r_s_reg[2]             ; uart_rx:receiver|r_s_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:receiver|r_s_reg[3]             ; uart_rx:receiver|r_s_reg[3]             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:receiver|r_s_reg[0]             ; uart_rx:receiver|r_s_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:receiver|r_state_reg.s_idle     ; uart_rx:receiver|r_state_reg.s_idle     ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:receiver|r_state_reg.s_start    ; uart_rx:receiver|r_state_reg.s_start    ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; uart_rx:receiver|r_state_reg.s_stop     ; uart_rx:receiver|r_state_reg.s_stop     ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_state_reg.s_data     ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart_rx:receiver|r_n_reg[2]             ; uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart_rx:receiver|r_n_reg[0]             ; uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart_rx:receiver|r_n_reg[1]             ; uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.364 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.608      ;
; 0.365 ; fifo:fifo_rx|r_ptr[0]                   ; fifo:fifo_rx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; fifo:fifo_tx|r_ptr[0]                   ; fifo:fifo_tx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.608      ;
; 0.366 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.608      ;
; 0.385 ; mod_m_counter:baud_generator|r_reg[364] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.642      ;
; 0.414 ; fifo:fifo_tx|r_full                     ; fifo:fifo_tx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.657      ;
; 0.421 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_data  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.664      ;
; 0.422 ; uart_rx:receiver|r_b_reg[3]             ; fifo:fifo_rx|r_array[36][3]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.665      ;
; 0.422 ; uart_rx:receiver|r_b_reg[4]             ; uart_rx:receiver|r_b_reg[3]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.665      ;
; 0.422 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.665      ;
; 0.423 ; uart_rx:receiver|r_b_reg[4]             ; fifo:fifo_rx|r_array[36][4]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.666      ;
; 0.423 ; uart_rx:receiver|r_b_reg[6]             ; fifo:fifo_rx|r_array[36][6]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.666      ;
; 0.423 ; uart_rx:receiver|r_b_reg[6]             ; uart_rx:receiver|r_b_reg[5]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.666      ;
; 0.423 ; uart_rx:receiver|r_b_reg[7]             ; fifo:fifo_rx|r_array[36][7]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.666      ;
; 0.423 ; uart_rx:receiver|r_b_reg[7]             ; uart_rx:receiver|r_b_reg[6]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.666      ;
; 0.426 ; uart_rx:receiver|r_b_reg[3]             ; uart_rx:receiver|r_b_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.438 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.679      ;
; 0.438 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.679      ;
; 0.438 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.679      ;
; 0.450 ; fifo:fifo_tx|r_w_ptr[2]                 ; fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.694      ;
; 0.470 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.712      ;
; 0.472 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.714      ;
; 0.473 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.715      ;
; 0.488 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.732      ;
; 0.491 ; mod_m_counter:baud_generator|r_reg[345] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.466      ; 1.128      ;
; 0.509 ; mod_m_counter:baud_generator|r_reg[344] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.466      ; 1.146      ;
; 0.548 ; uart_tx:transmitter|r_b_reg[1]          ; uart_tx:transmitter|r_b_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; uart_tx:transmitter|r_b_reg[2]          ; uart_tx:transmitter|r_b_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; uart_tx:transmitter|r_b_reg[4]          ; uart_tx:transmitter|r_b_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.791      ;
; 0.550 ; uart_tx:transmitter|r_b_reg[3]          ; uart_tx:transmitter|r_b_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.793      ;
; 0.550 ; uart_tx:transmitter|r_b_reg[5]          ; uart_tx:transmitter|r_b_reg[4]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.793      ;
; 0.550 ; uart_tx:transmitter|r_b_reg[6]          ; uart_tx:transmitter|r_b_reg[5]          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.793      ;
; 0.555 ; fifo:fifo_rx|r_ptr[4]                   ; fifo:fifo_rx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.798      ;
; 0.561 ; fifo:fifo_rx|r_ptr[2]                   ; fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.804      ;
; 0.568 ; uart_rx:receiver|r_b_reg[0]             ; fifo:fifo_rx|r_array[36][0]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.811      ;
; 0.569 ; uart_rx:receiver|r_b_reg[2]             ; fifo:fifo_rx|r_array[36][2]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.812      ;
; 0.573 ; uart_rx:receiver|r_b_reg[1]             ; fifo:fifo_rx|r_array[36][1]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.816      ;
; 0.573 ; mod_m_counter:baud_generator|r_reg[361] ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.830      ;
; 0.573 ; mod_m_counter:baud_generator|r_reg[363] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.830      ;
; 0.574 ; uart_rx:receiver|r_b_reg[5]             ; uart_rx:receiver|r_b_reg[4]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.817      ;
; 0.576 ; uart_rx:receiver|r_b_reg[1]             ; uart_rx:receiver|r_b_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.819      ;
; 0.576 ; uart_rx:receiver|r_b_reg[5]             ; fifo:fifo_rx|r_array[36][5]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.819      ;
; 0.578 ; mod_m_counter:baud_generator|r_reg[360] ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.835      ;
; 0.578 ; mod_m_counter:baud_generator|r_reg[362] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.835      ;
; 0.581 ; uart_rx:receiver|r_b_reg[2]             ; uart_rx:receiver|r_b_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.824      ;
; 0.584 ; mod_m_counter:baud_generator|r_reg[347] ; mod_m_counter:baud_generator|r_reg[347] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.841      ;
; 0.584 ; mod_m_counter:baud_generator|r_reg[349] ; mod_m_counter:baud_generator|r_reg[349] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.841      ;
; 0.585 ; mod_m_counter:baud_generator|r_reg[353] ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; mod_m_counter:baud_generator|r_reg[355] ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.842      ;
; 0.587 ; mod_m_counter:baud_generator|r_reg[351] ; mod_m_counter:baud_generator|r_reg[351] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; mod_m_counter:baud_generator|r_reg[356] ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.844      ;
; 0.589 ; mod_m_counter:baud_generator|r_reg[348] ; mod_m_counter:baud_generator|r_reg[348] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.846      ;
; 0.589 ; mod_m_counter:baud_generator|r_reg[350] ; mod_m_counter:baud_generator|r_reg[350] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.846      ;
; 0.589 ; mod_m_counter:baud_generator|r_reg[357] ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.846      ;
; 0.589 ; mod_m_counter:baud_generator|r_reg[359] ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.846      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; i_clk ; -11.957 ; -5883.917        ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -1550.041                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                                              ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.957 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 13.137     ;
; -11.913 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 13.093     ;
; -11.893 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 13.073     ;
; -11.889 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 13.069     ;
; -11.889 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 13.069     ;
; -11.883 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 13.063     ;
; -11.845 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 13.025     ;
; -11.845 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 13.025     ;
; -11.825 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 13.005     ;
; -11.825 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 13.005     ;
; -11.825 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 13.005     ;
; -11.821 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 13.001     ;
; -11.821 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 13.001     ;
; -11.816 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.996     ;
; -11.815 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.995     ;
; -11.777 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.957     ;
; -11.777 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.957     ;
; -11.775 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.955     ;
; -11.761 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.941     ;
; -11.757 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.937     ;
; -11.757 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.937     ;
; -11.757 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.937     ;
; -11.757 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.937     ;
; -11.753 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.933     ;
; -11.753 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.933     ;
; -11.748 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.928     ;
; -11.747 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.927     ;
; -11.747 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.927     ;
; -11.709 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.889     ;
; -11.709 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.889     ;
; -11.709 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.889     ;
; -11.707 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.887     ;
; -11.693 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.873     ;
; -11.693 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.873     ;
; -11.689 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.869     ;
; -11.689 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.869     ;
; -11.689 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.869     ;
; -11.689 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.869     ;
; -11.685 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.865     ;
; -11.685 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.865     ;
; -11.685 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.865     ;
; -11.680 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.860     ;
; -11.679 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.859     ;
; -11.679 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.859     ;
; -11.679 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.859     ;
; -11.641 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.821     ;
; -11.641 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.821     ;
; -11.641 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.821     ;
; -11.640 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.820     ;
; -11.639 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.819     ;
; -11.625 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.805     ;
; -11.625 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.805     ;
; -11.621 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.801     ;
; -11.621 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.801     ;
; -11.621 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.801     ;
; -11.621 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.801     ;
; -11.621 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.801     ;
; -11.617 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.797     ;
; -11.617 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.797     ;
; -11.617 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.797     ;
; -11.617 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.797     ;
; -11.612 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.792     ;
; -11.612 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.792     ;
; -11.611 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.791     ;
; -11.611 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.791     ;
; -11.611 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.791     ;
; -11.573 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.753     ;
; -11.573 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.753     ;
; -11.573 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.753     ;
; -11.573 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.753     ;
; -11.572 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.752     ;
; -11.571 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.751     ;
; -11.557 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.737     ;
; -11.557 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.737     ;
; -11.553 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.733     ;
; -11.553 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.733     ;
; -11.553 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.733     ;
; -11.553 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.733     ;
; -11.553 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.733     ;
; -11.553 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.733     ;
; -11.549 ; mod_m_counter:baud_generator|r_reg[1]  ; mod_m_counter:baud_generator|r_reg[352] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.729     ;
; -11.549 ; mod_m_counter:baud_generator|r_reg[11] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.729     ;
; -11.549 ; mod_m_counter:baud_generator|r_reg[9]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.729     ;
; -11.549 ; mod_m_counter:baud_generator|r_reg[3]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.729     ;
; -11.548 ; mod_m_counter:baud_generator|r_reg[13] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.728     ;
; -11.544 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.724     ;
; -11.544 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.724     ;
; -11.544 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.724     ;
; -11.543 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.723     ;
; -11.543 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.723     ;
; -11.543 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.723     ;
; -11.505 ; mod_m_counter:baud_generator|r_reg[10] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.685     ;
; -11.505 ; mod_m_counter:baud_generator|r_reg[6]  ; mod_m_counter:baud_generator|r_reg[358] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.685     ;
; -11.505 ; mod_m_counter:baud_generator|r_reg[2]  ; mod_m_counter:baud_generator|r_reg[354] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.685     ;
; -11.505 ; mod_m_counter:baud_generator|r_reg[0]  ; mod_m_counter:baud_generator|r_reg[352] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.685     ;
; -11.504 ; mod_m_counter:baud_generator|r_reg[12] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.684     ;
; -11.504 ; mod_m_counter:baud_generator|r_reg[8]  ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.684     ;
; -11.503 ; mod_m_counter:baud_generator|r_reg[4]  ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.683     ;
; -11.489 ; mod_m_counter:baud_generator|r_reg[7]  ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.669     ;
; -11.489 ; mod_m_counter:baud_generator|r_reg[5]  ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 1.000        ; 0.193      ; 12.669     ;
+---------+----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; fifo:fifo_rx|r_w_ptr[1]                 ; fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_rx|r_w_ptr[3]                 ; fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_rx|r_w_ptr[2]                 ; fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_rx|r_w_ptr[4]                 ; fifo:fifo_rx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_rx|r_ptr[1]                   ; fifo:fifo_rx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_rx|r_ptr[3]                   ; fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_rx|r_ptr[4]                   ; fifo:fifo_rx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_rx|r_ptr[5]                   ; fifo:fifo_rx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_rx|r_ptr[2]                   ; fifo:fifo_rx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_b_reg[7]          ; uart_tx:transmitter|r_b_reg[7]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_s_reg[2]          ; uart_tx:transmitter|r_s_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_s_reg[0]          ; uart_tx:transmitter|r_s_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_s_reg[1]          ; uart_tx:transmitter|r_s_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_s_reg[3]          ; uart_tx:transmitter|r_s_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_n_reg[2]          ; uart_tx:transmitter|r_n_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_n_reg[0]          ; uart_tx:transmitter|r_n_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_n_reg[1]          ; uart_tx:transmitter|r_n_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_w_ptr[1]                 ; fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_w_ptr[3]                 ; fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_w_ptr[4]                 ; fifo:fifo_tx|r_w_ptr[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_w_ptr[5]                 ; fifo:fifo_tx|r_w_ptr[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_ptr[4]                   ; fifo:fifo_tx|r_ptr[4]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_ptr[3]                   ; fifo:fifo_tx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_ptr[1]                   ; fifo:fifo_tx|r_ptr[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_ptr[5]                   ; fifo:fifo_tx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_empty                    ; fifo:fifo_tx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fifo:fifo_tx|r_full                     ; fifo:fifo_tx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; fifo:fifo_rx|r_full                     ; fifo:fifo_rx|r_full                     ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:fifo_rx|r_empty                    ; fifo:fifo_rx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:fifo_rx|r_w_ptr[5]                 ; fifo:fifo_rx|r_w_ptr[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_state_reg.s_idle  ; uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_state_reg.s_start ; uart_tx:transmitter|r_state_reg.s_start ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_stop  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fifo:fifo_tx|r_ptr[2]                   ; fifo:fifo_tx|r_ptr[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; uart_rx:receiver|r_state_reg.s_stop     ; uart_rx:receiver|r_state_reg.s_stop     ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart_rx:receiver|r_s_reg[1]             ; uart_rx:receiver|r_s_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart_rx:receiver|r_s_reg[2]             ; uart_rx:receiver|r_s_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart_rx:receiver|r_s_reg[3]             ; uart_rx:receiver|r_s_reg[3]             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart_rx:receiver|r_s_reg[0]             ; uart_rx:receiver|r_s_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_state_reg.s_data     ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart_rx:receiver|r_state_reg.s_idle     ; uart_rx:receiver|r_state_reg.s_idle     ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart_rx:receiver|r_state_reg.s_start    ; uart_rx:receiver|r_state_reg.s_start    ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart_rx:receiver|r_n_reg[2]             ; uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart_rx:receiver|r_n_reg[0]             ; uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart_rx:receiver|r_n_reg[1]             ; uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.188 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; fifo:fifo_rx|r_ptr[0]                   ; fifo:fifo_rx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; fifo:fifo_tx|r_ptr[0]                   ; fifo:fifo_tx|r_ptr[0]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.314      ;
; 0.192 ; mod_m_counter:baud_generator|r_reg[364] ; mod_m_counter:baud_generator|r_reg[364] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.324      ;
; 0.203 ; uart_rx:receiver|r_b_reg[4]             ; uart_rx:receiver|r_b_reg[3]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.328      ;
; 0.204 ; uart_rx:receiver|r_b_reg[3]             ; fifo:fifo_rx|r_array[36][3]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.329      ;
; 0.204 ; uart_rx:receiver|r_b_reg[6]             ; fifo:fifo_rx|r_array[36][6]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.329      ;
; 0.204 ; uart_rx:receiver|r_b_reg[7]             ; uart_rx:receiver|r_b_reg[6]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.329      ;
; 0.205 ; uart_rx:receiver|r_b_reg[4]             ; fifo:fifo_rx|r_array[36][4]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.330      ;
; 0.205 ; uart_rx:receiver|r_b_reg[6]             ; uart_rx:receiver|r_b_reg[5]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.330      ;
; 0.205 ; uart_rx:receiver|r_b_reg[7]             ; fifo:fifo_rx|r_array[36][7]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.330      ;
; 0.208 ; uart_rx:receiver|r_b_reg[3]             ; uart_rx:receiver|r_b_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.333      ;
; 0.213 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[2]             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.337      ;
; 0.213 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.337      ;
; 0.213 ; uart_rx:receiver|r_state_reg.s_data     ; uart_rx:receiver|r_n_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.337      ;
; 0.213 ; fifo:fifo_tx|r_full                     ; fifo:fifo_tx|r_empty                    ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.339      ;
; 0.216 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_data  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.341      ;
; 0.218 ; uart_tx:transmitter|r_state_reg.s_stop  ; uart_tx:transmitter|r_state_reg.s_idle  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.343      ;
; 0.229 ; fifo:fifo_tx|r_w_ptr[2]                 ; fifo:fifo_tx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.355      ;
; 0.240 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.366      ;
; 0.240 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.366      ;
; 0.241 ; fifo:fifo_rx|r_w_ptr[0]                 ; fifo:fifo_rx|r_w_ptr[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.367      ;
; 0.248 ; mod_m_counter:baud_generator|r_reg[345] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.242      ; 0.574      ;
; 0.258 ; fifo:fifo_tx|r_w_ptr[0]                 ; fifo:fifo_tx|r_w_ptr[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.384      ;
; 0.261 ; uart_tx:transmitter|r_b_reg[1]          ; uart_tx:transmitter|r_b_reg[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; uart_tx:transmitter|r_b_reg[2]          ; uart_tx:transmitter|r_b_reg[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; uart_tx:transmitter|r_b_reg[4]          ; uart_tx:transmitter|r_b_reg[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; mod_m_counter:baud_generator|r_reg[344] ; mod_m_counter:baud_generator|r_reg[346] ; i_clk        ; i_clk       ; 0.000        ; 0.242      ; 0.588      ;
; 0.263 ; uart_tx:transmitter|r_b_reg[3]          ; uart_tx:transmitter|r_b_reg[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; uart_tx:transmitter|r_b_reg[5]          ; uart_tx:transmitter|r_b_reg[4]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; uart_tx:transmitter|r_b_reg[6]          ; uart_tx:transmitter|r_b_reg[5]          ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.389      ;
; 0.268 ; fifo:fifo_rx|r_ptr[2]                   ; fifo:fifo_rx|r_ptr[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.394      ;
; 0.268 ; fifo:fifo_rx|r_ptr[4]                   ; fifo:fifo_rx|r_ptr[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.394      ;
; 0.273 ; uart_rx:receiver|r_b_reg[0]             ; fifo:fifo_rx|r_array[36][0]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.398      ;
; 0.275 ; uart_rx:receiver|r_b_reg[2]             ; fifo:fifo_rx|r_array[36][2]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.400      ;
; 0.276 ; uart_rx:receiver|r_b_reg[1]             ; fifo:fifo_rx|r_array[36][1]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.401      ;
; 0.276 ; uart_rx:receiver|r_b_reg[2]             ; uart_rx:receiver|r_b_reg[1]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.401      ;
; 0.277 ; uart_rx:receiver|r_b_reg[5]             ; uart_rx:receiver|r_b_reg[4]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.402      ;
; 0.280 ; uart_rx:receiver|r_b_reg[1]             ; uart_rx:receiver|r_b_reg[0]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.405      ;
; 0.280 ; uart_rx:receiver|r_b_reg[5]             ; fifo:fifo_rx|r_array[36][5]             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.405      ;
; 0.287 ; mod_m_counter:baud_generator|r_reg[361] ; mod_m_counter:baud_generator|r_reg[361] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.419      ;
; 0.287 ; mod_m_counter:baud_generator|r_reg[363] ; mod_m_counter:baud_generator|r_reg[363] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.419      ;
; 0.289 ; mod_m_counter:baud_generator|r_reg[360] ; mod_m_counter:baud_generator|r_reg[360] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.421      ;
; 0.289 ; mod_m_counter:baud_generator|r_reg[362] ; mod_m_counter:baud_generator|r_reg[362] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.421      ;
; 0.291 ; mod_m_counter:baud_generator|r_reg[349] ; mod_m_counter:baud_generator|r_reg[349] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.423      ;
; 0.292 ; mod_m_counter:baud_generator|r_reg[347] ; mod_m_counter:baud_generator|r_reg[347] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.424      ;
; 0.293 ; mod_m_counter:baud_generator|r_reg[351] ; mod_m_counter:baud_generator|r_reg[351] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.425      ;
; 0.293 ; mod_m_counter:baud_generator|r_reg[353] ; mod_m_counter:baud_generator|r_reg[353] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.425      ;
; 0.293 ; mod_m_counter:baud_generator|r_reg[355] ; mod_m_counter:baud_generator|r_reg[355] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.425      ;
; 0.294 ; mod_m_counter:baud_generator|r_reg[348] ; mod_m_counter:baud_generator|r_reg[348] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.426      ;
; 0.294 ; mod_m_counter:baud_generator|r_reg[350] ; mod_m_counter:baud_generator|r_reg[350] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.426      ;
; 0.294 ; mod_m_counter:baud_generator|r_reg[356] ; mod_m_counter:baud_generator|r_reg[356] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.426      ;
; 0.294 ; mod_m_counter:baud_generator|r_reg[357] ; mod_m_counter:baud_generator|r_reg[357] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.426      ;
; 0.294 ; mod_m_counter:baud_generator|r_reg[359] ; mod_m_counter:baud_generator|r_reg[359] ; i_clk        ; i_clk       ; 0.000        ; 0.048      ; 0.426      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -24.269    ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  i_clk           ; -24.269    ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -12851.875 ; 0.0   ; 0.0      ; 0.0     ; -1873.96            ;
;  i_clk           ; -12851.875 ; 0.000 ; N/A      ; N/A     ; -1873.960           ;
+------------------+------------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_rx_full      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rx_empty     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_full      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_empty     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_test[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_test[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_test[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_test[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_test[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_test[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_test[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data_test[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rd_uart               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wr_uart               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rx                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_w_data[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_rx_full      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rx_empty     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_r_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_r_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_r_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_r_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_r_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_r_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_r_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_r_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_tx           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_tx_full      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_tx_empty     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data_test[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data_test[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data_test[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data_test[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data_test[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data_test[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_data_test[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_data_test[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_rx_full      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_empty     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_r_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_tx           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_tx_full      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_empty     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data_test[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data_test[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data_test[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data_test[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data_test[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data_test[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_data_test[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data_test[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_rx_full      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_empty     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_r_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_tx           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_tx_full      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_empty     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data_test[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data_test[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data_test[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data_test[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data_test[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data_test[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_data_test[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_data_test[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 433811   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 433811   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 2517  ; 2517 ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 573   ; 573  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; i_clk  ; i_clk ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_rd_uart   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rst       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rx        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_uart   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; o_data_test[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data_test[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data_test[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data_test[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data_test[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data_test[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data_test[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data_test[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_empty     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_full      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_empty     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_full      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_rd_uart   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rst       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rx        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_w_data[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_wr_uart   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; o_data_test[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data_test[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data_test[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data_test[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data_test[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data_test[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data_test[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_data_test[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_r_data[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_empty     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_full      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_empty     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_full      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sat Aug 15 17:04:24 2020
Info: Command: quartus_sta uart_book -c uart_book
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_book.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -24.269
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -24.269          -12851.875 i_clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1873.960 i_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -21.216
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -21.216          -11515.875 i_clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1873.960 i_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -11.957
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.957           -5883.917 i_clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1550.041 i_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4887 megabytes
    Info: Processing ended: Sat Aug 15 17:04:27 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


