I"V<h2 id="처리장치의-구성요소"><span style="color:MediumSeaGreen">처리장치의 구성요소</span></h2>
<p>처리장치는 여러 가지 마이크로연산을 수항핼 수 있도록 레지스터와 ALU(산술/논리연산장치)로 이루어진다. 레지스터와 ALU는 연결선로인 버스(bus)로 연결된다.<br />
따라서 <strong>처리장치는 여러 개의 레지스터, ALU, 내부버스로 구성</strong>된다.</p>

<p><img src="/assets/images/computer-structure/InternalComposition.png" alt="img.png" /><br />
위 그림은 처리장치의 내부 구성도이다.<br />
그림은 레지스터와 ALU, 시프터(shifer), 디지털 논리회로로 구성되어 있다.
처리장치의 동작원리는 우선 하나의 마이크로연산이 실행되기 위해서는 지정된 출발 레지스터의 내용이 ALU의 입력으로 전달되고, ALU에서 그 연산을 실행항 후 그 결과가 도착 레지스터에 전송된다. 처리장치에 있는 각 레지스터는 ALU와 연결된 버스를 통해 2개의 멀티플렉서와 연결된다. 각 멀티플렉서는 선택신호를 이용하여 특정 레지스터를 선택한다. 2개의 멀티플렉서에 의해 선택된 데이터는 ALU에 의해 산술 및 논리연산을 실행한다. 즉, ALU에 있는 선택신호에 의해 실행되어야 할 특정 마이크로연산이 선택되는 것이다. ALU에서 실행된 마이크로연산의 결과는 시프트 레지스터를 거치게 된다. 스프트 레지스터에서 선택신호는 특정 마이크로연산을 선택할 수 있게하고, 그 결과는 연결된 버스를 통해 레지스터들의 입력으로 전달된다. 여기서 디코더는 처리장치의 각 레지스터와 연결되어 있으며, 선택신호에 따라 도착 레지스터를 결정하게 된다. 따라서 결정된 도착 레지스터에는 지금까지 수행된 마이크로연산의 결과가 저장된다.</p>

<hr />
<h4 id="reference"><span style="color:DarkOrange">reference</span></h4>
<p>김형근·손진곤 (공저). (2021). 컴퓨터구조. 한국방송통신대학교출판문화원</p>
:ET