module Test1;

  wire [15:0] or_in,a;
  wire [7:0]  s,or_out;
  
  evl_input sim_in(a, or_in);
 
  and(s[0],a[0],a[1]); 
  and(s[1],a[0],a[3]); 
  and(s[2],a[0],a[5]); 
  and(s[3],a[0],a[7]);
  and(s[4],a[0],a[9]);
  and(s[5],a[0],a[11]);  
  and(s[6],a[0],a[13]);  
  and(s[7],a[0],a[15]);

  or(or_out[0],or_in[0],or_in[1]); 
  or(or_out[1],or_in[0],or_in[1]); 
  or(or_out[2],or_in[0],or_in[1]); 
  or(or_out[3],or_in[0],or_in[1]);
  or(or_out[4],or_in[0],or_in[1]);
  or(or_out[5],or_in[4],or_in[2]);
  or(or_out[6],or_in[13],or_in[12]);
  or(or_out[7],or_in[13],or_in[15]);
  
  evl_output or_result(or_in, or_out);
  evl_output and_result(a, s);
  
      
endmodule // Test1
