 2 
TSV-Constrained Scan-Chain Reordering for 3D ICs 
計劃編號：NSC  98-2220-E-009-062 
執行期間：98 年 08 月 01 日起至 99 年 07 月 31 日 
主持人：溫宏斌 教授 國立交通大學電信所 
一. 摘要 
 
中文 
    在積體電路設計(Integrated Circuit design)中，電路可測性(testability)
為重要的一個環節，其中以 scan-chain 設計為主流的技術，而該技術的使用可
以改善電路可測性和增加偵錯(fault diagnosis)能力。在傳統二維積體電路技
術中，已有大量的 scan-chain 設計的文獻提出，提出的技術目的都在縮短
scan-chain 的繞線長度(routing length)和降低因 scan vector 所產生的動態
功率消耗。然而，這些技術並不適用於現在正蓬勃發展的三為積體電路技術。在
這篇報告中，我們提出一個決定論的演算法(deterministic algorithm)可以在
三維積體電路中克服 scan-chain 繞線過長或功率消耗過大的問題，而該演算法
也可以對三維積體電路中的垂直連接技術 TSV(Through-Silicon Via)的個數作
限制，來降低 TSV 過多而帶來的良率(yield)問題。我們會對 ISCAS’89 電路作
實驗，比較的對象是以基因演算法(genetic algorithm)為基礎的先前技術，而
不論在有限制或沒有考慮 TSV 數量的實驗中，都得到相似的結果。除了在最小的
電路，先前技術會得到較好的繞線長度和功率消耗之外，我們的技術在其它大電
路均得到較好的結果，並且在每個電路的實行時間(run-time)，我們的技術都比
先前技術快上一百倍以上。綜合以上，我們提出一個實際的演算法在三維積體電
路中來設計 scan-chain，在短時間內可以得到比先前技術更好的繞線長度和功
率消耗結果。 
 
關鍵字：scan-chain design, 3D Integrated Circuit 
二. 計畫緣由及目地 
 
   scan-chain 設計可在積體電路中加強電路可測性和偵錯能力[1]。在
full-scan 設計電路中，邏輯合成(synthesis)的過程中會將所有的 flip-flops
替換 scan flip-flops，而這些掃描正反器連接起來就成為 scan-chain，圖一就
是一個簡單的 scan-chain範例，圖中包含組合邏輯(combinational logic)電路
和多個 scan filp-flops，而當 Test訊號為 1 時，會進入測試模式，利用 Input
透過 D2給定正反器已知的值，來增加電路的可控制度(controllability)進而增
加電路的可測度；而當 Test訊號為 0 時，會進入正常模式，正反器的值由 D1 決
定，也就是由組合邏輯電路決定。 
 
圖一：簡易 scan-chain範例 
    雖然 scan-chain design 可以降低繞線長度和提升偵錯能力，但是會因為
scan flip-flops需要多工器而造成面積增加，也因為要連接所有正反器而造成
繞線總長度的增加。過長的連接線會造成 physical layout 的面積增加、繞線的
困難度增加、甚至造成電路效能的降低。因此實際的 scan-chain 設計必須去最
小化繞線長度，以避免電路成本上升和電路效能下降。因為串起來的 scan 
flip-flops 的順序並不影響電路的可測度，所以很多研究[1-3]都在做
scan-chain reordering來縮短scan filp-flops的繞線長度。另一個scan-chain 
design 所遭受的困難就是過高的動態功率消耗，由圖二可了解動態功率的來源，
當 scan vector 中的位元之間產生高低電位的切換，就是由 transitions 所造成
的功率消耗，所造成的 transitions 會造成圖一中的組合邏輯電路中大量的高低
電位切換，而造成大量的動態功率消耗。因此，使用 scan-chain reordering 的
技術不只可以縮短繞線長度，也有些研究[4-6]目的在於減少 scan-chain 在測試
模式中所帶來的動態功率消耗。 
 6 
的技術仍然在發展中甚至無解的狀態下[11]。若要使三維積體電路要成為電路的
主流，就需要針對三維積體電路的 EDA工具軟體和技術方法，讓此技術的設計與
製造更有效率。當然，有許多針對三維積體電路的研究[12-18]已被提出，大部
分是針對三維積體電路的實體設計(physical design)部分，而[17-18]這兩篇研
究是針對三維積體電路的 scan-chain reordering 技術，兩篇都是以基因演算法
為基礎的方法，[17]是第一篇提出針對三維積體電路的 scan-chain reordering
技術，而目標是縮短 scan-chain 的繞線長度，並且可以限制 TSV 的數量；而[18]
不只考慮 scan-chain 的繞線長度，也加入了經由 scan vector 而產生的動態功
率作為一同考慮的因素，換句話說，此 scan-chain reordering 的技術可同時考
慮 scan-chain 的繞線長度和動態功率消耗。 
    在這篇報告，我們所針對的問題是為了最小化 scan-chain 繞線長度和最小
化 scan-chain 所造成的動態功率消耗，如何去做 scan-chain reordering?相較
於先前技術所採用的基因演算法，我們是第一個提出決定性的演算法
(deterministic algorithm)在三維積體電路作 scan-chain reordering 並且可
以對 TSV 作限制。scan-chain reordering 可視為一個 NP-Hard Traveling 
Salesman Problem(TSP)。而我們提出的決定性演算法，主要是 Fast-Pair[19]
為主的資料結構，採用 Multi-Fragment 的方法建立出一個初始 scan-chain 的順
序，再由我們所提出 3D-planarization 方法去最佳化初始解。因為我們採用決
定性的演算法，每一次的結果都相同，並且都可以在線性時間(polynomial time)
內求得解。相較於基因演算法，我們可以比先前技術快上百倍以上找到 5%誤差
以內的解(即是 scan cells 的順序)，甚至更好的解。接下來會詳細介紹我們所
提出的方法和實驗結果，最後是我們的總結。 
 
三. 研究成果與方法 
 
1. 三維scan-chain設計流程 
 
    在提出 scan-chain reordering 的演算法之前，圖四[17]是整個三維
scan-chain 設計流程。一開始先對 design 作邏輯合成(synthesis)，得到
gate-level netlist，接下來我們使用 scan-chain insertion 工具將所有
flip-flop 替換成 scan flip-flop，而這些 scan flip-flops 並未串起來。在替
換成 scan flip-flop 之後，就用 Cadence First Encounter 將這個電路作
placement，但這 placement 的結果是在二維平面上的。接下來，使用三維
placement and routing tool，PR3D[12]，來將二維的 placement 結果轉換為三
維的 placement 結果。最後，在已知的三維 placement 結果中應用 scan-chain 
reordering 演算法，就得到所有 scan flip-flops 的順序，再將它們串起來。
綜合以上，就是整個三維 scan-chain 設計流程。 
但是 PR3D 已經商業化，我們無法取得，所以我們更改了部分流程如下。在
 8 
 
圖五：VIA3D 設計方法 
 
 
圖六：MAP3D 設計方法 
 
 
圖七：OPT3D 設計方法 
3. 三維 Scan-Chain Reordering 演算法 
    在已知每一個 scan flip-flop 的位置下，可以將這個 reordering 演算法視
為 traveling salesman problem(TSP)，就是在經過每一個 scan flip-flop 一
次的情況下，得到最短(小)的 cost。這裡的 cost 可以是任何值得考慮的參數，
在這篇報告所關心的是繞線長度和動態功率消耗。 
    首先，繞線長度指的是串起所有 scan flip-flops 所需的繞線長度，而這個
繞線長度不只是兩兩 scan flip-flop 在 XY 座標的曼哈頓距離(Manhattan 
distance)，還包含兩兩 scan flip-flop 的垂直距離，即是所在層數差乘以 TSV
的長度。而動態功率的消耗主要是由 total weighted transition(TWT)來估計，
其內容包含 scan-in 的 weighted transition count(WTC)、scan-out 的 WTC、
還有 peak transition count。圖八和圖九是用六個 scan flip-flops 來說明
scan-in 和 scan-out 的 WTC 的範例，其中 VP(j)代表第 j 個位置是否有
transition、WPD(j)代表第 j 個位置的權重、最後算出 scan-in 和 scan-out 的
WTC。權重的決定就代表了該 transition 在 combinational logic 的影響，就
scan-in operation 來說，先進去的位置擁有較大的權重；而在 scan-out 
operation 中，後出來的位置擁有較大的權重。圖十則是用四個 scan flip-flops
說明 TWT 的範例，其中以方框框起來的位置即是 peak transition 發生的位置，
 10 
I. Fast-Pair MultiFragment Construction 
一開始要說明 Fast-Pair，它是一個有效處理 closest pair 的資
料結構，由表一可以看出它和傳統用暴力法(Brute-Force)及其他
dynamic closest pair資料結構的差異[19]。而 closest pair 就是找
出所有點中，點對點的 cost 最小的那一對點。在這裡我們會定義點對
點的 cost。在考慮繞線長度中，cost function如 eq.(1)所示。而在
考慮 TWT 中，因為是點和點之間的關係，所以先不考慮每個位置代表
的權重，只考慮在所有 scan vector 之下兩兩 scan cell 的 transition
總和，可由圖十說明。在圖十的第一個範例(左一)中，頭兩個 scan 
cell(ff1 和 ff4)之間的 transition 就是 2，出現在 V2 和 V4中。因此，
可以定義出 cost function如 eq.(2)所示。 
 
)()()(),(cos jiTSVjijiji LLAbsLyyAbsxxAbscct −⋅+−+−= …eq.(1) 
∑=
ScanVector
jiji Transitioncct ,),(cos …eq.(2) 
由這些 cost function去挑出 cost 最小的一對點，並連接成一個
segment，再取出次小 cost 的 segment，慢慢地建立出一個 scan 
flip-flops 的順序，而上述這建構方法即是 MultiFragment。它是一
種 greedy 演算法，很明顯這個初始解還有很大的改善空間。 
II. 3D Planarization 
在得到初始解後，可以開始作 local optimization，即是 3D 
Planarization。Planarization 目的是得到 cost 較小的解，方法是用
兩個 segments 替代原來通過四點的兩個 segments，若替代後的 cost
優於原本的 cost，就達到 local optimization 的目的。在 TSV 沒有限
制的情況下，可以盡可能應用這個技術直到無法最佳化為止。但在有
TSV 數量的情況下，作法並不相同。在得到初始解之後，也知道現在需
要的 TSV 數量，在應用上述 planarization方法去減少 TSV 數量直到
符合限制為止。再去應用 planarization去減少 cost，但替代後的解
不能有 TSV 增加的情況才去做替換。 
BruteForce Neighbors QuadTreeCongaLine MultiSet FastPair
n=250 5.76 0.6 0.36 1.09 0.38 0.36
500 53.8 2.48 1.71 5.98 1.65 1.52
1000 456.98 10.24 7.94 28.17 7.1 6.75
2000 4145.91 46.41 154.25 35.35 31.88
4000 204.14 785.14 165.58 148.76
8000 841.32 3644.6 747.8 659.85
16000 3337.03 3051.22 2709.94
 
表一: [19]Dynamic Closest Pairs for Hierarchical Clustering in R20 
 12 
Circuits
(No. FF) Len-GA Len-FP Overhead
Run Time for
GA
Run Time for
Fast-Pair
Speedup
s1423
(74) 1284 1386 7.94% 62.86 0 #DIV/0!
s5378
(179) 3270 3190 -2.45% 285.4 0.01 28540.00
s9234
(211) 4470 4598 2.86% 457.92 0.01 45792.00
s15850
(597) 11746 11500 -2.09% 4330.11 0.04 108252.75
s13207
(669) 11226 10928 -2.65% 8721.81 0.07 124597.29
s38584
(1452) 30266 28792 -4.87% 24305.8 0.26 93483.85
s38417
(1636) 32320 30072 -6.96% 51510.6 0.33 156092.73
s35932
(1728) 31454 29514 -6.17% 98843.8 0.36 274566.11
 
表三：無 TSV 限制的繞線長度比較 
 
Circuits
(No. FF) #TSV constr. Len-GA Len-FP Overhead
Run Time for
GA
Run Time for
Fast-Pair
Speedup
s1423
(74) 20 1318 1466 11.23% 50.96 0.01 5096.00
s5378
(179) 20 3298 3256 -1.27% 237.07 0.11 2155.18
s9234
(211) 20 5082 5228 2.87% 318.99 0.43 741.84
s15850
(597) 100 12140 12100 -0.33% 3867.59 9.21 419.93
s13207
(669) 100 11484 11134 -3.05% 7295.1 4.08 1788.01
s38584
(1452) 200 32906 32804 -0.31% 20845.2 131.7 158.28
s38417
(1636) 200 34752 34516 -0.68% 41204.7 180.84 227.85
s35932
(1728) 200 33864 32370 -4.41% 74544.8 170.15 438.11
表四：TSV 限制下繞線長度的比較 
 
 14 
到更好的繞線長度姐和動態功率解，並且可以對 TSV 的長度和個數作限制。 
 
五. 參考文獻 
 
[1] S. Makar, "A layout-based approach for ordering scan chain flip-flops," in Test 
Conference, 1998. Proceedings., International, 1998, pp. 341-347. 
[2] P. Gupta, et al., "Routing-aware scan chain ordering," in Design Automation 
Conference, 2003. Proceedings of the ASP-DAC 2003. Asia and South Pacific, 
2003, pp. 857-862. 
[3] M. Hirech, et al., "A new approach to scan chain reordering using physical 
design information," in Test Conference, 1998. Proceedings., International, 
1998, pp. 348-355. 
[4] Y. Bonhomme, et al., "Design of routing-constrained low power scan chains," 
in Design, Automation and Test in Europe Conference and Exhibition, 2004. 
Proceedings, 2004, pp. 62-67 Vol.1. 
[5] X. L. Huang and J. Huang, "A routability constrained scan chain ordering 
technique for test power reduction," in Design Automation, 2006. Asia and 
South Pacific Conference on, 2006, p. 5 pp. 
[6] W. Yu-Ze and M. C. T. Chao, "Scan-Chain Reordering for Minimizing 
Scan-Shift Power Based on Non-Specified Test Cubes," in VLSI Test 
Symposium, 2008. VTS 2008. 26th IEEE, 2008, pp. 147-154. 
[7] J. W. Joyner and J. D. Meindl, "Opportunities for reduced power dissipation 
using three-dimensional integration," in Interconnect Technology Conference, 
2002. Proceedings of the IEEE 2002 International, 2002, pp. 148-150. 
[8] C. Ababei, et al., "Placement and routing in 3D integrated circuits," Design & 
Test of Computers, IEEE, vol. 22, pp. 520-531, 2005. 
[9] W. R. Davis, et al., "Demystifying 3D ICs: the pros and cons of going 
vertical," Design & Test of Computers, IEEE, vol. 22, pp. 498-510, 2005. 
[10] X. Yuan and M. Yuchun, "Design space exploration for 3D integrated circuits," 
in Solid-State and Integrated-Circuit Technology, 2008. ICSICT 2008. 9th 
International Conference on, 2008, pp. 2317-2320. 
[11] H. H. S. Lee and K. Chakrabarty, "Test Challenges for 3D Integrated Circuits," 
Design & Test of Computers, IEEE, vol. 26, pp. 26-35, 2009. 
[12] S. Das, et al., "Design tools for 3-D integrated circuits," in Design Automation 
Conference, 2003. Proceedings of the ASP-DAC 2003. Asia and South Pacific, 
2003, pp. 53-56. 
[13] T. Yuh-Fang, et al., "Three-dimensional cache design exploration using 
3DCacti," in Computer Design: VLSI in Computers and Processors, 2005. 
