{
  "elements": {
    "M1": {"type": "mos", "role": "diff_pair_left",  "nets": ["vinp", "n1", "ntail"], "aliases": ["input pair left"]},
    "M2": {"type": "mos", "role": "diff_pair_right", "nets": ["vinn", "n2", "ntail"], "aliases": ["input pair right"]},
    "Mtail": {"type": "mos", "role": "tail_source",   "nets": ["ntail", "0"], "aliases": ["tail"]},

    "M3": {"type": "mos", "role": "pmos_diode_left",  "nets": ["n1", "n1", "VDD"],   "aliases": ["diode PMOS L"]},
    "M4": {"type": "mos", "role": "pmos_mirror_right", "nets": ["n1", "n2", "VDD"], "aliases": ["mirror to right"]},
    "M5": {"type": "mos", "role": "pmos_mirror_left_out",  "nets": ["n1", "nmir", "VDD"],  "aliases": ["left mirrored out"]},
    "M6": {"type": "mos", "role": "pmos_mirror_right_out",  "nets": ["n1", "vout", "VDD"],"aliases": ["right to output"]},

    "M7": {"type": "mos", "role": "nmos_diode_ref",  "nets": ["nmir", "nmir", "0"],   "aliases": ["nref"]},
    "M8": {"type": "mos", "role": "nmos_mirror_out",  "nets": ["nmir", "vout", "0"],   "aliases": ["nout"]},

    "Cload": {"type": "cap", "role": "load", "nets": ["vout", "0"]}
  },
  "nets": ["vinp", "vinn", "n1", "n2", "nmir", "ntail", "vout", "VDD", "vbias_n", "0"],
  "blocks": {}
}

