`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2022/03/16 18:30:04
// Design Name: 
// Module Name: alu_DIS
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


//module alu_DIS#(parameter WIDTH = 6)
//(   
//    input clk,
//    input rst,
//    input [WIDTH-1:0] a,
//    input [WIDTH-1:0] b,
//    input [2:0] s,
//    output  cf,//进位或借位标志
//    output  of,//溢出标志
//    output  zf,//零标志
//    output [7:0] d,
//    output [6:0] led
//);
//wire [WIDTH-1:0] y;
//alu u1(.a(a),.b(b),.s(s),.y(y),.cf(cf),.of(of),.zf(zf));
//DIS d1(.clk(clk),.rst(rst),.y(y),.a(d),.led(led));
//endmodule

