# ğŸ’¡ FPU - Unidade AritmÃ©tica de Ponto Flutuante (T4)

> âŒ¨ï¸ Projeto desenvolvido para a disciplina de **Sistemas Digitais** â€“ PUCRS, 2025/1  
> ğŸ§® Implementa uma FPU em SystemVerilog capaz de realizar **operaÃ§Ãµes de soma e subtraÃ§Ã£o** em ponto flutuante.

---

## ğŸ‘¤ Autor

- **Nome:** Gustavo Gallo  
- **Curso:** Engenharia da ComputaÃ§Ã£o  

---

## ğŸ“Œ CÃ¡lculo de ParÃ¢metros a partir da MatrÃ­cula

Conforme regra do enunciado:

### Resultado final:

| ParÃ¢metro | Valor |
|-----------|--------|
| X (expoente) | 6 bits |
| Y (mantissa) | 25 bits |
| BIAS         | 31      |

---

## ğŸ“ Formato do NÃºmero

| Campo     | Bits     | DescriÃ§Ã£o                    |
|-----------|----------|-------------------------------|
| Sinal     | [31]     | Bit de sinal (0 = +, 1 = -)   |
| Expoente  | [30:25]  | 6 bits (com BIAS 31)          |
| Mantissa  | [24:0]   | 25 bits       |

---

## âœ… Objetivo

Implementar uma **FPU (Floating Point Unit)** funcional para simular operaÃ§Ãµes com nÃºmeros em ponto flutuante, realizando:

- ğŸ§© ExtraÃ§Ã£o dos campos (sinal, expoente e mantissa)
- ğŸ”„ Alinhamento dos operandos
- â• OperaÃ§Ã£o de soma ou subtraÃ§Ã£o
- ğŸ“ NormalizaÃ§Ã£o e ajuste de expoente
- âš ï¸ GeraÃ§Ã£o de status (`EXACT`, `OVERFLOW`, `UNDERFLOW`, `INEXACT`)

---

## ğŸ“ Estrutura do Projeto

| Arquivo         | DescriÃ§Ã£o                                      |
|-----------------|------------------------------------------------|
| `FPU.sv`        | ImplementaÃ§Ã£o da FPU com mÃ¡quina de estados    |
| `tb_FPU.sv`     | Testbench com 10 casos de teste                |
| `sim.do`        | Script para uso no ModelSim/QuestaSim          |
| `fpu_range.png` | GrÃ¡fico com o espectro numÃ©rico representÃ¡vel |

---

## ğŸ§ª Casos de Teste

```verilog
// Exemplo: 1.5 + 2.25
op_A_in <= {1'b0, 6'b011111, 25'b1000000000000000000000000}; // 1.5
op_B_in <= {1'b0, 6'b100000, 25'b0010000000000000000000000}; // 2.25
// Resultado esperado: 3.75 â†’ data_out == 0x41C00000


