#include "CPU/CPU.hpp"
#include "gtest/gtest.h"

namespace SHG
{
	// INC BC
	// Opcode: 0x03
	TEST(CPU, INC_BC)
	{
		GTEST_FAIL();
	}

	// INC DE
	// Opcode: 0x13
	TEST(CPU, INC_DE)
	{
		GTEST_FAIL();
	}

	// INC HL
	// Opcode: 0x23
	TEST(CPU, INC_HL)
	{
		GTEST_FAIL();
	}

	// INC SP
	// Opcode: 0x33
	TEST(CPU, INC_SP)
	{
		GTEST_FAIL();
	}

	// INC B
	// Opcode: 0x04
	TEST(CPU, INC_B)
	{
		GTEST_FAIL();
	}

	// INC D
	// Opcode: 0x14
	TEST(CPU, INC_D)
	{
		GTEST_FAIL();
	}

	// INC H
	// Opcode: 0x24
	TEST(CPU, INC_H)
	{
		GTEST_FAIL();
	}

	// INC (HL)
	// Opcode: 0x34
	TEST(CPU, INC_ADDR_HL)
	{
		GTEST_FAIL();
	}

	// DEC B
	// Opcode: 0x05
	TEST(CPU, DEC_B)
	{
		GTEST_FAIL();
	}

	// DEC D
	// Opcode: 0x15
	TEST(CPU, DEC_D)
	{
		GTEST_FAIL();
	}

	// DEC H
	// Opcode: 0x25
	TEST(CPU, DEC_H)
	{
		GTEST_FAIL();
	}

	// DEC (HL)
	// Opcode: 0x35
	TEST(CPU, DEC_ADDR_HL)
	{
		GTEST_FAIL();
	}

	// DAA
	// Opcode: 0x27
	TEST(CPU, DAA)
	{
		GTEST_FAIL();
	}

	// SCF
	// Opcode: 0x37
	TEST(CPU, SCF)
	{
		GTEST_FAIL();
	}

	// ADD HL, BC
	// Opcode: 0x09
	TEST(CPU, ADD_HL_BC)
	{
		GTEST_FAIL();
	}

	// ADD HL, DE
	// Opcode: 0x19
	TEST(CPU, ADD_HL_DE)
	{
		GTEST_FAIL();
	}

	// ADD HL, HL
	// Opcode: 0x29
	TEST(CPU, ADD_HL_HL)
	{
		GTEST_FAIL();
	}

	// ADD HL, SP
	// Opcode: 0x39
	TEST(CPU, ADD_HL_SP)
	{
		GTEST_FAIL();
	}

	// DEC BC
	// Opcode: 0x0B
	TEST(CPU, DEC_BC)
	{
		GTEST_FAIL();
	}

	// DEC DE
	// Opcode: 0x1B
	TEST(CPU, DEC_DE)
	{
		GTEST_FAIL();
	}

	// DEC HL
	// Opcode: 0x2B
	TEST(CPU, DEC_HL)
	{
		GTEST_FAIL();
	}

	// DEC SP
	// Opcode: 0x3B
	TEST(CPU, DEC_SP)
	{
		GTEST_FAIL();
	}

	// INC C
	// Opcode: 0x0C
	TEST(CPU, INC_C)
	{
		GTEST_FAIL();
	}

	// INC E
	// Opcode: 0x1C
	TEST(CPU, INC_E)
	{
		GTEST_FAIL();
	}

	// INC L
	// Opcode: 0x2C
	TEST(CPU, INC_L)
	{
		GTEST_FAIL();
	}

	// INC A
	// Opcode: 0x3C
	TEST(CPU, INC_A)
	{
		GTEST_FAIL();
	}

	// DEC C
	// Opcode: 0x0D
	TEST(CPU, DEC_C)
	{
		GTEST_FAIL();
	}

	// DEC E
	// Opcode: 0x1D
	TEST(CPU, DEC_E)
	{
		GTEST_FAIL();
	}

	// DEC L
	// Opcode: 0x2D
	TEST(CPU, DEC_L)
	{
		GTEST_FAIL();
	}

	// DEC A
	// Opcode: 0x3D
	TEST(CPU, DEC_A)
	{
		GTEST_FAIL();
	}

	// CPL
	// Opcode: 0x2F
	TEST(CPU, CPL)
	{
		GTEST_FAIL();
	}

	// CCF
	// Opcode: 0x3F
	TEST(CPU, CCF)
	{
		GTEST_FAIL();
	}

	// ADD A, B
	// Opcode: 0x80
	TEST(CPU, ADD_A_B)
	{
		GTEST_FAIL();
	}

	// ADD A, C
	// Opcode: 0x81
	TEST(CPU, ADD_A_C)
	{
		GTEST_FAIL();
	}

	// ADD A, D
	// Opcode: 0x82
	TEST(CPU, ADD_A_D)
	{
		GTEST_FAIL();
	}

	// ADD A, E
	// Opcode: 0x83
	TEST(CPU, ADD_A_E)
	{
		GTEST_FAIL();
	}

	// ADD A, H
	// Opcode: 0x84
	TEST(CPU, ADD_A_H)
	{
		GTEST_FAIL();
	}

	// ADD A, L
	// Opcode: 0x85
	TEST(CPU, ADD_A_L)
	{
		GTEST_FAIL();
	}

	// ADD A, (HL)
	// Opcode: 0x86
	TEST(CPU, ADD_A_HL)
	{
		GTEST_FAIL();
	}

	// ADD A, A
	// Opcode: 0x87
	TEST(CPU, ADD_A_A)
	{
		GTEST_FAIL();
	}

	// ADC A, B
	// Opcode: 0x88
	TEST(CPU, ADC_A_B)
	{
		GTEST_FAIL();
	}

	// ADC A, C
	// Opcode: 0x89
	TEST(CPU, ADC_A_C)
	{
		GTEST_FAIL();
	}

	// ADC A, D
	// Opcode: 0x8A
	TEST(CPU, ADC_A_D)
	{
		GTEST_FAIL();
	}

	// ADC A, E
	// Opcode: 0x8B
	TEST(CPU, ADC_A_E)
	{
		GTEST_FAIL();
	}

	// ADC A, H
	// Opcode: 0x8C
	TEST(CPU, ADC_A_H)
	{
		GTEST_FAIL();
	}

	// ADC A, L
	// Opcode: 0x8D
	TEST(CPU, ADC_A_L)
	{
		GTEST_FAIL();
	}

	// ADC A, (HL)
	// Opcode: 0x8E
	TEST(CPU, ADC_A_HL)
	{
		GTEST_FAIL();
	}

	// SUB A, B
	// Opcode: 0x90
	TEST(CPU, SUB_A_B)
	{
		GTEST_FAIL();
	}

	// SUB A, C
	// Opcode: 0x91
	TEST(CPU, SUB_A_C)
	{
		GTEST_FAIL();
	}

	// SUB A, D
	// Opcode: 0x92
	TEST(CPU, SUB_A_D)
	{
		GTEST_FAIL();
	}

	// SUB A, E
	// Opcode: 0x93
	TEST(CPU, SUB_A_E)
	{
		GTEST_FAIL();
	}

	// SUB A, H
	// Opcode: 0x94
	TEST(CPU, SUB_A_H)
	{
		GTEST_FAIL();
	}

	// SUB A, L
	// Opcode: 0x95
	TEST(CPU, SUB_A_L)
	{
		GTEST_FAIL();
	}

	// SUB A, (HL)
	// Opcode: 0x96
	TEST(CPU, SUB_A_HL)
	{
		GTEST_FAIL();
	}

	// SUB A, A
	// Opcode: 0x97
	TEST(CPU, SUB_A_A)
	{
		GTEST_FAIL();
	}

	// SBC A, B
	// Opcode: 0x98
	TEST(CPU, SBC_A_B)
	{
		GTEST_FAIL();
	}

	// SBC A, C
	// Opcode: 0x99
	TEST(CPU, SBC_A_C)
	{
		GTEST_FAIL();
	}

	// SBC A, D
	// Opcode: 0x9A
	TEST(CPU, SBC_A_D)
	{
		GTEST_FAIL();
	}

	// SBC A, E
	// Opcode: 0x9B
	TEST(CPU, SBC_A_E)
	{
		GTEST_FAIL();
	}

	// SBC A, H
	// Opcode: 0x9C
	TEST(CPU, SBC_A_H)
	{
		GTEST_FAIL();
	}

	// SBC A, L
	// Opcode: 0x9D
	TEST(CPU, SBC_A_L)
	{
		GTEST_FAIL();
	}

	// SBC A, (HL)
	// Opcode: 0x9E
	TEST(CPU, SBC_A_HL)
	{
		GTEST_FAIL();
	}

	// SBC A, A
	// Opcode: 0x9F
	TEST(CPU, SBC_A_A)
	{
		GTEST_FAIL();
	}

	// AND A, B
	// Opcode: 0xA0
	TEST(CPU, AND_A_B)
	{
		GTEST_FAIL();
	}

	// AND A, C
	// Opcode: 0xA1
	TEST(CPU, AND_A_C)
	{
		GTEST_FAIL();
	}

	// AND A, D
	// Opcode: 0xA2
	TEST(CPU, AND_A_D)
	{
		GTEST_FAIL();
	}

	// AND A, E
	// Opcode: 0xA3
	TEST(CPU, AND_A_E)
	{
		GTEST_FAIL();
	}

	// AND A, H
	// Opcode: 0xA4
	TEST(CPU, AND_A_H)
	{
		GTEST_FAIL();
	}

	// AND A, L
	// Opcode: 0xA5
	TEST(CPU, AND_A_L)
	{
		GTEST_FAIL();
	}

	// AND A, (HL)
	// Opcode: 0xA6
	TEST(CPU, AND_A_HL)
	{
		GTEST_FAIL();
	}

	// AND A, A
	// Opcode: 0xA7
	TEST(CPU, AND_A_A)
	{
		GTEST_FAIL();
	}

	// XOR A, B
	// Opcode: 0xA8
	TEST(CPU, XOR_A_B)
	{
		GTEST_FAIL();
	}

	// XOR A, C
	// Opcode: 0xA9
	TEST(CPU, XOR_A_C)
	{
		GTEST_FAIL();
	}

	// XOR A, D
	// Opcode: 0xAA
	TEST(CPU, XOR_A_D)
	{
		GTEST_FAIL();
	}

	// XOR A, E
	// Opcode: 0xAB
	TEST(CPU, XOR_A_E)
	{
		GTEST_FAIL();
	}

	// XOR A, H
	// Opcode: 0xAC
	TEST(CPU, XOR_A_H)
	{
		GTEST_FAIL();
	}

	// XOR A, L
	// Opcode: 0xAD
	TEST(CPU, XOR_A_L)
	{
		GTEST_FAIL();
	}

	// XOR A, (HL)
	// Opcode: 0xAE
	TEST(CPU, XOR_A_HL)
	{
		GTEST_FAIL();
	}

	// XOR A, A
	// Opcode: 0xAF
	TEST(CPU, XOR_A_A)
	{
		GTEST_FAIL();
	}

	// OR A, B
	// Opcode: 0xB0
	TEST(CPU, OR_A_B)
	{
		GTEST_FAIL();
	}

	// OR A, C
	// Opcode: 0xB1
	TEST(CPU, OR_A_C)
	{
		GTEST_FAIL();
	}

	// OR A, D
	// Opcode: 0xB2
	TEST(CPU, OR_A_D)
	{
		GTEST_FAIL();
	}

	// OR A, E
	// Opcode: 0xB3
	TEST(CPU, OR_A_E)
	{
		GTEST_FAIL();
	}

	// OR A, H
	// Opcode: 0xB4
	TEST(CPU, OR_A_H)
	{
		GTEST_FAIL();
	}

	// OR A, L
	// Opcode: 0xB5
	TEST(CPU, OR_A_L)
	{
		GTEST_FAIL();
	}

	// OR A, (HL)
	// Opcode: 0xB6
	TEST(CPU, OR_A_HL)
	{
		GTEST_FAIL();
	}

	// OR A, A
	// Opcode: 0xB7
	TEST(CPU, OR_A_A)
	{
		GTEST_FAIL();
	}

	// CP A, B
	// Opcode: 0xB8
	TEST(CPU, CP_A_B)
	{
		GTEST_FAIL();
	}

	// CP A, C
	// Opcode: 0xB9
	TEST(CPU, CP_A_C)
	{
		GTEST_FAIL();
	}

	// CP A, D
	// Opcode: 0xBA
	TEST(CPU, CP_A_D)
	{
		GTEST_FAIL();
	}

	// CP A, E
	// Opcode: 0xBB
	TEST(CPU, CP_A_E)
	{
		GTEST_FAIL();
	}

	// CP A, H
	// Opcode: 0xBC
	TEST(CPU, CP_A_H)
	{
		GTEST_FAIL();
	}

	// CP A, L
	// Opcode: 0xBD
	TEST(CPU, CP_A_L)
	{
		GTEST_FAIL();
	}

	// CP A, (HL)
	// Opcode: 0xBE
	TEST(CPU, CP_A_HL)
	{
		GTEST_FAIL();
	}

	// CP A, A
	// Opcode: 0xBF
	TEST(CPU, CP_A_A)
	{
		GTEST_FAIL();
	}

	// ADD A, U8
	// Opcode: 0xC6
	TEST(CPU, ADD_A_U8)
	{
		GTEST_FAIL();
	}

	// SUB A, U8
	// Opcode: 0xD6
	TEST(CPU, SUB_A_U8)
	{
		GTEST_FAIL();
	}

	// AND A, U8
	// Opcode: 0xE6
	TEST(CPU, AND_A_U8)
	{
		GTEST_FAIL();
	}

	// OR A, U8
	// Opcode: 0xF6
	TEST(CPU, OR_A_U8)
	{
		GTEST_FAIL();
	}

	// ADD SP, I8
	// Opcode: 0xE8
	TEST(CPU, ADD_SP_I8)
	{
		GTEST_FAIL();
	}

	// LD HL, SP + I8
	// Opcode: 0xC6
	TEST(CPU, LD_HL_SPI8)
	{
		GTEST_FAIL();
	}

	// ADC A, U8
	// Opcode: 0xCE
	TEST(CPU, ADC_A_U8)
	{
		GTEST_FAIL();
	}

	// SBC A, U8
	// Opcode: 0xDE
	TEST(CPU, SBC_A_U8)
	{
		GTEST_FAIL();
	}

	// XOR A, U8
	// Opcode: 0xEE
	TEST(CPU, XOR_A_U8)
	{
		GTEST_FAIL();
	}

	// CP A, U8
	// Opcode: 0xFE
	TEST(CPU, CP_A_U8)
	{
		GTEST_FAIL();
	}
}