## Simple Wire

Wire是一種資料型態，用於模組與模組之間的連接，或宣告內部訊號。實際上的作用就是傳輸訊號，當一個wire被宣告時他就可以在模組之間傳遞訊號，就像一條真正的導線

### Problem：

創建一個具有一個輸入和一個輸出，行為類似電線的模組

![P1](https://github.com/freexd0m0329/HDLBits/blob/main/Ch2_VerilogLanguague/Ch2-1_Basics/L01_SimpleWire/P1.jpg?raw=true)

### Waveform：

![waveform](https://github.com/freexd0m0329/HDLBits/blob/main/Ch2_VerilogLanguague/Ch2-1_Basics/L01_SimpleWire/waveform.png?raw=true)