tx_app2hip_sc_fifo_48x512.v,verilog,xil_defaultlib,../../../../scfifo.srcs/sources_1/ip/tx_app2hip_sc_fifo_48x512/sim/tx_app2hip_sc_fifo_48x512.v,
glbl.v,Verilog,xil_defaultlib,glbl.v
