CORE
main.v
--module main --bound 9 --k-induction
^EXIT=10$
^SIGNAL=0$
^\[Verilog::main.property.p1] .* FAILURE$
--
^warning: ignoring
