MDF Database:  version 1.0
MDF_INFO | main | XC95288XL-6-TQ144
MACROCELL | 12 | 1 | numRightReg<1>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 113 | 5 | 3 | 1 | 0 | 15 | 2 | 15 | 9 | 14 | 5 | 1 | 7 | 14 | 9 | 2 | 15 | 4 | 9 | 4 | 3 | 3 | 16 | 4 | 16 | 3 | 8 | 3 | 9 | 8 | 5 | 2 | 16 | 2 | 13 | 3 | 14 | 6 | 3 | 11 | 5 | 11 | 3 | 11 | 4 | 11 | 8 | 9 | 1 | 9 | 3 | 6 | 8 | 8 | 9 | 6 | 5 | 8 | 12 | 6 | 6 | 5 | 5 | 8 | 7 | 5 | 17 | 4 | 14 | 5 | 9 | 8 | 0 | 6 | 13 | 5 | 13 | 8 | 4 | 8 | 2 | 2 | 8 | 2 | 5 | 2 | 4 | 6 | 17 | 8 | 16 | 0 | 6 | 1 | 2 | 1 | 3 | 1 | 11 | 1 | 17 | 2 | 0 | 2 | 1 | 2 | 2 | 2 | 3 | 2 | 7 | 2 | 10 | 2 | 11 | 2 | 12 | 3 | 7 | 4 | 0 | 4 | 1 | 4 | 2 | 4 | 4 | 4 | 5 | 4 | 7 | 4 | 8 | 4 | 10 | 4 | 11 | 4 | 12 | 4 | 13 | 4 | 15 | 4 | 17 | 5 | 0 | 5 | 1 | 5 | 2 | 5 | 4 | 5 | 6 | 5 | 7 | 5 | 8 | 5 | 10 | 5 | 11 | 5 | 12 | 5 | 15 | 5 | 16 | 6 | 1 | 6 | 2 | 6 | 4 | 6 | 7 | 6 | 9 | 6 | 10 | 6 | 11 | 6 | 12 | 6 | 14 | 6 | 15 | 6 | 16 | 8 | 1 | 8 | 6 | 8 | 8 | 8 | 10 | 8 | 11 | 8 | 13 | 8 | 14 | 8 | 15 | 8 | 17 | 9 | 0 | 9 | 2 | 9 | 12 | 9 | 13 | 14 | 16 | 15 | 5 | 15 | 6 | 15 | 12 | 15 | 13
INPUTS | 1 | numRight<1>
INPUTP | 1 | 226
EQ | 2 | 
   numRightReg<1>.D = numRight<1>;
   numRightReg<1>.CLK = clkNumRight;	// GCK
GLOBALS | 1 | 2 | clkNumRight

MACROCELL | 12 | 2 | numRightReg<0>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 98 | 0 | 3 | 1 | 1 | 14 | 16 | 15 | 9 | 14 | 5 | 1 | 7 | 14 | 9 | 2 | 10 | 3 | 15 | 4 | 8 | 4 | 2 | 3 | 16 | 4 | 16 | 3 | 8 | 3 | 10 | 2 | 15 | 2 | 13 | 3 | 14 | 10 | 11 | 10 | 9 | 6 | 3 | 3 | 2 | 2 | 11 | 10 | 10 | 9 | 1 | 9 | 3 | 6 | 8 | 8 | 9 | 6 | 5 | 8 | 11 | 6 | 4 | 5 | 5 | 8 | 7 | 5 | 16 | 4 | 13 | 5 | 9 | 8 | 0 | 6 | 13 | 5 | 13 | 2 | 7 | 2 | 3 | 2 | 4 | 6 | 17 | 8 | 16 | 5 | 3 | 0 | 2 | 0 | 6 | 1 | 2 | 1 | 3 | 1 | 11 | 1 | 17 | 2 | 0 | 2 | 1 | 2 | 2 | 3 | 7 | 4 | 0 | 4 | 1 | 4 | 7 | 4 | 11 | 4 | 12 | 4 | 17 | 5 | 0 | 5 | 1 | 5 | 2 | 5 | 6 | 5 | 7 | 5 | 8 | 5 | 10 | 5 | 11 | 5 | 12 | 5 | 15 | 6 | 1 | 6 | 2 | 6 | 7 | 6 | 9 | 6 | 10 | 6 | 11 | 6 | 12 | 6 | 14 | 6 | 15 | 6 | 16 | 8 | 1 | 8 | 2 | 8 | 6 | 8 | 8 | 8 | 10 | 8 | 13 | 8 | 15 | 8 | 17 | 9 | 0 | 9 | 2 | 9 | 12 | 9 | 13 | 9 | 17 | 14 | 15 | 15 | 6 | 15 | 12 | 15 | 13
INPUTS | 1 | numRight<0>
INPUTP | 1 | 225
EQ | 2 | 
   numRightReg<0>.D = numRight<0>;
   numRightReg<0>.CLK = clkNumRight;	// GCK
GLOBALS | 1 | 2 | clkNumRight

MACROCELL | 12 | 0 | numRightReg<2>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 114 | 5 | 3 | 0 | 6 | 15 | 2 | 15 | 9 | 14 | 5 | 1 | 7 | 14 | 9 | 2 | 15 | 4 | 9 | 4 | 3 | 3 | 16 | 4 | 16 | 3 | 8 | 3 | 9 | 10 | 12 | 10 | 13 | 2 | 16 | 2 | 13 | 10 | 16 | 3 | 14 | 10 | 4 | 10 | 8 | 3 | 7 | 9 | 1 | 9 | 11 | 6 | 8 | 8 | 9 | 6 | 5 | 8 | 12 | 6 | 6 | 9 | 3 | 5 | 17 | 4 | 14 | 10 | 0 | 5 | 9 | 8 | 0 | 6 | 13 | 5 | 14 | 8 | 4 | 8 | 2 | 2 | 9 | 2 | 6 | 2 | 4 | 6 | 17 | 10 | 2 | 1 | 3 | 1 | 11 | 1 | 17 | 2 | 0 | 2 | 1 | 2 | 2 | 2 | 3 | 2 | 5 | 2 | 7 | 2 | 8 | 2 | 10 | 2 | 11 | 2 | 12 | 4 | 0 | 4 | 1 | 4 | 2 | 4 | 4 | 4 | 5 | 4 | 7 | 4 | 8 | 4 | 10 | 4 | 11 | 4 | 12 | 4 | 13 | 4 | 15 | 4 | 17 | 5 | 0 | 5 | 1 | 5 | 7 | 5 | 8 | 5 | 10 | 5 | 11 | 5 | 12 | 5 | 13 | 5 | 15 | 5 | 16 | 6 | 1 | 6 | 3 | 6 | 4 | 6 | 7 | 6 | 9 | 6 | 10 | 6 | 11 | 6 | 12 | 6 | 14 | 6 | 16 | 8 | 1 | 8 | 7 | 8 | 8 | 8 | 10 | 8 | 11 | 8 | 13 | 8 | 16 | 8 | 17 | 9 | 0 | 9 | 2 | 9 | 4 | 9 | 5 | 9 | 6 | 9 | 12 | 9 | 13 | 9 | 17 | 10 | 1 | 10 | 17 | 14 | 16 | 15 | 5 | 15 | 6 | 15 | 12 | 15 | 13
INPUTS | 1 | numRight<2>
INPUTP | 1 | 227
EQ | 2 | 
   numRightReg<2>.D = numRight<2>;
   numRightReg<2>.CLK = clkNumRight;	// GCK
GLOBALS | 1 | 2 | clkNumRight

MACROCELL | 12 | 6 | numLeftReg<4>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 55 | 5 | 3 | 15 | 11 | 14 | 7 | 1 | 7 | 4 | 9 | 12 | 13 | 4 | 3 | 12 | 12 | 1 | 3 | 2 | 2 | 4 | 6 | 2 | 17 | 2 | 14 | 10 | 11 | 8 | 9 | 12 | 14 | 5 | 5 | 8 | 7 | 5 | 17 | 12 | 11 | 4 | 14 | 6 | 2 | 5 | 9 | 8 | 0 | 5 | 14 | 5 | 7 | 8 | 4 | 2 | 9 | 2 | 6 | 2 | 1 | 2 | 3 | 10 | 3 | 8 | 16 | 4 | 17 | 5 | 2 | 5 | 4 | 5 | 6 | 5 | 8 | 5 | 10 | 5 | 11 | 8 | 1 | 8 | 2 | 8 | 5 | 8 | 6 | 8 | 8 | 8 | 10 | 8 | 14 | 8 | 15 | 8 | 17 | 10 | 2 | 10 | 4 | 14 | 5 | 14 | 6 | 14 | 8 | 15 | 9
INPUTS | 1 | numLeft<4>
INPUTP | 1 | 254
EQ | 2 | 
   numLeftReg<4>.D = numLeft<4>;
   numLeftReg<4>.CLK = clkNumLeft;	// GCK
GLOBALS | 1 | 2 | clkNumLeft

MACROCELL | 12 | 4 | numLeftReg<6>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 38 | 5 | 3 | 1 | 0 | 10 | 8 | 1 | 7 | 14 | 14 | 11 | 12 | 10 | 5 | 11 | 11 | 10 | 7 | 1 | 3 | 2 | 2 | 11 | 6 | 2 | 17 | 2 | 14 | 10 | 9 | 10 | 10 | 10 | 6 | 5 | 9 | 11 | 13 | 2 | 9 | 2 | 6 | 2 | 1 | 2 | 4 | 8 | 16 | 0 | 6 | 4 | 17 | 5 | 2 | 5 | 4 | 5 | 5 | 5 | 7 | 5 | 8 | 5 | 10 | 5 | 11 | 8 | 14 | 8 | 15 | 14 | 9 | 14 | 13 | 14 | 15
INPUTS | 1 | numLeft<6>
INPUTP | 1 | 256
EQ | 2 | 
   numLeftReg<6>.D = numLeft<6>;
   numLeftReg<6>.CLK = clkNumLeft;	// GCK
GLOBALS | 1 | 2 | clkNumLeft

MACROCELL | 12 | 9 | numLeftReg<1>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 117 | 1 | 1 | 14 | 9 | 15 | 6 | 9 | 12 | 1 | 2 | 14 | 14 | 4 | 9 | 4 | 3 | 4 | 16 | 2 | 2 | 4 | 6 | 8 | 5 | 2 | 16 | 2 | 13 | 6 | 3 | 11 | 5 | 11 | 3 | 11 | 4 | 11 | 8 | 11 | 0 | 9 | 1 | 9 | 10 | 7 | 10 | 6 | 8 | 9 | 14 | 8 | 9 | 6 | 5 | 8 | 12 | 6 | 6 | 7 | 12 | 9 | 8 | 7 | 8 | 5 | 5 | 8 | 7 | 5 | 17 | 4 | 14 | 6 | 2 | 9 | 17 | 7 | 4 | 5 | 9 | 8 | 0 | 6 | 13 | 5 | 13 | 5 | 7 | 8 | 2 | 2 | 8 | 2 | 5 | 2 | 1 | 2 | 3 | 11 | 17 | 7 | 14 | 6 | 17 | 8 | 16 | 5 | 3 | 7 | 1 | 7 | 11 | 9 | 3 | 1 | 0 | 1 | 11 | 1 | 17 | 2 | 0 | 2 | 7 | 2 | 10 | 2 | 15 | 4 | 1 | 4 | 2 | 4 | 4 | 4 | 5 | 4 | 7 | 4 | 8 | 4 | 10 | 4 | 11 | 4 | 12 | 4 | 13 | 4 | 15 | 5 | 0 | 5 | 2 | 5 | 4 | 5 | 6 | 5 | 8 | 5 | 11 | 5 | 15 | 5 | 16 | 6 | 0 | 6 | 1 | 6 | 4 | 6 | 7 | 6 | 9 | 6 | 10 | 6 | 11 | 6 | 12 | 6 | 14 | 6 | 15 | 6 | 16 | 7 | 0 | 7 | 2 | 7 | 3 | 7 | 5 | 7 | 7 | 7 | 9 | 7 | 13 | 7 | 15 | 7 | 16 | 8 | 1 | 8 | 6 | 8 | 10 | 8 | 11 | 8 | 13 | 8 | 14 | 8 | 15 | 8 | 17 | 9 | 0 | 9 | 2 | 9 | 7 | 9 | 9 | 9 | 11 | 15 | 13
INPUTS | 1 | numLeft<1>
INPUTP | 1 | 242
EQ | 2 | 
   numLeftReg<1>.D = numLeft<1>;
   numLeftReg<1>.CLK = clkNumLeft;	// GCK
GLOBALS | 1 | 2 | clkNumLeft

MACROCELL | 12 | 8 | numLeftReg<2>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 120 | 9 | 6 | 15 | 4 | 15 | 5 | 10 | 17 | 1 | 8 | 4 | 9 | 4 | 3 | 4 | 15 | 2 | 2 | 4 | 6 | 10 | 12 | 10 | 13 | 2 | 16 | 2 | 13 | 10 | 16 | 10 | 1 | 10 | 8 | 6 | 1 | 9 | 1 | 9 | 11 | 7 | 10 | 6 | 8 | 8 | 9 | 6 | 4 | 8 | 12 | 6 | 6 | 7 | 12 | 9 | 3 | 5 | 5 | 8 | 7 | 5 | 17 | 4 | 14 | 6 | 2 | 9 | 17 | 7 | 4 | 9 | 16 | 5 | 9 | 8 | 0 | 6 | 13 | 5 | 14 | 5 | 7 | 8 | 4 | 2 | 9 | 2 | 6 | 2 | 1 | 2 | 0 | 9 | 13 | 7 | 14 | 6 | 17 | 8 | 16 | 5 | 3 | 7 | 1 | 7 | 11 | 1 | 11 | 1 | 17 | 2 | 4 | 2 | 5 | 2 | 7 | 2 | 8 | 2 | 10 | 2 | 11 | 2 | 15 | 4 | 1 | 4 | 2 | 4 | 4 | 4 | 5 | 4 | 7 | 4 | 8 | 4 | 10 | 4 | 11 | 4 | 12 | 4 | 13 | 4 | 16 | 4 | 17 | 5 | 0 | 5 | 2 | 5 | 4 | 5 | 6 | 5 | 11 | 5 | 12 | 5 | 13 | 5 | 15 | 5 | 16 | 6 | 0 | 6 | 3 | 6 | 5 | 6 | 7 | 6 | 9 | 6 | 10 | 6 | 12 | 6 | 14 | 6 | 15 | 6 | 16 | 7 | 0 | 7 | 2 | 7 | 3 | 7 | 5 | 7 | 6 | 7 | 13 | 7 | 15 | 7 | 16 | 7 | 17 | 8 | 1 | 8 | 2 | 8 | 5 | 8 | 6 | 8 | 8 | 8 | 10 | 8 | 11 | 8 | 13 | 8 | 14 | 8 | 15 | 8 | 17 | 9 | 0 | 9 | 2 | 9 | 4 | 9 | 5 | 9 | 12 | 14 | 9 | 15 | 13
INPUTS | 1 | numLeft<2>
INPUTP | 1 | 251
EQ | 2 | 
   numLeftReg<2>.D = numLeft<2>;
   numLeftReg<2>.CLK = clkNumLeft;	// GCK
GLOBALS | 1 | 2 | clkNumLeft

MACROCELL | 12 | 7 | numLeftReg<3>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 99 | 5 | 3 | 14 | 5 | 15 | 11 | 14 | 7 | 1 | 3 | 4 | 9 | 4 | 3 | 4 | 15 | 2 | 2 | 4 | 6 | 10 | 14 | 10 | 15 | 2 | 17 | 2 | 14 | 9 | 16 | 9 | 1 | 6 | 8 | 8 | 9 | 6 | 4 | 8 | 12 | 6 | 6 | 7 | 12 | 9 | 2 | 5 | 5 | 8 | 7 | 5 | 17 | 4 | 14 | 6 | 2 | 10 | 0 | 9 | 15 | 5 | 9 | 8 | 0 | 6 | 13 | 5 | 14 | 5 | 7 | 8 | 2 | 2 | 9 | 2 | 6 | 2 | 1 | 2 | 3 | 9 | 13 | 6 | 17 | 8 | 16 | 1 | 11 | 2 | 0 | 2 | 4 | 2 | 5 | 2 | 7 | 2 | 8 | 2 | 10 | 2 | 11 | 2 | 16 | 4 | 2 | 4 | 4 | 4 | 8 | 4 | 10 | 4 | 13 | 4 | 17 | 5 | 0 | 5 | 2 | 5 | 4 | 5 | 6 | 5 | 8 | 5 | 11 | 5 | 13 | 5 | 15 | 5 | 16 | 6 | 0 | 6 | 1 | 6 | 3 | 6 | 5 | 6 | 7 | 6 | 9 | 6 | 10 | 6 | 11 | 6 | 12 | 6 | 14 | 6 | 15 | 6 | 16 | 8 | 1 | 8 | 5 | 8 | 6 | 8 | 8 | 8 | 10 | 8 | 11 | 8 | 13 | 8 | 14 | 8 | 15 | 8 | 17 | 9 | 0 | 9 | 3 | 9 | 4 | 9 | 5 | 9 | 6 | 9 | 14 | 10 | 1 | 10 | 17 | 15 | 6 | 15 | 12
INPUTS | 1 | numLeft<3>
INPUTP | 1 | 253
EQ | 2 | 
   numLeftReg<3>.D = numLeft<3>;
   numLeftReg<3>.CLK = clkNumLeft;	// GCK
GLOBALS | 1 | 2 | clkNumLeft

MACROCELL | 12 | 10 | numLeftReg<0>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 110 | 0 | 4 | 1 | 1 | 14 | 16 | 15 | 6 | 9 | 17 | 1 | 2 | 14 | 9 | 3 | 5 | 3 | 15 | 4 | 5 | 4 | 0 | 3 | 17 | 4 | 15 | 2 | 2 | 4 | 6 | 2 | 15 | 2 | 12 | 6 | 3 | 3 | 7 | 3 | 2 | 2 | 11 | 11 | 0 | 9 | 1 | 3 | 1 | 9 | 10 | 7 | 10 | 6 | 8 | 8 | 9 | 6 | 5 | 3 | 0 | 8 | 11 | 6 | 4 | 7 | 12 | 9 | 9 | 7 | 8 | 5 | 2 | 8 | 7 | 11 | 2 | 5 | 16 | 4 | 11 | 6 | 2 | 7 | 4 | 5 | 9 | 8 | 0 | 6 | 13 | 11 | 1 | 5 | 13 | 5 | 7 | 2 | 7 | 2 | 4 | 2 | 1 | 2 | 3 | 7 | 14 | 6 | 17 | 8 | 14 | 5 | 3 | 7 | 1 | 7 | 11 | 9 | 3 | 0 | 2 | 0 | 3 | 0 | 6 | 1 | 0 | 1 | 11 | 1 | 17 | 2 | 0 | 2 | 10 | 3 | 3 | 4 | 4 | 4 | 10 | 4 | 16 | 5 | 0 | 5 | 1 | 5 | 6 | 5 | 11 | 5 | 12 | 5 | 15 | 6 | 1 | 6 | 7 | 6 | 9 | 6 | 10 | 6 | 11 | 6 | 12 | 6 | 14 | 6 | 15 | 6 | 16 | 7 | 0 | 7 | 2 | 7 | 3 | 7 | 5 | 7 | 6 | 7 | 7 | 7 | 9 | 7 | 13 | 7 | 15 | 7 | 16 | 7 | 17 | 8 | 1 | 8 | 2 | 8 | 6 | 8 | 13 | 8 | 17 | 9 | 0 | 9 | 2 | 9 | 7 | 9 | 8 | 9 | 11 | 9 | 12 | 9 | 13 | 15 | 13
INPUTS | 1 | numLeft<0>
INPUTP | 1 | 240
EQ | 2 | 
   numLeftReg<0>.D = numLeft<0>;
   numLeftReg<0>.CLK = clkNumLeft;	// GCK
GLOBALS | 1 | 2 | clkNumLeft

MACROCELL | 12 | 5 | numLeftReg<5>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 46 | 5 | 3 | 0 | 6 | 15 | 3 | 14 | 5 | 1 | 9 | 10 | 8 | 11 | 10 | 10 | 5 | 11 | 9 | 10 | 7 | 4 | 0 | 2 | 2 | 11 | 7 | 2 | 17 | 2 | 14 | 10 | 11 | 10 | 10 | 8 | 7 | 11 | 14 | 5 | 9 | 8 | 0 | 5 | 14 | 5 | 7 | 2 | 9 | 2 | 6 | 2 | 1 | 2 | 4 | 8 | 16 | 1 | 3 | 1 | 7 | 1 | 8 | 1 | 10 | 5 | 2 | 5 | 4 | 5 | 8 | 5 | 10 | 5 | 11 | 8 | 1 | 8 | 2 | 8 | 5 | 8 | 6 | 8 | 14 | 8 | 15 | 8 | 17 | 10 | 6 | 14 | 16
INPUTS | 1 | numLeft<5>
INPUTP | 1 | 255
EQ | 2 | 
   numLeftReg<5>.D = numLeft<5>;
   numLeftReg<5>.CLK = clkNumLeft;	// GCK
GLOBALS | 1 | 2 | clkNumLeft

MACROCELL | 12 | 3 | numLeftReg<7>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 27 | 5 | 3 | 0 | 5 | 14 | 16 | 5 | 5 | 1 | 3 | 14 | 9 | 3 | 5 | 3 | 11 | 10 | 5 | 3 | 12 | 10 | 7 | 3 | 7 | 2 | 2 | 4 | 6 | 2 | 17 | 2 | 14 | 10 | 9 | 3 | 13 | 2 | 3 | 1 | 11 | 3 | 3 | 3 | 4 | 3 | 6 | 4 | 17 | 5 | 2 | 5 | 4 | 15 | 13
INPUTS | 1 | numLeft<7>
INPUTP | 1 | 258
EQ | 2 | 
   numLeftReg<7>.D = numLeft<7>;
   numLeftReg<7>.CLK = clkNumLeft;	// GCK
GLOBALS | 1 | 2 | clkNumLeft

MACROCELL | 13 | 16 | numRightReg<4>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 45 | 14 | 7 | 4 | 9 | 12 | 13 | 4 | 3 | 12 | 12 | 3 | 17 | 3 | 8 | 3 | 9 | 2 | 17 | 2 | 14 | 3 | 0 | 12 | 14 | 9 | 9 | 7 | 8 | 5 | 17 | 12 | 11 | 4 | 14 | 9 | 17 | 7 | 4 | 5 | 14 | 2 | 9 | 2 | 6 | 9 | 13 | 7 | 14 | 7 | 1 | 9 | 6 | 7 | 0 | 7 | 2 | 7 | 3 | 7 | 5 | 7 | 6 | 7 | 7 | 7 | 9 | 7 | 12 | 7 | 13 | 7 | 15 | 7 | 16 | 7 | 17 | 9 | 10 | 9 | 11 | 9 | 14 | 9 | 16 | 14 | 5 | 14 | 6 | 14 | 8
INPUTS | 1 | numRight<4>
INPUTP | 1 | 234
EQ | 2 | 
   numRightReg<4>.D = numRight<4>;
   numRightReg<4>.CLK = clkNumRight;	// GCK
GLOBALS | 1 | 2 | clkNumRight

MACROCELL | 13 | 14 | numRightReg<6>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 20 | 14 | 13 | 3 | 3 | 11 | 12 | 10 | 5 | 11 | 11 | 10 | 7 | 3 | 17 | 3 | 8 | 11 | 6 | 2 | 17 | 2 | 14 | 10 | 6 | 11 | 1 | 11 | 13 | 2 | 9 | 2 | 6 | 11 | 17 | 3 | 0 | 3 | 7 | 10 | 8
INPUTS | 1 | numRight<6>
INPUTP | 1 | 236
EQ | 2 | 
   numRightReg<6>.D = numRight<6>;
   numRightReg<6>.CLK = clkNumRight;	// GCK
GLOBALS | 1 | 2 | clkNumRight

MACROCELL | 13 | 17 | numRightReg<3>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 83 | 15 | 11 | 4 | 9 | 4 | 3 | 3 | 16 | 3 | 8 | 3 | 9 | 10 | 14 | 10 | 15 | 2 | 17 | 2 | 14 | 9 | 16 | 3 | 1 | 6 | 8 | 9 | 14 | 8 | 12 | 6 | 6 | 9 | 9 | 7 | 8 | 9 | 3 | 5 | 17 | 4 | 14 | 7 | 4 | 9 | 15 | 6 | 13 | 5 | 14 | 2 | 9 | 2 | 6 | 7 | 14 | 6 | 17 | 10 | 3 | 7 | 11 | 2 | 0 | 2 | 1 | 2 | 4 | 2 | 5 | 2 | 7 | 2 | 8 | 2 | 10 | 2 | 11 | 2 | 16 | 4 | 1 | 4 | 4 | 4 | 5 | 4 | 7 | 4 | 10 | 4 | 11 | 4 | 12 | 4 | 15 | 4 | 16 | 5 | 0 | 5 | 1 | 5 | 12 | 5 | 13 | 5 | 15 | 5 | 16 | 6 | 0 | 6 | 1 | 6 | 5 | 6 | 7 | 6 | 9 | 6 | 10 | 6 | 11 | 6 | 12 | 6 | 14 | 6 | 15 | 6 | 16 | 7 | 3 | 7 | 5 | 7 | 6 | 7 | 7 | 7 | 9 | 7 | 10 | 7 | 12 | 7 | 13 | 7 | 15 | 7 | 16 | 8 | 11 | 8 | 13 | 9 | 10 | 9 | 11 | 10 | 2 | 10 | 4 | 15 | 10
INPUTS | 1 | numRight<3>
INPUTP | 1 | 231
EQ | 2 | 
   numRightReg<3>.D = numRight<3>;
   numRightReg<3>.CLK = clkNumRight;	// GCK
GLOBALS | 1 | 2 | clkNumRight

MACROCELL | 13 | 15 | numRightReg<5>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 31 | 1 | 9 | 11 | 10 | 10 | 5 | 11 | 9 | 10 | 7 | 3 | 17 | 3 | 8 | 11 | 7 | 2 | 17 | 2 | 14 | 11 | 2 | 11 | 14 | 9 | 17 | 5 | 14 | 2 | 9 | 2 | 6 | 9 | 13 | 7 | 1 | 9 | 6 | 1 | 7 | 1 | 8 | 1 | 10 | 3 | 0 | 7 | 0 | 7 | 2 | 7 | 17 | 9 | 7 | 9 | 8 | 9 | 9 | 10 | 6 | 10 | 8
INPUTS | 1 | numRight<5>
INPUTP | 1 | 235
EQ | 2 | 
   numRightReg<5>.D = numRight<5>;
   numRightReg<5>.CLK = clkNumRight;	// GCK
GLOBALS | 1 | 2 | clkNumRight

MACROCELL | 13 | 13 | numRightReg<7>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 18 | 3 | 5 | 3 | 11 | 10 | 5 | 3 | 12 | 10 | 7 | 3 | 17 | 3 | 8 | 3 | 10 | 2 | 17 | 2 | 14 | 3 | 13 | 3 | 0 | 3 | 3 | 3 | 4 | 3 | 6 | 3 | 7 | 10 | 6 | 10 | 8
INPUTS | 1 | numRight<7>
INPUTP | 1 | 237
EQ | 2 | 
   numRightReg<7>.D = numRight<7>;
   numRightReg<7>.CLK = clkNumRight;	// GCK
GLOBALS | 1 | 2 | clkNumRight

MACROCELL | 13 | 12 | opChooseReg<0>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 41 | 0 | 4 | 1 | 1 | 15 | 4 | 15 | 11 | 14 | 7 | 1 | 9 | 14 | 14 | 3 | 5 | 3 | 14 | 0 | 2 | 0 | 3 | 0 | 5 | 0 | 6 | 1 | 0 | 1 | 2 | 1 | 3 | 1 | 7 | 1 | 8 | 1 | 10 | 1 | 11 | 1 | 17 | 3 | 3 | 3 | 4 | 3 | 6 | 3 | 7 | 14 | 5 | 14 | 6 | 14 | 8 | 14 | 9 | 14 | 12 | 14 | 13 | 14 | 15 | 14 | 16 | 15 | 2 | 15 | 3 | 15 | 5 | 15 | 6 | 15 | 9 | 15 | 10 | 15 | 12 | 15 | 13
INPUTS | 1 | opChoose<0>
INPUTP | 1 | 204
EQ | 2 | 
   opChooseReg<0>.D = opChoose<0>;
   opChooseReg<0>.CLK = clkOpChoose;	// GCK
GLOBALS | 1 | 2 | clkOpChoose

MACROCELL | 13 | 11 | opChooseReg<1>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 41 | 0 | 4 | 1 | 1 | 15 | 4 | 15 | 11 | 14 | 7 | 1 | 9 | 14 | 14 | 3 | 5 | 3 | 14 | 0 | 2 | 0 | 3 | 0 | 5 | 0 | 6 | 1 | 0 | 1 | 2 | 1 | 3 | 1 | 7 | 1 | 8 | 1 | 10 | 1 | 11 | 1 | 17 | 3 | 3 | 3 | 4 | 3 | 6 | 3 | 7 | 14 | 5 | 14 | 6 | 14 | 8 | 14 | 9 | 14 | 12 | 14 | 13 | 14 | 15 | 14 | 16 | 15 | 2 | 15 | 3 | 15 | 5 | 15 | 6 | 15 | 9 | 15 | 10 | 15 | 12 | 15 | 13
INPUTS | 1 | opChoose<1>
INPUTP | 1 | 207
EQ | 2 | 
   opChooseReg<1>.D = opChoose<1>;
   opChooseReg<1>.CLK = clkOpChoose;	// GCK
GLOBALS | 1 | 2 | clkOpChoose

MACROCELL | 13 | 10 | opChooseReg<2>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 41 | 0 | 4 | 1 | 1 | 15 | 4 | 15 | 11 | 14 | 7 | 1 | 9 | 14 | 14 | 3 | 5 | 3 | 14 | 0 | 2 | 0 | 3 | 0 | 5 | 0 | 6 | 1 | 0 | 1 | 2 | 1 | 3 | 1 | 7 | 1 | 8 | 1 | 10 | 1 | 11 | 1 | 17 | 3 | 3 | 3 | 4 | 3 | 6 | 3 | 7 | 14 | 5 | 14 | 6 | 14 | 8 | 14 | 9 | 14 | 12 | 14 | 13 | 14 | 15 | 14 | 16 | 15 | 2 | 15 | 3 | 15 | 5 | 15 | 6 | 15 | 9 | 15 | 10 | 15 | 12 | 15 | 13
INPUTS | 1 | opChoose<2>
INPUTP | 1 | 209
EQ | 2 | 
   opChooseReg<2>.D = opChoose<2>;
   opChooseReg<2>.CLK = clkOpChoose;	// GCK
GLOBALS | 1 | 2 | clkOpChoose

MACROCELL | 13 | 9 | opChooseReg<3>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 41 | 0 | 4 | 1 | 1 | 15 | 4 | 15 | 11 | 14 | 7 | 1 | 9 | 14 | 14 | 3 | 5 | 3 | 14 | 0 | 2 | 0 | 3 | 0 | 5 | 0 | 6 | 1 | 0 | 1 | 2 | 1 | 3 | 1 | 7 | 1 | 8 | 1 | 10 | 1 | 11 | 1 | 17 | 3 | 3 | 3 | 4 | 3 | 6 | 3 | 7 | 14 | 5 | 14 | 6 | 14 | 8 | 14 | 9 | 14 | 12 | 14 | 13 | 14 | 15 | 14 | 16 | 15 | 2 | 15 | 3 | 15 | 5 | 15 | 6 | 15 | 9 | 15 | 10 | 15 | 12 | 15 | 13
INPUTS | 1 | opChoose<3>
INPUTP | 1 | 216
EQ | 2 | 
   opChooseReg<3>.D = opChoose<3>;
   opChooseReg<3>.CLK = clkOpChoose;	// GCK
GLOBALS | 1 | 2 | clkOpChoose

MACROCELL | 13 | 8 | opChooseReg<4>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 41 | 0 | 4 | 1 | 1 | 15 | 4 | 15 | 11 | 14 | 7 | 1 | 9 | 14 | 14 | 3 | 5 | 3 | 14 | 0 | 2 | 0 | 3 | 0 | 5 | 0 | 6 | 1 | 0 | 1 | 2 | 1 | 3 | 1 | 7 | 1 | 8 | 1 | 10 | 1 | 11 | 1 | 17 | 3 | 3 | 3 | 4 | 3 | 6 | 3 | 7 | 14 | 5 | 14 | 6 | 14 | 8 | 14 | 9 | 14 | 12 | 14 | 13 | 14 | 15 | 14 | 16 | 15 | 2 | 15 | 3 | 15 | 5 | 15 | 6 | 15 | 9 | 15 | 10 | 15 | 12 | 15 | 13
INPUTS | 1 | opChoose<4>
INPUTP | 1 | 217
EQ | 2 | 
   opChooseReg<4>.D = opChoose<4>;
   opChooseReg<4>.CLK = clkOpChoose;	// GCK
GLOBALS | 1 | 2 | clkOpChoose

MACROCELL | 13 | 7 | opChooseReg<5>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 40 | 0 | 4 | 1 | 1 | 15 | 4 | 15 | 11 | 14 | 7 | 1 | 9 | 14 | 14 | 3 | 5 | 0 | 2 | 0 | 3 | 0 | 5 | 0 | 6 | 1 | 0 | 1 | 2 | 1 | 3 | 1 | 7 | 1 | 8 | 1 | 10 | 1 | 11 | 1 | 17 | 3 | 3 | 3 | 4 | 3 | 6 | 3 | 7 | 14 | 5 | 14 | 6 | 14 | 8 | 14 | 9 | 14 | 12 | 14 | 13 | 14 | 15 | 14 | 16 | 15 | 2 | 15 | 3 | 15 | 5 | 15 | 6 | 15 | 9 | 15 | 10 | 15 | 12 | 15 | 13
INPUTS | 1 | opChoose<5>
INPUTP | 1 | 219
EQ | 2 | 
   opChooseReg<5>.D = opChoose<5>;
   opChooseReg<5>.CLK = clkOpChoose;	// GCK
GLOBALS | 1 | 2 | clkOpChoose

MACROCELL | 13 | 6 | opChooseReg<6>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 40 | 0 | 4 | 1 | 1 | 15 | 4 | 15 | 11 | 14 | 7 | 1 | 9 | 14 | 14 | 3 | 5 | 0 | 2 | 0 | 3 | 0 | 5 | 0 | 6 | 1 | 0 | 1 | 2 | 1 | 3 | 1 | 7 | 1 | 8 | 1 | 10 | 1 | 11 | 1 | 17 | 3 | 3 | 3 | 4 | 3 | 6 | 3 | 7 | 14 | 5 | 14 | 6 | 14 | 8 | 14 | 9 | 14 | 12 | 14 | 13 | 14 | 15 | 14 | 16 | 15 | 2 | 15 | 3 | 15 | 5 | 15 | 6 | 15 | 9 | 15 | 10 | 15 | 12 | 15 | 13
INPUTS | 1 | opChoose<6>
INPUTP | 1 | 220
EQ | 2 | 
   opChooseReg<6>.D = opChoose<6>;
   opChooseReg<6>.CLK = clkOpChoose;	// GCK
GLOBALS | 1 | 2 | clkOpChoose

MACROCELL | 13 | 5 | opChooseReg<7>
ATTRIBUTES | 8553216 | 0
OUTPUTMC | 40 | 0 | 4 | 1 | 1 | 15 | 4 | 15 | 11 | 14 | 7 | 1 | 9 | 14 | 14 | 3 | 5 | 0 | 2 | 0 | 3 | 0 | 5 | 0 | 6 | 1 | 0 | 1 | 2 | 1 | 3 | 1 | 7 | 1 | 8 | 1 | 10 | 1 | 11 | 1 | 17 | 3 | 3 | 3 | 4 | 3 | 6 | 3 | 7 | 14 | 5 | 14 | 6 | 14 | 8 | 14 | 9 | 14 | 12 | 14 | 13 | 14 | 15 | 14 | 16 | 15 | 2 | 15 | 3 | 15 | 5 | 15 | 6 | 15 | 9 | 15 | 10 | 15 | 12 | 15 | 13
INPUTS | 1 | opChoose<7>
INPUTP | 1 | 221
EQ | 2 | 
   opChooseReg<7>.D = opChoose<7>;
   opChooseReg<7>.CLK = clkOpChoose;	// GCK
GLOBALS | 1 | 2 | clkOpChoose

MACROCELL | 0 | 4 | result_0_OBUF
ATTRIBUTES | 264962 | 0
INPUTS | 12 | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | $OpTx$$OpTx$FX_DC$2902_INV$3729  | opChooseReg<2>  | numLeftReg<0>  | EXP19_.EXP  | EXP20_.EXP
INPUTMC | 12 | 13 | 12 | 13 | 11 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 3 | 15 | 13 | 10 | 12 | 10 | 0 | 3 | 0 | 5
IMPORTS | 2 | 0 | 3 | 0 | 5
EQ | 95 | 
   result<0> = !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2902_INV$3729
	# !opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2902_INV$3729
	# numLeftReg<0> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<0> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<0> & opChooseReg<0> & opChooseReg<1> & 
	opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
;Imported pterms FB1_4
	# numRightReg<0> & numLeftReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numRightReg<0> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# !opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2997_INV$3753
	# !opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2964_INV$3750
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & resultShiftR<0>/resultShiftR<0>_D2
;Imported pterms FB1_3
	# opChooseReg<0> & !opChooseReg<1> & opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & resultSmaller<0>/resultSmaller<0>_D2
	# numRightReg<0> & numLeftReg<0> & opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!xorNB/Mxor_out_xor0000__xor0000/xorNB/Mxor_out_xor0000__xor0000_D & 
	xorNB/Mxor_out_xor0000__xor0001/xorNB/Mxor_out_xor0000__xor0001_D
	# opChooseReg<0> & opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!$OpTx$ssmaller/Mcompar_out_cmp_lt0000_ALB34/ssmaller/Mcompar_out_cmp_lt0000_ALB34_D2_INV$3757 & !$OpTx$FX_DC$3001
	# !opChooseReg<0> & opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!$OpTx$sbigger/Mcompar_out_cmp_gt0000_AGB34/sbigger/Mcompar_out_cmp_gt0000_AGB34_D2_INV$3756 & !$OpTx$FX_DC$3002
;Imported pterms FB1_6
	# numLeftReg<7> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# !opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2936_INV$3745
	# !opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2935_INV$3744
	# !opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2934_INV$3743
	# !opChooseReg<0> & !opChooseReg<1> & opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$resultBigger<0>/resultBigger<0>_D2_INV$3755
;Imported pterms FB1_7
	# opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	xorNB/Mxor_out_xor0000__xor0000/xorNB/Mxor_out_xor0000__xor0000_D & 
	!xorNB/Mxor_out_xor0000__xor0001/xorNB/Mxor_out_xor0000__xor0001_D
	# opChooseReg<0> & !opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !andNB/out_and0001/andNB/out_and0001_D2 & 
	!$OpTx$$OpTx$FX_DC$2998_INV$3754
	# !numLeftReg<6> & !numLeftReg<5> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	$OpTx$$OpTx$FX_DC$2997_INV$3753
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2902_INV$3729 & 
	!$OpTx$$OpTx$FX_DC$2911_INV$3734 & !$OpTx$$OpTx$FX_DC$2908_INV$3731 & 
	!$OpTx$$OpTx$FX_DC$2899_INV$3727 & !$OpTx$$OpTx$FX_DC$2917_INV$3736 & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2914_INV$3735 & !$OpTx$$OpTx$FX_DC$2928_INV$3741 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742 & !$OpTx$$OpTx$FX_DC$2906_INV$3730 & 
	!$OpTx$$OpTx$FX_DC$2920_INV$3738;

MACROCELL | 1 | 1 | result_1_OBUF
ATTRIBUTES | 264962 | 0
INPUTS | 14 | numLeftReg<1>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | opChooseReg<2>  | numLeftReg<0>  | $OpTx$$OpTx$FX_DC$2914_INV$3735  | numRightReg<0>  | EXP22_.EXP  | EXP23_.EXP
INPUTMC | 14 | 12 | 9 | 13 | 12 | 13 | 11 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 13 | 10 | 12 | 10 | 8 | 5 | 12 | 2 | 1 | 0 | 1 | 2
IMPORTS | 2 | 1 | 0 | 1 | 2
EQ | 88 | 
   result<1> = numLeftReg<1> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2914_INV$3735
	# !numLeftReg<1> & opChooseReg<0> & opChooseReg<1> & 
	opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<0> & !opChooseReg<0> & !opChooseReg<1> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2914_INV$3735
	# !opChooseReg<0> & !opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2914_INV$3735
;Imported pterms FB2_1
	# numRightReg<1> & numLeftReg<1> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numRightReg<1> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<6> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<1> & !numLeftReg<0> & !opChooseReg<0> & 
	opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<1> & numLeftReg<0> & !opChooseReg<0> & 
	opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
;Imported pterms FB2_18
	# numRightReg<1> & !numRightReg<0> & numLeftReg<0> & 
	opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & 
	opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & numLeftReg<1> & 
	opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & 
	opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & !opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
;Imported pterms FB2_3
	# numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & $OpTx$$OpTx$FX_DC$2914_INV$3735
	# numRightReg<1> & !numLeftReg<1> & numLeftReg<0> & 
	opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & 
	opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# numRightReg<0> & numLeftReg<1> & !numLeftReg<0> & 
	opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & 
	opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# numRightReg<0> & numLeftReg<0> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2914_INV$3735
	# numRightReg<0> & !numLeftReg<0> & opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2914_INV$3735
;Imported pterms FB2_4
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<6> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<5> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>;

MACROCELL | 15 | 4 | result_2_OBUF
ATTRIBUTES | 264962 | 0
INPUTS | 15 | numLeftReg<2>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | $OpTx$FX_DC$2987  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | $OpTx$$OpTx$FX_DC$2940_INV$3747  | mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2  | $OpTx$$OpTx$FX_DC$2968_INV$3752  | EXP119_.EXP  | EXP120_.EXP
INPUTMC | 15 | 12 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 3 | 14 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 10 | 16 | 10 | 17 | 10 | 8 | 15 | 3 | 15 | 5
IMPORTS | 2 | 15 | 3 | 15 | 5
EQ | 103 | 
   result<2> = numLeftReg<2> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$FX_DC$2987
	# !numLeftReg<2> & opChooseReg<0> & opChooseReg<1> & 
	opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# opChooseReg<0> & opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2940_INV$3747
	# !opChooseReg<0> & opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2
	# !opChooseReg<0> & !opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2968_INV$3752
;Imported pterms FB16_4
	# numLeftReg<5> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__index0001/mul/Mmult_out_mult0002_Mxor__index0001_D & 
	!mul/Mmult_out_mult0002__and0024/mul/Mmult_out_mult0002__and0024_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__index0001/mul/Mmult_out_mult0002_Mxor__index0001_D & 
	mul/Mmult_out_mult0002__and0024/mul/Mmult_out_mult0002__and0024_D2
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2968_INV$3752 & 
	mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2968_INV$3752 & !add/Madd_out__and0000/add/Madd_out__and0000_D2 & 
	!mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2
;Imported pterms FB16_3
	# !numRightReg<1> & numRightReg<2> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	$OpTx$FX_DC$2916
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	$OpTx$sub/Msub_out__or0000/sub/Msub_out__or0000_D2_INV$3758 & !$OpTx$$OpTx$FX_DC$2927_INV$3740
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & 
	$OpTx$sub/Msub_out__or0000/sub/Msub_out__or0000_D2_INV$3758 & !$OpTx$$OpTx$FX_DC$2927_INV$3740
	# opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	!mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & 
	!$OpTx$sub/Msub_out__or0000/sub/Msub_out__or0000_D2_INV$3758 & !$OpTx$$OpTx$FX_DC$2944_INV$3749
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2968_INV$3752 & 
	add/Madd_out__and0000/add/Madd_out__and0000_D2 & !$OpTx$$OpTx$FX_DC$2938_INV$3746
;Imported pterms FB16_6
	# numLeftReg<2> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	twoComp/Madd_out__and0000/twoComp/Madd_out__and0000_D2
	# !numLeftReg<2> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!twoComp/Madd_out__and0000/twoComp/Madd_out__and0000_D2
	# opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	!mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & $OpTx$$OpTx$FX_DC$2927_INV$3740
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2968_INV$3752 & $OpTx$$OpTx$FX_DC$2938_INV$3746 & 
	!mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2
	# numRightReg<1> & !numRightReg<2> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	$OpTx$FX_DC$2929
;Imported pterms FB16_7
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	$OpTx$$OpTx$FX_DC$2944_INV$3749 & !$OpTx$$OpTx$FX_DC$2927_INV$3740
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & $OpTx$$OpTx$FX_DC$2944_INV$3749 & 
	!$OpTx$$OpTx$FX_DC$2927_INV$3740
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>;

MACROCELL | 15 | 11 | result_3_OBUF
ATTRIBUTES | 264962 | 0
INPUTS | 14 | numLeftReg<3>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | numLeftReg<4>  | opChooseReg<2>  | $OpTx$$OpTx$FX_DC$2922_INV$3739  | numRightReg<3>  | EXP123_.EXP  | EXP124_.EXP
INPUTMC | 14 | 12 | 7 | 13 | 12 | 13 | 11 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 12 | 6 | 13 | 10 | 9 | 16 | 13 | 17 | 15 | 10 | 15 | 12
IMPORTS | 2 | 15 | 10 | 15 | 12
EQ | 100 | 
   result<3> = numLeftReg<3> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numLeftReg<4> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<3> & numRightReg<3> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<3> & opChooseReg<0> & opChooseReg<1> & 
	opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# !opChooseReg<0> & !opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2922_INV$3739
;Imported pterms FB16_11
	# numRightReg<3> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002__and0033/mul/Mmult_out_mult0002__and0033_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002__and0033/mul/Mmult_out_mult0002__and0033_D2
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & $OpTx$$OpTx$FX_DC$2922_INV$3739
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	$OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	!mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & !$OpTx$$OpTx$FX_DC$2922_INV$3739
;Imported pterms FB16_10
	# numRightReg<1> & !numRightReg<2> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	$OpTx$FX_DC$2923
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2 & $OpTx$$OpTx$FX_DC$2922_INV$3739
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & !add/Madd_out__and0000/add/Madd_out__and0000_D2 & 
	!mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2 & !$OpTx$$OpTx$FX_DC$2922_INV$3739
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & $OpTx$$OpTx$FX_DC$2938_INV$3746 & 
	!mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2 & !$OpTx$$OpTx$FX_DC$2922_INV$3739
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
;Imported pterms FB16_13
	# numLeftReg<3> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	twoComp/Madd_out__and0001/twoComp/Madd_out__and0001_D2
	# !numLeftReg<3> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!twoComp/Madd_out__and0001/twoComp/Madd_out__and0001_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2922_INV$3739 & 
	$OpTx$sub/Msub_out__or0002/sub/Msub_out__or0002_D2_INV$3759
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2922_INV$3739 & 
	!$OpTx$sub/Msub_out__or0002/sub/Msub_out__or0002_D2_INV$3759
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & !opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
;Imported pterms FB16_14
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	add/Madd_out__and0000/add/Madd_out__and0000_D2 & !$OpTx$$OpTx$FX_DC$2938_INV$3746 & 
	$OpTx$$OpTx$FX_DC$2922_INV$3739;

MACROCELL | 14 | 7 | result_4_OBUF
ATTRIBUTES | 264962 | 0
INPUTS | 14 | numLeftReg<4>  | numRightReg<4>  | opChooseReg<0>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | add/Madd_out__or0002/add/Madd_out__or0002_D2  | opChooseReg<1>  | numLeftReg<3>  | EXP111_.EXP  | EXP112_.EXP
INPUTMC | 14 | 12 | 6 | 13 | 16 | 13 | 12 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 8 | 12 | 13 | 11 | 12 | 7 | 14 | 6 | 14 | 8
IMPORTS | 2 | 14 | 6 | 14 | 8
EQ | 100 | 
   result<4> = numLeftReg<4> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numLeftReg<4> & numRightReg<4> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<4> & opChooseReg<0> & opChooseReg<1> & 
	opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<3> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<4> & numRightReg<4> & !opChooseReg<0> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	add/Madd_out__or0002/add/Madd_out__or0002_D2
;Imported pterms FB15_7
	# numRightReg<4> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<4> & !numRightReg<4> & !opChooseReg<0> & 
	!opChooseReg<1> & opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<4> & numRightReg<4> & !opChooseReg<0> & 
	!opChooseReg<1> & opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002__and0042/mul/Mmult_out_mult0002__and0042_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002__and0042/mul/Mmult_out_mult0002__and0042_D2
;Imported pterms FB15_6
	# !numLeftReg<4> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!twoComp/Madd_out__and0002/twoComp/Madd_out__and0002_D2
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<4> & !numRightReg<4> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	add/Madd_out__or0002/add/Madd_out__or0002_D2
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<5> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
;Imported pterms FB15_9
	# numLeftReg<4> & !numRightReg<4> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!add/Madd_out__or0002/add/Madd_out__or0002_D2
	# numLeftReg<4> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	twoComp/Madd_out__and0002/twoComp/Madd_out__and0002_D2
	# !numLeftReg<4> & numRightReg<4> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!add/Madd_out__or0002/add/Madd_out__or0002_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	sub/Msub_out_Mxor_Result<4>__xor0000/sub/Msub_out_Mxor_Result<4>__xor0000_D & 
	$OpTx$sub/Msub_out__or0003/sub/Msub_out__or0003_D2_INV$3760
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!sub/Msub_out_Mxor_Result<4>__xor0000/sub/Msub_out_Mxor_Result<4>__xor0000_D & 
	!$OpTx$sub/Msub_out__or0003/sub/Msub_out__or0003_D2_INV$3760
;Imported pterms FB15_10
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<6> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>;

MACROCELL | 1 | 9 | result_5_OBUF
ATTRIBUTES | 264962 | 0
INPUTS | 13 | numLeftReg<5>  | numRightReg<5>  | opChooseReg<0>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | add/Madd_out__or0003/add/Madd_out__or0003_D2  | opChooseReg<1>  | EXP26_.EXP  | EXP27_.EXP
INPUTMC | 13 | 12 | 5 | 13 | 15 | 13 | 12 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 5 | 17 | 13 | 11 | 1 | 8 | 1 | 10
IMPORTS | 2 | 1 | 8 | 1 | 10
EQ | 98 | 
   result<5> = numLeftReg<5> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numLeftReg<5> & numRightReg<5> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<5> & opChooseReg<0> & opChooseReg<1> & 
	opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numRightReg<5> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<5> & numRightReg<5> & !opChooseReg<0> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	add/Madd_out__or0003/add/Madd_out__or0003_D2
;Imported pterms FB2_9
	# numLeftReg<2> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<5> & !numRightReg<5> & !opChooseReg<0> & 
	!opChooseReg<1> & opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<5> & numRightReg<5> & !opChooseReg<0> & 
	!opChooseReg<1> & opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2
;Imported pterms FB2_8
	# !numLeftReg<5> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!twoComp/Madd_out__and0003/twoComp/Madd_out__and0003_D2
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<5> & !opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<5> & !numRightReg<5> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	add/Madd_out__or0003/add/Madd_out__or0003_D2
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<6> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
;Imported pterms FB2_11
	# numLeftReg<5> & !numRightReg<5> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!add/Madd_out__or0003/add/Madd_out__or0003_D2
	# numLeftReg<5> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	twoComp/Madd_out__and0003/twoComp/Madd_out__and0003_D2
	# !numLeftReg<5> & numRightReg<5> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!add/Madd_out__or0003/add/Madd_out__or0003_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	sub/Msub_out_Mxor_Result<5>__xor0000/sub/Msub_out_Mxor_Result<5>__xor0000_D & !sub/Msub_out__or0004/sub/Msub_out__or0004_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!sub/Msub_out_Mxor_Result<5>__xor0000/sub/Msub_out_Mxor_Result<5>__xor0000_D & sub/Msub_out__or0004/sub/Msub_out__or0004_D2
;Imported pterms FB2_12
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>;

MACROCELL | 14 | 14 | result_6_OBUF
ATTRIBUTES | 264962 | 0
INPUTS | 15 | numLeftReg<6>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | $OpTx$FX_DC$2987  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | $OpTx$$OpTx$FX_DC$2967_INV$3751  | numLeftReg<1>  | add/Madd_out__or0004/add/Madd_out__or0004_D2  | EXP115_.EXP  | EXP116_.EXP
INPUTMC | 15 | 12 | 4 | 13 | 7 | 13 | 6 | 13 | 5 | 3 | 14 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 10 | 6 | 12 | 9 | 5 | 14 | 14 | 13 | 14 | 15
IMPORTS | 2 | 14 | 13 | 14 | 15
EQ | 111 | 
   result<6> = numLeftReg<6> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$FX_DC$2987
	# !numLeftReg<6> & opChooseReg<0> & opChooseReg<1> & 
	opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<1> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# !opChooseReg<0> & !opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2967_INV$3751
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2967_INV$3751 & !add/Madd_out__or0004/add/Madd_out__or0004_D2
;Imported pterms FB15_14
	# opChooseReg<0> & opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2935_INV$3744
	# numLeftReg<6> & numRightReg<6> & !opChooseReg<0> & 
	opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<6> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	twoComp/Madd_out__and0004/twoComp/Madd_out__and0004_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2967_INV$3751 & 
	add/Madd_out__or0004/add/Madd_out__or0004_D2
;Imported pterms FB15_13
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	!mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2917_INV$3736 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2917_INV$3736 & 
	sub/Msub_out__or0004/sub/Msub_out__or0004_D2 & 
	!sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!sub/Msub_out__or0004/sub/Msub_out__or0004_D2 & 
	sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D
;Imported pterms FB15_16
	# numRightReg<0> & opChooseReg<0> & !opChooseReg<1> & 
	!opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & $OpTx$FX_DC$2986
	# !numRightReg<0> & opChooseReg<0> & !opChooseReg<1> & 
	!opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & $OpTx$FX_DC$2961
	# !numLeftReg<6> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!twoComp/Madd_out__and0004/twoComp/Madd_out__and0004_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2 & 
	mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	!mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2 & 
	!mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
;Imported pterms FB15_17
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<5> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2 & 
	mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2 & 
	!mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	!mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2;

MACROCELL | 3 | 5 | result_7_OBUF
ATTRIBUTES | 264962 | 0
INPUTS | 13 | numLeftReg<7>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | opChooseReg<2>  | numRightReg<7>  | numLeftReg<0>  | EXP41_.EXP  | EXP42_.EXP
INPUTMC | 13 | 12 | 3 | 13 | 12 | 13 | 11 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 13 | 10 | 13 | 13 | 12 | 10 | 3 | 4 | 3 | 6
IMPORTS | 2 | 3 | 4 | 3 | 6
EQ | 98 | 
   result<7> = numLeftReg<7> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numLeftReg<0> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<7> & numRightReg<7> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<7> & opChooseReg<0> & opChooseReg<1> & 
	opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numRightReg<7> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
;Imported pterms FB4_5
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & resultShiftL<7>/resultShiftL<7>_D2
	# numLeftReg<7> & numRightReg<7> & !opChooseReg<0> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	add/Madd_out__or0005/add/Madd_out__or0005_D2
	# numLeftReg<7> & !numRightReg<7> & !opChooseReg<0> & 
	!opChooseReg<1> & opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<7> & numRightReg<7> & !opChooseReg<0> & 
	!opChooseReg<1> & opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<7> & numRightReg<7> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!add/Madd_out__or0005/add/Madd_out__or0005_D2
;Imported pterms FB4_4
	# !numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D
	# numLeftReg<0> & !numRightReg<6> & !numRightReg<7> & 
	opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D
	# numLeftReg<0> & numRightReg<7> & opChooseReg<0> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D
	# numLeftReg<0> & !numRightReg<7> & opChooseReg<0> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D
	# !numLeftReg<7> & !numRightReg<7> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	add/Madd_out__or0005/add/Madd_out__or0005_D2
;Imported pterms FB4_7
	# numLeftReg<7> & !numRightReg<7> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!add/Madd_out__or0005/add/Madd_out__or0005_D2
	# numLeftReg<7> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	twoComp/Madd_out__and0005/twoComp/Madd_out__and0005_D2
	# !numLeftReg<7> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!twoComp/Madd_out__and0005/twoComp/Madd_out__and0005_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	sub/Msub_out_Mxor_Result<7>__xor0000/sub/Msub_out_Mxor_Result<7>__xor0000_D & 
	$OpTx$sub/Msub_out__or0006/sub/Msub_out__or0006_D2_INV$3761
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!sub/Msub_out_Mxor_Result<7>__xor0000/sub/Msub_out_Mxor_Result<7>__xor0000_D & 
	!$OpTx$sub/Msub_out__or0006/sub/Msub_out__or0006_D2_INV$3761
;Imported pterms FB4_8
	# numLeftReg<0> & !numRightReg<6> & numRightReg<7> & 
	opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numLeftReg<0> & numRightReg<6> & numRightReg<7> & 
	opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D
	# numLeftReg<0> & numRightReg<6> & !numRightReg<7> & 
	opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D;

MACROCELL | 3 | 15 | $OpTx$$OpTx$FX_DC$2902_INV$3729
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 0 | 4 | 0 | 6
INPUTS | 2 | numRightReg<0>  | numLeftReg<0>
INPUTMC | 2 | 12 | 2 | 12 | 10
EQ | 2 | 
   !$OpTx$$OpTx$FX_DC$2902_INV$3729 = numRightReg<0>
	$ numLeftReg<0>;

MACROCELL | 4 | 9 | $OpTx$ssmaller/Mcompar_out_cmp_lt0000_ALB34/ssmaller/Mcompar_out_cmp_lt0000_ALB34_D2_INV$3757
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 0 | 2
INPUTS | 14 | numLeftReg<3>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2911_INV$3734  | $OpTx$$OpTx$FX_DC$2908_INV$3731  | $OpTx$$OpTx$FX_DC$2899_INV$3727  | $OpTx$$OpTx$FX_DC$2917_INV$3736  | numLeftReg<4>  | numRightReg<4>  | numRightReg<2>  | numLeftReg<2>  | numRightReg<1>  | numLeftReg<1>  | EXP49_.EXP  | EXP50_.EXP
INPUTMC | 14 | 12 | 7 | 13 | 17 | 3 | 11 | 12 | 13 | 11 | 12 | 11 | 10 | 12 | 6 | 13 | 16 | 12 | 0 | 12 | 8 | 12 | 1 | 12 | 9 | 4 | 8 | 4 | 10
IMPORTS | 2 | 4 | 8 | 4 | 10
EQ | 96 | 
   $OpTx$ssmaller/Mcompar_out_cmp_lt0000_ALB34/ssmaller/Mcompar_out_cmp_lt0000_ALB34_D2_INV$3757 = numLeftReg<4> & !numRightReg<4> & 
	!$OpTx$$OpTx$FX_DC$2911_INV$3734 & !$OpTx$$OpTx$FX_DC$2908_INV$3731 & 
	!$OpTx$$OpTx$FX_DC$2899_INV$3727 & !$OpTx$$OpTx$FX_DC$2917_INV$3736
	# numLeftReg<3> & !numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2911_INV$3734 & !$OpTx$$OpTx$FX_DC$2908_INV$3731 & 
	!$OpTx$$OpTx$FX_DC$2899_INV$3727 & !$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	!$OpTx$$OpTx$FX_DC$2911_INV$3734 & !$OpTx$$OpTx$FX_DC$2908_INV$3731 & 
	!$OpTx$$OpTx$FX_DC$2899_INV$3727 & !$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<2> & numLeftReg<2> & !numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2911_INV$3734 & !$OpTx$$OpTx$FX_DC$2908_INV$3731 & 
	!$OpTx$$OpTx$FX_DC$2899_INV$3727 & !$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
;Imported pterms FB5_9
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<0> & !numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
;Imported pterms FB5_8
	# !numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<1> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<0> & !numRightReg<2> & numLeftReg<1> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
;Imported pterms FB5_11
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & numLeftReg<2> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<2> & numLeftReg<1> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
;Imported pterms FB5_12
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & numLeftReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<2> & numLeftReg<1> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736;

MACROCELL | 3 | 11 | $OpTx$$OpTx$FX_DC$2911_INV$3734
ATTRIBUTES | 133888 | 0
OUTPUTMC | 6 | 4 | 9 | 0 | 6 | 4 | 7 | 4 | 8 | 4 | 10 | 4 | 11
INPUTS | 2 | numLeftReg<7>  | numRightReg<7>
INPUTMC | 2 | 12 | 3 | 13 | 13
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2911_INV$3734 = !numLeftReg<7> & numRightReg<7>;

MACROCELL | 12 | 13 | $OpTx$$OpTx$FX_DC$2908_INV$3731
ATTRIBUTES | 133888 | 0
OUTPUTMC | 11 | 4 | 14 | 4 | 9 | 0 | 6 | 4 | 7 | 4 | 8 | 4 | 10 | 4 | 11 | 4 | 12 | 4 | 13 | 4 | 15 | 4 | 16
INPUTS | 2 | numLeftReg<4>  | numRightReg<4>
INPUTMC | 2 | 12 | 6 | 13 | 16
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2908_INV$3731 = !numLeftReg<4> & numRightReg<4>;

MACROCELL | 11 | 12 | $OpTx$$OpTx$FX_DC$2899_INV$3727
ATTRIBUTES | 133888 | 0
OUTPUTMC | 6 | 4 | 9 | 0 | 6 | 4 | 7 | 4 | 8 | 4 | 10 | 4 | 11
INPUTS | 2 | numLeftReg<6>  | numRightReg<6>
INPUTMC | 2 | 12 | 4 | 13 | 14
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2899_INV$3727 = !numLeftReg<6> & numRightReg<6>;

MACROCELL | 11 | 10 | $OpTx$$OpTx$FX_DC$2917_INV$3736
ATTRIBUTES | 133888 | 0
OUTPUTMC | 7 | 4 | 9 | 14 | 12 | 0 | 6 | 4 | 7 | 4 | 8 | 4 | 10 | 4 | 11
INPUTS | 2 | numLeftReg<5>  | numRightReg<5>
INPUTMC | 2 | 12 | 5 | 13 | 15
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2917_INV$3736 = !numLeftReg<5> & numRightReg<5>;

MACROCELL | 10 | 5 | $OpTx$FX_DC$3001
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 0 | 2
INPUTS | 7 | numLeftReg<7>  | numRightReg<7>  | numLeftReg<6>  | numRightReg<6>  | numLeftReg<5>  | numRightReg<5>  | $OpTx$$OpTx$FX_DC$2967_INV$3751.EXP
INPUTMC | 7 | 12 | 3 | 13 | 13 | 12 | 4 | 13 | 14 | 12 | 5 | 13 | 15 | 10 | 6
IMPORTS | 1 | 10 | 6
EQ | 12 | 
   $OpTx$FX_DC$3001 = numLeftReg<7> & !numRightReg<7>
	# numLeftReg<6> & numLeftReg<7> & !numRightReg<6>
	# numLeftReg<6> & !numRightReg<6> & !numRightReg<7>
	# numLeftReg<6> & numLeftReg<5> & numLeftReg<7> & 
	!numRightReg<5>
	# numLeftReg<5> & numLeftReg<7> & !numRightReg<6> & 
	!numRightReg<5>
;Imported pterms FB11_7
	# numLeftReg<6> & numLeftReg<5> & !numRightReg<5> & 
	!numRightReg<7>
	# numLeftReg<5> & !numRightReg<6> & !numRightReg<5> & 
	!numRightReg<7>;

MACROCELL | 4 | 3 | $OpTx$sbigger/Mcompar_out_cmp_gt0000_AGB34/sbigger/Mcompar_out_cmp_gt0000_AGB34_D2_INV$3756
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 0 | 2
INPUTS | 14 | numLeftReg<3>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2910_INV$3733  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | numLeftReg<4>  | numRightReg<4>  | numRightReg<2>  | numLeftReg<2>  | numRightReg<1>  | numLeftReg<1>  | EXP45_.EXP  | EXP46_.EXP
INPUTMC | 14 | 12 | 7 | 13 | 17 | 3 | 12 | 12 | 12 | 11 | 11 | 11 | 9 | 12 | 6 | 13 | 16 | 12 | 0 | 12 | 8 | 12 | 1 | 12 | 9 | 4 | 2 | 4 | 4
IMPORTS | 2 | 4 | 2 | 4 | 4
EQ | 96 | 
   $OpTx$sbigger/Mcompar_out_cmp_gt0000_AGB34/sbigger/Mcompar_out_cmp_gt0000_AGB34_D2_INV$3756 = !numLeftReg<4> & numRightReg<4> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# !numLeftReg<3> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<2> & !numLeftReg<2> & !numLeftReg<3> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<2> & !numLeftReg<2> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB5_3
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB5_2
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB5_5
	# numRightReg<1> & numRightReg<2> & !numLeftReg<3> & 
	!numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<2> & !numLeftReg<3> & 
	!numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<2> & !numLeftReg<1> & !numLeftReg<3> & 
	!numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# !numLeftReg<1> & !numLeftReg<2> & !numLeftReg<3> & 
	!numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB5_6
	# numRightReg<1> & numRightReg<2> & !numLeftReg<0> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<2> & !numLeftReg<1> & !numLeftReg<0> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# !numLeftReg<1> & !numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737;

MACROCELL | 3 | 12 | $OpTx$$OpTx$FX_DC$2910_INV$3733
ATTRIBUTES | 133888 | 0
OUTPUTMC | 14 | 2 | 14 | 4 | 3 | 2 | 17 | 0 | 6 | 2 | 0 | 2 | 1 | 2 | 12 | 2 | 13 | 2 | 15 | 2 | 16 | 4 | 1 | 4 | 2 | 4 | 4 | 4 | 5
INPUTS | 2 | numLeftReg<7>  | numRightReg<7>
INPUTMC | 2 | 12 | 3 | 13 | 13
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2910_INV$3733 = numLeftReg<7> & !numRightReg<7>;

MACROCELL | 12 | 12 | $OpTx$$OpTx$FX_DC$2909_INV$3732
ATTRIBUTES | 133888 | 0
OUTPUTMC | 18 | 2 | 6 | 4 | 3 | 2 | 17 | 2 | 14 | 0 | 6 | 2 | 0 | 2 | 1 | 2 | 4 | 2 | 5 | 2 | 7 | 2 | 12 | 2 | 13 | 2 | 15 | 2 | 16 | 4 | 1 | 4 | 2 | 4 | 4 | 4 | 5
INPUTS | 2 | numLeftReg<4>  | numRightReg<4>
INPUTMC | 2 | 12 | 6 | 13 | 16
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2909_INV$3732 = numLeftReg<4> & !numRightReg<4>;

MACROCELL | 11 | 11 | $OpTx$$OpTx$FX_DC$2900_INV$3728
ATTRIBUTES | 133888 | 0
OUTPUTMC | 18 | 2 | 6 | 4 | 3 | 2 | 17 | 2 | 14 | 0 | 6 | 2 | 0 | 2 | 1 | 2 | 4 | 2 | 5 | 2 | 7 | 2 | 12 | 2 | 13 | 2 | 15 | 2 | 16 | 4 | 1 | 4 | 2 | 4 | 4 | 4 | 5
INPUTS | 2 | numLeftReg<6>  | numRightReg<6>
INPUTMC | 2 | 12 | 4 | 13 | 14
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2900_INV$3728 = numLeftReg<6> & !numRightReg<6>;

MACROCELL | 11 | 9 | $OpTx$$OpTx$FX_DC$2919_INV$3737
ATTRIBUTES | 133888 | 0
OUTPUTMC | 20 | 2 | 6 | 14 | 13 | 4 | 3 | 2 | 17 | 2 | 14 | 0 | 6 | 2 | 0 | 2 | 1 | 2 | 4 | 2 | 5 | 2 | 7 | 2 | 12 | 2 | 13 | 2 | 15 | 2 | 16 | 4 | 1 | 4 | 2 | 4 | 4 | 4 | 5 | 14 | 12
INPUTS | 2 | numLeftReg<5>  | numRightReg<5>
INPUTMC | 2 | 12 | 5 | 13 | 15
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2919_INV$3737 = numLeftReg<5> & !numRightReg<5>;

MACROCELL | 10 | 7 | $OpTx$FX_DC$3002
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 0 | 2
INPUTS | 7 | numLeftReg<7>  | numRightReg<7>  | numLeftReg<6>  | numRightReg<6>  | numLeftReg<5>  | numRightReg<5>  | $OpTx$$OpTx$FX_DC$2968_INV$3752.EXP
INPUTMC | 7 | 12 | 3 | 13 | 13 | 12 | 4 | 13 | 14 | 12 | 5 | 13 | 15 | 10 | 8
IMPORTS | 1 | 10 | 8
EQ | 12 | 
   $OpTx$FX_DC$3002 = !numLeftReg<7> & numRightReg<7>
	# !numLeftReg<6> & !numLeftReg<7> & numRightReg<6>
	# !numLeftReg<6> & numRightReg<6> & numRightReg<7>
	# !numLeftReg<6> & !numLeftReg<5> & !numLeftReg<7> & 
	numRightReg<5>
	# !numLeftReg<5> & !numLeftReg<7> & numRightReg<6> & 
	numRightReg<5>
;Imported pterms FB11_9
	# !numLeftReg<6> & !numLeftReg<5> & numRightReg<5> & 
	numRightReg<7>
	# !numLeftReg<5> & numRightReg<6> & numRightReg<5> & 
	numRightReg<7>;

MACROCELL | 3 | 16 | xorNB/Mxor_out_xor0000__xor0000/xorNB/Mxor_out_xor0000__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 0 | 2 | 0 | 6
INPUTS | 4 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numRightReg<3>
INPUTMC | 4 | 12 | 1 | 12 | 2 | 12 | 0 | 13 | 17
EQ | 5 | 
   !xorNB/Mxor_out_xor0000__xor0000/xorNB/Mxor_out_xor0000__xor0000_D = numRightReg<1>
	$ numRightReg<0> & numRightReg<2> & !numRightReg<3>
	# numRightReg<0> & !numRightReg<2> & numRightReg<3>
	# !numRightReg<0> & numRightReg<2> & numRightReg<3>
	# !numRightReg<0> & !numRightReg<2> & !numRightReg<3>;

MACROCELL | 3 | 17 | xorNB/Mxor_out_xor0000__xor0001/xorNB/Mxor_out_xor0000__xor0001_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 0 | 2 | 0 | 6
INPUTS | 6 | numLeftReg<0>  | numRightReg<4>  | numRightReg<6>  | numRightReg<5>  | numRightReg<7>  | mul/Mmult_out_mult0002__and0042/mul/Mmult_out_mult0002__and0042_D2.EXP
INPUTMC | 6 | 12 | 10 | 13 | 16 | 13 | 14 | 13 | 15 | 13 | 13 | 3 | 0
IMPORTS | 1 | 3 | 0
EQ | 18 | 
   !xorNB/Mxor_out_xor0000__xor0001/xorNB/Mxor_out_xor0000__xor0001_D = numLeftReg<0>
	$ numRightReg<4> & numRightReg<6> & numRightReg<5> & 
	numRightReg<7>
	# numRightReg<4> & numRightReg<6> & !numRightReg<5> & 
	!numRightReg<7>
	# numRightReg<4> & !numRightReg<6> & numRightReg<5> & 
	!numRightReg<7>
	# numRightReg<4> & !numRightReg<6> & !numRightReg<5> & 
	numRightReg<7>
;Imported pterms FB4_1
	# !numRightReg<4> & numRightReg<6> & numRightReg<5> & 
	!numRightReg<7>
	# !numRightReg<4> & numRightReg<6> & !numRightReg<5> & 
	numRightReg<7>
	# !numRightReg<4> & !numRightReg<6> & numRightReg<5> & 
	numRightReg<7>
	# !numRightReg<4> & !numRightReg<6> & !numRightReg<5> & 
	!numRightReg<7>;

MACROCELL | 4 | 16 | resultShiftR<0>/resultShiftR<0>_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 0 | 3 | 4 | 15
INPUTS | 9 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<1>  | numLeftReg<0>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2908_INV$3731  | numLeftReg<2>  | EXP55_.EXP
INPUTMC | 9 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 9 | 12 | 10 | 13 | 17 | 12 | 13 | 12 | 8 | 4 | 17
EXPORTS | 1 | 4 | 15
IMPORTS | 1 | 4 | 17
EQ | 26 | 
   resultShiftR<0>/resultShiftR<0>_D2 = !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1>
;Imported pterms FB5_18
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<7>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3>
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<6>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<4>
;Imported pterms FB5_1
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<5>
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0>;
    resultShiftR<0>/resultShiftR<0>_D2.EXP  =  !numRightReg<1> & !numRightReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & numLeftReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<2> & numLeftReg<1> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731

MACROCELL | 2 | 2 | andNB/out_and0001/andNB/out_and0001_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 0 | 6 | 2 | 3
INPUTS | 11 | numLeftReg<4>  | numLeftReg<6>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<0>  | numLeftReg<5>  | numLeftReg<7>  | numRightReg<1>  | numRightReg<0>  | numRightReg<2>
INPUTMC | 11 | 12 | 6 | 12 | 4 | 12 | 9 | 12 | 8 | 12 | 7 | 12 | 10 | 12 | 5 | 12 | 3 | 12 | 1 | 12 | 2 | 12 | 0
EXPORTS | 1 | 2 | 3
EQ | 5 | 
   andNB/out_and0001/andNB/out_and0001_D2 = !numLeftReg<4> & !numLeftReg<6> & !numLeftReg<1> & 
	!numLeftReg<2> & !numLeftReg<3> & !numLeftReg<0> & !numLeftReg<5> & 
	!numLeftReg<7>;
    andNB/out_and0001/andNB/out_and0001_D2.EXP  =  !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<2>

MACROCELL | 3 | 8 | $OpTx$$OpTx$FX_DC$2998_INV$3754
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 0 | 6
INPUTS | 8 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numRightReg<4>  | numRightReg<6>  | numRightReg<3>  | numRightReg<5>  | numRightReg<7>
INPUTMC | 8 | 12 | 1 | 12 | 2 | 12 | 0 | 13 | 16 | 13 | 14 | 13 | 17 | 13 | 15 | 13 | 13
EQ | 3 | 
   $OpTx$$OpTx$FX_DC$2998_INV$3754 = !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	!numRightReg<4> & !numRightReg<6> & !numRightReg<3> & !numRightReg<5> & 
	!numRightReg<7>;

MACROCELL | 4 | 6 | $OpTx$$OpTx$FX_DC$2997_INV$3753
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 0 | 3 | 0 | 6
INPUTS | 6 | numLeftReg<4>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<0>  | numLeftReg<7>
INPUTMC | 6 | 12 | 6 | 12 | 9 | 12 | 8 | 12 | 7 | 12 | 10 | 12 | 3
EQ | 2 | 
   $OpTx$$OpTx$FX_DC$2997_INV$3753 = !numLeftReg<4> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !numLeftReg<7>;

MACROCELL | 3 | 9 | $OpTx$$OpTx$FX_DC$2964_INV$3750
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 0 | 3
INPUTS | 4 | numRightReg<1>  | numRightReg<2>  | numRightReg<4>  | numRightReg<3>
INPUTMC | 4 | 12 | 1 | 12 | 0 | 13 | 16 | 13 | 17
EQ | 2 | 
   $OpTx$$OpTx$FX_DC$2964_INV$3750 = !numRightReg<1> & !numRightReg<2> & !numRightReg<4> & 
	!numRightReg<3>;

MACROCELL | 3 | 10 | $OpTx$$OpTx$FX_DC$2936_INV$3745
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 0 | 5
INPUTS | 2 | numRightReg<0>  | numRightReg<7>
INPUTMC | 2 | 12 | 2 | 13 | 13
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2936_INV$3745 = !numRightReg<0> & !numRightReg<7>;

MACROCELL | 11 | 6 | $OpTx$$OpTx$FX_DC$2935_INV$3744
ATTRIBUTES | 133888 | 0
OUTPUTMC | 6 | 2 | 9 | 14 | 13 | 0 | 5 | 2 | 8 | 2 | 10 | 2 | 11
INPUTS | 2 | numLeftReg<6>  | numRightReg<6>
INPUTMC | 2 | 12 | 4 | 13 | 14
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2935_INV$3744 = !numLeftReg<6> & !numRightReg<6>;

MACROCELL | 11 | 7 | $OpTx$$OpTx$FX_DC$2934_INV$3743
ATTRIBUTES | 133888 | 0
OUTPUTMC | 9 | 2 | 9 | 5 | 14 | 0 | 5 | 2 | 8 | 2 | 10 | 2 | 11 | 5 | 12 | 5 | 13 | 5 | 15
INPUTS | 2 | numLeftReg<5>  | numRightReg<5>
INPUTMC | 2 | 12 | 5 | 13 | 15
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2934_INV$3743 = !numLeftReg<5> & !numRightReg<5>;

MACROCELL | 8 | 5 | $OpTx$$OpTx$FX_DC$2914_INV$3735
ATTRIBUTES | 133888 | 0
OUTPUTMC | 4 | 1 | 1 | 0 | 6 | 1 | 2 | 8 | 6
INPUTS | 6 | numLeftReg<1>  | numRightReg<1>  | numLeftReg<4>  | numLeftReg<3>  | numLeftReg<5>  | numLeftReg<2>
INPUTMC | 6 | 12 | 9 | 12 | 1 | 12 | 6 | 12 | 7 | 12 | 5 | 12 | 8
EXPORTS | 1 | 8 | 6
EQ | 8 | 
   $OpTx$$OpTx$FX_DC$2914_INV$3735 = numLeftReg<1>
	$ numRightReg<1>;
    $OpTx$$OpTx$FX_DC$2914_INV$3735.EXP  =  numRightReg<1> & numLeftReg<4> & numLeftReg<3> & 
	numLeftReg<5>
	# numRightReg<1> & numLeftReg<4> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<5>
	# numRightReg<1> & numLeftReg<4> & !numLeftReg<1> & 
	!numLeftReg<3> & !numLeftReg<5>

MACROCELL | 10 | 14 | $OpTx$$OpTx$FX_DC$2928_INV$3741
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 0 | 6
INPUTS | 2 | numLeftReg<3>  | numRightReg<3>
INPUTMC | 2 | 12 | 7 | 13 | 17
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2928_INV$3741 = !numLeftReg<3> & numRightReg<3>;

MACROCELL | 10 | 15 | $OpTx$$OpTx$FX_DC$2931_INV$3742
ATTRIBUTES | 133888 | 0
OUTPUTMC | 4 | 2 | 13 | 0 | 6 | 2 | 12 | 2 | 15
INPUTS | 2 | numLeftReg<3>  | numRightReg<3>
INPUTMC | 2 | 12 | 7 | 13 | 17
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2931_INV$3742 = numLeftReg<3> & !numRightReg<3>;

MACROCELL | 10 | 12 | $OpTx$$OpTx$FX_DC$2906_INV$3730
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 0 | 6
INPUTS | 2 | numRightReg<2>  | numLeftReg<2>
INPUTMC | 2 | 12 | 0 | 12 | 8
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2906_INV$3730 = !numRightReg<2> & numLeftReg<2>;

MACROCELL | 10 | 13 | $OpTx$$OpTx$FX_DC$2920_INV$3738
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 0 | 6
INPUTS | 2 | numRightReg<2>  | numLeftReg<2>
INPUTMC | 2 | 12 | 0 | 12 | 8
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2920_INV$3738 = numRightReg<2> & !numLeftReg<2>;

MACROCELL | 2 | 17 | $OpTx$resultBigger<0>/resultBigger<0>_D2_INV$3755
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 0 | 5
INPUTS | 16 | numLeftReg<7>  | numRightReg<7>  | $OpTx$$OpTx$FX_DC$2910_INV$3733  | numLeftReg<6>  | numRightReg<6>  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | numLeftReg<5>  | numRightReg<5>  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | numLeftReg<4>  | numRightReg<4>  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | numLeftReg<3>  | numRightReg<3>  | EXP30_.EXP  | EXP40_.EXP
INPUTMC | 16 | 12 | 3 | 13 | 13 | 3 | 12 | 12 | 4 | 13 | 14 | 11 | 11 | 12 | 5 | 13 | 15 | 11 | 9 | 12 | 6 | 13 | 16 | 12 | 12 | 12 | 7 | 13 | 17 | 2 | 0 | 2 | 16
IMPORTS | 2 | 2 | 0 | 2 | 16
EQ | 70 | 
   $OpTx$resultBigger<0>/resultBigger<0>_D2_INV$3755 = !numLeftReg<7> & numRightReg<7> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733
	# !numLeftReg<6> & numRightReg<6> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2900_INV$3728
	# !numLeftReg<5> & numRightReg<5> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# !numLeftReg<4> & numRightReg<4> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# !numLeftReg<3> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB3_1
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB3_2
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB3_17
	# numRightReg<2> & !numLeftReg<2> & !numLeftReg<3> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<2> & !numLeftReg<2> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737;

MACROCELL | 2 | 14 | resultSmaller<0>/resultSmaller<0>_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 0 | 2
INPUTS | 16 | numLeftReg<7>  | numRightReg<7>  | numLeftReg<6>  | numRightReg<6>  | $OpTx$$OpTx$FX_DC$2910_INV$3733  | numLeftReg<5>  | numRightReg<5>  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | numLeftReg<4>  | numRightReg<4>  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | numLeftReg<3>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | EXP38_.EXP  | EXP39_.EXP
INPUTMC | 16 | 12 | 3 | 13 | 13 | 12 | 4 | 13 | 14 | 3 | 12 | 12 | 5 | 13 | 15 | 11 | 11 | 12 | 6 | 13 | 16 | 11 | 9 | 12 | 7 | 13 | 17 | 12 | 12 | 2 | 13 | 2 | 15
IMPORTS | 2 | 2 | 13 | 2 | 15
EQ | 58 | 
   resultSmaller<0>/resultSmaller<0>_D2 = !numLeftReg<7> & numRightReg<7>
	# !numLeftReg<6> & numRightReg<6> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733
	# !numLeftReg<5> & numRightReg<5> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2900_INV$3728
	# !numLeftReg<4> & numRightReg<4> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# !numLeftReg<3> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB3_14
	# numRightReg<2> & !numLeftReg<2> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
;Imported pterms FB3_13
	# numRightReg<1> & numRightReg<2> & !numLeftReg<0> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
;Imported pterms FB3_16
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# numRightReg<1> & !numLeftReg<2> & !numLeftReg<0> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# numRightReg<2> & !numLeftReg<1> & !numLeftReg<0> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# !numLeftReg<1> & !numLeftReg<2> & !numLeftReg<0> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742;

MACROCELL | 10 | 16 | $OpTx$$OpTx$FX_DC$2940_INV$3747
ATTRIBUTES | 133888 | 0
OUTPUTMC | 8 | 15 | 4 | 15 | 10 | 15 | 2 | 15 | 5 | 15 | 6 | 15 | 9 | 15 | 13 | 10 | 17
INPUTS | 2 | numRightReg<2>  | numLeftReg<2>
INPUTMC | 2 | 12 | 0 | 12 | 8
EXPORTS | 1 | 10 | 17
EQ | 2 | 
   $OpTx$$OpTx$FX_DC$2940_INV$3747 = !numRightReg<2> & !numLeftReg<2>;
    $OpTx$$OpTx$FX_DC$2940_INV$3747.EXP  =  numRightReg<2> & numLeftReg<2>

MACROCELL | 3 | 14 | $OpTx$FX_DC$2987
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 15 | 4 | 14 | 14
INPUTS | 8 | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | numRightReg<1>  | numRightReg<0>  | numRightReg<2>
INPUTMC | 8 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 12 | 1 | 12 | 2 | 12 | 0
EQ | 4 | 
   $OpTx$FX_DC$2987 = opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4>
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	!opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & !opChooseReg<4>;

MACROCELL | 10 | 17 | mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 7 | 15 | 4 | 15 | 10 | 15 | 2 | 15 | 5 | 15 | 6 | 15 | 9 | 10 | 0
INPUTS | 7 | numLeftReg<2>  | numLeftReg<3>  | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2  | mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D  | mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D  | numRightReg<2>  | $OpTx$$OpTx$FX_DC$2940_INV$3747.EXP
INPUTMC | 7 | 12 | 8 | 12 | 7 | 6 | 5 | 8 | 7 | 5 | 5 | 12 | 0 | 10 | 16
EXPORTS | 1 | 10 | 0
IMPORTS | 1 | 10 | 16
EQ | 19 | 
   mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 = ;Imported pterms FB11_17
	  numRightReg<2> & numLeftReg<2>;
    mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2.EXP  =  !numLeftReg<2> & !numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numLeftReg<2> & !numLeftReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D

MACROCELL | 10 | 8 | $OpTx$$OpTx$FX_DC$2968_INV$3752
ATTRIBUTES | 133888 | 0
OUTPUTMC | 5 | 15 | 4 | 15 | 2 | 15 | 3 | 15 | 5 | 10 | 7
INPUTS | 7 | numLeftReg<2>  | numRightReg<2>  | numLeftReg<6>  | numLeftReg<5>  | numRightReg<5>  | numRightReg<7>  | numRightReg<6>
INPUTMC | 7 | 12 | 8 | 12 | 0 | 12 | 4 | 12 | 5 | 13 | 15 | 13 | 13 | 13 | 14
EXPORTS | 1 | 10 | 7
EQ | 6 | 
   !$OpTx$$OpTx$FX_DC$2968_INV$3752 = numLeftReg<2>
	$ numRightReg<2>;
    $OpTx$$OpTx$FX_DC$2968_INV$3752.EXP  =  !numLeftReg<6> & !numLeftReg<5> & numRightReg<5> & 
	numRightReg<7>
	# !numLeftReg<5> & numRightReg<6> & numRightReg<5> & 
	numRightReg<7>

MACROCELL | 10 | 11 | $OpTx$FX_DC$2929
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 15 | 5
INPUTS | 3 | numRightReg<0>  | numLeftReg<4>  | numLeftReg<5>
INPUTMC | 3 | 12 | 2 | 12 | 6 | 12 | 5
EQ | 2 | 
   $OpTx$FX_DC$2929 = numRightReg<0> & numLeftReg<5>
	# !numRightReg<0> & numLeftReg<4>;

MACROCELL | 10 | 9 | $OpTx$FX_DC$2916
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 15 | 2
INPUTS | 3 | numRightReg<0>  | numLeftReg<6>  | numLeftReg<7>
INPUTMC | 3 | 12 | 2 | 12 | 4 | 12 | 3
EQ | 2 | 
   $OpTx$FX_DC$2916 = numRightReg<0> & numLeftReg<7>
	# !numRightReg<0> & numLeftReg<6>;

MACROCELL | 6 | 3 | mul/Mmult_out_mult0002_Mxor__index0001/mul/Mmult_out_mult0002_Mxor__index0001_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 15 | 3 | 6 | 4
INPUTS | 8 | numRightReg<1>  | numRightReg<0>  | numLeftReg<1>  | numLeftReg<0>  | numRightReg<2>  | numLeftReg<3>  | numLeftReg<2>  | twoComp/Madd_out__and0003/twoComp/Madd_out__and0003_D2.EXP
INPUTMC | 8 | 12 | 1 | 12 | 2 | 12 | 9 | 12 | 10 | 12 | 0 | 12 | 7 | 12 | 8 | 6 | 2
EXPORTS | 1 | 6 | 4
IMPORTS | 1 | 6 | 2
EQ | 13 | 
   mul/Mmult_out_mult0002_Mxor__index0001/mul/Mmult_out_mult0002_Mxor__index0001_D = numRightReg<1> & numRightReg<0> & numLeftReg<1> & 
	numLeftReg<0>
	$ numRightReg<1> & !numRightReg<0> & numLeftReg<1>
;Imported pterms FB7_3
	# numRightReg<1> & numLeftReg<1> & !numLeftReg<2>
	# !numRightReg<1> & numRightReg<0> & numLeftReg<2>
	# numRightReg<0> & !numLeftReg<1> & numLeftReg<2>;
    mul/Mmult_out_mult0002_Mxor__index0001/mul/Mmult_out_mult0002_Mxor__index0001_D.EXP  =  !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3>
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<3>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<2> & numLeftReg<3> & numLeftReg<0>

MACROCELL | 3 | 7 | mul/Mmult_out_mult0002__and0024/mul/Mmult_out_mult0002__and0024_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 15 | 3 | 3 | 6
INPUTS | 17 | numRightReg<2>  | numLeftReg<0>  | numRightReg<6>  | numRightReg<7>  | opChooseReg<0>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D  | numRightReg<1>  | numRightReg<0>  | numLeftReg<7>  | opChooseReg<1>  | mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D
INPUTMC | 17 | 12 | 0 | 12 | 10 | 13 | 14 | 13 | 13 | 13 | 12 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 11 | 17 | 12 | 1 | 12 | 2 | 12 | 3 | 13 | 11 | 9 | 6
EXPORTS | 1 | 3 | 6
EQ | 19 | 
   mul/Mmult_out_mult0002__and0024/mul/Mmult_out_mult0002__and0024_D2 = numRightReg<2> & numLeftReg<0>;
    mul/Mmult_out_mult0002__and0024/mul/Mmult_out_mult0002__and0024_D2.EXP  =  numLeftReg<0> & !numRightReg<6> & numRightReg<7> & 
	opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numLeftReg<0> & numRightReg<6> & numRightReg<7> & 
	opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D
	# numLeftReg<0> & numRightReg<6> & !numRightReg<7> & 
	opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D

MACROCELL | 3 | 2 | add/Madd_out__and0000/add/Madd_out__and0000_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 5 | 15 | 3 | 15 | 9 | 15 | 2 | 15 | 13 | 3 | 3
INPUTS | 2 | numRightReg<0>  | numLeftReg<0>
INPUTMC | 2 | 12 | 2 | 12 | 10
EXPORTS | 1 | 3 | 3
EQ | 2 | 
   add/Madd_out__and0000/add/Madd_out__and0000_D2 = numRightReg<0> & numLeftReg<0>;
    add/Madd_out__and0000/add/Madd_out__and0000_D2.EXP  =  numRightReg<0> & !numLeftReg<0>

MACROCELL | 11 | 5 | $OpTx$$OpTx$FX_DC$2938_INV$3746
ATTRIBUTES | 133888 | 0
OUTPUTMC | 4 | 15 | 2 | 15 | 9 | 15 | 5 | 15 | 13
INPUTS | 2 | numRightReg<1>  | numLeftReg<1>
INPUTMC | 2 | 12 | 1 | 12 | 9
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2938_INV$3746 = !numRightReg<1> & !numLeftReg<1>;

MACROCELL | 11 | 3 | mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 15 | 3 | 15 | 9 | 15 | 5
INPUTS | 2 | numRightReg<1>  | numLeftReg<1>
INPUTMC | 2 | 12 | 1 | 12 | 9
EQ | 1 | 
   mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2 = numRightReg<1> & numLeftReg<1>;

MACROCELL | 3 | 3 | $OpTx$sub/Msub_out__or0000/sub/Msub_out__or0000_D2_INV$3758
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 15 | 2 | 3 | 4
INPUTS | 16 | numLeftReg<0>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D  | numRightReg<6>  | numRightReg<7>  | mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D  | numLeftReg<7>  | add/Madd_out__or0005/add/Madd_out__or0005_D2  | add/Madd_out__and0000/add/Madd_out__and0000_D2.EXP
INPUTMC | 16 | 12 | 10 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 11 | 17 | 13 | 14 | 13 | 13 | 9 | 6 | 12 | 3 | 2 | 9 | 3 | 2
EXPORTS | 1 | 3 | 4
IMPORTS | 1 | 3 | 2
EQ | 24 | 
   $OpTx$sub/Msub_out__or0000/sub/Msub_out__or0000_D2_INV$3758 = ;Imported pterms FB4_3
	  numRightReg<0> & !numLeftReg<0>;
    $OpTx$sub/Msub_out__or0000/sub/Msub_out__or0000_D2_INV$3758.EXP  =  !numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D
	# numLeftReg<0> & !numRightReg<6> & !numRightReg<7> & 
	opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D
	# numLeftReg<0> & numRightReg<7> & opChooseReg<0> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D
	# numLeftReg<0> & !numRightReg<7> & opChooseReg<0> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D
	# !numLeftReg<7> & !numRightReg<7> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	add/Madd_out__or0005/add/Madd_out__or0005_D2

MACROCELL | 11 | 4 | $OpTx$$OpTx$FX_DC$2944_INV$3749
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 15 | 2 | 15 | 6
INPUTS | 2 | numRightReg<1>  | numLeftReg<1>
INPUTMC | 2 | 12 | 1 | 12 | 9
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2944_INV$3749 = numRightReg<1> & !numLeftReg<1>;

MACROCELL | 11 | 8 | $OpTx$$OpTx$FX_DC$2927_INV$3740
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 15 | 2 | 15 | 5 | 15 | 6
INPUTS | 2 | numRightReg<1>  | numLeftReg<1>
INPUTMC | 2 | 12 | 1 | 12 | 9
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2927_INV$3740 = !numRightReg<1> & numLeftReg<1>;

MACROCELL | 11 | 0 | twoComp/Madd_out__and0000/twoComp/Madd_out__and0000_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 15 | 5
INPUTS | 2 | numLeftReg<1>  | numLeftReg<0>
INPUTMC | 2 | 12 | 9 | 12 | 10
EQ | 1 | 
   twoComp/Madd_out__and0000/twoComp/Madd_out__and0000_D2 = !numLeftReg<1> & !numLeftReg<0>;

MACROCELL | 9 | 16 | $OpTx$$OpTx$FX_DC$2922_INV$3739
ATTRIBUTES | 133888 | 0
OUTPUTMC | 6 | 15 | 11 | 15 | 9 | 15 | 10 | 15 | 12 | 15 | 13 | 9 | 17
INPUTS | 6 | numLeftReg<3>  | numRightReg<3>  | numRightReg<4>  | mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2  | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_  | numLeftReg<2>
INPUTMC | 6 | 12 | 7 | 13 | 17 | 13 | 16 | 7 | 4 | 12 | 16 | 12 | 8
EXPORTS | 1 | 9 | 17
EQ | 11 | 
   !$OpTx$$OpTx$FX_DC$2922_INV$3739 = numLeftReg<3>
	$ numRightReg<3>;
    $OpTx$$OpTx$FX_DC$2922_INV$3739.EXP  =  !numRightReg<4> & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<2> & numRightReg<4> & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<2> & numRightReg<4> & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_

MACROCELL | 10 | 10 | $OpTx$FX_DC$2923
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 15 | 9
INPUTS | 3 | numRightReg<0>  | numLeftReg<5>  | numLeftReg<6>
INPUTMC | 3 | 12 | 2 | 12 | 5 | 12 | 4
EQ | 2 | 
   $OpTx$FX_DC$2923 = numRightReg<0> & numLeftReg<6>
	# !numRightReg<0> & numLeftReg<5>;

MACROCELL | 9 | 1 | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 16 | 15 | 10 | 7 | 16 | 7 | 8 | 7 | 4 | 7 | 14 | 7 | 11 | 7 | 3 | 7 | 5 | 7 | 6 | 7 | 7 | 7 | 9 | 7 | 10 | 7 | 12 | 7 | 13 | 9 | 10 | 9 | 11
INPUTS | 9 | numRightReg<0>  | numRightReg<2>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<0>  | numRightReg<1>  | numLeftReg<1>  | EXP99_.EXP  | EXP100_.EXP
INPUTMC | 9 | 12 | 2 | 12 | 0 | 12 | 8 | 12 | 7 | 12 | 10 | 12 | 1 | 12 | 9 | 9 | 0 | 9 | 2
IMPORTS | 2 | 9 | 0 | 9 | 2
EQ | 40 | 
   mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D = numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<0>
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	!numLeftReg<3> & !numLeftReg<0>
	# numRightReg<0> & !numRightReg<2> & !numLeftReg<2> & 
	numLeftReg<3> & !numLeftReg<0>
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0>
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<2> & !numLeftReg<3> & !numLeftReg<0>
;Imported pterms FB10_1
	# numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1>
	# numRightReg<1> & !numRightReg<2> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<3>
	# !numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	!numLeftReg<2> & !numLeftReg<3>
;Imported pterms FB10_18
	# !numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	!numLeftReg<2> & !numLeftReg<0>
;Imported pterms FB10_3
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2>
	# numRightReg<1> & !numRightReg<0> & !numLeftReg<1> & 
	numLeftReg<2>
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	numLeftReg<3>
	# numRightReg<1> & !numRightReg<2> & !numLeftReg<1> & 
	numLeftReg<2> & !numLeftReg<3>
	# !numRightReg<1> & numRightReg<0> & !numLeftReg<1> & 
	numLeftReg<3> & !numLeftReg<0>
;Imported pterms FB10_4
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & !numLeftReg<2> & !numLeftReg<3> & numLeftReg<0>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<1> & numLeftReg<2> & !numLeftReg<3> & numLeftReg<0>;

MACROCELL | 3 | 1 | mul/Mmult_out_mult0002__and0033/mul/Mmult_out_mult0002__and0033_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 15 | 10
INPUTS | 2 | numLeftReg<0>  | numRightReg<3>
INPUTMC | 2 | 12 | 10 | 13 | 17
EQ | 1 | 
   mul/Mmult_out_mult0002__and0033/mul/Mmult_out_mult0002__and0033_D2 = numLeftReg<0> & numRightReg<3>;

MACROCELL | 9 | 11 | $OpTx$sub/Msub_out__or0002/sub/Msub_out__or0002_D2_INV$3759
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 15 | 12 | 9 | 10
INPUTS | 10 | numRightReg<2>  | numLeftReg<2>  | numLeftReg<1>  | numLeftReg<0>  | numRightReg<4>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D  | mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D  | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2  | EXP106_.EXP
INPUTMC | 10 | 12 | 0 | 12 | 8 | 12 | 9 | 12 | 10 | 13 | 16 | 13 | 17 | 9 | 1 | 8 | 9 | 6 | 5 | 9 | 12
EXPORTS | 1 | 9 | 10
IMPORTS | 1 | 9 | 12
EQ | 33 | 
   $OpTx$sub/Msub_out__or0002/sub/Msub_out__or0002_D2_INV$3759 = numRightReg<2> & !numLeftReg<2>
;Imported pterms FB10_13
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1>
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2>
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<0>
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<0>
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<0>
;Imported pterms FB10_14
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<0>;
    $OpTx$sub/Msub_out__or0002/sub/Msub_out__or0002_D2_INV$3759.EXP  =  numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2

MACROCELL | 7 | 10 | twoComp/Madd_out__and0001/twoComp/Madd_out__and0001_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 15 | 12 | 7 | 11
INPUTS | 6 | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<0>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
INPUTMC | 6 | 12 | 9 | 12 | 8 | 12 | 10 | 13 | 17 | 9 | 1 | 11 | 16
EXPORTS | 1 | 7 | 11
EQ | 10 | 
   twoComp/Madd_out__and0001/twoComp/Madd_out__and0001_D2 = !numLeftReg<1> & !numLeftReg<2> & !numLeftReg<0>;
    twoComp/Madd_out__and0001/twoComp/Madd_out__and0001_D2.EXP  =  !numLeftReg<1> & numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<3>
	# !numLeftReg<1> & numLeftReg<2> & numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D
	# !numLeftReg<1> & numLeftReg<2> & numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numLeftReg<2> & numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D

MACROCELL | 6 | 8 | mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 13 | 14 | 6 | 7 | 4 | 7 | 14 | 7 | 0 | 7 | 2 | 7 | 3 | 7 | 6 | 7 | 12 | 7 | 13 | 7 | 15 | 7 | 16 | 7 | 17 | 6 | 7
INPUTS | 10 | mul/Mmult_out_mult0002_Mxor__n0004<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<1>__xor0000_D  | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<0>  | numRightReg<3>  | EXP72_.EXP
INPUTMC | 10 | 9 | 14 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 9 | 12 | 8 | 12 | 7 | 12 | 10 | 13 | 17 | 6 | 9
EXPORTS | 1 | 6 | 7
IMPORTS | 1 | 6 | 9
EQ | 30 | 
   mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D = 
	mul/Mmult_out_mult0002_Mxor__n0004<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<1>__xor0000_D
	$ !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<1> & numLeftReg<2> & !numLeftReg<3> & numLeftReg<0> & 
	numRightReg<3>
;Imported pterms FB7_10
	# numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<0> & numRightReg<3>
	# numRightReg<2> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# !numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	!numLeftReg<2> & !numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & !numLeftReg<2> & !numLeftReg<3> & numLeftReg<0> & 
	numRightReg<3>
;Imported pterms FB7_11
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & !numRightReg<2> & !numLeftReg<1> & 
	numLeftReg<2> & !numLeftReg<3> & numLeftReg<0> & numRightReg<3>;
    mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<0> & numRightReg<3>

MACROCELL | 9 | 14 | mul/Mmult_out_mult0002_Mxor__n0004<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<1>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 6 | 8 | 9 | 13
INPUTS | 9 | numLeftReg<1>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D  | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2  | numRightReg<4>  | mul/Mmult_out_mult0002__or0019/mul/Mmult_out_mult0002__or0019_D2  | mul/Mmult_out_mult0002_Mxor__index0020/mul/Mmult_out_mult0002_Mxor__index0020_D19_  | numLeftReg<3>  | mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000_D.EXP
INPUTMC | 9 | 12 | 9 | 13 | 17 | 8 | 9 | 6 | 5 | 13 | 16 | 7 | 14 | 6 | 17 | 12 | 7 | 9 | 15
EXPORTS | 1 | 9 | 13
IMPORTS | 1 | 9 | 15
EQ | 17 | 
   mul/Mmult_out_mult0002_Mxor__n0004<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<1>__xor0000_D = numLeftReg<1> & numRightReg<3>
	$ 
	mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
;Imported pterms FB10_16
	# 
	!mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2;
    mul/Mmult_out_mult0002_Mxor__n0004<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<1>__xor0000_D.EXP  =  !numRightReg<4> & 
	!mul/Mmult_out_mult0002__or0019/mul/Mmult_out_mult0002__or0019_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0020/mul/Mmult_out_mult0002_Mxor__index0020_D19_
	# numLeftReg<3> & numRightReg<4> & 
	mul/Mmult_out_mult0002__or0019/mul/Mmult_out_mult0002__or0019_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0020/mul/Mmult_out_mult0002_Mxor__index0020_D19_
	# numLeftReg<3> & numRightReg<4> & 
	!mul/Mmult_out_mult0002__or0019/mul/Mmult_out_mult0002__or0019_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0020/mul/Mmult_out_mult0002_Mxor__index0020_D19_

MACROCELL | 8 | 9 | mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 6 | 9 | 14 | 9 | 9 | 11 | 16 | 9 | 10 | 9 | 11 | 9 | 15
INPUTS | 10 | numRightReg<0>  | numLeftReg<4>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<0>  | numRightReg<2>  | numLeftReg<3>  | numRightReg<1>  | EXP92_.EXP  | EXP93_.EXP
INPUTMC | 10 | 12 | 2 | 12 | 6 | 12 | 9 | 12 | 8 | 12 | 10 | 12 | 0 | 12 | 7 | 12 | 1 | 8 | 8 | 8 | 10
IMPORTS | 2 | 8 | 8 | 8 | 10
EQ | 37 | 
   mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D = numRightReg<0> & numRightReg<2> & !numLeftReg<4> & 
	!numLeftReg<1> & numLeftReg<2>
	# numRightReg<0> & numRightReg<2> & !numLeftReg<4> & 
	numLeftReg<2> & numLeftReg<3>
	# numRightReg<0> & !numRightReg<2> & numLeftReg<4> & 
	!numLeftReg<1> & numLeftReg<2>
	# numRightReg<0> & numLeftReg<4> & numLeftReg<1> & 
	!numLeftReg<2> & numLeftReg<0>
	# numRightReg<1> & numRightReg<2> & numLeftReg<4> & 
	numLeftReg<1> & numLeftReg<2> & !numLeftReg<3>
;Imported pterms FB9_9
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3>
	# numRightReg<1> & !numRightReg<0> & !numLeftReg<2> & 
	numLeftReg<3>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<2>
	# !numRightReg<0> & numRightReg<2> & numLeftReg<2> & 
	!numLeftReg<3>
	# numRightReg<1> & !numRightReg<2> & numLeftReg<4> & 
	numLeftReg<2> & numLeftReg<3>
;Imported pterms FB9_8
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<2> & 
	numLeftReg<3> & !numLeftReg<0>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	!numLeftReg<4> & numLeftReg<1> & numLeftReg<2> & !numLeftReg<3>
;Imported pterms FB9_11
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4>
	# !numRightReg<1> & numRightReg<0> & numLeftReg<4> & 
	!numLeftReg<2>
	# !numRightReg<1> & numRightReg<2> & !numLeftReg<4> & 
	numLeftReg<2>
	# numRightReg<0> & numLeftReg<4> & !numLeftReg<2> & 
	!numLeftReg<3>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<1> & 
	!numLeftReg<2> & numLeftReg<3>;

MACROCELL | 6 | 5 | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 14 | 9 | 14 | 9 | 9 | 11 | 16 | 9 | 3 | 10 | 0 | 9 | 4 | 9 | 5 | 9 | 6 | 9 | 10 | 9 | 11 | 9 | 15 | 10 | 1 | 10 | 17 | 6 | 6
INPUTS | 9 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<1>  | numLeftReg<0>  | numRightReg<3>  | numLeftReg<2>  | numLeftReg<3>  | EXP70_.EXP
INPUTMC | 9 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 9 | 12 | 10 | 13 | 17 | 12 | 8 | 12 | 7 | 6 | 4
EXPORTS | 1 | 6 | 6
IMPORTS | 1 | 6 | 4
EQ | 28 | 
   mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 = numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<0>
;Imported pterms FB7_5
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<2>
	# numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	!numLeftReg<3> & numLeftReg<0>
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<0>
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !numLeftReg<0>
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<2> & !numLeftReg<3> & numLeftReg<0>
;Imported pterms FB7_4
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3>
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<3>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<2> & numLeftReg<3> & numLeftReg<0>;
    mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2.EXP  =  numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	numRightReg<3>
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	numRightReg<3>
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0>
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0>

MACROCELL | 3 | 0 | mul/Mmult_out_mult0002__and0042/mul/Mmult_out_mult0002__and0042_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 14 | 6 | 3 | 17
INPUTS | 5 | numLeftReg<0>  | numRightReg<4>  | numRightReg<6>  | numRightReg<5>  | numRightReg<7>
INPUTMC | 5 | 12 | 10 | 13 | 16 | 13 | 14 | 13 | 15 | 13 | 13
EXPORTS | 1 | 3 | 17
EQ | 9 | 
   mul/Mmult_out_mult0002__and0042/mul/Mmult_out_mult0002__and0042_D2 = numLeftReg<0> & numRightReg<4>;
    mul/Mmult_out_mult0002__and0042/mul/Mmult_out_mult0002__and0042_D2.EXP  =  !numRightReg<4> & numRightReg<6> & numRightReg<5> & 
	!numRightReg<7>
	# !numRightReg<4> & numRightReg<6> & !numRightReg<5> & 
	numRightReg<7>
	# !numRightReg<4> & !numRightReg<6> & numRightReg<5> & 
	numRightReg<7>
	# !numRightReg<4> & !numRightReg<6> & !numRightReg<5> & 
	!numRightReg<7>

MACROCELL | 8 | 12 | add/Madd_out__or0002/add/Madd_out__or0002_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 14 | 7 | 14 | 5 | 14 | 8
INPUTS | 8 | numLeftReg<3>  | numRightReg<3>  | numRightReg<2>  | numLeftReg<2>  | numRightReg<1>  | numLeftReg<1>  | EXP94_.EXP  | EXP95_.EXP
INPUTMC | 8 | 12 | 7 | 13 | 17 | 12 | 0 | 12 | 8 | 12 | 1 | 12 | 9 | 8 | 11 | 8 | 13
IMPORTS | 2 | 8 | 11 | 8 | 13
EQ | 29 | 
   add/Madd_out__or0002/add/Madd_out__or0002_D2 = numLeftReg<3> & numRightReg<3>
	# numRightReg<2> & numLeftReg<2> & numLeftReg<3>
	# numRightReg<2> & numLeftReg<2> & numRightReg<3>
	# numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3>
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3>
;Imported pterms FB9_12
	# numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numRightReg<3>
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numRightReg<3>
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0>
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & numLeftReg<0>
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0>
;Imported pterms FB9_14
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<0>
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3>
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<0> & numRightReg<3>
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3>;

MACROCELL | 12 | 14 | sub/Msub_out_Mxor_Result<4>__xor0000/sub/Msub_out_Mxor_Result<4>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 14 | 8
INPUTS | 2 | numLeftReg<4>  | numRightReg<4>
INPUTMC | 2 | 12 | 6 | 13 | 16
EQ | 2 | 
   !sub/Msub_out_Mxor_Result<4>__xor0000/sub/Msub_out_Mxor_Result<4>__xor0000_D = numLeftReg<4>
	$ numRightReg<4>;

MACROCELL | 6 | 6 | $OpTx$sub/Msub_out__or0003/sub/Msub_out__or0003_D2_INV$3760
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 14 | 8
INPUTS | 8 | numLeftReg<3>  | numRightReg<3>  | numRightReg<2>  | numLeftReg<2>  | numRightReg<1>  | numLeftReg<1>  | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2.EXP  | EXP71_.EXP
INPUTMC | 8 | 12 | 7 | 13 | 17 | 12 | 0 | 12 | 8 | 12 | 1 | 12 | 9 | 6 | 5 | 6 | 7
IMPORTS | 2 | 6 | 5 | 6 | 7
EQ | 30 | 
   $OpTx$sub/Msub_out__or0003/sub/Msub_out__or0003_D2_INV$3760 = !numLeftReg<3> & numRightReg<3>
	# numRightReg<2> & !numLeftReg<2> & !numLeftReg<3>
	# numRightReg<2> & !numLeftReg<2> & numRightReg<3>
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3>
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3>
;Imported pterms FB7_6
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	numRightReg<3>
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	numRightReg<3>
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0>
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0>
;Imported pterms FB7_8
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<3> & !numLeftReg<0>
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<0> & numRightReg<3>
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3> & !numLeftReg<0>
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<0> & numRightReg<3>
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<0> & numRightReg<3>
;Imported pterms FB7_9
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<0> & numRightReg<3>;

MACROCELL | 7 | 12 | twoComp/Madd_out__and0002/twoComp/Madd_out__and0002_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 14 | 5 | 14 | 8 | 7 | 13
INPUTS | 11 | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<0>  | numRightReg<4>  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D  | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
INPUTMC | 11 | 12 | 9 | 12 | 8 | 12 | 7 | 12 | 10 | 13 | 16 | 9 | 1 | 10 | 0 | 13 | 17 | 6 | 8 | 12 | 17 | 11 | 16
EXPORTS | 1 | 7 | 13
EQ | 19 | 
   twoComp/Madd_out__and0002/twoComp/Madd_out__and0002_D2 = !numLeftReg<1> & !numLeftReg<2> & !numLeftReg<3> & 
	!numLeftReg<0>;
    twoComp/Madd_out__and0002/twoComp/Madd_out__and0002_D2.EXP  =  numLeftReg<1> & numLeftReg<2> & numLeftReg<0> & 
	numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	!numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<0> & numRightReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<4> & 
	numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D

MACROCELL | 9 | 9 | mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 6 | 1 | 8 | 14 | 12 | 9 | 7 | 9 | 8 | 9 | 9 | 14 | 16
INPUTS | 12 | mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D  | numLeftReg<0>  | numRightReg<4>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D  | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2  | numLeftReg<1>  | numRightReg<5>  | mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D  | mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2  | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_  | EXP105_.EXP
INPUTMC | 12 | 7 | 8 | 12 | 10 | 13 | 16 | 13 | 17 | 8 | 9 | 6 | 5 | 12 | 9 | 13 | 15 | 9 | 9 | 7 | 4 | 12 | 16 | 9 | 10
EXPORTS | 1 | 9 | 8
IMPORTS | 1 | 9 | 10
EQ | 58 | 
   mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D = 
	mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D
	$ numLeftReg<0> & numRightReg<4> & !numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
;Imported pterms FB10_11
	# numLeftReg<0> & numRightReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
;Imported pterms FB10_12
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2;
    mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D.EXP  =  numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_

MACROCELL | 7 | 8 | mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 5 | 9 | 9 | 7 | 1 | 7 | 0 | 7 | 2 | 7 | 17
INPUTS | 9 | numLeftReg<1>  | numLeftReg<0>  | numRightReg<4>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D  | mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | EXP84_.EXP  | EXP85_.EXP
INPUTMC | 9 | 12 | 9 | 12 | 10 | 13 | 16 | 13 | 17 | 9 | 1 | 9 | 3 | 11 | 16 | 7 | 7 | 7 | 9
IMPORTS | 2 | 7 | 7 | 7 | 9
EQ | 48 | 
   mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D = !numLeftReg<1> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# !numLeftReg<1> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# !numLeftReg<1> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# numLeftReg<1> & numRightReg<4> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
;Imported pterms FB8_8
	# !numLeftReg<1> & !numLeftReg<0> & 
	mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# !numRightReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# numLeftReg<1> & numRightReg<4> & !numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# !numLeftReg<0> & !numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# !numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
;Imported pterms FB8_10
	# numLeftReg<1> & !numLeftReg<0> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# numLeftReg<1> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# numLeftReg<1> & !numRightReg<4> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# numLeftReg<1> & numLeftReg<0> & !numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D;

MACROCELL | 11 | 16 | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 22 | 7 | 8 | 7 | 4 | 6 | 13 | 7 | 14 | 6 | 17 | 7 | 11 | 6 | 0 | 6 | 1 | 6 | 12 | 6 | 14 | 6 | 15 | 6 | 16 | 7 | 3 | 7 | 5 | 7 | 6 | 7 | 7 | 7 | 9 | 7 | 10 | 7 | 12 | 7 | 13 | 7 | 15 | 7 | 16
INPUTS | 2 | mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D  | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
INPUTMC | 2 | 8 | 9 | 6 | 5
EQ | 4 | 
   mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D = 
	mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D
	$ 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2;

MACROCELL | 9 | 3 | mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 4 | 7 | 8 | 7 | 7 | 7 | 9 | 9 | 2
INPUTS | 12 | numLeftReg<2>  | numRightReg<3>  | numRightReg<2>  | mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D  | mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D  | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2  | numRightReg<1>  | numRightReg<0>  | numLeftReg<1>  | numLeftReg<3>  | numLeftReg<0>  | EXP101_.EXP
INPUTMC | 12 | 12 | 8 | 13 | 17 | 12 | 0 | 5 | 5 | 8 | 7 | 6 | 5 | 12 | 1 | 12 | 2 | 12 | 9 | 12 | 7 | 12 | 10 | 9 | 4
EXPORTS | 1 | 9 | 2
IMPORTS | 1 | 9 | 4
EQ | 58 | 
   mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D = numLeftReg<2> & numRightReg<3>
	$ !numRightReg<2> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numRightReg<2> & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
;Imported pterms FB10_5
	# !numRightReg<2> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numLeftReg<2> & !numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numLeftReg<2> & !numLeftReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
;Imported pterms FB10_6
	# numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & !numLeftReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
;Imported pterms FB10_7
	# numRightReg<2> & numLeftReg<2> & !numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<2> & !numLeftReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & !numLeftReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D;
    mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D.EXP  =  numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & !numLeftReg<2> & !numLeftReg<3> & numLeftReg<0>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<1> & numLeftReg<2> & !numLeftReg<3> & numLeftReg<0>

MACROCELL | 5 | 5 | mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 8 | 9 | 3 | 10 | 0 | 9 | 4 | 9 | 5 | 9 | 6 | 10 | 1 | 10 | 17 | 5 | 4
INPUTS | 9 | numRightReg<1>  | numRightReg<0>  | numLeftReg<4>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<6>  | numLeftReg<7>  | EXP60_.EXP
INPUTMC | 9 | 12 | 1 | 12 | 2 | 12 | 6 | 12 | 9 | 12 | 8 | 12 | 7 | 12 | 4 | 12 | 3 | 5 | 6
EXPORTS | 1 | 5 | 4
IMPORTS | 1 | 5 | 6
EQ | 19 | 
   mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D = !numRightReg<1> & numRightReg<0> & numLeftReg<4>
	# numRightReg<0> & numLeftReg<4> & !numLeftReg<1> & 
	!numLeftReg<3>
	# numRightReg<0> & numLeftReg<4> & !numLeftReg<2> & 
	!numLeftReg<3>
	# numRightReg<1> & numRightReg<0> & !numLeftReg<4> & 
	numLeftReg<1> & numLeftReg<2> & !numLeftReg<3>
;Imported pterms FB6_7
	# numRightReg<1> & !numRightReg<0> & numLeftReg<3>
	# numRightReg<1> & numLeftReg<4> & numLeftReg<2> & 
	numLeftReg<3>
	# numRightReg<1> & numLeftReg<4> & numLeftReg<1> & 
	numLeftReg<3> & numLeftReg<0>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<1> & 
	!numLeftReg<2> & numLeftReg<3>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<2> & 
	numLeftReg<3> & !numLeftReg<0>;
    mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D.EXP  =  numRightReg<1> & numLeftReg<4> & numLeftReg<6> & 
	numLeftReg<1> & numLeftReg<2> & numLeftReg<7>

MACROCELL | 8 | 7 | mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 8 | 9 | 3 | 10 | 0 | 9 | 4 | 9 | 5 | 9 | 6 | 10 | 1 | 10 | 17 | 8 | 8
INPUTS | 10 | numRightReg<1>  | numRightReg<0>  | numLeftReg<4>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<5>  | numLeftReg<1>  | numLeftReg<0>  | numRightReg<2>  | EXP91_.EXP
INPUTMC | 10 | 12 | 1 | 12 | 2 | 12 | 6 | 12 | 8 | 12 | 7 | 12 | 5 | 12 | 9 | 12 | 10 | 12 | 0 | 8 | 6
EXPORTS | 1 | 8 | 8
IMPORTS | 1 | 8 | 6
EQ | 26 | 
   mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D = numRightReg<0> & !numLeftReg<4> & !numLeftReg<3> & 
	numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & !numLeftReg<4> & 
	numLeftReg<2> & numLeftReg<3> & !numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & !numLeftReg<4> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & !numLeftReg<5>
;Imported pterms FB9_7
	# numRightReg<1> & !numRightReg<0> & numLeftReg<4>
	# !numRightReg<1> & numRightReg<0> & numLeftReg<5>
	# numRightReg<1> & numLeftReg<4> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<5>
	# numRightReg<0> & !numLeftReg<4> & !numLeftReg<1> & 
	!numLeftReg<2> & numLeftReg<5>
	# numRightReg<0> & !numLeftReg<4> & !numLeftReg<2> & 
	!numLeftReg<0> & numLeftReg<5>
;Imported pterms FB9_6
	# numRightReg<1> & numLeftReg<4> & numLeftReg<3> & 
	numLeftReg<5>
	# numRightReg<1> & numLeftReg<4> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<5>
	# numRightReg<1> & numLeftReg<4> & !numLeftReg<1> & 
	!numLeftReg<3> & !numLeftReg<5>;
    mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D.EXP  =  numRightReg<1> & !numLeftReg<4> & !numLeftReg<2> & 
	numLeftReg<3> & !numLeftReg<0>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	!numLeftReg<4> & numLeftReg<1> & numLeftReg<2> & !numLeftReg<3>

MACROCELL | 11 | 2 | mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 1 | 8 | 14 | 15 | 14 | 16
INPUTS | 2 | numLeftReg<0>  | numRightReg<5>
INPUTMC | 2 | 12 | 10 | 13 | 15
EQ | 1 | 
   mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2 = numLeftReg<0> & numRightReg<5>;

MACROCELL | 5 | 17 | add/Madd_out__or0003/add/Madd_out__or0003_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 1 | 9 | 1 | 7 | 1 | 10
INPUTS | 11 | numLeftReg<4>  | numRightReg<4>  | numLeftReg<3>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2941_INV$3748  | numRightReg<2>  | numLeftReg<2>  | numRightReg<1>  | numLeftReg<1>  | EXP56_.EXP  | EXP67_.EXP
INPUTMC | 11 | 12 | 6 | 13 | 16 | 12 | 7 | 13 | 17 | 12 | 11 | 12 | 0 | 12 | 8 | 12 | 1 | 12 | 9 | 5 | 0 | 5 | 16
IMPORTS | 2 | 5 | 0 | 5 | 16
EQ | 34 | 
   add/Madd_out__or0003/add/Madd_out__or0003_D2 = numLeftReg<4> & numRightReg<4>
	# numLeftReg<3> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<2> & numLeftReg<2> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
;Imported pterms FB6_1
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
;Imported pterms FB6_2
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
;Imported pterms FB6_17
	# numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2941_INV$3748;

MACROCELL | 12 | 11 | $OpTx$$OpTx$FX_DC$2941_INV$3748
ATTRIBUTES | 133888 | 0
OUTPUTMC | 12 | 5 | 17 | 5 | 14 | 2 | 9 | 2 | 8 | 2 | 10 | 2 | 11 | 5 | 0 | 5 | 1 | 5 | 12 | 5 | 13 | 5 | 15 | 5 | 16
INPUTS | 2 | numLeftReg<4>  | numRightReg<4>
INPUTMC | 2 | 12 | 6 | 13 | 16
EQ | 1 | 
   $OpTx$$OpTx$FX_DC$2941_INV$3748 = !numLeftReg<4> & !numRightReg<4>;

MACROCELL | 11 | 14 | sub/Msub_out_Mxor_Result<5>__xor0000/sub/Msub_out_Mxor_Result<5>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 1 | 10
INPUTS | 2 | numLeftReg<5>  | numRightReg<5>
INPUTMC | 2 | 12 | 5 | 13 | 15
EQ | 2 | 
   !sub/Msub_out_Mxor_Result<5>__xor0000/sub/Msub_out_Mxor_Result<5>__xor0000_D = numLeftReg<5>
	$ numRightReg<5>;

MACROCELL | 4 | 14 | sub/Msub_out__or0004/sub/Msub_out__or0004_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 14 | 12 | 1 | 10
INPUTS | 11 | numLeftReg<4>  | numRightReg<4>  | numLeftReg<3>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2908_INV$3731  | numRightReg<2>  | numLeftReg<2>  | numRightReg<1>  | numLeftReg<1>  | EXP53_.EXP  | EXP54_.EXP
INPUTMC | 11 | 12 | 6 | 13 | 16 | 12 | 7 | 13 | 17 | 12 | 13 | 12 | 0 | 12 | 8 | 12 | 1 | 12 | 9 | 4 | 13 | 4 | 15
IMPORTS | 2 | 4 | 13 | 4 | 15
EQ | 51 | 
   sub/Msub_out__or0004/sub/Msub_out__or0004_D2 = numLeftReg<4> & !numRightReg<4>
	# numLeftReg<3> & !numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<2> & numLeftReg<2> & !numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
;Imported pterms FB5_14
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<0> & !numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
;Imported pterms FB5_13
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<1> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<0> & !numRightReg<2> & numLeftReg<1> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
;Imported pterms FB5_16
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & numLeftReg<2> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<2> & numLeftReg<1> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
;Imported pterms FB5_17
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & numLeftReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<2> & numLeftReg<1> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731;

MACROCELL | 6 | 2 | twoComp/Madd_out__and0003/twoComp/Madd_out__and0003_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 1 | 7 | 1 | 10 | 6 | 3
INPUTS | 7 | numLeftReg<4>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<0>  | numRightReg<1>  | numRightReg<0>
INPUTMC | 7 | 12 | 6 | 12 | 9 | 12 | 8 | 12 | 7 | 12 | 10 | 12 | 1 | 12 | 2
EXPORTS | 1 | 6 | 3
EQ | 5 | 
   twoComp/Madd_out__and0003/twoComp/Madd_out__and0003_D2 = !numLeftReg<4> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0>;
    twoComp/Madd_out__and0003/twoComp/Madd_out__and0003_D2.EXP  =  numRightReg<1> & numLeftReg<1> & !numLeftReg<2>
	# !numRightReg<1> & numRightReg<0> & numLeftReg<2>
	# numRightReg<0> & !numLeftReg<1> & numLeftReg<2>

MACROCELL | 10 | 6 | $OpTx$$OpTx$FX_DC$2967_INV$3751
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 14 | 14 | 14 | 13 | 10 | 5
INPUTS | 5 | numLeftReg<6>  | numRightReg<6>  | numLeftReg<5>  | numRightReg<5>  | numRightReg<7>
INPUTMC | 5 | 12 | 4 | 13 | 14 | 12 | 5 | 13 | 15 | 13 | 13
EXPORTS | 1 | 10 | 5
EQ | 6 | 
   !$OpTx$$OpTx$FX_DC$2967_INV$3751 = numLeftReg<6>
	$ numRightReg<6>;
    $OpTx$$OpTx$FX_DC$2967_INV$3751.EXP  =  numLeftReg<6> & numLeftReg<5> & !numRightReg<5> & 
	!numRightReg<7>
	# numLeftReg<5> & !numRightReg<6> & !numRightReg<5> & 
	!numRightReg<7>

MACROCELL | 9 | 17 | mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 4 | 14 | 12 | 14 | 15 | 14 | 16 | 9 | 0
INPUTS | 10 | numLeftReg<1>  | numRightReg<5>  | numLeftReg<2>  | mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2  | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_  | numRightReg<4>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<0>  | $OpTx$$OpTx$FX_DC$2922_INV$3739.EXP
INPUTMC | 10 | 12 | 9 | 13 | 15 | 12 | 8 | 7 | 4 | 12 | 16 | 13 | 16 | 12 | 2 | 12 | 0 | 12 | 10 | 9 | 16
EXPORTS | 1 | 9 | 0
IMPORTS | 1 | 9 | 16
EQ | 22 | 
   mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D = numLeftReg<1> & numRightReg<5>
	$ !numLeftReg<2> & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<2> & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numRightReg<4> & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
;Imported pterms FB10_17
	# !numRightReg<4> & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<2> & numRightReg<4> & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<2> & numRightReg<4> & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_;
    mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D.EXP  =  !numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	!numLeftReg<2> & !numLeftReg<0>

MACROCELL | 7 | 4 | mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 6 | 9 | 17 | 9 | 6 | 9 | 7 | 9 | 8 | 9 | 9 | 9 | 16
INPUTS | 11 | numLeftReg<2>  | numLeftReg<0>  | numRightReg<4>  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D  | mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | numLeftReg<1>  | EXP81_.EXP  | EXP82_.EXP
INPUTMC | 11 | 12 | 8 | 12 | 10 | 13 | 16 | 9 | 1 | 6 | 8 | 10 | 0 | 13 | 17 | 11 | 16 | 12 | 9 | 7 | 3 | 7 | 5
IMPORTS | 2 | 7 | 3 | 7 | 5
EQ | 71 | 
   mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 = numLeftReg<1> & numRightReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
;Imported pterms FB8_4
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<0> & numRightReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<0> & 
	numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & !numLeftReg<2> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
;Imported pterms FB8_6
	# numLeftReg<1> & !numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & !numLeftReg<2> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<4> & numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<4> & 
	numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & !numLeftReg<2> & numLeftReg<0> & 
	numRightReg<4> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
;Imported pterms FB8_7
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D;

MACROCELL | 10 | 0 | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 18 | 7 | 4 | 6 | 13 | 7 | 14 | 6 | 17 | 7 | 11 | 6 | 0 | 6 | 1 | 6 | 11 | 6 | 12 | 6 | 14 | 6 | 16 | 7 | 3 | 7 | 5 | 7 | 6 | 7 | 12 | 7 | 13 | 7 | 15 | 7 | 16
INPUTS | 7 | numRightReg<2>  | mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D  | mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D  | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2  | numLeftReg<3>  | EXP107_.EXP  | mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2.EXP
INPUTMC | 7 | 12 | 0 | 5 | 5 | 8 | 7 | 6 | 5 | 12 | 7 | 10 | 1 | 10 | 17
IMPORTS | 2 | 10 | 1 | 10 | 17
EQ | 52 | 
   mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D = !numRightReg<2> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numRightReg<2> & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numRightReg<2> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
;Imported pterms FB11_2
	# numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<2> & !numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<2> & !numLeftReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & !numLeftReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & !numLeftReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
;Imported pterms FB11_18
	# !numLeftReg<2> & !numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numLeftReg<2> & !numLeftReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D;

MACROCELL | 12 | 16 | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
ATTRIBUTES | 133888 | 0
OUTPUTMC | 6 | 9 | 17 | 9 | 6 | 9 | 7 | 9 | 8 | 9 | 9 | 9 | 16
INPUTS | 2 | mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000_D  | mul/Mmult_out_mult0002__or0013/mul/Mmult_out_mult0002__or0013_D2
INPUTMC | 2 | 9 | 15 | 6 | 13
EQ | 4 | 
   mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_ = 
	mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000_D
	$ 
	mul/Mmult_out_mult0002__or0013/mul/Mmult_out_mult0002__or0013_D2;

MACROCELL | 9 | 15 | mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 4 | 12 | 16 | 12 | 17 | 12 | 15 | 9 | 14
INPUTS | 6 | numLeftReg<3>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__n0002<4>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<4>__xor0000_D  | mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2  | mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D  | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
INPUTMC | 6 | 12 | 7 | 13 | 17 | 5 | 9 | 8 | 0 | 8 | 9 | 6 | 5
EXPORTS | 1 | 9 | 14
EQ | 10 | 
   mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000_D = numLeftReg<3> & numRightReg<3>
	$ 
	mul/Mmult_out_mult0002_Mxor__n0002<4>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<4>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2
	# 
	!mul/Mmult_out_mult0002_Mxor__n0002<4>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<4>__xor0000_D & 
	mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2;
    mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000_D.EXP  =  
	!mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2

MACROCELL | 5 | 9 | mul/Mmult_out_mult0002_Mxor__n0002<4>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<4>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 9 | 15 | 11 | 15
INPUTS | 12 | numRightReg<0>  | numLeftReg<4>  | numLeftReg<6>  | numLeftReg<1>  | numLeftReg<3>  | numLeftReg<0>  | numRightReg<2>  | numLeftReg<2>  | numLeftReg<5>  | numRightReg<1>  | EXP61_.EXP  | EXP62_.EXP
INPUTMC | 12 | 12 | 2 | 12 | 6 | 12 | 4 | 12 | 9 | 12 | 7 | 12 | 10 | 12 | 0 | 12 | 8 | 12 | 5 | 12 | 1 | 5 | 8 | 5 | 10
IMPORTS | 2 | 5 | 8 | 5 | 10
EQ | 51 | 
   mul/Mmult_out_mult0002_Mxor__n0002<4>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<4>__xor0000_D = numRightReg<0> & !numLeftReg<4> & numLeftReg<6> & 
	numLeftReg<2> & numLeftReg<3>
	# numRightReg<0> & !numRightReg<2> & numLeftReg<6> & 
	!numLeftReg<2> & !numLeftReg<3> & !numLeftReg<5>
	# numRightReg<0> & !numLeftReg<4> & numLeftReg<6> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0>
	# numRightReg<2> & numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<2> & !numLeftReg<3> & !numLeftReg<5>
	# numRightReg<1> & numRightReg<2> & numLeftReg<4> & 
	numLeftReg<6> & numLeftReg<1> & numLeftReg<2> & !numLeftReg<5>
;Imported pterms FB6_9
	# numRightReg<1> & !numRightReg<2> & numLeftReg<4> & 
	numLeftReg<6> & numLeftReg<5>
	# numRightReg<0> & numRightReg<2> & numLeftReg<4> & 
	!numLeftReg<6> & numLeftReg<5>
	# numRightReg<1> & numRightReg<2> & numLeftReg<4> & 
	numLeftReg<6> & numLeftReg<3> & !numLeftReg<5>
	# numRightReg<0> & !numRightReg<2> & numLeftReg<6> & 
	!numLeftReg<1> & !numLeftReg<3> & !numLeftReg<5>
	# numRightReg<2> & numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<1> & !numLeftReg<3> & !numLeftReg<5>
;Imported pterms FB6_8
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<6>
	# !numRightReg<1> & numRightReg<2> & numLeftReg<4> & 
	!numLeftReg<6>
	# numRightReg<0> & !numLeftReg<4> & numLeftReg<6> & 
	!numLeftReg<5>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<3> & numLeftReg<5>
;Imported pterms FB6_11
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<5>
	# numRightReg<1> & !numRightReg<0> & !numLeftReg<4> & 
	numLeftReg<5>
	# !numRightReg<1> & numRightReg<0> & !numLeftReg<4> & 
	numLeftReg<6>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<4>
	# !numRightReg<0> & numRightReg<2> & numLeftReg<4> & 
	!numLeftReg<5>
;Imported pterms FB6_12
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<1> & !numLeftReg<2> & numLeftReg<5>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<2> & !numLeftReg<0> & numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !numLeftReg<6> & numLeftReg<3> & !numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !numLeftReg<6> & numLeftReg<1> & numLeftReg<2> & 
	!numLeftReg<5>;

MACROCELL | 8 | 0 | mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 5 | 9 | 15 | 10 | 3 | 11 | 15 | 10 | 2 | 10 | 4
INPUTS | 11 | numRightReg<0>  | numRightReg<2>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<0>  | numLeftReg<5>  | numLeftReg<3>  | numRightReg<1>  | numLeftReg<4>  | EXP90_.EXP  | EXP98_.EXP
INPUTMC | 11 | 12 | 2 | 12 | 0 | 12 | 9 | 12 | 8 | 12 | 10 | 12 | 5 | 12 | 7 | 12 | 1 | 12 | 6 | 8 | 1 | 8 | 17
IMPORTS | 2 | 8 | 1 | 8 | 17
EQ | 46 | 
   mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 = numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<0> & numLeftReg<5>
	# numRightReg<0> & numRightReg<2> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & !numLeftReg<1> & numLeftReg<2> & !numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<4> & numLeftReg<1> & numLeftReg<2> & numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<4> & numLeftReg<1> & numLeftReg<3> & !numLeftReg<5>
;Imported pterms FB9_2
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & numLeftReg<3>
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<2> & numLeftReg<3>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<5>
	# numRightReg<0> & numRightReg<2> & numLeftReg<4> & 
	numLeftReg<2> & numLeftReg<3>
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0>
;Imported pterms FB9_3
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & numLeftReg<2> & numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<4> & numLeftReg<2> & !numLeftReg<3> & numLeftReg<0> & 
	numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & numLeftReg<1> & !numLeftReg<2> & !numLeftReg<3> & 
	numLeftReg<0> & !numLeftReg<5>
;Imported pterms FB9_18
	# numRightReg<1> & numRightReg<2> & numLeftReg<4> & 
	numLeftReg<3> & numLeftReg<5>
	# numRightReg<1> & numRightReg<2> & numLeftReg<2> & 
	numLeftReg<3> & !numLeftReg<5>
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<3>
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<2> & numLeftReg<3> & numLeftReg<5>
	# numRightReg<0> & numRightReg<2> & !numLeftReg<2> & 
	numLeftReg<3> & !numLeftReg<0> & numLeftReg<5>
;Imported pterms FB9_17
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & numLeftReg<1> & numLeftReg<2>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & numLeftReg<1> & numLeftReg<3>;

MACROCELL | 6 | 13 | mul/Mmult_out_mult0002__or0013/mul/Mmult_out_mult0002__or0013_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 12 | 16 | 12 | 17 | 12 | 15
INPUTS | 12 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<1>  | numLeftReg<3>  | numLeftReg<0>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | numLeftReg<2>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | EXP75_.EXP  | EXP76_.EXP
INPUTMC | 12 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 9 | 12 | 7 | 12 | 10 | 13 | 17 | 10 | 0 | 12 | 8 | 11 | 16 | 6 | 12 | 6 | 14
IMPORTS | 2 | 6 | 12 | 6 | 14
EQ | 50 | 
   mul/Mmult_out_mult0002__or0013/mul/Mmult_out_mult0002__or0013_D2 = !numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & numRightReg<2> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numRightReg<1> & !numRightReg<2> & numLeftReg<2> & 
	!numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# !numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	!numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & !numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
;Imported pterms FB7_13
	# numLeftReg<2> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numLeftReg<1> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numRightReg<0> & numLeftReg<3> & numLeftReg<0> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<2> & !numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
;Imported pterms FB7_12
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
;Imported pterms FB7_15
	# numRightReg<1> & !numRightReg<0> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D;

MACROCELL | 11 | 1 | mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 14 | 12 | 14 | 15 | 14 | 16
INPUTS | 2 | numLeftReg<0>  | numRightReg<6>
INPUTMC | 2 | 12 | 10 | 13 | 14
EQ | 1 | 
   mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2 = numLeftReg<0> & numRightReg<6>;

MACROCELL | 5 | 14 | add/Madd_out__or0004/add/Madd_out__or0004_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 14 | 14 | 14 | 13
INPUTS | 12 | numLeftReg<5>  | numRightReg<5>  | numLeftReg<4>  | numRightReg<4>  | $OpTx$$OpTx$FX_DC$2934_INV$3743  | numLeftReg<3>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2941_INV$3748  | numRightReg<2>  | numLeftReg<2>  | EXP65_.EXP  | EXP66_.EXP
INPUTMC | 12 | 12 | 5 | 13 | 15 | 12 | 6 | 13 | 16 | 11 | 7 | 12 | 7 | 13 | 17 | 12 | 11 | 12 | 0 | 12 | 8 | 5 | 13 | 5 | 15
IMPORTS | 2 | 5 | 13 | 5 | 15
EQ | 48 | 
   add/Madd_out__or0004/add/Madd_out__or0004_D2 = numLeftReg<5> & numRightReg<5>
	# numLeftReg<4> & numRightReg<4> & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743
	# numLeftReg<3> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<2> & numLeftReg<2> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
;Imported pterms FB6_14
	# numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
;Imported pterms FB6_13
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
;Imported pterms FB6_16
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748;

MACROCELL | 11 | 13 | sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 14 | 13 | 14 | 12
INPUTS | 2 | numLeftReg<6>  | numRightReg<6>
INPUTMC | 2 | 12 | 4 | 13 | 14
EQ | 2 | 
   !sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D = numLeftReg<6>
	$ numRightReg<6>;

MACROCELL | 5 | 7 | twoComp/Madd_out__and0004/twoComp/Madd_out__and0004_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 14 | 13 | 14 | 15 | 5 | 8
INPUTS | 10 | numLeftReg<4>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<0>  | numLeftReg<5>  | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<6>
INPUTMC | 10 | 12 | 6 | 12 | 9 | 12 | 8 | 12 | 7 | 12 | 10 | 12 | 5 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 4
EXPORTS | 1 | 5 | 8
EQ | 10 | 
   twoComp/Madd_out__and0004/twoComp/Madd_out__and0004_D2 = !numLeftReg<4> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !numLeftReg<5>;
    twoComp/Madd_out__and0004/twoComp/Madd_out__and0004_D2.EXP  =  !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<6>
	# !numRightReg<1> & numRightReg<2> & numLeftReg<4> & 
	!numLeftReg<6>
	# numRightReg<0> & !numLeftReg<4> & numLeftReg<6> & 
	!numLeftReg<5>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<3> & numLeftReg<5>

MACROCELL | 8 | 4 | $OpTx$FX_DC$2961
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 14 | 15
INPUTS | 4 | numRightReg<1>  | numRightReg<2>  | numLeftReg<4>  | numLeftReg<2>
INPUTMC | 4 | 12 | 1 | 12 | 0 | 12 | 6 | 12 | 8
EQ | 2 | 
   $OpTx$FX_DC$2961 = numRightReg<1> & !numRightReg<2> & numLeftReg<4>
	# !numRightReg<1> & numRightReg<2> & numLeftReg<2>;

MACROCELL | 8 | 2 | $OpTx$FX_DC$2986
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 14 | 15 | 8 | 1
INPUTS | 9 | numRightReg<1>  | numRightReg<2>  | numLeftReg<3>  | numLeftReg<1>  | numRightReg<0>  | numLeftReg<4>  | numLeftReg<2>  | numLeftReg<5>  | numLeftReg<0>
INPUTMC | 9 | 12 | 1 | 12 | 0 | 12 | 7 | 12 | 9 | 12 | 2 | 12 | 6 | 12 | 8 | 12 | 5 | 12 | 10
EXPORTS | 1 | 8 | 1
EQ | 10 | 
   $OpTx$FX_DC$2986 = numRightReg<1> & !numRightReg<2> & numLeftReg<3>
	# !numRightReg<1> & numRightReg<2> & numLeftReg<1>;
    $OpTx$FX_DC$2986.EXP  =  !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & numLeftReg<2> & numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<4> & numLeftReg<2> & !numLeftReg<3> & numLeftReg<0> & 
	numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & numLeftReg<1> & !numLeftReg<2> & !numLeftReg<3> & 
	numLeftReg<0> & !numLeftReg<5>

MACROCELL | 2 | 9 | add/Madd_out__or0005/add/Madd_out__or0005_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 3 | 4 | 3 | 3 | 3 | 6
INPUTS | 15 | numLeftReg<6>  | numRightReg<6>  | numLeftReg<5>  | numRightReg<5>  | $OpTx$$OpTx$FX_DC$2935_INV$3744  | numLeftReg<4>  | numRightReg<4>  | $OpTx$$OpTx$FX_DC$2934_INV$3743  | numLeftReg<3>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2941_INV$3748  | numRightReg<2>  | numLeftReg<2>  | EXP34_.EXP  | EXP35_.EXP
INPUTMC | 15 | 12 | 4 | 13 | 14 | 12 | 5 | 13 | 15 | 11 | 6 | 12 | 6 | 13 | 16 | 11 | 7 | 12 | 7 | 13 | 17 | 12 | 11 | 12 | 0 | 12 | 8 | 2 | 8 | 2 | 10
IMPORTS | 2 | 2 | 8 | 2 | 10
EQ | 53 | 
   add/Madd_out__or0005/add/Madd_out__or0005_D2 = numLeftReg<6> & numRightReg<6>
	# numLeftReg<5> & numRightReg<5> & 
	!$OpTx$$OpTx$FX_DC$2935_INV$3744
	# numLeftReg<4> & numRightReg<4> & 
	!$OpTx$$OpTx$FX_DC$2935_INV$3744 & !$OpTx$$OpTx$FX_DC$2934_INV$3743
	# numLeftReg<3> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2935_INV$3744 & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	!$OpTx$$OpTx$FX_DC$2935_INV$3744 & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
;Imported pterms FB3_9
	# numRightReg<2> & numLeftReg<2> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2935_INV$3744 & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
;Imported pterms FB3_11
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
;Imported pterms FB3_12
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748;

MACROCELL | 3 | 13 | sub/Msub_out_Mxor_Result<7>__xor0000/sub/Msub_out_Mxor_Result<7>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 3 | 6
INPUTS | 2 | numLeftReg<7>  | numRightReg<7>
INPUTMC | 2 | 12 | 3 | 13 | 13
EQ | 2 | 
   !sub/Msub_out_Mxor_Result<7>__xor0000/sub/Msub_out_Mxor_Result<7>__xor0000_D = numLeftReg<7>
	$ numRightReg<7>;

MACROCELL | 2 | 6 | $OpTx$sub/Msub_out__or0006/sub/Msub_out__or0006_D2_INV$3761
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 3 | 6
INPUTS | 15 | numLeftReg<6>  | numRightReg<6>  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | numLeftReg<5>  | numRightReg<5>  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | numLeftReg<3>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | numLeftReg<4>  | numRightReg<4>  | numRightReg<2>  | numLeftReg<2>  | EXP32_.EXP  | EXP33_.EXP
INPUTMC | 15 | 12 | 4 | 13 | 14 | 11 | 11 | 12 | 5 | 13 | 15 | 11 | 9 | 12 | 7 | 13 | 17 | 12 | 12 | 12 | 6 | 13 | 16 | 12 | 0 | 12 | 8 | 2 | 5 | 2 | 7
IMPORTS | 2 | 2 | 5 | 2 | 7
EQ | 55 | 
   $OpTx$sub/Msub_out__or0006/sub/Msub_out__or0006_D2_INV$3761 = !numLeftReg<6> & numRightReg<6> & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728
	# !numLeftReg<5> & numRightReg<5> & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# !numLeftReg<4> & numRightReg<4> & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# !numLeftReg<3> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<2> & !numLeftReg<2> & !numLeftReg<3> & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB3_6
	# numRightReg<2> & !numLeftReg<2> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB3_5
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB3_8
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737;

MACROCELL | 2 | 1 | twoComp/Madd_out__and0005/twoComp/Madd_out__and0005_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 3 | 6 | 2 | 0
INPUTS | 15 | numLeftReg<4>  | numLeftReg<6>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<0>  | numLeftReg<5>  | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | $OpTx$$OpTx$FX_DC$2910_INV$3733  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | numRightReg<3>
INPUTMC | 15 | 12 | 6 | 12 | 4 | 12 | 9 | 12 | 8 | 12 | 7 | 12 | 10 | 12 | 5 | 12 | 1 | 12 | 2 | 12 | 0 | 3 | 12 | 12 | 12 | 11 | 11 | 11 | 9 | 13 | 17
EXPORTS | 1 | 2 | 0
EQ | 18 | 
   twoComp/Madd_out__and0005/twoComp/Madd_out__and0005_D2 = !numLeftReg<4> & !numLeftReg<6> & !numLeftReg<1> & 
	!numLeftReg<2> & !numLeftReg<3> & !numLeftReg<0> & !numLeftReg<5>;
    twoComp/Madd_out__and0005/twoComp/Madd_out__and0005_D2.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737

MACROCELL | 2 | 4 | resultShiftL<7>/resultShiftL<7>_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 3 | 4 | 2 | 5
INPUTS | 13 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<5>  | numLeftReg<6>  | numLeftReg<3>  | numLeftReg<0>  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | numRightReg<3>  | numLeftReg<2>  | EXP31_.EXP
INPUTMC | 13 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 5 | 12 | 4 | 12 | 7 | 12 | 10 | 12 | 12 | 11 | 11 | 11 | 9 | 13 | 17 | 12 | 8 | 2 | 3
EXPORTS | 1 | 2 | 5
IMPORTS | 1 | 2 | 3
EQ | 27 | 
   resultShiftL<7>/resultShiftL<7>_D2 = numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<5>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<6>
;Imported pterms FB3_4
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4>
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<3>
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<7>
;Imported pterms FB3_3
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<2>;
    resultShiftL<7>/resultShiftL<7>_D2.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737

MACROCELL | 11 | 17 | mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 3 | 3 | 3 | 7
INPUTS | 4 | numLeftReg<1>  | numRightReg<6>  | mul/Mmult_out_mult0002_Mxor__n0008<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<2>__xor0000_D  | mul/Mmult_out_mult0002__or0024/mul/Mmult_out_mult0002__or0024_D2
INPUTMC | 4 | 12 | 9 | 13 | 14 | 9 | 13 | 7 | 1
EQ | 7 | 
   mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D = numLeftReg<1> & numRightReg<6>
	$ 
	mul/Mmult_out_mult0002_Mxor__n0008<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<2>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0024/mul/Mmult_out_mult0002__or0024_D2
	# 
	!mul/Mmult_out_mult0002_Mxor__n0008<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<2>__xor0000_D & 
	mul/Mmult_out_mult0002__or0024/mul/Mmult_out_mult0002__or0024_D2;

MACROCELL | 9 | 13 | mul/Mmult_out_mult0002_Mxor__n0008<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<2>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 11 | 17 | 9 | 12
INPUTS | 11 | numLeftReg<2>  | numRightReg<5>  | numLeftReg<3>  | mul/Mmult_out_mult0002__or0019/mul/Mmult_out_mult0002__or0019_D2  | mul/Mmult_out_mult0002_Mxor__index0020/mul/Mmult_out_mult0002_Mxor__index0020_D19_  | numRightReg<4>  | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<0>  | mul/Mmult_out_mult0002_Mxor__n0004<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<1>__xor0000_D.EXP
INPUTMC | 11 | 12 | 8 | 13 | 15 | 12 | 7 | 7 | 14 | 6 | 17 | 13 | 16 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 10 | 9 | 14
EXPORTS | 1 | 9 | 12
IMPORTS | 1 | 9 | 14
EQ | 22 | 
   mul/Mmult_out_mult0002_Mxor__n0008<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<2>__xor0000_D = numLeftReg<2> & numRightReg<5>
	$ !numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0019/mul/Mmult_out_mult0002__or0019_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0020/mul/Mmult_out_mult0002_Mxor__index0020_D19_
	# !numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0019/mul/Mmult_out_mult0002__or0019_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0020/mul/Mmult_out_mult0002_Mxor__index0020_D19_
	# !numRightReg<4> & 
	mul/Mmult_out_mult0002__or0019/mul/Mmult_out_mult0002__or0019_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0020/mul/Mmult_out_mult0002_Mxor__index0020_D19_
;Imported pterms FB10_15
	# !numRightReg<4> & 
	!mul/Mmult_out_mult0002__or0019/mul/Mmult_out_mult0002__or0019_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0020/mul/Mmult_out_mult0002_Mxor__index0020_D19_
	# numLeftReg<3> & numRightReg<4> & 
	mul/Mmult_out_mult0002__or0019/mul/Mmult_out_mult0002__or0019_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0020/mul/Mmult_out_mult0002_Mxor__index0020_D19_
	# numLeftReg<3> & numRightReg<4> & 
	!mul/Mmult_out_mult0002__or0019/mul/Mmult_out_mult0002__or0019_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0020/mul/Mmult_out_mult0002_Mxor__index0020_D19_;
    mul/Mmult_out_mult0002_Mxor__n0008<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<2>__xor0000_D.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<0>

MACROCELL | 7 | 14 | mul/Mmult_out_mult0002__or0019/mul/Mmult_out_mult0002__or0019_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 9 | 13 | 9 | 14
INPUTS | 12 | numLeftReg<2>  | numLeftReg<0>  | numRightReg<4>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D  | mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | numLeftReg<1>  | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | EXP86_.EXP  | EXP87_.EXP
INPUTMC | 12 | 12 | 8 | 12 | 10 | 13 | 16 | 13 | 17 | 9 | 1 | 6 | 8 | 10 | 0 | 12 | 9 | 12 | 17 | 11 | 16 | 7 | 13 | 7 | 15
IMPORTS | 2 | 7 | 13 | 7 | 15
EQ | 91 | 
   mul/Mmult_out_mult0002__or0019/mul/Mmult_out_mult0002__or0019_D2 = numLeftReg<1> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<0> & numRightReg<4> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
;Imported pterms FB8_14
	# numLeftReg<2> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<1> & !numLeftReg<0> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<1> & numRightReg<4> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<0> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
;Imported pterms FB8_13
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<0> & 
	numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	!numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<0> & numRightReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<4> & 
	numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
;Imported pterms FB8_16
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<0> & 
	numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<4> & 
	!numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<1> & numRightReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
;Imported pterms FB8_17
	# numLeftReg<1> & numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<4> & numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D;

MACROCELL | 12 | 17 | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 4 | 7 | 14 | 7 | 12 | 7 | 13 | 7 | 15
INPUTS | 2 | mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000_D  | mul/Mmult_out_mult0002__or0013/mul/Mmult_out_mult0002__or0013_D2
INPUTMC | 2 | 9 | 15 | 6 | 13
EQ | 4 | 
   mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D = 
	mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000_D
	$ 
	mul/Mmult_out_mult0002__or0013/mul/Mmult_out_mult0002__or0013_D2;

MACROCELL | 6 | 17 | mul/Mmult_out_mult0002_Mxor__index0020/mul/Mmult_out_mult0002_Mxor__index0020_D19_
ATTRIBUTES | 133888 | 0
OUTPUTMC | 2 | 9 | 13 | 9 | 14
INPUTS | 14 | mul/Mmult_out_mult0002_Mxor__n0004<4>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<4>__xor0000_D  | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<1>  | numLeftReg<0>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D  | numLeftReg<2>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | numLeftReg<3>  | EXP68_.EXP  | EXP78_.EXP
INPUTMC | 14 | 10 | 3 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 9 | 12 | 10 | 13 | 17 | 10 | 0 | 11 | 15 | 12 | 8 | 11 | 16 | 12 | 7 | 6 | 0 | 6 | 16
IMPORTS | 2 | 6 | 0 | 6 | 16
EQ | 80 | 
   mul/Mmult_out_mult0002_Mxor__index0020/mul/Mmult_out_mult0002_Mxor__index0020_D19_ = 
	mul/Mmult_out_mult0002_Mxor__n0004<4>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<4>__xor0000_D
	$ numRightReg<2> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & numRightReg<2> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numRightReg<1> & !numRightReg<2> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
;Imported pterms FB7_1
	# numLeftReg<3> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# numLeftReg<2> & numLeftReg<3> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<2> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# numLeftReg<1> & numLeftReg<3> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
;Imported pterms FB7_2
	# numRightReg<1> & !numRightReg<0> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
;Imported pterms FB7_17
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<0> & numLeftReg<3> & numLeftReg<0> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# !numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<2> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
;Imported pterms FB7_16
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<3> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D;

MACROCELL | 10 | 3 | mul/Mmult_out_mult0002_Mxor__n0004<4>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<4>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 6 | 17
INPUTS | 7 | numLeftReg<4>  | mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D  | mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D  | mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2  | numRightReg<3>  | EXP108_.EXP  | EXP109_.EXP
INPUTMC | 7 | 12 | 6 | 8 | 16 | 5 | 3 | 8 | 0 | 13 | 17 | 10 | 2 | 10 | 4
IMPORTS | 2 | 10 | 2 | 10 | 4
EQ | 52 | 
   mul/Mmult_out_mult0002_Mxor__n0004<4>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<4>__xor0000_D = !numLeftReg<4> & 
	!mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# !numLeftReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# !numLeftReg<4> & 
	mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# !numRightReg<3> & 
	mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# !numRightReg<3> & 
	!mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
;Imported pterms FB11_3
	# !numRightReg<2> & !numRightReg<3> & 
	!mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# !numRightReg<2> & !numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# numRightReg<2> & numLeftReg<4> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# numLeftReg<4> & numRightReg<3> & 
	mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# numLeftReg<4> & numRightReg<3> & 
	!mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
;Imported pterms FB11_5
	# numRightReg<2> & numLeftReg<4> & numRightReg<3> & 
	mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# numRightReg<2> & numLeftReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	!mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# numRightReg<2> & numLeftReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# !numRightReg<2> & numLeftReg<4> & numRightReg<3> & 
	!mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	!mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# !numRightReg<2> & numLeftReg<4> & numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D;

MACROCELL | 8 | 16 | mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 4 | 10 | 3 | 10 | 2 | 10 | 4 | 8 | 17
INPUTS | 10 | numRightReg<1>  | numRightReg<0>  | numLeftReg<4>  | numLeftReg<6>  | numLeftReg<3>  | numLeftReg<5>  | numLeftReg<1>  | numLeftReg<2>  | numRightReg<2>  | EXP97_.EXP
INPUTMC | 10 | 12 | 1 | 12 | 2 | 12 | 6 | 12 | 4 | 12 | 7 | 12 | 5 | 12 | 9 | 12 | 8 | 12 | 0 | 8 | 15
EXPORTS | 1 | 8 | 17
IMPORTS | 1 | 8 | 15
EQ | 30 | 
   mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D = numRightReg<0> & !numLeftReg<4> & numLeftReg<6> & 
	!numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & numLeftReg<4> & 
	!numLeftReg<6> & numLeftReg<3> & !numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & numLeftReg<4> & 
	!numLeftReg<6> & numLeftReg<1> & numLeftReg<2> & !numLeftReg<5>
;Imported pterms FB9_16
	# numRightReg<1> & !numRightReg<0> & numLeftReg<5>
	# !numRightReg<1> & numRightReg<0> & numLeftReg<6>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<3> & numLeftReg<5>
	# numRightReg<0> & numLeftReg<6> & !numLeftReg<1> & 
	!numLeftReg<3> & !numLeftReg<5>
	# numRightReg<0> & numLeftReg<6> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<5>
;Imported pterms FB9_15
	# numRightReg<1> & numLeftReg<4> & numLeftReg<6> & 
	numLeftReg<5>
	# numRightReg<1> & numLeftReg<6> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<5>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<1> & !numLeftReg<2> & numLeftReg<5>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<2> & !numLeftReg<0> & numLeftReg<5>
	# numRightReg<1> & numLeftReg<6> & numLeftReg<1> & 
	numLeftReg<3> & numLeftReg<0> & numLeftReg<5>;
    mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D.EXP  =  numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & numLeftReg<1> & numLeftReg<2>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & numLeftReg<1> & numLeftReg<3>

MACROCELL | 5 | 3 | mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 10 | 3 | 10 | 2 | 10 | 4
INPUTS | 13 | numRightReg<2>  | numLeftReg<5>  | numRightReg<1>  | numRightReg<0>  | numLeftReg<4>  | numLeftReg<6>  | numLeftReg<7>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<1>  | numLeftReg<0>  | EXP58_.EXP  | EXP59_.EXP
INPUTMC | 13 | 12 | 0 | 12 | 5 | 12 | 1 | 12 | 2 | 12 | 6 | 12 | 4 | 12 | 3 | 12 | 8 | 12 | 7 | 12 | 9 | 12 | 10 | 5 | 2 | 5 | 4
IMPORTS | 2 | 5 | 2 | 5 | 4
EQ | 33 | 
   mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D = numRightReg<2> & numLeftReg<5>
	$ !numRightReg<1> & numRightReg<0> & numLeftReg<7>
	# numRightReg<1> & numRightReg<0> & numLeftReg<4> & 
	!numLeftReg<6> & numLeftReg<5> & !numLeftReg<7>
	# numRightReg<1> & numRightReg<0> & !numLeftReg<6> & 
	numLeftReg<2> & numLeftReg<3> & numLeftReg<5> & !numLeftReg<7>
	# numRightReg<1> & numRightReg<0> & !numLeftReg<6> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numLeftReg<5> & 
	!numLeftReg<7>
;Imported pterms FB6_3
	# numRightReg<1> & !numRightReg<0> & numLeftReg<6>
	# numRightReg<0> & !numLeftReg<6> & !numLeftReg<5> & 
	numLeftReg<7>
	# numRightReg<0> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<3> & numLeftReg<7>
	# numRightReg<0> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<1> & !numLeftReg<2> & numLeftReg<7>
	# numRightReg<0> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<2> & !numLeftReg<0> & numLeftReg<7>
;Imported pterms FB6_5
	# numRightReg<1> & numLeftReg<6> & numLeftReg<5> & 
	numLeftReg<7>
	# numRightReg<1> & numLeftReg<4> & numLeftReg<6> & 
	numLeftReg<3> & numLeftReg<7>
	# numRightReg<1> & !numLeftReg<4> & numLeftReg<6> & 
	!numLeftReg<5> & !numLeftReg<7>
	# numRightReg<1> & numLeftReg<6> & !numLeftReg<1> & 
	!numLeftReg<3> & !numLeftReg<5> & !numLeftReg<7>
	# numRightReg<1> & numLeftReg<6> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<5> & !numLeftReg<7>
;Imported pterms FB6_6
	# numRightReg<1> & numLeftReg<4> & numLeftReg<6> & 
	numLeftReg<1> & numLeftReg<2> & numLeftReg<7>;

MACROCELL | 11 | 15 | mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 5 | 6 | 17 | 6 | 0 | 6 | 1 | 6 | 15 | 6 | 16
INPUTS | 2 | mul/Mmult_out_mult0002_Mxor__n0002<4>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<4>__xor0000_D  | mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2
INPUTMC | 2 | 5 | 9 | 8 | 0
EQ | 4 | 
   mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D = 
	mul/Mmult_out_mult0002_Mxor__n0002<4>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<4>__xor0000_D
	$ 
	mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2;

MACROCELL | 7 | 1 | mul/Mmult_out_mult0002__or0024/mul/Mmult_out_mult0002__or0024_D2
ATTRIBUTES | 133888 | 0
OUTPUTMC | 1 | 11 | 17
INPUTS | 10 | numLeftReg<1>  | numLeftReg<2>  | numRightReg<5>  | mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D  | mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D  | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_  | numRightReg<4>  | numLeftReg<0>  | EXP79_.EXP  | EXP80_.EXP
INPUTMC | 10 | 12 | 9 | 12 | 8 | 13 | 15 | 7 | 8 | 7 | 11 | 12 | 15 | 13 | 16 | 12 | 10 | 7 | 0 | 7 | 2
IMPORTS | 2 | 7 | 0 | 7 | 2
EQ | 80 | 
   mul/Mmult_out_mult0002__or0024/mul/Mmult_out_mult0002__or0024_D2 = numLeftReg<1> & numLeftReg<2> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<1> & numLeftReg<0> & !numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<0> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<1> & !numLeftReg<2> & numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<1> & numLeftReg<2> & numRightReg<4> & 
	numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
;Imported pterms FB8_1
	# numLeftReg<1> & !numRightReg<4> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<0> & !numRightReg<4> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<1> & !numLeftReg<2> & numLeftReg<0> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D
	# !numLeftReg<2> & numLeftReg<0> & numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
;Imported pterms FB8_18
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# !numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# !numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
;Imported pterms FB8_3
	# numLeftReg<1> & !numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<1> & !numLeftReg<2> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<1> & numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<4> & numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_;

MACROCELL | 7 | 11 | mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 7 | 1 | 7 | 2 | 7 | 17
INPUTS | 8 | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | numLeftReg<1>  | numLeftReg<2>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | numLeftReg<0>  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D  | twoComp/Madd_out__and0001/twoComp/Madd_out__and0001_D2.EXP
INPUTMC | 8 | 10 | 0 | 12 | 9 | 12 | 8 | 13 | 17 | 11 | 16 | 12 | 10 | 9 | 1 | 7 | 10
IMPORTS | 1 | 7 | 10
EQ | 22 | 
   mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D = 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	$ numLeftReg<1> & !numLeftReg<2> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numLeftReg<2> & !numLeftReg<0> & numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numLeftReg<1> & !numLeftReg<2> & numLeftReg<0> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D
	# !numLeftReg<2> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
;Imported pterms FB8_11
	# !numLeftReg<1> & numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<3>
	# !numLeftReg<1> & numLeftReg<2> & numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D
	# !numLeftReg<1> & numLeftReg<2> & numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numLeftReg<2> & numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D;

MACROCELL | 12 | 15 | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
ATTRIBUTES | 133888 | 0
OUTPUTMC | 4 | 7 | 1 | 7 | 0 | 7 | 2 | 7 | 17
INPUTS | 2 | mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000_D  | mul/Mmult_out_mult0002__or0013/mul/Mmult_out_mult0002__or0013_D2
INPUTMC | 2 | 9 | 15 | 6 | 13
EQ | 4 | 
   mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_ = 
	mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<3>__xor0000_D
	$ 
	mul/Mmult_out_mult0002__or0013/mul/Mmult_out_mult0002__or0013_D2;

MACROCELL | 9 | 6 | mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D
ATTRIBUTES | 133888 | 0
OUTPUTMC | 3 | 3 | 3 | 3 | 7 | 9 | 5
INPUTS | 11 | numLeftReg<2>  | numRightReg<4>  | numRightReg<5>  | mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2  | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_  | numRightReg<2>  | numLeftReg<3>  | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2  | mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D  | mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D  | EXP103_.EXP
INPUTMC | 11 | 12 | 8 | 13 | 16 | 13 | 15 | 7 | 4 | 12 | 16 | 12 | 0 | 12 | 7 | 6 | 5 | 8 | 7 | 5 | 5 | 9 | 7
EXPORTS | 1 | 9 | 5
IMPORTS | 1 | 9 | 7
EQ | 63 | 
   mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D = numLeftReg<2> & numRightReg<4>
	$ !numRightReg<5> & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
;Imported pterms FB10_8
	# !numRightReg<5> & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & !numLeftReg<0> & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & !numLeftReg<0> & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
;Imported pterms FB10_9
	# numLeftReg<1> & !numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<1> & !numLeftReg<0> & numRightReg<5> & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<1> & numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<1> & numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
;Imported pterms FB10_10
	# numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_;
    mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D.EXP  =  numRightReg<2> & numLeftReg<2> & !numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<2> & !numLeftReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & !numLeftReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D

MACROCELL | 0 | 2 | EXP18_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 0 | 3
INPUTS | 17 | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | resultSmaller<0>/resultSmaller<0>_D2  | numRightReg<0>  | numLeftReg<0>  | xorNB/Mxor_out_xor0000__xor0000/xorNB/Mxor_out_xor0000__xor0000_D  | xorNB/Mxor_out_xor0000__xor0001/xorNB/Mxor_out_xor0000__xor0001_D  | $OpTx$ssmaller/Mcompar_out_cmp_lt0000_ALB34/ssmaller/Mcompar_out_cmp_lt0000_ALB34_D2_INV$3757  | $OpTx$FX_DC$3001  | $OpTx$sbigger/Mcompar_out_cmp_gt0000_AGB34/sbigger/Mcompar_out_cmp_gt0000_AGB34_D2_INV$3756  | $OpTx$FX_DC$3002
INPUTMC | 17 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 2 | 14 | 12 | 2 | 12 | 10 | 3 | 16 | 3 | 17 | 4 | 9 | 10 | 5 | 4 | 3 | 10 | 7
EXPORTS | 1 | 0 | 3
EQ | 19 | 
       EXP18_.EXP  =  opChooseReg<0> & !opChooseReg<1> & opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & resultSmaller<0>/resultSmaller<0>_D2
	# numRightReg<0> & numLeftReg<0> & opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!xorNB/Mxor_out_xor0000__xor0000/xorNB/Mxor_out_xor0000__xor0000_D & 
	xorNB/Mxor_out_xor0000__xor0001/xorNB/Mxor_out_xor0000__xor0001_D
	# opChooseReg<0> & opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!$OpTx$ssmaller/Mcompar_out_cmp_lt0000_ALB34/ssmaller/Mcompar_out_cmp_lt0000_ALB34_D2_INV$3757 & !$OpTx$FX_DC$3001
	# !opChooseReg<0> & opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!$OpTx$sbigger/Mcompar_out_cmp_gt0000_AGB34/sbigger/Mcompar_out_cmp_gt0000_AGB34_D2_INV$3756 & !$OpTx$FX_DC$3002

MACROCELL | 0 | 3 | EXP19_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 0 | 4
INPUTS | 14 | numRightReg<0>  | numLeftReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | opChooseReg<0>  | $OpTx$$OpTx$FX_DC$2997_INV$3753  | $OpTx$$OpTx$FX_DC$2964_INV$3750  | resultShiftR<0>/resultShiftR<0>_D2  | EXP18_.EXP
INPUTMC | 14 | 12 | 2 | 12 | 10 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 13 | 12 | 4 | 6 | 3 | 9 | 4 | 16 | 0 | 2
EXPORTS | 1 | 0 | 4
IMPORTS | 1 | 0 | 2
EQ | 35 | 
       EXP19_.EXP  =  numRightReg<0> & numLeftReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numRightReg<0> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# !opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2997_INV$3753
	# !opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2964_INV$3750
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & resultShiftR<0>/resultShiftR<0>_D2
;Imported pterms FB1_3
	# opChooseReg<0> & !opChooseReg<1> & opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & resultSmaller<0>/resultSmaller<0>_D2
	# numRightReg<0> & numLeftReg<0> & opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!xorNB/Mxor_out_xor0000__xor0000/xorNB/Mxor_out_xor0000__xor0000_D & 
	xorNB/Mxor_out_xor0000__xor0001/xorNB/Mxor_out_xor0000__xor0001_D
	# opChooseReg<0> & opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!$OpTx$ssmaller/Mcompar_out_cmp_lt0000_ALB34/ssmaller/Mcompar_out_cmp_lt0000_ALB34_D2_INV$3757 & !$OpTx$FX_DC$3001
	# !opChooseReg<0> & opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!$OpTx$sbigger/Mcompar_out_cmp_gt0000_AGB34/sbigger/Mcompar_out_cmp_gt0000_AGB34_D2_INV$3756 & !$OpTx$FX_DC$3002

MACROCELL | 0 | 5 | EXP20_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 0 | 4
INPUTS | 14 | numLeftReg<7>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | $OpTx$$OpTx$FX_DC$2936_INV$3745  | $OpTx$$OpTx$FX_DC$2935_INV$3744  | $OpTx$$OpTx$FX_DC$2934_INV$3743  | $OpTx$resultBigger<0>/resultBigger<0>_D2_INV$3755  | EXP21_.EXP
INPUTMC | 14 | 12 | 3 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 3 | 10 | 11 | 6 | 11 | 7 | 2 | 17 | 0 | 6
EXPORTS | 1 | 0 | 4
IMPORTS | 1 | 0 | 6
EQ | 43 | 
       EXP20_.EXP  =  numLeftReg<7> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# !opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2936_INV$3745
	# !opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2935_INV$3744
	# !opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2934_INV$3743
	# !opChooseReg<0> & !opChooseReg<1> & opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$resultBigger<0>/resultBigger<0>_D2_INV$3755
;Imported pterms FB1_7
	# opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	xorNB/Mxor_out_xor0000__xor0000/xorNB/Mxor_out_xor0000__xor0000_D & 
	!xorNB/Mxor_out_xor0000__xor0001/xorNB/Mxor_out_xor0000__xor0001_D
	# opChooseReg<0> & !opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !andNB/out_and0001/andNB/out_and0001_D2 & 
	!$OpTx$$OpTx$FX_DC$2998_INV$3754
	# !numLeftReg<6> & !numLeftReg<5> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	$OpTx$$OpTx$FX_DC$2997_INV$3753
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2902_INV$3729 & 
	!$OpTx$$OpTx$FX_DC$2911_INV$3734 & !$OpTx$$OpTx$FX_DC$2908_INV$3731 & 
	!$OpTx$$OpTx$FX_DC$2899_INV$3727 & !$OpTx$$OpTx$FX_DC$2917_INV$3736 & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2914_INV$3735 & !$OpTx$$OpTx$FX_DC$2928_INV$3741 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742 & !$OpTx$$OpTx$FX_DC$2906_INV$3730 & 
	!$OpTx$$OpTx$FX_DC$2920_INV$3738

MACROCELL | 0 | 6 | EXP21_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 0 | 5
INPUTS | 33 | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | xorNB/Mxor_out_xor0000__xor0000/xorNB/Mxor_out_xor0000__xor0000_D  | xorNB/Mxor_out_xor0000__xor0001/xorNB/Mxor_out_xor0000__xor0001_D  | andNB/out_and0001/andNB/out_and0001_D2  | $OpTx$$OpTx$FX_DC$2998_INV$3754  | numLeftReg<6>  | numLeftReg<5>  | $OpTx$$OpTx$FX_DC$2997_INV$3753  | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<0>  | $OpTx$$OpTx$FX_DC$2902_INV$3729  | $OpTx$$OpTx$FX_DC$2911_INV$3734  | $OpTx$$OpTx$FX_DC$2908_INV$3731  | $OpTx$$OpTx$FX_DC$2899_INV$3727  | $OpTx$$OpTx$FX_DC$2917_INV$3736  | $OpTx$$OpTx$FX_DC$2910_INV$3733  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | $OpTx$$OpTx$FX_DC$2914_INV$3735  | $OpTx$$OpTx$FX_DC$2928_INV$3741  | $OpTx$$OpTx$FX_DC$2931_INV$3742  | $OpTx$$OpTx$FX_DC$2906_INV$3730  | $OpTx$$OpTx$FX_DC$2920_INV$3738
INPUTMC | 33 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 3 | 16 | 3 | 17 | 2 | 2 | 3 | 8 | 12 | 4 | 12 | 5 | 4 | 6 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 10 | 3 | 15 | 3 | 11 | 12 | 13 | 11 | 12 | 11 | 10 | 3 | 12 | 12 | 12 | 11 | 11 | 11 | 9 | 8 | 5 | 10 | 14 | 10 | 15 | 10 | 12 | 10 | 13
EXPORTS | 1 | 0 | 5
EQ | 27 | 
       EXP21_.EXP  =  opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	xorNB/Mxor_out_xor0000__xor0000/xorNB/Mxor_out_xor0000__xor0000_D & 
	!xorNB/Mxor_out_xor0000__xor0001/xorNB/Mxor_out_xor0000__xor0001_D
	# opChooseReg<0> & !opChooseReg<1> & opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !andNB/out_and0001/andNB/out_and0001_D2 & 
	!$OpTx$$OpTx$FX_DC$2998_INV$3754
	# !numLeftReg<6> & !numLeftReg<5> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	$OpTx$$OpTx$FX_DC$2997_INV$3753
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !opChooseReg<0> & opChooseReg<1> & opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2902_INV$3729 & 
	!$OpTx$$OpTx$FX_DC$2911_INV$3734 & !$OpTx$$OpTx$FX_DC$2908_INV$3731 & 
	!$OpTx$$OpTx$FX_DC$2899_INV$3727 & !$OpTx$$OpTx$FX_DC$2917_INV$3736 & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2914_INV$3735 & !$OpTx$$OpTx$FX_DC$2928_INV$3741 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742 & !$OpTx$$OpTx$FX_DC$2906_INV$3730 & 
	!$OpTx$$OpTx$FX_DC$2920_INV$3738

MACROCELL | 1 | 0 | EXP22_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 1 | 1
INPUTS | 13 | numRightReg<1>  | numLeftReg<1>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | opChooseReg<0>  | numLeftReg<6>  | numLeftReg<0>  | EXP29_.EXP
INPUTMC | 13 | 12 | 1 | 12 | 9 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 13 | 12 | 12 | 4 | 12 | 10 | 1 | 17
EXPORTS | 1 | 1 | 1
IMPORTS | 1 | 1 | 17
EQ | 33 | 
       EXP22_.EXP  =  numRightReg<1> & numLeftReg<1> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numRightReg<1> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<6> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<1> & !numLeftReg<0> & !opChooseReg<0> & 
	opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<1> & numLeftReg<0> & !opChooseReg<0> & 
	opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
;Imported pterms FB2_18
	# numRightReg<1> & !numRightReg<0> & numLeftReg<0> & 
	opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & 
	opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & numLeftReg<1> & 
	opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & 
	opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & !opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 1 | 2 | EXP23_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 1 | 1
INPUTS | 14 | numLeftReg<0>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | $OpTx$$OpTx$FX_DC$2914_INV$3735  | numRightReg<1>  | numLeftReg<1>  | numRightReg<0>  | EXP24_.EXP
INPUTMC | 14 | 12 | 10 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 8 | 5 | 12 | 1 | 12 | 9 | 12 | 2 | 1 | 3
EXPORTS | 1 | 1 | 1
IMPORTS | 1 | 1 | 3
EQ | 38 | 
       EXP23_.EXP  =  numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & $OpTx$$OpTx$FX_DC$2914_INV$3735
	# numRightReg<1> & !numLeftReg<1> & numLeftReg<0> & 
	opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & 
	opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# numRightReg<0> & numLeftReg<1> & !numLeftReg<0> & 
	opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & 
	opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# numRightReg<0> & numLeftReg<0> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2914_INV$3735
	# numRightReg<0> & !numLeftReg<0> & opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2914_INV$3735
;Imported pterms FB2_4
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<6> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<5> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 1 | 3 | EXP24_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 1 | 2
INPUTS | 16 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<4>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | numLeftReg<7>  | numLeftReg<3>  | numLeftReg<6>  | numLeftReg<5>
INPUTMC | 16 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 6 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 12 | 3 | 12 | 7 | 12 | 4 | 12 | 5
EXPORTS | 1 | 1 | 2
EQ | 20 | 
       EXP24_.EXP  =  numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<6> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<5> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 1 | 7 | EXP25_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 1 | 8
INPUTS | 17 | numLeftReg<5>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | twoComp/Madd_out__and0003/twoComp/Madd_out__and0003_D2  | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numRightReg<5>  | add/Madd_out__or0003/add/Madd_out__or0003_D2  | numLeftReg<4>  | numLeftReg<6>
INPUTMC | 17 | 12 | 5 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 6 | 2 | 12 | 1 | 12 | 2 | 12 | 0 | 13 | 15 | 5 | 17 | 12 | 6 | 12 | 4
EXPORTS | 1 | 1 | 8
EQ | 19 | 
       EXP25_.EXP  =  !numLeftReg<5> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!twoComp/Madd_out__and0003/twoComp/Madd_out__and0003_D2
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<5> & !opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<5> & !numRightReg<5> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	add/Madd_out__or0003/add/Madd_out__or0003_D2
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<6> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 1 | 8 | EXP26_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 1 | 9
INPUTS | 14 | numLeftReg<2>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | numLeftReg<5>  | numRightReg<5>  | mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D  | mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2  | EXP25_.EXP
INPUTMC | 14 | 12 | 8 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 12 | 5 | 13 | 15 | 9 | 9 | 11 | 2 | 1 | 7
EXPORTS | 1 | 1 | 9
IMPORTS | 1 | 1 | 7
EQ | 39 | 
       EXP26_.EXP  =  numLeftReg<2> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<5> & !numRightReg<5> & !opChooseReg<0> & 
	!opChooseReg<1> & opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<5> & numRightReg<5> & !opChooseReg<0> & 
	!opChooseReg<1> & opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2
;Imported pterms FB2_8
	# !numLeftReg<5> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!twoComp/Madd_out__and0003/twoComp/Madd_out__and0003_D2
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<5> & !opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<5> & !numRightReg<5> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	add/Madd_out__or0003/add/Madd_out__or0003_D2
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<6> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 1 | 10 | EXP27_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 1 | 9
INPUTS | 15 | numLeftReg<5>  | numRightReg<5>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | add/Madd_out__or0003/add/Madd_out__or0003_D2  | opChooseReg<2>  | twoComp/Madd_out__and0003/twoComp/Madd_out__and0003_D2  | sub/Msub_out_Mxor_Result<5>__xor0000/sub/Msub_out_Mxor_Result<5>__xor0000_D  | sub/Msub_out__or0004/sub/Msub_out__or0004_D2  | EXP28_.EXP
INPUTMC | 15 | 12 | 5 | 13 | 15 | 13 | 12 | 13 | 11 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 5 | 17 | 13 | 10 | 6 | 2 | 11 | 14 | 4 | 14 | 1 | 11
EXPORTS | 1 | 1 | 9
IMPORTS | 1 | 1 | 11
EQ | 41 | 
       EXP27_.EXP  =  numLeftReg<5> & !numRightReg<5> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!add/Madd_out__or0003/add/Madd_out__or0003_D2
	# numLeftReg<5> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	twoComp/Madd_out__and0003/twoComp/Madd_out__and0003_D2
	# !numLeftReg<5> & numRightReg<5> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!add/Madd_out__or0003/add/Madd_out__or0003_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	sub/Msub_out_Mxor_Result<5>__xor0000/sub/Msub_out_Mxor_Result<5>__xor0000_D & !sub/Msub_out__or0004/sub/Msub_out__or0004_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!sub/Msub_out_Mxor_Result<5>__xor0000/sub/Msub_out_Mxor_Result<5>__xor0000_D & sub/Msub_out__or0004/sub/Msub_out__or0004_D2
;Imported pterms FB2_12
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 1 | 11 | EXP28_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 1 | 10
INPUTS | 16 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<2>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | numLeftReg<3>  | numLeftReg<7>  | numLeftReg<0>  | numLeftReg<1>
INPUTMC | 16 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 8 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 12 | 7 | 12 | 3 | 12 | 10 | 12 | 9
EXPORTS | 1 | 1 | 10
EQ | 20 | 
       EXP28_.EXP  =  numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 1 | 17 | EXP29_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 1 | 0
INPUTS | 14 | numRightReg<1>  | numRightReg<0>  | numLeftReg<0>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | numLeftReg<1>  | numRightReg<2>  | numLeftReg<2>
INPUTMC | 14 | 12 | 1 | 12 | 2 | 12 | 10 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 12 | 9 | 12 | 0 | 12 | 8
EXPORTS | 1 | 1 | 0
EQ | 17 | 
       EXP29_.EXP  =  numRightReg<1> & !numRightReg<0> & numLeftReg<0> & 
	opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & 
	opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & numLeftReg<1> & 
	opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & 
	opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & !opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 2 | 0 | EXP30_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 2 | 17
INPUTS | 13 | numRightReg<1>  | numRightReg<2>  | numLeftReg<1>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2910_INV$3733  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | numRightReg<0>  | numLeftReg<3>  | numLeftReg<0>  | numLeftReg<2>  | twoComp/Madd_out__and0005/twoComp/Madd_out__and0005_D2.EXP
INPUTMC | 13 | 12 | 1 | 12 | 0 | 12 | 9 | 13 | 17 | 3 | 12 | 12 | 12 | 11 | 11 | 11 | 9 | 12 | 2 | 12 | 7 | 12 | 10 | 12 | 8 | 2 | 1
EXPORTS | 1 | 2 | 17
IMPORTS | 1 | 2 | 1
EQ | 37 | 
       EXP30_.EXP  =  numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB3_2
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737

MACROCELL | 2 | 3 | EXP31_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 2 | 4
INPUTS | 9 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<0>  | numLeftReg<4>  | numLeftReg<1>  | numLeftReg<3>  | numLeftReg<7>  | andNB/out_and0001/andNB/out_and0001_D2.EXP
INPUTMC | 9 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 10 | 12 | 6 | 12 | 9 | 12 | 7 | 12 | 3 | 2 | 2
EXPORTS | 1 | 2 | 4
IMPORTS | 1 | 2 | 2
EQ | 13 | 
       EXP31_.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4>
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<3>
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<7>
;Imported pterms FB3_3
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<2>

MACROCELL | 2 | 5 | EXP32_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 2 | 6
INPUTS | 10 | numRightReg<2>  | numLeftReg<2>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | numRightReg<1>  | numLeftReg<1>  | numLeftReg<3>  | resultShiftL<7>/resultShiftL<7>_D2.EXP
INPUTMC | 10 | 12 | 0 | 12 | 8 | 13 | 17 | 12 | 12 | 11 | 11 | 11 | 9 | 12 | 1 | 12 | 9 | 12 | 7 | 2 | 4
EXPORTS | 1 | 2 | 6
IMPORTS | 1 | 2 | 4
EQ | 25 | 
       EXP32_.EXP  =  numRightReg<2> & !numLeftReg<2> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB3_5
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737

MACROCELL | 2 | 7 | EXP33_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 2 | 6
INPUTS | 11 | numRightReg<1>  | numRightReg<0>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<0>  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | numRightReg<2>  | numLeftReg<1>  | numRightReg<3>
INPUTMC | 11 | 12 | 1 | 12 | 2 | 12 | 8 | 12 | 7 | 12 | 10 | 12 | 12 | 11 | 11 | 11 | 9 | 12 | 0 | 12 | 9 | 13 | 17
EXPORTS | 1 | 2 | 6
EQ | 15 | 
       EXP33_.EXP  =  numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737

MACROCELL | 2 | 8 | EXP34_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 2 | 9
INPUTS | 9 | numRightReg<2>  | numLeftReg<2>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2935_INV$3744  | $OpTx$$OpTx$FX_DC$2934_INV$3743  | $OpTx$$OpTx$FX_DC$2941_INV$3748  | numRightReg<1>  | numLeftReg<1>  | numLeftReg<3>
INPUTMC | 9 | 12 | 0 | 12 | 8 | 13 | 17 | 11 | 6 | 11 | 7 | 12 | 11 | 12 | 1 | 12 | 9 | 12 | 7
EXPORTS | 1 | 2 | 9
EQ | 15 | 
       EXP34_.EXP  =  numRightReg<2> & numLeftReg<2> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2935_INV$3744 & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748

MACROCELL | 2 | 10 | EXP35_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 2 | 9
INPUTS | 12 | numRightReg<1>  | numRightReg<0>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<0>  | $OpTx$$OpTx$FX_DC$2935_INV$3744  | $OpTx$$OpTx$FX_DC$2934_INV$3743  | $OpTx$$OpTx$FX_DC$2941_INV$3748  | numRightReg<2>  | numLeftReg<1>  | numRightReg<3>  | EXP36_.EXP
INPUTMC | 12 | 12 | 1 | 12 | 2 | 12 | 8 | 12 | 7 | 12 | 10 | 11 | 6 | 11 | 7 | 12 | 11 | 12 | 0 | 12 | 9 | 13 | 17 | 2 | 11
EXPORTS | 1 | 2 | 9
IMPORTS | 1 | 2 | 11
EQ | 25 | 
       EXP35_.EXP  =  numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
;Imported pterms FB3_12
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748

MACROCELL | 2 | 11 | EXP36_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 2 | 10
INPUTS | 10 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<3>  | numLeftReg<0>  | $OpTx$$OpTx$FX_DC$2935_INV$3744  | $OpTx$$OpTx$FX_DC$2934_INV$3743  | $OpTx$$OpTx$FX_DC$2941_INV$3748  | numRightReg<3>  | numLeftReg<2>
INPUTMC | 10 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 7 | 12 | 10 | 11 | 6 | 11 | 7 | 12 | 11 | 13 | 17 | 12 | 8
EXPORTS | 1 | 2 | 10
EQ | 9 | 
       EXP36_.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2935_INV$3744 & 
	!$OpTx$$OpTx$FX_DC$2934_INV$3743 & !$OpTx$$OpTx$FX_DC$2941_INV$3748

MACROCELL | 2 | 12 | EXP37_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 2 | 13
INPUTS | 8 | numRightReg<1>  | numRightReg<2>  | numLeftReg<0>  | $OpTx$$OpTx$FX_DC$2910_INV$3733  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | $OpTx$$OpTx$FX_DC$2931_INV$3742
INPUTMC | 8 | 12 | 1 | 12 | 0 | 12 | 10 | 3 | 12 | 12 | 12 | 11 | 11 | 11 | 9 | 10 | 15
EXPORTS | 1 | 2 | 13
EQ | 4 | 
       EXP37_.EXP  =  numRightReg<1> & numRightReg<2> & !numLeftReg<0> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742

MACROCELL | 2 | 13 | EXP38_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 2 | 14
INPUTS | 11 | numRightReg<2>  | numLeftReg<2>  | $OpTx$$OpTx$FX_DC$2910_INV$3733  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | $OpTx$$OpTx$FX_DC$2931_INV$3742  | numRightReg<1>  | numLeftReg<1>  | numRightReg<0>  | EXP37_.EXP
INPUTMC | 11 | 12 | 0 | 12 | 8 | 3 | 12 | 12 | 12 | 11 | 11 | 11 | 9 | 10 | 15 | 12 | 1 | 12 | 9 | 12 | 2 | 2 | 12
EXPORTS | 1 | 2 | 14
IMPORTS | 1 | 2 | 12
EQ | 25 | 
       EXP38_.EXP  =  numRightReg<2> & !numLeftReg<2> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
;Imported pterms FB3_13
	# numRightReg<1> & numRightReg<2> & !numLeftReg<0> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742

MACROCELL | 2 | 15 | EXP39_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 2 | 14
INPUTS | 11 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | $OpTx$$OpTx$FX_DC$2910_INV$3733  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | $OpTx$$OpTx$FX_DC$2931_INV$3742  | numLeftReg<2>  | numLeftReg<0>  | numLeftReg<1>
INPUTMC | 11 | 12 | 1 | 12 | 2 | 12 | 0 | 3 | 12 | 12 | 12 | 11 | 11 | 11 | 9 | 10 | 15 | 12 | 8 | 12 | 10 | 12 | 9
EXPORTS | 1 | 2 | 14
EQ | 20 | 
       EXP39_.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# numRightReg<1> & !numLeftReg<2> & !numLeftReg<0> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# numRightReg<2> & !numLeftReg<1> & !numLeftReg<0> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742
	# !numLeftReg<1> & !numLeftReg<2> & !numLeftReg<0> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!$OpTx$$OpTx$FX_DC$2931_INV$3742

MACROCELL | 2 | 16 | EXP40_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 2 | 17
INPUTS | 10 | numRightReg<2>  | numLeftReg<2>  | numLeftReg<3>  | $OpTx$$OpTx$FX_DC$2910_INV$3733  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | numRightReg<3>  | numRightReg<1>  | numLeftReg<1>
INPUTMC | 10 | 12 | 0 | 12 | 8 | 12 | 7 | 3 | 12 | 12 | 12 | 11 | 11 | 11 | 9 | 13 | 17 | 12 | 1 | 12 | 9
EXPORTS | 1 | 2 | 17
EQ | 18 | 
       EXP40_.EXP  =  numRightReg<2> & !numLeftReg<2> & !numLeftReg<3> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<2> & !numLeftReg<2> & numRightReg<3> & 
	!$OpTx$$OpTx$FX_DC$2910_INV$3733 & !$OpTx$$OpTx$FX_DC$2909_INV$3732 & 
	!$OpTx$$OpTx$FX_DC$2900_INV$3728 & !$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737

MACROCELL | 3 | 4 | EXP41_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 3 | 5
INPUTS | 13 | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | resultShiftL<7>/resultShiftL<7>_D2  | numLeftReg<7>  | numRightReg<7>  | add/Madd_out__or0005/add/Madd_out__or0005_D2  | $OpTx$sub/Msub_out__or0000/sub/Msub_out__or0000_D2_INV$3758.EXP
INPUTMC | 13 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 2 | 4 | 12 | 3 | 13 | 13 | 2 | 9 | 3 | 3
EXPORTS | 1 | 3 | 5
IMPORTS | 1 | 3 | 3
EQ | 40 | 
       EXP41_.EXP  =  opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & resultShiftL<7>/resultShiftL<7>_D2
	# numLeftReg<7> & numRightReg<7> & !opChooseReg<0> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	add/Madd_out__or0005/add/Madd_out__or0005_D2
	# numLeftReg<7> & !numRightReg<7> & !opChooseReg<0> & 
	!opChooseReg<1> & opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<7> & numRightReg<7> & !opChooseReg<0> & 
	!opChooseReg<1> & opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<7> & numRightReg<7> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!add/Madd_out__or0005/add/Madd_out__or0005_D2
;Imported pterms FB4_4
	# !numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D
	# numLeftReg<0> & !numRightReg<6> & !numRightReg<7> & 
	opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D
	# numLeftReg<0> & numRightReg<7> & opChooseReg<0> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D
	# numLeftReg<0> & !numRightReg<7> & opChooseReg<0> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D
	# !numLeftReg<7> & !numRightReg<7> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	add/Madd_out__or0005/add/Madd_out__or0005_D2

MACROCELL | 3 | 6 | EXP42_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 3 | 5
INPUTS | 15 | numLeftReg<7>  | numRightReg<7>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | add/Madd_out__or0005/add/Madd_out__or0005_D2  | opChooseReg<2>  | twoComp/Madd_out__and0005/twoComp/Madd_out__and0005_D2  | sub/Msub_out_Mxor_Result<7>__xor0000/sub/Msub_out_Mxor_Result<7>__xor0000_D  | $OpTx$sub/Msub_out__or0006/sub/Msub_out__or0006_D2_INV$3761  | mul/Mmult_out_mult0002__and0024/mul/Mmult_out_mult0002__and0024_D2.EXP
INPUTMC | 15 | 12 | 3 | 13 | 13 | 13 | 12 | 13 | 11 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 2 | 9 | 13 | 10 | 2 | 1 | 3 | 13 | 2 | 6 | 3 | 7
EXPORTS | 1 | 3 | 5
IMPORTS | 1 | 3 | 7
EQ | 41 | 
       EXP42_.EXP  =  numLeftReg<7> & !numRightReg<7> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!add/Madd_out__or0005/add/Madd_out__or0005_D2
	# numLeftReg<7> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	twoComp/Madd_out__and0005/twoComp/Madd_out__and0005_D2
	# !numLeftReg<7> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!twoComp/Madd_out__and0005/twoComp/Madd_out__and0005_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	sub/Msub_out_Mxor_Result<7>__xor0000/sub/Msub_out_Mxor_Result<7>__xor0000_D & 
	$OpTx$sub/Msub_out__or0006/sub/Msub_out__or0006_D2_INV$3761
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!sub/Msub_out_Mxor_Result<7>__xor0000/sub/Msub_out_Mxor_Result<7>__xor0000_D & 
	!$OpTx$sub/Msub_out__or0006/sub/Msub_out__or0006_D2_INV$3761
;Imported pterms FB4_8
	# numLeftReg<0> & !numRightReg<6> & numRightReg<7> & 
	opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numLeftReg<0> & numRightReg<6> & numRightReg<7> & 
	opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D
	# numLeftReg<0> & numRightReg<6> & !numRightReg<7> & 
	opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0010<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D

MACROCELL | 4 | 0 | EXP43_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 4 | 17
INPUTS | 5 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<5>  | numLeftReg<0>
INPUTMC | 5 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 5 | 12 | 10
EXPORTS | 1 | 4 | 17
EQ | 4 | 
       EXP43_.EXP  =  !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<5>
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0>

MACROCELL | 4 | 1 | EXP44_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 4 | 2
INPUTS | 10 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2910_INV$3733  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | numLeftReg<2>  | numLeftReg<1>
INPUTMC | 10 | 12 | 1 | 12 | 2 | 12 | 0 | 13 | 17 | 3 | 12 | 12 | 12 | 11 | 11 | 11 | 9 | 12 | 8 | 12 | 9
EXPORTS | 1 | 4 | 2
EQ | 20 | 
       EXP44_.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737

MACROCELL | 4 | 2 | EXP45_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 4 | 3
INPUTS | 11 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<3>  | $OpTx$$OpTx$FX_DC$2910_INV$3733  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | numLeftReg<2>  | numLeftReg<1>  | EXP44_.EXP
INPUTMC | 11 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 7 | 3 | 12 | 12 | 12 | 11 | 11 | 11 | 9 | 12 | 8 | 12 | 9 | 4 | 1
EXPORTS | 1 | 4 | 3
IMPORTS | 1 | 4 | 1
EQ | 41 | 
       EXP45_.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB5_2
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & numRightReg<2> & !numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737

MACROCELL | 4 | 4 | EXP46_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 4 | 3
INPUTS | 12 | numRightReg<1>  | numRightReg<2>  | numLeftReg<3>  | numLeftReg<0>  | $OpTx$$OpTx$FX_DC$2910_INV$3733  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | numLeftReg<1>  | numLeftReg<2>  | numRightReg<3>  | EXP47_.EXP
INPUTMC | 12 | 12 | 1 | 12 | 0 | 12 | 7 | 12 | 10 | 3 | 12 | 12 | 12 | 11 | 11 | 11 | 9 | 12 | 9 | 12 | 8 | 13 | 17 | 4 | 5
EXPORTS | 1 | 4 | 3
IMPORTS | 1 | 4 | 5
EQ | 37 | 
       EXP46_.EXP  =  numRightReg<1> & numRightReg<2> & !numLeftReg<3> & 
	!numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<2> & !numLeftReg<3> & 
	!numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<2> & !numLeftReg<1> & !numLeftReg<3> & 
	!numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# !numLeftReg<1> & !numLeftReg<2> & !numLeftReg<3> & 
	!numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
;Imported pterms FB5_6
	# numRightReg<1> & numRightReg<2> & !numLeftReg<0> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<2> & !numLeftReg<1> & !numLeftReg<0> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# !numLeftReg<1> & !numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737

MACROCELL | 4 | 5 | EXP47_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 4 | 4
INPUTS | 10 | numRightReg<1>  | numRightReg<2>  | numLeftReg<0>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2910_INV$3733  | $OpTx$$OpTx$FX_DC$2909_INV$3732  | $OpTx$$OpTx$FX_DC$2900_INV$3728  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | numLeftReg<2>  | numLeftReg<1>
INPUTMC | 10 | 12 | 1 | 12 | 0 | 12 | 10 | 13 | 17 | 3 | 12 | 12 | 12 | 11 | 11 | 11 | 9 | 12 | 8 | 12 | 9
EXPORTS | 1 | 4 | 4
EQ | 16 | 
       EXP47_.EXP  =  numRightReg<1> & numRightReg<2> & !numLeftReg<0> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<1> & !numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# numRightReg<2> & !numLeftReg<1> & !numLeftReg<0> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737
	# !numLeftReg<1> & !numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2910_INV$3733 & 
	!$OpTx$$OpTx$FX_DC$2909_INV$3732 & !$OpTx$$OpTx$FX_DC$2900_INV$3728 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737

MACROCELL | 4 | 7 | EXP48_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 4 | 8
INPUTS | 10 | numRightReg<1>  | numRightReg<0>  | numLeftReg<2>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2911_INV$3734  | $OpTx$$OpTx$FX_DC$2908_INV$3731  | $OpTx$$OpTx$FX_DC$2899_INV$3727  | $OpTx$$OpTx$FX_DC$2917_INV$3736  | numRightReg<2>  | numLeftReg<1>
INPUTMC | 10 | 12 | 1 | 12 | 2 | 12 | 8 | 13 | 17 | 3 | 11 | 12 | 13 | 11 | 12 | 11 | 10 | 12 | 0 | 12 | 9
EXPORTS | 1 | 4 | 8
EQ | 16 | 
       EXP48_.EXP  =  !numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<1> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<0> & !numRightReg<2> & numLeftReg<1> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736

MACROCELL | 4 | 8 | EXP49_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 4 | 9
INPUTS | 11 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<3>  | $OpTx$$OpTx$FX_DC$2911_INV$3734  | $OpTx$$OpTx$FX_DC$2908_INV$3731  | $OpTx$$OpTx$FX_DC$2899_INV$3727  | $OpTx$$OpTx$FX_DC$2917_INV$3736  | numLeftReg<2>  | numLeftReg<1>  | EXP48_.EXP
INPUTMC | 11 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 7 | 3 | 11 | 12 | 13 | 11 | 12 | 11 | 10 | 12 | 8 | 12 | 9 | 4 | 7
EXPORTS | 1 | 4 | 9
IMPORTS | 1 | 4 | 7
EQ | 37 | 
       EXP49_.EXP  =  !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<0> & !numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
;Imported pterms FB5_8
	# !numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<1> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<0> & !numRightReg<2> & numLeftReg<1> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736

MACROCELL | 4 | 10 | EXP50_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 4 | 9
INPUTS | 12 | numRightReg<1>  | numRightReg<2>  | numLeftReg<3>  | numLeftReg<0>  | $OpTx$$OpTx$FX_DC$2911_INV$3734  | $OpTx$$OpTx$FX_DC$2908_INV$3731  | $OpTx$$OpTx$FX_DC$2899_INV$3727  | $OpTx$$OpTx$FX_DC$2917_INV$3736  | numLeftReg<1>  | numLeftReg<2>  | numRightReg<3>  | EXP51_.EXP
INPUTMC | 12 | 12 | 1 | 12 | 0 | 12 | 7 | 12 | 10 | 3 | 11 | 12 | 13 | 11 | 12 | 11 | 10 | 12 | 9 | 12 | 8 | 13 | 17 | 4 | 11
EXPORTS | 1 | 4 | 9
IMPORTS | 1 | 4 | 11
EQ | 41 | 
       EXP50_.EXP  =  !numRightReg<1> & !numRightReg<2> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & numLeftReg<2> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<2> & numLeftReg<1> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
;Imported pterms FB5_12
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & numLeftReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<2> & numLeftReg<1> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736

MACROCELL | 4 | 11 | EXP51_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 4 | 10
INPUTS | 11 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2911_INV$3734  | $OpTx$$OpTx$FX_DC$2908_INV$3731  | $OpTx$$OpTx$FX_DC$2899_INV$3727  | $OpTx$$OpTx$FX_DC$2917_INV$3736  | numLeftReg<0>  | numLeftReg<2>  | numLeftReg<1>
INPUTMC | 11 | 12 | 1 | 12 | 2 | 12 | 0 | 13 | 17 | 3 | 11 | 12 | 13 | 11 | 12 | 11 | 10 | 12 | 10 | 12 | 8 | 12 | 9
EXPORTS | 1 | 4 | 10
EQ | 20 | 
       EXP51_.EXP  =  !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<1> & numLeftReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# !numRightReg<2> & numLeftReg<1> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2911_INV$3734 & 
	!$OpTx$$OpTx$FX_DC$2908_INV$3731 & !$OpTx$$OpTx$FX_DC$2899_INV$3727 & 
	!$OpTx$$OpTx$FX_DC$2917_INV$3736

MACROCELL | 4 | 12 | EXP52_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 4 | 13
INPUTS | 7 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2908_INV$3731  | numLeftReg<2>  | numLeftReg<1>
INPUTMC | 7 | 12 | 1 | 12 | 2 | 12 | 0 | 13 | 17 | 12 | 13 | 12 | 8 | 12 | 9
EXPORTS | 1 | 4 | 13
EQ | 10 | 
       EXP52_.EXP  =  !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<1> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<0> & !numRightReg<2> & numLeftReg<1> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731

MACROCELL | 4 | 13 | EXP53_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 4 | 14
INPUTS | 8 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<3>  | $OpTx$$OpTx$FX_DC$2908_INV$3731  | numLeftReg<2>  | numLeftReg<1>  | EXP52_.EXP
INPUTMC | 8 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 7 | 12 | 13 | 12 | 8 | 12 | 9 | 4 | 12
EXPORTS | 1 | 4 | 14
IMPORTS | 1 | 4 | 12
EQ | 21 | 
       EXP53_.EXP  =  !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<0> & !numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
;Imported pterms FB5_13
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<1> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<0> & !numRightReg<2> & numLeftReg<1> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731

MACROCELL | 4 | 15 | EXP54_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 4 | 14
INPUTS | 9 | numRightReg<1>  | numRightReg<2>  | numLeftReg<3>  | numLeftReg<0>  | $OpTx$$OpTx$FX_DC$2908_INV$3731  | numLeftReg<1>  | numLeftReg<2>  | numRightReg<3>  | resultShiftR<0>/resultShiftR<0>_D2.EXP
INPUTMC | 9 | 12 | 1 | 12 | 0 | 12 | 7 | 12 | 10 | 12 | 13 | 12 | 9 | 12 | 8 | 13 | 17 | 4 | 16
EXPORTS | 1 | 4 | 14
IMPORTS | 1 | 4 | 16
EQ | 19 | 
       EXP54_.EXP  =  !numRightReg<1> & !numRightReg<2> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & numLeftReg<2> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<2> & numLeftReg<1> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<3> & 
	numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
;Imported pterms FB5_17
	# !numRightReg<1> & !numRightReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<1> & numLeftReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# !numRightReg<2> & numLeftReg<1> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<0> & 
	!numRightReg<3> & !$OpTx$$OpTx$FX_DC$2908_INV$3731

MACROCELL | 4 | 17 | EXP55_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 4 | 16
INPUTS | 9 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<7>  | numLeftReg<3>  | numLeftReg<6>  | numLeftReg<2>  | numLeftReg<4>  | EXP43_.EXP
INPUTMC | 9 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 3 | 12 | 7 | 12 | 4 | 12 | 8 | 12 | 6 | 4 | 0
EXPORTS | 1 | 4 | 16
IMPORTS | 1 | 4 | 0
EQ | 15 | 
       EXP55_.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<7>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3>
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<6>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<4>
;Imported pterms FB5_1
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<5>
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0>

MACROCELL | 5 | 0 | EXP56_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 5 | 17
INPUTS | 10 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<3>  | numLeftReg<0>  | $OpTx$$OpTx$FX_DC$2941_INV$3748  | numLeftReg<2>  | numRightReg<3>  | numLeftReg<1>  | EXP57_.EXP
INPUTMC | 10 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 7 | 12 | 10 | 12 | 11 | 12 | 8 | 13 | 17 | 12 | 9 | 5 | 1
EXPORTS | 1 | 5 | 17
IMPORTS | 1 | 5 | 1
EQ | 13 | 
       EXP56_.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
;Imported pterms FB6_2
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748

MACROCELL | 5 | 1 | EXP57_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 5 | 0
INPUTS | 6 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<0>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2941_INV$3748
INPUTMC | 6 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 10 | 13 | 17 | 12 | 11
EXPORTS | 1 | 5 | 0
EQ | 2 | 
       EXP57_.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748

MACROCELL | 5 | 2 | EXP58_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 5 | 3
INPUTS | 10 | numRightReg<1>  | numRightReg<0>  | numLeftReg<6>  | numLeftReg<5>  | numLeftReg<7>  | numLeftReg<4>  | numLeftReg<3>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<0>
INPUTMC | 10 | 12 | 1 | 12 | 2 | 12 | 4 | 12 | 5 | 12 | 3 | 12 | 6 | 12 | 7 | 12 | 9 | 12 | 8 | 12 | 10
EXPORTS | 1 | 5 | 3
EQ | 9 | 
       EXP58_.EXP  =  numRightReg<1> & !numRightReg<0> & numLeftReg<6>
	# numRightReg<0> & !numLeftReg<6> & !numLeftReg<5> & 
	numLeftReg<7>
	# numRightReg<0> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<3> & numLeftReg<7>
	# numRightReg<0> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<1> & !numLeftReg<2> & numLeftReg<7>
	# numRightReg<0> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<2> & !numLeftReg<0> & numLeftReg<7>

MACROCELL | 5 | 4 | EXP59_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 5 | 3
INPUTS | 9 | numRightReg<1>  | numLeftReg<6>  | numLeftReg<5>  | numLeftReg<7>  | numLeftReg<4>  | numLeftReg<3>  | numLeftReg<1>  | numLeftReg<2>  | mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D.EXP
INPUTMC | 9 | 12 | 1 | 12 | 4 | 12 | 5 | 12 | 3 | 12 | 6 | 12 | 7 | 12 | 9 | 12 | 8 | 5 | 5
EXPORTS | 1 | 5 | 3
IMPORTS | 1 | 5 | 5
EQ | 13 | 
       EXP59_.EXP  =  numRightReg<1> & numLeftReg<6> & numLeftReg<5> & 
	numLeftReg<7>
	# numRightReg<1> & numLeftReg<4> & numLeftReg<6> & 
	numLeftReg<3> & numLeftReg<7>
	# numRightReg<1> & !numLeftReg<4> & numLeftReg<6> & 
	!numLeftReg<5> & !numLeftReg<7>
	# numRightReg<1> & numLeftReg<6> & !numLeftReg<1> & 
	!numLeftReg<3> & !numLeftReg<5> & !numLeftReg<7>
	# numRightReg<1> & numLeftReg<6> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<5> & !numLeftReg<7>
;Imported pterms FB6_6
	# numRightReg<1> & numLeftReg<4> & numLeftReg<6> & 
	numLeftReg<1> & numLeftReg<2> & numLeftReg<7>

MACROCELL | 5 | 6 | EXP60_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 5 | 5
INPUTS | 7 | numRightReg<1>  | numRightReg<0>  | numLeftReg<3>  | numLeftReg<4>  | numLeftReg<2>  | numLeftReg<1>  | numLeftReg<0>
INPUTMC | 7 | 12 | 1 | 12 | 2 | 12 | 7 | 12 | 6 | 12 | 8 | 12 | 9 | 12 | 10
EXPORTS | 1 | 5 | 5
EQ | 9 | 
       EXP60_.EXP  =  numRightReg<1> & !numRightReg<0> & numLeftReg<3>
	# numRightReg<1> & numLeftReg<4> & numLeftReg<2> & 
	numLeftReg<3>
	# numRightReg<1> & numLeftReg<4> & numLeftReg<1> & 
	numLeftReg<3> & numLeftReg<0>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<1> & 
	!numLeftReg<2> & numLeftReg<3>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<2> & 
	numLeftReg<3> & !numLeftReg<0>

MACROCELL | 5 | 8 | EXP61_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 5 | 9
INPUTS | 9 | numRightReg<1>  | numRightReg<2>  | numLeftReg<4>  | numLeftReg<6>  | numLeftReg<5>  | numRightReg<0>  | numLeftReg<3>  | numLeftReg<1>  | twoComp/Madd_out__and0004/twoComp/Madd_out__and0004_D2.EXP
INPUTMC | 9 | 12 | 1 | 12 | 0 | 12 | 6 | 12 | 4 | 12 | 5 | 12 | 2 | 12 | 7 | 12 | 9 | 5 | 7
EXPORTS | 1 | 5 | 9
IMPORTS | 1 | 5 | 7
EQ | 19 | 
       EXP61_.EXP  =  numRightReg<1> & !numRightReg<2> & numLeftReg<4> & 
	numLeftReg<6> & numLeftReg<5>
	# numRightReg<0> & numRightReg<2> & numLeftReg<4> & 
	!numLeftReg<6> & numLeftReg<5>
	# numRightReg<1> & numRightReg<2> & numLeftReg<4> & 
	numLeftReg<6> & numLeftReg<3> & !numLeftReg<5>
	# numRightReg<0> & !numRightReg<2> & numLeftReg<6> & 
	!numLeftReg<1> & !numLeftReg<3> & !numLeftReg<5>
	# numRightReg<2> & numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<1> & !numLeftReg<3> & !numLeftReg<5>
;Imported pterms FB6_8
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<6>
	# !numRightReg<1> & numRightReg<2> & numLeftReg<4> & 
	!numLeftReg<6>
	# numRightReg<0> & !numLeftReg<4> & numLeftReg<6> & 
	!numLeftReg<5>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<3> & numLeftReg<5>

MACROCELL | 5 | 10 | EXP62_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 5 | 9
INPUTS | 7 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<5>  | numLeftReg<4>  | numLeftReg<6>  | EXP63_.EXP
INPUTMC | 7 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 5 | 12 | 6 | 12 | 4 | 5 | 11
EXPORTS | 1 | 5 | 9
IMPORTS | 1 | 5 | 11
EQ | 20 | 
       EXP62_.EXP  =  numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<5>
	# numRightReg<1> & !numRightReg<0> & !numLeftReg<4> & 
	numLeftReg<5>
	# !numRightReg<1> & numRightReg<0> & !numLeftReg<4> & 
	numLeftReg<6>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<4>
	# !numRightReg<0> & numRightReg<2> & numLeftReg<4> & 
	!numLeftReg<5>
;Imported pterms FB6_12
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<1> & !numLeftReg<2> & numLeftReg<5>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<2> & !numLeftReg<0> & numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !numLeftReg<6> & numLeftReg<3> & !numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !numLeftReg<6> & numLeftReg<1> & numLeftReg<2> & 
	!numLeftReg<5>

MACROCELL | 5 | 11 | EXP63_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 5 | 10
INPUTS | 10 | numRightReg<1>  | numLeftReg<4>  | numLeftReg<6>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<5>  | numLeftReg<0>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<3>
INPUTMC | 10 | 12 | 1 | 12 | 6 | 12 | 4 | 12 | 9 | 12 | 8 | 12 | 5 | 12 | 10 | 12 | 2 | 12 | 0 | 12 | 7
EXPORTS | 1 | 5 | 10
EQ | 9 | 
       EXP63_.EXP  =  numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<1> & !numLeftReg<2> & numLeftReg<5>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<2> & !numLeftReg<0> & numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !numLeftReg<6> & numLeftReg<3> & !numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !numLeftReg<6> & numLeftReg<1> & numLeftReg<2> & 
	!numLeftReg<5>

MACROCELL | 5 | 12 | EXP64_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 5 | 13
INPUTS | 8 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<0>  | numRightReg<3>  | $OpTx$$OpTx$FX_DC$2934_INV$3743  | $OpTx$$OpTx$FX_DC$2941_INV$3748  | numLeftReg<2>
INPUTMC | 8 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 10 | 13 | 17 | 11 | 7 | 12 | 11 | 12 | 8
EXPORTS | 1 | 5 | 13
EQ | 6 | 
       EXP64_.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748

MACROCELL | 5 | 13 | EXP65_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 5 | 14
INPUTS | 11 | numRightReg<1>  | numRightReg<2>  | numLeftReg<1>  | numLeftReg<3>  | $OpTx$$OpTx$FX_DC$2934_INV$3743  | $OpTx$$OpTx$FX_DC$2941_INV$3748  | numRightReg<3>  | numLeftReg<2>  | numRightReg<0>  | numLeftReg<0>  | EXP64_.EXP
INPUTMC | 11 | 12 | 1 | 12 | 0 | 12 | 9 | 12 | 7 | 11 | 7 | 12 | 11 | 13 | 17 | 12 | 8 | 12 | 2 | 12 | 10 | 5 | 12
EXPORTS | 1 | 5 | 14
IMPORTS | 1 | 5 | 12
EQ | 22 | 
       EXP65_.EXP  =  numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
;Imported pterms FB6_13
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748

MACROCELL | 5 | 15 | EXP66_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 5 | 14
INPUTS | 10 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<3>  | numLeftReg<0>  | $OpTx$$OpTx$FX_DC$2934_INV$3743  | $OpTx$$OpTx$FX_DC$2941_INV$3748  | numLeftReg<2>  | numLeftReg<1>  | numRightReg<3>
INPUTMC | 10 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 7 | 12 | 10 | 11 | 7 | 12 | 11 | 12 | 8 | 12 | 9 | 13 | 17
EXPORTS | 1 | 5 | 14
EQ | 15 | 
       EXP66_.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & !$OpTx$$OpTx$FX_DC$2934_INV$3743 & 
	!$OpTx$$OpTx$FX_DC$2941_INV$3748

MACROCELL | 5 | 16 | EXP67_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 5 | 17
INPUTS | 9 | numRightReg<1>  | numRightReg<2>  | numLeftReg<1>  | numLeftReg<3>  | $OpTx$$OpTx$FX_DC$2941_INV$3748  | numRightReg<3>  | numLeftReg<2>  | numRightReg<0>  | numLeftReg<0>
INPUTMC | 9 | 12 | 1 | 12 | 0 | 12 | 9 | 12 | 7 | 12 | 11 | 13 | 17 | 12 | 8 | 12 | 2 | 12 | 10
EXPORTS | 1 | 5 | 17
EQ | 10 | 
       EXP67_.EXP  =  numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numRightReg<3> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2941_INV$3748
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & !$OpTx$$OpTx$FX_DC$2941_INV$3748

MACROCELL | 6 | 0 | EXP68_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 6 | 17
INPUTS | 8 | numLeftReg<3>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D  | numLeftReg<2>  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | numLeftReg<1>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | EXP69_.EXP
INPUTMC | 8 | 12 | 7 | 13 | 17 | 11 | 15 | 12 | 8 | 10 | 0 | 12 | 9 | 11 | 16 | 6 | 1
EXPORTS | 1 | 6 | 17
IMPORTS | 1 | 6 | 1
EQ | 30 | 
       EXP68_.EXP  =  numLeftReg<3> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# numLeftReg<2> & numLeftReg<3> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<2> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# numLeftReg<1> & numLeftReg<3> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
;Imported pterms FB7_2
	# numRightReg<1> & !numRightReg<0> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D

MACROCELL | 6 | 1 | EXP69_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 6 | 0
INPUTS | 11 | numRightReg<1>  | numRightReg<0>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<0>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D  | numRightReg<2>  | numLeftReg<3>  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
INPUTMC | 11 | 12 | 1 | 12 | 2 | 12 | 9 | 12 | 8 | 12 | 10 | 13 | 17 | 11 | 15 | 12 | 0 | 12 | 7 | 10 | 0 | 11 | 16
EXPORTS | 1 | 6 | 0
EQ | 15 | 
       EXP69_.EXP  =  numRightReg<1> & !numRightReg<0> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D

MACROCELL | 6 | 4 | EXP70_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 6 | 5
INPUTS | 8 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<0>  | mul/Mmult_out_mult0002_Mxor__index0001/mul/Mmult_out_mult0002_Mxor__index0001_D.EXP
INPUTMC | 8 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 9 | 12 | 8 | 12 | 7 | 12 | 10 | 6 | 3
EXPORTS | 1 | 6 | 5
IMPORTS | 1 | 6 | 3
EQ | 17 | 
       EXP70_.EXP  =  numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<2>
	# numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	!numLeftReg<3> & numLeftReg<0>
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<0>
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & !numLeftReg<0>
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<2> & !numLeftReg<3> & numLeftReg<0>
;Imported pterms FB7_4
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3>
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<3>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<2> & numLeftReg<3> & numLeftReg<0>

MACROCELL | 6 | 7 | EXP71_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 6 | 6
INPUTS | 9 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<3>  | numLeftReg<0>  | numLeftReg<2>  | numRightReg<3>  | numLeftReg<1>  | mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D.EXP
INPUTMC | 9 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 7 | 12 | 10 | 12 | 8 | 13 | 17 | 12 | 9 | 6 | 8
EXPORTS | 1 | 6 | 6
IMPORTS | 1 | 6 | 8
EQ | 13 | 
       EXP71_.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<3> & !numLeftReg<0>
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<0> & numRightReg<3>
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<3> & !numLeftReg<0>
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<0> & numRightReg<3>
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<0> & numRightReg<3>
;Imported pterms FB7_9
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<0> & numRightReg<3>

MACROCELL | 6 | 9 | EXP72_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 6 | 8
INPUTS | 9 | numRightReg<1>  | numRightReg<0>  | numLeftReg<2>  | numLeftReg<0>  | numRightReg<3>  | numRightReg<2>  | numLeftReg<1>  | numLeftReg<3>  | EXP73_.EXP
INPUTMC | 9 | 12 | 1 | 12 | 2 | 12 | 8 | 12 | 10 | 13 | 17 | 12 | 0 | 12 | 9 | 12 | 7 | 6 | 10
EXPORTS | 1 | 6 | 8
IMPORTS | 1 | 6 | 10
EQ | 18 | 
       EXP72_.EXP  =  numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<0> & numRightReg<3>
	# numRightReg<2> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# !numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	!numLeftReg<2> & !numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & !numLeftReg<2> & !numLeftReg<3> & numLeftReg<0> & 
	numRightReg<3>
;Imported pterms FB7_11
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & !numRightReg<2> & !numLeftReg<1> & 
	numLeftReg<2> & !numLeftReg<3> & numLeftReg<0> & numRightReg<3>

MACROCELL | 6 | 10 | EXP73_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 6 | 9
INPUTS | 8 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<3>  | numLeftReg<0>  | numRightReg<3>  | numLeftReg<1>  | numLeftReg<2>
INPUTMC | 8 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 7 | 12 | 10 | 13 | 17 | 12 | 9 | 12 | 8
EXPORTS | 1 | 6 | 9
EQ | 6 | 
       EXP73_.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & !numRightReg<2> & !numLeftReg<1> & 
	numLeftReg<2> & !numLeftReg<3> & numLeftReg<0> & numRightReg<3>

MACROCELL | 6 | 11 | EXP74_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 6 | 12
INPUTS | 8 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<1>  | numLeftReg<3>  | numLeftReg<0>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
INPUTMC | 8 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 9 | 12 | 7 | 12 | 10 | 13 | 17 | 10 | 0
EXPORTS | 1 | 6 | 12
EQ | 6 | 
       EXP74_.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D

MACROCELL | 6 | 12 | EXP75_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 6 | 13
INPUTS | 11 | numLeftReg<2>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | numLeftReg<1>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | numRightReg<0>  | numLeftReg<3>  | numLeftReg<0>  | numRightReg<1>  | numRightReg<2>  | EXP74_.EXP
INPUTMC | 11 | 12 | 8 | 13 | 17 | 10 | 0 | 12 | 9 | 11 | 16 | 12 | 2 | 12 | 7 | 12 | 10 | 12 | 1 | 12 | 0 | 6 | 11
EXPORTS | 1 | 6 | 13
IMPORTS | 1 | 6 | 11
EQ | 21 | 
       EXP75_.EXP  =  numLeftReg<2> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numLeftReg<1> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numRightReg<0> & numLeftReg<3> & numLeftReg<0> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<2> & !numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
;Imported pterms FB7_12
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D

MACROCELL | 6 | 14 | EXP76_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 6 | 13
INPUTS | 10 | numRightReg<1>  | numRightReg<0>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<0>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | numLeftReg<3>  | numRightReg<2>  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
INPUTMC | 10 | 12 | 1 | 12 | 2 | 12 | 9 | 12 | 8 | 12 | 10 | 13 | 17 | 11 | 16 | 12 | 7 | 12 | 0 | 10 | 0
EXPORTS | 1 | 6 | 13
EQ | 13 | 
       EXP76_.EXP  =  numRightReg<1> & !numRightReg<0> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D

MACROCELL | 6 | 15 | EXP77_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 6 | 16
INPUTS | 9 | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<3>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D  | numRightReg<0>  | numLeftReg<0>  | numRightReg<1>
INPUTMC | 9 | 12 | 9 | 12 | 8 | 12 | 7 | 13 | 17 | 11 | 16 | 11 | 15 | 12 | 2 | 12 | 10 | 12 | 1
EXPORTS | 1 | 6 | 16
EQ | 15 | 
       EXP77_.EXP  =  numLeftReg<1> & numLeftReg<2> & numLeftReg<3> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D

MACROCELL | 6 | 16 | EXP78_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 6 | 17
INPUTS | 12 | numRightReg<1>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<0>  | numRightReg<3>  | numRightReg<0>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | numRightReg<2>  | mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D  | EXP77_.EXP
INPUTMC | 12 | 12 | 1 | 12 | 9 | 12 | 8 | 12 | 7 | 12 | 10 | 13 | 17 | 12 | 2 | 11 | 16 | 10 | 0 | 12 | 0 | 11 | 15 | 6 | 15
EXPORTS | 1 | 6 | 17
IMPORTS | 1 | 6 | 15
EQ | 33 | 
       EXP78_.EXP  =  numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<0> & numLeftReg<3> & numLeftReg<0> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# !numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<2> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
;Imported pterms FB7_16
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<3> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D
	# numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0012/mul/Mmult_out_mult0002_Mxor__index0012_D

MACROCELL | 7 | 0 | EXP79_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 7 | 1
INPUTS | 9 | numLeftReg<1>  | numRightReg<4>  | numRightReg<5>  | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_  | numLeftReg<0>  | mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D  | numLeftReg<2>  | mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D  | EXP89_.EXP
INPUTMC | 9 | 12 | 9 | 13 | 16 | 13 | 15 | 12 | 15 | 12 | 10 | 7 | 8 | 12 | 8 | 6 | 8 | 7 | 17
EXPORTS | 1 | 7 | 1
IMPORTS | 1 | 7 | 17
EQ | 36 | 
       EXP79_.EXP  =  numLeftReg<1> & !numRightReg<4> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<0> & !numRightReg<4> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<1> & !numLeftReg<2> & numLeftReg<0> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D
	# !numLeftReg<2> & numLeftReg<0> & numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
;Imported pterms FB8_18
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# !numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# !numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_

MACROCELL | 7 | 2 | EXP80_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 7 | 1
INPUTS | 9 | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<0>  | numRightReg<5>  | mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D  | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_  | numRightReg<4>  | mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D  | mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D
INPUTMC | 9 | 12 | 9 | 12 | 8 | 12 | 10 | 13 | 15 | 7 | 11 | 12 | 15 | 13 | 16 | 6 | 8 | 7 | 8
EXPORTS | 1 | 7 | 1
EQ | 23 | 
       EXP80_.EXP  =  numLeftReg<1> & !numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<1> & !numLeftReg<2> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<1> & numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<4> & numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_

MACROCELL | 7 | 3 | EXP81_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 7 | 4
INPUTS | 9 | numLeftReg<1>  | numLeftReg<0>  | numRightReg<4>  | mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D  | numLeftReg<2>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D
INPUTMC | 9 | 12 | 9 | 12 | 10 | 13 | 16 | 6 | 8 | 12 | 8 | 11 | 16 | 10 | 0 | 13 | 17 | 9 | 1
EXPORTS | 1 | 7 | 4
EQ | 16 | 
       EXP81_.EXP  =  numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<0> & numRightReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<0> & 
	numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & !numLeftReg<2> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D

MACROCELL | 7 | 5 | EXP82_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 7 | 4
INPUTS | 9 | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<0>  | numRightReg<4>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D  | EXP83_.EXP
INPUTMC | 9 | 12 | 9 | 12 | 8 | 12 | 10 | 13 | 16 | 11 | 16 | 10 | 0 | 13 | 17 | 9 | 1 | 7 | 6
EXPORTS | 1 | 7 | 4
IMPORTS | 1 | 7 | 6
EQ | 33 | 
       EXP82_.EXP  =  numLeftReg<1> & !numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & !numLeftReg<2> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<4> & numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<4> & 
	numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & !numLeftReg<2> & numLeftReg<0> & 
	numRightReg<4> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
;Imported pterms FB8_7
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D

MACROCELL | 7 | 6 | EXP83_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 7 | 5
INPUTS | 8 | numLeftReg<2>  | numLeftReg<0>  | numRightReg<4>  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D  | mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | numRightReg<3>
INPUTMC | 8 | 12 | 8 | 12 | 10 | 13 | 16 | 9 | 1 | 6 | 8 | 11 | 16 | 10 | 0 | 13 | 17
EXPORTS | 1 | 7 | 5
EQ | 11 | 
       EXP83_.EXP  =  numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# !numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D

MACROCELL | 7 | 7 | EXP84_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 7 | 8
INPUTS | 7 | numLeftReg<1>  | numLeftReg<0>  | mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D  | numRightReg<4>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D
INPUTMC | 7 | 12 | 9 | 12 | 10 | 9 | 3 | 13 | 16 | 13 | 17 | 11 | 16 | 9 | 1
EXPORTS | 1 | 7 | 8
EQ | 13 | 
       EXP84_.EXP  =  !numLeftReg<1> & !numLeftReg<0> & 
	mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# !numRightReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# numLeftReg<1> & numRightReg<4> & !numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# !numLeftReg<0> & !numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# !numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D

MACROCELL | 7 | 9 | EXP85_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 7 | 8
INPUTS | 7 | numLeftReg<1>  | numLeftReg<0>  | numRightReg<4>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D  | numRightReg<3>
INPUTMC | 7 | 12 | 9 | 12 | 10 | 13 | 16 | 11 | 16 | 9 | 3 | 9 | 1 | 13 | 17
EXPORTS | 1 | 7 | 8
EQ | 18 | 
       EXP85_.EXP  =  numLeftReg<1> & !numLeftReg<0> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# numLeftReg<1> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# numLeftReg<1> & !numRightReg<4> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# numLeftReg<1> & numLeftReg<0> & !numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D

MACROCELL | 7 | 13 | EXP86_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 7 | 14
INPUTS | 11 | numLeftReg<2>  | numRightReg<4>  | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D  | numLeftReg<1>  | numLeftReg<0>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D  | mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D  | twoComp/Madd_out__and0002/twoComp/Madd_out__and0002_D2.EXP
INPUTMC | 11 | 12 | 8 | 13 | 16 | 12 | 17 | 12 | 9 | 12 | 10 | 11 | 16 | 10 | 0 | 13 | 17 | 9 | 1 | 6 | 8 | 7 | 12
EXPORTS | 1 | 7 | 14
IMPORTS | 1 | 7 | 12
EQ | 38 | 
       EXP86_.EXP  =  numLeftReg<2> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<1> & !numLeftReg<0> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<1> & numRightReg<4> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<0> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
;Imported pterms FB8_13
	# numLeftReg<1> & numLeftReg<2> & numLeftReg<0> & 
	numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	!numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<0> & numRightReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<4> & 
	numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D

MACROCELL | 7 | 15 | EXP87_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 7 | 14
INPUTS | 10 | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<0>  | numRightReg<4>  | mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D  | EXP88_.EXP
INPUTMC | 10 | 12 | 9 | 12 | 8 | 12 | 10 | 13 | 16 | 6 | 8 | 13 | 17 | 10 | 0 | 11 | 16 | 12 | 17 | 7 | 16
EXPORTS | 1 | 7 | 14
IMPORTS | 1 | 7 | 16
EQ | 25 | 
       EXP87_.EXP  =  numLeftReg<1> & numLeftReg<2> & numLeftReg<0> & 
	numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<4> & 
	!numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & numLeftReg<2> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
	# numLeftReg<1> & numRightReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D
;Imported pterms FB8_17
	# numLeftReg<1> & numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<4> & numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D

MACROCELL | 7 | 16 | EXP88_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 7 | 15
INPUTS | 9 | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<0>  | numRightReg<4>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D  | mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D  | mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D
INPUTMC | 9 | 12 | 9 | 12 | 8 | 12 | 10 | 13 | 16 | 13 | 17 | 11 | 16 | 10 | 0 | 9 | 1 | 6 | 8
EXPORTS | 1 | 7 | 15
EQ | 9 | 
       EXP88_.EXP  =  numLeftReg<1> & numLeftReg<2> & !numLeftReg<0> & 
	numRightReg<4> & numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	!mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D
	# numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002_Mxor__index0010/mul/Mmult_out_mult0002_Mxor__index0010_D & 
	mul/Mmult_out_mult0002_Mxor__index0011/mul/Mmult_out_mult0002_Mxor__index0011_D

MACROCELL | 7 | 17 | EXP89_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 7 | 0
INPUTS | 8 | numLeftReg<2>  | numLeftReg<0>  | numRightReg<4>  | numRightReg<5>  | mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D  | mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D  | mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D  | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
INPUTMC | 8 | 12 | 8 | 12 | 10 | 13 | 16 | 13 | 15 | 6 | 8 | 7 | 8 | 7 | 11 | 12 | 15
EXPORTS | 1 | 7 | 0
EQ | 18 | 
       EXP89_.EXP  =  numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# !numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_
	# !numLeftReg<2> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0006<1>__xor0000_D & 
	!mul/Mmult_out_mult0002_Mxor__index0018/mul/Mmult_out_mult0002_Mxor__index0018_D & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_25_

MACROCELL | 8 | 1 | EXP90_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 8 | 0
INPUTS | 10 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<4>  | numLeftReg<3>  | numLeftReg<2>  | numLeftReg<5>  | numLeftReg<1>  | numLeftReg<0>  | $OpTx$FX_DC$2986.EXP
INPUTMC | 10 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 6 | 12 | 7 | 12 | 8 | 12 | 5 | 12 | 9 | 12 | 10 | 8 | 2
EXPORTS | 1 | 8 | 0
IMPORTS | 1 | 8 | 2
EQ | 19 | 
       EXP90_.EXP  =  numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & numLeftReg<3>
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<2> & numLeftReg<3>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<5>
	# numRightReg<0> & numRightReg<2> & numLeftReg<4> & 
	numLeftReg<2> & numLeftReg<3>
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1> & numLeftReg<3> & numLeftReg<0>
;Imported pterms FB9_3
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & numLeftReg<2> & numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<4> & numLeftReg<2> & !numLeftReg<3> & numLeftReg<0> & 
	numLeftReg<5>
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & numLeftReg<1> & !numLeftReg<2> & !numLeftReg<3> & 
	numLeftReg<0> & !numLeftReg<5>

MACROCELL | 8 | 6 | EXP91_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 8 | 7
INPUTS | 9 | numRightReg<1>  | numRightReg<0>  | numLeftReg<4>  | numLeftReg<5>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<1>  | numLeftReg<0>  | $OpTx$$OpTx$FX_DC$2914_INV$3735.EXP
INPUTMC | 9 | 12 | 1 | 12 | 2 | 12 | 6 | 12 | 5 | 12 | 8 | 12 | 7 | 12 | 9 | 12 | 10 | 8 | 5
EXPORTS | 1 | 8 | 7
IMPORTS | 1 | 8 | 5
EQ | 15 | 
       EXP91_.EXP  =  numRightReg<1> & !numRightReg<0> & numLeftReg<4>
	# !numRightReg<1> & numRightReg<0> & numLeftReg<5>
	# numRightReg<1> & numLeftReg<4> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<5>
	# numRightReg<0> & !numLeftReg<4> & !numLeftReg<1> & 
	!numLeftReg<2> & numLeftReg<5>
	# numRightReg<0> & !numLeftReg<4> & !numLeftReg<2> & 
	!numLeftReg<0> & numLeftReg<5>
;Imported pterms FB9_6
	# numRightReg<1> & numLeftReg<4> & numLeftReg<3> & 
	numLeftReg<5>
	# numRightReg<1> & numLeftReg<4> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<5>
	# numRightReg<1> & numLeftReg<4> & !numLeftReg<1> & 
	!numLeftReg<3> & !numLeftReg<5>

MACROCELL | 8 | 8 | EXP92_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 8 | 9
INPUTS | 7 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<3>  | numLeftReg<2>  | numLeftReg<4>  | mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D.EXP
INPUTMC | 7 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 7 | 12 | 8 | 12 | 6 | 8 | 7
EXPORTS | 1 | 8 | 9
IMPORTS | 1 | 8 | 7
EQ | 15 | 
       EXP92_.EXP  =  numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3>
	# numRightReg<1> & !numRightReg<0> & !numLeftReg<2> & 
	numLeftReg<3>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<2>
	# !numRightReg<0> & numRightReg<2> & numLeftReg<2> & 
	!numLeftReg<3>
	# numRightReg<1> & !numRightReg<2> & numLeftReg<4> & 
	numLeftReg<2> & numLeftReg<3>
;Imported pterms FB9_8
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<2> & 
	numLeftReg<3> & !numLeftReg<0>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	!numLeftReg<4> & numLeftReg<1> & numLeftReg<2> & !numLeftReg<3>

MACROCELL | 8 | 10 | EXP93_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 8 | 9
INPUTS | 7 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<4>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<1>
INPUTMC | 7 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 6 | 12 | 8 | 12 | 7 | 12 | 9
EXPORTS | 1 | 8 | 9
EQ | 10 | 
       EXP93_.EXP  =  !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4>
	# !numRightReg<1> & numRightReg<0> & numLeftReg<4> & 
	!numLeftReg<2>
	# !numRightReg<1> & numRightReg<2> & !numLeftReg<4> & 
	numLeftReg<2>
	# numRightReg<0> & numLeftReg<4> & !numLeftReg<2> & 
	!numLeftReg<3>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<1> & 
	!numLeftReg<2> & numLeftReg<3>

MACROCELL | 8 | 11 | EXP94_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 8 | 12
INPUTS | 8 | numRightReg<1>  | numRightReg<2>  | numLeftReg<1>  | numRightReg<3>  | numLeftReg<2>  | numRightReg<0>  | numLeftReg<3>  | numLeftReg<0>
INPUTMC | 8 | 12 | 1 | 12 | 0 | 12 | 9 | 13 | 17 | 12 | 8 | 12 | 2 | 12 | 7 | 12 | 10
EXPORTS | 1 | 8 | 12
EQ | 10 | 
       EXP94_.EXP  =  numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	numRightReg<3>
	# numRightReg<1> & numLeftReg<1> & numLeftReg<2> & 
	numRightReg<3>
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0>
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<3> & numLeftReg<0>
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<0>

MACROCELL | 8 | 13 | EXP95_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 8 | 12
INPUTS | 8 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<3>  | numLeftReg<0>  | numRightReg<3>  | numLeftReg<2>  | numLeftReg<1>
INPUTMC | 8 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 7 | 12 | 10 | 13 | 17 | 12 | 8 | 12 | 9
EXPORTS | 1 | 8 | 12
EQ | 10 | 
       EXP95_.EXP  =  numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<3> & numLeftReg<0>
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & numRightReg<3>
	# numRightReg<1> & numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3>
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<0> & numRightReg<3>
	# numRightReg<0> & numLeftReg<1> & numLeftReg<2> & 
	numLeftReg<0> & numRightReg<3>

MACROCELL | 8 | 14 | EXP96_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 8 | 15
INPUTS | 8 | numRightReg<1>  | numLeftReg<4>  | numLeftReg<6>  | numLeftReg<5>  | numLeftReg<2>  | numLeftReg<3>  | numLeftReg<1>  | numLeftReg<0>
INPUTMC | 8 | 12 | 1 | 12 | 6 | 12 | 4 | 12 | 5 | 12 | 8 | 12 | 7 | 12 | 9 | 12 | 10
EXPORTS | 1 | 8 | 15
EQ | 10 | 
       EXP96_.EXP  =  numRightReg<1> & numLeftReg<4> & numLeftReg<6> & 
	numLeftReg<5>
	# numRightReg<1> & numLeftReg<6> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<5>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<1> & !numLeftReg<2> & numLeftReg<5>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<2> & !numLeftReg<0> & numLeftReg<5>
	# numRightReg<1> & numLeftReg<6> & numLeftReg<1> & 
	numLeftReg<3> & numLeftReg<0> & numLeftReg<5>

MACROCELL | 8 | 15 | EXP97_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 8 | 16
INPUTS | 9 | numRightReg<1>  | numRightReg<0>  | numLeftReg<5>  | numLeftReg<6>  | numLeftReg<4>  | numLeftReg<3>  | numLeftReg<1>  | numLeftReg<2>  | EXP96_.EXP
INPUTMC | 9 | 12 | 1 | 12 | 2 | 12 | 5 | 12 | 4 | 12 | 6 | 12 | 7 | 12 | 9 | 12 | 8 | 8 | 14
EXPORTS | 1 | 8 | 16
IMPORTS | 1 | 8 | 14
EQ | 19 | 
       EXP97_.EXP  =  numRightReg<1> & !numRightReg<0> & numLeftReg<5>
	# !numRightReg<1> & numRightReg<0> & numLeftReg<6>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<3> & numLeftReg<5>
	# numRightReg<0> & numLeftReg<6> & !numLeftReg<1> & 
	!numLeftReg<3> & !numLeftReg<5>
	# numRightReg<0> & numLeftReg<6> & !numLeftReg<2> & 
	!numLeftReg<3> & !numLeftReg<5>
;Imported pterms FB9_15
	# numRightReg<1> & numLeftReg<4> & numLeftReg<6> & 
	numLeftReg<5>
	# numRightReg<1> & numLeftReg<6> & numLeftReg<2> & 
	numLeftReg<3> & numLeftReg<5>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<1> & !numLeftReg<2> & numLeftReg<5>
	# numRightReg<1> & !numLeftReg<4> & !numLeftReg<6> & 
	!numLeftReg<2> & !numLeftReg<0> & numLeftReg<5>
	# numRightReg<1> & numLeftReg<6> & numLeftReg<1> & 
	numLeftReg<3> & numLeftReg<0> & numLeftReg<5>

MACROCELL | 8 | 17 | EXP98_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 8 | 0
INPUTS | 10 | numRightReg<1>  | numRightReg<2>  | numLeftReg<4>  | numLeftReg<3>  | numLeftReg<5>  | numLeftReg<2>  | numRightReg<0>  | numLeftReg<1>  | numLeftReg<0>  | mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D.EXP
INPUTMC | 10 | 12 | 1 | 12 | 0 | 12 | 6 | 12 | 7 | 12 | 5 | 12 | 8 | 12 | 2 | 12 | 9 | 12 | 10 | 8 | 16
EXPORTS | 1 | 8 | 0
IMPORTS | 1 | 8 | 16
EQ | 15 | 
       EXP98_.EXP  =  numRightReg<1> & numRightReg<2> & numLeftReg<4> & 
	numLeftReg<3> & numLeftReg<5>
	# numRightReg<1> & numRightReg<2> & numLeftReg<2> & 
	numLeftReg<3> & !numLeftReg<5>
	# numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<3>
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<2> & numLeftReg<3> & numLeftReg<5>
	# numRightReg<0> & numRightReg<2> & !numLeftReg<2> & 
	numLeftReg<3> & !numLeftReg<0> & numLeftReg<5>
;Imported pterms FB9_17
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & numLeftReg<1> & numLeftReg<2>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	numLeftReg<4> & numLeftReg<1> & numLeftReg<3>

MACROCELL | 9 | 0 | EXP99_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 9 | 1
INPUTS | 8 | numRightReg<1>  | numRightReg<0>  | numLeftReg<2>  | numLeftReg<0>  | numRightReg<2>  | numLeftReg<3>  | numLeftReg<1>  | mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D.EXP
INPUTMC | 8 | 12 | 1 | 12 | 2 | 12 | 8 | 12 | 10 | 12 | 0 | 12 | 7 | 12 | 9 | 9 | 17
EXPORTS | 1 | 9 | 1
IMPORTS | 1 | 9 | 17
EQ | 13 | 
       EXP99_.EXP  =  numRightReg<1> & !numRightReg<0> & numLeftReg<2> & 
	numLeftReg<0>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<1>
	# numRightReg<1> & !numRightReg<2> & numLeftReg<1> & 
	numLeftReg<2> & numLeftReg<3>
	# !numRightReg<1> & numRightReg<2> & numLeftReg<1> & 
	!numLeftReg<2> & !numLeftReg<3>
;Imported pterms FB10_18
	# !numRightReg<0> & numRightReg<2> & numLeftReg<1> & 
	!numLeftReg<2> & !numLeftReg<0>

MACROCELL | 9 | 2 | EXP100_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 9 | 1
INPUTS | 8 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<2>  | numLeftReg<1>  | numLeftReg<3>  | numLeftReg<0>  | mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0004<2>__xor0000_D.EXP
INPUTMC | 8 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 8 | 12 | 9 | 12 | 7 | 12 | 10 | 9 | 3
EXPORTS | 1 | 9 | 1
IMPORTS | 1 | 9 | 3
EQ | 15 | 
       EXP100_.EXP  =  numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2>
	# numRightReg<1> & !numRightReg<0> & !numLeftReg<1> & 
	numLeftReg<2>
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	numLeftReg<3>
	# numRightReg<1> & !numRightReg<2> & !numLeftReg<1> & 
	numLeftReg<2> & !numLeftReg<3>
	# !numRightReg<1> & numRightReg<0> & !numLeftReg<1> & 
	numLeftReg<3> & !numLeftReg<0>
;Imported pterms FB10_4
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & !numLeftReg<2> & !numLeftReg<3> & numLeftReg<0>
	# !numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<1> & numLeftReg<2> & !numLeftReg<3> & numLeftReg<0>

MACROCELL | 9 | 4 | EXP101_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 9 | 3
INPUTS | 7 | numRightReg<2>  | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2  | mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D  | mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D  | numLeftReg<2>  | numLeftReg<3>  | EXP102_.EXP
INPUTMC | 7 | 12 | 0 | 6 | 5 | 5 | 5 | 8 | 7 | 12 | 8 | 12 | 7 | 9 | 5
EXPORTS | 1 | 9 | 3
IMPORTS | 1 | 9 | 5
EQ | 46 | 
       EXP101_.EXP  =  !numRightReg<2> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numLeftReg<2> & !numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numLeftReg<2> & !numLeftReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# !numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
;Imported pterms FB10_6
	# numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & !numLeftReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
;Imported pterms FB10_7
	# numRightReg<2> & numLeftReg<2> & !numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<2> & !numLeftReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & !numLeftReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D

MACROCELL | 9 | 5 | EXP102_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 9 | 4
INPUTS | 7 | numRightReg<2>  | numLeftReg<2>  | numLeftReg<3>  | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2  | mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D  | mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D  | mul/Mmult_out_mult0002_Mxor__index0033/mul/Mmult_out_mult0002_Mxor__index0033_D.EXP
INPUTMC | 7 | 12 | 0 | 12 | 8 | 12 | 7 | 6 | 5 | 8 | 7 | 5 | 5 | 9 | 6
EXPORTS | 1 | 9 | 4
IMPORTS | 1 | 9 | 6
EQ | 27 | 
       EXP102_.EXP  =  numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & !numLeftReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
;Imported pterms FB10_7
	# numRightReg<2> & numLeftReg<2> & !numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<2> & !numLeftReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & !numLeftReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D

MACROCELL | 9 | 7 | EXP103_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 9 | 6
INPUTS | 7 | numRightReg<5>  | mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2  | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_  | numLeftReg<1>  | numLeftReg<0>  | mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D  | EXP104_.EXP
INPUTMC | 7 | 13 | 15 | 7 | 4 | 12 | 16 | 12 | 9 | 12 | 10 | 9 | 9 | 9 | 8
EXPORTS | 1 | 9 | 6
IMPORTS | 1 | 9 | 8
EQ | 49 | 
       EXP103_.EXP  =  !numRightReg<5> & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & !numLeftReg<0> & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & !numLeftReg<0> & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
;Imported pterms FB10_9
	# numLeftReg<1> & !numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<1> & !numLeftReg<0> & numRightReg<5> & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<1> & numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<1> & numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
;Imported pterms FB10_10
	# numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_

MACROCELL | 9 | 8 | EXP104_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 9 | 7
INPUTS | 7 | numLeftReg<1>  | numLeftReg<0>  | numRightReg<5>  | mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2  | mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_  | mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D  | mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D.EXP
INPUTMC | 7 | 12 | 9 | 12 | 10 | 13 | 15 | 7 | 4 | 12 | 16 | 9 | 9 | 9 | 9
EXPORTS | 1 | 9 | 7
IMPORTS | 1 | 9 | 9
EQ | 31 | 
       EXP104_.EXP  =  numLeftReg<1> & !numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<1> & !numLeftReg<0> & numRightReg<5> & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<1> & numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<1> & numRightReg<5> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
;Imported pterms FB10_10
	# numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<5> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002__or0018/mul/Mmult_out_mult0002__or0018_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0019/mul/Mmult_out_mult0002_Mxor__index0019_D20_

MACROCELL | 9 | 10 | EXP105_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 9 | 9
INPUTS | 8 | numLeftReg<0>  | numRightReg<4>  | numRightReg<3>  | mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D  | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2  | numLeftReg<1>  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D  | $OpTx$sub/Msub_out__or0002/sub/Msub_out__or0002_D2_INV$3759.EXP
INPUTMC | 8 | 12 | 10 | 13 | 16 | 13 | 17 | 8 | 9 | 6 | 5 | 12 | 9 | 9 | 1 | 9 | 11
EXPORTS | 1 | 9 | 9
IMPORTS | 1 | 9 | 11
EQ | 40 | 
       EXP105_.EXP  =  numLeftReg<0> & numRightReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
;Imported pterms FB10_12
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2
	# !numLeftReg<1> & numLeftReg<0> & numRightReg<4> & 
	numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<2>__xor0000_D & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2

MACROCELL | 9 | 12 | EXP106_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 9 | 11
INPUTS | 7 | numRightReg<1>  | numRightReg<2>  | numLeftReg<1>  | numLeftReg<2>  | numRightReg<0>  | numLeftReg<0>  | mul/Mmult_out_mult0002_Mxor__n0008<2>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<2>__xor0000_D.EXP
INPUTMC | 7 | 12 | 1 | 12 | 0 | 12 | 9 | 12 | 8 | 12 | 2 | 12 | 10 | 9 | 13
EXPORTS | 1 | 9 | 11
IMPORTS | 1 | 9 | 13
EQ | 11 | 
       EXP106_.EXP  =  numRightReg<1> & numRightReg<2> & !numLeftReg<1>
	# numRightReg<1> & !numLeftReg<1> & !numLeftReg<2>
	# numRightReg<1> & numRightReg<0> & !numLeftReg<2> & 
	!numLeftReg<0>
	# numRightReg<0> & numRightReg<2> & !numLeftReg<1> & 
	!numLeftReg<0>
	# numRightReg<0> & !numLeftReg<1> & !numLeftReg<2> & 
	!numLeftReg<0>
;Imported pterms FB10_14
	# numRightReg<1> & numRightReg<0> & numRightReg<2> & 
	!numLeftReg<0>

MACROCELL | 10 | 1 | EXP107_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 10 | 0
INPUTS | 6 | numRightReg<2>  | numLeftReg<2>  | numLeftReg<3>  | mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2  | mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D  | mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D
INPUTMC | 6 | 12 | 0 | 12 | 8 | 12 | 7 | 6 | 5 | 8 | 7 | 5 | 5
EXPORTS | 1 | 10 | 0
EQ | 15 | 
       EXP107_.EXP  =  numRightReg<2> & numLeftReg<2> & numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<2> & !numLeftReg<3> & 
	mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & numLeftReg<2> & !numLeftReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & !numLeftReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002__or0006/mul/Mmult_out_mult0002__or0006_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D
	# numRightReg<2> & !numLeftReg<2> & numLeftReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0003/mul/Mmult_out_mult0002_Mxor__index0003_D & 
	!mul/Mmult_out_mult0002_Mxor__index0004/mul/Mmult_out_mult0002_Mxor__index0004_D

MACROCELL | 10 | 2 | EXP108_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 10 | 3
INPUTS | 6 | numRightReg<2>  | numRightReg<3>  | mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2  | mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D  | mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D  | numLeftReg<4>
INPUTMC | 6 | 12 | 0 | 13 | 17 | 8 | 0 | 5 | 3 | 8 | 16 | 12 | 6
EXPORTS | 1 | 10 | 3
EQ | 17 | 
       EXP108_.EXP  =  !numRightReg<2> & !numRightReg<3> & 
	!mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# !numRightReg<2> & !numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# numRightReg<2> & numLeftReg<4> & numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# numLeftReg<4> & numRightReg<3> & 
	mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# numLeftReg<4> & numRightReg<3> & 
	!mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	!mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D

MACROCELL | 10 | 4 | EXP109_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 10 | 3
INPUTS | 6 | numRightReg<2>  | numLeftReg<4>  | numRightReg<3>  | mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2  | mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D  | mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D
INPUTMC | 6 | 12 | 0 | 12 | 6 | 13 | 17 | 8 | 0 | 5 | 3 | 8 | 16
EXPORTS | 1 | 10 | 3
EQ | 15 | 
       EXP109_.EXP  =  numRightReg<2> & numLeftReg<4> & numRightReg<3> & 
	mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# numRightReg<2> & numLeftReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	!mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# numRightReg<2> & numLeftReg<4> & !numRightReg<3> & 
	mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# !numRightReg<2> & numLeftReg<4> & numRightReg<3> & 
	!mul/Mmult_out_mult0002__or0008/mul/Mmult_out_mult0002__or0008_D2 & 
	!mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D
	# !numRightReg<2> & numLeftReg<4> & numRightReg<3> & 
	!mul/Mmult_out_mult0002_Mxor__index0005/mul/Mmult_out_mult0002_Mxor__index0005_D & 
	!mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000/mul/Mmult_out_mult0002_Mxor__n0002<5>__xor0000_D

MACROCELL | 14 | 5 | EXP110_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 14 | 6
INPUTS | 17 | numLeftReg<4>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | twoComp/Madd_out__and0002/twoComp/Madd_out__and0002_D2  | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numRightReg<4>  | add/Madd_out__or0002/add/Madd_out__or0002_D2  | numLeftReg<3>  | numLeftReg<5>
INPUTMC | 17 | 12 | 6 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 7 | 12 | 12 | 1 | 12 | 2 | 12 | 0 | 13 | 16 | 8 | 12 | 12 | 7 | 12 | 5
EXPORTS | 1 | 14 | 6
EQ | 19 | 
       EXP110_.EXP  =  !numLeftReg<4> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!twoComp/Madd_out__and0002/twoComp/Madd_out__and0002_D2
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<4> & !numRightReg<4> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	add/Madd_out__or0002/add/Madd_out__or0002_D2
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<5> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 14 | 6 | EXP111_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 14 | 7
INPUTS | 13 | numRightReg<4>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | numLeftReg<4>  | mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D  | mul/Mmult_out_mult0002__and0042/mul/Mmult_out_mult0002__and0042_D2  | EXP110_.EXP
INPUTMC | 13 | 13 | 16 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 12 | 6 | 6 | 8 | 3 | 0 | 14 | 5
EXPORTS | 1 | 14 | 7
IMPORTS | 1 | 14 | 5
EQ | 39 | 
       EXP111_.EXP  =  numRightReg<4> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<4> & !numRightReg<4> & !opChooseReg<0> & 
	!opChooseReg<1> & opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<4> & numRightReg<4> & !opChooseReg<0> & 
	!opChooseReg<1> & opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	!mul/Mmult_out_mult0002__and0042/mul/Mmult_out_mult0002__and0042_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__index0017/mul/Mmult_out_mult0002_Mxor__index0017_D & 
	mul/Mmult_out_mult0002__and0042/mul/Mmult_out_mult0002__and0042_D2
;Imported pterms FB15_6
	# !numLeftReg<4> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!twoComp/Madd_out__and0002/twoComp/Madd_out__and0002_D2
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# !numLeftReg<4> & !numRightReg<4> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	add/Madd_out__or0002/add/Madd_out__or0002_D2
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<5> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 14 | 8 | EXP112_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 14 | 7
INPUTS | 15 | numLeftReg<4>  | numRightReg<4>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | add/Madd_out__or0002/add/Madd_out__or0002_D2  | opChooseReg<2>  | twoComp/Madd_out__and0002/twoComp/Madd_out__and0002_D2  | sub/Msub_out_Mxor_Result<4>__xor0000/sub/Msub_out_Mxor_Result<4>__xor0000_D  | $OpTx$sub/Msub_out__or0003/sub/Msub_out__or0003_D2_INV$3760  | EXP113_.EXP
INPUTMC | 15 | 12 | 6 | 13 | 16 | 13 | 12 | 13 | 11 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 8 | 12 | 13 | 10 | 7 | 12 | 12 | 14 | 6 | 6 | 14 | 9
EXPORTS | 1 | 14 | 7
IMPORTS | 1 | 14 | 9
EQ | 43 | 
       EXP112_.EXP  =  numLeftReg<4> & !numRightReg<4> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!add/Madd_out__or0002/add/Madd_out__or0002_D2
	# numLeftReg<4> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	twoComp/Madd_out__and0002/twoComp/Madd_out__and0002_D2
	# !numLeftReg<4> & numRightReg<4> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!add/Madd_out__or0002/add/Madd_out__or0002_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	sub/Msub_out_Mxor_Result<4>__xor0000/sub/Msub_out_Mxor_Result<4>__xor0000_D & 
	$OpTx$sub/Msub_out__or0003/sub/Msub_out__or0003_D2_INV$3760
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!sub/Msub_out_Mxor_Result<4>__xor0000/sub/Msub_out_Mxor_Result<4>__xor0000_D & 
	!$OpTx$sub/Msub_out__or0003/sub/Msub_out__or0003_D2_INV$3760
;Imported pterms FB15_10
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<6> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 14 | 9 | EXP113_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 14 | 8
INPUTS | 16 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<1>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | numLeftReg<7>  | numLeftReg<6>  | numLeftReg<2>  | numLeftReg<0>
INPUTMC | 16 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 9 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 12 | 3 | 12 | 4 | 12 | 8 | 12 | 10
EXPORTS | 1 | 14 | 8
EQ | 20 | 
       EXP113_.EXP  =  numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<6> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 14 | 12 | EXP114_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 14 | 13
INPUTS | 15 | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D  | mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D  | mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2  | $OpTx$$OpTx$FX_DC$2917_INV$3736  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D  | sub/Msub_out__or0004/sub/Msub_out__or0004_D2
INPUTMC | 15 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 9 | 9 | 9 | 17 | 11 | 1 | 11 | 10 | 11 | 9 | 11 | 13 | 4 | 14
EXPORTS | 1 | 14 | 13
EQ | 27 | 
       EXP114_.EXP  =  opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	!mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2917_INV$3736 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2917_INV$3736 & 
	sub/Msub_out__or0004/sub/Msub_out__or0004_D2 & 
	!sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!sub/Msub_out__or0004/sub/Msub_out__or0004_D2 & 
	sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D

MACROCELL | 14 | 13 | EXP115_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 14 | 14
INPUTS | 17 | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | $OpTx$$OpTx$FX_DC$2935_INV$3744  | numLeftReg<6>  | numRightReg<6>  | twoComp/Madd_out__and0004/twoComp/Madd_out__and0004_D2  | $OpTx$$OpTx$FX_DC$2919_INV$3737  | sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D  | $OpTx$$OpTx$FX_DC$2967_INV$3751  | add/Madd_out__or0004/add/Madd_out__or0004_D2  | EXP114_.EXP
INPUTMC | 17 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 11 | 6 | 12 | 4 | 13 | 14 | 5 | 7 | 11 | 9 | 11 | 13 | 10 | 6 | 5 | 14 | 14 | 12
EXPORTS | 1 | 14 | 14
IMPORTS | 1 | 14 | 12
EQ | 46 | 
       EXP115_.EXP  =  opChooseReg<0> & opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2935_INV$3744
	# numLeftReg<6> & numRightReg<6> & !opChooseReg<0> & 
	opChooseReg<1> & !opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
	# numLeftReg<6> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	twoComp/Madd_out__and0004/twoComp/Madd_out__and0004_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2967_INV$3751 & 
	add/Madd_out__or0004/add/Madd_out__or0004_D2
;Imported pterms FB15_13
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	!mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	!mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2917_INV$3736 & 
	!$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2917_INV$3736 & 
	sub/Msub_out__or0004/sub/Msub_out__or0004_D2 & 
	!sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2919_INV$3737 & 
	!sub/Msub_out__or0004/sub/Msub_out__or0004_D2 & 
	sub/Msub_out_Mxor_Result<6>__xor0000/sub/Msub_out_Mxor_Result<6>__xor0000_D

MACROCELL | 14 | 15 | EXP116_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 14 | 14
INPUTS | 17 | numRightReg<0>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | $OpTx$FX_DC$2986  | $OpTx$FX_DC$2961  | numLeftReg<6>  | twoComp/Madd_out__and0004/twoComp/Madd_out__and0004_D2  | mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2  | mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D  | mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2  | EXP117_.EXP
INPUTMC | 17 | 12 | 2 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 8 | 2 | 8 | 4 | 12 | 4 | 5 | 7 | 11 | 2 | 9 | 17 | 11 | 1 | 14 | 16
EXPORTS | 1 | 14 | 14
IMPORTS | 1 | 14 | 16
EQ | 49 | 
       EXP116_.EXP  =  numRightReg<0> & opChooseReg<0> & !opChooseReg<1> & 
	!opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & $OpTx$FX_DC$2986
	# !numRightReg<0> & opChooseReg<0> & !opChooseReg<1> & 
	!opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & $OpTx$FX_DC$2961
	# !numLeftReg<6> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!twoComp/Madd_out__and0004/twoComp/Madd_out__and0004_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2 & 
	mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	!mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2 & 
	!mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
;Imported pterms FB15_17
	# numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<5> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2 & 
	mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2 & 
	!mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	!mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2

MACROCELL | 14 | 16 | EXP117_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 14 | 15
INPUTS | 18 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<0>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | numLeftReg<5>  | numLeftReg<7>  | mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D  | mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2  | mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D  | mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
INPUTMC | 18 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 10 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 12 | 5 | 12 | 3 | 9 | 9 | 11 | 2 | 9 | 17 | 11 | 1
EXPORTS | 1 | 14 | 15
EQ | 26 | 
       EXP117_.EXP  =  numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<5> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2 & 
	mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__index0025/mul/Mmult_out_mult0002_Mxor__index0025_D & 
	mul/Mmult_out_mult0002__and0051/mul/Mmult_out_mult0002__and0051_D2 & 
	!mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000/mul/Mmult_out_mult0002_Mxor__n0008<1>__xor0000_D & 
	!mul/Mmult_out_mult0002__and0060/mul/Mmult_out_mult0002__and0060_D2

MACROCELL | 15 | 2 | EXP118_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 15 | 3
INPUTS | 19 | numRightReg<1>  | numRightReg<2>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | $OpTx$FX_DC$2916  | $OpTx$$OpTx$FX_DC$2940_INV$3747  | $OpTx$sub/Msub_out__or0000/sub/Msub_out__or0000_D2_INV$3758  | $OpTx$$OpTx$FX_DC$2927_INV$3740  | mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2  | $OpTx$$OpTx$FX_DC$2944_INV$3749  | $OpTx$$OpTx$FX_DC$2968_INV$3752  | add/Madd_out__and0000/add/Madd_out__and0000_D2  | $OpTx$$OpTx$FX_DC$2938_INV$3746
INPUTMC | 19 | 12 | 1 | 12 | 0 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 10 | 9 | 10 | 16 | 3 | 3 | 11 | 8 | 10 | 17 | 11 | 4 | 10 | 8 | 3 | 2 | 11 | 5
EXPORTS | 1 | 15 | 3
EQ | 22 | 
       EXP118_.EXP  =  !numRightReg<1> & numRightReg<2> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	$OpTx$FX_DC$2916
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	$OpTx$sub/Msub_out__or0000/sub/Msub_out__or0000_D2_INV$3758 & !$OpTx$$OpTx$FX_DC$2927_INV$3740
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & 
	$OpTx$sub/Msub_out__or0000/sub/Msub_out__or0000_D2_INV$3758 & !$OpTx$$OpTx$FX_DC$2927_INV$3740
	# opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	!mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & 
	!$OpTx$sub/Msub_out__or0000/sub/Msub_out__or0000_D2_INV$3758 & !$OpTx$$OpTx$FX_DC$2944_INV$3749
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2968_INV$3752 & 
	add/Madd_out__and0000/add/Madd_out__and0000_D2 & !$OpTx$$OpTx$FX_DC$2938_INV$3746

MACROCELL | 15 | 3 | EXP119_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 15 | 4
INPUTS | 15 | numLeftReg<5>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | mul/Mmult_out_mult0002_Mxor__index0001/mul/Mmult_out_mult0002_Mxor__index0001_D  | mul/Mmult_out_mult0002__and0024/mul/Mmult_out_mult0002__and0024_D2  | $OpTx$$OpTx$FX_DC$2968_INV$3752  | mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2  | add/Madd_out__and0000/add/Madd_out__and0000_D2  | EXP118_.EXP
INPUTMC | 15 | 12 | 5 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 6 | 3 | 3 | 7 | 10 | 8 | 11 | 3 | 3 | 2 | 15 | 2
EXPORTS | 1 | 15 | 4
IMPORTS | 1 | 15 | 2
EQ | 44 | 
       EXP119_.EXP  =  numLeftReg<5> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__index0001/mul/Mmult_out_mult0002_Mxor__index0001_D & 
	!mul/Mmult_out_mult0002__and0024/mul/Mmult_out_mult0002__and0024_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__index0001/mul/Mmult_out_mult0002_Mxor__index0001_D & 
	mul/Mmult_out_mult0002__and0024/mul/Mmult_out_mult0002__and0024_D2
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2968_INV$3752 & 
	mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2968_INV$3752 & !add/Madd_out__and0000/add/Madd_out__and0000_D2 & 
	!mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2
;Imported pterms FB16_3
	# !numRightReg<1> & numRightReg<2> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	$OpTx$FX_DC$2916
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	$OpTx$sub/Msub_out__or0000/sub/Msub_out__or0000_D2_INV$3758 & !$OpTx$$OpTx$FX_DC$2927_INV$3740
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & 
	$OpTx$sub/Msub_out__or0000/sub/Msub_out__or0000_D2_INV$3758 & !$OpTx$$OpTx$FX_DC$2927_INV$3740
	# opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	!mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & 
	!$OpTx$sub/Msub_out__or0000/sub/Msub_out__or0000_D2_INV$3758 & !$OpTx$$OpTx$FX_DC$2944_INV$3749
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2968_INV$3752 & 
	add/Madd_out__and0000/add/Madd_out__and0000_D2 & !$OpTx$$OpTx$FX_DC$2938_INV$3746

MACROCELL | 15 | 5 | EXP120_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 15 | 4
INPUTS | 20 | numLeftReg<2>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | twoComp/Madd_out__and0000/twoComp/Madd_out__and0000_D2  | $OpTx$$OpTx$FX_DC$2940_INV$3747  | mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2  | $OpTx$$OpTx$FX_DC$2927_INV$3740  | $OpTx$$OpTx$FX_DC$2968_INV$3752  | $OpTx$$OpTx$FX_DC$2938_INV$3746  | mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2  | numRightReg<1>  | numRightReg<2>  | $OpTx$FX_DC$2929  | EXP121_.EXP
INPUTMC | 20 | 12 | 8 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 11 | 0 | 10 | 16 | 10 | 17 | 11 | 8 | 10 | 8 | 11 | 5 | 11 | 3 | 12 | 1 | 12 | 0 | 10 | 11 | 15 | 6
EXPORTS | 1 | 15 | 4
IMPORTS | 1 | 15 | 6
EQ | 42 | 
       EXP120_.EXP  =  numLeftReg<2> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	twoComp/Madd_out__and0000/twoComp/Madd_out__and0000_D2
	# !numLeftReg<2> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!twoComp/Madd_out__and0000/twoComp/Madd_out__and0000_D2
	# opChooseReg<0> & !opChooseReg<2> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	!mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & $OpTx$$OpTx$FX_DC$2927_INV$3740
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!$OpTx$$OpTx$FX_DC$2968_INV$3752 & $OpTx$$OpTx$FX_DC$2938_INV$3746 & 
	!mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2
	# numRightReg<1> & !numRightReg<2> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	$OpTx$FX_DC$2929
;Imported pterms FB16_7
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	$OpTx$$OpTx$FX_DC$2944_INV$3749 & !$OpTx$$OpTx$FX_DC$2927_INV$3740
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & $OpTx$$OpTx$FX_DC$2944_INV$3749 & 
	!$OpTx$$OpTx$FX_DC$2927_INV$3740
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 15 | 6 | EXP121_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 15 | 5
INPUTS | 18 | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | $OpTx$$OpTx$FX_DC$2940_INV$3747  | $OpTx$$OpTx$FX_DC$2944_INV$3749  | $OpTx$$OpTx$FX_DC$2927_INV$3740  | mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2  | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<0>  | numLeftReg<1>  | numLeftReg<3>
INPUTMC | 18 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 10 | 16 | 11 | 4 | 11 | 8 | 10 | 17 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 10 | 12 | 9 | 12 | 7
EXPORTS | 1 | 15 | 5
EQ | 21 | 
       EXP121_.EXP  =  opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	$OpTx$$OpTx$FX_DC$2944_INV$3749 & !$OpTx$$OpTx$FX_DC$2927_INV$3740
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & $OpTx$$OpTx$FX_DC$2944_INV$3749 & 
	!$OpTx$$OpTx$FX_DC$2927_INV$3740
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 15 | 9 | EXP122_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 15 | 10
INPUTS | 19 | numRightReg<1>  | numRightReg<2>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | $OpTx$FX_DC$2923  | $OpTx$$OpTx$FX_DC$2940_INV$3747  | mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2  | $OpTx$$OpTx$FX_DC$2922_INV$3739  | mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2  | add/Madd_out__and0000/add/Madd_out__and0000_D2  | $OpTx$$OpTx$FX_DC$2938_INV$3746  | numRightReg<0>  | numLeftReg<4>
INPUTMC | 19 | 12 | 1 | 12 | 0 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 10 | 10 | 10 | 16 | 11 | 3 | 9 | 16 | 10 | 17 | 3 | 2 | 11 | 5 | 12 | 2 | 12 | 6
EXPORTS | 1 | 15 | 10
EQ | 20 | 
       EXP122_.EXP  =  numRightReg<1> & !numRightReg<2> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	$OpTx$FX_DC$2923
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2 & $OpTx$$OpTx$FX_DC$2922_INV$3739
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & !add/Madd_out__and0000/add/Madd_out__and0000_D2 & 
	!mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2 & !$OpTx$$OpTx$FX_DC$2922_INV$3739
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & $OpTx$$OpTx$FX_DC$2938_INV$3746 & 
	!mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2 & !$OpTx$$OpTx$FX_DC$2922_INV$3739
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 15 | 10 | EXP123_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 15 | 11
INPUTS | 15 | numRightReg<3>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D  | mul/Mmult_out_mult0002__and0033/mul/Mmult_out_mult0002__and0033_D2  | mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2  | $OpTx$$OpTx$FX_DC$2922_INV$3739  | $OpTx$$OpTx$FX_DC$2940_INV$3747  | EXP122_.EXP
INPUTMC | 15 | 13 | 17 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 9 | 1 | 3 | 1 | 10 | 17 | 9 | 16 | 10 | 16 | 15 | 9
EXPORTS | 1 | 15 | 11
IMPORTS | 1 | 15 | 9
EQ | 42 | 
       EXP123_.EXP  =  numRightReg<3> & opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7>
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	!mul/Mmult_out_mult0002__and0033/mul/Mmult_out_mult0002__and0033_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	!mul/Mmult_out_mult0002_Mxor__index0009/mul/Mmult_out_mult0002_Mxor__index0009_D & 
	mul/Mmult_out_mult0002__and0033/mul/Mmult_out_mult0002__and0033_D2
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & 
	mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & $OpTx$$OpTx$FX_DC$2922_INV$3739
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	$OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	!mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & !$OpTx$$OpTx$FX_DC$2922_INV$3739
;Imported pterms FB16_10
	# numRightReg<1> & !numRightReg<2> & !opChooseReg<0> & 
	!opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & !opChooseReg<4> & 
	!opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	$OpTx$FX_DC$2923
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2 & $OpTx$$OpTx$FX_DC$2922_INV$3739
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & !add/Madd_out__and0000/add/Madd_out__and0000_D2 & 
	!mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2 & !$OpTx$$OpTx$FX_DC$2922_INV$3739
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7> & 
	!mul/Mmult_out_mult0002__and0022/mul/Mmult_out_mult0002__and0022_D2 & $OpTx$$OpTx$FX_DC$2938_INV$3746 & 
	!mul/Mmult_out_mult0002__and0014/mul/Mmult_out_mult0002__and0014_D2 & !$OpTx$$OpTx$FX_DC$2922_INV$3739
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<4> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>

MACROCELL | 15 | 12 | EXP124_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 15 | 11
INPUTS | 16 | numLeftReg<3>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | twoComp/Madd_out__and0001/twoComp/Madd_out__and0001_D2  | $OpTx$$OpTx$FX_DC$2922_INV$3739  | $OpTx$sub/Msub_out__or0002/sub/Msub_out__or0002_D2_INV$3759  | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | EXP125_.EXP
INPUTMC | 16 | 12 | 7 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 7 | 10 | 9 | 16 | 9 | 11 | 12 | 1 | 12 | 2 | 12 | 0 | 15 | 13
EXPORTS | 1 | 15 | 11
IMPORTS | 1 | 15 | 13
EQ | 41 | 
       EXP124_.EXP  =  numLeftReg<3> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	twoComp/Madd_out__and0001/twoComp/Madd_out__and0001_D2
	# !numLeftReg<3> & !opChooseReg<0> & opChooseReg<1> & 
	!opChooseReg<2> & !opChooseReg<3> & opChooseReg<4> & !opChooseReg<5> & 
	!opChooseReg<6> & !opChooseReg<7> & 
	!twoComp/Madd_out__and0001/twoComp/Madd_out__and0001_D2
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & $OpTx$$OpTx$FX_DC$2922_INV$3739 & 
	$OpTx$sub/Msub_out__or0002/sub/Msub_out__or0002_D2_INV$3759
	# opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2922_INV$3739 & 
	!$OpTx$sub/Msub_out__or0002/sub/Msub_out__or0002_D2_INV$3759
	# !numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<3> & !opChooseReg<1> & !opChooseReg<2> & opChooseReg<3> & 
	!opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & !opChooseReg<7>
;Imported pterms FB16_14
	# numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	add/Madd_out__and0000/add/Madd_out__and0000_D2 & !$OpTx$$OpTx$FX_DC$2938_INV$3746 & 
	$OpTx$$OpTx$FX_DC$2922_INV$3739

MACROCELL | 15 | 13 | EXP125_
ATTRIBUTES | 2048 | 0
OUTPUTMC | 1 | 15 | 12
INPUTS | 19 | numRightReg<1>  | numRightReg<0>  | numRightReg<2>  | numLeftReg<0>  | opChooseReg<0>  | opChooseReg<1>  | opChooseReg<2>  | opChooseReg<3>  | opChooseReg<4>  | opChooseReg<5>  | opChooseReg<6>  | opChooseReg<7>  | numLeftReg<1>  | numLeftReg<2>  | numLeftReg<7>  | $OpTx$$OpTx$FX_DC$2940_INV$3747  | add/Madd_out__and0000/add/Madd_out__and0000_D2  | $OpTx$$OpTx$FX_DC$2938_INV$3746  | $OpTx$$OpTx$FX_DC$2922_INV$3739
INPUTMC | 19 | 12 | 1 | 12 | 2 | 12 | 0 | 12 | 10 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5 | 12 | 9 | 12 | 8 | 12 | 3 | 10 | 16 | 3 | 2 | 11 | 5 | 9 | 16
EXPORTS | 1 | 15 | 12
EQ | 21 | 
       EXP125_.EXP  =  numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<0> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# numRightReg<1> & !numRightReg<0> & !numRightReg<2> & 
	numLeftReg<1> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & numRightReg<0> & !numRightReg<2> & 
	numLeftReg<2> & opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !numRightReg<1> & !numRightReg<0> & numRightReg<2> & 
	numLeftReg<7> & !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7>
	# !opChooseReg<0> & !opChooseReg<1> & !opChooseReg<2> & 
	!opChooseReg<3> & !opChooseReg<4> & !opChooseReg<5> & !opChooseReg<6> & 
	!opChooseReg<7> & !$OpTx$$OpTx$FX_DC$2940_INV$3747 & 
	add/Madd_out__and0000/add/Madd_out__and0000_D2 & !$OpTx$$OpTx$FX_DC$2938_INV$3746 & 
	$OpTx$$OpTx$FX_DC$2922_INV$3739

PIN | numRight<1> | 64 | 0 | N/A | 226 | 1 | 12 | 1
PIN | clkNumRight | 8192 | 0 | N/A | 60 | 8 | 12 | 1 | 12 | 2 | 12 | 0 | 13 | 16 | 13 | 14 | 13 | 17 | 13 | 15 | 13 | 13
PIN | numRight<0> | 64 | 0 | N/A | 225 | 1 | 12 | 2
PIN | numRight<2> | 64 | 0 | N/A | 227 | 1 | 12 | 0
PIN | numLeft<4> | 64 | 0 | N/A | 254 | 1 | 12 | 6
PIN | clkNumLeft | 4096 | 0 | N/A | 57 | 8 | 12 | 6 | 12 | 4 | 12 | 9 | 12 | 8 | 12 | 7 | 12 | 10 | 12 | 5 | 12 | 3
PIN | numLeft<6> | 64 | 0 | N/A | 256 | 1 | 12 | 4
PIN | numLeft<1> | 64 | 0 | N/A | 242 | 1 | 12 | 9
PIN | numLeft<2> | 64 | 0 | N/A | 251 | 1 | 12 | 8
PIN | numLeft<3> | 64 | 0 | N/A | 253 | 1 | 12 | 7
PIN | numLeft<0> | 64 | 0 | N/A | 240 | 1 | 12 | 10
PIN | numLeft<5> | 64 | 0 | N/A | 255 | 1 | 12 | 5
PIN | numLeft<7> | 64 | 0 | N/A | 258 | 1 | 12 | 3
PIN | numRight<4> | 64 | 0 | N/A | 234 | 1 | 13 | 16
PIN | numRight<6> | 64 | 0 | N/A | 236 | 1 | 13 | 14
PIN | numRight<3> | 64 | 0 | N/A | 231 | 1 | 13 | 17
PIN | numRight<5> | 64 | 0 | N/A | 235 | 1 | 13 | 15
PIN | numRight<7> | 64 | 0 | N/A | 237 | 1 | 13 | 13
PIN | opChoose<0> | 64 | 0 | N/A | 204 | 1 | 13 | 12
PIN | clkOpChoose | 16384 | 0 | N/A | 69 | 8 | 13 | 12 | 13 | 11 | 13 | 10 | 13 | 9 | 13 | 8 | 13 | 7 | 13 | 6 | 13 | 5
PIN | opChoose<1> | 64 | 0 | N/A | 207 | 1 | 13 | 11
PIN | opChoose<2> | 64 | 0 | N/A | 209 | 1 | 13 | 10
PIN | opChoose<3> | 64 | 0 | N/A | 216 | 1 | 13 | 9
PIN | opChoose<4> | 64 | 0 | N/A | 217 | 1 | 13 | 8
PIN | opChoose<5> | 64 | 0 | N/A | 219 | 1 | 13 | 7
PIN | opChoose<6> | 64 | 0 | N/A | 220 | 1 | 13 | 6
PIN | opChoose<7> | 64 | 0 | N/A | 221 | 1 | 13 | 5
PIN | result<0> | 536871040 | 0 | N/A | 37
PIN | result<1> | 536871040 | 0 | N/A | 20
PIN | result<2> | 536871040 | 0 | N/A | 170
PIN | result<3> | 536871040 | 0 | N/A | 176
PIN | result<4> | 536871040 | 0 | N/A | 155
PIN | result<5> | 536871040 | 0 | N/A | 26
PIN | result<6> | 536871040 | 0 | N/A | 162
PIN | result<7> | 536871040 | 0 | N/A | 7
