Fitter report for SHA1_Implementation
Fri Mar 18 16:04:28 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Mar 18 16:04:28 2022       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; SHA1_Implementation                         ;
; Top-level Entity Name              ; SHA1_Implementation                         ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C6GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 13,039 / 49,760 ( 26 % )                    ;
;     Total combinational functions  ; 11,312 / 49,760 ( 23 % )                    ;
;     Dedicated logic registers      ; 5,748 / 49,760 ( 12 % )                     ;
; Total registers                    ; 5748                                        ;
; Total pins                         ; 12 / 360 ( 3 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 303,168 / 1,677,312 ( 18 % )                ;
; Embedded Multiplier 9-bit elements ; 6 / 288 ( 2 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C6GES                      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.86        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  28.7%      ;
;     Processor 3            ;  28.7%      ;
;     Processor 4            ;  28.7%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                   ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|alt_jtag_atlantic:SHA1_Base_jtag_uart_core_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[0]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|alt_jtag_atlantic:SHA1_Base_jtag_uart_core_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[1]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|alt_jtag_atlantic:SHA1_Base_jtag_uart_core_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[2]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|alt_jtag_atlantic:SHA1_Base_jtag_uart_core_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[3]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|alt_jtag_atlantic:SHA1_Base_jtag_uart_core_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[4]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|alt_jtag_atlantic:SHA1_Base_jtag_uart_core_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[5]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|alt_jtag_atlantic:SHA1_Base_jtag_uart_core_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[6]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|alt_jtag_atlantic:SHA1_Base_jtag_uart_core_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[7]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_bht_module:SHA1_Base_nios2_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_bht_module:SHA1_Base_nios2_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 17445 ) ; 0.00 % ( 0 / 17445 )       ; 0.00 % ( 0 / 17445 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 17445 ) ; 0.00 % ( 0 / 17445 )       ; 0.00 % ( 0 / 17445 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 16982 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 259 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/output_files/SHA1_Implementation.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 13,039 / 49,760 ( 26 % )     ;
;     -- Combinational with no register       ; 7291                         ;
;     -- Register only                        ; 1727                         ;
;     -- Combinational with a register        ; 4021                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 8159                         ;
;     -- 3 input functions                    ; 2504                         ;
;     -- <=2 input functions                  ; 649                          ;
;     -- Register only                        ; 1727                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 10796                        ;
;     -- arithmetic mode                      ; 516                          ;
;                                             ;                              ;
; Total registers*                            ; 5,748 / 51,509 ( 11 % )      ;
;     -- Dedicated logic registers            ; 5,748 / 49,760 ( 12 % )      ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 1,118 / 3,110 ( 36 % )       ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 12 / 360 ( 3 % )             ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )               ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )              ;
;                                             ;                              ;
; M9Ks                                        ; 47 / 182 ( 26 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                ;
; Total block memory bits                     ; 303,168 / 1,677,312 ( 18 % ) ;
; Total block memory implementation bits      ; 433,152 / 1,677,312 ( 26 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )              ;
; PLLs                                        ; 0 / 4 ( 0 % )                ;
; Global signals                              ; 6                            ;
;     -- Global clocks                        ; 6 / 20 ( 30 % )              ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 15.9% / 16.0% / 15.8%        ;
; Peak interconnect usage (total/H/V)         ; 74.1% / 73.2% / 75.4%        ;
; Maximum fan-out                             ; 5561                         ;
; Highest non-global fan-out                  ; 1511                         ;
; Total fan-out                               ; 63988                        ;
; Average fan-out                             ; 3.39                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                           ;
+---------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                       ;                                ;
; Total logic elements                        ; 12730 / 49760 ( 26 % ) ; 129 / 49760 ( < 1 % ) ; 180 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 7145                   ; 57                    ; 89                    ; 0                              ;
;     -- Register only                        ; 1708                   ; 7                     ; 12                    ; 0                              ;
;     -- Combinational with a register        ; 3877                   ; 65                    ; 79                    ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 8027                   ; 54                    ; 78                    ; 0                              ;
;     -- 3 input functions                    ; 2436                   ; 22                    ; 46                    ; 0                              ;
;     -- <=2 input functions                  ; 559                    ; 46                    ; 44                    ; 0                              ;
;     -- Register only                        ; 1708                   ; 7                     ; 12                    ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                       ;                                ;
;     -- normal mode                          ; 10519                  ; 118                   ; 159                   ; 0                              ;
;     -- arithmetic mode                      ; 503                    ; 4                     ; 9                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Total registers                             ; 5585                   ; 72                    ; 91                    ; 0                              ;
;     -- Dedicated logic registers            ; 5585 / 49760 ( 11 % )  ; 72 / 49760 ( < 1 % )  ; 91 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 1093 / 3110 ( 35 % )   ; 12 / 3110 ( < 1 % )   ; 15 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                        ;                       ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 12                     ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )        ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 303168                 ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                        ; 433152                 ; 0                     ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 47 / 182 ( 25 % )      ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 4 / 24 ( 16 % )        ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                       ;                       ;                                ;
; Connections                                 ;                        ;                       ;                       ;                                ;
;     -- Input Connections                    ; 273                    ; 73                    ; 140                   ; 0                              ;
;     -- Registered Input Connections         ; 128                    ; 30                    ; 99                    ; 0                              ;
;     -- Output Connections                   ; 261                    ; 5                     ; 220                   ; 0                              ;
;     -- Registered Output Connections        ; 6                      ; 3                     ; 220                   ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 62946                  ; 571                   ; 1072                  ; 4                              ;
;     -- Registered Connections               ; 28396                  ; 294                   ; 755                   ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; External Connections                        ;                        ;                       ;                       ;                                ;
;     -- Top                                  ; 192                    ; 31                    ; 311                   ; 0                              ;
;     -- pzdyqx:nabboc                        ; 31                     ; 0                     ; 47                    ; 0                              ;
;     -- sld_hub:auto_hub                     ; 311                    ; 47                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                       ;                                ;
;     -- Input Ports                          ; 42                     ; 11                    ; 87                    ; 0                              ;
;     -- Output Ports                         ; 18                     ; 4                     ; 104                   ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 3                     ; 60                    ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                     ; 3                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                     ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                     ; 68                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 2                     ; 73                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                     ; 73                    ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk            ; M8    ; 2        ; 0            ; 18           ; 14           ; 5561                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; push_button[0] ; H21   ; 6        ; 78           ; 29           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; push_button[1] ; H22   ; 6        ; 78           ; 29           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; reset_n        ; J21   ; 6        ; 78           ; 30           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; q[0] ; C7    ; 8        ; 34           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[1] ; C8    ; 8        ; 36           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[2] ; A6    ; 8        ; 34           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[3] ; B7    ; 8        ; 34           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[4] ; C4    ; 8        ; 24           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[5] ; A5    ; 8        ; 31           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[6] ; B4    ; 8        ; 26           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q[7] ; C5    ; 8        ; 24           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 36 ( 3 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 3 / 60 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 52 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 12 / 36 ( 33 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; q[5]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 471        ; 8        ; q[2]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; q[6]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; q[3]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; q[4]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 489        ; 8        ; q[7]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; q[0]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 465        ; 8        ; q[1]                                 ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; push_button[0]                       ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; push_button[1]                       ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; reset_n                              ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; clk                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; q[0]           ; Incomplete set of assignments ;
; q[1]           ; Incomplete set of assignments ;
; q[2]           ; Incomplete set of assignments ;
; q[3]           ; Incomplete set of assignments ;
; q[4]           ; Incomplete set of assignments ;
; q[5]           ; Incomplete set of assignments ;
; q[6]           ; Incomplete set of assignments ;
; q[7]           ; Incomplete set of assignments ;
; clk            ; Incomplete set of assignments ;
; push_button[1] ; Incomplete set of assignments ;
; push_button[0] ; Incomplete set of assignments ;
; reset_n        ; Incomplete set of assignments ;
+----------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                       ; Entity Name                                    ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
; |SHA1_Implementation                                                                                                                    ; 13039 (1)   ; 5748 (0)                  ; 0 (0)         ; 303168      ; 47   ; 1          ; 6            ; 0       ; 3         ; 12   ; 0            ; 7291 (1)     ; 1727 (0)          ; 4021 (0)         ; 0          ; |SHA1_Implementation                                                                                                                                                                                                                                                                                                                                                                                                      ; SHA1_Implementation                            ; work         ;
;    |SHA1_Base:SHA1_Instance|                                                                                                            ; 12729 (0)   ; 5585 (0)                  ; 0 (0)         ; 303168      ; 47   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 7144 (0)     ; 1708 (0)          ; 3877 (0)         ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance                                                                                                                                                                                                                                                                                                                                                                              ; SHA1_Base                                      ; SHA1_Base    ;
;       |SHA1_Base_jtag_uart_core:jtag_uart_core|                                                                                         ; 167 (42)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (19)      ; 25 (5)            ; 90 (18)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core                                                                                                                                                                                                                                                                                                                                      ; SHA1_Base_jtag_uart_core                       ; SHA1_Base    ;
;          |SHA1_Base_jtag_uart_core_scfifo_r:the_SHA1_Base_jtag_uart_core_scfifo_r|                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_r:the_SHA1_Base_jtag_uart_core_scfifo_r                                                                                                                                                                                                                                                              ; SHA1_Base_jtag_uart_core_scfifo_r              ; SHA1_Base    ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_r:the_SHA1_Base_jtag_uart_core_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                 ; scfifo                                         ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_r:the_SHA1_Base_jtag_uart_core_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                      ; scfifo_9621                                    ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_r:the_SHA1_Base_jtag_uart_core_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                 ; a_dpfifo_bb01                                  ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_r:the_SHA1_Base_jtag_uart_core_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                         ; a_fefifo_7cf                                   ; work         ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_r:the_SHA1_Base_jtag_uart_core_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                    ; cntr_337                                       ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_r:the_SHA1_Base_jtag_uart_core_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                         ; altsyncram_dtn1                                ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_r:the_SHA1_Base_jtag_uart_core_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                           ; cntr_n2b                                       ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_r:the_SHA1_Base_jtag_uart_core_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                 ; cntr_n2b                                       ; work         ;
;          |SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w                                                                                                                                                                                                                                                              ; SHA1_Base_jtag_uart_core_scfifo_w              ; SHA1_Base    ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                 ; scfifo                                         ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                      ; scfifo_9621                                    ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                 ; a_dpfifo_bb01                                  ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                         ; a_fefifo_7cf                                   ; work         ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                    ; cntr_337                                       ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                         ; altsyncram_dtn1                                ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                           ; cntr_n2b                                       ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                 ; cntr_n2b                                       ; work         ;
;          |alt_jtag_atlantic:SHA1_Base_jtag_uart_core_alt_jtag_atlantic|                                                                 ; 74 (74)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 20 (20)           ; 32 (32)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|alt_jtag_atlantic:SHA1_Base_jtag_uart_core_alt_jtag_atlantic                                                                                                                                                                                                                                                                         ; alt_jtag_atlantic                              ; work         ;
;       |SHA1_Base_mm_interconnect_0:mm_interconnect_0|                                                                                   ; 409 (0)     ; 186 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (0)      ; 19 (0)            ; 279 (0)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                ; SHA1_Base_mm_interconnect_0                    ; SHA1_Base    ;
;          |SHA1_Base_mm_interconnect_0_cmd_demux:cmd_demux|                                                                              ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|SHA1_Base_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                ; SHA1_Base_mm_interconnect_0_cmd_demux          ; SHA1_Base    ;
;          |SHA1_Base_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|SHA1_Base_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                        ; SHA1_Base_mm_interconnect_0_cmd_demux_001      ; SHA1_Base    ;
;          |SHA1_Base_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                          ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 51 (48)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|SHA1_Base_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                                                            ; SHA1_Base_mm_interconnect_0_cmd_mux_002        ; SHA1_Base    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|SHA1_Base_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                               ; altera_merlin_arbitrator                       ; SHA1_Base    ;
;          |SHA1_Base_mm_interconnect_0_router:router|                                                                                    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 4 (4)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|SHA1_Base_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                      ; SHA1_Base_mm_interconnect_0_router             ; SHA1_Base    ;
;          |SHA1_Base_mm_interconnect_0_router_001:router_001|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|SHA1_Base_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                              ; SHA1_Base_mm_interconnect_0_router_001         ; SHA1_Base    ;
;          |SHA1_Base_mm_interconnect_0_rsp_demux_002:rsp_demux_002|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|SHA1_Base_mm_interconnect_0_rsp_demux_002:rsp_demux_002                                                                                                                                                                                                                                                                        ; SHA1_Base_mm_interconnect_0_rsp_demux_002      ; SHA1_Base    ;
;          |SHA1_Base_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                  ; 99 (99)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 71 (71)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|SHA1_Base_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                    ; SHA1_Base_mm_interconnect_0_rsp_mux            ; SHA1_Base    ;
;          |SHA1_Base_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|SHA1_Base_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                            ; SHA1_Base_mm_interconnect_0_rsp_mux_001        ; SHA1_Base    ;
;          |altera_avalon_sc_fifo:jtag_uart_core_avalon_jtag_slave_agent_rsp_fifo|                                                        ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_core_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                          ; SHA1_Base    ;
;          |altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo|                                                               ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 6 (6)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                          ; SHA1_Base    ;
;          |altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo|                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                          ; SHA1_Base    ;
;          |altera_avalon_sc_fifo:onchip_mem_s2_agent_rsp_fifo|                                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s2_agent_rsp_fifo                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                          ; SHA1_Base    ;
;          |altera_avalon_sc_fifo:pio_leds_s1_agent_rsp_fifo|                                                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                          ; SHA1_Base    ;
;          |altera_avalon_sc_fifo:pio_pushbuttons_s1_agent_rsp_fifo|                                                                      ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_pushbuttons_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                          ; SHA1_Base    ;
;          |altera_avalon_sc_fifo:sha1_engine_0_avalon_slave_0_agent_rsp_fifo|                                                            ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sha1_engine_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                          ; SHA1_Base    ;
;          |altera_avalon_sc_fifo:timer_core_s1_agent_rsp_fifo|                                                                           ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_core_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                          ; SHA1_Base    ;
;          |altera_merlin_master_agent:nios2_cpu_data_master_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_cpu_data_master_agent                                                                                                                                                                                                                                                                         ; altera_merlin_master_agent                     ; SHA1_Base    ;
;          |altera_merlin_slave_agent:nios2_cpu_debug_mem_slave_agent|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_cpu_debug_mem_slave_agent                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                      ; SHA1_Base    ;
;          |altera_merlin_slave_agent:sha1_engine_0_avalon_slave_0_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sha1_engine_0_avalon_slave_0_agent                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                      ; SHA1_Base    ;
;          |altera_merlin_slave_agent:timer_core_s1_agent|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_core_s1_agent                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                      ; SHA1_Base    ;
;          |altera_merlin_slave_translator:jtag_uart_core_avalon_jtag_slave_translator|                                                   ; 27 (27)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 23 (23)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_core_avalon_jtag_slave_translator                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                 ; SHA1_Base    ;
;          |altera_merlin_slave_translator:nios2_cpu_debug_mem_slave_translator|                                                          ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 18 (18)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_cpu_debug_mem_slave_translator                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                 ; SHA1_Base    ;
;          |altera_merlin_slave_translator:onchip_mem_s1_translator|                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_mem_s1_translator                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                 ; SHA1_Base    ;
;          |altera_merlin_slave_translator:onchip_mem_s2_translator|                                                                      ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_mem_s2_translator                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                 ; SHA1_Base    ;
;          |altera_merlin_slave_translator:pio_leds_s1_translator|                                                                        ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_leds_s1_translator                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                 ; SHA1_Base    ;
;          |altera_merlin_slave_translator:pio_pushbuttons_s1_translator|                                                                 ; 10 (10)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_pushbuttons_s1_translator                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                 ; SHA1_Base    ;
;          |altera_merlin_slave_translator:sha1_engine_0_avalon_slave_0_translator|                                                       ; 42 (42)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sha1_engine_0_avalon_slave_0_translator                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                 ; SHA1_Base    ;
;          |altera_merlin_slave_translator:timer_core_s1_translator|                                                                      ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 19 (19)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_core_s1_translator                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                 ; SHA1_Base    ;
;          |altera_merlin_traffic_limiter:nios2_cpu_data_master_limiter|                                                                  ; 24 (24)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 2 (2)             ; 10 (10)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_cpu_data_master_limiter                                                                                                                                                                                                                                                                    ; altera_merlin_traffic_limiter                  ; SHA1_Base    ;
;          |altera_merlin_traffic_limiter:nios2_cpu_instruction_master_limiter|                                                           ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_cpu_instruction_master_limiter                                                                                                                                                                                                                                                             ; altera_merlin_traffic_limiter                  ; SHA1_Base    ;
;       |SHA1_Base_nios2_cpu:nios2_cpu|                                                                                                   ; 2464 (40)   ; 1480 (39)                 ; 0 (0)         ; 62144       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 982 (1)      ; 298 (0)           ; 1184 (32)        ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu                                                                                                                                                                                                                                                                                                                                                ; SHA1_Base_nios2_cpu                            ; SHA1_Base    ;
;          |SHA1_Base_nios2_cpu_cpu:cpu|                                                                                                  ; 2431 (2045) ; 1441 (1170)               ; 0 (0)         ; 62144       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 981 (868)    ; 298 (254)         ; 1152 (923)       ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu                                                                                                                                                                                                                                                                                                                    ; SHA1_Base_nios2_cpu_cpu                        ; SHA1_Base    ;
;             |SHA1_Base_nios2_cpu_cpu_bht_module:SHA1_Base_nios2_cpu_cpu_bht|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_bht_module:SHA1_Base_nios2_cpu_cpu_bht                                                                                                                                                                                                                                                     ; SHA1_Base_nios2_cpu_cpu_bht_module             ; SHA1_Base    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_bht_module:SHA1_Base_nios2_cpu_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                     ; work         ;
;                   |altsyncram_vhc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_bht_module:SHA1_Base_nios2_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated                                                                                                                                                                                            ; altsyncram_vhc1                                ; work         ;
;             |SHA1_Base_nios2_cpu_cpu_dc_data_module:SHA1_Base_nios2_cpu_cpu_dc_data|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_dc_data_module:SHA1_Base_nios2_cpu_cpu_dc_data                                                                                                                                                                                                                                             ; SHA1_Base_nios2_cpu_cpu_dc_data_module         ; SHA1_Base    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_dc_data_module:SHA1_Base_nios2_cpu_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; altsyncram                                     ; work         ;
;                   |altsyncram_aoe1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_dc_data_module:SHA1_Base_nios2_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated                                                                                                                                                                                    ; altsyncram_aoe1                                ; work         ;
;             |SHA1_Base_nios2_cpu_cpu_dc_tag_module:SHA1_Base_nios2_cpu_cpu_dc_tag|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 448         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_dc_tag_module:SHA1_Base_nios2_cpu_cpu_dc_tag                                                                                                                                                                                                                                               ; SHA1_Base_nios2_cpu_cpu_dc_tag_module          ; SHA1_Base    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 448         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_dc_tag_module:SHA1_Base_nios2_cpu_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                     ; altsyncram                                     ; work         ;
;                   |altsyncram_lqb1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 448         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_dc_tag_module:SHA1_Base_nios2_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_lqb1:auto_generated                                                                                                                                                                                      ; altsyncram_lqb1                                ; work         ;
;             |SHA1_Base_nios2_cpu_cpu_dc_victim_module:SHA1_Base_nios2_cpu_cpu_dc_victim|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_dc_victim_module:SHA1_Base_nios2_cpu_cpu_dc_victim                                                                                                                                                                                                                                         ; SHA1_Base_nios2_cpu_cpu_dc_victim_module       ; SHA1_Base    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_dc_victim_module:SHA1_Base_nios2_cpu_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                     ; work         ;
;                   |altsyncram_hec1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_dc_victim_module:SHA1_Base_nios2_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated                                                                                                                                                                                ; altsyncram_hec1                                ; work         ;
;             |SHA1_Base_nios2_cpu_cpu_ic_data_module:SHA1_Base_nios2_cpu_cpu_ic_data|                                                    ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_ic_data_module:SHA1_Base_nios2_cpu_cpu_ic_data                                                                                                                                                                                                                                             ; SHA1_Base_nios2_cpu_cpu_ic_data_module         ; SHA1_Base    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_ic_data_module:SHA1_Base_nios2_cpu_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; altsyncram                                     ; work         ;
;                   |altsyncram_2uc1:auto_generated|                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_ic_data_module:SHA1_Base_nios2_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated                                                                                                                                                                                    ; altsyncram_2uc1                                ; work         ;
;             |SHA1_Base_nios2_cpu_cpu_ic_tag_module:SHA1_Base_nios2_cpu_cpu_ic_tag|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_ic_tag_module:SHA1_Base_nios2_cpu_cpu_ic_tag                                                                                                                                                                                                                                               ; SHA1_Base_nios2_cpu_cpu_ic_tag_module          ; SHA1_Base    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_ic_tag_module:SHA1_Base_nios2_cpu_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                     ; altsyncram                                     ; work         ;
;                   |altsyncram_rkc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_ic_tag_module:SHA1_Base_nios2_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_rkc1:auto_generated                                                                                                                                                                                      ; altsyncram_rkc1                                ; work         ;
;             |SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell                                                                                                                                                                                                                                            ; SHA1_Base_nios2_cpu_cpu_mult_cell              ; SHA1_Base    ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                         ; altera_mult_add                                ; work         ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated                                                                                                                                                                     ; altera_mult_add_bbo2                           ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                            ; altera_mult_add_rtl                            ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                   ; ama_multiplier_function                        ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                    ; lpm_mult                                       ; work         ;
;                               |mult_9401:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated                                           ; mult_9401                                      ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                         ; altera_mult_add                                ; work         ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated                                                                                                                                                                     ; altera_mult_add_bbo2                           ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                            ; altera_mult_add_rtl                            ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                   ; ama_multiplier_function                        ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                    ; lpm_mult                                       ; work         ;
;                               |mult_9b01:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                           ; mult_9b01                                      ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                         ; altera_mult_add                                ; work         ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated                                                                                                                                                                     ; altera_mult_add_bbo2                           ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                            ; altera_mult_add_rtl                            ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                   ; ama_multiplier_function                        ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                    ; lpm_mult                                       ; work         ;
;                               |mult_9b01:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                           ; mult_9b01                                      ; work         ;
;             |SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|                                                   ; 384 (87)    ; 270 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (6)      ; 44 (4)            ; 228 (77)         ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci                                                                                                                                                                                                                                            ; SHA1_Base_nios2_cpu_cpu_nios2_oci              ; SHA1_Base    ;
;                |SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|                            ; 132 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 36 (0)            ; 60 (0)           ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper                                                                                                                                                ; SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper    ; SHA1_Base    ;
;                   |SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk:the_SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk|                           ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 29 (26)           ; 20 (19)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk:the_SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk                                                      ; SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk     ; SHA1_Base    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk:the_SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                        ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk:the_SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                        ; work         ;
;                   |SHA1_Base_nios2_cpu_cpu_debug_slave_tck:the_SHA1_Base_nios2_cpu_cpu_debug_slave_tck|                                 ; 89 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 7 (5)             ; 52 (52)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_tck:the_SHA1_Base_nios2_cpu_cpu_debug_slave_tck                                                            ; SHA1_Base_nios2_cpu_cpu_debug_slave_tck        ; SHA1_Base    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_tck:the_SHA1_Base_nios2_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                        ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_tck:the_SHA1_Base_nios2_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                        ; work         ;
;                   |sld_virtual_jtag_basic:SHA1_Base_nios2_cpu_cpu_debug_slave_phy|                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SHA1_Base_nios2_cpu_cpu_debug_slave_phy                                                                                 ; sld_virtual_jtag_basic                         ; work         ;
;                |SHA1_Base_nios2_cpu_cpu_nios2_avalon_reg:the_SHA1_Base_nios2_cpu_cpu_nios2_avalon_reg|                                  ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_avalon_reg:the_SHA1_Base_nios2_cpu_cpu_nios2_avalon_reg                                                                                                                                                      ; SHA1_Base_nios2_cpu_cpu_nios2_avalon_reg       ; SHA1_Base    ;
;                |SHA1_Base_nios2_cpu_cpu_nios2_oci_break:the_SHA1_Base_nios2_cpu_cpu_nios2_oci_break|                                    ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_oci_break:the_SHA1_Base_nios2_cpu_cpu_nios2_oci_break                                                                                                                                                        ; SHA1_Base_nios2_cpu_cpu_nios2_oci_break        ; SHA1_Base    ;
;                |SHA1_Base_nios2_cpu_cpu_nios2_oci_debug:the_SHA1_Base_nios2_cpu_cpu_nios2_oci_debug|                                    ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (1)             ; 6 (6)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_oci_debug:the_SHA1_Base_nios2_cpu_cpu_nios2_oci_debug                                                                                                                                                        ; SHA1_Base_nios2_cpu_cpu_nios2_oci_debug        ; SHA1_Base    ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_oci_debug:the_SHA1_Base_nios2_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                    ; altera_std_synchronizer                        ; work         ;
;                |SHA1_Base_nios2_cpu_cpu_nios2_ocimem:the_SHA1_Base_nios2_cpu_cpu_nios2_ocimem|                                          ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 1 (1)             ; 52 (52)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_ocimem:the_SHA1_Base_nios2_cpu_cpu_nios2_ocimem                                                                                                                                                              ; SHA1_Base_nios2_cpu_cpu_nios2_ocimem           ; SHA1_Base    ;
;                   |SHA1_Base_nios2_cpu_cpu_ociram_sp_ram_module:SHA1_Base_nios2_cpu_cpu_ociram_sp_ram|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_ocimem:the_SHA1_Base_nios2_cpu_cpu_nios2_ocimem|SHA1_Base_nios2_cpu_cpu_ociram_sp_ram_module:SHA1_Base_nios2_cpu_cpu_ociram_sp_ram                                                                           ; SHA1_Base_nios2_cpu_cpu_ociram_sp_ram_module   ; SHA1_Base    ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_ocimem:the_SHA1_Base_nios2_cpu_cpu_nios2_ocimem|SHA1_Base_nios2_cpu_cpu_ociram_sp_ram_module:SHA1_Base_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                     ; work         ;
;                         |altsyncram_0n61:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_ocimem:the_SHA1_Base_nios2_cpu_cpu_nios2_ocimem|SHA1_Base_nios2_cpu_cpu_ociram_sp_ram_module:SHA1_Base_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                  ; altsyncram_0n61                                ; work         ;
;             |SHA1_Base_nios2_cpu_cpu_register_bank_a_module:SHA1_Base_nios2_cpu_cpu_register_bank_a|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_register_bank_a_module:SHA1_Base_nios2_cpu_cpu_register_bank_a                                                                                                                                                                                                                             ; SHA1_Base_nios2_cpu_cpu_register_bank_a_module ; SHA1_Base    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_register_bank_a_module:SHA1_Base_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                   ; altsyncram                                     ; work         ;
;                   |altsyncram_5tb1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_register_bank_a_module:SHA1_Base_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                    ; altsyncram_5tb1                                ; work         ;
;             |SHA1_Base_nios2_cpu_cpu_register_bank_b_module:SHA1_Base_nios2_cpu_cpu_register_bank_b|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_register_bank_b_module:SHA1_Base_nios2_cpu_cpu_register_bank_b                                                                                                                                                                                                                             ; SHA1_Base_nios2_cpu_cpu_register_bank_b_module ; SHA1_Base    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_register_bank_b_module:SHA1_Base_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                   ; altsyncram                                     ; work         ;
;                   |altsyncram_5tb1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_register_bank_b_module:SHA1_Base_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                    ; altsyncram_5tb1                                ; work         ;
;       |SHA1_Base_onchip_mem:onchip_mem|                                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 240000      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_onchip_mem:onchip_mem                                                                                                                                                                                                                                                                                                                                              ; SHA1_Base_onchip_mem                           ; SHA1_Base    ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240000      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_onchip_mem:onchip_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                    ; altsyncram                                     ; work         ;
;             |altsyncram_cvu1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240000      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_cvu1:auto_generated                                                                                                                                                                                                                                                                                     ; altsyncram_cvu1                                ; work         ;
;       |SHA1_Base_pio_leds:pio_leds|                                                                                                     ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 8 (8)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_pio_leds:pio_leds                                                                                                                                                                                                                                                                                                                                                  ; SHA1_Base_pio_leds                             ; SHA1_Base    ;
;       |SHA1_Base_pio_pushbuttons:pio_pushbuttons|                                                                                       ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 8 (8)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_pio_pushbuttons:pio_pushbuttons                                                                                                                                                                                                                                                                                                                                    ; SHA1_Base_pio_pushbuttons                      ; SHA1_Base    ;
;       |SHA1_Base_timer_core:timer_core|                                                                                                 ; 153 (153)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 22 (22)           ; 98 (98)          ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|SHA1_Base_timer_core:timer_core                                                                                                                                                                                                                                                                                                                                              ; SHA1_Base_timer_core                           ; SHA1_Base    ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 17 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (5)            ; 6 (5)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                        ; SHA1_Base    ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                      ; SHA1_Base    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                      ; SHA1_Base    ;
;       |sha1_hw_computation:sha1_engine_0|                                                                                               ; 9647 (9647) ; 3660 (3660)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5955 (5955)  ; 1324 (1324)       ; 2368 (2368)      ; 0          ; |SHA1_Implementation|SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0                                                                                                                                                                                                                                                                                                                                            ; sha1_hw_computation                            ; SHA1_Base    ;
;    |pzdyqx:nabboc|                                                                                                                      ; 129 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 7 (0)             ; 65 (0)           ; 0          ; |SHA1_Implementation|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                        ; pzdyqx                                         ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 129 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (4)       ; 7 (1)             ; 65 (8)           ; 0          ; |SHA1_Implementation|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                           ; pzdyqx_impl                                    ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                ; 59 (29)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (21)      ; 6 (6)             ; 22 (2)           ; 0          ; |SHA1_Implementation|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                             ; GHVD5181                                       ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; 0          ; |SHA1_Implementation|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                           ; LQYT7093                                       ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0          ; |SHA1_Implementation|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                         ; KIFI3548                                       ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; 0          ; |SHA1_Implementation|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                         ; LQYT7093                                       ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 0          ; |SHA1_Implementation|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                         ; PUDL0439                                       ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 180 (1)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 12 (0)            ; 79 (0)           ; 0          ; |SHA1_Implementation|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                     ; sld_hub                                        ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 179 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 12 (0)            ; 79 (0)           ; 0          ; |SHA1_Implementation|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                     ; alt_sld_fab_with_jtag_input                    ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 179 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 12 (0)            ; 79 (0)           ; 0          ; |SHA1_Implementation|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                  ; alt_sld_fab                                    ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 179 (8)     ; 91 (7)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (1)       ; 12 (1)            ; 79 (0)           ; 0          ; |SHA1_Implementation|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                              ; alt_sld_fab_alt_sld_fab                        ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 177 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 11 (0)            ; 79 (0)           ; 0          ; |SHA1_Implementation|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                  ; alt_sld_fab_alt_sld_fab_sldfabric              ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 177 (129)   ; 84 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (68)      ; 11 (11)           ; 79 (52)          ; 0          ; |SHA1_Implementation|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                     ; sld_jtag_hub                                   ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; 0          ; |SHA1_Implementation|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                             ; sld_rom_sr                                     ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0          ; |SHA1_Implementation|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                           ; sld_shadow_jsm                                 ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; q[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; q[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; q[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; q[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; q[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; q[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; q[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; q[7]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; push_button[1] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; push_button[0] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; reset_n        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                                                      ;                   ;         ;
; push_button[1]                                                                                                                                           ;                   ;         ;
;      - SHA1_Base:SHA1_Instance|SHA1_Base_pio_pushbuttons:pio_pushbuttons|read_mux_out[1]~5                                                               ; 0                 ; 6       ;
;      - SHA1_Base:SHA1_Instance|SHA1_Base_pio_pushbuttons:pio_pushbuttons|d1_data_in[1]~feeder                                                            ; 0                 ; 6       ;
; push_button[0]                                                                                                                                           ;                   ;         ;
;      - SHA1_Base:SHA1_Instance|SHA1_Base_pio_pushbuttons:pio_pushbuttons|read_mux_out[0]~4                                                               ; 0                 ; 6       ;
;      - SHA1_Base:SHA1_Instance|SHA1_Base_pio_pushbuttons:pio_pushbuttons|d1_data_in[0]~feeder                                                            ; 0                 ; 6       ;
; reset_n                                                                                                                                                  ;                   ;         ;
;      - SHA1_Base:SHA1_Instance|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 6       ;
;      - SHA1_Base:SHA1_Instance|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 6       ;
;      - SHA1_Base:SHA1_Instance|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                   ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_r:the_SHA1_Base_jtag_uart_core_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                       ; LCCOMB_X43_Y36_N24 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                       ; LCCOMB_X40_Y34_N8  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|alt_jtag_atlantic:SHA1_Base_jtag_uart_core_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                   ; LCCOMB_X40_Y37_N20 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|alt_jtag_atlantic:SHA1_Base_jtag_uart_core_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                             ; LCCOMB_X44_Y37_N16 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|alt_jtag_atlantic:SHA1_Base_jtag_uart_core_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                           ; LCCOMB_X44_Y37_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|alt_jtag_atlantic:SHA1_Base_jtag_uart_core_alt_jtag_atlantic|write~3                                                                                                                                                                                                                                   ; LCCOMB_X44_Y37_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|fifo_rd~1                                                                                                                                                                                                                                                                                              ; LCCOMB_X44_Y35_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|fifo_wr                                                                                                                                                                                                                                                                                                ; FF_X36_Y34_N3      ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|ien_AF~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y34_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|r_val~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X40_Y37_N22 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|read_0                                                                                                                                                                                                                                                                                                 ; FF_X44_Y34_N9      ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|wr_rfifo                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y36_N28 ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|SHA1_Base_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X37_Y35_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|SHA1_Base_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X37_Y35_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                     ; LCCOMB_X37_Y32_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_cpu_data_master_limiter|save_dest_id~2                                                                                                                                                                                                                       ; LCCOMB_X30_Y32_N16 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_cpu_instruction_master_limiter|save_dest_id~2                                                                                                                                                                                                                ; LCCOMB_X34_Y31_N12 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                                                                                                                ; LCCOMB_X17_Y32_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y32_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y32_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y32_N26 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                              ; LCCOMB_X24_Y32_N8  ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_dc_wr_data_cnt[3]~2                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y32_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                           ; FF_X15_Y31_N21     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                  ; FF_X14_Y31_N1      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y30_N4  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                ; FF_X23_Y29_N7      ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                       ; FF_X20_Y30_N1      ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                          ; FF_X22_Y32_N9      ; 776     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_pipe_flush_waddr[5]~11                                                                                                                                                                                                                                                             ; LCCOMB_X23_Y29_N2  ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                              ; LCCOMB_X22_Y32_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                       ; LCCOMB_X25_Y25_N24 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y26_N14 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                               ; FF_X20_Y26_N13     ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y28_N16 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                              ; FF_X18_Y27_N15     ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|D_src2[0]~3                                                                                                                                                                                                                                                                          ; LCCOMB_X20_Y26_N30 ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|D_src2[16]~1                                                                                                                                                                                                                                                                         ; LCCOMB_X20_Y26_N0  ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|D_src2[5]~2                                                                                                                                                                                                                                                                          ; LCCOMB_X20_Y26_N20 ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                          ; FF_X20_Y27_N25     ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y25_N28 ; 141     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y29_N20 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                         ; LCCOMB_X25_Y29_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|M_dc_raw_hazard~9                                                                                                                                                                                                                                                                    ; LCCOMB_X25_Y29_N12 ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_ic_data_module:SHA1_Base_nios2_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a0~0                                                                                                                                       ; LCCOMB_X29_Y24_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk:the_SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk|jxuir                  ; FF_X55_Y39_N5      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk:the_SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X51_Y37_N30 ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk:the_SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X56_Y38_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk:the_SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LCCOMB_X56_Y37_N28 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk:the_SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X56_Y38_N22 ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk:the_SHA1_Base_nios2_cpu_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X54_Y39_N9      ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_tck:the_SHA1_Base_nios2_cpu_cpu_debug_slave_tck|sr[27]~21                    ; LCCOMB_X56_Y36_N4  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_tck:the_SHA1_Base_nios2_cpu_cpu_debug_slave_tck|sr[2]~13                     ; LCCOMB_X55_Y36_N4  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|SHA1_Base_nios2_cpu_cpu_debug_slave_tck:the_SHA1_Base_nios2_cpu_cpu_debug_slave_tck|sr[36]~31                    ; LCCOMB_X56_Y36_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SHA1_Base_nios2_cpu_cpu_debug_slave_phy|virtual_state_sdr~0                               ; LCCOMB_X55_Y36_N18 ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper:the_SHA1_Base_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SHA1_Base_nios2_cpu_cpu_debug_slave_phy|virtual_state_uir~0                               ; LCCOMB_X55_Y36_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_avalon_reg:the_SHA1_Base_nios2_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                        ; LCCOMB_X47_Y35_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_oci_break:the_SHA1_Base_nios2_cpu_cpu_nios2_oci_break|break_readreg[30]~1                                                                                                      ; LCCOMB_X56_Y38_N20 ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_ocimem:the_SHA1_Base_nios2_cpu_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                  ; LCCOMB_X50_Y36_N0  ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_ocimem:the_SHA1_Base_nios2_cpu_cpu_nios2_ocimem|ociram_reset_req                                                                                                               ; LCCOMB_X52_Y36_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_ocimem:the_SHA1_Base_nios2_cpu_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                 ; LCCOMB_X47_Y35_N0  ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|address[8]                                                                                                                                                                                                   ; FF_X54_Y35_N17     ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y30_N2  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                       ; FF_X30_Y29_N25     ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|d_address_offset_field[2]~0                                                                                                                                                                                                                                                          ; LCCOMB_X22_Y33_N26 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                 ; LCCOMB_X15_Y32_N10 ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y32_N2  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y32_N10 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y38_N16 ; 1221    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                   ; FF_X34_Y35_N9      ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|ic_fill_ap_cnt[2]~0                                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y28_N14 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y26_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                ; LCCOMB_X31_Y26_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y29_N8  ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y29_N18 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|d_writedata[5]~32                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y32_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_onchip_mem:onchip_mem|wren~2                                                                                                                                                                                                                                                                                                         ; LCCOMB_X35_Y34_N14 ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_pio_leds:pio_leds|always0~5                                                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y33_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_pio_pushbuttons:pio_pushbuttons|always1~1                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y29_N12 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_timer_core:timer_core|always0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y31_N12 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_timer_core:timer_core|always0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y31_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_timer_core:timer_core|control_wr_strobe                                                                                                                                                                                                                                                                                              ; LCCOMB_X39_Y30_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_timer_core:timer_core|period_h_wr_strobe                                                                                                                                                                                                                                                                                             ; LCCOMB_X39_Y30_N30 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_timer_core:timer_core|period_l_wr_strobe                                                                                                                                                                                                                                                                                             ; LCCOMB_X39_Y30_N10 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|SHA1_Base_timer_core:timer_core|snap_strobe~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y30_N8  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                             ; FF_X47_Y30_N9      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                              ; FF_X47_Y30_N17     ; 391     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; SHA1_Base:SHA1_Instance|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                              ; FF_X47_Y30_N17     ; 258     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|Equal0~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X49_Y23_N22 ; 167     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|Equal3~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y30_N30 ; 212     ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[0][31]~104                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y25_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[10][31]~64                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y26_N6  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[11][31]~119                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y26_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[12][31]~105                                                                                                                                                                                                                                                                                                ; LCCOMB_X55_Y26_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[13][31]~89                                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y26_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[14][31]~67                                                                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y26_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[15][31]~115                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y26_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[16][31]~99                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y23_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[17][31]~83                                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y26_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[18][31]~54                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y26_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[19][31]~112                                                                                                                                                                                                                                                                                                ; LCCOMB_X47_Y27_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[1][31]~88                                                                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y26_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[20][31]~96                                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y26_N12 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[21][31]~79                                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y26_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[22][31]~52                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y26_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[23][31]~124                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y27_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[24][31]~98                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y25_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[25][31]~81                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y25_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[26][31]~53                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y26_N8  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[27][31]~111                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y23_N8  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[28][31]~101                                                                                                                                                                                                                                                                                                ; LCCOMB_X55_Y26_N0  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[29][31]~85                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y23_N24 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[2][31]~66                                                                                                                                                                                                                                                                                                  ; LCCOMB_X44_Y25_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[30][31]~55                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y23_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[31][31]~122                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y26_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[32][31]~94                                                                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y26_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[33][31]~76                                                                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y15_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[34][31]~60                                                                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y15_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[35][31]~118                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y27_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[36][31]~138                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y17_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[37][31]~75                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y17_N12 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[38][31]~58                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y27_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[39][31]~114                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y27_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[3][31]~120                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y27_N24 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[40][31]~137                                                                                                                                                                                                                                                                                                ; LCCOMB_X39_Y13_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[41][31]~74                                                                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y13_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[42][31]~57                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y26_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[43][31]~121                                                                                                                                                                                                                                                                                                ; LCCOMB_X40_Y26_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[44][31]~139                                                                                                                                                                                                                                                                                                ; LCCOMB_X39_Y13_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[45][31]~77                                                                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y13_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[46][31]~61                                                                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y26_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[47][31]~117                                                                                                                                                                                                                                                                                                ; LCCOMB_X40_Y26_N0  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[48][31]~108                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y23_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[49][31]~92                                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y26_N8  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[4][31]~103                                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y26_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[50][31]~71                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y26_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[51][31]~110                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y27_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[52][31]~106                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y26_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[53][31]~90                                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y26_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[54][31]~69                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y27_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[55][31]~123                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y27_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[56][31]~107                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y25_N0  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[57][31]~91                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y25_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[58][31]~70                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y26_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[59][31]~113                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y23_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[5][31]~87                                                                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y26_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[60][31]~109                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y27_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[61][31]~93                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y23_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[62][31]~72                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y23_N12 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[63][31]~125                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y26_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[64][31]~45                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y17_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[65][31]~37                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y17_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[66][31]~132                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y19_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[67][31]~126                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y19_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[68][31]~133                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y17_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[69][31]~32                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y17_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[6][31]~65                                                                                                                                                                                                                                                                                                  ; LCCOMB_X44_Y26_N0  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[70][31]~134                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y19_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[71][31]~127                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y19_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[72][31]~130                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y19_N12 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[73][31]~49                                                                                                                                                                                                                                                                                                 ; LCCOMB_X29_Y19_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[74][31]~128                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y19_N8  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[75][31]~135                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y19_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[76][31]~129                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y19_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[77][31]~47                                                                                                                                                                                                                                                                                                 ; LCCOMB_X29_Y19_N0  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[78][31]~131                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y19_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[79][31]~136                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y19_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[7][31]~116                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y27_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[8][31]~102                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y25_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|W[9][31]~86                                                                                                                                                                                                                                                                                                  ; LCCOMB_X44_Y25_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|control_register[16]~4                                                                                                                                                                                                                                                                                       ; LCCOMB_X46_Y29_N20 ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[0][28]~15                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y29_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[10][25]~3                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y28_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[11][28]~19                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y28_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[12][22]~16                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y28_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[13][3]~12                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y28_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[14][0]~7                                                                                                                                                                                                                                                                                      ; LCCOMB_X51_Y28_N24 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[15][21]~17                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y28_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[1][8]~11                                                                                                                                                                                                                                                                                      ; LCCOMB_X46_Y29_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[2][8]~6                                                                                                                                                                                                                                                                                       ; LCCOMB_X46_Y29_N8  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[3][8]~20                                                                                                                                                                                                                                                                                      ; LCCOMB_X46_Y29_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[4][9]~14                                                                                                                                                                                                                                                                                      ; LCCOMB_X51_Y28_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[5][28]~10                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y29_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[6][5]~4                                                                                                                                                                                                                                                                                       ; LCCOMB_X51_Y28_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[7][22]~18                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y29_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[8][22]~13                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y29_N0  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|data_registers[9][4]~8                                                                                                                                                                                                                                                                                       ; LCCOMB_X52_Y28_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|hash_registers[0][19]~4                                                                                                                                                                                                                                                                                      ; LCCOMB_X51_Y28_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|hash_registers[1][0]~6                                                                                                                                                                                                                                                                                       ; LCCOMB_X51_Y28_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|hash_registers[2][19]~8                                                                                                                                                                                                                                                                                      ; LCCOMB_X51_Y28_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|hash_registers[3][23]~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X51_Y28_N0  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|hash_registers[4][2]~11                                                                                                                                                                                                                                                                                      ; LCCOMB_X51_Y28_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|memory_in[0][28]~165                                                                                                                                                                                                                                                                                         ; LCCOMB_X52_Y30_N0  ; 176     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|state_counter[1]~23                                                                                                                                                                                                                                                                                          ; LCCOMB_X52_Y33_N0  ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|status_register[0]~2                                                                                                                                                                                                                                                                                         ; LCCOMB_X46_Y29_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                           ; JTAG_X43_Y40_N0    ; 204     ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                           ; JTAG_X43_Y40_N0    ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                                    ; PIN_M8             ; 5553    ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y52_N28 ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                    ; FF_X22_Y6_N1       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                    ; FF_X21_Y6_N11      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                    ; FF_X21_Y6_N17      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                    ; FF_X21_Y5_N11      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                    ; FF_X21_Y5_N1       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                    ; FF_X19_Y10_N11     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                    ; FF_X19_Y10_N25     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                    ; FF_X2_Y26_N9       ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                 ; FF_X46_Y52_N31     ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                                       ; LCCOMB_X22_Y6_N0   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X50_Y39_N6  ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                             ; LCCOMB_X50_Y39_N20 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                  ; FF_X51_Y39_N21     ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                 ; FF_X50_Y39_N9      ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X50_Y39_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X50_Y39_N26 ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y39_N20 ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y39_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                                                                                                                                                                                                                                                                                                                ; PIN_J21            ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                               ; FF_X47_Y37_N19     ; 64      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                    ; LCCOMB_X46_Y39_N26 ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                      ; LCCOMB_X46_Y39_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                    ; LCCOMB_X46_Y39_N30 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                       ; LCCOMB_X47_Y39_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                                       ; LCCOMB_X47_Y38_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                      ; LCCOMB_X47_Y38_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~17                                        ; LCCOMB_X49_Y38_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~13                         ; LCCOMB_X47_Y39_N0  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~18                         ; LCCOMB_X45_Y39_N30 ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                           ; LCCOMB_X49_Y37_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                  ; LCCOMB_X45_Y38_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~10                               ; LCCOMB_X47_Y38_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                                ; LCCOMB_X47_Y38_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~21                 ; LCCOMB_X46_Y39_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~17            ; LCCOMB_X45_Y40_N0  ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~24            ; LCCOMB_X46_Y39_N0  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                    ; FF_X49_Y37_N1      ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                   ; FF_X49_Y37_N3      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                    ; FF_X49_Y37_N21     ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                    ; FF_X45_Y38_N17     ; 70      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                             ; LCCOMB_X49_Y37_N6  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                   ; FF_X47_Y40_N1      ; 40      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                 ; LCCOMB_X47_Y39_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 ; LCCOMB_X49_Y38_N16 ; 1221    ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; SHA1_Base:SHA1_Instance|altera_reset_controller:rst_controller|r_sync_rst                                           ; FF_X47_Y30_N17     ; 391     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                        ; JTAG_X43_Y40_N0    ; 204     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; clk                                                                                                                 ; PIN_M8             ; 5553    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0 ; LCCOMB_X46_Y52_N28 ; 17      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7 ; FF_X2_Y26_N9       ; 20      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                         ;
+-----------------------------------------------------------------------------------------------+---------+
; Name                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------+---------+
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|iteration_loops[1]                  ; 1511    ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|iteration_loops[2]                  ; 1347    ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|iteration_loops[0]                  ; 1254    ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|iteration_loops[3]                  ; 1109    ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|state_0_                            ; 842     ;
; SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|state_1_                            ; 842     ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|A_mem_stall ; 776     ;
+-----------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_r:the_SHA1_Base_jtag_uart_core_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X53_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SHA1_Base:SHA1_Instance|SHA1_Base_jtag_uart_core:jtag_uart_core|SHA1_Base_jtag_uart_core_scfifo_w:the_SHA1_Base_jtag_uart_core_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X33_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_bht_module:SHA1_Base_nios2_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X33_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_dc_data_module:SHA1_Base_nios2_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X5_Y33_N0, M9K_X5_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_dc_tag_module:SHA1_Base_nios2_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_lqb1:auto_generated|ALTSYNCRAM                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 7            ; 64           ; 7            ; yes                    ; no                      ; yes                    ; no                      ; 448    ; 64                          ; 7                           ; 64                          ; 7                           ; 448                 ; 1    ; None ; M9K_X5_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_dc_victim_module:SHA1_Base_nios2_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X5_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_ic_data_module:SHA1_Base_nios2_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X33_Y29_N0, M9K_X33_Y27_N0, M9K_X33_Y28_N0, M9K_X33_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_ic_tag_module:SHA1_Base_nios2_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_rkc1:auto_generated|ALTSYNCRAM                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 12           ; 128          ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 1536   ; 128                         ; 12                          ; 128                         ; 12                          ; 1536                ; 1    ; None ; M9K_X33_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_ocimem:the_SHA1_Base_nios2_cpu_cpu_nios2_ocimem|SHA1_Base_nios2_cpu_cpu_ociram_sp_ram_module:SHA1_Base_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X53_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_register_bank_a_module:SHA1_Base_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_register_bank_b_module:SHA1_Base_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SHA1_Base:SHA1_Instance|SHA1_Base_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_cvu1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; AUTO ; True Dual Port   ; Single Clock ; 7500         ; 32           ; 7500         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 240000 ; 7500                        ; 32                          ; 7500                        ; 32                          ; 240000              ; 32   ; None ; M9K_X33_Y30_N0, M9K_X33_Y34_N0, M9K_X53_Y33_N0, M9K_X53_Y35_N0, M9K_X53_Y49_N0, M9K_X53_Y32_N0, M9K_X53_Y28_N0, M9K_X73_Y38_N0, M9K_X53_Y37_N0, M9K_X53_Y47_N0, M9K_X53_Y43_N0, M9K_X53_Y41_N0, M9K_X73_Y33_N0, M9K_X73_Y40_N0, M9K_X53_Y44_N0, M9K_X33_Y36_N0, M9K_X33_Y32_N0, M9K_X53_Y39_N0, M9K_X33_Y38_N0, M9K_X53_Y46_N0, M9K_X53_Y30_N0, M9K_X53_Y29_N0, M9K_X53_Y38_N0, M9K_X33_Y35_N0, M9K_X73_Y34_N0, M9K_X73_Y32_N0, M9K_X53_Y40_N0, M9K_X53_Y45_N0, M9K_X53_Y27_N0, M9K_X33_Y31_N0, M9K_X53_Y31_N0, M9K_X33_Y33_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1               ;                            ; DSPMULT_X28_Y23_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1               ;                            ; DSPMULT_X28_Y25_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_mult_cell:the_SHA1_Base_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1               ;                            ; DSPMULT_X28_Y24_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 24,301 / 148,641 ( 16 % ) ;
; C16 interconnects     ; 428 / 5,382 ( 8 % )       ;
; C4 interconnects      ; 16,945 / 106,704 ( 16 % ) ;
; Direct links          ; 1,387 / 148,641 ( < 1 % ) ;
; Global clocks         ; 6 / 20 ( 30 % )           ;
; Local interconnects   ; 6,747 / 49,760 ( 14 % )   ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 692 / 5,406 ( 13 % )      ;
; R4 interconnects      ; 22,635 / 147,764 ( 15 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 11.66) ; Number of LABs  (Total = 1118) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 97                             ;
; 2                                           ; 50                             ;
; 3                                           ; 34                             ;
; 4                                           ; 30                             ;
; 5                                           ; 29                             ;
; 6                                           ; 27                             ;
; 7                                           ; 22                             ;
; 8                                           ; 22                             ;
; 9                                           ; 21                             ;
; 10                                          ; 16                             ;
; 11                                          ; 20                             ;
; 12                                          ; 45                             ;
; 13                                          ; 43                             ;
; 14                                          ; 61                             ;
; 15                                          ; 155                            ;
; 16                                          ; 446                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.98) ; Number of LABs  (Total = 1118) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 248                            ;
; 1 Clock                            ; 968                            ;
; 1 Clock enable                     ; 319                            ;
; 1 Sync. clear                      ; 29                             ;
; 1 Sync. load                       ; 65                             ;
; 2 Async. clears                    ; 17                             ;
; 2 Clock enables                    ; 556                            ;
; 2 Clocks                           ; 11                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 16.80) ; Number of LABs  (Total = 1118) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 37                             ;
; 2                                            ; 67                             ;
; 3                                            ; 28                             ;
; 4                                            ; 30                             ;
; 5                                            ; 23                             ;
; 6                                            ; 25                             ;
; 7                                            ; 17                             ;
; 8                                            ; 23                             ;
; 9                                            ; 23                             ;
; 10                                           ; 17                             ;
; 11                                           ; 15                             ;
; 12                                           ; 23                             ;
; 13                                           ; 16                             ;
; 14                                           ; 17                             ;
; 15                                           ; 28                             ;
; 16                                           ; 86                             ;
; 17                                           ; 64                             ;
; 18                                           ; 89                             ;
; 19                                           ; 41                             ;
; 20                                           ; 61                             ;
; 21                                           ; 33                             ;
; 22                                           ; 56                             ;
; 23                                           ; 36                             ;
; 24                                           ; 50                             ;
; 25                                           ; 21                             ;
; 26                                           ; 32                             ;
; 27                                           ; 24                             ;
; 28                                           ; 22                             ;
; 29                                           ; 16                             ;
; 30                                           ; 20                             ;
; 31                                           ; 12                             ;
; 32                                           ; 65                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.29) ; Number of LABs  (Total = 1118) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 1                              ;
; 1                                               ; 101                            ;
; 2                                               ; 77                             ;
; 3                                               ; 63                             ;
; 4                                               ; 81                             ;
; 5                                               ; 69                             ;
; 6                                               ; 82                             ;
; 7                                               ; 94                             ;
; 8                                               ; 115                            ;
; 9                                               ; 50                             ;
; 10                                              ; 59                             ;
; 11                                              ; 41                             ;
; 12                                              ; 48                             ;
; 13                                              ; 36                             ;
; 14                                              ; 24                             ;
; 15                                              ; 25                             ;
; 16                                              ; 60                             ;
; 17                                              ; 22                             ;
; 18                                              ; 14                             ;
; 19                                              ; 8                              ;
; 20                                              ; 7                              ;
; 21                                              ; 8                              ;
; 22                                              ; 9                              ;
; 23                                              ; 4                              ;
; 24                                              ; 7                              ;
; 25                                              ; 6                              ;
; 26                                              ; 3                              ;
; 27                                              ; 1                              ;
; 28                                              ; 2                              ;
; 29                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 19.97) ; Number of LABs  (Total = 1118) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 4                              ;
; 2                                            ; 5                              ;
; 3                                            ; 42                             ;
; 4                                            ; 44                             ;
; 5                                            ; 16                             ;
; 6                                            ; 33                             ;
; 7                                            ; 22                             ;
; 8                                            ; 33                             ;
; 9                                            ; 18                             ;
; 10                                           ; 23                             ;
; 11                                           ; 18                             ;
; 12                                           ; 32                             ;
; 13                                           ; 23                             ;
; 14                                           ; 22                             ;
; 15                                           ; 21                             ;
; 16                                           ; 14                             ;
; 17                                           ; 55                             ;
; 18                                           ; 20                             ;
; 19                                           ; 33                             ;
; 20                                           ; 25                             ;
; 21                                           ; 63                             ;
; 22                                           ; 38                             ;
; 23                                           ; 37                             ;
; 24                                           ; 33                             ;
; 25                                           ; 40                             ;
; 26                                           ; 41                             ;
; 27                                           ; 53                             ;
; 28                                           ; 57                             ;
; 29                                           ; 54                             ;
; 30                                           ; 49                             ;
; 31                                           ; 31                             ;
; 32                                           ; 37                             ;
; 33                                           ; 32                             ;
; 34                                           ; 19                             ;
; 35                                           ; 18                             ;
; 36                                           ; 7                              ;
; 37                                           ; 3                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 12           ; 0            ; 12           ; 0            ; 0            ; 16        ; 12           ; 0            ; 16        ; 16        ; 0            ; 8            ; 0            ; 0            ; 4            ; 0            ; 8            ; 4            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 16        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 16           ; 4            ; 16           ; 16           ; 0         ; 4            ; 16           ; 0         ; 0         ; 16           ; 8            ; 16           ; 16           ; 12           ; 16           ; 8            ; 12           ; 16           ; 16           ; 16           ; 8            ; 16           ; 16           ; 16           ; 16           ; 16           ; 0         ; 16           ; 16           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; q[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; push_button[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; push_button[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_n             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "SHA1_Implementation"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'SHA1_Base/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'SHA1_Base/synthesis/submodules/SHA1_Base_nios2_cpu_cpu.sdc'
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|state_1_ is being clocked by clk
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L36n, DIFFOUT_L36n, High_Speed)) File: C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/SHA1_Implementation.sv Line: 2
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/tools/common/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/tools/common/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/tools/common/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SHA1_Base:SHA1_Instance|SHA1_Base_nios2_cpu:nios2_cpu|SHA1_Base_nios2_cpu_cpu:cpu|SHA1_Base_nios2_cpu_cpu_nios2_oci:the_SHA1_Base_nios2_cpu_cpu_nios2_oci|SHA1_Base_nios2_cpu_cpu_nios2_oci_debug:the_SHA1_Base_nios2_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/tools/common/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node SHA1_Base:SHA1_Instance|altera_reset_controller:rst_controller|r_sync_rst  File: C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/SHA1_Base/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|state_1_ File: C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/SHA1_Base/synthesis/submodules/sha1_hw_computation.sv Line: 10
        Info (176357): Destination node SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|state_0_ File: C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/SHA1_Base/synthesis/submodules/sha1_hw_computation.sv Line: 10
        Info (176357): Destination node SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|block_ctrl_1_ File: C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/SHA1_Base/synthesis/submodules/sha1_hw_computation.sv Line: 18
        Info (176357): Destination node SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|block_ctrl_0_ File: C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/SHA1_Base/synthesis/submodules/sha1_hw_computation.sv Line: 18
        Info (176357): Destination node SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|control_register[0] File: C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/SHA1_Base/synthesis/submodules/sha1_hw_computation.sv Line: 86
        Info (176357): Destination node SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|hash_registers[0][31] File: C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/SHA1_Base/synthesis/submodules/sha1_hw_computation.sv Line: 86
        Info (176357): Destination node SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|start_calc File: C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/SHA1_Base/synthesis/submodules/sha1_hw_computation.sv Line: 77
        Info (176357): Destination node SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|hash_registers[0][30] File: C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/SHA1_Base/synthesis/submodules/sha1_hw_computation.sv Line: 86
        Info (176357): Destination node SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|hash_registers[0][29] File: C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/SHA1_Base/synthesis/submodules/sha1_hw_computation.sv Line: 86
        Info (176357): Destination node SHA1_Base:SHA1_Instance|sha1_hw_computation:sha1_engine_0|hash_registers[0][28] File: C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/SHA1_Base/synthesis/submodules/sha1_hw_computation.sv Line: 86
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 48 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 14% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 64% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (11888): Total time spent on timing analysis during the Fitter is 1.18 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:16
Info (144001): Generated suppressed messages file C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/output_files/SHA1_Implementation.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 5808 megabytes
    Info: Processing ended: Fri Mar 18 16:04:30 2022
    Info: Elapsed time: 00:00:48
    Info: Total CPU time (on all processors): 00:01:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Jason/EIT/Semester_01/04_FSOC/SHA1_Implementation/output_files/SHA1_Implementation.fit.smsg.


