 I
摘要 
於本計畫中，使用具多組輸出(Multi-Output)之前向式轉換器(Forward Converter)為硬體實驗平台，其中，
各組輸出電壓均可藉由迴授控制以調控其輸出電壓，而在具最大電流之輸出側採用兩相交錯式架構
(Interleaved Control)，故除了輸出電壓控制之外，亦必須包含均流控制(Current Sharing Control)，若將其數位
化進行數位控制時，則每組輸出電壓與兩相電流須經由類比數位轉換器(Analog-to -Digital Converter, ADC)取
樣，而一顆高性能的 ADC 價格都較昂貴。故本計畫在各組輸出電壓及兩相交錯式電流之取樣上，皆採用無
ADC 取樣技術，以實現整體系統具無 ADC 全數位化控制之目的。就系統控制而言，本計畫在既有比例-積
分-微分(Proportional-Integral-Derivative, PID)控制器上外加一所提之非線性控制策略，以加快系統的負載暫態
響應(Load Transient Response)。 
 
關鍵詞：無 ADC 取樣、多組輸出、順向式轉換器、交錯式架構、分流控制、FPGA 
 
Abstract 
In this project, the forward converter with multiple outputs is used to realize a system with fully-digitalized 
control without any analog-to-digital converter (ADC) used. In such a circuit, each output voltage can regulate itself 
via feedback control. Aside from this, the output voltage with the largest output current takes not only voltage 
control but also interleaved control and current sharing control. If such a system takes fully-digital control, then the 
number of ADCs used is large and hence the corresponding cost is expensive. Therefore, the sampling of multiple 
output voltages and two-phase currents without any ADC is presented herein. For the system control to be 
considered, an additional nonlinear control strategy is presented and added to the existing proportional integral 
derivative (PID) controller, so as to enhance the load transient response. 
 
Keywords: Sampling without ADC, Multi-Output, Forward Converter, Interleaved Structure, Current Sharing 
Control, FPGA 
 
 
 
 
 
 
 
 2
誤差放大器放大後以產生所需之控制力，此控制力在與週期性之鋸齒波做比較以產生脈波寬度調變信號，以
調控開關導通或截止，使得輸出電壓穩定在所設定之值。 
上述三種控制方法皆可採用類比控制器與數位控制器來實現，而一般傳統控制器大都採用比例-積分-
微分(Proportional Integral Derivative, PID)控制器。與類比控制器比較，數位控制器則具有下列優點，如不受
元件誤差及老化影響、使用元件數少，系統穩定度高、可加入複雜的控制演算法來實現高性能的控制等，然
而其缺點就是成本較高。就傳統具數位控制之轉換器而言，其控制方式必須搭配 ADC 晶片來取樣及量化迴
授訊號，之後將此數位訊號送入數位控制 IC (Integrated Circuit, IC)，再經由數位控制器以產生適當之控制力
給數位脈波寬度調變(Digital Pulse Width Modulation, DPWM)產生器，用來產生所須之驅動訊號以調控轉換器
開關之導通或截止，使得輸出電壓穩定在所設定之誤差範圍內[20]。 
現今已有許多常見的數位控制 IC 結合 ADC 被應用在直流-直流轉換器之數位控制上，其中數位訊號處
理器(Digital Signal Processor, DSP)擅長於複雜的乘法和向量運算，故在文獻[21-36]中可看到將其應用在各類
轉換器之控制上，但 DSP 執行程式是採用循序處理，因此在處理較多運算式時，需花費較多的時間。而場
效可規劃邏輯閘陣列(Field Programmable Gate Array, FPGA)具有高度靈活性、可線上規劃、近似閘層的硬體
速度與極高平行處理能力[37]，而目前也被廣泛的使用在各種轉換器之控制上[38-51]。 
就數位控制而言，若要得到精準之控制結果，就必須要有高解析度的 ADC，但是高解析度的 ADC 會
使得系統成本提高，且 ADC 的位元(Bit)數亦不能高於 DPWM 的位元數，否則 ADC 將無法對應到ㄧ適合之
DPWM 參考值，最後將造成輸出電壓振盪，這種現象稱之為極限循環(Limit Cycling)[52][53]。 
因此在文獻[54-56]中提出不需要 ADC 來對輸出電壓取樣之方法，在文獻[54]中，所提出之方法動作原
理為使用一比較器，並將輸出電壓與參考電壓做比較，得到高準位(High-Level)及低準位(Low-Level)的訊號，
送入數位控制 IC，以產生開關所需之 PWM 訊號，其中數位責任週期是經由計數器方式所產生。當輸出電壓
低於參考電壓時，計數器往上計數，即責任週期增加；當輸出電壓高於參考電壓時，計數器往下計數，即責
任週期減少。此種回授一個位元的控制方式具有下例幾種缺點：(1)由於輸出電壓存在著穩態振盪，使得輸出
電壓無法達到所設定之精確度；(2)為了消除穩態振盪，必須限制控制迴路的頻寬，使得系統動態響應變慢。 
然而，為了克服上述之缺點，文獻[55]提出一種以計數器為基礎的 PWM 控制策略，其動作原理為使用
一比較器，並將輸出電壓與參考電壓做比較，得到 High-Level 及 Low-Level 的訊號，再利用此訊號去觸發在
FPGA 內部事先撰寫好之計數器去計數，以得到輸出電壓資訊，再經由數位 PID 控制器去計算所需之控制力，
使得轉換器具有穩定之輸出電壓與快速的動態響應。而由文獻[55]中可知，輸出電壓漣波對輸出電壓取樣之
資訊是扮演著舉足輕重的角色。當輸出電容的等效串聯電阻(Equivalent Series Resistance, ESR)太小時，使得
輸出電壓漣波太小且已不是近似三角波，而是近似弦波，這將導致輸出電壓取樣存在著誤差，因而降低輸出
電壓之精確度。為了克服文獻[55]中所提方法之問題，文獻[56]對所偵測之輸出電壓注入一鋸齒波以提升取
樣的線性度，以提升此種取樣方法在直流-直流轉換器之應用能力。 
文獻[18]為具多組輸出直流-直流轉換器，其中，各組輸出皆可藉由迴授以調控其輸出電壓，若將其數
位化進行數位控制時，則每組輸出電壓須經由 ADC 取樣以得到輸出電壓之資訊，再將此數位資訊送入數位
控制器以進行輸出電壓之調控，所以必須增加 ADC 的數量或外加多工器。除此之外，為了得到精確之控制，
則必須提高 ADC 之解析度，但是高解析度之 ADC 會使得系統的成本提高，故本計畫採用文獻[56]所提之無
ADC 取樣作為各組輸出電壓回授取樣的方法，此取樣電路可視為高解析度之 ADC，不但成本低，且具有量
化誤差小等優點。由於本計畫在電流最大之輸出側，採用兩相交錯式架構，所以必須考慮到電流不均的問題，
然而在均流控制(Current Sharing Control)上，必須先得到兩相電流之資訊，再經由均流控制以達到負載電流
 4
3R 3oV
9S
8S
7S
6S
3oL 3Loi
3oC
4Loi
6Si
7Si
8Si
9Si
3Lov
4Lov
4oL
AFrom
 
圖 3 具同步整流之兩相交錯式降壓型轉換器 
 
一般 SSPR 調控多組輸出技術可分為後緣調變(Trailing Edge Modulation)及前緣調變(Leading Edge 
Modulation)技術。後緣調變技術其主輸出及副輸出之主開關在同時間導通，其可降低流過主開關之電流峰
值，如圖 4 所示。而前緣調變技術其主輸出及副輸出之主開關在同時間截止，其一般是使用在峰值電流模式
控制(Peak Current Mode Control)，這是因為後緣調變技術會出現兩個電流峰值而造成控制誤觸發的問題，如
圖 5 所示，但由於本計畫採用單迴路控制，因此無需考慮此問題，故本計畫將使用後緣調變技術來降低主開
關之電流峰值並調控各組輸出之主開關導通時間。 
 
1gsv
4gsv
 
圖 4 後緣調變技術 
 
1gsv
4gsv
 
圖 5 前緣調變技術 
 6
器 CNT 由零開始計數，於 2t 比較器輸出再次轉態時(即 VFB 由 0→1)時，計數器 CNT 停止計數，當 CNT
停止計數後，於 2t ~ 3t 保持 CNT 先前之計數值，於 3t 時，則取消取樣方塊，而 CNT 於 3t 計數之值，即為
數位輸出電壓回授資訊。 
 
0t 1t 2t 3t 4t
rippleov −
at
)( 1tv senseo− )( 2tv senseo−
senseov −
sT
t  
圖 8 比較器取樣方塊動作 
 
在此取樣時脈與 FPGA 之時脈一致，定義取樣時脈為 smf ，則計數器 CNT 於取消取樣方塊後，內部
計數之值為 
CNT = )( 12 ttfsm −                                               (1) 
將(1)式改寫成 
CNT = [ ])()( 21 aasm ttttf −+−                                       (2) 
而由幾何圖形關係可知在時間 1t 與 2t 時刻待取樣訊號在此時刻之瞬間值為 
)(
2
)( 11 ttT
v
tv a
s
rippleo
senseo −
⎟⎟⎠
⎞⎜⎜⎝
⎛=
−
−                                     (3) 
)(
2
)( 22 a
s
rippleo
senseo ttT
v
tv −
⎟⎠
⎞⎜⎝
⎛=
−
−                                        (4) 
將(3-2)式、(3-3)式及(3-4)式整理可得 
CNT=
( ) ( )[ ]
rippleo
senseosenseos
sm v
tvtvTf
−
−− + 21
2
                                (5) 
(5)式描述了數位類比介面之映射關係，且此式為一線性方程式。 
而數位回授值之解析度(Resolution) 如下所示： 
 Resolution= ( ) smftt 03 −                                              (6) 
於定頻模式下，由於 FPGA 之時脈為 100MHz，且系統切換頻率為 200KHz，因此將 PWM_CNT 計數
 8
senseov −
sT  
圖 12 雜訊干擾對 VFB 訊號之影響 
 
當取消取樣方塊後，於 PWM_CNT 剩餘時間內，也就是在一個週期結束前，先令數位參考值 250 減
去 REG，得到一輸出電壓誤差量，並將此誤差量送入數位 PID 控制器進行運算，最後控制器輸出一控制
力，並將此控制力加上一由穩態 PWM 責任週期所換算之數位值 250，並得到下次 PWM 之責任週期，最
後將此責任週期限制在預先所設定之範圍內，其控制迴路如圖 13 所示。 
 
errorov −
 
圖 13 控制迴路方塊圖 
 
B、三角波注入法 
本節將介紹利用三角波注入法搭配先前討論之比較器取樣方法，得到輸出電壓及電感電流資訊，以
達到無 ADC 全數位化控制之目的。 
首先討論利用三角波注入法對輸出電壓取樣。先前討論之無 ADC 取樣技術是考慮直流-直流轉換器
之輸出濾波電容器具有較大等效串聯電阻(ESR)，因此其輸出電壓波形為直流電壓與三角形漣波之合
成，故不需要注入任何的波形就可以得到準確的輸出電壓資訊。但是，由於現在有較小 ESR 之固態有機
半導體電容器(OSCON)及積層陶瓷電容器(MLCC)可應用，因此輸出電壓漣波成份變小，最後輸出電壓
漣波之波形線性度下降，其結果如圖 14 所示，故數位類比介面之映射關係並非(5)式的線性方程式。  
而本節將介紹一三角波注入法，以改善輸出電壓漣波波形線性度下降所造成之電壓無法精準控制的
問題。其解決的方法乃是在輸出回授電壓上注入一三角波以改善線性度不佳之輸出電壓漣波問題，如圖
15 所示，最後得到一修正之三角波波形，此時搭配先前所討論之比較器取樣方法可得到精準之輸出電壓
控制，結果如圖 16 所示。 
senseov −
sT  
圖 14 具非線性之輸出電壓漣波 
 10
後，得到第一相開關於下一切換週期所須之責任週期，而等效穩態責任週期數位值與 1fv 及 2fv 相加後，得到
第二相開關於下一切換週期所須之責任週期，最後兩相開關之責任週期將被限制在預先所設定的範圍內，但
其中需注意的是為了得到兩相電感電流誤差量，兩相電感電流相減並非同位點，故相減後之訊號即使經過低
通濾波器得到一平均值，此平均值依然存在著非同位取樣所產生的誤差現象，因此造成不正確的均流控制。 
∑
∑
1PWM
2PWM
∑
∑ ∑
∑
LPF ∑
1Li
2Li
1Limiter
2Limiter
AnalogDigital
ProcesserVoltage
ProcesserSharingCurrent
1Comp
2Comp
1fv
2fv
LowIFB =
LowVFB =
21 LL II −
 
圖 17 無 ADC 均流控制於不同位點取樣 
因此於本計畫中，提出交錯式無 ADC 取樣之策略，其取樣方法為，首先假設電感電流漣波夠小並且所
注入之三角波振幅夠大，此時在兩相電感電流感測元件所產生之電流回授訊號上，分別注入一與各自電感電
流相位相同之三角波，然後再各自與預設的相同之電流參考值比較，並分別獲得高或低準位訊號(IFB1及 IFB2)
後，送入 FPGA。而 FPGA 內部須具有四個計數器，分別為兩固定相同週期之計數器 PWM_ICNT1 與
PWM_ICNT2 及兩個取樣方塊內部之計數器 ICNT1 與 ICNT2，而取樣方塊內部之取樣動作原理與前一節相
同，在此不加以贅述。另一方面，為了要實現兩相互差 o180 之交錯式取樣策略，PWM_ICNT2 將設定於
PWM_ICNT1 計數至一半週期時，才開始計數，如圖 18 所示，PWM_ICNT1 於 0t 計數至 2t ，PWM_ICNT2
於 1t 計數至 3t 。除此之外，為了預留適當時間作為均流控制器運算用，因此於半週期內第一相電流取樣方塊
之取樣時間位於 PWM_ICNT1 0t 到 at 之間，並搭配 ICNT1 計數，而在第二相電流半週期內取樣方塊之取樣
時間位於 PWM_ICNT2 1t 到 bt 之間，並搭配 ICNT2 計數，且兩相電流之取樣時間相同 )( 10 tttt ba −=− ，因此
於 bt 後，ICNT1 與 ICNT2 計數值即代表第一相與第二相之電流資訊，之後在將兩計數值相減，得到兩相電
感電流差量之數位值，最後於 2t 之前，將兩相功率開關所須之控制力算出。由圖 18 可知，假設兩相電流不
均時，注入三角波後之波形平均值不一樣，而相同的電流參考值 refI 分別與注入後之波形比較後，其兩比較
器輸出訊號在取樣時間內之低準位的時間會不一樣，因此於 bt 後，ICNT1 與 ICNT2 會得到不同的計數值，
而 ICNT1 與 ICNT2 之計數值可視為兩相電流於同位點的回授資訊。 
0t 1t 2t 3t
1
~
si
2
~
si
at bt
1IFB
2IFB
refI
refI
sT
t  
圖 18 兩相電流取樣 
 12
四、非線性控制策略 
就控制器部份而言，由於傳統 PID 控制器參數主要是針對小訊號模型加以分析及設計而得，當遇到大
訊號變動時，將影響其響應速度，因此在既有 PID 控制器上外加所提之非線性控制策略，並搭配第二節所敘
述之比較器取樣方法來加以實現。 
在此假設轉換器之輸出濾波電容器的 ESR 夠大，因此無須注入三角波，首先在取樣功能方塊取消後，
由第二節可知 CNT 之計數值即代表著數位輸出電壓回授資訊。當輸出電壓變化過大使得參考電壓不在輸出
回授電壓漣波中時，比較器輸出會得到兩種情形，一種是當參考電壓在輸出回授電壓漣波以上時，此時代表
輸出電壓較低，比較器輸出訊號全為高準位，因此 CNT 之計數值為零。而另一情形為參考電壓在輸出回授
電壓漣波以下時，比較器輸出訊號全為低準位，此時代表輸出電壓較高，故 CNT 之計數值為最大，並可表
示為 
FULL_CNT )( cssm ttf −=                                             (8) 
其中 st 為啟動取樣方塊之時間， ct 為取消取樣方塊之時間。 
之後將 CNT 計數值存入 REG，並判斷 REG 數位值的大小，來選擇控制方式。當某一時刻輸出電壓由
於擾動而產生巨大變化時，REG 數位值將不在零與 FULL_CNT 值之間，此時 PID 控制器將被取消，並改採
開迴路控制，使輸出回授電壓漣波快速接近參考電壓，當參考電壓在輸出回授電壓漣波上，也就是 REG 數
位值在零與 FULL_CNT 值之間時，則關閉開迴路控制並且恢復 PID 控制器以減少穩態誤差。 
其控制方塊如下說明，如圖 22 所示，當 REG 之值為零時，則程式選擇取消 PID 控制器，並將 PWM
責任週期固定在某個比穩態責任週期還高之數位值，在此是設定 62%，使輸出回授電壓漣波快速爬升以接近
參考電壓，理論上責任週期全開可使輸出電壓爬升最快，但本計畫所使用的電路架構為順向式轉換器，因此
為了防止變壓器鐵心飽和，故必須考慮到變壓器鐵心磁通重置的時間等問題。而當 REG 之值在零與
FULL_CNT 值之間，也就是當參考電壓在輸出回授電壓漣波上時，則取消開迴路控制，並恢復 PID 控制器
以減少穩態誤差。反之，當 REG 之值為 FULL_CNT 值時，代表輸出電壓過高，程式選擇取消 PID 控制器，
並將 PWM 責任週期降至比穩態責任週期還低之數位值，而理論上責任週期全關可使輸出電壓漣波以極快的
速度接近參考電壓，但由於在第二章中曾經談過，本計畫所使用的多組輸出直流-直流轉換器之主輸出責任
週期小於其餘組輸出之責任週期時，將使餘組輸出得不到電力之供應，而為了不影響其餘組輸出之穩定度，
此值將被設定為絕對大於其餘組輸出中穩態責任週期最大的值，而當 REG 之值在零與 FULL_CNT 值之間，
也就是當參考電壓在輸出回授電壓漣波上時，則取消開迴路控制，恢復 PID 控制器以減少穩態誤差。 
 
62.0<=md
DisabledControllerPID DisabledControllerPID
ModeNormal ModeUploadModeDownload
No No
Yes
NoNo
Yes Yes
am dd <=
CNTMAXCNTCNTMIN __ ≤≤
CNTMIN _CNTMAX _
 
圖 22 非線性控制策略方塊圖 
 14
定電壓的 0.75 倍，故可以得到所需之 Kp 值；在得到參數 Kp 後，調整參數 Ki 以降低輸出電壓之穩態誤差，
並且增加其值至發生振盪後，再將 Ki 值減小以避免系統之振盪；最後，調整參數 Kd 以加速輸出電壓之
響應。其各組輸出之 PID 控制器參數：主輸出 Kp 為 0.8、Ki 為 0.2 及 Kd 為 1.2；第一組副輸出 Kp 為 0.74、
Ki 為 0.03 及 Kd 為 1；第二組副輸出 Kp 為 0.4、Ki 為 0.088 及 Kd 為 0.3 而均流控制器的 Kp 為 0.2。 
 
A、 均流波形 
圖 23 及圖 24 為第二組副輸出負載於 0%與 100%穩態下兩相電感電流均流之波形，由此可知，本計畫
所提之兩相交錯式電流取樣方法，搭配所採用之均流架構，可使得轉換器在 0%與 100%的負載範圍皆可維持
均流之操作。 
 
10V
5A
2.5μs
10V
6gv
8gv
3Loi 4Loi
 
圖 23 第二組副輸出於負載 0%時之兩相電感電流均流波形 
 
6gv
8gv
3Loi 4Loi
 
圖 24 第二組副輸出於負載 100%時之兩相電感電流均流波形 
 
B、輸出電壓響應波形 
圖 25 至圖 28 為負載於 0%至 100%變動時，主輸出之輸出電壓所須之暫態穩定時間皆約為 65μs 左右，
而在負載變化的瞬間，於主輸出之輸出電壓上所造成之超越量及下降量亦小於 1.67%的主輸出之輸出電壓，
因此，可得知主輸出不易受負載變動所影響，且第一組及第二組副輸出之輸出電壓於主輸出負載變動時，於
第一組副輸出之輸出電壓上所造成之超越量及下降量亦小於 %3.0 的第一組副輸出之輸出電壓，而於第二組
副輸出之輸出電壓上所造成之超越量及下降量亦小於 %6.0 的第二組副輸出之輸出電壓。因此，第一組及第
二組副輸出之輸出電壓皆儘可能的不受動態交越調節的影響。 
 
 16
七、實驗結果 
而實作電路上，數位 PID 控制器參數乃先根據前節的模擬控制器參數。但是，在模擬電路上並未考
慮到寄生元件之問題，故將模擬參數使用於實作上，其輸出電壓之動態響應並非如同模擬一樣。所以，
經由 6.1 節所敘述之控制器參數調機法，得各組輸出之 PID 控制器參數：主輸出 Kp 為 1、Ki 為 0.13 及
Kd 為 0.8；第一組副輸出 Kp 為 0.4、Ki 為 0.08 及 Kd 為 0.65；第二組副輸出 Kp 為 0.4、Ki 為 0.066 及 Kd
為 0.7 而均流控制器的 Kp 為 0.4。 
 
A、均流波形 
圖 29 及圖 30 為第二組副輸出負載於 0%與 100%穩態下兩相電感電流均流之波形。圖 31 及圖 32 負載
於 0%與 100%之間加載與卸載時的電感電流響應波形。故由圖可知，本計畫所提之兩相交錯式電流取樣方
法，搭配所採用之均流架構，可使得轉換器在 0%與 100%的負載範圍皆可維持均流之操作。而在負載變動
時，電感電流 IL4皆會跟隨 IL3之電流訊號，以實現兩相電感電流均流之目的，使得第二組副輸出可操作於均
流穩壓之狀態下。 
10V
5A
2.5μs
6gv
8gv
10V
3Loi 4Loi
 
圖 29 第二組副輸出於負載 0%時之兩相電感電流均流波形 
 
        
6gv
8gv
3Loi 4Loi
 
        圖 30 第二組副輸出於負載 100%時之兩相電感電流均流波形 
 
 18
10V
200mV
200mV
200mV
20µs
1ov
LOAD_EN
2ov
3ov
12V
5V
3.3V
 
圖 34 主輸出之負載於 0%與 100%之間卸載與第一組及第二組副輸出於負載 0%時之動態響應波形 
 
10V
200mV
200mV
200mV
20µs
1ovLOAD_EN
2ov
3ov
12V
5V
3.3V
 
圖 35主輸出之負載於 0%與 100%之間加載與第一組及第二組副輸出於負載 100%時之動態響應波形 
 
10V
200mV
200mV
200mV
20µs
1ov
LOAD_EN
2ov
3ov
12V
5V
3.3V
 
圖 36主輸出之負載於 0%與 100%之間卸載與第一組及第二組副輸出於負載 100%時之動態響應波形 
 
八、結論 
本計畫之硬體平台為三組輸出且具同步整流之順向式轉換器，其中，三組輸出之輸出電壓均藉由 SSPR
技術以調控三組輸出之輸出電壓的穩定，而本計畫在電壓最低且電流最大之輸出側上採用兩相交錯式架構，
其開關之切換週期為主輸出之主開關切換週期的兩倍以利所提均流策略之實現。其各組輸出在輸出電壓取樣
上，皆採用無 ADC 回授取樣技術，而在第二組副輸出之兩相電流取樣中，採用所提之交錯式電流取樣法，
以得到兩相電流於同位點的回授資訊，進而達到無 ADC 全數位化控制之目的。就控制器部份而言，於傳
統 PID 控制器上，外加一所提之非線性控制策略，使得主輸出於負載瞬間變化時，能加快負載暫態響應，
 20
[31] S. Ratanapanachote, Han Ju Cha and P. N. Enjeti, “A digitally controlled switch mode power supply based on 
matrix converter,” IEEE Transactions on Power Electronics, vol. 21, no. 1, pp. 124-130, 2006. 
[32] C. H. Chan and M. H. Pong, “DSP controlled power converter,” IEEE PEDS’95, pp. 364-369, 1995. 
[33] P. T. Tang and C. K. Tse, “Design of DSP-based controller for switching power converters,” IEEE 
TECON’96, pp. 889-894, 1996. 
[34] A. Prodic, D. Maksimovic and R. W. Erickson, “Design and implementation of a digital PWM controller 
for a high-frequency switching DC-DC power converter,” IEEE IECON’01, pp. 893-898, 2001. 
[35] A. R. Oliva, S. S. Ang and G. E. Bortolotto, “Digital control of a voltage-mode synchronous buck 
cconverter,” IEEE Transactions on Power Electronics, vol. 21, no. 1, pp. 157-163, 2006. 
[36] P. Andreassen and T. M. Undeland, “Digital control methods for current sharing of interleaved 
synchronous buck converter,” IEEE EPE’05, pp. 1-7, 2005. 
[37] S. Saggini, M. Ghioni and A. Geraci, “An innovative digital control architecture for low-voltage, 
high-current DC-DC converters with tight voltage regulation,” IEEE Transactions on Power Electronics, 
vol. 19, no. 1, pp. 210-218, 2004. 
[38] R. Joost and R. Salomon, “Advantages of FPGA-based multiprocessor systems in industrial 
applications,” IEEE IECON’05, pp. 445-450, 2005. 
[39] M. Milanovic, M. Truntic and P. Slibar, “FPGA implementation of digital controller for DC-DC buck 
converter,” IEEE IDEAS’05, pp. 439-443, 2005.  
[40] V. Yousefzadeh and D. Maksimovic, “Sensorless optimization of dead times in DC-DC converters with 
synchronous rectifiers,” IEEE Transactions on Power Electronics, vol. 21, no. 4, pp. 994-1002, 2006. 
[41] Y. F. Chan, M. Moallem and W. Wang, “Design and implementation of modular FPGA-based PID 
controllers,” IEEE Transactions on Power Electronics, vol. 54, no. 4, pp. 1898-1906, 2007. 
[42] Majd G. Batarseh, Wisam Al-Hoor, Lilly Huang, Chris Iannello and Issa Batarseh, “Segmented digital clock 
manager- FPGA based digital pulse width modulator technique,” IEEE PESC’08, pp. 3036-3042, 2008. 
[43] M. Castilla, L. G. D. Vincuna, J. M. Guerrero, J. Miret and N. Berbel, “Simple low-cost hysteretic 
controller for single-phase synchronous buck converters,” IEEE Transactions on Power Electronics, vol. 
22, no. 4, pp. 1232-1241, 2007. 
[44] G. Feng, E. Meyer and Y. F. Liu, “A new digital control algorithm to achieve optimal dynamic 
performance in DC to DC converters,” IEEE Transactions on Power Electronics, vol. 22, no. 4, pp. 
1489-1498, 2007. 
[45] L. T. Jakobsen and M. A. E. Andersen, “Digitally controlled point of load converter with very fast 
transient response,” IEEE EPE’07, pp. 1-10, 2007. 
[46] L. A. Barragan, I. Urriza, D. Navarro, J. I. Artigas, J. Acero and J. M. Burdio, “Comparing simulation 
alternatives of FPGA-based controllers for switching converters,” IEEE ISIE’07, pp. 419-424, 2007. 
[47] D. Trevisan, S. Saggini and P. Mattavelli, “Hysteresis-based mixed-signal voltage-mode control for 
DC-DC converters,” IEEE PESC’07, pp. 2664-2670, 2007. 
[48] C. H. Chen, W. H. Chang, D. Chen, L. P. Tai and C. C. Wang, “Modeling of digitally-controlled 
voltage-mode DC-DC converters,” IEEE IECON’07, pp. 2005-2009, 2007. 
[49] A. Fratta, G.. Griffero, P. Guglielmi, S. Nieddu and G.. M. Pellegrino, “Application of new FPGA-based 
top-performance digital control techniques to PWM power converters,” IEEE IECON’04, pp. 810-815, 
2004. 
[50] X. Lin-Shi, B. Allard, D. Tournier, J. M. Retif and F. Morel, “Digital control strategies for switch-mode 
power supply,” IEEE IECON’06, pp. 79-84, 2006. 
[51] C. Kranz, “Complete digital control method for PWM DC-DC boost converter,” IEEE PESC’03, pp. 
951-956, 2003. 
[52] S. Saggini, D. Trevisan, P. Mattavelli and M. Ghioni, “Synchronous- asynchronous digital voltage-mode 
control for DC-DC converters,” IEEE Transactions on Power Electronics, vol. 22, no. 4, pp. 1261-1268, 
2007. 
[53] Souvik Chattopadhyayi, “Analysis of limit cycle oscillations in digital current-mode control,” IEEE APEC’06, 
pp. 480-486, 2006. 
[54] Jingquan Chen, Milton Ribeiro, Rafael Payseo, Dongsheng Zhou, James R. Smith and Kent Kernahan, 
“DPWM time resolution requirements for digitally controlled DC-DC converters,” IEEE APEC’06, pp. 
1127-1132, 2006. 
[55] A. P. Dancy and A. P. Chandrakasan, “Ultra low power control circuits for PWM converters,” IEEE 
PESC’97, pp. 21-27, 1997. 
[56] K. I. Hwu and Y. T. Yau, “Applying a counter-based PWM control scheme to an FPGA-based SR 
forward converter,” IEEE APEC’06, pp. 1396-1400, 2006. 
[57] K. I. Hwu and Y. T. Yau, “A simple FPGA-based current sharing topology based on the one-comparator 
counter-based PWM control strategy” IEEE ICIT’08, 2008. 
 
 
 
 22
可供推廣之研發成果資料表 
■ 可申請專利  □ 可技術移轉                                      日期： 年 月 日 
國科會補助計畫 
計畫名稱：應用無ADC之 FPGA控制於直流/直流轉換器之研製(II)
計畫主持人：胡國英         
計畫編號：NSC 97-2221-E-027 -107     學門領域：電力電子 
技術/創作名稱 交換式電源供應裝置之均流控制方法 
發明人/創作人 胡國英、姚宇桐 
技術說明 
由於本計畫之前向轉換器在電流最大之輸出側，採用兩相交錯式架
構，所以必須考慮到電流不均的問題，然而在均流控制(Current 
Sharing Control)上，必須先得到兩相電流之資訊，再經由均流控制
以達到負載電流平均分配於兩相間，就數位化之均流控制而言，必
須先經由類比數位轉換器(Analog-to-Digital Converter, ADC)對兩相
電流取樣，然而，交錯式架構之兩相電流存在著相位差， 所以不
能在同時間點對兩相電流取樣，否則將得到錯誤之兩相電流資訊，
因此若要達到正確之均流控制，兩相電流之取樣點必須在同位點。
而一般 ADC 可任意選擇取樣點，故可得到正確之兩相電流資訊。
有鑑於此，本計畫提出無 ADC 於兩相交錯式之電流取樣方法，雖
然電流存在著相位差，但所提之取樣策略依然可獲得正確的兩相電
流資訊，最後藉由均流控制以達到兩相電流平均分配的效果，進而
實現無 ADC 之全數位化控制。 
可利用之產業 
及 
可開發之產品 
電機產業及直流/直流轉換器、直流/交流轉換器、交流/直流轉換
器 
技術特點 
無須加入類比數位轉換器，只用一個比較器並配以多點取樣，即可
將類比訊號轉成數位訊號，以實現均流控制。 
推廣及運用的價值
可推廣運用至多級轉換器，以降低元件數目，進而降低成本及提高
系統可靠度。 
 
