Fitter report for DE0_TOP
Wed Dec 27 19:35:43 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|DE0Qsys_nios2cpu_ociram_sp_ram_module:DE0Qsys_nios2cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_gv71:auto_generated|ALTSYNCRAM
 30. |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dig1:auto_generated|ALTSYNCRAM
 31. |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_a_module:DE0Qsys_nios2cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_cig1:auto_generated|ALTSYNCRAM
 32. Other Routing Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 27 19:35:43 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DE0_TOP                                         ;
; Top-level Entity Name              ; DE0_TOP                                         ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 4,595 / 15,408 ( 30 % )                         ;
;     Total combinational functions  ; 4,134 / 15,408 ( 27 % )                         ;
;     Dedicated logic registers      ; 2,706 / 15,408 ( 18 % )                         ;
; Total registers                    ; 2774                                            ;
; Total pins                         ; 252 / 347 ( 73 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 15,360 / 516,096 ( 3 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths        ; IO Paths and Minimum TPD Paths        ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; Off                                   ; Off                                   ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.18        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;  23.5%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+-----------------+------------------------+
; Pin Name        ; Reason                 ;
+-----------------+------------------------+
; HEX0_D[0]       ; Missing drive strength ;
; HEX0_D[1]       ; Missing drive strength ;
; HEX0_D[2]       ; Missing drive strength ;
; HEX0_D[3]       ; Missing drive strength ;
; HEX0_D[4]       ; Missing drive strength ;
; HEX0_D[5]       ; Missing drive strength ;
; HEX0_D[6]       ; Missing drive strength ;
; HEX0_DP         ; Missing drive strength ;
; HEX1_D[0]       ; Missing drive strength ;
; HEX1_D[1]       ; Missing drive strength ;
; HEX1_D[2]       ; Missing drive strength ;
; HEX1_D[3]       ; Missing drive strength ;
; HEX1_D[4]       ; Missing drive strength ;
; HEX1_D[5]       ; Missing drive strength ;
; HEX1_D[6]       ; Missing drive strength ;
; HEX1_DP         ; Missing drive strength ;
; HEX2_D[0]       ; Missing drive strength ;
; HEX2_D[1]       ; Missing drive strength ;
; HEX2_D[2]       ; Missing drive strength ;
; HEX2_D[3]       ; Missing drive strength ;
; HEX2_D[4]       ; Missing drive strength ;
; HEX2_D[5]       ; Missing drive strength ;
; HEX2_D[6]       ; Missing drive strength ;
; HEX2_DP         ; Missing drive strength ;
; HEX3_D[0]       ; Missing drive strength ;
; HEX3_D[1]       ; Missing drive strength ;
; HEX3_D[2]       ; Missing drive strength ;
; HEX3_D[3]       ; Missing drive strength ;
; HEX3_D[4]       ; Missing drive strength ;
; HEX3_D[5]       ; Missing drive strength ;
; HEX3_D[6]       ; Missing drive strength ;
; HEX3_DP         ; Missing drive strength ;
; LEDG[0]         ; Missing drive strength ;
; LEDG[1]         ; Missing drive strength ;
; LEDG[2]         ; Missing drive strength ;
; LEDG[3]         ; Missing drive strength ;
; LEDG[4]         ; Missing drive strength ;
; LEDG[5]         ; Missing drive strength ;
; LEDG[6]         ; Missing drive strength ;
; LEDG[7]         ; Missing drive strength ;
; LEDG[8]         ; Missing drive strength ;
; LEDG[9]         ; Missing drive strength ;
; UART_TXD        ; Missing drive strength ;
; UART_CTS        ; Missing drive strength ;
; DRAM_ADDR[0]    ; Missing drive strength ;
; DRAM_ADDR[1]    ; Missing drive strength ;
; DRAM_ADDR[2]    ; Missing drive strength ;
; DRAM_ADDR[3]    ; Missing drive strength ;
; DRAM_ADDR[4]    ; Missing drive strength ;
; DRAM_ADDR[5]    ; Missing drive strength ;
; DRAM_ADDR[6]    ; Missing drive strength ;
; DRAM_ADDR[7]    ; Missing drive strength ;
; DRAM_ADDR[8]    ; Missing drive strength ;
; DRAM_ADDR[9]    ; Missing drive strength ;
; DRAM_ADDR[10]   ; Missing drive strength ;
; DRAM_ADDR[11]   ; Missing drive strength ;
; DRAM_ADDR[12]   ; Missing drive strength ;
; DRAM_LDQM       ; Missing drive strength ;
; DRAM_UDQM       ; Missing drive strength ;
; DRAM_WE_N       ; Missing drive strength ;
; DRAM_CAS_N      ; Missing drive strength ;
; DRAM_RAS_N      ; Missing drive strength ;
; DRAM_CS_N       ; Missing drive strength ;
; DRAM_BA_0       ; Missing drive strength ;
; DRAM_BA_1       ; Missing drive strength ;
; DRAM_CLK        ; Missing drive strength ;
; DRAM_CKE        ; Missing drive strength ;
; FL_ADDR[0]      ; Missing drive strength ;
; FL_ADDR[1]      ; Missing drive strength ;
; FL_ADDR[2]      ; Missing drive strength ;
; FL_ADDR[3]      ; Missing drive strength ;
; FL_ADDR[4]      ; Missing drive strength ;
; FL_ADDR[5]      ; Missing drive strength ;
; FL_ADDR[6]      ; Missing drive strength ;
; FL_ADDR[7]      ; Missing drive strength ;
; FL_ADDR[8]      ; Missing drive strength ;
; FL_ADDR[9]      ; Missing drive strength ;
; FL_ADDR[10]     ; Missing drive strength ;
; FL_ADDR[11]     ; Missing drive strength ;
; FL_ADDR[12]     ; Missing drive strength ;
; FL_ADDR[13]     ; Missing drive strength ;
; FL_ADDR[14]     ; Missing drive strength ;
; FL_ADDR[15]     ; Missing drive strength ;
; FL_ADDR[16]     ; Missing drive strength ;
; FL_ADDR[17]     ; Missing drive strength ;
; FL_ADDR[18]     ; Missing drive strength ;
; FL_ADDR[19]     ; Missing drive strength ;
; FL_ADDR[20]     ; Missing drive strength ;
; FL_ADDR[21]     ; Missing drive strength ;
; FL_WE_N         ; Missing drive strength ;
; FL_RST_N        ; Missing drive strength ;
; FL_OE_N         ; Missing drive strength ;
; FL_CE_N         ; Missing drive strength ;
; FL_WP_N         ; Missing drive strength ;
; FL_BYTE_N       ; Missing drive strength ;
; LCD_BLON        ; Missing drive strength ;
; LCD_RW          ; Missing drive strength ;
; LCD_EN          ; Missing drive strength ;
; LCD_RS          ; Missing drive strength ;
; SD_CLK          ; Missing drive strength ;
; VGA_HS          ; Missing drive strength ;
; VGA_VS          ; Missing drive strength ;
; VGA_R[0]        ; Missing drive strength ;
; VGA_R[1]        ; Missing drive strength ;
; VGA_R[2]        ; Missing drive strength ;
; VGA_R[3]        ; Missing drive strength ;
; VGA_G[0]        ; Missing drive strength ;
; VGA_G[1]        ; Missing drive strength ;
; VGA_G[2]        ; Missing drive strength ;
; VGA_G[3]        ; Missing drive strength ;
; VGA_B[0]        ; Missing drive strength ;
; VGA_B[1]        ; Missing drive strength ;
; VGA_B[2]        ; Missing drive strength ;
; VGA_B[3]        ; Missing drive strength ;
; GPIO0_CLKOUT[0] ; Missing drive strength ;
; GPIO0_CLKOUT[1] ; Missing drive strength ;
; GPIO1_CLKOUT[0] ; Missing drive strength ;
; GPIO1_CLKOUT[1] ; Missing drive strength ;
; FL_DQ[0]        ; Missing drive strength ;
; FL_DQ[1]        ; Missing drive strength ;
; FL_DQ[2]        ; Missing drive strength ;
; FL_DQ[3]        ; Missing drive strength ;
; FL_DQ[4]        ; Missing drive strength ;
; FL_DQ[5]        ; Missing drive strength ;
; FL_DQ[6]        ; Missing drive strength ;
; FL_DQ[7]        ; Missing drive strength ;
; FL_DQ[8]        ; Missing drive strength ;
; FL_DQ[9]        ; Missing drive strength ;
; FL_DQ[10]       ; Missing drive strength ;
; FL_DQ[11]       ; Missing drive strength ;
; FL_DQ[12]       ; Missing drive strength ;
; FL_DQ[13]       ; Missing drive strength ;
; FL_DQ[14]       ; Missing drive strength ;
; FL_DQ15_AM1     ; Missing drive strength ;
; LCD_DATA[0]     ; Missing drive strength ;
; LCD_DATA[1]     ; Missing drive strength ;
; LCD_DATA[2]     ; Missing drive strength ;
; LCD_DATA[3]     ; Missing drive strength ;
; LCD_DATA[4]     ; Missing drive strength ;
; LCD_DATA[5]     ; Missing drive strength ;
; LCD_DATA[6]     ; Missing drive strength ;
; LCD_DATA[7]     ; Missing drive strength ;
; SD_DAT0         ; Missing drive strength ;
; SD_DAT3         ; Missing drive strength ;
; SD_CMD          ; Missing drive strength ;
; PS2_KBDAT       ; Missing drive strength ;
; PS2_KBCLK       ; Missing drive strength ;
; PS2_MSDAT       ; Missing drive strength ;
; PS2_MSCLK       ; Missing drive strength ;
; GPIO0_D[0]      ; Missing drive strength ;
; GPIO0_D[1]      ; Missing drive strength ;
; GPIO0_D[2]      ; Missing drive strength ;
; GPIO0_D[3]      ; Missing drive strength ;
; GPIO0_D[4]      ; Missing drive strength ;
; GPIO0_D[5]      ; Missing drive strength ;
; GPIO0_D[6]      ; Missing drive strength ;
; GPIO0_D[7]      ; Missing drive strength ;
; GPIO0_D[8]      ; Missing drive strength ;
; GPIO0_D[9]      ; Missing drive strength ;
; GPIO0_D[10]     ; Missing drive strength ;
; GPIO0_D[11]     ; Missing drive strength ;
; GPIO0_D[12]     ; Missing drive strength ;
; GPIO0_D[13]     ; Missing drive strength ;
; GPIO0_D[14]     ; Missing drive strength ;
; GPIO0_D[15]     ; Missing drive strength ;
; GPIO0_D[16]     ; Missing drive strength ;
; GPIO0_D[17]     ; Missing drive strength ;
; GPIO0_D[18]     ; Missing drive strength ;
; GPIO0_D[19]     ; Missing drive strength ;
; GPIO0_D[20]     ; Missing drive strength ;
; GPIO0_D[21]     ; Missing drive strength ;
; GPIO0_D[22]     ; Missing drive strength ;
; GPIO0_D[23]     ; Missing drive strength ;
; GPIO0_D[24]     ; Missing drive strength ;
; GPIO0_D[25]     ; Missing drive strength ;
; GPIO0_D[26]     ; Missing drive strength ;
; GPIO0_D[27]     ; Missing drive strength ;
; GPIO0_D[28]     ; Missing drive strength ;
; GPIO0_D[29]     ; Missing drive strength ;
; GPIO0_D[30]     ; Missing drive strength ;
; GPIO0_D[31]     ; Missing drive strength ;
; GPIO1_D[0]      ; Missing drive strength ;
; GPIO1_D[1]      ; Missing drive strength ;
; GPIO1_D[2]      ; Missing drive strength ;
; GPIO1_D[3]      ; Missing drive strength ;
; GPIO1_D[4]      ; Missing drive strength ;
; GPIO1_D[5]      ; Missing drive strength ;
; GPIO1_D[6]      ; Missing drive strength ;
; GPIO1_D[7]      ; Missing drive strength ;
; GPIO1_D[8]      ; Missing drive strength ;
; GPIO1_D[9]      ; Missing drive strength ;
; GPIO1_D[10]     ; Missing drive strength ;
; GPIO1_D[11]     ; Missing drive strength ;
; GPIO1_D[12]     ; Missing drive strength ;
; GPIO1_D[13]     ; Missing drive strength ;
; GPIO1_D[14]     ; Missing drive strength ;
; GPIO1_D[15]     ; Missing drive strength ;
; GPIO1_D[16]     ; Missing drive strength ;
; GPIO1_D[17]     ; Missing drive strength ;
; GPIO1_D[18]     ; Missing drive strength ;
; GPIO1_D[19]     ; Missing drive strength ;
; GPIO1_D[20]     ; Missing drive strength ;
; GPIO1_D[21]     ; Missing drive strength ;
; GPIO1_D[22]     ; Missing drive strength ;
; GPIO1_D[23]     ; Missing drive strength ;
; GPIO1_D[24]     ; Missing drive strength ;
; GPIO1_D[25]     ; Missing drive strength ;
; GPIO1_D[26]     ; Missing drive strength ;
; GPIO1_D[27]     ; Missing drive strength ;
; GPIO1_D[28]     ; Missing drive strength ;
; GPIO1_D[29]     ; Missing drive strength ;
; GPIO1_D[30]     ; Missing drive strength ;
; GPIO1_D[31]     ; Missing drive strength ;
; DRAM_DQ[0]      ; Missing drive strength ;
; DRAM_DQ[1]      ; Missing drive strength ;
; DRAM_DQ[2]      ; Missing drive strength ;
; DRAM_DQ[3]      ; Missing drive strength ;
; DRAM_DQ[4]      ; Missing drive strength ;
; DRAM_DQ[5]      ; Missing drive strength ;
; DRAM_DQ[6]      ; Missing drive strength ;
; DRAM_DQ[7]      ; Missing drive strength ;
; DRAM_DQ[8]      ; Missing drive strength ;
; DRAM_DQ[9]      ; Missing drive strength ;
; DRAM_DQ[10]     ; Missing drive strength ;
; DRAM_DQ[11]     ; Missing drive strength ;
; DRAM_DQ[12]     ; Missing drive strength ;
; DRAM_DQ[13]     ; Missing drive strength ;
; DRAM_DQ[14]     ; Missing drive strength ;
; DRAM_DQ[15]     ; Missing drive strength ;
+-----------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                  ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                    ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[0]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                 ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[1]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                 ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[2]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                 ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[3]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                 ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[4]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                 ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[5]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                 ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[6]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                 ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[7]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                 ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[8]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                 ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[9]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                 ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[10]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[11]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_bank[0]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA_0~output                                                                                                                                                                                                    ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_bank[1]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA_1~output                                                                                                                                                                                                    ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_cmd[0]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_cmd[0]~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_cmd[0]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                    ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_cmd[0]                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_cmd[1]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_cmd[1]~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_cmd[1]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                   ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_cmd[1]                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_cmd[2]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_cmd[2]~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_cmd[2]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                   ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_cmd[2]                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_cmd[3]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                    ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_cmd[3]                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[0]                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[0]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[0]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[1]                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[1]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[1]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[2]                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[2]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[2]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[3]                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[3]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[3]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[4]                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[4]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[4]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[5]                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[5]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[5]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[6]                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[6]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[6]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[7]                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[7]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[7]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[8]                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[8]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[8]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[9]                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[9]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[9]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                   ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[10]                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[10]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[10]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[11]                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[11]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[11]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[12]                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[12]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[12]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[13]                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[13]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[13]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[14]                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[14]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[14]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[15]                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[15]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[15]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                  ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_dqm[0]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_LDQM~output                                                                                                                                                                                                    ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_dqm[1]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_UDQM~output                                                                                                                                                                                                    ; I                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                   ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2                                                                                                                                                            ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                   ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3                                                                                                                                                            ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                   ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4                                                                                                                                                            ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                   ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5                                                                                                                                                            ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                   ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6                                                                                                                                                            ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                   ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7                                                                                                                                                            ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                   ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8                                                                                                                                                            ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                   ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9                                                                                                                                                            ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                   ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10                                                                                                                                                           ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                   ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11                                                                                                                                                           ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                  ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12                                                                                                                                                           ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                  ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13                                                                                                                                                           ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                  ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14                                                                                                                                                           ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                  ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_15                                                                                                                                                           ; Q                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                  ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_15                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                  ; OE               ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_15                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                     ;                  ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[0]                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                    ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[1]                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                    ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[2]                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                    ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[3]                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                    ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[4]                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                    ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[5]                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                    ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[6]                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                    ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[7]                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                    ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[8]                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                    ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[9]                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                    ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[10]                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                   ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[11]                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                   ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[12]                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                   ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[13]                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                   ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[14]                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                   ; O                ;                       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[15]                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                   ; O                ;                       ;
+-------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                             ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity     ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0Qsys_sdram_ctrl ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0Qsys_sdram_ctrl ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 7658 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 7658 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 7391    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 256     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 11      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/User/Documents/GitHub/robot/DE0_TOP_New/DE0_TOP.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 4,595 / 15,408 ( 30 % )   ;
;     -- Combinational with no register       ; 1889                      ;
;     -- Register only                        ; 461                       ;
;     -- Combinational with a register        ; 2245                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 2178                      ;
;     -- 3 input functions                    ; 1169                      ;
;     -- <=2 input functions                  ; 787                       ;
;     -- Register only                        ; 461                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 3705                      ;
;     -- arithmetic mode                      ; 429                       ;
;                                             ;                           ;
; Total registers*                            ; 2,774 / 17,068 ( 16 % )   ;
;     -- Dedicated logic registers            ; 2,706 / 15,408 ( 18 % )   ;
;     -- I/O registers                        ; 68 / 1,660 ( 4 % )        ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 343 / 963 ( 36 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 252 / 347 ( 73 % )        ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )            ;
;                                             ;                           ;
; Global signals                              ; 10                        ;
; M9Ks                                        ; 6 / 56 ( 11 % )           ;
; Total block memory bits                     ; 15,360 / 516,096 ( 3 % )  ;
; Total block memory implementation bits      ; 55,296 / 516,096 ( 11 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global clocks                               ; 10 / 20 ( 50 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 11% / 11% / 12%           ;
; Peak interconnect usage (total/H/V)         ; 41% / 39% / 45%           ;
; Maximum fan-out                             ; 2523                      ;
; Highest non-global fan-out                  ; 98                        ;
; Total fan-out                               ; 24842                     ;
; Average fan-out                             ; 3.16                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+----------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                  ; Low                            ;
;                                              ;                       ;                      ;                                ;
; Total logic elements                         ; 4422 / 15408 ( 29 % ) ; 173 / 15408 ( 1 % )  ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register        ; 1813                  ; 76                   ; 0                              ;
;     -- Register only                         ; 447                   ; 14                   ; 0                              ;
;     -- Combinational with a register         ; 2162                  ; 83                   ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                      ;                                ;
;     -- 4 input functions                     ; 2107                  ; 71                   ; 0                              ;
;     -- 3 input functions                     ; 1124                  ; 45                   ; 0                              ;
;     -- <=2 input functions                   ; 744                   ; 43                   ; 0                              ;
;     -- Register only                         ; 447                   ; 14                   ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Logic elements by mode                       ;                       ;                      ;                                ;
;     -- normal mode                           ; 3554                  ; 151                  ; 0                              ;
;     -- arithmetic mode                       ; 421                   ; 8                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Total registers                              ; 2677                  ; 97                   ; 0                              ;
;     -- Dedicated logic registers             ; 2609 / 15408 ( 17 % ) ; 97 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                         ; 136                   ; 0                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Total LABs:  partially or completely used    ; 329 / 963 ( 34 % )    ; 15 / 963 ( 2 % )     ; 0 / 963 ( 0 % )                ;
;                                              ;                       ;                      ;                                ;
; Virtual pins                                 ; 0                     ; 0                    ; 0                              ;
; I/O pins                                     ; 252                   ; 0                    ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                            ; 15360                 ; 0                    ; 0                              ;
; Total RAM block bits                         ; 55296                 ; 0                    ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 6 / 56 ( 10 % )       ; 0 / 56 ( 0 % )       ; 0 / 56 ( 0 % )                 ;
; Clock control block                          ; 8 / 24 ( 33 % )       ; 0 / 24 ( 0 % )       ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 36 / 336 ( 10 % )     ; 0 / 336 ( 0 % )      ; 0 / 336 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 336 ( 4 % )      ; 0 / 336 ( 0 % )      ; 0 / 336 ( 0 % )                ;
;                                              ;                       ;                      ;                                ;
; Connections                                  ;                       ;                      ;                                ;
;     -- Input Connections                     ; 2905                  ; 141                  ; 2                              ;
;     -- Registered Input Connections          ; 2647                  ; 105                  ; 0                              ;
;     -- Output Connections                    ; 349                   ; 173                  ; 2526                           ;
;     -- Registered Output Connections         ; 4                     ; 172                  ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Internal Connections                         ;                       ;                      ;                                ;
;     -- Total Connections                     ; 24153                 ; 1020                 ; 2535                           ;
;     -- Registered Connections                ; 11510                 ; 706                  ; 0                              ;
;                                              ;                       ;                      ;                                ;
; External Connections                         ;                       ;                      ;                                ;
;     -- Top                                   ; 414                   ; 312                  ; 2528                           ;
;     -- sld_hub:auto_hub                      ; 312                   ; 2                    ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2528                  ; 0                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Partition Interface                          ;                       ;                      ;                                ;
;     -- Input Ports                           ; 63                    ; 23                   ; 2                              ;
;     -- Output Ports                          ; 125                   ; 40                   ; 3                              ;
;     -- Bidir Ports                           ; 111                   ; 0                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Registered Ports                             ;                       ;                      ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 29                   ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Port Connectivity                            ;                       ;                      ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 9                    ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 1                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 1                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 26                   ; 0                              ;
+----------------------------------------------+-----------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50       ; G21   ; 6        ; 41           ; 15           ; 0            ; 78                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50_2     ; B12   ; 7        ; 19           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; FL_RY          ; M7    ; 2        ; 0            ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO0_CLKIN[0] ; AB12  ; 4        ; 21           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO0_CLKIN[1] ; AA12  ; 4        ; 21           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1_CLKIN[0] ; AB11  ; 3        ; 21           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1_CLKIN[1] ; AA11  ; 3        ; 21           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ORG_BUTTON[0]  ; H2    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ORG_BUTTON[1]  ; G3    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ORG_BUTTON[2]  ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SD_WP_N        ; W20   ; 5        ; 41           ; 3            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]          ; J6    ; 1        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]          ; H5    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]          ; H6    ; 1        ; 0            ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]          ; G4    ; 1        ; 0            ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[4]          ; G5    ; 1        ; 0            ; 27           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[5]          ; J7    ; 1        ; 0            ; 22           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[6]          ; H7    ; 1        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[7]          ; E3    ; 1        ; 0            ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[8]          ; E4    ; 1        ; 0            ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[9]          ; D2    ; 1        ; 0            ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; UART_RTS       ; V22   ; 5        ; 41           ; 7            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; UART_RXD       ; U22   ; 5        ; 41           ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]    ; C4    ; 8        ; 1            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]   ; B4    ; 8        ; 5            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]   ; A7    ; 8        ; 11           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]   ; C8    ; 8        ; 9            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]    ; A3    ; 8        ; 3            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]    ; B3    ; 8        ; 3            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]    ; C3    ; 8        ; 3            ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]    ; A5    ; 8        ; 7            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]    ; C6    ; 8        ; 5            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]    ; B6    ; 8        ; 11           ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]    ; A6    ; 8        ; 11           ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]    ; C7    ; 8        ; 9            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]    ; B7    ; 8        ; 11           ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA_0       ; B5    ; 8        ; 7            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA_1       ; A4    ; 8        ; 5            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N      ; G8    ; 8        ; 5            ; 29           ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE        ; E6    ; 8        ; 1            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK        ; E5    ; 8        ; 1            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N       ; G7    ; 8        ; 1            ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_LDQM       ; E7    ; 8        ; 3            ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N      ; F7    ; 8        ; 1            ; 29           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_UDQM       ; B8    ; 8        ; 14           ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N       ; D6    ; 8        ; 3            ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[0]      ; P7    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[10]     ; N1    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[11]     ; M3    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[12]     ; M2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[13]     ; M1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[14]     ; L7    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[15]     ; L6    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[16]     ; AA2   ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[17]     ; M5    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[18]     ; M6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[19]     ; P1    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[1]      ; P5    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[20]     ; P3    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[21]     ; R2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[2]      ; P6    ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[3]      ; N7    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[4]      ; N5    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[5]      ; N6    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[6]      ; M8    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[7]      ; M4    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[8]      ; P2    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[9]      ; N2    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_BYTE_N       ; AA1   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_CE_N         ; N8    ; 2        ; 0            ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_OE_N         ; R6    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_RST_N        ; R1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WE_N         ; P4    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WP_N         ; T3    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_CLKOUT[0] ; AB3   ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_CLKOUT[1] ; AA3   ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO1_CLKOUT[0] ; R16   ; 4        ; 37           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO1_CLKOUT[1] ; T16   ; 4        ; 37           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_DP         ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[0]       ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[1]       ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[2]       ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[3]       ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[4]       ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[5]       ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[6]       ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_DP         ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[0]       ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[1]       ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[2]       ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[3]       ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[4]       ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[5]       ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[6]       ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_DP         ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[0]       ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[1]       ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[2]       ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[3]       ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[4]       ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[5]       ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[6]       ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_DP         ; G16   ; 7        ; 39           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[0]       ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[1]       ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[2]       ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[3]       ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[4]       ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[5]       ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[6]       ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLON        ; F21   ; 6        ; 41           ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_EN          ; E21   ; 6        ; 41           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS          ; F22   ; 6        ; 41           ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW          ; E22   ; 6        ; 41           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]         ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]         ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]         ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]         ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]         ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]         ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]         ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]         ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]         ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[9]         ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CLK          ; Y21   ; 5        ; 41           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_CTS        ; V21   ; 5        ; 41           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD        ; U21   ; 5        ; 41           ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]        ; K22   ; 6        ; 41           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]        ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]        ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]        ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]        ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]        ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]        ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]        ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS          ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]        ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]        ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]        ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]        ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS          ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                      ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; D10   ; 8        ; 16           ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe               ; -                   ;
; DRAM_DQ[10] ; A9    ; 8        ; 16           ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10 ; -                   ;
; DRAM_DQ[11] ; C10   ; 8        ; 14           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11 ; -                   ;
; DRAM_DQ[12] ; B10   ; 8        ; 16           ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12 ; -                   ;
; DRAM_DQ[13] ; A10   ; 8        ; 16           ; 29           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13 ; -                   ;
; DRAM_DQ[14] ; E10   ; 8        ; 16           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14 ; -                   ;
; DRAM_DQ[15] ; F10   ; 8        ; 7            ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_15 ; -                   ;
; DRAM_DQ[1]  ; G10   ; 8        ; 9            ; 29           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1  ; -                   ;
; DRAM_DQ[2]  ; H10   ; 8        ; 9            ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2  ; -                   ;
; DRAM_DQ[3]  ; E9    ; 8        ; 11           ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3  ; -                   ;
; DRAM_DQ[4]  ; F9    ; 8        ; 7            ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4  ; -                   ;
; DRAM_DQ[5]  ; G9    ; 8        ; 9            ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5  ; -                   ;
; DRAM_DQ[6]  ; H9    ; 8        ; 7            ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6  ; -                   ;
; DRAM_DQ[7]  ; F8    ; 8        ; 5            ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7  ; -                   ;
; DRAM_DQ[8]  ; A8    ; 8        ; 14           ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8  ; -                   ;
; DRAM_DQ[9]  ; B9    ; 8        ; 14           ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9  ; -                   ;
; FL_DQ15_AM1 ; Y2    ; 2        ; 0            ; 6            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[0]    ; R7    ; 2        ; 0            ; 2            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[10]   ; T4    ; 2        ; 0            ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[11]   ; U2    ; 2        ; 0            ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[12]   ; V1    ; 2        ; 0            ; 8            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[13]   ; V4    ; 2        ; 0            ; 5            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[14]   ; W2    ; 2        ; 0            ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[1]    ; P8    ; 2        ; 0            ; 2            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[2]    ; R8    ; 2        ; 0            ; 2            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[3]    ; U1    ; 2        ; 0            ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[4]    ; V2    ; 2        ; 0            ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[5]    ; V3    ; 2        ; 0            ; 4            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[6]    ; W1    ; 2        ; 0            ; 7            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[7]    ; Y1    ; 2        ; 0            ; 6            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[8]    ; T5    ; 2        ; 0            ; 3            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; FL_DQ[9]    ; T7    ; 2        ; 0            ; 2            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[0]  ; AB16  ; 4        ; 28           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[10] ; AB8   ; 3        ; 16           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[11] ; AA8   ; 3        ; 16           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[12] ; AB5   ; 3        ; 9            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[13] ; AA5   ; 3        ; 9            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[14] ; AB4   ; 3        ; 7            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[15] ; AA4   ; 3        ; 7            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[16] ; V14   ; 4        ; 30           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[17] ; U14   ; 4        ; 39           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[18] ; Y13   ; 4        ; 26           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[19] ; W13   ; 4        ; 26           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[1]  ; AA16  ; 4        ; 28           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[20] ; U13   ; 4        ; 30           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[21] ; V12   ; 4        ; 23           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[22] ; R10   ; 3        ; 1            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[23] ; V11   ; 3        ; 19           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[24] ; Y10   ; 3        ; 19           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[25] ; W10   ; 3        ; 19           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[26] ; T8    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[27] ; V8    ; 3        ; 11           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[28] ; W7    ; 3        ; 9            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[29] ; W6    ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[2]  ; AA15  ; 4        ; 26           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[30] ; V5    ; 3        ; 3            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[31] ; U7    ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[3]  ; AB15  ; 4        ; 26           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[4]  ; AA14  ; 4        ; 23           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[5]  ; AB14  ; 4        ; 23           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[6]  ; AB13  ; 4        ; 23           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[7]  ; AA13  ; 4        ; 23           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[8]  ; AB10  ; 3        ; 21           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO0_D[9]  ; AA10  ; 3        ; 19           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[0]  ; AA20  ; 4        ; 37           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[10] ; U15   ; 4        ; 39           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[11] ; T15   ; 4        ; 32           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[12] ; W15   ; 4        ; 32           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[13] ; V15   ; 4        ; 32           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[14] ; AB9   ; 3        ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[15] ; AA9   ; 3        ; 16           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[16] ; AA7   ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[17] ; AB7   ; 3        ; 11           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[18] ; T14   ; 4        ; 32           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[19] ; R14   ; 4        ; 39           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[1]  ; AB20  ; 4        ; 37           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[20] ; U12   ; 4        ; 26           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[21] ; T12   ; 4        ; 28           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[22] ; R11   ; 3        ; 3            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[23] ; R12   ; 3        ; 5            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[24] ; U10   ; 3        ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[25] ; T10   ; 3        ; 14           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[26] ; U9    ; 3        ; 9            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[27] ; T9    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[28] ; Y7    ; 3        ; 9            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[29] ; U8    ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[2]  ; AA19  ; 4        ; 35           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[30] ; V6    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[31] ; V7    ; 3        ; 7            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[3]  ; AB19  ; 4        ; 35           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[4]  ; AB18  ; 4        ; 32           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[5]  ; AA18  ; 4        ; 35           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[6]  ; AA17  ; 4        ; 28           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[7]  ; AB17  ; 4        ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[8]  ; Y17   ; 4        ; 35           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; GPIO1_D[9]  ; W17   ; 4        ; 35           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; LCD_DATA[0] ; D22   ; 6        ; 41           ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; LCD_DATA[1] ; D21   ; 6        ; 41           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; LCD_DATA[2] ; C22   ; 6        ; 41           ; 26           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; LCD_DATA[3] ; C21   ; 6        ; 41           ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; LCD_DATA[4] ; B22   ; 6        ; 41           ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; LCD_DATA[5] ; B21   ; 6        ; 41           ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; LCD_DATA[6] ; D20   ; 6        ; 41           ; 27           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; LCD_DATA[7] ; C20   ; 6        ; 41           ; 27           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; PS2_KBCLK   ; P22   ; 5        ; 41           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; PS2_KBDAT   ; P21   ; 5        ; 41           ; 12           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; PS2_MSCLK   ; R21   ; 5        ; 41           ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; PS2_MSDAT   ; R22   ; 5        ; 41           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; SD_CMD      ; Y22   ; 5        ; 41           ; 3            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; SD_DAT0     ; AA22  ; 5        ; 41           ; 2            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
; SD_DAT3     ; W21   ; 5        ; 41           ; 5            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                         ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                       ; Use as regular IO        ; SW[8]                   ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO        ; VGA_VS                  ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                   ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; VGA_B[0]                ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R9n, nWE                          ; Use as regular IO        ; LCD_RW                  ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R9p, nOE                          ; Use as regular IO        ; LCD_EN                  ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R3n, PADD22                       ; Use as regular IO        ; LCD_DATA[4]             ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R3p, PADD21                       ; Use as regular IO        ; LCD_DATA[5]             ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; LCD_DATA[7]             ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                       ; Use as regular IO        ; HEX3_D[0]               ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO        ; HEX2_D[4]               ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; HEX2_D[5]               ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; HEX1_D[5]               ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; HEX0_D[6]               ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO        ; HEX1_D[6]               ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; HEX1_DP                 ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; HEX1_D[2]               ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; HEX0_DP                 ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO        ; HEX1_D[3]               ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO        ; HEX1_D[4]               ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; HEX1_D[0]               ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; HEX1_D[1]               ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO        ; HEX0_D[0]               ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO        ; HEX0_D[1]               ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO        ; DRAM_DQ[12]             ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; DRAM_DQ[10]             ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; DRAM_DQ[9]              ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; DRAM_DQ[8]              ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; DRAM_UDQM               ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; DRAM_ADDR[11]           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; DRAM_ADDR[9]            ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; DRAM_ADDR[7]            ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO        ; DRAM_ADDR[6]            ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; DRAM_ADDR[12]           ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO        ; DRAM_ADDR[8]            ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO        ; DRAM_ADDR[4]            ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; DRAM_DQ[15]             ; Dual Purpose Pin          ;
; C6       ; DATA7                                    ; Use as regular IO        ; DRAM_ADDR[5]            ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; DRAM_ADDR[10]           ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; DRAM_DQ[7]              ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; DRAM_ADDR[1]            ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; DRAM_ADDR[2]            ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; DRAM_ADDR[0]            ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 27 / 33 ( 82 % ) ; 3.3V          ; --           ;
; 2        ; 45 / 48 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 36 / 46 ( 78 % ) ; 3.3V          ; --           ;
; 4        ; 36 / 41 ( 88 % ) ; 3.3V          ; --           ;
; 5        ; 13 / 46 ( 28 % ) ; 3.3V          ; --           ;
; 6        ; 27 / 43 ( 63 % ) ; 3.3V          ; --           ;
; 7        ; 33 / 47 ( 70 % ) ; 3.3V          ; --           ;
; 8        ; 39 / 43 ( 91 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 350        ; 8        ; DRAM_BA_1                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 345        ; 8        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 336        ; 8        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 334        ; 8        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 332        ; 8        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 328        ; 8        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 326        ; 8        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; HEX1_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; HEX1_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; HEX1_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; HEX2_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; HEX2_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; HEX2_DP                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; HEX3_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; FL_BYTE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 75         ; 2        ; FL_ADDR[16]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 102        ; 3        ; GPIO0_CLKOUT[1]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 106        ; 3        ; GPIO0_D[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; GPIO0_D[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; GPIO1_D[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 123        ; 3        ; GPIO0_D[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; GPIO1_D[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; GPIO0_D[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GPIO1_CLKIN[1]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 136        ; 4        ; GPIO0_CLKIN[1]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 138        ; 4        ; GPIO0_D[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; GPIO0_D[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; GPIO0_D[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; GPIO0_D[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; GPIO1_D[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; GPIO1_D[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 164        ; 4        ; GPIO1_D[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 169        ; 4        ; GPIO1_D[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; SD_DAT0                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; GPIO0_CLKOUT[0]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 107        ; 3        ; GPIO0_D[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; GPIO0_D[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; GPIO1_D[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; GPIO0_D[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; GPIO1_D[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; GPIO0_D[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GPIO1_CLKIN[0]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 137        ; 4        ; GPIO0_CLKIN[0]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 139        ; 4        ; GPIO0_D[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; GPIO0_D[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; GPIO0_D[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; GPIO0_D[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; GPIO1_D[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; GPIO1_D[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 165        ; 4        ; GPIO1_D[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 170        ; 4        ; GPIO1_D[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; LEDG[9]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; LEDG[8]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 351        ; 8        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 346        ; 8        ; DRAM_BA_0                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 337        ; 8        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 335        ; 8        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 333        ; 8        ; DRAM_UDQM                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 329        ; 8        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 327        ; 8        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; CLOCK_50_2                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 315        ; 7        ; HEX1_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; HEX1_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; HEX1_DP                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; HEX2_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; HEX2_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; HEX3_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; HEX3_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; LCD_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 268        ; 6        ; LCD_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; LEDG[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; LEDG[7]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 359        ; 8        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 340        ; 8        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 339        ; 8        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; HEX1_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; HEX3_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; LCD_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 267        ; 6        ; LCD_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 266        ; 6        ; LCD_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; HEX0_DP                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; HEX2_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; HEX3_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; LCD_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 261        ; 6        ; LCD_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 260        ; 6        ; LCD_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 14         ; 1        ; LEDG[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 362        ; 8        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 357        ; 8        ; DRAM_LDQM                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 325        ; 8        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 317        ; 7        ; HEX0_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; HEX1_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; HEX2_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; LCD_EN                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 255        ; 6        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 16         ; 1        ; ORG_BUTTON[2]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; LEDG[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 352        ; 8        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 347        ; 8        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 348        ; 8        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 318        ; 7        ; HEX0_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; HEX0_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; HEX0_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; HEX2_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; HEX3_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 250        ; 6        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; ORG_BUTTON[1]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 353        ; 8        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 342        ; 8        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 341        ; 8        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; HEX0_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; HEX3_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; HEX3_DP                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; LEDG[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; ORG_BUTTON[0]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H10      ; 343        ; 8        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; HEX0_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; HEX0_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; LEDG[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; LEDG[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; LEDG[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 34         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 33         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 42         ; 2        ; FL_ADDR[15]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 50         ; 2        ; FL_ADDR[14]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; FL_ADDR[13]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 44         ; 2        ; FL_ADDR[12]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 47         ; 2        ; FL_ADDR[11]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 46         ; 2        ; FL_ADDR[7]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 51         ; 2        ; FL_ADDR[17]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 43         ; 2        ; FL_ADDR[18]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 65         ; 2        ; FL_RY                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 66         ; 2        ; FL_ADDR[6]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; FL_ADDR[10]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 48         ; 2        ; FL_ADDR[9]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; FL_ADDR[4]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 64         ; 2        ; FL_ADDR[5]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 73         ; 2        ; FL_ADDR[3]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 67         ; 2        ; FL_CE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; FL_ADDR[19]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 2        ; FL_ADDR[8]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 58         ; 2        ; FL_ADDR[20]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 57         ; 2        ; FL_WE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 63         ; 2        ; FL_ADDR[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 79         ; 2        ; FL_ADDR[2]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 74         ; 2        ; FL_ADDR[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ; 86         ; 2        ; FL_DQ[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; PS2_KBDAT                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 210        ; 5        ; PS2_KBCLK                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 55         ; 2        ; FL_RST_N                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 54         ; 2        ; FL_ADDR[21]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; FL_OE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 84         ; 2        ; FL_DQ[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 87         ; 2        ; FL_DQ[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; GPIO0_D[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 97         ; 3        ; GPIO1_D[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 98         ; 3        ; GPIO1_D[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; GPIO1_D[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; GPIO1_CLKOUT[0]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; PS2_MSCLK                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 206        ; 5        ; PS2_MSDAT                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; FL_WP_N                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 81         ; 2        ; FL_DQ[10]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 82         ; 2        ; FL_DQ[8]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; FL_DQ[9]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 89         ; 3        ; GPIO0_D[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 91         ; 3        ; GPIO1_D[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 121        ; 3        ; GPIO1_D[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; GPIO1_D[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; GPIO1_D[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 161        ; 4        ; GPIO1_D[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 171        ; 4        ; GPIO1_CLKOUT[1]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; FL_DQ[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 59         ; 2        ; FL_DQ[11]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; GPIO0_D[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 95         ; 3        ; GPIO1_D[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 112        ; 3        ; GPIO1_D[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 122        ; 3        ; GPIO1_D[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; GPIO1_D[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 156        ; 4        ; GPIO0_D[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 174        ; 4        ; GPIO0_D[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 173        ; 4        ; GPIO1_D[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 201        ; 5        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 62         ; 2        ; FL_DQ[12]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 61         ; 2        ; FL_DQ[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 78         ; 2        ; FL_DQ[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 77         ; 2        ; FL_DQ[13]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 93         ; 3        ; GPIO0_D[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; GPIO1_D[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 105        ; 3        ; GPIO1_D[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 113        ; 3        ; GPIO0_D[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; GPIO0_D[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 142        ; 4        ; GPIO0_D[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; GPIO0_D[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 4        ; GPIO1_D[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; UART_CTS                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 198        ; 5        ; UART_RTS                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 69         ; 2        ; FL_DQ[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 68         ; 2        ; FL_DQ[14]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; GPIO0_D[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 110        ; 3        ; GPIO0_D[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; GPIO0_D[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; GPIO0_D[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; GPIO1_D[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; GPIO1_D[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; SD_WP_N                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 191        ; 5        ; SD_DAT3                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; FL_DQ[7]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 70         ; 2        ; FL_DQ15_AM1                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; GPIO1_D[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; GPIO0_D[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; GPIO0_D[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; GPIO1_D[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; SD_CLK                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 185        ; 5        ; SD_CMD                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                          ;
+-------------------------------+----------------------------------------------------------------------+
; Name                          ; DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1|pll7 ;
+-------------------------------+----------------------------------------------------------------------+
; SDC pin name                  ; u0|syspll|sd1|pll7                                                   ;
; PLL mode                      ; Normal                                                               ;
; Compensate clock              ; clock0                                                               ;
; Compensated input/output pins ; --                                                                   ;
; Switchover type               ; --                                                                   ;
; Input frequency 0             ; 50.0 MHz                                                             ;
; Input frequency 1             ; --                                                                   ;
; Nominal PFD frequency         ; 50.0 MHz                                                             ;
; Nominal VCO frequency         ; 400.0 MHz                                                            ;
; VCO post scale K counter      ; 2                                                                    ;
; VCO frequency control         ; Auto                                                                 ;
; VCO phase shift step          ; 312 ps                                                               ;
; VCO multiply                  ; --                                                                   ;
; VCO divide                    ; --                                                                   ;
; Freq min lock                 ; 37.5 MHz                                                             ;
; Freq max lock                 ; 81.27 MHz                                                            ;
; M VCO Tap                     ; 6                                                                    ;
; M Initial                     ; 1                                                                    ;
; M value                       ; 8                                                                    ;
; N value                       ; 1                                                                    ;
; Charge pump current           ; setting 1                                                            ;
; Loop filter resistance        ; setting 27                                                           ;
; Loop filter capacitance       ; setting 0                                                            ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                 ;
; Bandwidth type                ; Medium                                                               ;
; Real time reconfigurable      ; Off                                                                  ;
; Scan chain MIF file           ; --                                                                   ;
; Preserve PLL counter order    ; Off                                                                  ;
; PLL location                  ; PLL_2                                                                ;
; Inclk0 signal                 ; CLOCK_50                                                             ;
; Inclk1 signal                 ; --                                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                                        ;
; Inclk1 signal type            ; --                                                                   ;
+-------------------------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+
; Name                                                                             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name              ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+
; DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1|wire_pll7_clk[0] ; clock0       ; 8    ; 3   ; 133.33 MHz       ; 0 (0 ps)       ; 15.00 (312 ps)   ; 50/50      ; C0      ; 3             ; 2/1 Odd    ; --            ; 1       ; 6       ; u0|syspll|sd1|pll7|clk[0] ;
; DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1|wire_pll7_clk[1] ; clock1       ; 8    ; 3   ; 133.33 MHz       ; -90 (-1875 ps) ; 15.00 (312 ps)   ; 50/50      ; C1      ; 3             ; 2/1 Odd    ; --            ; 1       ; 0       ; u0|syspll|sd1|pll7|clk[1] ;
+----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                            ; Library Name ;
+--------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE0_TOP                                                                                                     ; 4595 (1)    ; 2706 (0)                  ; 68 (68)       ; 15360       ; 6    ; 0            ; 0       ; 0         ; 252  ; 0            ; 1889 (1)     ; 461 (0)           ; 2245 (0)         ; |DE0_TOP                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |DE0Qsys:u0|                                                                                              ; 4364 (0)    ; 2573 (0)                  ; 0 (0)         ; 15360       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1790 (0)     ; 433 (0)           ; 2141 (0)         ; |DE0_TOP|DE0Qsys:u0                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |DE0Qsys_addr_router:addr_router|                                                                      ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_addr_router:addr_router                                                                                                                                                                                                                                                                                            ; work         ;
;       |DE0Qsys_addr_router_001:addr_router_001|                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                                    ; work         ;
;       |DE0Qsys_addr_router_001:addr_router_003|                                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_addr_router_001:addr_router_003                                                                                                                                                                                                                                                                                    ; work         ;
;       |DE0Qsys_addr_router_002:addr_router_002|                                                              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_addr_router_002:addr_router_002                                                                                                                                                                                                                                                                                    ; work         ;
;       |DE0Qsys_addr_router_004:addr_router_004|                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 15 (15)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_addr_router_004:addr_router_004                                                                                                                                                                                                                                                                                    ; work         ;
;       |DE0Qsys_button1:button1|                                                                              ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_button1:button1                                                                                                                                                                                                                                                                                                    ; work         ;
;       |DE0Qsys_button2:button2|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_button2:button2                                                                                                                                                                                                                                                                                                    ; work         ;
;       |DE0Qsys_cmd_xbar_demux:cmd_xbar_demux|                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                      ; work         ;
;       |DE0Qsys_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                                              ; work         ;
;       |DE0Qsys_cmd_xbar_demux_001:rsp_xbar_demux_002|                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_001:rsp_xbar_demux_002                                                                                                                                                                                                                                                                              ; work         ;
;       |DE0Qsys_cmd_xbar_demux_001:rsp_xbar_demux|                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_001:rsp_xbar_demux                                                                                                                                                                                                                                                                                  ; work         ;
;       |DE0Qsys_cmd_xbar_demux_002:cmd_xbar_demux_002|                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_002:cmd_xbar_demux_002                                                                                                                                                                                                                                                                              ; work         ;
;       |DE0Qsys_cmd_xbar_demux_003:cmd_xbar_demux_003|                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_003:cmd_xbar_demux_003                                                                                                                                                                                                                                                                              ; work         ;
;       |DE0Qsys_cmd_xbar_demux_004:cmd_xbar_demux_004|                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_004:cmd_xbar_demux_004                                                                                                                                                                                                                                                                              ; work         ;
;       |DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|                                                                ; 39 (36)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 1 (0)             ; 30 (27)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                                                                                                                                                                                      ; work         ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                         ; work         ;
;       |DE0Qsys_cmd_xbar_mux:cmd_xbar_mux|                                                                    ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (0)             ; 50 (47)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                          ; work         ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                             ; work         ;
;       |DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|                                                            ; 187 (176)   ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (111)    ; 0 (0)             ; 69 (61)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                  ; work         ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 15 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 8 (6)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                     ; work         ;
;             |altera_merlin_arb_adder:adder|                                                                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                       ; work         ;
;       |DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|                                                            ; 49 (37)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (9)       ; 0 (0)             ; 32 (26)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003                                                                                                                                                                                                                                                                                  ; work         ;
;          |altera_merlin_arbitrator:arb|                                                                      ; 14 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 6 (5)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                     ; work         ;
;             |altera_merlin_arb_adder:adder|                                                                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                       ; work         ;
;       |DE0Qsys_dma:dma|                                                                                      ; 373 (236)   ; 202 (142)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (94)     ; 3 (3)             ; 200 (139)        ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_dma:dma                                                                                                                                                                                                                                                                                                            ; work         ;
;          |DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|                                               ; 98 (98)     ; 56 (56)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 56 (56)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module                                                                                                                                                                                                                                                        ; work         ;
;             |DE0Qsys_dma_fifo_module_fifo_ram_module:DE0Qsys_dma_fifo_module_fifo_ram|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|DE0Qsys_dma_fifo_module_fifo_ram_module:DE0Qsys_dma_fifo_module_fifo_ram                                                                                                                                                                               ; work         ;
;                |lpm_ram_dp:lpm_ram_dp_component|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|DE0Qsys_dma_fifo_module_fifo_ram_module:DE0Qsys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component                                                                                                                                               ; work         ;
;                   |altdpram:sram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|DE0Qsys_dma_fifo_module_fifo_ram_module:DE0Qsys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram                                                                                                                                 ; work         ;
;                      |altsyncram:ram_block|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|DE0Qsys_dma_fifo_module_fifo_ram_module:DE0Qsys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block                                                                                                            ; work         ;
;                         |altsyncram_oeq1:auto_generated|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|DE0Qsys_dma_fifo_module_fifo_ram_module:DE0Qsys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_oeq1:auto_generated                                                                             ; work         ;
;          |DE0Qsys_dma_mem_read:the_DE0Qsys_dma_mem_read|                                                     ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_mem_read:the_DE0Qsys_dma_mem_read                                                                                                                                                                                                                                                              ; work         ;
;          |DE0Qsys_dma_mem_write:the_DE0Qsys_dma_mem_write|                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_mem_write:the_DE0Qsys_dma_mem_write                                                                                                                                                                                                                                                            ; work         ;
;          |DE0Qsys_dma_read_data_mux:the_DE0Qsys_dma_read_data_mux|                                           ; 50 (50)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 19 (19)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_read_data_mux:the_DE0Qsys_dma_read_data_mux                                                                                                                                                                                                                                                    ; work         ;
;       |DE0Qsys_hex0:hex0|                                                                                    ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 8 (8)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_hex0:hex0                                                                                                                                                                                                                                                                                                          ; work         ;
;       |DE0Qsys_hex0:hex1|                                                                                    ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 8 (8)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_hex0:hex1                                                                                                                                                                                                                                                                                                          ; work         ;
;       |DE0Qsys_hex0:hex2|                                                                                    ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 8 (8)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_hex0:hex2                                                                                                                                                                                                                                                                                                          ; work         ;
;       |DE0Qsys_hex0:hex3|                                                                                    ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 8 (8)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_hex0:hex3                                                                                                                                                                                                                                                                                                          ; work         ;
;       |DE0Qsys_id_router_001:id_router_001|                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_id_router_001:id_router_001                                                                                                                                                                                                                                                                                        ; work         ;
;       |DE0Qsys_id_router_003:id_router_003|                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_id_router_003:id_router_003                                                                                                                                                                                                                                                                                        ; work         ;
;       |DE0Qsys_jtag_uart:jtag_uart|                                                                          ; 157 (39)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (16)      ; 17 (2)            ; 97 (20)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                ; work         ;
;          |DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r                                                                                                                                                                                                                                      ; work         ;
;             |scfifo:rfifo|                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                         ; work         ;
;                |scfifo_aq21:auto_generated|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated                                                                                                                                                                                              ; work         ;
;                   |a_dpfifo_h031:dpfifo|                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo                                                                                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                               ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                 ; work         ;
;                         |cntr_4n7:count_usedw|                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw                                                                                                                            ; work         ;
;                      |cntr_omb:rd_ptr_count|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count                                                                                                                                                   ; work         ;
;                      |cntr_omb:wr_ptr|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:wr_ptr                                                                                                                                                         ; work         ;
;                      |dpram_ek21:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram                                                                                                                                                      ; work         ;
;                         |altsyncram_i0m1:altsyncram1|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1                                                                                                                          ; work         ;
;          |DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w                                                                                                                                                                                                                                      ; work         ;
;             |scfifo:wfifo|                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                         ; work         ;
;                |scfifo_aq21:auto_generated|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated                                                                                                                                                                                              ; work         ;
;                   |a_dpfifo_h031:dpfifo|                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo                                                                                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                               ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                 ; work         ;
;                         |cntr_4n7:count_usedw|                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw                                                                                                                            ; work         ;
;                      |cntr_omb:rd_ptr_count|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count                                                                                                                                                   ; work         ;
;                      |cntr_omb:wr_ptr|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:wr_ptr                                                                                                                                                         ; work         ;
;                      |dpram_ek21:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram                                                                                                                                                      ; work         ;
;                         |altsyncram_i0m1:altsyncram1|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1                                                                                                                          ; work         ;
;          |alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|                                             ; 68 (68)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 15 (15)           ; 37 (37)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                          ; work         ;
;       |DE0Qsys_led:led|                                                                                      ; 24 (24)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 10 (10)           ; 10 (10)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_led:led                                                                                                                                                                                                                                                                                                            ; work         ;
;       |DE0Qsys_nios2cpu:nios2cpu|                                                                            ; 1105 (714)  ; 598 (324)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 448 (331)    ; 55 (10)           ; 602 (374)        ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu                                                                                                                                                                                                                                                                                                  ; work         ;
;          |DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|                                         ; 390 (86)    ; 273 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (6)      ; 45 (1)            ; 228 (79)         ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci                                                                                                                                                                                                                                        ; work         ;
;             |DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|      ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 42 (0)            ; 54 (0)           ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper                                                                                                                                              ; work         ;
;                |DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|     ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (36)           ; 11 (9)           ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk                                                      ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                |DE0Qsys_nios2cpu_jtag_debug_module_tck:the_DE0Qsys_nios2cpu_jtag_debug_module_tck|           ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (0)             ; 43 (43)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_tck:the_DE0Qsys_nios2cpu_jtag_debug_module_tck                                                            ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_tck:the_DE0Qsys_nios2cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_tck:the_DE0Qsys_nios2cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                |sld_virtual_jtag_basic:DE0Qsys_nios2cpu_jtag_debug_module_phy|                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0Qsys_nios2cpu_jtag_debug_module_phy                                                                                ; work         ;
;             |DE0Qsys_nios2cpu_nios2_avalon_reg:the_DE0Qsys_nios2cpu_nios2_avalon_reg|                        ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_avalon_reg:the_DE0Qsys_nios2cpu_nios2_avalon_reg                                                                                                                                                                ; work         ;
;             |DE0Qsys_nios2cpu_nios2_oci_break:the_DE0Qsys_nios2cpu_nios2_oci_break|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_oci_break:the_DE0Qsys_nios2cpu_nios2_oci_break                                                                                                                                                                  ; work         ;
;             |DE0Qsys_nios2cpu_nios2_oci_debug:the_DE0Qsys_nios2cpu_nios2_oci_debug|                          ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 10 (9)           ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_oci_debug:the_DE0Qsys_nios2cpu_nios2_oci_debug                                                                                                                                                                  ; work         ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_oci_debug:the_DE0Qsys_nios2cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                              ; work         ;
;             |DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|                                ; 112 (112)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 1 (1)             ; 49 (49)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem                                                                                                                                                                        ; work         ;
;                |DE0Qsys_nios2cpu_ociram_sp_ram_module:DE0Qsys_nios2cpu_ociram_sp_ram|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|DE0Qsys_nios2cpu_ociram_sp_ram_module:DE0Qsys_nios2cpu_ociram_sp_ram                                                                                                   ; work         ;
;                   |altsyncram:the_altsyncram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|DE0Qsys_nios2cpu_ociram_sp_ram_module:DE0Qsys_nios2cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work         ;
;                      |altsyncram_gv71:auto_generated|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|DE0Qsys_nios2cpu_ociram_sp_ram_module:DE0Qsys_nios2cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_gv71:auto_generated                                          ; work         ;
;          |DE0Qsys_nios2cpu_register_bank_a_module:DE0Qsys_nios2cpu_register_bank_a|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_a_module:DE0Qsys_nios2cpu_register_bank_a                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_a_module:DE0Qsys_nios2cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                               ; work         ;
;                |altsyncram_cig1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_a_module:DE0Qsys_nios2cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_cig1:auto_generated                                                                                                                                                                ; work         ;
;          |DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b                                                                                                                                                                                                                         ; work         ;
;             |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                               ; work         ;
;                |altsyncram_dig1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dig1:auto_generated                                                                                                                                                                ; work         ;
;          |DE0Qsys_nios2cpu_test_bench:the_DE0Qsys_nios2cpu_test_bench|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_test_bench:the_DE0Qsys_nios2cpu_test_bench                                                                                                                                                                                                                                      ; work         ;
;       |DE0Qsys_rsp_xbar_mux:rsp_xbar_mux|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                          ; work         ;
;       |DE0Qsys_rsp_xbar_mux_001:rsp_xbar_mux_003|                                                            ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 16 (16)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_rsp_xbar_mux_001:rsp_xbar_mux_003                                                                                                                                                                                                                                                                                  ; work         ;
;       |DE0Qsys_rsp_xbar_mux_002:rsp_xbar_mux_002|                                                            ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_rsp_xbar_mux_002:rsp_xbar_mux_002                                                                                                                                                                                                                                                                                  ; work         ;
;       |DE0Qsys_rsp_xbar_mux_004:rsp_xbar_mux_004|                                                            ; 67 (67)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 45 (45)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_rsp_xbar_mux_004:rsp_xbar_mux_004                                                                                                                                                                                                                                                                                  ; work         ;
;       |DE0Qsys_sdram_ctrl:sdram_ctrl|                                                                        ; 358 (250)   ; 209 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (144)    ; 81 (2)            ; 129 (83)         ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl                                                                                                                                                                                                                                                                                              ; work         ;
;          |DE0Qsys_sdram_ctrl_input_efifo_module:the_DE0Qsys_sdram_ctrl_input_efifo_module|                   ; 131 (131)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 79 (79)           ; 48 (48)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|DE0Qsys_sdram_ctrl_input_efifo_module:the_DE0Qsys_sdram_ctrl_input_efifo_module                                                                                                                                                                                                              ; work         ;
;       |DE0Qsys_sw:sw|                                                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_sw:sw                                                                                                                                                                                                                                                                                                              ; work         ;
;       |DE0Qsys_syspll:syspll|                                                                                ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 9 (7)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_syspll:syspll                                                                                                                                                                                                                                                                                                      ; work         ;
;          |DE0Qsys_syspll_altpll_fbh2:sd1|                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1                                                                                                                                                                                                                                                                       ; work         ;
;          |DE0Qsys_syspll_stdsync_sv6:stdsync2|                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                  ; work         ;
;             |DE0Qsys_syspll_dffpipe_l2c:dffpipe3|                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_stdsync_sv6:stdsync2|DE0Qsys_syspll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                              ; work         ;
;       |DE0Qsys_timer:timer|                                                                                  ; 141 (141)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 31 (31)           ; 89 (89)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_timer:timer                                                                                                                                                                                                                                                                                                        ; work         ;
;       |DE0Qsys_uart0:uart0|                                                                                  ; 147 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 17 (0)            ; 79 (0)           ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_uart0:uart0                                                                                                                                                                                                                                                                                                        ; work         ;
;          |DE0Qsys_uart0_regs:the_DE0Qsys_uart0_regs|                                                         ; 54 (54)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 13 (13)           ; 23 (23)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_regs:the_DE0Qsys_uart0_regs                                                                                                                                                                                                                                                              ; work         ;
;          |DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|                                                             ; 61 (59)     ; 39 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 4 (2)             ; 35 (35)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx                                                                                                                                                                                                                                                                  ; work         ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                              ; work         ;
;          |DE0Qsys_uart0_tx:the_DE0Qsys_uart0_tx|                                                             ; 39 (39)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 28 (28)          ; |DE0_TOP|DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_tx:the_DE0Qsys_uart0_tx                                                                                                                                                                                                                                                                  ; work         ;
;       |altera_avalon_mm_bridge:apb|                                                                          ; 75 (75)     ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 22 (22)           ; 52 (52)          ; |DE0_TOP|DE0Qsys:u0|altera_avalon_mm_bridge:apb                                                                                                                                                                                                                                                                                                ; work         ;
;       |altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 81 (81)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 13 (13)           ; 57 (57)          ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                            ; work         ;
;       |altera_avalon_sc_fifo:button1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:button1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                        ; work         ;
;       |altera_avalon_sc_fifo:button2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:button2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                        ; work         ;
;       |altera_avalon_sc_fifo:dma_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|      ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:dma_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                            ; work         ;
;       |altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                           ; work         ;
;       |altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                           ; work         ;
;       |altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                           ; work         ;
;       |altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                           ; work         ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                       ; work         ;
;       |altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                            ; work         ;
;       |altera_avalon_sc_fifo:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|  ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                        ; work         ;
;       |altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|             ; 186 (186)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 64 (64)           ; 107 (107)        ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|               ; 178 (178)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 19 (19)           ; 142 (142)        ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                     ; work         ;
;       |altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                             ; work         ;
;       |altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|          ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 6 (6)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                ; work         ;
;       |altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|            ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 7 (7)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                  ; work         ;
;       |altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                          ; work         ;
;       |altera_avalon_sc_fifo:uart0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_sc_fifo:uart0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                          ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                 ; 13 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 4 (0)             ; 8 (0)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                       ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                          ; 13 (9)      ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (1)             ; 8 (8)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                               ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                               ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser|                                                     ; 23 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 11 (0)            ; 11 (0)           ; |DE0_TOP|DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                           ; work         ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                          ; 23 (19)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (9)            ; 11 (10)          ; |DE0_TOP|DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                  ; work         ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                   ; work         ;
;       |altera_merlin_burst_adapter:burst_adapter_001|                                                        ; 164 (0)     ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 0 (0)             ; 77 (0)           ; |DE0_TOP|DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001                                                                                                                                                                                                                                                                              ; work         ;
;          |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                          ; 164 (164)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 77 (77)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                                                     ; work         ;
;       |altera_merlin_burst_adapter:burst_adapter|                                                            ; 229 (0)     ; 102 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 18 (0)            ; 84 (0)           ; |DE0_TOP|DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter                                                                                                                                                                                                                                                                                  ; work         ;
;          |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                          ; 229 (229)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (127)    ; 18 (18)           ; 84 (84)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                                                         ; work         ;
;       |altera_merlin_master_agent:apb_m0_translator_avalon_universal_master_0_agent|                         ; 10 (10)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_master_agent:apb_m0_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                               ; work         ;
;       |altera_merlin_master_agent:dma_read_master_translator_avalon_universal_master_0_agent|                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_master_agent:dma_read_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                      ; work         ;
;       |altera_merlin_master_agent:dma_write_master_translator_avalon_universal_master_0_agent|               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_master_agent:dma_write_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                     ; work         ;
;       |altera_merlin_master_agent:nios2cpu_data_master_translator_avalon_universal_master_0_agent|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_master_agent:nios2cpu_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                 ; work         ;
;       |altera_merlin_master_agent:nios2cpu_instruction_master_translator_avalon_universal_master_0_agent|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_master_agent:nios2cpu_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                          ; work         ;
;       |altera_merlin_master_translator:dma_read_master_translator|                                           ; 89 (89)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 44 (44)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_master_translator:dma_read_master_translator                                                                                                                                                                                                                                                                 ; work         ;
;       |altera_merlin_master_translator:dma_write_master_translator|                                          ; 97 (97)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 48 (48)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator                                                                                                                                                                                                                                                                ; work         ;
;       |altera_merlin_master_translator:nios2cpu_data_master_translator|                                      ; 12 (12)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_master_translator:nios2cpu_data_master_translator                                                                                                                                                                                                                                                            ; work         ;
;       |altera_merlin_master_translator:nios2cpu_instruction_master_translator|                               ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_master_translator:nios2cpu_instruction_master_translator                                                                                                                                                                                                                                                     ; work         ;
;       |altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|                           ; 38 (4)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (2)       ; 0 (0)             ; 11 (2)           ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                 ; work         ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                     ; 34 (34)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 9 (9)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                   ; work         ;
;       |altera_merlin_slave_agent:dma_control_port_slave_translator_avalon_universal_slave_0_agent|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_agent:dma_control_port_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                 ; work         ;
;       |altera_merlin_slave_agent:hex0_s1_translator_avalon_universal_slave_0_agent|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_agent:hex0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                ; work         ;
;       |altera_merlin_slave_agent:hex2_s1_translator_avalon_universal_slave_0_agent|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_agent:hex2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                ; work         ;
;       |altera_merlin_slave_agent:hex3_s1_translator_avalon_universal_slave_0_agent|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_agent:hex3_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                ; work         ;
;       |altera_merlin_slave_agent:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_agent:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                             ; work         ;
;       |altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|                    ; 55 (6)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (5)       ; 0 (0)             ; 14 (1)           ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                          ; work         ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                     ; 49 (49)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 13 (13)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                            ; work         ;
;       |altera_merlin_slave_agent:syspll_pll_slave_translator_avalon_universal_slave_0_agent|                 ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_agent:syspll_pll_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                       ; work         ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_agent:syspll_pll_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                         ; work         ;
;       |altera_merlin_slave_translator:button1_s1_translator|                                                 ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_translator:button1_s1_translator                                                                                                                                                                                                                                                                       ; work         ;
;       |altera_merlin_slave_translator:button2_s1_translator|                                                 ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_translator:button2_s1_translator                                                                                                                                                                                                                                                                       ; work         ;
;       |altera_merlin_slave_translator:dma_control_port_slave_translator|                                     ; 33 (33)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 29 (29)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_translator:dma_control_port_slave_translator                                                                                                                                                                                                                                                           ; work         ;
;       |altera_merlin_slave_translator:hex0_s1_translator|                                                    ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_translator:hex0_s1_translator                                                                                                                                                                                                                                                                          ; work         ;
;       |altera_merlin_slave_translator:hex1_s1_translator|                                                    ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_translator:hex1_s1_translator                                                                                                                                                                                                                                                                          ; work         ;
;       |altera_merlin_slave_translator:hex2_s1_translator|                                                    ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_translator:hex2_s1_translator                                                                                                                                                                                                                                                                          ; work         ;
;       |altera_merlin_slave_translator:hex3_s1_translator|                                                    ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_translator:hex3_s1_translator                                                                                                                                                                                                                                                                          ; work         ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 19 (19)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                      ; work         ;
;       |altera_merlin_slave_translator:led_s1_translator|                                                     ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                           ; work         ;
;       |altera_merlin_slave_translator:nios2cpu_jtag_debug_module_translator|                                 ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_translator:nios2cpu_jtag_debug_module_translator                                                                                                                                                                                                                                                       ; work         ;
;       |altera_merlin_slave_translator:sw_s1_translator|                                                      ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 4 (4)             ; 3 (3)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_translator:sw_s1_translator                                                                                                                                                                                                                                                                            ; work         ;
;       |altera_merlin_slave_translator:syspll_pll_slave_translator|                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_translator:syspll_pll_slave_translator                                                                                                                                                                                                                                                                 ; work         ;
;       |altera_merlin_slave_translator:timer_s1_translator|                                                   ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 13 (13)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                                         ; work         ;
;       |altera_merlin_slave_translator:uart0_s1_translator|                                                   ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 14 (14)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_slave_translator:uart0_s1_translator                                                                                                                                                                                                                                                                         ; work         ;
;       |altera_merlin_traffic_limiter:limiter_001|                                                            ; 38 (38)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 23 (23)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                                                                  ; work         ;
;       |altera_merlin_traffic_limiter:limiter|                                                                ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |DE0_TOP|DE0Qsys:u0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                      ; work         ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                        ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                              ; work         ;
;       |altera_merlin_width_adapter:width_adapter|                                                            ; 72 (72)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 52 (52)          ; |DE0_TOP|DE0Qsys:u0|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                  ; work         ;
;       |altera_reset_controller:rst_controller_001|                                                           ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (1)            ; |DE0_TOP|DE0Qsys:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                 ; work         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TOP|DE0Qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                      ; work         ;
;       |altera_reset_controller:rst_controller|                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_TOP|DE0Qsys:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                     ; work         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_TOP|DE0Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                          ; work         ;
;    |button_debouncer:button_debouncer_inst0|                                                                 ; 48 (48)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 5 (5)             ; 21 (21)          ; |DE0_TOP|button_debouncer:button_debouncer_inst0                                                                                                                                                                                                                                                                                               ; work         ;
;    |button_debouncer:button_debouncer_inst1|                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |DE0_TOP|button_debouncer:button_debouncer_inst1                                                                                                                                                                                                                                                                                               ; work         ;
;    |button_debouncer:button_debouncer_inst2|                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |DE0_TOP|button_debouncer:button_debouncer_inst2                                                                                                                                                                                                                                                                                               ; work         ;
;    |sld_hub:auto_hub|                                                                                        ; 173 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (1)       ; 14 (0)            ; 83 (0)           ; |DE0_TOP|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                         ; 172 (129)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (60)      ; 14 (14)           ; 83 (58)          ; |DE0_TOP|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                         ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                           ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |DE0_TOP|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                 ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                         ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |DE0_TOP|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                               ; work         ;
+--------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+
; CLOCK_50_2      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[4]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[5]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[6]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[7]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[8]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[9]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HEX0_D[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0_D[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0_D[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0_D[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0_D[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0_D[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0_D[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0_DP         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_D[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_D[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_D[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_D[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_D[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_D[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_D[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1_DP         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_D[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_D[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_D[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_D[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_D[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_D[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_D[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2_DP         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_D[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_D[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_D[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_D[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_D[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_D[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_D[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3_DP         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[8]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[9]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_TXD        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_CTS        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_RTS        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_LDQM       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_UDQM       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CS_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA_0       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA_1       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CLK        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CKE        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[0]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[1]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[2]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[3]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[4]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[5]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[6]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[7]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[8]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[9]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[10]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[11]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[12]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[13]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[14]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[15]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[16]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[17]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[18]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[19]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[20]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[21]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_WE_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_RST_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_OE_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_CE_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_WP_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_BYTE_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_RY           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_BLON        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RW          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_EN          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_CLK          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_WP_N         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; VGA_HS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_VS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_CLKIN[0]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_CLKIN[1]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_CLKOUT[0] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_CLKOUT[1] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_CLKIN[0]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_CLKIN[1]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_CLKOUT[0] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_CLKOUT[1] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[0]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[1]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[2]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[3]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[4]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[5]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[6]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[7]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[8]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[9]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[10]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[11]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[12]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[13]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[14]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ15_AM1     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[0]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[1]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[2]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[3]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[4]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[5]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[6]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[7]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT0         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT3         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_CMD          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; PS2_KBDAT       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; PS2_KBCLK       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; PS2_MSDAT       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; PS2_MSCLK       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[0]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[1]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[2]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[3]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[4]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[5]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[6]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[7]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[8]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[9]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[10]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[11]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[12]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[13]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[14]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[15]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[16]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[17]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[18]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[19]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[20]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[21]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[22]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[23]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[24]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[25]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[26]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[27]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[28]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[29]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[30]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO0_D[31]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[0]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[1]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[2]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[3]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[4]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[5]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[6]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[7]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[8]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[9]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[10]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[11]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[12]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[13]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[14]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[15]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[16]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[17]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[18]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[19]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[20]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[21]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[22]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[23]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[24]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[25]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[26]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[27]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[28]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[29]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[30]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO1_D[31]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; CLOCK_50        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; SW[0]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; ORG_BUTTON[0]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[1]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[2]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[3]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; UART_RXD        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; ORG_BUTTON[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; ORG_BUTTON[2]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50_2                                                                                                                                    ;                   ;         ;
; SW[4]                                                                                                                                         ;                   ;         ;
; SW[5]                                                                                                                                         ;                   ;         ;
; SW[6]                                                                                                                                         ;                   ;         ;
; SW[7]                                                                                                                                         ;                   ;         ;
; SW[8]                                                                                                                                         ;                   ;         ;
; SW[9]                                                                                                                                         ;                   ;         ;
; UART_RTS                                                                                                                                      ;                   ;         ;
; FL_RY                                                                                                                                         ;                   ;         ;
; SD_WP_N                                                                                                                                       ;                   ;         ;
; GPIO0_CLKIN[0]                                                                                                                                ;                   ;         ;
; GPIO0_CLKIN[1]                                                                                                                                ;                   ;         ;
; GPIO1_CLKIN[0]                                                                                                                                ;                   ;         ;
; GPIO1_CLKIN[1]                                                                                                                                ;                   ;         ;
; FL_DQ[0]                                                                                                                                      ;                   ;         ;
; FL_DQ[1]                                                                                                                                      ;                   ;         ;
; FL_DQ[2]                                                                                                                                      ;                   ;         ;
; FL_DQ[3]                                                                                                                                      ;                   ;         ;
; FL_DQ[4]                                                                                                                                      ;                   ;         ;
; FL_DQ[5]                                                                                                                                      ;                   ;         ;
; FL_DQ[6]                                                                                                                                      ;                   ;         ;
; FL_DQ[7]                                                                                                                                      ;                   ;         ;
; FL_DQ[8]                                                                                                                                      ;                   ;         ;
; FL_DQ[9]                                                                                                                                      ;                   ;         ;
; FL_DQ[10]                                                                                                                                     ;                   ;         ;
; FL_DQ[11]                                                                                                                                     ;                   ;         ;
; FL_DQ[12]                                                                                                                                     ;                   ;         ;
; FL_DQ[13]                                                                                                                                     ;                   ;         ;
; FL_DQ[14]                                                                                                                                     ;                   ;         ;
; FL_DQ15_AM1                                                                                                                                   ;                   ;         ;
; LCD_DATA[0]                                                                                                                                   ;                   ;         ;
; LCD_DATA[1]                                                                                                                                   ;                   ;         ;
; LCD_DATA[2]                                                                                                                                   ;                   ;         ;
; LCD_DATA[3]                                                                                                                                   ;                   ;         ;
; LCD_DATA[4]                                                                                                                                   ;                   ;         ;
; LCD_DATA[5]                                                                                                                                   ;                   ;         ;
; LCD_DATA[6]                                                                                                                                   ;                   ;         ;
; LCD_DATA[7]                                                                                                                                   ;                   ;         ;
; SD_DAT0                                                                                                                                       ;                   ;         ;
; SD_DAT3                                                                                                                                       ;                   ;         ;
; SD_CMD                                                                                                                                        ;                   ;         ;
; PS2_KBDAT                                                                                                                                     ;                   ;         ;
; PS2_KBCLK                                                                                                                                     ;                   ;         ;
; PS2_MSDAT                                                                                                                                     ;                   ;         ;
; PS2_MSCLK                                                                                                                                     ;                   ;         ;
; GPIO0_D[0]                                                                                                                                    ;                   ;         ;
; GPIO0_D[1]                                                                                                                                    ;                   ;         ;
; GPIO0_D[2]                                                                                                                                    ;                   ;         ;
; GPIO0_D[3]                                                                                                                                    ;                   ;         ;
; GPIO0_D[4]                                                                                                                                    ;                   ;         ;
; GPIO0_D[5]                                                                                                                                    ;                   ;         ;
; GPIO0_D[6]                                                                                                                                    ;                   ;         ;
; GPIO0_D[7]                                                                                                                                    ;                   ;         ;
; GPIO0_D[8]                                                                                                                                    ;                   ;         ;
; GPIO0_D[9]                                                                                                                                    ;                   ;         ;
; GPIO0_D[10]                                                                                                                                   ;                   ;         ;
; GPIO0_D[11]                                                                                                                                   ;                   ;         ;
; GPIO0_D[12]                                                                                                                                   ;                   ;         ;
; GPIO0_D[13]                                                                                                                                   ;                   ;         ;
; GPIO0_D[14]                                                                                                                                   ;                   ;         ;
; GPIO0_D[15]                                                                                                                                   ;                   ;         ;
; GPIO0_D[16]                                                                                                                                   ;                   ;         ;
; GPIO0_D[17]                                                                                                                                   ;                   ;         ;
; GPIO0_D[18]                                                                                                                                   ;                   ;         ;
; GPIO0_D[19]                                                                                                                                   ;                   ;         ;
; GPIO0_D[20]                                                                                                                                   ;                   ;         ;
; GPIO0_D[21]                                                                                                                                   ;                   ;         ;
; GPIO0_D[22]                                                                                                                                   ;                   ;         ;
; GPIO0_D[23]                                                                                                                                   ;                   ;         ;
; GPIO0_D[24]                                                                                                                                   ;                   ;         ;
; GPIO0_D[25]                                                                                                                                   ;                   ;         ;
; GPIO0_D[26]                                                                                                                                   ;                   ;         ;
; GPIO0_D[27]                                                                                                                                   ;                   ;         ;
; GPIO0_D[28]                                                                                                                                   ;                   ;         ;
; GPIO0_D[29]                                                                                                                                   ;                   ;         ;
; GPIO0_D[30]                                                                                                                                   ;                   ;         ;
; GPIO0_D[31]                                                                                                                                   ;                   ;         ;
; GPIO1_D[0]                                                                                                                                    ;                   ;         ;
; GPIO1_D[1]                                                                                                                                    ;                   ;         ;
; GPIO1_D[2]                                                                                                                                    ;                   ;         ;
; GPIO1_D[3]                                                                                                                                    ;                   ;         ;
; GPIO1_D[4]                                                                                                                                    ;                   ;         ;
; GPIO1_D[5]                                                                                                                                    ;                   ;         ;
; GPIO1_D[6]                                                                                                                                    ;                   ;         ;
; GPIO1_D[7]                                                                                                                                    ;                   ;         ;
; GPIO1_D[8]                                                                                                                                    ;                   ;         ;
; GPIO1_D[9]                                                                                                                                    ;                   ;         ;
; GPIO1_D[10]                                                                                                                                   ;                   ;         ;
; GPIO1_D[11]                                                                                                                                   ;                   ;         ;
; GPIO1_D[12]                                                                                                                                   ;                   ;         ;
; GPIO1_D[13]                                                                                                                                   ;                   ;         ;
; GPIO1_D[14]                                                                                                                                   ;                   ;         ;
; GPIO1_D[15]                                                                                                                                   ;                   ;         ;
; GPIO1_D[16]                                                                                                                                   ;                   ;         ;
; GPIO1_D[17]                                                                                                                                   ;                   ;         ;
; GPIO1_D[18]                                                                                                                                   ;                   ;         ;
; GPIO1_D[19]                                                                                                                                   ;                   ;         ;
; GPIO1_D[20]                                                                                                                                   ;                   ;         ;
; GPIO1_D[21]                                                                                                                                   ;                   ;         ;
; GPIO1_D[22]                                                                                                                                   ;                   ;         ;
; GPIO1_D[23]                                                                                                                                   ;                   ;         ;
; GPIO1_D[24]                                                                                                                                   ;                   ;         ;
; GPIO1_D[25]                                                                                                                                   ;                   ;         ;
; GPIO1_D[26]                                                                                                                                   ;                   ;         ;
; GPIO1_D[27]                                                                                                                                   ;                   ;         ;
; GPIO1_D[28]                                                                                                                                   ;                   ;         ;
; GPIO1_D[29]                                                                                                                                   ;                   ;         ;
; GPIO1_D[30]                                                                                                                                   ;                   ;         ;
; GPIO1_D[31]                                                                                                                                   ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                    ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                   ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                   ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                   ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                   ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                   ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                   ;                   ;         ;
; CLOCK_50                                                                                                                                      ;                   ;         ;
; SW[0]                                                                                                                                         ;                   ;         ;
;      - DE0Qsys:u0|DE0Qsys_sw:sw|read_mux_out[0]                                                                                               ; 1                 ; 6       ;
; ORG_BUTTON[0]                                                                                                                                 ;                   ;         ;
;      - button_debouncer:button_debouncer_inst0|data_in_0~feeder                                                                               ; 1                 ; 6       ;
; SW[1]                                                                                                                                         ;                   ;         ;
;      - DE0Qsys:u0|DE0Qsys_sw:sw|read_mux_out[1]                                                                                               ; 1                 ; 6       ;
; SW[2]                                                                                                                                         ;                   ;         ;
;      - DE0Qsys:u0|DE0Qsys_sw:sw|read_mux_out[2]                                                                                               ; 1                 ; 6       ;
; SW[3]                                                                                                                                         ;                   ;         ;
;      - DE0Qsys:u0|DE0Qsys_sw:sw|read_mux_out[3]                                                                                               ; 0                 ; 6       ;
; UART_RXD                                                                                                                                      ;                   ;         ;
;      - DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 1                 ; 6       ;
; ORG_BUTTON[1]                                                                                                                                 ;                   ;         ;
;      - button_debouncer:button_debouncer_inst1|data_in_0~feeder                                                                               ; 0                 ; 6       ;
; ORG_BUTTON[2]                                                                                                                                 ;                   ;         ;
;      - button_debouncer:button_debouncer_inst2|data_in_0~feeder                                                                               ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                      ; Location               ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                  ; PIN_G21                ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                  ; PIN_G21                ; 77      ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                       ; LCCOMB_X20_Y16_N14     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~1                                                                                                                                                                                                                                           ; LCCOMB_X20_Y16_N0      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                           ; LCCOMB_X21_Y15_N18     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                               ; LCCOMB_X21_Y15_N12     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                   ; LCCOMB_X17_Y17_N6      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                       ; LCCOMB_X21_Y13_N26     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                   ; LCCOMB_X21_Y16_N22     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|update_grant~0                                                                                                                                                                                                                                       ; LCCOMB_X29_Y21_N22     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|estimated_wraddress[1]~9                                                                                                                                                                                                   ; LCCOMB_X28_Y10_N30     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|wraddress[2]~23                                                                                                                                                                                                            ; LCCOMB_X29_Y13_N0      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|write_collision~4                                                                                                                                                                                                          ; LCCOMB_X24_Y20_N24     ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_read_data_mux:the_DE0Qsys_dma_read_data_mux|read_data_mux_input~1                                                                                                                                                                                                  ; LCCOMB_X27_Y15_N4      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_read_data_mux:the_DE0Qsys_dma_read_data_mux|read_data_mux_input~3                                                                                                                                                                                                  ; LCCOMB_X27_Y15_N16     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_dma:dma|flush_fifo                                                                                                                                                                                                                                                                     ; LCCOMB_X29_Y13_N24     ; 26      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_dma:dma|length_register_write                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y15_N6      ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_dma:dma|p1_readaddress~2                                                                                                                                                                                                                                                               ; LCCOMB_X26_Y15_N26     ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_dma:dma|p1_writeaddress~2                                                                                                                                                                                                                                                              ; LCCOMB_X26_Y15_N28     ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_dma:dma|reset_n                                                                                                                                                                                                                                                                        ; FF_X27_Y15_N11         ; 199     ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; DE0Qsys:u0|DE0Qsys_dma:dma|status[1]                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y13_N10     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writelength[0]~0                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y13_N4      ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_hex0:hex0|always0~2                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y17_N14     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_hex0:hex1|always0~1                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y20_N24     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_hex0:hex2|always0~1                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y19_N16     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_hex0:hex3|always0~0                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y16_N24     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                 ; LCCOMB_X12_Y13_N28     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                 ; LCCOMB_X14_Y14_N16     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                      ; LCCOMB_X17_Y13_N12     ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                ; LCCOMB_X31_Y12_N24     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|wdata[4]~0                                                                                                                                                                                                   ; LCCOMB_X31_Y12_N10     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                              ; LCCOMB_X31_Y12_N6      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y13_N26     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                            ; FF_X14_Y15_N13         ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                           ; LCCOMB_X15_Y13_N4      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                            ; LCCOMB_X17_Y13_N28     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                             ; FF_X12_Y13_N5          ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y13_N18     ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_led:led|always0~4                                                                                                                                                                                                                                                                      ; LCCOMB_X14_Y20_N14     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jxuir                    ; FF_X33_Y14_N25         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X30_Y16_N24     ; 15      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X31_Y14_N0      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X32_Y14_N10     ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X32_Y14_N24     ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X33_Y14_N31         ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_tck:the_DE0Qsys_nios2cpu_jtag_debug_module_tck|sr[1]~13                       ; LCCOMB_X31_Y12_N2      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_tck:the_DE0Qsys_nios2cpu_jtag_debug_module_tck|sr[30]~21                      ; LCCOMB_X32_Y12_N28     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_tck:the_DE0Qsys_nios2cpu_jtag_debug_module_tck|sr[36]~29                      ; LCCOMB_X32_Y12_N26     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0Qsys_nios2cpu_jtag_debug_module_phy|virtual_state_sdr~0                                ; LCCOMB_X30_Y12_N2      ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0Qsys_nios2cpu_jtag_debug_module_phy|virtual_state_uir~0                                ; LCCOMB_X33_Y14_N20     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_avalon_reg:the_DE0Qsys_nios2cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                    ; LCCOMB_X30_Y18_N4      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                              ; LCCOMB_X31_Y14_N18     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|ociram_wr_en                                                                                                                               ; LCCOMB_X30_Y18_N22     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|address[8]                                                                                                                                                                                                 ; FF_X21_Y17_N17         ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[4]                                                                                                                                                                                                                                                              ; FF_X22_Y19_N17         ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_alu_result~12                                                                                                                                                                                                                                                      ; LCCOMB_X24_Y21_N16     ; 53      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_new_inst                                                                                                                                                                                                                                                           ; FF_X22_Y22_N19         ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_valid                                                                                                                                                                                                                                                              ; FF_X22_Y22_N7          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                    ; LCCOMB_X14_Y23_N10     ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_valid~0                                                                                                                                                                                                                                                            ; LCCOMB_X20_Y19_N16     ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                      ; FF_X20_Y25_N31         ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                     ; FF_X21_Y25_N17         ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_src1~17                                                                                                                                                                                                                                                            ; LCCOMB_X22_Y22_N22     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_src2_hi~0                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y24_N0      ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y24_N22     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_rf_wren                                                                                                                                                                                                                                                            ; LCCOMB_X11_Y22_N20     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                                                                          ; LCCOMB_X14_Y23_N28     ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_valid                                                                                                                                                                                                                                                              ; FF_X22_Y22_N11         ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                ; LCCOMB_X23_Y21_N2      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                ; LCCOMB_X23_Y21_N30     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                      ; LCCOMB_X23_Y21_N16     ; 27      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|DE0Qsys_sdram_ctrl_input_efifo_module:the_DE0Qsys_sdram_ctrl_input_efifo_module|entry_0[40]~0                                                                                                                                                                    ; LCCOMB_X12_Y24_N30     ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|DE0Qsys_sdram_ctrl_input_efifo_module:the_DE0Qsys_sdram_ctrl_input_efifo_module|entry_1[40]~0                                                                                                                                                                    ; LCCOMB_X12_Y24_N4      ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|Selector28~6                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y21_N4      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|Selector35~3                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y21_N18     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|WideOr16~0                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y22_N14     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|active_rnw~2                                                                                                                                                                                                                                                     ; LCCOMB_X11_Y22_N8      ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[0]~3                                                                                                                                                                                                                                                      ; LCCOMB_X9_Y21_N0       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_state.000000010                                                                                                                                                                                                                                                ; FF_X10_Y22_N25         ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_state.000010000                                                                                                                                                                                                                                                ; FF_X11_Y21_N3          ; 45      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_state.001000000                                                                                                                                                                                                                                                ; FF_X9_Y21_N17          ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe                                                                                                                                                                                                                                                               ; DDIOOECELL_X16_Y29_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_1                                                                                                                                                                                                                                                  ; DDIOOECELL_X9_Y29_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_10                                                                                                                                                                                                                                                 ; DDIOOECELL_X16_Y29_N33 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_11                                                                                                                                                                                                                                                 ; DDIOOECELL_X14_Y29_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_12                                                                                                                                                                                                                                                 ; DDIOOECELL_X16_Y29_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_13                                                                                                                                                                                                                                                 ; DDIOOECELL_X16_Y29_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_14                                                                                                                                                                                                                                                 ; DDIOOECELL_X16_Y29_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_15                                                                                                                                                                                                                                                 ; DDIOOECELL_X7_Y29_N33  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_2                                                                                                                                                                                                                                                  ; DDIOOECELL_X9_Y29_N33  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_3                                                                                                                                                                                                                                                  ; DDIOOECELL_X11_Y29_N33 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_4                                                                                                                                                                                                                                                  ; DDIOOECELL_X7_Y29_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_5                                                                                                                                                                                                                                                  ; DDIOOECELL_X9_Y29_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_6                                                                                                                                                                                                                                                  ; DDIOOECELL_X7_Y29_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_7                                                                                                                                                                                                                                                  ; DDIOOECELL_X5_Y29_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_8                                                                                                                                                                                                                                                  ; DDIOOECELL_X14_Y29_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|oe~_Duplicate_9                                                                                                                                                                                                                                                  ; DDIOOECELL_X14_Y29_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                          ; PLL_2                  ; 2520    ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1|wire_pll7_locked                                                                                                                                                                                                                          ; PLL_2                  ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_syspll:syspll|prev_reset                                                                                                                                                                                                                                                               ; FF_X27_Y23_N1          ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; DE0Qsys:u0|DE0Qsys_timer:timer|always0~0                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y14_N28     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_timer:timer|always0~1                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y14_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y14_N2      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                         ; LCCOMB_X15_Y14_N14     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                         ; LCCOMB_X15_Y14_N4      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                              ; LCCOMB_X11_Y15_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_regs:the_DE0Qsys_uart0_regs|control_wr_strobe                                                                                                                                                                                                                ; LCCOMB_X15_Y25_N10     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_regs:the_DE0Qsys_uart0_regs|tx_wr_strobe                                                                                                                                                                                                                     ; LCCOMB_X15_Y25_N26     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|got_new_char                                                                                                                                                                                                                         ; LCCOMB_X24_Y25_N12     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]~0                                                                                                                                                                             ; LCCOMB_X12_Y27_N22     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_tx:the_DE0Qsys_uart0_tx|always4~0                                                                                                                                                                                                                            ; LCCOMB_X29_Y25_N8      ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_tx:the_DE0Qsys_uart0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                      ; LCCOMB_X27_Y26_N6      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_waitrequest~0                                                                                                                                                                                                                                                  ; LCCOMB_X19_Y18_N14     ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|wait_rise                                                                                                                                                                                                                                                          ; LCCOMB_X19_Y18_N10     ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~2                                                                                                                                                                                                      ; LCCOMB_X30_Y21_N30     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                      ; LCCOMB_X30_Y21_N14     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                      ; LCCOMB_X30_Y21_N16     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                      ; LCCOMB_X30_Y21_N18     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                    ; FF_X30_Y21_N11         ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]~2                                                                                                                                                                                                  ; LCCOMB_X30_Y21_N8      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:button1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                              ; LCCOMB_X14_Y21_N0      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:button2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                              ; LCCOMB_X12_Y19_N16     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:dma_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                  ; LCCOMB_X19_Y16_N22     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                 ; LCCOMB_X12_Y20_N26     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                 ; LCCOMB_X16_Y21_N6      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                 ; LCCOMB_X16_Y21_N20     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                 ; LCCOMB_X16_Y16_N10     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                             ; LCCOMB_X12_Y17_N6      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                  ; LCCOMB_X14_Y20_N6      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                              ; LCCOMB_X22_Y17_N6      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                  ; LCCOMB_X22_Y8_N22      ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                               ; LCCOMB_X23_Y27_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                               ; LCCOMB_X23_Y27_N16     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                               ; LCCOMB_X23_Y27_N18     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                               ; LCCOMB_X23_Y27_N4      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                               ; LCCOMB_X23_Y27_N22     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                               ; LCCOMB_X23_Y27_N24     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                               ; LCCOMB_X23_Y27_N2      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                               ; LCCOMB_X23_Y27_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                 ; LCCOMB_X28_Y24_N22     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                               ; LCCOMB_X17_Y8_N0       ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                               ; LCCOMB_X17_Y8_N18      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                               ; LCCOMB_X17_Y8_N20      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                               ; LCCOMB_X17_Y8_N22      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                               ; LCCOMB_X17_Y8_N24      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                               ; LCCOMB_X19_Y8_N28      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                               ; LCCOMB_X17_Y8_N14      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                             ; FF_X21_Y8_N29          ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                           ; LCCOMB_X17_Y8_N30      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                                                                  ; LCCOMB_X22_Y8_N10      ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                   ; LCCOMB_X12_Y18_N20     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                          ; LCCOMB_X29_Y22_N12     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                        ; LCCOMB_X29_Y22_N0      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                ; LCCOMB_X16_Y17_N4      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_sc_fifo:uart0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                ; LCCOMB_X11_Y17_N6      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                     ; LCCOMB_X29_Y22_N22     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                         ; LCCOMB_X19_Y19_N4      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                                                                                    ; LCCOMB_X29_Y21_N12     ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                       ; LCCOMB_X29_Y21_N30     ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                          ; LCCOMB_X21_Y13_N2      ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~0                                                                                                                                                              ; LCCOMB_X19_Y11_N30     ; 73      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_master_agent:dma_read_master_translator_avalon_universal_master_0_agent|av_readdatavalid~0                                                                                                                                                                                       ; LCCOMB_X28_Y18_N24     ; 5       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_read_master_translator|always2~0                                                                                                                                                                                                                           ; LCCOMB_X28_Y11_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_read_master_translator|burstcount_register[5]~8                                                                                                                                                                                                            ; LCCOMB_X28_Y10_N20     ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|address_register[5]~70                                                                                                                                                                                                             ; LCCOMB_X22_Y13_N22     ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|address_register[5]~71                                                                                                                                                                                                             ; LCCOMB_X21_Y11_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~7                                                                                                                                                    ; LCCOMB_X30_Y21_N4      ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                              ; LCCOMB_X30_Y21_N0      ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~7                                                                                                                                             ; LCCOMB_X22_Y9_N4       ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                     ; LCCOMB_X22_Y8_N28      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~2                                                                                                                                                                                                                                       ; LCCOMB_X15_Y19_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~8                                                                                                                                                                                                                              ; LCCOMB_X26_Y9_N4       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                           ; LCCOMB_X29_Y10_N20     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[1]~8                                                                                                                                                                                                                                    ; LCCOMB_X21_Y13_N14     ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                              ; FF_X21_Y13_N1          ; 83      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                  ; FF_X11_Y22_N9          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0Qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                  ; FF_X11_Y22_N9          ; 1822    ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; DE0Qsys:u0|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                      ; LCCOMB_X19_Y26_N0      ; 3       ; Async. clear                          ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; DE0Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                      ; FF_X1_Y14_N17          ; 38      ; Async. clear                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                              ; JTAG_X1_Y15_N0         ; 183     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                              ; JTAG_X1_Y15_N0         ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; button_debouncer:button_debouncer_inst0|Equal0~6                                                                                                                                                                                                                                                          ; LCCOMB_X8_Y23_N4       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; button_debouncer:button_debouncer_inst0|data_out                                                                                                                                                                                                                                                          ; FF_X12_Y23_N9          ; 3       ; Async. clear                          ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                     ; FF_X35_Y18_N19         ; 71      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                          ; LCCOMB_X31_Y20_N4      ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                            ; LCCOMB_X31_Y20_N30     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                          ; LCCOMB_X33_Y18_N2      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                             ; LCCOMB_X33_Y16_N24     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X33_Y16_N28     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                                                             ; LCCOMB_X35_Y16_N22     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                                                            ; LCCOMB_X35_Y16_N26     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                                                                                                                                               ; LCCOMB_X35_Y17_N16     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                        ; LCCOMB_X35_Y19_N22     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~20                                                                                                                                                                                                                        ; LCCOMB_X31_Y20_N6      ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                  ; LCCOMB_X35_Y19_N26     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                      ; LCCOMB_X35_Y16_N10     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                      ; LCCOMB_X35_Y15_N4      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                       ; LCCOMB_X31_Y20_N0      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                  ; LCCOMB_X30_Y20_N22     ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                  ; LCCOMB_X31_Y20_N28     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                          ; FF_X35_Y19_N7          ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                         ; FF_X35_Y17_N29         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                          ; FF_X35_Y19_N11         ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                          ; FF_X35_Y17_N9          ; 46      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                          ; FF_X35_Y17_N13         ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                   ; LCCOMB_X35_Y19_N2      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                         ; FF_X35_Y19_N29         ; 29      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                     ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                 ; PIN_G21           ; 77      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; DE0Qsys:u0|DE0Qsys_dma:dma|reset_n                                                                                                       ; FF_X27_Y15_N11    ; 199     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1|wire_pll7_clk[0]                                                         ; PLL_2             ; 2520    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1|wire_pll7_clk[1]                                                         ; PLL_2             ; 1       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; DE0Qsys:u0|DE0Qsys_syspll:syspll|prev_reset                                                                                              ; FF_X27_Y23_N1     ; 2       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; DE0Qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X11_Y22_N9     ; 1822    ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; DE0Qsys:u0|altera_reset_controller:rst_controller_001|merged_reset~0                                                                     ; LCCOMB_X19_Y26_N0 ; 3       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; DE0Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out     ; FF_X1_Y14_N17     ; 38      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                             ; JTAG_X1_Y15_N0    ; 183     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; button_debouncer:button_debouncer_inst0|data_out                                                                                         ; FF_X12_Y23_N9     ; 3       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_address[2]                                                                                                                                                                                                                                                     ; 98      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_address[3]                                                                                                                                                                                                                                                     ; 87      ;
; DE0Qsys:u0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                              ; 83      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                               ; 80      ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_read_master_translator|internal_begintransfer                                                                                                                                                                                                              ; 75      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~0                                                                                                                                                              ; 73      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                     ; 71      ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                               ; 68      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                       ; 64      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[2]                                                                                                                                                                                                                                       ; 63      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                                                           ; 60      ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|end_beginbursttransfer~0                                                                                                                                                                                                           ; 57      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_address[4]                                                                                                                                                                                                                                                     ; 56      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_alu_result~12                                                                                                                                                                                                                                                      ; 53      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                               ; 53      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~1                                                                                                                                                                                       ; 49      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~0                                                                                                                                                                                       ; 49      ;
; DE0Qsys:u0|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[1]~8                                                                                                                                                                                                                                    ; 48      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                          ; 46      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|jtag_ram_access                                                                                                                            ; 46      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_state.000010000                                                                                                                                                                                                                                                ; 45      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_write                                                                                                                                                                                                                                                          ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                               ; 42      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[2]                                                                                                                                                         ; 42      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|DE0Qsys_sdram_ctrl_input_efifo_module:the_DE0Qsys_sdram_ctrl_input_efifo_module|rd_address                                                                                                                                                                       ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                          ; 41      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_new_inst                                                                                                                                                                                                                                                           ; 41      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|last_write_collision                                                                                                                                                                                                       ; 41      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|DE0Qsys_sdram_ctrl_input_efifo_module:the_DE0Qsys_sdram_ctrl_input_efifo_module|entry_0[40]~0                                                                                                                                                                    ; 41      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|DE0Qsys_sdram_ctrl_input_efifo_module:the_DE0Qsys_sdram_ctrl_input_efifo_module|entry_1[40]~0                                                                                                                                                                    ; 41      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|active_rnw~2                                                                                                                                                                                                                                                     ; 41      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                       ; 40      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[4]                                                                                                                                                                                                                                                              ; 39      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0Qsys_nios2cpu_jtag_debug_module_phy|virtual_state_sdr~0                                ; 39      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[3]                                                                                                                                                                                                                                       ; 38      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|address[8]                                                                                                                                                                                                 ; 37      ;
; DE0Qsys:u0|DE0Qsys_id_router_001:id_router_001|Equal3~0                                                                                                                                                                                                                                                   ; 36      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|av_ld_aligning_data                                                                                                                                                                                                                                                  ; 35      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_ld                                                                                                                                                                                                                                                            ; 35      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_state.000000010                                                                                                                                                                                                                                                ; 35      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|length_register_write                                                                                                                                                                                                                                                          ; 34      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_valid~0                                                                                                                                                                                                                                                            ; 34      ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_read_master_translator|first_burst_stalled                                                                                                                                                                                                                 ; 34      ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|address_register[5]~70                                                                                                                                                                                                             ; 33      ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_read_master_translator|burstcount_register[5]~8                                                                                                                                                                                                            ; 33      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_logic_op[0]                                                                                                                                                                                                                                                        ; 33      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|write_collision~4                                                                                                                                                                                                          ; 33      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; 33      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|control[2]                                                                                                                                                                                                                                                                     ; 33      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|control[1]                                                                                                                                                                                                                                                                     ; 33      ;
; DE0Qsys:u0|DE0Qsys_timer:timer|always0~1                                                                                                                                                                                                                                                                  ; 32      ;
; DE0Qsys:u0|DE0Qsys_timer:timer|always0~0                                                                                                                                                                                                                                                                  ; 32      ;
; DE0Qsys:u0|DE0Qsys_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                              ; 32      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_shift_rot_right                                                                                                                                                                                                                                               ; 32      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_src1~17                                                                                                                                                                                                                                                            ; 32      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_src2_use_imm                                                                                                                                                                                                                                                       ; 32      ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|address_register[5]~71                                                                                                                                                                                                             ; 32      ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_read_master_translator|always2~0                                                                                                                                                                                                                           ; 32      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_logic_op[1]                                                                                                                                                                                                                                                        ; 32      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                              ; 32      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|jtag_ram_rd_d1                                                                                                                             ; 32      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                           ; 31      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|saved_grant[1]                                                                                                                                                                                                                                       ; 31      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[31]~2                                                                                                                                                                                                                                                           ; 30      ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|always2~0                                                                                                                                                                                                                          ; 30      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                             ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                         ; 29      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                     ; 29      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                          ; 29      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_avalon_reg:the_DE0Qsys_nios2cpu_nios2_avalon_reg|Equal1~0                                                                                                                           ; 28      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_logic                                                                                                                                                                                                                                                         ; 28      ;
; DE0Qsys:u0|DE0Qsys_id_router_001:id_router_001|Equal3~2                                                                                                                                                                                                                                                   ; 28      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_001:rsp_xbar_demux_002|src1_valid~0                                                                                                                                                                                                                                     ; 28      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_alu_sub                                                                                                                                                                                                                                                            ; 28      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_001:rsp_xbar_demux_002|src0_valid~0                                                                                                                                                                                                                                     ; 28      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                       ; 28      ;
; DE0Qsys:u0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                ; 28      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|saved_grant[2]                                                                                                                                                                                                                                       ; 28      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_avalon_reg:the_DE0Qsys_nios2cpu_nios2_avalon_reg|oci_ienable[24]                                                                                                                    ; 27      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                      ; 27      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_valid                                                                                                                                                                                                                                                              ; 27      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|control[0]                                                                                                                                                                                                                                                                     ; 27      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_waitrequest~0                                                                                                                                                                                                                                                  ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                               ; 26      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|p1_writeaddress~2                                                                                                                                                                                                                                                              ; 26      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|p1_readaddress~2                                                                                                                                                                                                                                                               ; 26      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|Equal2~2                                                                                                                                                                                                                                                                       ; 26      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_001:rsp_xbar_demux|src0_valid~0                                                                                                                                                                                                                                         ; 26      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|flush_fifo                                                                                                                                                                                                                                                                     ; 26      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                                                                                    ; 26      ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_regs:the_DE0Qsys_uart0_regs|Equal1~0                                                                                                                                                                                                                         ; 26      ;
; DE0Qsys:u0|altera_merlin_master_agent:apb_m0_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                                                                                  ; 26      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|Equal2~1                                                                                                                                                                                                                                                                       ; 25      ;
; DE0Qsys:u0|DE0Qsys_id_router_003:id_router_003|Equal3~1                                                                                                                                                                                                                                                   ; 25      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|use_reg                                                                                                                                                                                                                                                            ; 25      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writelength[0]~0                                                                                                                                                                                                                                                               ; 24      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_src1~16                                                                                                                                                                                                                                                            ; 24      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[2]                                                                                                                                                                                                                                                              ; 24      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|Equal2~0                                                                                                                                                                                                                                                                       ; 24      ;
; DE0Qsys:u0|DE0Qsys_id_router_003:id_router_003|Equal3~2                                                                                                                                                                                                                                                   ; 24      ;
; DE0Qsys:u0|altera_merlin_slave_translator:nios2cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                 ; 24      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                                                                  ; 24      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|wait_rise                                                                                                                                                                                                                                                          ; 24      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|refresh_request                                                                                                                                                                                                                                                  ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                             ; 23      ;
; ~GND                                                                                                                                                                                                                                                                                                      ; 23      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                             ; 23      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                             ; 23      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                             ; 23      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[15]                                                                                                                                                                                                                                                             ; 23      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[14]                                                                                                                                                                                                                                                             ; 23      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                             ; 23      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                             ; 23      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_001:rsp_xbar_demux|src1_valid~0                                                                                                                                                                                                                                         ; 23      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                             ; 23      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|saved_grant[3]                                                                                                                                                                                                                                       ; 23      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|src_data[80]~48                                                                                                                                                                                                                                      ; 22      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                    ; 22      ;
; DE0Qsys:u0|DE0Qsys_id_router_001:id_router_001|Equal3~1                                                                                                                                                                                                                                                   ; 22      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                       ; 22      ;
; DE0Qsys:u0|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                   ; 22      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                    ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                              ; 21      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                                                                          ; 21      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][70]                                                                                                                                                                                 ; 21      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][90]                                                                                                                                                                                 ; 21      ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                ; 21      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                  ; 20      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[3]                                                                                                                                                                                                                                                              ; 20      ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                          ; 20      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                   ; 20      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_state.000000001                                                                                                                                                                                                                                                ; 20      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_address[5]                                                                                                                                                                                                                                                     ; 20      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_address[7]                                                                                                                                                                                                                                                     ; 20      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_address[6]                                                                                                                                                                                                                                                     ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                              ; 19      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                               ; 19      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                               ; 19      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                               ; 19      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                               ; 19      ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_regs:the_DE0Qsys_uart0_regs|Equal1~2                                                                                                                                                                                                                         ; 19      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                               ; 19      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                               ; 19      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[21]                                                                                                                                                                                                                                                             ; 19      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                               ; 19      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                               ; 19      ;
; DE0Qsys:u0|altera_merlin_width_adapter:width_adapter_001|always9~0                                                                                                                                                                                                                                        ; 19      ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                     ; 19      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|always5~2                                                                                                                                                                                                                                                        ; 18      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|av_fill_bit~1                                                                                                                                                                                                                                                        ; 18      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_tck:the_DE0Qsys_nios2cpu_jtag_debug_module_tck|sr[30]~21                      ; 18      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_valid                                                                                                                                                                                                                                                              ; 18      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[16]                                                                                                                                                                                                                                                             ; 18      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[11]                                                                                                                                                                                                                                                             ; 18      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[5]                                                                                                                                                                                                                                                              ; 18      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[1]                                                                                                                                                                                                                                                              ; 18      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_state.001000000                                                                                                                                                                                                                                                ; 18      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr~0                                                                                                                                                                                                                                                         ; 18      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                                       ; 17      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                      ; 17      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[0]                                                                                                                                                                                                                                                              ; 17      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                    ; 17      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                    ; 17      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|src_data[40]                                                                                                                                                                                                                                             ; 17      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|src_data[39]                                                                                                                                                                                                                                             ; 17      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|rsp_readdatavalid                                                                                                                                                                                                                                                  ; 17      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                    ; 17      ;
; button_debouncer:button_debouncer_inst0|counter[0]                                                                                                                                                                                                                                                        ; 17      ;
; DE0Qsys:u0|DE0Qsys_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                         ; 16      ;
; DE0Qsys:u0|DE0Qsys_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                         ; 16      ;
; DE0Qsys:u0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~2                                                                                                                                                                                                                                       ; 16      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                               ; 16      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                               ; 16      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                               ; 16      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                               ; 16      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                               ; 16      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                               ; 16      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                               ; 16      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                               ; 16      ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_regs:the_DE0Qsys_uart0_regs|Equal1~3                                                                                                                                                                                                                         ; 16      ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                             ; 16      ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                            ; 16      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_tck:the_DE0Qsys_nios2cpu_jtag_debug_module_tck|sr~19                          ; 16      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_src2_lo~0                                                                                                                                                                                                                                                          ; 16      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|src_data[38]                                                                                                                                                                                                                                             ; 16      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_data[15]~0                                                                                                                                                                                                                                                     ; 16      ;
; DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                 ; 16      ;
; button_debouncer:button_debouncer_inst0|Equal0~5                                                                                                                                                                                                                                                          ; 16      ;
; button_debouncer:button_debouncer_inst0|Equal0~4                                                                                                                                                                                                                                                          ; 16      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 16      ;
; DE0Qsys:u0|altera_merlin_slave_translator:uart0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                   ; 16      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|fifo_empty                                                                                                                                                                                                                 ; 16      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|read_read_n                                                                                                                                                                                                                                                                    ; 16      ;
; DE0Qsys:u0|altera_merlin_slave_translator:led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                     ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                          ; 15      ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                                          ; 15      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_src2_hi~0                                                                                                                                                                                                                                                          ; 15      ;
; DE0Qsys:u0|DE0Qsys_id_router_003:id_router_003|Equal3~0                                                                                                                                                                                                                                                   ; 15      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|Equal0~4                                                                                                                                                                                                                                                         ; 15      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_state.000                                                                                                                                                                                                                                                      ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                 ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                 ; 14      ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                           ; 14      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[12]                                                                                                                                                                                                                                                             ; 14      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_mem_write:the_DE0Qsys_dma_mem_write|fifo_read                                                                                                                                                                                                                      ; 14      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][90]                                                                                                                                                                                                     ; 14      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][91]                                                                                                                                                                                                     ; 14      ;
; DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                              ; 14      ;
; DE0Qsys:u0|altera_merlin_slave_translator:hex3_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                    ; 14      ;
; DE0Qsys:u0|altera_merlin_slave_translator:hex2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                    ; 14      ;
; DE0Qsys:u0|altera_merlin_slave_translator:hex1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                    ; 14      ;
; DE0Qsys:u0|altera_merlin_slave_translator:hex0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                    ; 14      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|init_done                                                                                                                                                                                                                                                        ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                 ; 13      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~2                                                                                                                                                                                                      ; 13      ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                                               ; 13      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                      ; 13      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                      ; 13      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                             ; 13      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                      ; 13      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[13]                                                                                                                                                                                                                                                             ; 13      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|Equal2~0                                                                                                                                                                                                                                                             ; 13      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_br_cmp                                                                                                                                                                                                                                                        ; 13      ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_read_data_mux:the_DE0Qsys_dma_read_data_mux|read_data_mux_input~1                                                                                                                                                                                                  ; 13      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                 ; 13      ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_tx:the_DE0Qsys_uart0_tx|do_load_shifter                                                                                                                                                                                                                      ; 13      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_tck:the_DE0Qsys_nios2cpu_jtag_debug_module_tck|sr[1]~13                       ; 13      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_writedata[0]                                                                                                                                                                                                                                                   ; 13      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][89]~0                                                                                                                                                                                            ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                         ; 12      ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|Equal0~3                                                                                                                                                                                                                             ; 12      ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|got_new_char                                                                                                                                                                                                                         ; 12      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                 ; 12      ;
; DE0Qsys:u0|DE0Qsys_rsp_xbar_mux:rsp_xbar_mux|src_payload~0                                                                                                                                                                                                                                                ; 12      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                             ; 12      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[8]                                                                                                                                                                                                                                                              ; 12      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[1]                                                                                                                                                         ; 12      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_rdctl_inst                                                                                                                                                                                                                                                    ; 12      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                ; 12      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[63]                                                                                                                                                             ; 12      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[2]                                                                                                                                                     ; 12      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_state.101                                                                                                                                                                                                                                                      ; 12      ;
; DE0Qsys:u0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                                ; 12      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[0]~3                                                                                                                                                                                                                                                      ; 12      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_state.100000000                                                                                                                                                                                                                                                ; 12      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_writedata[3]                                                                                                                                                                                                                                                   ; 12      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_writedata[2]                                                                                                                                                                                                                                                   ; 12      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_writedata[1]                                                                                                                                                                                                                                                   ; 12      ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|do_start_rx                                                                                                                                                                                                                          ; 11      ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_regs:the_DE0Qsys_uart0_regs|Equal1~5                                                                                                                                                                                                                         ; 11      ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                            ; 11      ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                          ; 11      ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_tx:the_DE0Qsys_uart0_tx|always4~0                                                                                                                                                                                                                            ; 11      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                                                                              ; 11      ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~7                                                                                                                                             ; 11      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                     ; 11      ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                             ; 11      ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~2                                                                                                                                             ; 11      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                                                                          ; 11      ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|saved_grant[0]                                                                                                                                                                                                                                       ; 11      ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                     ; 11      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_state.011                                                                                                                                                                                                                                                      ; 11      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_addr[0]~1                                                                                                                                                                                                                                                      ; 11      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_state.000001000                                                                                                                                                                                                                                                ; 11      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|DE0Qsys_sdram_ctrl_input_efifo_module:the_DE0Qsys_sdram_ctrl_input_efifo_module|entries[0]                                                                                                                                                                       ; 11      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|pending~9                                                                                                                                                                                                                                                        ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                           ; 10      ;
; DE0Qsys:u0|DE0Qsys_led:led|always0~4                                                                                                                                                                                                                                                                      ; 10      ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]~0                                                                                                                                                                             ; 10      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                             ; 10      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[7]                                                                                                                                                                                                                                                              ; 10      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                                                                                  ; 10      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                                                                                  ; 10      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                                                                                  ; 10      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[6]                                                                                                                                                  ; 10      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[7]                                                                                                                                                  ; 10      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[8]                                                                                                                                                  ; 10      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[9]                                                                                                                                                  ; 10      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                                                                                  ; 10      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|Equal132~0                                                                                                                                                                                                                                                           ; 10      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|waitrequest                                                                                                                                ; 10      ;
; DE0Qsys:u0|altera_merlin_slave_translator:sw_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                      ; 10      ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_read                                                                                                                                                                                                                                                               ; 10      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                             ; 10      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_state.010                                                                                                                                                                                                                                                      ; 10      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[1]                                                                                                                                                     ; 10      ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|m0_read~0                                                                                                                                                                                                    ; 10      ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[45]                                                                                                                                                             ; 10      ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_regs:the_DE0Qsys_uart0_regs|control_wr_strobe                                                                                                                                                                                                                ; 10      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|DE0Qsys_sdram_ctrl_input_efifo_module:the_DE0Qsys_sdram_ctrl_input_efifo_module|Equal1~0                                                                                                                                                                         ; 10      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_addr[11]                                                                                                                                                                                                                                                       ; 10      ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|DE0Qsys_sdram_ctrl_input_efifo_module:the_DE0Qsys_sdram_ctrl_input_efifo_module|entries[1]                                                                                                                                                                       ; 10      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_writedata[7]                                                                                                                                                                                                                                                   ; 10      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_writedata[6]                                                                                                                                                                                                                                                   ; 10      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_writedata[5]                                                                                                                                                                                                                                                   ; 10      ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_writedata[4]                                                                                                                                                                                                                                                   ; 10      ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][107]~0                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                           ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                           ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                           ; 9       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_alu_result[31]~27                                                                                                                                                                                                                                                  ; 9       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_alu_result[31]~26                                                                                                                                                                                                                                                  ; 9       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|Equal2~3                                                                                                                                                                                                                                                                       ; 9       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[6]                                                                                                                                                                                                                                                              ; 9       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_jmp_direct                                                                                                                                                                                                                                                    ; 9       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|write                                                                                                                                                                                                      ; 9       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|status[1]                                                                                                                                                                                                                                                                      ; 9       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_003:cmd_xbar_demux_003|WideOr0                                                                                                                                                                                                                                          ; 9       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_break                                                                                                                                                                                                                                                         ; 9       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_read_data_mux:the_DE0Qsys_dma_read_data_mux|read_data_mux_input~0                                                                                                                                                                                                  ; 9       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                                                                           ; 9       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_read_data_mux:the_DE0Qsys_dma_read_data_mux|fifo_wr_data[0]~4                                                                                                                                                                                                      ; 9       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|hbreak_enabled                                                                                                                                                                                                                                                       ; 9       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|src_payload~1                                                                                                                                                                                                                                        ; 9       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|burstcount[7]                                                                                                                                                                                                                                                                  ; 9       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|burstcount[6]                                                                                                                                                                                                                                                                  ; 9       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|burstcount[5]                                                                                                                                                                                                                                                                  ; 9       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|burstcount[4]                                                                                                                                                                                                                                                                  ; 9       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|burstcount[3]                                                                                                                                                                                                                                                                  ; 9       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|burstcount[2]                                                                                                                                                                                                                                                                  ; 9       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|burstcount[1]                                                                                                                                                                                                                                                                  ; 9       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_tx:the_DE0Qsys_uart0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                      ; 9       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][62]                                                                                                                                                                                                     ; 9       ;
; DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                    ; 9       ;
; DE0Qsys:u0|altera_merlin_master_agent:nios2cpu_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                                            ; 9       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|i_read                                                                                                                                                                                                                                                               ; 9       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                        ; 9       ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|WideOr0                                                                                                                                                                                                      ; 9       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                               ; 9       ;
; DE0Qsys:u0|altera_merlin_slave_translator:sw_s1_translator|read_latency_shift_reg~1                                                                                                                                                                                                                       ; 9       ;
; DE0Qsys:u0|altera_merlin_traffic_limiter:limiter_001|suppress~0                                                                                                                                                                                                                                           ; 9       ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_read                                                                                                                                                                                                                                                           ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                 ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                            ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|f_select                                                                                                                                                                                                                                                         ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~118                                                                                                                                                                                                 ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~98                                                                                                                                                                                                  ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~78                                                                                                                                                                                                  ; 8       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|wdata[4]~0                                                                                                                                                                                                   ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~58                                                                                                                                                                                                  ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[7]                                                                                                                                                                                                                                                       ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[15]                                                                                                                                                                                                                                                      ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[14]                                                                                                                                                                                                                                                      ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[6]                                                                                                                                                                                                                                                       ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[13]                                                                                                                                                                                                                                                      ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[5]                                                                                                                                                                                                                                                       ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[4]                                                                                                                                                                                                                                                       ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[12]                                                                                                                                                                                                                                                      ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[11]                                                                                                                                                                                                                                                      ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[3]                                                                                                                                                                                                                                                       ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[10]                                                                                                                                                                                                                                                      ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[2]                                                                                                                                                                                                                                                       ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[9]                                                                                                                                                                                                                                                       ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[1]                                                                                                                                                                                                                                                       ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[0]                                                                                                                                                                                                                                                       ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|za_data[8]                                                                                                                                                                                                                                                       ; 8       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~38                                                                                                                                                                                                  ; 8       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_burstwrap_reg[0]                                                                                                                                                        ; 8       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                ; 8       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                      ; 8       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|src_payload~32                                                                                                                                                                                                                                       ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~18                                                                                                                                                                                                  ; 8       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_read_data_mux:the_DE0Qsys_dma_read_data_mux|fifo_wr_data~36                                                                                                                                                                                                        ; 8       ;
; DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                         ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~2                                                                                                                                                                                                   ; 8       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_uncompressed_read_reg                                                                                                                                                    ; 8       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_regs:the_DE0Qsys_uart0_regs|tx_wr_strobe                                                                                                                                                                                                                     ; 8       ;
; DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~7                                                                                                                                                    ; 8       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_exception                                                                                                                                                                                                                                                     ; 8       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[0]                                                                                                                                                                                                                                                            ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:dma_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                    ; 8       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|burstcount[0]                                                                                                                                                                                                                                                                  ; 8       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|control[3]                                                                                                                                                                                                                                                                     ; 8       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_read_data_mux:the_DE0Qsys_dma_read_data_mux|Equal4~1                                                                                                                                                                                                               ; 8       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_read_data_mux:the_DE0Qsys_dma_read_data_mux|fifo_wr_data[0]~5                                                                                                                                                                                                      ; 8       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_read_data_mux:the_DE0Qsys_dma_read_data_mux|fifo_wr_data[0]~2                                                                                                                                                                                                      ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                             ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                 ; 8       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                         ; 8       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[0]                                                                                                                                                     ; 8       ;
; DE0Qsys:u0|altera_merlin_master_translator:nios2cpu_data_master_translator|uav_write                                                                                                                                                                                                                      ; 8       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_mem_read:the_DE0Qsys_dma_mem_read|read_select                                                                                                                                                                                                                      ; 8       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|src_payload~0                                                                                                                                                                                                                                        ; 8       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[44]                                                                                                                                                             ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:button2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:button1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:uart0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                  ; 8       ;
; DE0Qsys:u0|altera_merlin_master_agent:apb_m0_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                                                          ; 8       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_state.010000000                                                                                                                                                                                                                                                ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                    ; 8       ;
; DE0Qsys:u0|DE0Qsys_hex0:hex3|always0~0                                                                                                                                                                                                                                                                    ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                   ; 8       ;
; DE0Qsys:u0|DE0Qsys_hex0:hex2|always0~1                                                                                                                                                                                                                                                                    ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                   ; 8       ;
; DE0Qsys:u0|DE0Qsys_hex0:hex1|always0~1                                                                                                                                                                                                                                                                    ; 8       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                   ; 8       ;
; DE0Qsys:u0|DE0Qsys_hex0:hex0|always0~2                                                                                                                                                                                                                                                                    ; 8       ;
; DE0Qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                        ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                     ; 7       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|wraddress[2]~23                                                                                                                                                                                                            ; 7       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~42                                                                                                                                                                                                         ; 7       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|av_fill_bit~0                                                                                                                                                                                                                                                        ; 7       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_ld_signed                                                                                                                                                                                                                                                     ; 7       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                              ; 7       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~28                                                                                                                                                                                                         ; 7       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~14                                                                                                                                                                                                         ; 7       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|estimated_wraddress[1]~9                                                                                                                                                                                                   ; 7       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[72]                                                                                                                                                             ; 7       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[73]                                                                                                                                                             ; 7       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                              ; 7       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|Equal2~1                                                                                                                                                                                                                                                             ; 7       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|MonAReg[3]                                                                                                                                 ; 7       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|MonAReg[4]                                                                                                                                 ; 7       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|MonAReg[2]                                                                                                                                 ; 7       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[51]~0                                                                                                                                                          ; 7       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|src_data[80]~2                                                                                                                                                                                                                                       ; 7       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                                                                          ; 7       ;
; DE0Qsys:u0|altera_merlin_master_translator:nios2cpu_data_master_translator|av_waitrequest~2                                                                                                                                                                                                               ; 7       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                                                                              ; 7       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[6]                                                                                                                                              ; 7       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[7]                                                                                                                                              ; 7       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[8]                                                                                                                                              ; 7       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[9]                                                                                                                                              ; 7       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                                                                              ; 7       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                                                                              ; 7       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|src_payload~12                                                                                                                                                                                                                                       ; 7       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|WideOr1                                                                                                                                                                                                                                              ; 7       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_read_data_mux:the_DE0Qsys_dma_read_data_mux|Equal4~0                                                                                                                                                                                                               ; 7       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_read_data_mux:the_DE0Qsys_dma_read_data_mux|readdata_mux_select[1]                                                                                                                                                                                                 ; 7       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                        ; 7       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux:cmd_xbar_demux|src1_valid                                                                                                                                                                                                                                               ; 7       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[35]                  ; 7       ;
; DE0Qsys:u0|altera_merlin_slave_translator:button2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                 ; 7       ;
; DE0Qsys:u0|altera_merlin_slave_translator:button1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                 ; 7       ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|end_begintransfer                                                                                                                                                                                                                  ; 7       ;
; DE0Qsys:u0|DE0Qsys_addr_router_001:addr_router_003|Equal0~6                                                                                                                                                                                                                                               ; 7       ;
; DE0Qsys:u0|altera_merlin_master_translator:nios2cpu_instruction_master_translator|read_accepted                                                                                                                                                                                                           ; 7       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                     ; 7       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                     ; 7       ;
; DE0Qsys:u0|DE0Qsys_addr_router_004:addr_router_004|src_channel[2]~2                                                                                                                                                                                                                                       ; 7       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                               ; 7       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0Qsys_nios2cpu_jtag_debug_module_phy|virtual_state_cdr                                  ; 7       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_state.000100000                                                                                                                                                                                                                                                ; 7       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_state.000000100                                                                                                                                                                                                                                                ; 7       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|Selector31~0                                                                                                                                                                                                                                                     ; 7       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|pending~10                                                                                                                                                                                                                                                       ; 7       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                   ; 7       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_alu_result[12]                                                                                                                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                 ; 6       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                 ; 6       ;
; DE0Qsys:u0|DE0Qsys_rsp_xbar_mux_002:rsp_xbar_mux_002|src_payload~48                                                                                                                                                                                                                                       ; 6       ;
; DE0Qsys:u0|DE0Qsys_timer:timer|period_l_wr_strobe~3                                                                                                                                                                                                                                                       ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_avalon_reg:the_DE0Qsys_nios2cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                    ; 6       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                 ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_ctrl_b_is_dst~1                                                                                                                                                                                                                                                    ; 6       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                   ; 6       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[0]                                                                             ; 6       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                         ; 6       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                                                                                                                                                                             ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_ctrl_shift_logical~0                                                                                                                                                                                                                                               ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_valid                                                                                                                                                                                                                                                              ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|Equal0~0                                                                                                                                   ; 6       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                           ; 6       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                       ; 6       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_tx:the_DE0Qsys_uart0_tx|tx_ready                                                                                                                                                                                                                             ; 6       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                        ; 6       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                       ; 6       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                        ; 6       ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|first_burst_stalled                                                                                                                                                                                                                ; 6       ;
; DE0Qsys:u0|altera_merlin_traffic_limiter:limiter|response_accepted~1                                                                                                                                                                                                                                      ; 6       ;
; DE0Qsys:u0|altera_merlin_master_agent:dma_read_master_translator_avalon_universal_master_0_agent|av_waitrequest~0                                                                                                                                                                                         ; 6       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|update_grant~0                                                                                                                                                                                                                                       ; 6       ;
; DE0Qsys:u0|altera_merlin_master_agent:dma_read_master_translator_avalon_universal_master_0_agent|av_readdatavalid~0                                                                                                                                                                                       ; 6       ;
; DE0Qsys:u0|altera_merlin_slave_translator:syspll_pll_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                           ; 6       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                          ; 6       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_count[1]                                                                                                                                                                                                                                                       ; 6       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_count[0]                                                                                                                                                                                                                                                       ; 6       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_002:cmd_xbar_demux_002|src1_valid~0                                                                                                                                                                                                                                     ; 6       ;
; DE0Qsys:u0|altera_merlin_master_translator:nios2cpu_data_master_translator|uav_read                                                                                                                                                                                                                       ; 6       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_003:cmd_xbar_demux_003|src0_valid~0                                                                                                                                                                                                                                     ; 6       ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                   ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[3]                                                                                                                                                                                                                                                       ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[1]                                                                                                                                                                                                                                                       ; 6       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                        ; 6       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[62]                                                                                                                                                         ; 6       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[10]                                                                                                                                                                                                                                                               ; 6       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_003:cmd_xbar_demux_003|src1_valid~0                                                                                                                                                                                                                                     ; 6       ;
; DE0Qsys:u0|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                                    ; 6       ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_read_master_translator|end_begintransfer                                                                                                                                                                                                                   ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_test_bench:the_DE0Qsys_nios2cpu_test_bench|d_write                                                                                                                                                                                                  ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc[23]                                                                                                                                                                                                                                                             ; 6       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~1                                                                                                                                                          ; 6       ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|wr_reg_waitrequest                                                                                                                                                                                                                                                 ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[0]                                                                                                                                                                                                                                                       ; 6       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                          ; 6       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_count[2]                                                                                                                                                                                                                                                       ; 6       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_count[1]                                                                                                                                                                                                                                                       ; 6       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                  ; 6       ;
; DE0Qsys:u0|DE0Qsys_addr_router_004:addr_router_004|Equal10~0                                                                                                                                                                                                                                              ; 6       ;
; DE0Qsys:u0|DE0Qsys_addr_router_004:addr_router_004|Equal8~0                                                                                                                                                                                                                                               ; 6       ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                                                                                                                               ; 6       ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                               ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_alu_result[4]                                                                                                                                                                                                                                                      ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_alu_result[5]                                                                                                                                                                                                                                                      ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_alu_result[2]                                                                                                                                                                                                                                                      ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_alu_result[3]                                                                                                                                                                                                                                                      ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_alu_result[6]                                                                                                                                                                                                                                                      ; 6       ;
; DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                      ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_alu_result[25]                                                                                                                                                                                                                                                     ; 6       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc[10]                                                                                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~20                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~0                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                   ; 5       ;
; DE0Qsys:u0|DE0Qsys_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                          ; 5       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                                               ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|p1_dma_ctl_readdata~2                                                                                                                                                                                                                                                          ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                  ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[5]                                                                             ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[4]                                                                             ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[3]                                                                             ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[2]                                                                             ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[1]                                                                             ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[0]                                                                             ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_dst_regnum[4]~1                                                                                                                                                                                                                                                    ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[1]                                                                             ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[2]                                                                             ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[3]                                                                             ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[4]                                                                             ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[5]                                                                             ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[17]                  ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[1]                                                                                                                                                                                             ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|hbreak_req~0                                                                                                                                                                                                                                                         ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_status_reg_pie                                                                                                                                                                                                                                                     ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_ctrl_crst~0                                                                                                                                                                                                                                                        ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                              ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_avalon_reg:the_DE0Qsys_nios2cpu_nios2_avalon_reg|Equal0~2                                                                                                                           ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[8]                                                                                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                                                                                                                                                                    ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_arith_result[1]~6                                                                                                                                                                                                                                                  ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_arith_result[0]~5                                                                                                                                                                                                                                                  ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[9]                                                                                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_regs:the_DE0Qsys_uart0_regs|Equal1~1                                                                                                                                                                                                                         ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                        ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                        ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                        ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                        ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                        ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                        ; 5       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_uncompressed_read_reg                                                                                                                                                ; 5       ;
; DE0Qsys:u0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                           ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[10]                                                                                                                                                                                                                                                      ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[11]                                                                                                                                                                                                                                                      ; 5       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~13                                                                                                                                                                                                                                           ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[13]                                                                                                                                                                                                                                                      ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[15]                                                                                                                                                                                                                                                      ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writelength_eq_0                                                                                                                                                                                                                                                               ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[14]                                                                                                                                                                                                                                                      ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[1]                                                                                                                                                                                                                                                            ; 5       ;
; DE0Qsys:u0|altera_merlin_slave_translator:dma_control_port_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                     ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|done_write                                                                                                                                                                                                                                                                     ; 5       ;
; DE0Qsys:u0|altera_merlin_width_adapter:width_adapter|in_ready~0                                                                                                                                                                                                                                           ; 5       ;
; DE0Qsys:u0|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                             ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_read_data_mux:the_DE0Qsys_dma_read_data_mux|readdata_mux_select[0]                                                                                                                                                                                                 ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                        ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                        ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                    ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                   ; 5       ;
; DE0Qsys:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_count[0]~0                                                                                                                                                                                                                                                     ; 5       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_count[2]                                                                                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                                                                                             ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                              ; 5       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~3                                                                                                                                                              ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[1]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[1]~0                                                                                                                                                                                                              ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[7]                                                                                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[6]                                                                                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[5]                                                                                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[4]                                                                                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[2]                                                                                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[4]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc[3]                                                                                                                                                                                                                                                              ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[5]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[7]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[2]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[3]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[6]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:apb_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                    ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[34]                  ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|av_waitrequest~0                                                                                                                                                                                                                                                   ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[20]                                                                                                                                                                                                                                                               ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[13]                                                                                                                                                                                                                                                               ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[12]                                                                                                                                                                                                                                                               ; 5       ;
; DE0Qsys:u0|DE0Qsys_addr_router_001:addr_router_001|Equal0~4                                                                                                                                                                                                                                               ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[16]                                                                                                                                                                                                                                                               ; 5       ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|end_beginbursttransfer                                                                                                                                                                                                             ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[11]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[15]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[17]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[18]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[19]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[21]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[22]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[14]                                                                                                                                                                                                                                                                ; 5       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_002:cmd_xbar_demux_002|src3_valid~0                                                                                                                                                                                                                                     ; 5       ;
; DE0Qsys:u0|DE0Qsys_addr_router_002:addr_router_002|Equal0~4                                                                                                                                                                                                                                               ; 5       ;
; DE0Qsys:u0|altera_merlin_master_translator:nios2cpu_data_master_translator|write_accepted                                                                                                                                                                                                                 ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc[9]                                                                                                                                                                                                                                                              ; 5       ;
; DE0Qsys:u0|DE0Qsys_syspll:syspll|wire_pfdena_reg_ena~0                                                                                                                                                                                                                                                    ; 5       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|LessThan1~0                                                                                                                                                                                                                                                      ; 5       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|Selector25~0                                                                                                                                                                                                                                                     ; 5       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_count[3]                                                                                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|comb~0                                                                                                                                                                                                                                                           ; 5       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_regs:the_DE0Qsys_uart0_regs|control_wr_strobe~0                                                                                                                                                                                                              ; 5       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[63]                                                                                                                                                         ; 5       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                           ; 5       ;
; DE0Qsys:u0|DE0Qsys_addr_router_004:addr_router_004|Equal6~0                                                                                                                                                                                                                                               ; 5       ;
; DE0Qsys:u0|DE0Qsys_addr_router_004:addr_router_004|Equal9~0                                                                                                                                                                                                                                               ; 5       ;
; DE0Qsys:u0|DE0Qsys_timer:timer|period_l_wr_strobe~2                                                                                                                                                                                                                                                       ; 5       ;
; DE0Qsys:u0|DE0Qsys_addr_router_004:addr_router_004|Equal7~0                                                                                                                                                                                                                                               ; 5       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|f_pop                                                                                                                                                                                                                                                            ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[2]                                                                                                                                                                                                                                                            ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[3]                                                                                                                                                                                                                                                            ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[4]                                                                                                                                                                                                                                                            ; 5       ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|burstcount_register[2]                                                                                                                                                                                                             ; 5       ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[9]                                                                                                                               ; 5       ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[7]                                                                                                                               ; 5       ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[8]                                                                                                                               ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_alu_result[8]                                                                                                                                                                                                                                                      ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc[2]                                                                                                                                                                                                                                                              ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_alu_result[7]                                                                                                                                                                                                                                                      ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc[5]                                                                                                                                                                                                                                                              ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc[0]                                                                                                                                                                                                                                                              ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc[1]                                                                                                                                                                                                                                                              ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc[4]                                                                                                                                                                                                                                                              ; 5       ;
; DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                                      ; 5       ;
; DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[7]                                                                                                                                      ; 5       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc[8]                                                                                                                                                                                                                                                              ; 5       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~7                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                          ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux:cmd_xbar_demux|src0_valid                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux:cmd_xbar_demux|src2_valid                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux:cmd_xbar_demux|src3_valid                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|readdata~0                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|DE0Qsys_timer:timer|Equal0~10                                                                                                                                                                                                                                                                  ; 4       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|rx_char_ready                                                                                                                                                                                                                        ; 4       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_regs:the_DE0Qsys_uart0_regs|Equal1~4                                                                                                                                                                                                                         ; 4       ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_writedata[8]                                                                                                                                                                                                                                                   ; 4       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|rx_overrun                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|break_detect                                                                                                                                                                                                                         ; 4       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|framing_error                                                                                                                                                                                                                        ; 4       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_tx:the_DE0Qsys_uart0_tx|tx_overrun                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_control_rd_data[1]~3                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|read~0                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[31]~1                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                   ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|Equal2~5                                                                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|Equal2~3                                                                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[17]                                                                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[18]                                                                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[19]                                                                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[20]                                                                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_br_nxt~0                                                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[26]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[27]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[28]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[29]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[30]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_agent:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|local_read~1                                                                                                                                                                                    ; 4       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                              ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|av_ld_align_cycle[0]                                                                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:dma_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                  ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~1                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                   ; 4       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[90]                                                                                                                                                         ; 4       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[91]                                                                                                                                                         ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|Equal101~2                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_avalon_reg:the_DE0Qsys_nios2cpu_nios2_avalon_reg|Equal0~1                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_avalon_reg:the_DE0Qsys_nios2cpu_nios2_avalon_reg|Equal0~0                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|address[0]                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                        ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~25                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_count[0]                                                                                                                                                                                                                                                       ; 4       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_refs[0]                                                                                                                                                                                                                                                        ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|Add0~3                                                                                                                                                         ; 4       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[1]                                                                                                                                                  ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~24                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_IDLE                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|always3~0                                                                                                                                                                   ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                                                              ; 4       ;
; DE0Qsys:u0|DE0Qsys_rsp_xbar_mux_001:rsp_xbar_mux_003|src_payload~12                                                                                                                                                                                                                                       ; 4       ;
; DE0Qsys:u0|DE0Qsys_rsp_xbar_mux_001:rsp_xbar_mux_003|src_payload~11                                                                                                                                                                                                                                       ; 4       ;
; DE0Qsys:u0|DE0Qsys_rsp_xbar_mux_001:rsp_xbar_mux_003|src_payload~7                                                                                                                                                                                                                                        ; 4       ;
; DE0Qsys:u0|DE0Qsys_rsp_xbar_mux_001:rsp_xbar_mux_003|src_payload~6                                                                                                                                                                                                                                        ; 4       ;
; DE0Qsys:u0|DE0Qsys_rsp_xbar_mux_001:rsp_xbar_mux_003|src_payload~4                                                                                                                                                                                                                                        ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~23                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~22                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~21                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~20                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~19                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[1]                                                                                                                                                     ; 4       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[70]~0                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[23]                                                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[12]                                                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[16]                                                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[17]                                                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[18]                                                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[19]                                                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[20]                                                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[21]                                                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|d_writedata[22]                                                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|altera_merlin_master_translator:nios2cpu_data_master_translator|read_accepted~0                                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                       ; 4       ;
; DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                        ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src2[0]                                                                                                                                                                                                                                                            ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src2[1]                                                                                                                                                                                                                                                            ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src2[2]                                                                                                                                                                                                                                                            ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src2[3]                                                                                                                                                                                                                                                            ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src2[4]                                                                                                                                                                                                                                                            ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc_no_crst_nxt[23]~0                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:dma_control_port_slave_translator|read_latency_shift_reg~0                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:dma_control_port_slave_translator|wait_latency_counter[0]                                                                                                                                                                                                       ; 4       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                                                                              ; 4       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_IDLE                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~2                                                                                                                                                                                                                                            ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:dma_control_port_slave_translator|wait_latency_counter[1]                                                                                                                                                                                                       ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux_002|WideOr1                                                                                                                                                                                                                                                  ; 4       ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_read_master_translator|uav_burstcount[2]~7                                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|altera_merlin_master_agent:dma_read_master_translator_avalon_universal_master_0_agent|Equal0~2                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|rdaddress[6]~6                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|rdaddress[4]~5                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|rdaddress[5]~4                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|rdaddress[2]~3                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|rdaddress[3]~2                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|rdaddress[0]~1                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|rdaddress[1]~0                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0                                                                                                                                                                                                                                          ; 4       ;
; DE0Qsys:u0|DE0Qsys_rsp_xbar_mux_001:rsp_xbar_mux_003|src_payload~1                                                                                                                                                                                                                                        ; 4       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[65]                                                                                                                                                                                  ; 4       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:syspll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][106]                                                                                                                                                                                          ; 4       ;
; DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                   ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:syspll_pll_slave_translator|waitrequest_reset_override                                                                                                                                                                                                          ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[8]                                                                                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[8]                                                                                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_count[3]                                                                                                                                                                                                                                                       ; 4       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|m_count[3]~7                                                                                                                                                                                                                                                     ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|Add0~0                                                                                                                                                         ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|src_data[34]~6                                                                                                                                                                                                                                       ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_001|WideOr1~1                                                                                                                                                                                                                                            ; 4       ;
; DE0Qsys:u0|DE0Qsys_addr_router_002:addr_router_002|Equal3~2                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_addr_router_002:addr_router_002|Equal4~1                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_addr_router_002:addr_router_002|Equal2~1                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_addr_router:addr_router|Equal2~0                                                                                                                                                                                                                                                       ; 4       ;
; DE0Qsys:u0|DE0Qsys_addr_router:addr_router|Equal0~6                                                                                                                                                                                                                                                       ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[9]                                                                                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[9]                                                                                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[4]                                                                                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[5]                                                                                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[7]                                                                                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[2]                                                                                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[3]                                                                                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[6]                                                                                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~2                                                                                                                                                    ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~1                                                                                                                                                    ; 4       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux_001:cmd_xbar_mux_003|src_payload~2                                                                                                                                                                                                                                        ; 4       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                   ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[11]                                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_addr_router_001:addr_router_001|Equal0~5                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[21]                                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[22]                                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[14]                                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[15]                                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[17]                                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[18]                                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[19]                                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[23]                                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[25]                                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|writeaddress[24]                                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[10]                                                                                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[23]                                                                                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[25]                                                                                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[24]                                                                                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[12]                                                                                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[13]                                                                                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[16]                                                                                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|readaddress[20]                                                                                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|altera_merlin_master_translator:nios2cpu_instruction_master_translator|uav_read                                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                     ; 4       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                              ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0Qsys_nios2cpu_jtag_debug_module_phy|virtual_state_uir~0                                ; 4       ;
; DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                              ; 4       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_state.001                                                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_state.111                                                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_writedata[9]                                                                                                                                                                                                                                                   ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]~0                                                                                                                                                                                                                    ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:timer_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                  ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                     ; 4       ;
; DE0Qsys:u0|DE0Qsys_addr_router_004:addr_router_004|Equal4~0                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_addr_router_004:addr_router_004|Equal2~0                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_addr_router_004:addr_router_004|Equal3~0                                                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:button1_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:button1_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                   ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:button1_s1_translator|wait_latency_counter[0]~0                                                                                                                                                                                                                 ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:uart0_s1_translator|uav_waitrequest~0                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_addr_router_004:addr_router_004|src_channel[2]~1                                                                                                                                                                                                                                       ; 4       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                     ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_tck:the_DE0Qsys_nios2cpu_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|WideOr16~0                                                                                                                                                                                                                                                       ; 4       ;
; DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|DE0Qsys_sdram_ctrl_input_efifo_module:the_DE0Qsys_sdram_ctrl_input_efifo_module|rd_data[40]~1                                                                                                                                                                    ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:led_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                       ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|DE0Qsys_hex0:hex0|always0~0                                                                                                                                                                                                                                                                    ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_tck:the_DE0Qsys_nios2cpu_jtag_debug_module_tck|sr[31]                         ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|MonARegAddrInc[8]~16                                                                                                                       ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[25]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[5]                                                                                                                                                                                                                                                            ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[6]                                                                                                                                                                                                                                                            ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[7]                                                                                                                                                                                                                                                            ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[8]                                                                                                                                                                                                                                                            ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[9]                                                                                                                                                                                                                                                            ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[10]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[11]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[12]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[13]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[14]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[15]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[16]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[17]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[18]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[19]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[20]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[21]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[22]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[23]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[24]                                                                                                                                                                                                                                                           ; 4       ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|burstcount_register[8]                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|burstcount_register[4]                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|burstcount_register[3]                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|burstcount_register[5]                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|burstcount_register[6]                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|burstcount_register[7]                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|burstcount_register[9]                                                                                                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|wraddress[6]                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|wraddress[5]                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|wraddress[4]                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|wraddress[3]                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|wraddress[2]                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|wraddress[1]                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|wraddress[0]                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dig1:auto_generated|q_b[1]                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dig1:auto_generated|q_b[2]                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dig1:auto_generated|q_b[3]                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dig1:auto_generated|q_b[4]                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dig1:auto_generated|q_b[5]                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dig1:auto_generated|q_b[6]                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dig1:auto_generated|q_b[7]                                                                                                                             ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dig1:auto_generated|q_b[0]                                                                                                                             ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                               ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                                                                               ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_agent:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1]                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc[6]                                                                                                                                                                                                                                                              ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_alu_result[9]                                                                                                                                                                                                                                                      ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|F_pc[7]                                                                                                                                                                                                                                                              ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                                                                                                                                      ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                      ; 4       ;
; DE0Qsys:u0|altera_merlin_slave_agent:apb_s0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                                                                                      ; 4       ;
; DE0Qsys:u0|altera_merlin_master_translator:dma_write_master_translator|address_register[10]                                                                                                                                                                                                               ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_alu_result[10]                                                                                                                                                                                                                                                     ; 4       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_alu_result[11]                                                                                                                                                                                                                                                     ; 4       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[0]                                                                                                                                                            ; 4       ;
; DE0Qsys:u0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[1]                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                            ; 3       ;
; DE0Qsys:u0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                     ; 3       ;
; DE0Qsys:u0|DE0Qsys_addr_router:addr_router|Equal3~4                                                                                                                                                                                                                                                       ; 3       ;
; DE0Qsys:u0|DE0Qsys_timer:timer|force_reload                                                                                                                                                                                                                                                               ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[23]                  ; 3       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]                                                                                                                                                                               ; 3       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]                                                                                                                                                                               ; 3       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[3]                                                                                                                                                                               ; 3       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4]                                                                                                                                                                               ; 3       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]                                                                                                                                                                               ; 3       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]                                                                                                                                                                               ; 3       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]                                                                                                                                                                               ; 3       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[8]                                                                                                                                                                               ; 3       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_rx:the_DE0Qsys_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]                                                                                                                                                                               ; 3       ;
; DE0Qsys:u0|DE0Qsys_uart0:uart0|DE0Qsys_uart0_regs:the_DE0Qsys_uart0_regs|status_wr_strobe                                                                                                                                                                                                                 ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[18]                  ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[19]                  ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|writedata[3]                                                                                                                                                                                               ; 3       ;
; DE0Qsys:u0|altera_avalon_mm_bridge:apb|cmd_writedata[10]                                                                                                                                                                                                                                                  ; 3       ;
; DE0Qsys:u0|DE0Qsys_timer:timer|counter_is_running                                                                                                                                                                                                                                                         ; 3       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                           ; 3       ;
; DE0Qsys:u0|DE0Qsys_rsp_xbar_mux_001:rsp_xbar_mux_003|src_payload~15                                                                                                                                                                                                                                       ; 3       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|write1                                                                                                                                                                                                       ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_avalon_reg:the_DE0Qsys_nios2cpu_nios2_avalon_reg|oci_single_step_mode                                                                                                               ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[20]                  ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_wrctl_inst                                                                                                                                                                                                                                                    ; 3       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|done                                                                                                                                                                                                                                                                           ; 3       ;
; DE0Qsys:u0|DE0Qsys_timer:timer|timeout_occurred                                                                                                                                                                                                                                                           ; 3       ;
; DE0Qsys:u0|DE0Qsys_button1:button1|edge_capture                                                                                                                                                                                                                                                           ; 3       ;
; DE0Qsys:u0|DE0Qsys_button1:button1|irq_mask                                                                                                                                                                                                                                                               ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[24]                  ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[21]                  ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_estatus_reg                                                                                                                                                                                                                                                        ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_bstatus_reg                                                                                                                                                                                                                                                        ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                                                        ; 3       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                         ; 3       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|td_shift~11                                                                                                                                                                                                  ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[31]                  ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[30]                  ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[29]                  ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|writedata[1]                                                                                                                                                                                               ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[27]                  ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[28]                  ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_jtag_debug_module_wrapper:the_DE0Qsys_nios2cpu_jtag_debug_module_wrapper|DE0Qsys_nios2cpu_jtag_debug_module_sysclk:the_DE0Qsys_nios2cpu_jtag_debug_module_sysclk|jdo[26]                  ; 3       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[2]                                                                                                                                                                                             ; 3       ;
; DE0Qsys:u0|DE0Qsys_rsp_xbar_mux_001:rsp_xbar_mux_003|src_payload~14                                                                                                                                                                                                                                       ; 3       ;
; DE0Qsys:u0|altera_merlin_slave_translator:uart0_s1_translator|end_begintransfer                                                                                                                                                                                                                           ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_oci_debug:the_DE0Qsys_nios2cpu_nios2_oci_debug|monitor_error                                                                                                                        ; 3       ;
; DE0Qsys:u0|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~8                                                                                                                                                                                                                              ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_ctrl_exception~5                                                                                                                                                                                                                                                   ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|Equal2~4                                                                                                                                                                                                                                                             ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|Equal101~5                                                                                                                                                                                                                                                           ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|Equal2~2                                                                                                                                                                                                                                                             ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[9]                                                                                                                                                                                                                                                              ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[10]                                                                                                                                                                                                                                                             ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|R_ctrl_force_src2_zero                                                                                                                                                                                                                                               ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|E_src1[31]                                                                                                                                                                                                                                                           ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_ctrl_break~0                                                                                                                                                                                                                                                       ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|read                                                                                                                                                                                                       ; 3       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                                                                                      ; 3       ;
; DE0Qsys:u0|DE0Qsys_cmd_xbar_demux_002:cmd_xbar_demux_002|src0_valid~0                                                                                                                                                                                                                                     ; 3       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:nios2cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|av_ld_align_cycle[1]                                                                                                                                                                                                                                                 ; 3       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:dma_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                    ; 3       ;
; DE0Qsys:u0|DE0Qsys_dma:dma|software_reset_request                                                                                                                                                                                                                                                         ; 3       ;
; DE0Qsys:u0|altera_avalon_sc_fifo:sdram_ctrl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][60]                                                                                                                                                                                              ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[26]                                                                                                                                                                                                                                                             ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[25]                                                                                                                                                                                                                                                             ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[24]                                                                                                                                                                                                                                                             ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[23]                                                                                                                                                                                                                                                             ; 3       ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|D_iw[22]                                                                                                                                                                                                                                                             ; 3       ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0Qsys_jtag_uart_alt_jtag_atlantic|rst2                                                                                                                                                                                                         ; 3       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                          ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------+----------------------+-----------------+-----------------+
; DE0Qsys:u0|DE0Qsys_dma:dma|DE0Qsys_dma_fifo_module:the_DE0Qsys_dma_fifo_module|DE0Qsys_dma_fifo_module_fifo_ram_module:DE0Qsys_dma_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_oeq1:auto_generated|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                         ; M9K_X25_Y20_N0 ; Don't care           ; Old data        ; Old data        ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_r:the_DE0Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                         ; M9K_X13_Y13_N0 ; Don't care           ; Old data        ; Old data        ;
; DE0Qsys:u0|DE0Qsys_jtag_uart:jtag_uart|DE0Qsys_jtag_uart_scfifo_w:the_DE0Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                         ; M9K_X13_Y15_N0 ; Don't care           ; Old data        ; Old data        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|DE0Qsys_nios2cpu_ociram_sp_ram_module:DE0Qsys_nios2cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_gv71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; DE0Qsys_nios2cpu_ociram_default_contents.mif ; M9K_X25_Y17_N0 ; Don't care           ; Old data        ; Old data        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_a_module:DE0Qsys_nios2cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_cig1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; DE0Qsys_nios2cpu_rf_ram_a.mif                ; M9K_X25_Y22_N0 ; Don't care           ; Old data        ; Old data        ;
; DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dig1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; DE0Qsys_nios2cpu_rf_ram_b.mif                ; M9K_X25_Y23_N0 ; Don't care           ; Old data        ; Old data        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_ocimem:the_DE0Qsys_nios2cpu_nios2_ocimem|DE0Qsys_nios2cpu_ociram_sp_ram_module:DE0Qsys_nios2cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_gv71:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10001000100110010111101011111001) (-289051463) (-2003207431) (-7-7-6-6-8-50-7)    ;(10101011101010101110010110010101) (-277731505) (-1414863467) (-5-4-5-5-1-10-6-11)   ;(00110010111111010001010011010001) (1982245025) (855446737) (32FD14D1)   ;(10110110011000011001001111000100) (1000017574) (-1235119164) (-4-9-9-14-6-12-3-12)   ;(11000110101001101010101000001001) (1463681825) (-962156023) (-3-9-5-9-5-5-15-7)   ;(00001011010000111101111001011011) (1320757133) (188997211) (B43DE5B)   ;(11010001110110010011000000101000) (-1316580434) (-774295512) (-2-14-2-6-12-15-13-8)   ;(10111100110100001000111000101010) (1833812922) (-1127182806) (-4-3-2-15-7-1-13-6)   ;
;8;(00011100100010111010111010000101) (-852240091) (478916229) (1C8BAE85)    ;(10110001000111011010110101100011) (477032413) (-1323455133) (-4-14-14-2-5-2-9-13)   ;(10000110010011011101111101100010) (-711969292) (-2041716894) (-7-9-11-2-20-9-14)   ;(01101000001100000001010010000110) (-1428438738) (1747981446) (68301486)   ;(01010001101000111101100011010000) (3270672) (1369692368) (51A3D8D0)   ;(01111010111101111101001110011110) (833300692) (2063061918) (7AF7D39E)   ;(01000111011000011011010100000011) (-1417151245) (1197585667) (4761B503)   ;(00101010100101110110111000010100) (950699728) (714567188) (2A976E14)   ;
;16;(10011000000101000001000001000001) (1669683267) (-1743515583) (-6-7-14-11-14-15-11-15)    ;(01001100000111110110010001110001) (-739821487) (1277125745) (4C1F6471)   ;(01000001110111000000101000110101) (-1980478583) (1104939573) (41DC0A35)   ;(01111101010010000100101011100011) (1079594399) (2101889763) (7D484AE3)   ;(00101010000100110010100111110011) (909657467) (705898995) (2A1329F3)   ;(01000100111011001111010010011001) (-1674311417) (1156379801) (44ECF499)   ;(11011100110011011101000100100101) (-19460037) (-590491355) (-2-3-3-2-2-14-13-11)   ;(00100100000000010100001011101001) (105274055) (604062441) (240142E9)   ;
;24;(00111011011111100100101100000101) (-1252489187) (998132485) (3B7E4B05)    ;(10111011100100101110011101100010) (1714269412) (-1148000414) (-4-4-6-13-1-8-9-14)   ;(01000101100101001010001111000101) (-1602361943) (1167369157) (4594A3C5)   ;(11101010000011011001010000001111) (1720501535) (-368208881) (-1-5-15-2-6-11-15-1)   ;(01100110010100100101110101111100) (-1817994370) (1716673916) (66525D7C)   ;(00001111010101010010001001000010) (1725221102) (257237570) (F552242)   ;(01000101001010111101010100101101) (-1634731193) (1160500525) (452BD52D)   ;(11010001111101001110110100010001) (-1307644061) (-772477679) (-2-140-11-1-2-14-15)   ;
;32;(01011101010110010000010000100010) (1378718394) (1566114850) (5D590422)    ;(11001000000000010110101101011111) (1812422351) (-939431073) (-3-7-15-14-9-4-10-1)   ;(10011010101110010100111100000111) (1920920573) (-1699131641) (-6-5-4-6-110-15-9)   ;(00010110101110101100100110110100) (-1638422632) (381340084) (16BAC9B4)   ;(11111110010101101001101011100011) (-152262435) (-27878685) (-1-10-9-6-5-1-13)   ;(11000110111000011110011011100111) (1482520161) (-958273817) (-3-9-1-14-1-9-1-9)   ;(00101111111100011001100100110010) (1479347166) (804362546) (2FF19932)   ;(11111110101100000101100010101101) (-123723523) (-21997395) (-1-4-15-10-7-5-3)   ;
;40;(00011101110011001110011001010001) (-731804175) (499967569) (1DCCE651)    ;(11100001100010111001101111111011) (659905291) (-510944261) (-1-14-7-4-6-40-5)   ;(11100010111101001111110001100100) (792365662) (-487261084) (-1-130-110-3-9-12)   ;(00000101110100110100100001000111) (564644107) (97732679) (5D34847)   ;(00000111011110101000000101000011) (736500503) (125468995) (77A8143)   ;(00101100111001000010000001111111) (1176052881) (753148031) (2CE4207F)   ;(00111111001111100101000100010011) (-872484169) (1061048595) (3F3E5113)   ;(11000010010011010010100000000011) (1035380817) (-1035130877) (-3-13-11-2-13-7-15-13)   ;
;48;(11100010100010011011010100000011) (759521921) (-494291709) (-1-13-7-6-4-10-15-13)    ;(11010001011010111100110101001110) (-1350063966) (-781464242) (-2-14-9-4-3-2-11-2)   ;(01010111101010000100000111001111) (604557069) (1470644687) (57A841CF)   ;(00010001100101001111011101010100) (2145173524) (294975316) (1194F754)   ;(01011100100100100101101000110001) (1296971413) (1553095217) (5C925A31)   ;(01000000111111010110100101000110) (-2070219142) (1090349382) (40FD6946)   ;(11100011100101111110010111010111) (862952245) (-476584489) (-1-12-6-8-1-10-2-9)   ;(11101010110110100111010101010011) (1783662041) (-354781869) (-1-5-2-5-8-10-10-13)   ;
;56;(11101011101010001110110000000001) (1869355519) (-341251071) (-1-4-5-7-1-3-15-15)    ;(11110101101100111001110100001011) (-1223061365) (-172778229) (-10-4-12-6-2-15-5)   ;(10001000101011110011100110100011) (-281692191) (-2001782365) (-7-7-50-12-6-5-13)   ;(01011011011111110010010000111110) (1190138428) (1535059006) (5B7F243E)   ;(01001111001010111011010010111010) (-434751376) (1328264378) (4F2BB4BA)   ;(10010100010100011010001000110100) (1088994230) (-1806589388) (-6-11-10-14-5-13-12-12)   ;(00010000111111011001100001001101) (2077314115) (285055053) (10FD984D)   ;(10101101010011101111010011110111) (-106721763) (-1387334409) (-5-2-11-10-110-9)   ;
;64;(01111111111010010111111110001011) (1329826669) (2146008971) (7FE97F8B)    ;(00001000111010100110000101001101) (1072460515) (149578061) (8EA614D)   ;(10011111001011000101110011110100) (-1917237766) (-1624482572) (-60-13-3-10-30-12)   ;(00111111100100001011011110100010) (-845800950) (1066448802) (3F90B7A2)   ;(10001100001010111100011101110100) (77416730) (-1943287948) (-7-3-13-4-3-8-8-12)   ;(01000101110111010110001110100101) (-1580222003) (1172136869) (45DD63A5)   ;(00110010000001000011001010011100) (1906063938) (839135900) (3204329C)   ;(10011001000010011011111000001101) (1767010181) (-1727414771) (-6-6-15-6-4-1-15-3)   ;
;72;(10111110011001011100100101111011) (2001050443) (-1100625541) (-4-1-9-10-3-6-8-5)    ;(01111000111100111101010010100100) (632301300) (2029245604) (78F3D4A4)   ;(00111110111010001011011100011100) (-917801158) (1055438620) (3EE8B71C)   ;(10011110100110100000110111100100) (-1983887386) (-1634071068) (-6-1-6-5-15-2-1-12)   ;(01010110110110110100001001101011) (519157505) (1457209963) (56DB426B)   ;(11100110100001101001110110000001) (1158706119) (-427385471) (-1-9-7-9-6-2-7-15)   ;(00100000101010110000011001010010) (-242364174) (548079186) (20AB0652)   ;(00000101110100100100011111101101) (564443755) (97667053) (5D247ED)   ;
;80;(00011110110111001100111100010010) (-627819874) (517787410) (1EDCCF12)    ;(00011110010010000011101101011010) (-672931764) (508050266) (1E483B5A)   ;(10001110010010001110111100011110) (286840602) (-1907822818) (-7-1-11-7-10-14-2)   ;(11110001100110101110111110111111) (-1631210101) (-241504321) (-14-6-5-10-4-1)   ;(10011000001100110101110100100011) (1679329609) (-1741464285) (-6-7-12-12-10-2-13-13)   ;(10010101010010101100100100100011) (1187217609) (-1790260957) (-6-10-11-5-3-6-13-13)   ;(01000110011110011100111011010110) (-1511136322) (1182387926) (4679CED6)   ;(10101110000110001101100110111000) (-24139462) (-1374103112) (-5-1-14-7-2-6-4-8)   ;
;88;(10111110010101111101101101001000) (1995461378) (-1101538488) (-4-1-10-8-2-4-11-8)    ;(00101010111110010011001111100011) (981264447) (720974819) (2AF933E3)   ;(00111111000001001110001001000100) (-888773488) (1057284676) (3F04E244)   ;(01011101000100011100100101011000) (1356860882) (1561446744) (5D11C958)   ;(01100101101111011010100011001011) (-1885126631) (1706928331) (65BDA8CB)   ;(11000101001111111110011001100100) (1329919958) (-985667996) (-3-10-120-1-9-9-12)   ;(01111001011111001110101011001000) (694714366) (2038229704) (797CEAC8)   ;(10101010101001000000011011100101) (-379290785) (-1432090907) (-5-5-5-11-15-9-1-11)   ;
;96;(11110111100001011110001001001110) (-1036416662) (-142220722) (-8-7-10-1-13-11-2)    ;(10010101010100010000000001110111) (1188873333) (-1789853577) (-6-10-10-14-15-15-8-9)   ;(01011011011011110101010110100011) (1186168995) (1534023075) (5B6F55A3)   ;(00101010001111000111010010011010) (922104936) (708605082) (2A3C749A)   ;(10101001001011100110101011100110) (-516828784) (-1456575770) (-5-6-13-1-9-5-1-10)   ;(10110010000100010111111110110000) (573983528) (-1307476048) (-4-13-14-14-80-50)   ;(00100110001010100010010101001110) (317455220) (640296270) (262A254E)   ;(10111000110001001101101001110100) (1430861034) (-1195058572) (-4-7-3-11-2-5-8-12)   ;
;104;(11110110100100000111000011101110) (-1133707422) (-158306066) (-9-6-15-8-15-1-2)    ;(10011110011111111000000010111000) (-1992593862) (-1635811144) (-6-1-80-7-15-4-8)   ;(10000011010001010010100010110100) (-1014102570) (-2092619596) (-7-12-11-10-13-7-4-12)   ;(01001010101011110110110110011000) (-893817018) (1253010840) (4AAF6D98)   ;(10010110000000100011001101110010) (1265104728) (-1778240654) (-6-9-15-13-12-12-8-14)   ;(11010001000101100110001111101101) (-1377348727) (-787061779) (-2-14-14-9-9-12-1-3)   ;(00110011101000111100000000000111) (2055772711) (866369543) (33A3C007)   ;(00001110011111110000011011101110) (1637603356) (243205870) (E7F06EE)   ;
;112;(00110100001110000101011110000111) (2121086311) (876107655) (34385787)    ;(00101110110111111101011110110000) (1372786364) (786421680) (2EDFD7B0)   ;(00000000110101100000111001001011) (65407113) (14028363) (D60E4B)   ;(01001001010100110101110000110000) (-1022827588) (1230199856) (49535C30)   ;(11101000001111110101110000010100) (1534845542) (-398500844) (-1-7-120-10-3-14-12)   ;(01011110000011000100110001011001) (1455562483) (1577864281) (5E0C4C59)   ;(00011101011110111001010001001010) (-758255184) (494638154) (1D7B944A)   ;(01101010111001101001011100110001) (-1170937483) (1793496881) (6AE69731)   ;
;120;(10111111100001000001010011100100) (2110718214) (-1081862940) (-40-7-11-14-11-1-12)    ;(01110100010100011100001000010010) (-18109922) (1951515154) (7451C212)   ;(01110100111011011110011011010010) (30912378) (1961748178) (74EDE6D2)   ;(00001000000011101010111110100101) (1003527645) (135180197) (80EAFA5)   ;(11110010000100000101001011011000) (-1573726450) (-233811240) (-13-14-15-10-13-2-8)   ;(11001100000010000001100111111011) (-2080795709) (-871884293) (-3-3-15-7-14-60-5)   ;(10001001100100111110010110110110) (-190564168) (-1986796106) (-7-6-6-12-1-10-4-10)   ;(11100010000011110010110111110110) (720816284) (-502321674) (-1-13-150-13-20-10)   ;
;128;(00001111001001100111101001100101) (1711475145) (254179941) (F267A65)    ;(01111010100011101000010000000111) (801051063) (2056160263) (7A8E8407)   ;(11100111101111100110010101101101) (1274652073) (-406952595) (-1-8-4-1-9-10-9-3)   ;(00000001101110100100110010100011) (156446243) (28986531) (1BA4CA3)   ;(01111111100110011000111001000100) (1303856160) (2140769860) (7F998E44)   ;(00101001110110000011010000100000) (871064744) (702034976) (29D83420)   ;(00010100100111111001101001110011) (-1847252133) (346004083) (149F9A73)   ;(01100100001110101110010100011110) (-2025888508) (1681581342) (643AE51E)   ;
;136;(00010010010101110001010011010011) (-2069354973) (307696851) (125714D3)    ;(01101110010010011101110000100001) (-820094903) (1850334241) (6E49DC21)   ;(00001011001000100111100101000110) (1310474506) (186808646) (B227946)   ;(00110110000010101000001101111101) (-1987433017) (906658685) (360A837D)   ;(10110010000110000111000001110100) (575776034) (-1307021196) (-4-13-14-7-8-15-8-12)   ;(00010111101100001011110110111101) (-1540830621) (397458877) (17B0BDBD)   ;(10010011100011111100011100111101) (1008416641) (-1819293891) (-6-12-70-3-8-12-3)   ;(11100111001111110101000000011110) (1234839554) (-415281122) (-1-8-120-10-15-14-2)   ;
;144;(01110000101101011011100001111110) (-387116768) (1890957438) (70B5B87E)    ;(00101010001010101110110110001010) (917599316) (707456394) (2A2AED8A)   ;(11111001011011001100100010000001) (-644633577) (-110311295) (-6-9-3-3-7-7-15)   ;(00000010000110110100100111100001) (206644741) (35342817) (21B49E1)   ;(10000110100100010110000000001101) (-691066819) (-2037293043) (-7-9-6-14-9-15-15-3)   ;(10110100010111100001110100010010) (797122292) (-1268900590) (-4-11-10-1-14-2-14-14)   ;(01100100110110010110010001001110) (-1976188828) (1691968590) (64D9644E)   ;(01001000011011001011101011111001) (-1114348277) (1215085305) (486CBAF9)   ;
;152;(00111000011010101100111100100000) (-1557387152) (946523936) (386ACF20)    ;(00001101000100111000010011010100) (1504702324) (219382996) (D1384D4)   ;(01100010010001010101111101110111) (2073773919) (1648713591) (62455F77)   ;(10000110011011111101111000100000) (-701569796) (-2039488992) (-7-9-90-2-1-140)   ;(00000000011011111110110011101100) (33766354) (7335148) (6FECEC)   ;(10010100111010000100010100010100) (1136715590) (-1796717292) (-6-11-1-7-11-10-14-12)   ;(01111011101010111100001100110011) (910290519) (2074854195) (7BABC333)   ;(10101111101010101000010001000101) (122207975) (-1347779515) (-50-5-5-7-11-11-11)   ;
;160;(10110001000101110101111000111010) (475362942) (-1323868614) (-4-14-14-8-10-1-12-6)    ;(11100000100011011110011000101001) (560552569) (-527571415) (-1-15-7-2-1-9-13-7)   ;(01111111000100101010010100101101) (1262071511) (2131928365) (7F12A52D)   ;(00001110001100100010100100001001) (1614424411) (238168329) (E322909)   ;(00011000011110000100110111000110) (-1258920590) (410537414) (18784DC6)   ;(10110010001110111100110000100000) (586451908) (-1304703968) (-4-13-12-4-3-3-140)   ;(00100110011011001001111000110100) (338149768) (644652596) (266C9E34)   ;(11001000010101111110101011110011) (1837922177) (-933762317) (-3-7-10-8-1-50-13)   ;
;168;(00101010111000111011000101100100) (975763248) (719565156) (2AE3B164)    ;(00000011100010101100111100101010) (342547452) (59428650) (38ACF2A)   ;(11000001101010111100011000001101) (964899829) (-1045707251) (-3-14-5-4-3-9-15-3)   ;(10001010111101111000011110111101) (-59623159) (-1963489347) (-7-50-8-7-8-4-3)   ;(00000100001101110010001110101001) (415621651) (70722473) (43723A9)   ;(11000011011111001001010100101101) (1149269269) (-1015245523) (-3-12-8-3-6-10-13-3)   ;(01101001001110100011011000011111) (-1326017907) (1765422623) (693A361F)   ;(11011010010010111000111010011001) (-260103251) (-632582503) (-2-5-11-4-7-1-6-7)   ;
;176;(11111011100011111101101100010000) (-434022360) (-74458352) (-4-70-2-4-150)    ;(01001101011000110110010111110010) (-616820886) (1298359794) (4D6365F2)   ;(01110001001000110101100011101001) (-331796593) (1898141929) (712358E9)   ;(10000101110110101110000011111010) (-768766462) (-2049253126) (-7-10-2-5-1-150-6)   ;(01111110100000101010010000011000) (1198071086) (2122490904) (7E82A418)   ;(11010011010010010011011101101000) (-1160576934) (-750176408) (-2-12-11-6-12-8-9-8)   ;(01110011100111000110010111101100) (-95388190) (1939629548) (739C65EC)   ;(01110011101101100110101100011001) (-86985513) (1941334809) (73B66B19)   ;
;184;(00100010000101000010100000010110) (-89943270) (571746326) (22142816)    ;(11111111010010011000001100100010) (-55476336) (-11959518) (-11-6-7-12-13-14)   ;(00110010011001100100100101011110) (1936477240) (845564254) (3266495E)   ;(11100010011011101000001000010100) (750690542) (-496074220) (-1-13-9-1-7-13-14-12)   ;(11001000110001000111000100110001) (1873227275) (-926650063) (-3-7-3-11-8-14-12-15)   ;(01100110000001111001001111011000) (-1840739214) (1711772632) (660793D8)   ;(01101000100111111000110101101001) (-1394744393) (1755286889) (689F8D69)   ;(11111010101011100011010000001011) (-524345765) (-89246709) (-5-5-1-12-11-15-5)   ;
;192;(00110111010100011000101110100111) (-1865628945) (928091047) (37518BA7)    ;(11110010100001100101111111100101) (-1536320033) (-226074651) (-13-7-9-100-1-11)   ;(00011011101101000100111100111101) (-939919821) (464801597) (1BB44F3D)   ;(00111011110011100100010011000101) (-1226492287) (1003373765) (3BCE44C5)   ;(10101111111100101101000110001000) (144256478) (-1343041144) (-500-13-2-14-7-8)   ;(10011000010101000100001011011010) (1689714498) (-1739308326) (-6-7-10-11-11-13-2-6)   ;(10000101101110110101100010111101) (-778672559) (-2051319619) (-7-10-4-4-10-7-4-3)   ;(00001100010100110001001101011101) (1424611535) (206771037) (C53135D)   ;
;200;(01001001010111111000000010111100) (-1019783374) (1230995644) (495F80BC)    ;(10000101001111001001010111011100) (-818214100) (-2059627044) (-7-10-12-3-6-10-2-4)   ;(11011101111010010011011111110001) (89423279) (-571918351) (-2-2-1-6-12-80-15)   ;(01000001100011111001010001010010) (-2003771526) (1099928658) (418F9452)   ;(01110110011010010110010000011100) (189811090) (1986618396) (7669641C)   ;(00001110011101010010010000110100) (1635222064) (242558004) (E752434)   ;(10110000111111100001011110100111) (447119517) (-1325525081) (-4-150-1-14-8-5-9)   ;(11010001101111101001101110001000) (-1325294874) (-776037496) (-2-14-4-1-6-4-7-8)   ;
;208;(11001111101111111110101101110110) (-1725044916) (-809505930) (-30-40-1-4-8-10)    ;(10000000101101001000101000010001) (-1280221813) (-2135651823) (-7-15-4-11-7-5-14-15)   ;(10010011001001111100011010011110) (976416402) (-1826109794) (-6-12-13-8-3-9-6-2)   ;(10111110110010100101101010001000) (2032161078) (-1094034808) (-4-1-3-5-10-5-7-8)   ;(11100111000111010100001010001111) (1224430735) (-417512817) (-1-8-14-2-11-13-7-1)   ;(10110011000110001101001001110101) (675857035) (-1290218891) (-4-12-14-7-2-13-8-11)   ;(01010110111111101010001101011110) (530037888) (1459528542) (56FEA35E)   ;(00010100000011001101011010111101) (-1891814021) (336385725) (140CD6BD)   ;
;216;(10111000110010010011011111001110) (1431939586) (-1194772530) (-4-7-3-6-12-8-3-2)    ;(01010100000011101110101000110110) (256081418) (1410263606) (540EEA36)   ;(11101110010110001111110001111111) (2143365695) (-296158081) (-1-1-10-70-3-8-1)   ;(01010110000101011100001110001001) (457857963) (1444266889) (5615C389)   ;(01000110011010010010101011010000) (-1515258328) (1181297360) (46692AD0)   ;(01011100011100010011111001010001) (1286753473) (1550925393) (5C713E51)   ;(01101011101010010101111101100000) (-1090193404) (1806262112) (6BA95F60)   ;(00001110000101100110011100110010) (1605463462) (236349234) (E166732)   ;
;224;(10101100000011100100100111110101) (-226849365) (-1408349707) (-5-3-15-1-11-60-11)    ;(11001001101001011110101001110110) (1963521980) (-911873418) (-3-6-5-10-1-5-8-10)   ;(00000101101100000100110110000110) (554046606) (95440262) (5B04D86)   ;(10110010100110101100011100010010) (616249292) (-1298479342) (-4-13-6-5-3-8-14-14)   ;(01001110001101000100010010010011) (-532441425) (1312048275) (4E344493)   ;(11010100010111101101111001001000) (-1055253374) (-731980216) (-2-11-10-1-2-1-11-8)   ;(00111101101001111110010000100110) (-1038172546) (1034413094) (3DA7E426)   ;(01001101011010101000100100110111) (-614979181) (1298827575) (4D6A8937)   ;
;232;(10011001101101011001101111010100) (1819988890) (-1716151340) (-6-6-4-10-6-4-2-12)    ;(00011111100010100101011101010001) (-552513775) (529160017) (1F8A5751)   ;(10001011000001111110011001001110) (-33563718) (-1962416562) (-7-4-15-8-1-9-11-2)   ;(10110100110111001101010010010110) (836858096) (-1260596074) (-4-11-2-3-2-11-6-10)   ;(01000010111110000100111111100110) (-1871435902) (1123569638) (42F84FE6)   ;(11110001110101011001010100101111) (-1612465321) (-237660881) (-14-2-10-6-10-13-1)   ;(10100010111001011010010000101101) (-1358972075) (-1562008531) (-5-13-1-10-5-11-13-3)   ;(00010101101100011010111100010110) (-1740639870) (363966230) (15B1AF16)   ;
;240;(00010110100000000001001010111100) (-1654956022) (377492156) (168012BC)    ;(00101110001001110110011000010010) (1316695726) (774333970) (2E276612)   ;(10001001100100010011111010101010) (-191089582) (-1986969942) (-7-6-6-14-12-1-5-6)   ;(11000110000001111010000110100010) (1413877456) (-972578398) (-3-9-15-8-5-14-5-14)   ;(11111101100010110101010001001101) (-235125663) (-41200563) (-2-7-4-10-11-11-3)   ;(10101110110000110001101001010011) (30320993) (-1362945453) (-5-1-3-12-14-5-10-13)   ;(00100101111110010101100010101101) (281286959) (637098157) (25F958AD)   ;(00110110010110010000001111101100) (-1963732838) (911803372) (365903EC)   ;
;248;(00010100011101100001100001100101) (-1859553151) (343283813) (14761865)    ;(01010110100011001100001000111011) (495657425) (1452065339) (568CC23B)   ;(10110000001110000110001100000101) (385767275) (-1338481915) (-4-15-12-7-9-12-15-11)   ;(11111011100111101011110110001010) (-430241166) (-73482870) (-4-6-1-4-2-7-6)   ;(10100010010110010001000111010100) (-1404083406) (-1571221036) (-5-13-10-6-14-14-2-12)   ;(10000000011011100011111110111011) (-1301889161) (-2140258373) (-7-15-9-1-120-4-5)   ;(10011101111100110101001001100100) (-2055642986) (-1644998044) (-6-20-12-10-13-9-12)   ;(11010110001010110011100000010100) (-870176458) (-701810668) (-2-9-13-4-12-7-14-12)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_b_module:DE0Qsys_nios2cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dig1:auto_generated|ALTSYNCRAM                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;8;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;16;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;24;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_TOP|DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_register_bank_a_module:DE0Qsys_nios2cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_cig1:auto_generated|ALTSYNCRAM                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;8;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;16;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;
;24;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)    ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;(11011110101011011011111011101111) (170526875) (-559038737) (-2-1-5-2-4-1-1-1)   ;


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 6,501 / 47,787 ( 14 % ) ;
; C16 interconnects           ; 69 / 1,804 ( 4 % )      ;
; C4 interconnects            ; 3,978 / 31,272 ( 13 % ) ;
; Direct links                ; 919 / 47,787 ( 2 % )    ;
; Global clocks               ; 10 / 20 ( 50 % )        ;
; Local interconnects         ; 2,390 / 15,408 ( 16 % ) ;
; R24 interconnects           ; 85 / 1,775 ( 5 % )      ;
; R4 interconnects            ; 4,676 / 41,310 ( 11 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.40) ; Number of LABs  (Total = 343) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 9                             ;
; 3                                           ; 7                             ;
; 4                                           ; 6                             ;
; 5                                           ; 3                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 4                             ;
; 9                                           ; 8                             ;
; 10                                          ; 4                             ;
; 11                                          ; 8                             ;
; 12                                          ; 5                             ;
; 13                                          ; 18                            ;
; 14                                          ; 33                            ;
; 15                                          ; 42                            ;
; 16                                          ; 178                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.55) ; Number of LABs  (Total = 343) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 256                           ;
; 1 Clock                            ; 313                           ;
; 1 Clock enable                     ; 138                           ;
; 1 Sync. clear                      ; 15                            ;
; 1 Sync. load                       ; 44                            ;
; 2 Async. clears                    ; 18                            ;
; 2 Clock enables                    ; 77                            ;
; 2 Clocks                           ; 13                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.82) ; Number of LABs  (Total = 343) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 1                             ;
; 2                                            ; 11                            ;
; 3                                            ; 4                             ;
; 4                                            ; 5                             ;
; 5                                            ; 4                             ;
; 6                                            ; 5                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 0                             ;
; 10                                           ; 3                             ;
; 11                                           ; 3                             ;
; 12                                           ; 2                             ;
; 13                                           ; 6                             ;
; 14                                           ; 11                            ;
; 15                                           ; 4                             ;
; 16                                           ; 10                            ;
; 17                                           ; 9                             ;
; 18                                           ; 17                            ;
; 19                                           ; 16                            ;
; 20                                           ; 23                            ;
; 21                                           ; 15                            ;
; 22                                           ; 20                            ;
; 23                                           ; 23                            ;
; 24                                           ; 26                            ;
; 25                                           ; 22                            ;
; 26                                           ; 20                            ;
; 27                                           ; 13                            ;
; 28                                           ; 25                            ;
; 29                                           ; 16                            ;
; 30                                           ; 8                             ;
; 31                                           ; 1                             ;
; 32                                           ; 15                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.26) ; Number of LABs  (Total = 343) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 14                            ;
; 2                                               ; 12                            ;
; 3                                               ; 19                            ;
; 4                                               ; 16                            ;
; 5                                               ; 19                            ;
; 6                                               ; 24                            ;
; 7                                               ; 24                            ;
; 8                                               ; 36                            ;
; 9                                               ; 19                            ;
; 10                                              ; 26                            ;
; 11                                              ; 21                            ;
; 12                                              ; 28                            ;
; 13                                              ; 14                            ;
; 14                                              ; 14                            ;
; 15                                              ; 11                            ;
; 16                                              ; 26                            ;
; 17                                              ; 4                             ;
; 18                                              ; 4                             ;
; 19                                              ; 3                             ;
; 20                                              ; 5                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.80) ; Number of LABs  (Total = 343) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 6                             ;
; 4                                            ; 7                             ;
; 5                                            ; 9                             ;
; 6                                            ; 7                             ;
; 7                                            ; 9                             ;
; 8                                            ; 7                             ;
; 9                                            ; 16                            ;
; 10                                           ; 6                             ;
; 11                                           ; 13                            ;
; 12                                           ; 15                            ;
; 13                                           ; 13                            ;
; 14                                           ; 16                            ;
; 15                                           ; 12                            ;
; 16                                           ; 13                            ;
; 17                                           ; 14                            ;
; 18                                           ; 18                            ;
; 19                                           ; 10                            ;
; 20                                           ; 24                            ;
; 21                                           ; 11                            ;
; 22                                           ; 15                            ;
; 23                                           ; 10                            ;
; 24                                           ; 9                             ;
; 25                                           ; 10                            ;
; 26                                           ; 7                             ;
; 27                                           ; 19                            ;
; 28                                           ; 10                            ;
; 29                                           ; 5                             ;
; 30                                           ; 4                             ;
; 31                                           ; 8                             ;
; 32                                           ; 3                             ;
; 33                                           ; 8                             ;
; 34                                           ; 5                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 252          ; 36           ; 252          ; 0            ; 0            ; 256       ; 252          ; 0            ; 256       ; 256       ; 0            ; 0            ; 0            ; 0            ; 134          ; 0            ; 0            ; 134          ; 0            ; 0            ; 95           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 256       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 220          ; 4            ; 256          ; 256          ; 0         ; 4            ; 256          ; 0         ; 0         ; 256          ; 256          ; 256          ; 256          ; 122          ; 256          ; 256          ; 122          ; 256          ; 256          ; 161          ; 256          ; 256          ; 256          ; 256          ; 256          ; 256          ; 0         ; 256          ; 256          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK_50_2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_DP             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_DP             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_DP             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_DP             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_CTS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RTS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA_0           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA_1           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RST_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_OE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_CE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WP_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_BYTE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RY               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLON            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_WP_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_CLKIN[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_CLKIN[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_CLKOUT[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_CLKOUT[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_CLKIN[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_CLKIN[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_CLKOUT[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_CLKOUT[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DQ15_AM1         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT0             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT3             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CMD              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_KBDAT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_KBCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_MSDAT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_MSCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[26]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[27]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[28]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[29]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[30]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[31]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[26]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[27]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[28]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[29]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[30]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_D[31]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ORG_BUTTON[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ORG_BUTTON[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ORG_BUTTON[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; On                       ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "DE0_TOP"
Info (21077): Core supply voltage is 1.2V
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (15535): Implemented PLL "DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1|pll7" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 8, clock division of 3, and phase shift of 0 degrees (0 ps) for DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 8, clock division of 3, and phase shift of -90 degrees (-1875 ps) for DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1|wire_pll7_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE0_TOP.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|syspll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u0|syspll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0Qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|active_rnw~2
        Info (176357): Destination node DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|active_cs_n~0
        Info (176357): Destination node DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|active_cs_n~1
        Info (176357): Destination node DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_refs[0]
        Info (176357): Destination node DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_refs[2]
        Info (176357): Destination node DE0Qsys:u0|DE0Qsys_sdram_ctrl:sdram_ctrl|i_refs[1]
        Info (176357): Destination node DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|W_rf_wren
        Info (176357): Destination node DE0Qsys:u0|DE0Qsys_nios2cpu:nios2cpu|DE0Qsys_nios2cpu_nios2_oci:the_DE0Qsys_nios2cpu_nios2_oci|DE0Qsys_nios2cpu_nios2_oci_debug:the_DE0Qsys_nios2cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~0
Info (176353): Automatically promoted node DE0Qsys:u0|DE0Qsys_dma:dma|reset_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node button_debouncer:button_debouncer_inst0|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0Qsys:u0|altera_reset_controller:rst_controller_001|merged_reset~0
Info (176353): Automatically promoted node DE0Qsys:u0|altera_reset_controller:rst_controller_001|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0Qsys:u0|DE0Qsys_syspll:syspll|prev_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0Qsys:u0|DE0Qsys_syspll:syspll|readdata[0]~1
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 52 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 34 register duplicates
Warning (15064): PLL "DE0Qsys:u0|DE0Qsys_syspll:syspll|DE0Qsys_syspll_altpll_fbh2:sd1|pll7" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 36% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.02 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 134 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK_50_2 uses I/O standard 3.3-V LVTTL at B12
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at G5
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at J7
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at H7
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at E3
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at E4
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at D2
    Info (169178): Pin UART_RTS uses I/O standard 3.3-V LVTTL at V22
    Info (169178): Pin FL_RY uses I/O standard 3.3-V LVTTL at M7
    Info (169178): Pin SD_WP_N uses I/O standard 3.3-V LVTTL at W20
    Info (169178): Pin GPIO0_CLKIN[0] uses I/O standard 3.3-V LVTTL at AB12
    Info (169178): Pin GPIO0_CLKIN[1] uses I/O standard 3.3-V LVTTL at AA12
    Info (169178): Pin GPIO1_CLKIN[0] uses I/O standard 3.3-V LVTTL at AB11
    Info (169178): Pin GPIO1_CLKIN[1] uses I/O standard 3.3-V LVTTL at AA11
    Info (169178): Pin FL_DQ[0] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin FL_DQ[1] uses I/O standard 3.3-V LVTTL at P8
    Info (169178): Pin FL_DQ[2] uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin FL_DQ[3] uses I/O standard 3.3-V LVTTL at U1
    Info (169178): Pin FL_DQ[4] uses I/O standard 3.3-V LVTTL at V2
    Info (169178): Pin FL_DQ[5] uses I/O standard 3.3-V LVTTL at V3
    Info (169178): Pin FL_DQ[6] uses I/O standard 3.3-V LVTTL at W1
    Info (169178): Pin FL_DQ[7] uses I/O standard 3.3-V LVTTL at Y1
    Info (169178): Pin FL_DQ[8] uses I/O standard 3.3-V LVTTL at T5
    Info (169178): Pin FL_DQ[9] uses I/O standard 3.3-V LVTTL at T7
    Info (169178): Pin FL_DQ[10] uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin FL_DQ[11] uses I/O standard 3.3-V LVTTL at U2
    Info (169178): Pin FL_DQ[12] uses I/O standard 3.3-V LVTTL at V1
    Info (169178): Pin FL_DQ[13] uses I/O standard 3.3-V LVTTL at V4
    Info (169178): Pin FL_DQ[14] uses I/O standard 3.3-V LVTTL at W2
    Info (169178): Pin FL_DQ15_AM1 uses I/O standard 3.3-V LVTTL at Y2
    Info (169178): Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at D22
    Info (169178): Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at D21
    Info (169178): Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at C22
    Info (169178): Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at C21
    Info (169178): Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at B22
    Info (169178): Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at B21
    Info (169178): Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at D20
    Info (169178): Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at C20
    Info (169178): Pin SD_DAT0 uses I/O standard 3.3-V LVTTL at AA22
    Info (169178): Pin SD_DAT3 uses I/O standard 3.3-V LVTTL at W21
    Info (169178): Pin SD_CMD uses I/O standard 3.3-V LVTTL at Y22
    Info (169178): Pin PS2_KBDAT uses I/O standard 3.3-V LVTTL at P21
    Info (169178): Pin PS2_KBCLK uses I/O standard 3.3-V LVTTL at P22
    Info (169178): Pin PS2_MSDAT uses I/O standard 3.3-V LVTTL at R22
    Info (169178): Pin PS2_MSCLK uses I/O standard 3.3-V LVTTL at R21
    Info (169178): Pin GPIO0_D[0] uses I/O standard 3.3-V LVTTL at AB16
    Info (169178): Pin GPIO0_D[1] uses I/O standard 3.3-V LVTTL at AA16
    Info (169178): Pin GPIO0_D[2] uses I/O standard 3.3-V LVTTL at AA15
    Info (169178): Pin GPIO0_D[3] uses I/O standard 3.3-V LVTTL at AB15
    Info (169178): Pin GPIO0_D[4] uses I/O standard 3.3-V LVTTL at AA14
    Info (169178): Pin GPIO0_D[5] uses I/O standard 3.3-V LVTTL at AB14
    Info (169178): Pin GPIO0_D[6] uses I/O standard 3.3-V LVTTL at AB13
    Info (169178): Pin GPIO0_D[7] uses I/O standard 3.3-V LVTTL at AA13
    Info (169178): Pin GPIO0_D[8] uses I/O standard 3.3-V LVTTL at AB10
    Info (169178): Pin GPIO0_D[9] uses I/O standard 3.3-V LVTTL at AA10
    Info (169178): Pin GPIO0_D[10] uses I/O standard 3.3-V LVTTL at AB8
    Info (169178): Pin GPIO0_D[11] uses I/O standard 3.3-V LVTTL at AA8
    Info (169178): Pin GPIO0_D[12] uses I/O standard 3.3-V LVTTL at AB5
    Info (169178): Pin GPIO0_D[13] uses I/O standard 3.3-V LVTTL at AA5
    Info (169178): Pin GPIO0_D[14] uses I/O standard 3.3-V LVTTL at AB4
    Info (169178): Pin GPIO0_D[15] uses I/O standard 3.3-V LVTTL at AA4
    Info (169178): Pin GPIO0_D[16] uses I/O standard 3.3-V LVTTL at V14
    Info (169178): Pin GPIO0_D[17] uses I/O standard 3.3-V LVTTL at U14
    Info (169178): Pin GPIO0_D[18] uses I/O standard 3.3-V LVTTL at Y13
    Info (169178): Pin GPIO0_D[19] uses I/O standard 3.3-V LVTTL at W13
    Info (169178): Pin GPIO0_D[20] uses I/O standard 3.3-V LVTTL at U13
    Info (169178): Pin GPIO0_D[21] uses I/O standard 3.3-V LVTTL at V12
    Info (169178): Pin GPIO0_D[22] uses I/O standard 3.3-V LVTTL at R10
    Info (169178): Pin GPIO0_D[23] uses I/O standard 3.3-V LVTTL at V11
    Info (169178): Pin GPIO0_D[24] uses I/O standard 3.3-V LVTTL at Y10
    Info (169178): Pin GPIO0_D[25] uses I/O standard 3.3-V LVTTL at W10
    Info (169178): Pin GPIO0_D[26] uses I/O standard 3.3-V LVTTL at T8
    Info (169178): Pin GPIO0_D[27] uses I/O standard 3.3-V LVTTL at V8
    Info (169178): Pin GPIO0_D[28] uses I/O standard 3.3-V LVTTL at W7
    Info (169178): Pin GPIO0_D[29] uses I/O standard 3.3-V LVTTL at W6
    Info (169178): Pin GPIO0_D[30] uses I/O standard 3.3-V LVTTL at V5
    Info (169178): Pin GPIO0_D[31] uses I/O standard 3.3-V LVTTL at U7
    Info (169178): Pin GPIO1_D[0] uses I/O standard 3.3-V LVTTL at AA20
    Info (169178): Pin GPIO1_D[1] uses I/O standard 3.3-V LVTTL at AB20
    Info (169178): Pin GPIO1_D[2] uses I/O standard 3.3-V LVTTL at AA19
    Info (169178): Pin GPIO1_D[3] uses I/O standard 3.3-V LVTTL at AB19
    Info (169178): Pin GPIO1_D[4] uses I/O standard 3.3-V LVTTL at AB18
    Info (169178): Pin GPIO1_D[5] uses I/O standard 3.3-V LVTTL at AA18
    Info (169178): Pin GPIO1_D[6] uses I/O standard 3.3-V LVTTL at AA17
    Info (169178): Pin GPIO1_D[7] uses I/O standard 3.3-V LVTTL at AB17
    Info (169178): Pin GPIO1_D[8] uses I/O standard 3.3-V LVTTL at Y17
    Info (169178): Pin GPIO1_D[9] uses I/O standard 3.3-V LVTTL at W17
    Info (169178): Pin GPIO1_D[10] uses I/O standard 3.3-V LVTTL at U15
    Info (169178): Pin GPIO1_D[11] uses I/O standard 3.3-V LVTTL at T15
    Info (169178): Pin GPIO1_D[12] uses I/O standard 3.3-V LVTTL at W15
    Info (169178): Pin GPIO1_D[13] uses I/O standard 3.3-V LVTTL at V15
    Info (169178): Pin GPIO1_D[14] uses I/O standard 3.3-V LVTTL at AB9
    Info (169178): Pin GPIO1_D[15] uses I/O standard 3.3-V LVTTL at AA9
    Info (169178): Pin GPIO1_D[16] uses I/O standard 3.3-V LVTTL at AA7
    Info (169178): Pin GPIO1_D[17] uses I/O standard 3.3-V LVTTL at AB7
    Info (169178): Pin GPIO1_D[18] uses I/O standard 3.3-V LVTTL at T14
    Info (169178): Pin GPIO1_D[19] uses I/O standard 3.3-V LVTTL at R14
    Info (169178): Pin GPIO1_D[20] uses I/O standard 3.3-V LVTTL at U12
    Info (169178): Pin GPIO1_D[21] uses I/O standard 3.3-V LVTTL at T12
    Info (169178): Pin GPIO1_D[22] uses I/O standard 3.3-V LVTTL at R11
    Info (169178): Pin GPIO1_D[23] uses I/O standard 3.3-V LVTTL at R12
    Info (169178): Pin GPIO1_D[24] uses I/O standard 3.3-V LVTTL at U10
    Info (169178): Pin GPIO1_D[25] uses I/O standard 3.3-V LVTTL at T10
    Info (169178): Pin GPIO1_D[26] uses I/O standard 3.3-V LVTTL at U9
    Info (169178): Pin GPIO1_D[27] uses I/O standard 3.3-V LVTTL at T9
    Info (169178): Pin GPIO1_D[28] uses I/O standard 3.3-V LVTTL at Y7
    Info (169178): Pin GPIO1_D[29] uses I/O standard 3.3-V LVTTL at U8
    Info (169178): Pin GPIO1_D[30] uses I/O standard 3.3-V LVTTL at V6
    Info (169178): Pin GPIO1_D[31] uses I/O standard 3.3-V LVTTL at V7
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at D10
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G10
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at H10
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at E9
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at F9
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at G9
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at H9
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at F8
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at A9
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at C10
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at B10
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at A10
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at F10
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at G21
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at J6
    Info (169178): Pin ORG_BUTTON[0] uses I/O standard 3.3-V LVTTL at H2
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at H6
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at G4
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at U22
    Info (169178): Pin ORG_BUTTON[1] uses I/O standard 3.3-V LVTTL at G3
    Info (169178): Pin ORG_BUTTON[2] uses I/O standard 3.3-V LVTTL at F1
Warning (169064): Following 95 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[8] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[9] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[10] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[11] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[12] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[13] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[14] has a permanently disabled output enable
    Info (169065): Pin FL_DQ15_AM1 has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[0] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[1] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[2] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[3] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[4] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[5] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[6] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[7] has a permanently disabled output enable
    Info (169065): Pin SD_DAT0 has a permanently disabled output enable
    Info (169065): Pin SD_DAT3 has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin PS2_KBDAT has a permanently disabled output enable
    Info (169065): Pin PS2_KBCLK has a permanently disabled output enable
    Info (169065): Pin PS2_MSDAT has a permanently disabled output enable
    Info (169065): Pin PS2_MSCLK has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[0] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[1] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[2] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[3] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[4] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[5] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[6] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[7] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[8] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[9] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[10] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[11] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[12] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[13] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[14] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[15] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[16] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[17] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[18] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[19] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[20] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[21] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[22] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[23] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[24] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[25] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[26] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[27] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[28] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[29] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[30] has a permanently disabled output enable
    Info (169065): Pin GPIO0_D[31] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[0] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[1] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[2] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[3] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[4] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[5] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[6] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[7] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[8] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[9] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[10] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[11] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[12] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[13] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[14] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[15] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[16] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[17] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[18] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[19] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[20] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[21] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[22] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[23] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[24] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[25] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[26] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[27] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[28] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[29] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[30] has a permanently disabled output enable
    Info (169065): Pin GPIO1_D[31] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/User/Documents/GitHub/robot/DE0_TOP_New/DE0_TOP.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 5473 megabytes
    Info: Processing ended: Wed Dec 27 19:35:44 2023
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/User/Documents/GitHub/robot/DE0_TOP_New/DE0_TOP.fit.smsg.


