## 一、 数字电路基本元件
各种门的符号与输入和输出
![[Excalidraw/数电基本元件与逻辑电路 2023-07-28 09.53.05|700]]

与门(也可在上方插两个火把中间并联实现)
![[Pasted image 20230203215651.png|200]]
与非门
![[Pasted image 20230203215547.png|200]]
或门
![[attachments/Pasted image 20230728101256.png|200]]
或非门
![[attachments/Pasted image 20230728101221.png|200]]
异或门
![[Pasted image 20230203220249.png|350]]

## 二、半加器和全加器
异或门加上一条进位线， 则成为半加器。
(其中， 上面的一条是外接的进位线，如果两个拉杆全拉下则进位)
![[Pasted image 20230203220410.png|400]]
两个半加器连在一起成为全加器
![[Pasted image 20230203221546.png|700]]
通过如图方法实现半加器的堆叠
![[Screenshot_20230203_221509_tv.danmaku.bili.jpg|600]]

经过优化的半加器和全加器结构， 可以进行两格的堆叠
![[Pasted image 20230203222222.png|350]]
![[Pasted image 20230203223007.png|550]]

上述的全加器可以通过这样进行连接， 从而得到16位的全加器结构
![[Screenshot_20230203_223642_tv.danmaku.bili.jpg|700]]
![[Screenshot_20230203_223755_tv.danmaku.bili.jpg|700]]

## 三、逻辑代数运算的基本规则
$$A + 0 = A\qquad  A + 1 = 1$$
$$A \cdot  0  = 0 \qquad A \cdot 1  = A $$
$$A + A = A \qquad A + \overline{A} = 1$$
$$A \cdot A = A\qquad A \cdot \overline{A} = 0 \qquad \overline{\overline{A}} = A$$
另有： <u>和一个与门并联或门不影响结果</u>， 
$$\Large\boxed{A + AB = A \qquad  A + \overline{A} B = A + B \qquad (A+ B)(A+C) = A +BC}$$
## 四、逻辑代数法则
### (1) 运算律
对于两个输入的交换律，:有: 
**交换律**
$$A + B  = B + A \qquad AB = BA$$
**结合律**
$$A + (B+ C) = (A + B) + C  \qquad  A(BC) = (AB) C$$
**分配率**
$$AB + AC = A(B+ C)$$

### (2) 对偶式
对于任何一个逻辑式Y , 如果将其中的$\cdot$换成$+$, 而将$+$换成$\cdot$, 则称为**对偶式**，**对偶式的输入和输出可以通过将原始式子0换成1， 1换成0获取**

**对偶定理**：如果两个逻辑式相同，则其对偶式也相同

### (3) Morgan 定理
$$\overline{X + Y} = \overline{X}\space \overline{Y}$$
$$\overline{XY} = \overline{X} + \overline{Y}$$
