TimeQuest Timing Analyzer report for Pscan
Tue Mar 05 17:21:00 2019
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'
 14. Slow 1200mV 85C Model Setup: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Setup: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'
 16. Slow 1200mV 85C Model Hold: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Hold: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Hold: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'clk'
 38. Slow 1200mV 0C Model Setup: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'
 39. Slow 1200mV 0C Model Setup: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Setup: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'
 41. Slow 1200mV 0C Model Hold: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'
 42. Slow 1200mV 0C Model Hold: 'clk'
 43. Slow 1200mV 0C Model Hold: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'
 44. Slow 1200mV 0C Model Hold: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Propagation Delay
 54. Minimum Propagation Delay
 55. Slow 1200mV 0C Model Metastability Report
 56. Fast 1200mV 0C Model Setup Summary
 57. Fast 1200mV 0C Model Hold Summary
 58. Fast 1200mV 0C Model Recovery Summary
 59. Fast 1200mV 0C Model Removal Summary
 60. Fast 1200mV 0C Model Minimum Pulse Width Summary
 61. Fast 1200mV 0C Model Setup: 'clk'
 62. Fast 1200mV 0C Model Setup: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'
 63. Fast 1200mV 0C Model Setup: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'
 64. Fast 1200mV 0C Model Setup: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'
 65. Fast 1200mV 0C Model Hold: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'
 66. Fast 1200mV 0C Model Hold: 'clk'
 67. Fast 1200mV 0C Model Hold: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'
 68. Fast 1200mV 0C Model Hold: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'
 70. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Propagation Delay
 78. Minimum Propagation Delay
 79. Fast 1200mV 0C Model Metastability Report
 80. Multicorner Timing Analysis Summary
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Propagation Delay
 86. Minimum Propagation Delay
 87. Board Trace Model Assignments
 88. Input Transition Times
 89. Signal Integrity Metrics (Slow 1200mv 0c Model)
 90. Signal Integrity Metrics (Slow 1200mv 85c Model)
 91. Signal Integrity Metrics (Fast 1200mv 0c Model)
 92. Setup Transfers
 93. Hold Transfers
 94. Report TCCS
 95. Report RSKM
 96. Unconstrained Paths
 97. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; Pscan                                              ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------+-----------+---------+------------+---------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------------------------------+---------------------------------------------------------------+
; Clock Name                                                ; Type      ; Period  ; Frequency  ; Rise    ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                      ; Targets                                                       ;
+-----------------------------------------------------------+-----------+---------+------------+---------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------------------------------+---------------------------------------------------------------+
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 500.000 ; 2.0 MHz    ; 0.000   ; 250.000 ; 50.00      ; 25        ; 1           ;       ;        ;           ;            ; false    ; clk    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|inclk[0] ; { ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] } ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 500.000 ; 2.0 MHz    ; 250.000 ; 500.000 ; 50.00      ; 25        ; 1           ; 180.0 ;        ;           ;            ; false    ; clk    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|inclk[0] ; { ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] } ;
; clk                                                       ; Base      ; 20.000  ; 50.0 MHz   ; 0.000   ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                             ; { clk }                                                       ;
; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; Base      ; 1.000   ; 1000.0 MHz ; 0.000   ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                             ; { LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN }   ;
+-----------------------------------------------------------+-----------+---------+------------+---------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------------------------------+---------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                              ;
+------------+-----------------+-----------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                ; Note ;
+------------+-----------------+-----------------------------------------------------------+------+
; 109.54 MHz ; 109.54 MHz      ; clk                                                       ;      ;
; 217.2 MHz  ; 217.2 MHz       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+-----------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                 ;
+-----------------------------------------------------------+---------+---------------+
; Clock                                                     ; Slack   ; End Point TNS ;
+-----------------------------------------------------------+---------+---------------+
; clk                                                       ; -34.538 ; -1161.574     ;
; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; -1.478  ; -10.102       ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 243.424 ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 244.392 ; 0.000         ;
+-----------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                  ;
+-----------------------------------------------------------+---------+---------------+
; Clock                                                     ; Slack   ; End Point TNS ;
+-----------------------------------------------------------+---------+---------------+
; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; -0.169  ; -0.506        ;
; clk                                                       ; 0.216   ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.345   ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.660 ; 0.000         ;
+-----------------------------------------------------------+---------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                   ;
+-----------------------------------------------------------+---------+---------------+
; Clock                                                     ; Slack   ; End Point TNS ;
+-----------------------------------------------------------+---------+---------------+
; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; 0.416   ; 0.000         ;
; clk                                                       ; 9.660   ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 249.750 ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 249.752 ; 0.000         ;
+-----------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                  ;
+---------+---------------------------+------------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                                                    ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+------------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -34.538 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.795      ; 56.248     ;
; -34.531 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.795      ; 56.241     ;
; -34.403 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.795      ; 56.113     ;
; -34.372 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.795      ; 56.082     ;
; -34.332 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.795      ; 56.042     ;
; -34.244 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.795      ; 55.954     ;
; -34.197 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.795      ; 55.907     ;
; -34.010 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.799      ; 55.724     ;
; -34.003 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.799      ; 55.717     ;
; -34.002 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.804      ; 55.721     ;
; -33.995 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.804      ; 55.714     ;
; -33.969 ; ADCModule:ADC_1|OutCkt[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.795      ; 55.679     ;
; -33.966 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.800      ; 55.681     ;
; -33.959 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.800      ; 55.674     ;
; -33.875 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.799      ; 55.589     ;
; -33.867 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.804      ; 55.586     ;
; -33.844 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.799      ; 55.558     ;
; -33.836 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.804      ; 55.555     ;
; -33.831 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.800      ; 55.546     ;
; -33.804 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.799      ; 55.518     ;
; -33.800 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.800      ; 55.515     ;
; -33.796 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.804      ; 55.515     ;
; -33.760 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.800      ; 55.475     ;
; -33.721 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.428     ;
; -33.721 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.428     ;
; -33.721 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.428     ;
; -33.721 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.428     ;
; -33.721 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.428     ;
; -33.721 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.428     ;
; -33.716 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.799      ; 55.430     ;
; -33.714 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.421     ;
; -33.714 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.421     ;
; -33.714 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.421     ;
; -33.714 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.421     ;
; -33.714 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.421     ;
; -33.714 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.421     ;
; -33.708 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.804      ; 55.427     ;
; -33.706 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.041      ; 55.662     ;
; -33.699 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.041      ; 55.655     ;
; -33.672 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.800      ; 55.387     ;
; -33.669 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.799      ; 55.383     ;
; -33.661 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.804      ; 55.380     ;
; -33.625 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.800      ; 55.340     ;
; -33.587 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.801      ; 55.303     ;
; -33.587 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.801      ; 55.303     ;
; -33.586 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.293     ;
; -33.586 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.293     ;
; -33.586 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.293     ;
; -33.586 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.293     ;
; -33.586 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.293     ;
; -33.586 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.293     ;
; -33.580 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.801      ; 55.296     ;
; -33.580 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.801      ; 55.296     ;
; -33.571 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.041      ; 55.527     ;
; -33.555 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.262     ;
; -33.555 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.262     ;
; -33.555 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.262     ;
; -33.555 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.262     ;
; -33.555 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.262     ;
; -33.555 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.262     ;
; -33.540 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.041      ; 55.496     ;
; -33.515 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.222     ;
; -33.515 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.222     ;
; -33.515 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.222     ;
; -33.515 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.222     ;
; -33.515 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.222     ;
; -33.515 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.222     ;
; -33.500 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.041      ; 55.456     ;
; -33.471 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 55.401     ;
; -33.464 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 55.394     ;
; -33.452 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.801      ; 55.168     ;
; -33.452 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.801      ; 55.168     ;
; -33.441 ; ADCModule:ADC_1|OutCkt[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.799      ; 55.155     ;
; -33.433 ; ADCModule:ADC_1|OutCkt[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.804      ; 55.152     ;
; -33.427 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.134     ;
; -33.427 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.134     ;
; -33.427 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.134     ;
; -33.427 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.134     ;
; -33.427 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.134     ;
; -33.427 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.134     ;
; -33.421 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.801      ; 55.137     ;
; -33.421 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.801      ; 55.137     ;
; -33.412 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.041      ; 55.368     ;
; -33.410 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHECAR       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.041      ; 55.366     ;
; -33.403 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHECAR       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.041      ; 55.359     ;
; -33.399 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.114      ; 55.428     ;
; -33.397 ; ADCModule:ADC_1|OutCkt[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.800      ; 55.112     ;
; -33.392 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.114      ; 55.421     ;
; -33.386 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.176      ; 55.477     ;
; -33.381 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.801      ; 55.097     ;
; -33.381 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.801      ; 55.097     ;
; -33.380 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.087     ;
; -33.380 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.087     ;
; -33.380 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.087     ;
; -33.380 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.087     ;
; -33.380 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.087     ;
; -33.380 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.792      ; 55.087     ;
; -33.379 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.176      ; 55.470     ;
; -33.365 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.041      ; 55.321     ;
; -33.336 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 2.015      ; 55.266     ;
+---------+---------------------------+------------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'                                                                                                                                                    ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                          ; Launch Clock ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; -1.478 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.144      ; 3.724      ;
; -1.470 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.998      ; 3.682      ;
; -1.444 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.994      ; 3.652      ;
; -1.424 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.012      ; 3.644      ;
; -1.406 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.008      ; 3.622      ;
; -1.337 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.997      ; 3.548      ;
; -1.304 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.998      ; 3.516      ;
; -1.303 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.147      ; 3.548      ;
; -1.298 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.144      ; 3.544      ;
; -1.251 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.011      ; 3.470      ;
; -1.244 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.012      ; 3.464      ;
; -1.236 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.995      ; 3.445      ;
; -1.200 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.144      ; 3.446      ;
; -1.199 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.998      ; 3.411      ;
; -1.182 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.997      ; 3.393      ;
; -1.176 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.143      ; 3.421      ;
; -1.150 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.769      ; 3.133      ;
; -1.148 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.011      ; 3.367      ;
; -1.146 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.012      ; 3.366      ;
; -1.145 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.009      ; 3.362      ;
; -1.141 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.143      ; 3.386      ;
; -1.141 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.769      ; 3.124      ;
; -1.140 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.143      ; 3.380      ;
; -1.132 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.997      ; 3.343      ;
; -1.123 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.147      ; 3.368      ;
; -1.123 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.914      ; 3.134      ;
; -1.116 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.772      ; 3.100      ;
; -1.116 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.139      ; 3.352      ;
; -1.114 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.914      ; 3.125      ;
; -1.110 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.772      ; 3.254      ;
; -1.107 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.772      ; 3.091      ;
; -1.093 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.997      ; 3.304      ;
; -1.091 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.772      ; 3.235      ;
; -1.083 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.783      ; 3.074      ;
; -1.075 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.005      ; 3.288      ;
; -1.074 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.783      ; 3.065      ;
; -1.067 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.915      ; 3.084      ;
; -1.061 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.768      ; 3.045      ;
; -1.052 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.768      ; 3.036      ;
; -1.041 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.138      ; 3.276      ;
; -1.029 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.007      ; 3.244      ;
; -1.025 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.147      ; 3.270      ;
; -1.016 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.989      ; 3.219      ;
; -1.004 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.990      ; 3.210      ;
; -1.001 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.146      ; 3.245      ;
; -0.985 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.009      ; 3.202      ;
; -0.980 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.015      ; 3.203      ;
; -0.973 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.769      ; 2.956      ;
; -0.970 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.143      ; 3.210      ;
; -0.967 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.997      ; 3.178      ;
; -0.966 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.146      ; 3.210      ;
; -0.959 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.140      ; 3.201      ;
; -0.947 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.992      ; 3.155      ;
; -0.946 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.914      ; 2.957      ;
; -0.939 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.772      ; 2.923      ;
; -0.922 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.772      ; 3.066      ;
; -0.912 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.918      ; 2.928      ;
; -0.908 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.139      ; 3.149      ;
; -0.906 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.783      ; 2.897      ;
; -0.901 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[9]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.140      ; 3.138      ;
; -0.897 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.143      ; 3.142      ;
; -0.888 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.993      ; 3.097      ;
; -0.884 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.768      ; 2.868      ;
; -0.881 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.136      ; 3.114      ;
; -0.870 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.991      ; 3.075      ;
; -0.865 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.143      ; 3.105      ;
; -0.861 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.769      ; 2.844      ;
; -0.858 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.144      ; 3.100      ;
; -0.848 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.137      ; 3.087      ;
; -0.847 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.011      ; 3.066      ;
; -0.834 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.914      ; 2.845      ;
; -0.827 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.772      ; 2.811      ;
; -0.817 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.994      ; 3.025      ;
; -0.809 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.772      ; 2.953      ;
; -0.794 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.783      ; 2.785      ;
; -0.776 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.136      ; 3.009      ;
; -0.772 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.768      ; 2.756      ;
; -0.770 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.918      ; 2.786      ;
; -0.768 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[2]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.008      ; 2.984      ;
; -0.766 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.137      ; 3.005      ;
; -0.766 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.003      ; 2.977      ;
; -0.766 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.915      ; 2.783      ;
; -0.766 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.142      ; 3.005      ;
; -0.762 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.990      ; 2.968      ;
; -0.760 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.011      ; 2.979      ;
; -0.757 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.146      ; 3.000      ;
; -0.753 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.750      ; 2.601      ;
; -0.751 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.918      ; 2.767      ;
; -0.751 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.993      ; 2.958      ;
; -0.747 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[5]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.002      ; 3.121      ;
; -0.743 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[6]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.998      ; 2.957      ;
; -0.737 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.013      ; 2.958      ;
; -0.732 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.918      ; 2.748      ;
; -0.725 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.011      ; 2.944      ;
; -0.723 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.005      ; 2.936      ;
; -0.722 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.146      ; 2.966      ;
; -0.718 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.991      ; 2.923      ;
; -0.716 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.142      ; 2.956      ;
; -0.713 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 2.143      ; 2.954      ;
; -0.705 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.999      ; 2.918      ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                            ;
+---------+----------------------------+-----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                     ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 243.424 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.165      ; 6.736      ;
; 243.425 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.165      ; 6.735      ;
; 243.557 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.281      ;
; 243.557 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.281      ;
; 243.557 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.281      ;
; 243.557 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.281      ;
; 243.558 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.280      ;
; 243.558 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.280      ;
; 243.558 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.280      ;
; 243.558 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.280      ;
; 243.659 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.163      ; 6.499      ;
; 243.659 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.163      ; 6.499      ;
; 243.665 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.165      ; 6.495      ;
; 243.697 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.165      ; 6.463      ;
; 243.772 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 6.070      ;
; 243.772 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 6.070      ;
; 243.772 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 6.070      ;
; 243.772 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 6.070      ;
; 243.773 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 6.069      ;
; 243.773 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 6.069      ;
; 243.773 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 6.069      ;
; 243.773 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 6.069      ;
; 243.781 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.163      ; 6.377      ;
; 243.783 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.163      ; 6.375      ;
; 243.792 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 6.044      ;
; 243.792 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 6.044      ;
; 243.792 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 6.044      ;
; 243.792 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 6.044      ;
; 243.792 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 6.044      ;
; 243.792 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 6.044      ;
; 243.792 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 6.044      ;
; 243.792 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 6.044      ;
; 243.797 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.152     ; 6.046      ;
; 243.797 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.152     ; 6.046      ;
; 243.797 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.152     ; 6.046      ;
; 243.797 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.152     ; 6.046      ;
; 243.798 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.040      ;
; 243.798 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.040      ;
; 243.798 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.040      ;
; 243.798 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.040      ;
; 243.798 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.152     ; 6.045      ;
; 243.798 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.152     ; 6.045      ;
; 243.798 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.152     ; 6.045      ;
; 243.798 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.152     ; 6.045      ;
; 243.830 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.008      ;
; 243.830 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.008      ;
; 243.830 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.008      ;
; 243.830 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.157     ; 6.008      ;
; 243.899 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.163      ; 6.259      ;
; 243.914 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.922      ;
; 243.914 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.922      ;
; 243.914 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.922      ;
; 243.914 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.922      ;
; 243.916 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.920      ;
; 243.916 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.920      ;
; 243.916 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.920      ;
; 243.916 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.920      ;
; 243.930 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.163      ; 6.228      ;
; 244.007 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.155     ; 5.833      ;
; 244.007 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.155     ; 5.833      ;
; 244.007 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.155     ; 5.833      ;
; 244.007 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.155     ; 5.833      ;
; 244.007 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.155     ; 5.833      ;
; 244.007 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.155     ; 5.833      ;
; 244.007 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.155     ; 5.833      ;
; 244.007 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.155     ; 5.833      ;
; 244.013 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 5.829      ;
; 244.013 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 5.829      ;
; 244.013 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 5.829      ;
; 244.013 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 5.829      ;
; 244.022 ; ADCModule:ADC_1|m_cont[7]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.163      ; 6.136      ;
; 244.032 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.804      ;
; 244.032 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.804      ;
; 244.032 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.804      ;
; 244.032 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.804      ;
; 244.032 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.154     ; 5.809      ;
; 244.032 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.154     ; 5.809      ;
; 244.032 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.154     ; 5.809      ;
; 244.032 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.154     ; 5.809      ;
; 244.032 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.154     ; 5.809      ;
; 244.032 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.154     ; 5.809      ;
; 244.032 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.154     ; 5.809      ;
; 244.032 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.154     ; 5.809      ;
; 244.038 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.152     ; 5.805      ;
; 244.038 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.152     ; 5.805      ;
; 244.038 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.152     ; 5.805      ;
; 244.038 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.152     ; 5.805      ;
; 244.042 ; ADCModule:ADC_1|m_cont[8]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.163      ; 6.116      ;
; 244.043 ; ADCModule:ADC_1|m_cont[10] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.163      ; 6.115      ;
; 244.045 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 5.797      ;
; 244.045 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 5.797      ;
; 244.045 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 5.797      ;
; 244.045 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.153     ; 5.797      ;
; 244.056 ; ADCModule:ADC_1|m_cont[4]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.163      ; 6.102      ;
; 244.063 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.773      ;
; 244.063 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.773      ;
; 244.063 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.773      ;
; 244.063 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.159     ; 5.773      ;
; 244.070 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.152     ; 5.773      ;
; 244.070 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.152     ; 5.773      ;
+---------+----------------------------+-----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                         ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                    ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 244.392 ; ADCModule:ADC_1|cont[17] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 5.453      ;
; 244.403 ; ADCModule:ADC_1|cont[18] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 5.442      ;
; 244.695 ; ADCModule:ADC_1|cont[25] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 5.150      ;
; 244.737 ; ADCModule:ADC_1|cont[22] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 5.108      ;
; 244.770 ; ADCModule:ADC_1|cont[19] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 5.075      ;
; 244.782 ; ADCModule:ADC_1|cont[21] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 5.063      ;
; 244.831 ; ADCModule:ADC_1|cont[30] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 5.014      ;
; 244.920 ; ADCModule:ADC_1|cont[23] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 4.925      ;
; 244.945 ; ADCModule:ADC_1|cont[26] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 4.900      ;
; 244.947 ; ADCModule:ADC_1|cont[16] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 4.898      ;
; 244.974 ; ADCModule:ADC_1|cont[29] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 4.871      ;
; 245.069 ; ADCModule:ADC_1|cont[20] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 4.776      ;
; 245.079 ; ADCModule:ADC_1|cont[27] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 4.766      ;
; 245.141 ; ADCModule:ADC_1|cont[28] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 4.704      ;
; 245.201 ; ADCModule:ADC_1|cont[24] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 4.644      ;
; 245.291 ; ADCModule:ADC_1|cont[31] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.150     ; 4.554      ;
; 245.641 ; ADCModule:ADC_1|cont[11] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 4.201      ;
; 245.707 ; ADCModule:ADC_1|cont[10] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 4.135      ;
; 245.746 ; ADCModule:ADC_1|cont[14] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 4.096      ;
; 245.811 ; ADCModule:ADC_1|cont[9]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 4.031      ;
; 245.820 ; ADCModule:ADC_1|cont[13] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 4.022      ;
; 245.837 ; ADCModule:ADC_1|cont[7]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 4.005      ;
; 245.843 ; ADCModule:ADC_1|cont[6]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 3.999      ;
; 245.847 ; ADCModule:ADC_1|cont[15] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 3.995      ;
; 245.960 ; ADCModule:ADC_1|cont[8]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 3.882      ;
; 246.083 ; ADCModule:ADC_1|cont[12] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 3.759      ;
; 246.241 ; ADCModule:ADC_1|cont[5]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 3.601      ;
; 246.371 ; ADCModule:ADC_1|cont[4]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 3.471      ;
; 247.376 ; ADCModule:ADC_1|cont[0]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 2.466      ;
; 247.554 ; ADCModule:ADC_1|cont[1]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 2.288      ;
; 247.887 ; ADCModule:ADC_1|cont[2]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.955      ;
; 247.980 ; ADCModule:ADC_1|cont[3]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.862      ;
; 248.072 ; ADCModule:ADC_1|cont[0]  ; ADCModule:ADC_1|m_cont[0]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.770      ;
; 248.193 ; ADCModule:ADC_1|cont[2]  ; ADCModule:ADC_1|m_cont[2]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.649      ;
; 248.236 ; ADCModule:ADC_1|cont[3]  ; ADCModule:ADC_1|m_cont[3]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.606      ;
; 248.331 ; ADCModule:ADC_1|cont[14] ; ADCModule:ADC_1|m_cont[14] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.511      ;
; 248.341 ; ADCModule:ADC_1|cont[18] ; ADCModule:ADC_1|m_cont[18] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.152     ; 1.502      ;
; 248.344 ; ADCModule:ADC_1|cont[7]  ; ADCModule:ADC_1|m_cont[7]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.498      ;
; 248.390 ; ADCModule:ADC_1|cont[1]  ; ADCModule:ADC_1|m_cont[1]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.452      ;
; 248.491 ; ADCModule:ADC_1|cont[6]  ; ADCModule:ADC_1|m_cont[6]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.351      ;
; 248.537 ; ADCModule:ADC_1|cont[17] ; ADCModule:ADC_1|m_cont[17] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.152     ; 1.306      ;
; 248.541 ; ADCModule:ADC_1|cont[9]  ; ADCModule:ADC_1|m_cont[9]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.301      ;
; 248.541 ; ADCModule:ADC_1|cont[19] ; ADCModule:ADC_1|m_cont[19] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.152     ; 1.302      ;
; 248.547 ; ADCModule:ADC_1|cont[11] ; ADCModule:ADC_1|m_cont[11] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.295      ;
; 248.549 ; ADCModule:ADC_1|cont[28] ; ADCModule:ADC_1|m_cont[28] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.156     ; 1.290      ;
; 248.554 ; ADCModule:ADC_1|cont[29] ; ADCModule:ADC_1|m_cont[29] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.156     ; 1.285      ;
; 248.563 ; ADCModule:ADC_1|cont[13] ; ADCModule:ADC_1|m_cont[13] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.279      ;
; 248.568 ; ADCModule:ADC_1|cont[27] ; ADCModule:ADC_1|m_cont[27] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.157     ; 1.270      ;
; 248.568 ; ADCModule:ADC_1|cont[23] ; ADCModule:ADC_1|m_cont[23] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.156     ; 1.271      ;
; 248.571 ; ADCModule:ADC_1|cont[5]  ; ADCModule:ADC_1|m_cont[5]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.271      ;
; 248.579 ; ADCModule:ADC_1|cont[15] ; ADCModule:ADC_1|m_cont[15] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.263      ;
; 248.592 ; ADCModule:ADC_1|cont[21] ; ADCModule:ADC_1|m_cont[21] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.156     ; 1.247      ;
; 248.607 ; ADCModule:ADC_1|cont[30] ; ADCModule:ADC_1|m_cont[30] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.156     ; 1.232      ;
; 248.692 ; ADCModule:ADC_1|cont[12] ; ADCModule:ADC_1|m_cont[12] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.150      ;
; 248.695 ; ADCModule:ADC_1|cont[22] ; ADCModule:ADC_1|m_cont[22] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.156     ; 1.144      ;
; 248.718 ; ADCModule:ADC_1|cont[25] ; ADCModule:ADC_1|m_cont[25] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.157     ; 1.120      ;
; 248.718 ; ADCModule:ADC_1|cont[24] ; ADCModule:ADC_1|m_cont[24] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.157     ; 1.120      ;
; 248.723 ; ADCModule:ADC_1|cont[8]  ; ADCModule:ADC_1|m_cont[8]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.119      ;
; 248.731 ; ADCModule:ADC_1|cont[31] ; ADCModule:ADC_1|m_cont[31] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.156     ; 1.108      ;
; 248.733 ; ADCModule:ADC_1|cont[26] ; ADCModule:ADC_1|m_cont[26] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.157     ; 1.105      ;
; 248.743 ; ADCModule:ADC_1|cont[4]  ; ADCModule:ADC_1|m_cont[4]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.099      ;
; 248.744 ; ADCModule:ADC_1|cont[10] ; ADCModule:ADC_1|m_cont[10] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.153     ; 1.098      ;
; 248.748 ; ADCModule:ADC_1|cont[20] ; ADCModule:ADC_1|m_cont[20] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.156     ; 1.091      ;
; 248.752 ; ADCModule:ADC_1|cont[16] ; ADCModule:ADC_1|m_cont[16] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.152     ; 1.091      ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'                                                                                                                                                     ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                          ; Launch Clock ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; -0.169 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.433      ; 2.294      ;
; -0.164 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.431      ; 2.297      ;
; -0.155 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.438      ; 2.313      ;
; -0.138 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.435      ; 2.327      ;
; -0.130 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[1]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.439      ; 2.339      ;
; -0.113 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.438      ; 2.355      ;
; -0.091 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.438      ; 2.377      ;
; -0.018 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.298      ; 2.310      ;
; 0.010  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.293      ; 2.333      ;
; 0.032  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[4]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.436      ; 2.498      ;
; 0.054  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.443      ; 2.527      ;
; 0.066  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[5]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.289      ; 2.385      ;
; 0.067  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.437      ; 2.534      ;
; 0.067  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.443      ; 2.540      ;
; 0.070  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.287      ; 2.387      ;
; 0.078  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[3]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.286      ; 2.394      ;
; 0.083  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[0]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.442      ; 2.555      ;
; 0.086  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.439      ; 2.555      ;
; 0.087  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[1]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.440      ; 2.557      ;
; 0.094  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.441      ; 2.565      ;
; 0.094  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.439      ; 2.563      ;
; 0.108  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.441      ; 2.579      ;
; 0.118  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[7]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.289      ; 2.437      ;
; 0.119  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.283      ; 2.432      ;
; 0.123  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.284      ; 2.437      ;
; 0.137  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.287      ; 2.454      ;
; 0.142  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.436      ; 2.608      ;
; 0.142  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.434      ; 2.606      ;
; 0.149  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.445      ; 2.624      ;
; 0.151  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.435      ; 2.616      ;
; 0.156  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.439      ; 2.625      ;
; 0.163  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[6]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.285      ; 2.478      ;
; 0.174  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[4]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.436      ; 2.640      ;
; 0.190  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.222      ; 2.442      ;
; 0.190  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.296      ; 2.516      ;
; 0.192  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.222      ; 2.444      ;
; 0.233  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.443      ; 2.706      ;
; 0.238  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.284      ; 2.552      ;
; 0.241  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[0]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.441      ; 2.712      ;
; 0.251  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.439      ; 2.720      ;
; 0.257  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.291      ; 2.578      ;
; 0.273  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.224      ; 2.527      ;
; 0.275  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.439      ; 2.744      ;
; 0.275  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.224      ; 2.529      ;
; 0.277  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.296      ; 2.603      ;
; 0.279  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[4]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.089      ; 2.398      ;
; 0.281  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.287      ; 2.598      ;
; 0.292  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.434      ; 2.756      ;
; 0.293  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.440      ; 2.763      ;
; 0.295  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.288      ; 2.613      ;
; 0.298  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.439      ; 2.767      ;
; 0.302  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.305      ; 2.637      ;
; 0.305  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.063      ; 2.398      ;
; 0.313  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.443      ; 2.786      ;
; 0.316  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.439      ; 2.785      ;
; 0.323  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.436      ; 2.789      ;
; 0.327  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.298      ; 2.655      ;
; 0.333  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.303      ; 2.666      ;
; 0.336  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.287      ; 2.653      ;
; 0.347  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[6]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.290      ; 2.667      ;
; 0.348  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.970      ; 2.348      ;
; 0.349  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.224      ; 2.603      ;
; 0.366  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.298      ; 2.694      ;
; 0.369  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.222      ; 2.621      ;
; 0.380  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.285      ; 2.695      ;
; 0.383  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.295      ; 2.708      ;
; 0.384  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[2]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.300      ; 2.714      ;
; 0.392  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.287      ; 2.709      ;
; 0.392  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.303      ; 2.725      ;
; 0.403  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.224      ; 2.657      ;
; 0.405  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.436      ; 2.871      ;
; 0.412  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.434      ; 2.876      ;
; 0.424  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.287      ; 2.741      ;
; 0.435  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.220      ; 2.685      ;
; 0.450  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.441      ; 2.921      ;
; 0.452  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[5]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.294      ; 2.776      ;
; 0.461  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.441      ; 2.932      ;
; 0.471  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.303      ; 2.804      ;
; 0.473  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.285      ; 2.788      ;
; 0.482  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.307      ; 2.819      ;
; 0.489  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.284      ; 2.803      ;
; 0.507  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.069      ; 2.606      ;
; 0.514  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.440      ; 2.984      ;
; 0.516  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[9]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.437      ; 2.983      ;
; 0.524  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.301      ; 2.855      ;
; 0.530  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.084      ; 2.644      ;
; 0.534  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.443      ; 3.007      ;
; 0.543  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.220      ; 2.793      ;
; 0.549  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.299      ; 2.878      ;
; 0.555  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.222      ; 2.807      ;
; 0.561  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.284      ; 2.875      ;
; 0.576  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.073      ; 2.679      ;
; 0.580  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.070      ; 2.680      ;
; 0.588  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.443      ; 3.061      ;
; 0.599  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.287      ; 2.916      ;
; 0.608  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.444      ; 3.082      ;
; 0.609  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.440      ; 3.079      ;
; 0.609  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.438      ; 3.077      ;
; 0.615  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.069      ; 2.714      ;
; 0.617  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.281      ; 2.928      ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; 0.216 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.471      ; 3.073      ;
; 0.357 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.362 ; PWMModule:PWM_3|PWM_Count[0]                                ; PWMModule:PWM_3|PWM_Count[0]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.382 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; clk                                                     ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; clk                                                     ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHECAR        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHECAR        ; clk                                                     ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI     ; clk                                                     ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; clk                                                     ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; clk                                                     ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_LCD    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_LCD    ; clk                                                     ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.385 ; PWMModule:PWM_3|PWM_Count[19]                               ; PWMModule:PWM_3|PWM_Count[19]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.604      ;
; 0.389 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[5]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[5]         ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.609      ;
; 0.395 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.222      ; 3.003      ;
; 0.395 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.222      ; 3.003      ;
; 0.395 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.222      ; 3.003      ;
; 0.395 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.222      ; 3.003      ;
; 0.395 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[5]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.222      ; 3.003      ;
; 0.395 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[4]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.222      ; 3.003      ;
; 0.396 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.615      ;
; 0.400 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[1]            ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.620      ;
; 0.404 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[1]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.216      ; 3.006      ;
; 0.414 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.633      ;
; 0.421 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[2]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.216      ; 3.023      ;
; 0.434 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[3]            ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.654      ;
; 0.457 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[2]            ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.677      ;
; 0.463 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ENA                  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.217      ; 3.066      ;
; 0.484 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.214      ; 3.084      ;
; 0.496 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|RS                   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.214      ; 3.096      ;
; 0.516 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[2]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[1]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[0]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.736      ;
; 0.517 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[3]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.737      ;
; 0.543 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[0]            ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.763      ;
; 0.550 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[3]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.214      ; 3.150      ;
; 0.556 ; PWMModule:PWM_3|PWM_Count[10]                               ; PWMModule:PWM_3|PWM_Count[10]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.775      ;
; 0.557 ; PWMModule:PWM_3|PWM_Count[13]                               ; PWMModule:PWM_3|PWM_Count[13]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; PWMModule:PWM_3|PWM_Count[16]                               ; PWMModule:PWM_3|PWM_Count[16]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; PWMModule:PWM_3|PWM_Count[12]                               ; PWMModule:PWM_3|PWM_Count[12]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; PWMModule:PWM_3|PWM_Count[9]                                ; PWMModule:PWM_3|PWM_Count[9]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; PWMModule:PWM_3|PWM_Count[7]                                ; PWMModule:PWM_3|PWM_Count[7]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; PWMModule:PWM_3|PWM_Count[0]                                ; PWMModule:PWM_3|PWM_Count[1]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559 ; PWMModule:PWM_3|PWM_Count[15]                               ; PWMModule:PWM_3|PWM_Count[15]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; PWMModule:PWM_3|PWM_Count[14]                               ; PWMModule:PWM_3|PWM_Count[14]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; PWMModule:PWM_3|PWM_Count[6]                                ; PWMModule:PWM_3|PWM_Count[6]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; PWMModule:PWM_3|PWM_Count[5]                                ; PWMModule:PWM_3|PWM_Count[5]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560 ; PWMModule:PWM_3|PWM_Count[18]                               ; PWMModule:PWM_3|PWM_Count[18]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; PWMModule:PWM_3|PWM_Count[11]                               ; PWMModule:PWM_3|PWM_Count[11]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; PWMModule:PWM_3|PWM_Count[8]                                ; PWMModule:PWM_3|PWM_Count[8]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; PWMModule:PWM_3|PWM_Count[2]                                ; PWMModule:PWM_3|PWM_Count[2]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.561 ; PWMModule:PWM_3|PWM_Count[4]                                ; PWMModule:PWM_3|PWM_Count[4]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.561 ; PWMModule:PWM_3|PWM_Count[1]                                ; PWMModule:PWM_3|PWM_Count[1]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.562 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.563 ; PWMModule:PWM_3|PWM_Count[17]                               ; PWMModule:PWM_3|PWM_Count[17]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.782      ;
; 0.563 ; PWMModule:PWM_3|PWM_Count[3]                                ; PWMModule:PWM_3|PWM_Count[3]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.567 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[0]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.216      ; 3.169      ;
; 0.568 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[13]      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[13]      ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[3]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[3]       ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; clk                                                     ; clk         ; 0.000        ; 0.043      ; 0.769      ;
; 0.569 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[11]      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[11]      ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[5]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[5]       ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[1]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[1]       ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[4]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[4]         ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.790      ;
; 0.572 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[7]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[7]       ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[2]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[2]       ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[12]      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[12]      ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[10]      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[10]      ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.579 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.799      ;
; 0.591 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[0]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[0]       ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.810      ;
; 0.606 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_LCD    ; clk                                                     ; clk         ; 0.000        ; 0.043      ; 0.806      ;
; 0.614 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.834      ;
; 0.639 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.859      ;
; 0.642 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.862      ;
; 0.707 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.926      ;
; 0.712 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 0.931      ;
; 0.732 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; clk                                                     ; clk         ; 0.000        ; 0.063      ; 0.952      ;
; 0.744 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[9]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[8]       ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 0.962      ;
; 0.774 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 0.992      ;
; 0.830 ; PWMModule:PWM_3|PWM_Count[10]                               ; PWMModule:PWM_3|PWM_Count[11]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 1.049      ;
; 0.832 ; PWMModule:PWM_3|PWM_Count[12]                               ; PWMModule:PWM_3|PWM_Count[13]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 1.051      ;
; 0.833 ; PWMModule:PWM_3|PWM_Count[6]                                ; PWMModule:PWM_3|PWM_Count[7]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.833 ; PWMModule:PWM_3|PWM_Count[14]                               ; PWMModule:PWM_3|PWM_Count[15]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 1.052      ;
; 0.833 ; PWMModule:PWM_3|PWM_Count[0]                                ; PWMModule:PWM_3|PWM_Count[2]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.833 ; PWMModule:PWM_3|PWM_Count[16]                               ; PWMModule:PWM_3|PWM_Count[17]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 1.052      ;
; 0.834 ; PWMModule:PWM_3|PWM_Count[18]                               ; PWMModule:PWM_3|PWM_Count[19]                               ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 1.053      ;
; 0.834 ; PWMModule:PWM_3|PWM_Count[8]                                ; PWMModule:PWM_3|PWM_Count[9]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.834 ; PWMModule:PWM_3|PWM_Count[2]                                ; PWMModule:PWM_3|PWM_Count[3]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.835 ; PWMModule:PWM_3|PWM_Count[4]                                ; PWMModule:PWM_3|PWM_Count[5]                                ; clk                                                     ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.843 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[1]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[2]       ; clk                                                     ; clk         ; 0.000        ; 0.062      ; 1.062      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                              ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.345 ; ADCModule:ADC_1|adc_data[11] ; ADCModule:ADC_1|adc_data[11] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; ADCModule:ADC_1|adc_data[10] ; ADCModule:ADC_1|adc_data[10] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; ADCModule:ADC_1|adc_data[6]  ; ADCModule:ADC_1|adc_data[6]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; ADCModule:ADC_1|adc_data[5]  ; ADCModule:ADC_1|adc_data[5]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; ADCModule:ADC_1|adc_data[3]  ; ADCModule:ADC_1|adc_data[3]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.577      ;
; 0.358 ; ADCModule:ADC_1|adc_data[0]  ; ADCModule:ADC_1|adc_data[0]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; ADCModule:ADC_1|adc_data[9]  ; ADCModule:ADC_1|adc_data[9]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.569 ; ADCModule:ADC_1|cont[15]     ; ADCModule:ADC_1|cont[15]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; ADCModule:ADC_1|cont[13]     ; ADCModule:ADC_1|cont[13]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; ADCModule:ADC_1|cont[3]      ; ADCModule:ADC_1|cont[3]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; ADCModule:ADC_1|cont[29]     ; ADCModule:ADC_1|cont[29]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; ADCModule:ADC_1|cont[19]     ; ADCModule:ADC_1|cont[19]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; ADCModule:ADC_1|cont[11]     ; ADCModule:ADC_1|cont[11]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; ADCModule:ADC_1|cont[5]      ; ADCModule:ADC_1|cont[5]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; ADCModule:ADC_1|cont[1]      ; ADCModule:ADC_1|cont[1]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; ADCModule:ADC_1|cont[31]     ; ADCModule:ADC_1|cont[31]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; ADCModule:ADC_1|cont[27]     ; ADCModule:ADC_1|cont[27]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; ADCModule:ADC_1|cont[21]     ; ADCModule:ADC_1|cont[21]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; ADCModule:ADC_1|cont[17]     ; ADCModule:ADC_1|cont[17]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; ADCModule:ADC_1|cont[6]      ; ADCModule:ADC_1|cont[6]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; ADCModule:ADC_1|cont[22]     ; ADCModule:ADC_1|cont[22]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; ADCModule:ADC_1|cont[16]     ; ADCModule:ADC_1|cont[16]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; ADCModule:ADC_1|cont[9]      ; ADCModule:ADC_1|cont[9]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; ADCModule:ADC_1|cont[7]      ; ADCModule:ADC_1|cont[7]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; ADCModule:ADC_1|cont[25]     ; ADCModule:ADC_1|cont[25]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; ADCModule:ADC_1|cont[23]     ; ADCModule:ADC_1|cont[23]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; ADCModule:ADC_1|cont[18]     ; ADCModule:ADC_1|cont[18]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; ADCModule:ADC_1|cont[14]     ; ADCModule:ADC_1|cont[14]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; ADCModule:ADC_1|cont[2]      ; ADCModule:ADC_1|cont[2]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; ADCModule:ADC_1|cont[30]     ; ADCModule:ADC_1|cont[30]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; ADCModule:ADC_1|cont[12]     ; ADCModule:ADC_1|cont[12]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; ADCModule:ADC_1|cont[10]     ; ADCModule:ADC_1|cont[10]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; ADCModule:ADC_1|cont[8]      ; ADCModule:ADC_1|cont[8]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; ADCModule:ADC_1|cont[28]     ; ADCModule:ADC_1|cont[28]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; ADCModule:ADC_1|cont[26]     ; ADCModule:ADC_1|cont[26]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; ADCModule:ADC_1|cont[24]     ; ADCModule:ADC_1|cont[24]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; ADCModule:ADC_1|cont[20]     ; ADCModule:ADC_1|cont[20]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.592 ; ADCModule:ADC_1|cont[0]      ; ADCModule:ADC_1|cont[0]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.810      ;
; 0.698 ; ADCModule:ADC_1|adc_data[10] ; ADCModule:ADC_1|OutCkt[10]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.261     ; 0.594      ;
; 0.839 ; ADCModule:ADC_1|adc_data[6]  ; ADCModule:ADC_1|OutCkt[6]    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.261     ; 0.735      ;
; 0.839 ; ADCModule:ADC_1|adc_data[4]  ; ADCModule:ADC_1|OutCkt[4]    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.261     ; 0.735      ;
; 0.840 ; ADCModule:ADC_1|adc_data[8]  ; ADCModule:ADC_1|OutCkt[8]    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.261     ; 0.736      ;
; 0.840 ; ADCModule:ADC_1|adc_data[7]  ; ADCModule:ADC_1|OutCkt[7]    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.261     ; 0.736      ;
; 0.844 ; ADCModule:ADC_1|cont[13]     ; ADCModule:ADC_1|cont[14]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.062      ;
; 0.844 ; ADCModule:ADC_1|cont[1]      ; ADCModule:ADC_1|cont[2]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.062      ;
; 0.845 ; ADCModule:ADC_1|cont[5]      ; ADCModule:ADC_1|cont[6]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; ADCModule:ADC_1|cont[17]     ; ADCModule:ADC_1|cont[18]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; ADCModule:ADC_1|cont[29]     ; ADCModule:ADC_1|cont[30]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; ADCModule:ADC_1|cont[11]     ; ADCModule:ADC_1|cont[12]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; ADCModule:ADC_1|cont[19]     ; ADCModule:ADC_1|cont[20]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; ADCModule:ADC_1|cont[21]     ; ADCModule:ADC_1|cont[22]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; ADCModule:ADC_1|cont[9]      ; ADCModule:ADC_1|cont[10]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; ADCModule:ADC_1|cont[7]      ; ADCModule:ADC_1|cont[8]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; ADCModule:ADC_1|cont[27]     ; ADCModule:ADC_1|cont[28]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; ADCModule:ADC_1|cont[15]     ; ADCModule:ADC_1|cont[16]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.062      ;
; 0.847 ; ADCModule:ADC_1|cont[25]     ; ADCModule:ADC_1|cont[26]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; ADCModule:ADC_1|cont[23]     ; ADCModule:ADC_1|cont[24]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.065      ;
; 0.859 ; ADCModule:ADC_1|cont[0]      ; ADCModule:ADC_1|cont[1]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; ADCModule:ADC_1|cont[16]     ; ADCModule:ADC_1|cont[17]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; ADCModule:ADC_1|cont[6]      ; ADCModule:ADC_1|cont[7]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; ADCModule:ADC_1|cont[14]     ; ADCModule:ADC_1|cont[15]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; ADCModule:ADC_1|cont[2]      ; ADCModule:ADC_1|cont[3]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; ADCModule:ADC_1|cont[18]     ; ADCModule:ADC_1|cont[19]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; ADCModule:ADC_1|cont[22]     ; ADCModule:ADC_1|cont[23]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; ADCModule:ADC_1|cont[12]     ; ADCModule:ADC_1|cont[13]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; ADCModule:ADC_1|cont[10]     ; ADCModule:ADC_1|cont[11]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; ADCModule:ADC_1|cont[30]     ; ADCModule:ADC_1|cont[31]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; ADCModule:ADC_1|cont[8]      ; ADCModule:ADC_1|cont[9]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; ADCModule:ADC_1|cont[0]      ; ADCModule:ADC_1|cont[2]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; ADCModule:ADC_1|cont[16]     ; ADCModule:ADC_1|cont[18]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; ADCModule:ADC_1|cont[6]      ; ADCModule:ADC_1|cont[8]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; ADCModule:ADC_1|cont[28]     ; ADCModule:ADC_1|cont[29]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; ADCModule:ADC_1|cont[26]     ; ADCModule:ADC_1|cont[27]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; ADCModule:ADC_1|cont[20]     ; ADCModule:ADC_1|cont[21]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; ADCModule:ADC_1|cont[24]     ; ADCModule:ADC_1|cont[25]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; ADCModule:ADC_1|cont[18]     ; ADCModule:ADC_1|cont[20]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; ADCModule:ADC_1|cont[22]     ; ADCModule:ADC_1|cont[24]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; ADCModule:ADC_1|cont[12]     ; ADCModule:ADC_1|cont[14]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; ADCModule:ADC_1|cont[10]     ; ADCModule:ADC_1|cont[12]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; ADCModule:ADC_1|cont[8]      ; ADCModule:ADC_1|cont[10]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; ADCModule:ADC_1|cont[28]     ; ADCModule:ADC_1|cont[30]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; ADCModule:ADC_1|cont[20]     ; ADCModule:ADC_1|cont[22]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; ADCModule:ADC_1|cont[26]     ; ADCModule:ADC_1|cont[28]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; ADCModule:ADC_1|cont[24]     ; ADCModule:ADC_1|cont[26]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.082      ;
; 0.865 ; ADCModule:ADC_1|cont[14]     ; ADCModule:ADC_1|cont[16]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.080      ;
; 0.934 ; ADCModule:ADC_1|adc_data[0]  ; ADCModule:ADC_1|OutCkt[0]    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.154      ;
; 0.954 ; ADCModule:ADC_1|cont[3]      ; ADCModule:ADC_1|cont[5]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.172      ;
; 0.954 ; ADCModule:ADC_1|cont[13]     ; ADCModule:ADC_1|cont[15]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.172      ;
; 0.954 ; ADCModule:ADC_1|cont[1]      ; ADCModule:ADC_1|cont[3]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.172      ;
; 0.955 ; ADCModule:ADC_1|cont[5]      ; ADCModule:ADC_1|cont[7]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.173      ;
; 0.955 ; ADCModule:ADC_1|cont[17]     ; ADCModule:ADC_1|cont[19]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.173      ;
; 0.955 ; ADCModule:ADC_1|cont[11]     ; ADCModule:ADC_1|cont[13]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.173      ;
; 0.955 ; ADCModule:ADC_1|cont[29]     ; ADCModule:ADC_1|cont[31]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.173      ;
; 0.955 ; ADCModule:ADC_1|cont[19]     ; ADCModule:ADC_1|cont[21]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.173      ;
; 0.956 ; ADCModule:ADC_1|cont[3]      ; ADCModule:ADC_1|cont[6]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; ADCModule:ADC_1|cont[21]     ; ADCModule:ADC_1|cont[23]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; ADCModule:ADC_1|cont[9]      ; ADCModule:ADC_1|cont[11]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; ADCModule:ADC_1|cont[7]      ; ADCModule:ADC_1|cont[9]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; ADCModule:ADC_1|cont[27]     ; ADCModule:ADC_1|cont[29]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.174      ;
; 0.957 ; ADCModule:ADC_1|cont[15]     ; ADCModule:ADC_1|cont[17]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.172      ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                    ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 250.660 ; ADCModule:ADC_1|cont[16] ; ADCModule:ADC_1|m_cont[16] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.157      ; 0.994      ;
; 250.664 ; ADCModule:ADC_1|cont[10] ; ADCModule:ADC_1|m_cont[10] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.156      ; 0.997      ;
; 250.669 ; ADCModule:ADC_1|cont[20] ; ADCModule:ADC_1|m_cont[20] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.152      ; 0.998      ;
; 250.674 ; ADCModule:ADC_1|cont[4]  ; ADCModule:ADC_1|m_cont[4]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.156      ; 1.007      ;
; 250.677 ; ADCModule:ADC_1|cont[26] ; ADCModule:ADC_1|m_cont[26] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.152      ; 1.006      ;
; 250.679 ; ADCModule:ADC_1|cont[31] ; ADCModule:ADC_1|m_cont[31] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.152      ; 1.008      ;
; 250.689 ; ADCModule:ADC_1|cont[8]  ; ADCModule:ADC_1|m_cont[8]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.156      ; 1.022      ;
; 250.692 ; ADCModule:ADC_1|cont[24] ; ADCModule:ADC_1|m_cont[24] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.152      ; 1.021      ;
; 250.699 ; ADCModule:ADC_1|cont[25] ; ADCModule:ADC_1|m_cont[25] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.152      ; 1.028      ;
; 250.715 ; ADCModule:ADC_1|cont[22] ; ADCModule:ADC_1|m_cont[22] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.152      ; 1.044      ;
; 250.717 ; ADCModule:ADC_1|cont[12] ; ADCModule:ADC_1|m_cont[12] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.156      ; 1.050      ;
; 250.818 ; ADCModule:ADC_1|cont[30] ; ADCModule:ADC_1|m_cont[30] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.152      ; 1.147      ;
; 250.821 ; ADCModule:ADC_1|cont[15] ; ADCModule:ADC_1|m_cont[15] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.156      ; 1.154      ;
; 250.824 ; ADCModule:ADC_1|cont[21] ; ADCModule:ADC_1|m_cont[21] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.152      ; 1.153      ;
; 250.839 ; ADCModule:ADC_1|cont[5]  ; ADCModule:ADC_1|m_cont[5]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.156      ; 1.172      ;
; 250.846 ; ADCModule:ADC_1|cont[13] ; ADCModule:ADC_1|m_cont[13] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.156      ; 1.179      ;
; 250.850 ; ADCModule:ADC_1|cont[27] ; ADCModule:ADC_1|m_cont[27] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.152      ; 1.179      ;
; 250.852 ; ADCModule:ADC_1|cont[23] ; ADCModule:ADC_1|m_cont[23] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.152      ; 1.181      ;
; 250.861 ; ADCModule:ADC_1|cont[29] ; ADCModule:ADC_1|m_cont[29] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.152      ; 1.190      ;
; 250.865 ; ADCModule:ADC_1|cont[28] ; ADCModule:ADC_1|m_cont[28] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.152      ; 1.194      ;
; 250.867 ; ADCModule:ADC_1|cont[11] ; ADCModule:ADC_1|m_cont[11] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.156      ; 1.200      ;
; 250.871 ; ADCModule:ADC_1|cont[9]  ; ADCModule:ADC_1|m_cont[9]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.156      ; 1.204      ;
; 250.871 ; ADCModule:ADC_1|cont[19] ; ADCModule:ADC_1|m_cont[19] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.157      ; 1.205      ;
; 250.877 ; ADCModule:ADC_1|cont[17] ; ADCModule:ADC_1|m_cont[17] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.157      ; 1.211      ;
; 250.915 ; ADCModule:ADC_1|cont[6]  ; ADCModule:ADC_1|m_cont[6]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.156      ; 1.248      ;
; 250.968 ; ADCModule:ADC_1|cont[1]  ; ADCModule:ADC_1|m_cont[1]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 1.300      ;
; 251.062 ; ADCModule:ADC_1|cont[18] ; ADCModule:ADC_1|m_cont[18] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.157      ; 1.396      ;
; 251.062 ; ADCModule:ADC_1|cont[7]  ; ADCModule:ADC_1|m_cont[7]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.156      ; 1.395      ;
; 251.077 ; ADCModule:ADC_1|cont[14] ; ADCModule:ADC_1|m_cont[14] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.156      ; 1.410      ;
; 251.129 ; ADCModule:ADC_1|cont[3]  ; ADCModule:ADC_1|m_cont[3]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 1.461      ;
; 251.166 ; ADCModule:ADC_1|cont[2]  ; ADCModule:ADC_1|m_cont[2]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 1.498      ;
; 251.275 ; ADCModule:ADC_1|cont[0]  ; ADCModule:ADC_1|m_cont[0]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 1.607      ;
; 251.355 ; ADCModule:ADC_1|cont[0]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 1.687      ;
; 251.376 ; ADCModule:ADC_1|cont[3]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 1.708      ;
; 251.455 ; ADCModule:ADC_1|cont[2]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 1.787      ;
; 251.626 ; ADCModule:ADC_1|cont[1]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 1.958      ;
; 252.958 ; ADCModule:ADC_1|cont[4]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 3.290      ;
; 253.079 ; ADCModule:ADC_1|cont[5]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 3.411      ;
; 253.185 ; ADCModule:ADC_1|cont[12] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 3.517      ;
; 253.327 ; ADCModule:ADC_1|cont[8]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 3.659      ;
; 253.409 ; ADCModule:ADC_1|cont[15] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 3.741      ;
; 253.421 ; ADCModule:ADC_1|cont[13] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 3.753      ;
; 253.455 ; ADCModule:ADC_1|cont[6]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 3.787      ;
; 253.455 ; ADCModule:ADC_1|cont[7]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 3.787      ;
; 253.457 ; ADCModule:ADC_1|cont[9]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 3.789      ;
; 253.490 ; ADCModule:ADC_1|cont[14] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 3.822      ;
; 253.560 ; ADCModule:ADC_1|cont[10] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 3.892      ;
; 253.606 ; ADCModule:ADC_1|cont[11] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.155      ; 3.938      ;
; 253.964 ; ADCModule:ADC_1|cont[31] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 4.299      ;
; 253.993 ; ADCModule:ADC_1|cont[24] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 4.328      ;
; 254.093 ; ADCModule:ADC_1|cont[27] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 4.428      ;
; 254.098 ; ADCModule:ADC_1|cont[28] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 4.433      ;
; 254.141 ; ADCModule:ADC_1|cont[20] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 4.476      ;
; 254.230 ; ADCModule:ADC_1|cont[26] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 4.565      ;
; 254.249 ; ADCModule:ADC_1|cont[29] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 4.584      ;
; 254.271 ; ADCModule:ADC_1|cont[23] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 4.606      ;
; 254.287 ; ADCModule:ADC_1|cont[16] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 4.622      ;
; 254.399 ; ADCModule:ADC_1|cont[30] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 4.734      ;
; 254.405 ; ADCModule:ADC_1|cont[21] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 4.740      ;
; 254.440 ; ADCModule:ADC_1|cont[22] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 4.775      ;
; 254.445 ; ADCModule:ADC_1|cont[19] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 4.780      ;
; 254.447 ; ADCModule:ADC_1|cont[25] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 4.782      ;
; 254.789 ; ADCModule:ADC_1|cont[18] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 5.124      ;
; 254.800 ; ADCModule:ADC_1|cont[17] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.158      ; 5.135      ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'                                                                               ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+--------------------------------------------------+
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|WideOr37~0|combout                      ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCD_2|U1|WideOr37~0|datab                        ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19|combout                    ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19|datab                      ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19clkctrl|inclk[0]            ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19clkctrl|outclk              ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[0]|datac                         ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[1]|datac                         ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[4]|datac                         ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[5]|datad                         ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[7]|datad                         ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[3]|datad                         ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]|datad                         ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[2]|datad                         ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[2]|datad                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCD_2|U1|ESTADO.BUCLE_FIN|q                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCD_2|U1|ESTADO.BUCLE_FIN|q                      ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]|datad                         ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[1]|datac                         ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[3]|datad                         ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[4]|datac                         ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[5]|datad                         ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[7]|datad                         ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[0]|datac                         ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19clkctrl|inclk[0]            ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19clkctrl|outclk              ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ;
; 0.529 ; 0.529        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19|datab                      ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19|combout                    ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|WideOr37~0|combout                      ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCD_2|U1|WideOr37~0|datab                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                           ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; 9.660 ; 9.844        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[4]         ;
; 9.667 ; 9.851        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]          ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[4]            ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[2]           ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[3]           ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[4]           ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[5]           ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[6]           ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[7]           ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[2]         ;
; 9.677 ; 9.861        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[3]         ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[0]            ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[1]            ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[2]            ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[3]            ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[0]            ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[1]            ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[2]            ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[3]            ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ENA                  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[4]         ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[5]         ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|RS                   ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[0]         ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[1]         ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[2]         ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[3]         ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[4]         ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[5]         ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[6]         ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[9]        ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[0]           ;
; 9.678 ; 9.862        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[1]           ;
; 9.680 ; 9.864        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[15]      ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[0]       ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[10]      ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[11]      ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[12]      ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[13]      ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[14]      ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[1]       ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[2]       ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[3]       ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[4]       ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[5]       ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[6]       ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[7]       ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[8]       ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[9]       ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[5]            ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]          ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]          ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]          ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]          ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]          ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]          ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[0]                                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[1]                                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[2]                                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[3]                                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[4]                                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[5]                                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[6]                                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[7]                                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[8]                                ;
; 9.681 ; 9.865        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[9]                                ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[10]                               ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[11]                               ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[12]                               ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[13]                               ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[14]                               ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[15]                               ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[16]                               ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[17]                               ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[18]                               ;
; 9.682 ; 9.866        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[19]                               ;
; 9.685 ; 9.869        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]          ;
; 9.730 ; 9.914        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI     ;
; 9.730 ; 9.914        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHECAR        ;
; 9.765 ; 9.949        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'                                                             ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                       ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+
; 249.750 ; 249.966      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[11] ;
; 249.750 ; 249.966      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[1]  ;
; 249.750 ; 249.966      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[3]  ;
; 249.750 ; 249.966      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[4]  ;
; 249.750 ; 249.966      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[5]  ;
; 249.750 ; 249.966      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[6]  ;
; 249.750 ; 249.966      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[7]  ;
; 249.751 ; 249.967      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[10] ;
; 249.751 ; 249.967      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[2]  ;
; 249.751 ; 249.967      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[8]  ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[0]    ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[10]   ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[11]   ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[1]    ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[2]    ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[3]    ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[4]    ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[5]    ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[6]    ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[7]    ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[8]    ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[9]    ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[9]  ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[0]      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[10]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[11]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[12]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[13]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[14]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[15]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[16]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[17]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[18]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[19]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[1]      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[20]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[21]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[22]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[23]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[24]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[25]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[26]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[27]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[28]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[29]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[2]      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[30]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[31]     ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[3]      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[4]      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[5]      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[6]      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[7]      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[8]      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[9]      ;
; 249.754 ; 249.970      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[0]  ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[10]   ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[11]   ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[4]    ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[5]    ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[6]    ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[7]    ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[8]    ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[9]    ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[0]  ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[9]  ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[0]      ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[10]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[11]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[12]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[13]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[14]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[15]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[16]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[17]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[18]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[19]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[1]      ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[20]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[21]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[22]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[23]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[24]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[25]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[26]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[27]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[28]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[29]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[2]      ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[30]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[31]     ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[3]      ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[4]      ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[5]      ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[6]      ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[7]      ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[8]      ;
; 249.845 ; 250.029      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[9]      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[0]    ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[1]    ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                                          ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[0]                                                       ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[12]                                                      ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[13]                                                      ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[14]                                                      ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[15]                                                      ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[1]                                                       ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[20]                                                      ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[21]                                                      ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[22]                                                      ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[23]                                                      ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[28]                                                      ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[29]                                                      ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[2]                                                       ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[30]                                                      ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[31]                                                      ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[3]                                                       ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[4]                                                       ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[5]                                                       ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[6]                                                       ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[7]                                                       ;
; 249.752 ; 249.968      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|oDIN                                                            ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[10]                                                      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[11]                                                      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[16]                                                      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[17]                                                      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[18]                                                      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[19]                                                      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[24]                                                      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[25]                                                      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[26]                                                      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[27]                                                      ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[8]                                                       ;
; 249.753 ; 249.969      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[9]                                                       ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[0]                                                       ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[10]                                                      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[11]                                                      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[16]                                                      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[17]                                                      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[18]                                                      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[19]                                                      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[1]                                                       ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[20]                                                      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[21]                                                      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[22]                                                      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[23]                                                      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[28]                                                      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[29]                                                      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[2]                                                       ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[30]                                                      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[31]                                                      ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[3]                                                       ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[8]                                                       ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[9]                                                       ;
; 249.846 ; 250.030      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|oDIN                                                            ;
; 249.847 ; 250.031      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[12]                                                      ;
; 249.847 ; 250.031      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[13]                                                      ;
; 249.847 ; 250.031      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[14]                                                      ;
; 249.847 ; 250.031      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[15]                                                      ;
; 249.847 ; 250.031      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[24]                                                      ;
; 249.847 ; 250.031      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[25]                                                      ;
; 249.847 ; 250.031      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[26]                                                      ;
; 249.847 ; 250.031      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[27]                                                      ;
; 249.847 ; 250.031      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[4]                                                       ;
; 249.847 ; 250.031      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[5]                                                       ;
; 249.847 ; 250.031      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[6]                                                       ;
; 249.847 ; 250.031      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[7]                                                       ;
; 249.984 ; 249.984      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 249.984 ; 249.984      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 249.991 ; 249.991      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[12]|clk                                                            ;
; 249.991 ; 249.991      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[13]|clk                                                            ;
; 249.991 ; 249.991      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[14]|clk                                                            ;
; 249.991 ; 249.991      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[15]|clk                                                            ;
; 249.991 ; 249.991      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[24]|clk                                                            ;
; 249.991 ; 249.991      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[25]|clk                                                            ;
; 249.991 ; 249.991      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[26]|clk                                                            ;
; 249.991 ; 249.991      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[27]|clk                                                            ;
; 249.991 ; 249.991      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[4]|clk                                                             ;
; 249.991 ; 249.991      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[5]|clk                                                             ;
; 249.991 ; 249.991      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[6]|clk                                                             ;
; 249.991 ; 249.991      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[7]|clk                                                             ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[0]|clk                                                             ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[10]|clk                                                            ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[11]|clk                                                            ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[16]|clk                                                            ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[17]|clk                                                            ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[18]|clk                                                            ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[19]|clk                                                            ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[1]|clk                                                             ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[20]|clk                                                            ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[21]|clk                                                            ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[22]|clk                                                            ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[23]|clk                                                            ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[28]|clk                                                            ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[29]|clk                                                            ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[2]|clk                                                             ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[30]|clk                                                            ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[31]|clk                                                            ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[3]|clk                                                             ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[8]|clk                                                             ;
; 249.992 ; 249.992      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[9]|clk                                                             ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                           ;
+-----------+------------+----------+----------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise     ; Fall     ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+----------+----------+------------+-----------------------------------------------------------+
; iDOUT     ; clk        ; 5.226    ; 5.746    ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iGO       ; clk        ; 3.640    ; 3.759    ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iCH[*]    ; clk        ; -245.204 ; -244.610 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[0]   ; clk        ; -245.377 ; -244.858 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[1]   ; clk        ; -246.020 ; -245.525 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[2]   ; clk        ; -245.204 ; -244.610 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+----------+----------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+-----------+------------+---------+---------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+---------+---------+------------+-----------------------------------------------------------+
; iDOUT     ; clk        ; -3.060  ; -3.534  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iGO       ; clk        ; -2.866  ; -2.972  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iCH[*]    ; clk        ; 246.722 ; 246.248 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[0]   ; clk        ; 246.120 ; 245.635 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[1]   ; clk        ; 246.722 ; 246.248 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[2]   ; clk        ; 245.956 ; 245.398 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+---------+---------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                               ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; Data Port    ; Clock Port                                              ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                           ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; DATA_LCD[*]  ; clk                                                     ; 59.549  ; 59.651  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[0] ; clk                                                     ; 59.105  ; 59.154  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[1] ; clk                                                     ; 59.549  ; 59.651  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ; 3.433   ;         ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ;         ; 3.389   ; Fall       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oDIN         ; clk                                                     ; 254.871 ; 254.952 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
; DATA_LCD[*]  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 14.241  ; 14.541  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 14.056  ; 14.150  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 13.110  ; 13.117  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 14.241  ; 14.541  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 12.433  ; 12.527  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 13.757  ; 13.997  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 10.630  ; 10.676  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 10.177  ; 10.342  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 10.176  ; 10.248  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
; BLCD[*]      ; clk                                                     ; 6.593   ; 6.629   ; Rise       ; clk                                                       ;
;  BLCD[0]     ; clk                                                     ; 6.291   ; 6.348   ; Rise       ; clk                                                       ;
;  BLCD[1]     ; clk                                                     ; 6.300   ; 6.281   ; Rise       ; clk                                                       ;
;  BLCD[2]     ; clk                                                     ; 6.593   ; 6.629   ; Rise       ; clk                                                       ;
;  BLCD[3]     ; clk                                                     ; 6.033   ; 6.114   ; Rise       ; clk                                                       ;
; DATA_LCD[*]  ; clk                                                     ; 14.235  ; 14.290  ; Rise       ; clk                                                       ;
;  DATA_LCD[0] ; clk                                                     ; 13.959  ; 14.023  ; Rise       ; clk                                                       ;
;  DATA_LCD[1] ; clk                                                     ; 14.235  ; 14.290  ; Rise       ; clk                                                       ;
;  DATA_LCD[2] ; clk                                                     ; 13.807  ; 14.009  ; Rise       ; clk                                                       ;
;  DATA_LCD[3] ; clk                                                     ; 12.385  ; 12.391  ; Rise       ; clk                                                       ;
;  DATA_LCD[4] ; clk                                                     ; 12.072  ; 12.361  ; Rise       ; clk                                                       ;
;  DATA_LCD[5] ; clk                                                     ; 11.426  ; 11.424  ; Rise       ; clk                                                       ;
;  DATA_LCD[6] ; clk                                                     ; 10.820  ; 10.945  ; Rise       ; clk                                                       ;
;  DATA_LCD[7] ; clk                                                     ; 10.016  ; 10.024  ; Rise       ; clk                                                       ;
; ENA          ; clk                                                     ; 6.303   ; 6.275   ; Rise       ; clk                                                       ;
; RS           ; clk                                                     ; 6.364   ; 6.376   ; Rise       ; clk                                                       ;
; motDC[*]     ; clk                                                     ; 9.117   ; 9.147   ; Rise       ; clk                                                       ;
;  motDC[0]    ; clk                                                     ; 9.117   ; 9.147   ; Rise       ; clk                                                       ;
;  motDC[1]    ; clk                                                     ; 8.936   ; 8.940   ; Rise       ; clk                                                       ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                       ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; Data Port    ; Clock Port                                              ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                           ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; DATA_LCD[*]  ; clk                                                     ; 11.431  ; 11.277  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[0] ; clk                                                     ; 11.431  ; 11.277  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[1] ; clk                                                     ; 11.675  ; 11.666  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ; 2.953   ;         ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ;         ; 2.911   ; Fall       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oDIN         ; clk                                                     ; 254.326 ; 254.403 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
; DATA_LCD[*]  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 9.721   ; 9.779   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 13.368  ; 13.445  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 12.583  ; 12.587  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 13.696  ; 13.956  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 11.850  ; 11.881  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 13.093  ; 13.305  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 10.205  ; 10.247  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 9.822   ; 9.981   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 9.721   ; 9.779   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
; BLCD[*]      ; clk                                                     ; 5.834   ; 5.911   ; Rise       ; clk                                                       ;
;  BLCD[0]     ; clk                                                     ; 6.080   ; 6.134   ; Rise       ; clk                                                       ;
;  BLCD[1]     ; clk                                                     ; 6.092   ; 6.073   ; Rise       ; clk                                                       ;
;  BLCD[2]     ; clk                                                     ; 6.372   ; 6.405   ; Rise       ; clk                                                       ;
;  BLCD[3]     ; clk                                                     ; 5.834   ; 5.911   ; Rise       ; clk                                                       ;
; DATA_LCD[*]  ; clk                                                     ; 6.677   ; 6.658   ; Rise       ; clk                                                       ;
;  DATA_LCD[0] ; clk                                                     ; 7.266   ; 7.302   ; Rise       ; clk                                                       ;
;  DATA_LCD[1] ; clk                                                     ; 7.523   ; 7.420   ; Rise       ; clk                                                       ;
;  DATA_LCD[2] ; clk                                                     ; 9.105   ; 9.280   ; Rise       ; clk                                                       ;
;  DATA_LCD[3] ; clk                                                     ; 7.459   ; 7.482   ; Rise       ; clk                                                       ;
;  DATA_LCD[4] ; clk                                                     ; 7.549   ; 7.452   ; Rise       ; clk                                                       ;
;  DATA_LCD[5] ; clk                                                     ; 6.677   ; 6.658   ; Rise       ; clk                                                       ;
;  DATA_LCD[6] ; clk                                                     ; 8.573   ; 8.730   ; Rise       ; clk                                                       ;
;  DATA_LCD[7] ; clk                                                     ; 7.804   ; 7.838   ; Rise       ; clk                                                       ;
; ENA          ; clk                                                     ; 6.090   ; 6.062   ; Rise       ; clk                                                       ;
; RS           ; clk                                                     ; 6.152   ; 6.162   ; Rise       ; clk                                                       ;
; motDC[*]     ; clk                                                     ; 5.680   ; 5.556   ; Rise       ; clk                                                       ;
;  motDC[0]    ; clk                                                     ; 5.866   ; 5.731   ; Rise       ; clk                                                       ;
;  motDC[1]    ; clk                                                     ; 5.680   ; 5.556   ; Rise       ; clk                                                       ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+-------------+-------+--------+--------+--------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF     ;
+------------+-------------+-------+--------+--------+--------+
; iGO        ; oCS_n       ;       ; 4.536  ; 4.664  ;        ;
; iGO        ; oSCLK       ;       ; 5.068  ; 5.251  ;        ;
; rst        ; motDC[0]    ; 9.901 ; 10.031 ; 10.425 ; 10.428 ;
; rst        ; motDC[1]    ; 9.904 ;        ;        ; 10.245 ;
; start      ; motDC[0]    ; 9.662 ; 9.792  ; 10.129 ; 10.132 ;
; start      ; motDC[1]    ; 9.665 ;        ;        ; 9.949  ;
+------------+-------------+-------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iGO        ; oCS_n       ;       ; 4.407 ; 4.536 ;       ;
; iGO        ; oSCLK       ;       ; 4.916 ; 5.099 ;       ;
; rst        ; motDC[0]    ; 9.235 ; 9.357 ; 9.693 ; 9.730 ;
; rst        ; motDC[1]    ; 9.049 ;       ;       ; 9.502 ;
; start      ; motDC[0]    ; 9.322 ; 9.445 ; 9.775 ; 9.776 ;
; start      ; motDC[1]    ; 9.136 ;       ;       ; 9.584 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                               ;
+------------+-----------------+-----------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                ; Note ;
+------------+-----------------+-----------------------------------------------------------+------+
; 120.29 MHz ; 120.29 MHz      ; clk                                                       ;      ;
; 240.38 MHz ; 240.38 MHz      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+-----------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                  ;
+-----------------------------------------------------------+---------+---------------+
; Clock                                                     ; Slack   ; End Point TNS ;
+-----------------------------------------------------------+---------+---------------+
; clk                                                       ; -28.778 ; -963.391      ;
; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; -1.293  ; -8.999        ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 244.005 ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 244.957 ; 0.000         ;
+-----------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                   ;
+-----------------------------------------------------------+---------+---------------+
; Clock                                                     ; Slack   ; End Point TNS ;
+-----------------------------------------------------------+---------+---------------+
; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; -0.057  ; -0.151        ;
; clk                                                       ; 0.179   ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.300   ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.611 ; 0.000         ;
+-----------------------------------------------------------+---------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                    ;
+-----------------------------------------------------------+---------+---------------+
; Clock                                                     ; Slack   ; End Point TNS ;
+-----------------------------------------------------------+---------+---------------+
; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; 0.395   ; 0.000         ;
; clk                                                       ; 9.689   ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 249.741 ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 249.748 ; 0.000         ;
+-----------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                   ;
+---------+---------------------------+------------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                                                    ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+------------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -28.778 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.561      ; 50.254     ;
; -28.771 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.561      ; 50.247     ;
; -28.652 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.561      ; 50.128     ;
; -28.631 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.561      ; 50.107     ;
; -28.577 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.561      ; 50.053     ;
; -28.515 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.561      ; 49.991     ;
; -28.473 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.561      ; 49.949     ;
; -28.290 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.565      ; 49.770     ;
; -28.284 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.570      ; 49.769     ;
; -28.283 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.565      ; 49.763     ;
; -28.277 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.570      ; 49.762     ;
; -28.273 ; ADCModule:ADC_1|OutCkt[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.561      ; 49.749     ;
; -28.238 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.566      ; 49.719     ;
; -28.231 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.566      ; 49.712     ;
; -28.164 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.565      ; 49.644     ;
; -28.158 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.570      ; 49.643     ;
; -28.143 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.565      ; 49.623     ;
; -28.137 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.570      ; 49.622     ;
; -28.112 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.566      ; 49.593     ;
; -28.091 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.566      ; 49.572     ;
; -28.089 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.565      ; 49.569     ;
; -28.083 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.570      ; 49.568     ;
; -28.037 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.566      ; 49.518     ;
; -28.031 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.504     ;
; -28.031 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.504     ;
; -28.031 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.504     ;
; -28.031 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.504     ;
; -28.031 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.504     ;
; -28.031 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.504     ;
; -28.027 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.565      ; 49.507     ;
; -28.024 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.497     ;
; -28.024 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.497     ;
; -28.024 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.497     ;
; -28.024 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.497     ;
; -28.024 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.497     ;
; -28.024 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.497     ;
; -28.021 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.570      ; 49.506     ;
; -27.985 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.565      ; 49.465     ;
; -27.979 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.570      ; 49.464     ;
; -27.975 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.566      ; 49.456     ;
; -27.958 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.825      ; 49.698     ;
; -27.951 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.825      ; 49.691     ;
; -27.933 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.566      ; 49.414     ;
; -27.921 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.567      ; 49.403     ;
; -27.919 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.567      ; 49.401     ;
; -27.914 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.567      ; 49.396     ;
; -27.912 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.567      ; 49.394     ;
; -27.905 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.378     ;
; -27.905 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.378     ;
; -27.905 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.378     ;
; -27.905 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.378     ;
; -27.905 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.378     ;
; -27.905 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.378     ;
; -27.884 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.357     ;
; -27.884 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.357     ;
; -27.884 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.357     ;
; -27.884 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.357     ;
; -27.884 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.357     ;
; -27.884 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.357     ;
; -27.832 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.825      ; 49.572     ;
; -27.830 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.303     ;
; -27.830 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.303     ;
; -27.830 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.303     ;
; -27.830 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.303     ;
; -27.830 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.303     ;
; -27.830 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.303     ;
; -27.811 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.825      ; 49.551     ;
; -27.795 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.567      ; 49.277     ;
; -27.793 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.567      ; 49.275     ;
; -27.785 ; ADCModule:ADC_1|OutCkt[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.565      ; 49.265     ;
; -27.782 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.776      ; 49.473     ;
; -27.779 ; ADCModule:ADC_1|OutCkt[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.570      ; 49.264     ;
; -27.775 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.776      ; 49.466     ;
; -27.774 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.567      ; 49.256     ;
; -27.772 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.567      ; 49.254     ;
; -27.768 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.241     ;
; -27.768 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.241     ;
; -27.768 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.241     ;
; -27.768 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.241     ;
; -27.768 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.241     ;
; -27.768 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.241     ;
; -27.757 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.825      ; 49.497     ;
; -27.745 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.844      ; 49.504     ;
; -27.738 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.844      ; 49.497     ;
; -27.733 ; ADCModule:ADC_1|OutCkt[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.566      ; 49.214     ;
; -27.726 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.199     ;
; -27.726 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.199     ;
; -27.726 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.199     ;
; -27.726 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.199     ;
; -27.726 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.199     ;
; -27.726 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.558      ; 49.199     ;
; -27.724 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.905      ; 49.544     ;
; -27.720 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.567      ; 49.202     ;
; -27.718 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.567      ; 49.200     ;
; -27.717 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.905      ; 49.537     ;
; -27.695 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.825      ; 49.435     ;
; -27.694 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHECAR       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.825      ; 49.434     ;
; -27.687 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHECAR       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.825      ; 49.427     ;
; -27.658 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.567      ; 49.140     ;
; -27.656 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.567      ; 49.138     ;
+---------+---------------------------+------------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'                                                                                                                                                     ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                          ; Launch Clock ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; -1.293 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.720      ; 3.308      ;
; -1.267 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.853      ; 3.315      ;
; -1.261 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.716      ; 3.272      ;
; -1.254 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.725      ; 3.268      ;
; -1.250 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.729      ; 3.268      ;
; -1.153 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.719      ; 3.167      ;
; -1.142 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.720      ; 3.157      ;
; -1.128 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.728      ; 3.145      ;
; -1.127 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.852      ; 3.171      ;
; -1.121 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.853      ; 3.169      ;
; -1.099 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.729      ; 3.117      ;
; -1.074 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.717      ; 3.086      ;
; -1.066 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.495      ; 2.856      ;
; -1.062 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.719      ; 3.076      ;
; -1.059 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.495      ; 2.849      ;
; -1.050 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.720      ; 3.065      ;
; -1.041 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.499      ; 2.833      ;
; -1.039 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.627      ; 2.857      ;
; -1.034 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.499      ; 2.826      ;
; -1.033 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.852      ; 3.076      ;
; -1.032 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.627      ; 2.850      ;
; -1.027 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.853      ; 3.075      ;
; -1.019 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.852      ; 3.066      ;
; -1.007 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.729      ; 3.025      ;
; -1.004 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.504      ; 2.797      ;
; -1.000 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.726      ; 3.015      ;
; -0.997 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.504      ; 2.790      ;
; -0.995 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.728      ; 3.012      ;
; -0.993 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.494      ; 2.784      ;
; -0.988 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.719      ; 3.002      ;
; -0.986 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.494      ; 2.777      ;
; -0.985 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.499      ; 2.910      ;
; -0.981 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.852      ; 3.025      ;
; -0.978 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.848      ; 3.017      ;
; -0.978 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.719      ; 2.992      ;
; -0.973 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.499      ; 2.898      ;
; -0.967 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.852      ; 3.014      ;
; -0.932 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.723      ; 2.944      ;
; -0.922 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.628      ; 2.745      ;
; -0.920 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.847      ; 2.958      ;
; -0.918 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.495      ; 2.708      ;
; -0.893 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.724      ; 2.906      ;
; -0.893 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.499      ; 2.685      ;
; -0.891 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.627      ; 2.709      ;
; -0.887 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.852      ; 2.931      ;
; -0.887 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.713      ; 2.897      ;
; -0.882 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.852      ; 2.925      ;
; -0.879 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.851      ; 2.922      ;
; -0.875 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.711      ; 2.881      ;
; -0.868 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.849      ; 2.912      ;
; -0.861 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.719      ; 2.875      ;
; -0.856 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.504      ; 2.649      ;
; -0.845 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.726      ; 2.860      ;
; -0.845 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.494      ; 2.636      ;
; -0.843 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.733      ; 2.865      ;
; -0.832 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.499      ; 2.757      ;
; -0.827 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.851      ; 2.870      ;
; -0.814 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.848      ; 2.857      ;
; -0.813 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[9]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.849      ; 2.853      ;
; -0.812 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.495      ; 2.602      ;
; -0.808 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.714      ; 2.819      ;
; -0.790 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.852      ; 2.833      ;
; -0.787 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.499      ; 2.579      ;
; -0.785 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.627      ; 2.603      ;
; -0.776 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.627      ; 2.595      ;
; -0.761 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.714      ; 2.770      ;
; -0.761 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.852      ; 2.808      ;
; -0.756 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.715      ; 2.768      ;
; -0.750 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.504      ; 2.543      ;
; -0.747 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.849      ; 2.788      ;
; -0.739 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.494      ; 2.530      ;
; -0.739 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.846      ; 2.776      ;
; -0.729 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.728      ; 2.746      ;
; -0.726 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.499      ; 2.651      ;
; -0.721 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.847      ; 2.763      ;
; -0.695 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.851      ; 2.737      ;
; -0.693 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.717      ; 2.705      ;
; -0.690 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.713      ; 2.700      ;
; -0.689 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.627      ; 2.508      ;
; -0.687 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.846      ; 2.724      ;
; -0.676 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.627      ; 2.495      ;
; -0.672 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.847      ; 2.714      ;
; -0.670 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.627      ; 2.489      ;
; -0.663 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.628      ; 2.486      ;
; -0.661 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[2]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.725      ; 2.675      ;
; -0.661 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.715      ; 2.671      ;
; -0.646 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.728      ; 2.663      ;
; -0.646 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.848      ; 2.686      ;
; -0.638 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.856      ; 2.685      ;
; -0.633 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.720      ; 2.642      ;
; -0.632 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[5]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.726      ; 2.784      ;
; -0.629 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.723      ; 2.641      ;
; -0.628 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.494      ; 2.314      ;
; -0.626 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.730      ; 2.645      ;
; -0.624 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.847      ; 2.663      ;
; -0.621 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.851      ; 2.664      ;
; -0.616 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.714      ; 2.625      ;
; -0.612 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.728      ; 2.629      ;
; -0.611 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[6]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.721      ; 2.629      ;
; -0.600 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.628      ; 2.423      ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                             ;
+---------+----------------------------+-----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                     ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 244.005 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.148      ; 6.138      ;
; 244.010 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.148      ; 6.133      ;
; 244.152 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.705      ;
; 244.152 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.705      ;
; 244.152 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.705      ;
; 244.152 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.705      ;
; 244.157 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.700      ;
; 244.157 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.700      ;
; 244.157 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.700      ;
; 244.157 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.700      ;
; 244.216 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.145      ; 5.924      ;
; 244.221 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.145      ; 5.919      ;
; 244.236 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.148      ; 5.907      ;
; 244.295 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.148      ; 5.848      ;
; 244.319 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.145      ; 5.821      ;
; 244.321 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.145      ; 5.819      ;
; 244.347 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.514      ;
; 244.347 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.514      ;
; 244.347 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.514      ;
; 244.347 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.514      ;
; 244.352 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.509      ;
; 244.352 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.509      ;
; 244.352 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.509      ;
; 244.352 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.509      ;
; 244.363 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.491      ;
; 244.363 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.491      ;
; 244.363 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.491      ;
; 244.363 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.491      ;
; 244.368 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.486      ;
; 244.368 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.486      ;
; 244.368 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.486      ;
; 244.368 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.486      ;
; 244.369 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.133     ; 5.493      ;
; 244.369 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.133     ; 5.493      ;
; 244.369 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.133     ; 5.493      ;
; 244.369 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.133     ; 5.493      ;
; 244.374 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.133     ; 5.488      ;
; 244.374 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.133     ; 5.488      ;
; 244.374 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.133     ; 5.488      ;
; 244.374 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.133     ; 5.488      ;
; 244.383 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.474      ;
; 244.383 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.474      ;
; 244.383 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.474      ;
; 244.383 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.474      ;
; 244.442 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.415      ;
; 244.442 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.415      ;
; 244.442 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.415      ;
; 244.442 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.138     ; 5.415      ;
; 244.447 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.145      ; 5.693      ;
; 244.466 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.388      ;
; 244.466 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.388      ;
; 244.466 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.388      ;
; 244.466 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.388      ;
; 244.468 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.386      ;
; 244.468 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.386      ;
; 244.468 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.386      ;
; 244.468 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.386      ;
; 244.507 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.145      ; 5.633      ;
; 244.541 ; ADCModule:ADC_1|m_cont[10] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.145      ; 5.599      ;
; 244.545 ; ADCModule:ADC_1|m_cont[8]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.145      ; 5.595      ;
; 244.552 ; ADCModule:ADC_1|m_cont[4]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.145      ; 5.588      ;
; 244.558 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.137     ; 5.300      ;
; 244.558 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.137     ; 5.300      ;
; 244.558 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.137     ; 5.300      ;
; 244.558 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.137     ; 5.300      ;
; 244.563 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.137     ; 5.295      ;
; 244.563 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.137     ; 5.295      ;
; 244.563 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.137     ; 5.295      ;
; 244.563 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.137     ; 5.295      ;
; 244.578 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.283      ;
; 244.578 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.283      ;
; 244.578 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.283      ;
; 244.578 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.283      ;
; 244.580 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.136     ; 5.279      ;
; 244.580 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.136     ; 5.279      ;
; 244.580 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.136     ; 5.279      ;
; 244.580 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.136     ; 5.279      ;
; 244.585 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.136     ; 5.274      ;
; 244.585 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.136     ; 5.274      ;
; 244.585 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.136     ; 5.274      ;
; 244.585 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.136     ; 5.274      ;
; 244.594 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.260      ;
; 244.594 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.260      ;
; 244.594 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.260      ;
; 244.594 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.260      ;
; 244.600 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.133     ; 5.262      ;
; 244.600 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.133     ; 5.262      ;
; 244.600 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.133     ; 5.262      ;
; 244.600 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.133     ; 5.262      ;
; 244.601 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|adc_data[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.152      ; 5.546      ;
; 244.606 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|adc_data[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.152      ; 5.541      ;
; 244.608 ; ADCModule:ADC_1|m_cont[7]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.145      ; 5.532      ;
; 244.637 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.224      ;
; 244.637 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.224      ;
; 244.637 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.224      ;
; 244.637 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.134     ; 5.224      ;
; 244.653 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.201      ;
; 244.653 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.201      ;
; 244.653 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.201      ;
; 244.653 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.141     ; 5.201      ;
+---------+----------------------------+-----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                    ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 244.957 ; ADCModule:ADC_1|cont[17] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.904      ;
; 244.976 ; ADCModule:ADC_1|cont[18] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.885      ;
; 245.248 ; ADCModule:ADC_1|cont[25] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.613      ;
; 245.296 ; ADCModule:ADC_1|cont[19] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.565      ;
; 245.300 ; ADCModule:ADC_1|cont[22] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.561      ;
; 245.339 ; ADCModule:ADC_1|cont[21] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.522      ;
; 245.357 ; ADCModule:ADC_1|cont[30] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.504      ;
; 245.446 ; ADCModule:ADC_1|cont[16] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.415      ;
; 245.464 ; ADCModule:ADC_1|cont[23] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.397      ;
; 245.475 ; ADCModule:ADC_1|cont[26] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.386      ;
; 245.494 ; ADCModule:ADC_1|cont[29] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.367      ;
; 245.587 ; ADCModule:ADC_1|cont[20] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.274      ;
; 245.606 ; ADCModule:ADC_1|cont[27] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.255      ;
; 245.626 ; ADCModule:ADC_1|cont[28] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.235      ;
; 245.703 ; ADCModule:ADC_1|cont[24] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.158      ;
; 245.760 ; ADCModule:ADC_1|cont[31] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.134     ; 4.101      ;
; 246.102 ; ADCModule:ADC_1|cont[11] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 3.757      ;
; 246.159 ; ADCModule:ADC_1|cont[10] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 3.700      ;
; 246.181 ; ADCModule:ADC_1|cont[14] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 3.678      ;
; 246.241 ; ADCModule:ADC_1|cont[9]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 3.618      ;
; 246.252 ; ADCModule:ADC_1|cont[13] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 3.607      ;
; 246.262 ; ADCModule:ADC_1|cont[6]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 3.597      ;
; 246.266 ; ADCModule:ADC_1|cont[7]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 3.593      ;
; 246.278 ; ADCModule:ADC_1|cont[15] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 3.581      ;
; 246.371 ; ADCModule:ADC_1|cont[8]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 3.488      ;
; 246.493 ; ADCModule:ADC_1|cont[12] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 3.366      ;
; 246.610 ; ADCModule:ADC_1|cont[5]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 3.249      ;
; 246.723 ; ADCModule:ADC_1|cont[4]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.137     ; 3.135      ;
; 247.674 ; ADCModule:ADC_1|cont[0]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 2.185      ;
; 247.838 ; ADCModule:ADC_1|cont[1]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 2.021      ;
; 248.112 ; ADCModule:ADC_1|cont[2]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 1.747      ;
; 248.196 ; ADCModule:ADC_1|cont[3]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 1.663      ;
; 248.291 ; ADCModule:ADC_1|cont[0]  ; ADCModule:ADC_1|m_cont[0]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 1.568      ;
; 248.401 ; ADCModule:ADC_1|cont[2]  ; ADCModule:ADC_1|m_cont[2]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 1.458      ;
; 248.433 ; ADCModule:ADC_1|cont[3]  ; ADCModule:ADC_1|m_cont[3]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 1.426      ;
; 248.510 ; ADCModule:ADC_1|cont[14] ; ADCModule:ADC_1|m_cont[14] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 1.350      ;
; 248.519 ; ADCModule:ADC_1|cont[18] ; ADCModule:ADC_1|m_cont[18] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 1.341      ;
; 248.523 ; ADCModule:ADC_1|cont[7]  ; ADCModule:ADC_1|m_cont[7]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 1.337      ;
; 248.578 ; ADCModule:ADC_1|cont[1]  ; ADCModule:ADC_1|m_cont[1]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 1.281      ;
; 248.657 ; ADCModule:ADC_1|cont[6]  ; ADCModule:ADC_1|m_cont[6]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 1.203      ;
; 248.693 ; ADCModule:ADC_1|cont[9]  ; ADCModule:ADC_1|m_cont[9]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 1.167      ;
; 248.693 ; ADCModule:ADC_1|cont[17] ; ADCModule:ADC_1|m_cont[17] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 1.167      ;
; 248.697 ; ADCModule:ADC_1|cont[19] ; ADCModule:ADC_1|m_cont[19] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 1.163      ;
; 248.699 ; ADCModule:ADC_1|cont[11] ; ADCModule:ADC_1|m_cont[11] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 1.161      ;
; 248.701 ; ADCModule:ADC_1|cont[28] ; ADCModule:ADC_1|m_cont[28] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.140     ; 1.154      ;
; 248.706 ; ADCModule:ADC_1|cont[29] ; ADCModule:ADC_1|m_cont[29] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.140     ; 1.149      ;
; 248.718 ; ADCModule:ADC_1|cont[23] ; ADCModule:ADC_1|m_cont[23] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.140     ; 1.137      ;
; 248.722 ; ADCModule:ADC_1|cont[13] ; ADCModule:ADC_1|m_cont[13] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 1.138      ;
; 248.722 ; ADCModule:ADC_1|cont[27] ; ADCModule:ADC_1|m_cont[27] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.140     ; 1.133      ;
; 248.729 ; ADCModule:ADC_1|cont[5]  ; ADCModule:ADC_1|m_cont[5]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 1.131      ;
; 248.734 ; ADCModule:ADC_1|cont[15] ; ADCModule:ADC_1|m_cont[15] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 1.126      ;
; 248.737 ; ADCModule:ADC_1|cont[21] ; ADCModule:ADC_1|m_cont[21] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.140     ; 1.118      ;
; 248.751 ; ADCModule:ADC_1|cont[30] ; ADCModule:ADC_1|m_cont[30] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.140     ; 1.104      ;
; 248.839 ; ADCModule:ADC_1|cont[12] ; ADCModule:ADC_1|m_cont[12] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 1.021      ;
; 248.839 ; ADCModule:ADC_1|cont[22] ; ADCModule:ADC_1|m_cont[22] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.140     ; 1.016      ;
; 248.857 ; ADCModule:ADC_1|cont[25] ; ADCModule:ADC_1|m_cont[25] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.140     ; 0.998      ;
; 248.860 ; ADCModule:ADC_1|cont[24] ; ADCModule:ADC_1|m_cont[24] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.140     ; 0.995      ;
; 248.868 ; ADCModule:ADC_1|cont[31] ; ADCModule:ADC_1|m_cont[31] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.140     ; 0.987      ;
; 248.870 ; ADCModule:ADC_1|cont[8]  ; ADCModule:ADC_1|m_cont[8]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 0.990      ;
; 248.873 ; ADCModule:ADC_1|cont[26] ; ADCModule:ADC_1|m_cont[26] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.140     ; 0.982      ;
; 248.885 ; ADCModule:ADC_1|cont[20] ; ADCModule:ADC_1|m_cont[20] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.140     ; 0.970      ;
; 248.887 ; ADCModule:ADC_1|cont[4]  ; ADCModule:ADC_1|m_cont[4]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.136     ; 0.972      ;
; 248.890 ; ADCModule:ADC_1|cont[10] ; ADCModule:ADC_1|m_cont[10] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 0.970      ;
; 248.892 ; ADCModule:ADC_1|cont[16] ; ADCModule:ADC_1|m_cont[16] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.135     ; 0.968      ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'                                                                                                                                                      ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                          ; Launch Clock ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; -0.057 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.104      ; 2.077      ;
; -0.055 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.102      ; 2.077      ;
; -0.039 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.103      ; 2.094      ;
; -0.035 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.106      ; 2.101      ;
; -0.006 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[1]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.110      ; 2.134      ;
; 0.001  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.106      ; 2.137      ;
; 0.035  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.106      ; 2.171      ;
; 0.077  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.976      ; 2.083      ;
; 0.135  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.976      ; 2.141      ;
; 0.138  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[4]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.108      ; 2.276      ;
; 0.166  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[5]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.973      ; 2.169      ;
; 0.173  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.108      ; 2.311      ;
; 0.177  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.111      ; 2.318      ;
; 0.177  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.971      ; 2.178      ;
; 0.181  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.111      ; 2.322      ;
; 0.184  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[3]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.969      ; 2.183      ;
; 0.189  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.110      ; 2.329      ;
; 0.190  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.112      ; 2.332      ;
; 0.203  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[0]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.110      ; 2.343      ;
; 0.204  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.112      ; 2.346      ;
; 0.209  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.110      ; 2.349      ;
; 0.210  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[1]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.111      ; 2.351      ;
; 0.211  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.967      ; 2.208      ;
; 0.229  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.110      ; 2.369      ;
; 0.238  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[7]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.973      ; 2.241      ;
; 0.240  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.107      ; 2.377      ;
; 0.240  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.105      ; 2.375      ;
; 0.243  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.966      ; 2.239      ;
; 0.250  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.106      ; 2.386      ;
; 0.257  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.971      ; 2.258      ;
; 0.266  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.898      ; 2.194      ;
; 0.268  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.116      ; 2.414      ;
; 0.268  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.898      ; 2.196      ;
; 0.285  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[6]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.968      ; 2.283      ;
; 0.287  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[4]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.107      ; 2.424      ;
; 0.287  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.980      ; 2.297      ;
; 0.320  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.897      ; 2.247      ;
; 0.320  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.110      ; 2.460      ;
; 0.322  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.897      ; 2.249      ;
; 0.323  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.967      ; 2.320      ;
; 0.324  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[0]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.109      ; 2.463      ;
; 0.340  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.114      ; 2.484      ;
; 0.340  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.110      ; 2.480      ;
; 0.345  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.974      ; 2.349      ;
; 0.349  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.108      ; 2.487      ;
; 0.369  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[4]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.797      ; 2.196      ;
; 0.374  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.980      ; 2.384      ;
; 0.375  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.105      ; 2.510      ;
; 0.382  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.107      ; 2.519      ;
; 0.386  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.110      ; 2.526      ;
; 0.389  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.971      ; 2.390      ;
; 0.390  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.976      ; 2.396      ;
; 0.391  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.972      ; 2.393      ;
; 0.392  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.983      ; 2.405      ;
; 0.395  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.768      ; 2.193      ;
; 0.395  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.111      ; 2.536      ;
; 0.410  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.971      ; 2.411      ;
; 0.417  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.981      ; 2.428      ;
; 0.419  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.107      ; 2.556      ;
; 0.429  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.976      ; 2.435      ;
; 0.437  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.689      ; 2.156      ;
; 0.446  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[6]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.973      ; 2.449      ;
; 0.448  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.968      ; 2.446      ;
; 0.459  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.898      ; 2.387      ;
; 0.461  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.897      ; 2.388      ;
; 0.463  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[2]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.978      ; 2.471      ;
; 0.469  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.973      ; 2.472      ;
; 0.472  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.981      ; 2.483      ;
; 0.476  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.971      ; 2.477      ;
; 0.478  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.896      ; 2.404      ;
; 0.481  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.107      ; 2.618      ;
; 0.499  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.105      ; 2.634      ;
; 0.506  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.970      ; 2.506      ;
; 0.510  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.897      ; 2.437      ;
; 0.534  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[5]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.978      ; 2.542      ;
; 0.534  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.111      ; 2.675      ;
; 0.535  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.109      ; 2.674      ;
; 0.541  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.981      ; 2.552      ;
; 0.542  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.112      ; 2.684      ;
; 0.555  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.968      ; 2.553      ;
; 0.558  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.767      ; 2.355      ;
; 0.565  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.985      ; 2.580      ;
; 0.571  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.967      ; 2.568      ;
; 0.573  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[9]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.108      ; 2.711      ;
; 0.576  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.896      ; 2.502      ;
; 0.583  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.979      ; 2.592      ;
; 0.585  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.757      ; 2.372      ;
; 0.603  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.111      ; 2.744      ;
; 0.611  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.977      ; 2.618      ;
; 0.621  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.762      ; 2.413      ;
; 0.623  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.111      ; 2.764      ;
; 0.631  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.758      ; 2.419      ;
; 0.632  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.111      ; 2.773      ;
; 0.635  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.109      ; 2.774      ;
; 0.641  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.967      ; 2.638      ;
; 0.644  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.898      ; 2.572      ;
; 0.644  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.964      ; 2.638      ;
; 0.654  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.970      ; 2.654      ;
; 0.656  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.767      ; 2.453      ;
; 0.664  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 2.112      ; 2.806      ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; 0.179 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.278      ; 2.811      ;
; 0.312 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.321 ; PWMModule:PWM_3|PWM_Count[0]                                ; PWMModule:PWM_3|PWM_Count[0]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.519      ;
; 0.333 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; clk                                                     ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; clk                                                     ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHECAR        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHECAR        ; clk                                                     ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI     ; clk                                                     ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; clk                                                     ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; clk                                                     ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_LCD    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_LCD    ; clk                                                     ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.344 ; PWMModule:PWM_3|PWM_Count[19]                               ; PWMModule:PWM_3|PWM_Count[19]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.542      ;
; 0.347 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[5]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[5]         ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.359 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.558      ;
; 0.362 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[1]            ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.561      ;
; 0.376 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.575      ;
; 0.393 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[3]            ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.592      ;
; 0.393 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[1]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.005      ; 2.752      ;
; 0.393 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ENA                  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.005      ; 2.752      ;
; 0.398 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.010      ; 2.762      ;
; 0.398 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.010      ; 2.762      ;
; 0.398 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.010      ; 2.762      ;
; 0.398 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.010      ; 2.762      ;
; 0.398 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[5]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.010      ; 2.762      ;
; 0.398 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[4]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.010      ; 2.762      ;
; 0.407 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[2]            ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.606      ;
; 0.410 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[2]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.005      ; 2.769      ;
; 0.466 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[1]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[0]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.467 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[3]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[2]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.484 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[0]            ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.485 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|RS                   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.003      ; 2.842      ;
; 0.497 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.003      ; 2.854      ;
; 0.501 ; PWMModule:PWM_3|PWM_Count[13]                               ; PWMModule:PWM_3|PWM_Count[13]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.501 ; PWMModule:PWM_3|PWM_Count[10]                               ; PWMModule:PWM_3|PWM_Count[10]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.501 ; PWMModule:PWM_3|PWM_Count[9]                                ; PWMModule:PWM_3|PWM_Count[9]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.501 ; PWMModule:PWM_3|PWM_Count[7]                                ; PWMModule:PWM_3|PWM_Count[7]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.502 ; PWMModule:PWM_3|PWM_Count[12]                               ; PWMModule:PWM_3|PWM_Count[12]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; PWMModule:PWM_3|PWM_Count[8]                                ; PWMModule:PWM_3|PWM_Count[8]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; PWMModule:PWM_3|PWM_Count[5]                                ; PWMModule:PWM_3|PWM_Count[5]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; PWMModule:PWM_3|PWM_Count[0]                                ; PWMModule:PWM_3|PWM_Count[1]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.503 ; PWMModule:PWM_3|PWM_Count[16]                               ; PWMModule:PWM_3|PWM_Count[16]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503 ; PWMModule:PWM_3|PWM_Count[14]                               ; PWMModule:PWM_3|PWM_Count[14]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503 ; PWMModule:PWM_3|PWM_Count[11]                               ; PWMModule:PWM_3|PWM_Count[11]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503 ; PWMModule:PWM_3|PWM_Count[6]                                ; PWMModule:PWM_3|PWM_Count[6]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503 ; PWMModule:PWM_3|PWM_Count[4]                                ; PWMModule:PWM_3|PWM_Count[4]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.504 ; PWMModule:PWM_3|PWM_Count[15]                               ; PWMModule:PWM_3|PWM_Count[15]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; PWMModule:PWM_3|PWM_Count[2]                                ; PWMModule:PWM_3|PWM_Count[2]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; PWMModule:PWM_3|PWM_Count[1]                                ; PWMModule:PWM_3|PWM_Count[1]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; PWMModule:PWM_3|PWM_Count[18]                               ; PWMModule:PWM_3|PWM_Count[18]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.505 ; PWMModule:PWM_3|PWM_Count[3]                                ; PWMModule:PWM_3|PWM_Count[3]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.506 ; PWMModule:PWM_3|PWM_Count[17]                               ; PWMModule:PWM_3|PWM_Count[17]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.704      ;
; 0.510 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[13]      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[13]      ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[3]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[3]       ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[11]      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[11]      ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[5]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[5]       ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[1]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[1]       ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[4]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[4]         ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[7]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[7]       ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[2]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[2]       ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[12]      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[12]      ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[10]      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[10]      ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.519 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; clk                                                     ; clk         ; 0.000        ; 0.039      ; 0.702      ;
; 0.522 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.529 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[0]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[0]       ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.728      ;
; 0.541 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[3]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.003      ; 2.898      ;
; 0.544 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_LCD    ; clk                                                     ; clk         ; 0.000        ; 0.039      ; 0.727      ;
; 0.554 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.753      ;
; 0.556 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[0]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 2.005      ; 2.915      ;
; 0.568 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.767      ;
; 0.571 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.770      ;
; 0.648 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.847      ;
; 0.652 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.851      ;
; 0.671 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[9]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[8]       ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.869      ;
; 0.674 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; clk                                                     ; clk         ; 0.000        ; 0.056      ; 0.874      ;
; 0.706 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.904      ;
; 0.746 ; PWMModule:PWM_3|PWM_Count[10]                               ; PWMModule:PWM_3|PWM_Count[11]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.944      ;
; 0.746 ; PWMModule:PWM_3|PWM_Count[0]                                ; PWMModule:PWM_3|PWM_Count[2]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.944      ;
; 0.747 ; PWMModule:PWM_3|PWM_Count[12]                               ; PWMModule:PWM_3|PWM_Count[13]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.945      ;
; 0.747 ; PWMModule:PWM_3|PWM_Count[8]                                ; PWMModule:PWM_3|PWM_Count[9]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.945      ;
; 0.747 ; PWMModule:PWM_3|PWM_Count[16]                               ; PWMModule:PWM_3|PWM_Count[17]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.945      ;
; 0.748 ; PWMModule:PWM_3|PWM_Count[6]                                ; PWMModule:PWM_3|PWM_Count[7]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.748 ; PWMModule:PWM_3|PWM_Count[4]                                ; PWMModule:PWM_3|PWM_Count[5]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.748 ; PWMModule:PWM_3|PWM_Count[14]                               ; PWMModule:PWM_3|PWM_Count[15]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.749 ; PWMModule:PWM_3|PWM_Count[2]                                ; PWMModule:PWM_3|PWM_Count[3]                                ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.947      ;
; 0.749 ; PWMModule:PWM_3|PWM_Count[9]                                ; PWMModule:PWM_3|PWM_Count[10]                               ; clk                                                     ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.750 ; PWMModule:PWM_3|PWM_Count[18]                               ; PWMModule:PWM_3|PWM_Count[19]                               ; clk                                                     ; clk         ; 0.000        ; 0.054      ; 0.948      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                               ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.300 ; ADCModule:ADC_1|adc_data[11] ; ADCModule:ADC_1|adc_data[11] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; ADCModule:ADC_1|adc_data[10] ; ADCModule:ADC_1|adc_data[10] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.511      ;
; 0.301 ; ADCModule:ADC_1|adc_data[6]  ; ADCModule:ADC_1|adc_data[6]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; ADCModule:ADC_1|adc_data[5]  ; ADCModule:ADC_1|adc_data[5]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; ADCModule:ADC_1|adc_data[3]  ; ADCModule:ADC_1|adc_data[3]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.511      ;
; 0.312 ; ADCModule:ADC_1|adc_data[9]  ; ADCModule:ADC_1|adc_data[9]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ADCModule:ADC_1|adc_data[0]  ; ADCModule:ADC_1|adc_data[0]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.511 ; ADCModule:ADC_1|cont[15]     ; ADCModule:ADC_1|cont[15]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; ADCModule:ADC_1|cont[13]     ; ADCModule:ADC_1|cont[13]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; ADCModule:ADC_1|cont[3]      ; ADCModule:ADC_1|cont[3]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.709      ;
; 0.512 ; ADCModule:ADC_1|cont[29]     ; ADCModule:ADC_1|cont[29]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; ADCModule:ADC_1|cont[19]     ; ADCModule:ADC_1|cont[19]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; ADCModule:ADC_1|cont[11]     ; ADCModule:ADC_1|cont[11]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; ADCModule:ADC_1|cont[5]      ; ADCModule:ADC_1|cont[5]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; ADCModule:ADC_1|cont[31]     ; ADCModule:ADC_1|cont[31]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; ADCModule:ADC_1|cont[27]     ; ADCModule:ADC_1|cont[27]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; ADCModule:ADC_1|cont[21]     ; ADCModule:ADC_1|cont[21]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; ADCModule:ADC_1|cont[17]     ; ADCModule:ADC_1|cont[17]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; ADCModule:ADC_1|cont[6]      ; ADCModule:ADC_1|cont[6]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; ADCModule:ADC_1|cont[1]      ; ADCModule:ADC_1|cont[1]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; ADCModule:ADC_1|cont[22]     ; ADCModule:ADC_1|cont[22]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; ADCModule:ADC_1|cont[16]     ; ADCModule:ADC_1|cont[16]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; ADCModule:ADC_1|cont[14]     ; ADCModule:ADC_1|cont[14]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; ADCModule:ADC_1|cont[9]      ; ADCModule:ADC_1|cont[9]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; ADCModule:ADC_1|cont[7]      ; ADCModule:ADC_1|cont[7]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; ADCModule:ADC_1|cont[2]      ; ADCModule:ADC_1|cont[2]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; ADCModule:ADC_1|cont[25]     ; ADCModule:ADC_1|cont[25]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; ADCModule:ADC_1|cont[23]     ; ADCModule:ADC_1|cont[23]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; ADCModule:ADC_1|cont[18]     ; ADCModule:ADC_1|cont[18]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; ADCModule:ADC_1|cont[12]     ; ADCModule:ADC_1|cont[12]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; ADCModule:ADC_1|cont[30]     ; ADCModule:ADC_1|cont[30]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; ADCModule:ADC_1|cont[28]     ; ADCModule:ADC_1|cont[28]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; ADCModule:ADC_1|cont[20]     ; ADCModule:ADC_1|cont[20]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; ADCModule:ADC_1|cont[10]     ; ADCModule:ADC_1|cont[10]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; ADCModule:ADC_1|cont[8]      ; ADCModule:ADC_1|cont[8]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; ADCModule:ADC_1|cont[26]     ; ADCModule:ADC_1|cont[26]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; ADCModule:ADC_1|cont[24]     ; ADCModule:ADC_1|cont[24]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.716      ;
; 0.530 ; ADCModule:ADC_1|cont[0]      ; ADCModule:ADC_1|cont[0]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.728      ;
; 0.626 ; ADCModule:ADC_1|adc_data[10] ; ADCModule:ADC_1|OutCkt[10]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.231     ; 0.539      ;
; 0.752 ; ADCModule:ADC_1|adc_data[8]  ; ADCModule:ADC_1|OutCkt[8]    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.231     ; 0.665      ;
; 0.752 ; ADCModule:ADC_1|adc_data[6]  ; ADCModule:ADC_1|OutCkt[6]    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.232     ; 0.664      ;
; 0.753 ; ADCModule:ADC_1|adc_data[7]  ; ADCModule:ADC_1|OutCkt[7]    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.232     ; 0.665      ;
; 0.753 ; ADCModule:ADC_1|adc_data[4]  ; ADCModule:ADC_1|OutCkt[4]    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.232     ; 0.665      ;
; 0.755 ; ADCModule:ADC_1|cont[13]     ; ADCModule:ADC_1|cont[14]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.953      ;
; 0.756 ; ADCModule:ADC_1|cont[5]      ; ADCModule:ADC_1|cont[6]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; ADCModule:ADC_1|cont[11]     ; ADCModule:ADC_1|cont[12]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; ADCModule:ADC_1|cont[29]     ; ADCModule:ADC_1|cont[30]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; ADCModule:ADC_1|cont[19]     ; ADCModule:ADC_1|cont[20]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; ADCModule:ADC_1|cont[21]     ; ADCModule:ADC_1|cont[22]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.955      ;
; 0.757 ; ADCModule:ADC_1|cont[15]     ; ADCModule:ADC_1|cont[16]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 0.953      ;
; 0.757 ; ADCModule:ADC_1|cont[27]     ; ADCModule:ADC_1|cont[28]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.955      ;
; 0.758 ; ADCModule:ADC_1|cont[1]      ; ADCModule:ADC_1|cont[2]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.956      ;
; 0.758 ; ADCModule:ADC_1|cont[17]     ; ADCModule:ADC_1|cont[18]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.956      ;
; 0.760 ; ADCModule:ADC_1|cont[9]      ; ADCModule:ADC_1|cont[10]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.958      ;
; 0.760 ; ADCModule:ADC_1|cont[7]      ; ADCModule:ADC_1|cont[8]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.958      ;
; 0.761 ; ADCModule:ADC_1|cont[25]     ; ADCModule:ADC_1|cont[26]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; ADCModule:ADC_1|cont[23]     ; ADCModule:ADC_1|cont[24]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.959      ;
; 0.762 ; ADCModule:ADC_1|cont[6]      ; ADCModule:ADC_1|cont[7]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.960      ;
; 0.763 ; ADCModule:ADC_1|cont[0]      ; ADCModule:ADC_1|cont[1]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.961      ;
; 0.763 ; ADCModule:ADC_1|cont[22]     ; ADCModule:ADC_1|cont[23]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.961      ;
; 0.764 ; ADCModule:ADC_1|cont[14]     ; ADCModule:ADC_1|cont[15]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.962      ;
; 0.764 ; ADCModule:ADC_1|cont[2]      ; ADCModule:ADC_1|cont[3]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.962      ;
; 0.764 ; ADCModule:ADC_1|cont[16]     ; ADCModule:ADC_1|cont[17]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.962      ;
; 0.765 ; ADCModule:ADC_1|cont[12]     ; ADCModule:ADC_1|cont[13]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.963      ;
; 0.765 ; ADCModule:ADC_1|cont[18]     ; ADCModule:ADC_1|cont[19]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.963      ;
; 0.766 ; ADCModule:ADC_1|cont[28]     ; ADCModule:ADC_1|cont[29]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; ADCModule:ADC_1|cont[10]     ; ADCModule:ADC_1|cont[11]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; ADCModule:ADC_1|cont[30]     ; ADCModule:ADC_1|cont[31]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; ADCModule:ADC_1|cont[20]     ; ADCModule:ADC_1|cont[21]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; ADCModule:ADC_1|cont[8]      ; ADCModule:ADC_1|cont[9]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; ADCModule:ADC_1|cont[26]     ; ADCModule:ADC_1|cont[27]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; ADCModule:ADC_1|cont[24]     ; ADCModule:ADC_1|cont[25]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.965      ;
; 0.769 ; ADCModule:ADC_1|cont[6]      ; ADCModule:ADC_1|cont[8]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.967      ;
; 0.770 ; ADCModule:ADC_1|cont[0]      ; ADCModule:ADC_1|cont[2]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.968      ;
; 0.770 ; ADCModule:ADC_1|cont[22]     ; ADCModule:ADC_1|cont[24]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.968      ;
; 0.771 ; ADCModule:ADC_1|cont[16]     ; ADCModule:ADC_1|cont[18]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.969      ;
; 0.772 ; ADCModule:ADC_1|cont[12]     ; ADCModule:ADC_1|cont[14]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.970      ;
; 0.772 ; ADCModule:ADC_1|cont[18]     ; ADCModule:ADC_1|cont[20]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.970      ;
; 0.773 ; ADCModule:ADC_1|cont[10]     ; ADCModule:ADC_1|cont[12]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; ADCModule:ADC_1|cont[28]     ; ADCModule:ADC_1|cont[30]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; ADCModule:ADC_1|cont[20]     ; ADCModule:ADC_1|cont[22]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; ADCModule:ADC_1|cont[14]     ; ADCModule:ADC_1|cont[16]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 0.969      ;
; 0.773 ; ADCModule:ADC_1|cont[8]      ; ADCModule:ADC_1|cont[10]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.971      ;
; 0.774 ; ADCModule:ADC_1|cont[26]     ; ADCModule:ADC_1|cont[28]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; ADCModule:ADC_1|cont[24]     ; ADCModule:ADC_1|cont[26]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.972      ;
; 0.844 ; ADCModule:ADC_1|cont[3]      ; ADCModule:ADC_1|cont[5]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.042      ;
; 0.844 ; ADCModule:ADC_1|cont[13]     ; ADCModule:ADC_1|cont[15]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.042      ;
; 0.845 ; ADCModule:ADC_1|cont[5]      ; ADCModule:ADC_1|cont[7]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.043      ;
; 0.845 ; ADCModule:ADC_1|cont[11]     ; ADCModule:ADC_1|cont[13]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.043      ;
; 0.845 ; ADCModule:ADC_1|cont[29]     ; ADCModule:ADC_1|cont[31]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.043      ;
; 0.845 ; ADCModule:ADC_1|cont[19]     ; ADCModule:ADC_1|cont[21]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.043      ;
; 0.846 ; ADCModule:ADC_1|cont[21]     ; ADCModule:ADC_1|cont[23]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.044      ;
; 0.846 ; ADCModule:ADC_1|cont[15]     ; ADCModule:ADC_1|cont[17]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.042      ;
; 0.846 ; ADCModule:ADC_1|cont[27]     ; ADCModule:ADC_1|cont[29]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.044      ;
; 0.847 ; ADCModule:ADC_1|cont[1]      ; ADCModule:ADC_1|cont[3]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.045      ;
; 0.847 ; ADCModule:ADC_1|cont[17]     ; ADCModule:ADC_1|cont[19]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.045      ;
; 0.849 ; ADCModule:ADC_1|cont[9]      ; ADCModule:ADC_1|cont[11]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.047      ;
; 0.849 ; ADCModule:ADC_1|cont[7]      ; ADCModule:ADC_1|cont[9]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.047      ;
; 0.850 ; ADCModule:ADC_1|cont[25]     ; ADCModule:ADC_1|cont[27]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.048      ;
; 0.850 ; ADCModule:ADC_1|cont[23]     ; ADCModule:ADC_1|cont[25]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.048      ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                           ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                    ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 250.611 ; ADCModule:ADC_1|cont[10] ; ADCModule:ADC_1|m_cont[10] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.138      ; 0.913      ;
; 250.614 ; ADCModule:ADC_1|cont[16] ; ADCModule:ADC_1|m_cont[16] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 0.915      ;
; 250.617 ; ADCModule:ADC_1|cont[31] ; ADCModule:ADC_1|m_cont[31] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.133      ; 0.914      ;
; 250.618 ; ADCModule:ADC_1|cont[20] ; ADCModule:ADC_1|m_cont[20] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.133      ; 0.915      ;
; 250.621 ; ADCModule:ADC_1|cont[4]  ; ADCModule:ADC_1|m_cont[4]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.138      ; 0.923      ;
; 250.631 ; ADCModule:ADC_1|cont[8]  ; ADCModule:ADC_1|m_cont[8]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.138      ; 0.933      ;
; 250.633 ; ADCModule:ADC_1|cont[26] ; ADCModule:ADC_1|m_cont[26] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.132      ; 0.929      ;
; 250.645 ; ADCModule:ADC_1|cont[24] ; ADCModule:ADC_1|m_cont[24] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.132      ; 0.941      ;
; 250.648 ; ADCModule:ADC_1|cont[25] ; ADCModule:ADC_1|m_cont[25] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.132      ; 0.944      ;
; 250.656 ; ADCModule:ADC_1|cont[22] ; ADCModule:ADC_1|m_cont[22] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.133      ; 0.953      ;
; 250.658 ; ADCModule:ADC_1|cont[12] ; ADCModule:ADC_1|m_cont[12] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.138      ; 0.960      ;
; 250.754 ; ADCModule:ADC_1|cont[15] ; ADCModule:ADC_1|m_cont[15] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.138      ; 1.056      ;
; 250.754 ; ADCModule:ADC_1|cont[30] ; ADCModule:ADC_1|m_cont[30] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.133      ; 1.051      ;
; 250.760 ; ADCModule:ADC_1|cont[21] ; ADCModule:ADC_1|m_cont[21] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.133      ; 1.057      ;
; 250.772 ; ADCModule:ADC_1|cont[5]  ; ADCModule:ADC_1|m_cont[5]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.138      ; 1.074      ;
; 250.775 ; ADCModule:ADC_1|cont[27] ; ADCModule:ADC_1|m_cont[27] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.132      ; 1.071      ;
; 250.778 ; ADCModule:ADC_1|cont[23] ; ADCModule:ADC_1|m_cont[23] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.133      ; 1.075      ;
; 250.779 ; ADCModule:ADC_1|cont[13] ; ADCModule:ADC_1|m_cont[13] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.138      ; 1.081      ;
; 250.786 ; ADCModule:ADC_1|cont[29] ; ADCModule:ADC_1|m_cont[29] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.133      ; 1.083      ;
; 250.792 ; ADCModule:ADC_1|cont[28] ; ADCModule:ADC_1|m_cont[28] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.133      ; 1.089      ;
; 250.795 ; ADCModule:ADC_1|cont[11] ; ADCModule:ADC_1|m_cont[11] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.138      ; 1.097      ;
; 250.798 ; ADCModule:ADC_1|cont[9]  ; ADCModule:ADC_1|m_cont[9]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.138      ; 1.100      ;
; 250.798 ; ADCModule:ADC_1|cont[19] ; ADCModule:ADC_1|m_cont[19] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 1.099      ;
; 250.804 ; ADCModule:ADC_1|cont[17] ; ADCModule:ADC_1|m_cont[17] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 1.105      ;
; 250.843 ; ADCModule:ADC_1|cont[6]  ; ADCModule:ADC_1|m_cont[6]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.138      ; 1.145      ;
; 250.890 ; ADCModule:ADC_1|cont[1]  ; ADCModule:ADC_1|m_cont[1]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 1.191      ;
; 250.968 ; ADCModule:ADC_1|cont[7]  ; ADCModule:ADC_1|m_cont[7]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.138      ; 1.270      ;
; 250.970 ; ADCModule:ADC_1|cont[18] ; ADCModule:ADC_1|m_cont[18] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 1.271      ;
; 250.990 ; ADCModule:ADC_1|cont[14] ; ADCModule:ADC_1|m_cont[14] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.138      ; 1.292      ;
; 251.032 ; ADCModule:ADC_1|cont[3]  ; ADCModule:ADC_1|m_cont[3]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 1.333      ;
; 251.077 ; ADCModule:ADC_1|cont[2]  ; ADCModule:ADC_1|m_cont[2]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 1.378      ;
; 251.163 ; ADCModule:ADC_1|cont[0]  ; ADCModule:ADC_1|m_cont[0]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 1.464      ;
; 251.240 ; ADCModule:ADC_1|cont[0]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 1.541      ;
; 251.246 ; ADCModule:ADC_1|cont[3]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 1.547      ;
; 251.330 ; ADCModule:ADC_1|cont[2]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 1.631      ;
; 251.486 ; ADCModule:ADC_1|cont[1]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 1.787      ;
; 252.668 ; ADCModule:ADC_1|cont[4]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 2.969      ;
; 252.777 ; ADCModule:ADC_1|cont[5]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 3.078      ;
; 252.892 ; ADCModule:ADC_1|cont[12] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 3.193      ;
; 253.001 ; ADCModule:ADC_1|cont[8]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 3.302      ;
; 253.081 ; ADCModule:ADC_1|cont[15] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 3.382      ;
; 253.091 ; ADCModule:ADC_1|cont[13] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 3.392      ;
; 253.122 ; ADCModule:ADC_1|cont[7]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 3.423      ;
; 253.124 ; ADCModule:ADC_1|cont[6]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 3.425      ;
; 253.133 ; ADCModule:ADC_1|cont[9]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 3.434      ;
; 253.167 ; ADCModule:ADC_1|cont[14] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 3.468      ;
; 253.221 ; ADCModule:ADC_1|cont[10] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 3.522      ;
; 253.278 ; ADCModule:ADC_1|cont[11] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.137      ; 3.579      ;
; 253.573 ; ADCModule:ADC_1|cont[31] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 3.876      ;
; 253.634 ; ADCModule:ADC_1|cont[24] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 3.937      ;
; 253.703 ; ADCModule:ADC_1|cont[28] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 4.006      ;
; 253.724 ; ADCModule:ADC_1|cont[27] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 4.027      ;
; 253.763 ; ADCModule:ADC_1|cont[20] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 4.066      ;
; 253.840 ; ADCModule:ADC_1|cont[26] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 4.143      ;
; 253.849 ; ADCModule:ADC_1|cont[29] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 4.152      ;
; 253.887 ; ADCModule:ADC_1|cont[23] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 4.190      ;
; 253.894 ; ADCModule:ADC_1|cont[16] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 4.197      ;
; 253.984 ; ADCModule:ADC_1|cont[30] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 4.287      ;
; 254.008 ; ADCModule:ADC_1|cont[21] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 4.311      ;
; 254.032 ; ADCModule:ADC_1|cont[25] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 4.335      ;
; 254.040 ; ADCModule:ADC_1|cont[22] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 4.343      ;
; 254.041 ; ADCModule:ADC_1|cont[19] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 4.344      ;
; 254.355 ; ADCModule:ADC_1|cont[18] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 4.658      ;
; 254.361 ; ADCModule:ADC_1|cont[17] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.139      ; 4.664      ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+--------------------------------------------------+
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19clkctrl|inclk[0]            ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19clkctrl|outclk              ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[5]|datad                         ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[7]|datad                         ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[3]|datad                         ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]|datad                         ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[2]|datad                         ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[4]|datac                         ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCD_2|U1|WideOr37~0|datab                        ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[1]|datac                         ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|WideOr37~0|combout                      ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[0]|datac                         ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19|combout                    ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19|datab                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCD_2|U1|ESTADO.BUCLE_FIN|q                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCD_2|U1|ESTADO.BUCLE_FIN|q                      ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19|datab                      ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19|combout                    ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|WideOr37~0|combout                      ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[0]|datac                         ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCD_2|U1|WideOr37~0|datab                        ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[1]|datac                         ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[4]|datac                         ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[2]|datad                         ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[3]|datad                         ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]|datad                         ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[5]|datad                         ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[7]|datad                         ;
; 0.582 ; 0.582        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19clkctrl|inclk[0]            ;
; 0.582 ; 0.582        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19clkctrl|outclk              ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                            ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; 9.689 ; 9.873        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[4]         ;
; 9.696 ; 9.880        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]          ;
; 9.697 ; 9.881        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[0]            ;
; 9.697 ; 9.881        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[1]            ;
; 9.697 ; 9.881        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[2]            ;
; 9.697 ; 9.881        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[3]            ;
; 9.697 ; 9.881        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ;
; 9.697 ; 9.881        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ;
; 9.697 ; 9.881        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ;
; 9.697 ; 9.881        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ;
; 9.697 ; 9.881        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[4]         ;
; 9.697 ; 9.881        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[5]         ;
; 9.697 ; 9.881        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[5]         ;
; 9.697 ; 9.881        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[6]         ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[4]            ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ENA                  ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[0]         ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[1]         ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[2]         ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[3]         ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[4]         ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[9]        ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[0]           ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[1]           ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[2]           ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[3]           ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[4]           ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[5]           ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[6]           ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[7]           ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[2]         ;
; 9.698 ; 9.882        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[3]         ;
; 9.699 ; 9.883        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[0]            ;
; 9.699 ; 9.883        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[1]            ;
; 9.699 ; 9.883        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[2]            ;
; 9.699 ; 9.883        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[3]            ;
; 9.699 ; 9.883        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ;
; 9.699 ; 9.883        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ;
; 9.699 ; 9.883        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ;
; 9.699 ; 9.883        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ;
; 9.699 ; 9.883        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ;
; 9.699 ; 9.883        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ;
; 9.699 ; 9.883        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|RS                   ;
; 9.702 ; 9.886        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[5]            ;
; 9.702 ; 9.886        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[0]                                ;
; 9.702 ; 9.886        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[1]                                ;
; 9.702 ; 9.886        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[2]                                ;
; 9.702 ; 9.886        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[3]                                ;
; 9.702 ; 9.886        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[4]                                ;
; 9.702 ; 9.886        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[5]                                ;
; 9.702 ; 9.886        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[6]                                ;
; 9.702 ; 9.886        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[7]                                ;
; 9.702 ; 9.886        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[8]                                ;
; 9.702 ; 9.886        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[9]                                ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]          ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]          ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]          ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]          ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]          ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]          ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[10]                               ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[11]                               ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[12]                               ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[13]                               ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[14]                               ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[15]                               ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[16]                               ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[17]                               ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[18]                               ;
; 9.703 ; 9.887        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[19]                               ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[0]       ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[10]      ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[11]      ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[12]      ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[13]      ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[14]      ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[15]      ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[1]       ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[2]       ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[3]       ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[4]       ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[5]       ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[6]       ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[7]       ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[8]       ;
; 9.704 ; 9.888        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[9]       ;
; 9.709 ; 9.893        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]          ;
; 9.731 ; 9.915        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ;
; 9.731 ; 9.915        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ;
; 9.731 ; 9.915        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'                                                              ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                       ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+
; 249.741 ; 249.957      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[10] ;
; 249.741 ; 249.957      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[2]  ;
; 249.741 ; 249.957      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[8]  ;
; 249.742 ; 249.958      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[11] ;
; 249.742 ; 249.958      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[1]  ;
; 249.742 ; 249.958      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[3]  ;
; 249.742 ; 249.958      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[4]  ;
; 249.742 ; 249.958      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[5]  ;
; 249.742 ; 249.958      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[6]  ;
; 249.742 ; 249.958      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[7]  ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[10]   ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[11]   ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[4]    ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[5]    ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[6]    ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[7]    ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[8]    ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[9]    ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[0]  ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[9]  ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[16]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[17]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[18]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[19]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[20]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[21]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[22]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[23]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[24]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[25]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[26]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[27]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[28]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[29]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[30]     ;
; 249.747 ; 249.963      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[31]     ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[0]    ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[1]    ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[2]    ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[3]    ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[0]      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[10]     ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[11]     ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[12]     ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[13]     ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[14]     ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[15]     ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[1]      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[2]      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[3]      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[4]      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[5]      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[6]      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[7]      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[8]      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[9]      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[0]    ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[10]   ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[11]   ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[1]    ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[2]    ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[3]    ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[4]    ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[5]    ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[6]    ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[7]    ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[8]    ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[9]    ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[0]      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[10]     ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[11]     ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[12]     ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[13]     ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[14]     ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[15]     ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[1]      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[2]      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[3]      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[4]      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[5]      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[6]      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[7]      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[8]      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[9]      ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[0]  ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[9]  ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[16]     ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[17]     ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[18]     ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[19]     ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[20]     ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[21]     ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[22]     ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[23]     ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[24]     ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[25]     ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[26]     ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[27]     ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[28]     ;
; 249.853 ; 250.037      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[29]     ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                 ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                                          ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[0]                                                       ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[10]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[11]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[12]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[13]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[14]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[15]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[16]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[17]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[18]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[19]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[1]                                                       ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[20]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[21]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[22]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[23]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[24]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[25]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[26]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[27]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[28]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[29]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[2]                                                       ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[30]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[31]                                                      ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[3]                                                       ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[4]                                                       ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[5]                                                       ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[6]                                                       ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[7]                                                       ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[8]                                                       ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[9]                                                       ;
; 249.748 ; 249.964      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|oDIN                                                            ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[0]                                                       ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[16]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[17]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[18]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[19]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[1]                                                       ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[20]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[21]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[22]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[23]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[24]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[25]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[26]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[27]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[28]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[29]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[2]                                                       ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[30]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[31]                                                      ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[3]                                                       ;
; 249.851 ; 250.035      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|oDIN                                                            ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[10]                                                      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[11]                                                      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[12]                                                      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[13]                                                      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[14]                                                      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[15]                                                      ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[4]                                                       ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[5]                                                       ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[6]                                                       ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[7]                                                       ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[8]                                                       ;
; 249.852 ; 250.036      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[9]                                                       ;
; 249.983 ; 249.983      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 249.983 ; 249.983      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[0]|clk                                                             ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[10]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[11]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[12]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[13]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[14]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[15]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[16]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[17]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[18]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[19]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[1]|clk                                                             ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[20]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[21]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[22]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[23]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[24]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[25]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[26]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[27]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[28]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[29]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[2]|clk                                                             ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[30]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[31]|clk                                                            ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[3]|clk                                                             ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[4]|clk                                                             ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[5]|clk                                                             ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[6]|clk                                                             ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[7]|clk                                                             ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[8]|clk                                                             ;
; 249.988 ; 249.988      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[9]|clk                                                             ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                           ;
+-----------+------------+----------+----------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise     ; Fall     ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+----------+----------+------------+-----------------------------------------------------------+
; iDOUT     ; clk        ; 4.590    ; 4.955    ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iGO       ; clk        ; 3.258    ; 3.366    ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iCH[*]    ; clk        ; -245.805 ; -245.363 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[0]   ; clk        ; -245.971 ; -245.570 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[1]   ; clk        ; -246.561 ; -246.169 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[2]   ; clk        ; -245.805 ; -245.363 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+----------+----------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+-----------+------------+---------+---------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+---------+---------+------------+-----------------------------------------------------------+
; iDOUT     ; clk        ; -2.626  ; -2.996  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iGO       ; clk        ; -2.550  ; -2.660  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iCH[*]    ; clk        ; 247.181 ; 246.806 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[0]   ; clk        ; 246.631 ; 246.253 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[1]   ; clk        ; 247.181 ; 246.806 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[2]   ; clk        ; 246.473 ; 246.057 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+---------+---------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                               ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; Data Port    ; Clock Port                                              ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                           ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; DATA_LCD[*]  ; clk                                                     ; 53.340  ; 53.335  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[0] ; clk                                                     ; 52.959  ; 52.881  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[1] ; clk                                                     ; 53.340  ; 53.335  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ; 3.106   ;         ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ;         ; 3.052   ; Fall       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oDIN         ; clk                                                     ; 254.433 ; 254.446 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
; DATA_LCD[*]  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 12.773  ; 12.875  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 12.701  ; 12.548  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 11.802  ; 11.655  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 12.773  ; 12.875  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 11.194  ; 11.102  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 12.385  ; 12.468  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 9.526   ; 9.470   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 9.049   ; 9.103   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 9.087   ; 9.077   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
; BLCD[*]      ; clk                                                     ; 5.929   ; 5.915   ; Rise       ; clk                                                       ;
;  BLCD[0]     ; clk                                                     ; 5.649   ; 5.649   ; Rise       ; clk                                                       ;
;  BLCD[1]     ; clk                                                     ; 5.681   ; 5.635   ; Rise       ; clk                                                       ;
;  BLCD[2]     ; clk                                                     ; 5.929   ; 5.915   ; Rise       ; clk                                                       ;
;  BLCD[3]     ; clk                                                     ; 5.414   ; 5.460   ; Rise       ; clk                                                       ;
; DATA_LCD[*]  ; clk                                                     ; 12.862  ; 12.898  ; Rise       ; clk                                                       ;
;  DATA_LCD[0] ; clk                                                     ; 12.698  ; 12.523  ; Rise       ; clk                                                       ;
;  DATA_LCD[1] ; clk                                                     ; 12.862  ; 12.898  ; Rise       ; clk                                                       ;
;  DATA_LCD[2] ; clk                                                     ; 12.503  ; 12.563  ; Rise       ; clk                                                       ;
;  DATA_LCD[3] ; clk                                                     ; 11.285  ; 11.143  ; Rise       ; clk                                                       ;
;  DATA_LCD[4] ; clk                                                     ; 10.961  ; 11.061  ; Rise       ; clk                                                       ;
;  DATA_LCD[5] ; clk                                                     ; 10.330  ; 10.236  ; Rise       ; clk                                                       ;
;  DATA_LCD[6] ; clk                                                     ; 9.720   ; 9.733   ; Rise       ; clk                                                       ;
;  DATA_LCD[7] ; clk                                                     ; 9.070   ; 8.991   ; Rise       ; clk                                                       ;
; ENA          ; clk                                                     ; 5.663   ; 5.602   ; Rise       ; clk                                                       ;
; RS           ; clk                                                     ; 5.715   ; 5.709   ; Rise       ; clk                                                       ;
; motDC[*]     ; clk                                                     ; 8.183   ; 8.163   ; Rise       ; clk                                                       ;
;  motDC[0]    ; clk                                                     ; 8.183   ; 8.163   ; Rise       ; clk                                                       ;
;  motDC[1]    ; clk                                                     ; 8.021   ; 7.987   ; Rise       ; clk                                                       ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                       ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; Data Port    ; Clock Port                                              ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                           ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; DATA_LCD[*]  ; clk                                                     ; 10.323  ; 10.218  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[0] ; clk                                                     ; 10.323  ; 10.218  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[1] ; clk                                                     ; 10.620  ; 10.575  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ; 2.670   ;         ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ;         ; 2.616   ; Fall       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oDIN         ; clk                                                     ; 253.936 ; 253.947 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
; DATA_LCD[*]  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 8.673   ; 8.653   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 12.068  ; 11.912  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 11.314  ; 11.178  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 12.276  ; 12.344  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 10.662  ; 10.527  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 11.778  ; 11.840  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 9.136   ; 9.084   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 8.726   ; 8.778   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 8.673   ; 8.653   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
; BLCD[*]      ; clk                                                     ; 5.224   ; 5.268   ; Rise       ; clk                                                       ;
;  BLCD[0]     ; clk                                                     ; 5.448   ; 5.447   ; Rise       ; clk                                                       ;
;  BLCD[1]     ; clk                                                     ; 5.482   ; 5.437   ; Rise       ; clk                                                       ;
;  BLCD[2]     ; clk                                                     ; 5.718   ; 5.704   ; Rise       ; clk                                                       ;
;  BLCD[3]     ; clk                                                     ; 5.224   ; 5.268   ; Rise       ; clk                                                       ;
; DATA_LCD[*]  ; clk                                                     ; 5.989   ; 5.967   ; Rise       ; clk                                                       ;
;  DATA_LCD[0] ; clk                                                     ; 6.566   ; 6.531   ; Rise       ; clk                                                       ;
;  DATA_LCD[1] ; clk                                                     ; 6.778   ; 6.651   ; Rise       ; clk                                                       ;
;  DATA_LCD[2] ; clk                                                     ; 8.196   ; 8.235   ; Rise       ; clk                                                       ;
;  DATA_LCD[3] ; clk                                                     ; 6.736   ; 6.659   ; Rise       ; clk                                                       ;
;  DATA_LCD[4] ; clk                                                     ; 6.789   ; 6.706   ; Rise       ; clk                                                       ;
;  DATA_LCD[5] ; clk                                                     ; 5.989   ; 5.967   ; Rise       ; clk                                                       ;
;  DATA_LCD[6] ; clk                                                     ; 7.686   ; 7.732   ; Rise       ; clk                                                       ;
;  DATA_LCD[7] ; clk                                                     ; 7.039   ; 6.991   ; Rise       ; clk                                                       ;
; ENA          ; clk                                                     ; 5.461   ; 5.402   ; Rise       ; clk                                                       ;
; RS           ; clk                                                     ; 5.513   ; 5.507   ; Rise       ; clk                                                       ;
; motDC[*]     ; clk                                                     ; 5.068   ; 4.959   ; Rise       ; clk                                                       ;
;  motDC[0]    ; clk                                                     ; 5.236   ; 5.109   ; Rise       ; clk                                                       ;
;  motDC[1]    ; clk                                                     ; 5.068   ; 4.959   ; Rise       ; clk                                                       ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iGO        ; oCS_n       ;       ; 4.079 ; 4.222 ;       ;
; iGO        ; oSCLK       ;       ; 4.528 ; 4.743 ;       ;
; rst        ; motDC[0]    ; 8.871 ; 8.866 ; 9.267 ; 9.186 ;
; rst        ; motDC[1]    ; 8.763 ;       ;       ; 9.087 ;
; start      ; motDC[0]    ; 8.658 ; 8.653 ; 9.007 ; 8.926 ;
; start      ; motDC[1]    ; 8.550 ;       ;       ; 8.827 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iGO        ; oCS_n       ;       ; 3.953 ; 4.095 ;       ;
; iGO        ; oSCLK       ;       ; 4.379 ; 4.593 ;       ;
; rst        ; motDC[0]    ; 8.262 ; 8.252 ; 8.606 ; 8.558 ;
; rst        ; motDC[1]    ; 8.095 ;       ;       ; 8.408 ;
; start      ; motDC[0]    ; 8.343 ; 8.337 ; 8.684 ; 8.605 ;
; start      ; motDC[1]    ; 8.176 ;       ;       ; 8.455 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                  ;
+-----------------------------------------------------------+---------+---------------+
; Clock                                                     ; Slack   ; End Point TNS ;
+-----------------------------------------------------------+---------+---------------+
; clk                                                       ; -11.004 ; -360.024      ;
; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; -0.278  ; -1.628        ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 246.128 ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 246.759 ; 0.000         ;
+-----------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                   ;
+-----------------------------------------------------------+---------+---------------+
; Clock                                                     ; Slack   ; End Point TNS ;
+-----------------------------------------------------------+---------+---------------+
; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; -0.283  ; -1.569        ;
; clk                                                       ; 0.071   ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.179   ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.323 ; 0.000         ;
+-----------------------------------------------------------+---------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                    ;
+-----------------------------------------------------------+---------+---------------+
; Clock                                                     ; Slack   ; End Point TNS ;
+-----------------------------------------------------------+---------+---------------+
; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; 0.386   ; 0.000         ;
; clk                                                       ; 9.412   ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 249.783 ; 0.000         ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 249.784 ; 0.000         ;
+-----------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                   ;
+---------+---------------------------+------------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                                                    ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+------------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -11.004 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.063      ; 31.974     ;
; -10.995 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.062      ; 31.964     ;
; -10.910 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.063      ; 31.880     ;
; -10.893 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.062      ; 31.862     ;
; -10.888 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.063      ; 31.858     ;
; -10.821 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.063      ; 31.791     ;
; -10.798 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.062      ; 31.767     ;
; -10.742 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.065      ; 31.714     ;
; -10.734 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.072      ; 31.713     ;
; -10.733 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.064      ; 31.704     ;
; -10.725 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.071      ; 31.703     ;
; -10.718 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.067      ; 31.692     ;
; -10.709 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.066      ; 31.682     ;
; -10.667 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.635     ;
; -10.667 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.635     ;
; -10.667 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.635     ;
; -10.667 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.635     ;
; -10.667 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.635     ;
; -10.667 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.635     ;
; -10.665 ; ADCModule:ADC_1|OutCkt[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.062      ; 31.634     ;
; -10.658 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.625     ;
; -10.658 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.625     ;
; -10.658 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.625     ;
; -10.658 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.625     ;
; -10.658 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.625     ;
; -10.658 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.625     ;
; -10.648 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.065      ; 31.620     ;
; -10.640 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.072      ; 31.619     ;
; -10.631 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.064      ; 31.602     ;
; -10.626 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.065      ; 31.598     ;
; -10.624 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.067      ; 31.598     ;
; -10.623 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.071      ; 31.601     ;
; -10.618 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.072      ; 31.597     ;
; -10.607 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.066      ; 31.580     ;
; -10.602 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.067      ; 31.576     ;
; -10.573 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.541     ;
; -10.573 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.541     ;
; -10.573 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.541     ;
; -10.573 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.541     ;
; -10.573 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.541     ;
; -10.573 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.541     ;
; -10.559 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.065      ; 31.531     ;
; -10.556 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.523     ;
; -10.556 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.523     ;
; -10.556 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.523     ;
; -10.556 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.523     ;
; -10.556 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.523     ;
; -10.556 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.523     ;
; -10.551 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.072      ; 31.530     ;
; -10.551 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.519     ;
; -10.551 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.519     ;
; -10.551 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.519     ;
; -10.551 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.519     ;
; -10.551 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.519     ;
; -10.551 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.519     ;
; -10.536 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.064      ; 31.507     ;
; -10.535 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.067      ; 31.509     ;
; -10.528 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.071      ; 31.506     ;
; -10.521 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.267      ; 31.695     ;
; -10.514 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.068      ; 31.489     ;
; -10.513 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.252      ; 31.672     ;
; -10.513 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.068      ; 31.488     ;
; -10.512 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.066      ; 31.485     ;
; -10.512 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.266      ; 31.685     ;
; -10.505 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.067      ; 31.479     ;
; -10.504 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.251      ; 31.662     ;
; -10.504 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.067      ; 31.478     ;
; -10.493 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.235      ; 31.635     ;
; -10.484 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.452     ;
; -10.484 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.452     ;
; -10.484 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.452     ;
; -10.484 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.452     ;
; -10.484 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.452     ;
; -10.484 ; ADCModule:ADC_1|OutCkt[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.061      ; 31.452     ;
; -10.484 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.234      ; 31.625     ;
; -10.461 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.428     ;
; -10.461 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.428     ;
; -10.461 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.428     ;
; -10.461 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.428     ;
; -10.461 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.428     ;
; -10.461 ; ADCModule:ADC_1|OutCkt[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.060      ; 31.428     ;
; -10.427 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.267      ; 31.601     ;
; -10.420 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.068      ; 31.395     ;
; -10.419 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.252      ; 31.578     ;
; -10.419 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.068      ; 31.394     ;
; -10.410 ; ADCModule:ADC_1|OutCkt[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.228      ; 31.545     ;
; -10.410 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.266      ; 31.583     ;
; -10.405 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.267      ; 31.579     ;
; -10.403 ; ADCModule:ADC_1|OutCkt[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.064      ; 31.374     ;
; -10.403 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.067      ; 31.377     ;
; -10.402 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.251      ; 31.560     ;
; -10.402 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.067      ; 31.376     ;
; -10.401 ; ADCModule:ADC_1|OutCkt[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.227      ; 31.535     ;
; -10.399 ; ADCModule:ADC_1|OutCkt[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.235      ; 31.541     ;
; -10.398 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.068      ; 31.373     ;
; -10.397 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.252      ; 31.556     ;
; -10.397 ; ADCModule:ADC_1|OutCkt[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.068      ; 31.372     ;
; -10.395 ; ADCModule:ADC_1|OutCkt[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.071      ; 31.373     ;
; -10.382 ; ADCModule:ADC_1|OutCkt[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]         ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.234      ; 31.523     ;
; -10.379 ; ADCModule:ADC_1|OutCkt[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk         ; 20.000       ; 1.066      ; 31.352     ;
+---------+---------------------------+------------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'                                                                                                                                                     ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                          ; Launch Clock ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; -0.278 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.311      ; 2.077      ;
; -0.274 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.229      ; 2.056      ;
; -0.265 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.231      ; 2.049      ;
; -0.209 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.140      ; 1.837      ;
; -0.208 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.238      ; 1.995      ;
; -0.208 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.138      ; 1.834      ;
; -0.198 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.138      ; 1.824      ;
; -0.197 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.060      ; 1.810      ;
; -0.197 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.236      ; 1.982      ;
; -0.187 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.060      ; 1.800      ;
; -0.186 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.063      ; 1.798      ;
; -0.186 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.230      ; 1.969      ;
; -0.176 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.310      ; 1.973      ;
; -0.176 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.063      ; 1.788      ;
; -0.175 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.231      ; 1.959      ;
; -0.166 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.311      ; 1.965      ;
; -0.157 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.059      ; 1.768      ;
; -0.157 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.067      ; 1.773      ;
; -0.147 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.059      ; 1.758      ;
; -0.147 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.067      ; 1.763      ;
; -0.141 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.064      ; 1.849      ;
; -0.134 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.230      ; 1.917      ;
; -0.131 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.064      ; 1.839      ;
; -0.119 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.231      ; 1.903      ;
; -0.117 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.233      ; 1.899      ;
; -0.116 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.310      ; 1.914      ;
; -0.115 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.311      ; 1.914      ;
; -0.114 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.139      ; 1.740      ;
; -0.110 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.138      ; 1.736      ;
; -0.110 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.237      ; 1.896      ;
; -0.109 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.304      ; 1.901      ;
; -0.106 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.241      ; 1.896      ;
; -0.104 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.237      ; 1.890      ;
; -0.099 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.060      ; 1.712      ;
; -0.098 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.310      ; 1.896      ;
; -0.098 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.238      ; 1.885      ;
; -0.089 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.230      ; 1.872      ;
; -0.088 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.063      ; 1.700      ;
; -0.081 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.306      ; 1.875      ;
; -0.076 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.309      ; 1.873      ;
; -0.071 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.223      ; 1.847      ;
; -0.069 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.237      ; 1.855      ;
; -0.064 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.310      ; 1.861      ;
; -0.061 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.230      ; 1.844      ;
; -0.059 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.226      ; 1.838      ;
; -0.059 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.059      ; 1.670      ;
; -0.059 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.067      ; 1.675      ;
; -0.057 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.235      ; 1.841      ;
; -0.051 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.225      ; 1.828      ;
; -0.047 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.138      ; 1.673      ;
; -0.045 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.238      ; 1.832      ;
; -0.045 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.139      ; 1.671      ;
; -0.043 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.064      ; 1.751      ;
; -0.037 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.307      ; 1.832      ;
; -0.036 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.060      ; 1.649      ;
; -0.025 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.063      ; 1.637      ;
; -0.024 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.237      ; 1.810      ;
; -0.019 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.227      ; 1.798      ;
; -0.017 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.140      ; 1.645      ;
; -0.014 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.309      ; 1.810      ;
; -0.013 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.310      ; 1.810      ;
; -0.011 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.230      ; 1.794      ;
; -0.005 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[9]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.308      ; 1.801      ;
; 0.001  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.306      ; 1.793      ;
; 0.004  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.309      ; 1.792      ;
; 0.004  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.059      ; 1.607      ;
; 0.004  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.067      ; 1.612      ;
; 0.014  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.309      ; 1.783      ;
; 0.020  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.064      ; 1.688      ;
; 0.026  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.309      ; 1.770      ;
; 0.030  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.228      ; 1.750      ;
; 0.034  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.312      ; 1.766      ;
; 0.039  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.310      ; 1.759      ;
; 0.043  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.309      ; 1.754      ;
; 0.053  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.306      ; 1.741      ;
; 0.054  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.226      ; 1.725      ;
; 0.054  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.230      ; 1.729      ;
; 0.064  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.225      ; 1.713      ;
; 0.069  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.139      ; 1.557      ;
; 0.070  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.309      ; 1.727      ;
; 0.071  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.308      ; 1.725      ;
; 0.074  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.304      ; 1.718      ;
; 0.074  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.139      ; 1.552      ;
; 0.077  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[2]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.236      ; 1.708      ;
; 0.078  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.233      ; 1.704      ;
; 0.080  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.240      ; 1.709      ;
; 0.081  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.230      ; 1.698      ;
; 0.081  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.099      ; 1.505      ;
; 0.085  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.051      ; 1.518      ;
; 0.097  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.229      ; 1.685      ;
; 0.097  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[5]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.237      ; 1.784      ;
; 0.098  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.314      ; 1.704      ;
; 0.101  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.304      ; 1.691      ;
; 0.103  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.307      ; 1.691      ;
; 0.106  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.237      ; 1.680      ;
; 0.115  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.228      ; 1.666      ;
; 0.116  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.306      ; 1.678      ;
; 0.119  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[0]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.309      ; 1.677      ;
; 0.123  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.229      ; 1.655      ;
; 0.126  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[4]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 1.000        ; 1.113      ; 1.475      ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                             ;
+---------+----------------------------+-----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                     ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 246.128 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.080      ; 3.939      ;
; 246.129 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.080      ; 3.938      ;
; 246.216 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.677      ;
; 246.216 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.677      ;
; 246.216 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.677      ;
; 246.216 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.677      ;
; 246.217 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.676      ;
; 246.217 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.676      ;
; 246.217 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.676      ;
; 246.217 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.676      ;
; 246.251 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.080      ; 3.816      ;
; 246.271 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.080      ; 3.796      ;
; 246.281 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.078      ; 3.784      ;
; 246.281 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.078      ; 3.784      ;
; 246.339 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.554      ;
; 246.339 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.554      ;
; 246.339 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.554      ;
; 246.339 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.554      ;
; 246.354 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.078      ; 3.711      ;
; 246.357 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.078      ; 3.708      ;
; 246.359 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.534      ;
; 246.359 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.534      ;
; 246.359 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.534      ;
; 246.359 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.094     ; 3.534      ;
; 246.360 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.537      ;
; 246.360 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.537      ;
; 246.360 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.537      ;
; 246.360 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.537      ;
; 246.361 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.536      ;
; 246.361 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.536      ;
; 246.361 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.536      ;
; 246.361 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.536      ;
; 246.369 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.522      ;
; 246.369 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.522      ;
; 246.369 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.522      ;
; 246.369 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.522      ;
; 246.369 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.522      ;
; 246.369 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.522      ;
; 246.369 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.522      ;
; 246.369 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.522      ;
; 246.382 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.515      ;
; 246.382 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.515      ;
; 246.382 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.515      ;
; 246.382 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.515      ;
; 246.383 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.514      ;
; 246.383 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.514      ;
; 246.383 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.514      ;
; 246.383 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.514      ;
; 246.403 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.078      ; 3.662      ;
; 246.422 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.078      ; 3.643      ;
; 246.442 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.449      ;
; 246.442 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.449      ;
; 246.442 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.449      ;
; 246.442 ; ADCModule:ADC_1|m_cont[5]  ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.449      ;
; 246.445 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.446      ;
; 246.445 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.446      ;
; 246.445 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.446      ;
; 246.445 ; ADCModule:ADC_1|m_cont[6]  ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.446      ;
; 246.479 ; ADCModule:ADC_1|m_cont[7]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.078      ; 3.586      ;
; 246.483 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.414      ;
; 246.483 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.414      ;
; 246.483 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.414      ;
; 246.483 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.414      ;
; 246.491 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.400      ;
; 246.491 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.400      ;
; 246.491 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.400      ;
; 246.491 ; ADCModule:ADC_1|m_cont[15] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.400      ;
; 246.497 ; ADCModule:ADC_1|m_cont[16] ; ADCModule:ADC_1|adc_data[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.084      ; 3.574      ;
; 246.498 ; ADCModule:ADC_1|m_cont[18] ; ADCModule:ADC_1|adc_data[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.084      ; 3.573      ;
; 246.501 ; ADCModule:ADC_1|m_cont[4]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.078      ; 3.564      ;
; 246.503 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.394      ;
; 246.503 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.394      ;
; 246.503 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.394      ;
; 246.503 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.394      ;
; 246.505 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.392      ;
; 246.505 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.392      ;
; 246.505 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.392      ;
; 246.505 ; ADCModule:ADC_1|m_cont[19] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.392      ;
; 246.506 ; ADCModule:ADC_1|m_cont[10] ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.078      ; 3.559      ;
; 246.506 ; ADCModule:ADC_1|m_cont[8]  ; ADCModule:ADC_1|adc_data[8] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; 0.078      ; 3.559      ;
; 246.510 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|OutCkt[8]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.381      ;
; 246.510 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|OutCkt[9]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.381      ;
; 246.510 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|OutCkt[10]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.381      ;
; 246.510 ; ADCModule:ADC_1|m_cont[12] ; ADCModule:ADC_1|OutCkt[11]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.096     ; 3.381      ;
; 246.513 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.092     ; 3.382      ;
; 246.513 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.092     ; 3.382      ;
; 246.513 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.092     ; 3.382      ;
; 246.513 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.092     ; 3.382      ;
; 246.513 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[1]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.092     ; 3.382      ;
; 246.513 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[0]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.092     ; 3.382      ;
; 246.513 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[3]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.092     ; 3.382      ;
; 246.513 ; ADCModule:ADC_1|m_cont[13] ; ADCModule:ADC_1|OutCkt[2]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.092     ; 3.382      ;
; 246.525 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.372      ;
; 246.525 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.372      ;
; 246.525 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.372      ;
; 246.525 ; ADCModule:ADC_1|m_cont[17] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.090     ; 3.372      ;
; 246.535 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[4]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.092     ; 3.360      ;
; 246.535 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[5]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.092     ; 3.360      ;
; 246.535 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[6]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.092     ; 3.360      ;
; 246.535 ; ADCModule:ADC_1|m_cont[14] ; ADCModule:ADC_1|OutCkt[7]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 250.000      ; -0.092     ; 3.360      ;
+---------+----------------------------+-----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                    ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 246.759 ; ADCModule:ADC_1|cont[17] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 3.138      ;
; 246.767 ; ADCModule:ADC_1|cont[18] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 3.130      ;
; 246.956 ; ADCModule:ADC_1|cont[19] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 2.941      ;
; 246.961 ; ADCModule:ADC_1|cont[25] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 2.936      ;
; 246.966 ; ADCModule:ADC_1|cont[22] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 2.931      ;
; 246.984 ; ADCModule:ADC_1|cont[21] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 2.913      ;
; 247.018 ; ADCModule:ADC_1|cont[30] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 2.879      ;
; 247.055 ; ADCModule:ADC_1|cont[16] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 2.842      ;
; 247.058 ; ADCModule:ADC_1|cont[23] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 2.839      ;
; 247.085 ; ADCModule:ADC_1|cont[26] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 2.812      ;
; 247.102 ; ADCModule:ADC_1|cont[29] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 2.795      ;
; 247.134 ; ADCModule:ADC_1|cont[20] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 2.763      ;
; 247.156 ; ADCModule:ADC_1|cont[27] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 2.741      ;
; 247.187 ; ADCModule:ADC_1|cont[28] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 2.710      ;
; 247.220 ; ADCModule:ADC_1|cont[24] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 2.677      ;
; 247.276 ; ADCModule:ADC_1|cont[31] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.090     ; 2.621      ;
; 247.496 ; ADCModule:ADC_1|cont[11] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 2.399      ;
; 247.525 ; ADCModule:ADC_1|cont[10] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 2.370      ;
; 247.561 ; ADCModule:ADC_1|cont[14] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 2.334      ;
; 247.583 ; ADCModule:ADC_1|cont[9]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 2.312      ;
; 247.598 ; ADCModule:ADC_1|cont[13] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 2.297      ;
; 247.610 ; ADCModule:ADC_1|cont[15] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 2.285      ;
; 247.621 ; ADCModule:ADC_1|cont[6]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 2.274      ;
; 247.625 ; ADCModule:ADC_1|cont[7]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 2.270      ;
; 247.662 ; ADCModule:ADC_1|cont[8]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 2.233      ;
; 247.741 ; ADCModule:ADC_1|cont[12] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 2.154      ;
; 247.829 ; ADCModule:ADC_1|cont[5]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 2.066      ;
; 247.906 ; ADCModule:ADC_1|cont[4]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 1.989      ;
; 248.472 ; ADCModule:ADC_1|cont[0]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 1.423      ;
; 248.580 ; ADCModule:ADC_1|cont[1]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 1.315      ;
; 248.775 ; ADCModule:ADC_1|cont[2]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 1.120      ;
; 248.836 ; ADCModule:ADC_1|cont[3]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 1.059      ;
; 248.870 ; ADCModule:ADC_1|cont[0]  ; ADCModule:ADC_1|m_cont[0]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 1.025      ;
; 248.927 ; ADCModule:ADC_1|cont[2]  ; ADCModule:ADC_1|m_cont[2]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 0.968      ;
; 248.972 ; ADCModule:ADC_1|cont[3]  ; ADCModule:ADC_1|m_cont[3]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 0.923      ;
; 249.038 ; ADCModule:ADC_1|cont[14] ; ADCModule:ADC_1|m_cont[14] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 0.857      ;
; 249.043 ; ADCModule:ADC_1|cont[1]  ; ADCModule:ADC_1|m_cont[1]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 0.852      ;
; 249.054 ; ADCModule:ADC_1|cont[7]  ; ADCModule:ADC_1|m_cont[7]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 0.841      ;
; 249.056 ; ADCModule:ADC_1|cont[18] ; ADCModule:ADC_1|m_cont[18] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.091     ; 0.840      ;
; 249.113 ; ADCModule:ADC_1|cont[6]  ; ADCModule:ADC_1|m_cont[6]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 0.782      ;
; 249.158 ; ADCModule:ADC_1|cont[17] ; ADCModule:ADC_1|m_cont[17] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.091     ; 0.738      ;
; 249.159 ; ADCModule:ADC_1|cont[9]  ; ADCModule:ADC_1|m_cont[9]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.091     ; 0.737      ;
; 249.161 ; ADCModule:ADC_1|cont[19] ; ADCModule:ADC_1|m_cont[19] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.091     ; 0.735      ;
; 249.165 ; ADCModule:ADC_1|cont[28] ; ADCModule:ADC_1|m_cont[28] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.096     ; 0.726      ;
; 249.166 ; ADCModule:ADC_1|cont[11] ; ADCModule:ADC_1|m_cont[11] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.091     ; 0.730      ;
; 249.169 ; ADCModule:ADC_1|cont[29] ; ADCModule:ADC_1|m_cont[29] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.096     ; 0.722      ;
; 249.175 ; ADCModule:ADC_1|cont[13] ; ADCModule:ADC_1|m_cont[13] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 0.720      ;
; 249.178 ; ADCModule:ADC_1|cont[23] ; ADCModule:ADC_1|m_cont[23] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.096     ; 0.713      ;
; 249.179 ; ADCModule:ADC_1|cont[27] ; ADCModule:ADC_1|m_cont[27] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.096     ; 0.712      ;
; 249.180 ; ADCModule:ADC_1|cont[5]  ; ADCModule:ADC_1|m_cont[5]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 0.715      ;
; 249.188 ; ADCModule:ADC_1|cont[15] ; ADCModule:ADC_1|m_cont[15] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 0.707      ;
; 249.191 ; ADCModule:ADC_1|cont[21] ; ADCModule:ADC_1|m_cont[21] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.096     ; 0.700      ;
; 249.199 ; ADCModule:ADC_1|cont[30] ; ADCModule:ADC_1|m_cont[30] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.096     ; 0.692      ;
; 249.230 ; ADCModule:ADC_1|cont[12] ; ADCModule:ADC_1|m_cont[12] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 0.665      ;
; 249.233 ; ADCModule:ADC_1|cont[22] ; ADCModule:ADC_1|m_cont[22] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.096     ; 0.658      ;
; 249.243 ; ADCModule:ADC_1|cont[25] ; ADCModule:ADC_1|m_cont[25] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.096     ; 0.648      ;
; 249.245 ; ADCModule:ADC_1|cont[24] ; ADCModule:ADC_1|m_cont[24] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.096     ; 0.646      ;
; 249.253 ; ADCModule:ADC_1|cont[26] ; ADCModule:ADC_1|m_cont[26] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.096     ; 0.638      ;
; 249.254 ; ADCModule:ADC_1|cont[8]  ; ADCModule:ADC_1|m_cont[8]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.091     ; 0.642      ;
; 249.262 ; ADCModule:ADC_1|cont[20] ; ADCModule:ADC_1|m_cont[20] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.096     ; 0.629      ;
; 249.265 ; ADCModule:ADC_1|cont[10] ; ADCModule:ADC_1|m_cont[10] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.091     ; 0.631      ;
; 249.269 ; ADCModule:ADC_1|cont[4]  ; ADCModule:ADC_1|m_cont[4]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.092     ; 0.626      ;
; 249.275 ; ADCModule:ADC_1|cont[31] ; ADCModule:ADC_1|m_cont[31] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.096     ; 0.616      ;
; 249.283 ; ADCModule:ADC_1|cont[16] ; ADCModule:ADC_1|m_cont[16] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 250.000      ; -0.091     ; 0.613      ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'                                                                                                                                                      ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                          ; Launch Clock ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; -0.283 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[1]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.488      ; 1.235      ;
; -0.278 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.480      ; 1.232      ;
; -0.262 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.481      ; 1.249      ;
; -0.258 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.484      ; 1.256      ;
; -0.254 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.484      ; 1.260      ;
; -0.233 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.484      ; 1.281      ;
; -0.223 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.480      ; 1.287      ;
; -0.200 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[4]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.486      ; 1.316      ;
; -0.191 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.326      ;
; -0.184 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.333      ;
; -0.181 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.409      ; 1.258      ;
; -0.180 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.486      ; 1.336      ;
; -0.171 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.488      ; 1.347      ;
; -0.166 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.488      ; 1.352      ;
; -0.165 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.352      ;
; -0.156 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.409      ; 1.283      ;
; -0.155 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[0]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.362      ;
; -0.154 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[5]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.409      ; 1.285      ;
; -0.143 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[3]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.405      ; 1.292      ;
; -0.138 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.379      ;
; -0.130 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[7]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.408      ; 1.308      ;
; -0.130 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.485      ; 1.385      ;
; -0.129 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[6]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.403      ; 1.304      ;
; -0.128 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[1]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.488      ; 1.390      ;
; -0.125 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.406      ; 1.311      ;
; -0.118 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.402      ; 1.314      ;
; -0.109 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[4]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.408      ;
; -0.105 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.488      ; 1.413      ;
; -0.102 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.413      ; 1.341      ;
; -0.092 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.400      ; 1.338      ;
; -0.090 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.405      ; 1.345      ;
; -0.086 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.485      ; 1.429      ;
; -0.084 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[0]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.433      ;
; -0.082 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.492      ; 1.440      ;
; -0.078 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.484      ; 1.436      ;
; -0.066 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.451      ;
; -0.064 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.453      ;
; -0.056 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.408      ; 1.382      ;
; -0.046 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[4]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.300      ; 1.284      ;
; -0.045 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.491      ; 1.476      ;
; -0.039 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.478      ;
; -0.038 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.285      ; 1.277      ;
; -0.037 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.484      ; 1.477      ;
; -0.036 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.407      ; 1.401      ;
; -0.034 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.412      ; 1.408      ;
; -0.033 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.485      ; 1.482      ;
; -0.031 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.412      ; 1.411      ;
; -0.030 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.405      ; 1.405      ;
; -0.027 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[6]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.407      ; 1.410      ;
; -0.018 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.485      ; 1.497      ;
; -0.018 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.402      ; 1.414      ;
; -0.018 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.499      ;
; -0.008 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.415      ; 1.437      ;
; -0.001 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.412      ; 1.441      ;
; 0.002  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.406      ; 1.438      ;
; 0.003  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.325      ; 1.358      ;
; 0.004  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.325      ; 1.359      ;
; 0.005  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.403      ; 1.438      ;
; 0.010  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.527      ;
; 0.015  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.409      ; 1.454      ;
; 0.016  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[2]           ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.412      ; 1.458      ;
; 0.018  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.404      ; 1.452      ;
; 0.020  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.409      ; 1.459      ;
; 0.020  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.233      ; 1.283      ;
; 0.025  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.488      ; 1.543      ;
; 0.025  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.405      ; 1.460      ;
; 0.027  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.406      ; 1.463      ;
; 0.031  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.324      ; 1.385      ;
; 0.032  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.549      ;
; 0.041  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[5]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.413      ; 1.484      ;
; 0.042  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.324      ; 1.396      ;
; 0.047  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.412      ; 1.489      ;
; 0.053  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.403      ; 1.486      ;
; 0.059  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.576      ;
; 0.061  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[9]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.578      ;
; 0.066  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.488      ; 1.584      ;
; 0.078  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.325      ; 1.433      ;
; 0.081  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.412      ; 1.523      ;
; 0.082  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.487      ; 1.599      ;
; 0.086  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.324      ; 1.440      ;
; 0.089  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.484      ; 1.603      ;
; 0.094  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.485      ; 1.609      ;
; 0.104  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.401      ; 1.535      ;
; 0.105  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.410      ; 1.545      ;
; 0.106  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.488      ; 1.624      ;
; 0.113  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.402      ; 1.545      ;
; 0.114  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.488      ; 1.632      ;
; 0.121  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.416      ; 1.567      ;
; 0.122  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.405      ; 1.557      ;
; 0.134  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.324      ; 1.488      ;
; 0.137  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.324      ; 1.491      ;
; 0.146  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.398      ; 1.574      ;
; 0.150  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.488      ; 1.668      ;
; 0.152  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.400      ; 1.582      ;
; 0.159  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.488      ; 1.677      ;
; 0.167  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.488      ; 1.685      ;
; 0.173  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.488      ; 1.691      ;
; 0.177  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.249      ; 1.456      ;
; 0.182  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.240      ; 1.452      ;
; 0.186  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ; clk          ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 0.000        ; 1.405      ; 1.621      ;
+--------+-------------------------------------------------------------+--------------------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; 0.071 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 1.450      ; 1.740      ;
; 0.108 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[1]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 1.257      ; 1.584      ;
; 0.125 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[2]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 1.257      ; 1.601      ;
; 0.161 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|RS                   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 1.254      ; 1.634      ;
; 0.164 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 1.261      ; 1.644      ;
; 0.164 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 1.261      ; 1.644      ;
; 0.164 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 1.261      ; 1.644      ;
; 0.164 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 1.261      ; 1.644      ;
; 0.164 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[5]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 1.261      ; 1.644      ;
; 0.164 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[4]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 1.261      ; 1.644      ;
; 0.186 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[3]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 1.254      ; 1.666      ;
; 0.194 ; PWMModule:PWM_3|PWM_Count[0]                                ; PWMModule:PWM_3|PWM_Count[0]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME2  ; clk                                                     ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.LEER_RAM      ; clk                                                     ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHECAR        ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHECAR        ; clk                                                     ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI     ; clk                                                     ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; clk                                                     ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; clk                                                     ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_LCD    ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_LCD    ; clk                                                     ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; PWMModule:PWM_3|PWM_Count[19]                               ; PWMModule:PWM_3|PWM_Count[19]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.203 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[0]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 1.257      ; 1.679      ;
; 0.204 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[5]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[5]         ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.207 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 1.254      ; 1.680      ;
; 0.208 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.209 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[1]            ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.219 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.339      ;
; 0.231 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[3]            ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.352      ;
; 0.244 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[2]            ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.365      ;
; 0.267 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[2]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[1]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[3]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[0]            ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.389      ;
; 0.287 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ENA                  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; clk         ; 0.000        ; 1.256      ; 1.762      ;
; 0.291 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[0]            ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.412      ;
; 0.296 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; clk                                                     ; clk         ; 0.000        ; 0.026      ; 0.406      ;
; 0.297 ; PWMModule:PWM_3|PWM_Count[10]                               ; PWMModule:PWM_3|PWM_Count[10]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; PWMModule:PWM_3|PWM_Count[9]                                ; PWMModule:PWM_3|PWM_Count[9]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; PWMModule:PWM_3|PWM_Count[8]                                ; PWMModule:PWM_3|PWM_Count[8]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; PWMModule:PWM_3|PWM_Count[13]                               ; PWMModule:PWM_3|PWM_Count[13]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; PWMModule:PWM_3|PWM_Count[7]                                ; PWMModule:PWM_3|PWM_Count[7]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; PWMModule:PWM_3|PWM_Count[6]                                ; PWMModule:PWM_3|PWM_Count[6]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; PWMModule:PWM_3|PWM_Count[2]                                ; PWMModule:PWM_3|PWM_Count[2]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; PWMModule:PWM_3|PWM_Count[18]                               ; PWMModule:PWM_3|PWM_Count[18]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; PWMModule:PWM_3|PWM_Count[16]                               ; PWMModule:PWM_3|PWM_Count[16]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; PWMModule:PWM_3|PWM_Count[14]                               ; PWMModule:PWM_3|PWM_Count[14]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; PWMModule:PWM_3|PWM_Count[12]                               ; PWMModule:PWM_3|PWM_Count[12]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; PWMModule:PWM_3|PWM_Count[11]                               ; PWMModule:PWM_3|PWM_Count[11]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; PWMModule:PWM_3|PWM_Count[5]                                ; PWMModule:PWM_3|PWM_Count[5]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; PWMModule:PWM_3|PWM_Count[4]                                ; PWMModule:PWM_3|PWM_Count[4]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; PWMModule:PWM_3|PWM_Count[0]                                ; PWMModule:PWM_3|PWM_Count[1]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; PWMModule:PWM_3|PWM_Count[1]                                ; PWMModule:PWM_3|PWM_Count[1]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; PWMModule:PWM_3|PWM_Count[17]                               ; PWMModule:PWM_3|PWM_Count[17]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; PWMModule:PWM_3|PWM_Count[15]                               ; PWMModule:PWM_3|PWM_Count[15]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; PWMModule:PWM_3|PWM_Count[3]                                ; PWMModule:PWM_3|PWM_Count[3]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[13]      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[13]      ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[3]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[3]       ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[4]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[4]         ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[11]      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[11]      ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[5]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[5]       ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[1]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[1]       ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[7]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[7]       ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[2]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[2]       ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[12]      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[12]      ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[10]      ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[10]      ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.316 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[0]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[0]       ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.325 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_HOME   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CURSOR_LCD    ; clk                                                     ; clk         ; 0.000        ; 0.026      ; 0.435      ;
; 0.330 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.451      ;
; 0.345 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.466      ;
; 0.346 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.374 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.376 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.496      ;
; 0.380 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.501      ;
; 0.399 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[9]       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[8]       ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.519      ;
; 0.408 ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ; clk                                                     ; clk         ; 0.000        ; 0.035      ; 0.527      ;
; 0.446 ; PWMModule:PWM_3|PWM_Count[8]                                ; PWMModule:PWM_3|PWM_Count[9]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; PWMModule:PWM_3|PWM_Count[10]                               ; PWMModule:PWM_3|PWM_Count[11]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; PWMModule:PWM_3|PWM_Count[6]                                ; PWMModule:PWM_3|PWM_Count[7]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; PWMModule:PWM_3|PWM_Count[2]                                ; PWMModule:PWM_3|PWM_Count[3]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; PWMModule:PWM_3|PWM_Count[18]                               ; PWMModule:PWM_3|PWM_Count[19]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; PWMModule:PWM_3|PWM_Count[12]                               ; PWMModule:PWM_3|PWM_Count[13]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; PWMModule:PWM_3|PWM_Count[0]                                ; PWMModule:PWM_3|PWM_Count[2]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; PWMModule:PWM_3|PWM_Count[4]                                ; PWMModule:PWM_3|PWM_Count[5]                                ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; PWMModule:PWM_3|PWM_Count[16]                               ; PWMModule:PWM_3|PWM_Count[17]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; PWMModule:PWM_3|PWM_Count[14]                               ; PWMModule:PWM_3|PWM_Count[15]                               ; clk                                                     ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.454 ; PWMModule:PWM_3|PWM_Count[9]                                ; PWMModule:PWM_3|PWM_Count[10]                               ; clk                                                     ; clk         ; 0.000        ; 0.037      ; 0.575      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                               ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.179 ; ADCModule:ADC_1|adc_data[11] ; ADCModule:ADC_1|adc_data[11] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ADCModule:ADC_1|adc_data[10] ; ADCModule:ADC_1|adc_data[10] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ADCModule:ADC_1|adc_data[6]  ; ADCModule:ADC_1|adc_data[6]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ADCModule:ADC_1|adc_data[5]  ; ADCModule:ADC_1|adc_data[5]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ADCModule:ADC_1|adc_data[3]  ; ADCModule:ADC_1|adc_data[3]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; ADCModule:ADC_1|adc_data[0]  ; ADCModule:ADC_1|adc_data[0]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; ADCModule:ADC_1|adc_data[9]  ; ADCModule:ADC_1|adc_data[9]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.303 ; ADCModule:ADC_1|cont[15]     ; ADCModule:ADC_1|cont[15]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; ADCModule:ADC_1|cont[31]     ; ADCModule:ADC_1|cont[31]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; ADCModule:ADC_1|cont[13]     ; ADCModule:ADC_1|cont[13]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; ADCModule:ADC_1|cont[5]      ; ADCModule:ADC_1|cont[5]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; ADCModule:ADC_1|cont[3]      ; ADCModule:ADC_1|cont[3]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; ADCModule:ADC_1|cont[29]     ; ADCModule:ADC_1|cont[29]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ADCModule:ADC_1|cont[27]     ; ADCModule:ADC_1|cont[27]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ADCModule:ADC_1|cont[21]     ; ADCModule:ADC_1|cont[21]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ADCModule:ADC_1|cont[19]     ; ADCModule:ADC_1|cont[19]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ADCModule:ADC_1|cont[17]     ; ADCModule:ADC_1|cont[17]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ADCModule:ADC_1|cont[11]     ; ADCModule:ADC_1|cont[11]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ADCModule:ADC_1|cont[7]      ; ADCModule:ADC_1|cont[7]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ADCModule:ADC_1|cont[6]      ; ADCModule:ADC_1|cont[6]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ADCModule:ADC_1|cont[1]      ; ADCModule:ADC_1|cont[1]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; ADCModule:ADC_1|cont[25]     ; ADCModule:ADC_1|cont[25]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ADCModule:ADC_1|cont[23]     ; ADCModule:ADC_1|cont[23]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ADCModule:ADC_1|cont[22]     ; ADCModule:ADC_1|cont[22]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ADCModule:ADC_1|cont[16]     ; ADCModule:ADC_1|cont[16]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ADCModule:ADC_1|cont[14]     ; ADCModule:ADC_1|cont[14]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ADCModule:ADC_1|cont[9]      ; ADCModule:ADC_1|cont[9]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ADCModule:ADC_1|cont[8]      ; ADCModule:ADC_1|cont[8]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ADCModule:ADC_1|cont[2]      ; ADCModule:ADC_1|cont[2]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; ADCModule:ADC_1|cont[30]     ; ADCModule:ADC_1|cont[30]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; ADCModule:ADC_1|cont[24]     ; ADCModule:ADC_1|cont[24]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; ADCModule:ADC_1|cont[20]     ; ADCModule:ADC_1|cont[20]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; ADCModule:ADC_1|cont[18]     ; ADCModule:ADC_1|cont[18]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; ADCModule:ADC_1|cont[12]     ; ADCModule:ADC_1|cont[12]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; ADCModule:ADC_1|cont[10]     ; ADCModule:ADC_1|cont[10]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; ADCModule:ADC_1|cont[28]     ; ADCModule:ADC_1|cont[28]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; ADCModule:ADC_1|cont[26]     ; ADCModule:ADC_1|cont[26]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; ADCModule:ADC_1|cont[0]      ; ADCModule:ADC_1|cont[0]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.370 ; ADCModule:ADC_1|adc_data[10] ; ADCModule:ADC_1|OutCkt[10]   ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.138     ; 0.316      ;
; 0.440 ; ADCModule:ADC_1|adc_data[6]  ; ADCModule:ADC_1|OutCkt[6]    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.137     ; 0.387      ;
; 0.440 ; ADCModule:ADC_1|adc_data[4]  ; ADCModule:ADC_1|OutCkt[4]    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.137     ; 0.387      ;
; 0.441 ; ADCModule:ADC_1|adc_data[7]  ; ADCModule:ADC_1|OutCkt[7]    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.137     ; 0.388      ;
; 0.442 ; ADCModule:ADC_1|adc_data[8]  ; ADCModule:ADC_1|OutCkt[8]    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.138     ; 0.388      ;
; 0.453 ; ADCModule:ADC_1|cont[5]      ; ADCModule:ADC_1|cont[6]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; ADCModule:ADC_1|cont[13]     ; ADCModule:ADC_1|cont[14]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; ADCModule:ADC_1|cont[21]     ; ADCModule:ADC_1|cont[22]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; ADCModule:ADC_1|cont[15]     ; ADCModule:ADC_1|cont[16]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.572      ;
; 0.454 ; ADCModule:ADC_1|cont[7]      ; ADCModule:ADC_1|cont[8]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; ADCModule:ADC_1|cont[1]      ; ADCModule:ADC_1|cont[2]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; ADCModule:ADC_1|cont[29]     ; ADCModule:ADC_1|cont[30]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; ADCModule:ADC_1|cont[19]     ; ADCModule:ADC_1|cont[20]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; ADCModule:ADC_1|cont[17]     ; ADCModule:ADC_1|cont[18]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; ADCModule:ADC_1|cont[11]     ; ADCModule:ADC_1|cont[12]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; ADCModule:ADC_1|cont[27]     ; ADCModule:ADC_1|cont[28]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; ADCModule:ADC_1|cont[23]     ; ADCModule:ADC_1|cont[24]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; ADCModule:ADC_1|cont[9]      ; ADCModule:ADC_1|cont[10]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; ADCModule:ADC_1|cont[25]     ; ADCModule:ADC_1|cont[26]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.463 ; ADCModule:ADC_1|cont[6]      ; ADCModule:ADC_1|cont[7]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; ADCModule:ADC_1|cont[0]      ; ADCModule:ADC_1|cont[1]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; ADCModule:ADC_1|cont[14]     ; ADCModule:ADC_1|cont[15]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; ADCModule:ADC_1|cont[2]      ; ADCModule:ADC_1|cont[3]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; ADCModule:ADC_1|cont[16]     ; ADCModule:ADC_1|cont[17]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; ADCModule:ADC_1|cont[22]     ; ADCModule:ADC_1|cont[23]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; ADCModule:ADC_1|cont[8]      ; ADCModule:ADC_1|cont[9]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; ADCModule:ADC_1|cont[30]     ; ADCModule:ADC_1|cont[31]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; ADCModule:ADC_1|cont[12]     ; ADCModule:ADC_1|cont[13]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; ADCModule:ADC_1|cont[20]     ; ADCModule:ADC_1|cont[21]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; ADCModule:ADC_1|cont[18]     ; ADCModule:ADC_1|cont[19]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; ADCModule:ADC_1|cont[10]     ; ADCModule:ADC_1|cont[11]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; ADCModule:ADC_1|cont[24]     ; ADCModule:ADC_1|cont[25]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; ADCModule:ADC_1|cont[28]     ; ADCModule:ADC_1|cont[29]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; ADCModule:ADC_1|cont[26]     ; ADCModule:ADC_1|cont[27]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; ADCModule:ADC_1|cont[6]      ; ADCModule:ADC_1|cont[8]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; ADCModule:ADC_1|cont[0]      ; ADCModule:ADC_1|cont[2]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; ADCModule:ADC_1|cont[16]     ; ADCModule:ADC_1|cont[18]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; ADCModule:ADC_1|cont[22]     ; ADCModule:ADC_1|cont[24]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; ADCModule:ADC_1|cont[8]      ; ADCModule:ADC_1|cont[10]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; ADCModule:ADC_1|cont[12]     ; ADCModule:ADC_1|cont[14]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; ADCModule:ADC_1|cont[20]     ; ADCModule:ADC_1|cont[22]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; ADCModule:ADC_1|cont[18]     ; ADCModule:ADC_1|cont[20]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; ADCModule:ADC_1|cont[10]     ; ADCModule:ADC_1|cont[12]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; ADCModule:ADC_1|cont[24]     ; ADCModule:ADC_1|cont[26]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; ADCModule:ADC_1|cont[14]     ; ADCModule:ADC_1|cont[16]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.587      ;
; 0.469 ; ADCModule:ADC_1|cont[28]     ; ADCModule:ADC_1|cont[30]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; ADCModule:ADC_1|cont[26]     ; ADCModule:ADC_1|cont[28]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.488 ; ADCModule:ADC_1|adc_data[0]  ; ADCModule:ADC_1|OutCkt[0]    ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.609      ;
; 0.516 ; ADCModule:ADC_1|cont[3]      ; ADCModule:ADC_1|cont[5]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; ADCModule:ADC_1|cont[5]      ; ADCModule:ADC_1|cont[7]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; ADCModule:ADC_1|cont[13]     ; ADCModule:ADC_1|cont[15]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; ADCModule:ADC_1|cont[1]      ; ADCModule:ADC_1|cont[3]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; ADCModule:ADC_1|cont[15]     ; ADCModule:ADC_1|cont[17]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.635      ;
; 0.517 ; ADCModule:ADC_1|cont[21]     ; ADCModule:ADC_1|cont[23]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; ADCModule:ADC_1|cont[7]      ; ADCModule:ADC_1|cont[9]      ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; ADCModule:ADC_1|cont[29]     ; ADCModule:ADC_1|cont[31]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; ADCModule:ADC_1|cont[11]     ; ADCModule:ADC_1|cont[13]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; ADCModule:ADC_1|cont[19]     ; ADCModule:ADC_1|cont[21]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; ADCModule:ADC_1|cont[17]     ; ADCModule:ADC_1|cont[19]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; ADCModule:ADC_1|cont[27]     ; ADCModule:ADC_1|cont[29]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; ADCModule:ADC_1|cont[9]      ; ADCModule:ADC_1|cont[11]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; ADCModule:ADC_1|cont[23]     ; ADCModule:ADC_1|cont[25]     ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
+-------+------------------------------+------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                           ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                    ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 250.323 ; ADCModule:ADC_1|cont[16] ; ADCModule:ADC_1|m_cont[16] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.520      ;
; 250.334 ; ADCModule:ADC_1|cont[4]  ; ADCModule:ADC_1|m_cont[4]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.531      ;
; 250.337 ; ADCModule:ADC_1|cont[10] ; ADCModule:ADC_1|m_cont[10] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.534      ;
; 250.339 ; ADCModule:ADC_1|cont[31] ; ADCModule:ADC_1|m_cont[31] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.088      ; 0.531      ;
; 250.341 ; ADCModule:ADC_1|cont[20] ; ADCModule:ADC_1|m_cont[20] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.088      ; 0.533      ;
; 250.345 ; ADCModule:ADC_1|cont[8]  ; ADCModule:ADC_1|m_cont[8]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.542      ;
; 250.348 ; ADCModule:ADC_1|cont[26] ; ADCModule:ADC_1|m_cont[26] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.088      ; 0.540      ;
; 250.353 ; ADCModule:ADC_1|cont[24] ; ADCModule:ADC_1|m_cont[24] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.088      ; 0.545      ;
; 250.354 ; ADCModule:ADC_1|cont[25] ; ADCModule:ADC_1|m_cont[25] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.088      ; 0.546      ;
; 250.359 ; ADCModule:ADC_1|cont[12] ; ADCModule:ADC_1|m_cont[12] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.556      ;
; 250.361 ; ADCModule:ADC_1|cont[22] ; ADCModule:ADC_1|m_cont[22] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.088      ; 0.553      ;
; 250.417 ; ADCModule:ADC_1|cont[30] ; ADCModule:ADC_1|m_cont[30] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.088      ; 0.609      ;
; 250.418 ; ADCModule:ADC_1|cont[15] ; ADCModule:ADC_1|m_cont[15] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.615      ;
; 250.422 ; ADCModule:ADC_1|cont[21] ; ADCModule:ADC_1|m_cont[21] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.088      ; 0.614      ;
; 250.425 ; ADCModule:ADC_1|cont[5]  ; ADCModule:ADC_1|m_cont[5]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.622      ;
; 250.428 ; ADCModule:ADC_1|cont[13] ; ADCModule:ADC_1|m_cont[13] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.625      ;
; 250.431 ; ADCModule:ADC_1|cont[27] ; ADCModule:ADC_1|m_cont[27] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.088      ; 0.623      ;
; 250.432 ; ADCModule:ADC_1|cont[23] ; ADCModule:ADC_1|m_cont[23] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.088      ; 0.624      ;
; 250.432 ; ADCModule:ADC_1|cont[29] ; ADCModule:ADC_1|m_cont[29] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.088      ; 0.624      ;
; 250.434 ; ADCModule:ADC_1|cont[11] ; ADCModule:ADC_1|m_cont[11] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.631      ;
; 250.437 ; ADCModule:ADC_1|cont[28] ; ADCModule:ADC_1|m_cont[28] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.088      ; 0.629      ;
; 250.438 ; ADCModule:ADC_1|cont[9]  ; ADCModule:ADC_1|m_cont[9]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.635      ;
; 250.438 ; ADCModule:ADC_1|cont[19] ; ADCModule:ADC_1|m_cont[19] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.635      ;
; 250.441 ; ADCModule:ADC_1|cont[17] ; ADCModule:ADC_1|m_cont[17] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.638      ;
; 250.466 ; ADCModule:ADC_1|cont[6]  ; ADCModule:ADC_1|m_cont[6]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.663      ;
; 250.524 ; ADCModule:ADC_1|cont[1]  ; ADCModule:ADC_1|m_cont[1]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 0.720      ;
; 250.535 ; ADCModule:ADC_1|cont[18] ; ADCModule:ADC_1|m_cont[18] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.732      ;
; 250.535 ; ADCModule:ADC_1|cont[7]  ; ADCModule:ADC_1|m_cont[7]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.732      ;
; 250.548 ; ADCModule:ADC_1|cont[14] ; ADCModule:ADC_1|m_cont[14] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.093      ; 0.745      ;
; 250.607 ; ADCModule:ADC_1|cont[3]  ; ADCModule:ADC_1|m_cont[3]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 0.803      ;
; 250.625 ; ADCModule:ADC_1|cont[2]  ; ADCModule:ADC_1|m_cont[2]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 0.821      ;
; 250.698 ; ADCModule:ADC_1|cont[0]  ; ADCModule:ADC_1|m_cont[0]  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 0.894      ;
; 250.740 ; ADCModule:ADC_1|cont[0]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 0.936      ;
; 250.752 ; ADCModule:ADC_1|cont[3]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 0.948      ;
; 250.791 ; ADCModule:ADC_1|cont[2]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 0.987      ;
; 250.882 ; ADCModule:ADC_1|cont[1]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 1.078      ;
; 251.624 ; ADCModule:ADC_1|cont[4]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 1.820      ;
; 251.698 ; ADCModule:ADC_1|cont[5]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 1.894      ;
; 251.766 ; ADCModule:ADC_1|cont[12] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 1.962      ;
; 251.828 ; ADCModule:ADC_1|cont[8]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 2.024      ;
; 251.894 ; ADCModule:ADC_1|cont[15] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 2.090      ;
; 251.898 ; ADCModule:ADC_1|cont[13] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 2.094      ;
; 251.906 ; ADCModule:ADC_1|cont[9]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 2.102      ;
; 251.916 ; ADCModule:ADC_1|cont[7]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 2.112      ;
; 251.925 ; ADCModule:ADC_1|cont[6]  ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 2.121      ;
; 251.940 ; ADCModule:ADC_1|cont[14] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 2.136      ;
; 251.965 ; ADCModule:ADC_1|cont[10] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 2.161      ;
; 251.994 ; ADCModule:ADC_1|cont[11] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.092      ; 2.190      ;
; 252.153 ; ADCModule:ADC_1|cont[31] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.351      ;
; 252.196 ; ADCModule:ADC_1|cont[24] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.394      ;
; 252.243 ; ADCModule:ADC_1|cont[28] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.441      ;
; 252.247 ; ADCModule:ADC_1|cont[27] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.445      ;
; 252.268 ; ADCModule:ADC_1|cont[20] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.466      ;
; 252.333 ; ADCModule:ADC_1|cont[29] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.531      ;
; 252.333 ; ADCModule:ADC_1|cont[26] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.531      ;
; 252.336 ; ADCModule:ADC_1|cont[23] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.534      ;
; 252.343 ; ADCModule:ADC_1|cont[16] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.541      ;
; 252.418 ; ADCModule:ADC_1|cont[30] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.616      ;
; 252.420 ; ADCModule:ADC_1|cont[21] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.618      ;
; 252.438 ; ADCModule:ADC_1|cont[22] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.636      ;
; 252.445 ; ADCModule:ADC_1|cont[19] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.643      ;
; 252.456 ; ADCModule:ADC_1|cont[25] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.654      ;
; 252.639 ; ADCModule:ADC_1|cont[18] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.837      ;
; 252.648 ; ADCModule:ADC_1|cont[17] ; ADCModule:ADC_1|oDIN       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; -250.000     ; 0.094      ; 2.846      ;
+---------+--------------------------+----------------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+--------------------------------------------------+
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[0]|datac                         ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[1]|datac                         ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[4]|datac                         ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[2]|datad                         ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[3]|datad                         ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[5]|datad                         ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[7]|datad                         ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]|datad                         ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19clkctrl|inclk[0]            ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19clkctrl|outclk              ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|WideOr37~0|combout                      ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCD_2|U1|WideOr37~0|datab                        ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19|combout                    ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19|datab                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCD_2|U1|ESTADO.BUCLE_FIN|q                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCD_2|U1|ESTADO.BUCLE_FIN|q                      ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19|combout                    ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19|datab                      ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCD_2|U1|WideOr37~0|datab                        ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|WideOr37~0|combout                      ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19clkctrl|inclk[0]            ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]~19clkctrl|outclk              ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[3] ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[5] ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[6] ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[7] ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[2] ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[3]|datad                         ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[5]|datad                         ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[6]|datad                         ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[7]|datad                         ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[2]|datad                         ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[4]|datac                         ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[0]|datac                         ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Fall       ; LCD_2|U1|DATA_A[1]|datac                         ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[4] ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[0] ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DATA_A[1] ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                            ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; 9.412 ; 9.596        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[0]          ;
; 9.412 ; 9.596        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[4]         ;
; 9.430 ; 9.614        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[6]          ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[3]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[0]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[1]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[2]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[3]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[4]            ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ENA                  ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN     ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CD_SHIFT      ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHAR_ASCII    ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR3   ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR4   ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR5   ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POS_RAM       ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[0]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[1]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[2]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[3]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[4]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|INC_DIR_S[5]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|RS                   ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[0]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[1]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[2]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[3]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[4]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[5]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_ASCII[6]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[0]        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_C_CHAR[9]        ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[0]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[1]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[2]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[3]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[4]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[5]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[6]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_POS[7]           ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[2]         ;
; 9.441 ; 9.625        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_SHIFT[3]         ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[0]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[1]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|BD_LCD[2]            ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR1   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR2   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR6   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR7   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CREAR_CHAR8   ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.ESCRIBIR_LCD  ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.INI_LCD       ;
; 9.442 ; 9.626        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.POSICION      ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[0]       ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[10]      ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[11]      ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[12]      ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[13]      ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[14]      ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[1]       ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[2]       ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[3]       ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[4]       ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[5]       ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[6]       ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[7]       ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[8]       ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[9]       ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[1]          ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[2]          ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[3]          ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[4]          ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[5]          ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|VEC_CHAR[7]          ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[0]                                ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[1]                                ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[2]                                ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[3]                                ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[4]                                ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[5]                                ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[6]                                ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[7]                                ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[8]                                ;
; 9.443 ; 9.627        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[9]                                ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|CONTA_DELAY[15]      ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|DIR_BI[5]            ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[10]                               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[11]                               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[12]                               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[13]                               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[14]                               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[15]                               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[16]                               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[17]                               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[18]                               ;
; 9.444 ; 9.628        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PWMModule:PWM_3|PWM_Count[19]                               ;
; 9.557 ; 9.741        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_INI     ;
; 9.557 ; 9.741        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CHECAR        ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.CLEAR_DISPLAY ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]'                                                              ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                       ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[0]    ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[1]    ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[2]    ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[3]    ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[4]    ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[5]    ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[6]    ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[7]    ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[9]  ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[0]      ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[10]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[11]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[12]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[13]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[14]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[15]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[16]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[17]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[18]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[19]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[1]      ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[20]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[21]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[22]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[23]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[24]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[25]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[26]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[27]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[28]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[29]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[2]      ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[30]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[31]     ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[3]      ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[4]      ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[5]      ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[6]      ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[7]      ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[8]      ;
; 249.783 ; 249.999      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[9]      ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[10]   ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[11]   ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[8]    ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[9]    ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[0]  ;
; 249.797 ; 250.013      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[11] ;
; 249.797 ; 250.013      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[1]  ;
; 249.798 ; 250.014      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[10] ;
; 249.798 ; 250.014      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[2]  ;
; 249.798 ; 250.014      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[3]  ;
; 249.798 ; 250.014      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[4]  ;
; 249.798 ; 250.014      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[5]  ;
; 249.798 ; 250.014      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[6]  ;
; 249.798 ; 250.014      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[7]  ;
; 249.798 ; 250.014      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[8]  ;
; 249.800 ; 249.984      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[10] ;
; 249.800 ; 249.984      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[11] ;
; 249.800 ; 249.984      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[1]  ;
; 249.800 ; 249.984      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[2]  ;
; 249.800 ; 249.984      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[3]  ;
; 249.800 ; 249.984      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[4]  ;
; 249.800 ; 249.984      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[5]  ;
; 249.800 ; 249.984      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[6]  ;
; 249.800 ; 249.984      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[7]  ;
; 249.800 ; 249.984      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[8]  ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[0]    ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[10]   ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[11]   ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[1]    ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[2]    ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[3]    ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[8]    ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[9]    ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[4]      ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[4]    ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[5]    ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[6]    ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|OutCkt[7]    ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[0]  ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|adc_data[9]  ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[0]      ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[10]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[11]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[12]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[13]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[14]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[15]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[16]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[17]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[18]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[19]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[1]      ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[20]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[21]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[22]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[23]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[24]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[25]     ;
; 249.815 ; 249.999      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADCModule:ADC_1|cont[26]     ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                 ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                                          ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[0]                                                       ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[10]                                                      ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[11]                                                      ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[16]                                                      ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[17]                                                      ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[18]                                                      ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[19]                                                      ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[1]                                                       ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[24]                                                      ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[25]                                                      ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[26]                                                      ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[27]                                                      ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[2]                                                       ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[3]                                                       ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[8]                                                       ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[9]                                                       ;
; 249.784 ; 250.000      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|oDIN                                                            ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[12]                                                      ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[13]                                                      ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[14]                                                      ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[15]                                                      ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[20]                                                      ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[21]                                                      ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[22]                                                      ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[23]                                                      ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[28]                                                      ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[29]                                                      ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[30]                                                      ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[31]                                                      ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[4]                                                       ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[5]                                                       ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[6]                                                       ;
; 249.785 ; 250.001      ; 0.216          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[7]                                                       ;
; 249.813 ; 249.997      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[20]                                                      ;
; 249.813 ; 249.997      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[21]                                                      ;
; 249.813 ; 249.997      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[22]                                                      ;
; 249.813 ; 249.997      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[23]                                                      ;
; 249.813 ; 249.997      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[24]                                                      ;
; 249.813 ; 249.997      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[25]                                                      ;
; 249.813 ; 249.997      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[26]                                                      ;
; 249.813 ; 249.997      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[27]                                                      ;
; 249.813 ; 249.997      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[28]                                                      ;
; 249.813 ; 249.997      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[29]                                                      ;
; 249.813 ; 249.997      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[30]                                                      ;
; 249.813 ; 249.997      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[31]                                                      ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[0]                                                       ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[10]                                                      ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[11]                                                      ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[12]                                                      ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[13]                                                      ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[14]                                                      ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[15]                                                      ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[16]                                                      ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[17]                                                      ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[18]                                                      ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[19]                                                      ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[1]                                                       ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[2]                                                       ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[3]                                                       ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[4]                                                       ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[5]                                                       ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[6]                                                       ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[7]                                                       ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[8]                                                       ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|m_cont[9]                                                       ;
; 249.814 ; 249.998      ; 0.184          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADCModule:ADC_1|oDIN                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[12]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[13]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[14]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[15]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[20]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[21]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[22]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[23]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[24]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[25]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[26]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[27]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[28]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[29]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[30]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[31]|clk                                                            ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[4]|clk                                                             ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[5]|clk                                                             ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[6]|clk                                                             ;
; 249.993 ; 249.993      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[7]|clk                                                             ;
; 249.994 ; 249.994      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[0]|clk                                                             ;
; 249.994 ; 249.994      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[10]|clk                                                            ;
; 249.994 ; 249.994      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[11]|clk                                                            ;
; 249.994 ; 249.994      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[16]|clk                                                            ;
; 249.994 ; 249.994      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[17]|clk                                                            ;
; 249.994 ; 249.994      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[18]|clk                                                            ;
; 249.994 ; 249.994      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[19]|clk                                                            ;
; 249.994 ; 249.994      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[1]|clk                                                             ;
; 249.994 ; 249.994      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[2]|clk                                                             ;
; 249.994 ; 249.994      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[3]|clk                                                             ;
; 249.994 ; 249.994      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[8]|clk                                                             ;
; 249.994 ; 249.994      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|m_cont[9]|clk                                                             ;
; 249.994 ; 249.994      ; 0.000          ; Low Pulse Width  ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|oDIN|clk                                                                  ;
; 249.996 ; 249.996      ; 0.000          ; High Pulse Width ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
+---------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                           ;
+-----------+------------+----------+----------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise     ; Fall     ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+----------+----------+------------+-----------------------------------------------------------+
; iDOUT     ; clk        ; 2.962    ; 3.705    ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iGO       ; clk        ; 2.116    ; 2.453    ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iCH[*]    ; clk        ; -247.238 ; -246.530 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[0]   ; clk        ; -247.339 ; -246.651 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[1]   ; clk        ; -247.684 ; -247.039 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[2]   ; clk        ; -247.238 ; -246.530 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+----------+----------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+-----------+------------+---------+---------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+---------+---------+------------+-----------------------------------------------------------+
; iDOUT     ; clk        ; -1.798  ; -2.433  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iGO       ; clk        ; -1.645  ; -1.961  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iCH[*]    ; clk        ; 248.090 ; 247.464 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[0]   ; clk        ; 247.767 ; 247.106 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[1]   ; clk        ; 248.090 ; 247.464 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[2]   ; clk        ; 247.670 ; 246.990 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+---------+---------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                               ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; Data Port    ; Clock Port                                              ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                           ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; DATA_LCD[*]  ; clk                                                     ; 33.867  ; 34.095  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[0] ; clk                                                     ; 33.632  ; 33.838  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[1] ; clk                                                     ; 33.867  ; 34.095  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ; 1.975   ;         ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ;         ; 2.028   ; Fall       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oDIN         ; clk                                                     ; 252.837 ; 252.987 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
; DATA_LCD[*]  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 8.391   ; 8.844   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 7.992   ; 8.439   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 7.478   ; 7.845   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 8.391   ; 8.844   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 7.098   ; 7.441   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 7.907   ; 8.405   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 6.173   ; 6.433   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 6.165   ; 6.363   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 5.931   ; 6.132   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
; BLCD[*]      ; clk                                                     ; 3.850   ; 3.972   ; Rise       ; clk                                                       ;
;  BLCD[0]     ; clk                                                     ; 3.671   ; 3.774   ; Rise       ; clk                                                       ;
;  BLCD[1]     ; clk                                                     ; 3.660   ; 3.761   ; Rise       ; clk                                                       ;
;  BLCD[2]     ; clk                                                     ; 3.850   ; 3.972   ; Rise       ; clk                                                       ;
;  BLCD[3]     ; clk                                                     ; 3.538   ; 3.648   ; Rise       ; clk                                                       ;
; DATA_LCD[*]  ; clk                                                     ; 8.218   ; 8.449   ; Rise       ; clk                                                       ;
;  DATA_LCD[0] ; clk                                                     ; 7.884   ; 8.227   ; Rise       ; clk                                                       ;
;  DATA_LCD[1] ; clk                                                     ; 8.119   ; 8.264   ; Rise       ; clk                                                       ;
;  DATA_LCD[2] ; clk                                                     ; 8.218   ; 8.449   ; Rise       ; clk                                                       ;
;  DATA_LCD[3] ; clk                                                     ; 7.114   ; 7.294   ; Rise       ; clk                                                       ;
;  DATA_LCD[4] ; clk                                                     ; 6.910   ; 7.385   ; Rise       ; clk                                                       ;
;  DATA_LCD[5] ; clk                                                     ; 6.569   ; 6.763   ; Rise       ; clk                                                       ;
;  DATA_LCD[6] ; clk                                                     ; 6.459   ; 6.633   ; Rise       ; clk                                                       ;
;  DATA_LCD[7] ; clk                                                     ; 5.807   ; 6.019   ; Rise       ; clk                                                       ;
; ENA          ; clk                                                     ; 3.644   ; 3.727   ; Rise       ; clk                                                       ;
; RS           ; clk                                                     ; 3.692   ; 3.807   ; Rise       ; clk                                                       ;
; motDC[*]     ; clk                                                     ; 5.155   ; 5.295   ; Rise       ; clk                                                       ;
;  motDC[0]    ; clk                                                     ; 5.155   ; 5.295   ; Rise       ; clk                                                       ;
;  motDC[1]    ; clk                                                     ; 5.057   ; 5.171   ; Rise       ; clk                                                       ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                       ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; Data Port    ; Clock Port                                              ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                           ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; DATA_LCD[*]  ; clk                                                     ; 6.507   ; 6.428   ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[0] ; clk                                                     ; 6.525   ; 6.428   ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[1] ; clk                                                     ; 6.507   ; 6.626   ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ; 1.688   ;         ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ;         ; 1.739   ; Fall       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oDIN         ; clk                                                     ; 252.509 ; 252.653 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
; DATA_LCD[*]  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 5.665   ; 5.856   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 7.606   ; 8.034   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 7.180   ; 7.532   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 8.081   ; 8.504   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 6.767   ; 7.065   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 7.533   ; 7.999   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 5.926   ; 6.177   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 5.955   ; 6.147   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 5.665   ; 5.856   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
; BLCD[*]      ; clk                                                     ; 3.419   ; 3.524   ; Rise       ; clk                                                       ;
;  BLCD[0]     ; clk                                                     ; 3.547   ; 3.646   ; Rise       ; clk                                                       ;
;  BLCD[1]     ; clk                                                     ; 3.538   ; 3.636   ; Rise       ; clk                                                       ;
;  BLCD[2]     ; clk                                                     ; 3.717   ; 3.835   ; Rise       ; clk                                                       ;
;  BLCD[3]     ; clk                                                     ; 3.419   ; 3.524   ; Rise       ; clk                                                       ;
; DATA_LCD[*]  ; clk                                                     ; 3.928   ; 3.965   ; Rise       ; clk                                                       ;
;  DATA_LCD[0] ; clk                                                     ; 4.235   ; 4.391   ; Rise       ; clk                                                       ;
;  DATA_LCD[1] ; clk                                                     ; 4.370   ; 4.438   ; Rise       ; clk                                                       ;
;  DATA_LCD[2] ; clk                                                     ; 5.501   ; 5.700   ; Rise       ; clk                                                       ;
;  DATA_LCD[3] ; clk                                                     ; 4.252   ; 4.455   ; Rise       ; clk                                                       ;
;  DATA_LCD[4] ; clk                                                     ; 4.323   ; 4.440   ; Rise       ; clk                                                       ;
;  DATA_LCD[5] ; clk                                                     ; 3.928   ; 3.965   ; Rise       ; clk                                                       ;
;  DATA_LCD[6] ; clk                                                     ; 5.112   ; 5.311   ; Rise       ; clk                                                       ;
;  DATA_LCD[7] ; clk                                                     ; 4.499   ; 4.721   ; Rise       ; clk                                                       ;
; ENA          ; clk                                                     ; 3.522   ; 3.602   ; Rise       ; clk                                                       ;
; RS           ; clk                                                     ; 3.566   ; 3.677   ; Rise       ; clk                                                       ;
; motDC[*]     ; clk                                                     ; 3.296   ; 3.274   ; Rise       ; clk                                                       ;
;  motDC[0]    ; clk                                                     ; 3.396   ; 3.378   ; Rise       ; clk                                                       ;
;  motDC[1]    ; clk                                                     ; 3.296   ; 3.274   ; Rise       ; clk                                                       ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iGO        ; oCS_n       ;       ; 2.716 ; 3.030 ;       ;
; iGO        ; oSCLK       ;       ; 3.025 ; 3.288 ;       ;
; rst        ; motDC[0]    ; 5.679 ; 5.938 ; 6.321 ; 6.527 ;
; rst        ; motDC[1]    ; 5.819 ;       ;       ; 6.419 ;
; start      ; motDC[0]    ; 5.531 ; 5.790 ; 6.146 ; 6.352 ;
; start      ; motDC[1]    ; 5.671 ;       ;       ; 6.244 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iGO        ; oCS_n       ;       ; 2.639 ; 2.956 ;       ;
; iGO        ; oSCLK       ;       ; 2.933 ; 3.200 ;       ;
; rst        ; motDC[0]    ; 5.311 ; 5.556 ; 5.904 ; 6.125 ;
; rst        ; motDC[1]    ; 5.211 ;       ;       ; 5.846 ;
; start      ; motDC[0]    ; 5.332 ; 5.583 ; 5.941 ; 6.141 ;
; start      ; motDC[1]    ; 5.232 ;       ;       ; 5.883 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                         ;
+------------------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                                      ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                                           ; -34.538   ; -0.283  ; N/A      ; N/A     ; 0.386               ;
;  ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 243.424   ; 0.179   ; N/A      ; N/A     ; 249.741             ;
;  ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 244.392   ; 250.323 ; N/A      ; N/A     ; 249.748             ;
;  LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; -1.478    ; -0.283  ; N/A      ; N/A     ; 0.386               ;
;  clk                                                       ; -34.538   ; 0.071   ; N/A      ; N/A     ; 9.412               ;
; Design-wide TNS                                            ; -1171.676 ; -1.569  ; 0.0      ; 0.0     ; 0.0                 ;
;  ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 0.000     ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 0.000     ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; -10.102   ; -1.569  ; N/A      ; N/A     ; 0.000               ;
;  clk                                                       ; -1161.574 ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                           ;
+-----------+------------+----------+----------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise     ; Fall     ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+----------+----------+------------+-----------------------------------------------------------+
; iDOUT     ; clk        ; 5.226    ; 5.746    ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iGO       ; clk        ; 3.640    ; 3.759    ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iCH[*]    ; clk        ; -245.204 ; -244.610 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[0]   ; clk        ; -245.377 ; -244.858 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[1]   ; clk        ; -246.020 ; -245.525 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[2]   ; clk        ; -245.204 ; -244.610 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+----------+----------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                          ;
+-----------+------------+---------+---------+------------+-----------------------------------------------------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                           ;
+-----------+------------+---------+---------+------------+-----------------------------------------------------------+
; iDOUT     ; clk        ; -1.798  ; -2.433  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iGO       ; clk        ; -1.645  ; -1.961  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; iCH[*]    ; clk        ; 248.090 ; 247.464 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[0]   ; clk        ; 247.767 ; 247.106 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[1]   ; clk        ; 248.090 ; 247.464 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
;  iCH[2]   ; clk        ; 247.670 ; 246.990 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+---------+---------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                               ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; Data Port    ; Clock Port                                              ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                           ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; DATA_LCD[*]  ; clk                                                     ; 59.549  ; 59.651  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[0] ; clk                                                     ; 59.105  ; 59.154  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[1] ; clk                                                     ; 59.549  ; 59.651  ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ; 3.433   ;         ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ;         ; 3.389   ; Fall       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oDIN         ; clk                                                     ; 254.871 ; 254.952 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
; DATA_LCD[*]  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 14.241  ; 14.541  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 14.056  ; 14.150  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 13.110  ; 13.117  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 14.241  ; 14.541  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 12.433  ; 12.527  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 13.757  ; 13.997  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 10.630  ; 10.676  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 10.177  ; 10.342  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 10.176  ; 10.248  ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
; BLCD[*]      ; clk                                                     ; 6.593   ; 6.629   ; Rise       ; clk                                                       ;
;  BLCD[0]     ; clk                                                     ; 6.291   ; 6.348   ; Rise       ; clk                                                       ;
;  BLCD[1]     ; clk                                                     ; 6.300   ; 6.281   ; Rise       ; clk                                                       ;
;  BLCD[2]     ; clk                                                     ; 6.593   ; 6.629   ; Rise       ; clk                                                       ;
;  BLCD[3]     ; clk                                                     ; 6.033   ; 6.114   ; Rise       ; clk                                                       ;
; DATA_LCD[*]  ; clk                                                     ; 14.235  ; 14.290  ; Rise       ; clk                                                       ;
;  DATA_LCD[0] ; clk                                                     ; 13.959  ; 14.023  ; Rise       ; clk                                                       ;
;  DATA_LCD[1] ; clk                                                     ; 14.235  ; 14.290  ; Rise       ; clk                                                       ;
;  DATA_LCD[2] ; clk                                                     ; 13.807  ; 14.009  ; Rise       ; clk                                                       ;
;  DATA_LCD[3] ; clk                                                     ; 12.385  ; 12.391  ; Rise       ; clk                                                       ;
;  DATA_LCD[4] ; clk                                                     ; 12.072  ; 12.361  ; Rise       ; clk                                                       ;
;  DATA_LCD[5] ; clk                                                     ; 11.426  ; 11.424  ; Rise       ; clk                                                       ;
;  DATA_LCD[6] ; clk                                                     ; 10.820  ; 10.945  ; Rise       ; clk                                                       ;
;  DATA_LCD[7] ; clk                                                     ; 10.016  ; 10.024  ; Rise       ; clk                                                       ;
; ENA          ; clk                                                     ; 6.303   ; 6.275   ; Rise       ; clk                                                       ;
; RS           ; clk                                                     ; 6.364   ; 6.376   ; Rise       ; clk                                                       ;
; motDC[*]     ; clk                                                     ; 9.117   ; 9.147   ; Rise       ; clk                                                       ;
;  motDC[0]    ; clk                                                     ; 9.117   ; 9.147   ; Rise       ; clk                                                       ;
;  motDC[1]    ; clk                                                     ; 8.936   ; 8.940   ; Rise       ; clk                                                       ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                       ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; Data Port    ; Clock Port                                              ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                           ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+
; DATA_LCD[*]  ; clk                                                     ; 6.507   ; 6.428   ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[0] ; clk                                                     ; 6.525   ; 6.428   ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
;  DATA_LCD[1] ; clk                                                     ; 6.507   ; 6.626   ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ; 1.688   ;         ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oSCLK        ; clk                                                     ;         ; 1.739   ; Fall       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ;
; oDIN         ; clk                                                     ; 252.509 ; 252.653 ; Rise       ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ;
; DATA_LCD[*]  ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 5.665   ; 5.856   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[0] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 7.606   ; 8.034   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[1] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 7.180   ; 7.532   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[2] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 8.081   ; 8.504   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[3] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 6.767   ; 7.065   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[4] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 7.533   ; 7.999   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[5] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 5.926   ; 6.177   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[6] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 5.955   ; 6.147   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
;  DATA_LCD[7] ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN ; 5.665   ; 5.856   ; Rise       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ;
; BLCD[*]      ; clk                                                     ; 3.419   ; 3.524   ; Rise       ; clk                                                       ;
;  BLCD[0]     ; clk                                                     ; 3.547   ; 3.646   ; Rise       ; clk                                                       ;
;  BLCD[1]     ; clk                                                     ; 3.538   ; 3.636   ; Rise       ; clk                                                       ;
;  BLCD[2]     ; clk                                                     ; 3.717   ; 3.835   ; Rise       ; clk                                                       ;
;  BLCD[3]     ; clk                                                     ; 3.419   ; 3.524   ; Rise       ; clk                                                       ;
; DATA_LCD[*]  ; clk                                                     ; 3.928   ; 3.965   ; Rise       ; clk                                                       ;
;  DATA_LCD[0] ; clk                                                     ; 4.235   ; 4.391   ; Rise       ; clk                                                       ;
;  DATA_LCD[1] ; clk                                                     ; 4.370   ; 4.438   ; Rise       ; clk                                                       ;
;  DATA_LCD[2] ; clk                                                     ; 5.501   ; 5.700   ; Rise       ; clk                                                       ;
;  DATA_LCD[3] ; clk                                                     ; 4.252   ; 4.455   ; Rise       ; clk                                                       ;
;  DATA_LCD[4] ; clk                                                     ; 4.323   ; 4.440   ; Rise       ; clk                                                       ;
;  DATA_LCD[5] ; clk                                                     ; 3.928   ; 3.965   ; Rise       ; clk                                                       ;
;  DATA_LCD[6] ; clk                                                     ; 5.112   ; 5.311   ; Rise       ; clk                                                       ;
;  DATA_LCD[7] ; clk                                                     ; 4.499   ; 4.721   ; Rise       ; clk                                                       ;
; ENA          ; clk                                                     ; 3.522   ; 3.602   ; Rise       ; clk                                                       ;
; RS           ; clk                                                     ; 3.566   ; 3.677   ; Rise       ; clk                                                       ;
; motDC[*]     ; clk                                                     ; 3.296   ; 3.274   ; Rise       ; clk                                                       ;
;  motDC[0]    ; clk                                                     ; 3.396   ; 3.378   ; Rise       ; clk                                                       ;
;  motDC[1]    ; clk                                                     ; 3.296   ; 3.274   ; Rise       ; clk                                                       ;
+--------------+---------------------------------------------------------+---------+---------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+-------------+-------+--------+--------+--------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF     ;
+------------+-------------+-------+--------+--------+--------+
; iGO        ; oCS_n       ;       ; 4.536  ; 4.664  ;        ;
; iGO        ; oSCLK       ;       ; 5.068  ; 5.251  ;        ;
; rst        ; motDC[0]    ; 9.901 ; 10.031 ; 10.425 ; 10.428 ;
; rst        ; motDC[1]    ; 9.904 ;        ;        ; 10.245 ;
; start      ; motDC[0]    ; 9.662 ; 9.792  ; 10.129 ; 10.132 ;
; start      ; motDC[1]    ; 9.665 ;        ;        ; 9.949  ;
+------------+-------------+-------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; iGO        ; oCS_n       ;       ; 2.639 ; 2.956 ;       ;
; iGO        ; oSCLK       ;       ; 2.933 ; 3.200 ;       ;
; rst        ; motDC[0]    ; 5.311 ; 5.556 ; 5.904 ; 6.125 ;
; rst        ; motDC[1]    ; 5.211 ;       ;       ; 5.846 ;
; start      ; motDC[0]    ; 5.332 ; 5.583 ; 5.941 ; 6.141 ;
; start      ; motDC[1]    ; 5.232 ;       ;       ; 5.883 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; oDIN          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oCS_n         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oSCLK         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RW            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ENA           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_LCD[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_LCD[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_LCD[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_LCD[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_LCD[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_LCD[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_LCD[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_LCD[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLCD[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLCD[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLCD[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLCD[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLCD[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLCD[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLCD[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLCD[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; motDC[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; motDC[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; phaseA                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phaseB                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; plusGrSg                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; selGrSeg                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iGO                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iCH[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iCH[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iCH[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iDOUT                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oDIN          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; oCS_n         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; oSCLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ENA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DATA_LCD[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DATA_LCD[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DATA_LCD[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DATA_LCD[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DATA_LCD[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DATA_LCD[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DATA_LCD[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DATA_LCD[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; BLCD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; BLCD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; BLCD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; BLCD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; BLCD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; motDC[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; motDC[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oDIN          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; oCS_n         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; oSCLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ENA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DATA_LCD[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DATA_LCD[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DATA_LCD[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DATA_LCD[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DATA_LCD[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DATA_LCD[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA_LCD[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DATA_LCD[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; BLCD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; BLCD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; motDC[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; motDC[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oDIN          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oCS_n         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oSCLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ENA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DATA_LCD[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_LCD[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DATA_LCD[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DATA_LCD[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_LCD[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_LCD[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_LCD[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DATA_LCD[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BLCD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BLCD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BLCD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; motDC[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; motDC[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                       ;
+-----------------------------------------------------------+-----------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                ; To Clock                                                  ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+-----------------------------------------------------------+--------------+----------+----------+----------+
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 584          ; 0        ; 0        ; 0        ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 768          ; 0        ; 0        ; 0        ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 65           ; 0        ; 0        ; 0        ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk                                                       ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk                                                       ; clk                                                       ; 16833        ; 0        ; 0        ; 0        ;
; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; clk                                                       ; 21           ; 21       ; 0        ; 0        ;
; clk                                                       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; 153          ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------+-----------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                        ;
+-----------------------------------------------------------+-----------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                ; To Clock                                                  ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+-----------------------------------------------------------+--------------+----------+----------+----------+
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 584          ; 0        ; 0        ; 0        ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; 768          ; 0        ; 0        ; 0        ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] ; 65           ; 0        ; 0        ; 0        ;
; ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] ; clk                                                       ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk                                                       ; clk                                                       ; 16833        ; 0        ; 0        ; 0        ;
; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; clk                                                       ; 21           ; 21       ; 0        ; 0        ;
; clk                                                       ; LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN   ; 153          ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------+-----------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 82    ; 82   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 267   ; 267  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Tue Mar 05 17:20:45 2019
Info: Command: quartus_sta Pscan -c Pscan
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Pscan.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -duty_cycle 50.00 -name {ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]} {ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -phase 180.00 -duty_cycle 50.00 -name {ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]} {ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -34.538
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -34.538           -1161.574 clk 
    Info (332119):    -1.478             -10.102 LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN 
    Info (332119):   243.424               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   244.392               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is -0.169
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.169              -0.506 LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN 
    Info (332119):     0.216               0.000 clk 
    Info (332119):     0.345               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   250.660               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.416               0.000 LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN 
    Info (332119):     9.660               0.000 clk 
    Info (332119):   249.750               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   249.752               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -28.778
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -28.778            -963.391 clk 
    Info (332119):    -1.293              -8.999 LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN 
    Info (332119):   244.005               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   244.957               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is -0.057
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.057              -0.151 LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN 
    Info (332119):     0.179               0.000 clk 
    Info (332119):     0.300               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   250.611               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.395
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.395               0.000 LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN 
    Info (332119):     9.689               0.000 clk 
    Info (332119):   249.741               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   249.748               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.004
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.004            -360.024 clk 
    Info (332119):    -0.278              -1.628 LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN 
    Info (332119):   246.128               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   246.759               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is -0.283
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.283              -1.569 LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN 
    Info (332119):     0.071               0.000 clk 
    Info (332119):     0.179               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   250.323               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 LCDModule:LCD_2|PROCESADOR_LCD_REVC:U1|ESTADO.BUCLE_FIN 
    Info (332119):     9.412               0.000 clk 
    Info (332119):   249.783               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   249.784               0.000 ADC_1|CLKPSBS|altpll_component|auto_generated|pll1|clk[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4869 megabytes
    Info: Processing ended: Tue Mar 05 17:21:00 2019
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:11


