{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "Quartus II" 0 -1 1460386038972 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus II 64-Bit " "Running Quartus II 64-Bit Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition " "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "Quartus II" 0 -1 1460386038972 ""} { "Info" "IQEXE_START_BANNER_TIME" "Mon Apr 11 11:47:18 2016 " "Processing started: Mon Apr 11 11:47:18 2016" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "Quartus II" 0 -1 1460386038972 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "Quartus II" 0 -1 1460386038972 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off PBL-2 -c PBL-2 " "Command: quartus_map --read_settings_files=on --write_settings_files=off PBL-2 -c PBL-2" {  } {  } 0 0 "Command: %1!s!" 0 0 "Quartus II" 0 -1 1460386038973 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "Quartus II" 0 -1 1460386039303 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "memoria_instrucao.v 1 1 " "Found 1 design units, including 1 entities, in source file memoria_instrucao.v" { { "Info" "ISGN_ENTITY_NAME" "1 memoria_instrucao " "Found entity 1: memoria_instrucao" {  } { { "memoria_instrucao.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/memoria_instrucao.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039351 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039351 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "memoria_dado.v 1 1 " "Found 1 design units, including 1 entities, in source file memoria_dado.v" { { "Info" "ISGN_ENTITY_NAME" "1 memoria_dado " "Found entity 1: memoria_dado" {  } { { "memoria_dado.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/memoria_dado.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039353 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039353 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "pbl_2.v 1 1 " "Found 1 design units, including 1 entities, in source file pbl_2.v" { { "Info" "ISGN_ENTITY_NAME" "1 PBL_2 " "Found entity 1: PBL_2" {  } { { "PBL_2.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039355 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039355 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "components/unidade_de_controle/unidade_de_controle.v 1 1 " "Found 1 design units, including 1 entities, in source file components/unidade_de_controle/unidade_de_controle.v" { { "Info" "ISGN_ENTITY_NAME" "1 unidade_de_controle " "Found entity 1: unidade_de_controle" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039357 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039357 ""}
{ "Warning" "WVRFX_VERI_IGNORED_ANONYMOUS_PORT" "ula_32_bits ula_32_bits.v(12) " "Verilog Module Declaration warning at ula_32_bits.v(12): ignored anonymous port(s) indicated by duplicate or dangling comma(s) in the port list for module \"ula_32_bits\"" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 12 0 0 } }  } 0 10238 "Verilog Module Declaration warning at %2!s!: ignored anonymous port(s) indicated by duplicate or dangling comma(s) in the port list for module \"%1!s!\"" 0 0 "Quartus II" 0 -1 1460386039359 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "components/ula_32_bits/ula_32_bits.v 1 1 " "Found 1 design units, including 1 entities, in source file components/ula_32_bits/ula_32_bits.v" { { "Info" "ISGN_ENTITY_NAME" "1 ula_32_bits " "Found entity 1: ula_32_bits" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039360 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039360 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "components/pc/pc.v 1 1 " "Found 1 design units, including 1 entities, in source file components/pc/pc.v" { { "Info" "ISGN_ENTITY_NAME" "1 pc " "Found entity 1: pc" {  } { { "Components/pc/pc.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/pc/pc.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039362 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039362 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "components/extensor_de_sinal/extensor_de_sinal.v 1 1 " "Found 1 design units, including 1 entities, in source file components/extensor_de_sinal/extensor_de_sinal.v" { { "Info" "ISGN_ENTITY_NAME" "1 extensor_de_sinal " "Found entity 1: extensor_de_sinal" {  } { { "Components/extensor_de_sinal/extensor_de_sinal.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/extensor_de_sinal/extensor_de_sinal.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039363 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039363 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "components/detector_de_flags/detector_de_flags.v 1 1 " "Found 1 design units, including 1 entities, in source file components/detector_de_flags/detector_de_flags.v" { { "Info" "ISGN_ENTITY_NAME" "1 detector_de_flags " "Found entity 1: detector_de_flags" {  } { { "Components/detector_de_flags/detector_de_flags.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/detector_de_flags/detector_de_flags.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039365 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039365 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "components/banco_de_registradores/banco_de_registradores.v 1 1 " "Found 1 design units, including 1 entities, in source file components/banco_de_registradores/banco_de_registradores.v" { { "Info" "ISGN_ENTITY_NAME" "1 banco_de_registradores " "Found entity 1: banco_de_registradores" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039367 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039367 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "unidade_de_controle_ula.v 1 1 " "Found 1 design units, including 1 entities, in source file unidade_de_controle_ula.v" { { "Info" "ISGN_ENTITY_NAME" "1 unidade_de_controle_ULA " "Found entity 1: unidade_de_controle_ULA" {  } { { "unidade_de_controle_ULA.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/unidade_de_controle_ULA.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039369 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039369 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "testador_salto.v 1 1 " "Found 1 design units, including 1 entities, in source file testador_salto.v" { { "Info" "ISGN_ENTITY_NAME" "1 testador_salto " "Found entity 1: testador_salto" {  } { { "testador_salto.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/testador_salto.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039371 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039371 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "stage_if.v 1 1 " "Found 1 design units, including 1 entities, in source file stage_if.v" { { "Info" "ISGN_ENTITY_NAME" "1 STAGE_IF " "Found entity 1: STAGE_IF" {  } { { "STAGE_IF.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_IF.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039372 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039372 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "stage_id.v 1 1 " "Found 1 design units, including 1 entities, in source file stage_id.v" { { "Info" "ISGN_ENTITY_NAME" "1 STAGE_ID " "Found entity 1: STAGE_ID" {  } { { "STAGE_ID.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_ID.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039374 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039374 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "stage_exe.v 1 1 " "Found 1 design units, including 1 entities, in source file stage_exe.v" { { "Info" "ISGN_ENTITY_NAME" "1 STAGE_EXE " "Found entity 1: STAGE_EXE" {  } { { "STAGE_EXE.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_EXE.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039376 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039376 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "stage_mem.v 1 1 " "Found 1 design units, including 1 entities, in source file stage_mem.v" { { "Info" "ISGN_ENTITY_NAME" "1 STAGE_MEM " "Found entity 1: STAGE_MEM" {  } { { "STAGE_MEM.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_MEM.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039378 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039378 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "stage_wb.v 1 1 " "Found 1 design units, including 1 entities, in source file stage_wb.v" { { "Info" "ISGN_ENTITY_NAME" "1 STAGE_WB " "Found entity 1: STAGE_WB" {  } { { "STAGE_WB.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_WB.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039379 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039379 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "id_exe.v 1 1 " "Found 1 design units, including 1 entities, in source file id_exe.v" { { "Info" "ISGN_ENTITY_NAME" "1 ID_EXE " "Found entity 1: ID_EXE" {  } { { "ID_EXE.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/ID_EXE.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039381 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039381 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "hazard_detection.v 1 1 " "Found 1 design units, including 1 entities, in source file hazard_detection.v" { { "Info" "ISGN_ENTITY_NAME" "1 hazard_detection " "Found entity 1: hazard_detection" {  } { { "hazard_detection.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/hazard_detection.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039383 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039383 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "forwarding_unity.v 1 1 " "Found 1 design units, including 1 entities, in source file forwarding_unity.v" { { "Info" "ISGN_ENTITY_NAME" "1 forwarding_unity " "Found entity 1: forwarding_unity" {  } { { "forwarding_unity.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/forwarding_unity.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1460386039385 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1460386039385 ""}
{ "Warning" "WVRFX_L2_VERI_CREATED_IMPLICIT_NET" "CS_Branch PBL_2.v(72) " "Verilog HDL Implicit Net warning at PBL_2.v(72): created implicit net for \"CS_Branch\"" {  } { { "PBL_2.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 72 0 0 } }  } 0 10236 "Verilog HDL Implicit Net warning at %2!s!: created implicit net for \"%1!s!\"" 0 0 "Quartus II" 0 -1 1460386039385 ""}
{ "Warning" "WVRFX_L2_VERI_CREATED_IMPLICIT_NET" "CS_PC_Signal_write PBL_2.v(72) " "Verilog HDL Implicit Net warning at PBL_2.v(72): created implicit net for \"CS_PC_Signal_write\"" {  } { { "PBL_2.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 72 0 0 } }  } 0 10236 "Verilog HDL Implicit Net warning at %2!s!: created implicit net for \"%1!s!\"" 0 0 "Quartus II" 0 -1 1460386039385 ""}
{ "Warning" "WVRFX_L2_VERI_CREATED_IMPLICIT_NET" "INSTRUC_R_OPULA PBL_2.v(79) " "Verilog HDL Implicit Net warning at PBL_2.v(79): created implicit net for \"INSTRUC_R_OPULA\"" {  } { { "PBL_2.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 79 0 0 } }  } 0 10236 "Verilog HDL Implicit Net warning at %2!s!: created implicit net for \"%1!s!\"" 0 0 "Quartus II" 0 -1 1460386039386 ""}
{ "Warning" "WVRFX_L2_VERI_CREATED_IMPLICIT_NET" "stall PBL_2.v(83) " "Verilog HDL Implicit Net warning at PBL_2.v(83): created implicit net for \"stall\"" {  } { { "PBL_2.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 83 0 0 } }  } 0 10236 "Verilog HDL Implicit Net warning at %2!s!: created implicit net for \"%1!s!\"" 0 0 "Quartus II" 0 -1 1460386039386 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "PBL_2 " "Elaborating entity \"PBL_2\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "Quartus II" 0 -1 1460386039427 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "unidade_de_controle unidade_de_controle:unidade_controle " "Elaborating entity \"unidade_de_controle\" for hierarchy \"unidade_de_controle:unidade_controle\"" {  } { { "PBL_2.v" "unidade_controle" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 68 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039456 ""}
{ "Warning" "WVRFX_VERI_INCOMPLETE_SENSITIVITY_LIST" "Reset unidade_de_controle.v(43) " "Verilog HDL Always Construct warning at unidade_de_controle.v(43): variable \"Reset\" is read inside the Always Construct but isn't in the Always Construct's Event Control" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 43 0 0 } }  } 0 10235 "Verilog HDL Always Construct warning at %2!s!: variable \"%1!s!\" is read inside the Always Construct but isn't in the Always Construct's Event Control" 0 0 "Quartus II" 0 -1 1460386039457 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "UC_PC_Signal_Write unidade_de_controle.v(42) " "Verilog HDL Always Construct warning at unidade_de_controle.v(42): inferring latch(es) for variable \"UC_PC_Signal_Write\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039457 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "UC_MEM_INST_WE unidade_de_controle.v(42) " "Verilog HDL Always Construct warning at unidade_de_controle.v(42): inferring latch(es) for variable \"UC_MEM_INST_WE\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039457 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "UC_B_R_RegDst unidade_de_controle.v(42) " "Verilog HDL Always Construct warning at unidade_de_controle.v(42): inferring latch(es) for variable \"UC_B_R_RegDst\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039457 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "UC_B_R_Signal_Read unidade_de_controle.v(42) " "Verilog HDL Always Construct warning at unidade_de_controle.v(42): inferring latch(es) for variable \"UC_B_R_Signal_Read\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039457 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "UC_B_R_Signal_Write unidade_de_controle.v(42) " "Verilog HDL Always Construct warning at unidade_de_controle.v(42): inferring latch(es) for variable \"UC_B_R_Signal_Write\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039458 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "UC_ULA_Fonte unidade_de_controle.v(42) " "Verilog HDL Always Construct warning at unidade_de_controle.v(42): inferring latch(es) for variable \"UC_ULA_Fonte\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039458 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "UC_Enable_Ula unidade_de_controle.v(42) " "Verilog HDL Always Construct warning at unidade_de_controle.v(42): inferring latch(es) for variable \"UC_Enable_Ula\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039458 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "UC_MEM_DADO_WE unidade_de_controle.v(42) " "Verilog HDL Always Construct warning at unidade_de_controle.v(42): inferring latch(es) for variable \"UC_MEM_DADO_WE\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039458 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "UC_PC_FontePC unidade_de_controle.v(42) " "Verilog HDL Always Construct warning at unidade_de_controle.v(42): inferring latch(es) for variable \"UC_PC_FontePC\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039458 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "UC_MemPara_B_Reg unidade_de_controle.v(42) " "Verilog HDL Always Construct warning at unidade_de_controle.v(42): inferring latch(es) for variable \"UC_MemPara_B_Reg\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039458 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "UC_MemPara_B_Reg unidade_de_controle.v(42) " "Inferred latch for \"UC_MemPara_B_Reg\" at unidade_de_controle.v(42)" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039458 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "UC_PC_FontePC unidade_de_controle.v(42) " "Inferred latch for \"UC_PC_FontePC\" at unidade_de_controle.v(42)" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039458 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "UC_MEM_DADO_WE unidade_de_controle.v(42) " "Inferred latch for \"UC_MEM_DADO_WE\" at unidade_de_controle.v(42)" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039458 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "UC_Enable_Ula unidade_de_controle.v(42) " "Inferred latch for \"UC_Enable_Ula\" at unidade_de_controle.v(42)" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039458 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "UC_ULA_Fonte unidade_de_controle.v(42) " "Inferred latch for \"UC_ULA_Fonte\" at unidade_de_controle.v(42)" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039458 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "UC_B_R_Signal_Write unidade_de_controle.v(42) " "Inferred latch for \"UC_B_R_Signal_Write\" at unidade_de_controle.v(42)" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039459 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "UC_B_R_Signal_Read unidade_de_controle.v(42) " "Inferred latch for \"UC_B_R_Signal_Read\" at unidade_de_controle.v(42)" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039459 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "UC_B_R_RegDst unidade_de_controle.v(42) " "Inferred latch for \"UC_B_R_RegDst\" at unidade_de_controle.v(42)" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039459 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "UC_MEM_INST_WE unidade_de_controle.v(42) " "Inferred latch for \"UC_MEM_INST_WE\" at unidade_de_controle.v(42)" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039459 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "UC_PC_Signal_Write unidade_de_controle.v(42) " "Inferred latch for \"UC_PC_Signal_Write\" at unidade_de_controle.v(42)" {  } { { "Components/unidade_de_controle/unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 42 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039459 "|PBL_2|unidade_de_controle:unidade_de_controle"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "STAGE_IF STAGE_IF:stage_if " "Elaborating entity \"STAGE_IF\" for hierarchy \"STAGE_IF:stage_if\"" {  } { { "PBL_2.v" "stage_if" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 73 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039460 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "pc STAGE_IF:stage_if\|pc:PC " "Elaborating entity \"pc\" for hierarchy \"STAGE_IF:stage_if\|pc:PC\"" {  } { { "STAGE_IF.v" "PC" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_IF.v" 32 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039463 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "memoria_instrucao STAGE_IF:stage_if\|memoria_instrucao:MEMORIA_DE_INSTRUCAO " "Elaborating entity \"memoria_instrucao\" for hierarchy \"STAGE_IF:stage_if\|memoria_instrucao:MEMORIA_DE_INSTRUCAO\"" {  } { { "STAGE_IF.v" "MEMORIA_DE_INSTRUCAO" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_IF.v" 36 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039466 ""}
{ "Warning" "WVRFX_VERI_2111_UNCONVERTED" "0 0 1023 memoria_instrucao.v(24) " "Verilog HDL warning at memoria_instrucao.v(24): number of words (0) in memory file does not match the number of elements in the address range \[0:1023\]" {  } { { "memoria_instrucao.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/memoria_instrucao.v" 24 0 0 } }  } 0 10850 "Verilog HDL warning at %4!s!: number of words (%1!d!) in memory file does not match the number of elements in the address range \[%2!d!:%3!d!\]" 0 0 "Quartus II" 0 -1 1460386039714 "|PBL_2|memoria_instrucao:MEMORIA_DE_INSTRUCAO"}
{ "Warning" "WVRFX_VERI_IGNORED_SYSTEM_TASK" "memoria_instrucao.v(28) " "Verilog HDL warning at memoria_instrucao.v(28): ignoring unsupported system task" {  } { { "memoria_instrucao.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/memoria_instrucao.v" 28 0 0 } }  } 0 10175 "Verilog HDL warning at %1!s!: ignoring unsupported system task" 0 0 "Quartus II" 0 -1 1460386039714 "|PBL_2|memoria_instrucao:MEMORIA_DE_INSTRUCAO"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "STAGE_ID STAGE_ID:stage_id " "Elaborating entity \"STAGE_ID\" for hierarchy \"STAGE_ID:stage_id\"" {  } { { "PBL_2.v" "stage_id" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 79 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039721 ""}
{ "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "INSTRUC_CONST_OPES STAGE_ID.v(38) " "Verilog HDL or VHDL warning at STAGE_ID.v(38): object \"INSTRUC_CONST_OPES\" assigned a value but never read" {  } { { "STAGE_ID.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_ID.v" 38 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object \"%1!s!\" assigned a value but never read" 0 0 "Quartus II" 0 -1 1460386039723 "|PBL_2|STAGE_ID:stage_id"}
{ "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "INSTRUC_BRANCH_REGISTER_OPD STAGE_ID.v(44) " "Verilog HDL or VHDL warning at STAGE_ID.v(44): object \"INSTRUC_BRANCH_REGISTER_OPD\" assigned a value but never read" {  } { { "STAGE_ID.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_ID.v" 44 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object \"%1!s!\" assigned a value but never read" 0 0 "Quartus II" 0 -1 1460386039723 "|PBL_2|STAGE_ID:stage_id"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "extensor_de_sinal STAGE_ID:stage_id\|extensor_de_sinal:EXTENSOR_DE_SINAL " "Elaborating entity \"extensor_de_sinal\" for hierarchy \"STAGE_ID:stage_id\|extensor_de_sinal:EXTENSOR_DE_SINAL\"" {  } { { "STAGE_ID.v" "EXTENSOR_DE_SINAL" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_ID.v" 91 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039724 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "banco_de_registradores STAGE_ID:stage_id\|banco_de_registradores:BANCO_DE_REGISTRADORES " "Elaborating entity \"banco_de_registradores\" for hierarchy \"STAGE_ID:stage_id\|banco_de_registradores:BANCO_DE_REGISTRADORES\"" {  } { { "STAGE_ID.v" "BANCO_DE_REGISTRADORES" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_ID.v" 96 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039726 ""}
{ "Warning" "WVRFX_VERI_INCOMPLETE_SENSITIVITY_LIST" "Signal_reset banco_de_registradores.v(30) " "Verilog HDL Always Construct warning at banco_de_registradores.v(30): variable \"Signal_reset\" is read inside the Always Construct but isn't in the Always Construct's Event Control" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 30 0 0 } }  } 0 10235 "Verilog HDL Always Construct warning at %2!s!: variable \"%1!s!\" is read inside the Always Construct but isn't in the Always Construct's Event Control" 0 0 "Quartus II" 0 -1 1460386039732 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Warning" "WVRFX_VERI_INCOMPLETE_SENSITIVITY_LIST" "Signal_write banco_de_registradores.v(44) " "Verilog HDL Always Construct warning at banco_de_registradores.v(44): variable \"Signal_write\" is read inside the Always Construct but isn't in the Always Construct's Event Control" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 44 0 0 } }  } 0 10235 "Verilog HDL Always Construct warning at %2!s!: variable \"%1!s!\" is read inside the Always Construct but isn't in the Always Construct's Event Control" 0 0 "Quartus II" 0 -1 1460386039732 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Warning" "WVRFX_VERI_INCOMPLETE_SENSITIVITY_LIST" "Data_to_write banco_de_registradores.v(45) " "Verilog HDL Always Construct warning at banco_de_registradores.v(45): variable \"Data_to_write\" is read inside the Always Construct but isn't in the Always Construct's Event Control" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 45 0 0 } }  } 0 10235 "Verilog HDL Always Construct warning at %2!s!: variable \"%1!s!\" is read inside the Always Construct but isn't in the Always Construct's Event Control" 0 0 "Quartus II" 0 -1 1460386039732 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Warning" "WVRFX_VERI_INCOMPLETE_SENSITIVITY_LIST" "Address_to_write banco_de_registradores.v(45) " "Verilog HDL Always Construct warning at banco_de_registradores.v(45): variable \"Address_to_write\" is read inside the Always Construct but isn't in the Always Construct's Event Control" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 45 0 0 } }  } 0 10235 "Verilog HDL Always Construct warning at %2!s!: variable \"%1!s!\" is read inside the Always Construct but isn't in the Always Construct's Event Control" 0 0 "Quartus II" 0 -1 1460386039732 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Warning" "WVRFX_VERI_INCOMPLETE_SENSITIVITY_LIST" "Signal_read banco_de_registradores.v(50) " "Verilog HDL Always Construct warning at banco_de_registradores.v(50): variable \"Signal_read\" is read inside the Always Construct but isn't in the Always Construct's Event Control" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 50 0 0 } }  } 0 10235 "Verilog HDL Always Construct warning at %2!s!: variable \"%1!s!\" is read inside the Always Construct but isn't in the Always Construct's Event Control" 0 0 "Quartus II" 0 -1 1460386039732 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Warning" "WVRFX_VERI_INCOMPLETE_SENSITIVITY_LIST" "Read_1 banco_de_registradores.v(53) " "Verilog HDL Always Construct warning at banco_de_registradores.v(53): variable \"Read_1\" is read inside the Always Construct but isn't in the Always Construct's Event Control" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 53 0 0 } }  } 0 10235 "Verilog HDL Always Construct warning at %2!s!: variable \"%1!s!\" is read inside the Always Construct but isn't in the Always Construct's Event Control" 0 0 "Quartus II" 0 -1 1460386039733 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Warning" "WVRFX_L2_HDL_INDEX_EXPR_NOT_WIDE_ENOUGH" "banco_de_registradores.v(53) " "Verilog HDL or VHDL warning at the banco_de_registradores.v(53): index expression is not wide enough to address all of the elements in the array" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 53 0 0 } }  } 0 10027 "Verilog HDL or VHDL warning at the %1!s!: index expression is not wide enough to address all of the elements in the array" 0 0 "Quartus II" 0 -1 1460386039733 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Warning" "WVRFX_VERI_INCOMPLETE_SENSITIVITY_LIST" "Read_2 banco_de_registradores.v(54) " "Verilog HDL Always Construct warning at banco_de_registradores.v(54): variable \"Read_2\" is read inside the Always Construct but isn't in the Always Construct's Event Control" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 54 0 0 } }  } 0 10235 "Verilog HDL Always Construct warning at %2!s!: variable \"%1!s!\" is read inside the Always Construct but isn't in the Always Construct's Event Control" 0 0 "Quartus II" 0 -1 1460386039733 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Warning" "WVRFX_L2_HDL_INDEX_EXPR_NOT_WIDE_ENOUGH" "banco_de_registradores.v(54) " "Verilog HDL or VHDL warning at the banco_de_registradores.v(54): index expression is not wide enough to address all of the elements in the array" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 54 0 0 } }  } 0 10027 "Verilog HDL or VHDL warning at the %1!s!: index expression is not wide enough to address all of the elements in the array" 0 0 "Quartus II" 0 -1 1460386039733 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "Out_1 banco_de_registradores.v(26) " "Verilog HDL Always Construct warning at banco_de_registradores.v(26): inferring latch(es) for variable \"Out_1\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039733 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "Out_2 banco_de_registradores.v(26) " "Verilog HDL Always Construct warning at banco_de_registradores.v(26): inferring latch(es) for variable \"Out_2\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039733 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039733 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039733 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039733 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039733 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039734 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039734 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039734 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039734 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039734 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039734 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039734 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039734 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039734 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039734 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039734 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039734 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039735 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039735 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039735 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039735 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039735 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039735 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039735 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039735 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039735 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039735 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039735 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039735 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039735 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039736 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039736 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_2\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Out_2\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039736 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039736 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039736 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039736 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039736 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039736 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039736 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039736 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039736 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039736 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039737 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039737 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039737 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039737 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039737 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039737 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039737 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039737 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039737 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039737 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039737 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039737 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039738 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039738 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039738 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039738 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039738 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039738 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039738 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039738 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039738 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039738 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Out_1\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Out_1\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039738 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039738 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039739 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039739 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039739 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039739 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039739 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039739 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039739 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039739 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039739 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039739 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039740 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039740 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039740 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039740 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039740 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039740 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039740 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039740 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039740 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039740 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039740 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039740 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039741 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039741 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039741 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039741 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039741 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039741 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039741 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039741 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[15\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[15\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039741 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039741 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039741 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039741 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039742 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039742 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039742 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039742 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039742 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039742 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039742 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039742 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039742 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039742 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039742 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039742 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039743 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039743 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039743 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039743 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039743 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039743 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039743 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039743 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039743 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039743 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039743 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039743 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039744 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039744 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039744 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039744 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[14\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[14\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039744 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039744 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039744 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039744 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039744 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039744 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039744 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039744 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039744 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039745 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039745 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039745 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039745 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039745 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039745 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039745 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039745 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039745 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039745 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039745 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039746 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039746 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039746 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039746 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039746 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039746 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039746 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039746 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039746 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039746 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039746 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039746 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[13\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[13\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039747 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039747 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039747 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039747 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039747 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039747 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039747 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039747 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039747 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039747 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039747 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039747 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039747 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039748 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039748 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039748 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039748 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039748 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039748 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039748 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039748 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039748 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039748 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039748 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039748 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039749 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039749 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039749 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039749 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039749 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039749 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039749 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[12\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[12\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039749 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039749 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039749 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039749 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039750 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039750 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039750 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039750 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039750 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039750 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039750 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039750 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039750 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039750 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039750 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039750 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039751 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039751 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039751 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039751 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039751 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039751 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039751 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039751 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039751 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039751 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039751 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039751 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039751 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039752 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039752 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039752 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[11\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[11\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039752 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039752 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039752 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039752 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039752 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039752 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039752 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039752 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039752 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039753 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039753 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039753 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039753 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039753 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039753 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039753 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039753 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039753 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039753 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039753 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039754 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039754 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039754 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039754 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039754 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039754 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039754 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039754 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039754 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039754 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039754 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039754 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[10\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[10\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039755 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039755 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039755 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039755 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039755 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039755 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039755 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039755 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039755 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039755 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039755 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039755 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039756 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039756 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039756 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039756 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039756 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039756 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039756 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039756 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039756 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039756 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039756 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039756 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039757 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039757 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039757 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039757 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039757 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039757 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039757 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039757 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[9\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[9\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039757 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039757 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039757 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039757 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039758 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039758 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039758 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039758 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039758 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039758 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039758 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039758 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039758 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039758 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039758 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039758 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039759 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039759 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039759 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039759 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039759 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039759 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039759 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039759 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039759 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039759 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039759 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039759 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039760 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039760 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039760 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039760 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[8\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[8\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039760 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039760 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039760 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039760 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039760 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039760 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039760 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039760 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039761 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039761 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039761 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039761 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039761 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039761 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039761 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039761 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039761 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039761 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039761 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039761 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039762 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039762 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039762 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039762 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039762 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039762 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039762 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039762 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039762 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039762 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039762 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039763 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[7\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[7\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039763 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039763 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039763 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039763 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039763 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039763 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039763 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039763 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039764 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039764 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039764 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039764 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039764 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039764 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039764 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039764 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039764 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039764 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039764 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039764 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039765 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039765 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039765 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039765 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039765 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039765 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039765 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039765 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039765 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039765 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039765 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039765 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[6\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[6\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039766 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039766 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039766 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039766 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039766 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039766 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039766 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039766 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039766 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039766 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039766 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039766 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039767 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039767 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039767 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039767 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039767 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039767 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039767 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039767 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039767 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039767 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039767 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039767 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039768 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039768 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039768 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039768 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039768 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039768 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039768 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039768 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[5\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[5\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039768 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039768 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039768 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039768 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039769 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039769 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039769 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039769 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039769 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039769 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039769 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039769 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039769 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039769 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039769 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039769 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039770 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039770 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039770 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039770 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039770 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039770 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039770 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039770 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039770 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039770 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039770 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039770 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039770 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039771 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039771 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039771 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[4\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[4\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039771 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039771 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039771 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039771 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039771 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039771 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039771 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039771 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039771 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039772 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039772 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039772 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039772 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039772 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039772 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039772 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039772 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039772 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039772 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039772 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039773 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039773 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039773 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039773 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039773 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039773 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039773 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039773 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039773 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039773 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039773 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039773 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[3\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[3\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039774 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039774 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039774 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039774 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039774 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039774 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039774 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039774 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039774 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039774 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039774 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039774 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039774 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039775 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039775 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039775 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039775 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039775 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039775 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039775 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039775 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039775 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039775 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039775 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039775 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039776 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039776 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039776 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039776 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039776 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039776 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039776 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[2\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[2\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039776 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039776 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039776 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039776 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039776 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039777 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039777 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039777 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039777 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039777 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039777 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039777 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039777 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039777 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039777 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039777 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039777 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039778 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039778 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039778 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039778 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039778 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039778 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039778 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039778 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039778 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039778 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039778 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039778 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039778 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039779 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039779 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[1\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[1\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039779 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[0\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[0\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039779 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[1\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[1\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039779 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[2\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[2\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039779 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[3\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[3\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039779 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[4\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[4\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039779 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[5\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[5\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039779 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[6\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[6\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039779 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[7\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[7\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039779 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[8\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[8\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039779 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[9\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[9\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039780 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[10\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[10\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039780 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[11\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[11\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039780 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[12\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[12\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039780 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[13\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[13\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039780 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[14\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[14\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039780 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[15\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[15\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039780 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[16\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[16\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039780 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[17\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[17\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039780 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[18\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[18\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039780 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[19\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[19\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039780 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[20\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[20\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039780 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[21\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[21\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039781 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[22\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[22\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039781 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[23\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[23\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039781 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[24\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[24\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039781 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[25\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[25\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039781 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[26\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[26\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039781 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[27\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[27\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039781 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[28\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[28\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039781 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[29\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[29\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039781 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[30\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[30\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039781 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data\[0\]\[31\] banco_de_registradores.v(26) " "Inferred latch for \"Data\[0\]\[31\]\" at banco_de_registradores.v(26)" {  } { { "Components/banco_de_registradores/banco_de_registradores.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/banco_de_registradores/banco_de_registradores.v" 26 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039781 "|PBL_2|banco_de_registradores:BANCO_DE_REGISTRADORES"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "hazard_detection hazard_detection:conflito " "Elaborating entity \"hazard_detection\" for hierarchy \"hazard_detection:conflito\"" {  } { { "PBL_2.v" "conflito" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 83 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039784 ""}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 4 hazard_detection.v(23) " "Verilog HDL assignment warning at hazard_detection.v(23): truncated value with size 32 to match size of target (4)" {  } { { "hazard_detection.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/hazard_detection.v" 23 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Quartus II" 0 -1 1460386039784 "|PBL_2|hazard_detection:conflito"}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 4 hazard_detection.v(24) " "Verilog HDL assignment warning at hazard_detection.v(24): truncated value with size 32 to match size of target (4)" {  } { { "hazard_detection.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/hazard_detection.v" 24 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Quartus II" 0 -1 1460386039785 "|PBL_2|hazard_detection:conflito"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "forwarding_unity forwarding_unity:forwarding " "Elaborating entity \"forwarding_unity\" for hierarchy \"forwarding_unity:forwarding\"" {  } { { "PBL_2.v" "forwarding" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 87 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039786 ""}
{ "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "control forwarding_unity.v(12) " "Verilog HDL or VHDL warning at forwarding_unity.v(12): object \"control\" assigned a value but never read" {  } { { "forwarding_unity.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/forwarding_unity.v" 12 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object \"%1!s!\" assigned a value but never read" 0 0 "Quartus II" 0 -1 1460386039786 "|PBL_2|forwarding_unity:forwarding"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "STAGE_EXE STAGE_EXE:stage_exe " "Elaborating entity \"STAGE_EXE\" for hierarchy \"STAGE_EXE:stage_exe\"" {  } { { "PBL_2.v" "stage_exe" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 145 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039791 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "unidade_de_controle_ULA STAGE_EXE:stage_exe\|unidade_de_controle_ULA:UNIDADE_CONTR_ULA " "Elaborating entity \"unidade_de_controle_ULA\" for hierarchy \"STAGE_EXE:stage_exe\|unidade_de_controle_ULA:UNIDADE_CONTR_ULA\"" {  } { { "STAGE_EXE.v" "UNIDADE_CONTR_ULA" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_EXE.v" 76 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039794 ""}
{ "Warning" "WVRFX_VERI_CASE_ITEM_EXPRS_OVERLAP" "unidade_de_controle_ULA.v(140) " "Verilog HDL Case Statement warning at unidade_de_controle_ULA.v(140): case item expression covers a value already covered by a previous case item" {  } { { "unidade_de_controle_ULA.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/unidade_de_controle_ULA.v" 140 0 0 } }  } 0 10272 "Verilog HDL Case Statement warning at %1!s!: case item expression covers a value already covered by a previous case item" 0 0 "Quartus II" 0 -1 1460386039795 "|PBL_2|unidade_de_controle_ULA:UNIDADE_CONTR_ULA"}
{ "Warning" "WVRFX_L2_VERI_INCOMPLETE_CASE_STATEMENT" "unidade_de_controle_ULA.v(66) " "Verilog HDL Case Statement warning at unidade_de_controle_ULA.v(66): incomplete case statement has no default case item" {  } { { "unidade_de_controle_ULA.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/unidade_de_controle_ULA.v" 66 0 0 } }  } 0 10270 "Verilog HDL Case Statement warning at %1!s!: incomplete case statement has no default case item" 0 0 "Quartus II" 0 -1 1460386039795 "|PBL_2|unidade_de_controle_ULA:UNIDADE_CONTR_ULA"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "Selection unidade_de_controle_ULA.v(66) " "Verilog HDL Always Construct warning at unidade_de_controle_ULA.v(66): inferring latch(es) for variable \"Selection\", which holds its previous value in one or more paths through the always construct" {  } { { "unidade_de_controle_ULA.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/unidade_de_controle_ULA.v" 66 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039795 "|PBL_2|unidade_de_controle_ULA:UNIDADE_CONTR_ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Selection\[0\] unidade_de_controle_ULA.v(66) " "Inferred latch for \"Selection\[0\]\" at unidade_de_controle_ULA.v(66)" {  } { { "unidade_de_controle_ULA.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/unidade_de_controle_ULA.v" 66 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039796 "|PBL_2|unidade_de_controle_ULA:UNIDADE_CONTR_ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Selection\[1\] unidade_de_controle_ULA.v(66) " "Inferred latch for \"Selection\[1\]\" at unidade_de_controle_ULA.v(66)" {  } { { "unidade_de_controle_ULA.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/unidade_de_controle_ULA.v" 66 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039796 "|PBL_2|unidade_de_controle_ULA:UNIDADE_CONTR_ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Selection\[2\] unidade_de_controle_ULA.v(66) " "Inferred latch for \"Selection\[2\]\" at unidade_de_controle_ULA.v(66)" {  } { { "unidade_de_controle_ULA.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/unidade_de_controle_ULA.v" 66 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039796 "|PBL_2|unidade_de_controle_ULA:UNIDADE_CONTR_ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Selection\[3\] unidade_de_controle_ULA.v(66) " "Inferred latch for \"Selection\[3\]\" at unidade_de_controle_ULA.v(66)" {  } { { "unidade_de_controle_ULA.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/unidade_de_controle_ULA.v" 66 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039796 "|PBL_2|unidade_de_controle_ULA:UNIDADE_CONTR_ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Selection\[4\] unidade_de_controle_ULA.v(66) " "Inferred latch for \"Selection\[4\]\" at unidade_de_controle_ULA.v(66)" {  } { { "unidade_de_controle_ULA.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/unidade_de_controle_ULA.v" 66 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039796 "|PBL_2|unidade_de_controle_ULA:UNIDADE_CONTR_ULA"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "ula_32_bits STAGE_EXE:stage_exe\|ula_32_bits:ULA " "Elaborating entity \"ula_32_bits\" for hierarchy \"STAGE_EXE:stage_exe\|ula_32_bits:ULA\"" {  } { { "STAGE_EXE.v" "ULA" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_EXE.v" 80 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039797 ""}
{ "Warning" "WVRFX_VERI_CASE_ITEM_EXPRS_OVERLAP" "ula_32_bits.v(184) " "Verilog HDL Case Statement warning at ula_32_bits.v(184): case item expression covers a value already covered by a previous case item" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 184 0 0 } }  } 0 10272 "Verilog HDL Case Statement warning at %1!s!: case item expression covers a value already covered by a previous case item" 0 0 "Quartus II" 0 -1 1460386039800 "|PBL_2|ula_32_bits:ULA"}
{ "Warning" "WVRFX_L2_VERI_INCOMPLETE_CASE_STATEMENT" "ula_32_bits.v(95) " "Verilog HDL Case Statement warning at ula_32_bits.v(95): incomplete case statement has no default case item" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 95 0 0 } }  } 0 10270 "Verilog HDL Case Statement warning at %1!s!: incomplete case statement has no default case item" 0 0 "Quartus II" 0 -1 1460386039800 "|PBL_2|ula_32_bits:ULA"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "Data_out ula_32_bits.v(91) " "Verilog HDL Always Construct warning at ula_32_bits.v(91): inferring latch(es) for variable \"Data_out\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 91 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039801 "|PBL_2|ula_32_bits:ULA"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "S ula_32_bits.v(91) " "Verilog HDL Always Construct warning at ula_32_bits.v(91): inferring latch(es) for variable \"S\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 91 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039801 "|PBL_2|ula_32_bits:ULA"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "Carry_out ula_32_bits.v(91) " "Verilog HDL Always Construct warning at ula_32_bits.v(91): inferring latch(es) for variable \"Carry_out\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 91 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039801 "|PBL_2|ula_32_bits:ULA"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "Signal ula_32_bits.v(91) " "Verilog HDL Always Construct warning at ula_32_bits.v(91): inferring latch(es) for variable \"Signal\", which holds its previous value in one or more paths through the always construct" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 91 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039801 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Signal ula_32_bits.v(194) " "Inferred latch for \"Signal\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039801 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Carry_out ula_32_bits.v(194) " "Inferred latch for \"Carry_out\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039801 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[0\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[0\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039801 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[1\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[1\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039801 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[2\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[2\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039801 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[3\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[3\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039801 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[4\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[4\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039801 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[5\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[5\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039802 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[6\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[6\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039802 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[7\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[7\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039802 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[8\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[8\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039802 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[9\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[9\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039802 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[10\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[10\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039802 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[11\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[11\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039802 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[12\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[12\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039802 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[13\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[13\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039802 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[14\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[14\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039802 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[15\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[15\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039802 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[16\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[16\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039802 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[17\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[17\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039802 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[18\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[18\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039803 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[19\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[19\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039803 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[20\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[20\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039803 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[21\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[21\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039803 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[22\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[22\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039803 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[23\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[23\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039803 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[24\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[24\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039803 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[25\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[25\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039803 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[26\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[26\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039803 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[27\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[27\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039803 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[28\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[28\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039803 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[29\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[29\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039803 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[30\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[30\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039803 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Data_out\[31\] ula_32_bits.v(194) " "Inferred latch for \"Data_out\[31\]\" at ula_32_bits.v(194)" {  } { { "Components/ula_32_bits/ula_32_bits.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 194 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039804 "|PBL_2|ula_32_bits:ULA"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "detector_de_flags STAGE_EXE:stage_exe\|ula_32_bits:ULA\|detector_de_flags:U1 " "Elaborating entity \"detector_de_flags\" for hierarchy \"STAGE_EXE:stage_exe\|ula_32_bits:ULA\|detector_de_flags:U1\"" {  } { { "Components/ula_32_bits/ula_32_bits.v" "U1" { Text "D:/Workspaces/Github/PBL-SD-2/Components/ula_32_bits/ula_32_bits.v" 86 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039805 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "testador_salto STAGE_EXE:stage_exe\|testador_salto:TESTADOR_DE_SALTOS " "Elaborating entity \"testador_salto\" for hierarchy \"STAGE_EXE:stage_exe\|testador_salto:TESTADOR_DE_SALTOS\"" {  } { { "STAGE_EXE.v" "TESTADOR_DE_SALTOS" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_EXE.v" 84 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039808 ""}
{ "Warning" "WVRFX_L2_VERI_INCOMPLETE_CASE_STATEMENT" "testador_salto.v(49) " "Verilog HDL Case Statement warning at testador_salto.v(49): incomplete case statement has no default case item" {  } { { "testador_salto.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/testador_salto.v" 49 0 0 } }  } 0 10270 "Verilog HDL Case Statement warning at %1!s!: incomplete case statement has no default case item" 0 0 "Quartus II" 0 -1 1460386039808 "|PBL_2|STAGE_EXE:stage_exe|testador_salto:TESTADOR_DE_SALTOS"}
{ "Warning" "WVRFX_L2_VERI_INCOMPLETE_CASE_STATEMENT" "testador_salto.v(94) " "Verilog HDL Case Statement warning at testador_salto.v(94): incomplete case statement has no default case item" {  } { { "testador_salto.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/testador_salto.v" 94 0 0 } }  } 0 10270 "Verilog HDL Case Statement warning at %1!s!: incomplete case statement has no default case item" 0 0 "Quartus II" 0 -1 1460386039809 "|PBL_2|STAGE_EXE:stage_exe|testador_salto:TESTADOR_DE_SALTOS"}
{ "Warning" "WVRFX_L2_VERI_INCOMPLETE_CASE_STATEMENT" "testador_salto.v(44) " "Verilog HDL Case Statement warning at testador_salto.v(44): incomplete case statement has no default case item" {  } { { "testador_salto.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/testador_salto.v" 44 0 0 } }  } 0 10270 "Verilog HDL Case Statement warning at %1!s!: incomplete case statement has no default case item" 0 0 "Quartus II" 0 -1 1460386039809 "|PBL_2|STAGE_EXE:stage_exe|testador_salto:TESTADOR_DE_SALTOS"}
{ "Warning" "WVRFX_L2_VERI_ALWAYS_ID_HOLDS_VALUE" "Branch testador_salto.v(43) " "Verilog HDL Always Construct warning at testador_salto.v(43): inferring latch(es) for variable \"Branch\", which holds its previous value in one or more paths through the always construct" {  } { { "testador_salto.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/testador_salto.v" 43 0 0 } }  } 0 10240 "Verilog HDL Always Construct warning at %2!s!: inferring latch(es) for variable \"%1!s!\", which holds its previous value in one or more paths through the always construct" 0 0 "Quartus II" 0 -1 1460386039809 "|PBL_2|STAGE_EXE:stage_exe|testador_salto:TESTADOR_DE_SALTOS"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Branch testador_salto.v(149) " "Inferred latch for \"Branch\" at testador_salto.v(149)" {  } { { "testador_salto.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/testador_salto.v" 149 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Quartus II" 0 -1 1460386039809 "|PBL_2|STAGE_EXE:stage_exe|testador_salto:TESTADOR_DE_SALTOS"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "STAGE_MEM STAGE_MEM:stage_mem " "Elaborating entity \"STAGE_MEM\" for hierarchy \"STAGE_MEM:stage_mem\"" {  } { { "PBL_2.v" "stage_mem" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 149 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039810 ""}
{ "Warning" "WVRFX_L2_VERI_EXPRESSION_TRUNCATED_TO_FIT" "32 10 STAGE_MEM.v(28) " "Verilog HDL assignment warning at STAGE_MEM.v(28): truncated value with size 32 to match size of target (10)" {  } { { "STAGE_MEM.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_MEM.v" 28 0 0 } }  } 0 10230 "Verilog HDL assignment warning at %3!s!: truncated value with size %1!d! to match size of target (%2!d!)" 0 0 "Quartus II" 0 -1 1460386039812 "|PBL_2|STAGE_MEM:stage_mem"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "memoria_dado STAGE_MEM:stage_mem\|memoria_dado:MEMORIA_DE_DADOS " "Elaborating entity \"memoria_dado\" for hierarchy \"STAGE_MEM:stage_mem\|memoria_dado:MEMORIA_DE_DADOS\"" {  } { { "STAGE_MEM.v" "MEMORIA_DE_DADOS" { Text "D:/Workspaces/Github/PBL-SD-2/STAGE_MEM.v" 24 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386039813 ""}
{ "Warning" "WVRFX_VERI_2111_UNCONVERTED" "0 0 1023 memoria_dado.v(24) " "Verilog HDL warning at memoria_dado.v(24): number of words (0) in memory file does not match the number of elements in the address range \[0:1023\]" {  } { { "memoria_dado.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/memoria_dado.v" 24 0 0 } }  } 0 10850 "Verilog HDL warning at %4!s!: number of words (%1!d!) in memory file does not match the number of elements in the address range \[%2!d!:%3!d!\]" 0 0 "Quartus II" 0 -1 1460386040059 "|PBL_2|memoria_dado:MEMORIA_DE_DADOS"}
{ "Warning" "WVRFX_VERI_IGNORED_SYSTEM_TASK" "memoria_dado.v(28) " "Verilog HDL warning at memoria_dado.v(28): ignoring unsupported system task" {  } { { "memoria_dado.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/memoria_dado.v" 28 0 0 } }  } 0 10175 "Verilog HDL warning at %1!s!: ignoring unsupported system task" 0 0 "Quartus II" 0 -1 1460386040059 "|PBL_2|memoria_dado:MEMORIA_DE_DADOS"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "STAGE_WB STAGE_WB:stage_wb " "Elaborating entity \"STAGE_WB\" for hierarchy \"STAGE_WB:stage_wb\"" {  } { { "PBL_2.v" "stage_wb" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 153 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "Quartus II" 0 -1 1460386040067 ""}
{ "Warning" "WSGN_CONNECTIVITY_WARNINGS" "6 " "6 hierarchies have connectivity warnings - see the Connectivity Checks report folder" {  } {  } 0 12241 "%1!d! hierarchies have connectivity warnings - see the Connectivity Checks report folder" 0 0 "Quartus II" 0 -1 1460386046492 ""}
{ "Info" "IBPM_HARD_BLOCK_PARTITION_CREATED" "hard_block:auto_generated_inst " "Generating hard_block partition \"hard_block:auto_generated_inst\"" { { "Info" "IBPM_HARD_BLOCK_PARTITION_NODE" "0 0 0 0 0 " "Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL" {  } {  } 0 16011 "Adding %1!d! node(s), including %2!d! DDIO, %3!d! PLL, %4!d! transceiver and %5!d! LCELL" 0 0 "Quartus II" 0 -1 1460386046714 ""}  } {  } 0 16010 "Generating hard_block partition \"%1!s!\"" 0 0 "Quartus II" 0 -1 1460386046714 ""}
{ "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN_HDR" "2 " "Design contains 2 input pin(s) that do not drive logic" { { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Clock_in " "No output dependent on input pin \"Clock_in\"" {  } { { "PBL_2.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 2 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1460386046738 "|PBL_2|Clock_in"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Reset_in " "No output dependent on input pin \"Reset_in\"" {  } { { "PBL_2.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 4 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "Quartus II" 0 -1 1460386046738 "|PBL_2|Reset_in"}  } {  } 0 21074 "Design contains %1!d! input pin(s) that do not drive logic" 0 0 "Quartus II" 0 -1 1460386046738 ""}
{ "Info" "ICUT_CUT_TM_SUMMARY" "2 " "Implemented 2 device resources after synthesis - the final resource count might be different" { { "Info" "ICUT_CUT_TM_IPINS" "2 " "Implemented 2 input pins" {  } {  } 0 21058 "Implemented %1!d! input pins" 0 0 "Quartus II" 0 -1 1460386046739 ""} { "Info" "ICUT_CUT_TM_OPINS" "0 " "Implemented 0 output pins" {  } {  } 0 21059 "Implemented %1!d! output pins" 0 0 "Quartus II" 0 -1 1460386046739 ""}  } {  } 0 21057 "Implemented %1!d! device resources after synthesis - the final resource count might be different" 0 0 "Quartus II" 0 -1 1460386046739 ""}
{ "Info" "IQEXE_ERROR_COUNT" "Analysis & Synthesis 0 s 55 s Quartus II 64-Bit " "Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 55 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "642 " "Peak virtual memory: 642 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "Quartus II" 0 -1 1460386046785 ""} { "Info" "IQEXE_END_BANNER_TIME" "Mon Apr 11 11:47:26 2016 " "Processing ended: Mon Apr 11 11:47:26 2016" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "Quartus II" 0 -1 1460386046785 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:08 " "Elapsed time: 00:00:08" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "Quartus II" 0 -1 1460386046785 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:08 " "Total CPU time (on all processors): 00:00:08" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "Quartus II" 0 -1 1460386046785 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Quartus II" 0 -1 1460386046785 ""}
{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "Quartus II" 0 -1 1460386047945 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Fitter Quartus II 64-Bit " "Running Quartus II 64-Bit Fitter" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition " "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "Quartus II" 0 -1 1460386047946 ""} { "Info" "IQEXE_START_BANNER_TIME" "Mon Apr 11 11:47:27 2016 " "Processing started: Mon Apr 11 11:47:27 2016" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "Quartus II" 0 -1 1460386047946 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "Fitter" 0 -1 1460386047946 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_fit --read_settings_files=off --write_settings_files=off PBL-2 -c PBL-2 " "Command: quartus_fit --read_settings_files=off --write_settings_files=off PBL-2 -c PBL-2" {  } {  } 0 0 "Command: %1!s!" 0 0 "Fitter" 0 -1 1460386047946 ""}
{ "Info" "0" "" "qfit2_default_script.tcl version: #1" {  } {  } 0 0 "qfit2_default_script.tcl version: #1" 0 0 "Fitter" 0 0 1460386048030 ""}
{ "Info" "0" "" "Project  = PBL-2" {  } {  } 0 0 "Project  = PBL-2" 0 0 "Fitter" 0 0 1460386048030 ""}
{ "Info" "0" "" "Revision = PBL-2" {  } {  } 0 0 "Revision = PBL-2" 0 0 "Fitter" 0 0 1460386048031 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "Fitter" 0 -1 1460386048107 ""}
{ "Info" "IMPP_MPP_AUTO_ASSIGNED_DEVICE" "PBL-2 EP4CGX15BF14C6 " "Automatically selected device EP4CGX15BF14C6 for design PBL-2" {  } {  } 0 119004 "Automatically selected device %2!s! for design %1!s!" 0 0 "Fitter" 0 -1 1460386048229 ""}
{ "Info" "ICUT_CUT_DEFAULT_OPERATING_CONDITION" "High junction temperature 85 " "High junction temperature operating condition is not set. Assuming a default value of '85'." {  } {  } 0 21076 "%1!s! operating condition is not set. Assuming a default value of '%2!s!'." 0 0 "Fitter" 0 -1 1460386048278 ""}
{ "Info" "ICUT_CUT_DEFAULT_OPERATING_CONDITION" "Low junction temperature 0 " "Low junction temperature operating condition is not set. Assuming a default value of '0'." {  } {  } 0 21076 "%1!s! operating condition is not set. Assuming a default value of '%2!s!'." 0 0 "Fitter" 0 -1 1460386048278 ""}
{ "Info" "IFITCC_FITCC_INFO_AUTO_FIT_COMPILATION_ON" "" "Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time" {  } {  } 0 171003 "Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time" 0 0 "Fitter" 0 -1 1460386048389 ""}
{ "Warning" "WCPT_FEATURE_DISABLED_POST" "LogicLock " "Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature." {  } {  } 0 292013 "Feature %1!s! is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature." 0 0 "Fitter" 0 -1 1460386048402 ""}
{ "Info" "IFSAC_FSAC_MIGRATION_NOT_SELECTED" "" "Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices" { { "Info" "IFSAC_FSAC_MIGRATION_NOT_SELECTED_SUB" "EP4CGX30BF14C6 " "Device EP4CGX30BF14C6 is compatible" {  } {  } 2 176445 "Device %1!s! is compatible" 0 0 "Quartus II" 0 -1 1460386048624 ""} { "Info" "IFSAC_FSAC_MIGRATION_NOT_SELECTED_SUB" "EP4CGX22BF14C6 " "Device EP4CGX22BF14C6 is compatible" {  } {  } 2 176445 "Device %1!s! is compatible" 0 0 "Quartus II" 0 -1 1460386048624 ""}  } {  } 2 176444 "Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices" 0 0 "Fitter" 0 -1 1460386048624 ""}
{ "Info" "IFIOMGR_RESERVED_PIN_WITH_LOCATION" "5 " "Fitter converted 5 user pins into dedicated programming pins" { { "Info" "IFIOMGR_RESERVED_PIN_WITH_LOCATION_SUB" "~ALTERA_NCEO~ N5 " "Pin ~ALTERA_NCEO~ is reserved at location N5" {  } { { "c:/altera/13.0sp1/quartus/bin64/pin_planner.ppl" "" { PinPlanner "c:/altera/13.0sp1/quartus/bin64/pin_planner.ppl" { ~ALTERA_NCEO~ } } } { "c:/altera/13.0sp1/quartus/bin64/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/13.0sp1/quartus/bin64/TimingClosureFloorplan.fld" "" "" { ~ALTERA_NCEO~ } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "D:/Workspaces/Github/PBL-SD-2/" { { 0 { 0 ""} 0 28 9224 9983 0}  }  } }  } 0 169125 "Pin %1!s! is reserved at location %2!s!" 0 0 "Quartus II" 0 -1 1460386048626 ""} { "Info" "IFIOMGR_RESERVED_PIN_WITH_LOCATION_SUB" "~ALTERA_DATA0~ A5 " "Pin ~ALTERA_DATA0~ is reserved at location A5" {  } { { "c:/altera/13.0sp1/quartus/bin64/pin_planner.ppl" "" { PinPlanner "c:/altera/13.0sp1/quartus/bin64/pin_planner.ppl" { ~ALTERA_DATA0~ } } } { "c:/altera/13.0sp1/quartus/bin64/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/13.0sp1/quartus/bin64/TimingClosureFloorplan.fld" "" "" { ~ALTERA_DATA0~ } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "D:/Workspaces/Github/PBL-SD-2/" { { 0 { 0 ""} 0 30 9224 9983 0}  }  } }  } 0 169125 "Pin %1!s! is reserved at location %2!s!" 0 0 "Quartus II" 0 -1 1460386048626 ""} { "Info" "IFIOMGR_RESERVED_PIN_WITH_LOCATION_SUB" "~ALTERA_ASDO~ B5 " "Pin ~ALTERA_ASDO~ is reserved at location B5" {  } { { "c:/altera/13.0sp1/quartus/bin64/pin_planner.ppl" "" { PinPlanner "c:/altera/13.0sp1/quartus/bin64/pin_planner.ppl" { ~ALTERA_ASDO~ } } } { "c:/altera/13.0sp1/quartus/bin64/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/13.0sp1/quartus/bin64/TimingClosureFloorplan.fld" "" "" { ~ALTERA_ASDO~ } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "D:/Workspaces/Github/PBL-SD-2/" { { 0 { 0 ""} 0 32 9224 9983 0}  }  } }  } 0 169125 "Pin %1!s! is reserved at location %2!s!" 0 0 "Quartus II" 0 -1 1460386048626 ""} { "Info" "IFIOMGR_RESERVED_PIN_WITH_LOCATION_SUB" "~ALTERA_NCSO~ C5 " "Pin ~ALTERA_NCSO~ is reserved at location C5" {  } { { "c:/altera/13.0sp1/quartus/bin64/pin_planner.ppl" "" { PinPlanner "c:/altera/13.0sp1/quartus/bin64/pin_planner.ppl" { ~ALTERA_NCSO~ } } } { "c:/altera/13.0sp1/quartus/bin64/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/13.0sp1/quartus/bin64/TimingClosureFloorplan.fld" "" "" { ~ALTERA_NCSO~ } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "D:/Workspaces/Github/PBL-SD-2/" { { 0 { 0 ""} 0 34 9224 9983 0}  }  } }  } 0 169125 "Pin %1!s! is reserved at location %2!s!" 0 0 "Quartus II" 0 -1 1460386048626 ""} { "Info" "IFIOMGR_RESERVED_PIN_WITH_LOCATION_SUB" "~ALTERA_DCLK~ A4 " "Pin ~ALTERA_DCLK~ is reserved at location A4" {  } { { "c:/altera/13.0sp1/quartus/bin64/pin_planner.ppl" "" { PinPlanner "c:/altera/13.0sp1/quartus/bin64/pin_planner.ppl" { ~ALTERA_DCLK~ } } } { "c:/altera/13.0sp1/quartus/bin64/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/13.0sp1/quartus/bin64/TimingClosureFloorplan.fld" "" "" { ~ALTERA_DCLK~ } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "D:/Workspaces/Github/PBL-SD-2/" { { 0 { 0 ""} 0 36 9224 9983 0}  }  } }  } 0 169125 "Pin %1!s! is reserved at location %2!s!" 0 0 "Quartus II" 0 -1 1460386048626 ""}  } {  } 0 169124 "Fitter converted %1!d! user pins into dedicated programming pins" 0 0 "Fitter" 0 -1 1460386048626 ""}
{ "Warning" "WCUT_CUT_ATOM_PINS_WITH_INCOMPLETE_IO_ASSIGNMENTS" "" "Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details" {  } {  } 0 15714 "Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details" 0 0 "Fitter" 0 -1 1460386048627 ""}
{ "Critical Warning" "WFIOMGR_PINS_MISSING_LOCATION_INFO" "2 2 " "No exact pin location assignment(s) for 2 pins of 2 total pins" { { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "Clock_in " "Pin Clock_in not assigned to an exact location on the device" {  } { { "c:/altera/13.0sp1/quartus/bin64/pin_planner.ppl" "" { PinPlanner "c:/altera/13.0sp1/quartus/bin64/pin_planner.ppl" { Clock_in } } } { "PBL_2.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 2 0 0 } } { "c:/altera/13.0sp1/quartus/bin64/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/13.0sp1/quartus/bin64/TimingClosureFloorplan.fld" "" "" { Clock_in } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "D:/Workspaces/Github/PBL-SD-2/" { { 0 { 0 ""} 0 20 9224 9983 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "Quartus II" 0 -1 1460386048960 ""} { "Info" "IFIOMGR_PIN_MISSING_LOCATION_INFO" "Reset_in " "Pin Reset_in not assigned to an exact location on the device" {  } { { "c:/altera/13.0sp1/quartus/bin64/pin_planner.ppl" "" { PinPlanner "c:/altera/13.0sp1/quartus/bin64/pin_planner.ppl" { Reset_in } } } { "PBL_2.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/PBL_2.v" 4 0 0 } } { "c:/altera/13.0sp1/quartus/bin64/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/13.0sp1/quartus/bin64/TimingClosureFloorplan.fld" "" "" { Reset_in } "NODE_NAME" } } { "temporary_test_loc" "" { Generic "D:/Workspaces/Github/PBL-SD-2/" { { 0 { 0 ""} 0 21 9224 9983 0}  }  } }  } 0 169086 "Pin %1!s! not assigned to an exact location on the device" 0 0 "Quartus II" 0 -1 1460386048960 ""}  } {  } 1 169085 "No exact pin location assignment(s) for %1!d! pins of %2!d! total pins" 0 0 "Fitter" 0 -1 1460386048960 ""}
{ "Critical Warning" "WSTA_SDC_NOT_FOUND" "PBL-2.sdc " "Synopsys Design Constraints File file not found: 'PBL-2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design." {  } {  } 1 332012 "Synopsys Design Constraints File file not found: '%1!s!'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design." 0 0 "Fitter" 0 -1 1460386049192 ""}
{ "Info" "ISTA_NO_CLOCK_FOUND_NO_DERIVING_MSG" "base clocks " "No user constrained base clocks found in the design" {  } {  } 0 332144 "No user constrained %1!s! found in the design" 0 0 "Fitter" 0 -1 1460386049193 ""}
{ "Info" "ISTA_DERIVE_CLOCKS_FOUND_NO_CLOCKS" "" "The command derive_clocks did not find any clocks to derive.  No clocks were created or changed." {  } {  } 0 332096 "The command derive_clocks did not find any clocks to derive.  No clocks were created or changed." 0 0 "Fitter" 0 -1 1460386049193 ""}
{ "Warning" "WSTA_NO_CLOCKS_DEFINED" "" "No clocks defined in design." {  } {  } 0 332068 "No clocks defined in design." 0 0 "Fitter" 0 -1 1460386049194 ""}
{ "Info" "ISTA_NO_CLOCK_UNCERTAINTY_FOUND_DERIVING" "\"derive_clock_uncertainty\" " "No user constrained clock uncertainty found in the design. Calling \"derive_clock_uncertainty\"" {  } {  } 0 332143 "No user constrained clock uncertainty found in the design. Calling %1!s!" 0 0 "Fitter" 0 -1 1460386049194 ""}
{ "Info" "ISTA_NO_UNCERTAINTY_FOUND" "" "The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers." {  } {  } 0 332154 "The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers." 0 0 "Fitter" 0 -1 1460386049194 ""}
{ "Info" "ISTA_TDC_NO_DEFAULT_OPTIMIZATION_GOALS" "" "Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time." {  } {  } 0 332130 "Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time." 0 0 "Fitter" 0 -1 1460386049194 ""}
{ "Info" "IFSAC_FSAC_REGISTER_PACKING_START_REGPACKING_INFO" "" "Starting register packing" {  } {  } 0 176233 "Starting register packing" 0 0 "Fitter" 0 -1 1460386049196 ""}
{ "Extra Info" "IFSAC_FSAC_START_REG_LOCATION_PROCESSING" "" "Performing register packing on registers with non-logic cell location assignments" {  } {  } 1 176273 "Performing register packing on registers with non-logic cell location assignments" 1 0 "Fitter" 0 -1 1460386049196 ""}
{ "Extra Info" "IFSAC_FSAC_FINISH_REG_LOCATION_PROCESSING" "" "Completed register packing on registers with non-logic cell location assignments" {  } {  } 1 176274 "Completed register packing on registers with non-logic cell location assignments" 1 0 "Fitter" 0 -1 1460386049196 ""}
{ "Extra Info" "IFSAC_FSAC_REGISTER_PACKING_BEGIN_FAST_REGISTER_INFO" "" "Started Fast Input/Output/OE register processing" {  } {  } 1 176236 "Started Fast Input/Output/OE register processing" 1 0 "Fitter" 0 -1 1460386049197 ""}
{ "Extra Info" "IFSAC_FSAC_REGISTER_PACKING_FINISH_FAST_REGISTER_INFO" "" "Finished Fast Input/Output/OE register processing" {  } {  } 1 176237 "Finished Fast Input/Output/OE register processing" 1 0 "Fitter" 0 -1 1460386049197 ""}
{ "Extra Info" "IFSAC_FSAC_START_IO_MULT_RAM_PACKING" "" "Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density" {  } {  } 1 176248 "Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density" 1 0 "Fitter" 0 -1 1460386049197 ""}
{ "Extra Info" "IFSAC_FSAC_FINISH_IO_MULT_RAM_PACKING" "" "Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks" {  } {  } 1 176249 "Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks" 1 0 "Fitter" 0 -1 1460386049197 ""}
{ "Info" "IFSAC_FSAC_REGISTER_PACKING_FINISH_REGPACKING_INFO" "" "Finished register packing" { { "Extra Info" "IFSAC_NO_REGISTERS_WERE_PACKED" "" "No registers were packed into other blocks" {  } {  } 1 176219 "No registers were packed into other blocks" 0 0 "Quartus II" 0 -1 1460386049197 ""}  } {  } 0 176235 "Finished register packing" 0 0 "Fitter" 0 -1 1460386049197 ""}
{ "Info" "IFSAC_FSAC_IO_BANK_PIN_GROUP_STATISTICS" "I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement " "Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement" { { "Info" "IFSAC_FSAC_SINGLE_IOC_GROUP_STATISTICS" "2 unused 2.5V 2 0 0 " "Number of I/O pins in group: 2 (unused VREF, 2.5V VCCIO, 2 input, 0 output, 0 bidirectional)" { { "Info" "IFSAC_FSAC_IO_STDS_IN_IOC_GROUP" "2.5 V. " "I/O standards used: 2.5 V." {  } {  } 0 176212 "I/O standards used: %1!s!" 0 0 "Quartus II" 0 -1 1460386049199 ""}  } {  } 0 176211 "Number of I/O pins in group: %1!d! (%2!s! VREF, %3!s! VCCIO, %4!d! input, %5!d! output, %6!d! bidirectional)" 0 0 "Quartus II" 0 -1 1460386049199 ""}  } {  } 0 176214 "Statistics of %1!s!" 0 0 "Fitter" 0 -1 1460386049199 ""}
{ "Info" "IFSAC_FSAC_IO_STATS_BEFORE_AFTER_PLACEMENT" "before " "I/O bank details before I/O pin placement" { { "Info" "IFSAC_FSAC_IO_BANK_PIN_GROUP_STATISTICS" "I/O banks " "Statistics of I/O banks" { { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "QL0 does not use undetermined 0 0 " "I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "Quartus II" 0 -1 1460386049200 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "3 does not use undetermined 1 7 " "I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  7 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "Quartus II" 0 -1 1460386049200 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "3A does not use undetermined 0 2 " "I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "Quartus II" 0 -1 1460386049200 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "4 does not use undetermined 0 14 " "I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "Quartus II" 0 -1 1460386049200 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "5 does not use undetermined 0 12 " "I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "Quartus II" 0 -1 1460386049200 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "6 does not use undetermined 0 12 " "I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "Quartus II" 0 -1 1460386049200 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "7 does not use undetermined 0 14 " "I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "Quartus II" 0 -1 1460386049200 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "8A does not use undetermined 0 2 " "I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "Quartus II" 0 -1 1460386049200 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "8 does not use undetermined 0 5 " "I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  5 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "Quartus II" 0 -1 1460386049200 ""} { "Info" "IFSAC_FSAC_SINGLE_IO_BANK_STATISTICS" "9 does not use undetermined 4 0 " "I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available" {  } {  } 0 176213 "I/O bank number %1!s! %2!s! VREF pins and has %3!s! VCCIO pins. %4!d! total pin(s) used --  %5!d! pins available" 0 0 "Quartus II" 0 -1 1460386049200 ""}  } {  } 0 176214 "Statistics of %1!s!" 0 0 "Quartus II" 0 -1 1460386049200 ""}  } {  } 0 176215 "I/O bank details %1!s! I/O pin placement" 0 0 "Fitter" 0 -1 1460386049200 ""}
{ "Info" "IFITCC_FITTER_PREPARATION_END" "00:00:01 " "Fitter preparation operations ending: elapsed time is 00:00:01" {  } {  } 0 171121 "Fitter preparation operations ending: elapsed time is %1!s!" 0 0 "Fitter" 0 -1 1460386049206 ""}
{ "Info" "IFITAPI_FITAPI_VPR_FITTER_PLACEMENT_PREP_START" "" "Fitter placement preparation operations beginning" {  } {  } 0 170189 "Fitter placement preparation operations beginning" 0 0 "Fitter" 0 -1 1460386050436 ""}
{ "Info" "IFITAPI_FITAPI_VPR_FITTER_PLACEMENT_PREP_END" "00:00:00 " "Fitter placement preparation operations ending: elapsed time is 00:00:00" {  } {  } 0 170190 "Fitter placement preparation operations ending: elapsed time is %1!s!" 0 0 "Fitter" 0 -1 1460386050490 ""}
{ "Info" "IFITAPI_FITAPI_VPR_FITTER_PLACEMENT_START" "" "Fitter placement operations beginning" {  } {  } 0 170191 "Fitter placement operations beginning" 0 0 "Fitter" 0 -1 1460386050500 ""}
{ "Info" "IFITAPI_FITAPI_INFO_VPR_PLACEMENT_FINISH" "" "Fitter placement was successful" {  } {  } 0 170137 "Fitter placement was successful" 0 0 "Fitter" 0 -1 1460386050677 ""}
{ "Info" "IFITAPI_FITAPI_VPR_FITTER_PLACEMENT_END" "00:00:00 " "Fitter placement operations ending: elapsed time is 00:00:00" {  } {  } 0 170192 "Fitter placement operations ending: elapsed time is %1!s!" 0 0 "Fitter" 0 -1 1460386050677 ""}
{ "Info" "IFITAPI_FITAPI_VPR_FITTER_ROUTING_START" "" "Fitter routing operations beginning" {  } {  } 0 170193 "Fitter routing operations beginning" 0 0 "Fitter" 0 -1 1460386051133 ""}
{ "Info" "IFITAPI_FITAPI_VPR_PERCENT_ROUTING_RESOURCE_USAGE" "0 " "Router estimated average interconnect usage is 0% of the available device resources" { { "Info" "IFITAPI_FITAPI_VPR_PEAK_ROUTING_REGION" "0 X0_Y21 X10_Y31 " "Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X0_Y21 to location X10_Y31" {  } { { "loc" "" { Generic "D:/Workspaces/Github/PBL-SD-2/" { { 1 { 0 "Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X0_Y21 to location X10_Y31"} { { 11 { 0 "Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X0_Y21 to location X10_Y31"} 0 21 11 11 }  }  }  }  } }  } 0 170196 "Router estimated peak interconnect usage is %1!d!%% of the available device resources in the region that extends from location %2!s! to location %3!s!" 0 0 "Quartus II" 0 -1 1460386051686 ""}  } {  } 0 170195 "Router estimated average interconnect usage is %1!d!%% of the available device resources" 0 0 "Fitter" 0 -1 1460386051686 ""}
{ "Info" "IFITAPI_FITAPI_VPR_FITTER_ROUTING_END" "00:00:00 " "Fitter routing operations ending: elapsed time is 00:00:00" {  } {  } 0 170194 "Fitter routing operations ending: elapsed time is %1!s!" 0 0 "Fitter" 0 -1 1460386051791 ""}
{ "Info" "IFITAPI_FITAPI_VPR_AUTO_FIT_ENABLED_AND_USED" "" "The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time." { { "Info" "IFITAPI_FITAPI_VPR_AUTO_FIT_ENABLED_AND_USED_FOR_ROUTABILITY" "" "Optimizations that may affect the design's routability were skipped" {  } {  } 0 170201 "Optimizations that may affect the design's routability were skipped" 0 0 "Quartus II" 0 -1 1460386051793 ""} { "Info" "IFITAPI_FITAPI_VPR_AUTO_FIT_ENABLED_AND_USED_FOR_TIMING" "" "Optimizations that may affect the design's timing were skipped" {  } {  } 0 170200 "Optimizations that may affect the design's timing were skipped" 0 0 "Quartus II" 0 -1 1460386051793 ""}  } {  } 0 170199 "The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time." 0 0 "Fitter" 0 -1 1460386051793 ""}
{ "Info" "IVPR20K_VPR_TIMING_ANALYSIS_TIME" "0.05 " "Total time spent on timing analysis during the Fitter is 0.05 seconds." {  } {  } 0 11888 "Total time spent on timing analysis during the Fitter is %1!s! seconds." 0 0 "Fitter" 0 -1 1460386051799 ""}
{ "Info" "ITAPI_TAPI_STARTED" "" "Started post-fitting delay annotation" {  } {  } 0 334003 "Started post-fitting delay annotation" 0 0 "Fitter" 0 -1 1460386051914 ""}
{ "Info" "ITAPI_TAPI_COMPLETED" "" "Delay annotation completed successfully" {  } {  } 0 334004 "Delay annotation completed successfully" 0 0 "Fitter" 0 -1 1460386052121 ""}
{ "Info" "ITAPI_TAPI_STARTED" "" "Started post-fitting delay annotation" {  } {  } 0 334003 "Started post-fitting delay annotation" 0 0 "Fitter" 0 -1 1460386052239 ""}
{ "Info" "ITAPI_TAPI_COMPLETED" "" "Delay annotation completed successfully" {  } {  } 0 334004 "Delay annotation completed successfully" 0 0 "Fitter" 0 -1 1460386052438 ""}
{ "Info" "IFITCC_FITTER_POST_OPERATION_END" "00:00:01 " "Fitter post-fit operations ending: elapsed time is 00:00:01" {  } {  } 0 11218 "Fitter post-fit operations ending: elapsed time is %1!s!" 0 0 "Fitter" 0 -1 1460386052896 ""}
{ "Info" "IRDB_WROTE_SUPPRESSED_MSGS" "D:/Workspaces/Github/PBL-SD-2/output_files/PBL-2.fit.smsg " "Generated suppressed messages file D:/Workspaces/Github/PBL-SD-2/output_files/PBL-2.fit.smsg" {  } {  } 0 144001 "Generated suppressed messages file %1!s!" 0 0 "Fitter" 0 -1 1460386053316 ""}
{ "Info" "IQEXE_ERROR_COUNT" "Fitter 0 s 6 s Quartus II 64-Bit " "Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "709 " "Peak virtual memory: 709 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "Quartus II" 0 -1 1460386053708 ""} { "Info" "IQEXE_END_BANNER_TIME" "Mon Apr 11 11:47:33 2016 " "Processing ended: Mon Apr 11 11:47:33 2016" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "Quartus II" 0 -1 1460386053708 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:06 " "Elapsed time: 00:00:06" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "Quartus II" 0 -1 1460386053708 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:06 " "Total CPU time (on all processors): 00:00:06" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "Quartus II" 0 -1 1460386053708 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Fitter" 0 -1 1460386053708 ""}
{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "Fitter" 0 -1 1460386054700 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Assembler Quartus II 64-Bit " "Running Quartus II 64-Bit Assembler" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition " "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "Quartus II" 0 -1 1460386054701 ""} { "Info" "IQEXE_START_BANNER_TIME" "Mon Apr 11 11:47:34 2016 " "Processing started: Mon Apr 11 11:47:34 2016" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "Quartus II" 0 -1 1460386054701 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "Assembler" 0 -1 1460386054701 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_asm --read_settings_files=off --write_settings_files=off PBL-2 -c PBL-2 " "Command: quartus_asm --read_settings_files=off --write_settings_files=off PBL-2 -c PBL-2" {  } {  } 0 0 "Command: %1!s!" 0 0 "Assembler" 0 -1 1460386054701 ""}
{ "Info" "IASM_ASM_GENERATING_POWER_DATA" "" "Writing out detailed assembly data for power analysis" {  } {  } 0 115031 "Writing out detailed assembly data for power analysis" 0 0 "Assembler" 0 -1 1460386055619 ""}
{ "Info" "IASM_ASM_GENERATING_PROGRAMMING_FILES" "" "Assembler is generating device programming files" {  } {  } 0 115030 "Assembler is generating device programming files" 0 0 "Assembler" 0 -1 1460386055646 ""}
{ "Info" "IQEXE_ERROR_COUNT" "Assembler 0 s 0 s Quartus II 64-Bit " "Quartus II 64-Bit Assembler was successful. 0 errors, 0 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "470 " "Peak virtual memory: 470 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "Quartus II" 0 -1 1460386056054 ""} { "Info" "IQEXE_END_BANNER_TIME" "Mon Apr 11 11:47:36 2016 " "Processing ended: Mon Apr 11 11:47:36 2016" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "Quartus II" 0 -1 1460386056054 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:02 " "Elapsed time: 00:00:02" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "Quartus II" 0 -1 1460386056054 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:02 " "Total CPU time (on all processors): 00:00:02" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "Quartus II" 0 -1 1460386056054 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Assembler" 0 -1 1460386056054 ""}
{ "Info" "IFLOW_DISABLED_MODULE" "PowerPlay Power Analyzer FLOW_ENABLE_POWER_ANALYZER " "Skipped module PowerPlay Power Analyzer due to the assignment FLOW_ENABLE_POWER_ANALYZER" {  } {  } 0 293026 "Skipped module %1!s! due to the assignment %2!s!" 0 0 "Assembler" 0 -1 1460386056675 ""}
{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "Assembler" 0 -1 1460386057243 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "TimeQuest Timing Analyzer Quartus II 64-Bit " "Running Quartus II 64-Bit TimeQuest Timing Analyzer" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition " "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "Quartus II" 0 -1 1460386057243 ""} { "Info" "IQEXE_START_BANNER_TIME" "Mon Apr 11 11:47:36 2016 " "Processing started: Mon Apr 11 11:47:36 2016" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "Quartus II" 0 -1 1460386057243 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "Quartus II" 0 -1 1460386057243 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_sta PBL-2 -c PBL-2 " "Command: quartus_sta PBL-2 -c PBL-2" {  } {  } 0 0 "Command: %1!s!" 0 0 "Quartus II" 0 -1 1460386057244 ""}
{ "Info" "0" "" "qsta_default_script.tcl version: #1" {  } {  } 0 0 "qsta_default_script.tcl version: #1" 0 0 "Quartus II" 0 0 1460386057355 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "Quartus II" 0 -1 1460386057506 ""}
{ "Info" "ICUT_CUT_DEFAULT_OPERATING_CONDITION" "High junction temperature 85 " "High junction temperature operating condition is not set. Assuming a default value of '85'." {  } {  } 0 21076 "%1!s! operating condition is not set. Assuming a default value of '%2!s!'." 0 0 "Quartus II" 0 -1 1460386057565 ""}
{ "Info" "ICUT_CUT_DEFAULT_OPERATING_CONDITION" "Low junction temperature 0 " "Low junction temperature operating condition is not set. Assuming a default value of '0'." {  } {  } 0 21076 "%1!s! operating condition is not set. Assuming a default value of '%2!s!'." 0 0 "Quartus II" 0 -1 1460386057565 ""}
{ "Critical Warning" "WSTA_SDC_NOT_FOUND" "PBL-2.sdc " "Synopsys Design Constraints File file not found: 'PBL-2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design." {  } {  } 1 332012 "Synopsys Design Constraints File file not found: '%1!s!'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design." 0 0 "Quartus II" 0 -1 1460386057899 ""}
{ "Info" "ISTA_NO_CLOCK_FOUND_DERIVING" "base clocks \"derive_clocks -period 1.0\" " "No user constrained base clocks found in the design. Calling \"derive_clocks -period 1.0\"" {  } {  } 0 332142 "No user constrained %1!s! found in the design. Calling %2!s!" 0 0 "Quartus II" 0 -1 1460386057899 ""}
{ "Info" "ISTA_DERIVE_CLOCKS_FOUND_NO_CLOCKS" "" "The command derive_clocks did not find any clocks to derive.  No clocks were created or changed." {  } {  } 0 332096 "The command derive_clocks did not find any clocks to derive.  No clocks were created or changed." 0 0 "Quartus II" 0 -1 1460386057900 ""}
{ "Warning" "WSTA_NO_CLOCKS_DEFINED" "" "No clocks defined in design." {  } {  } 0 332068 "No clocks defined in design." 0 0 "Quartus II" 0 -1 1460386057900 ""}
{ "Info" "ISTA_NO_CLOCK_UNCERTAINTY_FOUND_DERIVING" "\"derive_clock_uncertainty\" " "No user constrained clock uncertainty found in the design. Calling \"derive_clock_uncertainty\"" {  } {  } 0 332143 "No user constrained clock uncertainty found in the design. Calling %1!s!" 0 0 "Quartus II" 0 -1 1460386057900 ""}
{ "Info" "ISTA_NO_UNCERTAINTY_FOUND" "" "The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers." {  } {  } 0 332154 "The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers." 0 0 "Quartus II" 0 -1 1460386057900 ""}
{ "Info" "0" "" "Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON" {  } {  } 0 0 "Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON" 0 0 "Quartus II" 0 0 1460386057901 ""}
{ "Info" "ISTA_NO_CLOCKS_TO_REPORT" "" "No clocks to report" {  } {  } 0 332159 "No clocks to report" 0 0 "Quartus II" 0 -1 1460386057906 ""}
{ "Info" "0" "" "Analyzing Slow 1200mV 85C Model" {  } {  } 0 0 "Analyzing Slow 1200mV 85C Model" 0 0 "Quartus II" 0 0 1460386057907 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "fmax " "No fmax paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386057908 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Setup " "No Setup paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386057912 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Hold " "No Hold paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386057913 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Recovery " "No Recovery paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386057914 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Removal " "No Removal paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386057915 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Minimum Pulse Width " "No Minimum Pulse Width paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386057916 ""}
{ "Info" "0" "" "Analyzing Slow 1200mV 0C Model" {  } {  } 0 0 "Analyzing Slow 1200mV 0C Model" 0 0 "Quartus II" 0 0 1460386057923 ""}
{ "Info" "ITAPI_TAPI_STARTED" "" "Started post-fitting delay annotation" {  } {  } 0 334003 "Started post-fitting delay annotation" 0 0 "Quartus II" 0 -1 1460386057956 ""}
{ "Info" "ITAPI_TAPI_COMPLETED" "" "Delay annotation completed successfully" {  } {  } 0 334004 "Delay annotation completed successfully" 0 0 "Quartus II" 0 -1 1460386058323 ""}
{ "Info" "ISTA_NO_CLOCK_FOUND_DERIVING" "base clocks \"derive_clocks -period 1.0\" " "No user constrained base clocks found in the design. Calling \"derive_clocks -period 1.0\"" {  } {  } 0 332142 "No user constrained %1!s! found in the design. Calling %2!s!" 0 0 "Quartus II" 0 -1 1460386058354 ""}
{ "Info" "ISTA_DERIVE_CLOCKS_FOUND_NO_CLOCKS" "" "The command derive_clocks did not find any clocks to derive.  No clocks were created or changed." {  } {  } 0 332096 "The command derive_clocks did not find any clocks to derive.  No clocks were created or changed." 0 0 "Quartus II" 0 -1 1460386058354 ""}
{ "Warning" "WSTA_NO_CLOCKS_DEFINED" "" "No clocks defined in design." {  } {  } 0 332068 "No clocks defined in design." 0 0 "Quartus II" 0 -1 1460386058354 ""}
{ "Info" "ISTA_NO_UNCERTAINTY_FOUND" "" "The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers." {  } {  } 0 332154 "The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers." 0 0 "Quartus II" 0 -1 1460386058354 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "fmax " "No fmax paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386058354 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Setup " "No Setup paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386058357 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Hold " "No Hold paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386058358 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Recovery " "No Recovery paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386058359 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Removal " "No Removal paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386058360 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Minimum Pulse Width " "No Minimum Pulse Width paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386058361 ""}
{ "Info" "0" "" "Analyzing Fast 1200mV 0C Model" {  } {  } 0 0 "Analyzing Fast 1200mV 0C Model" 0 0 "Quartus II" 0 0 1460386058365 ""}
{ "Info" "ISTA_NO_CLOCK_FOUND_DERIVING" "base clocks \"derive_clocks -period 1.0\" " "No user constrained base clocks found in the design. Calling \"derive_clocks -period 1.0\"" {  } {  } 0 332142 "No user constrained %1!s! found in the design. Calling %2!s!" 0 0 "Quartus II" 0 -1 1460386058582 ""}
{ "Info" "ISTA_DERIVE_CLOCKS_FOUND_NO_CLOCKS" "" "The command derive_clocks did not find any clocks to derive.  No clocks were created or changed." {  } {  } 0 332096 "The command derive_clocks did not find any clocks to derive.  No clocks were created or changed." 0 0 "Quartus II" 0 -1 1460386058582 ""}
{ "Warning" "WSTA_NO_CLOCKS_DEFINED" "" "No clocks defined in design." {  } {  } 0 332068 "No clocks defined in design." 0 0 "Quartus II" 0 -1 1460386058582 ""}
{ "Info" "ISTA_NO_UNCERTAINTY_FOUND" "" "The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers." {  } {  } 0 332154 "The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers." 0 0 "Quartus II" 0 -1 1460386058583 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Setup " "No Setup paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386058584 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Hold " "No Hold paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386058585 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Recovery " "No Recovery paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386058586 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Removal " "No Removal paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386058587 ""}
{ "Info" "ISTA_NO_PATHS_TO_REPORT" "Minimum Pulse Width " "No Minimum Pulse Width paths to report" {  } {  } 0 332140 "No %1!s! paths to report" 0 0 "Quartus II" 0 -1 1460386058588 ""}
{ "Info" "ISTA_UCP_CONSTRAINED" "setup " "Design is fully constrained for setup requirements" {  } {  } 0 332101 "Design is fully constrained for %1!s! requirements" 0 0 "Quartus II" 0 -1 1460386059112 ""}
{ "Info" "ISTA_UCP_CONSTRAINED" "hold " "Design is fully constrained for hold requirements" {  } {  } 0 332101 "Design is fully constrained for %1!s! requirements" 0 0 "Quartus II" 0 -1 1460386059112 ""}
{ "Info" "IQEXE_ERROR_COUNT" "TimeQuest Timing Analyzer 0 s 5 s Quartus II 64-Bit " "Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "464 " "Peak virtual memory: 464 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "Quartus II" 0 -1 1460386059195 ""} { "Info" "IQEXE_END_BANNER_TIME" "Mon Apr 11 11:47:39 2016 " "Processing ended: Mon Apr 11 11:47:39 2016" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "Quartus II" 0 -1 1460386059195 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:03 " "Elapsed time: 00:00:03" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "Quartus II" 0 -1 1460386059195 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:02 " "Total CPU time (on all processors): 00:00:02" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "Quartus II" 0 -1 1460386059195 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Quartus II" 0 -1 1460386059195 ""}
{ "Info" "IFLOW_ERROR_COUNT" "Full Compilation 0 s 66 s " "Quartus II Full Compilation was successful. 0 errors, 66 warnings" {  } {  } 0 293000 "Quartus II %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Quartus II" 0 -1 1460386059841 ""}
