|prueba
in0a => vhdland:Module_0.A
in1a => vhdland:Module_0.B
in0o => verilogor:Module_1.bit0
in1o => verilogor:Module_1.bit1
output_a <= vhdland:Module_0.Salida
output_o <= verilogor:Module_1.outbit


|prueba|vhdland:Module_0
A => Salida.IN0
B => Salida.IN1
Salida <= Salida.DB_MAX_OUTPUT_PORT_TYPE


|prueba|verilogor:Module_1
bit0 => outbit.IN0
bit1 => outbit.IN1
outbit <= outbit.DB_MAX_OUTPUT_PORT_TYPE


