0.6
2018.2
Jun 14 2018
20:41:02
C:/Users/kateq/Downloads/Lab_1_Template/Clock_Enable.v,1599387277,verilog,,C:/Users/kateq/Downloads/Lab_1_Template/Get_MEM.v,,Clock_Enable,,,,,,,,
C:/Users/kateq/Downloads/Lab_1_Template/Get_MEM.v,1599359581,verilog,,C:/Users/kateq/Downloads/Lab_1_Template/Seven_Seg_Nexys.v,,Get_MEM,,,,,,,,
C:/Users/kateq/Downloads/Lab_1_Template/Seven_Seg_Nexys.v,1599273079,verilog,,C:/Users/kateq/Downloads/Lab_1_Template/Top_Nexys.v,,Seven_Seg,,,,,,,,
C:/Users/kateq/Downloads/Lab_1_Template/Top_Nexys.v,1599368232,verilog,,D:/CG3207Lab/Verilog_lab1.srcs/sim_1/new/test.v,,Top,,,,,,,,
D:/CG3207Lab/Verilog_lab1.sim/sim_1/behav/xsim/glbl.v,1529022455,verilog,,,,glbl,,,,,,,,
D:/CG3207Lab/Verilog_lab1.srcs/sim_1/new/test.v,1599385414,verilog,,,,test,,,,,,,,
