# Arquitetura de Sistema Heterog√™neo Otimizado para Processamento Hiperespectral Embarcado

## üìã Resumo Executivo

Este documento prop√µe uma arquitetura de sistema heterog√™neo baseada na an√°lise de 20 artigos cient√≠ficos, focando em **redu√ß√£o de consumo energ√©tico** e **lat√™ncia** para processamento hiperespectral embarcado. A arquitetura combina **CPU+GPU+FPGA** em pipeline otimizado com t√©cnicas comprovadas de compressive sensing, codesign HW/SW e sele√ß√£o inteligente de bandas.

---

## üèóÔ∏è Arquitetura Geral do Sistema

### Vis√£o Sist√™mica

```
[Sensor Hiperespectral] ‚Üí [Pr√©-processamento FPGA] ‚Üí [Processamento GPU] ‚Üí [Classifica√ß√£o CPU] ‚Üí [Sa√≠da]
                                    ‚Üì
                          [Controle Inteligente CPU]
                                    ‚Üì
                          [Feedback Loop Otimiza√ß√£o]
```

### Plataforma Hardware Base
- **CPU**: ARM Cortex-A78 (controle e algoritmos adaptativos)
- **GPU**: NVIDIA Jetson Orin Nano (processamento paralelo)
- **FPGA**: Xilinx Zynq UltraScale+ (pr√©-processamento especializado)
- **Mem√≥ria**: 16GB LPDDR5 compartilhada
- **Armazenamento**: SSD NVMe 256GB

**Justificativa**: Combina√ß√£o validada em **D√≠az et al. (2019)** para GPUs embarcadas e **Hwang et al. (2011)** para codesign FPGA, oferecendo melhor rela√ß√£o performance/consumo.

---

## üöÄ Etapas de Desenvolvimento

### Fase 1: An√°lise e Baseline (2 meses)

#### 1.1 Profiling Sistem√°tico
**Objetivo**: Identificar gargalos computacionais e estabelecer baseline

**Metodologia** (baseada em **Hwang et al., 2011**):
- An√°lise de tempo de execu√ß√£o por est√°gio
- Identifica√ß√£o de opera√ß√µes mais custosas (>90% do tempo)
- Medi√ß√£o de bandwidth e uso de mem√≥ria
- Profiling energ√©tico detalhado

**Ferramentas**:
- NVIDIA NSight Systems para GPU profiling
- Intel VTune para CPU profiling
- Xilinx Vivado HLS para FPGA profiling

**Entreg√°veis**:
- Relat√≥rio de profiling detalhado
- Baseline de performance em plataforma de refer√™ncia
- Identifica√ß√£o de top 5 gargalos computacionais

#### 1.2 Sele√ß√£o de Datasets e M√©tricas
**Datasets** (baseados em **Lou et al., 2024** e **Ullah et al., 2020**):
- AVIRIS Indian Pines (agricultura)
- Pavia University (urbano)
- Salinas Valley (agricultura diversificada)
- Dataset pr√≥prio UAV (valida√ß√£o pr√°tica)

**M√©tricas de Avalia√ß√£o**:
- Throughput (fps)
- Lat√™ncia (ms/pixel)
- Consumo energ√©tico (J/frame)
- Precis√£o de classifica√ß√£o (%)
- Taxa de compress√£o (ratio)

---

### Fase 2: Implementa√ß√£o de M√≥dulos Core (4 meses)

#### 2.1 M√≥dulo de Pr√©-processamento FPGA

**Inspira√ß√£o**: **Hwang et al. (2011)** - Predi√ß√£o inter-banda consome 91% do tempo computacional

**T√©cnicas Implementadas**:

1. **Corre√ß√£o Radiom√©trica ELM** (baseada em **Shin et al., 2024**):
   ```verilog
   module empirical_line_correction (
       input clk,
       input [15:0] raw_pixel,
       input [15:0] dark_reference,
       input [15:0] bright_reference,
       output [15:0] corrected_pixel
   );
   ```
   - **Justificativa**: Melhoria de 5-55% na reflect√¢ncia com baixo custo computacional
   - **Alternativa**: Flat field correction (menor precis√£o, mais r√°pida)

2. **Sele√ß√£o de Bandas EMCR** (baseada em **Martins et al., 2019**):
   ```verilog
   module emcr_band_selection (
       input [223:0][15:0] spectral_bands,
       output [79:0][15:0] selected_bands, // Redu√ß√£o de 80%
       output [7:0] band_indices
   );
   ```
   - **Justificativa**: Redu√ß√£o de 80% dos dados mantendo 99.7% de precis√£o
   - **Alternativa**: PCA (mais gen√©rica, maior custo computacional)

3. **Compressive Sensing Encoder** (baseada em **Lim et al., 2022**):
   ```verilog
   module cs_encoder (
       input [79:0][15:0] input_bands,
       output [39:0][15:0] compressed_data, // 50% compress√£o
       output sparse_matrix_indices
   );
   ```
   - **Justificativa**: Redu√ß√£o 50-70% de dados com reconstru√ß√£o <10ms
   - **Alternativa**: DCT compression (mais simples, menor taxa de compress√£o)

**Recursos FPGA Estimados**:
- DSPs: 45% (600 de 1340 dispon√≠veis)
- BRAMs: 60% (850 de 1418 dispon√≠veis)
- LUTs: 70% (240K de 343K dispon√≠veis)

#### 2.2 M√≥dulo de Processamento GPU

**Inspira√ß√£o**: **D√≠az et al., 2019** - 330 fps em Jetson TX2 com HyperLCA

**T√©cnicas Implementadas**:

1. **Decompressor Compressive Sensing CUDA** (baseada em **Lim et al., 2022**):
   ```cuda
   __global__ void cgne_reconstruction(
       float* compressed_data,
       float* sensing_matrix,
       float* reconstructed_image,
       int iterations
   ) {
       // Implementa√ß√£o CGNE otimizada
       // Explora√ß√£o de sparsity para redu√ß√£o computacional
   }
   ```
   - **Justificativa**: Complexidade O(n¬≥) mas paraleliz√°vel, <10ms lat√™ncia
   - **Alternativa**: OMP (Orthogonal Matching Pursuit) - menor precis√£o, mais r√°pido

2. **Processamento Multiescala CNN** (baseada em **TakuNet, 2025**):
   ```cuda
   // Implementa√ß√£o depth-wise convolutions
   __global__ void depthwise_conv3d(
       float* input_data,
       float* weights,
       float* output_data,
       int bands, int height, int width
   );
   ```
   - **Justificativa**: 37.685 par√¢metros, >650 fps, F1-score 0.943
   - **Alternativa**: CNN 3D tradicional (maior precis√£o, maior custo)

3. **Pipeline de Fus√£o Espacial-Espectral** (baseada em **UAV Review, 2024**):
   ```cuda
   __global__ void spatial_spectral_fusion(
       float* spatial_features,
       float* spectral_features,
       float* attention_weights,
       float* fused_output
   );
   ```
   - **Justificativa**: CNNs 3D superiores para dados UAV com mecanismos de aten√ß√£o
   - **Alternativa**: Processamento separado (menor qualidade, mais r√°pido)

**Otimiza√ß√µes GPU**:
- FP16 precision (redu√ß√£o 50% mem√≥ria)
- Tensor cores utilization
- Memory coalescing optimization
- Warp-level primitives

#### 2.3 M√≥dulo de Classifica√ß√£o CPU

**Inspira√ß√£o**: **Martins et al., 2019** - SVM com dist√¢ncia de Hamming

**T√©cnicas Implementadas**:

1. **Classificador SVM Otimizado**:
   ```cpp
   class OptimizedSVM {
       void hamming_distance_classification(
           const std::vector<float>& features,
           std::vector<uint8_t>& classification
       );
   };
   ```
   - **Justificativa**: 0.1ms/pixel, 99.7% precis√£o, implementa√ß√£o eficiente
   - **Alternativa**: Random Forest (mais robusto, maior lat√™ncia)

2. **Controle Adaptativo de Qualidade**:
   ```cpp
   class AdaptiveQualityController {
       void adjust_compression_ratio(float current_load);
       void select_processing_path(QualityRequirement req);
   };
   ```
   - **Justificativa**: Trade-off din√¢mico precis√£o vs recursos
   - **Alternativa**: Configura√ß√£o fixa (mais simples, menos otimizada)

---

### Fase 3: Integra√ß√£o e Otimiza√ß√£o do Sistema (3 meses)

#### 3.1 Implementa√ß√£o do Pipeline Heterog√™neo

**Arquitetura de Comunica√ß√£o**:
```cpp
class HeterogeneousPipeline {
    FPGAProcessor fpga_module;
    GPUProcessor gpu_module;
    CPUClassifier cpu_module;
    
    void process_frame(HyperspectralFrame& frame) {
        // Stage 1: FPGA preprocessing
        auto preprocessed = fpga_module.preprocess(frame);
        
        // Stage 2: GPU reconstruction and feature extraction
        auto features = gpu_module.extract_features(preprocessed);
        
        // Stage 3: CPU classification
        auto results = cpu_module.classify(features);
        
        // Feedback loop for optimization
        update_parameters(results.quality_metrics);
    }
};
```

**Sincroniza√ß√£o e Comunica√ß√£o**:
- **DMA transfers** entre FPGA e mem√≥ria compartilhada
- **CUDA streams** para overlap computation/communication
- **Lock-free queues** para comunica√ß√£o CPU-GPU

#### 3.2 Otimiza√ß√µes de Sistema

1. **Balanceamento de Carga Din√¢mico** (inspirada em **Computational Gap Analysis**):
   ```cpp
   class LoadBalancer {
       void distribute_workload(
           float cpu_utilization,
           float gpu_utilization,
           float fpga_utilization
       );
   };
   ```

2. **Gest√£o Inteligente de Energia** (baseada em **Hwang et al., 2011**):
   ```cpp
   class PowerManager {
       void adjust_clock_frequencies(PowerBudget budget);
       void enable_power_gating(IdleModules modules);
   };
   ```

---

### Fase 4: Valida√ß√£o e Otimiza√ß√£o Avan√ßada (2 meses)

#### 4.1 Valida√ß√£o Experimental

**Cen√°rios de Teste** (baseados em **Shin et al., 2024** e **D√≠az et al., 2019**):

1. **Agricultura de Precis√£o**:
   - UAV a 100m de altitude
   - √Årea de 1 hectare
   - Detec√ß√£o de estresse h√≠drico e nutricional

2. **Monitoramento Urbano**:
   - Classifica√ß√£o LULC em tempo real
   - Processamento de 30 fps cont√≠nuo

3. **Aplica√ß√£o de Emerg√™ncia**:
   - Detec√ß√£o de inc√™ndios florestais
   - Lat√™ncia cr√≠tica <100ms

**M√©tricas de Valida√ß√£o**:
- **Performance**: Compara√ß√£o com baseline single-core
- **Efici√™ncia energ√©tica**: Compara√ß√£o com implementa√ß√£o CPU pura
- **Precis√£o**: Valida√ß√£o contra ground truth
- **Robustez**: Teste em condi√ß√µes variadas

#### 4.2 Otimiza√ß√µes Avan√ßadas

1. **Auto-tuning de Par√¢metros**:
   ```cpp
   class AutoTuner {
       void optimize_compression_ratio();
       void tune_classifier_parameters();
       void adjust_pipeline_parameters();
   };
   ```

2. **Predi√ß√£o de Workload**:
   ```cpp
   class WorkloadPredictor {
       void predict_scene_complexity(const Frame& frame);
       void adjust_processing_strategy();
   };
   ```

---

## üîß M√≥dulos Detalhados de Implementa√ß√£o

### M√≥dulo 1: FPGA Preprocessing Engine

**Componentes**:
- **Radiometric Corrector**: ELM implementation
- **Band Selector**: EMCR algorithm
- **CS Encoder**: Sparse matrix operations
- **DMA Controller**: High-speed data transfer

**Justificativa T√©cnica**:
Baseado em **Hwang et al. (2011)**, o pr√©-processamento consome 91% do tempo computacional. Implementa√ß√£o em FPGA oferece:
- **43.5x** melhoria energ√©tica vs CPU
- **Paralelismo massivo** para opera√ß√µes matriciais
- **Lat√™ncia determin√≠stica** essencial para tempo real

**Alternativas Consideradas**:
- **GPU preprocessing**: Mais flex√≠vel, maior consumo energ√©tico
- **CPU multicore**: Mais simples, performance insuficiente

### M√≥dulo 2: GPU Reconstruction & Feature Extraction

**Componentes**:
- **CGNE Solver**: Compressive sensing reconstruction
- **3D CNN Engine**: Feature extraction otimizada
- **Attention Mechanism**: Spatial-spectral fusion
- **Memory Manager**: Otimiza√ß√£o de bandwidth

**Justificativa T√©cnica**:
Baseado em **D√≠az et al. (2019)** e **Lim et al. (2022)**:
- **330 fps** demonstrados em Jetson TX2
- **Paraleliza√ß√£o massiva** para opera√ß√µes matriciais
- **FP16 precision** reduz uso de mem√≥ria em 50%

**Alternativas Consideradas**:
- **CPU reconstruction**: Inadequado para tempo real
- **FPGA fixed-point**: Menor flexibilidade, maior desenvolvimento

### M√≥dulo 3: CPU Classification & Control

**Componentes**:
- **SVM Classifier**: Hamming distance optimization
- **Quality Controller**: Adaptive parameters
- **System Monitor**: Performance metrics
- **Communication Manager**: Inter-module coordination

**Justificativa T√©cnica**:
Baseado em **Martins et al. (2019)**:
- **0.1ms/pixel** classifica√ß√£o
- **99.7% precis√£o** com recursos limitados
- **Flexibilidade** para algoritmos adaptativos

**Alternativas Consideradas**:
- **GPU classification**: Maior throughput, menos flexibilidade
- **FPGA hardcoded**: Maior efici√™ncia, menor adaptabilidade

---

## üìä M√©tricas de Performance Esperadas

### Targets de Performance

| M√©trica | Target | Baseline Atual | Melhoria Esperada |
|---------|--------|----------------|-------------------|
| **Throughput** | 100 fps | 15 fps | 6.7x |
| **Lat√™ncia** | <50ms | 200ms | 4x |
| **Consumo** | 15W | 45W | 3x |
| **Precis√£o** | >95% | 92% | +3% |
| **Taxa Compress√£o** | 10:1 | 3:1 | 3.3x |

### Justificativas das Metas

**Throughput (100 fps)**:
- **D√≠az et al.**: 330 fps em Jetson TX2
- **Target conservador**: Considerando overhead de integra√ß√£o

**Lat√™ncia (<50ms)**:
- **Lim et al.**: <10ms para reconstru√ß√£o
- **Martins et al.**: 0.1ms/pixel para classifica√ß√£o
- **Overhead**: Comunica√ß√£o entre m√≥dulos

**Consumo (15W)**:
- **Hwang et al.**: 43.5x melhoria energ√©tica
- **Plataforma embarcada**: Restri√ß√µes de pot√™ncia

---

## üõ†Ô∏è Ferramentas e Tecnologias

### Desenvolvimento FPGA
- **Xilinx Vivado HLS**: S√≠ntese de alto n√≠vel
- **Xilinx Vitis**: Acelera√ß√£o de aplica√ß√µes
- **SystemC**: Modelagem de sistema

### Desenvolvimento GPU
- **CUDA Toolkit 12.0**: Programming model
- **cuDNN**: Deep learning primitives
- **TensorRT**: Inference optimization

### Desenvolvimento CPU
- **ARM Compute Library**: Otimiza√ß√µes ARM
- **OpenMP**: Paraleliza√ß√£o CPU
- **NEON intrinsics**: Otimiza√ß√µes SIMD

### Integra√ß√£o
- **OpenCL**: Programa√ß√£o heterog√™nea
- **ROS2**: Framework de comunica√ß√£o
- **Docker**: Containeriza√ß√£o

---

## üéØ Cronograma Detalhado (11 meses)

### Meses 1-2: An√°lise e Baseline
- Semana 1-2: Setup ambiente e profiling tools
- Semana 3-4: An√°lise sistem√°tica de algoritmos
- Semana 5-6: Implementa√ß√£o baseline single-core
- Semana 7-8: Medi√ß√µes detalhadas e relat√≥rio

### Meses 3-6: Implementa√ß√£o Core
- M√™s 3: M√≥dulo FPGA preprocessing
- M√™s 4: M√≥dulo GPU processing
- M√™s 5: M√≥dulo CPU classification
- M√™s 6: Integra√ß√£o inicial dos m√≥dulos

### Meses 7-9: Integra√ß√£o e Otimiza√ß√£o
- M√™s 7: Pipeline heterog√™neo completo
- M√™s 8: Otimiza√ß√µes de comunica√ß√£o
- M√™s 9: Balanceamento e power management

### Meses 10-11: Valida√ß√£o e Refinamento
- M√™s 10: Valida√ß√£o experimental extensiva
- M√™s 11: Auto-tuning e otimiza√ß√µes finais

---

## üèÜ Contribui√ß√µes Esperadas

### T√©cnicas
1. **Pipeline heterog√™neo otimizado** para processamento hiperespectral
2. **Integra√ß√£o de compressive sensing** em sistemas embarcados
3. **Metodologia de codesign** para aplica√ß√µes hiperespectrais
4. **Algoritmos adaptativos** para trade-off qualidade vs recursos

### M√©tricas
1. **Redu√ß√£o de consumo**: 3x comparado ao estado da arte
2. **Redu√ß√£o de lat√™ncia**: 4x comparado ao baseline
3. **Melhoria de throughput**: 6.7x para aplica√ß√µes em tempo real
4. **Manuten√ß√£o de precis√£o**: >95% com recursos limitados

Este sistema heterog√™neo proposto combina as melhores t√©cnicas identificadas na revis√£o bibliogr√°fica, oferecendo uma solu√ß√£o completa e otimizada para processamento hiperespectral embarcado com valida√ß√£o experimental robusta.