%intro.tex
FPGA (Field Programmable Gate Array)はユーザによって回路の再構成が可能なLSI (Large Scale Integration)であり，目的の処理をハードウェアとして実装可能なデバイスである\cite{bib:fpga}．
近年FPGAの大容量化，高性能化によって大規模な回路が実現可能になった\cite{bib:fpga}．これによりFPGAは自動運転を始めとする組込み分野での利用増加が期待されている．

FPGAを用いたハードウェア開発はHDL (Hardware Description Language)によるRTL (Register Transfer Level)設計が広く用いられている．RTLはFPGA上に構成する回路の信号の流れや制御構造を直接設計できる一方，動作検証やデバックが難しく，短期間で複雑な処理の開発は困難である\cite{bib:fpga}．
そのため，FPGAによる開発期間を短縮する方法として，専用ハードウェアとプロセッサを用いたソフトウェアによる処理を組み合わせる方法が考えられる．FPGA上のハードウェアリソースを用いて実装するプロセッサのことをソフトコアプロセッサという．ソフトコアプロセッサは柔軟性が高く，プロセッサの構成を変更することによって処理対象のアプリケーションに特化させることができる．プロセッサの構成変更によって異なるアプリケーションへの対応も可能なため，開発期間の短縮が期待できる．
専用ハードウェアを開発する場合は，回路で実行する処理に対して最適な回路の設計を行うことによって高性能な回路を実現できるが，新たに回路を設計する必要があるため開発のコストが高い．一方，ソフトコアプロセッサでは処理をソフトウェアで記述できるため開発コストを抑えることができるがアプリケーション専用の回路としての最適化することができないため，性能は専用ハードウェアに比べて低い．
組込みシステムを開発する上で高い性能が求められる処理を専用ハードウェアで行い，高い性能が必要でない処理をソフトコアプロセッサで行うことによって，すべての処理を専用ハードウェアで開発する場合と比べて開発期間を短縮でき，ソフトコアプロセッサの性能を向上させることができれば専用ハードウェアを削減でき開発コストを抑えることができる．
%一般的に組込みシステムではそのコストやサイズ，消費電力などに制限があるためハードウェア資源に制約があることが多く，メモリバンド幅が限られることからメモリシステムの性能が高くないことが多い．メモリシステムの性能が低いと演算性能を高くしてもメモリアクセスに時間がかかり，結果としてシステム全体の性能はメモリシステムの性能によって左右される\cite{bib:2}．
%そこで，ソフトコアプロセッサによる処理を考える．すべての処理を専用ハードウェア回路で行うのではなく，高い性能の求められない汎用的な処理についてはソフトコアプロセッサにて行うことにより開発する専用ハードウェア回路を削減でき，ソフトコアプロセッサの性能が向上して専用ハードウェア回路を削減しても求められた性能に達することができればハードウェアの開発コストを抑えることができる．

組込み分野ではAI技術に注目が集まっている．独立行政法人情報処理推進機構の調査によると，将来強化/新たに獲得したい技術として組込み/IoT関連企業の46\%がAI技術を挙げている\cite{bib:ipa}．また，近年自動運転システムへのAI技術の応用など組み込む分野における画像認識などの画像処理を行う機会が増加している．
画像処理では画像を構成する画素に対して同じ処理を行うようなものが多い．このように複数のデータに対して同じ処理を行う場合，データを1つずつ処理するのではなく，データを分割して並列に処理することで処理の高速化が可能である．データ並列処理の方法として単一命令で複数データの処理を行うSIMD (Single Instruction, Multiple Data)がある\cite{bib:simd_mimd}．
%このように複数のデータに対して同じ演算を行う処理については，単一命令で複数データの処理を行うSIMD (Single Instruction, Multiple Data)や，複数命令を並列に実行するMIMD (Multiple Instruction, Multiple Data)による並列処理で高速化が可能である\cite{bib:simd_mimd}．
%MIMDは複数の制御を並列化することができるため，異なる処理を同時に実行するアプリケーションでは有効である．しかし，プロセッサに複数の制御ユニットをもたせる必要があるためSIMDと比較するとハードウェアのコストが大きくなる．一方SIMDは単一の制御ユニットで複数の演算ユニットを並列動作させるため制御ユニットのコストは低くなる．
%データ並列処理では複数のデータに対して同じ処理を実行するためSIMDによって並列処理が可能である．
SIMDによるデータ並列処理を行う場合，1命令で複数のデータを扱うSIMD命令によって処理を行う．ソフトコアプロセッサでSIMD命令によるデータ並列処理を行う場合，ソフトコアプロセッサはFPGA上で構成されているため自由にその構成を変更することができる．そのためプロセッサにおけるSIMD演算器の数を変更することによって性能の変更が可能で，目的の処理能力をもったプロセッサの実現が可能である．しかし，演算性能を上げるために演算器数を変更するとそれに応じた機械語コードを作り直す必要がある．異なる同時演算数でも同一の機械語コードを利用可能とするためには，機械語コードが同時演算数に依存しないスケーラブルなベクトル拡張が必要である．スケーラブルなベクトル拡張によって機械語コードを変更することなく状況に応じ，容易に同時演算数を増やし高性能化することが可能となる．

スケーラブルなベクトル拡張を実現したものとしてオープンな命令セットアーキテクチャであるRISC-V\cite{bib:risc-v}をベクトル拡張したベクトル拡張付きRISC-Vが開発されている\cite{bib:kimura}．ベクトル拡張付きRISC-Vは組込み機器に広く用いられているARM (Advanced RISC Machine)のベクトル拡張であるARM SVE (Scalable Vector Extension)\cite{bib:arm_sve}の命令セットを参考に組み込み向けにRISC-Vに拡張したものである．しかし，ベクトル拡張付きRISC-Vに対応したコンパイラが存在していない．そのため，ベクトル拡張付きRISC-Vのアセンブリコードを得るためには直接アセンブリコードの記述を行う必要があり，目的の処理を行うためのアセンブリコードを得ることが容易ではない．

そこで解決策としてベクトル拡張付きRISC-Vのベクトル命令のアセンブリコードを得るためのコンパイラの実現方法を検討した．ベクトル拡張付きRISC-Vに対応したコンパイラを実現できれば，C言語等の高水準言語からベクトル命令によるアセンブリコードを得ることができ，ソフトウェアの開発が行いやすくなる．
ベクトル拡張付きRISC-Vのアセンブリコードを得るコンパイラの実現のためにコンパイラ基盤であるLLVM\cite{bib:llvm}を用いる．LLVMはコンパイラの各機能がモジュール化されており，既存機能の再利用が可能なためコンパイラのすべての機能を開発する必要がない．また，ベクトル拡張付きRISC-Vのアセンブリコードを得るためにはソースコードのループ処理をベクトル命令に対応した形式に変換する必要がある．LLVMにはループを自動でベクトル命令に対した形式に変換する自動ベクトル化機能が既に備わっている．この機能を利用してベクトル拡張付きRISC-Vの命令の生成を行う．

本論文では，第2章で現在のベクトル拡張付きRISC-Vプロセッサについて述べる．第3章でベクトル拡張付きRISC-V命令の生成のために利用したコンパイラ基盤であるLLVMについて述べる．第4章で実際に命令生成のための実装について述べる．第5章では実際のソースコードからアセンブリコードの出力を行った結果について述べる．そして最後に第6章で本論文のまとめと課題について述べる．