Fitter report for LamCor
Mon Jan 12 09:04:39 2015
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Mon Jan 12 09:04:39 2015      ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                   ; LamCor                                     ;
; Top-level Entity Name           ; top                                        ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CGXFC5C6F27C7                             ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 263 / 29,080 ( < 1 % )                     ;
; Total registers                 ; 127                                        ;
; Total pins                      ; 3 / 364 ( < 1 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 16,896 / 4,567,040 ( < 1 % )               ;
; Total DSP Blocks                ; 0 / 150 ( 0 % )                            ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                              ;
; Total PLLs                      ; 1 / 12 ( 8 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC5C6F27C7                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.69        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  23.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; TX       ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------+------------------+-----------------------+
; Node                                                                       ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------+------------------+-----------------------+
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                    ;                  ;                       ;
; async_transmitter:inst9|TxD_state[2]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; async_transmitter:inst9|TxD_state[2]~DUPLICATE     ;                  ;                       ;
; j1:inst|dsp[0]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|dsp[0]~DUPLICATE                           ;                  ;                       ;
; j1:inst|regfile_16_16_r_w:dstack|store~0                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|regfile_16_16_r_w:dstack|store~0DUPLICATE  ;                  ;                       ;
; j1:inst|regfile_16_16_r_w:dstack|store~10                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|regfile_16_16_r_w:dstack|store~10DUPLICATE ;                  ;                       ;
; j1:inst|regfile_16_16_r_w:dstack|store~11                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|regfile_16_16_r_w:dstack|store~11DUPLICATE ;                  ;                       ;
; j1:inst|regfile_16_16_r_w:dstack|store~12                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|regfile_16_16_r_w:dstack|store~12DUPLICATE ;                  ;                       ;
; j1:inst|regfile_16_16_r_w:rstack|store~0                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|regfile_16_16_r_w:rstack|store~0DUPLICATE  ;                  ;                       ;
; j1:inst|rsp[0]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|rsp[0]~DUPLICATE                           ;                  ;                       ;
; j1:inst|rsp[2]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|rsp[2]~DUPLICATE                           ;                  ;                       ;
; j1:inst|st0[0]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|st0[0]~DUPLICATE                           ;                  ;                       ;
; j1:inst|st0[1]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|st0[1]~DUPLICATE                           ;                  ;                       ;
; j1:inst|st0[2]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|st0[2]~DUPLICATE                           ;                  ;                       ;
; j1:inst|st0[4]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|st0[4]~DUPLICATE                           ;                  ;                       ;
; j1:inst|st0[6]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|st0[6]~DUPLICATE                           ;                  ;                       ;
; j1:inst|st0[7]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|st0[7]~DUPLICATE                           ;                  ;                       ;
; j1:inst|st0[8]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|st0[8]~DUPLICATE                           ;                  ;                       ;
; j1:inst|st0[9]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|st0[9]~DUPLICATE                           ;                  ;                       ;
; j1:inst|st0[10]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|st0[10]~DUPLICATE                          ;                  ;                       ;
; j1:inst|st0[11]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|st0[11]~DUPLICATE                          ;                  ;                       ;
; j1:inst|st0[12]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|st0[12]~DUPLICATE                          ;                  ;                       ;
; j1:inst|st0[13]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|st0[13]~DUPLICATE                          ;                  ;                       ;
; j1:inst|st0[14]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; j1:inst|st0[14]~DUPLICATE                          ;                  ;                       ;
+----------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 564 ) ; 0.00 % ( 0 / 564 )         ; 0.00 % ( 0 / 564 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 564 ) ; 0.00 % ( 0 / 564 )         ; 0.00 % ( 0 / 564 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 557 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 7 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/mflamer/Dropbox/LambdaCore/Quartus/output_files/LamCor.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 263 / 29,080       ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 263                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 278 / 29,080       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 34                 ;       ;
;         [b] ALMs used for LUT logic                         ; 225                ;       ;
;         [c] ALMs used for registers                         ; 19                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 15 / 29,080        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 29,080         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 34 / 2,908         ; 1 %   ;
;     -- Logic LABs                                           ; 34                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 387                ;       ;
;     -- 7 input functions                                    ; 17                 ;       ;
;     -- 6 input functions                                    ; 123                ;       ;
;     -- 5 input functions                                    ; 58                 ;       ;
;     -- 4 input functions                                    ; 65                 ;       ;
;     -- <=3 input functions                                  ; 124                ;       ;
; Combinational ALUT usage for route-throughs                 ; 10                 ;       ;
; Dedicated logic registers                                   ; 127                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 105 / 58,160       ; < 1 % ;
;         -- Secondary logic registers                        ; 22 / 58,160        ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 105                ;       ;
;         -- Routing optimization registers                   ; 22                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 3 / 364            ; < 1 % ;
;     -- Clock pins                                           ; 1 / 14             ; 7 %   ;
;     -- Dedicated input pins                                 ; 0 / 23             ; 0 %   ;
;                                                             ;                    ;       ;
; Global signals                                              ; 1                  ;       ;
; M10K blocks                                                 ; 4 / 446            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 16,896 / 4,567,040 ; < 1 % ;
; Total block memory implementation bits                      ; 40,960 / 4,567,040 ; < 1 % ;
; Total DSP Blocks                                            ; 0 / 150            ; 0 %   ;
; Fractional PLLs                                             ; 1 / 6              ; 17 %  ;
; Global clocks                                               ; 1 / 16             ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88             ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 12             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Hard IPs                                                    ; 0 / 2              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6              ; 0 %   ;
; Channel PLLs                                                ; 0 / 6              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.4% / 0.4% / 0.4% ;       ;
; Peak interconnect usage (total/H/V)                         ; 8.8% / 9.0% / 8.2% ;       ;
; Maximum fan-out                                             ; 167                ;       ;
; Highest non-global fan-out                                  ; 54                 ;       ;
; Total fan-out                                               ; 2217               ;       ;
; Average fan-out                                             ; 4.11               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 263 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 263                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 278 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 34                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 225                   ; 0                              ;
;         [c] ALMs used for registers                         ; 19                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 15 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 29080 ( 0 % )     ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 34 / 2908 ( 1 % )     ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 34                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 387                   ; 0                              ;
;     -- 7 input functions                                    ; 17                    ; 0                              ;
;     -- 6 input functions                                    ; 123                   ; 0                              ;
;     -- 5 input functions                                    ; 58                    ; 0                              ;
;     -- 4 input functions                                    ; 65                    ; 0                              ;
;     -- <=3 input functions                                  ; 124                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 10                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 105 / 58160 ( < 1 % ) ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 22 / 58160 ( < 1 % )  ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 105                   ; 0                              ;
;         -- Routing optimization registers                   ; 22                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 2                     ; 1                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 16896                 ; 0                              ;
; Total block memory implementation bits                      ; 40960                 ; 0                              ;
; M10K block                                                  ; 4 / 446 ( < 1 % )     ; 0 / 446 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 1 / 116 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 131                   ; 0                              ;
;     -- Registered Input Connections                         ; 127                   ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 131                            ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 2292                  ; 163                            ;
;     -- Registered Connections                               ; 671                   ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 131                            ;
;     -- hard_block:auto_generated_inst                       ; 131                   ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 2                     ; 1                              ;
;     -- Output Ports                                         ; 1                     ; 1                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clock ; R20   ; 5B       ; 68           ; 22           ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; reset ; AB24  ; 5A       ; 68           ; 12           ; 54           ; 54                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; TX   ; L9    ; 8A       ; 18           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 32 ( 3 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 32 ( 3 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA23     ; 172        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 187        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB25     ; 189        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 199        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 64         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ; 59         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC23     ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC24     ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ; 193        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD7      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 350        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B26      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 356        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 372        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D26      ; 227        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E24      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E25      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 366        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F22      ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F24      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 364        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G25      ; 223        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 347        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 349        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 355        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H20      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H23      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H24      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 225        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 365        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 217        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; TX                              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L23      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 345        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M25      ; 226        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 218        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 210        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P12      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P21      ; 206        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P22      ; 208        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 192        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; clock                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 194        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 196        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 204        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 188        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 181        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U25      ; 211        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 213        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V23      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 197        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 57         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 209        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 55         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 180        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ; 203        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 205        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                              ;
+---------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                   ;                            ;
+---------------------------------------------------------------------------------------------------+----------------------------+
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                   ; Fractional PLL             ;
;     -- PLL Location                                                                               ; FRACTIONALPLL_X68_Y1_N0    ;
;     -- PLL Feedback clock type                                                                    ; none                       ;
;     -- PLL Bandwidth                                                                              ; Auto (Low)                 ;
;         -- PLL Bandwidth Range                                                                    ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                  ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                 ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                          ; 400.0 MHz                  ;
;     -- PLL Operation Mode                                                                         ; Direct                     ;
;     -- PLL Freq Min Lock                                                                          ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                          ; 87.500000 MHz              ;
;     -- PLL Enable                                                                                 ; On                         ;
;     -- PLL Fractional Division                                                                    ; 0 / 4294967296             ;
;     -- M Counter                                                                                  ; 8                          ;
;     -- N Counter                                                                                  ; 1                          ;
;     -- PLL Refclk Select                                                                          ;                            ;
;             -- PLL Refclk Select Location                                                         ; PLLREFCLKSELECT_X68_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                 ; clk_2                      ;
;             -- PLL Reference Clock Input 1 source                                                 ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                    ; N/A                        ;
;             -- CORECLKIN source                                                                   ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                 ; N/A                        ;
;             -- PLLIQCLKIN source                                                                  ; N/A                        ;
;             -- RXIQCLKIN source                                                                   ; N/A                        ;
;             -- CLKIN(0) source                                                                    ; N/A                        ;
;             -- CLKIN(1) source                                                                    ; N/A                        ;
;             -- CLKIN(2) source                                                                    ; clock~input                ;
;             -- CLKIN(3) source                                                                    ; N/A                        ;
;     -- PLL Output Counter                                                                         ;                            ;
;         -- pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                             ; 10.0 MHz                   ;
;             -- Output Clock Location                                                              ; PLLOUTPUTCOUNTER_X68_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                             ; Off                        ;
;             -- Duty Cycle                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                          ; 40                         ;
;             -- C Counter PH Mux PRST                                                              ; 0                          ;
;             -- C Counter PRST                                                                     ; 1                          ;
;                                                                                                   ;                            ;
+---------------------------------------------------------------------------------------------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                         ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------+--------------+
; |top                                         ; 262.5 (26.8)         ; 277.5 (26.8)                     ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 387 (29)            ; 127 (0)                   ; 0 (0)         ; 16896             ; 4     ; 0          ; 3    ; 0            ; |top                                                                                        ; work         ;
;    |async_transmitter:inst9|                 ; 16.7 (8.7)           ; 17.8 (9.8)                       ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (15)             ; 29 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|async_transmitter:inst9                                                                ; work         ;
;       |BaudTickGen:tickgen|                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|async_transmitter:inst9|BaudTickGen:tickgen                                            ; work         ;
;    |j1:inst|                                 ; 218.8 (198.0)        ; 232.9 (208.6)                    ; 14.1 (10.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 327 (300)           ; 98 (59)                   ; 0 (0)         ; 16896             ; 4     ; 0          ; 0    ; 0            ; |top|j1:inst                                                                                ; work         ;
;       |altsyncram:ram_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|j1:inst|altsyncram:ram_rtl_0                                                           ; work         ;
;          |altsyncram_36r1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated                            ; work         ;
;       |altsyncram:ram_rtl_1|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|j1:inst|altsyncram:ram_rtl_1                                                           ; work         ;
;          |altsyncram_36r1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated                            ; work         ;
;       |regfile_16_16_r_w:dstack|             ; 11.1 (11.1)          ; 13.3 (13.3)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 21 (21)                   ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |top|j1:inst|regfile_16_16_r_w:dstack                                                       ; work         ;
;          |altsyncram:store_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |top|j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0                                ; work         ;
;             |altsyncram_4ka1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |top|j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated ; work         ;
;       |regfile_16_16_r_w:rstack|             ; 9.8 (9.8)            ; 11.0 (11.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 18 (18)                   ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |top|j1:inst|regfile_16_16_r_w:rstack                                                       ; work         ;
;          |altsyncram:store_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |top|j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0                                ; work         ;
;             |altsyncram_4ka1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |top|j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated ; work         ;
;    |pll:inst2|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|pll:inst2                                                                              ; pll          ;
;       |pll_0002:pll_inst|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|pll:inst2|pll_0002:pll_inst                                                            ; pll          ;
;          |altera_pll:altera_pll_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i                                    ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                  ;
+-------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name  ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; TX    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clock ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                         ;
+----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------+-------------------+---------+
; clock                                                    ;                   ;         ;
; reset                                                    ;                   ;         ;
;      - j1:inst|st0[0]                                    ; 1                 ; 0       ;
;      - j1:inst|st0[1]                                    ; 1                 ; 0       ;
;      - j1:inst|st0[2]                                    ; 1                 ; 0       ;
;      - j1:inst|st0[3]                                    ; 1                 ; 0       ;
;      - j1:inst|st0[4]                                    ; 1                 ; 0       ;
;      - j1:inst|st0[5]                                    ; 1                 ; 0       ;
;      - j1:inst|st0[6]                                    ; 1                 ; 0       ;
;      - j1:inst|st0[7]                                    ; 1                 ; 0       ;
;      - j1:inst|st0[8]                                    ; 1                 ; 0       ;
;      - j1:inst|st0[14]                                   ; 1                 ; 0       ;
;      - j1:inst|st0[15]                                   ; 1                 ; 0       ;
;      - j1:inst|regfile_16_16_r_w:dstack|store~0          ; 1                 ; 0       ;
;      - j1:inst|regfile_16_16_r_w:rstack|store~0          ; 1                 ; 0       ;
;      - j1:inst|reboot                                    ; 1                 ; 0       ;
;      - j1:inst|st0[9]                                    ; 1                 ; 0       ;
;      - j1:inst|st0[10]                                   ; 1                 ; 0       ;
;      - j1:inst|st0[11]                                   ; 1                 ; 0       ;
;      - j1:inst|st0[12]                                   ; 1                 ; 0       ;
;      - j1:inst|st0[13]                                   ; 1                 ; 0       ;
;      - j1:inst|dsp[0]                                    ; 1                 ; 0       ;
;      - j1:inst|dsp[1]                                    ; 1                 ; 0       ;
;      - j1:inst|dsp[2]                                    ; 1                 ; 0       ;
;      - j1:inst|dsp[3]                                    ; 1                 ; 0       ;
;      - j1:inst|rsp[0]                                    ; 1                 ; 0       ;
;      - j1:inst|rsp[1]                                    ; 1                 ; 0       ;
;      - j1:inst|rsp[2]                                    ; 1                 ; 0       ;
;      - j1:inst|rsp[3]                                    ; 1                 ; 0       ;
;      - j1:inst|pc[0]                                     ; 1                 ; 0       ;
;      - j1:inst|pc[1]                                     ; 1                 ; 0       ;
;      - j1:inst|pc[2]                                     ; 1                 ; 0       ;
;      - j1:inst|pc[3]                                     ; 1                 ; 0       ;
;      - j1:inst|pc[4]                                     ; 1                 ; 0       ;
;      - j1:inst|pc[5]                                     ; 1                 ; 0       ;
;      - j1:inst|pc[6]                                     ; 1                 ; 0       ;
;      - j1:inst|pc[7]                                     ; 1                 ; 0       ;
;      - j1:inst|pc[8]                                     ; 1                 ; 0       ;
;      - j1:inst|st0[13]~DUPLICATE                         ; 1                 ; 0       ;
;      - j1:inst|st0[12]~DUPLICATE                         ; 1                 ; 0       ;
;      - j1:inst|st0[11]~DUPLICATE                         ; 1                 ; 0       ;
;      - j1:inst|st0[10]~DUPLICATE                         ; 1                 ; 0       ;
;      - j1:inst|st0[9]~DUPLICATE                          ; 1                 ; 0       ;
;      - j1:inst|regfile_16_16_r_w:dstack|store~0DUPLICATE ; 1                 ; 0       ;
;      - j1:inst|st0[14]~DUPLICATE                         ; 1                 ; 0       ;
;      - j1:inst|st0[8]~DUPLICATE                          ; 1                 ; 0       ;
;      - j1:inst|st0[4]~DUPLICATE                          ; 1                 ; 0       ;
;      - j1:inst|st0[6]~DUPLICATE                          ; 1                 ; 0       ;
;      - j1:inst|st0[7]~DUPLICATE                          ; 1                 ; 0       ;
;      - j1:inst|st0[1]~DUPLICATE                          ; 1                 ; 0       ;
;      - j1:inst|st0[0]~DUPLICATE                          ; 1                 ; 0       ;
;      - j1:inst|st0[2]~DUPLICATE                          ; 1                 ; 0       ;
;      - j1:inst|regfile_16_16_r_w:rstack|store~0DUPLICATE ; 1                 ; 0       ;
;      - j1:inst|dsp[0]~DUPLICATE                          ; 1                 ; 0       ;
;      - j1:inst|rsp[0]~DUPLICATE                          ; 1                 ; 0       ;
;      - j1:inst|rsp[2]~DUPLICATE                          ; 1                 ; 0       ;
+----------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------+----------------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location                   ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+----------------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; async_transmitter:inst9|Equal0~0                                          ; MLABCELL_X37_Y30_N36       ; 25      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; async_transmitter:inst9|TxD_shift[0]~1                                    ; MLABCELL_X37_Y30_N33       ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; j1:inst|Equal1~0                                                          ; LABCELL_X40_Y27_N21        ; 35      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a15 ; M10K_X39_Y27_N0            ; 42      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; j1:inst|d_out[0]~0                                                        ; MLABCELL_X37_Y27_N33       ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; j1:inst|dstkW                                                             ; LABCELL_X40_Y27_N0         ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; j1:inst|ram~0                                                             ; MLABCELL_X37_Y27_N18       ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; j1:inst|regfile_16_16_r_w:dstack|store~33                                 ; LABCELL_X35_Y27_N18        ; 19      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; j1:inst|regfile_16_16_r_w:rstack|store~24                                 ; LABCELL_X40_Y27_N18        ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; j1:inst|rstkW~0                                                           ; LABCELL_X40_Y27_N57        ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; j1:inst|st0[13]~7                                                         ; LABCELL_X35_Y29_N27        ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]        ; PLLOUTPUTCOUNTER_X68_Y5_N1 ; 131     ; Clock                   ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; reset                                                                     ; PIN_AB24                   ; 54      ; Async. clear            ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------+----------------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                     ;
+--------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                               ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X68_Y5_N1 ; 131     ; Global Clock         ; GCLK5            ; --                        ;
+--------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                ;
+------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------+---------+
; reset~input                                                                                          ; 54      ;
; j1:inst|Mux0~0                                                                                       ; 52      ;
; j1:inst|st0sel[1]~0                                                                                  ; 50      ;
; j1:inst|regfile_16_16_r_w:dstack|store~0                                                             ; 46      ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a15                            ; 42      ;
; j1:inst|Equal1~0                                                                                     ; 35      ;
; j1:inst|st0[3]                                                                                       ; 33      ;
; j1:inst|Decoder0~0                                                                                   ; 31      ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a9                             ; 27      ;
; j1:inst|st0[1]~DUPLICATE                                                                             ; 26      ;
; async_transmitter:inst9|Equal0~0                                                                     ; 25      ;
; j1:inst|st0sel[4]~2                                                                                  ; 21      ;
; j1:inst|st0[0]                                                                                       ; 21      ;
; j1:inst|_st0[3]~1                                                                                    ; 20      ;
; j1:inst|regfile_16_16_r_w:dstack|store~33                                                            ; 19      ;
; j1:inst|st0[0]~DUPLICATE                                                                             ; 18      ;
; ~GND                                                                                                 ; 18      ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a14                            ; 18      ;
; j1:inst|st0[2]                                                                                       ; 17      ;
; j1:inst|st0[15]                                                                                      ; 17      ;
; j1:inst|regfile_16_16_r_w:rstack|store~24                                                            ; 16      ;
; j1:inst|regfile_16_16_r_w:dstack|store~22                                                            ; 16      ;
; j1:inst|regfile_16_16_r_w:dstack|store~21                                                            ; 16      ;
; j1:inst|regfile_16_16_r_w:dstack|store~17                                                            ; 16      ;
; j1:inst|regfile_16_16_r_w:rstack|store~0DUPLICATE                                                    ; 15      ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a13                            ; 15      ;
; j1:inst|st0[2]~DUPLICATE                                                                             ; 14      ;
; j1:inst|regfile_16_16_r_w:dstack|store~30                                                            ; 14      ;
; j1:inst|regfile_16_16_r_w:dstack|store~27                                                            ; 14      ;
; j1:inst|regfile_16_16_r_w:dstack|store~20                                                            ; 14      ;
; j1:inst|regfile_16_16_r_w:dstack|store~19                                                            ; 14      ;
; j1:inst|Equal0~17                                                                                    ; 13      ;
; j1:inst|regfile_16_16_r_w:dstack|store~28                                                            ; 13      ;
; j1:inst|st0[1]                                                                                       ; 13      ;
; j1:inst|regfile_16_16_r_w:dstack|store~18                                                            ; 13      ;
; j1:inst|LessThan1~14                                                                                 ; 12      ;
; j1:inst|regfile_16_16_r_w:dstack|store~32                                                            ; 12      ;
; j1:inst|regfile_16_16_r_w:dstack|store~31                                                            ; 12      ;
; j1:inst|st0sel[3]~1                                                                                  ; 12      ;
; j1:inst|Mux2~0                                                                                       ; 12      ;
; j1:inst|regfile_16_16_r_w:dstack|store~25                                                            ; 12      ;
; j1:inst|st0[5]                                                                                       ; 12      ;
; j1:inst|st0[9]~DUPLICATE                                                                             ; 11      ;
; j1:inst|st0[10]~DUPLICATE                                                                            ; 11      ;
; j1:inst|st0[13]~DUPLICATE                                                                            ; 11      ;
; j1:inst|_st0[3]~15                                                                                   ; 11      ;
; j1:inst|regfile_16_16_r_w:dstack|store~26                                                            ; 11      ;
; j1:inst|regfile_16_16_r_w:dstack|store~24                                                            ; 11      ;
; j1:inst|regfile_16_16_r_w:dstack|store~23                                                            ; 11      ;
; j1:inst|d_out_start                                                                                  ; 11      ;
; j1:inst|st0[4]~DUPLICATE                                                                             ; 10      ;
; j1:inst|st0[13]~7                                                                                    ; 10      ;
; j1:inst|_st0[3]~14                                                                                   ; 10      ;
; j1:inst|regfile_16_16_r_w:dstack|store~29                                                            ; 10      ;
; j1:inst|_pc[8]~1                                                                                     ; 9       ;
; j1:inst|_pc[8]~0                                                                                     ; 9       ;
; j1:inst|LessThan0~0                                                                                  ; 9       ;
; j1:inst|st0[12]                                                                                      ; 9       ;
; j1:inst|st0[7]~DUPLICATE                                                                             ; 8       ;
; j1:inst|st0[8]~DUPLICATE                                                                             ; 8       ;
; j1:inst|st0[14]~DUPLICATE                                                                            ; 8       ;
; j1:inst|st0[11]~DUPLICATE                                                                            ; 8       ;
; j1:inst|d_out[0]~0                                                                                   ; 8       ;
; async_transmitter:inst9|TxD_state[3]                                                                 ; 8       ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a10                            ; 8       ;
; j1:inst|st0[6]~DUPLICATE                                                                             ; 7       ;
; j1:inst|LessThan0~1                                                                                  ; 7       ;
; j1:inst|_st0[3]~5                                                                                    ; 7       ;
; async_transmitter:inst9|TxD_shift[0]~1                                                               ; 7       ;
; j1:inst|dsp[0]~DUPLICATE                                                                             ; 6       ;
; j1:inst|dsp[1]                                                                                       ; 6       ;
; j1:inst|_st0[3]~6                                                                                    ; 6       ;
; j1:inst|Mux2~5                                                                                       ; 6       ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a2                             ; 6       ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a3                             ; 6       ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a11                            ; 6       ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a12                            ; 6       ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a0                             ; 6       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[16]                                                  ; 6       ;
; j1:inst|regfile_16_16_r_w:dstack|store~0DUPLICATE                                                    ; 5       ;
; j1:inst|rsp[1]                                                                                       ; 5       ;
; j1:inst|dsp[2]                                                                                       ; 5       ;
; j1:inst|_st0[8]~69                                                                                   ; 5       ;
; j1:inst|_st0[7]~67                                                                                   ; 5       ;
; j1:inst|_st0[6]~59                                                                                   ; 5       ;
; j1:inst|_st0[4]~44                                                                                   ; 5       ;
; j1:inst|_st0[2]~29                                                                                   ; 5       ;
; j1:inst|_st0[1]~22                                                                                   ; 5       ;
; j1:inst|_st0[3]~9                                                                                    ; 5       ;
; j1:inst|_st0[3]~8                                                                                    ; 5       ;
; j1:inst|st0[13]~1                                                                                    ; 5       ;
; j1:inst|st0[10]~0                                                                                    ; 5       ;
; j1:inst|LessThan1~4                                                                                  ; 5       ;
; j1:inst|st0[6]                                                                                       ; 5       ;
; j1:inst|Equal0~3                                                                                     ; 5       ;
; async_transmitter:inst9|TxD_state[1]                                                                 ; 5       ;
; async_transmitter:inst9|TxD_state[0]                                                                 ; 5       ;
; j1:inst|_st0[0]~137                                                                                  ; 5       ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a1                             ; 5       ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a4                             ; 5       ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a5                             ; 5       ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a6                             ; 5       ;
; j1:inst|st0[11]                                                                                      ; 5       ;
; j1:inst|_rsp[2]~4                                                                                    ; 4       ;
; j1:inst|_rsp[0]~0                                                                                    ; 4       ;
; j1:inst|rsp[0]                                                                                       ; 4       ;
; j1:inst|_dsp[0]~0                                                                                    ; 4       ;
; j1:inst|_st0[7]~41                                                                                   ; 4       ;
; j1:inst|_st0[3]~34                                                                                   ; 4       ;
; rtl~25                                                                                               ; 4       ;
; j1:inst|_st0[5]~20                                                                                   ; 4       ;
; rtl~44                                                                                               ; 4       ;
; rtl~13                                                                                               ; 4       ;
; rtl~43                                                                                               ; 4       ;
; j1:inst|Equal0~16                                                                                    ; 4       ;
; j1:inst|Equal0~13                                                                                    ; 4       ;
; rtl~42                                                                                               ; 4       ;
; j1:inst|LessThan1~3                                                                                  ; 4       ;
; j1:inst|regfile_16_16_r_w:dstack|store~3                                                             ; 4       ;
; j1:inst|regfile_16_16_r_w:dstack|store~4                                                             ; 4       ;
; j1:inst|Equal0~4                                                                                     ; 4       ;
; j1:inst|Equal0~1                                                                                     ; 4       ;
; j1:inst|Equal0~0                                                                                     ; 4       ;
; j1:inst|_st0~0                                                                                       ; 4       ;
; j1:inst|regfile_16_16_r_w:dstack|store~15                                                            ; 4       ;
; j1:inst|regfile_16_16_r_w:dstack|store~16                                                            ; 4       ;
; j1:inst|_st0[5]~133                                                                                  ; 4       ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a7                             ; 4       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a2  ; 4       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a3  ; 4       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a9  ; 4       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a10 ; 4       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a14 ; 4       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a15 ; 4       ;
; j1:inst|regfile_16_16_r_w:dstack|store~10DUPLICATE                                                   ; 3       ;
; async_transmitter:inst9|TxD_state[2]~DUPLICATE                                                       ; 3       ;
; j1:inst|st0[12]~DUPLICATE                                                                            ; 3       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFT             ; 3       ;
; j1:inst|_rsp[1]~2                                                                                    ; 3       ;
; j1:inst|st0[10]~11                                                                                   ; 3       ;
; j1:inst|st0[10]~10                                                                                   ; 3       ;
; j1:inst|st0[10]~9                                                                                    ; 3       ;
; j1:inst|st0[10]~8                                                                                    ; 3       ;
; j1:inst|_dsp[3]~5                                                                                    ; 3       ;
; j1:inst|_dsp[2]~4                                                                                    ; 3       ;
; j1:inst|_dsp[1]~3                                                                                    ; 3       ;
; j1:inst|_dsp[3]~2                                                                                    ; 3       ;
; j1:inst|_dsp[3]~1                                                                                    ; 3       ;
; rtl~30                                                                                               ; 3       ;
; rtl~29                                                                                               ; 3       ;
; j1:inst|_st0[4]~42                                                                                   ; 3       ;
; rtl~28                                                                                               ; 3       ;
; j1:inst|ShiftLeft0~0                                                                                 ; 3       ;
; j1:inst|ShiftRight0~0                                                                                ; 3       ;
; rtl~26                                                                                               ; 3       ;
; rtl~23                                                                                               ; 3       ;
; j1:inst|_st0[1]~19                                                                                   ; 3       ;
; j1:inst|_st0[1]~18                                                                                   ; 3       ;
; j1:inst|_st0[1]~17                                                                                   ; 3       ;
; j1:inst|_st0[3]~12                                                                                   ; 3       ;
; j1:inst|_st0[3]~11                                                                                   ; 3       ;
; rtl~17                                                                                               ; 3       ;
; rtl~11                                                                                               ; 3       ;
; j1:inst|mem_wr                                                                                       ; 3       ;
; j1:inst|reboot                                                                                       ; 3       ;
; j1:inst|_st0[14]~3                                                                                   ; 3       ;
; j1:inst|_st0[14]~2                                                                                   ; 3       ;
; rtl~3                                                                                                ; 3       ;
; j1:inst|Mux1~0                                                                                       ; 3       ;
; j1:inst|Equal0~11                                                                                    ; 3       ;
; j1:inst|LessThan1~6                                                                                  ; 3       ;
; j1:inst|Equal0~10                                                                                    ; 3       ;
; j1:inst|Equal0~9                                                                                     ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|store~1                                                             ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|store~2                                                             ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|store~8                                                             ; 3       ;
; j1:inst|st0[7]                                                                                       ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|store~5                                                             ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|store~9                                                             ; 3       ;
; j1:inst|st0[8]                                                                                       ; 3       ;
; j1:inst|Equal0~2                                                                                     ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|store~11                                                            ; 3       ;
; j1:inst|LessThan1~0                                                                                  ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|store~13                                                            ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|store~14                                                            ; 3       ;
; j1:inst|st0[14]                                                                                      ; 3       ;
; async_transmitter:inst9|TxD_state[2]                                                                 ; 3       ;
; j1:inst|Mux2~18                                                                                      ; 3       ;
; j1:inst|_rsp[3]~5                                                                                    ; 3       ;
; j1:inst|Add0~33                                                                                      ; 3       ;
; j1:inst|Add0~29                                                                                      ; 3       ;
; j1:inst|Add0~25                                                                                      ; 3       ;
; j1:inst|Add0~21                                                                                      ; 3       ;
; j1:inst|Add0~17                                                                                      ; 3       ;
; j1:inst|Add0~13                                                                                      ; 3       ;
; j1:inst|Add0~9                                                                                       ; 3       ;
; j1:inst|Add0~5                                                                                       ; 3       ;
; j1:inst|Add0~1                                                                                       ; 3       ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a8                             ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a1  ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a4  ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a7  ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a8  ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a11 ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a12 ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a13 ; 3       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a0  ; 3       ;
; j1:inst|rsp[2]~DUPLICATE                                                                             ; 2       ;
; j1:inst|regfile_16_16_r_w:rstack|store~0feeder                                                       ; 2       ;
; j1:inst|regfile_16_16_r_w:dstack|store~0feeder                                                       ; 2       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_UP                ; 2       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_CNTNEN          ; 2       ;
; j1:inst|_st0[1]~109                                                                                  ; 2       ;
; async_transmitter:inst9|TxD_shift[7]                                                                 ; 2       ;
; j1:inst|rsp[2]                                                                                       ; 2       ;
; j1:inst|rstkW~0                                                                                      ; 2       ;
; j1:inst|_st0[12]~84                                                                                  ; 2       ;
; j1:inst|_st0[13]~77                                                                                  ; 2       ;
; j1:inst|_st0[7]~75                                                                                   ; 2       ;
; j1:inst|st0[13]~6                                                                                    ; 2       ;
; rtl~38                                                                                               ; 2       ;
; j1:inst|st0[13]~5                                                                                    ; 2       ;
; j1:inst|st0[13]~4                                                                                    ; 2       ;
; j1:inst|st0[13]~3                                                                                    ; 2       ;
; j1:inst|st0[13]~2                                                                                    ; 2       ;
; j1:inst|dsp[3]                                                                                       ; 2       ;
; j1:inst|dstkW                                                                                        ; 2       ;
; rtl~39                                                                                               ; 2       ;
; j1:inst|_pc[8]~9                                                                                     ; 2       ;
; j1:inst|_pc[7]~8                                                                                     ; 2       ;
; j1:inst|_pc[6]~7                                                                                     ; 2       ;
; j1:inst|_pc[5]~6                                                                                     ; 2       ;
; j1:inst|_pc[4]~5                                                                                     ; 2       ;
; j1:inst|_pc[3]~4                                                                                     ; 2       ;
; j1:inst|_pc[2]~3                                                                                     ; 2       ;
; j1:inst|_pc[1]~2                                                                                     ; 2       ;
; j1:inst|always2~3                                                                                    ; 2       ;
; rtl~33                                                                                               ; 2       ;
; j1:inst|Mux2~9                                                                                       ; 2       ;
; j1:inst|regfile_16_16_r_w:rstack|store~23                                                            ; 2       ;
; j1:inst|regfile_16_16_r_w:rstack|store~22                                                            ; 2       ;
; j1:inst|regfile_16_16_r_w:rstack|store~21                                                            ; 2       ;
; j1:inst|regfile_16_16_r_w:rstack|store~20                                                            ; 2       ;
; rtl~27                                                                                               ; 2       ;
; j1:inst|regfile_16_16_r_w:rstack|store~19                                                            ; 2       ;
; rtl~24                                                                                               ; 2       ;
; j1:inst|regfile_16_16_r_w:rstack|store~18                                                            ; 2       ;
; j1:inst|_st0[3]~16                                                                                   ; 2       ;
; rtl~18                                                                                               ; 2       ;
; j1:inst|regfile_16_16_r_w:rstack|store~17                                                            ; 2       ;
; rtl~12                                                                                               ; 2       ;
; j1:inst|ram~0                                                                                        ; 2       ;
; rtl~4                                                                                                ; 2       ;
; j1:inst|LessThan1~12                                                                                 ; 2       ;
; j1:inst|LessThan1~11                                                                                 ; 2       ;
; j1:inst|LessThan1~10                                                                                 ; 2       ;
; j1:inst|LessThan1~8                                                                                  ; 2       ;
; j1:inst|LessThan1~7                                                                                  ; 2       ;
; j1:inst|Equal0~8                                                                                     ; 2       ;
; j1:inst|Equal0~7                                                                                     ; 2       ;
; j1:inst|regfile_16_16_r_w:dstack|store~6                                                             ; 2       ;
; j1:inst|regfile_16_16_r_w:dstack|store~7                                                             ; 2       ;
; j1:inst|Equal0~5                                                                                     ; 2       ;
; j1:inst|regfile_16_16_r_w:dstack|store~12                                                            ; 2       ;
; async_transmitter:inst9|Mux1~0                                                                       ; 2       ;
; j1:inst|_pc[0]~10                                                                                    ; 2       ;
; j1:inst|_st0[11]~121                                                                                 ; 2       ;
; j1:inst|_st0[10]~117                                                                                 ; 2       ;
; j1:inst|_st0[9]~113                                                                                  ; 2       ;
; j1:inst|Add1~5                                                                                       ; 2       ;
; j1:inst|regfile_16_16_r_w:rstack|store~1                                                             ; 2       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a0  ; 2       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a5  ; 2       ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a6  ; 2       ;
; j1:inst|rsp[0]~DUPLICATE                                                                             ; 1       ;
; j1:inst|regfile_16_16_r_w:dstack|store~11DUPLICATE                                                   ; 1       ;
; j1:inst|regfile_16_16_r_w:dstack|store~12DUPLICATE                                                   ; 1       ;
; j1:inst|reboot~feeder                                                                                ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIGSHIFTEN5             ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFTENM          ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT_O_EXTSWITCHBUF ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT_O_CLKOUT       ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH7          ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH6          ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH5          ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH4          ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH3          ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH2          ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH1          ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_VCOPH0          ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI7            ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI6            ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI5            ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI4            ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI3            ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI2            ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI1            ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_MHI0            ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_TCLK            ; 1       ;
; pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|fboutclk_wire[0]                                 ; 1       ;
; clock~input                                                                                          ; 1       ;
; j1:inst|_st0[3]~112                                                                                  ; 1       ;
; j1:inst|_st0[3]~111                                                                                  ; 1       ;
; j1:inst|_st0[3]~110                                                                                  ; 1       ;
; j1:inst|_st0[1]~108                                                                                  ; 1       ;
; j1:inst|_st0[1]~107                                                                                  ; 1       ;
; j1:inst|_st0[1]~106                                                                                  ; 1       ;
; j1:inst|_st0[3]~105                                                                                  ; 1       ;
; j1:inst|_st0[3]~104                                                                                  ; 1       ;
; j1:inst|_st0[2]~103                                                                                  ; 1       ;
; j1:inst|_st0[2]~102                                                                                  ; 1       ;
; j1:inst|_st0[1]~101                                                                                  ; 1       ;
; j1:inst|_st0[1]~100                                                                                  ; 1       ;
; j1:inst|Mux8~2                                                                                       ; 1       ;
; j1:inst|Mux8~1                                                                                       ; 1       ;
; async_transmitter:inst9|TxD_shift~8                                                                  ; 1       ;
; j1:inst|d_out[7]                                                                                     ; 1       ;
; async_transmitter:inst9|TxD_shift~7                                                                  ; 1       ;
; j1:inst|d_out[6]                                                                                     ; 1       ;
; async_transmitter:inst9|TxD_shift~6                                                                  ; 1       ;
; async_transmitter:inst9|TxD_shift[6]                                                                 ; 1       ;
; j1:inst|d_out[5]                                                                                     ; 1       ;
; async_transmitter:inst9|TxD_shift~5                                                                  ; 1       ;
; async_transmitter:inst9|TxD_shift[5]                                                                 ; 1       ;
; j1:inst|d_out[4]                                                                                     ; 1       ;
; async_transmitter:inst9|TxD_shift~4                                                                  ; 1       ;
; async_transmitter:inst9|TxD_shift[4]                                                                 ; 1       ;
; j1:inst|d_out[3]                                                                                     ; 1       ;
; j1:inst|rstkD[9]~15                                                                                  ; 1       ;
; j1:inst|rstkD[10]~14                                                                                 ; 1       ;
; j1:inst|rstkD[11]~13                                                                                 ; 1       ;
; j1:inst|rstkD[12]~12                                                                                 ; 1       ;
; j1:inst|rstkD[13]~11                                                                                 ; 1       ;
; j1:inst|rstkD[15]~10                                                                                 ; 1       ;
; j1:inst|pc[8]                                                                                        ; 1       ;
; j1:inst|pc[7]                                                                                        ; 1       ;
; j1:inst|pc[6]                                                                                        ; 1       ;
; j1:inst|pc[5]                                                                                        ; 1       ;
; j1:inst|pc[4]                                                                                        ; 1       ;
; j1:inst|pc[3]                                                                                        ; 1       ;
; j1:inst|pc[2]                                                                                        ; 1       ;
; j1:inst|pc[1]                                                                                        ; 1       ;
; j1:inst|pc[0]                                                                                        ; 1       ;
; j1:inst|rstkD[8]~9                                                                                   ; 1       ;
; j1:inst|rstkD[7]~8                                                                                   ; 1       ;
; j1:inst|rstkD[6]~7                                                                                   ; 1       ;
; j1:inst|rstkD[5]~6                                                                                   ; 1       ;
; j1:inst|rstkD[4]~5                                                                                   ; 1       ;
; j1:inst|rstkD[3]~4                                                                                   ; 1       ;
; j1:inst|rstkD[2]~3                                                                                   ; 1       ;
; j1:inst|rstkD[1]~2                                                                                   ; 1       ;
; j1:inst|rstkD[0]~1                                                                                   ; 1       ;
; async_transmitter:inst9|TxD_shift~3                                                                  ; 1       ;
; async_transmitter:inst9|TxD_shift[3]                                                                 ; 1       ;
; j1:inst|d_out[2]                                                                                     ; 1       ;
; j1:inst|Add7~0                                                                                       ; 1       ;
; j1:inst|Add5~0                                                                                       ; 1       ;
; j1:inst|rsp[3]                                                                                       ; 1       ;
; j1:inst|_rsp[2]~3                                                                                    ; 1       ;
; j1:inst|_rsp[1]~1                                                                                    ; 1       ;
; j1:inst|rstkD[14]~0                                                                                  ; 1       ;
; j1:inst|_st0[9]~99                                                                                   ; 1       ;
; j1:inst|_st0[9]~98                                                                                   ; 1       ;
; j1:inst|_st0[9]~97                                                                                   ; 1       ;
; j1:inst|_st0[9]~96                                                                                   ; 1       ;
; j1:inst|_st0[9]~95                                                                                   ; 1       ;
; j1:inst|_st0[10]~94                                                                                  ; 1       ;
; j1:inst|_st0[10]~93                                                                                  ; 1       ;
; j1:inst|_st0[10]~92                                                                                  ; 1       ;
; j1:inst|_st0[10]~91                                                                                  ; 1       ;
; j1:inst|_st0[10]~90                                                                                  ; 1       ;
; j1:inst|_st0[11]~89                                                                                  ; 1       ;
; j1:inst|_st0[11]~88                                                                                  ; 1       ;
; j1:inst|_st0[11]~87                                                                                  ; 1       ;
; j1:inst|_st0[11]~86                                                                                  ; 1       ;
; j1:inst|_st0[11]~85                                                                                  ; 1       ;
; j1:inst|_st0[12]~83                                                                                  ; 1       ;
; j1:inst|_st0[12]~82                                                                                  ; 1       ;
; j1:inst|_st0[12]~81                                                                                  ; 1       ;
; j1:inst|_st0[12]~80                                                                                  ; 1       ;
; j1:inst|_st0[12]~79                                                                                  ; 1       ;
; j1:inst|_st0[12]~78                                                                                  ; 1       ;
; j1:inst|_st0[13]~76                                                                                  ; 1       ;
; j1:inst|_st0[13]~74                                                                                  ; 1       ;
; j1:inst|_st0[13]~73                                                                                  ; 1       ;
; j1:inst|_st0[13]~72                                                                                  ; 1       ;
; j1:inst|_st0[13]~71                                                                                  ; 1       ;
; j1:inst|_st0[13]~70                                                                                  ; 1       ;
; j1:inst|Add4~1                                                                                       ; 1       ;
; j1:inst|Add6~0                                                                                       ; 1       ;
; j1:inst|Add3~0                                                                                       ; 1       ;
; j1:inst|Add4~0                                                                                       ; 1       ;
; j1:inst|dsp[0]                                                                                       ; 1       ;
; j1:inst|Mux1~2                                                                                       ; 1       ;
; j1:inst|Mux1~1                                                                                       ; 1       ;
; rtl~41                                                                                               ; 1       ;
; rtl~40                                                                                               ; 1       ;
; j1:inst|Mux2~13                                                                                      ; 1       ;
; j1:inst|Mux2~12                                                                                      ; 1       ;
; j1:inst|Mux2~11                                                                                      ; 1       ;
; j1:inst|always2~2                                                                                    ; 1       ;
; j1:inst|always2~1                                                                                    ; 1       ;
; j1:inst|always2~0                                                                                    ; 1       ;
; j1:inst|_st0[8]~68                                                                                   ; 1       ;
; rtl~45                                                                                               ; 1       ;
; j1:inst|Mux2~10                                                                                      ; 1       ;
; j1:inst|Mux8~0                                                                                       ; 1       ;
; j1:inst|_st0[7]~66                                                                                   ; 1       ;
; j1:inst|_st0[7]~65                                                                                   ; 1       ;
; j1:inst|_st0[7]~64                                                                                   ; 1       ;
; j1:inst|_st0[7]~63                                                                                   ; 1       ;
; j1:inst|_st0[7]~62                                                                                   ; 1       ;
; j1:inst|_st0[7]~61                                                                                   ; 1       ;
; j1:inst|_st0[7]~60                                                                                   ; 1       ;
; j1:inst|_st0[6]~58                                                                                   ; 1       ;
; j1:inst|_st0[6]~57                                                                                   ; 1       ;
; j1:inst|_st0[6]~56                                                                                   ; 1       ;
; j1:inst|_st0[6]~55                                                                                   ; 1       ;
; j1:inst|_st0[6]~54                                                                                   ; 1       ;
; j1:inst|_st0[6]~53                                                                                   ; 1       ;
; j1:inst|_st0[6]~52                                                                                   ; 1       ;
; j1:inst|_st0[5]~51                                                                                   ; 1       ;
; j1:inst|_st0[5]~50                                                                                   ; 1       ;
; j1:inst|_st0[5]~49                                                                                   ; 1       ;
; j1:inst|_st0[5]~48                                                                                   ; 1       ;
; j1:inst|_st0[5]~47                                                                                   ; 1       ;
; j1:inst|_st0[5]~46                                                                                   ; 1       ;
; j1:inst|_st0[5]~45                                                                                   ; 1       ;
; j1:inst|_st0[4]~43                                                                                   ; 1       ;
; j1:inst|_st0[4]~40                                                                                   ; 1       ;
; j1:inst|_st0[4]~39                                                                                   ; 1       ;
; j1:inst|_st0[4]~38                                                                                   ; 1       ;
; j1:inst|_st0[4]~37                                                                                   ; 1       ;
; j1:inst|_st0[4]~36                                                                                   ; 1       ;
; j1:inst|_st0[4]~35                                                                                   ; 1       ;
; j1:inst|_st0[3]~33                                                                                   ; 1       ;
; j1:inst|_st0[3]~32                                                                                   ; 1       ;
; j1:inst|_st0[3]~31                                                                                   ; 1       ;
; j1:inst|_st0[3]~30                                                                                   ; 1       ;
; j1:inst|_st0[2]~28                                                                                   ; 1       ;
; j1:inst|_st0[2]~27                                                                                   ; 1       ;
; j1:inst|_st0[2]~26                                                                                   ; 1       ;
; j1:inst|_st0[2]~25                                                                                   ; 1       ;
; j1:inst|_st0[2]~24                                                                                   ; 1       ;
; j1:inst|_st0[2]~23                                                                                   ; 1       ;
; j1:inst|_st0[1]~21                                                                                   ; 1       ;
; j1:inst|_st0[1]~13                                                                                   ; 1       ;
; j1:inst|_st0[1]~10                                                                                   ; 1       ;
; j1:inst|_st0[1]~7                                                                                    ; 1       ;
; j1:inst|_st0[0]~4                                                                                    ; 1       ;
; j1:inst|Mux2~8                                                                                       ; 1       ;
; j1:inst|Mux2~7                                                                                       ; 1       ;
; rtl~14                                                                                               ; 1       ;
; rtl~10                                                                                               ; 1       ;
; j1:inst|Mux2~6                                                                                       ; 1       ;
; async_transmitter:inst9|TxD_shift~2                                                                  ; 1       ;
; async_transmitter:inst9|TxD_shift[2]                                                                 ; 1       ;
; j1:inst|d_out[1]                                                                                     ; 1       ;
; j1:inst|d_out_start~0                                                                                ; 1       ;
; rtl~9                                                                                                ; 1       ;
; rtl~2                                                                                                ; 1       ;
; j1:inst|Mux2~4                                                                                       ; 1       ;
; j1:inst|Equal0~15                                                                                    ; 1       ;
; j1:inst|Equal0~14                                                                                    ; 1       ;
; j1:inst|Mux2~3                                                                                       ; 1       ;
; j1:inst|Equal0~12                                                                                    ; 1       ;
; j1:inst|Mux2~2                                                                                       ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~0                                                             ; 1       ;
; j1:inst|Mux2~1                                                                                       ; 1       ;
; j1:inst|LessThan1~13                                                                                 ; 1       ;
; j1:inst|LessThan1~9                                                                                  ; 1       ;
; j1:inst|LessThan1~5                                                                                  ; 1       ;
; j1:inst|LessThan1~2                                                                                  ; 1       ;
; j1:inst|LessThan1~1                                                                                  ; 1       ;
; j1:inst|Equal0~6                                                                                     ; 1       ;
; j1:inst|st0[4]                                                                                       ; 1       ;
; j1:inst|regfile_16_16_r_w:dstack|store~10                                                            ; 1       ;
; async_transmitter:inst9|Mux2~0                                                                       ; 1       ;
; async_transmitter:inst9|Mux3~0                                                                       ; 1       ;
; async_transmitter:inst9|TxD_shift~0                                                                  ; 1       ;
; async_transmitter:inst9|TxD_shift[1]                                                                 ; 1       ;
; j1:inst|d_out[0]                                                                                     ; 1       ;
; async_transmitter:inst9|Mux0~0                                                                       ; 1       ;
; async_transmitter:inst9|TxD~0                                                                        ; 1       ;
; async_transmitter:inst9|TxD_shift[0]                                                                 ; 1       ;
; j1:inst|LessThan1~15                                                                                 ; 1       ;
; j1:inst|Mux2~14                                                                                      ; 1       ;
; j1:inst|Mux16~4                                                                                      ; 1       ;
; j1:inst|Mux16~0                                                                                      ; 1       ;
; j1:inst|Mux8~3                                                                                       ; 1       ;
; j1:inst|Mux1~7                                                                                       ; 1       ;
; j1:inst|Mux1~3                                                                                       ; 1       ;
; j1:inst|_st0[13]~129                                                                                 ; 1       ;
; j1:inst|_st0[12]~125                                                                                 ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[1]                                                   ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~62                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~61                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[2]                                                   ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~58                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~57                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[3]                                                   ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~54                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~53                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[4]                                                   ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~50                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~49                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[5]                                                   ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~46                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~45                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[6]                                                   ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~42                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~41                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[7]                                                   ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~38                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~37                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[8]                                                   ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~34                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~33                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[9]                                                   ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~30                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~29                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[10]                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~26                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~25                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[11]                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~22                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~21                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[12]                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~18                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~17                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[13]                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~14                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~13                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[14]                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~10                                                  ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~9                                                   ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[15]                                                  ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~10                                                            ; 1       ;
; j1:inst|Add2~62                                                                                      ; 1       ;
; j1:inst|Add2~61                                                                                      ; 1       ;
; j1:inst|Add1~62                                                                                      ; 1       ;
; j1:inst|Add1~61                                                                                      ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~11                                                            ; 1       ;
; j1:inst|Add2~58                                                                                      ; 1       ;
; j1:inst|Add2~57                                                                                      ; 1       ;
; j1:inst|Add1~58                                                                                      ; 1       ;
; j1:inst|Add1~57                                                                                      ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~12                                                            ; 1       ;
; j1:inst|Add2~54                                                                                      ; 1       ;
; j1:inst|Add2~53                                                                                      ; 1       ;
; j1:inst|Add1~54                                                                                      ; 1       ;
; j1:inst|Add1~53                                                                                      ; 1       ;
; j1:inst|Add1~50                                                                                      ; 1       ;
; j1:inst|Add1~49                                                                                      ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~13                                                            ; 1       ;
; j1:inst|Add2~50                                                                                      ; 1       ;
; j1:inst|Add2~49                                                                                      ; 1       ;
; j1:inst|Add1~46                                                                                      ; 1       ;
; j1:inst|Add1~45                                                                                      ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~14                                                            ; 1       ;
; j1:inst|Add2~46                                                                                      ; 1       ;
; j1:inst|Add2~45                                                                                      ; 1       ;
; j1:inst|Add1~41                                                                                      ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~16                                                            ; 1       ;
; j1:inst|Add2~41                                                                                      ; 1       ;
; j1:inst|Add0~30                                                                                      ; 1       ;
; j1:inst|Add0~26                                                                                      ; 1       ;
; j1:inst|Add0~22                                                                                      ; 1       ;
; j1:inst|Add0~18                                                                                      ; 1       ;
; j1:inst|Add0~14                                                                                      ; 1       ;
; j1:inst|Add0~10                                                                                      ; 1       ;
; j1:inst|Add0~6                                                                                       ; 1       ;
; j1:inst|Add0~2                                                                                       ; 1       ;
; j1:inst|Add1~38                                                                                      ; 1       ;
; j1:inst|Add1~37                                                                                      ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~9                                                             ; 1       ;
; j1:inst|Add2~38                                                                                      ; 1       ;
; j1:inst|Add2~37                                                                                      ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~8                                                             ; 1       ;
; j1:inst|Add2~34                                                                                      ; 1       ;
; j1:inst|Add2~33                                                                                      ; 1       ;
; j1:inst|Add1~34                                                                                      ; 1       ;
; j1:inst|Add1~33                                                                                      ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~7                                                             ; 1       ;
; j1:inst|Add2~30                                                                                      ; 1       ;
; j1:inst|Add2~29                                                                                      ; 1       ;
; j1:inst|Add1~30                                                                                      ; 1       ;
; j1:inst|Add1~29                                                                                      ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~6                                                             ; 1       ;
; j1:inst|Add2~26                                                                                      ; 1       ;
; j1:inst|Add2~25                                                                                      ; 1       ;
; j1:inst|Add1~26                                                                                      ; 1       ;
; j1:inst|Add1~25                                                                                      ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~5                                                             ; 1       ;
; j1:inst|Add2~22                                                                                      ; 1       ;
; j1:inst|Add2~21                                                                                      ; 1       ;
; j1:inst|Add1~22                                                                                      ; 1       ;
; j1:inst|Add1~21                                                                                      ; 1       ;
; j1:inst|Add2~18                                                                                      ; 1       ;
; j1:inst|Add2~17                                                                                      ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~4                                                             ; 1       ;
; j1:inst|Add1~18                                                                                      ; 1       ;
; j1:inst|Add1~17                                                                                      ; 1       ;
; j1:inst|Add2~14                                                                                      ; 1       ;
; j1:inst|Add2~13                                                                                      ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~3                                                             ; 1       ;
; j1:inst|Add1~14                                                                                      ; 1       ;
; j1:inst|Add1~13                                                                                      ; 1       ;
; j1:inst|Add2~10                                                                                      ; 1       ;
; j1:inst|Add2~9                                                                                       ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~2                                                             ; 1       ;
; j1:inst|Add1~10                                                                                      ; 1       ;
; j1:inst|Add1~9                                                                                       ; 1       ;
; j1:inst|Add1~6                                                                                       ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a1  ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a2  ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a3  ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a4  ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a5  ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a6  ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a7  ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a8  ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a9  ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a10 ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a11 ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a12 ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a13 ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a14 ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a15 ; 1       ;
; j1:inst|Add2~6                                                                                       ; 1       ;
; j1:inst|Add2~5                                                                                       ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a1                             ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a2                             ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a3                             ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a4                             ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a5                             ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a6                             ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a7                             ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a8                             ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a9                             ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a10                            ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a11                            ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a12                            ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a13                            ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a14                            ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a15                            ; 1       ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a0                             ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~6                                                   ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~5                                                   ; 1       ;
; j1:inst|Add1~2                                                                                       ; 1       ;
; j1:inst|Add1~1                                                                                       ; 1       ;
; j1:inst|regfile_16_16_r_w:rstack|store~15                                                            ; 1       ;
; j1:inst|Add2~2                                                                                       ; 1       ;
; j1:inst|Add2~1                                                                                       ; 1       ;
; j1:inst|st0[9]                                                                                       ; 1       ;
; j1:inst|st0[10]                                                                                      ; 1       ;
; j1:inst|st0[13]                                                                                      ; 1       ;
; async_transmitter:inst9|BaudTickGen:tickgen|Add0~1                                                   ; 1       ;
+------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+---------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0          ; db/LamCor.ram0_j1_cc1f9e91.hdl.mif ; M10K_X39_Y27_N0 ; Old data             ; New data        ; New data        ; No - Address Too Wide                                             ;
; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0          ; db/LamCor.ram0_j1_cc1f9e91.hdl.mif ; M10K_X39_Y28_N0 ; Old data             ; New data        ; New data        ; No - Address Too Wide                                             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 16           ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 256  ; 16                          ; 16                          ; --                          ; --                          ; 256                 ; 1           ; 0          ; None                               ; M10K_X39_Y29_N0 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 16           ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 256  ; 16                          ; 16                          ; --                          ; --                          ; 256                 ; 1           ; 0          ; None                               ; M10K_X39_Y25_N0 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
+---------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 1,151 / 217,884 ( < 1 % ) ;
; C12 interconnects            ; 1 / 10,080 ( < 1 % )      ;
; C2 interconnects             ; 402 / 87,208 ( < 1 % )    ;
; C4 interconnects             ; 171 / 41,360 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 21 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )            ;
; Direct links                 ; 74 / 217,884 ( < 1 % )    ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )            ;
; Local interconnects          ; 209 / 58,160 ( < 1 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 15 / 9,228 ( < 1 % )      ;
; R14/C12 interconnect drivers ; 13 / 15,096 ( < 1 % )     ;
; R3 interconnects             ; 498 / 94,896 ( < 1 % )    ;
; R6 interconnects             ; 608 / 194,640 ( < 1 % )   ;
; Spine clocks                 ; 1 / 180 ( < 1 % )         ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 3         ; 0            ; 3         ; 0            ; 0            ; 3         ; 3         ; 0            ; 3         ; 3         ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 3            ; 0         ; 3            ; 3            ; 0         ; 0         ; 3            ; 0         ; 0         ; 3            ; 2            ; 3            ; 3            ; 3            ; 3            ; 2            ; 3            ; 3            ; 3            ; 3            ; 2            ; 3            ; 3            ; 3            ; 3            ; 3            ; 3            ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; TX                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clock              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                     ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                       ; Destination Clock(s)                                                  ; Delay Added in ns ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
; inst2|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; inst2|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 12.0              ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                        ; Destination Register                                                                                                    ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------+
; j1:inst|st0[11]                                                                                                        ; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a11~porta_datain_reg0  ; 0.428             ;
; async_transmitter:inst9|TxD_state[0]                                                                                   ; async_transmitter:inst9|TxD_state[2]                                                                                    ; 0.408             ;
; j1:inst|dsp[0]                                                                                                         ; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a5~porta_address_reg0  ; 0.392             ;
; async_transmitter:inst9|TxD_state[2]                                                                                   ; async_transmitter:inst9|TxD_state[0]                                                                                    ; 0.361             ;
; async_transmitter:inst9|TxD_shift[6]                                                                                   ; async_transmitter:inst9|TxD_shift[5]                                                                                    ; 0.339             ;
; async_transmitter:inst9|TxD_shift[4]                                                                                   ; async_transmitter:inst9|TxD_shift[3]                                                                                    ; 0.339             ;
; j1:inst|rsp[1]                                                                                                         ; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a6~porta_address_reg0  ; 0.331             ;
; async_transmitter:inst9|TxD_shift[5]                                                                                   ; async_transmitter:inst9|TxD_shift[4]                                                                                    ; 0.323             ;
; async_transmitter:inst9|TxD_shift[3]                                                                                   ; async_transmitter:inst9|TxD_shift[2]                                                                                    ; 0.323             ;
; j1:inst|st0[4]                                                                                                         ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a6~portb_address_reg0                             ; 0.320             ;
; async_transmitter:inst9|TxD_shift[7]                                                                                   ; async_transmitter:inst9|TxD_shift[6]                                                                                    ; 0.317             ;
; async_transmitter:inst9|TxD_state[1]                                                                                   ; async_transmitter:inst9|TxD_state[3]                                                                                    ; 0.317             ;
; j1:inst|dsp[1]                                                                                                         ; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a5~porta_address_reg0  ; 0.310             ;
; j1:inst|dsp[2]                                                                                                         ; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a5~porta_address_reg0  ; 0.310             ;
; j1:inst|st0[13]                                                                                                        ; j1:inst|st0[13]                                                                                                         ; 0.263             ;
; j1:inst|st0[12]                                                                                                        ; j1:inst|st0[12]                                                                                                         ; 0.260             ;
; async_transmitter:inst9|TxD_state[3]                                                                                   ; async_transmitter:inst9|TxD_state[2]                                                                                    ; 0.259             ;
; j1:inst|st0[14]                                                                                                        ; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a14~porta_datain_reg0  ; 0.235             ;
; j1:inst|regfile_16_16_r_w:dstack|store~16                                                                              ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a15~porta_datain_reg0                             ; 0.207             ;
; j1:inst|regfile_16_16_r_w:dstack|store~12                                                                              ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a11~porta_datain_reg0                             ; 0.195             ;
; j1:inst|rsp[3]                                                                                                         ; j1:inst|rsp[3]                                                                                                          ; 0.189             ;
; j1:inst|rsp[2]                                                                                                         ; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a14~porta_address_reg0 ; 0.182             ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a1~portb_address_reg0                            ; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a5~porta_address_reg0  ; 0.156             ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a0~portb_address_reg0                            ; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a5~porta_address_reg0  ; 0.156             ;
; j1:inst|dsp[3]                                                                                                         ; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a5~porta_address_reg0  ; 0.156             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a15~porta_datain_reg0 ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a15~porta_datain_reg0                             ; 0.155             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a15~porta_we_reg      ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a15~porta_datain_reg0                             ; 0.155             ;
; j1:inst|regfile_16_16_r_w:dstack|store~0                                                                               ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a15~porta_datain_reg0                             ; 0.155             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a10~porta_datain_reg0 ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a10~porta_datain_reg0                             ; 0.144             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a10~porta_we_reg      ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a10~porta_datain_reg0                             ; 0.144             ;
; j1:inst|regfile_16_16_r_w:dstack|store~11                                                                              ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a10~porta_datain_reg0                             ; 0.144             ;
; j1:inst|st0[6]                                                                                                         ; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a6~porta_datain_reg0   ; 0.144             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a11~porta_datain_reg0 ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a11~porta_datain_reg0                             ; 0.140             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a11~porta_we_reg      ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a11~porta_datain_reg0                             ; 0.140             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a7~porta_datain_reg0  ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a7~porta_datain_reg0                              ; 0.120             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a7~porta_we_reg       ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a7~porta_datain_reg0                              ; 0.120             ;
; j1:inst|regfile_16_16_r_w:dstack|store~8                                                                               ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a7~porta_datain_reg0                              ; 0.120             ;
; j1:inst|st0[15]                                                                                                        ; j1:inst|st0[15]                                                                                                         ; 0.104             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a6~porta_datain_reg0  ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a6~porta_datain_reg0                              ; 0.099             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a6~porta_we_reg       ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a6~porta_datain_reg0                              ; 0.099             ;
; j1:inst|regfile_16_16_r_w:dstack|store~7                                                                               ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a6~porta_datain_reg0                              ; 0.099             ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a3~portb_address_reg0                            ; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a14~porta_address_reg0 ; 0.093             ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a15~portb_address_reg0                           ; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a14~porta_address_reg0 ; 0.093             ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a13~portb_address_reg0                           ; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a14~porta_address_reg0 ; 0.093             ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a14~portb_address_reg0                           ; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a14~porta_address_reg0 ; 0.093             ;
; j1:inst|altsyncram:ram_rtl_0|altsyncram_36r1:auto_generated|ram_block1a2~portb_address_reg0                            ; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a14~porta_address_reg0 ; 0.093             ;
; j1:inst|rsp[0]                                                                                                         ; j1:inst|regfile_16_16_r_w:rstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a14~porta_address_reg0 ; 0.093             ;
; j1:inst|st0[7]                                                                                                         ; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a7~porta_datain_reg0   ; 0.078             ;
; async_transmitter:inst9|BaudTickGen:tickgen|Acc[16]                                                                    ; async_transmitter:inst9|TxD_state[2]                                                                                    ; 0.078             ;
; j1:inst|st0[5]                                                                                                         ; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a5~porta_datain_reg0   ; 0.068             ;
; j1:inst|st0[1]                                                                                                         ; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a1~porta_datain_reg0   ; 0.058             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a5~porta_datain_reg0  ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a5~porta_datain_reg0                              ; 0.049             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a5~porta_we_reg       ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a5~porta_datain_reg0                              ; 0.049             ;
; j1:inst|regfile_16_16_r_w:dstack|store~6                                                                               ; j1:inst|altsyncram:ram_rtl_1|altsyncram_36r1:auto_generated|ram_block1a5~porta_datain_reg0                              ; 0.049             ;
; j1:inst|st0[9]                                                                                                         ; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a9~porta_datain_reg0   ; 0.048             ;
; j1:inst|st0[10]                                                                                                        ; j1:inst|st0[10]                                                                                                         ; 0.040             ;
; j1:inst|st0[8]                                                                                                         ; j1:inst|d_out[0]                                                                                                        ; 0.031             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a13~porta_datain_reg0 ; j1:inst|st0[13]                                                                                                         ; 0.025             ;
; j1:inst|regfile_16_16_r_w:dstack|altsyncram:store_rtl_0|altsyncram_4ka1:auto_generated|ram_block1a13~porta_we_reg      ; j1:inst|st0[13]                                                                                                         ; 0.025             ;
; j1:inst|regfile_16_16_r_w:dstack|store~14                                                                              ; j1:inst|st0[13]                                                                                                         ; 0.025             ;
+------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 60 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CGXFC5C6F27C7 for design "LamCor"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock.
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): pll:inst2|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 169 fanout uses global clock CLKCTRL_G5
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'top.sdc'
Warning (332174): Ignored filter at top.sdc(1): osc_clk could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at top.sdc(1): Argument <targets> is not an object ID
    Info (332050): create_clock -period 20.000 -name osc_clk osc_clk
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst2|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 8 -duty_cycle 50.00 -name {inst2|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {inst2|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {inst2|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 40 -duty_cycle 50.00 -name {inst2|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {inst2|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst2|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst2|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst2|pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[2]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: inst2|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] with master clock period: 1.000 found on PLL node: inst2|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] does not match the master clock period requirement: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000        clock
    Info (332111):    0.125 inst2|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    5.000 inst2|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X34_Y24 to location X45_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.62 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file C:/Users/mflamer/Dropbox/LambdaCore/Quartus/output_files/LamCor.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 1981 megabytes
    Info: Processing ended: Mon Jan 12 09:04:40 2015
    Info: Elapsed time: 00:00:44
    Info: Total CPU time (on all processors): 00:00:50


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/mflamer/Dropbox/LambdaCore/Quartus/output_files/LamCor.fit.smsg.


