Fitter report for TOBCD
Sun Jan 06 18:21:58 2019
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Carry Chains
 10. Non-Global High Fan-Out Signals
 11. Local Routing Interconnect
 12. MegaLAB Interconnect
 13. LAB External Interconnect
 14. MegaLAB Usage Summary
 15. Row Interconnect
 16. LAB Column Interconnect
 17. LAB Column Interconnect
 18. Fitter Resource Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. I/O Bank Usage
 22. Pin-Out File
 23. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Sun Jan 06 18:21:58 2019        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; TOBCD                                        ;
; Top-level Entity Name ; tobcd                                        ;
; Family                ; APEX II                                      ;
; Device                ; EP2A15B724C7                                 ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 1,525 / 16,640 ( 9 % )                       ;
; Total pins            ; 32 / 492 ( 7 % )                             ;
; Total virtual pins    ; 0                                            ;
; Total memory bits     ; 0 / 425,984 ( 0 % )                          ;
; Total PLLs            ; 0 / 4 ( 0 % )                                ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                ;
+------------------------------------------------------+--------------------+--------------------+
; Option                                               ; Setting            ; Default Value      ;
+------------------------------------------------------+--------------------+--------------------+
; Device                                               ; AUTO               ;                    ;
; Use smart compilation                                ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                        ; Off                ; Off                ;
; Router Timing Optimization Level                     ; Normal             ; Normal             ;
; Placement Effort Multiplier                          ; 1.0                ; 1.0                ;
; Router Effort Multiplier                             ; 1.0                ; 1.0                ;
; Optimize Timing                                      ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                             ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles       ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing           ; On                 ; On                 ;
; Limit to One Fitting Attempt                         ; Off                ; Off                ;
; Final Placement Optimizations                        ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations          ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                        ; 1                  ; 1                  ;
; Slow Slew Rate                                       ; Off                ; Off                ;
; PCI I/O                                              ; Off                ; Off                ;
; Turbo Bit                                            ; On                 ; On                 ;
; Weak Pull-Up Resistor                                ; Off                ; Off                ;
; Enable Bus-Hold Circuitry                            ; Off                ; Off                ;
; Auto Global Memory Control Signals                   ; Off                ; Off                ;
; Fitter Effort                                        ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                    ; On                 ; On                 ;
; Auto Global Output Enable                            ; On                 ; On                 ;
; Auto Global Register Control Signals                 ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings   ; Off                ; Off                ;
; SignalProbe signals routed during normal compilation ; Off                ; Off                ;
+------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                            ;
+----------+-------+-------------+--------------+------+---------+--------+----------------+-------------------------+---------------+----------------+-----------------+---------------+----------------------+--------------+--------------+----------+
; Name     ; Pin # ; MegaLAB Row ; MegaLAB Col. ; Col. ; Fan-Out ; Global ; Input Register ; Use Local Routing Input ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin CE ; FastRow Interconnect ; I/O Standard ; Weak Pull Up ; Bus Hold ;
+----------+-------+-------------+--------------+------+---------+--------+----------------+-------------------------+---------------+----------------+-----------------+---------------+----------------------+--------------+--------------+----------+
; data[0]  ; L26   ;  I          ; --           ; --   ; 1       ; no     ; no             ; yes                     ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[1]  ; AC18  ; --          ; 2            ; 13   ; 4       ; no     ; no             ; no                      ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[2]  ; D19   ; --          ; 2            ; 14   ; 6       ; no     ; no             ; no                      ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[3]  ; T25   ;  Q          ; --           ; --   ; 10      ; no     ; no             ; yes                     ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[10] ; C19   ; --          ; 2            ; 15   ; 12      ; no     ; no             ; no                      ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[11] ; F18   ; --          ; 2            ; 12   ; 12      ; no     ; no             ; no                      ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[12] ; D16   ; --          ; 2            ; 6    ; 12      ; no     ; no             ; no                      ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[13] ; AG19  ; --          ; 2            ; 14   ; 12      ; no     ; no             ; no                      ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[15] ; AG15  ; --          ; 2            ; 2    ; 12      ; no     ; no             ; no                      ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[7]  ; Y16   ; --          ; 2            ; 16   ; 12      ; no     ; no             ; no                      ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[8]  ; AF14  ; --          ; 2            ; 1    ; 12      ; no     ; no             ; no                      ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[9]  ; F15   ; --          ; 2            ; 4    ; 12      ; no     ; no             ; no                      ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[4]  ; AB26  ;  W          ; --           ; --   ; 11      ; no     ; no             ; no                      ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[5]  ; B16   ; --          ; 2            ; 5    ; 12      ; no     ; no             ; no                      ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[6]  ; D18   ; --          ; 2            ; 11   ; 12      ; no     ; no             ; no                      ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
; data[14] ; AG14  ; --          ; 2            ; 2    ; 12      ; no     ; no             ; no                      ; no            ; no             ; no              ; no            ; no                   ; 3.3-V LVTTL  ; Off          ; no       ;
+----------+-------+-------------+--------------+------+---------+--------+----------------+-------------------------+---------------+----------------+-----------------+---------------+----------------------+--------------+--------------+----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                           ;
+---------+-------+-------------+--------------+------+-----------------+------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+------------------+--------------+----------+
; Name    ; Pin # ; MegaLAB Row ; MegaLAB Col. ; Col. ; Output Register ; Output Enable Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ; Current Strength ; Weak Pull Up ; Bus Hold ;
+---------+-------+-------------+--------------+------+-----------------+------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+------------------+--------------+----------+
; bcd3[0] ; P23   ;  L          ; --           ; --   ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd3[1] ; B14   ; --          ; 2            ; 1    ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd3[2] ; A15   ; --          ; 2            ; 3    ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd3[3] ; N18   ;  L          ; --           ; --   ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd2[0] ; T20   ;  Q          ; --           ; --   ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd2[1] ; R27   ;  Q          ; --           ; --   ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd2[2] ; R26   ;  Q          ; --           ; --   ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd2[3] ; W22   ;  U          ; --           ; --   ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd1[0] ; E18   ; --          ; 2            ; 13   ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd1[1] ; H15   ; --          ; 2            ; 16   ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd1[2] ; L21   ;  I          ; --           ; --   ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd1[3] ; L27   ;  I          ; --           ; --   ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd0[0] ; M26   ;  I          ; --           ; --   ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd0[1] ; AB4   ;  W          ; --           ; --   ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd0[2] ; AB1   ;  W          ; --           ; --   ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
; bcd0[3] ; AB3   ;  W          ; --           ; --   ; no              ; no                     ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ; 24mA             ; Off          ; no       ;
+---------+-------+-------------+--------------+------+-----------------+------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+------------------+--------------+----------+


+------------------------------------+
; All Package Pins                   ;
+-------+-------------+--------------+
; Pin # ; Usage       ; I/O Standard ;
+-------+-------------+--------------+
; A1    ; GND         ;              ;
; A2    ; VCC_IO      ;              ;
; A3    ; GND*        ;              ;
; A4    ; GND*        ;              ;
; A5    ; GND*        ;              ;
; A6    ; GND*        ;              ;
; A7    ; GND*        ;              ;
; A8    ; GND*        ;              ;
; A9    ; GND*        ;              ;
; A10   ; GND         ;              ;
; A11   ; GND*        ;              ;
; A12   ; GND*        ;              ;
; A13   ; GND*        ;              ;
; A14   ; GND*        ;              ;
; A15   ; bcd3[2]     ; 3.3-V LVTTL  ;
; A16   ; GND*        ;              ;
; A17   ; GND*        ;              ;
; A18   ; GND         ;              ;
; A19   ; GND*        ;              ;
; A20   ; GND*        ;              ;
; A21   ; GND*        ;              ;
; A22   ; GND*        ;              ;
; A23   ; GND*        ;              ;
; A24   ; GND*        ;              ;
; A25   ; GND*        ;              ;
; A26   ; VCC_IO      ;              ;
; A27   ; GND         ;              ;
; B1    ; VCC_IO      ;              ;
; B2    ; GND         ;              ;
; B3    ; GND*        ;              ;
; B4    ; GND*        ;              ;
; B5    ; GND*        ;              ;
; B6    ; GND*        ;              ;
; B7    ; GND*        ;              ;
; B8    ; GND*        ;              ;
; B9    ; GND*        ;              ;
; B10   ; VCC_IO      ;              ;
; B11   ; GND*        ;              ;
; B12   ; GND*        ;              ;
; B13   ; GND*        ;              ;
; B14   ; bcd3[1]     ; 3.3-V LVTTL  ;
; B15   ; GND*        ;              ;
; B16   ; data[5]     ; 3.3-V LVTTL  ;
; B17   ; GND*        ;              ;
; B18   ; VCC_IO      ;              ;
; B19   ; GND*        ;              ;
; B20   ; GND*        ;              ;
; B21   ; GND*        ;              ;
; B22   ; GND*        ;              ;
; B23   ; GND*        ;              ;
; B24   ; GND*        ;              ;
; B25   ; GND*        ;              ;
; B26   ; GND         ;              ;
; B27   ; VCC_IO      ;              ;
; C1    ; GND*        ;              ;
; C2    ; GND*        ;              ;
; C3    ; GND*        ;              ;
; C4    ; GND*        ;              ;
; C5    ; GND*        ;              ;
; C6    ; GND*        ;              ;
; C7    ; GND*        ;              ;
; C8    ; GND*        ;              ;
; C9    ; GND*        ;              ;
; C10   ; GND*        ;              ;
; C11   ; GND*        ;              ;
; C12   ; GND*        ;              ;
; C13   ; GND*        ;              ;
; C14   ; GND*        ;              ;
; C15   ; GND*        ;              ;
; C16   ; GND*        ;              ;
; C17   ; GND*        ;              ;
; C18   ; GND*        ;              ;
; C19   ; data[10]    ; 3.3-V LVTTL  ;
; C20   ; GND*        ;              ;
; C21   ; GND*        ;              ;
; C22   ; GND*        ;              ;
; C23   ; GND*        ;              ;
; C24   ; GND*        ;              ;
; C25   ; GND*        ;              ;
; C26   ; GND*        ;              ;
; C27   ; GND*        ;              ;
; D1    ; GND*        ;              ;
; D2    ; GND*        ;              ;
; D3    ; GND*        ;              ;
; D4    ; GND*        ;              ;
; D5    ; GND*        ;              ;
; D6    ; GND*        ;              ;
; D7    ; GND*        ;              ;
; D8    ; GND*        ;              ;
; D9    ; GND*        ;              ;
; D10   ; GND*        ;              ;
; D11   ; GND*        ;              ;
; D12   ; GND*        ;              ;
; D13   ; GND*        ;              ;
; D14   ; GND*        ;              ;
; D15   ; GND*        ;              ;
; D16   ; data[12]    ; 3.3-V LVTTL  ;
; D17   ; GND*        ;              ;
; D18   ; data[6]     ; 3.3-V LVTTL  ;
; D19   ; data[2]     ; 3.3-V LVTTL  ;
; D20   ; GND*        ;              ;
; D21   ; GND*        ;              ;
; D22   ; GND*        ;              ;
; D23   ; GND*        ;              ;
; D24   ; GND*        ;              ;
; D25   ; GND*        ;              ;
; D26   ; GND*        ;              ;
; D27   ; GND*        ;              ;
; E1    ; GND*        ;              ;
; E2    ; GND*        ;              ;
; E3    ; GND*        ;              ;
; E4    ; GND*        ;              ;
; E5    ; GND         ;              ;
; E6    ; GND*        ;              ;
; E7    ; GND*        ;              ;
; E8    ; GND*        ;              ;
; E9    ; GND*        ;              ;
; E10   ; GND*        ;              ;
; E11   ; GND*        ;              ;
; E12   ; GND*        ;              ;
; E13   ; GND*        ;              ;
; E14   ; GND+        ;              ;
; E15   ; GND*        ;              ;
; E16   ; GND*        ;              ;
; E17   ; GND*        ;              ;
; E18   ; bcd1[0]     ; 3.3-V LVTTL  ;
; E19   ; GND*        ;              ;
; E20   ; GND*        ;              ;
; E21   ; GND*        ;              ;
; E22   ; GND*        ;              ;
; E23   ; GND         ;              ;
; E24   ; GND*        ;              ;
; E25   ; GND*        ;              ;
; E26   ; GND*        ;              ;
; E27   ; GND*        ;              ;
; F1    ; GND*        ;              ;
; F2    ; GND*        ;              ;
; F3    ; GND*        ;              ;
; F4    ; GND*        ;              ;
; F5    ; NC          ;              ;
; F6    ; GND*        ;              ;
; F7    ; GND*        ;              ;
; F8    ; GND*        ;              ;
; F9    ; GND*        ;              ;
; F10   ; GND*        ;              ;
; F11   ; GND*        ;              ;
; F12   ; GND*        ;              ;
; F13   ; GND*        ;              ;
; F14   ; #TDO        ;              ;
; F15   ; data[9]     ; 3.3-V LVTTL  ;
; F16   ; GND*        ;              ;
; F17   ; GND*        ;              ;
; F18   ; data[11]    ; 3.3-V LVTTL  ;
; F19   ; GND*        ;              ;
; F20   ; GND*        ;              ;
; F21   ; GND*        ;              ;
; F22   ; GND*        ;              ;
; F23   ; NC          ;              ;
; F24   ; GND*        ;              ;
; F25   ; GND*        ;              ;
; F26   ; GND*        ;              ;
; F27   ; GND*        ;              ;
; G1    ; GND*        ;              ;
; G2    ; GND*        ;              ;
; G3    ; GND*        ;              ;
; G4    ; GND*        ;              ;
; G5    ; NC          ;              ;
; G6    ; NC          ;              ;
; G7    ; GND         ;              ;
; G8    ; NC          ;              ;
; G9    ; NC          ;              ;
; G10   ; NC          ;              ;
; G11   ; GND*        ;              ;
; G12   ; GND*        ;              ;
; G13   ; ^nCEO       ;              ;
; G14   ; GND         ;              ;
; G15   ; GND         ;              ;
; G16   ; GND*        ;              ;
; G17   ; GND*        ;              ;
; G18   ; NC          ;              ;
; G19   ; NC          ;              ;
; G20   ; NC          ;              ;
; G21   ; GND         ;              ;
; G22   ; NC          ;              ;
; G23   ; NC          ;              ;
; G24   ; GND*        ;              ;
; G25   ; GND*        ;              ;
; G26   ; GND*        ;              ;
; G27   ; GND*        ;              ;
; H1    ; GND*        ;              ;
; H2    ; GND*        ;              ;
; H3    ; GND*        ;              ;
; H4    ; GND*        ;              ;
; H5    ; NC          ;              ;
; H6    ; NC          ;              ;
; H7    ; NC          ;              ;
; H8    ; VCC_IO      ;              ;
; H9    ; NC          ;              ;
; H10   ; NC          ;              ;
; H11   ; ^VREFC2     ;              ;
; H12   ; GND*        ;              ;
; H13   ; #TRST       ;              ;
; H14   ; GND+        ;              ;
; H15   ; bcd1[1]     ; 3.3-V LVTTL  ;
; H16   ; GND*        ;              ;
; H17   ; ^VREFC1     ;              ;
; H18   ; NC          ;              ;
; H19   ; NC          ;              ;
; H20   ; VCC_IO      ;              ;
; H21   ; NC          ;              ;
; H22   ; NC          ;              ;
; H23   ; NC          ;              ;
; H24   ; GND*        ;              ;
; H25   ; GND*        ;              ;
; H26   ; GND*        ;              ;
; H27   ; GND*        ;              ;
; J1    ; GND*        ;              ;
; J2    ; GND*        ;              ;
; J3    ; GND*        ;              ;
; J4    ; GND*        ;              ;
; J5    ; GND*        ;              ;
; J6    ; GND*        ;              ;
; J7    ; GND*        ;              ;
; J8    ; GND*        ;              ;
; J9    ; GND         ;              ;
; J10   ; VCC_INT     ;              ;
; J11   ; GND         ;              ;
; J12   ; VCC_INT     ;              ;
; J13   ; VCC_IO      ;              ;
; J14   ; GND         ;              ;
; J15   ; VCC_IO      ;              ;
; J16   ; GND         ;              ;
; J17   ; GND         ;              ;
; J18   ; VCC_INT     ;              ;
; J19   ; GND         ;              ;
; J20   ; GND*        ;              ;
; J21   ; GND*        ;              ;
; J22   ; NC          ;              ;
; J23   ; NC          ;              ;
; J24   ; GND*        ;              ;
; J25   ; GND*        ;              ;
; J26   ; GND*        ;              ;
; J27   ; GND*        ;              ;
; K1    ; GND         ;              ;
; K2    ; VCC_IO      ;              ;
; K3    ; GND*        ;              ;
; K4    ; GND*        ;              ;
; K5    ; GND         ;              ;
; K6    ; GND*        ;              ;
; K7    ; GND*        ;              ;
; K8    ; GND*        ;              ;
; K9    ; GND*        ;              ;
; K10   ; VCC_IO      ;              ;
; K11   ; VCC_INT     ;              ;
; K12   ; GND         ;              ;
; K13   ; VCC_INT     ;              ;
; K14   ; GND         ;              ;
; K15   ; VCC_INT     ;              ;
; K16   ; GND         ;              ;
; K17   ; VCC_INT     ;              ;
; K18   ; VCC_IO      ;              ;
; K19   ; GND*        ;              ;
; K20   ; GND*        ;              ;
; K21   ; GND*        ;              ;
; K22   ; GND*        ;              ;
; K23   ; GND         ;              ;
; K24   ; GND*        ;              ;
; K25   ; GND*        ;              ;
; K26   ; VCC_IO      ;              ;
; K27   ; GND         ;              ;
; L1    ; GND*        ;              ;
; L2    ; GND*        ;              ;
; L3    ; GND*        ;              ;
; L4    ; GND*        ;              ;
; L5    ; GND*        ;              ;
; L6    ; GND*        ;              ;
; L7    ; GND*        ;              ;
; L8    ; GND*        ;              ;
; L9    ; GND*        ;              ;
; L10   ; GND*        ;              ;
; L11   ; VCC_INT     ;              ;
; L12   ; GND         ;              ;
; L13   ; VCC_INT     ;              ;
; L14   ; GND         ;              ;
; L15   ; VCC_INT     ;              ;
; L16   ; GND         ;              ;
; L17   ; VCC_INT     ;              ;
; L18   ; GND*        ;              ;
; L19   ; ^VREFC8     ;              ;
; L20   ; GND*        ;              ;
; L21   ; bcd1[2]     ; 3.3-V LVTTL  ;
; L22   ; GND*        ;              ;
; L23   ; GND*        ;              ;
; L24   ; GND*        ;              ;
; L25   ; GND*        ;              ;
; L26   ; data[0]     ; 3.3-V LVTTL  ;
; L27   ; bcd1[3]     ; 3.3-V LVTTL  ;
; M1    ; GND*        ;              ;
; M2    ; GND*        ;              ;
; M3    ; GND+        ;              ;
; M4    ; GND*        ;              ;
; M5    ; GND*        ;              ;
; M6    ; GND*        ;              ;
; M7    ; GND_CKLK5   ;              ;
; M8    ; GND*        ;              ;
; M9    ; GND*        ;              ;
; M10   ; ^VREFC3     ;              ;
; M11   ; GND         ;              ;
; M12   ; VCC_INT     ;              ;
; M13   ; GND         ;              ;
; M14   ; VCC_INT     ;              ;
; M15   ; GND         ;              ;
; M16   ; VCC_INT     ;              ;
; M17   ; GND         ;              ;
; M18   ; VCC_CKLK4   ;              ;
; M19   ; VCC_CKLK6   ;              ;
; M20   ; GND*        ;              ;
; M21   ; GND*        ;              ;
; M22   ; GND*        ;              ;
; M23   ; GND*        ;              ;
; M24   ; GND*        ;              ;
; M25   ; GND*        ;              ;
; M26   ; bcd0[0]     ; 3.3-V LVTTL  ;
; M27   ; GND*        ;              ;
; N1    ; GND*        ;              ;
; N2    ; GND*        ;              ;
; N3    ; GND*        ;              ;
; N4    ; GND+        ;              ;
; N5    ; ^MSEL1      ;              ;
; N6    ; GND_CKOUT1  ;              ;
; N7    ; VCC_CKLK3   ;              ;
; N8    ; GND_CKLK3   ;              ;
; N9    ; GND_CKLK5   ;              ;
; N10   ; VCC_CKLK5   ;              ;
; N11   ; VCC_IO      ;              ;
; N12   ; GND         ;              ;
; N13   ; VCC_INT     ;              ;
; N15   ; VCC_INT     ;              ;
; N16   ; GND         ;              ;
; N17   ; VCC_IO      ;              ;
; N18   ; bcd3[3]     ; 3.3-V LVTTL  ;
; N19   ; GND*        ;              ;
; N20   ; GND_CKLK4   ;              ;
; N21   ; GND_CKLK6   ;              ;
; N22   ; GND*        ;              ;
; N23   ; GND+        ;              ;
; N24   ; GND+        ;              ;
; N25   ; GND*        ;              ;
; N26   ; GND*        ;              ;
; N27   ; GND*        ;              ;
; P1    ; GND*        ;              ;
; P2    ; GND*        ;              ;
; P3    ; GND+        ;              ;
; P4    ; GND*        ;              ;
; P5    ; VCC_SEL     ;              ;
; P6    ; ^NCONFIG    ;              ;
; P7    ; GND+        ;              ;
; P8    ; GND_CKLK1   ;              ;
; P9    ; ^MSEL0      ;              ;
; P10   ; VCC_CKOUT1  ;              ;
; P11   ; GND         ;              ;
; P12   ; VCC_INT     ;              ;
; P16   ; VCC_INT     ;              ;
; P17   ; GND         ;              ;
; P18   ; ^DATA0      ;              ;
; P19   ; VCC_CKLK2   ;              ;
; P20   ; GND_CKLK2   ;              ;
; P21   ; ^DCLK       ;              ;
; P22   ; ^nIO_PULLUP ;              ;
; P23   ; bcd3[0]     ; 3.3-V LVTTL  ;
; P24   ; GND+        ;              ;
; P25   ; GND*        ;              ;
; P26   ; GND*        ;              ;
; P27   ; GND*        ;              ;
; R1    ; GND*        ;              ;
; R2    ; GND*        ;              ;
; R3    ; GND+        ;              ;
; R4    ; GND*        ;              ;
; R5    ; GND*        ;              ;
; R6    ; GND*        ;              ;
; R7    ; GND*        ;              ;
; R8    ; GND_CKLK7   ;              ;
; R9    ; VCC_CKLK7   ;              ;
; R10   ; VCC_CKLK1   ;              ;
; R11   ; VCC_IO      ;              ;
; R12   ; GND         ;              ;
; R13   ; VCC_INT     ;              ;
; R15   ; VCC_INT     ;              ;
; R16   ; GND         ;              ;
; R17   ; VCC_IO      ;              ;
; R18   ; GND_CKOUT2  ;              ;
; R19   ; GND*        ;              ;
; R20   ; GND_CKLK8   ;              ;
; R21   ; GND*        ;              ;
; R22   ; GND*        ;              ;
; R23   ; GND+        ;              ;
; R24   ; GND*        ;              ;
; R25   ; GND+        ;              ;
; R26   ; bcd2[2]     ; 3.3-V LVTTL  ;
; R27   ; bcd2[1]     ; 3.3-V LVTTL  ;
; T1    ; GND*        ;              ;
; T2    ; GND*        ;              ;
; T3    ; GND*        ;              ;
; T4    ; GND+        ;              ;
; T5    ; GND*        ;              ;
; T6    ; VCC_CKLKA   ;              ;
; T7    ; GND*        ;              ;
; T8    ; GND*        ;              ;
; T9    ; ^VREFC4     ;              ;
; T10   ; GND_CKLK7   ;              ;
; T11   ; GND         ;              ;
; T12   ; VCC_INT     ;              ;
; T13   ; GND         ;              ;
; T14   ; VCC_INT     ;              ;
; T15   ; GND         ;              ;
; T16   ; VCC_INT     ;              ;
; T17   ; GND         ;              ;
; T18   ; VCC_CKLK8   ;              ;
; T19   ; ^VREFC7     ;              ;
; T20   ; bcd2[0]     ; 3.3-V LVTTL  ;
; T21   ; GND*        ;              ;
; T22   ; #TDI        ;              ;
; T23   ; ^nCE        ;              ;
; T24   ; GND*        ;              ;
; T25   ; data[3]     ; 3.3-V LVTTL  ;
; T26   ; GND*        ;              ;
; T27   ; GND*        ;              ;
; U1    ; GND*        ;              ;
; U2    ; GND*        ;              ;
; U3    ; GND*        ;              ;
; U4    ; GND*        ;              ;
; U5    ; GND*        ;              ;
; U6    ; GND*        ;              ;
; U7    ; GND*        ;              ;
; U8    ; GND*        ;              ;
; U9    ; GND*        ;              ;
; U10   ; GND*        ;              ;
; U11   ; VCC_INT     ;              ;
; U12   ; GND         ;              ;
; U13   ; VCC_INT     ;              ;
; U14   ; GND         ;              ;
; U15   ; VCC_INT     ;              ;
; U16   ; GND         ;              ;
; U17   ; VCC_INT     ;              ;
; U18   ; GND*        ;              ;
; U19   ; GND*        ;              ;
; U20   ; GND*        ;              ;
; U21   ; GND*        ;              ;
; U22   ; VCC_CKLKA   ;              ;
; U23   ; VCC_CKOUT2  ;              ;
; U24   ; GND*        ;              ;
; U25   ; GND*        ;              ;
; U26   ; GND*        ;              ;
; U27   ; GND*        ;              ;
; V1    ; GND         ;              ;
; V2    ; VCC_IO      ;              ;
; V3    ; GND*        ;              ;
; V4    ; GND*        ;              ;
; V5    ; GND         ;              ;
; V6    ; GND*        ;              ;
; V7    ; GND*        ;              ;
; V8    ; GND*        ;              ;
; V9    ; GND*        ;              ;
; V10   ; VCC_IO      ;              ;
; V11   ; VCC_INT     ;              ;
; V12   ; GND         ;              ;
; V13   ; VCC_INT     ;              ;
; V14   ; GND         ;              ;
; V15   ; VCC_INT     ;              ;
; V16   ; GND         ;              ;
; V17   ; VCC_INT     ;              ;
; V18   ; VCC_INT     ;              ;
; V19   ; GND*        ;              ;
; V20   ; GND*        ;              ;
; V21   ; GND*        ;              ;
; V22   ; GND*        ;              ;
; V23   ; GND         ;              ;
; V24   ; GND*        ;              ;
; V25   ; GND*        ;              ;
; V26   ; VCC_IO      ;              ;
; V27   ; GND         ;              ;
; W1    ; GND*        ;              ;
; W2    ; GND*        ;              ;
; W3    ; GND*        ;              ;
; W4    ; GND*        ;              ;
; W5    ; GND*        ;              ;
; W6    ; GND*        ;              ;
; W7    ; GND*        ;              ;
; W8    ; GND*        ;              ;
; W9    ; GND         ;              ;
; W10   ; VCC_INT     ;              ;
; W11   ; GND         ;              ;
; W12   ; GND         ;              ;
; W13   ; VCC_IO      ;              ;
; W14   ; GND         ;              ;
; W15   ; VCC_IO      ;              ;
; W16   ; VCC_INT     ;              ;
; W17   ; GND         ;              ;
; W18   ; VCC_INT     ;              ;
; W19   ; VCC_IO      ;              ;
; W20   ; GND*        ;              ;
; W21   ; GND*        ;              ;
; W22   ; bcd2[3]     ; 3.3-V LVTTL  ;
; W23   ; GND*        ;              ;
; W24   ; GND*        ;              ;
; W25   ; GND*        ;              ;
; W26   ; GND*        ;              ;
; W27   ; GND*        ;              ;
; Y1    ; GND*        ;              ;
; Y2    ; GND*        ;              ;
; Y3    ; GND*        ;              ;
; Y4    ; GND*        ;              ;
; Y5    ; GND*        ;              ;
; Y6    ; NC          ;              ;
; Y7    ; NC          ;              ;
; Y8    ; VCC_IO      ;              ;
; Y9    ; NC          ;              ;
; Y10   ; NC          ;              ;
; Y11   ; NC          ;              ;
; Y12   ; GND*        ;              ;
; Y13   ; GND*        ;              ;
; Y14   ; #TCK        ;              ;
; Y15   ; ^NSTATUS    ;              ;
; Y16   ; data[7]     ; 3.3-V LVTTL  ;
; Y17   ; ^VREFC6     ;              ;
; Y18   ; GND*        ;              ;
; Y19   ; NC          ;              ;
; Y20   ; VCC_IO      ;              ;
; Y21   ; NC          ;              ;
; Y22   ; NC          ;              ;
; Y23   ; NC          ;              ;
; Y24   ; GND*        ;              ;
; Y25   ; GND*        ;              ;
; Y26   ; GND*        ;              ;
; Y27   ; GND*        ;              ;
; AA1   ; GND*        ;              ;
; AA2   ; GND*        ;              ;
; AA3   ; GND*        ;              ;
; AA4   ; GND*        ;              ;
; AA5   ; NC          ;              ;
; AA6   ; NC          ;              ;
; AA7   ; GND         ;              ;
; AA8   ; NC          ;              ;
; AA9   ; NC          ;              ;
; AA10  ; NC          ;              ;
; AA11  ; GND*        ;              ;
; AA12  ; ^VREFC5     ;              ;
; AA13  ; GND*        ;              ;
; AA14  ; GND         ;              ;
; AA15  ; ^CONF_DONE  ;              ;
; AA16  ; GND+        ;              ;
; AA17  ; GND*        ;              ;
; AA18  ; GND*        ;              ;
; AA19  ; NC          ;              ;
; AA20  ; NC          ;              ;
; AA21  ; GND         ;              ;
; AA22  ; NC          ;              ;
; AA23  ; NC          ;              ;
; AA24  ; GND*        ;              ;
; AA25  ; GND*        ;              ;
; AA26  ; GND*        ;              ;
; AA27  ; GND*        ;              ;
; AB1   ; bcd0[2]     ; 3.3-V LVTTL  ;
; AB2   ; GND*        ;              ;
; AB3   ; bcd0[3]     ; 3.3-V LVTTL  ;
; AB4   ; bcd0[1]     ; 3.3-V LVTTL  ;
; AB5   ; NC          ;              ;
; AB6   ; GND*        ;              ;
; AB7   ; GND*        ;              ;
; AB8   ; GND*        ;              ;
; AB9   ; GND*        ;              ;
; AB10  ; GND*        ;              ;
; AB11  ; GND*        ;              ;
; AB12  ; GND*        ;              ;
; AB13  ; GND*        ;              ;
; AB14  ; #TMS        ;              ;
; AB15  ; GND*        ;              ;
; AB16  ; GND*        ;              ;
; AB17  ; GND*        ;              ;
; AB18  ; GND*        ;              ;
; AB19  ; GND*        ;              ;
; AB20  ; GND*        ;              ;
; AB21  ; GND*        ;              ;
; AB22  ; GND*        ;              ;
; AB23  ; NC          ;              ;
; AB24  ; GND*        ;              ;
; AB25  ; GND*        ;              ;
; AB26  ; data[4]     ; 3.3-V LVTTL  ;
; AB27  ; GND*        ;              ;
; AC1   ; GND*        ;              ;
; AC2   ; GND*        ;              ;
; AC3   ; GND*        ;              ;
; AC4   ; GND*        ;              ;
; AC5   ; GND         ;              ;
; AC6   ; GND*        ;              ;
; AC7   ; GND*        ;              ;
; AC8   ; GND*        ;              ;
; AC9   ; GND*        ;              ;
; AC10  ; GND*        ;              ;
; AC11  ; GND*        ;              ;
; AC12  ; GND*        ;              ;
; AC13  ; GND*        ;              ;
; AC14  ; GND+        ;              ;
; AC15  ; GND*        ;              ;
; AC16  ; GND*        ;              ;
; AC17  ; GND*        ;              ;
; AC18  ; data[1]     ; 3.3-V LVTTL  ;
; AC19  ; GND*        ;              ;
; AC20  ; GND*        ;              ;
; AC21  ; GND*        ;              ;
; AC22  ; GND*        ;              ;
; AC23  ; GND         ;              ;
; AC24  ; GND*        ;              ;
; AC25  ; GND*        ;              ;
; AC26  ; GND*        ;              ;
; AC27  ; GND*        ;              ;
; AD1   ; GND*        ;              ;
; AD2   ; GND*        ;              ;
; AD3   ; GND*        ;              ;
; AD4   ; GND*        ;              ;
; AD5   ; GND*        ;              ;
; AD6   ; GND*        ;              ;
; AD7   ; GND*        ;              ;
; AD8   ; GND*        ;              ;
; AD9   ; GND*        ;              ;
; AD10  ; GND*        ;              ;
; AD11  ; GND*        ;              ;
; AD12  ; GND*        ;              ;
; AD13  ; GND*        ;              ;
; AD14  ; GND*        ;              ;
; AD15  ; GND*        ;              ;
; AD16  ; GND*        ;              ;
; AD17  ; GND*        ;              ;
; AD18  ; GND*        ;              ;
; AD19  ; GND*        ;              ;
; AD20  ; GND*        ;              ;
; AD21  ; GND*        ;              ;
; AD22  ; GND*        ;              ;
; AD23  ; GND*        ;              ;
; AD24  ; GND*        ;              ;
; AD25  ; GND*        ;              ;
; AD26  ; GND*        ;              ;
; AD27  ; GND*        ;              ;
; AE1   ; GND*        ;              ;
; AE2   ; GND*        ;              ;
; AE3   ; GND*        ;              ;
; AE4   ; GND*        ;              ;
; AE5   ; GND*        ;              ;
; AE6   ; GND*        ;              ;
; AE7   ; GND*        ;              ;
; AE8   ; GND*        ;              ;
; AE9   ; GND*        ;              ;
; AE10  ; GND*        ;              ;
; AE11  ; GND*        ;              ;
; AE12  ; GND*        ;              ;
; AE13  ; GND*        ;              ;
; AE14  ; GND*        ;              ;
; AE15  ; GND*        ;              ;
; AE16  ; GND*        ;              ;
; AE17  ; GND*        ;              ;
; AE18  ; GND*        ;              ;
; AE19  ; GND*        ;              ;
; AE20  ; GND*        ;              ;
; AE21  ; GND*        ;              ;
; AE22  ; GND*        ;              ;
; AE23  ; GND*        ;              ;
; AE24  ; GND*        ;              ;
; AE25  ; GND*        ;              ;
; AE26  ; GND*        ;              ;
; AE27  ; GND*        ;              ;
; AF1   ; VCC_IO      ;              ;
; AF2   ; GND         ;              ;
; AF3   ; GND*        ;              ;
; AF4   ; GND*        ;              ;
; AF5   ; GND*        ;              ;
; AF6   ; GND*        ;              ;
; AF7   ; GND*        ;              ;
; AF8   ; GND*        ;              ;
; AF9   ; GND*        ;              ;
; AF10  ; VCC_IO      ;              ;
; AF11  ; GND*        ;              ;
; AF12  ; GND*        ;              ;
; AF13  ; GND*        ;              ;
; AF14  ; data[8]     ; 3.3-V LVTTL  ;
; AF15  ; GND*        ;              ;
; AF16  ; GND*        ;              ;
; AF17  ; GND*        ;              ;
; AF18  ; VCC_IO      ;              ;
; AF19  ; GND*        ;              ;
; AF20  ; GND*        ;              ;
; AF21  ; GND*        ;              ;
; AF22  ; GND*        ;              ;
; AF23  ; GND*        ;              ;
; AF24  ; GND*        ;              ;
; AF25  ; GND*        ;              ;
; AF26  ; GND         ;              ;
; AF27  ; VCC_IO      ;              ;
; AG1   ; GND         ;              ;
; AG2   ; VCC_IO      ;              ;
; AG3   ; GND*        ;              ;
; AG4   ; GND*        ;              ;
; AG5   ; GND*        ;              ;
; AG6   ; GND*        ;              ;
; AG7   ; GND*        ;              ;
; AG8   ; GND*        ;              ;
; AG9   ; GND*        ;              ;
; AG10  ; GND         ;              ;
; AG11  ; GND*        ;              ;
; AG12  ; GND*        ;              ;
; AG13  ; GND*        ;              ;
; AG14  ; data[14]    ; 3.3-V LVTTL  ;
; AG15  ; data[15]    ; 3.3-V LVTTL  ;
; AG16  ; GND*        ;              ;
; AG17  ; GND*        ;              ;
; AG18  ; GND         ;              ;
; AG19  ; data[13]    ; 3.3-V LVTTL  ;
; AG20  ; GND*        ;              ;
; AG21  ; GND*        ;              ;
; AG22  ; GND*        ;              ;
; AG23  ; GND*        ;              ;
; AG24  ; GND*        ;              ;
; AG25  ; GND*        ;              ;
; AG26  ; VCC_IO      ;              ;
; AG27  ; GND         ;              ;
+-------+-------------+--------------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 60                     ;
; 3                  ; 0                      ;
; 4                  ; 2                      ;
; 5                  ; 13                     ;
; 6                  ; 3                      ;
; 7                  ; 11                     ;
; 8                  ; 4                      ;
; 9                  ; 9                      ;
; 10                 ; 3                      ;
; 11                 ; 4                      ;
; 12                 ; 4                      ;
; 13                 ; 4                      ;
; 14                 ; 3                      ;
; 15                 ; 2                      ;
; 16                 ; 1                      ;
+--------------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_bcc:add_sub_14|add_sub_cella[3]~30 ; 45      ;
; lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_bcc:add_sub_14|add_sub_cella[4]~30 ; 41      ;
; lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_acc:add_sub_13|add_sub_cella[2]~28 ; 39      ;
; lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_acc:add_sub_13|add_sub_cella[3]~28 ; 36      ;
; lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_9cc:add_sub_12|add_sub_cella[2]~26 ; 36      ;
; lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_acc:add_sub_13|add_sub_cella[4]~28 ; 33      ;
; lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_9cc:add_sub_12|add_sub_cella[3]~26 ; 33      ;
; lpm_divide:Mod3|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_bcc:add_sub_14|add_sub_cella[5]~30 ; 33      ;
; lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_8cc:add_sub_11|add_sub_cella[2]~24 ; 33      ;
; lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_ccc:add_sub_15|add_sub_cella[4]~32 ; 30      ;
; lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_9cc:add_sub_12|add_sub_cella[4]~26 ; 30      ;
; lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_ccc:add_sub_15|add_sub_cella[3]~35 ; 30      ;
; lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_8cc:add_sub_11|add_sub_cella[3]~24 ; 30      ;
; lpm_divide:Mod3|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_ccc:add_sub_15|add_sub_cella[5]~32 ; 30      ;
; lpm_divide:Mod3|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_acc:add_sub_13|add_sub_cella[5]~31 ; 30      ;
; lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_7cc:add_sub_10|add_sub_cella[2]~22 ; 30      ;
; lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_bcc:add_sub_14|add_sub_cella[2]~30 ; 28      ;
; lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_7cc:add_sub_10|add_sub_cella[3]~22 ; 27      ;
; lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_8cc:add_sub_11|add_sub_cella[4]~24 ; 27      ;
; lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_6cc:add_sub_9|add_sub_cella[2]~20  ; 27      ;
; lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_6cc:add_sub_9|add_sub_cella[3]~20  ; 24      ;
; lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_7cc:add_sub_10|add_sub_cella[4]~22 ; 24      ;
; lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_uac:add_sub_8|add_sub_cella[2]~18  ; 24      ;
; lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_uac:add_sub_8|add_sub_cella[3]~18  ; 21      ;
; lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_6cc:add_sub_9|add_sub_cella[4]~20  ; 21      ;
; lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_hre:divider|add_sub_7cc:add_sub_13|add_sub_cella[4]~22 ; 21      ;
; lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_hre:divider|add_sub_7cc:add_sub_12|add_sub_cella[4]~22 ; 21      ;
; lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_tac:add_sub_7|add_sub_cella[2]~16  ; 21      ;
; lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_hre:divider|add_sub_7cc:add_sub_10|add_sub_cella[4]~22 ; 20      ;
; lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_hre:divider|add_sub_7cc:add_sub_11|add_sub_cella[4]~22 ; 20      ;
; lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_hre:divider|add_sub_6cc:add_sub_9|add_sub_cella[4]~20  ; 20      ;
; lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_tac:add_sub_7|add_sub_cella[3]~16  ; 18      ;
; lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_sac:add_sub_6|add_sub_cella[2]~14  ; 18      ;
; lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_hre:divider|add_sub_7cc:add_sub_14|add_sub_cella[4]~22 ; 17      ;
; lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_sac:add_sub_6|add_sub_cella[3]~17  ; 15      ;
; lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_13|add_sub_cella[3]~16 ; 15      ;
; lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_12|add_sub_cella[3]~16 ; 15      ;
; lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_rac:add_sub_5|add_sub_cella[2]~12  ; 15      ;
; lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_8|add_sub_cella[3]~16  ; 14      ;
; lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_9|add_sub_cella[3]~16  ; 14      ;
; lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_10|add_sub_cella[3]~16 ; 14      ;
; lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_11|add_sub_cella[3]~16 ; 14      ;
; lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_7|add_sub_cella[3]~16  ; 14      ;
; lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_sac:add_sub_6|add_sub_cella[3]~14  ; 14      ;
; lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_14|add_sub_cella[3]~16 ; 13      ;
; data[9]                                                                                                                                    ; 12      ;
; data[8]                                                                                                                                    ; 12      ;
; data[7]                                                                                                                                    ; 12      ;
; data[15]                                                                                                                                   ; 12      ;
; data[13]                                                                                                                                   ; 12      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------+
; Local Routing Interconnect                       ;
+-----------------------------+--------------------+
; Local Routing Interconnects ; Number of MegaLABs ;
+-----------------------------+--------------------+
; 0 - 9                       ; 89                 ;
; 10 - 19                     ; 1                  ;
; 20 - 29                     ; 0                  ;
; 30 - 39                     ; 3                  ;
; 40 - 49                     ; 0                  ;
; 50 - 59                     ; 5                  ;
; 60 - 69                     ; 4                  ;
; 70 - 79                     ; 1                  ;
; 80 - 89                     ; 0                  ;
; 90 - 99                     ; 1                  ;
+-----------------------------+--------------------+


+--------------------------------------------+
; MegaLAB Interconnect                       ;
+-----------------------+--------------------+
; MegaLAB Interconnects ; Number of MegaLABs ;
+-----------------------+--------------------+
; 0 - 8                 ; 90                 ;
; 9 - 17                ; 0                  ;
; 18 - 26               ; 0                  ;
; 27 - 35               ; 2                  ;
; 36 - 44               ; 1                  ;
; 45 - 53               ; 3                  ;
; 54 - 62               ; 1                  ;
; 63 - 71               ; 0                  ;
; 72 - 80               ; 1                  ;
; 81 - 89               ; 6                  ;
+-----------------------+--------------------+


+----------------------------------------------+
; LAB External Interconnect                    ;
+----------------------------+-----------------+
; LAB External Interconnects ; Number MegaLABs ;
+----------------------------+-----------------+
; 0 - 14                     ; 90              ;
; 15 - 29                    ; 0               ;
; 30 - 44                    ; 2               ;
; 45 - 59                    ; 0               ;
; 60 - 74                    ; 3               ;
; 75 - 89                    ; 1               ;
; 90 - 104                   ; 1               ;
; 105 - 119                  ; 1               ;
; 120 - 134                  ; 3               ;
; 135 - 149                  ; 3               ;
+----------------------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; MegaLAB Usage Summary                                                                                                                                                                                                                                                                               ;
+--------------+---------------------+----------------------+-------------------------------------+--------------------------------------+----------------------------------+-----------------------------------+--------+---------+--------------------+---------------------------+-----------------+
; MegaLAB Name ; Total Cells         ; MegaLAB Interconnect ; Column Fast Interconnect Driving In ; Column Fast Interconnect Driving Out ; Row Fast Interconnect Driving In ; Row Fast Interconnect Driving Out ; Fan-In ; Fan-Out ; Local Interconnect ; LAB External Interconnect ; Control Signals ;
+--------------+---------------------+----------------------+-------------------------------------+--------------------------------------+----------------------------------+-----------------------------------+--------+---------+--------------------+---------------------------+-----------------+
;  A1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  A2          ;  150 / 160 ( 94 % ) ; 87                   ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 32     ; 45      ; 92                 ; 140                       ; 0               ;
;  A3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  A4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  B1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  B2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  B3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  B4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  C1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  C2          ;  140 / 160 ( 88 % ) ; 73                   ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 13     ; 55      ; 69                 ; 119                       ; 0               ;
;  C3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  C4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  D1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  D2          ;  50 / 160 ( 31 % )  ; 28                   ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 15     ; 11      ; 33                 ; 32                        ; 0               ;
;  D3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  D4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  E1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  E2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  E3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  E4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  F1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  F2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  F3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  F4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  G1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  G2          ;  146 / 160 ( 91 % ) ; 85                   ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 21     ; 69      ; 75                 ; 144                       ; 0               ;
;  G3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  G4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  H1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  H2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  H3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  H4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 2      ; 0       ; 0                  ; 0                         ; 0               ;
;  I1          ;  0 / 160 ( 0 % )    ; 2                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 1                  ; 2                         ; 0               ;
;  I2          ;  56 / 160 ( 35 % )  ; 32                   ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 14     ; 6       ; 30                 ; 37                        ; 0               ;
;  I3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  I4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  J1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  J2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  J3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  J4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  K1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  K2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  K3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  K4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 2      ; 0       ; 0                  ; 0                         ; 0               ;
;  L1          ;  0 / 160 ( 0 % )    ; 2                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 2                         ; 0               ;
;  L2          ;  128 / 160 ( 80 % ) ; 81                   ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 26     ; 6       ; 69                 ; 120                       ; 0               ;
;  L3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  L4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  M1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  M2          ;  79 / 160 ( 49 % )  ; 43                   ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 8      ; 45      ; 32                 ; 66                        ; 0               ;
;  M3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  M4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  N1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  N2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  N3          ;  128 / 160 ( 80 % ) ; 81                   ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 23     ; 73      ; 54                 ; 140                       ; 0               ;
;  N4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  O1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  O2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  O3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  O4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  P1          ;  85 / 160 ( 53 % )  ; 50                   ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 22     ; 26      ; 51                 ; 68                        ; 0               ;
;  P2          ;  20 / 160 ( 13 % )  ; 7                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 4      ; 21      ; 11                 ; 10                        ; 0               ;
;  P3          ;  92 / 160 ( 57 % )  ; 48                   ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 13     ; 40      ; 52                 ; 79                        ; 0               ;
;  P4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 3      ; 10      ; 0                  ; 0                         ; 0               ;
;  Q1          ;  90 / 160 ( 56 % )  ; 53                   ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 24     ; 10      ; 59                 ; 68                        ; 0               ;
;  Q2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Q3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Q4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  R1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  R2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  R3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  R4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  S1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  S2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  S3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  S4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  T1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  T2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  T3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  T4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 1      ; 0       ; 0                  ; 0                         ; 0               ;
;  U1          ;  131 / 160 ( 82 % ) ; 82                   ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 33     ; 72      ; 61                 ; 133                       ; 0               ;
;  U2          ;  107 / 160 ( 67 % ) ; 55                   ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 11     ; 52      ; 58                 ; 90                        ; 0               ;
;  U3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  U4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  V1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  V2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  V3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  V4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 3      ; 11      ; 0                  ; 0                         ; 0               ;
;  W1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  W2          ;  5 / 160 ( 3 % )    ; 3                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 3      ; 5       ; 1                  ; 3                         ; 0               ;
;  W3          ;  118 / 160 ( 74 % ) ; 81                   ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 30     ; 8       ; 63                 ; 121                       ; 0               ;
;  W4          ;  0 / 160 ( 0 % )    ; 3                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 3                         ; 0               ;
;  X1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  X2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  X3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  X4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Y1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Y2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Y3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Y4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Z1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Z2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Z3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Z4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
+--------------+---------------------+----------------------+-------------------------------------+--------------------------------------+----------------------------------+-----------------------------------+--------+---------+--------------------+---------------------------+-----------------+


+------------------------------------+
; Row Interconnect                   ;
+-------+----------------------------+
; Row   ; Interconnect Segments Used ;
+-------+----------------------------+
;  A    ;  4 / 400 ( 1 % )           ;
;  B    ;  0 / 400 ( 0 % )           ;
;  C    ;  0 / 400 ( 0 % )           ;
;  D    ;  0 / 400 ( 0 % )           ;
;  E    ;  0 / 400 ( 0 % )           ;
;  F    ;  0 / 400 ( 0 % )           ;
;  G    ;  2 / 400 ( < 1 % )         ;
;  H    ;  0 / 400 ( 0 % )           ;
;  I    ;  4 / 400 ( 1 % )           ;
;  J    ;  0 / 400 ( 0 % )           ;
;  K    ;  0 / 400 ( 0 % )           ;
;  L    ;  8 / 400 ( 2 % )           ;
;  M    ;  0 / 400 ( 0 % )           ;
;  N    ;  8 / 400 ( 2 % )           ;
;  O    ;  0 / 400 ( 0 % )           ;
;  P    ;  24 / 400 ( 6 % )          ;
;  Q    ;  2 / 400 ( < 1 % )         ;
;  R    ;  0 / 400 ( 0 % )           ;
;  S    ;  0 / 400 ( 0 % )           ;
;  T    ;  0 / 400 ( 0 % )           ;
;  U    ;  52 / 400 ( 13 % )         ;
;  V    ;  0 / 400 ( 0 % )           ;
;  W    ;  27 / 400 ( 7 % )          ;
;  X    ;  0 / 400 ( 0 % )           ;
;  Y    ;  0 / 400 ( 0 % )           ;
;  Z    ;  0 / 400 ( 0 % )           ;
; Total ;  131 / 10400 ( 1 % )       ;
+-------+----------------------------+


+--------------------------------------------------+
; LAB Column Interconnect                          ;
+--------------+------+----------------------------+
; MegaLAB Col. ; Col. ; Interconnect Segments Used ;
+--------------+------+----------------------------+
; 1            ; 1    ;  4 / 640 ( < 1 % )         ;
; 1            ; 2    ;  1 / 640 ( < 1 % )         ;
; 1            ; 3    ;  0 / 640 ( 0 % )           ;
; 1            ; 4    ;  0 / 640 ( 0 % )           ;
; 1            ; 5    ;  2 / 640 ( < 1 % )         ;
; 1            ; 6    ;  3 / 640 ( < 1 % )         ;
; 1            ; 7    ;  3 / 640 ( < 1 % )         ;
; 1            ; 8    ;  4 / 640 ( < 1 % )         ;
; 1            ; 9    ;  3 / 640 ( < 1 % )         ;
; 1            ; 10   ;  9 / 640 ( 1 % )           ;
; 1            ; 11   ;  6 / 640 ( < 1 % )         ;
; 1            ; 12   ;  4 / 640 ( < 1 % )         ;
; 1            ; 13   ;  4 / 640 ( < 1 % )         ;
; 1            ; 14   ;  4 / 640 ( < 1 % )         ;
; 1            ; 15   ;  1 / 640 ( < 1 % )         ;
; 1            ; 16   ;  4 / 640 ( < 1 % )         ;
; 1            ; 17   ;  0 / 640 ( 0 % )           ;
; 2            ; 1    ;  2 / 640 ( < 1 % )         ;
; 2            ; 2    ;  14 / 640 ( 2 % )          ;
; 2            ; 3    ;  7 / 640 ( 1 % )           ;
; 2            ; 4    ;  8 / 640 ( 1 % )           ;
; 2            ; 5    ;  5 / 640 ( < 1 % )         ;
; 2            ; 6    ;  2 / 640 ( < 1 % )         ;
; 2            ; 7    ;  1 / 640 ( < 1 % )         ;
; 2            ; 8    ;  10 / 640 ( 2 % )          ;
; 2            ; 9    ;  15 / 640 ( 2 % )          ;
; 2            ; 10   ;  15 / 640 ( 2 % )          ;
; 2            ; 11   ;  11 / 640 ( 2 % )          ;
; 2            ; 12   ;  7 / 640 ( 1 % )           ;
; 2            ; 13   ;  4 / 640 ( < 1 % )         ;
; 2            ; 14   ;  14 / 640 ( 2 % )          ;
; 2            ; 15   ;  9 / 640 ( 1 % )           ;
; 2            ; 16   ;  5 / 640 ( < 1 % )         ;
; 2            ; 17   ;  0 / 640 ( 0 % )           ;
; 3            ; 1    ;  0 / 640 ( 0 % )           ;
; 3            ; 2    ;  0 / 640 ( 0 % )           ;
; 3            ; 3    ;  1 / 640 ( < 1 % )         ;
; 3            ; 4    ;  0 / 640 ( 0 % )           ;
; 3            ; 5    ;  3 / 640 ( < 1 % )         ;
; 3            ; 6    ;  0 / 640 ( 0 % )           ;
; 3            ; 7    ;  1 / 640 ( < 1 % )         ;
; 3            ; 8    ;  2 / 640 ( < 1 % )         ;
; 3            ; 9    ;  1 / 640 ( < 1 % )         ;
; 3            ; 10   ;  1 / 640 ( < 1 % )         ;
; 3            ; 11   ;  7 / 640 ( 1 % )           ;
; 3            ; 12   ;  9 / 640 ( 1 % )           ;
; 3            ; 13   ;  5 / 640 ( < 1 % )         ;
; 3            ; 14   ;  8 / 640 ( 1 % )           ;
; 3            ; 15   ;  5 / 640 ( < 1 % )         ;
; 3            ; 16   ;  1 / 640 ( < 1 % )         ;
; 3            ; 17   ;  0 / 640 ( 0 % )           ;
; 4            ; 1    ;  0 / 640 ( 0 % )           ;
; 4            ; 2    ;  0 / 640 ( 0 % )           ;
; 4            ; 3    ;  0 / 640 ( 0 % )           ;
; 4            ; 4    ;  0 / 640 ( 0 % )           ;
; 4            ; 5    ;  0 / 640 ( 0 % )           ;
; 4            ; 6    ;  0 / 640 ( 0 % )           ;
; 4            ; 7    ;  0 / 640 ( 0 % )           ;
; 4            ; 8    ;  0 / 640 ( 0 % )           ;
; 4            ; 9    ;  0 / 640 ( 0 % )           ;
; 4            ; 10   ;  0 / 640 ( 0 % )           ;
; 4            ; 11   ;  0 / 640 ( 0 % )           ;
; 4            ; 12   ;  0 / 640 ( 0 % )           ;
; 4            ; 13   ;  0 / 640 ( 0 % )           ;
; 4            ; 14   ;  0 / 640 ( 0 % )           ;
; 4            ; 15   ;  0 / 640 ( 0 % )           ;
; 4            ; 16   ;  0 / 640 ( 0 % )           ;
; 4            ; 17   ;  0 / 640 ( 0 % )           ;
; Total        ;      ;  225 / 43520 ( < 1 % )     ;
+--------------+------+----------------------------+


+------------------------------------+
; LAB Column Interconnect            ;
+-------+----------------------------+
; Col.  ; Interconnect Segments Used ;
+-------+----------------------------+
; 0     ;  0 / 920 ( 0 % )           ;
; 1     ;  0 / 920 ( 0 % )           ;
; 2     ;  0 / 920 ( 0 % )           ;
; 3     ;  0 / 920 ( 0 % )           ;
; Total ;  0 / 3680 ( 0 % )          ;
+-------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                  ;
+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                          ; Usage                                                                                                                                      ;
+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements              ; 1,525 / 16,640 ( 9 % )                                                                                                                     ;
; Registers                         ; 0 / 19,528 ( 0 % )                                                                                                                         ;
; Logic elements in carry chains    ; 663                                                                                                                                        ;
; User inserted logic elements      ; 0                                                                                                                                          ;
; Virtual pins                      ; 0                                                                                                                                          ;
; I/O pins                          ; 32 / 492 ( 7 % )                                                                                                                           ;
;     -- Clock pins                 ; 0 / 8 ( 0 % )                                                                                                                              ;
;     -- Dedicated input pins       ; 0 / 4 ( 0 % )                                                                                                                              ;
; Global signals                    ; 0                                                                                                                                          ;
; ESBs                              ; 0 / 104 ( 0 % )                                                                                                                            ;
; Macrocells                        ; 0 / 1,664 ( 0 % )                                                                                                                          ;
; ESB pterm bits used               ; 0 / 425,984 ( 0 % )                                                                                                                        ;
; ESB CAM bits used                 ; 0 / 425,984 ( 0 % )                                                                                                                        ;
; Total memory bits                 ; 0 / 425,984 ( 0 % )                                                                                                                        ;
; Total RAM block bits              ; 0 / 425,984 ( 0 % )                                                                                                                        ;
; FastRow interconnects             ; 0 / 120 ( 0 % )                                                                                                                            ;
; PLLs                              ; 0 / 4 ( 0 % )                                                                                                                              ;
; LVDS transmitters                 ; 0 / 36 ( 0 % )                                                                                                                             ;
; LVDS receivers                    ; 0 / 36 ( 0 % )                                                                                                                             ;
; ELAs                              ; 0 / 4 ( 0 % )                                                                                                                              ;
; Maximum fan-out node              ; lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_bcc:add_sub_14|add_sub_cella[3]~30 ;
; Maximum fan-out                   ; 45                                                                                                                                         ;
; Highest non-global fan-out signal ; lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_bcc:add_sub_14|add_sub_cella[3]~30 ;
; Highest non-global fan-out        ; 45                                                                                                                                         ;
; Total fan-out                     ; 3986                                                                                                                                       ;
; Average fan-out                   ; 2.56                                                                                                                                       ;
+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node              ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                           ; Library Name ;
+-----------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
; |tobcd                                  ; 1525 (0)    ; 0            ; 0           ; 32   ; 0            ; 1525 (0)     ; 0 (0)             ; 0 (0)            ; 663 (0)         ; 0 (0)      ; |tobcd                                                                                                                        ; work         ;
;    |lpm_divide:Div0|                    ; 162 (0)     ; 0            ; 0           ; 0    ; 0            ; 162 (0)      ; 0 (0)             ; 0 (0)            ; 88 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Div0                                                                                                        ; work         ;
;       |lpm_divide_h4m:auto_generated|   ; 162 (0)     ; 0            ; 0           ; 0    ; 0            ; 162 (0)      ; 0 (0)             ; 0 (0)            ; 88 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated                                                                          ; work         ;
;          |sign_div_unsign_qlh:divider|  ; 162 (0)     ; 0            ; 0           ; 0    ; 0            ; 162 (0)      ; 0 (0)             ; 0 (0)            ; 88 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider                                              ; work         ;
;             |alt_u_div_noe:divider|     ; 162 (74)    ; 0            ; 0           ; 0    ; 0            ; 162 (74)     ; 0 (0)             ; 0 (0)            ; 88 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_noe:divider                        ; work         ;
;                |add_sub_pac:add_sub_3|  ; 6 (6)       ; 0            ; 0           ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_noe:divider|add_sub_pac:add_sub_3  ; work         ;
;                |add_sub_qac:add_sub_10| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_noe:divider|add_sub_qac:add_sub_10 ; work         ;
;                |add_sub_qac:add_sub_11| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_noe:divider|add_sub_qac:add_sub_11 ; work         ;
;                |add_sub_qac:add_sub_12| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_noe:divider|add_sub_qac:add_sub_12 ; work         ;
;                |add_sub_qac:add_sub_13| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_noe:divider|add_sub_qac:add_sub_13 ; work         ;
;                |add_sub_qac:add_sub_14| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_noe:divider|add_sub_qac:add_sub_14 ; work         ;
;                |add_sub_qac:add_sub_15| ; 5 (5)       ; 0            ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_noe:divider|add_sub_qac:add_sub_15 ; work         ;
;                |add_sub_qac:add_sub_4|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_noe:divider|add_sub_qac:add_sub_4  ; work         ;
;                |add_sub_qac:add_sub_5|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_noe:divider|add_sub_qac:add_sub_5  ; work         ;
;                |add_sub_qac:add_sub_6|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_noe:divider|add_sub_qac:add_sub_6  ; work         ;
;                |add_sub_qac:add_sub_7|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_noe:divider|add_sub_qac:add_sub_7  ; work         ;
;                |add_sub_qac:add_sub_8|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_noe:divider|add_sub_qac:add_sub_8  ; work         ;
;                |add_sub_qac:add_sub_9|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |tobcd|lpm_divide:Div0|lpm_divide_h4m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_noe:divider|add_sub_qac:add_sub_9  ; work         ;
;    |lpm_divide:Div1|                    ; 179 (0)     ; 0            ; 0           ; 0    ; 0            ; 179 (0)      ; 0 (0)             ; 0 (0)            ; 87 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Div1                                                                                                        ; work         ;
;       |lpm_divide_k4m:auto_generated|   ; 179 (0)     ; 0            ; 0           ; 0    ; 0            ; 179 (0)      ; 0 (0)             ; 0 (0)            ; 87 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Div1|lpm_divide_k4m:auto_generated                                                                          ; work         ;
;          |sign_div_unsign_tlh:divider|  ; 179 (0)     ; 0            ; 0           ; 0    ; 0            ; 179 (0)      ; 0 (0)             ; 0 (0)            ; 87 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider                                              ; work         ;
;             |alt_u_div_toe:divider|     ; 179 (92)    ; 0            ; 0           ; 0    ; 0            ; 179 (92)     ; 0 (0)             ; 0 (0)            ; 87 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider                        ; work         ;
;                |add_sub_sac:add_sub_6|  ; 8 (8)       ; 0            ; 0           ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |tobcd|lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_sac:add_sub_6  ; work         ;
;                |add_sub_tac:add_sub_10| ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |tobcd|lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_10 ; work         ;
;                |add_sub_tac:add_sub_11| ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |tobcd|lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_11 ; work         ;
;                |add_sub_tac:add_sub_12| ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |tobcd|lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_12 ; work         ;
;                |add_sub_tac:add_sub_13| ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |tobcd|lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_13 ; work         ;
;                |add_sub_tac:add_sub_14| ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |tobcd|lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_14 ; work         ;
;                |add_sub_tac:add_sub_15| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |tobcd|lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_15 ; work         ;
;                |add_sub_tac:add_sub_7|  ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |tobcd|lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_7  ; work         ;
;                |add_sub_tac:add_sub_8|  ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |tobcd|lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_8  ; work         ;
;                |add_sub_tac:add_sub_9|  ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |tobcd|lpm_divide:Div1|lpm_divide_k4m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_toe:divider|add_sub_tac:add_sub_9  ; work         ;
;    |lpm_divide:Div2|                    ; 160 (0)     ; 0            ; 0           ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; 74 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Div2                                                                                                        ; work         ;
;       |lpm_divide_u5m:auto_generated|   ; 160 (0)     ; 0            ; 0           ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; 74 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Div2|lpm_divide_u5m:auto_generated                                                                          ; work         ;
;          |sign_div_unsign_7nh:divider|  ; 160 (0)     ; 0            ; 0           ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; 74 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider                                              ; work         ;
;             |alt_u_div_hre:divider|     ; 160 (86)    ; 0            ; 0           ; 0    ; 0            ; 160 (86)     ; 0 (0)             ; 0 (0)            ; 74 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_hre:divider                        ; work         ;
;                |add_sub_6cc:add_sub_9|  ; 10 (10)     ; 0            ; 0           ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |tobcd|lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_hre:divider|add_sub_6cc:add_sub_9  ; work         ;
;                |add_sub_7cc:add_sub_10| ; 11 (11)     ; 0            ; 0           ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |tobcd|lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_hre:divider|add_sub_7cc:add_sub_10 ; work         ;
;                |add_sub_7cc:add_sub_11| ; 11 (11)     ; 0            ; 0           ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |tobcd|lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_hre:divider|add_sub_7cc:add_sub_11 ; work         ;
;                |add_sub_7cc:add_sub_12| ; 11 (11)     ; 0            ; 0           ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |tobcd|lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_hre:divider|add_sub_7cc:add_sub_12 ; work         ;
;                |add_sub_7cc:add_sub_13| ; 11 (11)     ; 0            ; 0           ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |tobcd|lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_hre:divider|add_sub_7cc:add_sub_13 ; work         ;
;                |add_sub_7cc:add_sub_14| ; 11 (11)     ; 0            ; 0           ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |tobcd|lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_hre:divider|add_sub_7cc:add_sub_14 ; work         ;
;                |add_sub_7cc:add_sub_15| ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |tobcd|lpm_divide:Div2|lpm_divide_u5m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_hre:divider|add_sub_7cc:add_sub_15 ; work         ;
;    |lpm_divide:Mod0|                    ; 363 (0)     ; 0            ; 0           ; 0    ; 0            ; 363 (0)      ; 0 (0)             ; 0 (0)            ; 156 (0)         ; 0 (0)      ; |tobcd|lpm_divide:Mod0                                                                                                        ; work         ;
;       |lpm_divide_7ul:auto_generated|   ; 363 (0)     ; 0            ; 0           ; 0    ; 0            ; 363 (0)      ; 0 (0)             ; 0 (0)            ; 156 (0)         ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated                                                                          ; work         ;
;          |sign_div_unsign_dnh:divider|  ; 363 (0)     ; 0            ; 0           ; 0    ; 0            ; 363 (0)      ; 0 (0)             ; 0 (0)            ; 156 (0)         ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider                                              ; work         ;
;             |alt_u_div_tre:divider|     ; 363 (207)   ; 0            ; 0           ; 0    ; 0            ; 363 (207)    ; 0 (0)             ; 0 (0)            ; 156 (0)         ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider                        ; work         ;
;                |add_sub_6cc:add_sub_9|  ; 12 (12)     ; 0            ; 0           ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_6cc:add_sub_9  ; work         ;
;                |add_sub_7cc:add_sub_10| ; 13 (13)     ; 0            ; 0           ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 13 (13)         ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_7cc:add_sub_10 ; work         ;
;                |add_sub_8cc:add_sub_11| ; 14 (14)     ; 0            ; 0           ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_8cc:add_sub_11 ; work         ;
;                |add_sub_9cc:add_sub_12| ; 15 (15)     ; 0            ; 0           ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_9cc:add_sub_12 ; work         ;
;                |add_sub_acc:add_sub_13| ; 16 (16)     ; 0            ; 0           ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 16 (16)         ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_acc:add_sub_13 ; work         ;
;                |add_sub_bcc:add_sub_14| ; 17 (17)     ; 0            ; 0           ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 17 (17)         ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_bcc:add_sub_14 ; work         ;
;                |add_sub_ccc:add_sub_15| ; 18 (18)     ; 0            ; 0           ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 18 (18)         ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_ccc:add_sub_15 ; work         ;
;                |add_sub_pac:add_sub_3|  ; 6 (6)       ; 0            ; 0           ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_pac:add_sub_3  ; work         ;
;                |add_sub_qac:add_sub_4|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_qac:add_sub_4  ; work         ;
;                |add_sub_rac:add_sub_5|  ; 8 (8)       ; 0            ; 0           ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_rac:add_sub_5  ; work         ;
;                |add_sub_sac:add_sub_6|  ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_sac:add_sub_6  ; work         ;
;                |add_sub_tac:add_sub_7|  ; 10 (10)     ; 0            ; 0           ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_tac:add_sub_7  ; work         ;
;                |add_sub_uac:add_sub_8|  ; 11 (11)     ; 0            ; 0           ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |tobcd|lpm_divide:Mod0|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_uac:add_sub_8  ; work         ;
;    |lpm_divide:Mod1|                    ; 319 (0)     ; 0            ; 0           ; 0    ; 0            ; 319 (0)      ; 0 (0)             ; 0 (0)            ; 125 (0)         ; 0 (0)      ; |tobcd|lpm_divide:Mod1                                                                                                        ; work         ;
;       |lpm_divide_7ul:auto_generated|   ; 319 (0)     ; 0            ; 0           ; 0    ; 0            ; 319 (0)      ; 0 (0)             ; 0 (0)            ; 125 (0)         ; 0 (0)      ; |tobcd|lpm_divide:Mod1|lpm_divide_7ul:auto_generated                                                                          ; work         ;
;          |sign_div_unsign_dnh:divider|  ; 319 (0)     ; 0            ; 0           ; 0    ; 0            ; 319 (0)      ; 0 (0)             ; 0 (0)            ; 125 (0)         ; 0 (0)      ; |tobcd|lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider                                              ; work         ;
;             |alt_u_div_tre:divider|     ; 319 (194)   ; 0            ; 0           ; 0    ; 0            ; 319 (194)    ; 0 (0)             ; 0 (0)            ; 125 (0)         ; 0 (0)      ; |tobcd|lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider                        ; work         ;
;                |add_sub_6cc:add_sub_9|  ; 11 (11)     ; 0            ; 0           ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |tobcd|lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_6cc:add_sub_9  ; work         ;
;                |add_sub_7cc:add_sub_10| ; 12 (12)     ; 0            ; 0           ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |tobcd|lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_7cc:add_sub_10 ; work         ;
;                |add_sub_8cc:add_sub_11| ; 13 (13)     ; 0            ; 0           ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 13 (13)         ; 0 (0)      ; |tobcd|lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_8cc:add_sub_11 ; work         ;
;                |add_sub_9cc:add_sub_12| ; 14 (14)     ; 0            ; 0           ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |tobcd|lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_9cc:add_sub_12 ; work         ;
;                |add_sub_acc:add_sub_13| ; 15 (15)     ; 0            ; 0           ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |tobcd|lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_acc:add_sub_13 ; work         ;
;                |add_sub_bcc:add_sub_14| ; 16 (16)     ; 0            ; 0           ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 16 (16)         ; 0 (0)      ; |tobcd|lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_bcc:add_sub_14 ; work         ;
;                |add_sub_ccc:add_sub_15| ; 17 (17)     ; 0            ; 0           ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 17 (17)         ; 0 (0)      ; |tobcd|lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_ccc:add_sub_15 ; work         ;
;                |add_sub_sac:add_sub_6|  ; 8 (8)       ; 0            ; 0           ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |tobcd|lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_sac:add_sub_6  ; work         ;
;                |add_sub_tac:add_sub_7|  ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |tobcd|lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_tac:add_sub_7  ; work         ;
;                |add_sub_uac:add_sub_8|  ; 10 (10)     ; 0            ; 0           ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |tobcd|lpm_divide:Mod1|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_uac:add_sub_8  ; work         ;
;    |lpm_divide:Mod2|                    ; 234 (0)     ; 0            ; 0           ; 0    ; 0            ; 234 (0)      ; 0 (0)             ; 0 (0)            ; 91 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Mod2                                                                                                        ; work         ;
;       |lpm_divide_7ul:auto_generated|   ; 234 (0)     ; 0            ; 0           ; 0    ; 0            ; 234 (0)      ; 0 (0)             ; 0 (0)            ; 91 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Mod2|lpm_divide_7ul:auto_generated                                                                          ; work         ;
;          |sign_div_unsign_dnh:divider|  ; 234 (0)     ; 0            ; 0           ; 0    ; 0            ; 234 (0)      ; 0 (0)             ; 0 (0)            ; 91 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider                                              ; work         ;
;             |alt_u_div_tre:divider|     ; 234 (143)   ; 0            ; 0           ; 0    ; 0            ; 234 (143)    ; 0 (0)             ; 0 (0)            ; 91 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider                        ; work         ;
;                |add_sub_6cc:add_sub_9|  ; 10 (10)     ; 0            ; 0           ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |tobcd|lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_6cc:add_sub_9  ; work         ;
;                |add_sub_7cc:add_sub_10| ; 11 (11)     ; 0            ; 0           ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |tobcd|lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_7cc:add_sub_10 ; work         ;
;                |add_sub_8cc:add_sub_11| ; 12 (12)     ; 0            ; 0           ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |tobcd|lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_8cc:add_sub_11 ; work         ;
;                |add_sub_9cc:add_sub_12| ; 13 (13)     ; 0            ; 0           ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 13 (13)         ; 0 (0)      ; |tobcd|lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_9cc:add_sub_12 ; work         ;
;                |add_sub_acc:add_sub_13| ; 14 (14)     ; 0            ; 0           ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |tobcd|lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_acc:add_sub_13 ; work         ;
;                |add_sub_bcc:add_sub_14| ; 15 (15)     ; 0            ; 0           ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |tobcd|lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_bcc:add_sub_14 ; work         ;
;                |add_sub_ccc:add_sub_15| ; 16 (16)     ; 0            ; 0           ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 16 (16)         ; 0 (0)      ; |tobcd|lpm_divide:Mod2|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_ccc:add_sub_15 ; work         ;
;    |lpm_divide:Mod3|                    ; 108 (0)     ; 0            ; 0           ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; 42 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Mod3                                                                                                        ; work         ;
;       |lpm_divide_7ul:auto_generated|   ; 108 (0)     ; 0            ; 0           ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; 42 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Mod3|lpm_divide_7ul:auto_generated                                                                          ; work         ;
;          |sign_div_unsign_dnh:divider|  ; 108 (0)     ; 0            ; 0           ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; 42 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Mod3|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider                                              ; work         ;
;             |alt_u_div_tre:divider|     ; 108 (66)    ; 0            ; 0           ; 0    ; 0            ; 108 (66)     ; 0 (0)             ; 0 (0)            ; 42 (0)          ; 0 (0)      ; |tobcd|lpm_divide:Mod3|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider                        ; work         ;
;                |add_sub_acc:add_sub_13| ; 13 (13)     ; 0            ; 0           ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 13 (13)         ; 0 (0)      ; |tobcd|lpm_divide:Mod3|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_acc:add_sub_13 ; work         ;
;                |add_sub_bcc:add_sub_14| ; 14 (14)     ; 0            ; 0           ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |tobcd|lpm_divide:Mod3|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_bcc:add_sub_14 ; work         ;
;                |add_sub_ccc:add_sub_15| ; 15 (15)     ; 0            ; 0           ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |tobcd|lpm_divide:Mod3|lpm_divide_7ul:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_tre:divider|add_sub_ccc:add_sub_15 ; work         ;
+-----------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                        ;
+----------+----------+-------------+-----------------------+-------------------------+---------------------+-----+------+----------------------------+----------------------+
; Name     ; Pin Type ; Pad to Core ; Pad to Input Register ; Core to Output Register ; Core to CE Register ; TCO ; TCOE ; Falling Edge Output Enable ; Fastrow Interconnect ;
+----------+----------+-------------+-----------------------+-------------------------+---------------------+-----+------+----------------------------+----------------------+
; data[0]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[1]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[2]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[3]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[10] ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[11] ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[12] ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[13] ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[15] ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[7]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[8]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[9]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[4]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[5]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[6]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; data[14] ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd3[0]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd3[1]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd3[2]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd3[3]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd2[0]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd2[1]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd2[2]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd2[3]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd1[0]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd1[1]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd1[2]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd1[3]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd0[0]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd0[1]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd0[2]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
; bcd0[3]  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ; OFF  ; OFF                        ; 0 ps                 ;
+----------+----------+-------------+-----------------------+-------------------------+---------------------+-----+------+----------------------------+----------------------+


+-----------------------------+
; I/O Bank Usage              ;
+----------+------------------+
; I/O Bank ; Usage            ;
+----------+------------------+
; 1        ; 11 / 62 ( 18 % ) ;
; 2        ; 0 / 60 ( 0 % )   ;
; 3        ; 0 / 60 ( 0 % )   ;
; 4        ; 3 / 64 ( 5 % )   ;
; 5        ; 0 / 62 ( 0 % )   ;
; 6        ; 6 / 60 ( 10 % )  ;
; 7        ; 6 / 61 ( 10 % )  ;
; 8        ; 6 / 63 ( 10 % )  ;
; 9        ; 0 / 0 ( -- )     ;
; 10       ; 0 / 0 ( -- )     ;
+----------+------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/VHDL/end/tobcd/TOBCD.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Jan 06 18:21:42 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off TOBCD -c TOBCD
Info: Automatically selected device EP2A15B724C7 for design TOBCD
Warning: Feature SignalProbe is not available with your current license
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Warning: Feature LogicLock is not available with your current license
Info: Started fitting attempt 1 on Sun Jan 06 2019 at 18:21:44
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Design requires the following device routing resources:
    Info: Overall column FastTrack interconnect = 2%
    Info: Overall row FastTrack interconnect = 1%
    Info: Maximum column FastTrack interconnect = 8%
    Info: Maximum row FastTrack interconnect = 26%
Info: Fitter placement operations ending: elapsed time is 00:00:11
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 331 megabytes
    Info: Processing ended: Sun Jan 06 18:21:58 2019
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:15


