MOV:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { src_a: REG_RS2, alu_op: U_ALU_PASS, wr_mdr:1 }
  - { src_a: MDR, alu_op: U_ALU_PASS, wr_rd:1, endi:1 }

MVI:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, alu_op: U_ALU_PASS, wr_rd:1, endi:1 }

LXI:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, alu_op: U_ALU_PASS, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_rd:1, endi:1 }

LDA:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { wr_rd:1, endi:1 }

STA:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { pc_inc:1, src_a: MDR, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: MDR, src_b: MAR, alu_op: U_ALU_PASS, wr_mar:1 }
  - { src_a: REG_RS1, alu_op: U_ALU_PASS, wr_mdr:1 }
  - { mem_wr:1, endi:1 }

LDAX:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { src_a: REG_RS1, alu_op: U_ALU_PASS, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { wr_rd:1, endi:1 }

STAX:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { src_a: REG_RS1, alu_op: U_ALU_PASS, wr_mar:1 }
  - { src_a: REG_RD, alu_op: U_ALU_PASS, wr_mdr:1 }
  - { mem_wr:1, endi:1 }

XCHG:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { src_a: REG_HL, alu_op: U_ALU_PASS, wr_mar:1 }
  - { src_a: REG_DE, alu_op: U_ALU_PASS, wr_rd:1 }
  - { src_a: MAR, alu_op: U_ALU_PASS, wr_de:1, endi:1 }

XTHL:
  - { mem_rd:1, wr_mdr:1 }
  - { ir_load:1, pc_inc:1 }
  - { src_a: SP, wr_mar:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: REG_HL, alu_op: U_ALU_PASS, wr_mar:1 }
  - { mem_wr:1 }
  - { wr_hl:1 }
  - { src_a: SP, alu_op: U_ALU_ADD, src_b: CONST1, wr_sp:1 }
  - { mem_rd:1, wr_mdr:1 }
  - { src_a: REG_HL, alu_op: U_ALU_PASS, wr_mar:1 }
  - { mem_wr:1 }
  - { wr_hl:1, endi:1 }
