Fitter report for signalgenerate
Mon Mar 04 22:44:47 2019
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Mar 04 22:44:46 2019       ;
; Quartus II 64-Bit Version          ; 14.1.0 Build 186 12/03/2014 SJ Full Version ;
; Revision Name                      ; signalgenerate                              ;
; Top-level Entity Name              ; PCI                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE30F23I7                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,565 / 28,848 ( 12 % )                     ;
;     Total combinational functions  ; 1,791 / 28,848 ( 6 % )                      ;
;     Dedicated logic registers      ; 3,072 / 28,848 ( 11 % )                     ;
; Total registers                    ; 3072                                        ;
; Total pins                         ; 87 / 329 ( 26 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 356,416 / 608,256 ( 59 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE30F23I7                          ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.34        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  11.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; INTA             ; Missing drive strength               ;
; nREQ             ; Missing drive strength               ;
; AD9642_SPI1_nCS  ; Missing drive strength and slew rate ;
; AD9642_SPI1_CLK  ; Missing drive strength and slew rate ;
; AD9642_SPI2_nCS  ; Missing drive strength and slew rate ;
; AD9642_SPI2_CLK  ; Missing drive strength and slew rate ;
; FRAME            ; Missing drive strength               ;
; AD[0]            ; Missing drive strength               ;
; AD[1]            ; Missing drive strength               ;
; AD[2]            ; Missing drive strength               ;
; AD[3]            ; Missing drive strength               ;
; AD[4]            ; Missing drive strength               ;
; AD[5]            ; Missing drive strength               ;
; AD[6]            ; Missing drive strength               ;
; AD[7]            ; Missing drive strength               ;
; AD[8]            ; Missing drive strength               ;
; AD[9]            ; Missing drive strength               ;
; AD[10]           ; Missing drive strength               ;
; AD[11]           ; Missing drive strength               ;
; AD[12]           ; Missing drive strength               ;
; AD[13]           ; Missing drive strength               ;
; AD[14]           ; Missing drive strength               ;
; AD[15]           ; Missing drive strength               ;
; AD[16]           ; Missing drive strength               ;
; AD[17]           ; Missing drive strength               ;
; AD[18]           ; Missing drive strength               ;
; AD[19]           ; Missing drive strength               ;
; AD[20]           ; Missing drive strength               ;
; AD[21]           ; Missing drive strength               ;
; AD[22]           ; Missing drive strength               ;
; AD[23]           ; Missing drive strength               ;
; AD[24]           ; Missing drive strength               ;
; AD[25]           ; Missing drive strength               ;
; AD[26]           ; Missing drive strength               ;
; AD[27]           ; Missing drive strength               ;
; AD[28]           ; Missing drive strength               ;
; AD[29]           ; Missing drive strength               ;
; AD[30]           ; Missing drive strength               ;
; AD[31]           ; Missing drive strength               ;
; CBE[0]           ; Missing drive strength               ;
; CBE[1]           ; Missing drive strength               ;
; CBE[2]           ; Missing drive strength               ;
; CBE[3]           ; Missing drive strength               ;
; IRDY             ; Missing drive strength               ;
; TRDY             ; Missing drive strength               ;
; DEVSEL           ; Missing drive strength               ;
; STOP             ; Missing drive strength               ;
; PAR              ; Missing drive strength               ;
; AD9642_SPI1_SDIO ; Missing drive strength and slew rate ;
; AD9642_SPI2_SDIO ; Missing drive strength and slew rate ;
; AD9642_SPI1_nCS  ; Missing location assignment          ;
; AD9642_SPI1_CLK  ; Missing location assignment          ;
; AD9642_SPI2_nCS  ; Missing location assignment          ;
; AD9642_SPI2_CLK  ; Missing location assignment          ;
; AD9642_C2_DCO    ; Missing location assignment          ;
; AD9642_C2_D[0]   ; Missing location assignment          ;
; AD9642_C2_D[1]   ; Missing location assignment          ;
; AD9642_C2_D[2]   ; Missing location assignment          ;
; AD9642_C2_D[3]   ; Missing location assignment          ;
; AD9642_C2_D[4]   ; Missing location assignment          ;
; AD9642_C2_D[5]   ; Missing location assignment          ;
; AD9642_C2_D[6]   ; Missing location assignment          ;
; AD9642_C2_D[7]   ; Missing location assignment          ;
; AD9642_C2_D[8]   ; Missing location assignment          ;
; AD9642_C2_D[9]   ; Missing location assignment          ;
; AD9642_C2_D[10]  ; Missing location assignment          ;
; AD9642_C2_D[11]  ; Missing location assignment          ;
; AD9642_C2_D[12]  ; Missing location assignment          ;
; AD9642_C2_D[13]  ; Missing location assignment          ;
; AD9642_SPI1_SDIO ; Missing location assignment          ;
; AD9642_SPI2_SDIO ; Missing location assignment          ;
; AD9642_C1_DCO    ; Missing location assignment          ;
; AD9642_C1_D[0]   ; Missing location assignment          ;
; AD9642_C1_D[1]   ; Missing location assignment          ;
; AD9642_C1_D[2]   ; Missing location assignment          ;
; AD9642_C1_D[3]   ; Missing location assignment          ;
; AD9642_C1_D[4]   ; Missing location assignment          ;
; AD9642_C1_D[5]   ; Missing location assignment          ;
; AD9642_C1_D[6]   ; Missing location assignment          ;
; AD9642_C1_D[7]   ; Missing location assignment          ;
; AD9642_C1_D[8]   ; Missing location assignment          ;
; AD9642_C1_D[9]   ; Missing location assignment          ;
; AD9642_C1_D[10]  ; Missing location assignment          ;
; AD9642_C1_D[11]  ; Missing location assignment          ;
; AD9642_C1_D[12]  ; Missing location assignment          ;
; AD9642_C1_D[13]  ; Missing location assignment          ;
+------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5304 ) ; 0.00 % ( 0 / 5304 )        ; 0.00 % ( 0 / 5304 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5304 ) ; 0.00 % ( 0 / 5304 )        ; 0.00 % ( 0 / 5304 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1732 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 245 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 3319 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/altera_pci/SelfTest/signalgenerate.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 3,565 / 28,848 ( 12 % )    ;
;     -- Combinational with no register       ; 493                        ;
;     -- Register only                        ; 1774                       ;
;     -- Combinational with a register        ; 1298                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 997                        ;
;     -- 3 input functions                    ; 471                        ;
;     -- <=2 input functions                  ; 323                        ;
;     -- Register only                        ; 1774                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1612                       ;
;     -- arithmetic mode                      ; 179                        ;
;                                             ;                            ;
; Total registers*                            ; 3,072 / 30,421 ( 10 % )    ;
;     -- Dedicated logic registers            ; 3,072 / 28,848 ( 11 % )    ;
;     -- I/O registers                        ; 0 / 1,573 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 279 / 1,803 ( 15 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 87 / 329 ( 26 % )          ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 3                          ;
; M9Ks                                        ; 45 / 66 ( 68 % )           ;
; Total block memory bits                     ; 356,416 / 608,256 ( 59 % ) ;
; Total block memory implementation bits      ; 414,720 / 608,256 ( 68 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 3 / 20 ( 15 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 3.6% / 3.7% / 3.6%         ;
; Peak interconnect usage (total/H/V)         ; 21.4% / 20.9% / 22.1%      ;
; Maximum fan-out                             ; 1464                       ;
; Highest non-global fan-out                  ; 712                        ;
; Total fan-out                               ; 17790                      ;
; Average fan-out                             ; 2.80                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                 ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                 ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                   ; Low                            ; Low                            ;
;                                             ;                     ;                       ;                                ;                                ;
; Total logic elements                        ; 971 / 28848 ( 3 % ) ; 159 / 28848 ( < 1 % ) ; 2435 / 28848 ( 8 % )           ; 0 / 28848 ( 0 % )              ;
;     -- Combinational with no register       ; 271                 ; 59                    ; 163                            ; 0                              ;
;     -- Register only                        ; 213                 ; 14                    ; 1547                           ; 0                              ;
;     -- Combinational with a register        ; 487                 ; 86                    ; 725                            ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 467                 ; 56                    ; 474                            ; 0                              ;
;     -- 3 input functions                    ; 148                 ; 54                    ; 269                            ; 0                              ;
;     -- <=2 input functions                  ; 143                 ; 35                    ; 145                            ; 0                              ;
;     -- Register only                        ; 213                 ; 14                    ; 1547                           ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Logic elements by mode                      ;                     ;                       ;                                ;                                ;
;     -- normal mode                          ; 673                 ; 137                   ; 802                            ; 0                              ;
;     -- arithmetic mode                      ; 85                  ; 8                     ; 86                             ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Total registers                             ; 700                 ; 100                   ; 2272                           ; 0                              ;
;     -- Dedicated logic registers            ; 700 / 28848 ( 2 % ) ; 100 / 28848 ( < 1 % ) ; 2272 / 28848 ( 8 % )           ; 0 / 28848 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                     ; 0                              ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 85 / 1803 ( 5 % )   ; 14 / 1803 ( < 1 % )   ; 209 / 1803 ( 12 % )            ; 0 / 1803 ( 0 % )               ;
;                                             ;                     ;                       ;                                ;                                ;
; Virtual pins                                ; 0                   ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 87                  ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )     ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 28736               ; 0                     ; 327680                         ; 0                              ;
; Total RAM block bits                        ; 46080               ; 0                     ; 368640                         ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )     ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 5 / 66 ( 7 % )      ; 0 / 66 ( 0 % )        ; 40 / 66 ( 60 % )               ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                       ;                                ;                                ;
; Connections                                 ;                     ;                       ;                                ;                                ;
;     -- Input Connections                    ; 45                  ; 143                   ; 2888                           ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 110                   ; 2429                           ; 0                              ;
;     -- Output Connections                   ; 2853                ; 189                   ; 34                             ; 0                              ;
;     -- Registered Output Connections        ; 218                 ; 188                   ; 0                              ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Internal Connections                        ;                     ;                       ;                                ;                                ;
;     -- Total Connections                    ; 8333                ; 983                   ; 11521                          ; 4                              ;
;     -- Registered Connections               ; 2093                ; 717                   ; 6902                           ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; External Connections                        ;                     ;                       ;                                ;                                ;
;     -- Top                                  ; 88                  ; 132                   ; 2678                           ; 0                              ;
;     -- sld_hub:auto_hub                     ; 132                 ; 20                    ; 180                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 2678                ; 180                   ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                     ; 0                              ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Partition Interface                         ;                     ;                       ;                                ;                                ;
;     -- Input Ports                          ; 40                  ; 44                    ; 548                            ; 0                              ;
;     -- Output Ports                         ; 114                 ; 62                    ; 335                            ; 0                              ;
;     -- Bidir Ports                          ; 44                  ; 0                     ; 0                              ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Registered Ports                            ;                     ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                   ; 4                     ; 131                            ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 28                    ; 321                            ; 0                              ;
;                                             ;                     ;                       ;                                ;                                ;
; Port Connectivity                           ;                     ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                     ; 16                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 28                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                     ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 24                    ; 163                            ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 29                    ; 177                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 29                    ; 323                            ; 0                              ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; AD9642_C1_DCO   ; K19   ; 6        ; 67           ; 26           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C1_D[0]  ; Y13   ; 4        ; 43           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C1_D[10] ; AB16  ; 4        ; 45           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C1_D[11] ; AA15  ; 4        ; 43           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C1_D[12] ; AB15  ; 4        ; 43           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C1_D[13] ; U21   ; 5        ; 67           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C1_D[1]  ; T12   ; 4        ; 45           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C1_D[2]  ; U12   ; 4        ; 43           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C1_D[3]  ; V12   ; 4        ; 41           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C1_D[4]  ; AB14  ; 4        ; 38           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C1_D[5]  ; AB13  ; 4        ; 38           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C1_D[6]  ; W13   ; 4        ; 43           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C1_D[7]  ; AA14  ; 4        ; 38           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C1_D[8]  ; Y10   ; 3        ; 34           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C1_D[9]  ; AA13  ; 4        ; 38           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_DCO   ; J22   ; 6        ; 67           ; 28           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_D[0]  ; G9    ; 8        ; 1            ; 43           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_D[10] ; W22   ; 5        ; 67           ; 7            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_D[11] ; E4    ; 1        ; 0            ; 39           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_D[12] ; W10   ; 3        ; 34           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_D[13] ; AA9   ; 3        ; 27           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_D[1]  ; G8    ; 8        ; 7            ; 43           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_D[2]  ; J21   ; 6        ; 67           ; 28           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_D[3]  ; T8    ; 3        ; 14           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_D[4]  ; AA8   ; 3        ; 22           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_D[5]  ; B1    ; 1        ; 0            ; 40           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_D[6]  ; G10   ; 8        ; 11           ; 43           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_D[7]  ; M8    ; 2        ; 0            ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_D[8]  ; AB7   ; 3        ; 18           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; AD9642_C2_D[9]  ; U13   ; 4        ; 50           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; CLK             ; C22   ; 6        ; 67           ; 38           ; 14           ; 712                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; Clk_Board       ; B11   ; 8        ; 34           ; 43           ; 21           ; 1464                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; IDSEL           ; A15   ; 7        ; 45           ; 43           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; RST             ; D22   ; 6        ; 67           ; 36           ; 7            ; 394                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; nGNT            ; E22   ; 6        ; 67           ; 34           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; nPERR           ; B10   ; 8        ; 32           ; 43           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; nSERR           ; B6    ; 8        ; 22           ; 43           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AD9642_SPI1_CLK ; H1    ; 1        ; 0            ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AD9642_SPI1_nCS ; AB8   ; 3        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AD9642_SPI2_CLK ; L8    ; 1        ; 0            ; 31           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AD9642_SPI2_nCS ; T10   ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; INTA            ; F21   ; 6        ; 67           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; nREQ            ; E21   ; 6        ; 67           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+----------------------+----------------------------------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Output Enable Source ; Output Enable Group                          ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+----------------------+----------------------------------------------+
; AD9642_SPI1_SDIO ; J3    ; 1        ; 0            ; 28           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; SpiMaster:UUT_AD9642_SPI1|SDIO~en (inverted) ;
; AD9642_SPI2_SDIO ; H8    ; 1        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF                 ; SpiMaster:UUT_AD9642_SPI2|SDIO~en (inverted) ;
; AD[0]            ; C4    ; 8        ; 3            ; 43           ; 0            ; 13                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[0]~en (inverted)                          ;
; AD[10]           ; B4    ; 8        ; 7            ; 43           ; 7            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[10]~en (inverted)                         ;
; AD[11]           ; A3    ; 8        ; 5            ; 43           ; 0            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[11]~en (inverted)                         ;
; AD[12]           ; D10   ; 8        ; 32           ; 43           ; 0            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[12]~en (inverted)                         ;
; AD[13]           ; A6    ; 8        ; 25           ; 43           ; 28           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[13]~en (inverted)                         ;
; AD[14]           ; A5    ; 8        ; 14           ; 43           ; 14           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[14]~en (inverted)                         ;
; AD[15]           ; A4    ; 8        ; 9            ; 43           ; 28           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[15]~en (inverted)                         ;
; AD[16]           ; A16   ; 7        ; 50           ; 43           ; 7            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[16]~en (inverted)                         ;
; AD[17]           ; B15   ; 7        ; 45           ; 43           ; 14           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[17]~en (inverted)                         ;
; AD[18]           ; B13   ; 7        ; 38           ; 43           ; 28           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[18]~en (inverted)                         ;
; AD[19]           ; B17   ; 7        ; 50           ; 43           ; 0            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[19]~en (inverted)                         ;
; AD[1]            ; C3    ; 8        ; 5            ; 43           ; 28           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[1]~en (inverted)                          ;
; AD[20]           ; A17   ; 7        ; 52           ; 43           ; 28           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[20]~en (inverted)                         ;
; AD[21]           ; A14   ; 7        ; 41           ; 43           ; 14           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[21]~en (inverted)                         ;
; AD[22]           ; A18   ; 7        ; 54           ; 43           ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[22]~en (inverted)                         ;
; AD[23]           ; B18   ; 7        ; 54           ; 43           ; 7            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[23]~en (inverted)                         ;
; AD[24]           ; B20   ; 7        ; 59           ; 43           ; 14           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[24]~en (inverted)                         ;
; AD[25]           ; B19   ; 7        ; 56           ; 43           ; 14           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[25]~en (inverted)                         ;
; AD[26]           ; A19   ; 7        ; 56           ; 43           ; 21           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[26]~en (inverted)                         ;
; AD[27]           ; B22   ; 6        ; 67           ; 39           ; 21           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[27]~en (inverted)                         ;
; AD[28]           ; B21   ; 6        ; 67           ; 39           ; 14           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[28]~en (inverted)                         ;
; AD[29]           ; C21   ; 6        ; 67           ; 38           ; 7            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[29]~en (inverted)                         ;
; AD[2]            ; C8    ; 8        ; 20           ; 43           ; 0            ; 11                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[2]~en (inverted)                          ;
; AD[30]           ; A20   ; 7        ; 59           ; 43           ; 7            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[30]~en (inverted)                         ;
; AD[31]           ; D21   ; 6        ; 67           ; 36           ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[31]~en (inverted)                         ;
; AD[3]            ; C7    ; 8        ; 20           ; 43           ; 7            ; 11                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[3]~en (inverted)                          ;
; AD[4]            ; C6    ; 8        ; 9            ; 43           ; 7            ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[4]~en (inverted)                          ;
; AD[5]            ; E7    ; 8        ; 5            ; 43           ; 21           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[5]~en (inverted)                          ;
; AD[6]            ; D7    ; 8        ; 9            ; 43           ; 14           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[6]~en (inverted)                          ;
; AD[7]            ; E6    ; 8        ; 1            ; 43           ; 14           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[7]~en (inverted)                          ;
; AD[8]            ; E10   ; 8        ; 32           ; 43           ; 7            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[8]~en (inverted)                          ;
; AD[9]            ; E11   ; 7        ; 36           ; 43           ; 14           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; AD[9]~en (inverted)                          ;
; CBE[0]           ; B3    ; 8        ; 5            ; 43           ; 7            ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; CBE[0]~en (inverted)                         ;
; CBE[1]           ; A7    ; 8        ; 25           ; 43           ; 14           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; CBE[1]~en (inverted)                         ;
; CBE[2]           ; B16   ; 7        ; 50           ; 43           ; 14           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; CBE[2]~en (inverted)                         ;
; CBE[3]           ; B14   ; 7        ; 38           ; 43           ; 0            ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; CBE[3]~en                                    ;
; DEVSEL           ; B8    ; 8        ; 25           ; 43           ; 7            ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; DEVSEL~en                                    ;
; FRAME            ; B9    ; 8        ; 29           ; 43           ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; FRAME~en (inverted)                          ;
; IRDY             ; A9    ; 8        ; 32           ; 43           ; 28           ; 12                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; IRDY~en (inverted)                           ;
; PAR              ; B7    ; 8        ; 25           ; 43           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; PAR~en (inverted)                            ;
; STOP             ; A8    ; 8        ; 25           ; 43           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; STOP~en (inverted)                           ;
; TRDY             ; A13   ; 7        ; 38           ; 43           ; 21           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; User                 ; 0 pF                 ; TRDY~en (inverted)                           ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+----------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L4p, nRESET                       ; Use as regular IO        ; AD9642_C2_D[11]         ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L8n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; E22      ; DIFFIO_R12n, nWE                         ; Use as regular IO        ; nGNT                    ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R12p, nOE                         ; Use as regular IO        ; nREQ                    ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R5n, PADD22                       ; Use as regular IO        ; AD[27]                  ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R5p, PADD21                       ; Use as regular IO        ; AD[28]                  ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T45p, PADD0                       ; Use as regular IO        ; AD[23]                  ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T41n, PADD1                       ; Use as regular IO        ; AD[20]                  ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T41p, PADD2                       ; Use as regular IO        ; AD[19]                  ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T36n, PADD5                       ; Use as regular IO        ; IDSEL                   ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T36p, PADD6                       ; Use as regular IO        ; AD[17]                  ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T31n, PADD9                       ; Use as regular IO        ; AD[21]                  ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T31p, PADD10                      ; Use as regular IO        ; CBE[3]                  ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T29n, PADD11                      ; Use as regular IO        ; TRDY                    ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T29p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; AD[18]                  ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T27n, PADD13                      ; Use as regular IO        ; AD[9]                   ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T25p, PADD15                      ; Use as regular IO        ; nPERR                   ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T24n, PADD16                      ; Use as regular IO        ; IRDY                    ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T24p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; FRAME                   ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T20n, DATA2                       ; Use as regular IO        ; STOP                    ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T20p, DATA3                       ; Use as regular IO        ; DEVSEL                  ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T19n, PADD18                      ; Use as regular IO        ; CBE[1]                  ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T19p, DATA4                       ; Use as regular IO        ; PAR                     ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T18n, PADD19                      ; Use as regular IO        ; AD[13]                  ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T18p, DATA15                      ; Use as regular IO        ; nSERR                   ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T16n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; AD[2]                   ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T16p, DATA13                      ; Use as regular IO        ; AD[3]                   ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T11p, DATA5                       ; Use as regular IO        ; AD[14]                  ; Dual Purpose Pin          ;
; C6       ; DIFFIO_T7n, DATA7                        ; Use as regular IO        ; AD[4]                   ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T6p, DATA8                        ; Use as regular IO        ; AD[10]                  ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T4n, DATA10                       ; Use as regular IO        ; AD[11]                  ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T4p, DATA11                       ; Use as regular IO        ; CBE[0]                  ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T3p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; AD[0]                   ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 35 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 45 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 8 / 42 ( 19 % )  ; 2.5V          ; --           ;
; 4        ; 13 / 43 ( 30 % ) ; 2.5V          ; --           ;
; 5        ; 2 / 41 ( 5 % )   ; 2.5V          ; --           ;
; 6        ; 12 / 37 ( 32 % ) ; 3.3V          ; --           ;
; 7        ; 17 / 43 ( 40 % ) ; 3.3V          ; --           ;
; 8        ; 28 / 43 ( 65 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; AD[11]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 529        ; 8        ; AD[15]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 518        ; 8        ; AD[14]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 501        ; 8        ; AD[13]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 499        ; 8        ; CBE[1]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 497        ; 8        ; STOP                                                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 487        ; 8        ; IRDY                                                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 481        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 473        ; 7        ; TRDY                                                      ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 469        ; 7        ; AD[21]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 458        ; 7        ; IDSEL                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 448        ; 7        ; AD[16]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 446        ; 7        ; AD[20]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 437        ; 7        ; AD[22]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 435        ; 7        ; AD[26]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 430        ; 7        ; AD[30]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 183        ; 3        ; AD9642_C2_D[4]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 189        ; 3        ; AD9642_C2_D[13]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 202        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 204        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 206        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 208        ; 4        ; AD9642_C1_D[9]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 210        ; 4        ; AD9642_C1_D[7]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 220        ; 4        ; AD9642_C1_D[11]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; AD9642_C2_D[8]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 184        ; 3        ; AD9642_SPI1_nCS                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 203        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 205        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 207        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 209        ; 4        ; AD9642_C1_D[5]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 211        ; 4        ; AD9642_C1_D[4]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 221        ; 4        ; AD9642_C1_D[12]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 225        ; 4        ; AD9642_C1_D[10]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; AD9642_C2_D[5]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 535        ; 8        ; CBE[0]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 530        ; 8        ; AD[10]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 502        ; 8        ; nSERR                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 500        ; 8        ; PAR                                                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 498        ; 8        ; DEVSEL                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 488        ; 8        ; FRAME                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 486        ; 8        ; nPERR                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 482        ; 8        ; Clk_Board                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 480        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 474        ; 7        ; AD[18]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 470        ; 7        ; CBE[3]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 459        ; 7        ; AD[17]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 449        ; 7        ; CBE[2]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 447        ; 7        ; AD[19]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 438        ; 7        ; AD[23]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 434        ; 7        ; AD[25]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 431        ; 7        ; AD[24]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 404        ; 6        ; AD[28]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 403        ; 6        ; AD[27]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 538        ; 8        ; AD[1]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 539        ; 8        ; AD[0]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; AD[4]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 508        ; 8        ; AD[3]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 507        ; 8        ; AD[2]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 405        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 401        ; 6        ; AD[29]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 400        ; 6        ; CLK                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 527        ; 8        ; AD[6]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; AD[12]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 407        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D21      ; 395        ; 6        ; AD[31]                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 394        ; 6        ; RST                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 8          ; 1        ; AD9642_C2_D[11]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 545        ; 8        ; AD[7]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 537        ; 8        ; AD[5]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 484        ; 8        ; AD[8]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 477        ; 7        ; AD[9]                                                     ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 476        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E14      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; nREQ                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 387        ; 6        ; nGNT                                                      ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 544        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 478        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 410        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 376        ; 6        ; INTA                                                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 67         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 532        ; 8        ; AD9642_C2_D[1]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 547        ; 8        ; AD9642_C2_D[0]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 524        ; 8        ; AD9642_C2_D[6]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 411        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 344        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 52         ; 1        ; AD9642_SPI1_CLK                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 29         ; 1        ; AD9642_SPI2_SDIO                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 53         ; 1        ; AD9642_SPI1_SDIO                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; AD9642_C2_D[2]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 362        ; 6        ; AD9642_C2_DCO                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 58         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 357        ; 6        ; AD9642_C1_DCO                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ; 350        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 63         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 62         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 65         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 61         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 43         ; 1        ; AD9642_SPI2_CLK                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 106        ; 2        ; AD9642_C2_D[7]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M17      ; 347        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P6       ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 69         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 68         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 133        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 166        ; 3        ; AD9642_C2_D[3]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 176        ; 3        ; AD9642_SPI2_nCS                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 226        ; 4        ; AD9642_C1_D[1]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 342        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 222        ; 4        ; AD9642_C1_D[2]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 233        ; 4        ; AD9642_C2_D[9]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 308        ; 5        ; AD9642_C1_D[13]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 130        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 129        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 199        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 213        ; 4        ; AD9642_C1_D[3]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; AD9642_C2_D[12]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; AD9642_C1_D[6]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 292        ; 5        ; AD9642_C2_D[10]                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; AD9642_C1_D[8]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; AD9642_C1_D[0]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                        ; Library Name ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |PCI                                                                                                    ; 3565 (745)  ; 3072 (515)                ; 0 (0)         ; 356416      ; 45   ; 0            ; 0       ; 0         ; 87   ; 0            ; 493 (230)    ; 1774 (205)        ; 1298 (318)       ; |PCI                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |SpiMaster:UUT_AD9642_SPI1|                                                                          ; 91 (91)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 75 (75)          ; |PCI|SpiMaster:UUT_AD9642_SPI1                                                                                                                                                                                                                                                                                                             ; work         ;
;    |SpiMaster:UUT_AD9642_SPI2|                                                                          ; 91 (91)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 7 (7)             ; 69 (69)          ; |PCI|SpiMaster:UUT_AD9642_SPI2                                                                                                                                                                                                                                                                                                             ; work         ;
;    |scfifo:UUT_DmaDesc_FIFO|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCI|scfifo:UUT_DmaDesc_FIFO                                                                                                                                                                                                                                                                                                               ; work         ;
;       |scfifo_h5m:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCI|scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated                                                                                                                                                                                                                                                                                     ; work         ;
;          |a_dpfifo_ujt:dpfifo|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCI|scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo                                                                                                                                                                                                                                                                 ; work         ;
;             |dpram_rms:FIFOram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCI|scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram                                                                                                                                                                                                                                               ; work         ;
;                |altsyncram_c6k1:altsyncram1|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCI|scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1                                                                                                                                                                                                                   ; work         ;
;    |scfifo:UUT_DmaRd_FIFO1|                                                                             ; 46 (0)      ; 35 (0)                    ; 0 (0)         ; 28672       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 35 (0)           ; |PCI|scfifo:UUT_DmaRd_FIFO1                                                                                                                                                                                                                                                                                                                ; work         ;
;       |scfifo_bjl:auto_generated|                                                                       ; 46 (0)      ; 35 (0)                    ; 0 (0)         ; 28672       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 35 (0)           ; |PCI|scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated                                                                                                                                                                                                                                                                                      ; work         ;
;          |a_dpfifo_o1t:dpfifo|                                                                          ; 46 (2)      ; 35 (0)                    ; 0 (0)         ; 28672       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 0 (0)             ; 35 (0)           ; |PCI|scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo                                                                                                                                                                                                                                                                  ; work         ;
;             |a_fefifo_raf:fifo_state|                                                                   ; 22 (11)     ; 13 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (2)           ; |PCI|scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state                                                                                                                                                                                                                                          ; work         ;
;                |cntr_pp7:count_usedw|                                                                   ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PCI|scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw                                                                                                                                                                                                                     ; work         ;
;             |cntr_dpb:rd_ptr_count|                                                                     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PCI|scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count                                                                                                                                                                                                                                            ; work         ;
;             |cntr_dpb:wr_ptr|                                                                           ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PCI|scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr                                                                                                                                                                                                                                                  ; work         ;
;             |dpram_tms:FIFOram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28672       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCI|scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram                                                                                                                                                                                                                                                ; work         ;
;                |altsyncram_a6k1:altsyncram1|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 28672       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCI|scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1                                                                                                                                                                                                                    ; work         ;
;    |sld_hub:auto_hub|                                                                                   ; 159 (1)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (1)       ; 14 (0)            ; 86 (0)           ; |PCI|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|     ; 158 (6)     ; 100 (5)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (1)       ; 14 (4)            ; 86 (0)           ; |PCI|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                                                                          ; alt_sld_fab  ;
;          |alt_sld_fab_sldfabric:sldfabric|                                                              ; 153 (0)     ; 95 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 10 (0)            ; 86 (0)           ; |PCI|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                          ; alt_sld_fab  ;
;             |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                              ; 153 (112)   ; 95 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (44)      ; 10 (10)           ; 86 (60)          ; |PCI|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                             ; work         ;
;                |sld_rom_sr:hub_info_reg|                                                                ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |PCI|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                     ; work         ;
;                |sld_shadow_jsm:shadow_jsm|                                                              ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |PCI|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                   ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 2435 (322)  ; 2272 (320)                ; 0 (0)         ; 327680      ; 40   ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (2)      ; 1547 (320)        ; 725 (0)          ; |PCI|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                        ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 2113 (0)    ; 1952 (0)                  ; 0 (0)         ; 327680      ; 40   ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (0)      ; 1227 (0)          ; 725 (0)          ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                  ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 2113 (754)  ; 1952 (722)                ; 0 (0)         ; 327680      ; 40   ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (32)     ; 1227 (665)        ; 725 (57)         ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                           ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 47 (47)           ; 24 (0)           ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                            ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                        ; work         ;
;                   |decode_dvf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                              ; work         ;
;                |lpm_mux:mux|                                                                            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                ; work         ;
;                   |mux_rsc:auto_generated|                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_rsc:auto_generated                                                                                                                         ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 327680      ; 40   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                           ; work         ;
;                |altsyncram_4424:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 327680      ; 40   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4424:auto_generated                                                                                                                                            ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 0 (0)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                            ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 18 (18)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                              ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                   ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 99 (99)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 11 (11)           ; 56 (56)          ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 870 (1)     ; 816 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 493 (0)           ; 323 (1)          ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                               ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                       ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 800 (0)     ; 800 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 480 (0)           ; 320 (0)          ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                        ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 480 (480)   ; 480 (480)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 320 (320)         ; 160 (160)        ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                             ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 480 (0)     ; 320 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 160 (0)           ; 320 (0)          ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1   ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 65 (55)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 9 (0)             ; 2 (1)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                 ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                         ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 249 (10)    ; 231 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (10)      ; 0 (0)             ; 231 (0)          ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                          ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                ; work         ;
;                   |cntr_3ii:auto_generated|                                                             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3ii:auto_generated                                                        ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                         ; work         ;
;                   |cntr_g9j:auto_generated|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated                                                                                 ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                               ; work         ;
;                   |cntr_egi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                       ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                  ; work         ;
;                   |cntr_23j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 160 (160)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 160 (160)        ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                          ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                       ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |PCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                     ; work         ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; INTA             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Clk_Board        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; nSERR            ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; nPERR            ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; nREQ             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_SPI1_nCS  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_SPI1_CLK  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_SPI2_nCS  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_SPI2_CLK  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_DCO    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_D[0]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_D[1]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_D[2]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_D[3]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_D[4]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_D[5]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_D[6]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_D[7]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_D[8]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_D[9]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_D[10]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_D[11]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_D[12]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD9642_C2_D[13]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; FRAME            ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD[0]            ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[1]            ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD[2]            ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[3]            ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[4]            ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD[5]            ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[6]            ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[7]            ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD[8]            ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD[9]            ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[10]           ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[11]           ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD[12]           ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[13]           ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[14]           ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[15]           ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD[16]           ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[17]           ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[18]           ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD[19]           ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD[20]           ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD[21]           ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[22]           ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD[23]           ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD[24]           ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[25]           ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[26]           ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD[27]           ; Bidir    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; AD[28]           ; Bidir    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; AD[29]           ; Bidir    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; AD[30]           ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD[31]           ; Bidir    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; CBE[0]           ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; CBE[1]           ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; CBE[2]           ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; CBE[3]           ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; IRDY             ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; TRDY             ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; DEVSEL           ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; STOP             ; Bidir    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; PAR              ; Bidir    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD9642_SPI1_SDIO ; Bidir    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; AD9642_SPI2_SDIO ; Bidir    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; CLK              ; Input    ; (6) 1209 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; RST              ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; IDSEL            ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; nGNT             ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
; AD9642_C1_DCO    ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; AD9642_C1_D[0]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD9642_C1_D[1]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD9642_C1_D[2]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD9642_C1_D[3]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD9642_C1_D[4]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD9642_C1_D[5]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD9642_C1_D[6]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD9642_C1_D[7]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD9642_C1_D[8]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD9642_C1_D[9]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD9642_C1_D[10]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; AD9642_C1_D[11]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD9642_C1_D[12]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; AD9642_C1_D[13]  ; Input    ; --            ; (6) 1209 ps   ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Clk_Board                                                                                                                                    ;                   ;         ;
; nSERR                                                                                                                                        ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[157]~feeder                                                                            ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[157]~feeder                                                                         ; 1                 ; 6       ;
; nPERR                                                                                                                                        ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[155]~feeder                                                                            ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[155]~feeder                                                                         ; 0                 ; 6       ;
; AD9642_C2_DCO                                                                                                                                ;                   ;         ;
; AD9642_C2_D[0]                                                                                                                               ;                   ;         ;
; AD9642_C2_D[1]                                                                                                                               ;                   ;         ;
; AD9642_C2_D[2]                                                                                                                               ;                   ;         ;
; AD9642_C2_D[3]                                                                                                                               ;                   ;         ;
; AD9642_C2_D[4]                                                                                                                               ;                   ;         ;
; AD9642_C2_D[5]                                                                                                                               ;                   ;         ;
; AD9642_C2_D[6]                                                                                                                               ;                   ;         ;
; AD9642_C2_D[7]                                                                                                                               ;                   ;         ;
; AD9642_C2_D[8]                                                                                                                               ;                   ;         ;
; AD9642_C2_D[9]                                                                                                                               ;                   ;         ;
; AD9642_C2_D[10]                                                                                                                              ;                   ;         ;
; AD9642_C2_D[11]                                                                                                                              ;                   ;         ;
; AD9642_C2_D[12]                                                                                                                              ;                   ;         ;
; AD9642_C2_D[13]                                                                                                                              ;                   ;         ;
; FRAME                                                                                                                                        ;                   ;         ;
;      - process_0~0                                                                                                                           ; 0                 ; 6       ;
;      - STATUS[1]~0                                                                                                                           ; 0                 ; 6       ;
;      - STATUS[1]~1                                                                                                                           ; 0                 ; 6       ;
;      - process_18~0                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[112]                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[112]~feeder                                                                            ; 0                 ; 6       ;
; AD[0]                                                                                                                                        ;                   ;         ;
;      - Bar1TestReg1[0]                                                                                                                       ; 1                 ; 6       ;
;      - process_0~2                                                                                                                           ; 1                 ; 6       ;
;      - IntMask[0]                                                                                                                            ; 1                 ; 6       ;
;      - ParGenData[4]                                                                                                                         ; 1                 ; 6       ;
;      - Dma_Start~3                                                                                                                           ; 1                 ; 6       ;
;      - CH1_EN~1                                                                                                                              ; 1                 ; 6       ;
;      - CH2_EN~0                                                                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[6]                                                                                     ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]~feeder                                                                           ; 1                 ; 6       ;
;      - UUT_AD9642_SPI1_DataSend[0]~feeder                                                                                                    ; 1                 ; 6       ;
;      - Bar0_WrData[0]~feeder                                                                                                                 ; 1                 ; 6       ;
;      - PCI_Config_WrData[0]~feeder                                                                                                           ; 1                 ; 6       ;
;      - UUT_AD9642_SPI2_DataSend[0]~feeder                                                                                                    ; 1                 ; 6       ;
; AD[1]                                                                                                                                        ;                   ;         ;
;      - Bar0_WrData[1]                                                                                                                        ; 0                 ; 6       ;
;      - Bar1TestReg1[1]                                                                                                                       ; 0                 ; 6       ;
;      - PCI_Config_WrData[1]                                                                                                                  ; 0                 ; 6       ;
;      - process_0~2                                                                                                                           ; 0                 ; 6       ;
;      - IntMask[1]                                                                                                                            ; 0                 ; 6       ;
;      - ParGenData[5]                                                                                                                         ; 0                 ; 6       ;
;      - UUT_AD9642_SPI1_DataSend[1]                                                                                                           ; 0                 ; 6       ;
;      - UUT_AD9642_SPI2_DataSend[1]                                                                                                           ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[17]~feeder                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[17]~feeder                                                                          ; 0                 ; 6       ;
; AD[2]                                                                                                                                        ;                   ;         ;
;      - ADDRESS[2]                                                                                                                            ; 1                 ; 6       ;
;      - Bar0_WrData[2]                                                                                                                        ; 1                 ; 6       ;
;      - Bar1TestReg1[2]                                                                                                                       ; 1                 ; 6       ;
;      - PCI_Config_WrData[2]                                                                                                                  ; 1                 ; 6       ;
;      - IntMask[2]                                                                                                                            ; 1                 ; 6       ;
;      - IntReg_Clr~2                                                                                                                          ; 1                 ; 6       ;
;      - UUT_AD9642_SPI1_DataSend[2]                                                                                                           ; 1                 ; 6       ;
;      - UUT_AD9642_SPI2_DataSend[2]                                                                                                           ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[28]                                                                                    ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[28]~feeder                                                                          ; 1                 ; 6       ;
;      - ParGenData[6]~feeder                                                                                                                  ; 1                 ; 6       ;
; AD[3]                                                                                                                                        ;                   ;         ;
;      - ADDRESS[3]                                                                                                                            ; 1                 ; 6       ;
;      - Bar0_WrData[3]                                                                                                                        ; 1                 ; 6       ;
;      - Bar1TestReg1[3]                                                                                                                       ; 1                 ; 6       ;
;      - IntMask[3]                                                                                                                            ; 1                 ; 6       ;
;      - IntReg_Clr~0                                                                                                                          ; 1                 ; 6       ;
;      - UUT_AD9642_SPI2_DataSend[3]                                                                                                           ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[31]~feeder                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[31]~feeder                                                                             ; 1                 ; 6       ;
;      - UUT_AD9642_SPI1_DataSend[3]~feeder                                                                                                    ; 1                 ; 6       ;
;      - ParGenData[7]~feeder                                                                                                                  ; 1                 ; 6       ;
;      - PCI_Config_WrData[3]~feeder                                                                                                           ; 1                 ; 6       ;
; AD[4]                                                                                                                                        ;                   ;         ;
;      - ADDRESS[4]                                                                                                                            ; 0                 ; 6       ;
;      - Bar1TestReg1[4]                                                                                                                       ; 0                 ; 6       ;
;      - ParGenData[8]                                                                                                                         ; 0                 ; 6       ;
;      - UUT_AD9642_SPI2_DataSend[4]                                                                                                           ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[32]                                                                                    ; 0                 ; 6       ;
;      - UUT_AD9642_SPI1_DataSend[4]~feeder                                                                                                    ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[32]~feeder                                                                          ; 0                 ; 6       ;
;      - PCI_Config_WrData[4]~feeder                                                                                                           ; 0                 ; 6       ;
;      - Bar0_WrData[4]~feeder                                                                                                                 ; 0                 ; 6       ;
; AD[5]                                                                                                                                        ;                   ;         ;
;      - ADDRESS[5]                                                                                                                            ; 1                 ; 6       ;
;      - Bar1TestReg1[5]                                                                                                                       ; 1                 ; 6       ;
;      - PCI_Config_WrData[5]                                                                                                                  ; 1                 ; 6       ;
;      - ParGenData[9]                                                                                                                         ; 1                 ; 6       ;
;      - UUT_AD9642_SPI1_DataSend[5]                                                                                                           ; 1                 ; 6       ;
;      - UUT_AD9642_SPI2_DataSend[5]                                                                                                           ; 1                 ; 6       ;
;      - Bar0_WrData[5]~feeder                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[33]~feeder                                                                             ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[33]~feeder                                                                          ; 1                 ; 6       ;
; AD[6]                                                                                                                                        ;                   ;         ;
;      - ADDRESS[6]                                                                                                                            ; 1                 ; 6       ;
;      - Bar0_WrData[6]                                                                                                                        ; 1                 ; 6       ;
;      - Bar1TestReg1[6]                                                                                                                       ; 1                 ; 6       ;
;      - process_15~0                                                                                                                          ; 1                 ; 6       ;
;      - UUT_AD9642_SPI2_DataSend[6]                                                                                                           ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[34]~feeder                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[34]~feeder                                                                             ; 1                 ; 6       ;
;      - ParGenData[10]~feeder                                                                                                                 ; 1                 ; 6       ;
;      - UUT_AD9642_SPI1_DataSend[6]~feeder                                                                                                    ; 1                 ; 6       ;
;      - PCI_Config_WrData[6]~feeder                                                                                                           ; 1                 ; 6       ;
; AD[7]                                                                                                                                        ;                   ;         ;
;      - ADDRESS[7]                                                                                                                            ; 0                 ; 6       ;
;      - Bar0_WrData[7]                                                                                                                        ; 0                 ; 6       ;
;      - Bar1TestReg1[7]                                                                                                                       ; 0                 ; 6       ;
;      - PCI_Config_WrData[7]                                                                                                                  ; 0                 ; 6       ;
;      - process_15~0                                                                                                                          ; 0                 ; 6       ;
;      - UUT_AD9642_SPI1_DataSend[7]                                                                                                           ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[35]                                                                                 ; 0                 ; 6       ;
;      - UUT_AD9642_SPI2_DataSend[7]~feeder                                                                                                    ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[35]~feeder                                                                             ; 0                 ; 6       ;
;      - ParGenData[11]~feeder                                                                                                                 ; 0                 ; 6       ;
; AD[8]                                                                                                                                        ;                   ;         ;
;      - Bar0_WrData[8]                                                                                                                        ; 0                 ; 6       ;
;      - Bar1TestReg1[8]                                                                                                                       ; 0                 ; 6       ;
;      - process_12~0                                                                                                                          ; 0                 ; 6       ;
;      - process_15~1                                                                                                                          ; 0                 ; 6       ;
;      - ParGenData[12]                                                                                                                        ; 0                 ; 6       ;
;      - UUT_AD9642_SPI2_ADDR[0]                                                                                                               ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[36]                                                                                    ; 0                 ; 6       ;
;      - PCI_Config_WrData[8]~feeder                                                                                                           ; 0                 ; 6       ;
;      - UUT_AD9642_SPI1_ADDR[0]~feeder                                                                                                        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[36]~feeder                                                                          ; 0                 ; 6       ;
; AD[9]                                                                                                                                        ;                   ;         ;
;      - Bar1TestReg1[9]                                                                                                                       ; 1                 ; 6       ;
;      - process_12~0                                                                                                                          ; 1                 ; 6       ;
;      - process_15~1                                                                                                                          ; 1                 ; 6       ;
;      - ParGenData[13]                                                                                                                        ; 1                 ; 6       ;
;      - UUT_AD9642_SPI2_ADDR[1]                                                                                                               ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[37]                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[37]                                                                                    ; 1                 ; 6       ;
;      - Bar0_WrData[9]~feeder                                                                                                                 ; 1                 ; 6       ;
;      - PCI_Config_WrData[9]~feeder                                                                                                           ; 1                 ; 6       ;
;      - UUT_AD9642_SPI1_ADDR[1]~feeder                                                                                                        ; 1                 ; 6       ;
; AD[10]                                                                                                                                       ;                   ;         ;
;      - Bar0_WrData[10]                                                                                                                       ; 1                 ; 6       ;
;      - Bar1TestReg1[10]                                                                                                                      ; 1                 ; 6       ;
;      - PCI_Config_WrData[10]                                                                                                                 ; 1                 ; 6       ;
;      - process_12~2                                                                                                                          ; 1                 ; 6       ;
;      - process_15~3                                                                                                                          ; 1                 ; 6       ;
;      - ParGenData[14]                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[7]                                                                                     ; 1                 ; 6       ;
;      - UUT_AD9642_SPI2_ADDR[2]~feeder                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]~feeder                                                                           ; 1                 ; 6       ;
;      - UUT_AD9642_SPI1_ADDR[2]~feeder                                                                                                        ; 1                 ; 6       ;
; AD[11]                                                                                                                                       ;                   ;         ;
;      - Bar0_WrData[11]                                                                                                                       ; 0                 ; 6       ;
;      - Bar1TestReg1[11]                                                                                                                      ; 0                 ; 6       ;
;      - PCI_Config_WrData[11]                                                                                                                 ; 0                 ; 6       ;
;      - process_12~2                                                                                                                          ; 0                 ; 6       ;
;      - process_15~3                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[8]                                                                                     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]~feeder                                                                           ; 0                 ; 6       ;
;      - UUT_AD9642_SPI2_ADDR[3]~feeder                                                                                                        ; 0                 ; 6       ;
;      - ParGenData[15]~feeder                                                                                                                 ; 0                 ; 6       ;
;      - UUT_AD9642_SPI1_ADDR[3]~feeder                                                                                                        ; 0                 ; 6       ;
; AD[12]                                                                                                                                       ;                   ;         ;
;      - Bar1TestReg1[12]                                                                                                                      ; 1                 ; 6       ;
;      - process_12~3                                                                                                                          ; 1                 ; 6       ;
;      - process_15~4                                                                                                                          ; 1                 ; 6       ;
;      - ParGenData[16]                                                                                                                        ; 1                 ; 6       ;
;      - UUT_AD9642_SPI2_ADDR[4]                                                                                                               ; 1                 ; 6       ;
;      - PCI_Config_WrData[12]~feeder                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[9]~feeder                                                                           ; 1                 ; 6       ;
;      - UUT_AD9642_SPI1_ADDR[4]~feeder                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[9]~feeder                                                                              ; 1                 ; 6       ;
;      - Bar0_WrData[12]~feeder                                                                                                                ; 1                 ; 6       ;
; AD[13]                                                                                                                                       ;                   ;         ;
;      - Bar1TestReg1[13]                                                                                                                      ; 1                 ; 6       ;
;      - PCI_Config_WrData[13]                                                                                                                 ; 1                 ; 6       ;
;      - process_12~3                                                                                                                          ; 1                 ; 6       ;
;      - process_15~4                                                                                                                          ; 1                 ; 6       ;
;      - UUT_AD9642_SPI1_ADDR[5]                                                                                                               ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[10]~feeder                                                                          ; 1                 ; 6       ;
;      - UUT_AD9642_SPI2_ADDR[5]~feeder                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[17]~feeder                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[10]~feeder                                                                             ; 1                 ; 6       ;
;      - Bar0_WrData[13]~feeder                                                                                                                ; 1                 ; 6       ;
; AD[14]                                                                                                                                       ;                   ;         ;
;      - Bar0_WrData[14]                                                                                                                       ; 1                 ; 6       ;
;      - Bar1TestReg1[14]                                                                                                                      ; 1                 ; 6       ;
;      - PCI_Config_WrData[14]                                                                                                                 ; 1                 ; 6       ;
;      - process_12~4                                                                                                                          ; 1                 ; 6       ;
;      - process_15~5                                                                                                                          ; 1                 ; 6       ;
;      - UUT_AD9642_SPI1_ADDR[6]                                                                                                               ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[11]                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[11]                                                                                    ; 1                 ; 6       ;
;      - UUT_AD9642_SPI2_ADDR[6]~feeder                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[18]~feeder                                                                                                                 ; 1                 ; 6       ;
; AD[15]                                                                                                                                       ;                   ;         ;
;      - Bar1TestReg1[15]                                                                                                                      ; 0                 ; 6       ;
;      - process_12~4                                                                                                                          ; 0                 ; 6       ;
;      - process_15~5                                                                                                                          ; 0                 ; 6       ;
;      - UUT_AD9642_SPI1_ADDR[7]                                                                                                               ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[12]                                                                                    ; 0                 ; 6       ;
;      - UUT_AD9642_SPI2_ADDR[7]~feeder                                                                                                        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[12]~feeder                                                                          ; 0                 ; 6       ;
;      - ParGenData[19]~feeder                                                                                                                 ; 0                 ; 6       ;
;      - PCI_Config_WrData[15]~feeder                                                                                                          ; 0                 ; 6       ;
;      - Bar0_WrData[15]~feeder                                                                                                                ; 0                 ; 6       ;
; AD[16]                                                                                                                                       ;                   ;         ;
;      - Bar0_WrData[16]                                                                                                                       ; 1                 ; 6       ;
;      - Bar1TestReg1[16]                                                                                                                      ; 1                 ; 6       ;
;      - PCI_Config_WrData[16]                                                                                                                 ; 1                 ; 6       ;
;      - process_12~5                                                                                                                          ; 1                 ; 6       ;
;      - process_15~10                                                                                                                         ; 1                 ; 6       ;
;      - ParGenData[20]                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[13]                                                                                    ; 1                 ; 6       ;
;      - UUT_AD9642_SPI2_ADDR[8]~feeder                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[13]~feeder                                                                          ; 1                 ; 6       ;
;      - UUT_AD9642_SPI1_ADDR[8]~feeder                                                                                                        ; 1                 ; 6       ;
; AD[17]                                                                                                                                       ;                   ;         ;
;      - Bar0_WrData[17]                                                                                                                       ; 1                 ; 6       ;
;      - PCI_Config_WrData[17]                                                                                                                 ; 1                 ; 6       ;
;      - process_12~5                                                                                                                          ; 1                 ; 6       ;
;      - process_15~10                                                                                                                         ; 1                 ; 6       ;
;      - ParGenData[21]                                                                                                                        ; 1                 ; 6       ;
;      - UUT_AD9642_SPI2_ADDR[9]                                                                                                               ; 1                 ; 6       ;
;      - Bar1TestReg1[17]~feeder                                                                                                               ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[14]~feeder                                                                             ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[14]~feeder                                                                          ; 1                 ; 6       ;
;      - UUT_AD9642_SPI1_ADDR[9]~feeder                                                                                                        ; 1                 ; 6       ;
; AD[18]                                                                                                                                       ;                   ;         ;
;      - Bar1TestReg1[18]                                                                                                                      ; 0                 ; 6       ;
;      - PCI_Config_WrData[18]                                                                                                                 ; 0                 ; 6       ;
;      - process_12~6                                                                                                                          ; 0                 ; 6       ;
;      - process_15~10                                                                                                                         ; 0                 ; 6       ;
;      - UUT_AD9642_SPI2_ADDR[10]                                                                                                              ; 0                 ; 6       ;
;      - Bar0_WrData[18]~feeder                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[15]~feeder                                                                             ; 0                 ; 6       ;
;      - ParGenData[22]~feeder                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[15]~feeder                                                                          ; 0                 ; 6       ;
;      - UUT_AD9642_SPI1_ADDR[10]~feeder                                                                                                       ; 0                 ; 6       ;
; AD[19]                                                                                                                                       ;                   ;         ;
;      - Bar1TestReg1[19]                                                                                                                      ; 0                 ; 6       ;
;      - PCI_Config_WrData[19]                                                                                                                 ; 0                 ; 6       ;
;      - process_12~6                                                                                                                          ; 0                 ; 6       ;
;      - process_15~10                                                                                                                         ; 0                 ; 6       ;
;      - ParGenData[23]                                                                                                                        ; 0                 ; 6       ;
;      - UUT_AD9642_SPI1_ADDR[11]                                                                                                              ; 0                 ; 6       ;
;      - UUT_AD9642_SPI2_ADDR[11]                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[16]                                                                                 ; 0                 ; 6       ;
;      - Bar0_WrData[19]~feeder                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[16]~feeder                                                                             ; 0                 ; 6       ;
; AD[20]                                                                                                                                       ;                   ;         ;
;      - process_12~7                                                                                                                          ; 0                 ; 6       ;
;      - process_15~9                                                                                                                          ; 0                 ; 6       ;
;      - ParGenData[24]                                                                                                                        ; 0                 ; 6       ;
;      - UUT_AD9642_SPI1_ADDR[12]                                                                                                              ; 0                 ; 6       ;
;      - UUT_AD9642_SPI2_ADDR[12]                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[18]                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[18]                                                                                    ; 0                 ; 6       ;
;      - Bar1TestReg1[20]~feeder                                                                                                               ; 0                 ; 6       ;
;      - Bar0_WrData[20]~feeder                                                                                                                ; 0                 ; 6       ;
;      - PCI_Config_WrData[20]~feeder                                                                                                          ; 0                 ; 6       ;
; AD[21]                                                                                                                                       ;                   ;         ;
;      - Bar1TestReg1[21]                                                                                                                      ; 1                 ; 6       ;
;      - process_12~7                                                                                                                          ; 1                 ; 6       ;
;      - process_15~9                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[19]                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[19]                                                                                    ; 1                 ; 6       ;
;      - ParGenData[25]~feeder                                                                                                                 ; 1                 ; 6       ;
;      - PCI_Config_WrData[21]~feeder                                                                                                          ; 1                 ; 6       ;
;      - Bar0_WrData[21]~feeder                                                                                                                ; 1                 ; 6       ;
; AD[22]                                                                                                                                       ;                   ;         ;
;      - Bar0_WrData[22]                                                                                                                       ; 0                 ; 6       ;
;      - PCI_Config_WrData[22]                                                                                                                 ; 0                 ; 6       ;
;      - process_12~10                                                                                                                         ; 0                 ; 6       ;
;      - process_15~9                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[20]                                                                                    ; 0                 ; 6       ;
;      - Bar1TestReg1[22]~feeder                                                                                                               ; 0                 ; 6       ;
;      - ParGenData[26]~feeder                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[20]~feeder                                                                          ; 0                 ; 6       ;
; AD[23]                                                                                                                                       ;                   ;         ;
;      - process_12~10                                                                                                                         ; 0                 ; 6       ;
;      - process_15~9                                                                                                                          ; 0                 ; 6       ;
;      - UUT_AD9642_SPI1_RW                                                                                                                    ; 0                 ; 6       ;
;      - UUT_AD9642_SPI2_RW                                                                                                                    ; 0                 ; 6       ;
;      - Bar0_WrData[23]~feeder                                                                                                                ; 0                 ; 6       ;
;      - Bar1TestReg1[23]~feeder                                                                                                               ; 0                 ; 6       ;
;      - ParGenData[27]~feeder                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[21]~feeder                                                                          ; 0                 ; 6       ;
;      - PCI_Config_WrData[23]~feeder                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[21]~feeder                                                                             ; 0                 ; 6       ;
; AD[24]                                                                                                                                       ;                   ;         ;
;      - Bar1TestReg1[24]                                                                                                                      ; 1                 ; 6       ;
;      - PCI_Config_WrData[24]                                                                                                                 ; 1                 ; 6       ;
;      - process_12~11                                                                                                                         ; 1                 ; 6       ;
;      - process_15~8                                                                                                                          ; 1                 ; 6       ;
;      - ParGenData[28]                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[22]                                                                                    ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[22]~feeder                                                                          ; 1                 ; 6       ;
;      - Bar0_WrData[24]~feeder                                                                                                                ; 1                 ; 6       ;
; AD[25]                                                                                                                                       ;                   ;         ;
;      - Bar1TestReg1[25]                                                                                                                      ; 1                 ; 6       ;
;      - PCI_Config_WrData[25]                                                                                                                 ; 1                 ; 6       ;
;      - process_12~11                                                                                                                         ; 1                 ; 6       ;
;      - process_15~8                                                                                                                          ; 1                 ; 6       ;
;      - ParGenData[29]                                                                                                                        ; 1                 ; 6       ;
;      - Bar0_WrData[25]~feeder                                                                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[23]~feeder                                                                             ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[23]~feeder                                                                          ; 1                 ; 6       ;
; AD[26]                                                                                                                                       ;                   ;         ;
;      - process_12~12                                                                                                                         ; 0                 ; 6       ;
;      - process_15~8                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[24]                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[24]                                                                                    ; 0                 ; 6       ;
;      - Bar1TestReg1[26]~feeder                                                                                                               ; 0                 ; 6       ;
;      - ParGenData[30]~feeder                                                                                                                 ; 0                 ; 6       ;
;      - PCI_Config_WrData[26]~feeder                                                                                                          ; 0                 ; 6       ;
;      - Bar0_WrData[26]~feeder                                                                                                                ; 0                 ; 6       ;
; AD[27]                                                                                                                                       ;                   ;         ;
;      - process_12~12                                                                                                                         ; 1                 ; 6       ;
;      - process_15~8                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[25]                                                                                 ; 1                 ; 6       ;
;      - Bar1TestReg1[27]~feeder                                                                                                               ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[25]~feeder                                                                             ; 1                 ; 6       ;
;      - ParGenData[31]~feeder                                                                                                                 ; 1                 ; 6       ;
;      - PCI_Config_WrData[27]~feeder                                                                                                          ; 1                 ; 6       ;
;      - Bar0_WrData[27]~feeder                                                                                                                ; 1                 ; 6       ;
; AD[28]                                                                                                                                       ;                   ;         ;
;      - Bar0_WrData[28]                                                                                                                       ; 0                 ; 6       ;
;      - process_12~13                                                                                                                         ; 0                 ; 6       ;
;      - process_15~6                                                                                                                          ; 0                 ; 6       ;
;      - ParGenData[32]                                                                                                                        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[26]                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[26]                                                                                    ; 0                 ; 6       ;
;      - Bar1TestReg1[28]~feeder                                                                                                               ; 0                 ; 6       ;
;      - PCI_Config_WrData[28]~feeder                                                                                                          ; 0                 ; 6       ;
; AD[29]                                                                                                                                       ;                   ;         ;
;      - Bar0_WrData[29]                                                                                                                       ; 1                 ; 6       ;
;      - PCI_Config_WrData[29]                                                                                                                 ; 1                 ; 6       ;
;      - process_12~13                                                                                                                         ; 1                 ; 6       ;
;      - process_15~6                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[27]~feeder                                                                             ; 1                 ; 6       ;
;      - Bar1TestReg1[29]~feeder                                                                                                               ; 1                 ; 6       ;
;      - ParGenData[33]~feeder                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[27]~feeder                                                                          ; 1                 ; 6       ;
; AD[30]                                                                                                                                       ;                   ;         ;
;      - Bar0_WrData[30]                                                                                                                       ; 1                 ; 6       ;
;      - Bar1TestReg1[30]                                                                                                                      ; 1                 ; 6       ;
;      - PCI_Config_WrData[30]                                                                                                                 ; 1                 ; 6       ;
;      - process_12~15                                                                                                                         ; 1                 ; 6       ;
;      - process_15~6                                                                                                                          ; 1                 ; 6       ;
;      - ParGenData[34]                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[29]~feeder                                                                             ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[29]~feeder                                                                          ; 1                 ; 6       ;
; AD[31]                                                                                                                                       ;                   ;         ;
;      - Bar0_WrData[31]                                                                                                                       ; 1                 ; 6       ;
;      - PCI_Config_WrData[31]                                                                                                                 ; 1                 ; 6       ;
;      - process_12~15                                                                                                                         ; 1                 ; 6       ;
;      - process_15~6                                                                                                                          ; 1                 ; 6       ;
;      - ParGenData[35]                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[30]                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[30]                                                                                    ; 1                 ; 6       ;
;      - Bar1TestReg1[31]~feeder                                                                                                               ; 1                 ; 6       ;
; CBE[0]                                                                                                                                       ;                   ;         ;
;      - RW                                                                                                                                    ; 1                 ; 6       ;
;      - ParGenData[0]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[3][0]~13                                                                                                                      ; 1                 ; 6       ;
;      - ConfReg[1][0]~14                                                                                                                      ; 1                 ; 6       ;
;      - ConfReg[15][0]~24                                                                                                                     ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[106]                                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[106]                                                                                   ; 1                 ; 6       ;
; CBE[1]                                                                                                                                       ;                   ;         ;
;      - process_12~1                                                                                                                          ; 1                 ; 6       ;
;      - process_0~1                                                                                                                           ; 1                 ; 6       ;
;      - ConfReg[1][8]~15                                                                                                                      ; 1                 ; 6       ;
;      - ConfReg[3][8]~16                                                                                                                      ; 1                 ; 6       ;
;      - ConfReg[15][8]~17                                                                                                                     ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[107]                                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[107]                                                                                   ; 1                 ; 6       ;
;      - ParGenData[1]~feeder                                                                                                                  ; 1                 ; 6       ;
; CBE[2]                                                                                                                                       ;                   ;         ;
;      - process_12~16                                                                                                                         ; 1                 ; 6       ;
;      - process_0~1                                                                                                                           ; 1                 ; 6       ;
;      - ConfReg[1][16]~19                                                                                                                     ; 1                 ; 6       ;
;      - ConfReg[3][16]~20                                                                                                                     ; 1                 ; 6       ;
;      - ConfReg[15][16]~25                                                                                                                    ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[108]                                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[108]                                                                                   ; 1                 ; 6       ;
;      - ParGenData[2]~feeder                                                                                                                  ; 1                 ; 6       ;
; CBE[3]                                                                                                                                       ;                   ;         ;
;      - process_12~16                                                                                                                         ; 0                 ; 6       ;
;      - process_15~11                                                                                                                         ; 0                 ; 6       ;
;      - process_0~2                                                                                                                           ; 0                 ; 6       ;
;      - ConfReg[1][24]~21                                                                                                                     ; 0                 ; 6       ;
;      - ConfReg[3][24]~22                                                                                                                     ; 0                 ; 6       ;
;      - ConfReg[15][24]~26                                                                                                                    ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[109]                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[109]~feeder                                                                            ; 0                 ; 6       ;
;      - ParGenData[3]~feeder                                                                                                                  ; 0                 ; 6       ;
; IRDY                                                                                                                                         ;                   ;         ;
;      - ParGen~0                                                                                                                              ; 0                 ; 6       ;
;      - process_13~0                                                                                                                          ; 0                 ; 6       ;
;      - Bar1_CS~0                                                                                                                             ; 0                 ; 6       ;
;      - process_16~0                                                                                                                          ; 0                 ; 6       ;
;      - process_9~0                                                                                                                           ; 0                 ; 6       ;
;      - STATUS[1]~0                                                                                                                           ; 0                 ; 6       ;
;      - STATUS[1]~1                                                                                                                           ; 0                 ; 6       ;
;      - process_18~0                                                                                                                          ; 0                 ; 6       ;
;      - DMA_Count[8]~32                                                                                                                       ; 0                 ; 6       ;
;      - DMA_PCIAddress[30]~92                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[115]~feeder                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[115]~feeder                                                                            ; 0                 ; 6       ;
; TRDY                                                                                                                                         ;                   ;         ;
;      - ParGen~0                                                                                                                              ; 1                 ; 6       ;
;      - Bar1_CS~0                                                                                                                             ; 1                 ; 6       ;
;      - STATUS[1]~2                                                                                                                           ; 1                 ; 6       ;
;      - process_30~1                                                                                                                          ; 1                 ; 6       ;
;      - DMA_Count[8]~32                                                                                                                       ; 1                 ; 6       ;
;      - DMA_PCIAddress[30]~92                                                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[152]~feeder                                                                         ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[152]~feeder                                                                            ; 1                 ; 6       ;
; DEVSEL                                                                                                                                       ;                   ;         ;
;      - Devsel_Counter[3]~8                                                                                                                   ; 1                 ; 6       ;
;      - DevselDetect~0                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[111]                                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[111]                                                                                   ; 1                 ; 6       ;
; STOP                                                                                                                                         ;                   ;         ;
;      - Curr_State_Dma[1]~3                                                                                                                   ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[151]                                                                                   ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[151]~feeder                                                                         ; 1                 ; 6       ;
; PAR                                                                                                                                          ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[116]                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[116]~feeder                                                                            ; 0                 ; 6       ;
; AD9642_SPI1_SDIO                                                                                                                             ;                   ;         ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[0]                                                                                             ; 1                 ; 6       ;
; AD9642_SPI2_SDIO                                                                                                                             ;                   ;         ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[0]~feeder                                                                                      ; 1                 ; 6       ;
; CLK                                                                                                                                          ;                   ;         ;
;      - INTA~en                                                                                                                               ; 1                 ; 0       ;
;      - Bar1_Wr                                                                                                                               ; 1                 ; 0       ;
;      - Bar1_CS                                                                                                                               ; 1                 ; 0       ;
;      - Bar0_WrData[0]                                                                                                                        ; 1                 ; 0       ;
;      - Bar0_WrData[1]                                                                                                                        ; 1                 ; 0       ;
;      - Bar0_WrData[2]                                                                                                                        ; 1                 ; 0       ;
;      - Bar0_WrData[3]                                                                                                                        ; 1                 ; 0       ;
;      - Bar0_WrData[4]                                                                                                                        ; 1                 ; 0       ;
;      - Bar0_WrData[5]                                                                                                                        ; 1                 ; 0       ;
;      - Bar0_WrData[6]                                                                                                                        ; 1                 ; 0       ;
;      - Bar0_WrData[7]                                                                                                                        ; 1                 ; 0       ;
;      - Bar0_WrData[8]                                                                                                                        ; 1                 ; 0       ;
;      - Bar0_WrData[9]                                                                                                                        ; 1                 ; 0       ;
;      - Bar0_WrData[10]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[11]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[12]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[13]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[14]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[15]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[16]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[17]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[18]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[19]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[20]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[21]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[22]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[23]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[24]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[25]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[26]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[27]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[28]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[29]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[30]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_WrData[31]                                                                                                                       ; 1                 ; 0       ;
;      - Bar0_Wr                                                                                                                               ; 1                 ; 0       ;
;      - Bar0_CS                                                                                                                               ; 1                 ; 0       ;
;      - PCI_Config_WrData[0]                                                                                                                  ; 1                 ; 0       ;
;      - PCI_Config_WrData[1]                                                                                                                  ; 1                 ; 0       ;
;      - PCI_Config_WrData[2]                                                                                                                  ; 1                 ; 0       ;
;      - PCI_Config_WrData[3]                                                                                                                  ; 1                 ; 0       ;
;      - PCI_Config_WrData[4]                                                                                                                  ; 1                 ; 0       ;
;      - PCI_Config_WrData[5]                                                                                                                  ; 1                 ; 0       ;
;      - PCI_Config_WrData[6]                                                                                                                  ; 1                 ; 0       ;
;      - PCI_Config_WrData[7]                                                                                                                  ; 1                 ; 0       ;
;      - PCI_Config_WrData[8]                                                                                                                  ; 1                 ; 0       ;
;      - PCI_Config_WrData[9]                                                                                                                  ; 1                 ; 0       ;
;      - PCI_Config_WrData[10]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[11]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[12]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[13]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[14]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[15]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[16]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[17]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[18]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[19]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[20]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[21]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[22]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[23]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[24]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[25]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[26]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[27]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[28]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[29]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[30]                                                                                                                 ; 1                 ; 0       ;
;      - PCI_Config_WrData[31]                                                                                                                 ; 1                 ; 0       ;
;      - ADDRESS[2]                                                                                                                            ; 1                 ; 0       ;
;      - ADDRESS[3]                                                                                                                            ; 1                 ; 0       ;
;      - ADDRESS[4]                                                                                                                            ; 1                 ; 0       ;
;      - ADDRESS[5]                                                                                                                            ; 1                 ; 0       ;
;      - ADDRESS[6]                                                                                                                            ; 1                 ; 0       ;
;      - ADDRESS[7]                                                                                                                            ; 1                 ; 0       ;
;      - TRDY_Delay                                                                                                                            ; 1                 ; 0       ;
;      - Bar1TestReg1[0]                                                                                                                       ; 1                 ; 0       ;
;      - Bar1TestReg1[1]                                                                                                                       ; 1                 ; 0       ;
;      - Bar1TestReg1[2]                                                                                                                       ; 1                 ; 0       ;
;      - Bar1TestReg1[3]                                                                                                                       ; 1                 ; 0       ;
;      - Bar1TestReg1[4]                                                                                                                       ; 1                 ; 0       ;
;      - Bar1TestReg1[5]                                                                                                                       ; 1                 ; 0       ;
;      - Bar1TestReg1[6]                                                                                                                       ; 1                 ; 0       ;
;      - Bar1TestReg1[7]                                                                                                                       ; 1                 ; 0       ;
;      - Bar1TestReg1[8]                                                                                                                       ; 1                 ; 0       ;
;      - Bar1TestReg1[9]                                                                                                                       ; 1                 ; 0       ;
;      - Bar1TestReg1[10]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[11]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[12]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[13]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[14]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[15]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[16]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[17]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[18]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[19]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[20]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[21]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[22]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[23]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[24]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[25]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[26]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[27]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[28]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[29]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[30]                                                                                                                      ; 1                 ; 0       ;
;      - Bar1TestReg1[31]                                                                                                                      ; 1                 ; 0       ;
;      - nREQ~reg0                                                                                                                             ; 1                 ; 0       ;
;      - nREQ~en                                                                                                                               ; 1                 ; 0       ;
;      - scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|ram_block2a0      ; 0                 ; 6       ;
;      - scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|ram_block2a0      ; 0                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|Curr_State[0]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|Curr_State[1]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|Curr_State[2]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SCK_Tmp                                                                                                     ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[0]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[1]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[2]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[3]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[4]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[5]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[6]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[7]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SCK_Tmp                                                                                                     ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a0       ; 0                 ; 6       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a4       ; 0                 ; 6       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a8       ; 0                 ; 6       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a12      ; 0                 ; 6       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a0       ; 0                 ; 6       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a4       ; 0                 ; 6       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a8       ; 0                 ; 6       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a12      ; 0                 ; 6       ;
;      - DMA_Count[0]                                                                                                                          ; 1                 ; 0       ;
;      - DMA_Count[1]                                                                                                                          ; 1                 ; 0       ;
;      - DMA_Count[2]                                                                                                                          ; 1                 ; 0       ;
;      - DMA_Count[3]                                                                                                                          ; 1                 ; 0       ;
;      - DMA_Count[4]                                                                                                                          ; 1                 ; 0       ;
;      - DMA_Count[5]                                                                                                                          ; 1                 ; 0       ;
;      - DMA_Count[6]                                                                                                                          ; 1                 ; 0       ;
;      - DMA_Count[7]                                                                                                                          ; 1                 ; 0       ;
;      - DMA_Count[8]                                                                                                                          ; 1                 ; 0       ;
;      - DMA_Count[9]                                                                                                                          ; 1                 ; 0       ;
;      - Devsel_Counter[0]                                                                                                                     ; 1                 ; 0       ;
;      - Devsel_Counter[1]                                                                                                                     ; 1                 ; 0       ;
;      - Devsel_Counter[2]                                                                                                                     ; 1                 ; 0       ;
;      - Devsel_Counter[3]                                                                                                                     ; 1                 ; 0       ;
;      - DMA_PCIAddress[2]                                                                                                                     ; 1                 ; 0       ;
;      - DMA_PCIAddress[3]                                                                                                                     ; 1                 ; 0       ;
;      - DMA_PCIAddress[4]                                                                                                                     ; 1                 ; 0       ;
;      - DMA_PCIAddress[5]                                                                                                                     ; 1                 ; 0       ;
;      - DMA_PCIAddress[6]                                                                                                                     ; 1                 ; 0       ;
;      - DMA_PCIAddress[7]                                                                                                                     ; 1                 ; 0       ;
;      - DMA_PCIAddress[8]                                                                                                                     ; 1                 ; 0       ;
;      - DMA_PCIAddress[9]                                                                                                                     ; 1                 ; 0       ;
;      - DMA_PCIAddress[10]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[11]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[12]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[13]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[14]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[15]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[16]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[17]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[18]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[19]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[20]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[21]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[22]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[23]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[24]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[25]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[26]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[27]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[28]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[29]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[30]                                                                                                                    ; 1                 ; 0       ;
;      - DMA_PCIAddress[31]                                                                                                                    ; 1                 ; 0       ;
;      - AD[0]~reg0                                                                                                                            ; 1                 ; 0       ;
;      - AD[1]~reg0                                                                                                                            ; 1                 ; 0       ;
;      - AD[6]~reg0                                                                                                                            ; 1                 ; 0       ;
;      - AD[7]~reg0                                                                                                                            ; 1                 ; 0       ;
;      - AD[10]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[11]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[12]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[13]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|Curr_State[0]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|Curr_State[1]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|Curr_State[2]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[4]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[0]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[6]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[5]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[2]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[1]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[7]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[3]                                                                                              ; 1                 ; 0       ;
;      - STATUS[1]                                                                                                                             ; 1                 ; 0       ;
;      - STATUS[0]                                                                                                                             ; 1                 ; 0       ;
;      - ConfReg[4][9]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[4][8]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[4][11]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][10]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][13]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][12]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][15]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][14]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][17]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][16]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][19]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][18]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][21]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][20]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][23]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][22]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][25]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][24]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][27]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][26]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][29]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][28]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][31]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[4][30]                                                                                                                        ; 1                 ; 0       ;
;      - RW                                                                                                                                    ; 1                 ; 0       ;
;      - ConfReg[5][7]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[5][6]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[5][9]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[5][8]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[5][11]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[5][10]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[5][13]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[5][12]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[5][15]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[5][14]                                                                                                                        ; 1                 ; 0       ;
;      - ConfCS                                                                                                                                ; 1                 ; 0       ;
;      - IntMask[2]                                                                                                                            ; 1                 ; 0       ;
;      - IntMask[3]                                                                                                                            ; 1                 ; 0       ;
;      - IntReg[3]                                                                                                                             ; 1                 ; 0       ;
;      - IntReg[2]                                                                                                                             ; 1                 ; 0       ;
;      - Curr_State_Dma[1]                                                                                                                     ; 1                 ; 0       ;
;      - Curr_State_Dma[0]                                                                                                                     ; 1                 ; 0       ;
;      - Curr_State_Dma[2]                                                                                                                     ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|Start_Reg[0]                                                                                                ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|Start_Reg[1]                                                                                                ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[15]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|Done                                                                                                        ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|Start_Reg[0]                                                                                                ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|Start_Reg[1]                                                                                                ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[15]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|Done                                                                                                        ; 1                 ; 0       ;
;      - PCI_Config_Wr                                                                                                                         ; 1                 ; 0       ;
;      - FRAME~reg0                                                                                                                            ; 1                 ; 0       ;
;      - FRAME~en                                                                                                                              ; 1                 ; 0       ;
;      - AD[0]~en                                                                                                                              ; 1                 ; 0       ;
;      - AD[1]~en                                                                                                                              ; 1                 ; 0       ;
;      - AD[2]~reg0                                                                                                                            ; 1                 ; 0       ;
;      - AD[2]~en                                                                                                                              ; 1                 ; 0       ;
;      - AD[3]~reg0                                                                                                                            ; 1                 ; 0       ;
;      - AD[3]~en                                                                                                                              ; 1                 ; 0       ;
;      - AD[4]~reg0                                                                                                                            ; 1                 ; 0       ;
;      - AD[4]~en                                                                                                                              ; 1                 ; 0       ;
;      - AD[5]~reg0                                                                                                                            ; 1                 ; 0       ;
;      - AD[5]~en                                                                                                                              ; 1                 ; 0       ;
;      - AD[6]~en                                                                                                                              ; 1                 ; 0       ;
;      - AD[7]~en                                                                                                                              ; 1                 ; 0       ;
;      - AD[8]~reg0                                                                                                                            ; 1                 ; 0       ;
;      - AD[8]~en                                                                                                                              ; 1                 ; 0       ;
;      - AD[9]~reg0                                                                                                                            ; 1                 ; 0       ;
;      - AD[9]~en                                                                                                                              ; 1                 ; 0       ;
;      - AD[10]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[11]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[12]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[13]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[14]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[14]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[15]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[15]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[16]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[16]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[17]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[17]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[18]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[18]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[19]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[19]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[20]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[20]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[21]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[21]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[22]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[22]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[23]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[23]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[24]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[24]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[25]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[25]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[26]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[26]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[27]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[27]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[28]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[28]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[29]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[29]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[30]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[30]~en                                                                                                                             ; 1                 ; 0       ;
;      - AD[31]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - AD[31]~en                                                                                                                             ; 1                 ; 0       ;
;      - CBE[0]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - CBE[0]~en                                                                                                                             ; 1                 ; 0       ;
;      - CBE[1]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - CBE[1]~en                                                                                                                             ; 1                 ; 0       ;
;      - CBE[2]~reg0                                                                                                                           ; 1                 ; 0       ;
;      - CBE[2]~en                                                                                                                             ; 1                 ; 0       ;
;      - CBE[3]~en                                                                                                                             ; 1                 ; 0       ;
;      - IRDY~reg0                                                                                                                             ; 1                 ; 0       ;
;      - IRDY~en                                                                                                                               ; 1                 ; 0       ;
;      - TRDY~reg0                                                                                                                             ; 1                 ; 0       ;
;      - TRDY~en                                                                                                                               ; 1                 ; 0       ;
;      - DEVSEL~en                                                                                                                             ; 1                 ; 0       ;
;      - STOP~en                                                                                                                               ; 1                 ; 0       ;
;      - PAR~reg0                                                                                                                              ; 1                 ; 0       ;
;      - PAR~en                                                                                                                                ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SDIO~reg0                                                                                                   ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SDIO~en                                                                                                     ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SDIO~reg0                                                                                                   ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SDIO~en                                                                                                     ; 1                 ; 0       ;
;      - DMA_Channel                                                                                                                           ; 1                 ; 0       ;
;      - DmaIntFlag                                                                                                                            ; 1                 ; 0       ;
;      - IntReg_Clr[3]                                                                                                                         ; 1                 ; 0       ;
;      - IntReg_Clr[2]                                                                                                                         ; 1                 ; 0       ;
;      - DmaCount_Rdy                                                                                                                          ; 1                 ; 0       ;
;      - DmaPCIAddress_Rdy                                                                                                                     ; 1                 ; 0       ;
;      - DMA_Dir                                                                                                                               ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_Start                                                                                                                 ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[14]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[23]                                                                                              ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_Start                                                                                                                 ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[14]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[23]                                                                                              ; 1                 ; 0       ;
;      - IntMask[0]                                                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[0]                                                                                             ; 1                 ; 0       ;
;      - DMA_DoneCount[0]                                                                                                                      ; 1                 ; 0       ;
;      - Dma_Start                                                                                                                             ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[0]  ; 1                 ; 0       ;
;      - CH1_EN                                                                                                                                ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[0]                                                                                             ; 1                 ; 0       ;
;      - CH2_EN                                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[15][0]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][0]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[1][0]                                                                                                                         ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[1]                                                                                             ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[1]                                                                                             ; 1                 ; 0       ;
;      - IntMask[1]                                                                                                                            ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[1]  ; 1                 ; 0       ;
;      - DMA_DoneCount[1]                                                                                                                      ; 1                 ; 0       ;
;      - ConfReg[15][1]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][1]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[1][1]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[3][2]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[1][2]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[15][2]                                                                                                                        ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[2]  ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[2]                                                                                                                 ; 1                 ; 0       ;
;      - DMA_DoneCount[2]                                                                                                                      ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[2]                                                                                             ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[2]                                                                                             ; 1                 ; 0       ;
;      - ConfReg[3][3]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[1][3]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[15][3]                                                                                                                        ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[3]  ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[3]                                                                                                                 ; 1                 ; 0       ;
;      - DMA_DoneCount[3]                                                                                                                      ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[3]                                                                                             ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[3]                                                                                             ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[4]  ; 1                 ; 0       ;
;      - ConfReg[3][4]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[1][4]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[15][4]                                                                                                                        ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[4]                                                                                                                 ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[4]                                                                                             ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[4]                                                                                             ; 1                 ; 0       ;
;      - DMA_DoneCount[4]                                                                                                                      ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[5]  ; 1                 ; 0       ;
;      - ConfReg[3][5]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[1][5]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[15][5]                                                                                                                        ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[5]                                                                                                                 ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[5]                                                                                             ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[5]                                                                                             ; 1                 ; 0       ;
;      - DMA_DoneCount[5]                                                                                                                      ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[6]                                                                                                                 ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[6]                                                                                             ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[6]                                                                                             ; 1                 ; 0       ;
;      - DMA_DoneCount[6]                                                                                                                      ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[6]  ; 1                 ; 0       ;
;      - ConfReg[3][6]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[1][6]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[15][6]                                                                                                                        ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[7]                                                                                                                 ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[7]                                                                                             ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[7]                                                                                             ; 1                 ; 0       ;
;      - DMA_DoneCount[7]                                                                                                                      ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[7]  ; 1                 ; 0       ;
;      - ConfReg[3][7]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[1][7]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[15][7]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[1][8]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[3][8]                                                                                                                         ; 1                 ; 0       ;
;      - DMA_DoneCount[8]                                                                                                                      ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[8]                                                                                                                 ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[8]  ; 1                 ; 0       ;
;      - ConfReg[15][8]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][9]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[1][9]                                                                                                                         ; 1                 ; 0       ;
;      - ConfReg[3][9]                                                                                                                         ; 1                 ; 0       ;
;      - DMA_DoneCount[9]                                                                                                                      ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[9]                                                                                                                 ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[9]  ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[10] ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[10]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[15][10]                                                                                                                       ; 1                 ; 0       ;
;      - ConfReg[3][10]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[1][10]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[1][11]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][11]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][11]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[11]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][12]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][12]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][12]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[12]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][13]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][13]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][13]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[13]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[15][14]                                                                                                                       ; 1                 ; 0       ;
;      - ConfReg[3][14]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[1][14]                                                                                                                        ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[14]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[15][15]                                                                                                                       ; 1                 ; 0       ;
;      - ConfReg[3][15]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[1][15]                                                                                                                        ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[15]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][16]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][16]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][16]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[16]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][17]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][17]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][17]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[17]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][18]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][18]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][18]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[18]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][19]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][19]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][19]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[19]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][20]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][20]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][20]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[20]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][21]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][21]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][21]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[21]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][22]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][22]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][22]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[22]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][23]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][23]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][23]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[23]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][24]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][24]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][24]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[24]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][25]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][25]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][25]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[25]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][26]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][26]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][26]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[26]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][27]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][27]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][27]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[27]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][28]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][28]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][28]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[28]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][29]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][29]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][29]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[29]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][30]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][30]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][30]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[30]                                                                                                                ; 1                 ; 0       ;
;      - ConfReg[1][31]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[3][31]                                                                                                                        ; 1                 ; 0       ;
;      - ConfReg[15][31]                                                                                                                       ; 1                 ; 0       ;
;      - DMA_DonePCIAddress[31]                                                                                                                ; 1                 ; 0       ;
;      - DevselDetect                                                                                                                          ; 1                 ; 0       ;
;      - ParGenData[35]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[34]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[33]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[32]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[31]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[30]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[29]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[28]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[27]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[26]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[25]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[24]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[23]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[22]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[21]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[20]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[3]                                                                                                                         ; 1                 ; 0       ;
;      - ParGenData[2]                                                                                                                         ; 1                 ; 0       ;
;      - ParGenData[1]                                                                                                                         ; 1                 ; 0       ;
;      - ParGenData[0]                                                                                                                         ; 1                 ; 0       ;
;      - ParGenData[19]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[18]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[17]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[16]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[15]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[14]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[13]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[12]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[11]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[10]                                                                                                                        ; 1                 ; 0       ;
;      - ParGenData[9]                                                                                                                         ; 1                 ; 0       ;
;      - ParGenData[8]                                                                                                                         ; 1                 ; 0       ;
;      - ParGenData[7]                                                                                                                         ; 1                 ; 0       ;
;      - ParGenData[6]                                                                                                                         ; 1                 ; 0       ;
;      - ParGenData[5]                                                                                                                         ; 1                 ; 0       ;
;      - ParGenData[4]                                                                                                                         ; 1                 ; 0       ;
;      - ParGen                                                                                                                                ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[23]                                                                                            ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_RW                                                                                                                    ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[23]                                                                                            ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_RW                                                                                                                    ; 1                 ; 0       ;
;      - UUT_DmaDesc_FIFO_Rd                                                                                                                   ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[13]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[22]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[13]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[22]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SCK_Tmp_Reg[1]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SCK_Tmp_Reg[0]                                                                                              ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|b_full                                   ; 1                 ; 0       ;
;      - UUT_DmaRd_FIFO1_Rd                                                                                                                    ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|b_non_empty                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SCK_Tmp_Reg[1]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SCK_Tmp_Reg[0]                                                                                              ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[0]                               ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[1]                               ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[2]                               ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[3]                               ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[4]                               ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[5]                               ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[6]                               ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[7]                               ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[8]                               ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[9]                               ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[10]                              ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[0]                         ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[1]                         ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[2]                         ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[3]                         ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[4]                         ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[5]                         ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[6]                         ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[7]                         ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[8]                         ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[9]                         ; 1                 ; 0       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[10]                        ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[22]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[22]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[12]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[21]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[12]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[21]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[21]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[21]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[11]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[20]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[11]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[20]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[20]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[20]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[10]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[19]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[10]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[19]                                                                                              ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_ADDR[12]                                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[19]                                                                                            ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_ADDR[12]                                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[19]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[9]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[18]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[9]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[18]                                                                                              ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_ADDR[11]                                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[18]                                                                                            ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_ADDR[11]                                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[18]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[8]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[17]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[8]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[17]                                                                                              ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_ADDR[10]                                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[17]                                                                                            ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_ADDR[10]                                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[17]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[7]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[16]                                                                                              ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[7]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[16]                                                                                              ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_ADDR[9]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[16]                                                                                            ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_ADDR[9]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[16]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[6]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[6]                                                                                               ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_ADDR[8]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[15]                                                                                            ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_ADDR[8]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[15]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[5]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[5]                                                                                               ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_ADDR[7]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[14]                                                                                            ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_ADDR[7]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[14]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[4]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[4]                                                                                               ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_ADDR[6]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[13]                                                                                            ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_ADDR[6]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[13]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[3]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[3]                                                                                               ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_ADDR[5]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[12]                                                                                            ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_ADDR[5]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[12]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[2]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[2]                                                                                               ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_ADDR[4]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[11]                                                                                            ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_ADDR[4]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[11]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[1]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[1]                                                                                               ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_ADDR[3]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[10]                                                                                            ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_ADDR[3]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[10]                                                                                            ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[0]                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[0]                                                                                               ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_ADDR[2]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[9]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_ADDR[2]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[9]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_ADDR[1]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[8]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_ADDR[1]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[8]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_ADDR[0]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[7]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_ADDR[0]                                                                                                               ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[7]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_DataSend[7]                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[6]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_DataSend[7]                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[6]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_DataSend[6]                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[5]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_DataSend[6]                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[5]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_DataSend[5]                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[4]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_DataSend[5]                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[4]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_DataSend[4]                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[3]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_DataSend[4]                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[3]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_DataSend[3]                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[2]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_DataSend[3]                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[2]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_DataSend[2]                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[1]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_DataSend[2]                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[1]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_DataSend[1]                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI1|SendData_Reg[0]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_DataSend[1]                                                                                                           ; 1                 ; 0       ;
;      - SpiMaster:UUT_AD9642_SPI2|SendData_Reg[0]                                                                                             ; 1                 ; 0       ;
;      - UUT_AD9642_SPI1_DataSend[0]                                                                                                           ; 1                 ; 0       ;
;      - UUT_AD9642_SPI2_DataSend[0]                                                                                                           ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[110]                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[110]~feeder                                                                            ; 0                 ; 6       ;
; RST                                                                                                                                          ;                   ;         ;
;      - ADDRESS[2]                                                                                                                            ; 1                 ; 6       ;
;      - ADDRESS[3]                                                                                                                            ; 1                 ; 6       ;
;      - ADDRESS[4]                                                                                                                            ; 1                 ; 6       ;
;      - ADDRESS[5]                                                                                                                            ; 1                 ; 6       ;
;      - ADDRESS[6]                                                                                                                            ; 1                 ; 6       ;
;      - ADDRESS[7]                                                                                                                            ; 1                 ; 6       ;
;      - Bar0_CS                                                                                                                               ; 1                 ; 6       ;
;      - Bar0_Wr                                                                                                                               ; 1                 ; 6       ;
;      - Bar1_CS                                                                                                                               ; 1                 ; 6       ;
;      - Bar1_Wr                                                                                                                               ; 1                 ; 6       ;
;      - Bar1TestReg1[0]                                                                                                                       ; 1                 ; 6       ;
;      - Bar1TestReg1[1]                                                                                                                       ; 1                 ; 6       ;
;      - Bar1TestReg1[2]                                                                                                                       ; 1                 ; 6       ;
;      - Bar1TestReg1[3]                                                                                                                       ; 1                 ; 6       ;
;      - Bar1TestReg1[4]                                                                                                                       ; 1                 ; 6       ;
;      - Bar1TestReg1[5]                                                                                                                       ; 1                 ; 6       ;
;      - Bar1TestReg1[6]                                                                                                                       ; 1                 ; 6       ;
;      - Bar1TestReg1[7]                                                                                                                       ; 1                 ; 6       ;
;      - Bar1TestReg1[8]                                                                                                                       ; 1                 ; 6       ;
;      - Bar1TestReg1[9]                                                                                                                       ; 1                 ; 6       ;
;      - Bar1TestReg1[10]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[11]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[12]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[13]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[14]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[15]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[16]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[17]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[18]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[19]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[20]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[21]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[22]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[23]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[24]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[25]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[26]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[27]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[28]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[29]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[30]                                                                                                                      ; 1                 ; 6       ;
;      - Bar1TestReg1[31]                                                                                                                      ; 1                 ; 6       ;
;      - nREQ~en                                                                                                                               ; 1                 ; 6       ;
;      - INTA~en                                                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|Curr_State[0]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|Curr_State[1]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|Curr_State[2]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|SCK_Tmp                                                                                                     ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[0]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[1]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[2]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[3]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[4]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[5]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[6]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|TimeCounter[7]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|SCK_Tmp                                                                                                     ; 1                 ; 6       ;
;      - DMA_Count[0]                                                                                                                          ; 1                 ; 6       ;
;      - DMA_Count[1]                                                                                                                          ; 1                 ; 6       ;
;      - DMA_Count[2]                                                                                                                          ; 1                 ; 6       ;
;      - DMA_Count[3]                                                                                                                          ; 1                 ; 6       ;
;      - DMA_Count[4]                                                                                                                          ; 1                 ; 6       ;
;      - DMA_Count[5]                                                                                                                          ; 1                 ; 6       ;
;      - DMA_Count[6]                                                                                                                          ; 1                 ; 6       ;
;      - DMA_Count[7]                                                                                                                          ; 1                 ; 6       ;
;      - DMA_Count[8]                                                                                                                          ; 1                 ; 6       ;
;      - DMA_Count[9]                                                                                                                          ; 1                 ; 6       ;
;      - Devsel_Counter[0]                                                                                                                     ; 1                 ; 6       ;
;      - Devsel_Counter[1]                                                                                                                     ; 1                 ; 6       ;
;      - Devsel_Counter[2]                                                                                                                     ; 1                 ; 6       ;
;      - Devsel_Counter[3]                                                                                                                     ; 1                 ; 6       ;
;      - DMA_PCIAddress[2]                                                                                                                     ; 1                 ; 6       ;
;      - DMA_PCIAddress[3]                                                                                                                     ; 1                 ; 6       ;
;      - DMA_PCIAddress[4]                                                                                                                     ; 1                 ; 6       ;
;      - DMA_PCIAddress[5]                                                                                                                     ; 1                 ; 6       ;
;      - DMA_PCIAddress[6]                                                                                                                     ; 1                 ; 6       ;
;      - DMA_PCIAddress[7]                                                                                                                     ; 1                 ; 6       ;
;      - DMA_PCIAddress[8]                                                                                                                     ; 1                 ; 6       ;
;      - DMA_PCIAddress[9]                                                                                                                     ; 1                 ; 6       ;
;      - DMA_PCIAddress[10]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[11]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[12]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[13]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[14]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[15]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[16]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[17]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[18]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[19]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[20]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[21]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[22]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[23]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[24]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[25]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[26]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[27]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[28]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[29]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[30]                                                                                                                    ; 1                 ; 6       ;
;      - DMA_PCIAddress[31]                                                                                                                    ; 1                 ; 6       ;
;      - TRDY_Delay                                                                                                                            ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|Curr_State[0]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|Curr_State[1]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|Curr_State[2]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[4]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[0]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[6]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[5]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[2]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[1]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[7]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|TimeCounter[3]                                                                                              ; 1                 ; 6       ;
;      - STATUS[1]                                                                                                                             ; 1                 ; 6       ;
;      - STATUS[0]                                                                                                                             ; 1                 ; 6       ;
;      - ConfReg[4][9]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[4][8]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[4][11]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][10]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][13]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][12]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][15]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][14]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][17]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][16]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][19]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][18]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][21]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][20]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][23]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][22]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][25]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][24]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][27]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][26]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][29]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][28]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][31]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[4][30]                                                                                                                        ; 1                 ; 6       ;
;      - RW                                                                                                                                    ; 1                 ; 6       ;
;      - Bar0_WrData[0]~0                                                                                                                      ; 1                 ; 6       ;
;      - ConfReg[5][7]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[5][6]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[5][9]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[5][8]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[5][11]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[5][10]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[5][13]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[5][12]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[5][15]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[5][14]                                                                                                                        ; 1                 ; 6       ;
;      - ConfCS                                                                                                                                ; 1                 ; 6       ;
;      - PCI_Config_WrData[0]~0                                                                                                                ; 1                 ; 6       ;
;      - IntMask[2]                                                                                                                            ; 1                 ; 6       ;
;      - IntMask[3]                                                                                                                            ; 1                 ; 6       ;
;      - IntReg[3]                                                                                                                             ; 1                 ; 6       ;
;      - IntReg[2]                                                                                                                             ; 1                 ; 6       ;
;      - Curr_State_Dma[1]                                                                                                                     ; 1                 ; 6       ;
;      - Curr_State_Dma[0]                                                                                                                     ; 1                 ; 6       ;
;      - Curr_State_Dma[2]                                                                                                                     ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[15]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|Done                                                                                                        ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[15]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|Done                                                                                                        ; 1                 ; 6       ;
;      - PCI_Config_Wr                                                                                                                         ; 1                 ; 6       ;
;      - FRAME~en                                                                                                                              ; 1                 ; 6       ;
;      - CBE[0]~en                                                                                                                             ; 1                 ; 6       ;
;      - CBE[1]~en                                                                                                                             ; 1                 ; 6       ;
;      - CBE[2]~en                                                                                                                             ; 1                 ; 6       ;
;      - CBE[3]~en                                                                                                                             ; 1                 ; 6       ;
;      - IRDY~en                                                                                                                               ; 1                 ; 6       ;
;      - TRDY~en                                                                                                                               ; 1                 ; 6       ;
;      - DEVSEL~en                                                                                                                             ; 1                 ; 6       ;
;      - STOP~en                                                                                                                               ; 1                 ; 6       ;
;      - PAR~en                                                                                                                                ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|SDIO~en                                                                                                     ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|SDIO~en                                                                                                     ; 1                 ; 6       ;
;      - DMA_Channel                                                                                                                           ; 1                 ; 6       ;
;      - IntReg_Clr[3]                                                                                                                         ; 1                 ; 6       ;
;      - IntReg_Clr[2]                                                                                                                         ; 1                 ; 6       ;
;      - DmaCount_Rdy                                                                                                                          ; 1                 ; 6       ;
;      - DmaPCIAddress_Rdy                                                                                                                     ; 1                 ; 6       ;
;      - DMA_Dir                                                                                                                               ; 1                 ; 6       ;
;      - UUT_AD9642_SPI1_Start                                                                                                                 ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[14]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[23]                                                                                              ; 1                 ; 6       ;
;      - UUT_AD9642_SPI2_Start                                                                                                                 ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[14]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[23]                                                                                              ; 1                 ; 6       ;
;      - IntMask[0]                                                                                                                            ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[0]                                                                                             ; 1                 ; 6       ;
;      - Dma_Start                                                                                                                             ; 1                 ; 6       ;
;      - CH1_EN                                                                                                                                ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[0]                                                                                             ; 1                 ; 6       ;
;      - CH2_EN                                                                                                                                ; 1                 ; 6       ;
;      - ConfReg[15][0]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][0]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[1][0]                                                                                                                         ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[1]                                                                                             ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[1]                                                                                             ; 1                 ; 6       ;
;      - IntMask[1]                                                                                                                            ; 1                 ; 6       ;
;      - ConfReg[15][1]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][1]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[1][1]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[3][2]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[1][2]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[15][2]                                                                                                                        ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[2]                                                                                             ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[2]                                                                                             ; 1                 ; 6       ;
;      - ConfReg[3][3]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[1][3]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[15][3]                                                                                                                        ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[3]                                                                                             ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[3]                                                                                             ; 1                 ; 6       ;
;      - ConfReg[3][4]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[1][4]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[15][4]                                                                                                                        ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[4]                                                                                             ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[4]                                                                                             ; 1                 ; 6       ;
;      - ConfReg[3][5]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[1][5]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[15][5]                                                                                                                        ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[5]                                                                                             ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[5]                                                                                             ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[6]                                                                                             ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[6]                                                                                             ; 1                 ; 6       ;
;      - ConfReg[3][6]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[1][6]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[15][6]                                                                                                                        ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|DataRecv_Reg[7]                                                                                             ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|DataRecv_Reg[7]                                                                                             ; 1                 ; 6       ;
;      - ConfReg[3][7]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[1][7]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[15][7]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[1][8]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[3][8]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[15][8]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][9]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[1][9]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[3][9]                                                                                                                         ; 1                 ; 6       ;
;      - ConfReg[15][10]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[3][10]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[1][10]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[1][11]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][11]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][11]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][12]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][12]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][12]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][13]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][13]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][13]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[15][14]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[3][14]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[1][14]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][15]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[3][15]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[1][15]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[1][16]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][16]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][16]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][17]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][17]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][17]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][18]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][18]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][18]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][19]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][19]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][19]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][20]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][20]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][20]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][21]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][21]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][21]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][22]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][22]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][22]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][23]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][23]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][23]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][24]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][24]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][24]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][25]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][25]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][25]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][26]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][26]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][26]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][27]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][27]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][27]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][28]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][28]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][28]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][29]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][29]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][29]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][30]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][30]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][30]                                                                                                                       ; 1                 ; 6       ;
;      - ConfReg[1][31]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[3][31]                                                                                                                        ; 1                 ; 6       ;
;      - ConfReg[15][31]                                                                                                                       ; 1                 ; 6       ;
;      - DevselDetect                                                                                                                          ; 1                 ; 6       ;
;      - ParGenData[35]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[34]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[33]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[32]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[31]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[30]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[29]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[28]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[27]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[26]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[25]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[24]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[23]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[22]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[21]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[20]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[3]                                                                                                                         ; 1                 ; 6       ;
;      - ParGenData[2]                                                                                                                         ; 1                 ; 6       ;
;      - ParGenData[1]                                                                                                                         ; 1                 ; 6       ;
;      - ParGenData[0]                                                                                                                         ; 1                 ; 6       ;
;      - ParGenData[19]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[18]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[17]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[16]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[15]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[14]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[13]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[12]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[11]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[10]                                                                                                                        ; 1                 ; 6       ;
;      - ParGenData[9]                                                                                                                         ; 1                 ; 6       ;
;      - ParGenData[8]                                                                                                                         ; 1                 ; 6       ;
;      - ParGenData[7]                                                                                                                         ; 1                 ; 6       ;
;      - ParGenData[6]                                                                                                                         ; 1                 ; 6       ;
;      - ParGenData[5]                                                                                                                         ; 1                 ; 6       ;
;      - ParGenData[4]                                                                                                                         ; 1                 ; 6       ;
;      - ParGen                                                                                                                                ; 1                 ; 6       ;
;      - DmaIntFlag~0                                                                                                                          ; 1                 ; 6       ;
;      - UUT_DmaDesc_FIFO_Rd                                                                                                                   ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[13]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[22]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[13]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[22]                                                                                              ; 1                 ; 6       ;
;      - DMA_DoneCount[0]~0                                                                                                                    ; 1                 ; 6       ;
;      - UUT_DmaRd_FIFO1_Rd                                                                                                                    ; 1                 ; 6       ;
;      - UUT_AD9642_SPI1_RW~4                                                                                                                  ; 1                 ; 6       ;
;      - UUT_AD9642_SPI2_RW~0                                                                                                                  ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[12]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[21]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[12]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[21]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[11]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[20]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[11]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[20]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[10]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[19]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[10]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[19]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[9]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[18]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[9]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[18]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[8]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[17]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[8]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[17]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[7]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[16]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[7]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[16]                                                                                              ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[6]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[6]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[5]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[5]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[4]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[4]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[3]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[3]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[2]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[2]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[1]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[1]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI1|CounterReg[0]                                                                                               ; 1                 ; 6       ;
;      - SpiMaster:UUT_AD9642_SPI2|CounterReg[0]                                                                                               ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[149]                                                                                   ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[149]~feeder                                                                         ; 1                 ; 6       ;
; IDSEL                                                                                                                                        ;                   ;         ;
;      - process_0~2                                                                                                                           ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[113]                                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[113]~feeder                                                                            ; 1                 ; 6       ;
; nGNT                                                                                                                                         ;                   ;         ;
;      - process_18~0                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[154]~feeder                                                                            ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[154]~feeder                                                                         ; 1                 ; 6       ;
; AD9642_C1_DCO                                                                                                                                ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|valid_wreq~0                                                     ; 0                 ; 6       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|b_full~0                                 ; 0                 ; 6       ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|b_non_empty~4                            ; 0                 ; 6       ;
; AD9642_C1_D[0]                                                                                                                               ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a0       ; 0                 ; 6       ;
; AD9642_C1_D[1]                                                                                                                               ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a0       ; 1                 ; 6       ;
; AD9642_C1_D[2]                                                                                                                               ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a0       ; 1                 ; 6       ;
; AD9642_C1_D[3]                                                                                                                               ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a0       ; 0                 ; 6       ;
; AD9642_C1_D[4]                                                                                                                               ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a4       ; 0                 ; 6       ;
; AD9642_C1_D[5]                                                                                                                               ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a4       ; 1                 ; 6       ;
; AD9642_C1_D[6]                                                                                                                               ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a4       ; 0                 ; 6       ;
; AD9642_C1_D[7]                                                                                                                               ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a4       ; 0                 ; 6       ;
; AD9642_C1_D[8]                                                                                                                               ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a8       ; 0                 ; 6       ;
; AD9642_C1_D[9]                                                                                                                               ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a8       ; 1                 ; 6       ;
; AD9642_C1_D[10]                                                                                                                              ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a8       ; 1                 ; 6       ;
; AD9642_C1_D[11]                                                                                                                              ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a8       ; 0                 ; 6       ;
; AD9642_C1_D[12]                                                                                                                              ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a12      ; 0                 ; 6       ;
; AD9642_C1_D[13]                                                                                                                              ;                   ;         ;
;      - scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ram_block2a12      ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; AD[0]~en                                                                                                                                                                                                                                                                                            ; FF_X35_Y39_N1      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[10]~en                                                                                                                                                                                                                                                                                           ; FF_X35_Y32_N15     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[11]~en                                                                                                                                                                                                                                                                                           ; FF_X29_Y39_N23     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[12]~en                                                                                                                                                                                                                                                                                           ; FF_X29_Y39_N25     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[13]~en                                                                                                                                                                                                                                                                                           ; FF_X29_Y39_N11     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[14]~en                                                                                                                                                                                                                                                                                           ; FF_X35_Y39_N5      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[15]~en                                                                                                                                                                                                                                                                                           ; FF_X35_Y39_N23     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[16]~en                                                                                                                                                                                                                                                                                           ; FF_X35_Y39_N25     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[17]~en                                                                                                                                                                                                                                                                                           ; FF_X29_Y39_N29     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[18]~en                                                                                                                                                                                                                                                                                           ; FF_X34_Y32_N13     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[19]~en                                                                                                                                                                                                                                                                                           ; FF_X35_Y39_N11     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[1]~en                                                                                                                                                                                                                                                                                            ; FF_X35_Y39_N19     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[20]~en                                                                                                                                                                                                                                                                                           ; FF_X34_Y32_N15     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[21]~en                                                                                                                                                                                                                                                                                           ; FF_X29_Y39_N7      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[22]~en                                                                                                                                                                                                                                                                                           ; FF_X35_Y39_N29     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[23]~en                                                                                                                                                                                                                                                                                           ; FF_X35_Y39_N31     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[24]~en                                                                                                                                                                                                                                                                                           ; FF_X35_Y39_N17     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[25]~en                                                                                                                                                                                                                                                                                           ; FF_X35_Y39_N3      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[26]~en                                                                                                                                                                                                                                                                                           ; FF_X35_Y39_N21     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[27]~en                                                                                                                                                                                                                                                                                           ; FF_X35_Y39_N7      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[28]~en                                                                                                                                                                                                                                                                                           ; FF_X29_Y39_N17     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[29]~en                                                                                                                                                                                                                                                                                           ; FF_X35_Y32_N17     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[2]~en                                                                                                                                                                                                                                                                                            ; FF_X29_Y39_N31     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[30]~en                                                                                                                                                                                                                                                                                           ; FF_X35_Y32_N27     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[31]~en                                                                                                                                                                                                                                                                                           ; FF_X34_Y32_N9      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[3]~en                                                                                                                                                                                                                                                                                            ; FF_X29_Y39_N1      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[4]~en                                                                                                                                                                                                                                                                                            ; FF_X35_Y39_N13     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[5]~en                                                                                                                                                                                                                                                                                            ; FF_X35_Y39_N15     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[6]~en                                                                                                                                                                                                                                                                                            ; FF_X35_Y39_N9      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[7]~en                                                                                                                                                                                                                                                                                            ; FF_X29_Y39_N27     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[8]~en                                                                                                                                                                                                                                                                                            ; FF_X29_Y39_N13     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AD[9]~en                                                                                                                                                                                                                                                                                            ; FF_X35_Y39_N27     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Bar0_WrData[0]~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y25_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Bar1TestReg1[0]~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y28_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CBE[0]~en                                                                                                                                                                                                                                                                                           ; FF_X29_Y25_N29     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; CBE[1]~en                                                                                                                                                                                                                                                                                           ; FF_X34_Y30_N5      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; CBE[2]~en                                                                                                                                                                                                                                                                                           ; FF_X29_Y25_N15     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; CLK                                                                                                                                                                                                                                                                                                 ; PIN_C22            ; 707     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Clk_Board                                                                                                                                                                                                                                                                                           ; PIN_B11            ; 1464    ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; ConfReg[15][0]~24                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y27_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ConfReg[15][16]~25                                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y27_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ConfReg[15][24]~26                                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y27_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ConfReg[15][8]~17                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y27_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ConfReg[1][0]~14                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y27_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ConfReg[1][16]~19                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y27_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ConfReg[1][24]~21                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y27_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ConfReg[1][8]~15                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y27_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ConfReg[3][0]~13                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y27_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ConfReg[3][16]~20                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y27_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ConfReg[3][24]~22                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y27_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ConfReg[3][8]~16                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y27_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ConfReg[4][31]~12                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y27_N28 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ConfReg[5][15]~23                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y27_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DMA_Count[8]~32                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y29_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DMA_DoneCount[0]~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X38_Y27_N20 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DMA_PCIAddress[30]~92                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y32_N10 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Devsel_Counter[3]~8                                                                                                                                                                                                                                                                                 ; LCCOMB_X35_Y30_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DmaIntFlag~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y27_N18 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Equal12~2                                                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y32_N24 ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FRAME~en                                                                                                                                                                                                                                                                                            ; FF_X38_Y32_N1      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; IRDY~en                                                                                                                                                                                                                                                                                             ; FF_X38_Y32_N17     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; IntMask[2]~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y27_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IntReg_Clr[3]~1                                                                                                                                                                                                                                                                                     ; LCCOMB_X33_Y27_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PAR~en                                                                                                                                                                                                                                                                                              ; FF_X34_Y32_N1      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; PCI_Config_WrData[0]~0                                                                                                                                                                                                                                                                              ; LCCOMB_X33_Y28_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ParGenData[21]~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y32_N8  ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RST                                                                                                                                                                                                                                                                                                 ; PIN_D22            ; 394     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; STOP~en                                                                                                                                                                                                                                                                                             ; FF_X34_Y32_N19     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SpiMaster:UUT_AD9642_SPI1|CounterReg[17]~1                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y27_N6  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SpiMaster:UUT_AD9642_SPI1|SDIO~5                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y27_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SpiMaster:UUT_AD9642_SPI1|SDIO~en                                                                                                                                                                                                                                                                   ; FF_X27_Y27_N3      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SpiMaster:UUT_AD9642_SPI1|SendData_Reg[6]~2                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y27_N22 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SpiMaster:UUT_AD9642_SPI1|process_6~0                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y27_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SpiMaster:UUT_AD9642_SPI1|process_7~1                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y27_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SpiMaster:UUT_AD9642_SPI2|CounterReg[15]~1                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y34_N20 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SpiMaster:UUT_AD9642_SPI2|SDIO~5                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y34_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SpiMaster:UUT_AD9642_SPI2|SDIO~en                                                                                                                                                                                                                                                                   ; FF_X28_Y34_N19     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SpiMaster:UUT_AD9642_SPI2|SendData_Reg[15]~2                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y39_N8  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SpiMaster:UUT_AD9642_SPI2|process_6~0                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y33_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SpiMaster:UUT_AD9642_SPI2|process_7~1                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y27_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TRDY~en                                                                                                                                                                                                                                                                                             ; FF_X34_Y32_N5      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; UUT_AD9642_SPI1_RW~4                                                                                                                                                                                                                                                                                ; LCCOMB_X34_Y28_N4  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UUT_AD9642_SPI2_RW~0                                                                                                                                                                                                                                                                                ; LCCOMB_X34_Y28_N22 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                        ; JTAG_X1_Y22_N0     ; 988     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; JTAG_X1_Y22_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nREQ~en                                                                                                                                                                                                                                                                                             ; FF_X35_Y32_N19     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; process_0~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X33_Y28_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; process_11~2                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y32_N30 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; process_28~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y30_N0  ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; process_29~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y30_N10 ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|_~0                                                                                                                                                                                                    ; LCCOMB_X37_Y26_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|valid_rreq                                                                                                                                                                                                                     ; LCCOMB_X39_Y11_N24 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|valid_wreq~0                                                                                                                                                                                                                   ; LCCOMB_X37_Y26_N4  ; 26      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                   ; FF_X32_Y15_N31     ; 36      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                        ; LCCOMB_X35_Y14_N20 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                          ; LCCOMB_X35_Y14_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                        ; LCCOMB_X32_Y13_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                           ; LCCOMB_X34_Y13_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~3                                                                                           ; LCCOMB_X34_Y14_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                                                                                             ; FF_X34_Y14_N1      ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                                                                                             ; FF_X34_Y14_N31     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~2                                                                                             ; LCCOMB_X33_Y14_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~18                                                                             ; LCCOMB_X35_Y14_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~19                                                                             ; LCCOMB_X35_Y14_N12 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~2                                                                                    ; LCCOMB_X34_Y14_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~17                                                                     ; LCCOMB_X35_Y14_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~13                                                                ; LCCOMB_X34_Y15_N24 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~20                                                                ; LCCOMB_X34_Y15_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                        ; FF_X32_Y15_N25     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                       ; FF_X32_Y15_N11     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                        ; FF_X32_Y14_N21     ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                        ; FF_X32_Y13_N17     ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                        ; FF_X32_Y13_N1      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                 ; LCCOMB_X32_Y15_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                       ; FF_X33_Y15_N25     ; 32      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|sldfabric_ident_writedata[0]~0                                                                                                                                                         ; LCCOMB_X34_Y13_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X25_Y17_N30 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X25_Y17_N8  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X25_Y17_N3      ; 43      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X25_Y33_N26 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                             ; LCCOMB_X35_Y16_N2  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                             ; LCCOMB_X35_Y16_N4  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X30_Y14_N25     ; 778     ; Async. clear               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]~1                                                                                                                                       ; LCCOMB_X37_Y16_N8  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X25_Y17_N20 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X25_Y17_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X35_Y17_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X32_Y17_N0  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3ii:auto_generated|counter_reg_bit[7]~0 ; LCCOMB_X33_Y17_N30 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X35_Y17_N28 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X34_Y17_N2  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X33_Y17_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                      ; LCCOMB_X30_Y13_N18 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~9                                                                                                                                                      ; LCCOMB_X30_Y13_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                 ; LCCOMB_X30_Y13_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                   ; LCCOMB_X30_Y16_N0  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[28]~34                                                                                                                                                                  ; LCCOMB_X32_Y16_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                              ; LCCOMB_X32_Y16_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X35_Y16_N26 ; 505     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Clk_Board                                                                                                             ; PIN_B11        ; 1464    ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y22_N0 ; 988     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X30_Y14_N25 ; 778     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; CLK~input                                                                                                                                                                                                                                                                                           ; 712     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; 505     ;
; RST~input                                                                                                                                                                                                                                                                                           ; 394     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                                                       ; 161     ;
; ADDRESS[2]                                                                                                                                                                                                                                                                                          ; 135     ;
; ADDRESS[3]                                                                                                                                                                                                                                                                                          ; 94      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; 83      ;
; ADDRESS[4]                                                                                                                                                                                                                                                                                          ; 77      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                                                                                             ; 47      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                        ; 47      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                                        ; 42      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                         ; 42      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                         ; 42      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                         ; 42      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                         ; 42      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                         ; 42      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                         ; 42      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                         ; 42      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                         ; 42      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                         ; 42      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                         ; 42      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[10]                           ; 41      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[9]                            ; 41      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[8]                            ; 41      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[7]                            ; 41      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[6]                            ; 41      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[5]                            ; 41      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[4]                            ; 41      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[3]                            ; 41      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[2]                            ; 41      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[1]                            ; 41      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated|counter_reg_bit[0]                            ; 41      ;
; Mux345~1                                                                                                                                                                                                                                                                                            ; 41      ;
; Curr_State_Dma[0]                                                                                                                                                                                                                                                                                   ; 41      ;
; Curr_State_Dma[1]                                                                                                                                                                                                                                                                                   ; 41      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                 ; 40      ;
; ADDRESS[5]                                                                                                                                                                                                                                                                                          ; 40      ;
; Curr_State_Dma[2]                                                                                                                                                                                                                                                                                   ; 39      ;
; SpiMaster:UUT_AD9642_SPI2|Curr_State[1]                                                                                                                                                                                                                                                             ; 39      ;
; SpiMaster:UUT_AD9642_SPI1|Curr_State[1]                                                                                                                                                                                                                                                             ; 39      ;
; SpiMaster:UUT_AD9642_SPI2|Curr_State[2]                                                                                                                                                                                                                                                             ; 37      ;
; SpiMaster:UUT_AD9642_SPI1|Curr_State[2]                                                                                                                                                                                                                                                             ; 37      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                   ; 36      ;
; ParGenData[21]~0                                                                                                                                                                                                                                                                                    ; 36      ;
; SpiMaster:UUT_AD9642_SPI2|Curr_State[0]                                                                                                                                                                                                                                                             ; 36      ;
; SpiMaster:UUT_AD9642_SPI1|Curr_State[0]                                                                                                                                                                                                                                                             ; 36      ;
; process_29~0                                                                                                                                                                                                                                                                                        ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[28]~34                                                                                                                                                                  ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                             ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                             ; 32      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                       ; 32      ;
; AD[0]~108                                                                                                                                                                                                                                                                                           ; 32      ;
; PCI_Config_WrData[0]~0                                                                                                                                                                                                                                                                              ; 32      ;
; Bar1TestReg1[0]~0                                                                                                                                                                                                                                                                                   ; 32      ;
; Bar0_WrData[0]~0                                                                                                                                                                                                                                                                                    ; 32      ;
; DmaIntFlag~0                                                                                                                                                                                                                                                                                        ; 31      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                                                                                             ; 30      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                        ; 30      ;
; DMA_PCIAddress[30]~92                                                                                                                                                                                                                                                                               ; 30      ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|valid_wreq~0                                                                                                                                                                                                                   ; 30      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                   ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                     ; 27      ;
; SpiMaster:UUT_AD9642_SPI2|Equal1~0                                                                                                                                                                                                                                                                  ; 25      ;
; SpiMaster:UUT_AD9642_SPI1|Equal1~0                                                                                                                                                                                                                                                                  ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                ; 24      ;
; ConfReg[4][31]~12                                                                                                                                                                                                                                                                                   ; 24      ;
; Mux214~0                                                                                                                                                                                                                                                                                            ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; 23      ;
; SpiMaster:UUT_AD9642_SPI2|SendData_Reg[15]~2                                                                                                                                                                                                                                                        ; 23      ;
; SpiMaster:UUT_AD9642_SPI1|SendData_Reg[6]~2                                                                                                                                                                                                                                                         ; 23      ;
; SpiMaster:UUT_AD9642_SPI2|CounterReg[15]~1                                                                                                                                                                                                                                                          ; 23      ;
; SpiMaster:UUT_AD9642_SPI1|CounterReg[17]~1                                                                                                                                                                                                                                                          ; 23      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                                                                             ; 22      ;
; UUT_AD9642_SPI2_RW~0                                                                                                                                                                                                                                                                                ; 22      ;
; UUT_AD9642_SPI1_RW~4                                                                                                                                                                                                                                                                                ; 22      ;
; Mux214~1                                                                                                                                                                                                                                                                                            ; 22      ;
; AD[15]~233                                                                                                                                                                                                                                                                                          ; 19      ;
; AD[15]~232                                                                                                                                                                                                                                                                                          ; 19      ;
; ConfCS                                                                                                                                                                                                                                                                                              ; 19      ;
; RW                                                                                                                                                                                                                                                                                                  ; 19      ;
; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                                                                                                                                                 ; 18      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                           ; 18      ;
; AD[15]~234                                                                                                                                                                                                                                                                                          ; 18      ;
; AD[7]~171                                                                                                                                                                                                                                                                                           ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                   ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                   ; 17      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][6]                                                                                             ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                              ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                   ; 16      ;
; AD[25]~253                                                                                                                                                                                                                                                                                          ; 16      ;
; Bar0_CS                                                                                                                                                                                                                                                                                             ; 16      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                        ; 15      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                        ; 15      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                                                                                              ; 15      ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|valid_rreq                                                                                                                                                                                                                     ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                           ; 14      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                        ; 14      ;
; Equal12~2                                                                                                                                                                                                                                                                                           ; 14      ;
; Bar1_CS                                                                                                                                                                                                                                                                                             ; 14      ;
; AD[0]~input                                                                                                                                                                                                                                                                                         ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]~1                                                                                                                                       ; 13      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|splitter_nodes_receive_0[3]                                                                                                                                                            ; 13      ;
; process_28~0                                                                                                                                                                                                                                                                                        ; 13      ;
; IRDY~input                                                                                                                                                                                                                                                                                          ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                          ; 12      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                       ; 12      ;
; AD[3]~input                                                                                                                                                                                                                                                                                         ; 11      ;
; AD[2]~input                                                                                                                                                                                                                                                                                         ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]~1                                                                                                                                 ; 11      ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|_~0                                                                                                                                                                                                    ; 11      ;
; AD[2]~112                                                                                                                                                                                                                                                                                           ; 11      ;
; AD[23]~input                                                                                                                                                                                                                                                                                        ; 10      ;
; AD[20]~input                                                                                                                                                                                                                                                                                        ; 10      ;
; AD[19]~input                                                                                                                                                                                                                                                                                        ; 10      ;
; AD[18]~input                                                                                                                                                                                                                                                                                        ; 10      ;
; AD[17]~input                                                                                                                                                                                                                                                                                        ; 10      ;
; AD[16]~input                                                                                                                                                                                                                                                                                        ; 10      ;
; AD[15]~input                                                                                                                                                                                                                                                                                        ; 10      ;
; AD[14]~input                                                                                                                                                                                                                                                                                        ; 10      ;
; AD[13]~input                                                                                                                                                                                                                                                                                        ; 10      ;
; AD[12]~input                                                                                                                                                                                                                                                                                        ; 10      ;
; AD[11]~input                                                                                                                                                                                                                                                                                        ; 10      ;
; AD[10]~input                                                                                                                                                                                                                                                                                        ; 10      ;
; AD[9]~input                                                                                                                                                                                                                                                                                         ; 10      ;
; AD[8]~input                                                                                                                                                                                                                                                                                         ; 10      ;
; AD[7]~input                                                                                                                                                                                                                                                                                         ; 10      ;
; AD[6]~input                                                                                                                                                                                                                                                                                         ; 10      ;
; AD[1]~input                                                                                                                                                                                                                                                                                         ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~2                                                                                    ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~3                                                                                           ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                               ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                               ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                ; 10      ;
; DMA_Count[8]~32                                                                                                                                                                                                                                                                                     ; 10      ;
; ConfReg[5][15]~23                                                                                                                                                                                                                                                                                   ; 10      ;
; DMA_DoneCount[0]~0                                                                                                                                                                                                                                                                                  ; 10      ;
; AD[2]~113                                                                                                                                                                                                                                                                                           ; 10      ;
; process_11~2                                                                                                                                                                                                                                                                                        ; 10      ;
; ADDRESS[7]                                                                                                                                                                                                                                                                                          ; 10      ;
; ADDRESS[6]                                                                                                                                                                                                                                                                                          ; 10      ;
; CBE[3]~input                                                                                                                                                                                                                                                                                        ; 9       ;
; AD[5]~input                                                                                                                                                                                                                                                                                         ; 9       ;
; AD[4]~input                                                                                                                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~2                                                                                             ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                               ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                ; 9       ;
; Mux193~3                                                                                                                                                                                                                                                                                            ; 9       ;
; process_11~1                                                                                                                                                                                                                                                                                        ; 9       ;
; process_10~0                                                                                                                                                                                                                                                                                        ; 9       ;
; SpiMaster:UUT_AD9642_SPI2|process_6~0                                                                                                                                                                                                                                                               ; 9       ;
; SpiMaster:UUT_AD9642_SPI1|process_6~0                                                                                                                                                                                                                                                               ; 9       ;
; process_0~0                                                                                                                                                                                                                                                                                         ; 9       ;
; TRDY~input                                                                                                                                                                                                                                                                                          ; 8       ;
; CBE[2]~input                                                                                                                                                                                                                                                                                        ; 8       ;
; CBE[1]~input                                                                                                                                                                                                                                                                                        ; 8       ;
; AD[31]~input                                                                                                                                                                                                                                                                                        ; 8       ;
; AD[30]~input                                                                                                                                                                                                                                                                                        ; 8       ;
; AD[29]~input                                                                                                                                                                                                                                                                                        ; 8       ;
; AD[28]~input                                                                                                                                                                                                                                                                                        ; 8       ;
; AD[27]~input                                                                                                                                                                                                                                                                                        ; 8       ;
; AD[26]~input                                                                                                                                                                                                                                                                                        ; 8       ;
; AD[25]~input                                                                                                                                                                                                                                                                                        ; 8       ;
; AD[24]~input                                                                                                                                                                                                                                                                                        ; 8       ;
; AD[22]~input                                                                                                                                                                                                                                                                                        ; 8       ;
; AD[21]~input                                                                                                                                                                                                                                                                                        ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3ii:auto_generated|counter_reg_bit[7]~0 ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                ; 8       ;
; ConfReg[15][24]~26                                                                                                                                                                                                                                                                                  ; 8       ;
; ConfReg[15][16]~25                                                                                                                                                                                                                                                                                  ; 8       ;
; ConfReg[15][0]~24                                                                                                                                                                                                                                                                                   ; 8       ;
; ConfReg[3][24]~22                                                                                                                                                                                                                                                                                   ; 8       ;
; ConfReg[1][24]~21                                                                                                                                                                                                                                                                                   ; 8       ;
; ConfReg[3][16]~20                                                                                                                                                                                                                                                                                   ; 8       ;
; ConfReg[1][16]~19                                                                                                                                                                                                                                                                                   ; 8       ;
; ConfReg[15][8]~17                                                                                                                                                                                                                                                                                   ; 8       ;
; ConfReg[3][8]~16                                                                                                                                                                                                                                                                                    ; 8       ;
; ConfReg[1][8]~15                                                                                                                                                                                                                                                                                    ; 8       ;
; ConfReg[1][0]~14                                                                                                                                                                                                                                                                                    ; 8       ;
; ConfReg[3][0]~13                                                                                                                                                                                                                                                                                    ; 8       ;
; SpiMaster:UUT_AD9642_SPI1|process_7~1                                                                                                                                                                                                                                                               ; 8       ;
; SpiMaster:UUT_AD9642_SPI2|process_7~1                                                                                                                                                                                                                                                               ; 8       ;
; AD[2]~111                                                                                                                                                                                                                                                                                           ; 8       ;
; PCI_Config_Wr                                                                                                                                                                                                                                                                                       ; 8       ;
; STATUS[0]                                                                                                                                                                                                                                                                                           ; 8       ;
; CBE[0]~input                                                                                                                                                                                                                                                                                        ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                       ; 7       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][9]                                                                                             ; 7       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][8]                                                                                             ; 7       ;
; DMA_Dir                                                                                                                                                                                                                                                                                             ; 7       ;
; Equal12~1                                                                                                                                                                                                                                                                                           ; 7       ;
; STATUS[1]                                                                                                                                                                                                                                                                                           ; 7       ;
; PCI_Config_WrData[9]                                                                                                                                                                                                                                                                                ; 7       ;
; PCI_Config_WrData[8]                                                                                                                                                                                                                                                                                ; 7       ;
; PCI_Config_WrData[15]                                                                                                                                                                                                                                                                               ; 7       ;
; PCI_Config_WrData[14]                                                                                                                                                                                                                                                                               ; 7       ;
; PCI_Config_WrData[13]                                                                                                                                                                                                                                                                               ; 7       ;
; PCI_Config_WrData[12]                                                                                                                                                                                                                                                                               ; 7       ;
; PCI_Config_WrData[11]                                                                                                                                                                                                                                                                               ; 7       ;
; PCI_Config_WrData[10]                                                                                                                                                                                                                                                                               ; 7       ;
; FRAME~input                                                                                                                                                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                            ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                      ; 6       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                               ; 6       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                   ; 6       ;
; AD[2]~109                                                                                                                                                                                                                                                                                           ; 6       ;
; Mux214~2                                                                                                                                                                                                                                                                                            ; 6       ;
; process_14~0                                                                                                                                                                                                                                                                                        ; 6       ;
; Mux345~0                                                                                                                                                                                                                                                                                            ; 6       ;
; PCI_Config_WrData[7]                                                                                                                                                                                                                                                                                ; 6       ;
; PCI_Config_WrData[6]                                                                                                                                                                                                                                                                                ; 6       ;
; PCI_Config_WrData[31]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[30]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[29]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[28]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[27]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[26]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[25]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[24]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[23]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[22]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[21]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[20]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[19]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[18]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[17]                                                                                                                                                                                                                                                                               ; 6       ;
; PCI_Config_WrData[16]                                                                                                                                                                                                                                                                               ; 6       ;
; Bar0_Wr                                                                                                                                                                                                                                                                                             ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~3                                                                                                                                     ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                  ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[4]~0                ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~20                                                                ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~19                                                                             ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~13                                                                ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~18                                                                             ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                        ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                                                                                             ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                   ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                   ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                   ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[10]                                                                                                                                                                                      ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[9]                                                                                                                                                                                       ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[8]                                                                                                                                                                                       ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[7]                                                                                                                                                                                       ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[6]                                                                                                                                                                                       ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[5]                                                                                                                                                                                       ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[4]                                                                                                                                                                                       ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[3]                                                                                                                                                                                       ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[2]                                                                                                                                                                                       ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[1]                                                                                                                                                                                       ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:rd_ptr_count|counter_reg_bit[0]                                                                                                                                                                                       ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[10]                                                                                                                                                                                            ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[9]                                                                                                                                                                                             ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[8]                                                                                                                                                                                             ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[7]                                                                                                                                                                                             ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[6]                                                                                                                                                                                             ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[5]                                                                                                                                                                                             ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[4]                                                                                                                                                                                             ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[3]                                                                                                                                                                                             ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[2]                                                                                                                                                                                             ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[1]                                                                                                                                                                                             ; 5       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[0]                                                                                                                                                                                             ; 5       ;
; Mux183~0                                                                                                                                                                                                                                                                                            ; 5       ;
; AD[2]~127                                                                                                                                                                                                                                                                                           ; 5       ;
; CH1_EN                                                                                                                                                                                                                                                                                              ; 5       ;
; Dma_Start~0                                                                                                                                                                                                                                                                                         ; 5       ;
; process_4~0                                                                                                                                                                                                                                                                                         ; 5       ;
; SpiMaster:UUT_AD9642_SPI2|Equal4~0                                                                                                                                                                                                                                                                  ; 5       ;
; SpiMaster:UUT_AD9642_SPI1|Equal4~0                                                                                                                                                                                                                                                                  ; 5       ;
; PCI_Config_WrData[5]                                                                                                                                                                                                                                                                                ; 5       ;
; PCI_Config_WrData[4]                                                                                                                                                                                                                                                                                ; 5       ;
; PCI_Config_WrData[3]                                                                                                                                                                                                                                                                                ; 5       ;
; PCI_Config_WrData[2]                                                                                                                                                                                                                                                                                ; 5       ;
; PCI_Config_WrData[1]                                                                                                                                                                                                                                                                                ; 5       ;
; PCI_Config_WrData[0]                                                                                                                                                                                                                                                                                ; 5       ;
; DEVSEL~input                                                                                                                                                                                                                                                                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~7                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                         ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~9                                                                                                                                                      ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                      ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~7                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~17                                                                     ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                           ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|sldfabric_ident_writedata[0]~0                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                          ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                        ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~21                                                                                     ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~8                                                                         ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][5]                                                                                             ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][2]                                                                                             ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                   ; 4       ;
; UUT_AD9642_SPI1_RW~5                                                                                                                                                                                                                                                                                ; 4       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|b_non_empty                                                                                                                                                                                            ; 4       ;
; UUT_DmaRd_FIFO1_Rd                                                                                                                                                                                                                                                                                  ; 4       ;
; Devsel_Counter[3]~8                                                                                                                                                                                                                                                                                 ; 4       ;
; DevselDetect                                                                                                                                                                                                                                                                                        ; 4       ;
; CBE[0]~9                                                                                                                                                                                                                                                                                            ; 4       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[10]                                                                                                                                                               ; 4       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[9]                                                                                                                                                                ; 4       ;
; AD[8]~200                                                                                                                                                                                                                                                                                           ; 4       ;
; AD[2]~199                                                                                                                                                                                                                                                                                           ; 4       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[8]                                                                                                                                                                ; 4       ;
; AD[8]~184                                                                                                                                                                                                                                                                                           ; 4       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[7]                                                                                                                                                                ; 4       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[6]                                                                                                                                                                ; 4       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[5]                                                                                                                                                                ; 4       ;
; AD[4]~149                                                                                                                                                                                                                                                                                           ; 4       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[4]                                                                                                                                                                ; 4       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[3]                                                                                                                                                                ; 4       ;
; AD[2]~128                                                                                                                                                                                                                                                                                           ; 4       ;
; AD[2]~118                                                                                                                                                                                                                                                                                           ; 4       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[2]                                                                                                                                                                ; 4       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[1]                                                                                                                                                                ; 4       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|cntr_pp7:count_usedw|counter_reg_bit[0]                                                                                                                                                                ; 4       ;
; Equal11~0                                                                                                                                                                                                                                                                                           ; 4       ;
; DMA_Channel                                                                                                                                                                                                                                                                                         ; 4       ;
; IntMask[2]~0                                                                                                                                                                                                                                                                                        ; 4       ;
; SpiMaster:UUT_AD9642_SPI2|Start_Reg[0]                                                                                                                                                                                                                                                              ; 4       ;
; SpiMaster:UUT_AD9642_SPI1|Start_Reg[0]                                                                                                                                                                                                                                                              ; 4       ;
; ParGen~0                                                                                                                                                                                                                                                                                            ; 4       ;
; SpiMaster:UUT_AD9642_SPI2|TimeCounter[0]                                                                                                                                                                                                                                                            ; 4       ;
; SpiMaster:UUT_AD9642_SPI2|TimeCounter[4]                                                                                                                                                                                                                                                            ; 4       ;
; SpiMaster:UUT_AD9642_SPI1|TimeCounter[0]                                                                                                                                                                                                                                                            ; 4       ;
; SpiMaster:UUT_AD9642_SPI1|TimeCounter[4]                                                                                                                                                                                                                                                            ; 4       ;
; scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|q_b[2]                                                                                                                                                                          ; 4       ;
; scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|q_b[3]                                                                                                                                                                          ; 4       ;
; scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|q_b[4]                                                                                                                                                                          ; 4       ;
; scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|q_b[5]                                                                                                                                                                          ; 4       ;
; scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|q_b[6]                                                                                                                                                                          ; 4       ;
; scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|q_b[7]                                                                                                                                                                          ; 4       ;
; scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|q_b[8]                                                                                                                                                                          ; 4       ;
; scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|q_b[9]                                                                                                                                                                          ; 4       ;
; AD9642_C1_DCO~input                                                                                                                                                                                                                                                                                 ; 3       ;
; nGNT~input                                                                                                                                                                                                                                                                                          ; 3       ;
; IDSEL~input                                                                                                                                                                                                                                                                                         ; 3       ;
; STOP~input                                                                                                                                                                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~10                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~9                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~8                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~7                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~6                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~5                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~4                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~3                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~2                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~1                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[8]                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[35]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[38]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[44]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[50]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[53]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[56]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[59]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[62]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[65]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[68]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[71]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[74]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[77]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[80]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[83]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[86]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[89]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[92]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[95]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[98]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[101]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[104]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[107]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[110]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[113]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[116]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[119]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[122]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[125]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[128]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[131]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[134]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[137]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[140]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[143]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[146]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[149]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[152]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[155]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[158]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[161]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[164]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[167]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[170]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[173]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[176]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[179]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[182]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[185]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[188]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[191]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[194]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[197]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[200]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[203]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[206]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[209]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[212]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[215]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[218]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[221]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[224]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[227]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[230]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[233]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[236]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[239]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[242]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[245]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[248]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[251]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[254]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[257]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[260]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[263]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[266]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[269]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[272]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[275]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[278]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[281]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[284]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[287]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[290]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[293]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[296]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[299]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[302]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[305]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[308]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[311]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[314]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[317]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[320]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[323]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[326]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[329]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[332]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[335]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[338]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[341]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[344]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[347]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[350]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[353]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[356]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[359]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[362]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[365]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[368]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[371]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[374]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[377]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[380]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[383]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[386]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[389]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[392]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[395]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[398]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[401]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[404]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[407]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[410]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[413]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[416]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[419]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[422]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[425]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[428]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[431]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[434]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[437]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[440]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[443]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[446]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[449]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[452]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[455]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[458]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[461]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[464]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[467]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[470]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[473]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[476]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[479]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~0                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~3                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~6                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~5                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                            ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[159]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[158]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[157]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[156]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[155]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[154]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[153]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[152]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[151]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[150]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[149]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[148]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[147]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[146]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[145]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[144]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[143]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[142]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[141]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[140]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[139]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[138]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[137]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[136]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[135]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[134]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[133]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[132]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[131]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[130]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[129]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[128]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[127]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[126]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[125]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[124]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[123]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[122]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[121]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[120]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[119]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[118]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[117]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[116]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[115]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[114]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[113]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[112]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[111]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[110]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[109]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[108]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[107]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[106]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[105]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[104]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[103]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[102]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[101]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[100]                                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[99]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[98]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[97]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[96]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[95]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[94]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[93]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[92]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[91]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[90]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[89]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[88]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[87]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[86]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[85]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[84]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[83]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[82]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[81]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[80]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[79]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[78]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[77]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[76]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[75]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[74]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[73]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[72]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[71]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[70]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[69]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[68]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[67]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[66]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[65]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[64]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[63]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[62]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[61]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[60]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[59]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[58]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[57]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[56]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[55]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[54]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[53]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[52]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[51]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[50]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[49]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[48]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[47]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[46]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[45]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[44]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[43]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[42]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[41]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[40]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[39]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[38]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[37]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[36]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[35]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[34]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[33]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[32]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[31]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[30]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[29]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[28]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[27]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[26]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[25]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[24]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[23]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[22]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[21]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[20]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[19]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[18]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[17]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[16]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[15]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[14]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[13]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[12]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[11]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[10]                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[9]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3ii:auto_generated|counter_reg_bit[0]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[3]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[1]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[4]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[2]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[0]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[31]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[30]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[29]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[28]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[27]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[26]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[25]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[24]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[23]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[22]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[21]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[20]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[19]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[18]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[17]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[16]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[15]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[14]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[12]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[11]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[10]                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[9]                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[8]                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[7]                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[6]                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[5]                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[4]                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[3]                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[2]                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[1]                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                      ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                           ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[9]                                                                                               ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[8]                                                                                               ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]                                                                                               ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                                                                               ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                                                               ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                               ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                 ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                            ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo_bypass_reg                                                                                            ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                             ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                       ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                        ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                        ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                        ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                        ; 3       ;
; AD[8]~405                                                                                                                                                                                                                                                                                           ; 3       ;
; AD[0]~396                                                                                                                                                                                                                                                                                           ; 3       ;
; process_6~5                                                                                                                                                                                                                                                                                         ; 3       ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|a_fefifo_raf:fifo_state|b_full                                                                                                                                                                                                 ; 3       ;
; UUT_DmaDesc_FIFO_Rd                                                                                                                                                                                                                                                                                 ; 3       ;
; UUT_AD9642_SPI2_RW                                                                                                                                                                                                                                                                                  ; 3       ;
; UUT_AD9642_SPI1_RW                                                                                                                                                                                                                                                                                  ; 3       ;
; AD[13]~216                                                                                                                                                                                                                                                                                          ; 3       ;
; AD[8]~191                                                                                                                                                                                                                                                                                           ; 3       ;
; AD[8]~188                                                                                                                                                                                                                                                                                           ; 3       ;
; AD[8]~187                                                                                                                                                                                                                                                                                           ; 3       ;
; AD[4]~143                                                                                                                                                                                                                                                                                           ; 3       ;
; SpiMaster:UUT_AD9642_SPI2|Equal7~1                                                                                                                                                                                                                                                                  ; 3       ;
; SpiMaster:UUT_AD9642_SPI2|Done                                                                                                                                                                                                                                                                      ; 3       ;
; SpiMaster:UUT_AD9642_SPI2|Start_Reg[1]                                                                                                                                                                                                                                                              ; 3       ;
; SpiMaster:UUT_AD9642_SPI1|Equal7~1                                                                                                                                                                                                                                                                  ; 3       ;
; SpiMaster:UUT_AD9642_SPI1|Done                                                                                                                                                                                                                                                                      ; 3       ;
; SpiMaster:UUT_AD9642_SPI1|Start_Reg[1]                                                                                                                                                                                                                                                              ; 3       ;
; IntReg[2]                                                                                                                                                                                                                                                                                           ; 3       ;
; IntReg[3]                                                                                                                                                                                                                                                                                           ; 3       ;
; process_6~4                                                                                                                                                                                                                                                                                         ; 3       ;
; SpiMaster:UUT_AD9642_SPI2|TimeCounter[3]                                                                                                                                                                                                                                                            ; 3       ;
; SpiMaster:UUT_AD9642_SPI2|Equal3~0                                                                                                                                                                                                                                                                  ; 3       ;
; SpiMaster:UUT_AD9642_SPI1|TimeCounter[3]                                                                                                                                                                                                                                                            ; 3       ;
; SpiMaster:UUT_AD9642_SPI1|Equal3~0                                                                                                                                                                                                                                                                  ; 3       ;
; nREQ~reg0                                                                                                                                                                                                                                                                                           ; 3       ;
; Bar1_Wr                                                                                                                                                                                                                                                                                             ; 3       ;
; Bar1TestReg1[9]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar1TestReg1[8]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar1TestReg1[7]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar1TestReg1[6]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar1TestReg1[5]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar1TestReg1[4]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar1TestReg1[3]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar1TestReg1[31]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[30]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[2]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar1TestReg1[29]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[28]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[27]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[26]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[25]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[24]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[23]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[22]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[21]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[20]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[1]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar1TestReg1[19]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[18]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[17]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[16]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[15]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[14]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[13]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[12]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[11]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[10]                                                                                                                                                                                                                                                                                    ; 3       ;
; Bar1TestReg1[0]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[9]                                                                                                                                                                                                                                                                                      ; 3       ;
; Bar0_WrData[8]                                                                                                                                                                                                                                                                                      ; 3       ;
; Bar0_WrData[7]                                                                                                                                                                                                                                                                                      ; 3       ;
; Bar0_WrData[6]                                                                                                                                                                                                                                                                                      ; 3       ;
; Bar0_WrData[5]                                                                                                                                                                                                                                                                                      ; 3       ;
; Bar0_WrData[4]                                                                                                                                                                                                                                                                                      ; 3       ;
; Bar0_WrData[3]                                                                                                                                                                                                                                                                                      ; 3       ;
; Bar0_WrData[31]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[30]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[2]                                                                                                                                                                                                                                                                                      ; 3       ;
; Bar0_WrData[29]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[28]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[27]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[26]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[25]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[24]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[23]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[22]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[21]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[20]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[1]                                                                                                                                                                                                                                                                                      ; 3       ;
; Bar0_WrData[19]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[18]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[17]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[16]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[15]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[14]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[13]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[12]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[11]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[10]                                                                                                                                                                                                                                                                                     ; 3       ;
; Bar0_WrData[0]                                                                                                                                                                                                                                                                                      ; 3       ;
; SpiMaster:UUT_AD9642_SPI2|SCK_Tmp                                                                                                                                                                                                                                                                   ; 3       ;
; SpiMaster:UUT_AD9642_SPI1|SCK_Tmp                                                                                                                                                                                                                                                                   ; 3       ;
; scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|q_b[1]                                                                                                                                                                          ; 3       ;
; scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|q_b[31]                                                                                                                                                                         ; 3       ;
; scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|q_b[0]                                                                                                                                                                          ; 3       ;
; DMA_Count[9]                                                                                                                                                                                                                                                                                        ; 3       ;
; DMA_Count[0]                                                                                                                                                                                                                                                                                        ; 3       ;
; PAR~input                                                                                                                                                                                                                                                                                           ; 2       ;
; nPERR~input                                                                                                                                                                                                                                                                                         ; 2       ;
; nSERR~input                                                                                                                                                                                                                                                                                         ; 2       ;
; INTA~eninv                                                                                                                                                                                                                                                                                          ; 2       ;
; QIC_SIGNALTAP_GND                                                                                                                                                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~1                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[10]                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[8]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[9]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[7]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[8]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[7]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[4]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[4]                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[3]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[4]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[6]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[7]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[9]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[10]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[12]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[13]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[15]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[16]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[18]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[19]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[21]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[22]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[24]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[25]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[27]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[28]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[30]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[31]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[33]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[34]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[36]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[37]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[39]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[40]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[42]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[43]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[45]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[46]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[48]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[49]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[1]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[51]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[52]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[54]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[55]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[57]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[58]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[60]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[61]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[63]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[64]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[66]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[67]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[69]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[70]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[72]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[73]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[75]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[76]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[78]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[79]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[81]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[82]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[84]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[85]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[87]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[88]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[90]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[91]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[93]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[94]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[96]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[97]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[99]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[100]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[102]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[103]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[105]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[106]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[108]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[109]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[111]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[112]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[114]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[115]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[117]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[118]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[120]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[121]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[123]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[124]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[126]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[127]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[129]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[130]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[132]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[133]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[135]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[136]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[138]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[139]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[141]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[142]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[144]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[145]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[147]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[148]                 ; 2       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 1    ; None ; M9K_X40_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; scfifo:UUT_DmaRd_FIFO1|scfifo_bjl:auto_generated|a_dpfifo_o1t:dpfifo|dpram_tms:FIFOram|altsyncram_a6k1:altsyncram1|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 14           ; 2048         ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 28672  ; 2048                        ; 14                          ; 2048                        ; 14                          ; 28672               ; 4    ; None ; M9K_X40_Y9_N0, M9K_X40_Y8_N0, M9K_X40_Y10_N0, M9K_X40_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4424:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 160          ; 2048         ; 160          ; yes                    ; no                      ; yes                    ; no                      ; 327680 ; 2048                        ; 160                         ; 2048                        ; 160                         ; 327680              ; 40   ; None ; M9K_X40_Y18_N0, M9K_X58_Y23_N0, M9K_X58_Y25_N0, M9K_X58_Y20_N0, M9K_X24_Y24_N0, M9K_X24_Y27_N0, M9K_X24_Y26_N0, M9K_X24_Y29_N0, M9K_X24_Y25_N0, M9K_X40_Y27_N0, M9K_X40_Y22_N0, M9K_X40_Y25_N0, M9K_X40_Y21_N0, M9K_X40_Y20_N0, M9K_X40_Y17_N0, M9K_X40_Y24_N0, M9K_X58_Y28_N0, M9K_X58_Y29_N0, M9K_X58_Y33_N0, M9K_X58_Y32_N0, M9K_X40_Y32_N0, M9K_X40_Y30_N0, M9K_X40_Y29_N0, M9K_X58_Y30_N0, M9K_X40_Y31_N0, M9K_X40_Y33_N0, M9K_X40_Y34_N0, M9K_X40_Y35_N0, M9K_X24_Y30_N0, M9K_X24_Y22_N0, M9K_X24_Y21_N0, M9K_X24_Y20_N0, M9K_X58_Y21_N0, M9K_X58_Y24_N0, M9K_X58_Y22_N0, M9K_X58_Y18_N0, M9K_X24_Y23_N0, M9K_X40_Y19_N0, M9K_X40_Y26_N0, M9K_X40_Y23_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,402 / 116,715 ( 4 % ) ;
; C16 interconnects     ; 191 / 3,886 ( 5 % )     ;
; C4 interconnects      ; 2,327 / 73,752 ( 3 % )  ;
; Direct links          ; 732 / 116,715 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )         ;
; Local interconnects   ; 2,390 / 39,600 ( 6 % )  ;
; R24 interconnects     ; 223 / 3,777 ( 6 % )     ;
; R4 interconnects      ; 2,842 / 99,858 ( 3 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.78) ; Number of LABs  (Total = 279) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 15                            ;
; 2                                           ; 3                             ;
; 3                                           ; 3                             ;
; 4                                           ; 1                             ;
; 5                                           ; 8                             ;
; 6                                           ; 3                             ;
; 7                                           ; 2                             ;
; 8                                           ; 1                             ;
; 9                                           ; 2                             ;
; 10                                          ; 17                            ;
; 11                                          ; 31                            ;
; 12                                          ; 8                             ;
; 13                                          ; 16                            ;
; 14                                          ; 21                            ;
; 15                                          ; 44                            ;
; 16                                          ; 104                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.05) ; Number of LABs  (Total = 279) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 142                           ;
; 1 Clock                            ; 178                           ;
; 1 Clock enable                     ; 133                           ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 8                             ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 15                            ;
; 2 Clocks                           ; 91                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.74) ; Number of LABs  (Total = 279) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 10                            ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 1                             ;
; 5                                            ; 4                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 3                             ;
; 10                                           ; 4                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 7                             ;
; 16                                           ; 7                             ;
; 17                                           ; 6                             ;
; 18                                           ; 14                            ;
; 19                                           ; 15                            ;
; 20                                           ; 14                            ;
; 21                                           ; 13                            ;
; 22                                           ; 12                            ;
; 23                                           ; 14                            ;
; 24                                           ; 13                            ;
; 25                                           ; 23                            ;
; 26                                           ; 21                            ;
; 27                                           ; 12                            ;
; 28                                           ; 21                            ;
; 29                                           ; 18                            ;
; 30                                           ; 11                            ;
; 31                                           ; 5                             ;
; 32                                           ; 16                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.31) ; Number of LABs  (Total = 279) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 41                            ;
; 2                                               ; 53                            ;
; 3                                               ; 38                            ;
; 4                                               ; 49                            ;
; 5                                               ; 11                            ;
; 6                                               ; 11                            ;
; 7                                               ; 5                             ;
; 8                                               ; 9                             ;
; 9                                               ; 8                             ;
; 10                                              ; 9                             ;
; 11                                              ; 9                             ;
; 12                                              ; 4                             ;
; 13                                              ; 6                             ;
; 14                                              ; 6                             ;
; 15                                              ; 6                             ;
; 16                                              ; 8                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 10.43) ; Number of LABs  (Total = 279) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 21                            ;
; 3                                            ; 47                            ;
; 4                                            ; 17                            ;
; 5                                            ; 4                             ;
; 6                                            ; 8                             ;
; 7                                            ; 6                             ;
; 8                                            ; 24                            ;
; 9                                            ; 21                            ;
; 10                                           ; 9                             ;
; 11                                           ; 23                            ;
; 12                                           ; 3                             ;
; 13                                           ; 13                            ;
; 14                                           ; 9                             ;
; 15                                           ; 5                             ;
; 16                                           ; 2                             ;
; 17                                           ; 6                             ;
; 18                                           ; 6                             ;
; 19                                           ; 7                             ;
; 20                                           ; 14                            ;
; 21                                           ; 1                             ;
; 22                                           ; 8                             ;
; 23                                           ; 3                             ;
; 24                                           ; 3                             ;
; 25                                           ; 0                             ;
; 26                                           ; 4                             ;
; 27                                           ; 3                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 4                             ;
; 31                                           ; 1                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 51           ; 0            ; 51           ; 0            ; 0            ; 91        ; 51           ; 0            ; 91        ; 91        ; 0            ; 6            ; 0            ; 0            ; 82           ; 0            ; 6            ; 82           ; 0            ; 0            ; 3            ; 6            ; 0            ; 0            ; 0            ; 0            ; 0            ; 91        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 40           ; 91           ; 40           ; 91           ; 91           ; 0         ; 40           ; 91           ; 0         ; 0         ; 91           ; 85           ; 91           ; 91           ; 9            ; 91           ; 85           ; 9            ; 91           ; 91           ; 88           ; 85           ; 91           ; 91           ; 91           ; 91           ; 91           ; 0         ; 91           ; 91           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; INTA                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Clk_Board           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nSERR               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nPERR               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nREQ                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_SPI1_nCS     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_SPI1_CLK     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_SPI2_nCS     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_SPI2_CLK     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_DCO       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_D[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_D[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_D[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_D[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_D[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_D[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_D[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_D[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_D[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_D[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_D[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_D[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_D[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C2_D[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FRAME               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[14]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[15]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[16]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[17]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[18]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[19]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[20]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[21]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[22]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[23]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[24]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[25]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[26]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[27]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[28]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[29]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[30]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD[31]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CBE[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CBE[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CBE[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CBE[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IRDY                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TRDY                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DEVSEL              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STOP                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PAR                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_SPI1_SDIO    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_SPI2_SDIO    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IDSEL               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nGNT                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_DCO       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_D[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_D[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_D[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_D[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_D[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_D[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_D[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_D[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_D[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_D[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_D[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_D[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_D[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD9642_C1_D[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; On                       ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE30F23I7 for design "signalgenerate"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (119042): Found RAM instances in design that are actually implemented as ROM because the write logic is always disabled. One such instance is listed below for example.
    Info (119043): Atom "scfifo:UUT_DmaDesc_FIFO|scfifo_h5m:auto_generated|a_dpfifo_ujt:dpfifo|dpram_rms:FIFOram|altsyncram_c6k1:altsyncram1|ram_block2a31" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23A7 is compatible
    Info (176445): Device EP4CE15F23C7 is compatible
    Info (176445): Device EP4CE15F23I7 is compatible
    Info (176445): Device EP4CE40F23A7 is compatible
    Info (176445): Device EP4CE40F23C7 is compatible
    Info (176445): Device EP4CE40F23I7 is compatible
    Info (176445): Device EP4CE30F23A7 is compatible
    Info (176445): Device EP4CE30F23C7 is compatible
    Info (176445): Device EP4CE55F23C7 is compatible
    Info (176445): Device EP4CE55F23I7 is compatible
    Info (176445): Device EP4CE75F23C7 is compatible
    Info (176445): Device EP4CE75F23I7 is compatible
    Info (176445): Device EP4CE115F23C7 is compatible
    Info (176445): Device EP4CE115F23I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 36 pins of 87 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'signalgenerate.out.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at signalgenerate.out.sdc(42): CLK_40 could not be matched with a port
Warning (332049): Ignored create_clock at signalgenerate.out.sdc(42): Argument <targets> is an empty collection
    Info (332050): create_clock -name {Clk_40} -period 25.000 -waveform { 0.000 12.500 } [get_ports {CLK_40}]
Warning (332174): Ignored filter at signalgenerate.out.sdc(43): spi_clk_r could not be matched with a port
Warning (332049): Ignored create_clock at signalgenerate.out.sdc(43): Argument <targets> is an empty collection
    Info (332050): create_clock -name {SPI_Clk} -period 50.000 -waveform { 0.000 25.000 } [get_ports {spi_clk_r}]
Warning (332060): Node: CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register SpiMaster:UUT_AD9642_SPI1|TimeCounter[0] is being clocked by CLK
Warning (332060): Node: Clk_Board was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed is being clocked by Clk_Board
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node Clk_Board~input (placed in PIN B11 (CLK11, DIFFCLK_4p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 36 (unused VREF, 2.5V VCCIO, 30 input, 4 output, 2 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 17 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 25 total pin(s) used --  18 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:13
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X34_Y22 to location X44_Y32
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.97 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:09
Warning (169177): 56 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin Clk_Board uses I/O standard 3.3-V LVCMOS at B11
    Info (169178): Pin nSERR uses I/O standard 3.3-V LVCMOS at B6
    Info (169178): Pin nPERR uses I/O standard 3.3-V LVCMOS at B10
    Info (169178): Pin nREQ uses I/O standard 3.3-V LVCMOS at E21
    Info (169178): Pin AD9642_C2_DCO uses I/O standard 2.5 V at J22
    Info (169178): Pin AD9642_C2_D[0] uses I/O standard 2.5 V at G9
    Info (169178): Pin AD9642_C2_D[1] uses I/O standard 2.5 V at G8
    Info (169178): Pin AD9642_C2_D[2] uses I/O standard 2.5 V at J21
    Info (169178): Pin AD9642_C2_D[6] uses I/O standard 2.5 V at G10
    Info (169178): Pin FRAME uses I/O standard 3.3-V LVCMOS at B9
    Info (169178): Pin AD[0] uses I/O standard 3.3-V LVCMOS at C4
    Info (169178): Pin AD[1] uses I/O standard 3.3-V LVCMOS at C3
    Info (169178): Pin AD[2] uses I/O standard 3.3-V LVCMOS at C8
    Info (169178): Pin AD[3] uses I/O standard 3.3-V LVCMOS at C7
    Info (169178): Pin AD[4] uses I/O standard 3.3-V LVCMOS at C6
    Info (169178): Pin AD[5] uses I/O standard 3.3-V LVCMOS at E7
    Info (169178): Pin AD[6] uses I/O standard 3.3-V LVCMOS at D7
    Info (169178): Pin AD[7] uses I/O standard 3.3-V LVCMOS at E6
    Info (169178): Pin AD[8] uses I/O standard 3.3-V LVCMOS at E10
    Info (169178): Pin AD[9] uses I/O standard 3.3-V LVCMOS at E11
    Info (169178): Pin AD[10] uses I/O standard 3.3-V LVCMOS at B4
    Info (169178): Pin AD[11] uses I/O standard 3.3-V LVCMOS at A3
    Info (169178): Pin AD[12] uses I/O standard 3.3-V LVCMOS at D10
    Info (169178): Pin AD[13] uses I/O standard 3.3-V LVCMOS at A6
    Info (169178): Pin AD[14] uses I/O standard 3.3-V LVCMOS at A5
    Info (169178): Pin AD[15] uses I/O standard 3.3-V LVCMOS at A4
    Info (169178): Pin AD[16] uses I/O standard 3.3-V LVCMOS at A16
    Info (169178): Pin AD[17] uses I/O standard 3.3-V LVCMOS at B15
    Info (169178): Pin AD[18] uses I/O standard 3.3-V LVCMOS at B13
    Info (169178): Pin AD[19] uses I/O standard 3.3-V LVCMOS at B17
    Info (169178): Pin AD[20] uses I/O standard 3.3-V LVCMOS at A17
    Info (169178): Pin AD[21] uses I/O standard 3.3-V LVCMOS at A14
    Info (169178): Pin AD[22] uses I/O standard 3.3-V LVCMOS at A18
    Info (169178): Pin AD[23] uses I/O standard 3.3-V LVCMOS at B18
    Info (169178): Pin AD[24] uses I/O standard 3.3-V LVCMOS at B20
    Info (169178): Pin AD[25] uses I/O standard 3.3-V LVCMOS at B19
    Info (169178): Pin AD[26] uses I/O standard 3.3-V LVCMOS at A19
    Info (169178): Pin AD[27] uses I/O standard 3.3-V LVCMOS at B22
    Info (169178): Pin AD[28] uses I/O standard 3.3-V LVCMOS at B21
    Info (169178): Pin AD[29] uses I/O standard 3.3-V LVCMOS at C21
    Info (169178): Pin AD[30] uses I/O standard 3.3-V LVCMOS at A20
    Info (169178): Pin AD[31] uses I/O standard 3.3-V LVCMOS at D21
    Info (169178): Pin CBE[0] uses I/O standard 3.3-V LVCMOS at B3
    Info (169178): Pin CBE[1] uses I/O standard 3.3-V LVCMOS at A7
    Info (169178): Pin CBE[2] uses I/O standard 3.3-V LVCMOS at B16
    Info (169178): Pin CBE[3] uses I/O standard 3.3-V LVCMOS at B14
    Info (169178): Pin IRDY uses I/O standard 3.3-V LVCMOS at A9
    Info (169178): Pin TRDY uses I/O standard 3.3-V LVCMOS at A13
    Info (169178): Pin DEVSEL uses I/O standard 3.3-V LVCMOS at B8
    Info (169178): Pin STOP uses I/O standard 3.3-V LVCMOS at A8
    Info (169178): Pin PAR uses I/O standard 3.3-V LVCMOS at B7
    Info (169178): Pin CLK uses I/O standard 3.3-V LVCMOS at C22
    Info (169178): Pin RST uses I/O standard 3.3-V LVCMOS at D22
    Info (169178): Pin IDSEL uses I/O standard 3.3-V LVCMOS at A15
    Info (169178): Pin nGNT uses I/O standard 3.3-V LVCMOS at E22
    Info (169178): Pin AD9642_C1_DCO uses I/O standard 2.5 V at K19
Info (144001): Generated suppressed messages file F:/altera_pci/SelfTest/signalgenerate.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 5751 megabytes
    Info: Processing ended: Mon Mar 04 22:44:52 2019
    Info: Elapsed time: 00:01:11
    Info: Total CPU time (on all processors): 00:01:35


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/altera_pci/SelfTest/signalgenerate.fit.smsg.


