`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 2024/11/30 13:35:39
// Design Name:
// Module Name: Control
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////


module Control( // æ§åˆ¶å•å…ƒæ¨¡å—
           input wire [5:0] OP_code, // æ“ä½œç è¾“å…?
           output wire RegDst, // å¯„å­˜å™¨ç›®æ ‡é?‰æ‹©ä¿¡å·
           output wire RegWrite, // å¯„å­˜å™¨å†™ä½¿èƒ½ä¿¡å·
           output wire ALUsrc, // ALUæºé?‰æ‹©ä¿¡å·
           output wire PCsrc, // ç¨‹åºè®¡æ•°å™¨æºé€‰æ‹©ä¿¡å·
           output wire MemRead, // å­˜å‚¨å™¨è¯»ä½¿èƒ½ä¿¡å·
           output wire MemWrite, // å­˜å‚¨å™¨å†™ä½¿èƒ½ä¿¡å·
           output wire MemtoReg, // å­˜å‚¨å™¨æ•°æ®é?å…¥å¯„å­˜å™¨é?‰æ‹©ä¿¡å·
           output wire [2:0] ALUop // ALUæ“ä½œç ?
       );
// always @(*)begin
//                 case (OP_code)
//                     6'b000000: begin// R-type
//                         ReadRe = 1'b1; // å¯„å­˜å™¨ç›®æ ‡é?‰æ‹©ä¸ºå¯„å­˜å™¨B
//                         RegWrite = 1'b1; // å¯„å­˜å™¨å†™ä½¿èƒ½
//                         ALUSrc = 1'b0; // ALUæºé?‰æ‹©ä¸ºå¯„å­˜å™¨B
//                         PCsrc = 1'b0; // ç¨‹åºè®¡æ•°å™¨æºé€‰æ‹©ä¸ºPC+4
//                         MemRead = 1'b0; // å­˜å‚¨å™¨è¯»ä½¿èƒ½
//                         MemWrite = 1'b0; // å­˜å‚¨å™¨å†™ä½¿èƒ½
//                         MemtoReg = 1'b1; // å­˜å‚¨å™¨æ•°æ®é?å…¥å¯„å­˜å™¨é?‰æ‹©ä¸ºæ— 
//                     end
//                     6'b001101 || 6'b001111: begin
//                         ReadRe = 1'b0; // å¯„å­˜å™¨ç›®æ ‡é?‰æ‹©ä¸ºå¯„å­˜å™¨A
//                         RegWrite = 1'b1; // å¯„å­˜å™¨å†™ä½¿èƒ½
//                         ALUSrc = 1'b1; // ALUæºé?‰æ‹©ä¸ºå¯„å­˜å™¨A
//                         PCsrc = 1'b0; // ç¨‹åºè®¡æ•°å™¨æºé€‰æ‹©ä¸ºPC+4
//                         MemRead = 1'b0; // å­˜å‚¨å™¨è¯»ä½¿èƒ½
//                         MemWrite = 1'b0; // å­˜å‚¨å™¨å†™ä½¿èƒ½
//                         MemtoReg = 1'b1; // å­˜å‚¨å™¨æ•°æ®é?å…¥å¯„å­˜å™¨é?‰æ‹©ä¸ºæ— 
//                     end
//                     6'b000101: begin//bne
//                         ReadRe = 1'b0; // å¯„å­˜å™¨ç›®æ ‡é?‰æ‹©ä¸ºå¯„å­˜å™¨A
//                         RegWrite = 1'b0; // å¯„å­˜å™¨å†™ä½¿èƒ½
//                         ALUSrc = 1'b0; // ALUæºé?‰æ‹©ä¸ºå¯„å­˜å™¨A
//                         PCsrc = 1'b1; // ç¨‹åºè®¡æ•°å™¨æºé€‰æ‹©ä¸ºPC+1
//                         MemRead = 1'b0; // å­˜å‚¨å™¨è¯»ä½¿èƒ½
//                         MemWrite = 1'b0; // å­˜å‚¨å™¨å†™ä½¿èƒ½
//                         MemtoReg = 1'b0; // å­˜å‚¨å™¨æ•°æ®é?å…¥å¯„å­˜å™¨é?‰æ‹©ä¸ºæ— 
//                     end
//                     6'b100011 || 6'b101001: begin
//                         ReadRe = 1'b0; // å¯„å­˜å™¨ç›®æ ‡é?‰æ‹©ä¸ºå¯„å­˜å™¨B
//                         RegWrite = ~OP_code[3];
//                         ALUSrc = 1'b1; // ALUæºé?‰æ‹©ä¸ºå¯„å­˜å™¨B
//                         PCsrc = 1'b0; // ç¨‹åºè®¡æ•°å™¨æºé€‰æ‹©ä¸ºPC+4
//                         MemRead = ~OP_code[3]; // å­˜å‚¨å™¨è¯»ä½¿èƒ½
//                         MemWrite = OP_code[3]; // å­˜å‚¨å™¨å†™ä½¿èƒ½
//                         MemtoReg = 1'b0; // å­˜å‚¨å™¨æ•°æ®é?å…¥å¯„å­˜å™¨é?‰æ‹©ä¸ºå¯„å­˜å™¨B
//                 endcase

//             end

assign RegDst = ~OP_code[0]; // å¯„å­˜å™¨ç›®æ ‡é?‰æ‹©ä¸ºå¯„å­˜å™¨B
assign RegWrite = ~(OP_code[2] ^ OP_code[3]); // å¯„å­˜å™¨å†™ä½¿èƒ½
assign ALUsrc = OP_code[5]||OP_code[3]; // ALUæºé?‰æ‹©ä¸ºå¯„å­˜å™¨B
assign PCsrc = ~OP_code[3]&&OP_code[2]; // ç¨‹åºè®¡æ•°å™¨æºé€‰æ‹©ä¸ºPC+4
assign MemRead = OP_code[5]&&~OP_code[3]; // å­˜å‚¨å™¨è¯»ä½¿èƒ½
assign MemWrite = OP_code[5]&&OP_code[3]; // å­˜å‚¨å™¨å†™ä½¿èƒ½
assign MemtoReg = ~OP_code[0]||(OP_code[3]&&OP_code[2]); // å­˜å‚¨å™¨æ•°æ®é?å…¥å¯„å­˜å™¨é?‰æ‹©ä¸ºå¯„å­˜å™¨B
assign ALUop =OP_code[3:1] ; // ALUæ“ä½œç ?

endmodule // æ§åˆ¶å•å…ƒæ¨¡å—ç»“æŸ