0.6
2019.1
May 24 2019
15:06:07
D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.sim/sim_1/synth/timing/xsim/tb_memoria_time_synth.v,1661637718,verilog,,,,clk_wiz_0;clk_wiz_0_clk_wiz_0_clk_wiz;glbl;module_memoria;top_module_memoria,,,../../../../../ejercicio_6.srcs/sources_1/ip/clk_wiz_0_1,,,,,
D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sim_1/imports/new/tb_memoria.sv,1661637407,systemVerilog,,,,tb_memoria,,,../../../../../ejercicio_6.srcs/sources_1/ip/clk_wiz_0_1,,,,,
D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sources_1/imports/Desktop/package.sv,1661099812,systemVerilog,D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sim_1/imports/new/tb_memoria.sv,D:/Documentos/GitHub/lab02-g03/Ejercicios/ejercicio_6/ejercicio_6.srcs/sim_1/imports/new/tb_memoria.sv,,pkg_bits,,,../../../../../ejercicio_6.srcs/sources_1/ip/clk_wiz_0_1,,,,,
