module get_key_zyq(CLK,R3,R2,R1,R0,C3,C2,C1,C0,out);
	input CLK;
	input R3,R2,R1,R0;
	output C3,C2,C1,C0;
	output [4:0]out;
endmodule
