
# AC

---

# 01-RISC-V

## Sub-rotinas

### Conceito

![image](https://github.com/MitsukiS16/prog/assets/95706084/d22fd9a4-9290-4c05-a817-2cc5c0dadf44)


- O registo ****ra**** √© usado para guardar o endere√ßo de retorno

### Processo de invoca√ß√£o de uma sub-rotina: vis√£o geral

1. Colocar argumentos nos registos `a0` at√© `a7`
    - A coloca√ß√£o de valores nos registos √© feita por ordem (1¬∫ argumento em `a0`, 2¬∫ argumento em `a1`...)
2. Transferir o controlo de execu√ß√£o para a sub-rotina
    - Instru√ß√£o primitiva usada √© `jal`(*jump and link*)

<aside>
üí° jal ‚Üí instru√ß√£o utilizada para chamar fun√ß√µes.

- Salva o endere√ßo de retorno (o endere√ßo da pr√≥xima instru√ß√£o) no registo `$ra`, antes de ‚Äúsaltar‚Äù para a fun√ß√£o
- √â a √∫nica instru√ß√£o que pode aceder ao valor do PC (program counter), portanto pode armazenar o endere√ßo de retorno PC+4 em `$ra`

</aside>


Fonte

1. Alocar mem√≥ria para armazenar a informa√ß√£o local
    - Em particular, alocar espa√ßo para vari√°veis locais
2. Executar o c√≥digo da sub-rotina: seguir as regras de utiliza√ß√£o de registos
3. Colocar o resultado no registo `a0`
4. Transferir controlo de volta para o local de chamada
    - A instru√ß√£o primitiva usada √© `jalr`

<aside>
üí° jalr (*jump and linke register*) ‚Üí uni√£o entre `jal` e `jr` 
- Transfere controlo para o endere√ßo num registo espec√≠fico e armazena o endere√ßo de registo no *************register file*************
- Permite ao programador especificar o registo de destino do endere√ßo de retorno

</aside>


Fonte

### Utiliza√ß√£o de registos em sub-rotinas

![image](https://github.com/MitsukiS16/prog/assets/95706084/dae0cb43-5376-49b4-bcb8-b9fc9600d5af)


Nota: n√£o usar `x3` e `x4` (reservados para outras fun√ß√µes)

### Utiliza√ß√£o de mem√≥ria em sub-rotinas
![image](https://github.com/MitsukiS16/prog/assets/95706084/1c956859-0dbb-417e-9aac-ea9cd15f7b50)

******************************************Regras de utiliza√ß√£o:******************************************

- Uma sub-rotina pode usar a zona livre da pilha
- Deve deixar a pilha como estava √† entrada

### Regras para passagem de argumentos

Escalares

- Objetos com um √∫nico elemento (como n√∫meros inteiros)
- Comprimento ‚â§ 32 bits s√£o passados num registo
- 32 < comprimento ‚â§ 64 s√£o passados em 2 registos consecutivos com a parte mais significativa no segundo registo

Agregados

- Objetos com mais de um elemento (como vetores)
- Seguem as mesmas regras de ‚â§ 32 (ou ‚â§ 64 para 2 registos)
- Quando n√£o existem registos livres, os argumentos s√£o passados na pilha
- Comprimento > 64 s√£o passados por refer√™ncia
    - Em vez do valor, √© passado um ponteiro para o valor (o seu endere√ßo)
- Os valores colocados na pilha obedecem a regras de alinhamento

### Regras para uso da pilha

- A pilha cresce para baixo, ou seja, na dire√ß√£o de endere√ßos menores
- O ponteiro para a pilha (`sp`) deve ter um endere√ßo m√∫ltiplo de 16 que deve estar sempre alinhado.
- O primeiro valor a ser passado na pilha fica na posi√ß√£o indicada por `sp`, sendo que os argumentos seguintes ficam em endere√ßos superiores
![image](https://github.com/MitsukiS16/prog/assets/95706084/5e2e3fdb-c70a-4d92-9e3c-d3f465bf0982)


### Regras de alinhamento
![image](https://github.com/MitsukiS16/prog/assets/95706084/0675ee2d-b148-4dfc-bd66-352078d3c337)

Alinhamento da pilha: endere√ßo de ‚Äútopo‚Äù da pilha √© um m√∫ltiplo de 16

### Instru√ß√µes de invoca√ß√£o e retorno

- Invocar uma sub-rotina: ‚Äú*jump and link*‚Äù

```nasm
jal x1, ProcedureLabel
```

- Endere√ßo de retorno √© colocado em `x1`
    - Salta para o endere√ßo do in√≠cio da sub-rotina
    - `call ProcedureLabel` √© equivalente a `jal x1, ProcedureLabel`
    
- Retornar de uma sub-rotina: ‚Äú************************jump and link register‚Äù************************

```nasm
jalr x0, x1, 0
```

- √â um caso particular da instru√ß√£o: `jalr reg1, reg2, imm`
    - Coloca endere√ßo de retorno no registo `reg1`
    - Salta para a instru√ß√£o na posi√ß√£o `reg2+imm`
    - `jal x0, x1, 0` √© equivalente a `ret`

### Sub-rotina terminal (folha)

- Uma sub-rotina terminal (ou folha) n√£o invoca outra sub-rotina

![image](https://github.com/MitsukiS16/prog/assets/95706084/c5a1dc22-9d93-4b02-8ce7-c9a4ff3a609e)


### Quem deve preservar registos?

A preserva√ß√£o de registos √© feita na pilha.

- `ra (x1)` ‚áí usado tipicamente para guardar o endere√ßo de retorno
    - Preservado pela sub-rotina ‚Äúchamadora‚Äù (********caller********), significando que *caller* deve guarda-lo antes de chamar uma sub-rotina
- `t0-t6` ‚áí registos tempor√°rios
    - Preservados pela ***caller*** antes de chamar uma sub-rotina caso os seus valores sejam importantes ap√≥s essa chamada (sub-rotina chamada pose us√°-los sem restri√ß√µes)
- `a0-a7` ‚áí argumentos de sub-rotinas e retorno de resultado
    - Preservados pela ***caller*** √† semelhan√ßa dos registos tempor√°rios
- `s0-s11` ‚áí registos seguros
    - Preservados pela sub-rotina ‚Äúchamada‚Äù (***callee***) ****, significando que antes de usar estes registos deve preservar os seus valores e recuper√°-los antes de retornar √† ***caller***.

## Exemplos

### Exemplo 1: uso de registos a preservar pela sub-rotina chamada (*callee)*
![image](https://github.com/MitsukiS16/prog/assets/95706084/382c7ec5-90a6-4418-8bb6-41d72e4e6749)

### Exemplo 2: uso de registos a reservar pela sub-rotina chamadora (*caller)*
![image](https://github.com/MitsukiS16/prog/assets/95706084/bf45d6d3-8e3a-4504-a083-7abf0d67007e)


### Uma sub-rotina com vari√°veis locais
![image](https://github.com/MitsukiS16/prog/assets/95706084/01c2ffe1-23fb-44e8-a0f8-0a59ad1fc502)

### Invoca√ß√£o encadeada de sub-rotinas

![image](https://github.com/MitsukiS16/prog/assets/95706084/548ebfc3-e077-47f3-a9e6-4334364d05fe)


## V√≠rgula flutuante

### Suporte para opera√ß√µes de v√≠rgula flutuante (VF)

Exist√™ncia de 32 registos adicionais de v√≠rgula flutuante: `f0-f31`, sendo que cada tem 64 bits, e pode ter um valor de precis√£o dupla ou de precis√£o simples:

- um valor de precis√£o simples ocupa os bits menos significativos do registo
- os bits mais significativos (n√£o usado em precis√£o simples) est√£o a 1

Categorias de instru√ß√µes:

- acesso √† mem√≥ria
- c√°lculo
- convers√£o e transfer√™ncia
- compara√ß√£o
- classifica√ß√£o

### VF: acesso √† mem√≥ria

- Precis√£o dupla
    - load
    
    ```nasm
    fld freg, imm(ireg)  ->  fld f1, 100(t1)
    ```
    
    - store
    
    ```nasm
    fsd freg, imm(ireg) -> fsd f1, 100(t2)
    ```
    

- Precis√£o simples
    - load
    
    ```nasm
    flw freg, imm(ireg) -> flw f1, 100(t1)
    ```
    
    - store
    
    ```nasm
    fsw freg, imm(ireg) -> fsw f1, 100(t2)
    ```
    

### VF: Opera√ß√µes de c√°lculo

- `FADD`/`FSUB` ‚áí adi√ß√£o e subtra√ß√£o
- `FMUL`/`FDIV` ‚áí multiplica√ß√£o e divis√£o
- `FSQRT` ‚áí raiz quadrada
- `FMIN`/`FMAX` ‚áí m√≠nimo, m√°ximo
- `FABS`, `FNEG` ‚áí valor absoluto, sim√©trico (trocar o sinal)
- **Precis√£o simples**: sufixo ‚Äú.s‚Äù
    
    ```nasm
    fmax.s f1, f2, f3 -> f1 = max(f2,f3)
    ```
    
- Precis√£o **dupla**: sufixo ‚Äú.d‚Äù
- Multiplica√ß√£o e adi√ß√£o (‚Äùfused add-multiply‚Äù) numa **√∫nica instru√ß√£o**

```nasm
FMADD.{S,D}  f1,f2,f3,f4 -> f1 = f2 * f3 + f4
FMSUB.{S,D}  f1,f2,f3,f4 -> f1 = f2 * f3 - f4
FNMADD.{S,D} f1,f2,f3,f4 -> f1 = -(f2 * f3 + f4)
FNMSUB,{S,D} f1,f2,f3,f4 -> f1 = -(f2*f3-f4)
```

### VF: Convers√£o entre formatos

O tipo de registo deve corresponder ao tipo de dados.

- Formato: `FCVT**.destfmt.srcfmt** regdest, regsource`
    - **inteiros**: **w** (word), **wu** (unsigned word)
    - **v√≠rgula flutuante**: **s** (single), **d** (double)
        - Exemplos:
        
        ```nasm
        fcvt.w.s t1,f3   -> t1 = inteiro(f3) com arredondamento
        fcvt.s.w f4,t0   -> f4 = float(f4)
        fcvt.s.d f4,f5   -> f4 = float(f5) com arredondamento
        ```
        
- Transfer√™ncia sem convers√£o (c√≥pia de bits): apenas para precis√£o simples
    
    ```nasm
    fmv.x.s f1,t1   -> f1 = c√≥pia dos bits de t1
    fmv.s.x t1,f1   -> t1 = c√≥pia dos bits de t1
    ```
    

### Gamas de valores para convers√µes de precis√£o simples para inteiros
![image](https://github.com/MitsukiS16/prog/assets/95706084/7687911b-491a-4f2b-ba49-330c7bde39c0)


### VF: Opera√ß√µes de compara√ß√£o

O resultado da compara√ß√£o √© 0 ou 1 e fica num registo de n√∫meros inteiros.

- Igual

```nasm
FEQ.{S,D}   t1,f1,f2
```

- Menor

```nasm
FLT.{S,D}   t1,f1,f2
```

- Menor ou igual

```nasm
FLE.{S,D}   t1,f1,f2
```

Classifica√ß√£o de n√∫meros VF: 

```nasm
FCLASS.{S,D}   t1,rs1
```

- O registo t1 fica com um c√≥digo de classifica√ß√£o do valor de `rs1`

![image](https://github.com/MitsukiS16/prog/assets/95706084/60143a33-74d0-4d95-9bef-828f8f8f1991)


### Gest√£o de registos VF em sub-rotinas

- Argumentos de VF s√£o passados nos registos `fa0-fa7` (`f10-f17`)
    - O registo `fa0` √© usado para desenvolver **resultado se este for de VF**
    - Argumentos em VF s√£o passados nestes registos sempre que poss√≠vel
- Os registos `fs0-fs11` devem ser **preservados** pelas sub-rotinas
- Os registos `ft0-ft11` podem ser **usados** pelas sub-rotinas

**Nota:** O registo `f0` n√£o √© especial.

---

# Pipeline

### Exercicio 1 - Ficha 4

1. Na etapa de **busca de instru√ß√£o (IF)** do pipeline de processamento, o processador busca a pr√≥xima instru√ß√£o na mem√≥ria de instru√ß√µes e a carrega no registrador de instru√ß√£o. Nesse est√°gio, n√£o ocorre nenhuma opera√ß√£o que seja espec√≠fica para a instru√ß√£o SW, uma vez que ainda n√£o se sabe qual √© a instru√ß√£o a ser executada.
Por√©m, mesmo em uma instru√ß√£o SW, todos os componentes da etapa IF s√£o importantes, uma vez que √© necess√°rio buscar a pr√≥xima instru√ß√£o a ser executada. Isso inclui o endere√ßo da pr√≥xima instru√ß√£o, que √© necess√°rio para buscar a instru√ß√£o na mem√≥ria de instru√ß√µes. Al√©m disso, durante a busca de instru√ß√£o, podem ocorrer problemas como falhas de cache ou de predi√ß√£o de salto, que precisam ser tratados.
Portanto, embora a instru√ß√£o SW n√£o envolva diretamente a etapa IF do pipeline, essa etapa continua sendo importante para o processamento da instru√ß√£o e deve ser considerada em todo o processo de execu√ß√£o.
2. Na etapa de **descodifica√ß√£o de instru√ß√£o (ID)** do pipeline de processamento, a instru√ß√£o previamente carregada no registrador de instru√ß√£o na etapa IF √© decodificada para determinar qual opera√ß√£o deve ser executada e quais registradores ou mem√≥ria ser√£o utilizados.
Na instru√ß√£o SW, durante a etapa ID, o processador identifica que o registrador $t cont√©m o valor que deve ser armazenado na mem√≥ria e que o registrador $s cont√©m o endere√ßo base da mem√≥ria. Al√©m disso, o valor do offset √© adicionado ao endere√ßo base para determinar o endere√ßo de mem√≥ria onde o valor deve ser armazenado.
Todos esses componentes s√£o √∫teis na etapa ID para a execu√ß√£o da instru√ß√£o SW, pois √© necess√°rio determinar quais registradores e endere√ßos de mem√≥ria ser√£o utilizados para armazenar o valor. Al√©m disso, durante a etapa ID, √© poss√≠vel detectar poss√≠veis problemas de depend√™ncia de dados ou conflitos de registradores que possam ocorrer durante a execu√ß√£o da instru√ß√£o SW.
Portanto, todos os componentes da etapa ID s√£o importantes para a execu√ß√£o da instru√ß√£o SW e devem ser considerados durante todo o processo de execu√ß√£o do pipeline
3. Na etapa de **execu√ß√£o (EX)** do pipeline de processamento, a instru√ß√£o √© efetivamente executada. Na instru√ß√£o SW, a etapa EX envolve o c√°lculo do endere√ßo de mem√≥ria onde o valor ser√° armazenado.
Durante a execu√ß√£o da instru√ß√£o SW, o componente da ALU que realiza a opera√ß√£o de soma (Add) √© utilizado para calcular o endere√ßo de mem√≥ria final onde o valor ser√° armazenado. Portanto, o componente de soma da ALU √© considerado √∫til na etapa EX da instru√ß√£o SW.
No entanto, a sa√≠da Zero da ALU, que indica se o resultado da opera√ß√£o da ALU √© zero ou n√£o, n√£o √© considerada √∫til na instru√ß√£o SW, uma vez que n√£o h√° necessidade de verificar se o resultado √© zero ou n√£o para a execu√ß√£o da instru√ß√£o.
Al√©m disso, outros componentes na etapa EX, como registradores tempor√°rios e multiplexadores, s√£o importantes para a execu√ß√£o da instru√ß√£o SW, pois ajudam a gerenciar os dados e garantir que o valor correto seja armazenado na mem√≥ria.
Portanto, embora o componente de sa√≠da Zero da ALU n√£o seja considerado √∫til na instru√ß√£o SW, outros componentes na etapa EX s√£o importantes e devem ser considerados durante todo o processo de execu√ß√£o do pipeline.
4. Na etapa de **acesso √† mem√≥ria (MEM)** do pipeline de processamento, a instru√ß√£o SW armazena um valor em uma determinada posi√ß√£o de mem√≥ria. Durante esta etapa, o endere√ßo de mem√≥ria √© calculado na etapa anterior (EX) e o valor √© armazenado na mem√≥ria de dados.
Na instru√ß√£o SW, o componente do porto de leitura da mem√≥ria n√£o produz resultados √∫teis, pois n√£o h√° necessidade de ler um valor da mem√≥ria. No entanto, os demais componentes na etapa MEM s√£o importantes e produzem resultados √∫teis. O componente do porto de escrita da mem√≥ria √© utilizado para escrever o valor calculado na etapa EX na mem√≥ria de dados. Al√©m disso, o registrador de sa√≠da da etapa MEM cont√©m o valor que foi armazenado na mem√≥ria.
√â importante destacar que, embora o componente do porto de leitura da mem√≥ria n√£o seja utilizado na instru√ß√£o SW, ele pode ser √∫til em outras instru√ß√µes que envolvam a leitura de dados da mem√≥ria.
Portanto, na instru√ß√£o SW, o componente do porto de leitura da mem√≥ria n√£o produz resultados √∫teis, mas os demais componentes na etapa MEM s√£o importantes e devem ser considerados durante todo o processo de execu√ß√£o do pipeline.
5. Na etapa de **escrita de volta (WB)** do pipeline de processamento, os resultados da instru√ß√£o s√£o escritos nos registradores do processador. Na instru√ß√£o SW, n√£o h√° valores retornados ou escritos nos registradores do processador, j√° que o valor a ser armazenado √© diretamente escrito na mem√≥ria de dados.
Portanto, na instru√ß√£o SW, a etapa WB n√£o produz resultados √∫teis, uma vez que n√£o h√° valores a serem escritos nos registradores do processador. Os resultados √∫teis da instru√ß√£o SW s√£o armazenados diretamente na mem√≥ria de dados e n√£o requerem a escrita de qualquer valor nos registradores do processador.
No entanto, em outras instru√ß√µes que envolvam opera√ß√µes aritm√©ticas ou l√≥gicas, a etapa WB √© importante para a escrita dos resultados dessas opera√ß√µes nos registradores do processador, que podem ser usados por instru√ß√µes subsequentes no pipeline.
Em resumo, na instru√ß√£o SW, a etapa WB n√£o produz resultados √∫teis, mas em outras instru√ß√µes, a etapa WB √© importante para a escrita dos resultados nos registradores do processador.

Identique todas as depend√™ncias de dados da sequ√™ncia de c√≥digo apresentada a seguir. Indique
que conitos podem ser resolvidos por atalhos e quais provocam protelamentos.
add s3 , s4 , s2
sub s5 , s3 , s1
lw s6 , 200( s3)
add s7 , s3 , s6

---

---

# Cache

## Defini√ß√µes

### Indice (posi√ß√£o)

Endere√ßo de mem√≥ria % n¬∫ blocos (% - resto da divis√£o)

- Se o n¬∫ de blocos = 2^b, o √≠ndice √© dado pelos **b** bits menos significativos do endere√ßo

### Etiqueta (tag)

- Constitu√≠da pelos bits mais significativos do endere√ßo
- Cada bloco tem associado um  bit de validade
- Se bit=0, bloco √© inv√°lido (posi√ß√£o da cache est√° vazia)

### N√∫mero de blocos

2^n¬∫ indice

### N√∫mero de bytes por bloco

2^(bitsTotal-bitsTag-bitsIndice)
