`timescale 1ns / 1ns
module gzy_2228_7_test();
reg clk_in,reset,Auto;
wire clk_out;
reg [13:0]Key;
wire [3:0]name1;
wire [3:0]name2;
wire [19:0]div;

gzy_2228_7 test(
	.clk_in(clk_in), 
	.reset(reset), 
	.Auto(Auto),
	.clk_out(clk_out),	
	.Key(Key),
	.name1(name1),
	.name2(name2),
	.div(div)
);

initial clk_in = 1;
always #10 clk_in = ~clk_in;  //时钟周期为20ns

initial begin
	reset = 0;
	Key = 0;
	Auto = 0;
	#2000;
	reset = 1;
	#2000;
	
	Key=14'b000_000_000_000_01;
	#50_000_000;
	Key=0;
	#50_000_000;
	
	Key=14'b000_000_000_000_10;
	#50_000_000;
	Key=0;
	#50_000_000;
	
	Key=14'b000_000_000_001_00;
	#50_000_000;
	Key=0;
	#50_000_000;
	
	Key=14'b000_000_000_010_00;
	#50_000_000;
	Key=0;
	#50_000_000;
	
	Key=14'b000_000_000_100_00;
	#50_000_000;
	Key=0;
	#50_000_000;
	
	Key=14'b000_000_001_000_00;
	#50_000_000;
	Key=0;
	#50_000_000;
	
	Key=14'b000_000_010_000_00;
	#50_000_000;
	Key=0;
	#50_000_000;
	
	Key=14'b000_000_100_000_00;
	#50_000_000;
	Key=0;
	#50_000_000;
	
	Key=14'b000_001_000_000_00;
	#50_000_000;
	Key=0;
	#50_000_000;
	
	Key=14'b000_010_000_000_00;
	#50_000_000;
	Key=0;
	#50_000_000;
	
	Key=14'b000_100_000_000_00;
	#50_000_000;
	Key=0;
	#50_000_000;
	
	Key=14'b001_000_000_000_00;
	#50_000_000;
	Key=0;
	#50_000_000;
	
	Key=14'b010_000_000_000_00;
	#50_000_000;
	Key=0;
	#50_000_000;
	
	Key=14'b100_000_000_000_00;
	#50_000_000;
	Key=0;
	#50_000_000;
	
	Auto=1;

	end
	endmodule
	
	

