标题title
具有延伸漏结构的超结双SOI-LDMOS器件及制造方法
摘要abst
本发明提出了一种具有延伸漏结构的超结双SOI‑LDMOS器件及制造方法，该器件包括：位于第二埋氧层上的第二SOI层，包括半导体区和半导体延伸漏接触区；位于第一埋氧层上的第一SOI层，包括体接触区、源区、漏区以及漂移区；漏极金属，其中漏极金属的第一部分平行于器件纵向的一侧面与第一埋氧层接触，其下表面与半导体延伸漏接触区的上表面；漏极金属的第二部分与半导体漏区的上表面接触。本发明在器件导通时利用第二SOI层中交替排列的第一半导体区和第二半导体区和延伸漏结构，使得第一SOI层漂移区表面感应出多数载流子，降低了比导通电阻；也在器件关断时改善了漂移区的势场分布从而提高了击穿电压。
权利要求书clms
1.一种具有延伸漏结构的超结双SOI-LDMOS器件，其特征在于，包括：衬底；第二埋氧层，位于衬底上；第二SOI层，位于第二埋氧层上，其包括：半导体区，包括平行设置且掺杂类型不同的第一半导体区和第二半导体区；所述第一半导体区平行于器件横向的一侧面，与第二半导体区平行于器件横向的一侧面接触；半导体延伸漏接触区，其平行于器件纵向的一侧面，与半导体区平行于器件纵向的一侧面接触；第一埋氧层，位于第二SOI层上；第一SOI层，位于第一埋氧层上，包括半导体体接触区、半导体源区、半导体漏区以及所述半导体体接触区与半导体漏区之间的漂移区；所述半导体漏区靠近半导体体接触区设置；所述半导体源区平行于器件纵向的一侧面与所述半导体体接触区接触；所述漂移区包括平行设置的第三半导体区和第四半导体区；其中，所述第三半导体区平行于器件横向的一侧面，与第四半导体区平行于器件横向的一侧面接触；所述第三半导体区与第一半导体区的掺杂类型相同；所述第四半导体区与第二半导体区的掺杂类型相同；漏极金属，漏极金属的第一部分平行于器件纵向的一侧面与第一埋氧层接触，其下表面与半导体延伸漏接触区的上表面；另漏极金属的第二部分与半导体漏区的上表面接触；绝缘介质层，置于漏极金属的第一部分和第二部分之间，且与半导体漏区接触；源极金属，与半导体源区的上表面接触；及栅极金属，与源极金属之间形成间隙，其置于栅氧化层上，栅氧化层同时与半导体体接触区、半导体源区以及漂移区的上表面接触。2.根据权利要求1所述的具有延伸漏结构的超结双SOI-LDMOS器件，其特征在于，所述第一半导体区置于第四半导体区的正下方；所述第二半导体区置于第三半导体区的正下方。3.根据权利要求1所述的具有延伸漏结构的超结双SOI-LDMOS器件，其特征在于，第一半导体区的掺杂类型为P型或N型。4.根据权利要求1所述的具有延伸漏结构的超结双SOI-LDMOS器件，其特征在于，第一半导体区的掺杂浓度C1低于第三半导体区的掺杂浓度C3；第二半导体区的掺杂浓度C2低于第四半导体区的掺杂浓度C4。5.一种具有延伸漏结构的超结双SOI-LDMOS器件的制造方法，基于权利要求1~4之任一项所述的具有延伸漏结构的超结双SOI-LDMOS器件，其特征在于，包括以下步骤：步骤1、在衬底上生长氧化层形成第二埋氧层；步骤2、在第二埋氧层上离子注入形成半导体区和半导体延伸漏接触区；步骤3、在第二SOI层上生长氧化层形成第一埋氧层；步骤4、淀积氧化物以形成绝缘介质层；步骤5、在预设位置刻蚀氧化物；步骤6、在第一埋氧层上离子注入以分别形成半导体源区、半导体体接触区、漂移区、半导体漏区；步骤7、在半导体体接触区、半导体源区以及漂移区生长氧化层形成栅氧化层；步骤8、在栅氧化层上设置栅极金属、在半导体源区上设置源极金属、在半导体漏区上设置漏极金属的第二部分、在半导体延伸漏接触区上设置漏极金属的第一部分。
说明书desc
技术领域本发明属于半导体器件领域，尤其涉及一种具有延伸漏结构的超结双SOI- LDMOS器件及制造方法。背景技术双SOI器件有一个额外的SOI层，即传统埋入氧化物层下方的中间硅层。它可以作为一个独立的电极，在电路中同时施加正和负偏压，这拓宽了集成电路设计的灵活性。此外，该电极可以进一步优化速度、功耗、阈值电压漂移和漏电流。由于其独特的结构，双SOI器件在三维鳍形波导制造、高分辨率探测器甚至原位传感应用方面非常有前景。在功率器件的长期发展进程中，对于功率双SOI结构的需求一直朝着高耐压和低比导通电阻的方向发展，同时因“硅极限”关系，即器件的比导通电阻与击穿电压的2.5次方成正比，且击穿电压的上升也会导致比导通电阻的增加。降低比导通电阻和提高击穿电压之间相互对立的关系限制了器件的发展。发明内容本发明的目的在于提供一种具有延伸漏结构的超结双SOI-LDMOS器件及制造方法，该器件在导通时利用第二SOI层中交替排列的第一半导体区和第二半导体区和延伸漏结构，使得第一SOI层漂移区表面感应出多数载流子 ，降低了比导通电阻；也在关断时改善了漂移区的势场分布从而提高了击穿电压，从而可以获得更大的FOM值。一种具有延伸漏结构的超结双SOI-LDMOS器件，包括：衬底1；第二埋氧层2，位于衬底1上；第二SOI层，位于第二埋氧层2上，其包括：半导体区，包括平行设置且掺杂类型不同的第一半导体区4和第二半导体区5；所述第一半导体区4平行于器件横向的一侧面，与第二半导体区5平行于器件横向的一侧面接触；半导体延伸漏接触区3，其平行于器件纵向的一侧面，与半导体区平行于器件纵向的一侧面接触；第一埋氧层6，位于第二SOI层上；第一SOI层，位于第一埋氧层6上，包括半导体体接触区7、半导体源区8、半导体漏区9以及所述半导体体接触区7与半导体漏区9之间的漂移区；所述半导体漏区9靠近半导体体接触区7设置；所述半导体源区8平行于器件纵向的一侧面与所述半导体体接触区7接触；所述漂移区包括平行设置的第三半导体区15和第四半导体区16；其中，所述第三半导体区15平行于器件横向的一侧面，与第四半导体区16平行于器件横向的一侧面接触；所述第三半导体区15与第一半导体区4的掺杂类型相同；所述第四半导体区16与第二半导体区5的掺杂类型相同；漏极金属13，漏极金属13的第一部分平行于器件纵向的一侧面与第一埋氧层6接触，其下表面与半导体延伸漏接触区3的上表面；另漏极金属13的第二部分与半导体漏区9的上表面接触；绝缘介质层14，置于漏极金属13的第一部分和第二部分之间，且与半导体漏区9接触；源极金属10，与半导体源区8的上表面接触；及栅极金属11，与源极金属10之间形成间隙，其置于栅氧化层12上，栅氧化层12同时与半导体体接触区7、半导体源区8以及漂移区的上表面接触。优选地，所述第一半导体区4置于第四半导体区16的正下方；所述第二半导体区5置于第三半导体区15的正下方。优选地，第一半导体区4的掺杂类型为P型或N型。优选地，第一半导体区4的掺杂浓度C1低于第三半导体区15的掺杂浓度C3；第二半导体区5的掺杂浓度C2低于第四半导体区16的掺杂浓度C4。一种具有延伸漏结构的超结双SOI-LDMOS器件的制造方法，所述的具有延伸漏结构的超结双SOI-LDMOS器件，包括以下步骤：步骤1、在衬底1上生长氧化层形成第二埋氧层2；步骤2、在第二埋氧层2上离子注入形成半导体区和半导体延伸漏接触区3；步骤3、在第二SOI层上生长氧化层形成第一埋氧层6；步骤4、淀积氧化物以形成绝缘介质层14；步骤5、在预设位置刻蚀氧化物；步骤6、在第一埋氧层6上离子注入以分别形成半导体源区8、半导体体接触区7、漂移区、半导体漏区9；步骤7、在半导体体接触区7、半导体源区8以及漂移区生长氧化层形成栅氧化层12；步骤8、在栅氧化层12上设置栅极金属11、在半导体源区8上设置源极金属10、在半导体漏区9上设置漏极金属13的第二部分、在半导体延伸漏接触区3上设置漏极金属13的第一部分。与现有技术相比，本发明的优点为：1、该器件在导通时利用第二SOI层中交替排列的第一半导体区和第二半导体区和延伸漏结构，使得第一SOI层漂移区表面感应出多数载流子，降低了比导通电阻。2、在器件关断时改善了漂移区的电场和电势分布，提高了击穿电压，从而可以获得更大的FOM值。附图说明图1为一种具有延伸漏结构的超结双SOI-LDMOS器件立体图；图2是一种具有延伸漏结构的超结双SOI-LDMOS器件的二维电势分布图；图3是传统双SOI结构的二维电势分布图；图4是一种具有延伸漏结构的超结双SOI-LDMOS器件的碰撞电离率分布图；图5是传统双SOI结构的碰撞电离率分布图；图6是一种具有延伸漏结构的超结双SOI-LDMOS器件的三维电场分布图；图7是传统SOI结构的三维电场分布图；图8是漂移区长度为4μm时，具有延伸漏结构的超结双SOI-LDMOS器件和传统双SOI结构击穿电压随漂移区浓度变化趋势图；图9是具有延伸漏结构的超结双SOI-LDMOS器件和传统双SOI结构击穿电压和比导通电阻随漂移区长度变化趋势图；图10为图1中的横截面图。其中，1-衬底、2-第二埋氧层、3-半导体延伸漏接触区，4-第一半导体区，5-第二半导体区，6-第一埋氧层，7-半导体体接触区，8-半导体源区，9-半导体漏区，10-源极金属，11-栅极金属，12-栅氧化层，13-漏极金属，14-绝缘介质层，15-第三半导体区，16-第四半导体区。具体实施方式下面将结合示意图对本发明的具有延伸漏结构的超结双SOI-LDMOS器件及制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。如图1、图10，一种具有延伸漏结构的超结双SOI-LDMOS器件，包括：衬底1；第二埋氧层2，位于衬底1上；第二SOI层，位于第二埋氧层2上，其包括：半导体区，包括平行设置且掺杂类型不同的第一半导体区4和第二半导体区5；第一半导体区4平行于器件横向的一侧面，与第二半导体区5平行于器件横向的一侧面接触；半导体延伸漏接触区3，其平行于器件纵向的一侧面，与半导体区平行于器件纵向的一侧面接触；第一埋氧层6，位于第二SOI层上；第一SOI层，位于第一埋氧层6上，包括半导体体接触区7、半导体源区8、半导体漏区9以及半导体体接触区7与半导体漏区9之间的漂移区；半导体漏区9，相对于半导体源区8而言，靠近半导体体接触区7设置；半导体源区8平行于器件纵向的一侧面与半导体体接触区7接触；漂移区包括平行设置的第三半导体区15和第四半导体区16；其中，第三半导体区15平行于器件横向的一侧面，与第四半导体区16平行于器件横向的一侧面接触；第三半导体区15与第一半导体区4的掺杂类型相同；第四半导体区16与第二半导体区5的掺杂类型相同；漏极金属13，漏极金属13的第一部分平行于器件纵向的一侧面与第一埋氧层6接触，其下表面与半导体延伸漏接触区3的上表面；漏极金属13的第二部分与半导体漏区9的上表面接触；漏极金属13的第一部分和第二部分的引线连接。绝缘介质层14，置于漏极金属13的第一部分和第二部分之间，且与半导体漏区9接触；源极金属10，与半导体源区8的上表面接触；及栅极金属11，与源极金属10之间形成间隙，其置于栅氧化层12上，栅氧化层12同时与半导体体接触区7、半导体源区8以及漂移区的上表面接触。其中，第一半导体区4置于第四半导体区16的正下方；第二半导体区5置于第三半导体区15的正下方。第一半导体区4的掺杂类型为P型或N型。即当第一半导体区4的掺杂类型为P型时，第三半导体区15为P型，第二半导体区5掺杂类型为N型，第四半导体区16为N型。第一半导体区4的掺杂浓度C1低于第三半导体区15的掺杂浓度C3；第二半导体区5的掺杂浓度C2低于第四半导体区16的掺杂浓度C4。在双SOI LDMOS器件中，为了实现更好的电性能，需要在p型半导体和n型半导体之间形成一个浓度梯度，即浓度差。这种浓度差可以使电子和空穴在器件中更加容易地扩散，从而提高器件的效率和性能。同时，浓度差还可以减少器件中的载流子复合，从而降低反向漏电流。因此，浓度差是双SOI-LDMOS器件能够实现高击穿电压的重要因素之一。一种具有延伸漏结构的超结双SOI-LDMOS器件的制造方法，包括以下步骤：步骤1、在衬底1上生长氧化层形成第二埋氧层2；步骤2、在第二埋氧层2上离子注入形成半导体区和半导体延伸漏接触区3；步骤3、在第二SOI层上生长氧化层形成第一埋氧层6；步骤4、淀积氧化物以形成绝缘介质层14；步骤5、在预设位置刻蚀氧化物；步骤6、在第一埋氧层6上离子注入以分别形成半导体源区8、半导体体接触区7、漂移区、半导体漏区9。步骤7、在半导体体接触区7、半导体源区8以及漂移区生长氧化层形成栅氧化层12。步骤8、在栅氧化层12上设置栅极金属11、在半导体源区8上设置源极金属10、在半导体漏区9上设置漏极金属13的第二部分、在半导体延伸漏接触区3上设置漏极金属13的第一部分。为了验证本发明实施例的有益效果，图2-图7从电势、碰撞电离率及电场分析了本发明结构和传统结构的情况。其中，图2中的视图，为本器件的正视图。图2和图3分别给出了具有延伸漏结构的超结双SOI-LDMOS器件和传统双SOI结构的二维电势分布图。从图中可以看出，传统双SOI结构的电势线集中在器件的漏极，承担电压的能力有限，而本发明结构的漂移区的电势线均匀分布在漂移区内部，整个漂移区能够均匀的承担外加电压，因此击穿电压较高。图4和图5分别为具有延伸漏结构的超结双SOI-LDMOS器件和传统双SOI结构的碰撞电离率分布图。从图中可以看出传统结构的碰撞电离率最高点远高于本发明结构，更易击穿，因此本发明结构的耐压能力较强。图6和图7分别给出了具有延伸漏结构的超结双SOI-LDMOS器件和传统双SOI结构的三维电场分布图。从图中可以看出，传统结构的电场峰值在器件碰撞电离率的最高点也就是器件的漏端，电场不呈现均匀分布，而本发明结构的电场均匀分布，因此，本发明器件可以承担更高的电压。其中，图6~7中，E为电场强度。为了验证本发明实施例的有益效果，图8-图9比较了本发明结构和传统结构的情况。图8为漂移区长度为4μm时，具有延伸漏结构的超结双SOI-LDMOS器件和传统双SOI结构击穿电压随漂移区浓度变化趋势图，从图中可以看出，本发明结构由于在器件关断时改善了漂移区的势场分布，所以其击穿电压高于传统结构的击穿电压，并且在漂移区浓度为1018cm-3时达到最大值72V。图9为具有延伸漏结构的超结双SOI-LDMOS器件和传统双SOI结构击穿电压和比导通电阻随漂移区长度变化趋势图。从9图的左侧坐标轴可以看出，本发明结构由于在器件关断时改善了漂移区的势场分布，所以其击穿电压高于传统结构的击穿电压，并且在漂移区长度为4μm时达到最大值72V，随后保持不变，传统结构在漂移区为2μm时达到最大值33V，随后保持不变；从9图中的右侧坐标轴可以看出本发明结构的比导通电阻由于在器件导通时利用第二SOI层中交替排列的第一半导体区和第二半导体区和延伸漏结构，使得第一SOI层漂移区表面感应出多数载流子，因此，其比导通电阻低于传统结构。表1为具有延伸漏结构的超结双SOI-LDMOS器件和传统双SOI结构的FOM值随漂移区长度变化情况，从表1中可以直观地看出本发明结构的FOM 值在漂移区长度3μm时达到最大为23.23 MW•cm-2，传统结构在漂移区长度为1μm时达到最大值为5.3 MW•cm-2，随漂移区长度的递增而减少，由表可知，本发明结构比起传统双SOI结构，其FOM值提升了338％。表1漂移区长度/μm本发明结构FOM值/MW•cm-2传统结构FOM值/MW•cm-217.45.3218.514.94323.233.42422.172.71518.832.27616.21.95上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
