
SPS-Kern.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000099e  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000092a  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000032  00800100  00800100  0000099e  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000099e  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000009d0  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000080  00000000  00000000  00000a10  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000c31  00000000  00000000  00000a90  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007e4  00000000  00000000  000016c1  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000b75  00000000  00000000  00001ea5  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000168  00000000  00000000  00002a1c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00007058  00000000  00000000  00002b84  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000003aa  00000000  00000000  00009bdc  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000050  00000000  00000000  00009f86  2**0
                  CONTENTS, READONLY, DEBUGGING
 13 .debug_macro  0000294e  00000000  00000000  00009fd6  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	3b c0       	rjmp	.+118    	; 0x78 <__ctors_end>
   2:	00 00       	nop
   4:	49 c0       	rjmp	.+146    	; 0x98 <__bad_interrupt>
   6:	00 00       	nop
   8:	47 c0       	rjmp	.+142    	; 0x98 <__bad_interrupt>
   a:	00 00       	nop
   c:	45 c0       	rjmp	.+138    	; 0x98 <__bad_interrupt>
   e:	00 00       	nop
  10:	43 c0       	rjmp	.+134    	; 0x98 <__bad_interrupt>
  12:	00 00       	nop
  14:	41 c0       	rjmp	.+130    	; 0x98 <__bad_interrupt>
  16:	00 00       	nop
  18:	3f c0       	rjmp	.+126    	; 0x98 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	3d c0       	rjmp	.+122    	; 0x98 <__bad_interrupt>
  1e:	00 00       	nop
  20:	3b c0       	rjmp	.+118    	; 0x98 <__bad_interrupt>
  22:	00 00       	nop
  24:	39 c0       	rjmp	.+114    	; 0x98 <__bad_interrupt>
  26:	00 00       	nop
  28:	37 c0       	rjmp	.+110    	; 0x98 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	35 c0       	rjmp	.+106    	; 0x98 <__bad_interrupt>
  2e:	00 00       	nop
  30:	33 c0       	rjmp	.+102    	; 0x98 <__bad_interrupt>
  32:	00 00       	nop
  34:	31 c0       	rjmp	.+98     	; 0x98 <__bad_interrupt>
  36:	00 00       	nop
  38:	ba c2       	rjmp	.+1396   	; 0x5ae <__vector_14>
  3a:	00 00       	nop
  3c:	2d c0       	rjmp	.+90     	; 0x98 <__bad_interrupt>
  3e:	00 00       	nop
  40:	2b c0       	rjmp	.+86     	; 0x98 <__bad_interrupt>
  42:	00 00       	nop
  44:	29 c0       	rjmp	.+82     	; 0x98 <__bad_interrupt>
  46:	00 00       	nop
  48:	27 c0       	rjmp	.+78     	; 0x98 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	25 c0       	rjmp	.+74     	; 0x98 <__bad_interrupt>
  4e:	00 00       	nop
  50:	23 c0       	rjmp	.+70     	; 0x98 <__bad_interrupt>
  52:	00 00       	nop
  54:	21 c0       	rjmp	.+66     	; 0x98 <__bad_interrupt>
  56:	00 00       	nop
  58:	1f c0       	rjmp	.+62     	; 0x98 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	1d c0       	rjmp	.+58     	; 0x98 <__bad_interrupt>
  5e:	00 00       	nop
  60:	1b c0       	rjmp	.+54     	; 0x98 <__bad_interrupt>
  62:	00 00       	nop
  64:	19 c0       	rjmp	.+50     	; 0x98 <__bad_interrupt>
  66:	00 00       	nop
  68:	25 01       	movw	r4, r10
  6a:	37 01       	movw	r6, r14
  6c:	56 01       	movw	r10, r12
  6e:	6f 01       	movw	r12, r30
  70:	b1 01       	movw	r22, r2
  72:	c2 01       	movw	r24, r4
  74:	20 02       	muls	r18, r16
  76:	03 02       	muls	r16, r19

00000078 <__ctors_end>:
  78:	11 24       	eor	r1, r1
  7a:	1f be       	out	0x3f, r1	; 63
  7c:	cf ef       	ldi	r28, 0xFF	; 255
  7e:	d8 e0       	ldi	r29, 0x08	; 8
  80:	de bf       	out	0x3e, r29	; 62
  82:	cd bf       	out	0x3d, r28	; 61

00000084 <__do_clear_bss>:
  84:	21 e0       	ldi	r18, 0x01	; 1
  86:	a0 e0       	ldi	r26, 0x00	; 0
  88:	b1 e0       	ldi	r27, 0x01	; 1
  8a:	01 c0       	rjmp	.+2      	; 0x8e <.do_clear_bss_start>

0000008c <.do_clear_bss_loop>:
  8c:	1d 92       	st	X+, r1

0000008e <.do_clear_bss_start>:
  8e:	a2 33       	cpi	r26, 0x32	; 50
  90:	b2 07       	cpc	r27, r18
  92:	e1 f7       	brne	.-8      	; 0x8c <.do_clear_bss_loop>
  94:	82 d2       	rcall	.+1284   	; 0x59a <main>
  96:	47 c4       	rjmp	.+2190   	; 0x926 <_exit>

00000098 <__bad_interrupt>:
  98:	b3 cf       	rjmp	.-154    	; 0x0 <__vectors>

0000009a <PLC_StandardTask>:



void PLC_StandardTask (void);
void PLC_StandardTask (void)
{
  9a:	8f 92       	push	r8
  9c:	9f 92       	push	r9
  9e:	af 92       	push	r10
  a0:	bf 92       	push	r11
  a2:	cf 92       	push	r12
  a4:	df 92       	push	r13
  a6:	ef 92       	push	r14
  a8:	ff 92       	push	r15
	uint8_t CurrentMotorCmd;


	// State machine "LifeBit"
	// Die OnBoardLED blinking with 200 ms
	switch (LifeBitState)
  aa:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
  ae:	88 23       	and	r24, r24
  b0:	19 f0       	breq	.+6      	; 0xb8 <PLC_StandardTask+0x1e>
  b2:	8a 30       	cpi	r24, 0x0A	; 10
  b4:	69 f0       	breq	.+26     	; 0xd0 <PLC_StandardTask+0x36>
  b6:	32 c0       	rjmp	.+100    	; 0x11c <PLC_StandardTask+0x82>
	{
		case 0:
		TON_LifeBit = 0;
  b8:	10 92 14 01 	sts	0x0114, r1	; 0x800114 <TON_LifeBit>
  bc:	10 92 15 01 	sts	0x0115, r1	; 0x800115 <TON_LifeBit+0x1>
  c0:	10 92 16 01 	sts	0x0116, r1	; 0x800116 <TON_LifeBit+0x2>
  c4:	10 92 17 01 	sts	0x0117, r1	; 0x800117 <TON_LifeBit+0x3>
		LifeBitState = 10;
  c8:	8a e0       	ldi	r24, 0x0A	; 10
  ca:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
		break;
  ce:	26 c0       	rjmp	.+76     	; 0x11c <PLC_StandardTask+0x82>

		case 10:
		TON_LifeBit += 1;
  d0:	80 91 14 01 	lds	r24, 0x0114	; 0x800114 <TON_LifeBit>
  d4:	90 91 15 01 	lds	r25, 0x0115	; 0x800115 <TON_LifeBit+0x1>
  d8:	a0 91 16 01 	lds	r26, 0x0116	; 0x800116 <TON_LifeBit+0x2>
  dc:	b0 91 17 01 	lds	r27, 0x0117	; 0x800117 <TON_LifeBit+0x3>
  e0:	01 96       	adiw	r24, 0x01	; 1
  e2:	a1 1d       	adc	r26, r1
  e4:	b1 1d       	adc	r27, r1
  e6:	80 93 14 01 	sts	0x0114, r24	; 0x800114 <TON_LifeBit>
  ea:	90 93 15 01 	sts	0x0115, r25	; 0x800115 <TON_LifeBit+0x1>
  ee:	a0 93 16 01 	sts	0x0116, r26	; 0x800116 <TON_LifeBit+0x2>
  f2:	b0 93 17 01 	sts	0x0117, r27	; 0x800117 <TON_LifeBit+0x3>
		if (TON_LifeBit >= 200)		// 200 ms at 50 kHz PLC clock
  f6:	80 91 14 01 	lds	r24, 0x0114	; 0x800114 <TON_LifeBit>
  fa:	90 91 15 01 	lds	r25, 0x0115	; 0x800115 <TON_LifeBit+0x1>
  fe:	a0 91 16 01 	lds	r26, 0x0116	; 0x800116 <TON_LifeBit+0x2>
 102:	b0 91 17 01 	lds	r27, 0x0117	; 0x800117 <TON_LifeBit+0x3>
 106:	88 3c       	cpi	r24, 0xC8	; 200
 108:	91 05       	cpc	r25, r1
 10a:	a1 05       	cpc	r26, r1
 10c:	b1 05       	cpc	r27, r1
 10e:	30 f0       	brcs	.+12     	; 0x11c <PLC_StandardTask+0x82>
		{
			PORTB ^= (1 << PINB5);	// Toggle on board LED
 110:	95 b1       	in	r25, 0x05	; 5
 112:	80 e2       	ldi	r24, 0x20	; 32
 114:	89 27       	eor	r24, r25
 116:	85 b9       	out	0x05, r24	; 5
			LifeBitState = 0;
 118:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
		}
		break;
	}
	

	if ((GlbServo1Cnt > ReceiverTooLow) && (GlbServo2Cnt > ReceiverTooLow) && (GlbServo1Cnt < ReceiverTooHigh) && (GlbServo2Cnt < ReceiverTooHigh))
 11c:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 120:	85 31       	cpi	r24, 0x15	; 21
 122:	70 f0       	brcs	.+28     	; 0x140 <PLC_StandardTask+0xa6>
 124:	80 91 29 01 	lds	r24, 0x0129	; 0x800129 <GlbServo2Cnt>
 128:	85 31       	cpi	r24, 0x15	; 21
 12a:	50 f0       	brcs	.+20     	; 0x140 <PLC_StandardTask+0xa6>
 12c:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 130:	86 39       	cpi	r24, 0x96	; 150
 132:	30 f4       	brcc	.+12     	; 0x140 <PLC_StandardTask+0xa6>
 134:	80 91 29 01 	lds	r24, 0x0129	; 0x800129 <GlbServo2Cnt>
 138:	86 39       	cpi	r24, 0x96	; 150
 13a:	10 f4       	brcc	.+4      	; 0x140 <PLC_StandardTask+0xa6>
	{
		DDRB |= (1 << PINB2);
 13c:	22 9a       	sbi	0x04, 2	; 4
		DDRB |= (1 << PINB3);	
 13e:	23 9a       	sbi	0x04, 3	; 4



	// State machine "Watchdog"
	// If 
	switch (WatchdogState)
 140:	80 91 0d 01 	lds	r24, 0x010D	; 0x80010d <WatchdogState>
 144:	88 23       	and	r24, r24
 146:	19 f0       	breq	.+6      	; 0x14e <PLC_StandardTask+0xb4>
 148:	8a 30       	cpi	r24, 0x0A	; 10
 14a:	69 f0       	breq	.+26     	; 0x166 <PLC_StandardTask+0xcc>
 14c:	42 c0       	rjmp	.+132    	; 0x1d2 <PLC_StandardTask+0x138>
	{
		case 0:
			TON_Watchdog = 0;
 14e:	10 92 09 01 	sts	0x0109, r1	; 0x800109 <TON_Watchdog>
 152:	10 92 0a 01 	sts	0x010A, r1	; 0x80010a <TON_Watchdog+0x1>
 156:	10 92 0b 01 	sts	0x010B, r1	; 0x80010b <TON_Watchdog+0x2>
 15a:	10 92 0c 01 	sts	0x010C, r1	; 0x80010c <TON_Watchdog+0x3>
			WatchdogState = 10;
 15e:	8a e0       	ldi	r24, 0x0A	; 10
 160:	80 93 0d 01 	sts	0x010D, r24	; 0x80010d <WatchdogState>
			break;
 164:	36 c0       	rjmp	.+108    	; 0x1d2 <PLC_StandardTask+0x138>

		case 10:
			TON_Watchdog += 1;
 166:	80 91 09 01 	lds	r24, 0x0109	; 0x800109 <TON_Watchdog>
 16a:	90 91 0a 01 	lds	r25, 0x010A	; 0x80010a <TON_Watchdog+0x1>
 16e:	a0 91 0b 01 	lds	r26, 0x010B	; 0x80010b <TON_Watchdog+0x2>
 172:	b0 91 0c 01 	lds	r27, 0x010C	; 0x80010c <TON_Watchdog+0x3>
 176:	01 96       	adiw	r24, 0x01	; 1
 178:	a1 1d       	adc	r26, r1
 17a:	b1 1d       	adc	r27, r1
 17c:	80 93 09 01 	sts	0x0109, r24	; 0x800109 <TON_Watchdog>
 180:	90 93 0a 01 	sts	0x010A, r25	; 0x80010a <TON_Watchdog+0x1>
 184:	a0 93 0b 01 	sts	0x010B, r26	; 0x80010b <TON_Watchdog+0x2>
 188:	b0 93 0c 01 	sts	0x010C, r27	; 0x80010c <TON_Watchdog+0x3>
			if (Watchdog1 && Watchdog2)
 18c:	80 91 2b 01 	lds	r24, 0x012B	; 0x80012b <Watchdog1>
 190:	88 23       	and	r24, r24
 192:	59 f0       	breq	.+22     	; 0x1aa <PLC_StandardTask+0x110>
 194:	80 91 2a 01 	lds	r24, 0x012A	; 0x80012a <Watchdog2>
 198:	88 23       	and	r24, r24
 19a:	39 f0       	breq	.+14     	; 0x1aa <PLC_StandardTask+0x110>
			{
				Watchdog1 = 0;					// clear Watchdog flag
 19c:	10 92 2b 01 	sts	0x012B, r1	; 0x80012b <Watchdog1>
				Watchdog2 = 0;					// clear Watchdog flag
 1a0:	10 92 2a 01 	sts	0x012A, r1	; 0x80012a <Watchdog2>
				WatchdogState = 0;
 1a4:	10 92 0d 01 	sts	0x010D, r1	; 0x80010d <WatchdogState>
 1a8:	14 c0       	rjmp	.+40     	; 0x1d2 <PLC_StandardTask+0x138>
			}
			else if (TON_Watchdog >= 500)		// No signal from RC Receiver for 500 ms
 1aa:	80 91 09 01 	lds	r24, 0x0109	; 0x800109 <TON_Watchdog>
 1ae:	90 91 0a 01 	lds	r25, 0x010A	; 0x80010a <TON_Watchdog+0x1>
 1b2:	a0 91 0b 01 	lds	r26, 0x010B	; 0x80010b <TON_Watchdog+0x2>
 1b6:	b0 91 0c 01 	lds	r27, 0x010C	; 0x80010c <TON_Watchdog+0x3>
 1ba:	84 3f       	cpi	r24, 0xF4	; 244
 1bc:	91 40       	sbci	r25, 0x01	; 1
 1be:	a1 05       	cpc	r26, r1
 1c0:	b1 05       	cpc	r27, r1
 1c2:	38 f0       	brcs	.+14     	; 0x1d2 <PLC_StandardTask+0x138>
			{
				GlbServo1Cnt = ReceiverMin;
 1c4:	82 e3       	ldi	r24, 0x32	; 50
 1c6:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <GlbServo1Cnt>
				GlbServo2Cnt = ReceiverMin;
 1ca:	80 93 29 01 	sts	0x0129, r24	; 0x800129 <GlbServo2Cnt>
				WatchdogState = 0;
 1ce:	10 92 0d 01 	sts	0x010D, r1	; 0x80010d <WatchdogState>
	

	
	

	fCurrentMotorCmd = ((fM * GlbServo2Cnt) + fT) + 0.5;
 1d2:	60 91 29 01 	lds	r22, 0x0129	; 0x800129 <GlbServo2Cnt>
 1d6:	80 90 0f 01 	lds	r8, 0x010F	; 0x80010f <fM>
 1da:	90 90 10 01 	lds	r9, 0x0110	; 0x800110 <fM+0x1>
 1de:	a0 90 11 01 	lds	r10, 0x0111	; 0x800111 <fM+0x2>
 1e2:	b0 90 12 01 	lds	r11, 0x0112	; 0x800112 <fM+0x3>
 1e6:	c0 90 01 01 	lds	r12, 0x0101	; 0x800101 <fT>
 1ea:	d0 90 02 01 	lds	r13, 0x0102	; 0x800102 <fT+0x1>
 1ee:	e0 90 03 01 	lds	r14, 0x0103	; 0x800103 <fT+0x2>
 1f2:	f0 90 04 01 	lds	r15, 0x0104	; 0x800104 <fT+0x3>
	CurrentMotorCmd = fCurrentMotorCmd;
 1f6:	70 e0       	ldi	r23, 0x00	; 0
 1f8:	80 e0       	ldi	r24, 0x00	; 0
 1fa:	90 e0       	ldi	r25, 0x00	; 0
 1fc:	9f d2       	rcall	.+1342   	; 0x73c <__floatsisf>
 1fe:	a5 01       	movw	r20, r10
 200:	94 01       	movw	r18, r8
 202:	28 d3       	rcall	.+1616   	; 0x854 <__mulsf3>
 204:	a7 01       	movw	r20, r14
 206:	96 01       	movw	r18, r12
 208:	07 d2       	rcall	.+1038   	; 0x618 <__addsf3>
 20a:	20 e0       	ldi	r18, 0x00	; 0
 20c:	30 e0       	ldi	r19, 0x00	; 0
 20e:	40 e0       	ldi	r20, 0x00	; 0
 210:	5f e3       	ldi	r21, 0x3F	; 63
 212:	02 d2       	rcall	.+1028   	; 0x618 <__addsf3>
 214:	65 d2       	rcall	.+1226   	; 0x6e0 <__fixunssfsi>
	
	// Hysteresis to avoid jitter
	if (CurrentMotorCmd == CurrentMotorCmdOld -1 )
 216:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <CurrentMotorCmdOld>
 21a:	26 2f       	mov	r18, r22
 21c:	30 e0       	ldi	r19, 0x00	; 0
 21e:	90 e0       	ldi	r25, 0x00	; 0
 220:	01 97       	sbiw	r24, 0x01	; 1
 222:	28 17       	cp	r18, r24
 224:	39 07       	cpc	r19, r25
 226:	19 f4       	brne	.+6      	; 0x22e <PLC_StandardTask+0x194>
	{
		CurrentMotorCmd = CurrentMotorCmdOld;
 228:	60 91 0e 01 	lds	r22, 0x010E	; 0x80010e <CurrentMotorCmdOld>
 22c:	02 c0       	rjmp	.+4      	; 0x232 <PLC_StandardTask+0x198>
	}
	else
	{
		CurrentMotorCmdOld = CurrentMotorCmd;
 22e:	60 93 0e 01 	sts	0x010E, r22	; 0x80010e <CurrentMotorCmdOld>
	}

	// General function state machine
	// FoldOut / FoldIN
	// Motor On / Off
	switch (GenaralFunctionState)
 232:	e0 91 28 01 	lds	r30, 0x0128	; 0x800128 <GenaralFunctionState>
 236:	8e 2f       	mov	r24, r30
 238:	90 e0       	ldi	r25, 0x00	; 0
 23a:	88 30       	cpi	r24, 0x08	; 8
 23c:	91 05       	cpc	r25, r1
 23e:	08 f0       	brcs	.+2      	; 0x242 <PLC_StandardTask+0x1a8>
 240:	ff c0       	rjmp	.+510    	; 0x440 <__LOCK_REGION_LENGTH__+0x40>
 242:	fc 01       	movw	r30, r24
 244:	ec 5c       	subi	r30, 0xCC	; 204
 246:	ff 4f       	sbci	r31, 0xFF	; 255
 248:	68 c3       	rjmp	.+1744   	; 0x91a <__tablejump2__>
	{
		
		case StateOff:
			PWM_Servo1 = ServoMin1;
 24a:	87 e9       	ldi	r24, 0x97	; 151
 24c:	98 e0       	ldi	r25, 0x08	; 8
 24e:	90 93 27 01 	sts	0x0127, r25	; 0x800127 <PWM_Servo1+0x1>
 252:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <PWM_Servo1>
			PWM_Servo2 = ServoMin2;
 256:	80 e1       	ldi	r24, 0x10	; 16
 258:	80 93 13 01 	sts	0x0113, r24	; 0x800113 <PWM_Servo2>
		
			if (GlbServo1Cnt >= ThresholdFoldOut)
 25c:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 260:	81 34       	cpi	r24, 0x41	; 65
 262:	08 f4       	brcc	.+2      	; 0x266 <PLC_StandardTask+0x1cc>
 264:	ef c0       	rjmp	.+478    	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
			{
				GenaralFunctionState = StateFoldOut;
 266:	81 e0       	ldi	r24, 0x01	; 1
 268:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <GenaralFunctionState>
 26c:	eb c0       	rjmp	.+470    	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
			}
			break;
			
		case StateFoldOut:
			PWM_Servo2 = ServoMin2;
 26e:	80 e1       	ldi	r24, 0x10	; 16
 270:	80 93 13 01 	sts	0x0113, r24	; 0x800113 <PWM_Servo2>
			
			PWM_Servo1 += 1;
 274:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <PWM_Servo1>
 278:	90 91 27 01 	lds	r25, 0x0127	; 0x800127 <PWM_Servo1+0x1>
 27c:	01 96       	adiw	r24, 0x01	; 1
 27e:	90 93 27 01 	sts	0x0127, r25	; 0x800127 <PWM_Servo1+0x1>
 282:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <PWM_Servo1>
			if (PWM_Servo1 >= ServoMax1)
 286:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <PWM_Servo1>
 28a:	90 91 27 01 	lds	r25, 0x0127	; 0x800127 <PWM_Servo1+0x1>
 28e:	87 3d       	cpi	r24, 0xD7	; 215
 290:	9e 40       	sbci	r25, 0x0E	; 14
 292:	18 f0       	brcs	.+6      	; 0x29a <PLC_StandardTask+0x200>
			{
				GenaralFunctionState = StateOut;
 294:	82 e0       	ldi	r24, 0x02	; 2
 296:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <GenaralFunctionState>
			}
			
			if (GlbServo1Cnt < ThresholdFoldOut)
 29a:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 29e:	81 34       	cpi	r24, 0x41	; 65
 2a0:	08 f0       	brcs	.+2      	; 0x2a4 <PLC_StandardTask+0x20a>
 2a2:	d0 c0       	rjmp	.+416    	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
			{
				GenaralFunctionState = StateFoldIn;
 2a4:	87 e0       	ldi	r24, 0x07	; 7
 2a6:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <GenaralFunctionState>
 2aa:	cc c0       	rjmp	.+408    	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
			break;
			
			
			
		case StateOut:
			PWM_Servo2 = ServoMin2;
 2ac:	80 e1       	ldi	r24, 0x10	; 16
 2ae:	80 93 13 01 	sts	0x0113, r24	; 0x800113 <PWM_Servo2>
			PWM_Servo1 = ServoMax1;
 2b2:	87 ed       	ldi	r24, 0xD7	; 215
 2b4:	9e e0       	ldi	r25, 0x0E	; 14
 2b6:	90 93 27 01 	sts	0x0127, r25	; 0x800127 <PWM_Servo1+0x1>
 2ba:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <PWM_Servo1>
			
			if (GlbServo1Cnt < ThresholdFoldOut)
 2be:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 2c2:	81 34       	cpi	r24, 0x41	; 65
 2c4:	18 f4       	brcc	.+6      	; 0x2cc <PLC_StandardTask+0x232>
			{
				GenaralFunctionState = StateFoldIn;
 2c6:	87 e0       	ldi	r24, 0x07	; 7
 2c8:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <GenaralFunctionState>
			}


			if (GlbServo1Cnt > ThresholdMotorOn)
 2cc:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 2d0:	80 36       	cpi	r24, 0x60	; 96
 2d2:	08 f4       	brcc	.+2      	; 0x2d6 <PLC_StandardTask+0x23c>
 2d4:	b7 c0       	rjmp	.+366    	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
			{
				GenaralFunctionState = StateRampUpMotor;
 2d6:	83 e0       	ldi	r24, 0x03	; 3
 2d8:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <GenaralFunctionState>
 2dc:	b3 c0       	rjmp	.+358    	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
			break;
		


		case StateRampUpMotor:
			PWM_Servo1 = ServoMax1;
 2de:	87 ed       	ldi	r24, 0xD7	; 215
 2e0:	9e e0       	ldi	r25, 0x0E	; 14
 2e2:	90 93 27 01 	sts	0x0127, r25	; 0x800127 <PWM_Servo1+0x1>
 2e6:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <PWM_Servo1>
			
			TON_PWM_Servo += 1;
 2ea:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <TON_PWM_Servo>
 2ee:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <TON_PWM_Servo+0x1>
 2f2:	a0 91 1b 01 	lds	r26, 0x011B	; 0x80011b <TON_PWM_Servo+0x2>
 2f6:	b0 91 1c 01 	lds	r27, 0x011C	; 0x80011c <TON_PWM_Servo+0x3>
 2fa:	01 96       	adiw	r24, 0x01	; 1
 2fc:	a1 1d       	adc	r26, r1
 2fe:	b1 1d       	adc	r27, r1
 300:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <TON_PWM_Servo>
 304:	90 93 1a 01 	sts	0x011A, r25	; 0x80011a <TON_PWM_Servo+0x1>
 308:	a0 93 1b 01 	sts	0x011B, r26	; 0x80011b <TON_PWM_Servo+0x2>
 30c:	b0 93 1c 01 	sts	0x011C, r27	; 0x80011c <TON_PWM_Servo+0x3>
			if (TON_PWM_Servo >= 20)	// increase PWM every 10 ms
 310:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <TON_PWM_Servo>
 314:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <TON_PWM_Servo+0x1>
 318:	a0 91 1b 01 	lds	r26, 0x011B	; 0x80011b <TON_PWM_Servo+0x2>
 31c:	b0 91 1c 01 	lds	r27, 0x011C	; 0x80011c <TON_PWM_Servo+0x3>
 320:	44 97       	sbiw	r24, 0x14	; 20
 322:	a1 05       	cpc	r26, r1
 324:	b1 05       	cpc	r27, r1
 326:	a0 f0       	brcs	.+40     	; 0x350 <PLC_StandardTask+0x2b6>
			{
				TON_PWM_Servo = 0;
 328:	10 92 19 01 	sts	0x0119, r1	; 0x800119 <TON_PWM_Servo>
 32c:	10 92 1a 01 	sts	0x011A, r1	; 0x80011a <TON_PWM_Servo+0x1>
 330:	10 92 1b 01 	sts	0x011B, r1	; 0x80011b <TON_PWM_Servo+0x2>
 334:	10 92 1c 01 	sts	0x011C, r1	; 0x80011c <TON_PWM_Servo+0x3>
				PWM_Servo2 += 1;
 338:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <PWM_Servo2>
 33c:	8f 5f       	subi	r24, 0xFF	; 255
 33e:	80 93 13 01 	sts	0x0113, r24	; 0x800113 <PWM_Servo2>
				if (PWM_Servo2 >= CurrentMotorCmd)
 342:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <PWM_Servo2>
 346:	86 17       	cp	r24, r22
 348:	18 f0       	brcs	.+6      	; 0x350 <PLC_StandardTask+0x2b6>
				{
					GenaralFunctionState = StateMotorOn;
 34a:	84 e0       	ldi	r24, 0x04	; 4
 34c:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <GenaralFunctionState>
				}
			}
			
			if (GlbServo1Cnt < ThresholdMotorOn)
 350:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 354:	8f 35       	cpi	r24, 0x5F	; 95
 356:	08 f0       	brcs	.+2      	; 0x35a <PLC_StandardTask+0x2c0>
 358:	75 c0       	rjmp	.+234    	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
			{
				GenaralFunctionState = StateOut;
 35a:	82 e0       	ldi	r24, 0x02	; 2
 35c:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <GenaralFunctionState>
 360:	71 c0       	rjmp	.+226    	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
			}
			break;
			
			
		case StateMotorOn:
			PWM_Servo1 = ServoMax1;
 362:	87 ed       	ldi	r24, 0xD7	; 215
 364:	9e e0       	ldi	r25, 0x0E	; 14
 366:	90 93 27 01 	sts	0x0127, r25	; 0x800127 <PWM_Servo1+0x1>
 36a:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <PWM_Servo1>
			PWM_Servo2 = CurrentMotorCmd;
 36e:	60 93 13 01 	sts	0x0113, r22	; 0x800113 <PWM_Servo2>
			
			if (GlbServo1Cnt < ThresholdMotorOn)
 372:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 376:	8f 35       	cpi	r24, 0x5F	; 95
 378:	08 f0       	brcs	.+2      	; 0x37c <PLC_StandardTask+0x2e2>
 37a:	64 c0       	rjmp	.+200    	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
			{
				GenaralFunctionState = StateRampDownMotor;
 37c:	85 e0       	ldi	r24, 0x05	; 5
 37e:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <GenaralFunctionState>
 382:	60 c0       	rjmp	.+192    	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
		
		
		break;

		case StateRampDownMotor:
			PWM_Servo1 = ServoMax1;
 384:	87 ed       	ldi	r24, 0xD7	; 215
 386:	9e e0       	ldi	r25, 0x0E	; 14
 388:	90 93 27 01 	sts	0x0127, r25	; 0x800127 <PWM_Servo1+0x1>
 38c:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <PWM_Servo1>
			
			TON_PWM_Servo += 1;
 390:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <TON_PWM_Servo>
 394:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <TON_PWM_Servo+0x1>
 398:	a0 91 1b 01 	lds	r26, 0x011B	; 0x80011b <TON_PWM_Servo+0x2>
 39c:	b0 91 1c 01 	lds	r27, 0x011C	; 0x80011c <TON_PWM_Servo+0x3>
 3a0:	01 96       	adiw	r24, 0x01	; 1
 3a2:	a1 1d       	adc	r26, r1
 3a4:	b1 1d       	adc	r27, r1
 3a6:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <TON_PWM_Servo>
 3aa:	90 93 1a 01 	sts	0x011A, r25	; 0x80011a <TON_PWM_Servo+0x1>
 3ae:	a0 93 1b 01 	sts	0x011B, r26	; 0x80011b <TON_PWM_Servo+0x2>
 3b2:	b0 93 1c 01 	sts	0x011C, r27	; 0x80011c <TON_PWM_Servo+0x3>
			if (TON_PWM_Servo >= 20)	// increase PWM every 10 ms
 3b6:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <TON_PWM_Servo>
 3ba:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <TON_PWM_Servo+0x1>
 3be:	a0 91 1b 01 	lds	r26, 0x011B	; 0x80011b <TON_PWM_Servo+0x2>
 3c2:	b0 91 1c 01 	lds	r27, 0x011C	; 0x80011c <TON_PWM_Servo+0x3>
 3c6:	44 97       	sbiw	r24, 0x14	; 20
 3c8:	a1 05       	cpc	r26, r1
 3ca:	b1 05       	cpc	r27, r1
 3cc:	a0 f0       	brcs	.+40     	; 0x3f6 <PLC_StandardTask+0x35c>
			{
				TON_PWM_Servo = 0;
 3ce:	10 92 19 01 	sts	0x0119, r1	; 0x800119 <TON_PWM_Servo>
 3d2:	10 92 1a 01 	sts	0x011A, r1	; 0x80011a <TON_PWM_Servo+0x1>
 3d6:	10 92 1b 01 	sts	0x011B, r1	; 0x80011b <TON_PWM_Servo+0x2>
 3da:	10 92 1c 01 	sts	0x011C, r1	; 0x80011c <TON_PWM_Servo+0x3>
				PWM_Servo2 -= 1;
 3de:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <PWM_Servo2>
 3e2:	81 50       	subi	r24, 0x01	; 1
 3e4:	80 93 13 01 	sts	0x0113, r24	; 0x800113 <PWM_Servo2>
				if (PWM_Servo2 <= ServoMin2)
 3e8:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <PWM_Servo2>
 3ec:	81 31       	cpi	r24, 0x11	; 17
 3ee:	18 f4       	brcc	.+6      	; 0x3f6 <PLC_StandardTask+0x35c>
				{
					GenaralFunctionState = StateFoldIn;
 3f0:	87 e0       	ldi	r24, 0x07	; 7
 3f2:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <GenaralFunctionState>
				}
			}
			
			if (GlbServo1Cnt > ThresholdMotorOn)
 3f6:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 3fa:	80 36       	cpi	r24, 0x60	; 96
 3fc:	18 f1       	brcs	.+70     	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
			{
				GenaralFunctionState = StateRampUpMotor;
 3fe:	83 e0       	ldi	r24, 0x03	; 3
 400:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <GenaralFunctionState>
 404:	1f c0       	rjmp	.+62     	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
			}
			break;

		case StateFoldIn:
			PWM_Servo2 = ServoMin2;
 406:	80 e1       	ldi	r24, 0x10	; 16
 408:	80 93 13 01 	sts	0x0113, r24	; 0x800113 <PWM_Servo2>

			PWM_Servo1 -= 1;
 40c:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <PWM_Servo1>
 410:	90 91 27 01 	lds	r25, 0x0127	; 0x800127 <PWM_Servo1+0x1>
 414:	01 97       	sbiw	r24, 0x01	; 1
 416:	90 93 27 01 	sts	0x0127, r25	; 0x800127 <PWM_Servo1+0x1>
 41a:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <PWM_Servo1>
			if (PWM_Servo1 <= ServoMin1)
 41e:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <PWM_Servo1>
 422:	90 91 27 01 	lds	r25, 0x0127	; 0x800127 <PWM_Servo1+0x1>
 426:	88 39       	cpi	r24, 0x98	; 152
 428:	98 40       	sbci	r25, 0x08	; 8
 42a:	10 f4       	brcc	.+4      	; 0x430 <__LOCK_REGION_LENGTH__+0x30>
			{
				GenaralFunctionState = StateOff;
 42c:	10 92 28 01 	sts	0x0128, r1	; 0x800128 <GenaralFunctionState>
			}
			
			if (GlbServo1Cnt > ThresholdFoldOut)
 430:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <GlbServo1Cnt>
 434:	82 34       	cpi	r24, 0x42	; 66
 436:	30 f0       	brcs	.+12     	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
			{
				GenaralFunctionState = StateFoldOut;
 438:	81 e0       	ldi	r24, 0x01	; 1
 43a:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <GenaralFunctionState>
 43e:	02 c0       	rjmp	.+4      	; 0x444 <__LOCK_REGION_LENGTH__+0x44>

			break;
		break;
		
		default:
			GenaralFunctionState = StateOff;
 440:	10 92 28 01 	sts	0x0128, r1	; 0x800128 <GenaralFunctionState>
	}
	
	


	OCR1B = PWM_Servo1;
 444:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <PWM_Servo1>
 448:	90 91 27 01 	lds	r25, 0x0127	; 0x800127 <PWM_Servo1+0x1>
 44c:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7e008b>
 450:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7e008a>
	OCR2A = PWM_Servo2;
 454:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <PWM_Servo2>
 458:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7e00b3>

}
 45c:	ff 90       	pop	r15
 45e:	ef 90       	pop	r14
 460:	df 90       	pop	r13
 462:	cf 90       	pop	r12
 464:	bf 90       	pop	r11
 466:	af 90       	pop	r10
 468:	9f 90       	pop	r9
 46a:	8f 90       	pop	r8
 46c:	08 95       	ret

0000046e <InitPLC>:
void InitPLC (void);
void InitPLC (void)
{
	// Port B as Input			-> PB0 Input Servo 1 signal
	// Port PB5 as Output		-> Life Ticker
	DDRB |= (1 << PINB5);
 46e:	25 9a       	sbi	0x04, 5	; 4

	// Port PD5 as Output		-> check Servo 1 signal
	// Port PD7 as Output		-> Indicator "time exceeds"
	DDRD |= (1 << PIND7) | (1 << PIND5);
 470:	8a b1       	in	r24, 0x0a	; 10
 472:	80 6a       	ori	r24, 0xA0	; 160
 474:	8a b9       	out	0x0a, r24	; 10
	//    WGM13,WGM12,WGM10,WGM11,WGM10 = 1,1,1,1    heiﬂt Fast PWM 16-Bit
	//    Es von 0 bis OCR1A gez‰hlt. -> OCR1A = 0x7FFF
	//    COM1B1,COM1B0 = 1,0  heiﬂt Clear OC1B on compare match, set OC1B at BOTTOM (Non-inverting mode)
	//    CS12,CS11,CS10 = 0,1,0      heiﬂt clk/8 (From prescaler)
	//    Mode 15: Beschreibung: ATmega328_p data sheet.pdf Seite -176-
	TCCR1A = ((1 << COM1B1) | (1 << WGM11) | (1 << WGM10) );
 476:	83 e2       	ldi	r24, 0x23	; 35
 478:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7e0080>
	TCCR1B = (( 1 << WGM13) | ( 1<< WGM12) | (1 << CS11));
 47c:	8a e1       	ldi	r24, 0x1A	; 26
 47e:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7e0081>
	OCR1A = 0x7FFF;
 482:	8f ef       	ldi	r24, 0xFF	; 255
 484:	9f e7       	ldi	r25, 0x7F	; 127
 486:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7e0089>
 48a:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7e0088>


	// Port  PB2(OC1A) as Output	-> Servo 1
	DDRB |= (1 << PINB2);
 48e:	22 9a       	sbi	0x04, 2	; 4
	// es gibt zwei TC1 Control Register: TCCR2A und TCCR2B
	//    WGM22,WGM21,WGM20 = 0,1,1    heiﬂt Fast PWM 8-Bit
	//    COM2A1,COM2A0 = 1,0  heiﬂt Clear OC2A on compare match, set OC2A at BOTTOM (Non-inverting mode)
	//    CS22,CS21,CS20 = 1,1,1      heiﬂt clk/1024 (From prescaler)
	//    Mode 3: Beschreibung: ATmega328_p data sheet.pdf Seite -206-
	TCCR2A |= ((1 << COM2A1) | (1 << WGM21) | (1 << WGM20) );
 490:	e0 eb       	ldi	r30, 0xB0	; 176
 492:	f0 e0       	ldi	r31, 0x00	; 0
 494:	80 81       	ld	r24, Z
 496:	83 68       	ori	r24, 0x83	; 131
 498:	80 83       	st	Z, r24
	TCCR2B |= ((1 << CS22) | (1 << CS21) | (1 << CS20));
 49a:	e1 eb       	ldi	r30, 0xB1	; 177
 49c:	f0 e0       	ldi	r31, 0x00	; 0
 49e:	80 81       	ld	r24, Z
 4a0:	87 60       	ori	r24, 0x07	; 7
 4a2:	80 83       	st	Z, r24


void CalcScaling(float fReceiverMin, float fReceiverMax, float fServoMin, float fServoMax);
void CalcScaling(float fReceiverMin, float fReceiverMax, float fServoMin, float fServoMax)
{
	fM = (fServoMax - fServoMin) / (fReceiverMax - fReceiverMin);
 4a4:	8d ec       	ldi	r24, 0xCD	; 205
 4a6:	9c ec       	ldi	r25, 0xCC	; 204
 4a8:	ac e4       	ldi	r26, 0x4C	; 76
 4aa:	be e3       	ldi	r27, 0x3E	; 62
 4ac:	80 93 0f 01 	sts	0x010F, r24	; 0x80010f <fM>
 4b0:	90 93 10 01 	sts	0x0110, r25	; 0x800110 <fM+0x1>
 4b4:	a0 93 11 01 	sts	0x0111, r26	; 0x800111 <fM+0x2>
 4b8:	b0 93 12 01 	sts	0x0112, r27	; 0x800112 <fM+0x3>
	fT = fServoMax- (fM * fReceiverMax);
 4bc:	60 91 0f 01 	lds	r22, 0x010F	; 0x80010f <fM>
 4c0:	70 91 10 01 	lds	r23, 0x0110	; 0x800110 <fM+0x1>
 4c4:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <fM+0x2>
 4c8:	90 91 12 01 	lds	r25, 0x0112	; 0x800112 <fM+0x3>
 4cc:	20 e0       	ldi	r18, 0x00	; 0
 4ce:	30 e0       	ldi	r19, 0x00	; 0
 4d0:	4c ed       	ldi	r20, 0xDC	; 220
 4d2:	52 e4       	ldi	r21, 0x42	; 66
 4d4:	bf d1       	rcall	.+894    	; 0x854 <__mulsf3>
 4d6:	9b 01       	movw	r18, r22
 4d8:	ac 01       	movw	r20, r24
 4da:	60 e0       	ldi	r22, 0x00	; 0
 4dc:	70 e0       	ldi	r23, 0x00	; 0
 4de:	80 ee       	ldi	r24, 0xE0	; 224
 4e0:	91 e4       	ldi	r25, 0x41	; 65
 4e2:	99 d0       	rcall	.+306    	; 0x616 <__subsf3>
 4e4:	60 93 01 01 	sts	0x0101, r22	; 0x800101 <fT>
 4e8:	70 93 02 01 	sts	0x0102, r23	; 0x800102 <fT+0x1>
 4ec:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <fT+0x2>
 4f0:	90 93 04 01 	sts	0x0104, r25	; 0x800104 <fT+0x3>
 4f4:	08 95       	ret

000004f6 <PLC_FastTask>:
void PLC_FastTask (void)
{


	// State machine "Read Pulse Width From RC Receiver Channel 1"
	switch (Servo1State)
 4f6:	80 91 2f 01 	lds	r24, 0x012F	; 0x80012f <Servo1State>
 4fa:	88 23       	and	r24, r24
 4fc:	19 f0       	breq	.+6      	; 0x504 <PLC_FastTask+0xe>
 4fe:	8a 30       	cpi	r24, 0x0A	; 10
 500:	49 f0       	breq	.+18     	; 0x514 <PLC_FastTask+0x1e>
 502:	19 c0       	rjmp	.+50     	; 0x536 <PLC_FastTask+0x40>
	{
		case 0:
		//Servo1_LED_OFF();
		if ((PIND & 0x04) > 0)
 504:	4a 9b       	sbis	0x09, 2	; 9
 506:	17 c0       	rjmp	.+46     	; 0x536 <PLC_FastTask+0x40>
		{
			Servo1cnt = 0;
 508:	10 92 2c 01 	sts	0x012C, r1	; 0x80012c <Servo1cnt>
			Servo1State = 10;
 50c:	8a e0       	ldi	r24, 0x0A	; 10
 50e:	80 93 2f 01 	sts	0x012F, r24	; 0x80012f <Servo1State>
 512:	11 c0       	rjmp	.+34     	; 0x536 <PLC_FastTask+0x40>
		}
		break;

		case 10:
		//Servo1_LED_ON();
		if  ((PIND & 0x04) == 0)
 514:	4a 99       	sbic	0x09, 2	; 9
 516:	0a c0       	rjmp	.+20     	; 0x52c <PLC_FastTask+0x36>
		{ 
			GlbServo1Cnt = Servo1cnt;
 518:	80 91 2c 01 	lds	r24, 0x012C	; 0x80012c <Servo1cnt>
 51c:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <GlbServo1Cnt>
			Watchdog1 = 1;
 520:	81 e0       	ldi	r24, 0x01	; 1
 522:	80 93 2b 01 	sts	0x012B, r24	; 0x80012b <Watchdog1>
			Servo1State = 0;
 526:	10 92 2f 01 	sts	0x012F, r1	; 0x80012f <Servo1State>
 52a:	05 c0       	rjmp	.+10     	; 0x536 <PLC_FastTask+0x40>
		}
		else
		{
			Servo1cnt += 1;
 52c:	80 91 2c 01 	lds	r24, 0x012C	; 0x80012c <Servo1cnt>
 530:	8f 5f       	subi	r24, 0xFF	; 255
 532:	80 93 2c 01 	sts	0x012C, r24	; 0x80012c <Servo1cnt>
		break;
	}
	

	// State machine "Read Pulse Width From RC Receiver Channel 2"
	switch (Servo2State)
 536:	80 91 2e 01 	lds	r24, 0x012E	; 0x80012e <Servo2State>
 53a:	88 23       	and	r24, r24
 53c:	19 f0       	breq	.+6      	; 0x544 <PLC_FastTask+0x4e>
 53e:	8a 30       	cpi	r24, 0x0A	; 10
 540:	51 f0       	breq	.+20     	; 0x556 <PLC_FastTask+0x60>
 542:	08 95       	ret
	{
		case 0:
		Servo1_LED_OFF();
 544:	5d 98       	cbi	0x0b, 5	; 11
		if ((PIND & 0x10) > 0)
 546:	4c 9b       	sbis	0x09, 4	; 9
 548:	18 c0       	rjmp	.+48     	; 0x57a <PLC_FastTask+0x84>
		{
			Servo2cnt = 0;
 54a:	10 92 2d 01 	sts	0x012D, r1	; 0x80012d <Servo2cnt>
			Servo2State = 10;
 54e:	8a e0       	ldi	r24, 0x0A	; 10
 550:	80 93 2e 01 	sts	0x012E, r24	; 0x80012e <Servo2State>
 554:	08 95       	ret
		}
		break;

		case 10:
		Servo1_LED_ON();
 556:	5d 9a       	sbi	0x0b, 5	; 11
		if  ((PIND & 0x10) == 0)
 558:	4c 99       	sbic	0x09, 4	; 9
 55a:	0a c0       	rjmp	.+20     	; 0x570 <PLC_FastTask+0x7a>
		{
			GlbServo2Cnt = Servo2cnt;
 55c:	80 91 2d 01 	lds	r24, 0x012D	; 0x80012d <Servo2cnt>
 560:	80 93 29 01 	sts	0x0129, r24	; 0x800129 <GlbServo2Cnt>
			Watchdog2 = 1;
 564:	81 e0       	ldi	r24, 0x01	; 1
 566:	80 93 2a 01 	sts	0x012A, r24	; 0x80012a <Watchdog2>
			Servo2State = 0;
 56a:	10 92 2e 01 	sts	0x012E, r1	; 0x80012e <Servo2State>
 56e:	08 95       	ret
		}
		else
		{
			Servo2cnt += 1;
 570:	80 91 2d 01 	lds	r24, 0x012D	; 0x80012d <Servo2cnt>
 574:	8f 5f       	subi	r24, 0xFF	; 255
 576:	80 93 2d 01 	sts	0x012D, r24	; 0x80012d <Servo2cnt>
 57a:	08 95       	ret

0000057c <InitInterrupt>:
void InitInterrupt(void);
void InitInterrupt(void)
{
	//Timer 0 as PLC clock
	// Init PLC clock
	TCCR0A |= (1 << WGM01) | (1 << COM0A0);	// CTC-Mode, Signal output at PD6
 57c:	84 b5       	in	r24, 0x24	; 36
 57e:	82 64       	ori	r24, 0x42	; 66
 580:	84 bd       	out	0x24, r24	; 36
	TCCR0B |= (1 << CS01);					// CS02,CS01,CS00 = 0,1,0  Prescaler 8, Frequenz = 16MHz/8/OCR0A=160  => 100 kHz  
 582:	85 b5       	in	r24, 0x25	; 37
 584:	82 60       	ori	r24, 0x02	; 2
 586:	85 bd       	out	0x25, r24	; 37
	TIMSK0 |= (1 << OCIE0A);					// Interrupt, wenn compare A ist
 588:	ee e6       	ldi	r30, 0x6E	; 110
 58a:	f0 e0       	ldi	r31, 0x00	; 0
 58c:	80 81       	ld	r24, Z
 58e:	82 60       	ori	r24, 0x02	; 2
 590:	80 83       	st	Z, r24
	OCR0A = 39;								// Timer0 z‰hlt von 0 bis OCR0A und lˆst dann einen Interrupt aus
 592:	87 e2       	ldi	r24, 0x27	; 39
 594:	87 bd       	out	0x27, r24	; 39
	// f(PD6) = f(clk) / (2 * N *(1 + OCR0A))
	// f(PD6) = 16MHz / (2 * 8 *(1 + 39)) = 25 kHz
	// ==> PLC clock = 50 kHz
	*/

	sei();	
 596:	78 94       	sei
 598:	08 95       	ret

0000059a <main>:
}


int main (void)
{
	InitPLC();
 59a:	69 df       	rcall	.-302    	; 0x46e <InitPLC>
	InitInterrupt();
 59c:	ef df       	rcall	.-34     	; 0x57c <InitInterrupt>
 59e:	80 91 30 01 	lds	r24, 0x0130	; 0x800130 <StandardTaskTrigger>
	
	while(1) 
	{
		if (StandardTaskTrigger == 1)
 5a2:	81 30       	cpi	r24, 0x01	; 1
 5a4:	e1 f7       	brne	.-8      	; 0x59e <main+0x4>
 5a6:	10 92 30 01 	sts	0x0130, r1	; 0x800130 <StandardTaskTrigger>
		{		
			StandardTaskTrigger = 0;
			PLC_StandardTask();
 5aa:	77 dd       	rcall	.-1298   	; 0x9a <PLC_StandardTask>
 5ac:	f8 cf       	rjmp	.-16     	; 0x59e <main+0x4>

000005ae <__vector_14>:
 5ae:	1f 92       	push	r1
ISR(TIMER0_COMPA_vect)	//Timer 0 as PLC clock

/*
ISR(TIMER1_COMPA_vect)	//Timer 1 as PLC clock
*/
{	LED_ON();				// Led checks "time exceeds"
 5b0:	0f 92       	push	r0
 5b2:	0f b6       	in	r0, 0x3f	; 63
 5b4:	0f 92       	push	r0
 5b6:	11 24       	eor	r1, r1
 5b8:	2f 93       	push	r18
 5ba:	3f 93       	push	r19
 5bc:	4f 93       	push	r20
 5be:	5f 93       	push	r21
 5c0:	6f 93       	push	r22
 5c2:	7f 93       	push	r23
 5c4:	8f 93       	push	r24
 5c6:	9f 93       	push	r25
 5c8:	af 93       	push	r26
 5ca:	bf 93       	push	r27
 5cc:	ef 93       	push	r30
 5ce:	ff 93       	push	r31
 5d0:	5f 9a       	sbi	0x0b, 7	; 11
	
	if (StandardTaskCnt >= 50)		// 50 x Fast Task. 1 x Standard task
 5d2:	80 91 31 01 	lds	r24, 0x0131	; 0x800131 <StandardTaskCnt>
 5d6:	82 33       	cpi	r24, 0x32	; 50
 5d8:	30 f0       	brcs	.+12     	; 0x5e6 <__vector_14+0x38>
	{
		StandardTaskTrigger = 1;
 5da:	81 e0       	ldi	r24, 0x01	; 1
 5dc:	80 93 30 01 	sts	0x0130, r24	; 0x800130 <StandardTaskTrigger>
		StandardTaskCnt = 0;
 5e0:	10 92 31 01 	sts	0x0131, r1	; 0x800131 <StandardTaskCnt>
 5e4:	05 c0       	rjmp	.+10     	; 0x5f0 <__vector_14+0x42>
	} 
	else
	{
		StandardTaskCnt += 1;
 5e6:	80 91 31 01 	lds	r24, 0x0131	; 0x800131 <StandardTaskCnt>
 5ea:	8f 5f       	subi	r24, 0xFF	; 255
 5ec:	80 93 31 01 	sts	0x0131, r24	; 0x800131 <StandardTaskCnt>
	}
	
	PLC_FastTask();
 5f0:	82 df       	rcall	.-252    	; 0x4f6 <PLC_FastTask>
	
	LED_OFF();				// Led checks "time exceeds"
 5f2:	5f 98       	cbi	0x0b, 7	; 11
}
 5f4:	ff 91       	pop	r31
 5f6:	ef 91       	pop	r30
 5f8:	bf 91       	pop	r27
 5fa:	af 91       	pop	r26
 5fc:	9f 91       	pop	r25
 5fe:	8f 91       	pop	r24
 600:	7f 91       	pop	r23
 602:	6f 91       	pop	r22
 604:	5f 91       	pop	r21
 606:	4f 91       	pop	r20
 608:	3f 91       	pop	r19
 60a:	2f 91       	pop	r18
 60c:	0f 90       	pop	r0
 60e:	0f be       	out	0x3f, r0	; 63
 610:	0f 90       	pop	r0
 612:	1f 90       	pop	r1
 614:	18 95       	reti

00000616 <__subsf3>:
 616:	50 58       	subi	r21, 0x80	; 128

00000618 <__addsf3>:
 618:	bb 27       	eor	r27, r27
 61a:	aa 27       	eor	r26, r26
 61c:	0e d0       	rcall	.+28     	; 0x63a <__addsf3x>
 61e:	e0 c0       	rjmp	.+448    	; 0x7e0 <__fp_round>
 620:	d1 d0       	rcall	.+418    	; 0x7c4 <__fp_pscA>
 622:	30 f0       	brcs	.+12     	; 0x630 <__addsf3+0x18>
 624:	d6 d0       	rcall	.+428    	; 0x7d2 <__fp_pscB>
 626:	20 f0       	brcs	.+8      	; 0x630 <__addsf3+0x18>
 628:	31 f4       	brne	.+12     	; 0x636 <__addsf3+0x1e>
 62a:	9f 3f       	cpi	r25, 0xFF	; 255
 62c:	11 f4       	brne	.+4      	; 0x632 <__addsf3+0x1a>
 62e:	1e f4       	brtc	.+6      	; 0x636 <__addsf3+0x1e>
 630:	c6 c0       	rjmp	.+396    	; 0x7be <__fp_nan>
 632:	0e f4       	brtc	.+2      	; 0x636 <__addsf3+0x1e>
 634:	e0 95       	com	r30
 636:	e7 fb       	bst	r30, 7
 638:	bc c0       	rjmp	.+376    	; 0x7b2 <__fp_inf>

0000063a <__addsf3x>:
 63a:	e9 2f       	mov	r30, r25
 63c:	e2 d0       	rcall	.+452    	; 0x802 <__fp_split3>
 63e:	80 f3       	brcs	.-32     	; 0x620 <__addsf3+0x8>
 640:	ba 17       	cp	r27, r26
 642:	62 07       	cpc	r22, r18
 644:	73 07       	cpc	r23, r19
 646:	84 07       	cpc	r24, r20
 648:	95 07       	cpc	r25, r21
 64a:	18 f0       	brcs	.+6      	; 0x652 <__addsf3x+0x18>
 64c:	71 f4       	brne	.+28     	; 0x66a <__addsf3x+0x30>
 64e:	9e f5       	brtc	.+102    	; 0x6b6 <__addsf3x+0x7c>
 650:	fa c0       	rjmp	.+500    	; 0x846 <__fp_zero>
 652:	0e f4       	brtc	.+2      	; 0x656 <__addsf3x+0x1c>
 654:	e0 95       	com	r30
 656:	0b 2e       	mov	r0, r27
 658:	ba 2f       	mov	r27, r26
 65a:	a0 2d       	mov	r26, r0
 65c:	0b 01       	movw	r0, r22
 65e:	b9 01       	movw	r22, r18
 660:	90 01       	movw	r18, r0
 662:	0c 01       	movw	r0, r24
 664:	ca 01       	movw	r24, r20
 666:	a0 01       	movw	r20, r0
 668:	11 24       	eor	r1, r1
 66a:	ff 27       	eor	r31, r31
 66c:	59 1b       	sub	r21, r25
 66e:	99 f0       	breq	.+38     	; 0x696 <__addsf3x+0x5c>
 670:	59 3f       	cpi	r21, 0xF9	; 249
 672:	50 f4       	brcc	.+20     	; 0x688 <__addsf3x+0x4e>
 674:	50 3e       	cpi	r21, 0xE0	; 224
 676:	68 f1       	brcs	.+90     	; 0x6d2 <__addsf3x+0x98>
 678:	1a 16       	cp	r1, r26
 67a:	f0 40       	sbci	r31, 0x00	; 0
 67c:	a2 2f       	mov	r26, r18
 67e:	23 2f       	mov	r18, r19
 680:	34 2f       	mov	r19, r20
 682:	44 27       	eor	r20, r20
 684:	58 5f       	subi	r21, 0xF8	; 248
 686:	f3 cf       	rjmp	.-26     	; 0x66e <__addsf3x+0x34>
 688:	46 95       	lsr	r20
 68a:	37 95       	ror	r19
 68c:	27 95       	ror	r18
 68e:	a7 95       	ror	r26
 690:	f0 40       	sbci	r31, 0x00	; 0
 692:	53 95       	inc	r21
 694:	c9 f7       	brne	.-14     	; 0x688 <__addsf3x+0x4e>
 696:	7e f4       	brtc	.+30     	; 0x6b6 <__addsf3x+0x7c>
 698:	1f 16       	cp	r1, r31
 69a:	ba 0b       	sbc	r27, r26
 69c:	62 0b       	sbc	r22, r18
 69e:	73 0b       	sbc	r23, r19
 6a0:	84 0b       	sbc	r24, r20
 6a2:	ba f0       	brmi	.+46     	; 0x6d2 <__addsf3x+0x98>
 6a4:	91 50       	subi	r25, 0x01	; 1
 6a6:	a1 f0       	breq	.+40     	; 0x6d0 <__addsf3x+0x96>
 6a8:	ff 0f       	add	r31, r31
 6aa:	bb 1f       	adc	r27, r27
 6ac:	66 1f       	adc	r22, r22
 6ae:	77 1f       	adc	r23, r23
 6b0:	88 1f       	adc	r24, r24
 6b2:	c2 f7       	brpl	.-16     	; 0x6a4 <__addsf3x+0x6a>
 6b4:	0e c0       	rjmp	.+28     	; 0x6d2 <__addsf3x+0x98>
 6b6:	ba 0f       	add	r27, r26
 6b8:	62 1f       	adc	r22, r18
 6ba:	73 1f       	adc	r23, r19
 6bc:	84 1f       	adc	r24, r20
 6be:	48 f4       	brcc	.+18     	; 0x6d2 <__addsf3x+0x98>
 6c0:	87 95       	ror	r24
 6c2:	77 95       	ror	r23
 6c4:	67 95       	ror	r22
 6c6:	b7 95       	ror	r27
 6c8:	f7 95       	ror	r31
 6ca:	9e 3f       	cpi	r25, 0xFE	; 254
 6cc:	08 f0       	brcs	.+2      	; 0x6d0 <__addsf3x+0x96>
 6ce:	b3 cf       	rjmp	.-154    	; 0x636 <__addsf3+0x1e>
 6d0:	93 95       	inc	r25
 6d2:	88 0f       	add	r24, r24
 6d4:	08 f0       	brcs	.+2      	; 0x6d8 <__addsf3x+0x9e>
 6d6:	99 27       	eor	r25, r25
 6d8:	ee 0f       	add	r30, r30
 6da:	97 95       	ror	r25
 6dc:	87 95       	ror	r24
 6de:	08 95       	ret

000006e0 <__fixunssfsi>:
 6e0:	98 d0       	rcall	.+304    	; 0x812 <__fp_splitA>
 6e2:	88 f0       	brcs	.+34     	; 0x706 <__fixunssfsi+0x26>
 6e4:	9f 57       	subi	r25, 0x7F	; 127
 6e6:	90 f0       	brcs	.+36     	; 0x70c <__fixunssfsi+0x2c>
 6e8:	b9 2f       	mov	r27, r25
 6ea:	99 27       	eor	r25, r25
 6ec:	b7 51       	subi	r27, 0x17	; 23
 6ee:	a0 f0       	brcs	.+40     	; 0x718 <__fixunssfsi+0x38>
 6f0:	d1 f0       	breq	.+52     	; 0x726 <__fixunssfsi+0x46>
 6f2:	66 0f       	add	r22, r22
 6f4:	77 1f       	adc	r23, r23
 6f6:	88 1f       	adc	r24, r24
 6f8:	99 1f       	adc	r25, r25
 6fa:	1a f0       	brmi	.+6      	; 0x702 <__fixunssfsi+0x22>
 6fc:	ba 95       	dec	r27
 6fe:	c9 f7       	brne	.-14     	; 0x6f2 <__fixunssfsi+0x12>
 700:	12 c0       	rjmp	.+36     	; 0x726 <__fixunssfsi+0x46>
 702:	b1 30       	cpi	r27, 0x01	; 1
 704:	81 f0       	breq	.+32     	; 0x726 <__fixunssfsi+0x46>
 706:	9f d0       	rcall	.+318    	; 0x846 <__fp_zero>
 708:	b1 e0       	ldi	r27, 0x01	; 1
 70a:	08 95       	ret
 70c:	9c c0       	rjmp	.+312    	; 0x846 <__fp_zero>
 70e:	67 2f       	mov	r22, r23
 710:	78 2f       	mov	r23, r24
 712:	88 27       	eor	r24, r24
 714:	b8 5f       	subi	r27, 0xF8	; 248
 716:	39 f0       	breq	.+14     	; 0x726 <__fixunssfsi+0x46>
 718:	b9 3f       	cpi	r27, 0xF9	; 249
 71a:	cc f3       	brlt	.-14     	; 0x70e <__fixunssfsi+0x2e>
 71c:	86 95       	lsr	r24
 71e:	77 95       	ror	r23
 720:	67 95       	ror	r22
 722:	b3 95       	inc	r27
 724:	d9 f7       	brne	.-10     	; 0x71c <__fixunssfsi+0x3c>
 726:	3e f4       	brtc	.+14     	; 0x736 <__fixunssfsi+0x56>
 728:	90 95       	com	r25
 72a:	80 95       	com	r24
 72c:	70 95       	com	r23
 72e:	61 95       	neg	r22
 730:	7f 4f       	sbci	r23, 0xFF	; 255
 732:	8f 4f       	sbci	r24, 0xFF	; 255
 734:	9f 4f       	sbci	r25, 0xFF	; 255
 736:	08 95       	ret

00000738 <__floatunsisf>:
 738:	e8 94       	clt
 73a:	09 c0       	rjmp	.+18     	; 0x74e <__floatsisf+0x12>

0000073c <__floatsisf>:
 73c:	97 fb       	bst	r25, 7
 73e:	3e f4       	brtc	.+14     	; 0x74e <__floatsisf+0x12>
 740:	90 95       	com	r25
 742:	80 95       	com	r24
 744:	70 95       	com	r23
 746:	61 95       	neg	r22
 748:	7f 4f       	sbci	r23, 0xFF	; 255
 74a:	8f 4f       	sbci	r24, 0xFF	; 255
 74c:	9f 4f       	sbci	r25, 0xFF	; 255
 74e:	99 23       	and	r25, r25
 750:	a9 f0       	breq	.+42     	; 0x77c <__floatsisf+0x40>
 752:	f9 2f       	mov	r31, r25
 754:	96 e9       	ldi	r25, 0x96	; 150
 756:	bb 27       	eor	r27, r27
 758:	93 95       	inc	r25
 75a:	f6 95       	lsr	r31
 75c:	87 95       	ror	r24
 75e:	77 95       	ror	r23
 760:	67 95       	ror	r22
 762:	b7 95       	ror	r27
 764:	f1 11       	cpse	r31, r1
 766:	f8 cf       	rjmp	.-16     	; 0x758 <__floatsisf+0x1c>
 768:	fa f4       	brpl	.+62     	; 0x7a8 <__floatsisf+0x6c>
 76a:	bb 0f       	add	r27, r27
 76c:	11 f4       	brne	.+4      	; 0x772 <__floatsisf+0x36>
 76e:	60 ff       	sbrs	r22, 0
 770:	1b c0       	rjmp	.+54     	; 0x7a8 <__floatsisf+0x6c>
 772:	6f 5f       	subi	r22, 0xFF	; 255
 774:	7f 4f       	sbci	r23, 0xFF	; 255
 776:	8f 4f       	sbci	r24, 0xFF	; 255
 778:	9f 4f       	sbci	r25, 0xFF	; 255
 77a:	16 c0       	rjmp	.+44     	; 0x7a8 <__floatsisf+0x6c>
 77c:	88 23       	and	r24, r24
 77e:	11 f0       	breq	.+4      	; 0x784 <__floatsisf+0x48>
 780:	96 e9       	ldi	r25, 0x96	; 150
 782:	11 c0       	rjmp	.+34     	; 0x7a6 <__floatsisf+0x6a>
 784:	77 23       	and	r23, r23
 786:	21 f0       	breq	.+8      	; 0x790 <__floatsisf+0x54>
 788:	9e e8       	ldi	r25, 0x8E	; 142
 78a:	87 2f       	mov	r24, r23
 78c:	76 2f       	mov	r23, r22
 78e:	05 c0       	rjmp	.+10     	; 0x79a <__floatsisf+0x5e>
 790:	66 23       	and	r22, r22
 792:	71 f0       	breq	.+28     	; 0x7b0 <__floatsisf+0x74>
 794:	96 e8       	ldi	r25, 0x86	; 134
 796:	86 2f       	mov	r24, r22
 798:	70 e0       	ldi	r23, 0x00	; 0
 79a:	60 e0       	ldi	r22, 0x00	; 0
 79c:	2a f0       	brmi	.+10     	; 0x7a8 <__floatsisf+0x6c>
 79e:	9a 95       	dec	r25
 7a0:	66 0f       	add	r22, r22
 7a2:	77 1f       	adc	r23, r23
 7a4:	88 1f       	adc	r24, r24
 7a6:	da f7       	brpl	.-10     	; 0x79e <__floatsisf+0x62>
 7a8:	88 0f       	add	r24, r24
 7aa:	96 95       	lsr	r25
 7ac:	87 95       	ror	r24
 7ae:	97 f9       	bld	r25, 7
 7b0:	08 95       	ret

000007b2 <__fp_inf>:
 7b2:	97 f9       	bld	r25, 7
 7b4:	9f 67       	ori	r25, 0x7F	; 127
 7b6:	80 e8       	ldi	r24, 0x80	; 128
 7b8:	70 e0       	ldi	r23, 0x00	; 0
 7ba:	60 e0       	ldi	r22, 0x00	; 0
 7bc:	08 95       	ret

000007be <__fp_nan>:
 7be:	9f ef       	ldi	r25, 0xFF	; 255
 7c0:	80 ec       	ldi	r24, 0xC0	; 192
 7c2:	08 95       	ret

000007c4 <__fp_pscA>:
 7c4:	00 24       	eor	r0, r0
 7c6:	0a 94       	dec	r0
 7c8:	16 16       	cp	r1, r22
 7ca:	17 06       	cpc	r1, r23
 7cc:	18 06       	cpc	r1, r24
 7ce:	09 06       	cpc	r0, r25
 7d0:	08 95       	ret

000007d2 <__fp_pscB>:
 7d2:	00 24       	eor	r0, r0
 7d4:	0a 94       	dec	r0
 7d6:	12 16       	cp	r1, r18
 7d8:	13 06       	cpc	r1, r19
 7da:	14 06       	cpc	r1, r20
 7dc:	05 06       	cpc	r0, r21
 7de:	08 95       	ret

000007e0 <__fp_round>:
 7e0:	09 2e       	mov	r0, r25
 7e2:	03 94       	inc	r0
 7e4:	00 0c       	add	r0, r0
 7e6:	11 f4       	brne	.+4      	; 0x7ec <__fp_round+0xc>
 7e8:	88 23       	and	r24, r24
 7ea:	52 f0       	brmi	.+20     	; 0x800 <__fp_round+0x20>
 7ec:	bb 0f       	add	r27, r27
 7ee:	40 f4       	brcc	.+16     	; 0x800 <__fp_round+0x20>
 7f0:	bf 2b       	or	r27, r31
 7f2:	11 f4       	brne	.+4      	; 0x7f8 <__fp_round+0x18>
 7f4:	60 ff       	sbrs	r22, 0
 7f6:	04 c0       	rjmp	.+8      	; 0x800 <__fp_round+0x20>
 7f8:	6f 5f       	subi	r22, 0xFF	; 255
 7fa:	7f 4f       	sbci	r23, 0xFF	; 255
 7fc:	8f 4f       	sbci	r24, 0xFF	; 255
 7fe:	9f 4f       	sbci	r25, 0xFF	; 255
 800:	08 95       	ret

00000802 <__fp_split3>:
 802:	57 fd       	sbrc	r21, 7
 804:	90 58       	subi	r25, 0x80	; 128
 806:	44 0f       	add	r20, r20
 808:	55 1f       	adc	r21, r21
 80a:	59 f0       	breq	.+22     	; 0x822 <__fp_splitA+0x10>
 80c:	5f 3f       	cpi	r21, 0xFF	; 255
 80e:	71 f0       	breq	.+28     	; 0x82c <__fp_splitA+0x1a>
 810:	47 95       	ror	r20

00000812 <__fp_splitA>:
 812:	88 0f       	add	r24, r24
 814:	97 fb       	bst	r25, 7
 816:	99 1f       	adc	r25, r25
 818:	61 f0       	breq	.+24     	; 0x832 <__fp_splitA+0x20>
 81a:	9f 3f       	cpi	r25, 0xFF	; 255
 81c:	79 f0       	breq	.+30     	; 0x83c <__fp_splitA+0x2a>
 81e:	87 95       	ror	r24
 820:	08 95       	ret
 822:	12 16       	cp	r1, r18
 824:	13 06       	cpc	r1, r19
 826:	14 06       	cpc	r1, r20
 828:	55 1f       	adc	r21, r21
 82a:	f2 cf       	rjmp	.-28     	; 0x810 <__fp_split3+0xe>
 82c:	46 95       	lsr	r20
 82e:	f1 df       	rcall	.-30     	; 0x812 <__fp_splitA>
 830:	08 c0       	rjmp	.+16     	; 0x842 <__fp_splitA+0x30>
 832:	16 16       	cp	r1, r22
 834:	17 06       	cpc	r1, r23
 836:	18 06       	cpc	r1, r24
 838:	99 1f       	adc	r25, r25
 83a:	f1 cf       	rjmp	.-30     	; 0x81e <__fp_splitA+0xc>
 83c:	86 95       	lsr	r24
 83e:	71 05       	cpc	r23, r1
 840:	61 05       	cpc	r22, r1
 842:	08 94       	sec
 844:	08 95       	ret

00000846 <__fp_zero>:
 846:	e8 94       	clt

00000848 <__fp_szero>:
 848:	bb 27       	eor	r27, r27
 84a:	66 27       	eor	r22, r22
 84c:	77 27       	eor	r23, r23
 84e:	cb 01       	movw	r24, r22
 850:	97 f9       	bld	r25, 7
 852:	08 95       	ret

00000854 <__mulsf3>:
 854:	0b d0       	rcall	.+22     	; 0x86c <__mulsf3x>
 856:	c4 cf       	rjmp	.-120    	; 0x7e0 <__fp_round>
 858:	b5 df       	rcall	.-150    	; 0x7c4 <__fp_pscA>
 85a:	28 f0       	brcs	.+10     	; 0x866 <__mulsf3+0x12>
 85c:	ba df       	rcall	.-140    	; 0x7d2 <__fp_pscB>
 85e:	18 f0       	brcs	.+6      	; 0x866 <__mulsf3+0x12>
 860:	95 23       	and	r25, r21
 862:	09 f0       	breq	.+2      	; 0x866 <__mulsf3+0x12>
 864:	a6 cf       	rjmp	.-180    	; 0x7b2 <__fp_inf>
 866:	ab cf       	rjmp	.-170    	; 0x7be <__fp_nan>
 868:	11 24       	eor	r1, r1
 86a:	ee cf       	rjmp	.-36     	; 0x848 <__fp_szero>

0000086c <__mulsf3x>:
 86c:	ca df       	rcall	.-108    	; 0x802 <__fp_split3>
 86e:	a0 f3       	brcs	.-24     	; 0x858 <__mulsf3+0x4>

00000870 <__mulsf3_pse>:
 870:	95 9f       	mul	r25, r21
 872:	d1 f3       	breq	.-12     	; 0x868 <__mulsf3+0x14>
 874:	95 0f       	add	r25, r21
 876:	50 e0       	ldi	r21, 0x00	; 0
 878:	55 1f       	adc	r21, r21
 87a:	62 9f       	mul	r22, r18
 87c:	f0 01       	movw	r30, r0
 87e:	72 9f       	mul	r23, r18
 880:	bb 27       	eor	r27, r27
 882:	f0 0d       	add	r31, r0
 884:	b1 1d       	adc	r27, r1
 886:	63 9f       	mul	r22, r19
 888:	aa 27       	eor	r26, r26
 88a:	f0 0d       	add	r31, r0
 88c:	b1 1d       	adc	r27, r1
 88e:	aa 1f       	adc	r26, r26
 890:	64 9f       	mul	r22, r20
 892:	66 27       	eor	r22, r22
 894:	b0 0d       	add	r27, r0
 896:	a1 1d       	adc	r26, r1
 898:	66 1f       	adc	r22, r22
 89a:	82 9f       	mul	r24, r18
 89c:	22 27       	eor	r18, r18
 89e:	b0 0d       	add	r27, r0
 8a0:	a1 1d       	adc	r26, r1
 8a2:	62 1f       	adc	r22, r18
 8a4:	73 9f       	mul	r23, r19
 8a6:	b0 0d       	add	r27, r0
 8a8:	a1 1d       	adc	r26, r1
 8aa:	62 1f       	adc	r22, r18
 8ac:	83 9f       	mul	r24, r19
 8ae:	a0 0d       	add	r26, r0
 8b0:	61 1d       	adc	r22, r1
 8b2:	22 1f       	adc	r18, r18
 8b4:	74 9f       	mul	r23, r20
 8b6:	33 27       	eor	r19, r19
 8b8:	a0 0d       	add	r26, r0
 8ba:	61 1d       	adc	r22, r1
 8bc:	23 1f       	adc	r18, r19
 8be:	84 9f       	mul	r24, r20
 8c0:	60 0d       	add	r22, r0
 8c2:	21 1d       	adc	r18, r1
 8c4:	82 2f       	mov	r24, r18
 8c6:	76 2f       	mov	r23, r22
 8c8:	6a 2f       	mov	r22, r26
 8ca:	11 24       	eor	r1, r1
 8cc:	9f 57       	subi	r25, 0x7F	; 127
 8ce:	50 40       	sbci	r21, 0x00	; 0
 8d0:	8a f0       	brmi	.+34     	; 0x8f4 <__mulsf3_pse+0x84>
 8d2:	e1 f0       	breq	.+56     	; 0x90c <__stack+0xd>
 8d4:	88 23       	and	r24, r24
 8d6:	4a f0       	brmi	.+18     	; 0x8ea <__mulsf3_pse+0x7a>
 8d8:	ee 0f       	add	r30, r30
 8da:	ff 1f       	adc	r31, r31
 8dc:	bb 1f       	adc	r27, r27
 8de:	66 1f       	adc	r22, r22
 8e0:	77 1f       	adc	r23, r23
 8e2:	88 1f       	adc	r24, r24
 8e4:	91 50       	subi	r25, 0x01	; 1
 8e6:	50 40       	sbci	r21, 0x00	; 0
 8e8:	a9 f7       	brne	.-22     	; 0x8d4 <__mulsf3_pse+0x64>
 8ea:	9e 3f       	cpi	r25, 0xFE	; 254
 8ec:	51 05       	cpc	r21, r1
 8ee:	70 f0       	brcs	.+28     	; 0x90c <__stack+0xd>
 8f0:	60 cf       	rjmp	.-320    	; 0x7b2 <__fp_inf>
 8f2:	aa cf       	rjmp	.-172    	; 0x848 <__fp_szero>
 8f4:	5f 3f       	cpi	r21, 0xFF	; 255
 8f6:	ec f3       	brlt	.-6      	; 0x8f2 <__mulsf3_pse+0x82>
 8f8:	98 3e       	cpi	r25, 0xE8	; 232
 8fa:	dc f3       	brlt	.-10     	; 0x8f2 <__mulsf3_pse+0x82>
 8fc:	86 95       	lsr	r24
 8fe:	77 95       	ror	r23
 900:	67 95       	ror	r22
 902:	b7 95       	ror	r27
 904:	f7 95       	ror	r31
 906:	e7 95       	ror	r30
 908:	9f 5f       	subi	r25, 0xFF	; 255
 90a:	c1 f7       	brne	.-16     	; 0x8fc <__mulsf3_pse+0x8c>
 90c:	fe 2b       	or	r31, r30
 90e:	88 0f       	add	r24, r24
 910:	91 1d       	adc	r25, r1
 912:	96 95       	lsr	r25
 914:	87 95       	ror	r24
 916:	97 f9       	bld	r25, 7
 918:	08 95       	ret

0000091a <__tablejump2__>:
 91a:	ee 0f       	add	r30, r30
 91c:	ff 1f       	adc	r31, r31
 91e:	05 90       	lpm	r0, Z+
 920:	f4 91       	lpm	r31, Z
 922:	e0 2d       	mov	r30, r0
 924:	09 94       	ijmp

00000926 <_exit>:
 926:	f8 94       	cli

00000928 <__stop_program>:
 928:	ff cf       	rjmp	.-2      	; 0x928 <__stop_program>
