Classic Timing Analyzer report for Design1
Thu Dec 21 01:04:39 2023
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk50'
  7. Clock Hold: 'clk50'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                       ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------+-------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From            ; To                      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------+-------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 6.672 ns                         ; In_Piece[1]     ; last_Piece[1]           ; --         ; clk50    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 13.526 ns                        ; Addr_W[2]$latch ; Addr_W[2]               ; clk50      ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -1.664 ns                        ; nrst            ; s_whites                ; --         ; clk50    ; 0            ;
; Clock Setup: 'clk50'         ; N/A                                      ; None          ; 199.96 MHz ( period = 5.001 ns ) ; old_Y[1]        ; int_Pos_To_Capture_X[0] ; clk50      ; clk50    ; 0            ;
; Clock Hold: 'clk50'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; s_Addr_W[1]     ; Addr_W[1]$latch         ; clk50      ; clk50    ; 13           ;
; Total number of failed paths ;                                          ;               ;                                  ;                 ;                         ;            ;          ; 13           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------+-------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk50           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk50'                                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                         ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 199.96 MHz ( period = 5.001 ns )                    ; old_Y[1]                   ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 199.96 MHz ( period = 5.001 ns )                    ; old_Y[1]                   ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 210.79 MHz ( period = 4.744 ns )                    ; old_Y[0]                   ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.533 ns                ;
; N/A                                     ; 210.79 MHz ( period = 4.744 ns )                    ; old_Y[0]                   ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.533 ns                ;
; N/A                                     ; 211.86 MHz ( period = 4.720 ns )                    ; old_Y[1]                   ; int_Pos_To_Capture_Y[1]    ; clk50      ; clk50    ; None                        ; None                      ; 4.506 ns                ;
; N/A                                     ; 211.86 MHz ( period = 4.720 ns )                    ; old_Y[1]                   ; int_Pos_To_Capture_Y[2]    ; clk50      ; clk50    ; None                        ; None                      ; 4.506 ns                ;
; N/A                                     ; 211.86 MHz ( period = 4.720 ns )                    ; old_Y[1]                   ; int_Pos_To_Capture_X[1]    ; clk50      ; clk50    ; None                        ; None                      ; 4.506 ns                ;
; N/A                                     ; 211.86 MHz ( period = 4.720 ns )                    ; old_Y[1]                   ; int_Pos_To_Capture_X[2]    ; clk50      ; clk50    ; None                        ; None                      ; 4.506 ns                ;
; N/A                                     ; 216.36 MHz ( period = 4.622 ns )                    ; to_Move_Y[2]               ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.410 ns                ;
; N/A                                     ; 216.36 MHz ( period = 4.622 ns )                    ; to_Move_Y[2]               ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.410 ns                ;
; N/A                                     ; 220.85 MHz ( period = 4.528 ns )                    ; to_Move_X[2]               ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.316 ns                ;
; N/A                                     ; 220.85 MHz ( period = 4.528 ns )                    ; to_Move_X[2]               ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.316 ns                ;
; N/A                                     ; 220.99 MHz ( period = 4.525 ns )                    ; old_X[0]                   ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.314 ns                ;
; N/A                                     ; 220.99 MHz ( period = 4.525 ns )                    ; old_X[0]                   ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.314 ns                ;
; N/A                                     ; 222.02 MHz ( period = 4.504 ns )                    ; to_Move_Y[1]               ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.292 ns                ;
; N/A                                     ; 222.02 MHz ( period = 4.504 ns )                    ; to_Move_Y[1]               ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.292 ns                ;
; N/A                                     ; 224.06 MHz ( period = 4.463 ns )                    ; old_Y[0]                   ; int_Pos_To_Capture_Y[1]    ; clk50      ; clk50    ; None                        ; None                      ; 4.249 ns                ;
; N/A                                     ; 224.06 MHz ( period = 4.463 ns )                    ; old_Y[0]                   ; int_Pos_To_Capture_Y[2]    ; clk50      ; clk50    ; None                        ; None                      ; 4.249 ns                ;
; N/A                                     ; 224.06 MHz ( period = 4.463 ns )                    ; old_Y[0]                   ; int_Pos_To_Capture_X[1]    ; clk50      ; clk50    ; None                        ; None                      ; 4.249 ns                ;
; N/A                                     ; 224.06 MHz ( period = 4.463 ns )                    ; old_Y[0]                   ; int_Pos_To_Capture_X[2]    ; clk50      ; clk50    ; None                        ; None                      ; 4.249 ns                ;
; N/A                                     ; 224.22 MHz ( period = 4.460 ns )                    ; old_X[2]                   ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.249 ns                ;
; N/A                                     ; 224.22 MHz ( period = 4.460 ns )                    ; old_X[2]                   ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.249 ns                ;
; N/A                                     ; 225.02 MHz ( period = 4.444 ns )                    ; old_Y[2]                   ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.233 ns                ;
; N/A                                     ; 225.02 MHz ( period = 4.444 ns )                    ; old_Y[2]                   ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.233 ns                ;
; N/A                                     ; 230.15 MHz ( period = 4.345 ns )                    ; state.st_Read_Ram          ; last_Piece[2]              ; clk50      ; clk50    ; None                        ; None                      ; 2.866 ns                ;
; N/A                                     ; 230.15 MHz ( period = 4.345 ns )                    ; state.st_Read_Ram          ; last_Piece[0]              ; clk50      ; clk50    ; None                        ; None                      ; 2.866 ns                ;
; N/A                                     ; 230.15 MHz ( period = 4.345 ns )                    ; state.st_Read_Ram          ; last_Piece[1]              ; clk50      ; clk50    ; None                        ; None                      ; 2.866 ns                ;
; N/A                                     ; 230.36 MHz ( period = 4.341 ns )                    ; to_Move_Y[2]               ; int_Pos_To_Capture_Y[1]    ; clk50      ; clk50    ; None                        ; None                      ; 4.126 ns                ;
; N/A                                     ; 230.36 MHz ( period = 4.341 ns )                    ; to_Move_Y[2]               ; int_Pos_To_Capture_Y[2]    ; clk50      ; clk50    ; None                        ; None                      ; 4.126 ns                ;
; N/A                                     ; 230.36 MHz ( period = 4.341 ns )                    ; to_Move_Y[2]               ; int_Pos_To_Capture_X[1]    ; clk50      ; clk50    ; None                        ; None                      ; 4.126 ns                ;
; N/A                                     ; 230.36 MHz ( period = 4.341 ns )                    ; to_Move_Y[2]               ; int_Pos_To_Capture_X[2]    ; clk50      ; clk50    ; None                        ; None                      ; 4.126 ns                ;
; N/A                                     ; 233.10 MHz ( period = 4.290 ns )                    ; state.st_Read_Ram          ; piece_To_Capture[1]        ; clk50      ; clk50    ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 233.10 MHz ( period = 4.290 ns )                    ; state.st_Read_Ram          ; piece_To_Capture[0]        ; clk50      ; clk50    ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 233.10 MHz ( period = 4.290 ns )                    ; state.st_Read_Ram          ; piece_To_Capture[2]        ; clk50      ; clk50    ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 235.46 MHz ( period = 4.247 ns )                    ; to_Move_X[2]               ; int_Pos_To_Capture_Y[1]    ; clk50      ; clk50    ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.46 MHz ( period = 4.247 ns )                    ; to_Move_X[2]               ; int_Pos_To_Capture_Y[2]    ; clk50      ; clk50    ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.46 MHz ( period = 4.247 ns )                    ; to_Move_X[2]               ; int_Pos_To_Capture_X[1]    ; clk50      ; clk50    ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.46 MHz ( period = 4.247 ns )                    ; to_Move_X[2]               ; int_Pos_To_Capture_X[2]    ; clk50      ; clk50    ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; old_X[0]                   ; int_Pos_To_Capture_Y[1]    ; clk50      ; clk50    ; None                        ; None                      ; 4.030 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; old_X[0]                   ; int_Pos_To_Capture_Y[2]    ; clk50      ; clk50    ; None                        ; None                      ; 4.030 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; old_X[0]                   ; int_Pos_To_Capture_X[1]    ; clk50      ; clk50    ; None                        ; None                      ; 4.030 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; old_X[0]                   ; int_Pos_To_Capture_X[2]    ; clk50      ; clk50    ; None                        ; None                      ; 4.030 ns                ;
; N/A                                     ; 236.41 MHz ( period = 4.230 ns )                    ; old_X[1]                   ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.019 ns                ;
; N/A                                     ; 236.41 MHz ( period = 4.230 ns )                    ; old_X[1]                   ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 4.019 ns                ;
; N/A                                     ; 236.80 MHz ( period = 4.223 ns )                    ; to_Move_Y[1]               ; int_Pos_To_Capture_Y[1]    ; clk50      ; clk50    ; None                        ; None                      ; 4.008 ns                ;
; N/A                                     ; 236.80 MHz ( period = 4.223 ns )                    ; to_Move_Y[1]               ; int_Pos_To_Capture_Y[2]    ; clk50      ; clk50    ; None                        ; None                      ; 4.008 ns                ;
; N/A                                     ; 236.80 MHz ( period = 4.223 ns )                    ; to_Move_Y[1]               ; int_Pos_To_Capture_X[1]    ; clk50      ; clk50    ; None                        ; None                      ; 4.008 ns                ;
; N/A                                     ; 236.80 MHz ( period = 4.223 ns )                    ; to_Move_Y[1]               ; int_Pos_To_Capture_X[2]    ; clk50      ; clk50    ; None                        ; None                      ; 4.008 ns                ;
; N/A                                     ; 239.29 MHz ( period = 4.179 ns )                    ; old_X[2]                   ; int_Pos_To_Capture_Y[1]    ; clk50      ; clk50    ; None                        ; None                      ; 3.965 ns                ;
; N/A                                     ; 239.29 MHz ( period = 4.179 ns )                    ; old_X[2]                   ; int_Pos_To_Capture_Y[2]    ; clk50      ; clk50    ; None                        ; None                      ; 3.965 ns                ;
; N/A                                     ; 239.29 MHz ( period = 4.179 ns )                    ; old_X[2]                   ; int_Pos_To_Capture_X[1]    ; clk50      ; clk50    ; None                        ; None                      ; 3.965 ns                ;
; N/A                                     ; 239.29 MHz ( period = 4.179 ns )                    ; old_X[2]                   ; int_Pos_To_Capture_X[2]    ; clk50      ; clk50    ; None                        ; None                      ; 3.965 ns                ;
; N/A                                     ; 240.21 MHz ( period = 4.163 ns )                    ; old_Y[2]                   ; int_Pos_To_Capture_Y[1]    ; clk50      ; clk50    ; None                        ; None                      ; 3.949 ns                ;
; N/A                                     ; 240.21 MHz ( period = 4.163 ns )                    ; old_Y[2]                   ; int_Pos_To_Capture_Y[2]    ; clk50      ; clk50    ; None                        ; None                      ; 3.949 ns                ;
; N/A                                     ; 240.21 MHz ( period = 4.163 ns )                    ; old_Y[2]                   ; int_Pos_To_Capture_X[1]    ; clk50      ; clk50    ; None                        ; None                      ; 3.949 ns                ;
; N/A                                     ; 240.21 MHz ( period = 4.163 ns )                    ; old_Y[2]                   ; int_Pos_To_Capture_X[2]    ; clk50      ; clk50    ; None                        ; None                      ; 3.949 ns                ;
; N/A                                     ; 244.62 MHz ( period = 4.088 ns )                    ; old_X[1]                   ; int_Pos_To_Capture_X[2]    ; clk50      ; clk50    ; None                        ; None                      ; 3.874 ns                ;
; N/A                                     ; 245.34 MHz ( period = 4.076 ns )                    ; state.st_Read_Ram          ; arriving_Cell[0]           ; clk50      ; clk50    ; None                        ; None                      ; 2.608 ns                ;
; N/A                                     ; 245.34 MHz ( period = 4.076 ns )                    ; state.st_Read_Ram          ; arriving_Cell[2]           ; clk50      ; clk50    ; None                        ; None                      ; 2.608 ns                ;
; N/A                                     ; 245.34 MHz ( period = 4.076 ns )                    ; state.st_Read_Ram          ; arriving_Cell[1]           ; clk50      ; clk50    ; None                        ; None                      ; 2.608 ns                ;
; N/A                                     ; 245.88 MHz ( period = 4.067 ns )                    ; state.st_Read_Ram          ; piece_To_Move[1]           ; clk50      ; clk50    ; None                        ; None                      ; 2.599 ns                ;
; N/A                                     ; 245.88 MHz ( period = 4.067 ns )                    ; state.st_Read_Ram          ; piece_To_Move[0]           ; clk50      ; clk50    ; None                        ; None                      ; 2.599 ns                ;
; N/A                                     ; 245.88 MHz ( period = 4.067 ns )                    ; state.st_Read_Ram          ; piece_To_Move[2]           ; clk50      ; clk50    ; None                        ; None                      ; 2.599 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; to_Move_X[1]               ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 3.840 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; to_Move_X[1]               ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 3.840 ns                ;
; N/A                                     ; 247.77 MHz ( period = 4.036 ns )                    ; old_X[0]                   ; state.st_Invalid_Move      ; clk50      ; clk50    ; None                        ; None                      ; 3.823 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; old_X[1]                   ; state.st_Invalid_Move      ; clk50      ; clk50    ; None                        ; None                      ; 3.744 ns                ;
; N/A                                     ; 253.23 MHz ( period = 3.949 ns )                    ; old_X[1]                   ; int_Pos_To_Capture_Y[1]    ; clk50      ; clk50    ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 253.23 MHz ( period = 3.949 ns )                    ; old_X[1]                   ; int_Pos_To_Capture_Y[2]    ; clk50      ; clk50    ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 253.23 MHz ( period = 3.949 ns )                    ; old_X[1]                   ; int_Pos_To_Capture_X[1]    ; clk50      ; clk50    ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 254.19 MHz ( period = 3.934 ns )                    ; to_Move_X[0]               ; int_Pos_To_Capture_X[2]    ; clk50      ; clk50    ; None                        ; None                      ; 3.719 ns                ;
; N/A                                     ; 254.26 MHz ( period = 3.933 ns )                    ; to_Move_X[2]               ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 3.719 ns                ;
; N/A                                     ; 254.45 MHz ( period = 3.930 ns )                    ; old_X[0]                   ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 3.717 ns                ;
; N/A                                     ; 256.02 MHz ( period = 3.906 ns )                    ; to_Move_Y[0]               ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 3.694 ns                ;
; N/A                                     ; 256.02 MHz ( period = 3.906 ns )                    ; old_X[0]                   ; state.st_Capture           ; clk50      ; clk50    ; None                        ; None                      ; 3.693 ns                ;
; N/A                                     ; 256.02 MHz ( period = 3.906 ns )                    ; to_Move_Y[0]               ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 3.694 ns                ;
; N/A                                     ; 258.73 MHz ( period = 3.865 ns )                    ; old_X[2]                   ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 261.30 MHz ( period = 3.827 ns )                    ; old_X[1]                   ; state.st_Capture           ; clk50      ; clk50    ; None                        ; None                      ; 3.614 ns                ;
; N/A                                     ; 262.95 MHz ( period = 3.803 ns )                    ; to_Move_X[0]               ; state.st_Invalid_Move      ; clk50      ; clk50    ; None                        ; None                      ; 3.589 ns                ;
; N/A                                     ; 265.18 MHz ( period = 3.771 ns )                    ; to_Move_X[1]               ; int_Pos_To_Capture_Y[1]    ; clk50      ; clk50    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.18 MHz ( period = 3.771 ns )                    ; to_Move_X[1]               ; int_Pos_To_Capture_Y[2]    ; clk50      ; clk50    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.18 MHz ( period = 3.771 ns )                    ; to_Move_X[1]               ; int_Pos_To_Capture_X[1]    ; clk50      ; clk50    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 265.18 MHz ( period = 3.771 ns )                    ; to_Move_X[1]               ; int_Pos_To_Capture_X[2]    ; clk50      ; clk50    ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; old_Y[0]                   ; state.st_Invalid_Move      ; clk50      ; clk50    ; None                        ; None                      ; 3.538 ns                ;
; N/A                                     ; 267.38 MHz ( period = 3.740 ns )                    ; old_Y[1]                   ; state.st_Capture           ; clk50      ; clk50    ; None                        ; None                      ; 3.527 ns                ;
; N/A                                     ; 267.38 MHz ( period = 3.740 ns )                    ; old_Y[1]                   ; state.st_Invalid_Move      ; clk50      ; clk50    ; None                        ; None                      ; 3.527 ns                ;
; N/A                                     ; 268.38 MHz ( period = 3.726 ns )                    ; state.st_Write_Ram         ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 2.431 ns                ;
; N/A                                     ; 268.38 MHz ( period = 3.726 ns )                    ; old_Y[1]                   ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 3.513 ns                ;
; N/A                                     ; 272.26 MHz ( period = 3.673 ns )                    ; to_Move_X[0]               ; state.st_Capture           ; clk50      ; clk50    ; None                        ; None                      ; 3.459 ns                ;
; N/A                                     ; 273.97 MHz ( period = 3.650 ns )                    ; to_Move_X[0]               ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 3.438 ns                ;
; N/A                                     ; 273.97 MHz ( period = 3.650 ns )                    ; to_Move_X[0]               ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 3.438 ns                ;
; N/A                                     ; 275.10 MHz ( period = 3.635 ns )                    ; old_X[1]                   ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 3.422 ns                ;
; N/A                                     ; 275.86 MHz ( period = 3.625 ns )                    ; to_Move_Y[0]               ; int_Pos_To_Capture_Y[1]    ; clk50      ; clk50    ; None                        ; None                      ; 3.410 ns                ;
; N/A                                     ; 275.86 MHz ( period = 3.625 ns )                    ; to_Move_Y[0]               ; int_Pos_To_Capture_Y[2]    ; clk50      ; clk50    ; None                        ; None                      ; 3.410 ns                ;
; N/A                                     ; 275.86 MHz ( period = 3.625 ns )                    ; to_Move_Y[0]               ; int_Pos_To_Capture_X[1]    ; clk50      ; clk50    ; None                        ; None                      ; 3.410 ns                ;
; N/A                                     ; 275.86 MHz ( period = 3.625 ns )                    ; to_Move_Y[0]               ; int_Pos_To_Capture_X[2]    ; clk50      ; clk50    ; None                        ; None                      ; 3.410 ns                ;
; N/A                                     ; 277.09 MHz ( period = 3.609 ns )                    ; old_X[2]                   ; state.st_Invalid_Move      ; clk50      ; clk50    ; None                        ; None                      ; 3.396 ns                ;
; N/A                                     ; 278.63 MHz ( period = 3.589 ns )                    ; old_Y[0]                   ; state.st_Capture           ; clk50      ; clk50    ; None                        ; None                      ; 3.376 ns                ;
; N/A                                     ; 279.33 MHz ( period = 3.580 ns )                    ; state.st_Read_Ram          ; state.st_Wait_Game         ; clk50      ; clk50    ; None                        ; None                      ; 2.101 ns                ;
; N/A                                     ; 279.41 MHz ( period = 3.579 ns )                    ; state.st_Read_Ram          ; state.st_Start_Game        ; clk50      ; clk50    ; None                        ; None                      ; 2.100 ns                ;
; N/A                                     ; 279.41 MHz ( period = 3.579 ns )                    ; state.st_Read_Ram          ; state.st_S_Rdy             ; clk50      ; clk50    ; None                        ; None                      ; 2.100 ns                ;
; N/A                                     ; 280.19 MHz ( period = 3.569 ns )                    ; to_Move_X[0]               ; int_Pos_To_Capture_Y[2]    ; clk50      ; clk50    ; None                        ; None                      ; 3.354 ns                ;
; N/A                                     ; 280.43 MHz ( period = 3.566 ns )                    ; to_Move_X[0]               ; int_Pos_To_Capture_Y[1]    ; clk50      ; clk50    ; None                        ; None                      ; 3.351 ns                ;
; N/A                                     ; 282.01 MHz ( period = 3.546 ns )                    ; state.st_Read_Ram          ; state.st_W_Tx1             ; clk50      ; clk50    ; None                        ; None                      ; 2.067 ns                ;
; N/A                                     ; 283.77 MHz ( period = 3.524 ns )                    ; old_Y[2]                   ; state.st_Invalid_Move      ; clk50      ; clk50    ; None                        ; None                      ; 3.311 ns                ;
; N/A                                     ; 284.66 MHz ( period = 3.513 ns )                    ; to_Move_Y[0]               ; state.st_Invalid_Move      ; clk50      ; clk50    ; None                        ; None                      ; 3.299 ns                ;
; N/A                                     ; 288.27 MHz ( period = 3.469 ns )                    ; old_Y[0]                   ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 3.256 ns                ;
; N/A                                     ; 289.27 MHz ( period = 3.457 ns )                    ; to_Move_X[1]               ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 3.243 ns                ;
; N/A                                     ; 292.57 MHz ( period = 3.418 ns )                    ; state.st_Capture           ; state.st_Wait_Game         ; clk50      ; clk50    ; None                        ; None                      ; 3.196 ns                ;
; N/A                                     ; 292.65 MHz ( period = 3.417 ns )                    ; state.st_Capture           ; state.st_Start_Game        ; clk50      ; clk50    ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; 292.65 MHz ( period = 3.417 ns )                    ; state.st_Capture           ; state.st_S_Rdy             ; clk50      ; clk50    ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; 293.34 MHz ( period = 3.409 ns )                    ; last_Piece[1]              ; last_Piece[2]              ; clk50      ; clk50    ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; 293.34 MHz ( period = 3.409 ns )                    ; last_Piece[1]              ; last_Piece[0]              ; clk50      ; clk50    ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; 293.34 MHz ( period = 3.409 ns )                    ; last_Piece[1]              ; last_Piece[1]              ; clk50      ; clk50    ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; 294.03 MHz ( period = 3.401 ns )                    ; state.st_Check_Second_Move ; state.st_Wait_Game         ; clk50      ; clk50    ; None                        ; None                      ; 3.188 ns                ;
; N/A                                     ; 294.12 MHz ( period = 3.400 ns )                    ; state.st_Check_Second_Move ; state.st_Start_Game        ; clk50      ; clk50    ; None                        ; None                      ; 3.187 ns                ;
; N/A                                     ; 294.12 MHz ( period = 3.400 ns )                    ; state.st_Check_Second_Move ; state.st_S_Rdy             ; clk50      ; clk50    ; None                        ; None                      ; 3.187 ns                ;
; N/A                                     ; 295.07 MHz ( period = 3.389 ns )                    ; arriving_Cell[0]           ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 3.174 ns                ;
; N/A                                     ; 295.07 MHz ( period = 3.389 ns )                    ; arriving_Cell[0]           ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 3.174 ns                ;
; N/A                                     ; 295.51 MHz ( period = 3.384 ns )                    ; state.st_Capture           ; state.st_W_Tx1             ; clk50      ; clk50    ; None                        ; None                      ; 3.162 ns                ;
; N/A                                     ; 295.60 MHz ( period = 3.383 ns )                    ; to_Move_X[1]               ; state.st_Invalid_Move      ; clk50      ; clk50    ; None                        ; None                      ; 3.169 ns                ;
; N/A                                     ; 296.82 MHz ( period = 3.369 ns )                    ; to_Move_X[0]               ; int_Pos_To_Capture_X[1]    ; clk50      ; clk50    ; None                        ; None                      ; 3.154 ns                ;
; N/A                                     ; 297.00 MHz ( period = 3.367 ns )                    ; state.st_Check_Second_Move ; state.st_W_Tx1             ; clk50      ; clk50    ; None                        ; None                      ; 3.154 ns                ;
; N/A                                     ; 297.44 MHz ( period = 3.362 ns )                    ; old_Y[2]                   ; state.st_Capture           ; clk50      ; clk50    ; None                        ; None                      ; 3.149 ns                ;
; N/A                                     ; 297.53 MHz ( period = 3.361 ns )                    ; to_Move_Y[2]               ; state.st_Capture           ; clk50      ; clk50    ; None                        ; None                      ; 3.147 ns                ;
; N/A                                     ; 297.53 MHz ( period = 3.361 ns )                    ; to_Move_Y[2]               ; state.st_Invalid_Move      ; clk50      ; clk50    ; None                        ; None                      ; 3.147 ns                ;
; N/A                                     ; 298.15 MHz ( period = 3.354 ns )                    ; last_Piece[1]              ; piece_To_Capture[1]        ; clk50      ; clk50    ; None                        ; None                      ; 3.152 ns                ;
; N/A                                     ; 298.15 MHz ( period = 3.354 ns )                    ; last_Piece[1]              ; piece_To_Capture[0]        ; clk50      ; clk50    ; None                        ; None                      ; 3.152 ns                ;
; N/A                                     ; 298.15 MHz ( period = 3.354 ns )                    ; last_Piece[1]              ; piece_To_Capture[2]        ; clk50      ; clk50    ; None                        ; None                      ; 3.152 ns                ;
; N/A                                     ; 298.42 MHz ( period = 3.351 ns )                    ; to_Move_Y[0]               ; state.st_Capture           ; clk50      ; clk50    ; None                        ; None                      ; 3.137 ns                ;
; N/A                                     ; 298.78 MHz ( period = 3.347 ns )                    ; to_Move_Y[2]               ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 3.133 ns                ;
; N/A                                     ; 303.95 MHz ( period = 3.290 ns )                    ; state.st_Write_Ram         ; piece_Moved                ; clk50      ; clk50    ; None                        ; None                      ; 1.996 ns                ;
; N/A                                     ; 305.16 MHz ( period = 3.277 ns )                    ; last_Piece[0]              ; last_Piece[2]              ; clk50      ; clk50    ; None                        ; None                      ; 3.063 ns                ;
; N/A                                     ; 305.16 MHz ( period = 3.277 ns )                    ; last_Piece[0]              ; last_Piece[0]              ; clk50      ; clk50    ; None                        ; None                      ; 3.063 ns                ;
; N/A                                     ; 305.16 MHz ( period = 3.277 ns )                    ; last_Piece[0]              ; last_Piece[1]              ; clk50      ; clk50    ; None                        ; None                      ; 3.063 ns                ;
; N/A                                     ; 306.09 MHz ( period = 3.267 ns )                    ; to_Move_X[2]               ; state.st_Capture           ; clk50      ; clk50    ; None                        ; None                      ; 3.053 ns                ;
; N/A                                     ; 306.09 MHz ( period = 3.267 ns )                    ; to_Move_X[2]               ; state.st_Invalid_Move      ; clk50      ; clk50    ; None                        ; None                      ; 3.053 ns                ;
; N/A                                     ; 307.41 MHz ( period = 3.253 ns )                    ; to_Move_X[1]               ; state.st_Capture           ; clk50      ; clk50    ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 308.36 MHz ( period = 3.243 ns )                    ; to_Move_Y[1]               ; state.st_Capture           ; clk50      ; clk50    ; None                        ; None                      ; 3.029 ns                ;
; N/A                                     ; 308.36 MHz ( period = 3.243 ns )                    ; to_Move_Y[1]               ; state.st_Invalid_Move      ; clk50      ; clk50    ; None                        ; None                      ; 3.029 ns                ;
; N/A                                     ; 309.12 MHz ( period = 3.235 ns )                    ; counter[3]                 ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 309.69 MHz ( period = 3.229 ns )                    ; to_Move_Y[1]               ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 3.015 ns                ;
; N/A                                     ; 310.37 MHz ( period = 3.222 ns )                    ; last_Piece[0]              ; piece_To_Capture[1]        ; clk50      ; clk50    ; None                        ; None                      ; 3.020 ns                ;
; N/A                                     ; 310.37 MHz ( period = 3.222 ns )                    ; last_Piece[0]              ; piece_To_Capture[0]        ; clk50      ; clk50    ; None                        ; None                      ; 3.020 ns                ;
; N/A                                     ; 310.37 MHz ( period = 3.222 ns )                    ; last_Piece[0]              ; piece_To_Capture[2]        ; clk50      ; clk50    ; None                        ; None                      ; 3.020 ns                ;
; N/A                                     ; 310.75 MHz ( period = 3.218 ns )                    ; counter[1]                 ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 3.002 ns                ;
; N/A                                     ; 312.60 MHz ( period = 3.199 ns )                    ; old_X[2]                   ; state.st_Capture           ; clk50      ; clk50    ; None                        ; None                      ; 2.986 ns                ;
; N/A                                     ; 313.97 MHz ( period = 3.185 ns )                    ; state.st_Invalid_Move      ; state.st_Wait_Game         ; clk50      ; clk50    ; None                        ; None                      ; 2.963 ns                ;
; N/A                                     ; 314.07 MHz ( period = 3.184 ns )                    ; state.st_Invalid_Move      ; state.st_Start_Game        ; clk50      ; clk50    ; None                        ; None                      ; 2.962 ns                ;
; N/A                                     ; 314.07 MHz ( period = 3.184 ns )                    ; state.st_Invalid_Move      ; state.st_S_Rdy             ; clk50      ; clk50    ; None                        ; None                      ; 2.962 ns                ;
; N/A                                     ; 315.86 MHz ( period = 3.166 ns )                    ; old_Y[2]                   ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 317.36 MHz ( period = 3.151 ns )                    ; state.st_Invalid_Move      ; state.st_W_Tx1             ; clk50      ; clk50    ; None                        ; None                      ; 2.929 ns                ;
; N/A                                     ; 318.47 MHz ( period = 3.140 ns )                    ; last_Piece[1]              ; arriving_Cell[0]           ; clk50      ; clk50    ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 318.47 MHz ( period = 3.140 ns )                    ; last_Piece[1]              ; arriving_Cell[2]           ; clk50      ; clk50    ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 318.47 MHz ( period = 3.140 ns )                    ; last_Piece[1]              ; arriving_Cell[1]           ; clk50      ; clk50    ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 319.39 MHz ( period = 3.131 ns )                    ; last_Piece[1]              ; piece_To_Move[1]           ; clk50      ; clk50    ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 319.39 MHz ( period = 3.131 ns )                    ; last_Piece[1]              ; piece_To_Move[0]           ; clk50      ; clk50    ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 319.39 MHz ( period = 3.131 ns )                    ; last_Piece[1]              ; piece_To_Move[2]           ; clk50      ; clk50    ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 319.39 MHz ( period = 3.131 ns )                    ; last_Piece[2]              ; last_Piece[2]              ; clk50      ; clk50    ; None                        ; None                      ; 2.917 ns                ;
; N/A                                     ; 319.39 MHz ( period = 3.131 ns )                    ; last_Piece[2]              ; last_Piece[0]              ; clk50      ; clk50    ; None                        ; None                      ; 2.917 ns                ;
; N/A                                     ; 319.39 MHz ( period = 3.131 ns )                    ; last_Piece[2]              ; last_Piece[1]              ; clk50      ; clk50    ; None                        ; None                      ; 2.917 ns                ;
; N/A                                     ; 320.92 MHz ( period = 3.116 ns )                    ; state.st_Check_Piece       ; state.st_Wait_Game         ; clk50      ; clk50    ; None                        ; None                      ; 2.892 ns                ;
; N/A                                     ; 321.03 MHz ( period = 3.115 ns )                    ; state.st_Check_Piece       ; state.st_Start_Game        ; clk50      ; clk50    ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 321.03 MHz ( period = 3.115 ns )                    ; state.st_Check_Piece       ; state.st_S_Rdy             ; clk50      ; clk50    ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 321.13 MHz ( period = 3.114 ns )                    ; arriving_Cell[1]           ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 2.899 ns                ;
; N/A                                     ; 321.13 MHz ( period = 3.114 ns )                    ; arriving_Cell[1]           ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 2.899 ns                ;
; N/A                                     ; 321.44 MHz ( period = 3.111 ns )                    ; arriving_Cell[0]           ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 321.44 MHz ( period = 3.111 ns )                    ; state.st_Check_capture     ; state.st_Wait_Game         ; clk50      ; clk50    ; None                        ; None                      ; 2.898 ns                ;
; N/A                                     ; 321.54 MHz ( period = 3.110 ns )                    ; counter[0]                 ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 321.54 MHz ( period = 3.110 ns )                    ; state.st_Check_capture     ; state.st_Start_Game        ; clk50      ; clk50    ; None                        ; None                      ; 2.897 ns                ;
; N/A                                     ; 321.54 MHz ( period = 3.110 ns )                    ; state.st_Check_capture     ; state.st_S_Rdy             ; clk50      ; clk50    ; None                        ; None                      ; 2.897 ns                ;
; N/A                                     ; 321.75 MHz ( period = 3.108 ns )                    ; arriving_Cell[0]           ; int_Pos_To_Capture_Y[1]    ; clk50      ; clk50    ; None                        ; None                      ; 2.890 ns                ;
; N/A                                     ; 321.75 MHz ( period = 3.108 ns )                    ; arriving_Cell[0]           ; int_Pos_To_Capture_Y[2]    ; clk50      ; clk50    ; None                        ; None                      ; 2.890 ns                ;
; N/A                                     ; 321.75 MHz ( period = 3.108 ns )                    ; arriving_Cell[0]           ; int_Pos_To_Capture_X[1]    ; clk50      ; clk50    ; None                        ; None                      ; 2.890 ns                ;
; N/A                                     ; 321.75 MHz ( period = 3.108 ns )                    ; arriving_Cell[0]           ; int_Pos_To_Capture_X[2]    ; clk50      ; clk50    ; None                        ; None                      ; 2.890 ns                ;
; N/A                                     ; 324.46 MHz ( period = 3.082 ns )                    ; state.st_Check_Piece       ; state.st_W_Tx1             ; clk50      ; clk50    ; None                        ; None                      ; 2.858 ns                ;
; N/A                                     ; 324.99 MHz ( period = 3.077 ns )                    ; state.st_Check_capture     ; state.st_W_Tx1             ; clk50      ; clk50    ; None                        ; None                      ; 2.864 ns                ;
; N/A                                     ; 325.10 MHz ( period = 3.076 ns )                    ; last_Piece[2]              ; piece_To_Capture[1]        ; clk50      ; clk50    ; None                        ; None                      ; 2.874 ns                ;
; N/A                                     ; 325.10 MHz ( period = 3.076 ns )                    ; last_Piece[2]              ; piece_To_Capture[0]        ; clk50      ; clk50    ; None                        ; None                      ; 2.874 ns                ;
; N/A                                     ; 325.10 MHz ( period = 3.076 ns )                    ; last_Piece[2]              ; piece_To_Capture[2]        ; clk50      ; clk50    ; None                        ; None                      ; 2.874 ns                ;
; N/A                                     ; 328.41 MHz ( period = 3.045 ns )                    ; state.st_Write_Ram         ; while_Capturing            ; clk50      ; clk50    ; None                        ; None                      ; 1.751 ns                ;
; N/A                                     ; 331.79 MHz ( period = 3.014 ns )                    ; state.st_Read_Ram          ; state.st_Check_Piece       ; clk50      ; clk50    ; None                        ; None                      ; 1.545 ns                ;
; N/A                                     ; 332.45 MHz ( period = 3.008 ns )                    ; last_Piece[0]              ; arriving_Cell[0]           ; clk50      ; clk50    ; None                        ; None                      ; 2.805 ns                ;
; N/A                                     ; 332.45 MHz ( period = 3.008 ns )                    ; last_Piece[0]              ; arriving_Cell[2]           ; clk50      ; clk50    ; None                        ; None                      ; 2.805 ns                ;
; N/A                                     ; 332.45 MHz ( period = 3.008 ns )                    ; last_Piece[0]              ; arriving_Cell[1]           ; clk50      ; clk50    ; None                        ; None                      ; 2.805 ns                ;
; N/A                                     ; 333.44 MHz ( period = 2.999 ns )                    ; last_Piece[0]              ; piece_To_Move[1]           ; clk50      ; clk50    ; None                        ; None                      ; 2.796 ns                ;
; N/A                                     ; 333.44 MHz ( period = 2.999 ns )                    ; last_Piece[0]              ; piece_To_Move[0]           ; clk50      ; clk50    ; None                        ; None                      ; 2.796 ns                ;
; N/A                                     ; 333.44 MHz ( period = 2.999 ns )                    ; last_Piece[0]              ; piece_To_Move[2]           ; clk50      ; clk50    ; None                        ; None                      ; 2.796 ns                ;
; N/A                                     ; 334.56 MHz ( period = 2.989 ns )                    ; arriving_Cell[2]           ; int_Pos_To_Capture_Y[0]    ; clk50      ; clk50    ; None                        ; None                      ; 2.774 ns                ;
; N/A                                     ; 334.56 MHz ( period = 2.989 ns )                    ; arriving_Cell[2]           ; int_Pos_To_Capture_X[0]    ; clk50      ; clk50    ; None                        ; None                      ; 2.774 ns                ;
; N/A                                     ; 336.93 MHz ( period = 2.968 ns )                    ; counter[2]                 ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 2.752 ns                ;
; N/A                                     ; 337.04 MHz ( period = 2.967 ns )                    ; state.st_Read_Ram          ; state.st_Check_Second_Move ; clk50      ; clk50    ; None                        ; None                      ; 1.487 ns                ;
; N/A                                     ; 337.50 MHz ( period = 2.963 ns )                    ; state.st_Check_Piece       ; state.st_Invalid_Move      ; clk50      ; clk50    ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 337.50 MHz ( period = 2.963 ns )                    ; state.st_Read_Ram          ; state.st_Check_capture     ; clk50      ; clk50    ; None                        ; None                      ; 1.483 ns                ;
; N/A                                     ; 338.64 MHz ( period = 2.953 ns )                    ; while_Capturing            ; state.st_Move_Piece        ; clk50      ; clk50    ; None                        ; None                      ; 2.738 ns                ;
; N/A                                     ; 339.33 MHz ( period = 2.947 ns )                    ; state.st_Wait_Game         ; state.st_Wait_Game         ; clk50      ; clk50    ; None                        ; None                      ; 2.733 ns                ;
; N/A                                     ; 339.44 MHz ( period = 2.946 ns )                    ; state.st_Wait_Game         ; state.st_Start_Game        ; clk50      ; clk50    ; None                        ; None                      ; 2.732 ns                ;
; N/A                                     ; 339.44 MHz ( period = 2.946 ns )                    ; state.st_Wait_Game         ; state.st_S_Rdy             ; clk50      ; clk50    ; None                        ; None                      ; 2.732 ns                ;
; N/A                                     ; 341.06 MHz ( period = 2.932 ns )                    ; state.st_Wait_Turn         ; state.st_Wait_Game         ; clk50      ; clk50    ; None                        ; None                      ; 2.719 ns                ;
; N/A                                     ; 341.18 MHz ( period = 2.931 ns )                    ; state.st_Wait_Turn         ; state.st_Start_Game        ; clk50      ; clk50    ; None                        ; None                      ; 2.718 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                            ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk50'                                                                                                                                                                       ;
+------------------------------------------+---------------+-------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From          ; To                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+---------------+-------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; s_Addr_W[1]   ; Addr_W[1]$latch   ; clk50      ; clk50    ; None                       ; None                       ; 0.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; s_Addr_W[2]   ; Addr_W[2]$latch   ; clk50      ; clk50    ; None                       ; None                       ; 0.776 ns                 ;
; Not operational: Clock Skew > Data Delay ; s_Addr_W[0]   ; Addr_W[0]$latch   ; clk50      ; clk50    ; None                       ; None                       ; 0.771 ns                 ;
; Not operational: Clock Skew > Data Delay ; s_Addr_W[3]   ; Addr_W[3]$latch   ; clk50      ; clk50    ; None                       ; None                       ; 0.776 ns                 ;
; Not operational: Clock Skew > Data Delay ; s_Addr_W[0]   ; Addr_R[0]$latch   ; clk50      ; clk50    ; None                       ; None                       ; 0.774 ns                 ;
; Not operational: Clock Skew > Data Delay ; s_Addr_W[1]   ; Addr_R[1]$latch   ; clk50      ; clk50    ; None                       ; None                       ; 0.776 ns                 ;
; Not operational: Clock Skew > Data Delay ; s_Addr_W[2]   ; Addr_R[2]$latch   ; clk50      ; clk50    ; None                       ; None                       ; 0.777 ns                 ;
; Not operational: Clock Skew > Data Delay ; s_Addr_W[3]   ; Addr_R[3]$latch   ; clk50      ; clk50    ; None                       ; None                       ; 0.776 ns                 ;
; Not operational: Clock Skew > Data Delay ; s_Addr_W[5]   ; Addr_W[5]$latch   ; clk50      ; clk50    ; None                       ; None                       ; 1.252 ns                 ;
; Not operational: Clock Skew > Data Delay ; s_Addr_W[5]   ; Addr_R[5]$latch   ; clk50      ; clk50    ; None                       ; None                       ; 1.252 ns                 ;
; Not operational: Clock Skew > Data Delay ; s_Addr_W[4]   ; Addr_W[4]$latch   ; clk50      ; clk50    ; None                       ; None                       ; 2.569 ns                 ;
; Not operational: Clock Skew > Data Delay ; s_Addr_W[4]   ; Addr_R[4]$latch   ; clk50      ; clk50    ; None                       ; None                       ; 2.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; last_Piece[2] ; state.st_Read_Ram ; clk50      ; clk50    ; None                       ; None                       ; 1.258 ns                 ;
+------------------------------------------+---------------+-------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------+
; tsu                                                                                      ;
+-------+--------------+------------+--------------+----------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To                         ; To Clock ;
+-------+--------------+------------+--------------+----------------------------+----------+
; N/A   ; None         ; 6.672 ns   ; In_Piece[1]  ; last_Piece[2]              ; clk50    ;
; N/A   ; None         ; 6.672 ns   ; In_Piece[1]  ; last_Piece[0]              ; clk50    ;
; N/A   ; None         ; 6.672 ns   ; In_Piece[1]  ; last_Piece[1]              ; clk50    ;
; N/A   ; None         ; 6.617 ns   ; In_Piece[1]  ; piece_To_Capture[1]        ; clk50    ;
; N/A   ; None         ; 6.617 ns   ; In_Piece[1]  ; piece_To_Capture[0]        ; clk50    ;
; N/A   ; None         ; 6.617 ns   ; In_Piece[1]  ; piece_To_Capture[2]        ; clk50    ;
; N/A   ; None         ; 6.615 ns   ; In_Piece[0]  ; last_Piece[2]              ; clk50    ;
; N/A   ; None         ; 6.615 ns   ; In_Piece[0]  ; last_Piece[0]              ; clk50    ;
; N/A   ; None         ; 6.615 ns   ; In_Piece[0]  ; last_Piece[1]              ; clk50    ;
; N/A   ; None         ; 6.560 ns   ; In_Piece[0]  ; piece_To_Capture[1]        ; clk50    ;
; N/A   ; None         ; 6.560 ns   ; In_Piece[0]  ; piece_To_Capture[0]        ; clk50    ;
; N/A   ; None         ; 6.560 ns   ; In_Piece[0]  ; piece_To_Capture[2]        ; clk50    ;
; N/A   ; None         ; 6.420 ns   ; In_Piece[2]  ; last_Piece[2]              ; clk50    ;
; N/A   ; None         ; 6.420 ns   ; In_Piece[2]  ; last_Piece[0]              ; clk50    ;
; N/A   ; None         ; 6.420 ns   ; In_Piece[2]  ; last_Piece[1]              ; clk50    ;
; N/A   ; None         ; 6.403 ns   ; In_Piece[1]  ; arriving_Cell[0]           ; clk50    ;
; N/A   ; None         ; 6.403 ns   ; In_Piece[1]  ; arriving_Cell[2]           ; clk50    ;
; N/A   ; None         ; 6.403 ns   ; In_Piece[1]  ; arriving_Cell[1]           ; clk50    ;
; N/A   ; None         ; 6.394 ns   ; In_Piece[1]  ; piece_To_Move[1]           ; clk50    ;
; N/A   ; None         ; 6.394 ns   ; In_Piece[1]  ; piece_To_Move[0]           ; clk50    ;
; N/A   ; None         ; 6.394 ns   ; In_Piece[1]  ; piece_To_Move[2]           ; clk50    ;
; N/A   ; None         ; 6.365 ns   ; In_Piece[2]  ; piece_To_Capture[1]        ; clk50    ;
; N/A   ; None         ; 6.365 ns   ; In_Piece[2]  ; piece_To_Capture[0]        ; clk50    ;
; N/A   ; None         ; 6.365 ns   ; In_Piece[2]  ; piece_To_Capture[2]        ; clk50    ;
; N/A   ; None         ; 6.346 ns   ; In_Piece[0]  ; arriving_Cell[0]           ; clk50    ;
; N/A   ; None         ; 6.346 ns   ; In_Piece[0]  ; arriving_Cell[2]           ; clk50    ;
; N/A   ; None         ; 6.346 ns   ; In_Piece[0]  ; arriving_Cell[1]           ; clk50    ;
; N/A   ; None         ; 6.337 ns   ; In_Piece[0]  ; piece_To_Move[1]           ; clk50    ;
; N/A   ; None         ; 6.337 ns   ; In_Piece[0]  ; piece_To_Move[0]           ; clk50    ;
; N/A   ; None         ; 6.337 ns   ; In_Piece[0]  ; piece_To_Move[2]           ; clk50    ;
; N/A   ; None         ; 6.151 ns   ; In_Piece[2]  ; arriving_Cell[0]           ; clk50    ;
; N/A   ; None         ; 6.151 ns   ; In_Piece[2]  ; arriving_Cell[2]           ; clk50    ;
; N/A   ; None         ; 6.151 ns   ; In_Piece[2]  ; arriving_Cell[1]           ; clk50    ;
; N/A   ; None         ; 6.142 ns   ; In_Piece[2]  ; piece_To_Move[1]           ; clk50    ;
; N/A   ; None         ; 6.142 ns   ; In_Piece[2]  ; piece_To_Move[0]           ; clk50    ;
; N/A   ; None         ; 6.142 ns   ; In_Piece[2]  ; piece_To_Move[2]           ; clk50    ;
; N/A   ; None         ; 6.041 ns   ; In_Piece[1]  ; state.st_Wait_Game         ; clk50    ;
; N/A   ; None         ; 6.040 ns   ; In_Piece[1]  ; state.st_Start_Game        ; clk50    ;
; N/A   ; None         ; 6.040 ns   ; In_Piece[1]  ; state.st_S_Rdy             ; clk50    ;
; N/A   ; None         ; 6.007 ns   ; In_Piece[1]  ; state.st_W_Tx1             ; clk50    ;
; N/A   ; None         ; 5.984 ns   ; In_Piece[0]  ; state.st_Wait_Game         ; clk50    ;
; N/A   ; None         ; 5.983 ns   ; In_Piece[0]  ; state.st_Start_Game        ; clk50    ;
; N/A   ; None         ; 5.983 ns   ; In_Piece[0]  ; state.st_S_Rdy             ; clk50    ;
; N/A   ; None         ; 5.950 ns   ; In_Piece[0]  ; state.st_W_Tx1             ; clk50    ;
; N/A   ; None         ; 5.614 ns   ; New_Game     ; state.st_Wait_Game         ; clk50    ;
; N/A   ; None         ; 5.613 ns   ; New_Game     ; state.st_Start_Game        ; clk50    ;
; N/A   ; None         ; 5.613 ns   ; New_Game     ; state.st_S_Rdy             ; clk50    ;
; N/A   ; None         ; 5.595 ns   ; In_Piece[2]  ; state.st_Wait_Game         ; clk50    ;
; N/A   ; None         ; 5.594 ns   ; In_Piece[2]  ; state.st_Start_Game        ; clk50    ;
; N/A   ; None         ; 5.594 ns   ; In_Piece[2]  ; state.st_S_Rdy             ; clk50    ;
; N/A   ; None         ; 5.580 ns   ; New_Game     ; state.st_W_Tx1             ; clk50    ;
; N/A   ; None         ; 5.561 ns   ; In_Piece[2]  ; state.st_W_Tx1             ; clk50    ;
; N/A   ; None         ; 5.341 ns   ; In_Piece[1]  ; state.st_Check_Piece       ; clk50    ;
; N/A   ; None         ; 5.338 ns   ; RDY_RECEIVED ; state.st_Wait_Game         ; clk50    ;
; N/A   ; None         ; 5.337 ns   ; RDY_RECEIVED ; state.st_Start_Game        ; clk50    ;
; N/A   ; None         ; 5.337 ns   ; RDY_RECEIVED ; state.st_S_Rdy             ; clk50    ;
; N/A   ; None         ; 5.315 ns   ; ready_to_TX  ; state.st_Wait_Game         ; clk50    ;
; N/A   ; None         ; 5.314 ns   ; ready_to_TX  ; state.st_Start_Game        ; clk50    ;
; N/A   ; None         ; 5.314 ns   ; ready_to_TX  ; state.st_S_Rdy             ; clk50    ;
; N/A   ; None         ; 5.313 ns   ; Turn         ; state.st_Wait_Game         ; clk50    ;
; N/A   ; None         ; 5.312 ns   ; Turn         ; state.st_Start_Game        ; clk50    ;
; N/A   ; None         ; 5.312 ns   ; Turn         ; state.st_S_Rdy             ; clk50    ;
; N/A   ; None         ; 5.304 ns   ; RDY_RECEIVED ; state.st_W_Tx1             ; clk50    ;
; N/A   ; None         ; 5.294 ns   ; In_Piece[1]  ; state.st_Check_Second_Move ; clk50    ;
; N/A   ; None         ; 5.290 ns   ; In_Piece[1]  ; state.st_Check_capture     ; clk50    ;
; N/A   ; None         ; 5.284 ns   ; In_Piece[0]  ; state.st_Check_Piece       ; clk50    ;
; N/A   ; None         ; 5.281 ns   ; ready_to_TX  ; state.st_W_Tx1             ; clk50    ;
; N/A   ; None         ; 5.279 ns   ; Turn         ; state.st_W_Tx1             ; clk50    ;
; N/A   ; None         ; 5.237 ns   ; In_Piece[0]  ; state.st_Check_Second_Move ; clk50    ;
; N/A   ; None         ; 5.233 ns   ; In_Piece[0]  ; state.st_Check_capture     ; clk50    ;
; N/A   ; None         ; 5.089 ns   ; In_Piece[2]  ; state.st_Check_Piece       ; clk50    ;
; N/A   ; None         ; 5.042 ns   ; In_Piece[2]  ; state.st_Check_Second_Move ; clk50    ;
; N/A   ; None         ; 5.038 ns   ; In_Piece[2]  ; state.st_Check_capture     ; clk50    ;
; N/A   ; None         ; 4.995 ns   ; Sel          ; to_Move_Y[0]               ; clk50    ;
; N/A   ; None         ; 4.995 ns   ; Sel          ; to_Move_Y[2]               ; clk50    ;
; N/A   ; None         ; 4.995 ns   ; Sel          ; to_Move_X[2]               ; clk50    ;
; N/A   ; None         ; 4.995 ns   ; Sel          ; to_Move_X[0]               ; clk50    ;
; N/A   ; None         ; 4.995 ns   ; Sel          ; to_Move_X[1]               ; clk50    ;
; N/A   ; None         ; 4.995 ns   ; Sel          ; to_Move_Y[1]               ; clk50    ;
; N/A   ; None         ; 4.950 ns   ; Sel          ; old_Y[0]                   ; clk50    ;
; N/A   ; None         ; 4.950 ns   ; Sel          ; old_Y[2]                   ; clk50    ;
; N/A   ; None         ; 4.950 ns   ; Sel          ; old_Y[1]                   ; clk50    ;
; N/A   ; None         ; 4.950 ns   ; Sel          ; old_X[2]                   ; clk50    ;
; N/A   ; None         ; 4.950 ns   ; Sel          ; old_X[1]                   ; clk50    ;
; N/A   ; None         ; 4.950 ns   ; Sel          ; old_X[0]                   ; clk50    ;
; N/A   ; None         ; 4.611 ns   ; Sel          ; state.st_Wait_Game         ; clk50    ;
; N/A   ; None         ; 4.610 ns   ; Sel          ; state.st_Start_Game        ; clk50    ;
; N/A   ; None         ; 4.610 ns   ; Sel          ; state.st_S_Rdy             ; clk50    ;
; N/A   ; None         ; 4.577 ns   ; Sel          ; state.st_W_Tx1             ; clk50    ;
; N/A   ; None         ; 4.466 ns   ; In_Piece[1]  ; state.st_Read_Ram          ; clk50    ;
; N/A   ; None         ; 4.433 ns   ; Turn         ; state.st_Turn              ; clk50    ;
; N/A   ; None         ; 4.409 ns   ; In_Piece[0]  ; state.st_Read_Ram          ; clk50    ;
; N/A   ; None         ; 4.169 ns   ; Sel          ; state.st_Turn              ; clk50    ;
; N/A   ; None         ; 4.022 ns   ; Turn         ; state.st_Wait_Turn         ; clk50    ;
; N/A   ; None         ; 3.669 ns   ; nrst         ; to_Move_Y[0]               ; clk50    ;
; N/A   ; None         ; 3.669 ns   ; nrst         ; to_Move_Y[2]               ; clk50    ;
; N/A   ; None         ; 3.669 ns   ; nrst         ; to_Move_X[2]               ; clk50    ;
; N/A   ; None         ; 3.669 ns   ; nrst         ; to_Move_X[0]               ; clk50    ;
; N/A   ; None         ; 3.669 ns   ; nrst         ; to_Move_X[1]               ; clk50    ;
; N/A   ; None         ; 3.669 ns   ; nrst         ; to_Move_Y[1]               ; clk50    ;
; N/A   ; None         ; 3.638 ns   ; In_Piece[2]  ; state.st_Read_Ram          ; clk50    ;
; N/A   ; None         ; 3.622 ns   ; nrst         ; old_Y[0]                   ; clk50    ;
; N/A   ; None         ; 3.622 ns   ; nrst         ; old_Y[2]                   ; clk50    ;
; N/A   ; None         ; 3.622 ns   ; nrst         ; old_Y[1]                   ; clk50    ;
; N/A   ; None         ; 3.622 ns   ; nrst         ; old_X[2]                   ; clk50    ;
; N/A   ; None         ; 3.622 ns   ; nrst         ; old_X[1]                   ; clk50    ;
; N/A   ; None         ; 3.622 ns   ; nrst         ; old_X[0]                   ; clk50    ;
; N/A   ; None         ; 3.608 ns   ; Pos_X[2]     ; sel_X[2]                   ; clk50    ;
; N/A   ; None         ; 3.600 ns   ; Pos_X[0]     ; sel_X[0]                   ; clk50    ;
; N/A   ; None         ; 3.489 ns   ; Color        ; s_whites                   ; clk50    ;
; N/A   ; None         ; 3.482 ns   ; Pos_Y[2]     ; sel_Y[2]                   ; clk50    ;
; N/A   ; None         ; 3.402 ns   ; RDY_RECEIVED ; state.st_W_Rdy             ; clk50    ;
; N/A   ; None         ; 3.316 ns   ; Pos_Y[0]     ; sel_Y[0]                   ; clk50    ;
; N/A   ; None         ; 3.307 ns   ; nrst         ; int_Pos_To_Capture_Y[0]    ; clk50    ;
; N/A   ; None         ; 3.307 ns   ; nrst         ; int_Pos_To_Capture_X[0]    ; clk50    ;
; N/A   ; None         ; 3.195 ns   ; nrst         ; piece_To_Capture[1]        ; clk50    ;
; N/A   ; None         ; 3.195 ns   ; nrst         ; piece_To_Capture[0]        ; clk50    ;
; N/A   ; None         ; 3.195 ns   ; nrst         ; piece_To_Capture[2]        ; clk50    ;
; N/A   ; None         ; 3.188 ns   ; Pos_X[1]     ; sel_X[1]                   ; clk50    ;
; N/A   ; None         ; 3.157 ns   ; Pos_Y[1]     ; sel_Y[1]                   ; clk50    ;
; N/A   ; None         ; 3.102 ns   ; nrst         ; last_Piece[2]              ; clk50    ;
; N/A   ; None         ; 3.102 ns   ; nrst         ; last_Piece[0]              ; clk50    ;
; N/A   ; None         ; 3.102 ns   ; nrst         ; last_Piece[1]              ; clk50    ;
; N/A   ; None         ; 3.026 ns   ; nrst         ; int_Pos_To_Capture_Y[1]    ; clk50    ;
; N/A   ; None         ; 3.026 ns   ; nrst         ; int_Pos_To_Capture_Y[2]    ; clk50    ;
; N/A   ; None         ; 3.026 ns   ; nrst         ; int_Pos_To_Capture_X[1]    ; clk50    ;
; N/A   ; None         ; 3.026 ns   ; nrst         ; int_Pos_To_Capture_X[2]    ; clk50    ;
; N/A   ; None         ; 2.983 ns   ; nrst         ; arriving_Cell[0]           ; clk50    ;
; N/A   ; None         ; 2.983 ns   ; nrst         ; arriving_Cell[2]           ; clk50    ;
; N/A   ; None         ; 2.983 ns   ; nrst         ; arriving_Cell[1]           ; clk50    ;
; N/A   ; None         ; 2.982 ns   ; nrst         ; piece_To_Move[1]           ; clk50    ;
; N/A   ; None         ; 2.982 ns   ; nrst         ; piece_To_Move[0]           ; clk50    ;
; N/A   ; None         ; 2.982 ns   ; nrst         ; piece_To_Move[2]           ; clk50    ;
; N/A   ; None         ; 2.851 ns   ; nrst         ; s_Addr_W[0]                ; clk50    ;
; N/A   ; None         ; 2.851 ns   ; nrst         ; s_Addr_W[1]                ; clk50    ;
; N/A   ; None         ; 2.851 ns   ; nrst         ; s_Addr_W[2]                ; clk50    ;
; N/A   ; None         ; 2.851 ns   ; nrst         ; s_Addr_W[3]                ; clk50    ;
; N/A   ; None         ; 2.851 ns   ; nrst         ; s_Addr_W[4]                ; clk50    ;
; N/A   ; None         ; 2.851 ns   ; nrst         ; s_Addr_W[5]                ; clk50    ;
; N/A   ; None         ; 2.829 ns   ; nrst         ; pos_To_Capture_Y[0]        ; clk50    ;
; N/A   ; None         ; 2.829 ns   ; nrst         ; pos_To_Capture_Y[1]        ; clk50    ;
; N/A   ; None         ; 2.829 ns   ; nrst         ; pos_To_Capture_Y[2]        ; clk50    ;
; N/A   ; None         ; 2.829 ns   ; nrst         ; pos_To_Capture_X[0]        ; clk50    ;
; N/A   ; None         ; 2.829 ns   ; nrst         ; pos_To_Capture_X[1]        ; clk50    ;
; N/A   ; None         ; 2.829 ns   ; nrst         ; pos_To_Capture_X[2]        ; clk50    ;
; N/A   ; None         ; 2.737 ns   ; nrst         ; sel_Y[0]                   ; clk50    ;
; N/A   ; None         ; 2.737 ns   ; nrst         ; sel_Y[2]                   ; clk50    ;
; N/A   ; None         ; 2.737 ns   ; nrst         ; sel_Y[1]                   ; clk50    ;
; N/A   ; None         ; 2.737 ns   ; nrst         ; sel_X[2]                   ; clk50    ;
; N/A   ; None         ; 2.737 ns   ; nrst         ; sel_X[1]                   ; clk50    ;
; N/A   ; None         ; 2.737 ns   ; nrst         ; sel_X[0]                   ; clk50    ;
; N/A   ; None         ; 2.369 ns   ; nrst         ; sel_Selected               ; clk50    ;
; N/A   ; None         ; 2.369 ns   ; nrst         ; counter[3]                 ; clk50    ;
; N/A   ; None         ; 2.369 ns   ; nrst         ; counter[1]                 ; clk50    ;
; N/A   ; None         ; 2.369 ns   ; nrst         ; counter[0]                 ; clk50    ;
; N/A   ; None         ; 2.369 ns   ; nrst         ; counter[2]                 ; clk50    ;
; N/A   ; None         ; 2.326 ns   ; nrst         ; while_Capturing            ; clk50    ;
; N/A   ; None         ; 2.326 ns   ; nrst         ; piece_Moved                ; clk50    ;
; N/A   ; None         ; 2.222 ns   ; Sel          ; state.st_Read_Ram          ; clk50    ;
; N/A   ; None         ; 1.894 ns   ; nrst         ; s_whites                   ; clk50    ;
+-------+--------------+------------+--------------+----------------------------+----------+


+------------------------------------------------------------------------------------+
; tco                                                                                ;
+-------+--------------+------------+--------------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From               ; To           ; From Clock ;
+-------+--------------+------------+--------------------+--------------+------------+
; N/A   ; None         ; 13.526 ns  ; Addr_W[2]$latch    ; X_To_Sent[2] ; clk50      ;
; N/A   ; None         ; 13.526 ns  ; Addr_W[2]$latch    ; Addr_W[2]    ; clk50      ;
; N/A   ; None         ; 13.265 ns  ; Addr_W[0]$latch    ; X_To_Sent[0] ; clk50      ;
; N/A   ; None         ; 13.265 ns  ; Addr_W[0]$latch    ; Addr_W[0]    ; clk50      ;
; N/A   ; None         ; 11.244 ns  ; Addr_W[1]$latch    ; X_To_Sent[1] ; clk50      ;
; N/A   ; None         ; 11.244 ns  ; Addr_W[1]$latch    ; Addr_W[1]    ; clk50      ;
; N/A   ; None         ; 11.085 ns  ; Addr_R[0]$latch    ; Addr_R[0]    ; clk50      ;
; N/A   ; None         ; 10.865 ns  ; Addr_R[2]$latch    ; Addr_R[2]    ; clk50      ;
; N/A   ; None         ; 10.832 ns  ; Addr_W[5]$latch    ; Y_To_Sent[2] ; clk50      ;
; N/A   ; None         ; 10.827 ns  ; Addr_R[1]$latch    ; Addr_R[1]    ; clk50      ;
; N/A   ; None         ; 10.812 ns  ; Addr_W[5]$latch    ; Addr_W[5]    ; clk50      ;
; N/A   ; None         ; 10.685 ns  ; Addr_W[3]$latch    ; Addr_W[3]    ; clk50      ;
; N/A   ; None         ; 10.675 ns  ; Addr_W[3]$latch    ; Y_To_Sent[0] ; clk50      ;
; N/A   ; None         ; 10.634 ns  ; Addr_W[4]$latch    ; Y_To_Sent[1] ; clk50      ;
; N/A   ; None         ; 10.634 ns  ; Addr_W[4]$latch    ; Addr_W[4]    ; clk50      ;
; N/A   ; None         ; 10.620 ns  ; Addr_R[3]$latch    ; Addr_R[3]    ; clk50      ;
; N/A   ; None         ; 10.562 ns  ; Addr_R[5]$latch    ; Addr_R[5]    ; clk50      ;
; N/A   ; None         ; 10.532 ns  ; Addr_R[4]$latch    ; Addr_R[4]    ; clk50      ;
; N/A   ; None         ; 7.927 ns   ; state.st_Write_Ram ; SEND_DT      ; clk50      ;
; N/A   ; None         ; 6.627 ns   ; state.st_Turn      ; freeze_kb    ; clk50      ;
; N/A   ; None         ; 6.627 ns   ; state.st_Turn      ; turn_read    ; clk50      ;
; N/A   ; None         ; 6.617 ns   ; state.st_Turn      ; led_turn     ; clk50      ;
+-------+--------------+------------+--------------------+--------------+------------+


+------------------------------------------------------------------------------------------------+
; th                                                                                             ;
+---------------+-------------+-----------+--------------+----------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From         ; To                         ; To Clock ;
+---------------+-------------+-----------+--------------+----------------------------+----------+
; N/A           ; None        ; -1.664 ns ; nrst         ; s_whites                   ; clk50    ;
; N/A           ; None        ; -1.992 ns ; Sel          ; state.st_Read_Ram          ; clk50    ;
; N/A           ; None        ; -2.096 ns ; nrst         ; while_Capturing            ; clk50    ;
; N/A           ; None        ; -2.096 ns ; nrst         ; piece_Moved                ; clk50    ;
; N/A           ; None        ; -2.139 ns ; nrst         ; sel_Selected               ; clk50    ;
; N/A           ; None        ; -2.139 ns ; nrst         ; counter[3]                 ; clk50    ;
; N/A           ; None        ; -2.139 ns ; nrst         ; counter[1]                 ; clk50    ;
; N/A           ; None        ; -2.139 ns ; nrst         ; counter[0]                 ; clk50    ;
; N/A           ; None        ; -2.139 ns ; nrst         ; counter[2]                 ; clk50    ;
; N/A           ; None        ; -2.507 ns ; nrst         ; sel_Y[0]                   ; clk50    ;
; N/A           ; None        ; -2.507 ns ; nrst         ; sel_Y[2]                   ; clk50    ;
; N/A           ; None        ; -2.507 ns ; nrst         ; sel_Y[1]                   ; clk50    ;
; N/A           ; None        ; -2.507 ns ; nrst         ; sel_X[2]                   ; clk50    ;
; N/A           ; None        ; -2.507 ns ; nrst         ; sel_X[1]                   ; clk50    ;
; N/A           ; None        ; -2.507 ns ; nrst         ; sel_X[0]                   ; clk50    ;
; N/A           ; None        ; -2.599 ns ; nrst         ; pos_To_Capture_Y[0]        ; clk50    ;
; N/A           ; None        ; -2.599 ns ; nrst         ; pos_To_Capture_Y[1]        ; clk50    ;
; N/A           ; None        ; -2.599 ns ; nrst         ; pos_To_Capture_Y[2]        ; clk50    ;
; N/A           ; None        ; -2.599 ns ; nrst         ; pos_To_Capture_X[0]        ; clk50    ;
; N/A           ; None        ; -2.599 ns ; nrst         ; pos_To_Capture_X[1]        ; clk50    ;
; N/A           ; None        ; -2.599 ns ; nrst         ; pos_To_Capture_X[2]        ; clk50    ;
; N/A           ; None        ; -2.621 ns ; nrst         ; s_Addr_W[0]                ; clk50    ;
; N/A           ; None        ; -2.621 ns ; nrst         ; s_Addr_W[1]                ; clk50    ;
; N/A           ; None        ; -2.621 ns ; nrst         ; s_Addr_W[2]                ; clk50    ;
; N/A           ; None        ; -2.621 ns ; nrst         ; s_Addr_W[3]                ; clk50    ;
; N/A           ; None        ; -2.621 ns ; nrst         ; s_Addr_W[4]                ; clk50    ;
; N/A           ; None        ; -2.621 ns ; nrst         ; s_Addr_W[5]                ; clk50    ;
; N/A           ; None        ; -2.752 ns ; nrst         ; piece_To_Move[1]           ; clk50    ;
; N/A           ; None        ; -2.752 ns ; nrst         ; piece_To_Move[0]           ; clk50    ;
; N/A           ; None        ; -2.752 ns ; nrst         ; piece_To_Move[2]           ; clk50    ;
; N/A           ; None        ; -2.753 ns ; nrst         ; arriving_Cell[0]           ; clk50    ;
; N/A           ; None        ; -2.753 ns ; nrst         ; arriving_Cell[2]           ; clk50    ;
; N/A           ; None        ; -2.753 ns ; nrst         ; arriving_Cell[1]           ; clk50    ;
; N/A           ; None        ; -2.796 ns ; nrst         ; int_Pos_To_Capture_Y[1]    ; clk50    ;
; N/A           ; None        ; -2.796 ns ; nrst         ; int_Pos_To_Capture_Y[2]    ; clk50    ;
; N/A           ; None        ; -2.796 ns ; nrst         ; int_Pos_To_Capture_X[1]    ; clk50    ;
; N/A           ; None        ; -2.796 ns ; nrst         ; int_Pos_To_Capture_X[2]    ; clk50    ;
; N/A           ; None        ; -2.872 ns ; nrst         ; last_Piece[2]              ; clk50    ;
; N/A           ; None        ; -2.872 ns ; nrst         ; last_Piece[0]              ; clk50    ;
; N/A           ; None        ; -2.872 ns ; nrst         ; last_Piece[1]              ; clk50    ;
; N/A           ; None        ; -2.927 ns ; Pos_Y[1]     ; sel_Y[1]                   ; clk50    ;
; N/A           ; None        ; -2.952 ns ; In_Piece[1]  ; piece_To_Capture[1]        ; clk50    ;
; N/A           ; None        ; -2.958 ns ; Pos_X[1]     ; sel_X[1]                   ; clk50    ;
; N/A           ; None        ; -2.965 ns ; nrst         ; piece_To_Capture[1]        ; clk50    ;
; N/A           ; None        ; -2.965 ns ; nrst         ; piece_To_Capture[0]        ; clk50    ;
; N/A           ; None        ; -2.965 ns ; nrst         ; piece_To_Capture[2]        ; clk50    ;
; N/A           ; None        ; -2.969 ns ; In_Piece[2]  ; piece_To_Capture[2]        ; clk50    ;
; N/A           ; None        ; -3.077 ns ; nrst         ; int_Pos_To_Capture_Y[0]    ; clk50    ;
; N/A           ; None        ; -3.077 ns ; nrst         ; int_Pos_To_Capture_X[0]    ; clk50    ;
; N/A           ; None        ; -3.084 ns ; In_Piece[0]  ; piece_To_Capture[0]        ; clk50    ;
; N/A           ; None        ; -3.086 ns ; Pos_Y[0]     ; sel_Y[0]                   ; clk50    ;
; N/A           ; None        ; -3.119 ns ; In_Piece[2]  ; piece_To_Move[2]           ; clk50    ;
; N/A           ; None        ; -3.120 ns ; In_Piece[2]  ; arriving_Cell[2]           ; clk50    ;
; N/A           ; None        ; -3.172 ns ; RDY_RECEIVED ; state.st_W_Rdy             ; clk50    ;
; N/A           ; None        ; -3.199 ns ; In_Piece[1]  ; piece_To_Move[1]           ; clk50    ;
; N/A           ; None        ; -3.201 ns ; In_Piece[1]  ; arriving_Cell[1]           ; clk50    ;
; N/A           ; None        ; -3.252 ns ; Pos_Y[2]     ; sel_Y[2]                   ; clk50    ;
; N/A           ; None        ; -3.259 ns ; Color        ; s_whites                   ; clk50    ;
; N/A           ; None        ; -3.314 ns ; In_Piece[0]  ; arriving_Cell[0]           ; clk50    ;
; N/A           ; None        ; -3.314 ns ; In_Piece[0]  ; piece_To_Move[0]           ; clk50    ;
; N/A           ; None        ; -3.370 ns ; Pos_X[0]     ; sel_X[0]                   ; clk50    ;
; N/A           ; None        ; -3.378 ns ; Pos_X[2]     ; sel_X[2]                   ; clk50    ;
; N/A           ; None        ; -3.392 ns ; nrst         ; old_Y[0]                   ; clk50    ;
; N/A           ; None        ; -3.392 ns ; nrst         ; old_Y[2]                   ; clk50    ;
; N/A           ; None        ; -3.392 ns ; nrst         ; old_Y[1]                   ; clk50    ;
; N/A           ; None        ; -3.392 ns ; nrst         ; old_X[2]                   ; clk50    ;
; N/A           ; None        ; -3.392 ns ; nrst         ; old_X[1]                   ; clk50    ;
; N/A           ; None        ; -3.392 ns ; nrst         ; old_X[0]                   ; clk50    ;
; N/A           ; None        ; -3.408 ns ; In_Piece[2]  ; state.st_Read_Ram          ; clk50    ;
; N/A           ; None        ; -3.439 ns ; nrst         ; to_Move_Y[0]               ; clk50    ;
; N/A           ; None        ; -3.439 ns ; nrst         ; to_Move_Y[2]               ; clk50    ;
; N/A           ; None        ; -3.439 ns ; nrst         ; to_Move_X[2]               ; clk50    ;
; N/A           ; None        ; -3.439 ns ; nrst         ; to_Move_X[0]               ; clk50    ;
; N/A           ; None        ; -3.439 ns ; nrst         ; to_Move_X[1]               ; clk50    ;
; N/A           ; None        ; -3.439 ns ; nrst         ; to_Move_Y[1]               ; clk50    ;
; N/A           ; None        ; -3.454 ns ; ready_to_TX  ; state.st_S_Rdy             ; clk50    ;
; N/A           ; None        ; -3.507 ns ; RDY_RECEIVED ; state.st_Start_Game        ; clk50    ;
; N/A           ; None        ; -3.593 ns ; In_Piece[0]  ; last_Piece[0]              ; clk50    ;
; N/A           ; None        ; -3.616 ns ; In_Piece[1]  ; last_Piece[1]              ; clk50    ;
; N/A           ; None        ; -3.717 ns ; In_Piece[2]  ; last_Piece[2]              ; clk50    ;
; N/A           ; None        ; -3.792 ns ; Turn         ; state.st_Wait_Turn         ; clk50    ;
; N/A           ; None        ; -3.939 ns ; Sel          ; state.st_Turn              ; clk50    ;
; N/A           ; None        ; -3.969 ns ; New_Game     ; state.st_W_Tx1             ; clk50    ;
; N/A           ; None        ; -4.179 ns ; In_Piece[0]  ; state.st_Read_Ram          ; clk50    ;
; N/A           ; None        ; -4.203 ns ; Turn         ; state.st_Turn              ; clk50    ;
; N/A           ; None        ; -4.236 ns ; In_Piece[1]  ; state.st_Read_Ram          ; clk50    ;
; N/A           ; None        ; -4.347 ns ; Sel          ; state.st_W_Tx1             ; clk50    ;
; N/A           ; None        ; -4.380 ns ; Sel          ; state.st_Start_Game        ; clk50    ;
; N/A           ; None        ; -4.380 ns ; Sel          ; state.st_S_Rdy             ; clk50    ;
; N/A           ; None        ; -4.381 ns ; Sel          ; state.st_Wait_Game         ; clk50    ;
; N/A           ; None        ; -4.720 ns ; Sel          ; old_Y[0]                   ; clk50    ;
; N/A           ; None        ; -4.720 ns ; Sel          ; old_Y[2]                   ; clk50    ;
; N/A           ; None        ; -4.720 ns ; Sel          ; old_Y[1]                   ; clk50    ;
; N/A           ; None        ; -4.720 ns ; Sel          ; old_X[2]                   ; clk50    ;
; N/A           ; None        ; -4.720 ns ; Sel          ; old_X[1]                   ; clk50    ;
; N/A           ; None        ; -4.720 ns ; Sel          ; old_X[0]                   ; clk50    ;
; N/A           ; None        ; -4.765 ns ; Sel          ; to_Move_Y[0]               ; clk50    ;
; N/A           ; None        ; -4.765 ns ; Sel          ; to_Move_Y[2]               ; clk50    ;
; N/A           ; None        ; -4.765 ns ; Sel          ; to_Move_X[2]               ; clk50    ;
; N/A           ; None        ; -4.765 ns ; Sel          ; to_Move_X[0]               ; clk50    ;
; N/A           ; None        ; -4.765 ns ; Sel          ; to_Move_X[1]               ; clk50    ;
; N/A           ; None        ; -4.765 ns ; Sel          ; to_Move_Y[1]               ; clk50    ;
; N/A           ; None        ; -4.808 ns ; In_Piece[2]  ; state.st_Check_capture     ; clk50    ;
; N/A           ; None        ; -4.812 ns ; In_Piece[2]  ; state.st_Check_Second_Move ; clk50    ;
; N/A           ; None        ; -4.859 ns ; In_Piece[2]  ; state.st_Check_Piece       ; clk50    ;
; N/A           ; None        ; -5.003 ns ; In_Piece[0]  ; state.st_Check_capture     ; clk50    ;
; N/A           ; None        ; -5.007 ns ; In_Piece[0]  ; state.st_Check_Second_Move ; clk50    ;
; N/A           ; None        ; -5.049 ns ; Turn         ; state.st_W_Tx1             ; clk50    ;
; N/A           ; None        ; -5.051 ns ; ready_to_TX  ; state.st_W_Tx1             ; clk50    ;
; N/A           ; None        ; -5.054 ns ; In_Piece[0]  ; state.st_Check_Piece       ; clk50    ;
; N/A           ; None        ; -5.060 ns ; In_Piece[1]  ; state.st_Check_capture     ; clk50    ;
; N/A           ; None        ; -5.064 ns ; In_Piece[1]  ; state.st_Check_Second_Move ; clk50    ;
; N/A           ; None        ; -5.074 ns ; RDY_RECEIVED ; state.st_W_Tx1             ; clk50    ;
; N/A           ; None        ; -5.082 ns ; Turn         ; state.st_Start_Game        ; clk50    ;
; N/A           ; None        ; -5.082 ns ; Turn         ; state.st_S_Rdy             ; clk50    ;
; N/A           ; None        ; -5.083 ns ; Turn         ; state.st_Wait_Game         ; clk50    ;
; N/A           ; None        ; -5.084 ns ; ready_to_TX  ; state.st_Start_Game        ; clk50    ;
; N/A           ; None        ; -5.085 ns ; ready_to_TX  ; state.st_Wait_Game         ; clk50    ;
; N/A           ; None        ; -5.107 ns ; RDY_RECEIVED ; state.st_S_Rdy             ; clk50    ;
; N/A           ; None        ; -5.108 ns ; RDY_RECEIVED ; state.st_Wait_Game         ; clk50    ;
; N/A           ; None        ; -5.111 ns ; In_Piece[1]  ; state.st_Check_Piece       ; clk50    ;
; N/A           ; None        ; -5.331 ns ; In_Piece[2]  ; state.st_W_Tx1             ; clk50    ;
; N/A           ; None        ; -5.364 ns ; In_Piece[2]  ; state.st_Start_Game        ; clk50    ;
; N/A           ; None        ; -5.364 ns ; In_Piece[2]  ; state.st_S_Rdy             ; clk50    ;
; N/A           ; None        ; -5.365 ns ; In_Piece[2]  ; state.st_Wait_Game         ; clk50    ;
; N/A           ; None        ; -5.383 ns ; New_Game     ; state.st_Start_Game        ; clk50    ;
; N/A           ; None        ; -5.383 ns ; New_Game     ; state.st_S_Rdy             ; clk50    ;
; N/A           ; None        ; -5.384 ns ; New_Game     ; state.st_Wait_Game         ; clk50    ;
; N/A           ; None        ; -5.720 ns ; In_Piece[0]  ; state.st_W_Tx1             ; clk50    ;
; N/A           ; None        ; -5.753 ns ; In_Piece[0]  ; state.st_Start_Game        ; clk50    ;
; N/A           ; None        ; -5.753 ns ; In_Piece[0]  ; state.st_S_Rdy             ; clk50    ;
; N/A           ; None        ; -5.754 ns ; In_Piece[0]  ; state.st_Wait_Game         ; clk50    ;
; N/A           ; None        ; -5.777 ns ; In_Piece[1]  ; state.st_W_Tx1             ; clk50    ;
; N/A           ; None        ; -5.810 ns ; In_Piece[1]  ; state.st_Start_Game        ; clk50    ;
; N/A           ; None        ; -5.810 ns ; In_Piece[1]  ; state.st_S_Rdy             ; clk50    ;
; N/A           ; None        ; -5.811 ns ; In_Piece[1]  ; state.st_Wait_Game         ; clk50    ;
; N/A           ; None        ; -5.912 ns ; In_Piece[2]  ; piece_To_Move[1]           ; clk50    ;
; N/A           ; None        ; -5.912 ns ; In_Piece[2]  ; piece_To_Move[0]           ; clk50    ;
; N/A           ; None        ; -5.921 ns ; In_Piece[2]  ; arriving_Cell[0]           ; clk50    ;
; N/A           ; None        ; -5.921 ns ; In_Piece[2]  ; arriving_Cell[1]           ; clk50    ;
; N/A           ; None        ; -6.107 ns ; In_Piece[0]  ; piece_To_Move[1]           ; clk50    ;
; N/A           ; None        ; -6.107 ns ; In_Piece[0]  ; piece_To_Move[2]           ; clk50    ;
; N/A           ; None        ; -6.116 ns ; In_Piece[0]  ; arriving_Cell[2]           ; clk50    ;
; N/A           ; None        ; -6.116 ns ; In_Piece[0]  ; arriving_Cell[1]           ; clk50    ;
; N/A           ; None        ; -6.135 ns ; In_Piece[2]  ; piece_To_Capture[1]        ; clk50    ;
; N/A           ; None        ; -6.135 ns ; In_Piece[2]  ; piece_To_Capture[0]        ; clk50    ;
; N/A           ; None        ; -6.164 ns ; In_Piece[1]  ; piece_To_Move[0]           ; clk50    ;
; N/A           ; None        ; -6.164 ns ; In_Piece[1]  ; piece_To_Move[2]           ; clk50    ;
; N/A           ; None        ; -6.173 ns ; In_Piece[1]  ; arriving_Cell[0]           ; clk50    ;
; N/A           ; None        ; -6.173 ns ; In_Piece[1]  ; arriving_Cell[2]           ; clk50    ;
; N/A           ; None        ; -6.190 ns ; In_Piece[2]  ; last_Piece[0]              ; clk50    ;
; N/A           ; None        ; -6.190 ns ; In_Piece[2]  ; last_Piece[1]              ; clk50    ;
; N/A           ; None        ; -6.330 ns ; In_Piece[0]  ; piece_To_Capture[1]        ; clk50    ;
; N/A           ; None        ; -6.330 ns ; In_Piece[0]  ; piece_To_Capture[2]        ; clk50    ;
; N/A           ; None        ; -6.385 ns ; In_Piece[0]  ; last_Piece[2]              ; clk50    ;
; N/A           ; None        ; -6.385 ns ; In_Piece[0]  ; last_Piece[1]              ; clk50    ;
; N/A           ; None        ; -6.387 ns ; In_Piece[1]  ; piece_To_Capture[0]        ; clk50    ;
; N/A           ; None        ; -6.387 ns ; In_Piece[1]  ; piece_To_Capture[2]        ; clk50    ;
; N/A           ; None        ; -6.442 ns ; In_Piece[1]  ; last_Piece[2]              ; clk50    ;
; N/A           ; None        ; -6.442 ns ; In_Piece[1]  ; last_Piece[0]              ; clk50    ;
+---------------+-------------+-----------+--------------+----------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Dec 21 01:04:39 2023
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Design1 -c Design1 --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "Addr_W[0]$latch" is a latch
    Warning: Node "Addr_W[1]$latch" is a latch
    Warning: Node "Addr_W[2]$latch" is a latch
    Warning: Node "Addr_W[3]$latch" is a latch
    Warning: Node "Addr_W[4]$latch" is a latch
    Warning: Node "Addr_W[5]$latch" is a latch
    Warning: Node "Addr_R[0]$latch" is a latch
    Warning: Node "Addr_R[1]$latch" is a latch
    Warning: Node "Addr_R[2]$latch" is a latch
    Warning: Node "Addr_R[3]$latch" is a latch
    Warning: Node "Addr_R[4]$latch" is a latch
    Warning: Node "Addr_R[5]$latch" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk50" is an undefined clock
Warning: Found 2 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "state.st_Read_Ram" as buffer
    Info: Detected ripple clock "state.st_Write_Ram" as buffer
Info: Clock "clk50" has Internal fmax of 199.96 MHz between source register "old_Y[1]" and destination register "int_Pos_To_Capture_Y[0]" (period= 5.001 ns)
    Info: + Longest register to register delay is 4.790 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X53_Y33_N23; Fanout = 9; REG Node = 'old_Y[1]'
        Info: 2: + IC(0.574 ns) + CELL(0.438 ns) = 1.012 ns; Loc. = LCCOMB_X53_Y33_N28; Fanout = 1; COMB Node = 'Equal6~0'
        Info: 3: + IC(0.455 ns) + CELL(0.420 ns) = 1.887 ns; Loc. = LCCOMB_X54_Y33_N0; Fanout = 2; COMB Node = 'Equal6~1'
        Info: 4: + IC(0.707 ns) + CELL(0.438 ns) = 3.032 ns; Loc. = LCCOMB_X54_Y33_N2; Fanout = 3; COMB Node = 'int_Pos_To_Capture_Y[0]~0'
        Info: 5: + IC(0.257 ns) + CELL(0.150 ns) = 3.439 ns; Loc. = LCCOMB_X54_Y33_N14; Fanout = 6; COMB Node = 'int_Pos_To_Capture_Y[0]~3'
        Info: 6: + IC(0.691 ns) + CELL(0.660 ns) = 4.790 ns; Loc. = LCFF_X54_Y34_N3; Fanout = 1; REG Node = 'int_Pos_To_Capture_Y[0]'
        Info: Total cell delay = 2.106 ns ( 43.97 % )
        Info: Total interconnect delay = 2.684 ns ( 56.03 % )
    Info: - Smallest clock skew is 0.003 ns
        Info: + Shortest clock path from clock "clk50" to destination register is 2.684 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 3; CLK Node = 'clk50'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 70; COMB Node = 'clk50~clkctrl'
            Info: 3: + IC(1.030 ns) + CELL(0.537 ns) = 2.684 ns; Loc. = LCFF_X54_Y34_N3; Fanout = 1; REG Node = 'int_Pos_To_Capture_Y[0]'
            Info: Total cell delay = 1.536 ns ( 57.23 % )
            Info: Total interconnect delay = 1.148 ns ( 42.77 % )
        Info: - Longest clock path from clock "clk50" to source register is 2.681 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 3; CLK Node = 'clk50'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 70; COMB Node = 'clk50~clkctrl'
            Info: 3: + IC(1.027 ns) + CELL(0.537 ns) = 2.681 ns; Loc. = LCFF_X53_Y33_N23; Fanout = 9; REG Node = 'old_Y[1]'
            Info: Total cell delay = 1.536 ns ( 57.29 % )
            Info: Total interconnect delay = 1.145 ns ( 42.71 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Warning: Circuit may not operate. Detected 13 non-operational path(s) clocked by clock "clk50" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "s_Addr_W[1]" and destination pin or register "Addr_W[1]$latch" for clock "clk50" (Hold time is 3.707 ns)
    Info: + Largest clock skew is 4.715 ns
        Info: + Longest clock path from clock "clk50" to destination register is 7.398 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 3; CLK Node = 'clk50'
            Info: 2: + IC(2.227 ns) + CELL(0.787 ns) = 4.013 ns; Loc. = LCFF_X50_Y34_N25; Fanout = 12; REG Node = 'state.st_Write_Ram'
            Info: 3: + IC(1.750 ns) + CELL(0.000 ns) = 5.763 ns; Loc. = CLKCTRL_G9; Fanout = 6; COMB Node = 'state.st_Write_Ram~clkctrl'
            Info: 4: + IC(1.360 ns) + CELL(0.275 ns) = 7.398 ns; Loc. = LCCOMB_X53_Y34_N10; Fanout = 2; REG Node = 'Addr_W[1]$latch'
            Info: Total cell delay = 2.061 ns ( 27.86 % )
            Info: Total interconnect delay = 5.337 ns ( 72.14 % )
        Info: - Shortest clock path from clock "clk50" to source register is 2.683 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 3; CLK Node = 'clk50'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 70; COMB Node = 'clk50~clkctrl'
            Info: 3: + IC(1.029 ns) + CELL(0.537 ns) = 2.683 ns; Loc. = LCFF_X53_Y34_N3; Fanout = 2; REG Node = 's_Addr_W[1]'
            Info: Total cell delay = 1.536 ns ( 57.25 % )
            Info: Total interconnect delay = 1.147 ns ( 42.75 % )
    Info: - Micro clock to output delay of source is 0.250 ns
    Info: - Shortest register to register delay is 0.758 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X53_Y34_N3; Fanout = 2; REG Node = 's_Addr_W[1]'
        Info: 2: + IC(0.339 ns) + CELL(0.419 ns) = 0.758 ns; Loc. = LCCOMB_X53_Y34_N10; Fanout = 2; REG Node = 'Addr_W[1]$latch'
        Info: Total cell delay = 0.419 ns ( 55.28 % )
        Info: Total interconnect delay = 0.339 ns ( 44.72 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "last_Piece[2]" (data pin = "In_Piece[1]", clock pin = "clk50") is 6.672 ns
    Info: + Longest pin to register delay is 9.382 ns
        Info: 1: + IC(0.000 ns) + CELL(0.860 ns) = 0.860 ns; Loc. = PIN_J16; Fanout = 5; PIN Node = 'In_Piece[1]'
        Info: 2: + IC(5.344 ns) + CELL(0.438 ns) = 6.642 ns; Loc. = LCCOMB_X51_Y34_N4; Fanout = 3; COMB Node = 'Equal0~0'
        Info: 3: + IC(0.265 ns) + CELL(0.271 ns) = 7.178 ns; Loc. = LCCOMB_X51_Y34_N8; Fanout = 7; COMB Node = 'last_Piece[0]~0'
        Info: 4: + IC(0.723 ns) + CELL(0.150 ns) = 8.051 ns; Loc. = LCCOMB_X54_Y34_N24; Fanout = 3; COMB Node = 'last_Piece[0]~1'
        Info: 5: + IC(0.671 ns) + CELL(0.660 ns) = 9.382 ns; Loc. = LCFF_X51_Y34_N23; Fanout = 3; REG Node = 'last_Piece[2]'
        Info: Total cell delay = 2.379 ns ( 25.36 % )
        Info: Total interconnect delay = 7.003 ns ( 74.64 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk50" to destination register is 2.674 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 3; CLK Node = 'clk50'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 70; COMB Node = 'clk50~clkctrl'
        Info: 3: + IC(1.020 ns) + CELL(0.537 ns) = 2.674 ns; Loc. = LCFF_X51_Y34_N23; Fanout = 3; REG Node = 'last_Piece[2]'
        Info: Total cell delay = 1.536 ns ( 57.44 % )
        Info: Total interconnect delay = 1.138 ns ( 42.56 % )
Info: tco from clock "clk50" to destination pin "X_To_Sent[2]" through register "Addr_W[2]$latch" is 13.526 ns
    Info: + Longest clock path from clock "clk50" to source register is 7.397 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 3; CLK Node = 'clk50'
        Info: 2: + IC(2.227 ns) + CELL(0.787 ns) = 4.013 ns; Loc. = LCFF_X50_Y34_N25; Fanout = 12; REG Node = 'state.st_Write_Ram'
        Info: 3: + IC(1.750 ns) + CELL(0.000 ns) = 5.763 ns; Loc. = CLKCTRL_G9; Fanout = 6; COMB Node = 'state.st_Write_Ram~clkctrl'
        Info: 4: + IC(1.359 ns) + CELL(0.275 ns) = 7.397 ns; Loc. = LCCOMB_X53_Y34_N28; Fanout = 2; REG Node = 'Addr_W[2]$latch'
        Info: Total cell delay = 2.061 ns ( 27.86 % )
        Info: Total interconnect delay = 5.336 ns ( 72.14 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 6.129 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X53_Y34_N28; Fanout = 2; REG Node = 'Addr_W[2]$latch'
        Info: 2: + IC(3.321 ns) + CELL(2.808 ns) = 6.129 ns; Loc. = PIN_AF20; Fanout = 0; PIN Node = 'X_To_Sent[2]'
        Info: Total cell delay = 2.808 ns ( 45.81 % )
        Info: Total interconnect delay = 3.321 ns ( 54.19 % )
Info: th for register "s_whites" (data pin = "nrst", clock pin = "clk50") is -1.664 ns
    Info: + Longest clock path from clock "clk50" to destination register is 2.686 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 3; CLK Node = 'clk50'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 70; COMB Node = 'clk50~clkctrl'
        Info: 3: + IC(1.032 ns) + CELL(0.537 ns) = 2.686 ns; Loc. = LCFF_X56_Y34_N25; Fanout = 3; REG Node = 's_whites'
        Info: Total cell delay = 1.536 ns ( 57.19 % )
        Info: Total interconnect delay = 1.150 ns ( 42.81 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 4.616 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P1; Fanout = 19; PIN Node = 'nrst'
        Info: 2: + IC(3.114 ns) + CELL(0.419 ns) = 4.532 ns; Loc. = LCCOMB_X56_Y34_N24; Fanout = 1; COMB Node = 's_whites~0'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 4.616 ns; Loc. = LCFF_X56_Y34_N25; Fanout = 3; REG Node = 's_whites'
        Info: Total cell delay = 1.502 ns ( 32.54 % )
        Info: Total interconnect delay = 3.114 ns ( 67.46 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 190 megabytes
    Info: Processing ended: Thu Dec 21 01:04:39 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


