TimeQuest Timing Analyzer report for top
Thu Jun 07 16:31:23 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_t'
 13. Slow 1200mV 85C Model Setup: 'uart:uart1|uart_clk'
 14. Slow 1200mV 85C Model Hold: 'clk_t'
 15. Slow 1200mV 85C Model Hold: 'uart:uart1|uart_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_t'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart1|uart_clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk_t'
 30. Slow 1200mV 0C Model Setup: 'uart:uart1|uart_clk'
 31. Slow 1200mV 0C Model Hold: 'clk_t'
 32. Slow 1200mV 0C Model Hold: 'uart:uart1|uart_clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_t'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|uart_clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk_t'
 46. Fast 1200mV 0C Model Setup: 'uart:uart1|uart_clk'
 47. Fast 1200mV 0C Model Hold: 'clk_t'
 48. Fast 1200mV 0C Model Hold: 'uart:uart1|uart_clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_t'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|uart_clk'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top                                                               ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE15F17C8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; clk_t               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_t }               ;
; uart:uart1|uart_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:uart1|uart_clk } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                  ;
+------------+-----------------+---------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                           ;
+------------+-----------------+---------------------+------------------------------------------------+
; 124.47 MHz ; 124.47 MHz      ; clk_t               ;                                                ;
; 451.47 MHz ; 402.09 MHz      ; uart:uart1|uart_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary          ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk_t               ; -7.034 ; -251.131      ;
; uart:uart1|uart_clk ; -1.215 ; -20.991       ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; clk_t               ; 0.044 ; 0.000         ;
; uart:uart1|uart_clk ; 0.455 ; 0.000         ;
+---------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------------+--------+--------------------+
; Clock               ; Slack  ; End Point TNS      ;
+---------------------+--------+--------------------+
; clk_t               ; -3.000 ; -114.525           ;
; uart:uart1|uart_clk ; -1.487 ; -35.688            ;
+---------------------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_t'                                                                                                                                               ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.034 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.394      ; 8.429      ;
; -6.896 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.074     ; 7.823      ;
; -6.834 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.074     ; 7.761      ;
; -6.818 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.393      ; 8.212      ;
; -6.816 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.075     ; 7.742      ;
; -6.780 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.394      ; 8.175      ;
; -6.494 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u8|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.081     ; 7.414      ;
; -6.332 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u8|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 7.251      ;
; -6.293 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u8|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.081     ; 7.213      ;
; -5.443 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.074     ; 6.370      ;
; -5.343 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u9|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 6.262      ;
; -5.171 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.392      ; 6.564      ;
; -5.115 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.074     ; 6.042      ;
; -5.110 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.075     ; 6.036      ;
; -5.062 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.077     ; 5.986      ;
; -5.027 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.952      ;
; -5.023 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.392      ; 6.416      ;
; -4.911 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.836      ;
; -4.891 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u9|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.083     ; 5.809      ;
; -4.830 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.755      ;
; -4.774 ; move:move1|control17:u1|copycontrol:u0|count[5]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.392      ; 6.167      ;
; -4.765 ; move:move1|control17:u1|copycontrol:u0|count[5]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.690      ;
; -4.635 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.392      ; 6.028      ;
; -4.590 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.512      ;
; -4.590 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.512      ;
; -4.566 ; move:move1|control17:u1|copycontrol:u0|count[6]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.491      ;
; -4.548 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.470      ;
; -4.548 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.470      ;
; -4.515 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.440      ;
; -4.504 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.426      ;
; -4.504 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.426      ;
; -4.499 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.424      ;
; -4.488 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u9|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.084     ; 5.405      ;
; -4.479 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.081     ; 5.399      ;
; -4.468 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.390      ;
; -4.468 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[11] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.390      ;
; -4.468 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[12] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.390      ;
; -4.468 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[13] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.390      ;
; -4.468 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.390      ;
; -4.468 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[15] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.390      ;
; -4.468 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.390      ;
; -4.468 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.390      ;
; -4.468 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[19] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.390      ;
; -4.468 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[17] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.390      ;
; -4.462 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.384      ;
; -4.462 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.384      ;
; -4.439 ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.364      ;
; -4.437 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.081     ; 5.357      ;
; -4.426 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.348      ;
; -4.426 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[11] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.348      ;
; -4.426 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[12] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.348      ;
; -4.426 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[13] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.348      ;
; -4.426 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.348      ;
; -4.426 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[15] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.348      ;
; -4.426 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.348      ;
; -4.426 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.348      ;
; -4.426 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[19] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.348      ;
; -4.426 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[17] ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.348      ;
; -4.415 ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.392      ; 5.808      ;
; -4.397 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[0]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.316      ;
; -4.397 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[1]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.316      ;
; -4.397 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.316      ;
; -4.397 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[3]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.316      ;
; -4.397 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.316      ;
; -4.397 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[5]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.316      ;
; -4.397 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[6]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.316      ;
; -4.397 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[7]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.316      ;
; -4.397 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.316      ;
; -4.397 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[9]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.316      ;
; -4.382 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.307      ;
; -4.367 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.292      ;
; -4.367 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.292      ;
; -4.356 ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u9|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.084     ; 5.273      ;
; -4.355 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[0]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.274      ;
; -4.355 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[1]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.274      ;
; -4.355 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.274      ;
; -4.355 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[3]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.274      ;
; -4.355 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.274      ;
; -4.355 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[5]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.274      ;
; -4.355 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[6]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.274      ;
; -4.355 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[7]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.274      ;
; -4.355 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.274      ;
; -4.355 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[9]  ; clk_t        ; clk_t       ; 1.000        ; -0.082     ; 5.274      ;
; -4.326 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.248      ;
; -4.326 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.079     ; 5.248      ;
; -4.318 ; move:move1|control17:u1|copycontrol:u0|count[6]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.392      ; 5.711      ;
; -4.296 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.221      ;
; -4.296 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.221      ;
; -4.288 ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.213      ;
; -4.281 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.206      ;
; -4.281 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.206      ;
; -4.271 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.078     ; 5.194      ;
; -4.260 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.185      ;
; -4.260 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[11] ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.185      ;
; -4.260 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[12] ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.185      ;
; -4.260 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[13] ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.185      ;
; -4.260 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.185      ;
; -4.260 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[15] ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.185      ;
; -4.260 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.185      ;
; -4.260 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t        ; clk_t       ; 1.000        ; -0.076     ; 5.185      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:uart1|uart_clk'                                                                                        ;
+--------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+
; -1.215 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 2.137      ;
; -1.215 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 2.137      ;
; -1.215 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 2.137      ;
; -1.215 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 2.137      ;
; -1.215 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 2.137      ;
; -1.215 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 2.137      ;
; -1.215 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 2.137      ;
; -1.215 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 2.137      ;
; -1.187 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 2.109      ;
; -1.176 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 2.098      ;
; -1.131 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 2.053      ;
; -1.029 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.951      ;
; -1.027 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.949      ;
; -0.924 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.846      ;
; -0.924 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.846      ;
; -0.924 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.846      ;
; -0.924 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.846      ;
; -0.924 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.846      ;
; -0.924 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.846      ;
; -0.924 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.846      ;
; -0.924 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.846      ;
; -0.899 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.821      ;
; -0.888 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.810      ;
; -0.872 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.794      ;
; -0.870 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.792      ;
; -0.867 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.789      ;
; -0.858 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.780      ;
; -0.852 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.774      ;
; -0.742 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.664      ;
; -0.679 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.601      ;
; -0.662 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.584      ;
; -0.660 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.582      ;
; -0.660 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.582      ;
; -0.656 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.578      ;
; -0.650 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.572      ;
; -0.626 ; uart:uart1|cnt2[3]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.548      ;
; -0.588 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.510      ;
; -0.587 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.509      ;
; -0.581 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.503      ;
; -0.505 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.427      ;
; -0.503 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.425      ;
; -0.493 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.415      ;
; -0.488 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.410      ;
; -0.484 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.406      ;
; -0.446 ; uart:uart1|cnt1[3]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.368      ;
; -0.446 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.368      ;
; -0.446 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.368      ;
; -0.441 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.363      ;
; -0.387 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.309      ;
; -0.381 ; uart:uart1|cnt2[3]   ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.303      ;
; -0.370 ; uart:uart1|rx8bit[1] ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.292      ;
; -0.369 ; uart:uart1|rx8bit[0] ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.291      ;
; -0.362 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.284      ;
; -0.342 ; uart:uart1|rx8bit[6] ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.264      ;
; -0.326 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.248      ;
; -0.296 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.218      ;
; -0.296 ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.218      ;
; -0.285 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.207      ;
; -0.176 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.098      ;
; -0.172 ; uart:uart1|rx8bit[7] ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.094      ;
; -0.171 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.093      ;
; -0.169 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.091      ;
; -0.157 ; uart:uart1|rx8bit[5] ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.079      ;
; -0.157 ; uart:uart1|rx8bit[4] ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.079      ;
; -0.127 ; uart:uart1|rx8bit[2] ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.049      ;
; -0.127 ; uart:uart1|rx8bit[3] ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 1.049      ;
; -0.023 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.945      ;
; -0.021 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.943      ;
; 0.015  ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.907      ;
; 0.064  ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; uart:uart1|cnt1[3]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.858      ;
; 0.100  ; uart:uart1|rx8bit[1] ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; uart:uart1|rx8bit[5] ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; uart:uart1|rx8bit[0] ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; uart:uart1|rx8bit[2] ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; uart:uart1|rx8bit[6] ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; uart:uart1|rx8bit[4] ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; uart:uart1|rx8bit[3] ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; uart:uart1|rx8bit[7] ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.079     ; 0.822      ;
+--------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_t'                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+---------------------+-------------+--------------+------------+------------+
; 0.044 ; uart:uart1|uart_clk                              ; uart:uart1|uart_clk                              ; uart:uart1|uart_clk ; clk_t       ; 0.000        ; 2.798      ; 3.345      ;
; 0.378 ; uart:uart1|uart_clk                              ; uart:uart1|uart_clk                              ; uart:uart1|uart_clk ; clk_t       ; -0.500       ; 2.798      ; 3.179      ;
; 0.455 ; move:move1|mode[1]                               ; move:move1|mode[1]                               ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 0.746      ;
; 0.456 ; move:move1|mode[2]                               ; move:move1|mode[2]                               ; clk_t               ; clk_t       ; 0.000        ; 0.078      ; 0.746      ;
; 0.511 ; move:move1|control17:u1|copycontrol:u0|count[19] ; move:move1|control17:u1|copycontrol:u0|count[19] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 0.802      ;
; 0.545 ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 0.836      ;
; 0.744 ; move:move1|mode[1]                               ; move:move1|mode[2]                               ; clk_t               ; clk_t       ; 0.000        ; 0.078      ; 1.034      ;
; 0.746 ; move:move1|count[3]                              ; move:move1|count[3]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.037      ;
; 0.747 ; move:move1|count[1]                              ; move:move1|count[1]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.038      ;
; 0.748 ; move:move1|count[2]                              ; move:move1|count[2]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.039      ;
; 0.757 ; move:move1|control17:u1|copycontrol:u0|count[0]  ; move:move1|control17:u1|copycontrol:u0|count[0]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.048      ;
; 0.762 ; move:move1|control17:u1|copycontrol:u0|count[9]  ; move:move1|control17:u1|copycontrol:u0|count[9]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.053      ;
; 0.763 ; uart:uart1|cnt[11]                               ; uart:uart1|cnt[11]                               ; clk_t               ; clk_t       ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u0|count[7]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.054      ;
; 0.764 ; uart:uart1|cnt[1]                                ; uart:uart1|cnt[1]                                ; clk_t               ; clk_t       ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart:uart1|cnt[2]                                ; uart:uart1|cnt[2]                                ; clk_t               ; clk_t       ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart:uart1|cnt[5]                                ; uart:uart1|cnt[5]                                ; clk_t               ; clk_t       ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart:uart1|cnt[7]                                ; uart:uart1|cnt[7]                                ; clk_t               ; clk_t       ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart:uart1|cnt[9]                                ; uart:uart1|cnt[9]                                ; clk_t               ; clk_t       ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; move:move1|count[7]                              ; move:move1|count[7]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; move:move1|count[9]                              ; move:move1|count[9]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; move:move1|count[10]                             ; move:move1|count[10]                             ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; uart:uart1|cnt[8]                                ; uart:uart1|cnt[8]                                ; clk_t               ; clk_t       ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; move:move1|control17:u1|copycontrol:u0|count[1]  ; move:move1|control17:u1|copycontrol:u0|count[1]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; move:move1|count[5]                              ; move:move1|count[5]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; move:move1|count[8]                              ; move:move1|count[8]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; move:move1|count[15]                             ; move:move1|count[15]                             ; clk_t               ; clk_t       ; 0.000        ; 0.078      ; 1.055      ;
; 0.766 ; move:move1|control17:u1|copycontrol:u0|count[17] ; move:move1|control17:u1|copycontrol:u0|count[17] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; move:move1|count[17]                             ; move:move1|count[17]                             ; clk_t               ; clk_t       ; 0.000        ; 0.078      ; 1.056      ;
; 0.766 ; move:move1|count[23]                             ; move:move1|count[23]                             ; clk_t               ; clk_t       ; 0.000        ; 0.078      ; 1.056      ;
; 0.767 ; move:move1|control17:u1|copycontrol:u0|count[2]  ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; move:move1|count[4]                              ; move:move1|count[4]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; move:move1|count[25]                             ; move:move1|count[25]                             ; clk_t               ; clk_t       ; 0.000        ; 0.078      ; 1.057      ;
; 0.769 ; move:move1|control17:u1|copycontrol:u0|count[18] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.060      ;
; 0.769 ; move:move1|count[26]                             ; move:move1|count[26]                             ; clk_t               ; clk_t       ; 0.000        ; 0.078      ; 1.059      ;
; 0.771 ; move:move1|control17:u1|copycontrol:u0|count[5]  ; move:move1|control17:u1|copycontrol:u0|count[5]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.062      ;
; 0.773 ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u0|count[3]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.064      ;
; 0.774 ; move:move1|control17:u1|copycontrol:u0|count[6]  ; move:move1|control17:u1|copycontrol:u0|count[6]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.065      ;
; 0.774 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u0|count[12] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.065      ;
; 0.775 ; move:move1|control17:u1|copycontrol:u0|count[14] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.066      ;
; 0.783 ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.074      ;
; 0.785 ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.076      ;
; 0.790 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.081      ;
; 0.795 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[11] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.086      ;
; 0.795 ; move:move1|control17:u1|copycontrol:u0|count[13] ; move:move1|control17:u1|copycontrol:u0|count[13] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.086      ;
; 0.797 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.088      ;
; 0.798 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.089      ;
; 0.804 ; move:move1|control17:u1|copycontrol:u0|count[15] ; move:move1|control17:u1|copycontrol:u0|count[15] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.095      ;
; 0.808 ; move:move1|control17:u1|copycontrol:u0|count[15] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.099      ;
; 0.886 ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t               ; clk_t       ; 0.000        ; 0.567      ; 1.665      ;
; 0.984 ; move:move1|control17:u1|copycontrol:u0|count[19] ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.275      ;
; 1.000 ; move:move1|mode[0]                               ; move:move1|mode[2]                               ; clk_t               ; clk_t       ; 0.000        ; 0.078      ; 1.290      ;
; 1.052 ; uart:uart1|cnt1[3]                               ; uart:uart1|tx                                    ; uart:uart1|uart_clk ; clk_t       ; 0.000        ; -0.473     ; 0.821      ;
; 1.072 ; move:move1|control17:u1|copycontrol:u0|count[13] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.363      ;
; 1.082 ; move:move1|mode[0]                               ; move:move1|mode[1]                               ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.373      ;
; 1.101 ; move:move1|count[1]                              ; move:move1|count[2]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.392      ;
; 1.101 ; move:move1|count[3]                              ; move:move1|count[4]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.392      ;
; 1.101 ; move:move1|control17:u1|copycontrol:u0|count[0]  ; move:move1|control17:u1|copycontrol:u0|count[1]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.392      ;
; 1.109 ; move:move1|count[2]                              ; move:move1|count[3]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.400      ;
; 1.109 ; move:move1|count[0]                              ; move:move1|count[1]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.400      ;
; 1.110 ; move:move1|control17:u1|copycontrol:u0|count[0]  ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.401      ;
; 1.114 ; move:move1|control17:u1|copycontrol:u0|count[9]  ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t               ; clk_t       ; 0.000        ; 0.082      ; 1.408      ;
; 1.118 ; uart:uart1|cnt[1]                                ; uart:uart1|cnt[2]                                ; clk_t               ; clk_t       ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; uart:uart1|cnt[7]                                ; uart:uart1|cnt[8]                                ; clk_t               ; clk_t       ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; move:move1|count[9]                              ; move:move1|count[10]                             ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; move:move1|count[7]                              ; move:move1|count[8]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; move:move1|count[0]                              ; move:move1|count[2]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; move:move1|count[2]                              ; move:move1|count[4]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.409      ;
; 1.119 ; move:move1|control17:u1|copycontrol:u0|count[1]  ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.410      ;
; 1.120 ; move:move1|control17:u1|copycontrol:u0|count[17] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.411      ;
; 1.121 ; move:move1|count[25]                             ; move:move1|count[26]                             ; clk_t               ; clk_t       ; 0.000        ; 0.078      ; 1.411      ;
; 1.126 ; uart:uart1|cnt[8]                                ; uart:uart1|cnt[9]                                ; clk_t               ; clk_t       ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; move:move1|control17:u1|copycontrol:u0|count[5]  ; move:move1|control17:u1|copycontrol:u0|count[6]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.417      ;
; 1.126 ; move:move1|count[8]                              ; move:move1|count[9]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.417      ;
; 1.127 ; uart:uart1|cnt[4]                                ; uart:uart1|cnt[5]                                ; clk_t               ; clk_t       ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.418      ;
; 1.128 ; move:move1|count[4]                              ; move:move1|count[5]                              ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.419      ;
; 1.128 ; move:move1|count[24]                             ; move:move1|count[25]                             ; clk_t               ; clk_t       ; 0.000        ; 0.078      ; 1.418      ;
; 1.128 ; move:move1|control17:u1|copycontrol:u0|count[2]  ; move:move1|control17:u1|copycontrol:u0|count[3]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.419      ;
; 1.130 ; move:move1|control17:u1|copycontrol:u0|count[18] ; move:move1|control17:u1|copycontrol:u0|count[19] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.421      ;
; 1.135 ; move:move1|control17:u1|copycontrol:u0|count[6]  ; move:move1|control17:u1|copycontrol:u0|count[7]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.426      ;
; 1.135 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u0|count[13] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.426      ;
; 1.135 ; move:move1|count[8]                              ; move:move1|count[10]                             ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.426      ;
; 1.136 ; move:move1|control17:u1|copycontrol:u0|count[14] ; move:move1|control17:u1|copycontrol:u0|count[15] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.427      ;
; 1.137 ; move:move1|count[24]                             ; move:move1|count[26]                             ; clk_t               ; clk_t       ; 0.000        ; 0.078      ; 1.427      ;
; 1.137 ; move:move1|control17:u1|copycontrol:u0|count[2]  ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.428      ;
; 1.141 ; move:move1|control17:u1|copycontrol:u0|count[15] ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t               ; clk_t       ; 0.000        ; 0.567      ; 1.920      ;
; 1.144 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.435      ;
; 1.144 ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u0|count[17] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.435      ;
; 1.144 ; move:move1|control17:u1|copycontrol:u0|count[6]  ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.435      ;
; 1.145 ; move:move1|control17:u1|copycontrol:u0|count[14] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.436      ;
; 1.149 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[12] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.440      ;
; 1.150 ; move:move1|control17:u1|copycontrol:u0|count[13] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.441      ;
; 1.151 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[9]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.442      ;
; 1.153 ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.444      ;
; 1.157 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t               ; clk_t       ; 0.000        ; 0.082      ; 1.451      ;
; 1.158 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[11] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.449      ;
; 1.159 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u0|count[5]  ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.450      ;
; 1.159 ; move:move1|control17:u1|copycontrol:u0|count[15] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t               ; clk_t       ; 0.000        ; 0.079      ; 1.450      ;
+-------+--------------------------------------------------+--------------------------------------------------+---------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:uart1|uart_clk'                                                                                        ;
+-------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+
; 0.455 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:uart1|rx8bit[7] ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:uart1|rx8bit[5] ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:uart1|rx8bit[6] ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:uart1|rx8bit[4] ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:uart1|rx8bit[2] ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:uart1|rx8bit[0] ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:uart1|rx8bit[1] ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:uart1|rx8bit[3] ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:uart1|cnt1[3]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.758      ;
; 0.467 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.758      ;
; 0.492 ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.783      ;
; 0.526 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.817      ;
; 0.528 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.819      ;
; 0.698 ; uart:uart1|rx8bit[2] ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.989      ;
; 0.698 ; uart:uart1|rx8bit[3] ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.989      ;
; 0.703 ; uart:uart1|rx8bit[7] ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 0.994      ;
; 0.720 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.011      ;
; 0.722 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.013      ;
; 0.725 ; uart:uart1|rx8bit[5] ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.016      ;
; 0.726 ; uart:uart1|rx8bit[4] ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.017      ;
; 0.733 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.024      ;
; 0.749 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.040      ;
; 0.750 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.041      ;
; 0.752 ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.043      ;
; 0.779 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.070      ;
; 0.808 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.099      ;
; 0.809 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.100      ;
; 0.832 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.123      ;
; 0.832 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.123      ;
; 0.841 ; uart:uart1|cnt2[3]   ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.132      ;
; 0.883 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.174      ;
; 0.893 ; uart:uart1|rx8bit[6] ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.184      ;
; 0.948 ; uart:uart1|rx8bit[1] ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.239      ;
; 0.948 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.239      ;
; 0.950 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.241      ;
; 0.951 ; uart:uart1|rx8bit[0] ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.242      ;
; 0.964 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.255      ;
; 0.965 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.256      ;
; 0.965 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.256      ;
; 0.969 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.260      ;
; 0.998 ; uart:uart1|cnt1[3]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.289      ;
; 1.026 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.317      ;
; 1.082 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.373      ;
; 1.086 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.377      ;
; 1.086 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.377      ;
; 1.099 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.390      ;
; 1.100 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.391      ;
; 1.101 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.392      ;
; 1.107 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.398      ;
; 1.132 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.423      ;
; 1.145 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.436      ;
; 1.149 ; uart:uart1|cnt2[3]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.440      ;
; 1.173 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.464      ;
; 1.228 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.519      ;
; 1.308 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.599      ;
; 1.335 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.626      ;
; 1.348 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.639      ;
; 1.350 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.641      ;
; 1.352 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.643      ;
; 1.360 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.651      ;
; 1.368 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.659      ;
; 1.369 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.660      ;
; 1.536 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.827      ;
; 1.615 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.906      ;
; 1.615 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.906      ;
; 1.615 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.906      ;
; 1.615 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.906      ;
; 1.615 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.906      ;
; 1.615 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.906      ;
; 1.615 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.906      ;
; 1.615 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 1.906      ;
; 1.842 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 2.133      ;
; 1.842 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 2.133      ;
; 1.842 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 2.133      ;
; 1.842 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 2.133      ;
; 1.842 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 2.133      ;
; 1.842 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 2.133      ;
; 1.842 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 2.133      ;
; 1.842 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.079      ; 2.133      ;
+-------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_t'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_t ; Rise       ; clk_t                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|cout      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u10|cout     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u11|cout     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u12|cout     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u13|cout     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u14|cout     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u15|cout     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u4|cout      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u8|cout      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u9|cout      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[10]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[11]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[12]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[13]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[14]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[15]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[16]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[17]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[18]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[19]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[20]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[21]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[22]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[23]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[24]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[25]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[26]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[3]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[4]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[5]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[6]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[7]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[8]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[9]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|mode[0]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|mode[1]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|mode[2]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[0]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[10]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[11]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[12]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[1]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[2]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[3]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[4]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[5]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[6]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[7]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[8]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[9]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|tx                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|uart_clk                              ;
; 0.243  ; 0.463        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u10|cout     ;
; 0.243  ; 0.463        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[0]                                ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[10] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[11] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[12] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[13] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[14] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[15] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[16] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[17] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[18] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[19] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|cout      ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u11|cout     ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u15|cout     ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u4|cout      ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u8|cout      ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u9|cout      ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|count[0]                              ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|count[10]                             ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|count[11]                             ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|count[12]                             ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|count[1]                              ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk_t ; Rise       ; move:move1|count[2]                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart1|uart_clk'                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[7]            ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[0]             ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[1]             ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[2]             ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[3]             ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[4]             ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[5]             ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[6]             ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[7]             ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[0]              ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[3]              ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[7]            ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[0]              ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[1]              ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[2]              ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[3]              ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[1]              ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[2]              ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[0]            ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[1]            ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[2]            ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[3]            ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[4]            ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[5]            ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[6]            ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[0]              ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[1]              ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[2]              ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[3]              ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[1]              ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[2]              ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[0]            ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[1]            ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[2]            ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[3]            ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[4]            ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[5]            ;
; 0.341  ; 0.529        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[6]            ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[0]             ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[1]             ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[2]             ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[3]             ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[4]             ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[5]             ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[6]             ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[7]             ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[0]              ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[3]              ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[7]            ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt1[0]|clk               ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt1[1]|clk               ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt1[2]|clk               ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt1[3]|clk               ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt2[1]|clk               ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt2[2]|clk               ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[0]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[1]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[2]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[3]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[4]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[5]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[6]|clk             ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[0]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[1]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[2]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[3]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[4]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[5]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[6]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[7]|clk              ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt2[0]|clk               ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt2[3]|clk               ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[7]|clk             ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|uart_clk~clkctrl|inclk[0] ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|uart_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|uart_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|uart_clk|q                ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; uart_rx   ; uart:uart1|uart_clk ; 2.569 ; 2.802 ; Rise       ; uart:uart1|uart_clk ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; uart_rx   ; uart:uart1|uart_clk ; -1.051 ; -1.264 ; Rise       ; uart:uart1|uart_clk ;
+-----------+---------------------+--------+--------+------------+---------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; rotate[*]   ; clk_t      ; 10.172 ; 10.386 ; Rise       ; clk_t           ;
;  rotate[0]  ; clk_t      ; 9.795  ; 9.898  ; Rise       ; clk_t           ;
;  rotate[1]  ; clk_t      ; 7.259  ; 7.412  ; Rise       ; clk_t           ;
;  rotate[2]  ; clk_t      ; 8.083  ; 8.295  ; Rise       ; clk_t           ;
;  rotate[3]  ; clk_t      ; 10.172 ; 10.386 ; Rise       ; clk_t           ;
;  rotate[4]  ; clk_t      ; 8.064  ; 8.133  ; Rise       ; clk_t           ;
;  rotate[5]  ; clk_t      ; 9.007  ; 9.236  ; Rise       ; clk_t           ;
;  rotate[6]  ; clk_t      ; 9.007  ; 9.236  ; Rise       ; clk_t           ;
;  rotate[7]  ; clk_t      ; 8.852  ; 9.049  ; Rise       ; clk_t           ;
;  rotate[8]  ; clk_t      ; 9.528  ; 9.662  ; Rise       ; clk_t           ;
;  rotate[9]  ; clk_t      ; 9.000  ; 9.319  ; Rise       ; clk_t           ;
;  rotate[10] ; clk_t      ; 9.555  ; 9.874  ; Rise       ; clk_t           ;
;  rotate[11] ; clk_t      ; 9.931  ; 9.989  ; Rise       ; clk_t           ;
;  rotate[12] ; clk_t      ; 8.544  ; 8.699  ; Rise       ; clk_t           ;
;  rotate[13] ; clk_t      ; 8.773  ; 9.001  ; Rise       ; clk_t           ;
;  rotate[14] ; clk_t      ; 8.620  ; 8.862  ; Rise       ; clk_t           ;
;  rotate[15] ; clk_t      ; 8.200  ; 8.315  ; Rise       ; clk_t           ;
;  rotate[16] ; clk_t      ; 9.415  ; 9.684  ; Rise       ; clk_t           ;
; uart_tx     ; clk_t      ; 6.936  ; 6.794  ; Rise       ; clk_t           ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+------------+-------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+--------+------------+-----------------+
; rotate[*]   ; clk_t      ; 7.008 ; 7.158  ; Rise       ; clk_t           ;
;  rotate[0]  ; clk_t      ; 9.505 ; 9.603  ; Rise       ; clk_t           ;
;  rotate[1]  ; clk_t      ; 7.008 ; 7.158  ; Rise       ; clk_t           ;
;  rotate[2]  ; clk_t      ; 7.799 ; 8.006  ; Rise       ; clk_t           ;
;  rotate[3]  ; clk_t      ; 9.804 ; 10.013 ; Rise       ; clk_t           ;
;  rotate[4]  ; clk_t      ; 7.779 ; 7.850  ; Rise       ; clk_t           ;
;  rotate[5]  ; clk_t      ; 8.685 ; 8.909  ; Rise       ; clk_t           ;
;  rotate[6]  ; clk_t      ; 8.685 ; 8.909  ; Rise       ; clk_t           ;
;  rotate[7]  ; clk_t      ; 8.542 ; 8.734  ; Rise       ; clk_t           ;
;  rotate[8]  ; clk_t      ; 9.191 ; 9.322  ; Rise       ; clk_t           ;
;  rotate[9]  ; clk_t      ; 8.679 ; 8.989  ; Rise       ; clk_t           ;
;  rotate[10] ; clk_t      ; 9.217 ; 9.525  ; Rise       ; clk_t           ;
;  rotate[11] ; clk_t      ; 9.637 ; 9.691  ; Rise       ; clk_t           ;
;  rotate[12] ; clk_t      ; 8.247 ; 8.398  ; Rise       ; clk_t           ;
;  rotate[13] ; clk_t      ; 8.466 ; 8.688  ; Rise       ; clk_t           ;
;  rotate[14] ; clk_t      ; 8.319 ; 8.554  ; Rise       ; clk_t           ;
;  rotate[15] ; clk_t      ; 7.916 ; 8.029  ; Rise       ; clk_t           ;
;  rotate[16] ; clk_t      ; 9.083 ; 9.343  ; Rise       ; clk_t           ;
; uart_tx     ; clk_t      ; 6.702 ; 6.562  ; Rise       ; clk_t           ;
+-------------+------------+-------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                   ;
+------------+-----------------+---------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                           ;
+------------+-----------------+---------------------+------------------------------------------------+
; 133.39 MHz ; 133.39 MHz      ; clk_t               ;                                                ;
; 490.68 MHz ; 402.09 MHz      ; uart:uart1|uart_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk_t               ; -6.497 ; -227.394      ;
; uart:uart1|uart_clk ; -1.038 ; -17.250       ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; clk_t               ; 0.170 ; 0.000         ;
; uart:uart1|uart_clk ; 0.403 ; 0.000         ;
+---------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk_t               ; -3.000 ; -114.525          ;
; uart:uart1|uart_clk ; -1.487 ; -35.688           ;
+---------------------+--------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_t'                                                                                                                                                ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.497 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.372      ; 7.871      ;
; -6.330 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.371      ; 7.703      ;
; -6.278 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.372      ; 7.652      ;
; -6.260 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.066     ; 7.196      ;
; -6.239 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.066     ; 7.175      ;
; -6.212 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.067     ; 7.147      ;
; -5.763 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u8|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 6.693      ;
; -5.646 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u8|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.073     ; 6.575      ;
; -5.591 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u8|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 6.521      ;
; -4.969 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.066     ; 5.905      ;
; -4.949 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u9|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.073     ; 5.878      ;
; -4.827 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.370      ; 6.199      ;
; -4.731 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.370      ; 6.103      ;
; -4.722 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.067     ; 5.657      ;
; -4.693 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.066     ; 5.629      ;
; -4.544 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 5.478      ;
; -4.515 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u9|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.074     ; 5.443      ;
; -4.515 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.069     ; 5.448      ;
; -4.418 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 5.352      ;
; -4.405 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 5.339      ;
; -4.357 ; move:move1|control17:u1|copycontrol:u0|count[5]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.370      ; 5.729      ;
; -4.355 ; move:move1|control17:u1|copycontrol:u0|count[5]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 5.289      ;
; -4.248 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.180      ;
; -4.248 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.180      ;
; -4.248 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.370      ; 5.620      ;
; -4.195 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.127      ;
; -4.195 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.127      ;
; -4.184 ; move:move1|control17:u1|copycontrol:u0|count[6]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 5.118      ;
; -4.172 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.104      ;
; -4.172 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.104      ;
; -4.147 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 5.077      ;
; -4.137 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.069      ;
; -4.137 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[11] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.069      ;
; -4.137 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[12] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.069      ;
; -4.137 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[13] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.069      ;
; -4.137 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.069      ;
; -4.137 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[15] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.069      ;
; -4.137 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.069      ;
; -4.137 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.069      ;
; -4.137 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[19] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.069      ;
; -4.137 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[17] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.069      ;
; -4.119 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.051      ;
; -4.119 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.051      ;
; -4.094 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 5.024      ;
; -4.085 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 5.019      ;
; -4.084 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.016      ;
; -4.084 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[11] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.016      ;
; -4.084 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[12] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.016      ;
; -4.084 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[13] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.016      ;
; -4.084 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.016      ;
; -4.084 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[15] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.016      ;
; -4.084 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.016      ;
; -4.084 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.016      ;
; -4.084 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[19] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.016      ;
; -4.084 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[17] ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 5.016      ;
; -4.076 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[0]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 5.006      ;
; -4.076 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[1]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 5.006      ;
; -4.076 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 5.006      ;
; -4.076 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[3]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 5.006      ;
; -4.076 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 5.006      ;
; -4.076 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[5]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 5.006      ;
; -4.076 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[6]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 5.006      ;
; -4.076 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[7]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 5.006      ;
; -4.076 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 5.006      ;
; -4.076 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[9]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 5.006      ;
; -4.071 ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 5.005      ;
; -4.058 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.992      ;
; -4.053 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.987      ;
; -4.053 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.987      ;
; -4.045 ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.370      ; 5.417      ;
; -4.032 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.966      ;
; -4.023 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[0]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 4.953      ;
; -4.023 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[1]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 4.953      ;
; -4.023 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 4.953      ;
; -4.023 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[3]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 4.953      ;
; -4.023 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 4.953      ;
; -4.023 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[5]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 4.953      ;
; -4.023 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[6]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 4.953      ;
; -4.023 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[7]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 4.953      ;
; -4.023 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 4.953      ;
; -4.023 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[9]  ; clk_t        ; clk_t       ; 1.000        ; -0.072     ; 4.953      ;
; -4.018 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u9|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.075     ; 4.945      ;
; -3.987 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 4.919      ;
; -3.987 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 4.919      ;
; -3.982 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.916      ;
; -3.982 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.916      ;
; -3.977 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.911      ;
; -3.977 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.911      ;
; -3.976 ; move:move1|control17:u1|copycontrol:u0|count[19] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 4.908      ;
; -3.976 ; move:move1|control17:u1|copycontrol:u0|count[19] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 4.908      ;
; -3.957 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 4.889      ;
; -3.952 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.070     ; 4.884      ;
; -3.947 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.881      ;
; -3.947 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[11] ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.881      ;
; -3.947 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[12] ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.881      ;
; -3.947 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[13] ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.881      ;
; -3.947 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.881      ;
; -3.947 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[15] ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.881      ;
; -3.947 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.881      ;
; -3.947 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t        ; clk_t       ; 1.000        ; -0.068     ; 4.881      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:uart1|uart_clk'                                                                                         ;
+--------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+
; -1.038 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.970      ;
; -1.022 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.954      ;
; -1.017 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.949      ;
; -1.017 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.949      ;
; -1.017 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.949      ;
; -1.017 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.949      ;
; -1.017 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.949      ;
; -1.017 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.949      ;
; -1.017 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.949      ;
; -1.017 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.949      ;
; -0.953 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.884      ;
; -0.858 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.790      ;
; -0.826 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.757      ;
; -0.768 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.700      ;
; -0.768 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.700      ;
; -0.768 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.700      ;
; -0.768 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.700      ;
; -0.768 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.700      ;
; -0.768 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.700      ;
; -0.768 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.700      ;
; -0.768 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.700      ;
; -0.744 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.675      ;
; -0.726 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.658      ;
; -0.723 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.654      ;
; -0.721 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.653      ;
; -0.712 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.644      ;
; -0.680 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.611      ;
; -0.664 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.595      ;
; -0.607 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.539      ;
; -0.575 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.506      ;
; -0.541 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.473      ;
; -0.514 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.445      ;
; -0.501 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.432      ;
; -0.500 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.431      ;
; -0.498 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.429      ;
; -0.489 ; uart:uart1|cnt2[3]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.421      ;
; -0.473 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.405      ;
; -0.473 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.405      ;
; -0.468 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.400      ;
; -0.378 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.309      ;
; -0.376 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.307      ;
; -0.367 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.298      ;
; -0.352 ; uart:uart1|cnt1[3]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.283      ;
; -0.346 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.277      ;
; -0.341 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.272      ;
; -0.299 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.230      ;
; -0.296 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.227      ;
; -0.293 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.224      ;
; -0.276 ; uart:uart1|rx8bit[0] ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.207      ;
; -0.274 ; uart:uart1|rx8bit[1] ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.205      ;
; -0.246 ; uart:uart1|rx8bit[6] ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.177      ;
; -0.243 ; uart:uart1|cnt2[3]   ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.175      ;
; -0.242 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.173      ;
; -0.217 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.148      ;
; -0.195 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.126      ;
; -0.169 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.100      ;
; -0.169 ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.100      ;
; -0.156 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.087      ;
; -0.095 ; uart:uart1|rx8bit[4] ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.026      ;
; -0.094 ; uart:uart1|rx8bit[5] ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.025      ;
; -0.085 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.016      ;
; -0.082 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 1.013      ;
; -0.080 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.012      ;
; -0.073 ; uart:uart1|rx8bit[7] ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 1.005      ;
; -0.062 ; uart:uart1|rx8bit[3] ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.993      ;
; -0.059 ; uart:uart1|rx8bit[2] ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.990      ;
; 0.074  ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 0.858      ;
; 0.075  ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 0.857      ;
; 0.106  ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.825      ;
; 0.161  ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; uart:uart1|cnt1[3]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.770      ;
; 0.162  ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 0.770      ;
; 0.186  ; uart:uart1|rx8bit[1] ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.745      ;
; 0.186  ; uart:uart1|rx8bit[5] ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.745      ;
; 0.186  ; uart:uart1|rx8bit[2] ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.745      ;
; 0.186  ; uart:uart1|rx8bit[0] ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.745      ;
; 0.186  ; uart:uart1|rx8bit[6] ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.745      ;
; 0.186  ; uart:uart1|rx8bit[4] ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.745      ;
; 0.186  ; uart:uart1|rx8bit[3] ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.071     ; 0.745      ;
; 0.187  ; uart:uart1|rx8bit[7] ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.070     ; 0.745      ;
+--------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_t'                                                                                                                                                       ;
+-------+--------------------------------------------------+--------------------------------------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+---------------------+-------------+--------------+------------+------------+
; 0.170 ; uart:uart1|uart_clk                              ; uart:uart1|uart_clk                              ; uart:uart1|uart_clk ; clk_t       ; 0.000        ; 2.558      ; 3.193      ;
; 0.308 ; uart:uart1|uart_clk                              ; uart:uart1|uart_clk                              ; uart:uart1|uart_clk ; clk_t       ; -0.500       ; 2.558      ; 2.831      ;
; 0.404 ; move:move1|mode[1]                               ; move:move1|mode[1]                               ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; move:move1|mode[2]                               ; move:move1|mode[2]                               ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.669      ;
; 0.472 ; move:move1|control17:u1|copycontrol:u0|count[19] ; move:move1|control17:u1|copycontrol:u0|count[19] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.737      ;
; 0.513 ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.778      ;
; 0.669 ; move:move1|mode[1]                               ; move:move1|mode[2]                               ; clk_t               ; clk_t       ; 0.000        ; 0.069      ; 0.933      ;
; 0.694 ; move:move1|count[2]                              ; move:move1|count[2]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.960      ;
; 0.694 ; move:move1|count[3]                              ; move:move1|count[3]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.960      ;
; 0.696 ; move:move1|count[1]                              ; move:move1|count[1]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.962      ;
; 0.707 ; move:move1|control17:u1|copycontrol:u0|count[9]  ; move:move1|control17:u1|copycontrol:u0|count[9]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.972      ;
; 0.708 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u0|count[7]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; move:move1|count[8]                              ; move:move1|count[8]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; move:move1|count[10]                             ; move:move1|count[10]                             ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.974      ;
; 0.709 ; uart:uart1|cnt[1]                                ; uart:uart1|cnt[1]                                ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; uart:uart1|cnt[2]                                ; uart:uart1|cnt[2]                                ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; uart:uart1|cnt[8]                                ; uart:uart1|cnt[8]                                ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; uart:uart1|cnt[11]                               ; uart:uart1|cnt[11]                               ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; move:move1|count[5]                              ; move:move1|count[5]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; move:move1|count[7]                              ; move:move1|count[7]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; move:move1|count[9]                              ; move:move1|count[9]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.975      ;
; 0.710 ; uart:uart1|cnt[5]                                ; uart:uart1|cnt[5]                                ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; uart:uart1|cnt[7]                                ; uart:uart1|cnt[7]                                ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; uart:uart1|cnt[9]                                ; uart:uart1|cnt[9]                                ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; move:move1|control17:u1|copycontrol:u0|count[0]  ; move:move1|control17:u1|copycontrol:u0|count[0]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; move:move1|count[15]                             ; move:move1|count[15]                             ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; move:move1|count[17]                             ; move:move1|count[17]                             ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.975      ;
; 0.711 ; move:move1|control17:u1|copycontrol:u0|count[1]  ; move:move1|control17:u1|copycontrol:u0|count[1]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; move:move1|count[23]                             ; move:move1|count[23]                             ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.976      ;
; 0.712 ; move:move1|control17:u1|copycontrol:u0|count[17] ; move:move1|control17:u1|copycontrol:u0|count[17] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.977      ;
; 0.712 ; move:move1|count[4]                              ; move:move1|count[4]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; move:move1|count[25]                             ; move:move1|count[25]                             ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.977      ;
; 0.712 ; move:move1|count[26]                             ; move:move1|count[26]                             ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.977      ;
; 0.714 ; move:move1|control17:u1|copycontrol:u0|count[2]  ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.979      ;
; 0.715 ; move:move1|control17:u1|copycontrol:u0|count[5]  ; move:move1|control17:u1|copycontrol:u0|count[5]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.980      ;
; 0.715 ; move:move1|control17:u1|copycontrol:u0|count[18] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.980      ;
; 0.718 ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u0|count[3]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.983      ;
; 0.719 ; move:move1|control17:u1|copycontrol:u0|count[6]  ; move:move1|control17:u1|copycontrol:u0|count[6]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.984      ;
; 0.720 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u0|count[12] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.985      ;
; 0.722 ; move:move1|control17:u1|copycontrol:u0|count[14] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.987      ;
; 0.727 ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.992      ;
; 0.729 ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 0.994      ;
; 0.735 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.000      ;
; 0.736 ; move:move1|control17:u1|copycontrol:u0|count[13] ; move:move1|control17:u1|copycontrol:u0|count[13] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.001      ;
; 0.738 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[11] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.003      ;
; 0.742 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.007      ;
; 0.743 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.008      ;
; 0.748 ; move:move1|control17:u1|copycontrol:u0|count[15] ; move:move1|control17:u1|copycontrol:u0|count[15] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.013      ;
; 0.752 ; move:move1|control17:u1|copycontrol:u0|count[15] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.017      ;
; 0.770 ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t               ; clk_t       ; 0.000        ; 0.526      ; 1.491      ;
; 0.871 ; move:move1|control17:u1|copycontrol:u0|count[19] ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.136      ;
; 0.928 ; move:move1|mode[0]                               ; move:move1|mode[2]                               ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.193      ;
; 0.975 ; move:move1|mode[0]                               ; move:move1|mode[1]                               ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.241      ;
; 0.985 ; uart:uart1|cnt1[3]                               ; uart:uart1|tx                                    ; uart:uart1|uart_clk ; clk_t       ; 0.000        ; -0.449     ; 0.761      ;
; 0.990 ; move:move1|control17:u1|copycontrol:u0|count[13] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.255      ;
; 1.008 ; move:move1|control17:u1|copycontrol:u0|count[0]  ; move:move1|control17:u1|copycontrol:u0|count[1]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.273      ;
; 1.013 ; move:move1|count[2]                              ; move:move1|count[3]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.279      ;
; 1.016 ; move:move1|count[3]                              ; move:move1|count[4]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.282      ;
; 1.017 ; move:move1|count[0]                              ; move:move1|count[1]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.283      ;
; 1.020 ; move:move1|count[1]                              ; move:move1|count[2]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.286      ;
; 1.023 ; move:move1|control17:u1|copycontrol:u0|count[0]  ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.288      ;
; 1.025 ; move:move1|control17:u1|copycontrol:u0|count[15] ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t               ; clk_t       ; 0.000        ; 0.526      ; 1.746      ;
; 1.027 ; move:move1|count[8]                              ; move:move1|count[9]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.293      ;
; 1.027 ; move:move1|control17:u1|copycontrol:u0|count[9]  ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t               ; clk_t       ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; uart:uart1|cnt[8]                                ; uart:uart1|cnt[9]                                ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.294      ;
; 1.028 ; move:move1|count[2]                              ; move:move1|count[4]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.294      ;
; 1.029 ; move:move1|count[24]                             ; move:move1|count[25]                             ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.294      ;
; 1.030 ; move:move1|count[4]                              ; move:move1|count[5]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.295      ;
; 1.031 ; uart:uart1|cnt[4]                                ; uart:uart1|cnt[5]                                ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.297      ;
; 1.032 ; move:move1|control17:u1|copycontrol:u0|count[2]  ; move:move1|control17:u1|copycontrol:u0|count[3]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.297      ;
; 1.032 ; move:move1|count[0]                              ; move:move1|count[2]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.298      ;
; 1.033 ; uart:uart1|cnt[1]                                ; uart:uart1|cnt[2]                                ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.299      ;
; 1.033 ; move:move1|control17:u1|copycontrol:u0|count[18] ; move:move1|control17:u1|copycontrol:u0|count[19] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.298      ;
; 1.033 ; move:move1|count[7]                              ; move:move1|count[8]                              ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.299      ;
; 1.033 ; move:move1|count[9]                              ; move:move1|count[10]                             ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.299      ;
; 1.034 ; uart:uart1|cnt[7]                                ; uart:uart1|cnt[8]                                ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.300      ;
; 1.035 ; move:move1|control17:u1|copycontrol:u0|count[1]  ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.300      ;
; 1.036 ; move:move1|count[25]                             ; move:move1|count[26]                             ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.301      ;
; 1.036 ; move:move1|control17:u1|copycontrol:u0|count[17] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.301      ;
; 1.037 ; move:move1|control17:u1|copycontrol:u0|count[5]  ; move:move1|control17:u1|copycontrol:u0|count[6]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.302      ;
; 1.038 ; move:move1|control17:u1|copycontrol:u0|count[6]  ; move:move1|control17:u1|copycontrol:u0|count[7]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.303      ;
; 1.039 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u0|count[13] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.304      ;
; 1.041 ; move:move1|control17:u1|copycontrol:u0|count[14] ; move:move1|control17:u1|copycontrol:u0|count[15] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.306      ;
; 1.042 ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.307      ;
; 1.042 ; move:move1|count[8]                              ; move:move1|count[10]                             ; clk_t               ; clk_t       ; 0.000        ; 0.071      ; 1.308      ;
; 1.044 ; move:move1|count[24]                             ; move:move1|count[26]                             ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.309      ;
; 1.046 ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u0|count[17] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.311      ;
; 1.048 ; move:move1|control17:u1|copycontrol:u0|count[2]  ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.313      ;
; 1.052 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[9]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.317      ;
; 1.053 ; move:move1|control17:u1|copycontrol:u0|count[6]  ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.318      ;
; 1.054 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.319      ;
; 1.056 ; move:move1|control17:u1|copycontrol:u0|count[14] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.321      ;
; 1.058 ; move:move1|control17:u1|copycontrol:u0|count[13] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.323      ;
; 1.061 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[11] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.326      ;
; 1.061 ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.326      ;
; 1.062 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[12] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.327      ;
; 1.062 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u0|count[5]  ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.327      ;
; 1.067 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t               ; clk_t       ; 0.000        ; 0.072      ; 1.334      ;
; 1.070 ; move:move1|control17:u1|copycontrol:u0|count[15] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t               ; clk_t       ; 0.000        ; 0.070      ; 1.335      ;
+-------+--------------------------------------------------+--------------------------------------------------+---------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:uart1|uart_clk'                                                                                         ;
+-------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+
; 0.403 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart:uart1|rx8bit[5] ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart:uart1|rx8bit[6] ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart:uart1|rx8bit[4] ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart:uart1|rx8bit[2] ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart:uart1|rx8bit[0] ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart:uart1|rx8bit[1] ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart:uart1|rx8bit[3] ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart:uart1|cnt1[3]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart:uart1|rx8bit[7] ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 0.669      ;
; 0.418 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.684      ;
; 0.419 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 0.684      ;
; 0.457 ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.723      ;
; 0.485 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 0.750      ;
; 0.486 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 0.751      ;
; 0.624 ; uart:uart1|rx8bit[2] ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 0.889      ;
; 0.624 ; uart:uart1|rx8bit[3] ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 0.889      ;
; 0.646 ; uart:uart1|rx8bit[5] ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 0.911      ;
; 0.646 ; uart:uart1|rx8bit[4] ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 0.911      ;
; 0.647 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.913      ;
; 0.649 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.915      ;
; 0.651 ; uart:uart1|rx8bit[7] ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 0.916      ;
; 0.677 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.943      ;
; 0.697 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.963      ;
; 0.698 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.964      ;
; 0.699 ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.965      ;
; 0.723 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 0.989      ;
; 0.754 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.020      ;
; 0.755 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.021      ;
; 0.780 ; uart:uart1|cnt2[3]   ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.045      ;
; 0.781 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.047      ;
; 0.781 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.047      ;
; 0.811 ; uart:uart1|rx8bit[6] ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.076      ;
; 0.817 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.083      ;
; 0.868 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.134      ;
; 0.870 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.136      ;
; 0.873 ; uart:uart1|rx8bit[0] ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.138      ;
; 0.875 ; uart:uart1|rx8bit[1] ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.140      ;
; 0.891 ; uart:uart1|cnt1[3]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.157      ;
; 0.902 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.168      ;
; 0.902 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.168      ;
; 0.903 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.169      ;
; 0.907 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.173      ;
; 0.929 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.194      ;
; 0.978 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.244      ;
; 1.007 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.273      ;
; 1.012 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.278      ;
; 1.013 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.279      ;
; 1.017 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.283      ;
; 1.027 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.293      ;
; 1.029 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.295      ;
; 1.044 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.310      ;
; 1.063 ; uart:uart1|cnt2[3]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.329      ;
; 1.063 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.329      ;
; 1.069 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.335      ;
; 1.090 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.355      ;
; 1.198 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.463      ;
; 1.228 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.494      ;
; 1.245 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.510      ;
; 1.252 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.518      ;
; 1.255 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.521      ;
; 1.257 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.523      ;
; 1.257 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.523      ;
; 1.257 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.071      ; 1.523      ;
; 1.409 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.674      ;
; 1.498 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.763      ;
; 1.498 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.763      ;
; 1.498 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.763      ;
; 1.498 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.763      ;
; 1.498 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.763      ;
; 1.498 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.763      ;
; 1.498 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.763      ;
; 1.498 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.763      ;
; 1.716 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.981      ;
; 1.716 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.981      ;
; 1.716 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.981      ;
; 1.716 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.981      ;
; 1.716 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.981      ;
; 1.716 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.981      ;
; 1.716 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.981      ;
; 1.716 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.070      ; 1.981      ;
+-------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_t'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_t ; Rise       ; clk_t                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|cout      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u10|cout     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u11|cout     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u12|cout     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u13|cout     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u14|cout     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u15|cout     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u4|cout      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u8|cout      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u9|cout      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[10]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[11]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[12]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[13]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[14]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[15]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[16]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[17]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[18]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[19]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[20]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[21]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[22]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[23]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[24]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[25]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[26]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[3]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[4]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[5]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[6]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[7]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[8]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|count[9]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|mode[0]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|mode[1]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; move:move1|mode[2]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[0]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[10]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[11]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[12]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[1]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[2]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[3]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[4]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[5]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[6]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[7]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[8]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|cnt[9]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|tx                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_t ; Rise       ; uart:uart1|uart_clk                              ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u10|cout     ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[0]                                ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[10]                               ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[11]                               ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[12]                               ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[1]                                ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[2]                                ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[3]                                ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[4]                                ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[5]                                ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[6]                                ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[7]                                ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[8]                                ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[9]                                ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; uart:uart1|uart_clk                              ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[0]  ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[10] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[11] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[12] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[13] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[14] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[15] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[16] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[17] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|uart_clk'                                                                ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[7]            ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[0]             ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[1]             ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[2]             ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[3]             ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[4]             ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[5]             ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[6]             ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[7]             ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[0]              ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[1]              ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[2]              ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[3]              ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[0]              ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[1]              ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[2]              ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[3]              ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[0]            ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[1]            ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[2]            ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[3]            ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[4]            ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[5]            ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[6]            ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[7]            ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[0]              ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[1]              ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[2]              ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[3]              ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[0]             ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[1]             ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[2]             ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[3]             ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[4]             ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[5]             ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[6]             ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[7]             ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[0]              ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[1]              ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[2]              ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[3]              ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[0]            ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[1]            ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[2]            ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[3]            ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[4]            ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[5]            ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[6]            ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[7]            ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|uart_clk~clkctrl|inclk[0] ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|uart_clk~clkctrl|outclk   ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[0]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[1]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[2]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[3]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[4]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[5]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[6]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[7]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|cnt1[0]|clk               ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|cnt1[1]|clk               ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|cnt1[2]|clk               ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|cnt1[3]|clk               ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|cnt2[0]|clk               ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|cnt2[1]|clk               ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|cnt2[2]|clk               ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|cnt2[3]|clk               ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[0]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[1]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[2]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[3]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[4]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[5]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[6]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|uart_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|uart_clk|q                ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; uart_rx   ; uart:uart1|uart_clk ; 2.302 ; 2.356 ; Rise       ; uart:uart1|uart_clk ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; uart_rx   ; uart:uart1|uart_clk ; -0.889 ; -0.953 ; Rise       ; uart:uart1|uart_clk ;
+-----------+---------------------+--------+--------+------------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rotate[*]   ; clk_t      ; 9.146 ; 9.606 ; Rise       ; clk_t           ;
;  rotate[0]  ; clk_t      ; 8.735 ; 9.013 ; Rise       ; clk_t           ;
;  rotate[1]  ; clk_t      ; 6.542 ; 6.746 ; Rise       ; clk_t           ;
;  rotate[2]  ; clk_t      ; 7.283 ; 7.580 ; Rise       ; clk_t           ;
;  rotate[3]  ; clk_t      ; 9.146 ; 9.606 ; Rise       ; clk_t           ;
;  rotate[4]  ; clk_t      ; 7.271 ; 7.432 ; Rise       ; clk_t           ;
;  rotate[5]  ; clk_t      ; 8.092 ; 8.517 ; Rise       ; clk_t           ;
;  rotate[6]  ; clk_t      ; 8.092 ; 8.517 ; Rise       ; clk_t           ;
;  rotate[7]  ; clk_t      ; 7.944 ; 8.317 ; Rise       ; clk_t           ;
;  rotate[8]  ; clk_t      ; 8.560 ; 8.891 ; Rise       ; clk_t           ;
;  rotate[9]  ; clk_t      ; 8.086 ; 8.646 ; Rise       ; clk_t           ;
;  rotate[10] ; clk_t      ; 8.587 ; 9.142 ; Rise       ; clk_t           ;
;  rotate[11] ; clk_t      ; 8.867 ; 9.108 ; Rise       ; clk_t           ;
;  rotate[12] ; clk_t      ; 7.687 ; 7.998 ; Rise       ; clk_t           ;
;  rotate[13] ; clk_t      ; 7.884 ; 8.286 ; Rise       ; clk_t           ;
;  rotate[14] ; clk_t      ; 7.737 ; 8.164 ; Rise       ; clk_t           ;
;  rotate[15] ; clk_t      ; 7.375 ; 7.618 ; Rise       ; clk_t           ;
;  rotate[16] ; clk_t      ; 8.451 ; 8.941 ; Rise       ; clk_t           ;
; uart_tx     ; clk_t      ; 6.304 ; 6.126 ; Rise       ; clk_t           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rotate[*]   ; clk_t      ; 6.297 ; 6.496 ; Rise       ; clk_t           ;
;  rotate[0]  ; clk_t      ; 8.457 ; 8.723 ; Rise       ; clk_t           ;
;  rotate[1]  ; clk_t      ; 6.297 ; 6.496 ; Rise       ; clk_t           ;
;  rotate[2]  ; clk_t      ; 7.008 ; 7.296 ; Rise       ; clk_t           ;
;  rotate[3]  ; clk_t      ; 8.797 ; 9.241 ; Rise       ; clk_t           ;
;  rotate[4]  ; clk_t      ; 6.996 ; 7.154 ; Rise       ; clk_t           ;
;  rotate[5]  ; clk_t      ; 7.785 ; 8.196 ; Rise       ; clk_t           ;
;  rotate[6]  ; clk_t      ; 7.785 ; 8.196 ; Rise       ; clk_t           ;
;  rotate[7]  ; clk_t      ; 7.649 ; 8.009 ; Rise       ; clk_t           ;
;  rotate[8]  ; clk_t      ; 8.240 ; 8.560 ; Rise       ; clk_t           ;
;  rotate[9]  ; clk_t      ; 7.780 ; 8.320 ; Rise       ; clk_t           ;
;  rotate[10] ; clk_t      ; 8.266 ; 8.802 ; Rise       ; clk_t           ;
;  rotate[11] ; clk_t      ; 8.584 ; 8.815 ; Rise       ; clk_t           ;
;  rotate[12] ; clk_t      ; 7.402 ; 7.703 ; Rise       ; clk_t           ;
;  rotate[13] ; clk_t      ; 7.591 ; 7.980 ; Rise       ; clk_t           ;
;  rotate[14] ; clk_t      ; 7.450 ; 7.862 ; Rise       ; clk_t           ;
;  rotate[15] ; clk_t      ; 7.102 ; 7.338 ; Rise       ; clk_t           ;
;  rotate[16] ; clk_t      ; 8.135 ; 8.608 ; Rise       ; clk_t           ;
; uart_tx     ; clk_t      ; 6.071 ; 5.897 ; Rise       ; clk_t           ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk_t               ; -2.389 ; -66.272       ;
; uart:uart1|uart_clk ; 0.034  ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Hold Summary            ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk_t               ; -0.182 ; -0.182        ;
; uart:uart1|uart_clk ; 0.186  ; 0.000         ;
+---------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk_t               ; -3.000 ; -82.028           ;
; uart:uart1|uart_clk ; -1.000 ; -24.000           ;
+---------------------+--------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_t'                                                                                                                                                ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.389 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.030     ; 3.346      ;
; -2.368 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.030     ; 3.325      ;
; -2.361 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.154      ; 3.502      ;
; -2.343 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.031     ; 3.299      ;
; -2.266 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u8|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.037     ; 3.216      ;
; -2.262 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.153      ; 3.402      ;
; -2.231 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.154      ; 3.372      ;
; -2.165 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u8|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 3.114      ;
; -2.154 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u8|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.037     ; 3.104      ;
; -1.693 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.152      ; 2.832      ;
; -1.681 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.030     ; 2.638      ;
; -1.679 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u9|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.037     ; 2.629      ;
; -1.642 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.032     ; 2.597      ;
; -1.621 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.152      ; 2.760      ;
; -1.598 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.033     ; 2.552      ;
; -1.564 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.031     ; 2.520      ;
; -1.563 ; move:move1|mode[0]                               ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.032     ; 2.518      ;
; -1.519 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.033     ; 2.473      ;
; -1.517 ; move:move1|mode[2]                               ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.030     ; 2.474      ;
; -1.491 ; move:move1|control17:u1|copycontrol:u0|count[5]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.033     ; 2.445      ;
; -1.483 ; move:move1|mode[1]                               ; move:move1|control17:u1|copycontrol:u9|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.432      ;
; -1.458 ; move:move1|control17:u1|copycontrol:u0|count[5]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.152      ; 2.597      ;
; -1.451 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.402      ;
; -1.444 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.395      ;
; -1.444 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.395      ;
; -1.417 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.035     ; 2.369      ;
; -1.417 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.035     ; 2.369      ;
; -1.410 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.035     ; 2.362      ;
; -1.410 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.035     ; 2.362      ;
; -1.409 ; move:move1|control17:u1|copycontrol:u0|count[6]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.033     ; 2.363      ;
; -1.405 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.152      ; 2.544      ;
; -1.400 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.032     ; 2.355      ;
; -1.397 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.037     ; 2.347      ;
; -1.390 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.037     ; 2.340      ;
; -1.370 ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u9|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.039     ; 2.318      ;
; -1.368 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.319      ;
; -1.368 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[11] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.319      ;
; -1.368 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[12] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.319      ;
; -1.368 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[13] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.319      ;
; -1.368 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.319      ;
; -1.368 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[15] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.319      ;
; -1.368 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.319      ;
; -1.368 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.319      ;
; -1.368 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[19] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.319      ;
; -1.368 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[17] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.319      ;
; -1.366 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.033     ; 2.320      ;
; -1.361 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.312      ;
; -1.361 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[11] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.312      ;
; -1.361 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[12] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.312      ;
; -1.361 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[13] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.312      ;
; -1.361 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.312      ;
; -1.361 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[15] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.312      ;
; -1.361 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.312      ;
; -1.361 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.312      ;
; -1.361 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[19] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.312      ;
; -1.361 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[17] ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.312      ;
; -1.350 ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.033     ; 2.304      ;
; -1.344 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.295      ;
; -1.344 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.295      ;
; -1.334 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[0]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.283      ;
; -1.334 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[1]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.283      ;
; -1.334 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.283      ;
; -1.334 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[3]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.283      ;
; -1.334 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.283      ;
; -1.334 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[5]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.283      ;
; -1.334 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[6]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.283      ;
; -1.334 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[7]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.283      ;
; -1.334 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.283      ;
; -1.334 ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[9]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.283      ;
; -1.334 ; move:move1|control17:u1|copycontrol:u0|count[19] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.285      ;
; -1.334 ; move:move1|control17:u1|copycontrol:u0|count[19] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.036     ; 2.285      ;
; -1.327 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.033     ; 2.281      ;
; -1.327 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.033     ; 2.281      ;
; -1.327 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[0]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.276      ;
; -1.327 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[1]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.276      ;
; -1.327 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.276      ;
; -1.327 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[3]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.276      ;
; -1.327 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.276      ;
; -1.327 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[5]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.276      ;
; -1.327 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[6]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.276      ;
; -1.327 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[7]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.276      ;
; -1.327 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.276      ;
; -1.327 ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[9]  ; clk_t        ; clk_t       ; 1.000        ; -0.038     ; 2.276      ;
; -1.323 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.033     ; 2.277      ;
; -1.310 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.035     ; 2.262      ;
; -1.310 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.035     ; 2.262      ;
; -1.303 ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t        ; clk_t       ; 1.000        ; 0.152      ; 2.442      ;
; -1.302 ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u9|cout      ; clk_t        ; clk_t       ; 1.000        ; -0.039     ; 2.250      ;
; -1.300 ; move:move1|control17:u1|copycontrol:u0|count[19] ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.035     ; 2.252      ;
; -1.300 ; move:move1|control17:u1|copycontrol:u0|count[19] ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.035     ; 2.252      ;
; -1.297 ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.032     ; 2.252      ;
; -1.293 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.032     ; 2.248      ;
; -1.293 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.032     ; 2.248      ;
; -1.290 ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.037     ; 2.240      ;
; -1.289 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.032     ; 2.244      ;
; -1.289 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u14|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.032     ; 2.244      ;
; -1.280 ; move:move1|control17:u1|copycontrol:u0|count[19] ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.037     ; 2.230      ;
; -1.273 ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.034     ; 2.226      ;
; -1.269 ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u15|cout     ; clk_t        ; clk_t       ; 1.000        ; -0.034     ; 2.222      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:uart1|uart_clk'                                                                                        ;
+-------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+
; 0.034 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.916      ;
; 0.034 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.916      ;
; 0.034 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.916      ;
; 0.034 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.916      ;
; 0.034 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.916      ;
; 0.034 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.916      ;
; 0.034 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.916      ;
; 0.034 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.916      ;
; 0.067 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.884      ;
; 0.076 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.875      ;
; 0.097 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.853      ;
; 0.104 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.847      ;
; 0.113 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.838      ;
; 0.163 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.787      ;
; 0.163 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.787      ;
; 0.163 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.787      ;
; 0.163 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.787      ;
; 0.163 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.787      ;
; 0.163 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.787      ;
; 0.163 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.787      ;
; 0.163 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.787      ;
; 0.171 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.780      ;
; 0.175 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.776      ;
; 0.176 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.775      ;
; 0.177 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.774      ;
; 0.185 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.766      ;
; 0.217 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.733      ;
; 0.217 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.733      ;
; 0.243 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.707      ;
; 0.249 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.702      ;
; 0.264 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.687      ;
; 0.275 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.676      ;
; 0.281 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.670      ;
; 0.285 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.666      ;
; 0.286 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.665      ;
; 0.288 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.663      ;
; 0.297 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.654      ;
; 0.297 ; uart:uart1|cnt2[3]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.654      ;
; 0.298 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.653      ;
; 0.334 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.616      ;
; 0.345 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.606      ;
; 0.349 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.602      ;
; 0.357 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.594      ;
; 0.359 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.592      ;
; 0.361 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.590      ;
; 0.362 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.589      ;
; 0.363 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.588      ;
; 0.373 ; uart:uart1|cnt1[3]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.578      ;
; 0.390 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.561      ;
; 0.391 ; uart:uart1|cnt2[3]   ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.559      ;
; 0.397 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.554      ;
; 0.405 ; uart:uart1|rx8bit[6] ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.545      ;
; 0.411 ; uart:uart1|rx8bit[1] ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.539      ;
; 0.413 ; uart:uart1|rx8bit[0] ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.537      ;
; 0.417 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.534      ;
; 0.432 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.519      ;
; 0.432 ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.519      ;
; 0.435 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.516      ;
; 0.481 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.470      ;
; 0.482 ; uart:uart1|rx8bit[4] ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.468      ;
; 0.483 ; uart:uart1|rx8bit[5] ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.467      ;
; 0.484 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.467      ;
; 0.484 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.467      ;
; 0.495 ; uart:uart1|rx8bit[2] ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.455      ;
; 0.495 ; uart:uart1|rx8bit[3] ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.455      ;
; 0.509 ; uart:uart1|rx8bit[7] ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.441      ;
; 0.552 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.398      ;
; 0.554 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.396      ;
; 0.573 ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.378      ;
; 0.591 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.592 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; uart:uart1|cnt1[3]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.600 ; uart:uart1|rx8bit[7] ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.037     ; 0.350      ;
; 0.601 ; uart:uart1|rx8bit[5] ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.350      ;
; 0.601 ; uart:uart1|rx8bit[1] ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.350      ;
; 0.601 ; uart:uart1|rx8bit[2] ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.350      ;
; 0.601 ; uart:uart1|rx8bit[6] ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.350      ;
; 0.601 ; uart:uart1|rx8bit[0] ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.350      ;
; 0.601 ; uart:uart1|rx8bit[4] ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.350      ;
; 0.601 ; uart:uart1|rx8bit[3] ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 1.000        ; -0.036     ; 0.350      ;
+-------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_t'                                                                                                                                                        ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------+-------------+--------------+------------+------------+
; -0.182 ; uart:uart1|uart_clk                              ; uart:uart1|uart_clk                              ; uart:uart1|uart_clk ; clk_t       ; 0.000        ; 1.271      ; 1.308      ;
; 0.188  ; move:move1|mode[1]                               ; move:move1|mode[1]                               ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.307      ;
; 0.189  ; move:move1|mode[2]                               ; move:move1|mode[2]                               ; clk_t               ; clk_t       ; 0.000        ; 0.034      ; 0.307      ;
; 0.205  ; move:move1|control17:u1|copycontrol:u0|count[19] ; move:move1|control17:u1|copycontrol:u0|count[19] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.325      ;
; 0.216  ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.336      ;
; 0.291  ; move:move1|mode[1]                               ; move:move1|mode[2]                               ; clk_t               ; clk_t       ; 0.000        ; 0.034      ; 0.409      ;
; 0.299  ; move:move1|count[2]                              ; move:move1|count[2]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; move:move1|count[3]                              ; move:move1|count[3]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.418      ;
; 0.300  ; move:move1|count[1]                              ; move:move1|count[1]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.419      ;
; 0.304  ; move:move1|control17:u1|copycontrol:u0|count[0]  ; move:move1|control17:u1|copycontrol:u0|count[0]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.423      ;
; 0.305  ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u0|count[7]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; move:move1|control17:u1|copycontrol:u0|count[9]  ; move:move1|control17:u1|copycontrol:u0|count[9]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; uart:uart1|cnt[11]                               ; uart:uart1|cnt[11]                               ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; move:move1|control17:u1|copycontrol:u0|count[17] ; move:move1|control17:u1|copycontrol:u0|count[17] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; move:move1|count[5]                              ; move:move1|count[5]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; move:move1|count[8]                              ; move:move1|count[8]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; move:move1|count[10]                             ; move:move1|count[10]                             ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; uart:uart1|cnt[1]                                ; uart:uart1|cnt[1]                                ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; uart:uart1|cnt[2]                                ; uart:uart1|cnt[2]                                ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; uart:uart1|cnt[5]                                ; uart:uart1|cnt[5]                                ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; uart:uart1|cnt[7]                                ; uart:uart1|cnt[7]                                ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; uart:uart1|cnt[8]                                ; uart:uart1|cnt[8]                                ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; uart:uart1|cnt[9]                                ; uart:uart1|cnt[9]                                ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; move:move1|control17:u1|copycontrol:u0|count[1]  ; move:move1|control17:u1|copycontrol:u0|count[1]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; move:move1|control17:u1|copycontrol:u0|count[18] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; move:move1|count[4]                              ; move:move1|count[4]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; move:move1|count[7]                              ; move:move1|count[7]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; move:move1|count[9]                              ; move:move1|count[9]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; move:move1|count[15]                             ; move:move1|count[15]                             ; clk_t               ; clk_t       ; 0.000        ; 0.034      ; 0.425      ;
; 0.308  ; move:move1|control17:u1|copycontrol:u0|count[2]  ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; move:move1|count[17]                             ; move:move1|count[17]                             ; clk_t               ; clk_t       ; 0.000        ; 0.034      ; 0.426      ;
; 0.308  ; move:move1|count[23]                             ; move:move1|count[23]                             ; clk_t               ; clk_t       ; 0.000        ; 0.034      ; 0.426      ;
; 0.308  ; move:move1|count[26]                             ; move:move1|count[26]                             ; clk_t               ; clk_t       ; 0.000        ; 0.034      ; 0.426      ;
; 0.309  ; move:move1|count[25]                             ; move:move1|count[25]                             ; clk_t               ; clk_t       ; 0.000        ; 0.034      ; 0.427      ;
; 0.310  ; move:move1|control17:u1|copycontrol:u0|count[5]  ; move:move1|control17:u1|copycontrol:u0|count[5]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.429      ;
; 0.311  ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u0|count[3]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.430      ;
; 0.311  ; move:move1|control17:u1|copycontrol:u0|count[6]  ; move:move1|control17:u1|copycontrol:u0|count[6]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.430      ;
; 0.311  ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u0|count[12] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.431      ;
; 0.312  ; move:move1|control17:u1|copycontrol:u0|count[14] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.432      ;
; 0.315  ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.435      ;
; 0.317  ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.437      ;
; 0.319  ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.438      ;
; 0.320  ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[11] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.440      ;
; 0.320  ; move:move1|control17:u1|copycontrol:u0|count[13] ; move:move1|control17:u1|copycontrol:u0|count[13] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.440      ;
; 0.322  ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.442      ;
; 0.324  ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.443      ;
; 0.327  ; move:move1|control17:u1|copycontrol:u0|count[15] ; move:move1|control17:u1|copycontrol:u0|count[15] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.447      ;
; 0.329  ; move:move1|control17:u1|copycontrol:u0|count[15] ; move:move1|control17:u1|copycontrol:u11|cout     ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.449      ;
; 0.356  ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u10|cout     ; clk_t               ; clk_t       ; 0.000        ; 0.228      ; 0.668      ;
; 0.388  ; move:move1|control17:u1|copycontrol:u0|count[19] ; move:move1|control17:u1|copycontrol:u13|cout     ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.508      ;
; 0.395  ; move:move1|mode[0]                               ; move:move1|mode[2]                               ; clk_t               ; clk_t       ; 0.000        ; 0.034      ; 0.513      ;
; 0.420  ; move:move1|mode[0]                               ; move:move1|mode[1]                               ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.539      ;
; 0.420  ; uart:uart1|cnt1[3]                               ; uart:uart1|tx                                    ; uart:uart1|uart_clk ; clk_t       ; 0.000        ; -0.207     ; 0.327      ;
; 0.442  ; move:move1|control17:u1|copycontrol:u0|count[13] ; move:move1|control17:u1|copycontrol:u0|cout      ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.562      ;
; 0.448  ; move:move1|count[3]                              ; move:move1|count[4]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.567      ;
; 0.449  ; move:move1|count[1]                              ; move:move1|count[2]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.568      ;
; 0.451  ; move:move1|control17:u1|copycontrol:u0|count[9]  ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t               ; clk_t       ; 0.000        ; 0.038      ; 0.573      ;
; 0.453  ; move:move1|control17:u1|copycontrol:u0|count[0]  ; move:move1|control17:u1|copycontrol:u0|count[1]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.572      ;
; 0.454  ; move:move1|control17:u1|copycontrol:u0|count[7]  ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; move:move1|control17:u1|copycontrol:u0|count[17] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; uart:uart1|cnt[1]                                ; uart:uart1|cnt[2]                                ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; uart:uart1|cnt[7]                                ; uart:uart1|cnt[8]                                ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; move:move1|count[7]                              ; move:move1|count[8]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; move:move1|count[9]                              ; move:move1|count[10]                             ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; move:move1|control17:u1|copycontrol:u0|count[1]  ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; move:move1|control17:u1|copycontrol:u0|count[0]  ; move:move1|control17:u1|copycontrol:u0|count[2]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; move:move1|count[2]                              ; move:move1|count[3]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.576      ;
; 0.458  ; move:move1|count[25]                             ; move:move1|count[26]                             ; clk_t               ; clk_t       ; 0.000        ; 0.034      ; 0.576      ;
; 0.458  ; uart:uart1|uart_clk                              ; uart:uart1|uart_clk                              ; uart:uart1|uart_clk ; clk_t       ; -0.500       ; 1.271      ; 1.448      ;
; 0.459  ; move:move1|count[0]                              ; move:move1|count[1]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; move:move1|control17:u1|copycontrol:u0|count[5]  ; move:move1|control17:u1|copycontrol:u0|count[6]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.578      ;
; 0.460  ; move:move1|control17:u1|copycontrol:u0|count[3]  ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.579      ;
; 0.460  ; move:move1|count[2]                              ; move:move1|count[4]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.579      ;
; 0.462  ; move:move1|count[0]                              ; move:move1|count[2]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.581      ;
; 0.464  ; move:move1|count[8]                              ; move:move1|count[9]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.583      ;
; 0.465  ; uart:uart1|cnt[8]                                ; uart:uart1|cnt[9]                                ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; move:move1|control17:u1|copycontrol:u0|count[18] ; move:move1|control17:u1|copycontrol:u0|count[19] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; move:move1|count[4]                              ; move:move1|count[5]                              ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; move:move1|count[13]                             ; move:move1|count[13]                             ; clk_t               ; clk_t       ; 0.000        ; 0.034      ; 0.584      ;
; 0.466  ; move:move1|count[24]                             ; move:move1|count[25]                             ; clk_t               ; clk_t       ; 0.000        ; 0.034      ; 0.584      ;
; 0.466  ; move:move1|control17:u1|copycontrol:u0|count[2]  ; move:move1|control17:u1|copycontrol:u0|count[3]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; uart:uart1|cnt[4]                                ; uart:uart1|cnt[5]                                ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.586      ;
; 0.467  ; move:move1|count[8]                              ; move:move1|count[10]                             ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.586      ;
; 0.469  ; move:move1|control17:u1|copycontrol:u0|count[6]  ; move:move1|control17:u1|copycontrol:u0|count[7]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; move:move1|control17:u1|copycontrol:u0|count[11] ; move:move1|control17:u1|copycontrol:u0|count[12] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.589      ;
; 0.469  ; move:move1|control17:u1|copycontrol:u0|count[13] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.589      ;
; 0.469  ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u0|count[13] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.589      ;
; 0.469  ; move:move1|count[24]                             ; move:move1|count[26]                             ; clk_t               ; clk_t       ; 0.000        ; 0.034      ; 0.587      ;
; 0.469  ; move:move1|control17:u1|copycontrol:u0|count[2]  ; move:move1|control17:u1|copycontrol:u0|count[4]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.588      ;
; 0.470  ; move:move1|control17:u1|copycontrol:u0|count[14] ; move:move1|control17:u1|copycontrol:u0|count[15] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.590      ;
; 0.472  ; move:move1|control17:u1|copycontrol:u0|count[6]  ; move:move1|control17:u1|copycontrol:u0|count[8]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.591      ;
; 0.472  ; move:move1|control17:u1|copycontrol:u0|count[12] ; move:move1|control17:u1|copycontrol:u0|count[14] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.592      ;
; 0.473  ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u0|count[17] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.593      ;
; 0.473  ; move:move1|control17:u1|copycontrol:u0|count[14] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.593      ;
; 0.476  ; move:move1|control17:u1|copycontrol:u0|count[16] ; move:move1|control17:u1|copycontrol:u0|count[18] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.596      ;
; 0.476  ; move:move1|control17:u1|copycontrol:u0|count[15] ; move:move1|control17:u1|copycontrol:u0|count[16] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.596      ;
; 0.477  ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[9]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.596      ;
; 0.477  ; move:move1|control17:u1|copycontrol:u0|count[8]  ; move:move1|control17:u1|copycontrol:u0|count[10] ; clk_t               ; clk_t       ; 0.000        ; 0.038      ; 0.599      ;
; 0.480  ; move:move1|control17:u1|copycontrol:u0|count[10] ; move:move1|control17:u1|copycontrol:u0|count[11] ; clk_t               ; clk_t       ; 0.000        ; 0.036      ; 0.600      ;
; 0.482  ; move:move1|control17:u1|copycontrol:u0|count[4]  ; move:move1|control17:u1|copycontrol:u0|count[5]  ; clk_t               ; clk_t       ; 0.000        ; 0.035      ; 0.601      ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:uart1|uart_clk'                                                                                         ;
+-------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+
; 0.186 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart1|rx8bit[7] ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart1|rx8bit[5] ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart1|rx8bit[6] ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart1|rx8bit[4] ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart1|rx8bit[2] ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart1|rx8bit[0] ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart1|rx8bit[1] ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart1|rx8bit[3] ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart1|cnt1[3]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.318      ;
; 0.211 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.332      ;
; 0.213 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.334      ;
; 0.262 ; uart:uart1|rx8bit[3] ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.382      ;
; 0.263 ; uart:uart1|rx8bit[2] ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.383      ;
; 0.269 ; uart:uart1|rx8bit[7] ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.390      ;
; 0.272 ; uart:uart1|rx8bit[5] ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; uart:uart1|rx8bit[4] ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.392      ;
; 0.275 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.395      ;
; 0.277 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.397      ;
; 0.284 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.405      ;
; 0.299 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; uart:uart1|cnt1[2]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; uart:uart1|cnt1[1]   ; uart:uart1|cnt1[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.421      ;
; 0.314 ; uart:uart1|cnt1[0]   ; uart:uart1|cnt1[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.434      ;
; 0.329 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.449      ;
; 0.331 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.451      ;
; 0.335 ; uart:uart1|rx8bit[6] ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.455      ;
; 0.339 ; uart:uart1|cnt2[3]   ; uart:uart1|rx8bit[7] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.460      ;
; 0.339 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.459      ;
; 0.340 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.460      ;
; 0.349 ; uart:uart1|rx8bit[0] ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.469      ;
; 0.350 ; uart:uart1|rx8bit[1] ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.470      ;
; 0.362 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.482      ;
; 0.388 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.508      ;
; 0.388 ; uart:uart1|cnt1[3]   ; uart:uart1|cnt1[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.508      ;
; 0.389 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.509      ;
; 0.389 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.509      ;
; 0.389 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.509      ;
; 0.392 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.512      ;
; 0.404 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.524      ;
; 0.406 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.526      ;
; 0.424 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.545      ;
; 0.428 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.549      ;
; 0.429 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.550      ;
; 0.429 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.550      ;
; 0.441 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[3] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.561      ;
; 0.442 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[4] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.562      ;
; 0.454 ; uart:uart1|cnt2[0]   ; uart:uart1|cnt2[2]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.575      ;
; 0.467 ; uart:uart1|cnt2[3]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; uart:uart1|cnt2[2]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.590      ;
; 0.470 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.590      ;
; 0.472 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[3]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.592      ;
; 0.526 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[6] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.647      ;
; 0.530 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[2] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.651      ;
; 0.551 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[5] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.672      ;
; 0.552 ; uart:uart1|cnt2[0]   ; uart:uart1|rx8bit[1] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.673      ;
; 0.556 ; uart:uart1|cnt2[3]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.677      ;
; 0.556 ; uart:uart1|cnt2[1]   ; uart:uart1|rx8bit[0] ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.676      ;
; 0.557 ; uart:uart1|cnt2[2]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.677      ;
; 0.558 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[1]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.678      ;
; 0.645 ; uart:uart1|cnt2[1]   ; uart:uart1|cnt2[0]   ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.036      ; 0.765      ;
; 0.658 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.779      ;
; 0.658 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.779      ;
; 0.658 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.779      ;
; 0.658 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.779      ;
; 0.658 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.779      ;
; 0.658 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.779      ;
; 0.658 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.779      ;
; 0.658 ; uart:uart1|cnt2[0]   ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.779      ;
; 0.754 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[7]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[5]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[6]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[4]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[2]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[0]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[1]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; uart:uart1|cnt2[3]   ; uart:uart1|LEDRX[3]  ; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 0.000        ; 0.037      ; 0.875      ;
+-------+----------------------+----------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_t'                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_t ; Rise       ; clk_t                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u0|cout      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u10|cout     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u11|cout     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u12|cout     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u13|cout     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u14|cout     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u15|cout     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u4|cout      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u8|cout      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u9|cout      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[10]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[11]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[12]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[13]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[14]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[15]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[16]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[17]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[18]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[19]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[20]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[21]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[22]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[23]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[24]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[25]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[26]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[4]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[5]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[6]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[7]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[8]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|count[9]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|mode[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|mode[1]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; move:move1|mode[2]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|cnt[0]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|cnt[10]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|cnt[11]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|cnt[12]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|cnt[1]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|cnt[2]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|cnt[3]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|cnt[4]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|cnt[5]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|cnt[6]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|cnt[7]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|cnt[8]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|cnt[9]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|tx                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_t ; Rise       ; uart:uart1|uart_clk                              ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; uart:uart1|cnt[0]                                ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|control17:u1|copycontrol:u10|cout     ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[0]                              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[10]                             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[11]                             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[12]                             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[13]                             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[15]                             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[17]                             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[1]                              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[23]                             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[24]                             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[25]                             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[26]                             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[2]                              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[3]                              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[4]                              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[5]                              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[6]                              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[7]                              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[8]                              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|count[9]                              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|mode[0]                               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_t ; Rise       ; move:move1|mode[2]                               ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|uart_clk'                                                                ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[7]            ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[0]             ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[1]             ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[2]             ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[3]             ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[4]             ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[5]             ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[6]             ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[7]             ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[0]              ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[1]              ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[2]              ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[3]              ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[0]              ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[1]              ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[2]              ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[3]              ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[0]            ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[1]            ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[2]            ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[3]            ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[4]            ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[5]            ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[6]            ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[7]            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[0]             ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[1]             ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[2]             ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[3]             ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[4]             ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[5]             ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[6]             ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|LEDRX[7]             ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[0]              ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[1]              ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[2]              ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt1[3]              ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[0]              ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[1]              ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[2]              ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|cnt2[3]              ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[0]            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[1]            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[2]            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[3]            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[4]            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[5]            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[6]            ;
; 0.370  ; 0.586        ; 0.216          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart:uart1|rx8bit[7]            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[0]|clk              ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[1]|clk              ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[2]|clk              ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[3]|clk              ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[4]|clk              ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[5]|clk              ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[6]|clk              ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|LEDRX[7]|clk              ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt1[0]|clk               ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt1[1]|clk               ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt1[2]|clk               ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt1[3]|clk               ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt2[0]|clk               ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt2[1]|clk               ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt2[2]|clk               ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|cnt2[3]|clk               ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[0]|clk             ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[1]|clk             ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[2]|clk             ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[3]|clk             ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[4]|clk             ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[5]|clk             ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[6]|clk             ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|rx8bit[7]|clk             ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|uart_clk~clkctrl|inclk[0] ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|uart_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart1|uart_clk ; Rise       ; uart1|uart_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart1|uart_clk ; Rise       ; uart1|uart_clk|q                ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; uart_rx   ; uart:uart1|uart_clk ; 1.144 ; 1.750 ; Rise       ; uart:uart1|uart_clk ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; uart_rx   ; uart:uart1|uart_clk ; -0.508 ; -1.074 ; Rise       ; uart:uart1|uart_clk ;
+-----------+---------------------+--------+--------+------------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rotate[*]   ; clk_t      ; 5.099 ; 4.873 ; Rise       ; clk_t           ;
;  rotate[0]  ; clk_t      ; 5.002 ; 4.797 ; Rise       ; clk_t           ;
;  rotate[1]  ; clk_t      ; 3.487 ; 3.439 ; Rise       ; clk_t           ;
;  rotate[2]  ; clk_t      ; 3.922 ; 3.825 ; Rise       ; clk_t           ;
;  rotate[3]  ; clk_t      ; 5.011 ; 4.755 ; Rise       ; clk_t           ;
;  rotate[4]  ; clk_t      ; 3.922 ; 3.793 ; Rise       ; clk_t           ;
;  rotate[5]  ; clk_t      ; 4.376 ; 4.212 ; Rise       ; clk_t           ;
;  rotate[6]  ; clk_t      ; 4.376 ; 4.212 ; Rise       ; clk_t           ;
;  rotate[7]  ; clk_t      ; 4.338 ; 4.210 ; Rise       ; clk_t           ;
;  rotate[8]  ; clk_t      ; 4.714 ; 4.517 ; Rise       ; clk_t           ;
;  rotate[9]  ; clk_t      ; 4.386 ; 4.235 ; Rise       ; clk_t           ;
;  rotate[10] ; clk_t      ; 4.647 ; 4.519 ; Rise       ; clk_t           ;
;  rotate[11] ; clk_t      ; 5.099 ; 4.873 ; Rise       ; clk_t           ;
;  rotate[12] ; clk_t      ; 4.194 ; 4.075 ; Rise       ; clk_t           ;
;  rotate[13] ; clk_t      ; 4.302 ; 4.186 ; Rise       ; clk_t           ;
;  rotate[14] ; clk_t      ; 4.211 ; 4.104 ; Rise       ; clk_t           ;
;  rotate[15] ; clk_t      ; 4.014 ; 3.897 ; Rise       ; clk_t           ;
;  rotate[16] ; clk_t      ; 4.629 ; 4.461 ; Rise       ; clk_t           ;
; uart_tx     ; clk_t      ; 3.225 ; 3.243 ; Rise       ; clk_t           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rotate[*]   ; clk_t      ; 3.371 ; 3.326 ; Rise       ; clk_t           ;
;  rotate[0]  ; clk_t      ; 4.867 ; 4.667 ; Rise       ; clk_t           ;
;  rotate[1]  ; clk_t      ; 3.371 ; 3.326 ; Rise       ; clk_t           ;
;  rotate[2]  ; clk_t      ; 3.788 ; 3.696 ; Rise       ; clk_t           ;
;  rotate[3]  ; clk_t      ; 4.834 ; 4.589 ; Rise       ; clk_t           ;
;  rotate[4]  ; clk_t      ; 3.789 ; 3.667 ; Rise       ; clk_t           ;
;  rotate[5]  ; clk_t      ; 4.224 ; 4.067 ; Rise       ; clk_t           ;
;  rotate[6]  ; clk_t      ; 4.224 ; 4.067 ; Rise       ; clk_t           ;
;  rotate[7]  ; clk_t      ; 4.196 ; 4.075 ; Rise       ; clk_t           ;
;  rotate[8]  ; clk_t      ; 4.558 ; 4.371 ; Rise       ; clk_t           ;
;  rotate[9]  ; clk_t      ; 4.235 ; 4.092 ; Rise       ; clk_t           ;
;  rotate[10] ; clk_t      ; 4.494 ; 4.372 ; Rise       ; clk_t           ;
;  rotate[11] ; clk_t      ; 4.961 ; 4.740 ; Rise       ; clk_t           ;
;  rotate[12] ; clk_t      ; 4.059 ; 3.947 ; Rise       ; clk_t           ;
;  rotate[13] ; clk_t      ; 4.163 ; 4.052 ; Rise       ; clk_t           ;
;  rotate[14] ; clk_t      ; 4.076 ; 3.974 ; Rise       ; clk_t           ;
;  rotate[15] ; clk_t      ; 3.885 ; 3.774 ; Rise       ; clk_t           ;
;  rotate[16] ; clk_t      ; 4.476 ; 4.315 ; Rise       ; clk_t           ;
; uart_tx     ; clk_t      ; 3.121 ; 3.138 ; Rise       ; clk_t           ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+----------------------+----------+--------+----------+---------+---------------------+
; Clock                ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack     ; -7.034   ; -0.182 ; N/A      ; N/A     ; -3.000              ;
;  clk_t               ; -7.034   ; -0.182 ; N/A      ; N/A     ; -3.000              ;
;  uart:uart1|uart_clk ; -1.215   ; 0.186  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS      ; -272.122 ; -0.182 ; 0.0      ; 0.0     ; -150.213            ;
;  clk_t               ; -251.131 ; -0.182 ; N/A      ; N/A     ; -114.525            ;
;  uart:uart1|uart_clk ; -20.991  ; 0.000  ; N/A      ; N/A     ; -35.688             ;
+----------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; uart_rx   ; uart:uart1|uart_clk ; 2.569 ; 2.802 ; Rise       ; uart:uart1|uart_clk ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; uart_rx   ; uart:uart1|uart_clk ; -0.508 ; -0.953 ; Rise       ; uart:uart1|uart_clk ;
+-----------+---------------------+--------+--------+------------+---------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; rotate[*]   ; clk_t      ; 10.172 ; 10.386 ; Rise       ; clk_t           ;
;  rotate[0]  ; clk_t      ; 9.795  ; 9.898  ; Rise       ; clk_t           ;
;  rotate[1]  ; clk_t      ; 7.259  ; 7.412  ; Rise       ; clk_t           ;
;  rotate[2]  ; clk_t      ; 8.083  ; 8.295  ; Rise       ; clk_t           ;
;  rotate[3]  ; clk_t      ; 10.172 ; 10.386 ; Rise       ; clk_t           ;
;  rotate[4]  ; clk_t      ; 8.064  ; 8.133  ; Rise       ; clk_t           ;
;  rotate[5]  ; clk_t      ; 9.007  ; 9.236  ; Rise       ; clk_t           ;
;  rotate[6]  ; clk_t      ; 9.007  ; 9.236  ; Rise       ; clk_t           ;
;  rotate[7]  ; clk_t      ; 8.852  ; 9.049  ; Rise       ; clk_t           ;
;  rotate[8]  ; clk_t      ; 9.528  ; 9.662  ; Rise       ; clk_t           ;
;  rotate[9]  ; clk_t      ; 9.000  ; 9.319  ; Rise       ; clk_t           ;
;  rotate[10] ; clk_t      ; 9.555  ; 9.874  ; Rise       ; clk_t           ;
;  rotate[11] ; clk_t      ; 9.931  ; 9.989  ; Rise       ; clk_t           ;
;  rotate[12] ; clk_t      ; 8.544  ; 8.699  ; Rise       ; clk_t           ;
;  rotate[13] ; clk_t      ; 8.773  ; 9.001  ; Rise       ; clk_t           ;
;  rotate[14] ; clk_t      ; 8.620  ; 8.862  ; Rise       ; clk_t           ;
;  rotate[15] ; clk_t      ; 8.200  ; 8.315  ; Rise       ; clk_t           ;
;  rotate[16] ; clk_t      ; 9.415  ; 9.684  ; Rise       ; clk_t           ;
; uart_tx     ; clk_t      ; 6.936  ; 6.794  ; Rise       ; clk_t           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rotate[*]   ; clk_t      ; 3.371 ; 3.326 ; Rise       ; clk_t           ;
;  rotate[0]  ; clk_t      ; 4.867 ; 4.667 ; Rise       ; clk_t           ;
;  rotate[1]  ; clk_t      ; 3.371 ; 3.326 ; Rise       ; clk_t           ;
;  rotate[2]  ; clk_t      ; 3.788 ; 3.696 ; Rise       ; clk_t           ;
;  rotate[3]  ; clk_t      ; 4.834 ; 4.589 ; Rise       ; clk_t           ;
;  rotate[4]  ; clk_t      ; 3.789 ; 3.667 ; Rise       ; clk_t           ;
;  rotate[5]  ; clk_t      ; 4.224 ; 4.067 ; Rise       ; clk_t           ;
;  rotate[6]  ; clk_t      ; 4.224 ; 4.067 ; Rise       ; clk_t           ;
;  rotate[7]  ; clk_t      ; 4.196 ; 4.075 ; Rise       ; clk_t           ;
;  rotate[8]  ; clk_t      ; 4.558 ; 4.371 ; Rise       ; clk_t           ;
;  rotate[9]  ; clk_t      ; 4.235 ; 4.092 ; Rise       ; clk_t           ;
;  rotate[10] ; clk_t      ; 4.494 ; 4.372 ; Rise       ; clk_t           ;
;  rotate[11] ; clk_t      ; 4.961 ; 4.740 ; Rise       ; clk_t           ;
;  rotate[12] ; clk_t      ; 4.059 ; 3.947 ; Rise       ; clk_t           ;
;  rotate[13] ; clk_t      ; 4.163 ; 4.052 ; Rise       ; clk_t           ;
;  rotate[14] ; clk_t      ; 4.076 ; 3.974 ; Rise       ; clk_t           ;
;  rotate[15] ; clk_t      ; 3.885 ; 3.774 ; Rise       ; clk_t           ;
;  rotate[16] ; clk_t      ; 4.476 ; 4.315 ; Rise       ; clk_t           ;
; uart_tx     ; clk_t      ; 3.121 ; 3.138 ; Rise       ; clk_t           ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rotate[16]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_t                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; rotate[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; rotate[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; rotate[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; rotate[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; rotate[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; rotate[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; rotate[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; rotate[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; rotate[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; rotate[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; rotate[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; rotate[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; rotate[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; rotate[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; rotate[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; rotate[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; rotate[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; rotate[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; rotate[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; rotate[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; rotate[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; rotate[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; rotate[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; rotate[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; rotate[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; rotate[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; rotate[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; rotate[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; rotate[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; rotate[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; rotate[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; rotate[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; rotate[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; rotate[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rotate[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; rotate[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rotate[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rotate[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rotate[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rotate[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rotate[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rotate[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; rotate[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; rotate[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rotate[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; rotate[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; rotate[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; rotate[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; rotate[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; rotate[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; rotate[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk_t               ; clk_t               ; 4167     ; 0        ; 0        ; 0        ;
; uart:uart1|uart_clk ; clk_t               ; 3        ; 1        ; 0        ; 0        ;
; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 91       ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk_t               ; clk_t               ; 4167     ; 0        ; 0        ; 0        ;
; uart:uart1|uart_clk ; clk_t               ; 3        ; 1        ; 0        ; 0        ;
; uart:uart1|uart_clk ; uart:uart1|uart_clk ; 91       ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 07 16:31:20 2018
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_t clk_t
    Info (332105): create_clock -period 1.000 -name uart:uart1|uart_clk uart:uart1|uart_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.034
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.034      -251.131 clk_t 
    Info (332119):    -1.215       -20.991 uart:uart1|uart_clk 
Info (332146): Worst-case hold slack is 0.044
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.044         0.000 clk_t 
    Info (332119):     0.455         0.000 uart:uart1|uart_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -114.525 clk_t 
    Info (332119):    -1.487       -35.688 uart:uart1|uart_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.497
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.497      -227.394 clk_t 
    Info (332119):    -1.038       -17.250 uart:uart1|uart_clk 
Info (332146): Worst-case hold slack is 0.170
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.170         0.000 clk_t 
    Info (332119):     0.403         0.000 uart:uart1|uart_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -114.525 clk_t 
    Info (332119):    -1.487       -35.688 uart:uart1|uart_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.389
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.389       -66.272 clk_t 
    Info (332119):     0.034         0.000 uart:uart1|uart_clk 
Info (332146): Worst-case hold slack is -0.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.182        -0.182 clk_t 
    Info (332119):     0.186         0.000 uart:uart1|uart_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -82.028 clk_t 
    Info (332119):    -1.000       -24.000 uart:uart1|uart_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 461 megabytes
    Info: Processing ended: Thu Jun 07 16:31:23 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


