<data>
    <element>
        <question>Predikcia skokov</question>
        <answer>- statická (podľa testu ≠0, &gt;0, ≥0, smeru skoku kompilátorom - predict bit) - založená na inštrukcii
- dynamická (za behu) - založená na histórií vykonaní
- nachádza sa v stupni pipeline fetch - je priamo na výstupe PC.

- lokálna - história udržiavaná iba pre danú inštrukciu (adaptívna)
- globálna - história udržiavaná cez sekvencie skokov (korelačná)</answer>
    </element>
    <element>
        <question>Trace cache</question>
        <answer>- načíta inštrukcie, ale ukladá ich už sekvenčne za sebou
Fungovanie:
1. Sledovanie inštrukcií - Keď procesor vykonáva program, môže sledovať alebo "traceovať" postupnosť vykonávaných inštrukcií. Tento sled môže zahrňovať viacero inštrukcií v určitom poradí, ktoré sú vzájomne závislé a často vykonávané.
2. Ukladanie do trace cache - Sledované stopy alebo sledy inštrukcií sa ukladajú do trace cache, kde sú prednačítané a uchovávané. To znamená, že tieto stopy sú uložené v pamäti blízko k jádru procesora, čo znižuje čas prístupu k nim.
3. Rýchle vykonávanie programov - Keď je potrebné vykonávať inštrukcie, procesor môže využiť inštrukcie uložené v trace cache, čo zrýchľuje vykonávanie programov, pretože nemusí čakať na načítanie inštrukcií z hlavnej pamäte.

Trace cache je špeciálne užitočná pre programy, ktoré majú veľký počet skokov a podmienených inštrukcií, pretože umožňuje procesoru prednačítať správne inštrukcie na základe sledovaných stop a minimalizovať oneskorenie spojené so zmätkom a čakaním na načítanie inštrukcií. Tým sa zvyšuje výkon procesora a umožňuje efektívnejšie vykonávanie programov.</answer>
    </element>
    <element>
        <question>Riadiace konflikty</question>
        <answer>
- nepodmienený skok
    - absolútny
    - do podprogramu
- podmienený skok
    - skáče podľa registrov (podľa predchádzajúcej operácie)</answer>
    </element>
    <element>
        <question>Adaptívne prediktory</question>
        <answer>- rozhodujeme sa na základe posledných k bitov
- vie sa prispôsobiť rôznym postupnostiam
- problémy: veľkosť prediktorov rastie exponencionálne s počtom bitov histórie</answer>
    </element>
    <element>
        <question>Korelačné prediktory</question>
        <answer>- špecifický typ skokových prediktorov, ktoré sa snažia predikovať výsledok skokových inštrukcií na základe korelácie medzi rôznymi skokovými inštrukciami v programe. Tieto prediktory využívajú historické vzory správania sa skokov v programe na zlepšenie presnosti predikcie. Existujú dva hlavné typy korelačných prediktorov: globálny korelačný prediktor a lokálny korelačný prediktor.
        - globálny korelačný prediktor - sleduje vzory správania sa skokov vo všetkých častiach programu.
        - lokálny korelačný prediktor - sleduje vzory správania sa skokov len v okolí konkrétnej skokovej inštrukcie.</answer>
    </element>
    <element>
        <question>Skalárny procesor</question>
        <answer>- vykonáva inštrukcie sekvenčne, t.j. jednu za druhou. To znamená že vykonáva iba 1 inštrukciu za 1 taktný cyklus.
- inštrukcie sú vykonávané v poradí, v akom sú v programovom kóde
- tieto procesory majú jednoduchú architektúru a sú vhodné pre jednoduché úlohy, kde inštrukcie nie sú silne závisle</answer>
    </element>
    <element>
        <question>Superskalárne procesory</question>
        <answer>- je schopný vykonávať viacero inštrukcii za 1 taktný cyklus. To znamená, že môže paralelne vykonávať viacero inštrukcii, ak sú k dispozícií a spĺňajú podmienky.
- inštrukcie môžu byť vykonávané v nezávislom poradí, čo zvyšuje výkonnosť procesora.
- majú komplexnejšiu architektúru a sú schopné rýchlejšie spracovávať zložité a náročne programy.</answer>
    </element>
    <!-- <element>
        <question>Organizácia jednotky L/S podporujúca RPW (Store buffer)</question>
        <answer>AVS_03/16
Store buffer - ukladá čo chcem uložiť a kam (adresa/data) ak vyrobí adresu, skontroluje LB či tam nie je už inštrukcia s rovnakou adresou ktorá ho predbehla, ak áno, tak ju zahodí a aj všetko čo po nej následuje

Load buffer - najskôr prechádza SB a hľadá či tam, je adresa ktorú potrebuje &gt; forwarding (ak tam u tej adresy ešte nie sú dáta tak čaká), ak nie tak prehľadá cache pamäť.</answer>
    </element> -->
    <!-- <element>
        <question>Out-of-order Load/Store jednotka (Load buffer)</question>
        <answer>AVS_03/18
Store buffer - ukladá čo chcem uložiť a kam (adresa/data) ak vyrobí adresu, skontroluje LB či tam nie je už inštrukcia s rovnakou adresou ktorá ho predbehla, ak áno, tak ju zahodí a aj všetko čo po nej následuje

Load buffer - najskôr prechádza SB a hľadá či tam, je adresa ktorú potrebuje &gt; forwarding (ak tam u tej adresy ešte nie sú dáta tak čaká), ak nie tak prehľadá cache pamäť.</answer>
    </element> -->
    <element>
        <question>Bypassing a forwarding</question>
        <answer>- Load z adresy ,,Z'' predbehne Store s inou adresou ,,X'', ktoré ešte nezačalo (bypassing)
- Load načíta dáta z ešte nedokončenej inštrukcie Store s rovnakou adresou ,,X'' (Load from Store forwarding, predávanie)</answer>
    </element>
    <element>
        <question>Read can pass Write</question>
        <answer>- hlavný zdroj lepšej výkonnosti, načítanie totiž býva na začiatku tela smyčiek so závislými inštrukciami.
- nový Load môže predbehnúť aktuálny Store, iterácie smyčiek sa môžu čiastočne prekrývať</answer>
    </element>
    <!-- <element>
        <question>AVX2 a AVX512</question>
        <answer>- sú to instrukčné sady ktoré sa v moderných CPUs používajú an vykonávanie SIMD(Single Instruction Multiple Data) operácií.
- AVX2 je 256-bitová vektorová inštrukčná sada, ktorá podporuje niekoľko interpretácií 256-bitových registrov, ako napríklad 8 floatov, 4 double alebo 32 bajtov. K existujúcim operáciiám s pohyblivou desatinnou čiarkou podporovaným systémom AVX1 pridáva 256-bitové operácie s celými číslami.

- AVX512 je súbor 512-bitových vektorových inštrukcií, ktorý rozširuje možnosti AVX2. Používa nové kódovanie prefixu EVEX (enhanced vector extension) a podporuje mnoho rôznych inštrukcií. Najväčší rozdiel medzi AVX2 a AVX512 je v tom, že AVX512 dokáže spracovať dvakrát viac operácií na inštrukciu.</answer>
    </element>
    <element>
        <question>Amdahlov a Gustafsonov zákon</question>
        <answer>Amdahlov zákon je vzorec, ktorý udáva teoretické zrýchlenie latencie vykonávania úlohy pri pevnom pracovnom zaťažení, ktoré možno očakávať od systému, ktorého zdroje sa zlepšili. Uvádza sa v ňom, že celkové zlepšenie výkonu získané optimalizáciou jednej časti systému je obmedzené časovým podielom, v ktorom sa zlepšená časť skutočne používa. Inými slovami, nie je možné dosiahnuť nekonečné zrýchlenie pridaním ďalších procesorov do systému. Vzorec možno vyjadriť takto:

Slatency=1 / ((1-p)+p/N)

kde Slatency je teoretické zrýchlenie vykonávania celej úlohy, p je podiel času vykonávania, ktorý pôvodne zaberala časť využívajúca zlepšené zdroje, a N je počet procesorov.
Amdahlov zákon sa často používa v paralelných výpočtoch na predpovedanie teoretického zrýchlenia pri použití viacerých procesorov. Napríklad, ak program potrebuje na dokončenie 20 hodín s použitím jedného vlákna, ale hodinová časť programu sa nedá paralelizovať, a preto sa dá paralelizovať len zvyšný čas vykonávania 19 hodín (p = 0,95), potom bez ohľadu na to, koľko vlákien sa venuje paralelizovanému vykonávaniu tohto programu, minimálny čas vykonávania je vždy viac ako 1 hodina. Teoretické zrýchlenie je teda menej ako 20-násobok výkonu jedného vlákna.

Gustafsonov zákon je vzorec, ktorý udáva teoretické zrýchlenie latencie vykonávania úlohy pri pevne stanovenom čase vykonávania, ktoré možno očakávať od systému, ktorého zdroje sa zlepšili. Je pomenovaný po počítačovom vedcovi Johnovi L. Gustafsonovi a jeho kolegovi Edwinovi H. Barsisovi a bol prezentovaný v článku "Prehodnotenie Amdahlovho zákona" v roku 1988.

Gustafsonov zákon rieši nedostatky Amdahlovho zákona, ktorý je založený na predpoklade pevnej veľkosti problému, t. j. vykonávacieho zaťaženia, ktoré sa nemení vzhľadom na zlepšovanie zdrojov. Gustafsonov zákon namiesto toho navrhuje, aby programátori mali tendenciu zväčšovať veľkosť problémov s cieľom plne využiť výpočtový výkon, ktorý sa stáva dostupným so zlepšovaním zdrojov.

Vzorec možno vyjadriť takto:
Slatency=N+(1-N)×s

kde Slatency je teoretické zrýchlenie vykonávania celej úlohy, N je počet procesorov a s je podiel času stráveného vykonávaním sériových častí programu na paralelnom systéme.

Na rozdiel od Amdahlovho zákona Gustafsonov zákon predpovedá, že s pribúdajúcim počtom procesorov v systéme sa dajú väčšie problémy vyriešiť za približne rovnaký čas. Je to preto, že programátori môžu zväčšovať veľkosť problémov, aby využili dodatočný výpočtový výkon, namiesto toho, aby boli obmedzovaní pevnou veľkosťou problémov.</answer>
    </element> -->

    <element>
        <question>Superskalárny procesor - Backend</question>
        <answer>- Odpovedá stupňom EX, MA, WB:
- vykonáva a ukladá výsledky niekoľkých inštrukcií súbežne.
- niektoré stupne sú rozdelené na pod stupne.
- počet (skupin) funkčných jednotiek je minimálne m, ale počet prepojovacích ciest rastie ako m^2.

Dnes m najviac 6 až 9, ale dôležité je IPC: koľko inštrukcií priemerne končí za 1 takt a to je o dosť menej než m.</answer>
    </element>
    <element>
        <question>Rozdelenie superskalárnych procesorov</question>
        <answer>Delenie podľa spôsobu akým inštrukcie opúšťajú front-end:
- Podľa poradia v programe, po vyriešení konfliktov (in-order, INO), jednoduchý HW.
- Mimo poradia (out-of-order, OOO). Nepravé konflikty vyriešené premenovaním v HW, RAW riešený čakaním rozpracovaných inštrukcií. Zápis výsledkov v pôvodnom poradí zaistený zoraďovaciou pamäťou (ROB).

Príklady:
- INO: prvé superskalárne procesory (Pentium, DEC Alpha 21164), ale aj novšie (IBM Power6, Intel Atom, ARM...)
- OOO: Intel P6, Pentium4, Intel Core,... až Rocket Lake či Zen.</answer>
    </element>
    <element>
        <question>Rysy superskalárnych procesorov</question>
        <answer>- Paralélne reťazené linky (INO aj OOO) - časový aj priestorový paralelizmus
- Premenovanie registrov v HW (OOO) - odstránenie konfliktov WAR a WAW
- Dynamické plánovanie inštrukcií out-of-order (OOO)
    - Po dekódovaní čakajú inštrukcie na svoje operandy, ktoré sa tvoria. Akonáhle sú operandy pripravené, spustí sa operácia.
    - Inštrukcie, vrátane prístupu do pamäte, sú spracovávané v inom poradí oproti poradiu v programe
- Zoraďovacia pamäť (OOO)
    - stupeň WB pomocou nej zaisťuje ukládanie výsledkov v poradí určenom zdrojovým kódom
- Špekulatívne spracovanie inštrukcii (OOO)
    - špekulácia, že skok dopadne podľa predikcie alebo že dopredu načítané dáta sa už nezmenia.</answer>
    </element>
    <element>
        <question>4 veci ktoré sú podmienkou úspešnej vektorizácie cyklu</question>
        <answer>1. Musí byť spočítateľný počet iterácií (const param)
2. Nesmie obsahovať volanie funkcií (okrem funkcií ktoré podporujú vektorizáciu)
3. Žiadne skoky
4. Jeden vstup a výstup (žiaden break)</answer>
    </element>
    <element>
        <question>RAT</question>
        <answer>RAT (Register Alias Table) je hardvérová štruktúra, ktorá sleduje premenovanie architektonických registrov na fyzické registre. Používa sa na riešenie konfliktov názvov registrov, ktoré vznikajú pri súčasnom vykonávaní viacerých inštrukcií.</answer>
    </element>
    <element>
        <question>ROB</question>
        <answer>ROB (Reorder Buffer) - zoraďovacia pamäť - je hardvérová štruktúra, ktorá sleduje inštrukcie, ktoré boli vydané, ale ešte neboli vyradené. Používa sa na zabezpečenie toho, aby boli inštrukcie vyradené v programovom poradí, aj keď sa dokončia mimo poradia.
- je kruhová vyrovnávacia pamäť rozpracovaných inštrukcií obsahujúca:
    - informácie o stave inštrukcie
    - predbežné/špekulatívne výsledky
- Inštrukcie sú vložené do ROB pri vydaní do RS
- Všetky inštrukcie sú tu udržované v fronte FIFO v programovom poradí.
- Prepúšťanie inštrukcie iba z čela ROB, po prepustení všetkých predchádzajúcich inštrukcií.
- Zápis do arch registrov/pamätí pri opúšťaní ROB.
- ROB môže byť použitý aj pre premenovanie</answer>
    </element>
    <element>
        <question>BTB</question>
        <answer>BTB (Branch Target Buffer) je hardvérová štruktúra, ktorá ukladá do vyrovnávacej pamäte cieľovú adresu nedávno vykonaných inštrukcií vetvenia. Používa sa na predvídanie cieľovej adresy budúcich inštrukcií vetvenia a na zníženie výkonnostnej penalizácie spojenej s nesprávnymi predpovediami vetvenia.</answer>
    </element>
    <element>
        <question>PHT</question>
        <answer>Pattern History Table - je hardvérová štruktúra používaná pri dynamickej predikcii vetiev. Pozostáva z priamo mapovaných položiek a uchováva históriu niekoľkých posledných výsledkov vetvenia. PHT sa používa na predpovedanie smeru nasledujúcej inštrukcie vetvenia a na určenie cieľovej adresy podmienenej inštrukcie vetvenia.</answer>
    </element>
    <element>
        <question>Názvy dvoch základných implementácií hardvérovej podpory pre sekvenčne prednačítanie</question>
        <answer>- Prednačítanie pri výpadku - pri výpadku v bloku i sa načíta blok i a prednačíta i+1.
- Prednačítanie s príznakom - pri výpadku v bloku i sa načíta blok i (s príznakom 0) a prednačíta sa blok i+1 (s príznakom 1)
    - pri zásahu v bloku i+1:
        - s príznakom 1 (prvý zásah): zmeň príznak na 0 a prednačítaj blok i+2 (s príznakom 1)
        - s príznakom 0 (druhý a ďalší zásah): žiadna akcia
        
Lepšia implementácia je prednačítanie s rozostupom.</answer>
    </element>
    <element>
        <question>Výhody ROB</question>
        <answer>1. Vykonávanie mimo poradia: ROB umožňuje vykonávať inštrukcie mimo poradia, čo môže zlepšiť výkon tým, že procesor môže vykonávať nezávislé inštrukcie súčasne.
2. Presné výnimky: ROB zabezpečuje presné spracovanie výnimiek, čo znamená, že stav procesora sa vráti späť do bodu výnimky a po výnimke sa nevykonávajú žiadne inštrukcie.
3. Špekulatívne vykonávanie: ROB umožňuje špekulatívne vykonávanie inštrukcií, čo znamená, že procesor môže vykonávať inštrukcie skôr, ako je isté, že budú potrebné. To môže zlepšiť výkon tým, že sa zníži počet zdržaní v pipeline.</answer>
    </element>
    <element>
        <question>Relaxovaná pamäťová konzistencia</question>
        <answer>- lepšia výkonnosť a jednoduchšia HW implementácia.
- je ponechané na programátorovi, aby identifikoval a označil špec. inštrukciami (napr. pamäťovými bariérami) tie inštrukcie L/S, ktoré musia byť usporiadané.
- Všetky ostatné inštrukcie sa môžu vykonávať mimo poradia.

- Na vyššej úrovni musí programátor použiť synchronizačné príkazy pre vymedzenie oblastí predpísaného poradia L/S.</answer>
    </element>
    <element>
        <question>2 úlohy pamätí cache</question>
        <answer>- zníženie objemu komunikácie s hlavnou pamäťou o 2 až 3 rady.
- zníženie priemernej doby prístupu o 1 až 2 rady.</answer>
    </element>
    <element>
        <question>Parametry pamätí cache</question>
        <answer>1. (lokálna) početnosť zásahov hi: počet zásahov v cache úrovne i / počet prístupov do tejto cache
2. (globálne) početnosť výpadkov v úrovni i: (1-h1)*(1-h2)*...(1-hi) znamená početnosť výpadkov generovaných súčasne v úrovni 1, 2 ... i
3. latencia zásahov ti: doba od vyslania adresy do návratu dat z cache i
4. latencia výpadkov (ak procesor pri výpadku blokuje) na úrovni i: doba prenosu z cache úrovne i + 1 do úrovne i a načítanie slova z cache i.</answer>
    </element>
    <element>
        <question>Výpadky v pamäti cache</question>
        <answer>- Výpadok pri zápise slova do cache (write allocation):
    - Najde sa volný blok a vykoná sa zápis.
    - Ak není v cache voľné miesto, musí sa niektorý blok z cache premiestniť do pamäte (block replacemenet).
- Stratégia výberu bloku pre premiestnenie
    - LRU, FIFO, random
- Ak je vymenený blok neskôr treba
    - nastane výpadok kvôli kolizí (iba jedna cesta u PM cache alebo málo ciest u SA cache)
    - kapacite (PA cache)
- Výpadky vznikajú na začiatku, keď je cache prázdna (povinné výpadky)
- Výpadky udržovania koherencie v multiprocesorovom systéme (koherenčný).</answer>
    </element>
    <!-- ############################################### SEMESTRALNA SKUSKA OTAZKY ############################################### -->
    <element>
        <question>Dynamic Voltage Scalling (DVS), Dynamic Frequency Scalling (DFS)</question>
        <answer>- DVS - upravuje napätie dodávané do procesora za chodu v závislosti od pracovného zaťaženia a spotreby energie systému.
- DFS - upravuje rýchlosť hodín procesora za chodu v závislosti od pracovného zaťaženia a spotreby energie systému.

DVS a DFS umožňujú jemnú kontrolu spotreby energie a môže pomôcť znížiť výstup tepla a predĺžiť životnosť batérie.</answer>
    </element>
    <element>
        <question>Statické škálovanie napätia (SVS), Static Frequency scalling (SFS)</question>
        <answer>- SVS - nastavuje pevnú úroveň napätia pre procesor bez ohľadu na pracovné zaťaženie alebo potreby spotreby energie systému.
- SFS - nastavuje pevnú rýchlosť hodín procesora bez ohľadu na pracovné zaťaženie alebo potreby spotreby energie systému.

SVS a SFS sú užitočné v systémoch, kde je výkon vyššiou prioritou ako energetická účinnosť.</answer>
    </element>
    <element>
        <question>Krátkodobé škálovanie napätia (STVS), Krátkodobé frekvenčné škálovanie (STFS)</question>
        <answer>- STVS - upravuje napätie na veľmi krátke trvanie
- STFS - táto technika upravuje rýchlosť hodín na veľmi krátke trvanie.

STVS a STFS sú užitočné pre systémy, ktoré musia zvládať vysokofrekvenčné pracovné zaťaženie a potrebujú zostať v rámci obmedzeného energetického rozpočtu.</answer>
    </element>
    <element>
        <question>Čo patrí do CORE a UNCORE</question>
        <answer>CORE - CPU
UNCORE - Memory Controller, Cache, I/O rozhrania, Power management unit (PMU), System management unit (SMU)

CORE - ALU, FPU, L1 a L2 cache
UNCORE - QPI controllers, L3 cache, snoop agent pipeline, on-die memory controller, on-die PCI Express Root Complex</answer>
    </element>
    <element>
        <question>Porovnanie koherencie a konzistencie</question>
        <answer>koherencia - stav, v ktorom sú všetky kópie zdieľaných údajov v systéme identické a aktuálne. Zabezpečuje, aby boli všetky kópie údajov uložené vo vyrovnávacej pamäti navzájom konzistentné.
        
konzistencia - vlastnosť systému, ktorá zabezpečuje, že všetky operácie so zdieľanými údajmi sa vykonávajú v špecifickom poradí a že každá operácia, ktorá načíta údaje, vráti najnovšiu hodnotu.</answer>
    </element>
    <element>
        <question>Nevýhoda MSI a ako ju rieši mesif</question>
        <answer>Nevýhoda MSI 
    - v prípade poruchy fyzického stroja, všetky virtuálne stroje, ktoré bežia na tomto fyzickom stroji, sa zastavia.
    - v prípade zmeny dát jedným procesorom (modifikovaním), všetky ostatné procesy musia invalidovať svoje kópie týchto dát. To môže viesť k zvýšeniu komunikácie a zníženiu výkonu v systéme s veľkým počtom procesorov.
    - vysoká spotreba energie, pretože vyžaduje častú komunikáciu medzi jadrami, aby zachovala cache konzistenciu.
    
MESIF
    - umožňuje zdieľanie dát medzi virtuálnymi strojmi a zároveň zabezpečuje, že v prípade poruchy fyzického stroja, iba virtuálne stroje, ktoré boli ovplyvnené touto poruchou, sa zastavia.
    - udržiava adresár, ktorý sleduje stav každého riadku cache v systéme a jadier, ktoré majú jeho kópiu. Využíva tým pádom dodatočné informácie o stave na optimalizáciu komunikácie medzi jadrami, čím sa znižuje počet zneplatnení (invalidation) a snoopov potrebných na udržanie koherencie. Napríklad, ak jadro požaduje údaje, ktoré sú v stave ,,Exclusice'', protokol môže určiť, že údaje uchováva iba jedno jadro a požiadavka môže byť splnená bez odoslania správy akémukoľvek inému jadru.</answer>
    </element>
    <element>
        <question>Aké 2 cache využíva predikcia skokov?</question>
        <answer>- BHT (Branch History Table): cache s informáciami pre aké adresy sa skákalo.
- BTAC (Branch Target Address Cache): ciele skokov pre adresy</answer>
    </element>
    <element>
        <question>Napísať konkrétny príklad (kus kódu alebo popis) koherencie a konzistencie</question>
        <answer>Koherencia - zapíšem dáta do L1 cache. Prepnem jadro CPU a snažím sa získať tieto dáta, ktoré však nie sú v mojej L1 - musím ich ale nájsť v rovnakom stave v ďalšej cache L3 (ak je L3 zdieľaná).

Konzistencia - jedná sa o konflikt VIACERÝCH VLÁKIEN, kde je nutné zachovať poradie vykonávaných nejakých pamäťových operácií (napr. jedno vlákno vykonáva Store X a druhé Store Y, alebo nastavovanie dataReady flagu - nesmie prekročiť nahrávanie dát do premennej, ktorú ten flag indikuje)</answer>
    </element>
    <element>
        <question>Na čom vektorizácia najčastejšie zhavaruje?</question>
        <answer>1. Nejednotkový rozostup - Možno načítať iba dátové elementy uložené v pamäti za sebou. Ak je rozostup fixný, možno použiť operácie gather/scatter
2. Nezarovnané datové štruktúry - Je nutné vydávať viac inštrukcií load/store (gather, scatter, shuffle)
3. Datové závislosti medzi iteráciami - (RAW, WAR, WAW), niektoré možno ošetriť redukciou.
4. Pointer aliasing - prekrývajúce sa pamäťové oblasti (je nutné robiť testy za chodu a voliť rôzne varianty vykonaní - memcpy vs. memmove)</answer>
    </element>
    <element>
        <question>Aké podmienky musia byť splnené, aby bola vykonaná automatická vektorizácia kompilátorom?</question>
        <answer>- je potrebné vopred poznať počet iterácií (trip count)
- jednotlivé iterácie musia byť nezávislé
- neobsahuje volania funkcií (vektorizované funkcie obsahovať môže)
- nesmie sa objaviť pointer aliasing
- cyklus neobsahuje break
- cyklus neobsahuje if, else, switch - priamy kód


- vektorizuje sa iba najvnútornejší cyklus, ak chceme aj ten nad ním, musíme ich prepojiť pomocou #pragma omp collapse</answer>
    </element>
    <!-- <element>
        <question></question>
        <answer>Answer num 2</answer>
    </element> -->
</data>
