<?xml version="1.0" encoding="UTF-8" standalone="yes"?>
<ipxact:component xmlns:altera="http://www.altera.com/XMLSchema/IPXact2014/extensions" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014">
    <ipxact:vendor>HLS</ipxact:vendor>
    <ipxact:library>ff_rgb24toyv12_c</ipxact:library>
    <ipxact:name>ff_rgb24toyv12_c</ipxact:name>
    <ipxact:version>1.0</ipxact:version>
    <ipxact:busInterfaces>
        <ipxact:busInterface>
            <ipxact:name>clock</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="clock" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="clock" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>clk</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>clock</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="clockRate" type="longint">
                    <ipxact:name>clockRate</ipxact:name>
                    <ipxact:displayName>Clock rate</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="externallyDriven" type="bit">
                    <ipxact:name>externallyDriven</ipxact:name>
                    <ipxact:displayName>Externally driven</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="ptfSchematicName" type="string">
                    <ipxact:name>ptfSchematicName</ipxact:name>
                    <ipxact:displayName>PTF schematic name</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>$clock</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>reset</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="reset" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="reset" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>reset_n</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>resetn</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>Associated clock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="synchronousEdges" type="string">
                    <ipxact:name>synchronousEdges</ipxact:name>
                    <ipxact:displayName>Synchronous edges</ipxact:displayName>
                    <ipxact:value>DEASSERT</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>$reset</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>call</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>valid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>start</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>stall</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>busy</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>$call</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>return</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>valid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>done</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>stall</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>stall</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>$return</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>src</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>src</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>src</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>ydst</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>ydst</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>ydst</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>udst</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>udst</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>udst</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>vdst</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>vdst</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>vdst</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>width</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>width</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>width</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>height</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>height</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>height</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>lumStride</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>lumStride</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>lumStride</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>chromStride</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>chromStride</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>chromStride</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>srcStride</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>srcStride</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>srcStride</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>rgb2yuv</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>rgb2yuv</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>rgb2yuv</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>BU_IDX</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>BU_IDX</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>@BU_IDX</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>BV_IDX</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>BV_IDX</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>@BV_IDX</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>BY_IDX</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>BY_IDX</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>@BY_IDX</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>GU_IDX</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>GU_IDX</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>@GU_IDX</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>GV_IDX</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>GV_IDX</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>@GV_IDX</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>GY_IDX</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>GY_IDX</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>@GY_IDX</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>RGB2YUV_SHIFT</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>RGB2YUV_SHIFT</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>@RGB2YUV_SHIFT</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>RU_IDX</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>RU_IDX</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>@RU_IDX</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>RV_IDX</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>RV_IDX</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>@RV_IDX</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>RY_IDX</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="conduit" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="conduit" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>RY_IDX</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>@RY_IDX</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>avmm_0_rw</ipxact:name>
            <ipxact:busType vendor="altera" library="altera" name="avalon" version="19.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="altera" library="altera" name="avalon" version="19.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>address</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>avmm_0_rw_address</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>byteenable</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>avmm_0_rw_byteenable</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>read</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>avmm_0_rw_read</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>readdata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>avmm_0_rw_readdata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>write</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>avmm_0_rw_write</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>writedata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>avmm_0_rw_writedata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:master/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="adaptsTo" type="string">
                    <ipxact:name>adaptsTo</ipxact:name>
                    <ipxact:displayName>Adapts to</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="addressGroup" type="int">
                    <ipxact:name>addressGroup</ipxact:name>
                    <ipxact:displayName>Address group</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="addressUnits" type="string">
                    <ipxact:name>addressUnits</ipxact:name>
                    <ipxact:displayName>Address units</ipxact:displayName>
                    <ipxact:value>SYMBOLS</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="alwaysBurstMaxBurst" type="bit">
                    <ipxact:name>alwaysBurstMaxBurst</ipxact:name>
                    <ipxact:displayName>Always burst maximum burst</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>Associated clock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>Associated reset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="bitsPerSymbol" type="int">
                    <ipxact:name>bitsPerSymbol</ipxact:name>
                    <ipxact:displayName>Bits per symbol</ipxact:displayName>
                    <ipxact:value>8</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="burstOnBurstBoundariesOnly" type="bit">
                    <ipxact:name>burstOnBurstBoundariesOnly</ipxact:name>
                    <ipxact:displayName>Burst on burst boundaries only</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="burstcountUnits" type="string">
                    <ipxact:name>burstcountUnits</ipxact:name>
                    <ipxact:displayName>Burstcount units</ipxact:displayName>
                    <ipxact:value>WORDS</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="constantBurstBehavior" type="bit">
                    <ipxact:name>constantBurstBehavior</ipxact:name>
                    <ipxact:displayName>Constant burst behavior</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="dBSBigEndian" type="bit">
                    <ipxact:name>dBSBigEndian</ipxact:name>
                    <ipxact:displayName>dBS big endian</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="doStreamReads" type="bit">
                    <ipxact:name>doStreamReads</ipxact:name>
                    <ipxact:displayName>Use flow control for read transfers</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="doStreamWrites" type="bit">
                    <ipxact:name>doStreamWrites</ipxact:name>
                    <ipxact:displayName>Use flow control for write transfers</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="holdTime" type="int">
                    <ipxact:name>holdTime</ipxact:name>
                    <ipxact:displayName>Hold</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="interleaveBursts" type="bit">
                    <ipxact:name>interleaveBursts</ipxact:name>
                    <ipxact:displayName>Interleave bursts</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="isAsynchronous" type="bit">
                    <ipxact:name>isAsynchronous</ipxact:name>
                    <ipxact:displayName>Is asynchronous</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="isBigEndian" type="bit">
                    <ipxact:name>isBigEndian</ipxact:name>
                    <ipxact:displayName>Is big endian</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="isReadable" type="bit">
                    <ipxact:name>isReadable</ipxact:name>
                    <ipxact:displayName>Is readable</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="isWriteable" type="bit">
                    <ipxact:name>isWriteable</ipxact:name>
                    <ipxact:displayName>Is writeable</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="linewrapBursts" type="bit">
                    <ipxact:name>linewrapBursts</ipxact:name>
                    <ipxact:displayName>Linewrap bursts</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="maxAddressWidth" type="int">
                    <ipxact:name>maxAddressWidth</ipxact:name>
                    <ipxact:displayName>Maximum address width</ipxact:displayName>
                    <ipxact:value>32</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="maximumPendingReadTransactions" type="int">
                    <ipxact:name>maximumPendingReadTransactions</ipxact:name>
                    <ipxact:displayName>Maximum pending read transactions</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="maximumPendingWriteTransactions" type="int">
                    <ipxact:name>maximumPendingWriteTransactions</ipxact:name>
                    <ipxact:displayName>Maximum pending write transactions</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="minimumReadLatency" type="int">
                    <ipxact:name>minimumReadLatency</ipxact:name>
                    <ipxact:displayName>minimumReadLatency</ipxact:displayName>
                    <ipxact:value>1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="minimumResponseLatency" type="int">
                    <ipxact:name>minimumResponseLatency</ipxact:name>
                    <ipxact:displayName>Minimum response latency</ipxact:displayName>
                    <ipxact:value>1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="readLatency" type="int">
                    <ipxact:name>readLatency</ipxact:name>
                    <ipxact:displayName>Read latency</ipxact:displayName>
                    <ipxact:value>1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="readWaitTime" type="int">
                    <ipxact:name>readWaitTime</ipxact:name>
                    <ipxact:displayName>Read wait</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="registerIncomingSignals" type="bit">
                    <ipxact:name>registerIncomingSignals</ipxact:name>
                    <ipxact:displayName>Register incoming signals</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="registerOutgoingSignals" type="bit">
                    <ipxact:name>registerOutgoingSignals</ipxact:name>
                    <ipxact:displayName>Register outgoing signals</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="setupTime" type="int">
                    <ipxact:name>setupTime</ipxact:name>
                    <ipxact:displayName>Setup</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="timingUnits" type="string">
                    <ipxact:name>timingUnits</ipxact:name>
                    <ipxact:displayName>Timing units</ipxact:displayName>
                    <ipxact:value>Cycles</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="waitrequestAllowance" type="int">
                    <ipxact:name>waitrequestAllowance</ipxact:name>
                    <ipxact:displayName>Waitrequest allowance</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="writeWaitTime" type="int">
                    <ipxact:name>writeWaitTime</ipxact:name>
                    <ipxact:displayName>Write wait</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
    </ipxact:busInterfaces>
    <ipxact:model>
        <ipxact:views>
            <ipxact:view>
                <ipxact:name>QUARTUS_SYNTH</ipxact:name>
                <ipxact:envIdentifier>:quartus.altera.com:</ipxact:envIdentifier>
                <ipxact:componentInstantiationRef>QUARTUS_SYNTH</ipxact:componentInstantiationRef>
            </ipxact:view>
        </ipxact:views>
        <ipxact:instantiations>
            <ipxact:componentInstantiation>
                <ipxact:name>QUARTUS_SYNTH</ipxact:name>
                <ipxact:moduleName>ff_rgb24toyv12_c</ipxact:moduleName>
                <ipxact:fileSetRef>
                    <ipxact:localName>QUARTUS_SYNTH</ipxact:localName>
                </ipxact:fileSetRef>
            </ipxact:componentInstantiation>
        </ipxact:instantiations>
        <ipxact:ports>
            <ipxact:port>
                <ipxact:name>clock</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>resetn</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>start</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>busy</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>done</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>stall</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>src</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>ydst</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>udst</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>vdst</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>width</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>height</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>lumStride</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>chromStride</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>srcStride</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>rgb2yuv</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>BU_IDX</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>BV_IDX</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>BY_IDX</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>GU_IDX</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>GV_IDX</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>GY_IDX</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>RGB2YUV_SHIFT</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>RU_IDX</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>RV_IDX</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>RY_IDX</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>avmm_0_rw_address</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>avmm_0_rw_byteenable</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>avmm_0_rw_read</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>avmm_0_rw_readdata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>avmm_0_rw_write</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>avmm_0_rw_writedata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
        </ipxact:ports>
    </ipxact:model>
    <ipxact:fileSets>
        <ipxact:fileSet>
            <ipxact:name>QUARTUS_SYNTH</ipxact:name>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/dspba_library_ver.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_data_fifo.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_fifo.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_altera_syncram_wrapped.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_scfifo_wrapped.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_ecc_decoder.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_ecc_encoder.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_ecc.svh</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_ll_fifo.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_ll_ram_fifo.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_valid_fifo_counter.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_dspba_valid_fifo_counter.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_staging_reg.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/hld_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_mid_speed_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_latency_one_ram_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_latency_zero_ram_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/hld_fifo_zero_width.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_high_speed_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_low_latency_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_zero_latency_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_fanout_pipeline.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_std_synchronizer_nocut.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_tessellated_incr_decr_threshold.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_tessellated_incr_lookahead.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_reset_handler.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_lfsr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_pop.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_push.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_token_fifo_counter.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_pipeline.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_dspba_buffer.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_enable_sink.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/st_top.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_ffwdsrc.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_top.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_permute_address.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_pipelined.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_enabled.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_basic_coalescer.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_simple.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_streaming.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_burst_master.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_bursting_load_stores.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_non_aligned_write.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_read_cache.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_atomic.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_prefetch_block.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_wide_wrapper.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_streaming_prefetch.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_aligned_burst_coalesced_lsu.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_toggle_detect.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_debug_mem.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_burst_coalesced_pipelined_write.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/lsu_burst_coalesced_pipelined_read.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_fifo_stall_valid_lookahead.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_parameter_assert.svh</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/hld_global_load_store.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/hld_lsu.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/hld_lsu_burst_coalescer.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/hld_lsu_coalescer_dynamic_timeout.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/hld_lsu_data_aligner.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/hld_lsu_read_cache.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/hld_lsu_read_data_alignment.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/hld_lsu_unaligned_controller.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/hld_lsu_word_coalescer.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/hld_lsu_write_data_alignment.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/hld_lsu_write_kernel_downstream.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_shift_register_no_reset.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_ffwddst.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_full_detector.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_tessellated_incr_decr_decr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_loop_limiter.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_reset_wire.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_function_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_function.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B0_runOnce.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B0_runOnce_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B0_runOnce_merge_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_token_i1_wt_limpop_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_token_i1_wt_limpop_0_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_token_i1_wt_limpush_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_token_i1_wt_limpush_1_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B0_runOnce_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B0_runOnce_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B1_start.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B1_start_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B1_start_merge_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z21_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z22_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z23_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z24_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z14_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z15_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z16_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z34_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z35_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z36_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z37_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z38_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z39_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z_3_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z40_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z41_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z42_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z43_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z10_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z17_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z18_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z19_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_sourceA000000Z20_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_11_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_11_ff_rgb24toyv12_c6.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_12_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_12_ff_rgb24toyv12_c7.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_13_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_13_ff_rgb24toyv12_c8.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_25_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_25_ff_rgb24toyv12_c9.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_26_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_26_ff_rgb24toyv12_c10.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_27_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_27_ff_rgb24toyv12_c11.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_28_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_28_ff_rgb24toyv12_c12.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_29_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_29_ff_rgb24toyv12_c13.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_30_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_30_ff_rgb24toyv12_c14.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_31_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_31_ff_rgb24toyv12_c15.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_32_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_32_ff_rgb24toyv12_c16.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_33_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_33_ff_rgb24toyv12_c17.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_4_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_4_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_5_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_5_ff_rgb24toyv12_c1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_6_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_6_ff_rgb24toyv12_c2.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_7_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_7_ff_rgb24toyv12_c3.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_8_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_8_ff_rgb24toyv12_c4.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_unnamed_9_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_unnamed_9_ff_rgb24toyv12_c5.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_throttle_i1_throttle_pop_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_throttle_i1_throttle_pop_1_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_iord_bl_call_unnamed_A000000Zc2_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_sfc_s_c0_in_wt_entry_A000000Z18_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_sfc_exit_s_A000000Zit_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_sfc_logic_s_c0_in_wt_A000000Z18_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pipeline_keep_going297_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_notexitcond298_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B1_start_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B1_start_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B2.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B2_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi126_pop27_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi126_pop27_4_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi18_pop15_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi18_pop15_3_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B2_merge_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_sfc_s_c0_in_for_cond9A000000Z19_ff_rgb24toyv12_c1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_sfc_exit_s_A000000Z22_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_sfc_exit_s_A000000Zv12_c1_full_detector.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_sfc_exit_s_A000000Z4toyv12_c1_data_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_sfc_logic_s_c0_in_forA000000Z19_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_i1_cmp106245_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z44_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_i32_chromstride119248_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_i32_height117239_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_i32_height117240_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_i32_lumstride118249_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_i32_srcstride120247_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_p1024i32_src112253_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_p1024i32_udst114251_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_p1024i32_vdst115250_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_p1024i32_ydst113252_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pipeline_keep_going293_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i32_y_0107_pop14_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i32_src_addr_0111_pop10_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i32_udst_addr_0109_pop12_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i32_vdst_addr_0108_pop13_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i32_ydst_addr_0110_pop11_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_notexitcond294_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i32_y_0107_push14_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024i32_src_addr_0111_push10_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024i32_udst_addr_0109_push12_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024i32_vdst_addr_0108_push13_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024i32_ydst_addr_0110_push11_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B2_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B2_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B3.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B3_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z47_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z60_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z48_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z49_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z50_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z51_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z52_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z53_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z54_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z55_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z56_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z57_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z58_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z59_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z46_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_p1024i32_rgb2yuv_shift243_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_p1024i32_rgb2yuv_shift244_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm1_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm1_18.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm302_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm302_19.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm323_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm323_20.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm344_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm344_21.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm365_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm365_22.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm386_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm386_23.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm407_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm407_24.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm428_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm428_25.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_memdep_104_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_memdep_39_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_memdep_59_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_memdep_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pipeline_keep_going269_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pipeline_keep_going269_4_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_cmp75304_pop56_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_cmp75304_pop56_277_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi105_pop50_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi105_pop50_42_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi106_pop26322_pop72_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zop26322_pop72_26_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi126_pop27323_pop73_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp27323_pop73_105_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi133_pop28325_pop74_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp28325_pop74_108_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi140_pop29327_pop75_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp29327_pop75_110_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi147_pop30329_pop76_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp30329_pop76_113_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi155_pop31331_pop77_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zop31331_pop77_29_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi173_pop32333_pop78_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp32333_pop78_116_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi180_pop33334_pop79_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp33334_pop79_118_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi187_pop34335_pop80_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp34335_pop80_121_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi18_pop15311_pop61_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp15311_pop61_232_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi194_pop35336_pop81_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp35336_pop81_123_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi19_pop40_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi19_pop40_235_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi202_pop36337_pop82_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zop36337_pop82_31_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi21_pop16312_pop62_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp16312_pop62_237_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi22_pop41_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi22_pop41_240_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi24_pop17313_pop63_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp17313_pop63_242_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi25_pop42_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi25_pop42_245_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi27_pop18314_pop64_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp18314_pop64_247_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi28_pop43_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi28_pop43_36_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi29_pop19315_pop65_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zop19315_pop65_19_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi40_pop44_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi40_pop44_38_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi41_pop20316_pop66_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zop20316_pop66_21_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi60_pop45_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi60_pop45_40_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi61_pop21317_pop67_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zop21317_pop67_24_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi76_pop46_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi76_pop46_136_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi78_pop22318_pop68_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zop22318_pop68_95_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi83_pop47_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi83_pop47_138_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi85_pop23319_pop69_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zop23319_pop69_97_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi90_pop48_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi90_pop48_139_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi92_pop24320_pop70_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp24320_pop70_100_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi97_pop49_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi97_pop49_141_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi99_pop25321_pop71_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp25321_pop71_102_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi_pop39_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi_pop39_230_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_notcmp292305_pop58_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_notcmp292305_pop58_281_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_pop57_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_pop57_279_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i2_cleanups272_pop51_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i2_cleanups272_pop51_0_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i32_i_0103_pop38_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i32_i_0103_pop38_11_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i33_fpga_indvars_iv_pop37_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i33_fpga_indvars_iv_pop37_7_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i32_add_ptr309_pop60_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i32_add_ptr309_pop60_285_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i32_add_ptr73307_pop59_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i32_add_ptr73307_pop59_283_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i3A000000Zplace_phi300_pop52_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i3A000000Z_phi300_pop52_16_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i3A000000Zplace_phi302_pop54_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i3A000000Z_phi302_pop54_91_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i3A000000Zplace_phi303_pop55_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i3A000000Zphi303_pop55_147_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i3A000000Zplace_phi301_pop53_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i3A000000Zphi301_pop53_174_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_cmp75304_push56_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_cmp75304_push56_278_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_lastiniteration271_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_lastiniteration271_5_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi105_push50_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi105_push50_262_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi106_pop26322_push72_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Zp26322_push72_27_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi126_pop27323_push73_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z27323_push73_106_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi133_pop28325_push74_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z28325_push74_109_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi140_pop29327_push75_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z29327_push75_111_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi147_pop30329_push76_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z30329_push76_114_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi155_pop31331_push77_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Zp31331_push77_30_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi173_pop32333_push78_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z32333_push78_117_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi180_pop33334_push79_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z33334_push79_119_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi187_pop34335_push80_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z34335_push80_122_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi18_pop15311_push61_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z15311_push61_233_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi194_pop35336_push81_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z35336_push81_124_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi19_push40_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi19_push40_236_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi202_pop36337_push82_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Zp36337_push82_32_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi21_pop16312_push62_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z16312_push62_238_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi22_push41_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi22_push41_241_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi24_pop17313_push63_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z17313_push63_243_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi25_push42_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi25_push42_246_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi27_pop18314_push64_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z18314_push64_248_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi28_push43_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi28_push43_146_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi29_pop19315_push65_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Zp19315_push65_20_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi40_push44_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi40_push44_172_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi41_pop20316_push66_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Zp20316_push66_22_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi60_push45_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi60_push45_187_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi61_pop21317_push67_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Zp21317_push67_25_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi76_push46_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi76_push46_200_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi78_pop22318_push68_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Zp22318_push68_96_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi83_push47_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi83_push47_206_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi85_pop23319_push69_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Zp23319_push69_98_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi90_push48_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi90_push48_212_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi92_pop24320_push70_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z24320_push70_101_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi97_push49_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi97_push49_224_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi99_pop25321_push71_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z25321_push71_103_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi_push39_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi_push39_231_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_notcmp292305_push58_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_notcmp292305_push58_282_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_notexitcond279_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_notexitcond279_272_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_push57_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_push57_280_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i2_cleanups272_push51_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i2_cleanups272_push51_275_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i32_i_0103_push38_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i32_i_0103_push38_264_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i33_fpga_indvars_iv_push37_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i33_fpga_indvars_iv_push37_268_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024i32_add_ptr309_push60_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024i32_add_ptr309_push60_286_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024i32_add_ptr73307_push59_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024iA000000Z73307_push59_284_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024iA000000Zlace_phi300_push52_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024iA000000Zphi300_push52_17_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024iA000000Zlace_phi302_push54_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024iA000000Zphi302_push54_92_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024iA000000Zlace_phi303_push55_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024iA000000Zhi303_push55_148_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024iA000000Zlace_phi301_push53_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024iA000000Zhi301_push53_175_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B3_merge_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B3_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B3_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B4.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B4_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_i1_cmp10102254_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_i1_cmp106246_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi18_push15_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi18_push15_0_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B4_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B4_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B5.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B5_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z64_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z65_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z66_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z67_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z68_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z69_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_iA000000Z63_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_p1024i32_rgb2yuv_shift241_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_ffwd_dest_p1024i32_rgb2yuv_shift242_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm539_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm539_26.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm5510_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm5510_27.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm5711_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm5711_28.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm5912_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm5912_29.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm6113_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm6113_30.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm6314_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm6314_31.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm6515_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm6515_32.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_lm6716_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_readdata_reg_lm6716_33.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_memdep_154_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_mem_memdep_201_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pipeline_keep_going_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pipeline_keep_going_4_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi126_pop27324_pop100_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Z27324_pop100_111_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi131_pop85_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi131_pop85_109_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi133_pop28326_pop101_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Z28326_pop101_116_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi138_pop86_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi138_pop86_114_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi140_pop29328_pop102_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Z29328_pop102_121_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi145_pop87_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi145_pop87_119_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi147_pop30330_pop103_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Z30330_pop103_126_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi152_pop88_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi152_pop88_124_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi155_pop31332_pop104_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Z31332_pop104_129_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi167_pop89_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi167_pop89_20_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi178_pop90_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi178_pop90_61_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi185_pop91_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi185_pop91_63_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi192_pop92_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi192_pop92_64_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi199_pop93_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi199_pop93_66_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi202_pop36338_pop105_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdA000000Zp36338_pop105_56_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi214_pop94_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_memdep_phi214_pop94_24_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_notcmp292306_pop97_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_notcmp292306_pop97_153_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_pop108_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_pop108_9_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_pop96_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_pop96_151_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_reduA000000Z06_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_reduA000000Z_rgb24toyv12_c21_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_reduA000000Z07_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i1_reduA000000Z_rgb24toyv12_c58_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i2_cleanups_pop95_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i2_cleanups_pop95_0_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i32_i_1105_pop84_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i32_i_1105_pop84_12_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i33_fpga_indvars_iv232_pop83_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_i33_fpga_indvars_iv232_pop83_7_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i32_add_ptr310_pop99_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i32_add_ptr310_pop99_53_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i32_add_ptr73308_pop98_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pop_p1024i32_add_ptr73308_pop98_17_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_lastiniteration_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_lastiniteration_5_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z6_pop27324_push100_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z7324_push100_112_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi131_push85_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi131_push85_110_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z3_pop28326_push101_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z8326_push101_117_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi138_push86_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi138_push86_115_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z0_pop29328_push102_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z9328_push102_122_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi145_push87_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi145_push87_120_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z7_pop30330_push103_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z0330_push103_127_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi152_push88_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi152_push88_125_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z5_pop31332_push104_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z1332_push104_130_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi167_push89_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi167_push89_71_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi178_push90_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi178_push90_79_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi185_push91_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi185_push91_85_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi192_push92_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi192_push92_91_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi199_push93_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi199_push93_103_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z2_pop36338_push105_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memA000000Z36338_push105_57_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi214_push94_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi214_push94_137_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_notcmp292306_push97_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_notcmp292306_push97_154_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_notexitcond_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_notexitcond_146_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_push108_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_push108_10_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_push96_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_push96_152_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_redA000000Z06_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_redA000000Z_rgb24toyv12_c22_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_redA000000Z07_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_redA000000Z_rgb24toyv12_c59_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i2_cleanups_push95_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i2_cleanups_push95_149_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i32_i_1105_push84_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i32_i_1105_push84_139_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i33_fpga_indvars_iv232_push83_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i33_fpA000000Ziv232_push83_143_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024i32_add_ptr310_push99_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024i32_add_ptr310_push99_54_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024i32_add_ptr73308_push98_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_p1024iA000000Zr73308_push98_18_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B5_merge_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B5_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B5_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B6.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B6_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi126_push27_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_i1_memdep_phi126_push27_0_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B6_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B6_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B7.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B7_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_iowr_bl_return_unnameA000000Z70_ff_rgb24toyv12_c0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_token_i1_throttle_push_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_push_token_i1_throttle_push_1_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B7_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_B7_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pipeline_keep_going269_4_sr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pipeline_keep_going293_2_sr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pipeline_keep_going293_2_valid_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pipeline_keep_going297_1_sr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pipeline_keep_going297_1_valid_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_i_llvm_fpga_pipeline_keep_going_4_sr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_loop_limiter_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_loop_limiter_1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_loop_limiter_2.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B2_sr_1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B3_sr_1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B4_sr_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B5_sr_1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B6_sr_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_bb_B7_sr_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_avm_to_ic.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_ic_master_endpoint.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_arb_intf.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_ic_intf.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_ic_slave_endpoint.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_ic_slave_rrp.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_ic_slave_wrp.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_arb2.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/acl_ic_to_avm.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ff_rgb24toyv12_c_internal_10/synth/ff_rgb24toyv12_c_internal.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>synth/ff_rgb24toyv12_c.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>ff_rgb24toyv12_c</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
        </ipxact:fileSet>
    </ipxact:fileSets>
    <ipxact:vendorExtensions>
        <altera:entity_info>
            <ipxact:vendor>HLS</ipxact:vendor>
            <ipxact:library>ff_rgb24toyv12_c</ipxact:library>
            <ipxact:name>ff_rgb24toyv12_c</ipxact:name>
            <ipxact:version>1.0</ipxact:version>
        </altera:entity_info>
        <altera:altera_module_parameters>
            <ipxact:parameters>
                <ipxact:parameter parameterId="AUTO_GENERATION_ID" type="longint">
                    <ipxact:name>AUTO_GENERATION_ID</ipxact:name>
                    <ipxact:displayName>Auto GENERATION_ID</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_UNIQUE_ID" type="string">
                    <ipxact:name>AUTO_UNIQUE_ID</ipxact:name>
                    <ipxact:displayName>Auto UNIQUE_ID</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_DEVICE_FAMILY" type="string">
                    <ipxact:name>AUTO_DEVICE_FAMILY</ipxact:name>
                    <ipxact:displayName>Auto DEVICE_FAMILY</ipxact:displayName>
                    <ipxact:value>Arria 10</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_DEVICE" type="string">
                    <ipxact:name>AUTO_DEVICE</ipxact:name>
                    <ipxact:displayName>Auto DEVICE</ipxact:displayName>
                    <ipxact:value>10AX115U1F45I1SG</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_DEVICE_SPEEDGRADE" type="string">
                    <ipxact:name>AUTO_DEVICE_SPEEDGRADE</ipxact:name>
                    <ipxact:displayName>Auto DEVICE_SPEEDGRADE</ipxact:displayName>
                    <ipxact:value>1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_CLOCK_CLOCK_RATE" type="longint">
                    <ipxact:name>AUTO_CLOCK_CLOCK_RATE</ipxact:name>
                    <ipxact:displayName>Auto CLOCK_RATE</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_CLOCK_CLOCK_DOMAIN" type="longint">
                    <ipxact:name>AUTO_CLOCK_CLOCK_DOMAIN</ipxact:name>
                    <ipxact:displayName>Auto CLOCK_DOMAIN</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_CLOCK_RESET_DOMAIN" type="longint">
                    <ipxact:name>AUTO_CLOCK_RESET_DOMAIN</ipxact:name>
                    <ipxact:displayName>Auto RESET_DOMAIN</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_AVMM_0_RW_ADDRESS_MAP" type="string">
                    <ipxact:name>AUTO_AVMM_0_RW_ADDRESS_MAP</ipxact:name>
                    <ipxact:displayName>Auto ADDRESS_MAP</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_AVMM_0_RW_ADDRESS_WIDTH" type="string">
                    <ipxact:name>AUTO_AVMM_0_RW_ADDRESS_WIDTH</ipxact:name>
                    <ipxact:displayName>Auto ADDRESS_WIDTH</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </altera:altera_module_parameters>
    </ipxact:vendorExtensions>
</ipxact:component>
