module hex7seg(SIGIN,SIGOUT);
	input [0:4]SIGIN;
	output reg [0:6]SIGOUT;
	
	always @(SIGIN)
		case(SIGIN)
			4'b0000: SIGOUT=6'b0000001;
			4'b0001: SIGOUT=6'b1001111;
			4'b0010: SIGOUT=6'b0010010;
			4'b0011: SIGOUT=6'b0000110;
			4'b0100: SIGOUT=6'b1001100;
			4'b0101: SIGOUT=6'b0100100;
			4'b0110: SIGOUT=6'b0100000;
			4'b0111: SIGOUT=6'b0001111;
			4'b1000: SIGOUT=6'b0000000;
			4'b1001: SIGOUT=6'b0001100;
			4'b1010: SIGOUT=6'b0001000;
			4'b1011: SIGOUT=6'b1100000;
			4'b1100: SIGOUT=6'b0110001;
			4'b1101: SIGOUT=6'b1000010;
			4'b1110: SIGOUT=6'b0110000;
			4'b1111: SIGOUT=6'b0111000;
		endcase
endmodule
