# Introduction
## 1. systemverilog 简介
  首先，你要明白什么是verilog和systemverilog？ 这两者的区别是什么？
  
  “verilog”或者“verilog-2001”是指IEEE Std.1364-2001标准的Verilog硬件描述语言, “systemverilog”是“verilog-2001”标准的Accellera拓展。
  
  粗略来讲，即“verilog-2001”+高级抽象 = “systemverilog”, 详细来说，sv包含了以下拓展:
  
    1. 数据类型的拓展（为了更严格的规范和更好的封装及低耦合）
      - C数据类型，int/typedef/struct/union/enum；
        int     -> 32 bit 有符号整数;
        typedef -> 自定义数据类型，typedef int unsigned UINT, UINT即“别名”;
        struct  -> 结构体，变量共存，内存空间全分配 eg: typedef struct { int x; int y; } Coord;
        union   -> 联合体， 变量互斥，即所有成员相对于基地址的偏移量都为0，内存分配更灵活；
        enum    -> 枚举，enum season {spring, summer=3, autumn, winter};
        
      - 其它数据类型（为了更安全）
        logic (9, 1, X, Z)；
        bit；
        bounded queues, 有界队列；
        tagged unions， 标签联合体，也称作variant, variant record, discriminated union。tagged union和untagged union一样，
                        也是一种数据类型，它可以接受多种不同的，但是固定的类型。同时间只有一种类型可以使用。
                        tag 字段显式的表明哪一个在使用。
                        可以认为是一个带有几个"case"的类型。当操作这种类型时，每一个case都要正确的处理。
                        和普通的union类型一样，tagged union也是每个类型重叠使用存储区域。

      - 动态数据类型 (为了让用户规避内存管理分配释放问题)：
        string， 字符串；                
        classes， 类；
        dynamic queues， 动态队列；
        dynamic arrays， 动态数组；
        associative arrays， 关联数组；
        
      - 动态转换和bit流转换；
      - 基于每个变量实例的动态/静态定义；
    2. 拓展的运算符 （为了简化描述）
      - Wild equality & inequality -> =?= & !?=, eg: a=?=b 意思是 a=b, X和Z值匹配任意值，即通配符，a!?=b同理；
      - 内置拓展语言方法；
      - 运算符重载；
      - 流操作符；
      - 设置成员身份 set membership；
    3. 拓展的过程语句
      - 选择语句的模式匹配，共同用于tagged unions；
      - 增强的循环语句+foreach语句；
      - 类似C的跳脱语句，return/break/continue；
      - 执行结束仿真的final blocks, 同initial相反；
      - 事件控制和sequence事件；
    4. 更强的过程控制
      - always块拓展，以包括合成一致的、且有标记的仿真语义；
      - fork...join拓展，以加强过程控制和模型流水线；
      - 细粒度（Fine-grain）过程控制;
    5. 任务和函数加强版
      - 类似C的void functions
      - 通过引用传递
      - 默认参数
      - 名称传递
      - 可选参数
      - DPI(Direct Programming Interface) import/export函数
    6. 类， 面向对象，提供了抽象、封装、继承、安全指针的能力
    7. 拥有随机约束的自动测试平台
    8. 进程间的通信与同步
      - semaphores 锁；
      - mailboxes 信箱；
      - 事件拓展、事件变量、排序；
    9. 调度语义的澄清与拓展
    10. 基于周期的(Cycle-Based)的功能（为了减少开发、易维护、可复用性的Clocking block和基于周期的属性）
      - 基于周期的信号驱动和采样；
      - 同步采样；
      - 无竞争的程序上下文（race-free）
    11. 断言机制（为了验证设计和功能覆盖）
      - 属性和sequence声明
      - 随有action blocks的断言和覆盖语句
    12. 层次支持的拓展
      - packages，通过import完成为了可控访问的声明封装；
      - 编译单元范围内嵌模块和外部模块的单独编译支持；
      - 端口声明的拓展，为了支持接口、事件和变量；
      - $root， 使用分层引用提供明确的访问；
    13. interfaces（封装通信和方便“交流导向”的设计）
    14. 功能覆盖
    15. DPI(干净、高效的同其他编程语言进行交互)
    16. 断言API
    17. 覆盖API
    18. 数据读API
    19. VPI拓展（systemverilog构造）
    20. 并发断言形式语义
     
在大致了解了这些特点之后，后续章节将陆续对这些功能点进行讲解，因此如果你感到陌生也无所谓啦╮(╯_╰)╭，接着看吧！
      
      
      
      
      
    
    
    
    
    
    
