Fitter report for nios_interrupt
Mon Oct 28 13:10:36 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Oct 28 13:10:36 2024       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; nios_interrupt                              ;
; Top-level Entity Name           ; Top_module                                  ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC3B7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 717 / 13,460 ( 5 % )                        ;
; Total registers                 ; 981                                         ;
; Total pins                      ; 4 / 222 ( 2 % )                             ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 44,032 / 1,382,400 ( 3 % )                  ;
; Total RAM Blocks                ; 9 / 135 ( 7 % )                             ;
; Total DSP Blocks                ; 0 / 57 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0 / 3 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 3 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 3 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 3 ( 0 % )                               ;
; Total PLLs                      ; 1 / 7 ( 14 % )                              ;
; Total DLLs                      ; 0 / 3 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC3B7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.4%      ;
;     Processor 3            ;   5.2%      ;
;     Processor 4            ;   5.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; PCIE_REF_CLOCK~input~FITTER_INSERTED                                                                                                                                                                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PCIE_REF_CLOCK~input~FITTER_INSERTEDCLKENA0                                                                                                                                                                                                                                                                                                              ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; one_hz:inst|one_hz_0002:one_hz_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; blinky:inst2|count[3]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blinky:inst2|count[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; blinky:inst2|count[9]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blinky:inst2|count[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; blinky:inst2|count[31]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; blinky:inst2|count[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|jupdate                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|jupdate~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|user_saw_rvalid~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty~DUPLICATE                                                                                                                                         ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                             ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]~DUPLICATE                                                                                                             ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                                                                             ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]~DUPLICATE                                                                                                             ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[0]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[0]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[1]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[5]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[5]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[6]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[7]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[8]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[8]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[10]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[10]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[13]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[14]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[14]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[15]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[15]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[24]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[26]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[26]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[30]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_src1[0]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_src1[1]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_src2[1]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_src2[1]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_src2[3]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_src2[3]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|F_pc[6]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|F_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|F_pc[15]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|F_pc[15]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|W_alu_result[3]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|W_alu_result[3]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|W_alu_result[12]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|W_alu_result[12]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|W_alu_result[14]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|W_alu_result[14]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|W_alu_result[15]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|W_alu_result[15]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|W_alu_result[17]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|W_alu_result[17]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|W_ienable_reg[0]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|W_ienable_reg[0]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|av_ld_byte2_data[5]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|av_ld_byte2_data[5]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|av_ld_byte3_data[0]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|av_ld_byte3_data[0]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|av_ld_byte3_data[1]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|av_ld_byte3_data[1]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|av_ld_byte3_data[7]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|av_ld_byte3_data[7]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|d_write                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|d_write~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|d_writedata[6]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|d_writedata[6]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|d_writedata[8]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|d_writedata[8]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|d_writedata[11]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|d_writedata[11]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_avalon_reg:the_nios_interrupt_NIOS_cpu_nios2_avalon_reg|oci_ienable[31]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_avalon_reg:the_nios_interrupt_NIOS_cpu_nios2_avalon_reg|oci_ienable[31]~DUPLICATE                                                                                                  ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|MonDReg[1]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|MonDReg[1]~DUPLICATE                                                                                                               ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|MonDReg[4]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|MonDReg[4]~DUPLICATE                                                                                                               ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|MonDReg[5]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|MonDReg[5]~DUPLICATE                                                                                                               ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|MonDReg[13]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|MonDReg[13]~DUPLICATE                                                                                                              ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|MonDReg[16]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|MonDReg[16]~DUPLICATE                                                                                                              ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:debug_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:debug_avalon_jtag_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios_debug_mem_slave_translator|av_readdata_pre[25]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios_debug_mem_slave_translator|av_readdata_pre[25]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios_debug_mem_slave_translator|av_readdata_pre[26]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios_debug_mem_slave_translator|av_readdata_pre[26]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_cmd_mux_002:cmd_mux_003|saved_grant[0]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_cmd_mux_002:cmd_mux_003|saved_grant[0]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2237 ) ; 0.00 % ( 0 / 2237 )        ; 0.00 % ( 0 / 2237 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2237 ) ; 0.00 % ( 0 / 2237 )        ; 0.00 % ( 0 / 2237 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2019 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 197 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 21 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/guan-ming.dennis-won/Documents/industrial_dac/Self_Study_Series/NIOS_II_Cyclone_V_Quartus18/output_files/nios_interrupt.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 717 / 13,460          ; 5 %   ;
; ALMs needed [=A-B+C]                                        ; 717                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 824 / 13,460          ; 6 %   ;
;         [a] ALMs used for LUT logic and registers           ; 311                   ;       ;
;         [b] ALMs used for LUT logic                         ; 367                   ;       ;
;         [c] ALMs used for registers                         ; 146                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 118 / 13,460          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 11 / 13,460           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 11                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 107 / 1,346           ; 8 %   ;
;     -- Logic LABs                                           ; 107                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,145                 ;       ;
;     -- 7 input functions                                    ; 26                    ;       ;
;     -- 6 input functions                                    ; 176                   ;       ;
;     -- 5 input functions                                    ; 283                   ;       ;
;     -- 4 input functions                                    ; 175                   ;       ;
;     -- <=3 input functions                                  ; 485                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 167                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 981                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 912 / 26,920          ; 3 %   ;
;         -- Secondary logic registers                        ; 69 / 26,920           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 923                   ;       ;
;         -- Routing optimization registers                   ; 58                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 4 / 222               ; 2 %   ;
;     -- Clock pins                                           ; 1 / 10                ; 10 %  ;
;     -- Dedicated input pins                                 ; 3 / 17                ; 18 %  ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 9 / 135               ; 7 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 44,032 / 1,382,400    ; 3 %   ;
; Total block memory implementation bits                      ; 92,160 / 1,382,400    ; 7 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 57                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 6                 ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 56                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 56                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 3                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 3                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 3                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 3                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 3                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.0% / 2.1% / 1.7%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 12.9% / 13.5% / 10.8% ;       ;
; Maximum fan-out                                             ; 783                   ;       ;
; Highest non-global fan-out                                  ; 495                   ;       ;
; Total fan-out                                               ; 8558                  ;       ;
; Average fan-out                                             ; 3.68                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 647 / 13460 ( 5 % )   ; 70 / 13460 ( < 1 % ) ; 0 / 13460 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 647                   ; 70                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 742 / 13460 ( 6 % )   ; 83 / 13460 ( < 1 % ) ; 0 / 13460 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 285                   ; 26                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 328                   ; 40                   ; 0                              ;
;         [c] ALMs used for registers                         ; 129                   ; 17                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 106 / 13460 ( < 1 % ) ; 13 / 13460 ( < 1 % ) ; 0 / 13460 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 11 / 13460 ( < 1 % )  ; 0 / 13460 ( 0 % )    ; 0 / 13460 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 11                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 100 / 1346 ( 7 % )    ; 13 / 1346 ( < 1 % )  ; 0 / 1346 ( 0 % )               ;
;     -- Logic LABs                                           ; 100                   ; 13                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 1033                  ; 112                  ; 0                              ;
;     -- 7 input functions                                    ; 24                    ; 2                    ; 0                              ;
;     -- 6 input functions                                    ; 153                   ; 23                   ; 0                              ;
;     -- 5 input functions                                    ; 258                   ; 25                   ; 0                              ;
;     -- 4 input functions                                    ; 162                   ; 13                   ; 0                              ;
;     -- <=3 input functions                                  ; 436                   ; 49                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 153                   ; 14                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 827 / 26920 ( 3 % )   ; 85 / 26920 ( < 1 % ) ; 0 / 26920 ( 0 % )              ;
;         -- Secondary logic registers                        ; 66 / 26920 ( < 1 % )  ; 3 / 26920 ( < 1 % )  ; 0 / 26920 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 838                   ; 85                   ; 0                              ;
;         -- Routing optimization registers                   ; 55                    ; 3                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 1                     ; 0                    ; 3                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 44032                 ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 92160                 ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 9 / 135 ( 6 % )       ; 0 / 135 ( 0 % )      ; 0 / 135 ( 0 % )                ;
; Clock enable block                                          ; 0 / 110 ( 0 % )       ; 0 / 110 ( 0 % )      ; 2 / 110 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; HSSI refclk divider                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 0 / 36 ( 0 % )       ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 1151                  ; 132                  ; 1                              ;
;     -- Registered Input Connections                         ; 986                   ; 96                   ; 0                              ;
;     -- Output Connections                                   ; 7                     ; 199                  ; 1078                           ;
;     -- Registered Output Connections                        ; 5                     ; 199                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 7881                  ; 933                  ; 1124                           ;
;     -- Registered Connections                               ; 4690                  ; 707                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 0                     ; 204                  ; 954                            ;
;     -- sld_hub:auto_hub                                     ; 204                   ; 2                    ; 125                            ;
;     -- hard_block:auto_generated_inst                       ; 954                   ; 125                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 39                    ; 62                   ; 6                              ;
;     -- Output Ports                                         ; 7                     ; 79                   ; 12                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 40                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 2                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 47                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 52                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 59                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination             ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------------------+---------------------------+----------------------+-----------+
; PCIE_REF_CLOCK    ; V4    ; B0L      ; 0            ; 19           ; 53           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; HCSL         ; AC Coupling 100 Ohm OCT ; --                        ; User                 ; no        ;
; PCIE_REF_CLOCK(n) ; U4    ; B0L      ; 0            ; 19           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; HCSL         ; AC Coupling 100 Ohm OCT ; --                        ; User                 ; no        ;
; RST               ; R7    ; 3A       ; 8            ; 0            ; 51           ; 37                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off                     ; --                        ; User                 ; no        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED  ; G17   ; 7A       ; 43           ; 39           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B0L      ; 2 / 14 ( 14 % ) ; --            ; --           ; --            ;
; 3A       ; 1 / 16 ( 6 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 1 / 48 ( 2 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 0 / 32 ( 0 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 254        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 256        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 230        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A7       ; 239        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 237        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 228        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 226        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 196        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 184        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 182        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 11         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 10         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 19         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 45         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 48         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 55         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 53         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 79         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 77         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 82         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 93         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 21         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 23         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 42         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 40         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 47         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 50         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 64         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 74         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 72         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 80         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 85         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 232        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 234        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 236        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 229        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 194        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 191        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 170        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 258        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 238        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C8       ; 244        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 231        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C11      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C13      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 189        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 172        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 240        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 242        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 243        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D17      ; 173        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 255        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 248        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E9       ; 241        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 233        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E12      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 197        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 181        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 175        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 257        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 246        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 235        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 219        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F12      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 199        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 192        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 183        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 168        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 253        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 245        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G8       ; 224        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 217        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 202        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 190        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 176        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 174        ; 7A       ; LED                             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G18      ; 177        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 252        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 247        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 222        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 227        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 200        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 201        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 193        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 187        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 185        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H18      ; 179        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 251        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 221        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 223        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 225        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 198        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 195        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 186        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 180        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 178        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 250        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 220        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 188        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 144        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 171        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 169        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 149        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 151        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 249        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 218        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 146        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 150        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 148        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 143        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 14         ; 3A       ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; M6       ; 36         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 52         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 138        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 142        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 145        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 147        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 141        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 0          ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 1          ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 30         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 46         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 136        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 140        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 137        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 139        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 16         ; 3A       ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; P6       ; 28         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 44         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 133        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 135        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 134        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 132        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 130        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 3          ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 2          ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 15         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 26         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 24         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 37         ; 3A       ; RST                             ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 59         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 61         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 127        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 129        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 131        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 128        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 126        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 17         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 32         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 34         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 49         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 57         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 76         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 78         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 125        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 123        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 121        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 120        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 122        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 124        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 4          ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 5          ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 13         ; B0L      ; PCIE_REF_CLOCK(n)               ; input  ; HCSL         ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 33         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 25         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 27         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 51         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 62         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 75         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 94         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 22         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 12         ; B0L      ; PCIE_REF_CLOCK                  ; input  ; HCSL         ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V5       ; 18         ; 3A       ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V6       ; 35         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 41         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 43         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 73         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 84         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 100        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 7          ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 6          ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 20         ; 3A       ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 29         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 31         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 8          ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 9          ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 81         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 83         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LED      ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                           ;                            ;
+-----------------------------------------------------------------------------------------------------------+----------------------------+
; one_hz:inst|one_hz_0002:one_hz_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                           ; Integer PLL                ;
;     -- PLL Location                                                                                       ; FRACTIONALPLL_X0_Y14_N0    ;
;     -- PLL Feedback clock type                                                                            ; none                       ;
;     -- PLL Bandwidth                                                                                      ; Auto                       ;
;         -- PLL Bandwidth Range                                                                            ; 2000000 to 1500000 Hz      ;
;     -- Reference Clock Frequency                                                                          ; 100.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                         ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                  ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                 ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                  ; 100.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                  ; 216.666666 MHz             ;
;     -- PLL Enable                                                                                         ; On                         ;
;     -- PLL Fractional Division                                                                            ; N/A                        ;
;     -- M Counter                                                                                          ; 6                          ;
;     -- N Counter                                                                                          ; 2                          ;
;     -- PLL Refclk Select                                                                                  ;                            ;
;             -- PLL Refclk Select Location                                                                 ; PLLREFCLKSELECT_X0_Y20_N0  ;
;             -- PLL Reference Clock Input 0 source                                                         ; ref_clk0                   ;
;             -- PLL Reference Clock Input 1 source                                                         ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                            ; N/A                        ;
;             -- CORECLKIN source                                                                           ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                         ; N/A                        ;
;             -- PLLIQCLKIN source                                                                          ; N/A                        ;
;             -- RXIQCLKIN source                                                                           ; N/A                        ;
;             -- CLKIN(0) source                                                                            ; N/A                        ;
;             -- CLKIN(1) source                                                                            ; N/A                        ;
;             -- CLKIN(2) source                                                                            ; N/A                        ;
;             -- CLKIN(3) source                                                                            ; N/A                        ;
;     -- PLL Output Counter                                                                                 ;                            ;
;         -- one_hz:inst|one_hz_0002:one_hz_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                     ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                      ; PLLOUTPUTCOUNTER_X0_Y19_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                     ; On                         ;
;             -- Duty Cycle                                                                                 ; 50.0000                    ;
;             -- Phase Shift                                                                                ; 0.000000 degrees           ;
;             -- C Counter                                                                                  ; 3                          ;
;             -- C Counter PH Mux PRST                                                                      ; 0                          ;
;             -- C Counter PRST                                                                             ; 1                          ;
;                                                                                                           ;                            ;
+-----------------------------------------------------------------------------------------------------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+----------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                      ; Entity Name                                    ; Library Name   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+----------------+
; |Top_module                                                                                                                             ; 716.5 (0.3)          ; 823.0 (0.5)                      ; 117.0 (0.2)                                       ; 10.5 (0.0)                       ; 0.0 (0.0)            ; 1145 (1)            ; 981 (0)                   ; 0 (0)         ; 44032             ; 9     ; 0          ; 4    ; 0            ; |Top_module                                                                                                                                                                                                                                                                                                                                                                                              ; Top_module                                     ; work           ;
;    |blinky:inst2|                                                                                                                       ; 23.0 (23.0)          ; 23.0 (23.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|blinky:inst2                                                                                                                                                                                                                                                                                                                                                                                 ; blinky                                         ; work           ;
;    |nios_interrupt:inst1|                                                                                                               ; 623.7 (0.0)          ; 717.5 (0.0)                      ; 104.3 (0.0)                                       ; 10.5 (0.0)                       ; 0.0 (0.0)            ; 992 (0)             ; 857 (0)                   ; 0 (0)         ; 44032             ; 9     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1                                                                                                                                                                                                                                                                                                                                                                         ; nios_interrupt                                 ; nios_interrupt ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 4.7 (3.5)            ; 7.2 (4.8)                        ; 2.5 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                        ; nios_interrupt ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                      ; nios_interrupt ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                      ; nios_interrupt ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 3.7 (2.7)            ; 8.2 (5.2)                        ; 4.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                        ; nios_interrupt ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.3 (0.3)            ; 1.8 (1.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                      ; nios_interrupt ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                      ; nios_interrupt ;
;       |nios_interrupt_DEBUG:debug|                                                                                                      ; 64.3 (17.4)          ; 79.5 (19.8)                      ; 15.3 (2.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (37)            ; 112 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug                                                                                                                                                                                                                                                                                                                                              ; nios_interrupt_DEBUG                           ; nios_interrupt ;
;          |alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|                                                                     ; 21.2 (21.2)          ; 32.3 (32.3)                      ; 11.2 (11.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 54 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic                                                                                                                                                                                                                                                                                     ; alt_jtag_atlantic                              ; work           ;
;          |nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|                                                              ; 13.3 (0.0)           ; 14.0 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r                                                                                                                                                                                                                                                                              ; nios_interrupt_DEBUG_scfifo_r                  ; nios_interrupt ;
;             |scfifo:rfifo|                                                                                                              ; 13.3 (0.0)           ; 14.0 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                 ; scfifo                                         ; work           ;
;                |scfifo_3291:auto_generated|                                                                                             ; 13.3 (0.0)           ; 14.0 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                      ; scfifo_3291                                    ; work           ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 13.3 (0.0)           ; 14.0 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                 ; a_dpfifo_5771                                  ; work           ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 7.3 (4.3)            ; 8.0 (5.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (7)              ; 11 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                         ; a_fefifo_7cf                                   ; work           ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                    ; cntr_vg7                                       ; work           ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                         ; altsyncram_7pu1                                ; work           ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                           ; cntr_jgb                                       ; work           ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                 ; cntr_jgb                                       ; work           ;
;          |nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|                                                              ; 12.3 (0.0)           ; 13.3 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w                                                                                                                                                                                                                                                                              ; nios_interrupt_DEBUG_scfifo_w                  ; nios_interrupt ;
;             |scfifo:wfifo|                                                                                                              ; 12.3 (0.0)           ; 13.3 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                 ; scfifo                                         ; work           ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.3 (0.0)           ; 13.3 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                      ; scfifo_3291                                    ; work           ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.3 (0.0)           ; 13.3 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                 ; a_dpfifo_5771                                  ; work           ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.3 (3.3)            ; 7.3 (4.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                         ; a_fefifo_7cf                                   ; work           ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                    ; cntr_vg7                                       ; work           ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                         ; altsyncram_7pu1                                ; work           ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                           ; cntr_jgb                                       ; work           ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                 ; cntr_jgb                                       ; work           ;
;       |nios_interrupt_NIOS:nios|                                                                                                        ; 435.8 (0.0)          ; 499.2 (0.0)                      ; 73.9 (0.0)                                        ; 10.5 (0.0)                       ; 0.0 (0.0)            ; 650 (0)             ; 615 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios                                                                                                                                                                                                                                                                                                                                                ; nios_interrupt_NIOS                            ; nios_interrupt ;
;          |nios_interrupt_NIOS_cpu:cpu|                                                                                                  ; 435.8 (309.3)        ; 499.2 (331.3)                    ; 73.9 (31.0)                                       ; 10.5 (9.0)                       ; 0.0 (0.0)            ; 650 (489)           ; 615 (340)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu                                                                                                                                                                                                                                                                                                                    ; nios_interrupt_NIOS_cpu                        ; nios_interrupt ;
;             |nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|                                                   ; 126.5 (31.5)         ; 167.9 (31.5)                     ; 42.9 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 161 (5)             ; 275 (80)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci                                                                                                                                                                                                                                            ; nios_interrupt_NIOS_cpu_nios2_oci              ; nios_interrupt ;
;                |nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|                            ; 36.2 (0.0)           ; 63.3 (0.0)                       ; 28.2 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper                                                                                                                                                ; nios_interrupt_NIOS_cpu_debug_slave_wrapper    ; nios_interrupt ;
;                   |nios_interrupt_NIOS_cpu_debug_slave_sysclk:the_nios_interrupt_NIOS_cpu_debug_slave_sysclk|                           ; 3.3 (3.2)            ; 25.0 (23.3)                      ; 21.7 (20.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_sysclk:the_nios_interrupt_NIOS_cpu_debug_slave_sysclk                                                      ; nios_interrupt_NIOS_cpu_debug_slave_sysclk     ; nios_interrupt ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_sysclk:the_nios_interrupt_NIOS_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                        ; work           ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_sysclk:the_nios_interrupt_NIOS_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                        ; work           ;
;                   |nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|                                 ; 31.0 (30.0)          ; 36.5 (35.0)                      ; 6.5 (6.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck                                                            ; nios_interrupt_NIOS_cpu_debug_slave_tck        ; nios_interrupt ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                        ; work           ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                        ; work           ;
;                   |sld_virtual_jtag_basic:nios_interrupt_NIOS_cpu_debug_slave_phy|                                                      ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:nios_interrupt_NIOS_cpu_debug_slave_phy                                                                                 ; sld_virtual_jtag_basic                         ; work           ;
;                |nios_interrupt_NIOS_cpu_nios2_avalon_reg:the_nios_interrupt_NIOS_cpu_nios2_avalon_reg|                                  ; 3.8 (3.8)            ; 5.2 (5.2)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_avalon_reg:the_nios_interrupt_NIOS_cpu_nios2_avalon_reg                                                                                                                                                      ; nios_interrupt_NIOS_cpu_nios2_avalon_reg       ; nios_interrupt ;
;                |nios_interrupt_NIOS_cpu_nios2_oci_break:the_nios_interrupt_NIOS_cpu_nios2_oci_break|                                    ; 1.4 (1.4)            ; 12.2 (12.2)                      ; 10.7 (10.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_oci_break:the_nios_interrupt_NIOS_cpu_nios2_oci_break                                                                                                                                                        ; nios_interrupt_NIOS_cpu_nios2_oci_break        ; nios_interrupt ;
;                |nios_interrupt_NIOS_cpu_nios2_oci_debug:the_nios_interrupt_NIOS_cpu_nios2_oci_debug|                                    ; 4.0 (3.8)            ; 5.8 (5.1)                        ; 1.8 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_oci_debug:the_nios_interrupt_NIOS_cpu_nios2_oci_debug                                                                                                                                                        ; nios_interrupt_NIOS_cpu_nios2_oci_debug        ; nios_interrupt ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_oci_debug:the_nios_interrupt_NIOS_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                    ; altera_std_synchronizer                        ; work           ;
;                |nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|                                          ; 49.4 (49.4)          ; 50.0 (50.0)                      ; 1.1 (1.1)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 75 (75)             ; 54 (54)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem                                                                                                                                                              ; nios_interrupt_NIOS_cpu_nios2_ocimem           ; nios_interrupt ;
;                   |nios_interrupt_NIOS_cpu_ociram_sp_ram_module:nios_interrupt_NIOS_cpu_ociram_sp_ram|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|nios_interrupt_NIOS_cpu_ociram_sp_ram_module:nios_interrupt_NIOS_cpu_ociram_sp_ram                                                                           ; nios_interrupt_NIOS_cpu_ociram_sp_ram_module   ; nios_interrupt ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|nios_interrupt_NIOS_cpu_ociram_sp_ram_module:nios_interrupt_NIOS_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                     ; work           ;
;                         |altsyncram_qid1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|nios_interrupt_NIOS_cpu_ociram_sp_ram_module:nios_interrupt_NIOS_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                ; work           ;
;             |nios_interrupt_NIOS_cpu_register_bank_a_module:nios_interrupt_NIOS_cpu_register_bank_a|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_register_bank_a_module:nios_interrupt_NIOS_cpu_register_bank_a                                                                                                                                                                                                                             ; nios_interrupt_NIOS_cpu_register_bank_a_module ; nios_interrupt ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_register_bank_a_module:nios_interrupt_NIOS_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                   ; altsyncram                                     ; work           ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_register_bank_a_module:nios_interrupt_NIOS_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                    ; altsyncram_msi1                                ; work           ;
;             |nios_interrupt_NIOS_cpu_register_bank_b_module:nios_interrupt_NIOS_cpu_register_bank_b|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_register_bank_b_module:nios_interrupt_NIOS_cpu_register_bank_b                                                                                                                                                                                                                             ; nios_interrupt_NIOS_cpu_register_bank_b_module ; nios_interrupt ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_register_bank_b_module:nios_interrupt_NIOS_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                   ; altsyncram                                     ; work           ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_register_bank_b_module:nios_interrupt_NIOS_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                    ; altsyncram_msi1                                ; work           ;
;       |nios_interrupt_SRAM:sram|                                                                                                        ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_SRAM:sram                                                                                                                                                                                                                                                                                                                                                ; nios_interrupt_SRAM                            ; nios_interrupt ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_SRAM:sram|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                      ; altsyncram                                     ; work           ;
;             |altsyncram_kvm1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_SRAM:sram|altsyncram:the_altsyncram|altsyncram_kvm1:auto_generated                                                                                                                                                                                                                                                                                       ; altsyncram_kvm1                                ; work           ;
;       |nios_interrupt_mm_interconnect_0:mm_interconnect_0|                                                                              ; 114.1 (0.0)          ; 121.9 (0.0)                      ; 7.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 207 (0)             ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                      ; nios_interrupt_mm_interconnect_0               ; nios_interrupt ;
;          |altera_avalon_sc_fifo:debug_avalon_jtag_slave_agent_rsp_fifo|                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:debug_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                          ; nios_interrupt ;
;          |altera_avalon_sc_fifo:nios_debug_mem_slave_agent_rsp_fifo|                                                                    ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                          ; nios_interrupt ;
;          |altera_avalon_sc_fifo:sram_s1_agent_rsp_fifo|                                                                                 ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                          ; nios_interrupt ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                              ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                          ; nios_interrupt ;
;          |altera_merlin_master_agent:nios_instruction_master_agent|                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios_instruction_master_agent                                                                                                                                                                                                                                                             ; altera_merlin_master_agent                     ; nios_interrupt ;
;          |altera_merlin_master_translator:nios_data_master_translator|                                                                  ; 4.8 (4.8)            ; 5.1 (5.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios_data_master_translator                                                                                                                                                                                                                                                          ; altera_merlin_master_translator                ; nios_interrupt ;
;          |altera_merlin_master_translator:nios_instruction_master_translator|                                                           ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios_instruction_master_translator                                                                                                                                                                                                                                                   ; altera_merlin_master_translator                ; nios_interrupt ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                   ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                      ; nios_interrupt ;
;          |altera_merlin_slave_translator:debug_avalon_jtag_slave_translator|                                                            ; 8.3 (8.3)            ; 8.8 (8.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:debug_avalon_jtag_slave_translator                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                 ; nios_interrupt ;
;          |altera_merlin_slave_translator:nios_debug_mem_slave_translator|                                                               ; 7.8 (7.8)            ; 10.9 (10.9)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios_debug_mem_slave_translator                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                 ; nios_interrupt ;
;          |altera_merlin_slave_translator:sram_s1_translator|                                                                            ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_s1_translator                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                 ; nios_interrupt ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                         ; 4.8 (4.8)            ; 5.3 (5.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                 ; nios_interrupt ;
;          |nios_interrupt_mm_interconnect_0_cmd_demux:cmd_demux|                                                                         ; 4.5 (4.5)            ; 4.8 (4.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                 ; nios_interrupt_mm_interconnect_0_cmd_demux     ; nios_interrupt ;
;          |nios_interrupt_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                         ; nios_interrupt_mm_interconnect_0_cmd_demux_001 ; nios_interrupt ;
;          |nios_interrupt_mm_interconnect_0_cmd_demux_001:rsp_demux_002|                                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_cmd_demux_001:rsp_demux_002                                                                                                                                                                                                                                                         ; nios_interrupt_mm_interconnect_0_cmd_demux_001 ; nios_interrupt ;
;          |nios_interrupt_mm_interconnect_0_cmd_demux_001:rsp_demux_003|                                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_cmd_demux_001:rsp_demux_003                                                                                                                                                                                                                                                         ; nios_interrupt_mm_interconnect_0_cmd_demux_001 ; nios_interrupt ;
;          |nios_interrupt_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                     ; 19.3 (17.3)          ; 19.3 (17.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (50)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                                             ; nios_interrupt_mm_interconnect_0_cmd_mux_002   ; nios_interrupt ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                ; altera_merlin_arbitrator                       ; nios_interrupt ;
;          |nios_interrupt_mm_interconnect_0_cmd_mux_002:cmd_mux_003|                                                                     ; 23.5 (20.2)          ; 26.3 (23.2)                      ; 2.8 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (51)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_cmd_mux_002:cmd_mux_003                                                                                                                                                                                                                                                             ; nios_interrupt_mm_interconnect_0_cmd_mux_002   ; nios_interrupt ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                ; altera_merlin_arbitrator                       ; nios_interrupt ;
;          |nios_interrupt_mm_interconnect_0_router:router|                                                                               ; 8.3 (8.3)            ; 8.5 (8.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                       ; nios_interrupt_mm_interconnect_0_router        ; nios_interrupt ;
;          |nios_interrupt_mm_interconnect_0_router_001:router_001|                                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                               ; nios_interrupt_mm_interconnect_0_router_001    ; nios_interrupt ;
;          |nios_interrupt_mm_interconnect_0_rsp_mux:rsp_mux|                                                                             ; 10.6 (10.6)          ; 10.6 (10.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                     ; nios_interrupt_mm_interconnect_0_rsp_mux       ; nios_interrupt ;
;    |one_hz:inst|                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|one_hz:inst                                                                                                                                                                                                                                                                                                                                                                                  ; one_hz                                         ; one_hz         ;
;       |one_hz_0002:one_hz_inst|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|one_hz:inst|one_hz_0002:one_hz_inst                                                                                                                                                                                                                                                                                                                                                          ; one_hz_0002                                    ; one_hz         ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|one_hz:inst|one_hz_0002:one_hz_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                  ; altera_pll                                     ; work           ;
;    |sld_hub:auto_hub|                                                                                                                   ; 69.5 (0.5)           ; 82.0 (0.5)                       ; 12.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (1)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                             ; sld_hub                                        ; altera_sld     ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 69.0 (0.0)           ; 81.5 (0.0)                       ; 12.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                             ; alt_sld_fab_with_jtag_input                    ; altera_sld     ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 69.0 (0.0)           ; 81.5 (0.0)                       ; 12.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                          ; alt_sld_fab                                    ; alt_sld_fab    ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 69.0 (1.2)           ; 81.5 (3.2)                       ; 12.5 (2.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (1)             ; 88 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                      ; alt_sld_fab_alt_sld_fab                        ; alt_sld_fab    ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 67.8 (0.0)           ; 78.3 (0.0)                       ; 10.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (0)             ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                          ; alt_sld_fab_alt_sld_fab_sldfabric              ; alt_sld_fab    ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 67.8 (45.6)          ; 78.3 (52.7)                      ; 10.5 (7.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (75)            ; 82 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                             ; sld_jtag_hub                                   ; work           ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 10.8 (10.8)          ; 11.0 (11.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                     ; sld_rom_sr                                     ; work           ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 11.4 (11.4)          ; 14.6 (14.6)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Top_module|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                   ; sld_shadow_jsm                                 ; altera_sld     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                              ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name              ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LED               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RST               ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PCIE_REF_CLOCK    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PCIE_REF_CLOCK(n) ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                  ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+
; RST                                                                                               ;                   ;         ;
;      - blinky:inst2|count[29]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[28]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[27]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[25]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[24]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[22]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[21]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[20]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[0]                                                                      ; 1                 ; 0       ;
;      - blinky:inst2|count[26]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[2]                                                                      ; 1                 ; 0       ;
;      - blinky:inst2|count[3]                                                                      ; 1                 ; 0       ;
;      - blinky:inst2|count[4]                                                                      ; 1                 ; 0       ;
;      - blinky:inst2|count[5]                                                                      ; 1                 ; 0       ;
;      - blinky:inst2|count[6]                                                                      ; 1                 ; 0       ;
;      - blinky:inst2|count[7]                                                                      ; 1                 ; 0       ;
;      - blinky:inst2|count[8]                                                                      ; 1                 ; 0       ;
;      - blinky:inst2|count[9]                                                                      ; 1                 ; 0       ;
;      - blinky:inst2|count[10]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[23]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[12]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[11]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[31]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[1]                                                                      ; 1                 ; 0       ;
;      - blinky:inst2|count[30]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[13]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[14]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[15]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[16]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[17]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[18]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|count[19]                                                                     ; 1                 ; 0       ;
;      - blinky:inst2|led_output~0                                                                  ; 1                 ; 0       ;
;      - one_hz:inst|one_hz_0002:one_hz_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 1                 ; 0       ;
;      - blinky:inst2|count[31]~DUPLICATE                                                           ; 1                 ; 0       ;
;      - blinky:inst2|count[9]~DUPLICATE                                                            ; 1                 ; 0       ;
;      - blinky:inst2|count[3]~DUPLICATE                                                            ; 1                 ; 0       ;
; PCIE_REF_CLOCK                                                                                    ;                   ;         ;
; PCIE_REF_CLOCK(n)                                                                                 ;                   ;         ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                           ; Location                   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; PCIE_REF_CLOCK~input~FITTER_INSERTED                                                                                                                                                                                                                                                                                                                           ; REFCLKDIVIDER_X0_Y15_N31   ; 779     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; RST                                                                                                                                                                                                                                                                                                                                                            ; PIN_R7                     ; 37      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                   ; JTAG_X0_Y2_N3              ; 176     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                   ; JTAG_X0_Y2_N3              ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; blinky:inst2|Equal0~6                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y27_N24       ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                    ; FF_X16_Y5_N40              ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                     ; FF_X16_Y5_N47              ; 23      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                         ; FF_X13_Y3_N38              ; 495     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                               ; MLABCELL_X6_Y5_N27         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                         ; LABCELL_X1_Y4_N54          ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                       ; LABCELL_X1_Y4_N18          ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                               ; LABCELL_X1_Y4_N21          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|fifo_rd~3                                                                                                                                                                                                                                                                                                      ; MLABCELL_X8_Y5_N57         ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|fifo_wr                                                                                                                                                                                                                                                                                                        ; FF_X11_Y5_N5               ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|ien_AE~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X11_Y5_N9          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                       ; MLABCELL_X8_Y5_N36         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                       ; MLABCELL_X6_Y5_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|r_val~0                                                                                                                                                                                                                                                                                                        ; MLABCELL_X6_Y5_N42         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|read_0                                                                                                                                                                                                                                                                                                         ; FF_X8_Y5_N35               ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|wr_rfifo                                                                                                                                                                                                                                                                                                       ; MLABCELL_X8_Y5_N27         ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                        ; MLABCELL_X14_Y6_N9         ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                              ; FF_X17_Y6_N26              ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                       ; LABCELL_X11_Y8_N36         ; 37      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                           ; FF_X9_Y8_N44               ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_src1[31]~0                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y8_N6          ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_src2[8]~0                                                                                                                                                                                                                                                                          ; LABCELL_X15_Y7_N24         ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                      ; LABCELL_X11_Y7_N48         ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                       ; FF_X9_Y8_N26               ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                            ; MLABCELL_X14_Y4_N24        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                     ; FF_X14_Y7_N5               ; 21      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                          ; LABCELL_X13_Y7_N36         ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                       ; FF_X13_Y7_N29              ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                            ; LABCELL_X10_Y4_N27         ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|W_valid                                                                                                                                                                                                                                                                              ; FF_X9_Y8_N8                ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                  ; FF_X10_Y8_N35              ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|av_ld_byte0_data[7]~0                                                                                                                                                                                                                                                                ; LABCELL_X10_Y8_N9          ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                ; MLABCELL_X14_Y5_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                      ; LABCELL_X10_Y8_N6          ; 19      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y4_N48         ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|address[8]                                                                                                                                                                                                   ; FF_X16_Y3_N56              ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_sysclk:the_nios_interrupt_NIOS_cpu_debug_slave_sysclk|jxuir                  ; FF_X4_Y3_N35               ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_sysclk:the_nios_interrupt_NIOS_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LABCELL_X9_Y3_N36          ; 16      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_sysclk:the_nios_interrupt_NIOS_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; MLABCELL_X6_Y3_N6          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_sysclk:the_nios_interrupt_NIOS_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LABCELL_X9_Y3_N57          ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_sysclk:the_nios_interrupt_NIOS_cpu_debug_slave_sysclk|take_action_ocimem_b   ; MLABCELL_X6_Y3_N48         ; 37      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_sysclk:the_nios_interrupt_NIOS_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X2_Y3_N29               ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[25]~21                    ; LABCELL_X1_Y3_N21          ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[33]~19                    ; LABCELL_X1_Y3_N42          ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[37]~15                    ; LABCELL_X1_Y3_N0           ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[4]~10                     ; MLABCELL_X3_Y2_N12         ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[4]~9                      ; MLABCELL_X3_Y2_N15         ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:nios_interrupt_NIOS_cpu_debug_slave_phy|virtual_state_uir                                 ; LABCELL_X1_Y3_N18          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_avalon_reg:the_nios_interrupt_NIOS_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                        ; LABCELL_X4_Y4_N30          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_oci_break:the_nios_interrupt_NIOS_cpu_nios2_oci_break|break_readreg[13]~0                                                                                                      ; LABCELL_X4_Y3_N39          ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_oci_break:the_nios_interrupt_NIOS_cpu_nios2_oci_break|break_readreg[13]~1                                                                                                      ; MLABCELL_X6_Y2_N30         ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_oci_debug:the_nios_interrupt_NIOS_cpu_nios2_oci_debug|resetrequest                                                                                                             ; FF_X7_Y3_N13               ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|MonDReg[0]~0                                                                                                                   ; LABCELL_X7_Y2_N48          ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|MonDReg[0]~1                                                                                                                   ; LABCELL_X9_Y3_N54          ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|ociram_reset_req                                                                                                               ; LABCELL_X11_Y3_N0          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                 ; MLABCELL_X8_Y4_N18         ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_SRAM:sram|wren~1                                                                                                                                                                                                                                                                                                           ; LABCELL_X10_Y6_N3          ; 4       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                ; LABCELL_X11_Y4_N12         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                 ; LABCELL_X9_Y4_N54          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                            ; LABCELL_X15_Y4_N36         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~0                                                                                                                                                                                                                ; LABCELL_X15_Y4_N24         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                            ; LABCELL_X10_Y6_N54         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_interrupt:inst1|nios_interrupt_mm_interconnect_0:mm_interconnect_0|nios_interrupt_mm_interconnect_0_cmd_mux_002:cmd_mux_003|update_grant~0                                                                                                                                                                                                                ; LABCELL_X10_Y6_N48         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; one_hz:inst|one_hz_0002:one_hz_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 36      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                       ; FF_X2_Y3_N14               ; 62      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                          ; LABCELL_X1_Y3_N30          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                            ; MLABCELL_X3_Y1_N39         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0               ; LABCELL_X2_Y1_N12          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~5                               ; MLABCELL_X3_Y3_N39         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                                 ; LABCELL_X1_Y3_N33          ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~1                  ; LABCELL_X1_Y3_N57          ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                    ; LABCELL_X2_Y4_N12          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                          ; LABCELL_X2_Y1_N27          ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~6                        ; MLABCELL_X3_Y3_N33         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2          ; LABCELL_X1_Y3_N39          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~1     ; LABCELL_X1_Y3_N54          ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]            ; FF_X1_Y2_N29               ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]           ; FF_X3_Y4_N44               ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]            ; FF_X1_Y1_N2                ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]            ; FF_X3_Y1_N50               ; 54      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                     ; LABCELL_X2_Y4_N18          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                           ; FF_X2_Y4_N26               ; 40      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                         ; LABCELL_X1_Y3_N36          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                             ;
+----------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                       ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; PCIE_REF_CLOCK~input~FITTER_INSERTED                                       ; REFCLKDIVIDER_X0_Y15_N31   ; 779     ; Global Clock         ; GCLK0            ; --                        ;
; one_hz:inst|one_hz_0002:one_hz_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 36      ; Global Clock         ; GCLK1            ; --                        ;
+----------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                     ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_r:the_nios_interrupt_DEBUG_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                    ; M10K_X5_Y5_N0                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|nios_interrupt_DEBUG_scfifo_w:the_nios_interrupt_DEBUG_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                    ; M10K_X5_Y4_N0                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_nios2_ocimem:the_nios_interrupt_NIOS_cpu_nios2_ocimem|nios_interrupt_NIOS_cpu_ociram_sp_ram_module:nios_interrupt_NIOS_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                    ; M10K_X5_Y3_N0                                                  ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth    ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_register_bank_a_module:nios_interrupt_NIOS_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                    ; M10K_X18_Y8_N0                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_register_bank_b_module:nios_interrupt_NIOS_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                    ; M10K_X18_Y7_N0                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; nios_interrupt:inst1|nios_interrupt_SRAM:sram|altsyncram:the_altsyncram|altsyncram_kvm1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; nios_interrupt_SRAM.hex ; M10K_X18_Y3_N0, M10K_X18_Y4_N0, M10K_X18_Y5_N0, M10K_X18_Y6_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Routing Usage Summary                                 ;
+------------------------------+------------------------+
; Routing Resource Type        ; Usage                  ;
+------------------------------+------------------------+
; Block interconnects          ; 2,695 / 98,206 ( 3 % ) ;
; C12 interconnects            ; 5 / 4,944 ( < 1 % )    ;
; C2 interconnects             ; 849 / 39,468 ( 2 % )   ;
; C4 interconnects             ; 382 / 19,080 ( 2 % )   ;
; DQS bus muxes                ; 0 / 13 ( 0 % )         ;
; DQS-18 I/O buses             ; 0 / 13 ( 0 % )         ;
; DQS-9 I/O buses              ; 0 / 13 ( 0 % )         ;
; Direct links                 ; 236 / 98,206 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )        ;
; Horizontal periphery clocks  ; 0 / 6 ( 0 % )          ;
; Local interconnects          ; 431 / 26,920 ( 2 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )         ;
; R14 interconnects            ; 22 / 4,406 ( < 1 % )   ;
; R14/C12 interconnect drivers ; 25 / 6,684 ( < 1 % )   ;
; R3 interconnects             ; 1,014 / 42,840 ( 2 % ) ;
; R6 interconnects             ; 1,617 / 94,504 ( 2 % ) ;
; Spine clocks                 ; 3 / 120 ( 3 % )        ;
; Wire stub REs                ; 0 / 5,211 ( 0 % )      ;
+------------------------------+------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 4            ; 0            ; 4            ; 0            ; 0            ; 8         ; 4            ; 0            ; 8         ; 8         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 4            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 8            ; 4            ; 8            ; 8            ; 0         ; 4            ; 8            ; 0         ; 0         ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 8            ; 4            ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LED                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RST                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PCIE_REF_CLOCK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PCIE_REF_CLOCK(n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 250.0             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 18.6              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                ; Destination Register                                                                                                                                                                                                                                                                                                                                     ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; 1.863             ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                 ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                     ; 1.696             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; 1.597             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; 1.335             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; 1.326             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.325             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[2]                                                        ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[1]                  ; 1.300             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; 1.298             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.294             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; 1.290             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 1.290             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[3]                                                        ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[2]                  ; 1.281             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[0]                  ; 1.266             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 1.257             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; 1.256             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]      ; 1.252             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; 1.244             ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                       ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                     ; 1.241             ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                           ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                     ; 1.241             ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                              ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                     ; 1.241             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                 ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                     ; 1.241             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                            ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                     ; 1.241             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                                     ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                     ; 1.241             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                                     ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                     ; 1.241             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[13]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[12]                 ; 1.241             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[11]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[10]                 ; 1.241             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                    ; 1.241             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.233             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.233             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.233             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.233             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.233             ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                                           ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                     ; 1.226             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                           ; 1.226             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]      ; 1.223             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                    ; 1.223             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[14]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[13]                 ; 1.221             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[12]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[11]                 ; 1.221             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.220             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[4]                                                        ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[3]                  ; 1.219             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[6]                                                        ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[5]                  ; 1.219             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[9]                                                        ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[8]                  ; 1.219             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.217             ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                              ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|count[0]                                                                                                                                                                                                                                        ; 1.212             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                           ; 1.206             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[5]                                                        ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[4]                  ; 1.199             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[7]                                                        ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[6]                  ; 1.199             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[10]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[9]                  ; 1.199             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.198             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; 1.198             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[26]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[25]                 ; 1.197             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; 1.179             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                     ; 1.179             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.173             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[37]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[36]                 ; 1.170             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; 1.169             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; 1.168             ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                           ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                     ; 1.167             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                           ; 1.164             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; 1.161             ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                                          ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                     ; 1.160             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; 1.157             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 1.157             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; 1.157             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; 1.156             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                    ; 1.156             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; 1.153             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                           ; 1.149             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 1.148             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[19]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[18]                 ; 1.147             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[29]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[28]                 ; 1.147             ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                           ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                     ; 1.147             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; 1.140             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; 1.136             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[23]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[22]                 ; 1.135             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[33]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[32]                 ; 1.135             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[17]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[16]                 ; 1.135             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                            ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[7]                  ; 1.135             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; 1.129             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[20]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[19]                 ; 1.128             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[28]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[27]                 ; 1.128             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; 1.123             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[25]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[24]                 ; 1.116             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[22]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[21]                 ; 1.116             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[24]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[23]                 ; 1.116             ;
; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                                              ; nios_interrupt:inst1|nios_interrupt_DEBUG:debug|alt_jtag_atlantic:nios_interrupt_DEBUG_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                        ; 1.115             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; 1.107             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[35]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[35]                 ; 1.104             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[34]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[33]                 ; 1.096             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[1]                                                        ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[0]                  ; 1.034             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; 1.034             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; 1.034             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; 1.034             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[35]                 ; 1.029             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                     ; 1.023             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                 ; 1.023             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.003             ;
; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[15]                                                       ; nios_interrupt:inst1|nios_interrupt_NIOS:nios|nios_interrupt_NIOS_cpu:cpu|nios_interrupt_NIOS_cpu_nios2_oci:the_nios_interrupt_NIOS_cpu_nios2_oci|nios_interrupt_NIOS_cpu_debug_slave_wrapper:the_nios_interrupt_NIOS_cpu_debug_slave_wrapper|nios_interrupt_NIOS_cpu_debug_slave_tck:the_nios_interrupt_NIOS_cpu_debug_slave_tck|sr[14]                 ; 0.977             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; 0.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                          ; 0.967             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CGXFC3B7F23C8 for design "nios_interrupt"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "one_hz:inst|one_hz_0002:one_hz_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184025): 1 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins.
    Info (184026): differential I/O pin "PCIE_REF_CLOCK" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "PCIE_REF_CLOCK(n)".
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): one_hz:inst|one_hz_0002:one_hz_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 33 fanout uses global clock CLKCTRL_G1
    Info (11162): PCIE_REF_CLOCK~input~FITTER_INSERTEDCLKENA0 with 951 fanout uses global clock CLKCTRL_G0
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'nios_interrupt/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'nios_interrupt/synthesis/submodules/nios_interrupt_NIOS_cpu.sdc'
Warning (332060): Node: PCIE_REF_CLOCK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register blinky:inst2|count[18] is being clocked by PCIE_REF_CLOCK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst|one_hz_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X0_Y0 to location X11_Y12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 1.23 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (144001): Generated suppressed messages file C:/Users/guan-ming.dennis-won/Documents/industrial_dac/Self_Study_Series/NIOS_II_Cyclone_V_Quartus18/output_files/nios_interrupt.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 6353 megabytes
    Info: Processing ended: Mon Oct 28 13:10:37 2024
    Info: Elapsed time: 00:00:36
    Info: Total CPU time (on all processors): 00:01:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/guan-ming.dennis-won/Documents/industrial_dac/Self_Study_Series/NIOS_II_Cyclone_V_Quartus18/output_files/nios_interrupt.fit.smsg.


