TimeQuest Timing Analyzer report for lander
Wed Feb 25 02:06:41 2015
Quartus II 64-Bit Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK2_50'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK3_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 32. Slow 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 35. Slow 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 50. Fast 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 51. Fast 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 52. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 53. Fast 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Board Trace Model Assignments
 66. Input Transition Times
 67. Signal Integrity Metrics (Slow 1200mv 0c Model)
 68. Signal Integrity Metrics (Slow 1200mv 85c Model)
 69. Signal Integrity Metrics (Fast 1200mv 0c Model)
 70. Setup Transfers
 71. Hold Transfers
 72. Recovery Transfers
 73. Removal Transfers
 74. Report TCCS
 75. Report RSKM
 76. Unconstrained Paths
 77. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; lander                                            ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE115F29C7                                     ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  16.7%      ;
;     3-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; lander.SDC    ; OK     ; Wed Feb 25 02:06:37 2015 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; CLOCK2_50                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK2_50 }                                      ;
; CLOCK3_50                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK3_50 }                                      ;
; CLOCK_50                                       ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK_50 }                                       ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 55.555 ; 18.0 MHz  ; 0.000 ; 27.777 ; 50.00      ; 25        ; 9           ;       ;        ;           ;            ; false    ; CLOCK_50 ; p1|altpll_component|auto_generated|pll1|inclk[0] ; { p1|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 217.11 MHz ; 217.11 MHz      ; CLOCK_50                                       ;      ;
; 300.39 MHz ; 300.39 MHz      ; p1|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 15.394 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 52.226 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.403 ; 0.000         ;
; CLOCK_50                                       ; 0.407 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                  ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -2.592 ; -36.288       ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                  ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 3.728 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.645  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 27.489 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                           ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 15.394 ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.403     ; 3.201      ;
; 15.405 ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.403     ; 3.190      ;
; 15.492 ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.403     ; 3.103      ;
; 15.601 ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.403     ; 2.994      ;
; 15.700 ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.403     ; 2.895      ;
; 15.719 ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.403     ; 2.876      ;
; 15.853 ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.403     ; 2.742      ;
; 15.865 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.052      ;
; 15.865 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.052      ;
; 15.865 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.052      ;
; 15.865 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.052      ;
; 15.865 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.052      ;
; 15.865 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.052      ;
; 15.865 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.052      ;
; 15.865 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.052      ;
; 15.865 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.052      ;
; 15.865 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 4.052      ;
; 15.872 ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.403     ; 2.723      ;
; 15.988 ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.403     ; 2.607      ;
; 15.993 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.924      ;
; 15.993 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.924      ;
; 15.993 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.924      ;
; 15.993 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.924      ;
; 15.993 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.924      ;
; 15.993 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.924      ;
; 15.993 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.924      ;
; 15.993 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.924      ;
; 15.993 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.924      ;
; 15.993 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.924      ;
; 16.003 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.914      ;
; 16.003 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.914      ;
; 16.003 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.914      ;
; 16.003 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.914      ;
; 16.003 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.914      ;
; 16.003 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.914      ;
; 16.003 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.914      ;
; 16.003 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.914      ;
; 16.003 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.914      ;
; 16.003 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.914      ;
; 16.049 ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.403     ; 2.546      ;
; 16.110 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.807      ;
; 16.110 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.807      ;
; 16.110 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.807      ;
; 16.110 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.807      ;
; 16.110 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.807      ;
; 16.110 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.807      ;
; 16.110 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.807      ;
; 16.110 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.807      ;
; 16.110 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.807      ;
; 16.110 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.807      ;
; 16.202 ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.403     ; 2.393      ;
; 16.215 ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.403     ; 2.380      ;
; 16.271 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.646      ;
; 16.271 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.646      ;
; 16.271 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.646      ;
; 16.271 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.646      ;
; 16.271 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.646      ;
; 16.271 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.646      ;
; 16.271 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.646      ;
; 16.271 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.646      ;
; 16.271 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.646      ;
; 16.271 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.646      ;
; 16.285 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.632      ;
; 16.285 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.632      ;
; 16.285 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.632      ;
; 16.285 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.632      ;
; 16.285 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.632      ;
; 16.285 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.632      ;
; 16.285 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.632      ;
; 16.285 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.632      ;
; 16.285 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.632      ;
; 16.285 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.081     ; 3.632      ;
; 16.334 ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.403     ; 2.261      ;
; 16.369 ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.403     ; 2.226      ;
; 16.417 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[9]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.501      ;
; 16.417 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[8]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.501      ;
; 16.417 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[7]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.501      ;
; 16.417 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[6]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.501      ;
; 16.417 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[5]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.501      ;
; 16.417 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[4]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.501      ;
; 16.417 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[3]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.501      ;
; 16.417 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[1]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.501      ;
; 16.417 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[2]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.501      ;
; 16.440 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.476      ;
; 16.440 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.476      ;
; 16.440 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.476      ;
; 16.440 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.476      ;
; 16.440 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.476      ;
; 16.440 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.476      ;
; 16.440 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.476      ;
; 16.440 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.476      ;
; 16.440 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.476      ;
; 16.440 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.476      ;
; 16.451 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.465      ;
; 16.451 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.465      ;
; 16.451 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.465      ;
; 16.451 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.465      ;
; 16.451 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.465      ;
; 16.451 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.465      ;
; 16.451 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.465      ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+--------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 52.226 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.247      ;
; 52.258 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.215      ;
; 52.258 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.215      ;
; 52.258 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.215      ;
; 52.258 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.215      ;
; 52.258 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.215      ;
; 52.258 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.215      ;
; 52.258 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.215      ;
; 52.258 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.215      ;
; 52.258 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.215      ;
; 52.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.208      ;
; 52.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.208      ;
; 52.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.208      ;
; 52.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.208      ;
; 52.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.208      ;
; 52.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.208      ;
; 52.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.208      ;
; 52.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.208      ;
; 52.303 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.170      ;
; 52.319 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.154      ;
; 52.390 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.083      ;
; 52.423 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.050      ;
; 52.423 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.050      ;
; 52.423 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.050      ;
; 52.423 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.050      ;
; 52.423 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.050      ;
; 52.423 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.050      ;
; 52.423 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 3.050      ;
; 52.514 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.959      ;
; 52.566 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.907      ;
; 52.569 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.904      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.901      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.901      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.901      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.901      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.901      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.901      ;
; 52.572 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.901      ;
; 52.583 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.890      ;
; 52.613 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.860      ;
; 52.690 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.783      ;
; 52.697 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.776      ;
; 52.703 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.770      ;
; 52.713 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.760      ;
; 52.797 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.676      ;
; 52.802 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.671      ;
; 52.850 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.623      ;
; 52.897 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.576      ;
; 52.897 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.576      ;
; 52.897 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.576      ;
; 52.897 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.576      ;
; 52.897 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.576      ;
; 52.897 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.576      ;
; 52.919 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.554      ;
; 52.965 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.508      ;
; 53.003 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.470      ;
; 53.003 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.470      ;
; 53.003 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.470      ;
; 53.003 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.470      ;
; 53.003 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.470      ;
; 53.003 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.470      ;
; 53.003 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.470      ;
; 53.107 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.366      ;
; 53.121 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.352      ;
; 53.121 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.352      ;
; 53.121 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.352      ;
; 53.121 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.352      ;
; 53.121 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.352      ;
; 53.221 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.252      ;
; 53.432 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.041      ;
; 53.445 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 2.028      ;
; 53.538 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.935      ;
; 53.548 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.925      ;
; 53.617 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.856      ;
; 53.617 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.856      ;
; 53.617 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.856      ;
; 53.617 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.856      ;
; 53.617 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.856      ;
; 53.617 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.856      ;
; 53.617 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.856      ;
; 53.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.849      ;
; 53.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.849      ;
; 53.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.849      ;
; 53.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.849      ;
; 53.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.849      ;
; 53.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.849      ;
; 53.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.849      ;
; 53.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.849      ;
; 53.633 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.840      ;
; 53.656 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.817      ;
; 53.818 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.655      ;
; 54.279 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.194      ;
; 54.293 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.180      ;
; 54.303 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.170      ;
; 54.304 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.169      ;
; 54.311 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.162      ;
; 54.317 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.156      ;
; 54.323 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 1.150      ;
; 54.642 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 0.831      ;
; 54.642 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.080     ; 0.831      ;
+--------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.403 ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.674      ;
; 0.450 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.716      ;
; 0.450 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.716      ;
; 0.670 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.936      ;
; 0.671 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.937      ;
; 0.675 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.941      ;
; 0.712 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.978      ;
; 0.716 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.982      ;
; 0.729 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.995      ;
; 0.735 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.001      ;
; 1.279 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.545      ;
; 1.365 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.631      ;
; 1.377 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.643      ;
; 1.377 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.643      ;
; 1.377 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.643      ;
; 1.377 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.643      ;
; 1.377 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.643      ;
; 1.377 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.643      ;
; 1.377 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.643      ;
; 1.377 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.643      ;
; 1.377 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.643      ;
; 1.389 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.655      ;
; 1.389 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.655      ;
; 1.389 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.655      ;
; 1.389 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.655      ;
; 1.389 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.655      ;
; 1.389 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.655      ;
; 1.389 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.655      ;
; 1.389 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.655      ;
; 1.389 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.655      ;
; 1.427 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.693      ;
; 1.495 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.761      ;
; 1.561 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.827      ;
; 1.562 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.828      ;
; 1.584 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.850      ;
; 1.593 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.859      ;
; 1.723 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.989      ;
; 1.763 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.029      ;
; 1.765 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.031      ;
; 1.801 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.067      ;
; 1.806 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.072      ;
; 1.837 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.103      ;
; 1.885 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.151      ;
; 1.890 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.156      ;
; 1.931 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.197      ;
; 1.931 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.197      ;
; 1.931 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.197      ;
; 1.931 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.197      ;
; 1.931 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.197      ;
; 1.931 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.197      ;
; 1.931 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.197      ;
; 1.948 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.214      ;
; 1.962 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.228      ;
; 2.024 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.290      ;
; 2.061 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.327      ;
; 2.061 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.327      ;
; 2.061 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.327      ;
; 2.061 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.327      ;
; 2.061 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.327      ;
; 2.061 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.327      ;
; 2.061 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.327      ;
; 2.061 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.327      ;
; 2.079 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.345      ;
; 2.105 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.371      ;
; 2.116 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.382      ;
; 2.119 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.385      ;
; 2.128 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.394      ;
; 2.133 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.399      ;
; 2.134 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.400      ;
; 2.139 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.405      ;
; 2.141 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.407      ;
; 2.145 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.411      ;
; 2.157 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.423      ;
; 2.159 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.425      ;
; 2.159 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.425      ;
; 2.159 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.425      ;
; 2.159 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.425      ;
; 2.159 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.425      ;
; 2.196 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.462      ;
; 2.223 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.489      ;
; 2.240 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.506      ;
; 2.245 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.511      ;
; 2.256 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.522      ;
; 2.262 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.528      ;
; 2.263 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.529      ;
; 2.264 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.530      ;
; 2.282 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.548      ;
; 2.300 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.566      ;
; 2.317 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.583      ;
; 2.326 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.592      ;
; 2.344 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.610      ;
; 2.430 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.696      ;
; 2.447 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.713      ;
; 2.448 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.714      ;
; 2.465 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.731      ;
; 2.514 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.780      ;
; 2.514 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.780      ;
+-------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.407 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.674      ;
; 0.423 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.669      ;
; 0.427 ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.694      ;
; 0.634 ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.901      ;
; 0.641 ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.645 ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.913      ;
; 0.648 ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.655 ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.660 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.951 ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.218      ;
; 0.958 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.225      ;
; 0.959 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.960 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.962 ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.229      ;
; 0.964 ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.231      ;
; 0.968 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.235      ;
; 0.969 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.969 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.969 ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.235      ;
; 0.969 ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.970 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.970 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.973 ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.978 ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.245      ;
; 0.979 ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.980 ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.984 ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.987 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.992 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993 ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993 ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 1.072 ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.339      ;
; 1.077 ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.344      ;
; 1.080 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.346      ;
; 1.081 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.085 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                          ;
+--------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -2.592 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -3.295     ; 1.465      ;
; -2.592 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -3.295     ; 1.465      ;
; -2.592 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -3.295     ; 1.465      ;
; -2.592 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -3.295     ; 1.465      ;
; -2.592 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -3.295     ; 1.465      ;
; -2.592 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -3.295     ; 1.465      ;
; -2.592 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -3.295     ; 1.465      ;
; -2.592 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -3.295     ; 1.465      ;
; -2.592 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -3.295     ; 1.465      ;
; -2.592 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -3.295     ; 1.465      ;
; -2.592 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -3.295     ; 1.465      ;
; -2.592 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -3.295     ; 1.465      ;
; -2.592 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -3.295     ; 1.465      ;
; -2.592 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -3.295     ; 1.465      ;
+--------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                          ;
+-------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 3.728 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.696     ; 1.313      ;
; 3.728 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.696     ; 1.313      ;
; 3.728 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.696     ; 1.313      ;
; 3.728 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.696     ; 1.313      ;
; 3.728 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.696     ; 1.313      ;
; 3.728 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.696     ; 1.313      ;
; 3.728 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.696     ; 1.313      ;
; 3.728 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.696     ; 1.313      ;
; 3.728 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.696     ; 1.313      ;
; 3.728 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.696     ; 1.313      ;
; 3.728 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.696     ; 1.313      ;
; 3.728 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.696     ; 1.313      ;
; 3.728 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.696     ; 1.313      ;
; 3.728 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.696     ; 1.313      ;
+-------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                       ;
+-------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.645 ; 9.833        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                           ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.680 ; 9.868        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]                         ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]                        ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]                        ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]                        ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]                        ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]                        ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]                        ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]                         ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]                         ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]                         ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]                         ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]                         ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]                         ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]                         ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]                         ;
; 9.682 ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]                         ;
; 9.798 ; 9.798        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CTRL_CLK|clk                                     ;
; 9.819 ; 9.819        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.820 ; 9.820        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.820 ; 9.820        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.833 ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[0]|clk                                   ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[10]|clk                                  ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[11]|clk                                  ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[12]|clk                                  ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[13]|clk                                  ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[14]|clk                                  ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[15]|clk                                  ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[1]|clk                                   ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[2]|clk                                   ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[3]|clk                                   ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[4]|clk                                   ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[5]|clk                                   ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[6]|clk                                   ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[7]|clk                                   ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[8]|clk                                   ;
; 9.835 ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[9]|clk                                   ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]                         ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]                        ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]                        ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]                        ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]                        ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]                        ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]                        ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]                         ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]                         ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]                         ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]                         ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]                         ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]                         ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]                         ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]                         ;
; 9.909 ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]                         ;
; 9.911 ; 10.131       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.911 ; 10.131       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
+-------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK2_50'                                  ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK3_50'                                  ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 27.489 ; 27.709       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[0]                                          ;
; 27.489 ; 27.709       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[1]                                          ;
; 27.489 ; 27.709       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[2]                                          ;
; 27.489 ; 27.709       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X                                             ;
; 27.489 ; 27.709       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0]                                      ;
; 27.489 ; 27.709       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1]                                      ;
; 27.489 ; 27.709       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2]                                      ;
; 27.489 ; 27.709       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3]                                      ;
; 27.489 ; 27.709       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4]                                      ;
; 27.489 ; 27.709       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5]                                      ;
; 27.489 ; 27.709       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6]                                      ;
; 27.489 ; 27.709       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7]                                      ;
; 27.489 ; 27.709       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8]                                      ;
; 27.489 ; 27.709       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK                                            ;
; 27.658 ; 27.846       ; 0.188          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[0]                                          ;
; 27.658 ; 27.846       ; 0.188          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[1]                                          ;
; 27.658 ; 27.846       ; 0.188          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[2]                                          ;
; 27.658 ; 27.846       ; 0.188          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X                                             ;
; 27.658 ; 27.846       ; 0.188          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0]                                      ;
; 27.658 ; 27.846       ; 0.188          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1]                                      ;
; 27.658 ; 27.846       ; 0.188          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2]                                      ;
; 27.658 ; 27.846       ; 0.188          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3]                                      ;
; 27.658 ; 27.846       ; 0.188          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4]                                      ;
; 27.658 ; 27.846       ; 0.188          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5]                                      ;
; 27.658 ; 27.846       ; 0.188          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6]                                      ;
; 27.658 ; 27.846       ; 0.188          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7]                                      ;
; 27.658 ; 27.846       ; 0.188          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8]                                      ;
; 27.658 ; 27.846       ; 0.188          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK                                            ;
; 27.744 ; 27.744       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[0]|clk                                                    ;
; 27.744 ; 27.744       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[1]|clk                                                    ;
; 27.744 ; 27.744       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[2]|clk                                                    ;
; 27.744 ; 27.744       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                                                ;
; 27.744 ; 27.744       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                                                ;
; 27.744 ; 27.744       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                                                ;
; 27.744 ; 27.744       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                                                ;
; 27.744 ; 27.744       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                                                ;
; 27.744 ; 27.744       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                                                ;
; 27.744 ; 27.744       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                                                ;
; 27.744 ; 27.744       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                                                ;
; 27.744 ; 27.744       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                                                ;
; 27.744 ; 27.744       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X|clk                                                       ;
; 27.744 ; 27.744       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|oAUD_BCK|clk                                                      ;
; 27.746 ; 27.746       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 27.746 ; 27.746       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 27.809 ; 27.809       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 27.809 ; 27.809       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 27.810 ; 27.810       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[0]|clk                                                    ;
; 27.810 ; 27.810       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[1]|clk                                                    ;
; 27.810 ; 27.810       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[2]|clk                                                    ;
; 27.810 ; 27.810       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                                                ;
; 27.810 ; 27.810       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                                                ;
; 27.810 ; 27.810       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                                                ;
; 27.810 ; 27.810       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                                                ;
; 27.810 ; 27.810       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                                                ;
; 27.810 ; 27.810       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                                                ;
; 27.810 ; 27.810       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                                                ;
; 27.810 ; 27.810       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                                                ;
; 27.810 ; 27.810       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                                                ;
; 27.810 ; 27.810       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X|clk                                                       ;
; 27.810 ; 27.810       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|oAUD_BCK|clk                                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[0]                                          ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[1]                                          ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[2]                                          ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X                                             ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK                                            ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; I2C_SCLK    ; CLOCK_50   ; 7.925 ; 7.735 ; Rise       ; CLOCK_50                                       ;
; AUD_ADCLRCK ; CLOCK_50   ; 6.968 ; 6.874 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_BCLK    ; CLOCK_50   ; 7.749 ; 7.749 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_DACLRCK ; CLOCK_50   ; 6.618 ; 6.530 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ; 2.807 ;       ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ;       ; 2.690 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; I2C_SCLK    ; CLOCK_50   ; 7.652 ; 7.466 ; Rise       ; CLOCK_50                                       ;
; AUD_ADCLRCK ; CLOCK_50   ; 6.248 ; 6.154 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_BCLK    ; CLOCK_50   ; 6.998 ; 6.994 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_DACLRCK ; CLOCK_50   ; 5.912 ; 5.823 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ; 2.264 ;       ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ;       ; 2.147 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                    ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 239.23 MHz ; 239.23 MHz      ; CLOCK_50                                       ;      ;
; 332.01 MHz ; 332.01 MHz      ; p1|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 15.820 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 52.543 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.353 ; 0.000         ;
; CLOCK_50                                       ; 0.365 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                   ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -2.026 ; -28.364       ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                   ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 3.281 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.636  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 27.489 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                            ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 15.820 ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.232     ; 2.947      ;
; 15.829 ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.232     ; 2.938      ;
; 15.899 ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.232     ; 2.868      ;
; 16.013 ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.232     ; 2.754      ;
; 16.103 ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.232     ; 2.664      ;
; 16.114 ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.232     ; 2.653      ;
; 16.228 ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.232     ; 2.539      ;
; 16.242 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.684      ;
; 16.242 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.684      ;
; 16.242 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.684      ;
; 16.242 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.684      ;
; 16.242 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.684      ;
; 16.242 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.684      ;
; 16.242 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.684      ;
; 16.242 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.684      ;
; 16.242 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.684      ;
; 16.242 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.684      ;
; 16.259 ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.232     ; 2.508      ;
; 16.349 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.577      ;
; 16.349 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.577      ;
; 16.349 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.577      ;
; 16.349 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.577      ;
; 16.349 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.577      ;
; 16.349 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.577      ;
; 16.349 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.577      ;
; 16.349 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.577      ;
; 16.349 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.577      ;
; 16.349 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.577      ;
; 16.361 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.565      ;
; 16.361 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.565      ;
; 16.361 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.565      ;
; 16.361 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.565      ;
; 16.361 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.565      ;
; 16.361 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.565      ;
; 16.361 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.565      ;
; 16.361 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.565      ;
; 16.361 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.565      ;
; 16.361 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.565      ;
; 16.382 ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.232     ; 2.385      ;
; 16.401 ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.232     ; 2.366      ;
; 16.450 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.476      ;
; 16.450 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.476      ;
; 16.450 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.476      ;
; 16.450 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.476      ;
; 16.450 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.476      ;
; 16.450 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.476      ;
; 16.450 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.476      ;
; 16.450 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.476      ;
; 16.450 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.476      ;
; 16.450 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.476      ;
; 16.549 ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.232     ; 2.218      ;
; 16.573 ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.232     ; 2.194      ;
; 16.596 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.330      ;
; 16.596 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.330      ;
; 16.596 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.330      ;
; 16.596 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.330      ;
; 16.596 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.330      ;
; 16.596 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.330      ;
; 16.596 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.330      ;
; 16.596 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.330      ;
; 16.596 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.330      ;
; 16.596 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.330      ;
; 16.623 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.303      ;
; 16.623 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.303      ;
; 16.623 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.303      ;
; 16.623 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.303      ;
; 16.623 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.303      ;
; 16.623 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.303      ;
; 16.623 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.303      ;
; 16.623 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.303      ;
; 16.623 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.303      ;
; 16.623 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.303      ;
; 16.668 ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.232     ; 2.099      ;
; 16.754 ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.232     ; 2.013      ;
; 16.757 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.169      ;
; 16.757 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.169      ;
; 16.757 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.169      ;
; 16.757 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.169      ;
; 16.757 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.169      ;
; 16.757 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.169      ;
; 16.757 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.169      ;
; 16.757 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.169      ;
; 16.757 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.169      ;
; 16.757 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.169      ;
; 16.765 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[9]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.162      ;
; 16.765 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[8]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.162      ;
; 16.765 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[7]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.162      ;
; 16.765 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[6]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.162      ;
; 16.765 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[5]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.162      ;
; 16.765 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[4]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.162      ;
; 16.765 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[3]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.162      ;
; 16.765 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[1]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.162      ;
; 16.765 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[2]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 3.162      ;
; 16.769 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.157      ;
; 16.769 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.157      ;
; 16.769 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.157      ;
; 16.769 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.157      ;
; 16.769 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.157      ;
; 16.769 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.157      ;
; 16.769 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.157      ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+--------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 52.543 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.938      ;
; 52.543 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.938      ;
; 52.543 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.938      ;
; 52.543 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.938      ;
; 52.543 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.938      ;
; 52.543 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.938      ;
; 52.543 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.938      ;
; 52.543 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.938      ;
; 52.543 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.938      ;
; 52.548 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.933      ;
; 52.548 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.933      ;
; 52.548 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.933      ;
; 52.548 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.933      ;
; 52.548 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.933      ;
; 52.548 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.933      ;
; 52.548 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.933      ;
; 52.548 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.933      ;
; 52.548 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.933      ;
; 52.583 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.898      ;
; 52.633 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.848      ;
; 52.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.789      ;
; 52.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.789      ;
; 52.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.789      ;
; 52.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.789      ;
; 52.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.789      ;
; 52.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.789      ;
; 52.692 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.789      ;
; 52.696 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.785      ;
; 52.805 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.676      ;
; 52.816 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.665      ;
; 52.824 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.657      ;
; 52.824 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.657      ;
; 52.824 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.657      ;
; 52.824 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.657      ;
; 52.824 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.657      ;
; 52.824 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.657      ;
; 52.824 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.657      ;
; 52.824 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.657      ;
; 52.866 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.615      ;
; 52.890 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.591      ;
; 52.929 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.552      ;
; 52.936 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.545      ;
; 52.968 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.513      ;
; 52.979 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.502      ;
; 53.037 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.444      ;
; 53.043 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.438      ;
; 53.111 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.370      ;
; 53.131 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.350      ;
; 53.131 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.350      ;
; 53.131 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.350      ;
; 53.131 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.350      ;
; 53.131 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.350      ;
; 53.131 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.350      ;
; 53.172 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.309      ;
; 53.181 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.300      ;
; 53.220 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.261      ;
; 53.220 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.261      ;
; 53.220 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.261      ;
; 53.220 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.261      ;
; 53.220 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.261      ;
; 53.220 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.261      ;
; 53.220 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.261      ;
; 53.311 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.170      ;
; 53.330 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.151      ;
; 53.330 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.151      ;
; 53.330 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.151      ;
; 53.330 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.151      ;
; 53.330 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.151      ;
; 53.428 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 2.053      ;
; 53.618 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.863      ;
; 53.655 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.826      ;
; 53.707 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.774      ;
; 53.719 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.762      ;
; 53.790 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.691      ;
; 53.790 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.691      ;
; 53.790 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.691      ;
; 53.790 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.691      ;
; 53.790 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.691      ;
; 53.790 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.691      ;
; 53.790 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.691      ;
; 53.795 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.686      ;
; 53.795 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.686      ;
; 53.795 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.686      ;
; 53.795 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.686      ;
; 53.795 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.686      ;
; 53.795 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.686      ;
; 53.795 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.686      ;
; 53.795 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.686      ;
; 53.817 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.664      ;
; 53.818 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.663      ;
; 53.958 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.523      ;
; 54.408 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.073      ;
; 54.415 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.066      ;
; 54.428 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.053      ;
; 54.429 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.052      ;
; 54.431 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.050      ;
; 54.442 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.039      ;
; 54.447 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 1.034      ;
; 54.726 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 0.755      ;
; 54.727 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.073     ; 0.754      ;
+--------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+-------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.353 ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.608      ;
; 0.405 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.649      ;
; 0.406 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.650      ;
; 0.612 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.856      ;
; 0.612 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.856      ;
; 0.617 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.861      ;
; 0.643 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.887      ;
; 0.648 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.892      ;
; 0.668 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.912      ;
; 0.670 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.914      ;
; 1.161 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.405      ;
; 1.235 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.479      ;
; 1.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.509      ;
; 1.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.509      ;
; 1.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.509      ;
; 1.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.509      ;
; 1.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.509      ;
; 1.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.509      ;
; 1.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.509      ;
; 1.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.509      ;
; 1.265 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.509      ;
; 1.281 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.525      ;
; 1.281 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.525      ;
; 1.281 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.525      ;
; 1.281 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.525      ;
; 1.281 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.525      ;
; 1.281 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.525      ;
; 1.281 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.525      ;
; 1.281 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.525      ;
; 1.281 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.525      ;
; 1.298 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.542      ;
; 1.356 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.600      ;
; 1.425 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.669      ;
; 1.433 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.677      ;
; 1.442 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.686      ;
; 1.457 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.701      ;
; 1.575 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.819      ;
; 1.614 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.858      ;
; 1.616 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.860      ;
; 1.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.868      ;
; 1.634 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.878      ;
; 1.695 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.939      ;
; 1.707 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.951      ;
; 1.745 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.989      ;
; 1.756 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.000      ;
; 1.777 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.021      ;
; 1.777 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.021      ;
; 1.777 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.021      ;
; 1.777 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.021      ;
; 1.777 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.021      ;
; 1.777 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.021      ;
; 1.777 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.021      ;
; 1.802 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.046      ;
; 1.860 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.104      ;
; 1.873 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.117      ;
; 1.894 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.138      ;
; 1.898 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.142      ;
; 1.898 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.142      ;
; 1.898 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.142      ;
; 1.898 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.142      ;
; 1.898 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.142      ;
; 1.898 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.142      ;
; 1.898 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.142      ;
; 1.900 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.144      ;
; 1.927 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.171      ;
; 1.929 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.173      ;
; 1.933 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.177      ;
; 1.939 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.183      ;
; 1.944 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.188      ;
; 1.952 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.196      ;
; 1.955 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.199      ;
; 1.960 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.204      ;
; 1.966 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.210      ;
; 1.984 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.228      ;
; 1.984 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.228      ;
; 1.984 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.228      ;
; 1.984 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.228      ;
; 1.984 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.228      ;
; 1.997 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.241      ;
; 1.997 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.241      ;
; 2.019 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.263      ;
; 2.039 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.283      ;
; 2.041 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.285      ;
; 2.044 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.288      ;
; 2.047 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.291      ;
; 2.058 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.302      ;
; 2.067 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.311      ;
; 2.067 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.311      ;
; 2.089 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.333      ;
; 2.109 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.353      ;
; 2.125 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.369      ;
; 2.179 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.423      ;
; 2.201 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.445      ;
; 2.220 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.464      ;
; 2.231 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.475      ;
; 2.298 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.542      ;
; 2.298 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.542      ;
+-------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.365 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.608      ;
; 0.372 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.597      ;
; 0.386 ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.630      ;
; 0.581 ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.824      ;
; 0.585 ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.829      ;
; 0.586 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.831      ;
; 0.587 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.831      ;
; 0.587 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.831      ;
; 0.588 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.589 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.834      ;
; 0.591 ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.592 ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.836      ;
; 0.599 ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.603 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.607 ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.850      ;
; 0.608 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.851      ;
; 0.868 ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.111      ;
; 0.871 ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.114      ;
; 0.873 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.117      ;
; 0.873 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.117      ;
; 0.873 ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.874 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.118      ;
; 0.874 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.875 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.875 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.876 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.877 ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.121      ;
; 0.879 ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.122      ;
; 0.880 ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.124      ;
; 0.880 ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.882 ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.125      ;
; 0.884 ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.884 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.128      ;
; 0.885 ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.886 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.887 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.889 ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.135      ;
; 0.891 ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.135      ;
; 0.891 ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.900 ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.143      ;
; 0.902 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.146      ;
; 0.903 ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.967 ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.210      ;
; 0.972 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.216      ;
; 0.973 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.217      ;
; 0.973 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.216      ;
; 0.974 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.974 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.218      ;
; 0.975 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.978 ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.221      ;
; 0.981 ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.224      ;
; 0.983 ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+--------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -2.026 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -2.880     ; 1.315      ;
; -2.026 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -2.880     ; 1.315      ;
; -2.026 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -2.880     ; 1.315      ;
; -2.026 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -2.880     ; 1.315      ;
; -2.026 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -2.880     ; 1.315      ;
; -2.026 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -2.880     ; 1.315      ;
; -2.026 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -2.880     ; 1.315      ;
; -2.026 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -2.880     ; 1.315      ;
; -2.026 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -2.880     ; 1.315      ;
; -2.026 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -2.880     ; 1.315      ;
; -2.026 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -2.880     ; 1.315      ;
; -2.026 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -2.880     ; 1.315      ;
; -2.026 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -2.880     ; 1.315      ;
; -2.026 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -2.880     ; 1.315      ;
+--------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+-------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 3.281 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.349     ; 1.198      ;
; 3.281 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.349     ; 1.198      ;
; 3.281 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.349     ; 1.198      ;
; 3.281 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.349     ; 1.198      ;
; 3.281 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.349     ; 1.198      ;
; 3.281 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.349     ; 1.198      ;
; 3.281 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.349     ; 1.198      ;
; 3.281 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.349     ; 1.198      ;
; 3.281 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.349     ; 1.198      ;
; 3.281 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.349     ; 1.198      ;
; 3.281 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.349     ; 1.198      ;
; 3.281 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.349     ; 1.198      ;
; 3.281 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.349     ; 1.198      ;
; 3.281 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -2.349     ; 1.198      ;
+-------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                        ;
+-------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.636 ; 9.822        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                           ;
; 9.688 ; 9.874        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.688 ; 9.874        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.688 ; 9.874        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.688 ; 9.874        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.688 ; 9.874        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.688 ; 9.874        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.688 ; 9.874        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.688 ; 9.874        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.688 ; 9.874        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.688 ; 9.874        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]                         ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]                        ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]                        ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]                        ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]                        ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]                        ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]                        ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]                         ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]                         ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]                         ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]                         ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]                         ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]                         ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]                         ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]                         ;
; 9.690 ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]                         ;
; 9.783 ; 9.783        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CTRL_CLK|clk                                     ;
; 9.799 ; 9.799        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.799 ; 9.799        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.828 ; 9.828        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.834 ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.834 ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 9.836 ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.836 ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.836 ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.836 ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.836 ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.836 ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.836 ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.836 ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.836 ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.836 ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.836 ; 9.836        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[0]|clk                                   ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[10]|clk                                  ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[11]|clk                                  ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[12]|clk                                  ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[13]|clk                                  ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[14]|clk                                  ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[15]|clk                                  ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[1]|clk                                   ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[2]|clk                                   ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[3]|clk                                   ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[4]|clk                                   ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[5]|clk                                   ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[6]|clk                                   ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[7]|clk                                   ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[8]|clk                                   ;
; 9.838 ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[9]|clk                                   ;
; 9.843 ; 9.843        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]                         ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]                        ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]                        ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]                        ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]                        ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]                        ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]                        ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]                         ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]                         ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]                         ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]                         ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]                         ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]                         ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]                         ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]                         ;
; 9.904 ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]                         ;
; 9.905 ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.905 ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
+-------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 27.489 ; 27.707       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[0]                                          ;
; 27.489 ; 27.707       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[1]                                          ;
; 27.489 ; 27.707       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[2]                                          ;
; 27.489 ; 27.707       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X                                             ;
; 27.489 ; 27.707       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0]                                      ;
; 27.489 ; 27.707       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1]                                      ;
; 27.489 ; 27.707       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2]                                      ;
; 27.489 ; 27.707       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3]                                      ;
; 27.489 ; 27.707       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4]                                      ;
; 27.489 ; 27.707       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5]                                      ;
; 27.489 ; 27.707       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6]                                      ;
; 27.489 ; 27.707       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7]                                      ;
; 27.489 ; 27.707       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8]                                      ;
; 27.489 ; 27.707       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK                                            ;
; 27.658 ; 27.844       ; 0.186          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[0]                                          ;
; 27.658 ; 27.844       ; 0.186          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[1]                                          ;
; 27.658 ; 27.844       ; 0.186          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[2]                                          ;
; 27.658 ; 27.844       ; 0.186          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X                                             ;
; 27.658 ; 27.844       ; 0.186          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0]                                      ;
; 27.658 ; 27.844       ; 0.186          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1]                                      ;
; 27.658 ; 27.844       ; 0.186          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2]                                      ;
; 27.658 ; 27.844       ; 0.186          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3]                                      ;
; 27.658 ; 27.844       ; 0.186          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4]                                      ;
; 27.658 ; 27.844       ; 0.186          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5]                                      ;
; 27.658 ; 27.844       ; 0.186          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6]                                      ;
; 27.658 ; 27.844       ; 0.186          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7]                                      ;
; 27.658 ; 27.844       ; 0.186          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8]                                      ;
; 27.658 ; 27.844       ; 0.186          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK                                            ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[0]|clk                                                    ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[1]|clk                                                    ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[2]|clk                                                    ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                                                ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                                                ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                                                ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                                                ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                                                ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                                                ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                                                ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                                                ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                                                ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X|clk                                                       ;
; 27.747 ; 27.747       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|oAUD_BCK|clk                                                      ;
; 27.750 ; 27.750       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 27.750 ; 27.750       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 27.804 ; 27.804       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 27.804 ; 27.804       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[0]|clk                                                    ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[1]|clk                                                    ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[2]|clk                                                    ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                                                ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                                                ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                                                ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                                                ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                                                ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                                                ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                                                ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                                                ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                                                ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X|clk                                                       ;
; 27.806 ; 27.806       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|oAUD_BCK|clk                                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[0]                                          ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[1]                                          ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[2]                                          ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X                                             ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8]                                      ;
; 53.270 ; 55.555       ; 2.285          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK                                            ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; I2C_SCLK    ; CLOCK_50   ; 7.287 ; 7.004 ; Rise       ; CLOCK_50                                       ;
; AUD_ADCLRCK ; CLOCK_50   ; 6.497 ; 6.198 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_BCLK    ; CLOCK_50   ; 7.244 ; 6.981 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_DACLRCK ; CLOCK_50   ; 6.171 ; 5.887 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ; 2.573 ;       ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ;       ; 2.430 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; I2C_SCLK    ; CLOCK_50   ; 7.020 ; 6.745 ; Rise       ; CLOCK_50                                       ;
; AUD_ADCLRCK ; CLOCK_50   ; 5.835 ; 5.543 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_BCLK    ; CLOCK_50   ; 6.552 ; 6.295 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_DACLRCK ; CLOCK_50   ; 5.521 ; 5.244 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ; 2.077 ;       ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ;       ; 1.935 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 17.634 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 53.943 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.182 ; 0.000         ;
; CLOCK_50                                       ; 0.188 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                   ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.378 ; -5.292        ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                   ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 1.934 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.265  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 27.558 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                            ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 17.634 ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.807     ; 1.546      ;
; 17.639 ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.807     ; 1.541      ;
; 17.648 ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.807     ; 1.532      ;
; 17.736 ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.807     ; 1.444      ;
; 17.761 ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.807     ; 1.419      ;
; 17.774 ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.807     ; 1.406      ;
; 17.809 ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.807     ; 1.371      ;
; 17.839 ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.807     ; 1.341      ;
; 17.890 ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.807     ; 1.290      ;
; 17.906 ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.807     ; 1.274      ;
; 17.977 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.969      ;
; 17.977 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.969      ;
; 17.977 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.969      ;
; 17.977 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.969      ;
; 17.977 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.969      ;
; 17.977 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.969      ;
; 17.977 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.969      ;
; 17.977 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.969      ;
; 17.977 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.969      ;
; 17.977 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.969      ;
; 17.995 ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.807     ; 1.185      ;
; 17.996 ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.807     ; 1.184      ;
; 18.040 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.906      ;
; 18.040 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.906      ;
; 18.040 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.906      ;
; 18.040 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.906      ;
; 18.040 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.906      ;
; 18.040 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.906      ;
; 18.040 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.906      ;
; 18.040 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.906      ;
; 18.040 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.906      ;
; 18.040 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.906      ;
; 18.043 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.903      ;
; 18.043 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.903      ;
; 18.043 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.903      ;
; 18.043 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.903      ;
; 18.043 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.903      ;
; 18.043 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.903      ;
; 18.043 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.903      ;
; 18.043 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.903      ;
; 18.043 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.903      ;
; 18.043 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.903      ;
; 18.047 ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.807     ; 1.133      ;
; 18.050 ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.807     ; 1.130      ;
; 18.105 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.841      ;
; 18.105 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.841      ;
; 18.105 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.841      ;
; 18.105 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.841      ;
; 18.105 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.841      ;
; 18.105 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.841      ;
; 18.105 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.841      ;
; 18.105 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.841      ;
; 18.105 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.841      ;
; 18.105 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.841      ;
; 18.177 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.769      ;
; 18.177 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.769      ;
; 18.177 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.769      ;
; 18.177 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.769      ;
; 18.177 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.769      ;
; 18.177 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.769      ;
; 18.177 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.769      ;
; 18.177 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.769      ;
; 18.177 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.769      ;
; 18.177 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.769      ;
; 18.214 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.214 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.214 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.214 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.214 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.214 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.214 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.214 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.214 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[14]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.214 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[13]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.228 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[9]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.718      ;
; 18.228 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[8]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.718      ;
; 18.228 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[7]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.718      ;
; 18.228 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[6]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.718      ;
; 18.228 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[5]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.718      ;
; 18.228 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[4]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.718      ;
; 18.228 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[3]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.718      ;
; 18.228 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[1]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.718      ;
; 18.228 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[2]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.718      ;
; 18.291 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[9]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.655      ;
; 18.291 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[8]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.655      ;
; 18.291 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[7]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.655      ;
; 18.291 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[6]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.655      ;
; 18.291 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[5]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.655      ;
; 18.291 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[4]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.655      ;
; 18.291 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[3]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.655      ;
; 18.291 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[1]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.655      ;
; 18.291 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[2]         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.041     ; 1.655      ;
; 18.294 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[16]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.651      ;
; 18.294 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[18]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.651      ;
; 18.294 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[17]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.651      ;
; 18.294 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[19]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.651      ;
; 18.294 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[11]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.651      ;
; 18.294 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[10]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.651      ;
; 18.294 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[15]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.651      ;
; 18.294 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[12]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.651      ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+--------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 53.943 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.558      ;
; 53.992 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.509      ;
; 53.997 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.504      ;
; 54.013 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.488      ;
; 54.013 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.488      ;
; 54.013 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.488      ;
; 54.013 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.488      ;
; 54.013 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.488      ;
; 54.013 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.488      ;
; 54.013 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.488      ;
; 54.013 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.488      ;
; 54.013 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.488      ;
; 54.017 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.484      ;
; 54.017 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.484      ;
; 54.017 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.484      ;
; 54.017 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.484      ;
; 54.017 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.484      ;
; 54.017 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.484      ;
; 54.017 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.484      ;
; 54.023 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.478      ;
; 54.029 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.472      ;
; 54.083 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.418      ;
; 54.090 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.411      ;
; 54.090 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.411      ;
; 54.090 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.411      ;
; 54.090 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.411      ;
; 54.090 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.411      ;
; 54.090 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.411      ;
; 54.090 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.411      ;
; 54.092 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.409      ;
; 54.129 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.372      ;
; 54.132 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.369      ;
; 54.145 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.356      ;
; 54.146 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.355      ;
; 54.156 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.345      ;
; 54.160 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.341      ;
; 54.160 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.341      ;
; 54.160 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.341      ;
; 54.160 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.341      ;
; 54.160 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.341      ;
; 54.161 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.340      ;
; 54.194 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.307      ;
; 54.226 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.275      ;
; 54.233 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.268      ;
; 54.234 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.267      ;
; 54.237 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.264      ;
; 54.254 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.247      ;
; 54.291 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.210      ;
; 54.310 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.191      ;
; 54.310 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.191      ;
; 54.310 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.191      ;
; 54.310 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.191      ;
; 54.310 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.191      ;
; 54.310 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.191      ;
; 54.310 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.191      ;
; 54.369 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.132      ;
; 54.369 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.132      ;
; 54.369 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.132      ;
; 54.369 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.132      ;
; 54.369 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.132      ;
; 54.369 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.132      ;
; 54.369 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.132      ;
; 54.380 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.121      ;
; 54.400 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.101      ;
; 54.422 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.079      ;
; 54.422 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.079      ;
; 54.422 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.079      ;
; 54.422 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.079      ;
; 54.449 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 1.052      ;
; 54.514 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.987      ;
; 54.548 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.953      ;
; 54.594 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.907      ;
; 54.607 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.894      ;
; 54.607 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.894      ;
; 54.647 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.854      ;
; 54.647 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.854      ;
; 54.647 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.854      ;
; 54.647 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.854      ;
; 54.647 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.854      ;
; 54.647 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.854      ;
; 54.647 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.854      ;
; 54.648 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.853      ;
; 54.648 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.853      ;
; 54.648 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.853      ;
; 54.648 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.853      ;
; 54.648 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.853      ;
; 54.648 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.853      ;
; 54.648 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.853      ;
; 54.648 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.853      ;
; 54.660 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.841      ;
; 54.734 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.767      ;
; 54.927 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.574      ;
; 54.932 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.569      ;
; 54.941 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.560      ;
; 54.941 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.560      ;
; 54.943 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.558      ;
; 54.952 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.549      ;
; 54.954 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.547      ;
; 55.110 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.391      ;
; 55.111 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 55.555       ; -0.041     ; 0.390      ;
+--------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+-------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.182 ; AUDIO_DAC_ADC:u4|LRCK_1X        ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.314      ;
; 0.204 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.329      ;
; 0.204 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.329      ;
; 0.307 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.432      ;
; 0.308 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.433      ;
; 0.312 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.437      ;
; 0.328 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.453      ;
; 0.334 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.459      ;
; 0.336 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.461      ;
; 0.343 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.468      ;
; 0.605 ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.730      ;
; 0.620 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.745      ;
; 0.620 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.745      ;
; 0.620 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.745      ;
; 0.620 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.745      ;
; 0.620 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.745      ;
; 0.620 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.745      ;
; 0.620 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.745      ;
; 0.620 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.745      ;
; 0.620 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.745      ;
; 0.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.749      ;
; 0.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.749      ;
; 0.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.749      ;
; 0.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.749      ;
; 0.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.749      ;
; 0.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.749      ;
; 0.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.749      ;
; 0.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.749      ;
; 0.624 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.749      ;
; 0.632 ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.757      ;
; 0.660 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.785      ;
; 0.685 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.810      ;
; 0.685 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.810      ;
; 0.705 ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.830      ;
; 0.715 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.840      ;
; 0.763 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.888      ;
; 0.764 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.889      ;
; 0.783 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.908      ;
; 0.792 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.917      ;
; 0.792 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.917      ;
; 0.795 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.920      ;
; 0.819 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.944      ;
; 0.843 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.968      ;
; 0.843 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.968      ;
; 0.882 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.007      ;
; 0.882 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.007      ;
; 0.882 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.007      ;
; 0.882 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.007      ;
; 0.882 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.007      ;
; 0.882 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.007      ;
; 0.882 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.007      ;
; 0.883 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.008      ;
; 0.909 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.034      ;
; 0.912 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.037      ;
; 0.927 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.052      ;
; 0.934 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.059      ;
; 0.937 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.062      ;
; 0.937 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.062      ;
; 0.937 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.062      ;
; 0.937 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.062      ;
; 0.937 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.062      ;
; 0.937 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.062      ;
; 0.937 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.062      ;
; 0.940 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.065      ;
; 0.952 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.077      ;
; 0.956 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.081      ;
; 0.958 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.083      ;
; 0.965 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.090      ;
; 0.971 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.096      ;
; 0.973 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.098      ;
; 0.973 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.098      ;
; 0.977 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.102      ;
; 0.980 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.105      ;
; 0.986 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.111      ;
; 0.986 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.111      ;
; 0.986 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.111      ;
; 0.986 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.111      ;
; 0.986 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.111      ;
; 1.002 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.127      ;
; 1.009 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.134      ;
; 1.011 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.136      ;
; 1.021 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.146      ;
; 1.023 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.148      ;
; 1.037 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.162      ;
; 1.044 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.169      ;
; 1.055 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.180      ;
; 1.061 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.186      ;
; 1.063 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X        ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.188      ;
; 1.066 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.191      ;
; 1.067 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.192      ;
; 1.073 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.198      ;
; 1.119 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.244      ;
; 1.126 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.251      ;
; 1.131 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.256      ;
; 1.138 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.263      ;
; 1.152 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.277      ;
; 1.152 ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.277      ;
+-------+---------------------------------+---------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.314      ;
; 0.192 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.031      ; 0.307      ;
; 0.193 ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.318      ;
; 0.288 ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.414      ;
; 0.291 ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.295 ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.298 ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.437 ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.563      ;
; 0.440 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.566      ;
; 0.441 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.443 ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.446 ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.572      ;
; 0.448 ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.455 ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.456 ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.458 ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.500 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.626      ;
; 0.503 ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.629      ;
; 0.504 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.629      ;
; 0.504 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.506 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.507 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.632      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+--------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -0.378 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -1.812     ; 0.723      ;
; -0.378 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -1.812     ; 0.723      ;
; -0.378 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -1.812     ; 0.723      ;
; -0.378 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -1.812     ; 0.723      ;
; -0.378 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -1.812     ; 0.723      ;
; -0.378 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -1.812     ; 0.723      ;
; -0.378 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -1.812     ; 0.723      ;
; -0.378 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -1.812     ; 0.723      ;
; -0.378 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -1.812     ; 0.723      ;
; -0.378 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -1.812     ; 0.723      ;
; -0.378 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -1.812     ; 0.723      ;
; -0.378 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -1.812     ; 0.723      ;
; -0.378 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -1.812     ; 0.723      ;
; -0.378 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.220        ; -1.812     ; 0.723      ;
+--------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+-------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 1.934 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -1.493     ; 0.620      ;
; 1.934 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -1.493     ; 0.620      ;
; 1.934 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -1.493     ; 0.620      ;
; 1.934 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -1.493     ; 0.620      ;
; 1.934 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -1.493     ; 0.620      ;
; 1.934 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -1.493     ; 0.620      ;
; 1.934 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -1.493     ; 0.620      ;
; 1.934 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -1.493     ; 0.620      ;
; 1.934 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -1.493     ; 0.620      ;
; 1.934 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -1.493     ; 0.620      ;
; 1.934 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -1.493     ; 0.620      ;
; 1.934 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -1.493     ; 0.620      ;
; 1.934 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -1.493     ; 0.620      ;
; 1.934 ; Reset_Delay:r0|oRESET ; AUDIO_DAC_ADC:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.005       ; -1.493     ; 0.620      ;
+-------+-----------------------+---------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]                         ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]                        ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]                        ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]                        ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]                        ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]                        ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]                        ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]                         ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]                         ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]                         ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]                         ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]                         ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]                         ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]                         ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]                         ;
; 9.265  ; 9.449        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]                         ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.285  ; 9.469        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                           ;
; 9.400  ; 9.400        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.400  ; 9.400        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[0]|clk                                   ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[10]|clk                                  ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[11]|clk                                  ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[12]|clk                                  ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[13]|clk                                  ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[14]|clk                                  ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[15]|clk                                  ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[1]|clk                                   ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[2]|clk                                   ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[3]|clk                                   ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[4]|clk                                   ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[5]|clk                                   ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[6]|clk                                   ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[7]|clk                                   ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[8]|clk                                   ;
; 9.444  ; 9.444        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CLK_DIV[9]|clk                                   ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.451  ; 9.451        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.461  ; 9.461        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.461  ; 9.461        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 9.464  ; 9.464        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; u3|mI2C_CTRL_CLK|clk                                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.314 ; 10.530       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                           ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 27.558 ; 27.774       ; 0.216          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[0]                                          ;
; 27.558 ; 27.774       ; 0.216          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[1]                                          ;
; 27.558 ; 27.774       ; 0.216          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[2]                                          ;
; 27.558 ; 27.774       ; 0.216          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X                                             ;
; 27.558 ; 27.774       ; 0.216          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0]                                      ;
; 27.558 ; 27.774       ; 0.216          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1]                                      ;
; 27.558 ; 27.774       ; 0.216          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2]                                      ;
; 27.558 ; 27.774       ; 0.216          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3]                                      ;
; 27.558 ; 27.774       ; 0.216          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4]                                      ;
; 27.558 ; 27.774       ; 0.216          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5]                                      ;
; 27.558 ; 27.774       ; 0.216          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6]                                      ;
; 27.558 ; 27.774       ; 0.216          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7]                                      ;
; 27.558 ; 27.774       ; 0.216          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8]                                      ;
; 27.558 ; 27.774       ; 0.216          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK                                            ;
; 27.594 ; 27.778       ; 0.184          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[0]                                          ;
; 27.594 ; 27.778       ; 0.184          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[1]                                          ;
; 27.594 ; 27.778       ; 0.184          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[2]                                          ;
; 27.594 ; 27.778       ; 0.184          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X                                             ;
; 27.594 ; 27.778       ; 0.184          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0]                                      ;
; 27.594 ; 27.778       ; 0.184          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1]                                      ;
; 27.594 ; 27.778       ; 0.184          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2]                                      ;
; 27.594 ; 27.778       ; 0.184          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3]                                      ;
; 27.594 ; 27.778       ; 0.184          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4]                                      ;
; 27.594 ; 27.778       ; 0.184          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5]                                      ;
; 27.594 ; 27.778       ; 0.184          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6]                                      ;
; 27.594 ; 27.778       ; 0.184          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7]                                      ;
; 27.594 ; 27.778       ; 0.184          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8]                                      ;
; 27.594 ; 27.778       ; 0.184          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK                                            ;
; 27.765 ; 27.765       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 27.765 ; 27.765       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 27.774 ; 27.774       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[0]|clk                                                    ;
; 27.774 ; 27.774       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[1]|clk                                                    ;
; 27.774 ; 27.774       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[2]|clk                                                    ;
; 27.774 ; 27.774       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                                                ;
; 27.774 ; 27.774       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                                                ;
; 27.774 ; 27.774       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                                                ;
; 27.774 ; 27.774       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                                                ;
; 27.774 ; 27.774       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                                                ;
; 27.774 ; 27.774       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                                                ;
; 27.774 ; 27.774       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                                                ;
; 27.774 ; 27.774       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                                                ;
; 27.774 ; 27.774       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                                                ;
; 27.774 ; 27.774       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X|clk                                                       ;
; 27.774 ; 27.774       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|oAUD_BCK|clk                                                      ;
; 27.780 ; 27.780       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[0]|clk                                                    ;
; 27.780 ; 27.780       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[1]|clk                                                    ;
; 27.780 ; 27.780       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|BCK_DIV[2]|clk                                                    ;
; 27.780 ; 27.780       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                                                ;
; 27.780 ; 27.780       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                                                ;
; 27.780 ; 27.780       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                                                ;
; 27.780 ; 27.780       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                                                ;
; 27.780 ; 27.780       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                                                ;
; 27.780 ; 27.780       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                                                ;
; 27.780 ; 27.780       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                                                ;
; 27.780 ; 27.780       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                                                ;
; 27.780 ; 27.780       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                                                ;
; 27.780 ; 27.780       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|LRCK_1X|clk                                                       ;
; 27.780 ; 27.780       ; 0.000          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u4|oAUD_BCK|clk                                                      ;
; 27.790 ; 27.790       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 27.790 ; 27.790       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[0]                                          ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[1]                                          ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|BCK_DIV[2]                                          ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X                                             ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[0]                                      ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[1]                                      ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[2]                                      ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[3]                                      ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[4]                                      ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[5]                                      ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[6]                                      ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[7]                                      ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|LRCK_1X_DIV[8]                                      ;
; 53.555 ; 55.555       ; 2.000          ; Min Period       ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AUDIO_DAC_ADC:u4|oAUD_BCK                                            ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; I2C_SCLK    ; CLOCK_50   ; 4.109 ; 4.172 ; Rise       ; CLOCK_50                                       ;
; AUD_ADCLRCK ; CLOCK_50   ; 3.578 ; 3.752 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_BCLK    ; CLOCK_50   ; 3.989 ; 4.253 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_DACLRCK ; CLOCK_50   ; 3.396 ; 3.548 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ; 1.543 ;       ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ;       ; 1.502 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; I2C_SCLK    ; CLOCK_50   ; 3.971 ; 4.029 ; Rise       ; CLOCK_50                                       ;
; AUD_ADCLRCK ; CLOCK_50   ; 3.209 ; 3.373 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_BCLK    ; CLOCK_50   ; 3.604 ; 3.854 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_DACLRCK ; CLOCK_50   ; 3.034 ; 3.177 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ; 1.261 ;       ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ;       ; 1.219 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 15.394 ; 0.182 ; -2.592   ; 1.934   ; 9.265               ;
;  CLOCK2_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 16.000              ;
;  CLOCK3_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 16.000              ;
;  CLOCK_50                                       ; 15.394 ; 0.188 ; N/A      ; N/A     ; 9.265               ;
;  p1|altpll_component|auto_generated|pll1|clk[0] ; 52.226 ; 0.182 ; -2.592   ; 1.934   ; 27.489              ;
; Design-wide TNS                                 ; 0.0    ; 0.0   ; -36.288  ; 0.0     ; 0.0                 ;
;  CLOCK2_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK3_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                                       ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; -36.288  ; 0.000   ; 0.000               ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; I2C_SCLK    ; CLOCK_50   ; 7.925 ; 7.735 ; Rise       ; CLOCK_50                                       ;
; AUD_ADCLRCK ; CLOCK_50   ; 6.968 ; 6.874 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_BCLK    ; CLOCK_50   ; 7.749 ; 7.749 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_DACLRCK ; CLOCK_50   ; 6.618 ; 6.530 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ; 2.807 ;       ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ;       ; 2.690 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; I2C_SCLK    ; CLOCK_50   ; 3.971 ; 4.029 ; Rise       ; CLOCK_50                                       ;
; AUD_ADCLRCK ; CLOCK_50   ; 3.209 ; 3.373 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_BCLK    ; CLOCK_50   ; 3.604 ; 3.854 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_DACLRCK ; CLOCK_50   ; 3.034 ; 3.177 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ; 1.261 ;       ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; AUD_XCK     ; CLOCK_50   ;       ; 1.219 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; AUD_DACDAT    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_XCK       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_ADCLRCK   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_BCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUD_DACLRCK   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[10]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[11]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[12]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[13]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[14]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[15]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[16]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[17]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; AUD_ADCDAT              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; AUD_ADCLRCK             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; AUD_BCLK                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; AUD_DACLRCK             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2C_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AUD_DACDAT    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; AUD_XCK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; AUD_ADCLRCK   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; AUD_BCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; AUD_DACLRCK   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AUD_DACDAT    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; AUD_XCK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; AUD_ADCLRCK   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; AUD_BCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; AUD_DACLRCK   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AUD_DACDAT    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; AUD_XCK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; AUD_ADCLRCK   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; AUD_BCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; AUD_DACLRCK   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.257 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.257 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; 1005     ; 0        ; 0        ; 0        ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 149      ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; 1005     ; 0        ; 0        ; 0        ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 149      ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                      ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|auto_generated|pll1|clk[0] ; 14       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                       ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|auto_generated|pll1|clk[0] ; 14       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 3     ; 3    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 152   ; 152  ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Wed Feb 25 02:06:36 2015
Info: Command: quartus_sta lander -c lander
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: High junction temperature operating condition is not set. Assuming a default value of '85'.
Info: Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Reading SDC File: 'lander.SDC'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {p1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 9 -duty_cycle 50.00 -name {p1|altpll_component|auto_generated|pll1|clk[0]} {p1|altpll_component|auto_generated|pll1|clk[0]}
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Warning: Node: AUDIO_DAC_ADC:u4|LRCK_1X was determined to be a clock but was found without an associated clock assignment.
Warning: Node: I2C_AV_Config:u3|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning: Node: AUDIO_DAC_ADC:u4|oAUD_BCK was determined to be a clock but was found without an associated clock assignment.
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Info: Worst-case setup slack is 15.394
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    15.394         0.000 CLOCK_50 
    Info:    52.226         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.403
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.403         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.407         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -2.592
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.592       -36.288 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 3.728
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.728         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.645
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.645         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    27.489         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Node: AUDIO_DAC_ADC:u4|LRCK_1X was determined to be a clock but was found without an associated clock assignment.
Warning: Node: I2C_AV_Config:u3|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning: Node: AUDIO_DAC_ADC:u4|oAUD_BCK was determined to be a clock but was found without an associated clock assignment.
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Worst-case setup slack is 15.820
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    15.820         0.000 CLOCK_50 
    Info:    52.543         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.353
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.353         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.365         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -2.026
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.026       -28.364 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 3.281
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.281         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.636
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.636         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    27.489         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Node: AUDIO_DAC_ADC:u4|LRCK_1X was determined to be a clock but was found without an associated clock assignment.
Warning: Node: I2C_AV_Config:u3|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning: Node: AUDIO_DAC_ADC:u4|oAUD_BCK was determined to be a clock but was found without an associated clock assignment.
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Worst-case setup slack is 17.634
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    17.634         0.000 CLOCK_50 
    Info:    53.943         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.182
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.182         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.188         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -0.378
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.378        -5.292 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 1.934
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.934         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.265
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.265         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    27.558         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 437 megabytes
    Info: Processing ended: Wed Feb 25 02:06:41 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


