<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:22.2222</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.11.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0163065</applicationNumber><claimCount>17</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>인쇄회로기판</inventionTitle><inventionTitleEng>PRINTED CIRCUIT BOARD</inventionTitleEng><openDate>2024.06.05</openDate><openNumber>10-2024-0079782</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.27</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 복수의 오목부를 각각 가지는 복수의 절연층; 상기 복수의 절연층 각각의 복수의 오목부를 채우는 복수의 도체 패턴층; 서로 독립적으로 상기 복수의 오목부 중 하나와 연결되며, 서로 독립적으로 상기 복수의 절연층 중 적어도 두 개를 관통하는 제1 및 제2 비아부; 및 상기 제1 및 제2 비아부를 각각 채우며, 서로 독립적으로 상기 복수의 도체 패턴층 중 두 개를 전기적으로 연결하는 제1 및 제2 비아 도체; 를 포함하며, 단면 상에서 상기 제1 비아 도체의 평균 폭은 상기 제2 비아 도체의 평균 폭보다 큰 인쇄회로기판에 관한 것이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 오목부를 각각 가지는 복수의 절연층;상기 복수의 절연층 각각의 복수의 오목부를 채우는 복수의 도체 패턴층;서로 독립적으로 상기 복수의 오목부 중 하나와 연결되며, 서로 독립적으로 상기 복수의 절연층 중 적어도 두 개를 관통하는 제1 및 제2 비아부; 및상기 제1 및 제2 비아부를 각각 채우며, 서로 독립적으로 상기 복수의 도체 패턴층 중 두 개를 전기적으로 연결하는 제1 및 제2 비아 도체; 를 포함하며,단면 상에서, 상기 제1 비아 도체의 평균 폭은 상기 제2 비아 도체의 평균 폭보다 큰,인쇄회로기판.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 복수의 도체 패턴층 중 상기 제1 비아 도체와 연결되는 두 개는 상기 제1 비아 도체와 연결되는 파워 패턴을 각각 포함하며,상기 복수의 도체 패턴층 중 상기 제2 비아 도체와 연결되는 두 개는 상기 제2 비아 도체와 연결되는 신호 패턴을 각각 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 복수의 도체 패턴층 각각의 상면은 상기 복수의 절연층 각각의 상면과 실질적으로 코플래너한,인쇄회로기판.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 복수의 도체 패턴층 각각의 하면은 모서리가 라운드진 형태인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 복수의 절연층 중 적어도 하나는 서로 다른 깊이의 복수의 오목부를 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 복수의 도체 패턴층 각각은 상기 복수의 오목부 각각의 내벽을 덮는 제1 금속층과 상기 제1 금속층 상에 배치되어 상기 복수의 오목부 각각을 채우는 제2 금속층을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 제1 금속층은 무전해 도금층 및 스퍼터링층 중 적어도 하나를 포함하며,상기 제2 금속층은 전해 도금층을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,상기 인쇄회로기판은 빌드업부를 포함하는 코어리스 타입의 기판이며,상기 빌드업부는 상기 복수의 절연층, 상기 복수의 도체 패턴층, 상기 제1 및 제2 비아부, 및 상기 제1 및 제2 비아 도체를 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,상기 코어리스 타입의 기판은 상기 제1 방향을 기준으로 상기 빌드업부의 상측 및 하측에 각각 배치된 제1 및 제2 레지스트층과, 상기 제1 방향을 기준으로 상기 제1 레지스트층의 상측에 각각 실장되며 상기 빌드업부와 각각 전기적으로 연결되는 복수의 반도체칩과, 상기 제1 방향을 기준으로 상기 제2 레지스트층의 하측에 실장되며 상기 빌드업부와 전기적으로 연결되는 수동부품과, 상기 제1 방향을 기준으로 상기 제2 레지스트층의 하측에 배치되며 상기 빌드업부와 각각 전기적으로 연결되는 복수의 접속부재를 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 인쇄회로기판은 코어부와 상기 제1 방향을 기준으로 상기 코어부의 상측 및 하측에 각각 배치된 제1 및 제2 빌드업부를 포함하는 코어 타입의 기판이며,상기 제1 및 제2 빌드업부 중 적어도 하나는 상기 복수의 절연층, 상기 복수의 도체 패턴층, 상기 제1 및 제2 비아부, 및 상기 제1 및 제2 비아 도체를 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 코어 타입의 기판은 상기 제1 방향을 기준으로 상기 제1 빌드업부 상에 배치된 제3 빌드업부를 더 포함하며,상기 제3 빌드업부에 포함되는 도체 패턴층은 상기 제1 및 제2 빌드업부 각각에 포함되는 도체 패턴층보다 배선 밀도가 높은,인쇄회로기판.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 코어 타입의 기판은 상기 제1 방향을 기준으로 상기 제3 빌드업부의 상측에 배치된 제1 레지스트층과, 상기 제1 방향을 기준으로 상기 제2 빌드업부의 하측에 배치된 제2 레지스트층과, 상기 제1 방향을 기준으로 상기 제1 레지스트층의 상측에 각각 실장되며 상기 제3 빌드업부를 통하여 서로 전기적으로 연결되는 복수의 반도체칩과, 상기 제1 방향을 기준으로 상기 제2 레지스트층의 하측에 배치되며 상기 제2 빌드업부와 각각 전기적으로 연결되는 복수의 접속부재를 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>13. 복수의 제1 내지 제3 오목부를 각각 가지며, 제1 방향으로 적층된 제1 내지 제3 절연층;상기 복수의 제1 내지 제3 오목부를 각각 채우는 제1 내지 제3 도체 패턴층;상기 복수의 제3 오목부 중 서로 다른 하나로부터 상기 제1 도체 패턴층의 서로 다른 일부까지 상기 제2 및 제3 절연층을 각각 관통하는 제1 및 제2 비아부; 및상기 제1 및 제2 비아부를 각각 채우며, 서로 다른 위치에서 상기 제1 및 제3 도체 패턴층을 전기적으로 연결하는 제1 및 제2 비아 도체; 를 포함하며,상기 제1 방향을 기준으로 서로 동일한 레벨에서, 상기 제1 방향과 수직한 제2 방향으로의 상기 제1 비아부의 폭은 상기 제2 비아부의 폭보다 큰,인쇄회로기판.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 제1 및 제3 도체 패턴층은 각각 파워 패턴과 신호 패턴을 포함하며,상기 제1 비아 도체는 상기 제1 및 제3 도체 패턴층 각각의 파워 패턴을 전기적으로 연결하며,상기 제2 비아 도체는 상기 제1 및 제3 도체 패턴층 각각의 신호 패턴을 전기적으로 연결하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>15. 제 13 항에 있어서,상기 복수의 제3 오목부 중 하나로부터 상기 제2 도체 패턴층의 일부까지 상기 제3 절연층을 관통하는 제3 비아부;상기 복수의 제2 오목부 중 하나로부터 상기 제1 도체 패턴층의 일부까지 상기 제2 절연층을 관통하는 제4 비아부;상기 제3 비아부를 채우며, 상기 제2 및 제3 도체 패턴층을 전기적으로 연결하는 제3 비아 도체; 및상기 제4 비아부를 채우며, 상기 제1 및 제2 도체 패턴층을 전기적으로 연결하는 제4 비아 도체; 를 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>16. 제 13 항에 있어서,복수의 제4 오목부를 가지며, 상기 제1 방향을 기준으로 상기 제1 절연층의 하측에 적층된 제4 절연층;상기 복수의 제4 오목부를 채우는 제4 도체 패턴층;상기 복수의 제1 오목부 중 하나로부터 상기 제4 도체 패턴층의 일부까지 상기 제1 절연층을 관통하는 제5 비아부; 및상기 제5 비아부를 채우며, 상기 제1 및 제4 도체 패턴층을 전기적으로 연결하는 제5 비아 도체; 를 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>17. 제 13 항에 있어서,복수의 제5 오목부를 가지며, 상기 제1 방향을 기준으로 상기 제1 및 제2 절연층 사이 또는 상기 제2 및 제3 절연층 사이에 배치되는 제5 절연층; 및상기 복수의 제5 오목부를 채우는 제5 도체 패턴층; 을 더 포함하며,상기 제1 및 제2 비아부는 각각 상기 제5 절연층을 더 관통하는,인쇄회로기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>CHOI, Jae Woong</engName><name>최재웅</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>SHIN, Jae Ho</engName><name>신재호</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)</address><code>920031000651</code><country>대한민국</country><engName>C&amp;amp;S Patent and Law Office</engName><name>특허법인씨엔에스(유)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.11.29</receiptDate><receiptNumber>1-1-2022-1280142-40</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.27</receiptDate><receiptNumber>1-1-2025-1193045-15</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220163065.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9355aca172e784f58d726217b41156b4684ed702b2fcdc7a68b8899f475d810de5ff67802bc36bed4f69389f1ce2f595378e4611eede76fe1d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff11f4c227d1dbbe206d9694d30c04017851131ccd9f79092ab347ff6b7006742e7d63898b0256876136d6895953ce309036e6e7ba82abece</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>