module mux_2to1_tb();
  reg [0:1]I;
  reg S;
  wire out;
  
  mux_2_to_1 mux_2to1 (out,I,S);
  
  initial
    begin
    
           I=2'b01;S=1'b1;
 	   #5; I=2'b00;S=1'b0;
       #5; I=2'b01;S=1'b1;
       #5; I=2'b10;S=1'b0;
       #5; I=2'b11;S=1'b1;
    end 
  initial
    begin
     $dumpfile("dump.vcd");
      $dumpvars(1);
    end  
endmodule
  
