- std_logic_vector : std_logic 데이터 타입을 여러개 묶어놓은 데이터 타입입니다.

 signal A : std_logic_vector(0 to 7);
 signal B : std_logic_vector(7 downto 0);

 A <= "11001100", B<="11001100" A와 B에 같은 인가했지만 A(0)는 '1'값이 되고, B(0)는 '0'값이 됩니다.

---------------------------------------------------------------------------------------------------------------------------------

조건문

IF (sel0 = '1') THEN
    y <= a;
END IF;

혹은

 IF (day = sunday) THEN
     weekend := true;    -- true -> defined in library
 ELSIF (day = saturday) THEN
     weekend := true;
 ELSE
     weekday := true;
 END IF;

혹은


IF (sel = '1') THEN
    y <= a;
ELSE
    y <= b;
END IF;


---------------------------------------------------------------------------------------------------------------------------------
<= 
	: signal 형태의 객체에 값을 대입 할 때
	: 즉시 대입이 아님

 := : 초기값을 대입할때
	: variable, constant
---------------------------------------------------------------------------------------------------------------------------------




신기하게 if 문까지 데이터로 연산해서 회로도 상에 표현된다.

