\section{Parallele Rechnermodelle}
Eine paralleles Modell zeichnet sich dadurch aus, dass mehrere Instruktionen gleichzeitig von Prozessoren ausgeführt werden.
Eine parallele Maschine arbeitet \emph{synchron}, wenn in jedem Schritt alle Prozessoren gleichzeitig eine Instruktion ausführen.
Die Instruktionen müssen nicht unbedingt identisch sein.
Andernfalls arbeitet die Maschine \emph{asynchron}.
Führen alle Prozessoren die gleichartige Instruktionen zur gleichen Zeit aus, wird dies \emph{Single Instruction Multiple Data (SIMD)} genannt; unterscheiden sich die Programme, so lautet die Bezeichnung \emph{Multiple Instructions Multiple Data (MIMD)}.

\subsection{Circuit}
Ein Circuit ist ein Repräsentation als gerichteter azyklischer Graph (engl. directed acyclic graph, DAG) mit benannten Knoten.
Knoten ohne eingehende Kanten, die Blätter, stellen die Eingaben dar, Knoten ohne ausgehende Kanten, die Wurzeln, die Ausgaben.
Die Knoten mit eingehenden Kanten sind mit den Operationen beschriftet, die jeweils in einer Zeiteinheit über maximal zwei Operanden, den eingehenden Kanten, ausgeführt werden.
Die Zeitkomplexität eines Circuit ist die Tiefe des DAG.

Ein Circuit kann aus einem Straight Line Program abgeleitet werden, indem jede Variable, der mehrfach ein Wert zugewiesen wird, durch entsprechend viele neue Variablen ersetzt wird.
Die Knoten des Circuits entsprechen dann den verschiedenen Variablen aus dem SLP.
Die Blätter entsprechen den Eingabevariablen.
Die restlichen Knoten sind mit den Operationen der entsprechenden Variablenzuweisung beschriftet und haben eintreffende Kanten ausgehend von den Abhängigkeiten der Zuweisung.
\cite[S.7]{jaja}\cite[S.11f.]{reif}

\subsection{Network}


\subsection{Parallel Random Access Machine}
Eine Parallel Random Access Machine, im folgenden PRAM, ist ein oft genutztes Maschinenmodell, um parallele Algorithmen zu analysieren.

Die PRAM besteht aus einem globalen Speicher mit $m$ Speicherzellen sowie $p$ Prozessoren.
Jeder Prozessor ist selbst eine RAM mit lokalem Speicher, die jedoch Lese- und Schreibzugriff auf den globalen Speicher hat.
Jedem Prozessor ist zusätzlich seine eigene Identität bekannt,

Die Operationenkomplexität einer PRAM ist das Produkt aus der Anzahl der verwendeten Prozessoren und der Zeitkomplexität.


\subsubsection{Access Restrictions}
Für PRAM Modelle existieren verschiedene Beschränkungen in Bezug auf simultanen Zugriff auf den globalen Speicher.
Die verschiedenen Modelle sind unterschiedlich mächtig. Sie lassen sich unter erhöhtem Ressourcenverbrauch jedoch gegenseitig simulieren.
Im Folgenden sind die üblichen Variationen in aufsteigender Mächtigkeit aufgelistet.
\begin{description}
    \item[EREW PRAM]
        Bei der EREW PRAM kann ein Prozessor zur Zeit eine Speicherzelle auslesen (\emph{exclusive read}) und schreiben (\emph{exclusive write}).
    \item[CREW PRAM]
        Mehrere Prozessoren können bei der CREW gleichzeitig aus der selben Speicherzelle lesen (\emph{concurrent read}), der Schreibzugriff ist jedoch auf einen Prozessor pro Zeiteinheit begrenzt.
    \item[CRCW PRAM]
        Die CRCW PRAM erlaubt sowohl simultanen Lesezugriff als auch simultanen Schreibzugriff (\emph{concurrent write}). Bei letzterem können Konflikte entstehen, die durch verschiedene Subtypen behandelt werden.
        \begin{description}
            \item[common CRCW] Alle beteiligten Prozessoren müssen den gleichen Wert schreiben.
            \item[arbitrary CRCW] Ein beliebiger Prozessor erhält den Schreibzugriff.
            \item[priority CRCW] Der Prozessor mit der niedrigsten ID schreibt in die Speicherzelle.
        \end{description}
\end{description}
Bei der Entwicklung von Algorithmen muss auf die Eigenschaften der verwendeten PRAM eingegangen werden. Beispielsweise darf es bei einem arbitrary CRCW keine Rolle spielen, welcher der Prozessoren in einem Schritt den SChreibzugriff bekommt.
