
module Mem(clka,ena,wea,addra,dina,douta);

  input  clka;
  input  ena;
  input  wea;
  input  [16:0] addra;
  input  [7:0] dina;
  output [7:0] douta;


endmodule

