module demux(input a,s1,s2, output d1,d2,d3,d4);
  assign d1 = a&s1&s2;
  assign d2 = a&s1&~s1;
  assign d3 = a&~s2&s1;
  assign d4= a&~s2&~s1;
endmodule
