TimeQuest Timing Analyzer report for ddl_ctrlr
Fri Oct 17 20:13:15 2014
Quartus II 64-Bit Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths
 51. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; ddl_ctrlr                                                        ;
; Device Family      ; Stratix II                                                       ;
; Device Name        ; EP2S15F484C5                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ddl_ctrlr.sdc ; OK     ; Fri Oct 17 20:13:12 2014 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                            ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; Clock Name                               ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                              ; Targets                               ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; CLK40DES1                                ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { CLK40DES1 }                         ;
; inst85                                   ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { inst85 }                            ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; Generated ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[0] } ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; Generated ; 50.000  ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[1] } ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[2] } ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; Generated ; 6.250   ; 160.0 MHz ; 0.000 ; 3.125  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[4] } ;
; TTC_READY                                ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { TTC_READY }                         ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 83.47 MHz  ; 83.47 MHz       ; PLL0:inst2|altpll:altpll_component|_clk0 ;      ;
; 102.48 MHz ; 102.48 MHz      ; PLL0:inst2|altpll:altpll_component|_clk2 ;      ;
; 137.85 MHz ; 137.85 MHz      ; PLL0:inst2|altpll:altpll_component|_clk1 ;      ;
; 237.87 MHz ; 237.87 MHz      ; PLL0:inst2|altpll:altpll_component|_clk4 ;      ;
; 335.35 MHz ; 335.35 MHz      ; inst85                                   ;      ;
; 336.25 MHz ; 336.25 MHz      ; TTC_READY                                ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.023  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 3.657  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 4.092  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 7.203  ; 0.000         ;
; inst85                                   ; 22.018 ; 0.000         ;
; TTC_READY                                ; 22.026 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.495 ; 0.000         ;
; TTC_READY                                ; 0.744 ; 0.000         ;
; inst85                                   ; 0.744 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Slow Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.480  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 7.373  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 7.373  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 9.087  ; 0.000         ;
; inst85                                   ; 10.590 ; 0.000         ;
; TTC_READY                                ; 10.596 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.852  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.942  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 1.133  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.759  ; 0.000         ;
; inst85                                   ; 13.490 ; 0.000         ;
; TTC_READY                                ; 13.869 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.305  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 11.269 ; 0.000         ;
; TTC_READY                                ; 11.680 ; 0.000         ;
; inst85                                   ; 11.680 ; 0.000         ;
; CLK40DES1                                ; 12.500 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 24.180 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 48.769 ; 0.000         ;
+------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 5.783  ; 5.783  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.783  ; 5.783  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 4.883  ; 4.883  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.849  ; 4.849  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.708  ; 4.708  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 4.507  ; 4.507  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 4.839  ; 4.839  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 4.696  ; 4.696  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.625  ; 4.625  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.607  ; 4.607  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 4.627  ; 4.627  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 4.520  ; 4.520  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 4.503  ; 4.503  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 5.263  ; 5.263  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 6.764  ; 6.764  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 6.437  ; 6.437  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 6.247  ; 6.247  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 6.430  ; 6.430  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 6.485  ; 6.485  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 6.175  ; 6.175  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.453  ; 6.453  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.764  ; 6.764  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 6.426  ; 6.426  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.176  ; 8.176  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.176  ; 8.176  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.169  ; 8.169  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.688  ; 7.688  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.048  ; 8.048  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.002  ; 8.002  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.028  ; 6.028  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 5.652  ; 5.652  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.028  ; 6.028  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 5.727  ; 5.727  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 5.696  ; 5.696  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.906  ; 5.906  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.894  ; 5.894  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.499  ; 5.499  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.423  ; 5.423  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.639  ; 6.639  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 5.716  ; 5.716  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 5.756  ; 5.756  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 4.991  ; 4.991  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 6.639  ; 6.639  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 5.706  ; 5.706  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 6.365  ; 6.365  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 5.974  ; 5.974  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 6.418  ; 6.418  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 4.966  ; 4.966  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.775  ; 5.775  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 4.618  ; 4.618  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 5.412  ; 5.412  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.447  ; 5.447  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 6.030  ; 6.030  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 4.578  ; 4.578  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 6.606  ; 6.606  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.261  ; 5.261  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 6.464  ; 6.464  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 5.116  ; 5.116  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.682  ; 5.682  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 4.754  ; 4.754  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 5.709  ; 5.709  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 4.416  ; 4.416  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 5.723  ; 5.723  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 4.628  ; 4.628  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 5.016  ; 5.016  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 5.236  ; 5.236  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 6.487  ; 6.487  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 10.424 ; 10.424 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 10.424 ; 10.424 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 10.417 ; 10.417 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 9.936  ; 9.936  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 10.296 ; 10.296 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 10.250 ; 10.250 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.418  ; 5.418  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 8.162  ; 8.162  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 8.162  ; 8.162  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 7.968  ; 7.968  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 7.449  ; 7.449  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.993  ; 7.993  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.096  ; 6.096  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.347  ; 3.347  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.731  ; 2.731  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.313  ; 2.313  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 1.948  ; 1.948  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.726  ; 2.726  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 1.894  ; 1.894  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.733  ; 2.733  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 1.967  ; 1.967  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 3.024  ; 3.024  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 1.423  ; 1.423  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.796  ; 1.796  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 1.447  ; 1.447  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 1.845  ; 1.845  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 1.393  ; 1.393  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 1.853  ; 1.853  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 1.027  ; 1.027  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 1.863  ; 1.863  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 1.856  ; 1.856  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 3.347  ; 3.347  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.805  ; 2.805  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.530  ; 2.530  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 1.383  ; 1.383  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.192  ; 2.192  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.923  ; 0.923  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 1.496  ; 1.496  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.466  ; 1.466  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.646  ; 2.646  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 1.096  ; 1.096  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.375  ; 2.375  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 1.038  ; 1.038  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 1.435  ; 1.435  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.002  ; 1.002  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.435  ; 1.435  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 6.666  ; 6.666  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.081  ; 7.081  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.864  ; 6.864  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiLFn       ; CLK40DES1  ; 5.381  ; 5.381  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.393  ; 6.393  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 4.911  ; 4.911  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 6.393  ; 6.393  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 5.376  ; 5.376  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 6.342  ; 6.342  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 5.627  ; 5.627  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.962  ; 5.962  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 4.614  ; 4.614  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 6.087  ; 6.087  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 4.794  ; 4.794  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 5.715  ; 5.715  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.783  ; 6.783  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.715  ; 5.715  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 5.447  ; 5.447  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 4.990  ; 4.990  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 6.078  ; 6.078  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.214  ; 5.214  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 5.785  ; 5.785  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.220  ; 5.220  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 6.131  ; 6.131  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 4.905  ; 4.905  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 6.159  ; 6.159  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 4.574  ; 4.574  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 6.783  ; 6.783  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 4.891  ; 4.891  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.963  ; 5.963  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 4.603  ; 4.603  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 6.078  ; 6.078  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 4.795  ; 4.795  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 5.704  ; 5.704  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 6.197  ; 6.197  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 3.765  ; 3.765  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 3.149  ; 3.149  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.731  ; 2.731  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.366  ; 2.366  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 3.144  ; 3.144  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.312  ; 2.312  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 3.151  ; 3.151  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.385  ; 2.385  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 3.442  ; 3.442  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 1.841  ; 1.841  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 2.214  ; 2.214  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.865  ; 1.865  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 2.263  ; 2.263  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.811  ; 1.811  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 2.271  ; 2.271  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.445  ; 1.445  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 2.281  ; 2.281  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.274  ; 2.274  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 3.765  ; 3.765  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 3.223  ; 3.223  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.948  ; 2.948  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.801  ; 1.801  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.610  ; 2.610  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.341  ; 1.341  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 1.914  ; 1.914  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.884  ; 1.884  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 3.064  ; 3.064  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.514  ; 1.514  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 2.793  ; 2.793  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 1.456  ; 1.456  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 1.853  ; 1.853  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.420  ; 1.420  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 1.853  ; 1.853  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 6.531  ; 6.531  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 4.618  ; 4.618  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -4.182 ; -4.182 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -5.462 ; -5.462 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -4.562 ; -4.562 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -4.528 ; -4.528 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -4.387 ; -4.387 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -4.186 ; -4.186 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -4.518 ; -4.518 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -4.375 ; -4.375 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -4.304 ; -4.304 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -4.286 ; -4.286 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -4.306 ; -4.306 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -4.199 ; -4.199 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -4.182 ; -4.182 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -4.908 ; -4.908 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -5.158 ; -5.158 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -5.408 ; -5.408 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -5.256 ; -5.256 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -5.432 ; -5.432 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -5.768 ; -5.768 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -5.165 ; -5.165 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -5.412 ; -5.412 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -5.158 ; -5.158 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -5.399 ; -5.399 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -7.094 ; -7.094 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -7.582 ; -7.582 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -7.575 ; -7.575 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -7.094 ; -7.094 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -7.454 ; -7.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -7.408 ; -7.408 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -4.394 ; -4.394 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -4.394 ; -4.394 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -4.616 ; -4.616 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -4.406 ; -4.406 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -4.417 ; -4.417 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -5.572 ; -5.572 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -5.080 ; -5.080 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -5.117 ; -5.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -4.758 ; -4.758 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.095 ; -4.095 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -4.864 ; -4.864 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -5.127 ; -5.127 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -4.513 ; -4.513 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -5.755 ; -5.755 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -4.896 ; -4.896 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -5.467 ; -5.467 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -5.536 ; -5.536 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -5.815 ; -5.815 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -4.645 ; -4.645 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -5.454 ; -5.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -4.297 ; -4.297 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -5.091 ; -5.091 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -5.126 ; -5.126 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -5.709 ; -5.709 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -4.257 ; -4.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -6.285 ; -6.285 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -4.940 ; -4.940 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -6.143 ; -6.143 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -4.795 ; -4.795 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -5.361 ; -5.361 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -4.433 ; -4.433 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -5.388 ; -5.388 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -4.095 ; -4.095 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -5.402 ; -5.402 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -4.307 ; -4.307 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -4.695 ; -4.695 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -4.915 ; -4.915 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -6.166 ; -6.166 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -8.570 ; -8.570 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -9.058 ; -9.058 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -9.051 ; -9.051 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -8.570 ; -8.570 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -8.930 ; -8.930 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -8.884 ; -8.884 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -5.097 ; -5.097 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -6.303 ; -6.303 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -7.048 ; -7.048 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -6.589 ; -6.589 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -6.303 ; -6.303 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -6.883 ; -6.883 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -3.472 ; -3.472 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.622 ; -0.622 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.430 ; -2.430 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.012 ; -2.012 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -1.647 ; -1.647 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.425 ; -2.425 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -1.593 ; -1.593 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.432 ; -2.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -1.666 ; -1.666 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.723 ; -2.723 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -1.122 ; -1.122 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -1.495 ; -1.495 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -1.146 ; -1.146 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -1.544 ; -1.544 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -1.092 ; -1.092 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.552 ; -1.552 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.726 ; -0.726 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -1.562 ; -1.562 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -1.555 ; -1.555 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -3.046 ; -3.046 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.504 ; -2.504 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.229 ; -2.229 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -1.082 ; -1.082 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -1.891 ; -1.891 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.622 ; -0.622 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -1.195 ; -1.195 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.165 ; -1.165 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.345 ; -2.345 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.795 ; -0.795 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.074 ; -2.074 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.737 ; -0.737 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.134 ; -1.134 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.701 ; -0.701 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -1.134 ; -1.134 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -3.806 ; -3.806 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -4.662 ; -4.662 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -5.122 ; -5.122 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiLFn       ; CLK40DES1  ; -4.610 ; -4.610 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.293 ; -4.293 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -4.590 ; -4.590 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -6.072 ; -6.072 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -5.055 ; -5.055 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -6.021 ; -6.021 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -5.306 ; -5.306 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -5.641 ; -5.641 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -4.293 ; -4.293 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -5.766 ; -5.766 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -4.473 ; -4.473 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -5.394 ; -5.394 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -4.253 ; -4.253 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -5.394 ; -5.394 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -5.126 ; -5.126 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -4.669 ; -4.669 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -5.757 ; -5.757 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -4.893 ; -4.893 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -5.464 ; -5.464 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -4.899 ; -4.899 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -5.810 ; -5.810 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -4.584 ; -4.584 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -5.838 ; -5.838 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -4.253 ; -4.253 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -6.462 ; -6.462 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -4.570 ; -4.570 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -5.642 ; -5.642 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -4.282 ; -4.282 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -5.757 ; -5.757 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -4.474 ; -4.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -5.383 ; -5.383 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -3.890 ; -3.890 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -1.040 ; -1.040 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.848 ; -2.848 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.430 ; -2.430 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.065 ; -2.065 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.843 ; -2.843 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.011 ; -2.011 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.850 ; -2.850 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.084 ; -2.084 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -3.141 ; -3.141 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -1.540 ; -1.540 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -1.913 ; -1.913 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -1.564 ; -1.564 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -1.962 ; -1.962 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -1.510 ; -1.510 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -1.970 ; -1.970 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -1.144 ; -1.144 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -1.980 ; -1.980 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -1.973 ; -1.973 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -3.464 ; -3.464 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.922 ; -2.922 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.647 ; -2.647 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -1.500 ; -1.500 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.309 ; -2.309 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -1.040 ; -1.040 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -1.613 ; -1.613 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -1.583 ; -1.583 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.763 ; -2.763 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -1.213 ; -1.213 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -2.492 ; -2.492 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -1.155 ; -1.155 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -1.552 ; -1.552 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -1.119 ; -1.119 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -1.552 ; -1.552 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -4.224 ; -4.224 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -3.952 ; -3.952 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 9.001  ; 9.001  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 10.257 ; 10.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.731  ; 9.731  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.711  ; 8.711  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.956  ; 8.956  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.935  ; 8.935  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 9.042  ; 9.042  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 10.257 ; 10.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 9.870  ; 9.870  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 8.634  ; 8.634  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 9.892  ; 9.892  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 8.308  ; 8.308  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 12.435 ; 12.435 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 11.562 ; 11.562 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 11.884 ; 11.884 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 10.592 ; 10.592 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 12.072 ; 12.072 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 11.003 ; 11.003 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 12.435 ; 12.435 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 11.084 ; 11.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 12.295 ; 12.295 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 10.906 ; 10.906 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 11.674 ; 11.674 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 10.547 ; 10.547 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 11.754 ; 11.754 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 10.279 ; 10.279 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 12.006 ; 12.006 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 10.101 ; 10.101 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 10.739 ; 10.739 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 11.091 ; 11.091 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 10.848 ; 10.848 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 10.573 ; 10.573 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 11.857 ; 11.857 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 10.899 ; 10.899 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 10.889 ; 10.889 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 10.305 ; 10.305 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 10.982 ; 10.982 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 10.716 ; 10.716 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 11.288 ; 11.288 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 9.854  ; 9.854  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 10.454 ; 10.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 10.117 ; 10.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 10.231 ; 10.231 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 9.826  ; 9.826  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 11.392 ; 11.392 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 9.439  ; 9.439  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 15.082 ; 15.082 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 13.011 ; 13.011 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 13.202 ; 13.202 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 12.626 ; 12.626 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 13.064 ; 13.064 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 12.047 ; 12.047 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 13.987 ; 13.987 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 13.220 ; 13.220 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 13.734 ; 13.734 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 13.959 ; 13.959 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 13.677 ; 13.677 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 12.878 ; 12.878 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 15.082 ; 15.082 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 12.253 ; 12.253 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 13.494 ; 13.494 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 13.193 ; 13.193 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 14.179 ; 14.179 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 13.081 ; 13.081 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 13.381 ; 13.381 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 12.652 ; 12.652 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 14.474 ; 14.474 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 12.236 ; 12.236 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.527 ; 12.527 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 11.298 ; 11.298 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 14.165 ; 14.165 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 13.548 ; 13.548 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 13.632 ; 13.632 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 12.160 ; 12.160 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 12.344 ; 12.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 12.585 ; 12.585 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 13.018 ; 13.018 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 12.274 ; 12.274 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 12.705 ; 12.705 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 9.990  ; 9.990  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 12.850 ; 12.850 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 9.112  ; 9.112  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.348  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 9.992  ; 9.992  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.348  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 13.034 ; 13.034 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 11.222 ; 11.222 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 11.237 ; 11.237 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 10.505 ; 10.505 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 12.034 ; 12.034 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 12.026 ; 12.026 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 12.587 ; 12.587 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 13.034 ; 13.034 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 10.255 ; 10.255 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 9.378  ; 9.378  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 8.873  ; 8.873  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 12.919 ; 12.919 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 11.918 ; 11.918 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.895 ; 11.895 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.609 ; 11.609 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.075 ; 11.075 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 11.104 ; 11.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 12.919 ; 12.919 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 11.826 ; 11.826 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.783 ; 11.783 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.579 ; 11.579 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.516 ; 12.516 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 11.207 ; 11.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.826 ; 12.826 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 10.073 ; 10.073 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 10.998 ; 10.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.456 ; 11.456 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 12.577 ; 12.577 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 11.348 ; 11.348 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 11.729 ; 11.729 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 11.609 ; 11.609 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.744 ; 12.744 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 10.317 ; 10.317 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 10.276 ; 10.276 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 8.600  ; 8.600  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.482 ; 12.482 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.805 ; 11.805 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 11.618 ; 11.618 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 10.597 ; 10.597 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 10.958 ; 10.958 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 10.914 ; 10.914 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 11.023 ; 11.023 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 10.564 ; 10.564 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 10.092 ; 10.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 14.664 ; 14.664 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.593 ; 12.593 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.501 ; 12.501 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 12.208 ; 12.208 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 12.623 ; 12.623 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 11.403 ; 11.403 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 13.164 ; 13.164 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.802 ; 12.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 12.167 ; 12.167 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 13.541 ; 13.541 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 13.259 ; 13.259 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 12.460 ; 12.460 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 14.664 ; 14.664 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.835 ; 11.835 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 13.076 ; 13.076 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.775 ; 12.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 13.761 ; 13.761 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 12.663 ; 12.663 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.963 ; 12.963 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.234 ; 12.234 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 14.056 ; 14.056 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.818 ; 11.818 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 12.109 ; 12.109 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 10.815 ; 10.815 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 13.747 ; 13.747 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 13.130 ; 13.130 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.214 ; 13.214 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.742 ; 11.742 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.926 ; 11.926 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.167 ; 12.167 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 12.600 ; 12.600 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 11.856 ; 11.856 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.627 ; 11.627 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 12.432 ; 12.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.583  ; 9.583  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; TTC_READY  ; 13.278 ; 13.278 ; Fall       ; TTC_READY                                ;
;  fbD[0]           ; TTC_READY  ; 12.615 ; 12.615 ; Fall       ; TTC_READY                                ;
;  fbD[1]           ; TTC_READY  ; 12.967 ; 12.967 ; Fall       ; TTC_READY                                ;
;  fbD[2]           ; TTC_READY  ; 11.947 ; 11.947 ; Fall       ; TTC_READY                                ;
;  fbD[3]           ; TTC_READY  ; 11.942 ; 11.942 ; Fall       ; TTC_READY                                ;
;  fbD[4]           ; TTC_READY  ; 11.543 ; 11.543 ; Fall       ; TTC_READY                                ;
;  fbD[5]           ; TTC_READY  ; 12.586 ; 12.586 ; Fall       ; TTC_READY                                ;
;  fbD[6]           ; TTC_READY  ; 12.447 ; 12.447 ; Fall       ; TTC_READY                                ;
;  fbD[7]           ; TTC_READY  ; 13.007 ; 13.007 ; Fall       ; TTC_READY                                ;
;  fbD[8]           ; TTC_READY  ; 11.476 ; 11.476 ; Fall       ; TTC_READY                                ;
;  fbD[9]           ; TTC_READY  ; 13.278 ; 13.278 ; Fall       ; TTC_READY                                ;
;  fbD[10]          ; TTC_READY  ; 12.329 ; 12.329 ; Fall       ; TTC_READY                                ;
;  fbD[11]          ; TTC_READY  ; 13.000 ; 13.000 ; Fall       ; TTC_READY                                ;
;  fbD[12]          ; TTC_READY  ; 10.858 ; 10.858 ; Fall       ; TTC_READY                                ;
;  fbD[13]          ; TTC_READY  ; 12.127 ; 12.127 ; Fall       ; TTC_READY                                ;
;  fbD[14]          ; TTC_READY  ; 12.586 ; 12.586 ; Fall       ; TTC_READY                                ;
;  fbD[15]          ; TTC_READY  ; 13.102 ; 13.102 ; Fall       ; TTC_READY                                ;
;  fbD[16]          ; TTC_READY  ; 11.942 ; 11.942 ; Fall       ; TTC_READY                                ;
;  fbD[17]          ; TTC_READY  ; 12.471 ; 12.471 ; Fall       ; TTC_READY                                ;
;  fbD[18]          ; TTC_READY  ; 12.052 ; 12.052 ; Fall       ; TTC_READY                                ;
;  fbD[19]          ; TTC_READY  ; 13.103 ; 13.103 ; Fall       ; TTC_READY                                ;
;  fbD[20]          ; TTC_READY  ; 11.920 ; 11.920 ; Fall       ; TTC_READY                                ;
;  fbD[21]          ; TTC_READY  ; 11.480 ; 11.480 ; Fall       ; TTC_READY                                ;
;  fbD[22]          ; TTC_READY  ; 10.159 ; 10.159 ; Fall       ; TTC_READY                                ;
;  fbD[23]          ; TTC_READY  ; 13.035 ; 13.035 ; Fall       ; TTC_READY                                ;
;  fbD[24]          ; TTC_READY  ; 11.887 ; 11.887 ; Fall       ; TTC_READY                                ;
;  fbD[25]          ; TTC_READY  ; 12.597 ; 12.597 ; Fall       ; TTC_READY                                ;
;  fbD[26]          ; TTC_READY  ; 11.568 ; 11.568 ; Fall       ; TTC_READY                                ;
;  fbD[27]          ; TTC_READY  ; 12.072 ; 12.072 ; Fall       ; TTC_READY                                ;
;  fbD[28]          ; TTC_READY  ; 12.038 ; 12.038 ; Fall       ; TTC_READY                                ;
;  fbD[29]          ; TTC_READY  ; 11.813 ; 11.813 ; Fall       ; TTC_READY                                ;
;  fbD[30]          ; TTC_READY  ; 11.594 ; 11.594 ; Fall       ; TTC_READY                                ;
;  fbD[31]          ; TTC_READY  ; 12.075 ; 12.075 ; Fall       ; TTC_READY                                ;
; fbD[*]            ; inst85     ; 12.979 ; 12.979 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 12.341 ; 12.341 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 11.735 ; 11.735 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 11.464 ; 11.464 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 12.979 ; 12.979 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 11.584 ; 11.584 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 12.708 ; 12.708 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 12.288 ; 12.288 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 12.460 ; 12.460 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 11.794 ; 11.794 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 12.298 ; 12.298 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 11.888 ; 11.888 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 12.534 ; 12.534 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 10.413 ; 10.413 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 12.212 ; 12.212 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 11.250 ; 11.250 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.931 ; 11.931 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 10.795 ; 10.795 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 11.348 ; 11.348 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 11.991 ; 11.991 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 12.658 ; 12.658 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 11.346 ; 11.346 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 12.379 ; 12.379 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 10.549 ; 10.549 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 12.551 ; 12.551 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 11.658 ; 11.658 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 12.271 ; 12.271 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 10.996 ; 10.996 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 10.991 ; 10.991 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 10.929 ; 10.929 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 10.818 ; 10.818 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 10.534 ; 10.534 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 11.589 ; 11.589 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 9.001  ; 9.001  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 8.028  ; 8.028  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 8.718  ; 8.718  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.527  ; 8.527  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.956  ; 8.956  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.221  ; 8.221  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 8.028  ; 8.028  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 8.633  ; 8.633  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 9.576  ; 9.576  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 8.634  ; 8.634  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 9.892  ; 9.892  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 8.308  ; 8.308  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 7.411  ; 7.411  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 9.912  ; 9.912  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 9.891  ; 9.891  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 8.338  ; 8.338  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 9.958  ; 9.958  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 9.058  ; 9.058  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 9.652  ; 9.652  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 8.831  ; 8.831  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 9.939  ; 9.939  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 7.593  ; 7.593  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 9.681  ; 9.681  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 8.782  ; 8.782  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 10.225 ; 10.225 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 8.403  ; 8.403  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 9.915  ; 9.915  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 9.136  ; 9.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 9.725  ; 9.725  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 8.634  ; 8.634  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 9.455  ; 9.455  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 8.565  ; 8.565  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 9.831  ; 9.831  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 8.648  ; 8.648  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 9.736  ; 9.736  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 8.725  ; 8.725  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 8.102  ; 8.102  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 7.411  ; 7.411  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 9.051  ; 9.051  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 8.388  ; 8.388  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 9.679  ; 9.679  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 9.614  ; 9.614  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 9.734  ; 9.734  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 9.326  ; 9.326  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 9.382  ; 9.382  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 8.930  ; 8.930  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 7.327  ; 7.327  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 11.151 ; 11.151 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 11.024 ; 11.024 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 8.183  ; 8.183  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 10.532 ; 10.532 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 10.337 ; 10.337 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 10.417 ; 10.417 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 8.266  ; 8.266  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 10.576 ; 10.576 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 8.175  ; 8.175  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 9.681  ; 9.681  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 8.502  ; 8.502  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 9.672  ; 9.672  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 8.266  ; 8.266  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 10.108 ; 10.108 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 7.976  ; 7.976  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 9.530  ; 9.530  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 8.323  ; 8.323  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 10.322 ; 10.322 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 9.255  ; 9.255  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 10.272 ; 10.272 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 9.328  ; 9.328  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 8.829  ; 8.829  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 7.963  ; 7.963  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 9.753  ; 9.753  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 8.276  ; 8.276  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 9.184  ; 9.184  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 8.893  ; 8.893  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 9.203  ; 9.203  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 8.513  ; 8.513  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 8.926  ; 8.926  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 7.327  ; 7.327  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 8.654  ; 8.654  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 8.422  ; 8.422  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 8.463  ; 8.463  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 8.913  ; 8.913  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.348  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 9.787  ; 9.787  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.348  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 8.358  ; 8.358  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 8.673  ; 8.673  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.805  ; 8.805  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.397  ; 8.397  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.358  ; 8.358  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 8.618  ; 8.618  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 8.555  ; 8.555  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 9.205  ; 9.205  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 8.729  ; 8.729  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 8.302  ; 8.302  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 8.873  ; 8.873  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 7.349  ; 7.349  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 11.516 ; 11.516 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.493 ; 11.493 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.207 ; 11.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 10.673 ; 10.673 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 10.702 ; 10.702 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 12.517 ; 12.517 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 11.424 ; 11.424 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.381 ; 11.381 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.177 ; 11.177 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.114 ; 12.114 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 10.805 ; 10.805 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.424 ; 12.424 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 8.548  ; 8.548  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 10.365 ; 10.365 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 9.046  ; 9.046  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 9.477  ; 9.477  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 8.329  ; 8.329  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 9.435  ; 9.435  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 8.320  ; 8.320  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 9.520  ; 9.520  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 8.354  ; 8.354  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 8.638  ; 8.638  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 7.374  ; 7.374  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 9.245  ; 9.245  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 8.625  ; 8.625  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 8.488  ; 8.488  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 8.064  ; 8.064  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 8.503  ; 8.503  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 7.349  ; 7.349  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 7.790  ; 7.790  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 10.162 ; 10.162 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 9.690  ; 9.690  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 10.815 ; 10.815 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.593 ; 12.593 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.501 ; 12.501 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 12.208 ; 12.208 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 12.623 ; 12.623 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 11.403 ; 11.403 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 13.164 ; 13.164 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.802 ; 12.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 12.167 ; 12.167 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 13.541 ; 13.541 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 13.259 ; 13.259 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 12.460 ; 12.460 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 14.664 ; 14.664 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.835 ; 11.835 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 13.076 ; 13.076 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.775 ; 12.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 13.761 ; 13.761 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 12.663 ; 12.663 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.963 ; 12.963 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.234 ; 12.234 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 14.056 ; 14.056 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.818 ; 11.818 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 12.109 ; 12.109 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 10.815 ; 10.815 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 13.747 ; 13.747 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 13.130 ; 13.130 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.214 ; 13.214 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.742 ; 11.742 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.926 ; 11.926 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.167 ; 12.167 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 12.600 ; 12.600 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 11.856 ; 11.856 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.627 ; 11.627 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 11.057 ; 11.057 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.583  ; 9.583  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; TTC_READY  ; 10.159 ; 10.159 ; Fall       ; TTC_READY                                ;
;  fbD[0]           ; TTC_READY  ; 12.615 ; 12.615 ; Fall       ; TTC_READY                                ;
;  fbD[1]           ; TTC_READY  ; 12.967 ; 12.967 ; Fall       ; TTC_READY                                ;
;  fbD[2]           ; TTC_READY  ; 11.947 ; 11.947 ; Fall       ; TTC_READY                                ;
;  fbD[3]           ; TTC_READY  ; 11.942 ; 11.942 ; Fall       ; TTC_READY                                ;
;  fbD[4]           ; TTC_READY  ; 11.543 ; 11.543 ; Fall       ; TTC_READY                                ;
;  fbD[5]           ; TTC_READY  ; 12.586 ; 12.586 ; Fall       ; TTC_READY                                ;
;  fbD[6]           ; TTC_READY  ; 12.447 ; 12.447 ; Fall       ; TTC_READY                                ;
;  fbD[7]           ; TTC_READY  ; 13.007 ; 13.007 ; Fall       ; TTC_READY                                ;
;  fbD[8]           ; TTC_READY  ; 11.476 ; 11.476 ; Fall       ; TTC_READY                                ;
;  fbD[9]           ; TTC_READY  ; 13.278 ; 13.278 ; Fall       ; TTC_READY                                ;
;  fbD[10]          ; TTC_READY  ; 12.329 ; 12.329 ; Fall       ; TTC_READY                                ;
;  fbD[11]          ; TTC_READY  ; 13.000 ; 13.000 ; Fall       ; TTC_READY                                ;
;  fbD[12]          ; TTC_READY  ; 10.858 ; 10.858 ; Fall       ; TTC_READY                                ;
;  fbD[13]          ; TTC_READY  ; 12.127 ; 12.127 ; Fall       ; TTC_READY                                ;
;  fbD[14]          ; TTC_READY  ; 12.586 ; 12.586 ; Fall       ; TTC_READY                                ;
;  fbD[15]          ; TTC_READY  ; 13.102 ; 13.102 ; Fall       ; TTC_READY                                ;
;  fbD[16]          ; TTC_READY  ; 11.942 ; 11.942 ; Fall       ; TTC_READY                                ;
;  fbD[17]          ; TTC_READY  ; 12.471 ; 12.471 ; Fall       ; TTC_READY                                ;
;  fbD[18]          ; TTC_READY  ; 12.052 ; 12.052 ; Fall       ; TTC_READY                                ;
;  fbD[19]          ; TTC_READY  ; 13.103 ; 13.103 ; Fall       ; TTC_READY                                ;
;  fbD[20]          ; TTC_READY  ; 11.920 ; 11.920 ; Fall       ; TTC_READY                                ;
;  fbD[21]          ; TTC_READY  ; 11.480 ; 11.480 ; Fall       ; TTC_READY                                ;
;  fbD[22]          ; TTC_READY  ; 10.159 ; 10.159 ; Fall       ; TTC_READY                                ;
;  fbD[23]          ; TTC_READY  ; 13.035 ; 13.035 ; Fall       ; TTC_READY                                ;
;  fbD[24]          ; TTC_READY  ; 11.887 ; 11.887 ; Fall       ; TTC_READY                                ;
;  fbD[25]          ; TTC_READY  ; 12.597 ; 12.597 ; Fall       ; TTC_READY                                ;
;  fbD[26]          ; TTC_READY  ; 11.568 ; 11.568 ; Fall       ; TTC_READY                                ;
;  fbD[27]          ; TTC_READY  ; 12.072 ; 12.072 ; Fall       ; TTC_READY                                ;
;  fbD[28]          ; TTC_READY  ; 12.038 ; 12.038 ; Fall       ; TTC_READY                                ;
;  fbD[29]          ; TTC_READY  ; 11.813 ; 11.813 ; Fall       ; TTC_READY                                ;
;  fbD[30]          ; TTC_READY  ; 11.594 ; 11.594 ; Fall       ; TTC_READY                                ;
;  fbD[31]          ; TTC_READY  ; 12.075 ; 12.075 ; Fall       ; TTC_READY                                ;
; fbD[*]            ; inst85     ; 10.413 ; 10.413 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 12.341 ; 12.341 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 11.735 ; 11.735 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 11.464 ; 11.464 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 12.979 ; 12.979 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 11.584 ; 11.584 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 12.708 ; 12.708 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 12.288 ; 12.288 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 12.460 ; 12.460 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 11.794 ; 11.794 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 12.298 ; 12.298 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 11.888 ; 11.888 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 12.534 ; 12.534 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 10.413 ; 10.413 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 12.212 ; 12.212 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 11.250 ; 11.250 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.931 ; 11.931 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 10.795 ; 10.795 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 11.348 ; 11.348 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 11.991 ; 11.991 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 12.658 ; 12.658 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 11.346 ; 11.346 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 12.379 ; 12.379 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 10.549 ; 10.549 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 12.551 ; 12.551 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 11.658 ; 11.658 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 12.271 ; 12.271 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 10.996 ; 10.996 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 10.991 ; 10.991 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 10.929 ; 10.929 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 10.818 ; 10.818 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 10.534 ; 10.534 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 11.589 ; 11.589 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 12.543 ; 12.543 ;        ;
; fiBENn     ; fbCTRLn     ; 12.009 ; 12.009 ; 12.009 ; 12.009 ;
; fiBENn     ; fbTENn      ; 12.009 ; 12.009 ; 12.009 ; 12.009 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 12.543 ; 12.543 ;        ;
; fiBENn     ; fbCTRLn     ; 12.009 ; 12.009 ; 12.009 ; 12.009 ;
; fiBENn     ; fbTENn      ; 12.009 ; 12.009 ; 12.009 ; 12.009 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+-----------+------------+--------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+--------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 11.433 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 11.400 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 13.328 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 13.328 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 12.270 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 13.151 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 12.270 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 13.161 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 12.270 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 13.161 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 12.029 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 13.126 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 12.029 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 13.126 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 12.226 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 12.693 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 11.848 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 12.693 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 12.216 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 13.071 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 11.819 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 12.695 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 11.848 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 12.672 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 11.819 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 12.672 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 11.838 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 12.634 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 11.400 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 12.634 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 11.400 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 12.227 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 11.758 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 12.227 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 11.433 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.176  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 11.104 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 11.104 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 10.046 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.927 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 10.046 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.937 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 10.046 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.937 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 9.805  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.902 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 9.805  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.902 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 10.002 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.469 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 9.624  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.469 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 9.992  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.847 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 9.595  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.471 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 9.624  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.448 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 9.595  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.448 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 9.614  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.410 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.176  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.410 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.176  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.003 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.534  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.003 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+-----------+------------+--------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+--------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 8.119  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 8.000  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 9.928  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 9.928  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 8.870  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 9.751  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 8.870  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 9.761  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 8.870  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 9.761  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 8.629  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 9.726  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 8.629  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 9.726  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 8.826  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 9.293  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 8.448  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 9.293  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 8.816  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 9.671  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 8.419  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 9.295  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 8.448  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 9.272  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 8.419  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 9.272  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 8.438  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 9.234  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 8.000  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 9.234  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 8.000  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 8.827  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 8.358  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 8.827  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 8.119  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 8.774  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 10.702 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 10.702 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 9.644  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.525 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 9.644  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.535 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 9.644  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.535 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 9.403  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.500 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 9.403  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.500 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 9.600  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.067 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 9.222  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.067 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 9.590  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.445 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 9.193  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.069 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 9.222  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.046 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 9.193  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.046 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 9.212  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.008 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 8.774  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.008 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 8.774  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 9.601  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.132  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 9.601  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 11.433    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 11.400    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 13.328    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 13.328    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 12.270    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 13.151    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 12.270    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 13.161    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 12.270    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 13.161    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 12.029    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 13.126    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 12.029    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 13.126    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 12.226    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 12.693    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 11.848    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 12.693    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 12.216    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 13.071    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 11.819    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 12.695    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 11.848    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 12.672    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 11.819    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 12.672    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 11.838    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 12.634    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 11.400    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 12.634    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 11.400    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 12.227    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 11.758    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 12.227    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 11.433    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.176     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 11.104    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 11.104    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 10.046    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.927    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 10.046    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.937    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 10.046    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.937    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 9.805     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.902    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 9.805     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.902    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 10.002    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.469    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 9.624     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.469    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 9.992     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.847    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 9.595     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.471    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 9.624     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.448    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 9.595     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.448    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 9.614     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.410    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.176     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.410    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.176     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.003    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.534     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.003    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 8.119     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 8.000     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 9.928     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 9.928     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 8.870     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 9.751     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 8.870     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 9.761     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 8.870     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 9.761     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 8.629     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 9.726     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 8.629     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 9.726     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 8.826     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 9.293     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 8.448     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 9.293     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 8.816     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 9.671     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 8.419     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 9.295     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 8.448     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 9.272     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 8.419     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 9.272     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 8.438     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 9.234     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 8.000     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 9.234     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 8.000     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 8.827     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 8.358     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 8.827     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 8.119     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 8.774     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 10.702    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 10.702    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 9.644     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.525    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 9.644     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.535    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 9.644     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.535    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 9.403     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.500    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 9.403     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.500    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 9.600     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.067    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 9.222     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.067    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 9.590     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.445    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 9.193     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.069    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 9.222     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.046    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 9.193     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.046    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 9.212     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.008    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 8.774     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.008    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 8.774     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 9.601     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.132     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 9.601     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.196  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 5.185  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 5.310  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 10.155 ; 0.000         ;
; inst85                                   ; 23.540 ; 0.000         ;
; TTC_READY                                ; 23.547 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.112 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.213 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.215 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.219 ; 0.000         ;
; TTC_READY                                ; 0.378 ; 0.000         ;
; inst85                                   ; 0.378 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Fast Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.975  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 10.326 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 10.472 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 11.305 ; 0.000         ;
; inst85                                   ; 11.761 ; 0.000         ;
; TTC_READY                                ; 11.784 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.218  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.244  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.341  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.768  ; 0.000         ;
; inst85                                   ; 12.926 ; 0.000         ;
; TTC_READY                                ; 13.047 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.495  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 11.583 ; 0.000         ;
; TTC_READY                                ; 11.870 ; 0.000         ;
; inst85                                   ; 11.870 ; 0.000         ;
; CLK40DES1                                ; 12.500 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 24.370 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 49.083 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 2.598 ; 2.598 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 2.598 ; 2.598 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 2.217 ; 2.217 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 2.261 ; 2.261 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 2.194 ; 2.194 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 2.072 ; 2.072 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 2.259 ; 2.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 2.190 ; 2.190 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 2.126 ; 2.126 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 2.135 ; 2.135 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 2.139 ; 2.139 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 2.096 ; 2.096 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 2.089 ; 2.089 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 2.465 ; 2.465 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 2.820 ; 2.820 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 2.709 ; 2.709 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 2.652 ; 2.652 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 2.712 ; 2.712 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 2.726 ; 2.726 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 2.614 ; 2.614 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 2.724 ; 2.724 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 2.820 ; 2.820 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 2.700 ; 2.700 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.355 ; 3.355 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.355 ; 3.355 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 3.355 ; 3.355 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.196 ; 3.196 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.277 ; 3.277 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.302 ; 3.302 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 2.561 ; 2.561 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 2.422 ; 2.422 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 2.561 ; 2.561 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 2.472 ; 2.472 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 2.461 ; 2.461 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.495 ; 2.495 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.480 ; 2.480 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.357 ; 2.357 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 2.308 ; 2.308 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.911 ; 2.911 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.620 ; 2.620 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.659 ; 2.659 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.295 ; 2.295 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.911 ; 2.911 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 2.516 ; 2.516 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.816 ; 2.816 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.601 ; 2.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.842 ; 2.842 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.177 ; 2.177 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.503 ; 2.503 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 2.048 ; 2.048 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.369 ; 2.369 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.418 ; 2.418 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.576 ; 2.576 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.035 ; 2.035 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.773 ; 2.773 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.266 ; 2.266 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.737 ; 2.737 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 2.294 ; 2.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.443 ; 2.443 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.159 ; 2.159 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.472 ; 2.472 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.017 ; 2.017 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.462 ; 2.462 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.038 ; 2.038 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.206 ; 2.206 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.252 ; 2.252 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 2.741 ; 2.741 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 4.213 ; 4.213 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 4.213 ; 4.213 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 4.213 ; 4.213 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 4.054 ; 4.054 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 4.135 ; 4.135 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 4.160 ; 4.160 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 2.520 ; 2.520 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 3.355 ; 3.355 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 3.355 ; 3.355 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 3.284 ; 3.284 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 3.114 ; 3.114 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 3.300 ; 3.300 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 2.586 ; 2.586 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 1.286 ; 1.286 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 1.224 ; 1.224 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 1.104 ; 1.104 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 0.874 ; 0.874 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 1.170 ; 1.170 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 0.844 ; 0.844 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 1.187 ; 1.187 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 0.871 ; 0.871 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 1.286 ; 1.286 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.594 ; 0.594 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.749 ; 0.749 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.603 ; 0.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.760 ; 0.760 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 0.577 ; 0.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.774 ; 0.774 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 0.440 ; 0.440 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.779 ; 0.779 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 0.821 ; 0.821 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 1.284 ; 1.284 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 1.081 ; 1.081 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 0.991 ; 0.991 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 0.572 ; 0.572 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.877 ; 0.877 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.470 ; 0.470 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.633 ; 0.633 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 0.668 ; 0.668 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 1.049 ; 1.049 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.559 ; 0.559 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.956 ; 0.956 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.430 ; 0.430 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.603 ; 0.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.418 ; 0.418 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.595 ; 0.595 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 2.761 ; 2.761 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 3.003 ; 3.003 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 2.915 ; 2.915 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiLFn       ; CLK40DES1  ; 2.323 ; 2.323 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.715 ; 2.715 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 2.247 ; 2.247 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 2.715 ; 2.715 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 2.330 ; 2.330 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 2.688 ; 2.688 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 2.409 ; 2.409 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 2.563 ; 2.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 2.147 ; 2.147 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 2.601 ; 2.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 2.182 ; 2.182 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 2.481 ; 2.481 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 2.870 ; 2.870 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.619 ; 2.619 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.537 ; 2.537 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.294 ; 2.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.708 ; 2.708 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.354 ; 2.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.621 ; 2.621 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.363 ; 2.363 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.731 ; 2.731 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.243 ; 2.243 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.651 ; 2.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.031 ; 2.031 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.870 ; 2.870 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.135 ; 2.135 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.565 ; 2.565 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 2.143 ; 2.143 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.596 ; 2.596 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.185 ; 2.185 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.476 ; 2.476 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 2.501 ; 2.501 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 1.450 ; 1.450 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 1.388 ; 1.388 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 1.268 ; 1.268 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 1.038 ; 1.038 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 1.334 ; 1.334 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 1.008 ; 1.008 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 1.351 ; 1.351 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 1.035 ; 1.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 1.450 ; 1.450 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 0.758 ; 0.758 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.913 ; 0.913 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 0.767 ; 0.767 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.924 ; 0.924 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 0.741 ; 0.741 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 0.938 ; 0.938 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.604 ; 0.604 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.943 ; 0.943 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 0.985 ; 0.985 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 1.448 ; 1.448 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 1.245 ; 1.245 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 1.155 ; 1.155 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 0.736 ; 0.736 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 1.041 ; 1.041 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.634 ; 0.634 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.797 ; 0.797 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 0.832 ; 0.832 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 1.213 ; 1.213 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 0.723 ; 0.723 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 1.120 ; 1.120 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.594 ; 0.594 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.767 ; 0.767 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 0.582 ; 0.582 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.759 ; 0.759 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 2.593 ; 2.593 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 2.043 ; 2.043 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.950 ; -1.950 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.476 ; -2.476 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.095 ; -2.095 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.139 ; -2.139 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.072 ; -2.072 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -1.950 ; -1.950 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.137 ; -2.137 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.068 ; -2.068 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.004 ; -2.004 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.013 ; -2.013 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.017 ; -2.017 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -1.974 ; -1.974 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -1.967 ; -1.967 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.318 ; -2.318 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.247 ; -2.247 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.332 ; -2.332 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.295 ; -2.295 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.347 ; -2.347 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.453 ; -2.453 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.250 ; -2.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.343 ; -2.343 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.247 ; -2.247 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.323 ; -2.323 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.986 ; -2.986 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.145 ; -3.145 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.145 ; -3.145 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.986 ; -2.986 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.067 ; -3.067 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.092 ; -3.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -1.995 ; -1.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -1.995 ; -1.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.055 ; -2.055 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.012 ; -2.012 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.012 ; -2.012 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.366 ; -2.366 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.185 ; -2.185 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.206 ; -2.206 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.054 ; -2.054 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.895 ; -1.895 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.308 ; -2.308 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.416 ; -2.416 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.082 ; -2.082 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.585 ; -2.585 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.234 ; -2.234 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.502 ; -2.502 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.468 ; -2.468 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.613 ; -2.613 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.055 ; -2.055 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.381 ; -2.381 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.926 ; -1.926 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.247 ; -2.247 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.296 ; -2.296 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.454 ; -2.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.913 ; -1.913 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.651 ; -2.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.144 ; -2.144 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.615 ; -2.615 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.172 ; -2.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.321 ; -2.321 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.037 ; -2.037 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.350 ; -2.350 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.895 ; -1.895 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.340 ; -2.340 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.916 ; -1.916 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.084 ; -2.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.130 ; -2.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.619 ; -2.619 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.575 ; -3.575 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.734 ; -3.734 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.734 ; -3.734 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.575 ; -3.575 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.656 ; -3.656 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.681 ; -3.681 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.398 ; -2.398 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.693 ; -2.693 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.955 ; -2.955 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.790 ; -2.790 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.693 ; -2.693 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.903 ; -2.903 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.390 ; -1.390 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.308 ; -0.308 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.114 ; -1.114 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.994 ; -0.994 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.764 ; -0.764 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -1.060 ; -1.060 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.734 ; -0.734 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.077 ; -1.077 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.761 ; -0.761 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.176 ; -1.176 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.484 ; -0.484 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.639 ; -0.639 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.493 ; -0.493 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.650 ; -0.650 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.467 ; -0.467 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.664 ; -0.664 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.330 ; -0.330 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.669 ; -0.669 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.711 ; -0.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -1.174 ; -1.174 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.971 ; -0.971 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.881 ; -0.881 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.462 ; -0.462 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.767 ; -0.767 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.360 ; -0.360 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.523 ; -0.523 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.558 ; -0.558 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.939 ; -0.939 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.449 ; -0.449 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.846 ; -0.846 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.320 ; -0.320 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.493 ; -0.493 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.308 ; -0.308 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.485 ; -0.485 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.482 ; -1.482 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.061 ; -2.061 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.222 ; -2.222 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiLFn       ; CLK40DES1  ; -2.041 ; -2.041 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -2.025 ; -2.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.125 ; -2.125 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.593 ; -2.593 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -2.208 ; -2.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.566 ; -2.566 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.287 ; -2.287 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.441 ; -2.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.025 ; -2.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.479 ; -2.479 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.060 ; -2.060 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.359 ; -2.359 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -1.909 ; -1.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.497 ; -2.497 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.415 ; -2.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.172 ; -2.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.586 ; -2.586 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.232 ; -2.232 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.499 ; -2.499 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.241 ; -2.241 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.609 ; -2.609 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.121 ; -2.121 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.529 ; -2.529 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.909 ; -1.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.748 ; -2.748 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.013 ; -2.013 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.443 ; -2.443 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.021 ; -2.021 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.474 ; -2.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.063 ; -2.063 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.354 ; -2.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.554 ; -1.554 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.472 ; -0.472 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.278 ; -1.278 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.158 ; -1.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.928 ; -0.928 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -1.224 ; -1.224 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -0.898 ; -0.898 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.241 ; -1.241 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.925 ; -0.925 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.340 ; -1.340 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.648 ; -0.648 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.803 ; -0.803 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.657 ; -0.657 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.814 ; -0.814 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.631 ; -0.631 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.828 ; -0.828 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.494 ; -0.494 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.833 ; -0.833 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.875 ; -0.875 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -1.338 ; -1.338 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.135 ; -1.135 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -1.045 ; -1.045 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.626 ; -0.626 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.931 ; -0.931 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.524 ; -0.524 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.687 ; -0.687 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.722 ; -0.722 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -1.103 ; -1.103 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.613 ; -0.613 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -1.010 ; -1.010 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.484 ; -0.484 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.657 ; -0.657 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.472 ; -0.472 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.649 ; -0.649 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.646 ; -1.646 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -1.796 ; -1.796 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.826 ; 3.826 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 4.371 ; 4.371 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.134 ; 4.134 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.770 ; 3.770 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.879 ; 3.879 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.855 ; 3.855 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.889 ; 3.889 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 4.371 ; 4.371 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.204 ; 4.204 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.711 ; 3.711 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 4.185 ; 4.185 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.673 ; 3.673 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 5.301 ; 5.301 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.923 ; 4.923 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 5.052 ; 5.052 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.505 ; 4.505 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 5.097 ; 5.097 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.695 ; 4.695 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 5.301 ; 5.301 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.668 ; 4.668 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 5.192 ; 5.192 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 4.680 ; 4.680 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.928 ; 4.928 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 4.501 ; 4.501 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.963 ; 4.963 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.374 ; 4.374 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 5.034 ; 5.034 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.296 ; 4.296 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.568 ; 4.568 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.710 ; 4.710 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.639 ; 4.639 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 4.430 ; 4.430 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.979 ; 4.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.623 ; 4.623 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.633 ; 4.633 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.393 ; 4.393 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.657 ; 4.657 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 4.512 ; 4.512 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 4.817 ; 4.817 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 4.211 ; 4.211 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.486 ; 4.486 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.334 ; 4.334 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.385 ; 4.385 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.230 ; 4.230 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.814 ; 4.814 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 4.005 ; 4.005 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 6.442 ; 6.442 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 5.691 ; 5.691 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 5.652 ; 5.652 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 5.559 ; 5.559 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 5.653 ; 5.653 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 5.199 ; 5.199 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 5.894 ; 5.894 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 5.698 ; 5.698 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 5.691 ; 5.691 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 6.040 ; 6.040 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 5.908 ; 5.908 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 5.599 ; 5.599 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 6.442 ; 6.442 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 5.373 ; 5.373 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 5.812 ; 5.812 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 5.691 ; 5.691 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 6.081 ; 6.081 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 5.709 ; 5.709 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 5.804 ; 5.804 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 5.521 ; 5.521 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 6.219 ; 6.219 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 5.329 ; 5.329 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 5.502 ; 5.502 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.971 ; 4.971 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 6.118 ; 6.118 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 5.862 ; 5.862 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 5.950 ; 5.950 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 5.296 ; 5.296 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 5.396 ; 5.396 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 5.470 ; 5.470 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 5.648 ; 5.648 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 5.381 ; 5.381 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 5.272 ; 5.272 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 4.209 ; 4.209 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 5.569 ; 5.569 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 3.978 ; 3.978 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.423 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 4.195 ; 4.195 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 5.426 ; 5.426 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.734 ; 4.734 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 4.736 ; 4.736 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.447 ; 4.447 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 5.068 ; 5.068 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 5.059 ; 5.059 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 5.243 ; 5.243 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 5.426 ; 5.426 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 4.389 ; 4.389 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 4.049 ; 4.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.841 ; 3.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 5.372 ; 5.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 4.971 ; 4.971 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.959 ; 4.959 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.881 ; 4.881 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.660 ; 4.660 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.628 ; 4.628 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.372 ; 5.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.938 ; 4.938 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.917 ; 4.917 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.902 ; 4.902 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.173 ; 5.173 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.698 ; 4.698 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.328 ; 5.328 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 4.303 ; 4.303 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.644 ; 4.644 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.793 ; 4.793 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.228 ; 5.228 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 4.768 ; 4.768 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.895 ; 4.895 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 4.823 ; 4.823 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.299 ; 5.299 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.339 ; 4.339 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.414 ; 4.414 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 3.743 ; 3.743 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.205 ; 5.205 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 4.931 ; 4.931 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 4.942 ; 4.942 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 4.461 ; 4.461 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 4.611 ; 4.611 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 4.579 ; 4.579 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 4.636 ; 4.636 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.467 ; 4.467 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.283 ; 4.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 6.278 ; 6.278 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.527 ; 5.527 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.488 ; 5.488 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.395 ; 5.395 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.489 ; 5.489 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.035 ; 5.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.730 ; 5.730 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.534 ; 5.534 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.350 ; 5.350 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.876 ; 5.876 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.744 ; 5.744 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.435 ; 5.435 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 6.278 ; 6.278 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.209 ; 5.209 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.648 ; 5.648 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.527 ; 5.527 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.917 ; 5.917 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.545 ; 5.545 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.640 ; 5.640 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.357 ; 5.357 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 6.055 ; 6.055 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.165 ; 5.165 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.338 ; 5.338 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.807 ; 4.807 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.954 ; 5.954 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.698 ; 5.698 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.786 ; 5.786 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.132 ; 5.132 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.232 ; 5.232 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.306 ; 5.306 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.484 ; 5.484 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.217 ; 5.217 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.108 ; 5.108 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.405 ; 5.405 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 4.045 ; 4.045 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; TTC_READY  ; 5.621 ; 5.621 ; Fall       ; TTC_READY                                ;
;  fbD[0]           ; TTC_READY  ; 5.445 ; 5.445 ; Fall       ; TTC_READY                                ;
;  fbD[1]           ; TTC_READY  ; 5.539 ; 5.539 ; Fall       ; TTC_READY                                ;
;  fbD[2]           ; TTC_READY  ; 5.099 ; 5.099 ; Fall       ; TTC_READY                                ;
;  fbD[3]           ; TTC_READY  ; 5.140 ; 5.140 ; Fall       ; TTC_READY                                ;
;  fbD[4]           ; TTC_READY  ; 5.008 ; 5.008 ; Fall       ; TTC_READY                                ;
;  fbD[5]           ; TTC_READY  ; 5.416 ; 5.416 ; Fall       ; TTC_READY                                ;
;  fbD[6]           ; TTC_READY  ; 5.312 ; 5.312 ; Fall       ; TTC_READY                                ;
;  fbD[7]           ; TTC_READY  ; 5.573 ; 5.573 ; Fall       ; TTC_READY                                ;
;  fbD[8]           ; TTC_READY  ; 4.985 ; 4.985 ; Fall       ; TTC_READY                                ;
;  fbD[9]           ; TTC_READY  ; 5.621 ; 5.621 ; Fall       ; TTC_READY                                ;
;  fbD[10]          ; TTC_READY  ; 5.231 ; 5.231 ; Fall       ; TTC_READY                                ;
;  fbD[11]          ; TTC_READY  ; 5.552 ; 5.552 ; Fall       ; TTC_READY                                ;
;  fbD[12]          ; TTC_READY  ; 4.709 ; 4.709 ; Fall       ; TTC_READY                                ;
;  fbD[13]          ; TTC_READY  ; 5.143 ; 5.143 ; Fall       ; TTC_READY                                ;
;  fbD[14]          ; TTC_READY  ; 5.381 ; 5.381 ; Fall       ; TTC_READY                                ;
;  fbD[15]          ; TTC_READY  ; 5.588 ; 5.588 ; Fall       ; TTC_READY                                ;
;  fbD[16]          ; TTC_READY  ; 5.125 ; 5.125 ; Fall       ; TTC_READY                                ;
;  fbD[17]          ; TTC_READY  ; 5.290 ; 5.290 ; Fall       ; TTC_READY                                ;
;  fbD[18]          ; TTC_READY  ; 5.138 ; 5.138 ; Fall       ; TTC_READY                                ;
;  fbD[19]          ; TTC_READY  ; 5.577 ; 5.577 ; Fall       ; TTC_READY                                ;
;  fbD[20]          ; TTC_READY  ; 5.094 ; 5.094 ; Fall       ; TTC_READY                                ;
;  fbD[21]          ; TTC_READY  ; 4.961 ; 4.961 ; Fall       ; TTC_READY                                ;
;  fbD[22]          ; TTC_READY  ; 4.438 ; 4.438 ; Fall       ; TTC_READY                                ;
;  fbD[23]          ; TTC_READY  ; 5.550 ; 5.550 ; Fall       ; TTC_READY                                ;
;  fbD[24]          ; TTC_READY  ; 5.073 ; 5.073 ; Fall       ; TTC_READY                                ;
;  fbD[25]          ; TTC_READY  ; 5.405 ; 5.405 ; Fall       ; TTC_READY                                ;
;  fbD[26]          ; TTC_READY  ; 4.952 ; 4.952 ; Fall       ; TTC_READY                                ;
;  fbD[27]          ; TTC_READY  ; 5.168 ; 5.168 ; Fall       ; TTC_READY                                ;
;  fbD[28]          ; TTC_READY  ; 5.138 ; 5.138 ; Fall       ; TTC_READY                                ;
;  fbD[29]          ; TTC_READY  ; 5.088 ; 5.088 ; Fall       ; TTC_READY                                ;
;  fbD[30]          ; TTC_READY  ; 5.003 ; 5.003 ; Fall       ; TTC_READY                                ;
;  fbD[31]          ; TTC_READY  ; 5.155 ; 5.155 ; Fall       ; TTC_READY                                ;
; fbD[*]            ; inst85     ; 5.535 ; 5.535 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 5.323 ; 5.323 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 5.025 ; 5.025 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 4.943 ; 4.943 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.535 ; 5.535 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 5.003 ; 5.003 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.459 ; 5.459 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 5.209 ; 5.209 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.359 ; 5.359 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 5.066 ; 5.066 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 5.253 ; 5.253 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 5.060 ; 5.060 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.344 ; 5.344 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 4.533 ; 4.533 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 5.185 ; 5.185 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.810 ; 4.810 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 5.091 ; 5.091 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.652 ; 4.652 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.835 ; 4.835 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 5.105 ; 5.105 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 5.394 ; 5.394 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.865 ; 4.865 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 5.305 ; 5.305 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.595 ; 4.595 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 5.368 ; 5.368 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.958 ; 4.958 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 5.286 ; 5.286 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.677 ; 4.677 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.712 ; 4.712 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.684 ; 4.684 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.657 ; 4.657 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.572 ; 4.572 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.953 ; 4.953 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.826 ; 3.826 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.516 ; 3.516 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.773 ; 3.773 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.688 ; 3.688 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.879 ; 3.879 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.589 ; 3.589 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.516 ; 3.516 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.732 ; 3.732 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.059 ; 4.059 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.711 ; 3.711 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 4.185 ; 4.185 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.673 ; 3.673 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.259 ; 3.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.283 ; 4.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.271 ; 4.271 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.680 ; 3.680 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.269 ; 4.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.924 ; 3.924 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.163 ; 4.163 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.839 ; 3.839 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.273 ; 4.273 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.336 ; 3.336 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.121 ; 4.121 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.792 ; 3.792 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.328 ; 4.328 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.688 ; 3.688 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.249 ; 4.249 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.943 ; 3.943 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.177 ; 4.177 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.757 ; 3.757 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.060 ; 4.060 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.697 ; 3.697 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.192 ; 4.192 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.735 ; 3.735 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.200 ; 4.200 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.790 ; 3.790 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.540 ; 3.540 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.259 ; 3.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.909 ; 3.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.625 ; 3.625 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.199 ; 4.199 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.154 ; 4.154 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.220 ; 4.220 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.056 ; 4.056 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.031 ; 4.031 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 3.845 ; 3.845 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.231 ; 3.231 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.715 ; 4.715 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.702 ; 4.702 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.588 ; 3.588 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.455 ; 4.455 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.373 ; 4.373 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.414 ; 4.414 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.574 ; 3.574 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.508 ; 4.508 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.571 ; 3.571 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.140 ; 4.140 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.670 ; 3.670 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.142 ; 4.142 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.631 ; 3.631 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.319 ; 4.319 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.481 ; 3.481 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.122 ; 4.122 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.621 ; 3.621 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.436 ; 4.436 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.962 ; 3.962 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.386 ; 4.386 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.007 ; 4.007 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 3.839 ; 3.839 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.468 ; 3.468 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.163 ; 4.163 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.606 ; 3.606 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.971 ; 3.971 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.805 ; 3.805 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.970 ; 3.970 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.674 ; 3.674 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.854 ; 3.854 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.231 ; 3.231 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.737 ; 3.737 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 3.676 ; 3.676 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 3.701 ; 3.701 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 3.925 ; 3.925 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.423 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 4.141 ; 4.141 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.637 ; 3.637 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.769 ; 3.769 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.800 ; 3.800 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.662 ; 3.662 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.637 ; 3.637 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.711 ; 3.711 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.692 ; 3.692 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.924 ; 3.924 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.844 ; 3.844 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.648 ; 3.648 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.841 ; 3.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 3.233 ; 3.233 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 4.817 ; 4.817 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.805 ; 4.805 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.727 ; 4.727 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.506 ; 4.506 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.474 ; 4.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.218 ; 5.218 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.784 ; 4.784 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.763 ; 4.763 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.748 ; 4.748 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.019 ; 5.019 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.544 ; 4.544 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.174 ; 5.174 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 3.741 ; 3.741 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.441 ; 4.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 3.895 ; 3.895 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.088 ; 4.088 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 3.661 ; 3.661 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.059 ; 4.059 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 3.603 ; 3.603 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 4.093 ; 4.093 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.645 ; 3.645 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 3.787 ; 3.787 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 3.267 ; 3.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 4.029 ; 4.029 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 3.761 ; 3.761 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 3.706 ; 3.706 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 3.492 ; 3.492 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 3.702 ; 3.702 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.233 ; 3.233 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 3.422 ; 3.422 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.313 ; 4.313 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.129 ; 4.129 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 4.807 ; 4.807 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.527 ; 5.527 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.488 ; 5.488 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.395 ; 5.395 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.489 ; 5.489 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.035 ; 5.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.730 ; 5.730 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.534 ; 5.534 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.350 ; 5.350 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.876 ; 5.876 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.744 ; 5.744 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.435 ; 5.435 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 6.278 ; 6.278 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.209 ; 5.209 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.648 ; 5.648 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.527 ; 5.527 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.917 ; 5.917 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.545 ; 5.545 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.640 ; 5.640 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.357 ; 5.357 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 6.055 ; 6.055 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.165 ; 5.165 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.338 ; 5.338 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.807 ; 4.807 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.954 ; 5.954 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.698 ; 5.698 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.786 ; 5.786 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.132 ; 5.132 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.232 ; 5.232 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.306 ; 5.306 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.484 ; 5.484 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.217 ; 5.217 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.108 ; 5.108 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 4.887 ; 4.887 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 4.045 ; 4.045 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; TTC_READY  ; 4.438 ; 4.438 ; Fall       ; TTC_READY                                ;
;  fbD[0]           ; TTC_READY  ; 5.445 ; 5.445 ; Fall       ; TTC_READY                                ;
;  fbD[1]           ; TTC_READY  ; 5.539 ; 5.539 ; Fall       ; TTC_READY                                ;
;  fbD[2]           ; TTC_READY  ; 5.099 ; 5.099 ; Fall       ; TTC_READY                                ;
;  fbD[3]           ; TTC_READY  ; 5.140 ; 5.140 ; Fall       ; TTC_READY                                ;
;  fbD[4]           ; TTC_READY  ; 5.008 ; 5.008 ; Fall       ; TTC_READY                                ;
;  fbD[5]           ; TTC_READY  ; 5.416 ; 5.416 ; Fall       ; TTC_READY                                ;
;  fbD[6]           ; TTC_READY  ; 5.312 ; 5.312 ; Fall       ; TTC_READY                                ;
;  fbD[7]           ; TTC_READY  ; 5.573 ; 5.573 ; Fall       ; TTC_READY                                ;
;  fbD[8]           ; TTC_READY  ; 4.985 ; 4.985 ; Fall       ; TTC_READY                                ;
;  fbD[9]           ; TTC_READY  ; 5.621 ; 5.621 ; Fall       ; TTC_READY                                ;
;  fbD[10]          ; TTC_READY  ; 5.231 ; 5.231 ; Fall       ; TTC_READY                                ;
;  fbD[11]          ; TTC_READY  ; 5.552 ; 5.552 ; Fall       ; TTC_READY                                ;
;  fbD[12]          ; TTC_READY  ; 4.709 ; 4.709 ; Fall       ; TTC_READY                                ;
;  fbD[13]          ; TTC_READY  ; 5.143 ; 5.143 ; Fall       ; TTC_READY                                ;
;  fbD[14]          ; TTC_READY  ; 5.381 ; 5.381 ; Fall       ; TTC_READY                                ;
;  fbD[15]          ; TTC_READY  ; 5.588 ; 5.588 ; Fall       ; TTC_READY                                ;
;  fbD[16]          ; TTC_READY  ; 5.125 ; 5.125 ; Fall       ; TTC_READY                                ;
;  fbD[17]          ; TTC_READY  ; 5.290 ; 5.290 ; Fall       ; TTC_READY                                ;
;  fbD[18]          ; TTC_READY  ; 5.138 ; 5.138 ; Fall       ; TTC_READY                                ;
;  fbD[19]          ; TTC_READY  ; 5.577 ; 5.577 ; Fall       ; TTC_READY                                ;
;  fbD[20]          ; TTC_READY  ; 5.094 ; 5.094 ; Fall       ; TTC_READY                                ;
;  fbD[21]          ; TTC_READY  ; 4.961 ; 4.961 ; Fall       ; TTC_READY                                ;
;  fbD[22]          ; TTC_READY  ; 4.438 ; 4.438 ; Fall       ; TTC_READY                                ;
;  fbD[23]          ; TTC_READY  ; 5.550 ; 5.550 ; Fall       ; TTC_READY                                ;
;  fbD[24]          ; TTC_READY  ; 5.073 ; 5.073 ; Fall       ; TTC_READY                                ;
;  fbD[25]          ; TTC_READY  ; 5.405 ; 5.405 ; Fall       ; TTC_READY                                ;
;  fbD[26]          ; TTC_READY  ; 4.952 ; 4.952 ; Fall       ; TTC_READY                                ;
;  fbD[27]          ; TTC_READY  ; 5.168 ; 5.168 ; Fall       ; TTC_READY                                ;
;  fbD[28]          ; TTC_READY  ; 5.138 ; 5.138 ; Fall       ; TTC_READY                                ;
;  fbD[29]          ; TTC_READY  ; 5.088 ; 5.088 ; Fall       ; TTC_READY                                ;
;  fbD[30]          ; TTC_READY  ; 5.003 ; 5.003 ; Fall       ; TTC_READY                                ;
;  fbD[31]          ; TTC_READY  ; 5.155 ; 5.155 ; Fall       ; TTC_READY                                ;
; fbD[*]            ; inst85     ; 4.533 ; 4.533 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 5.323 ; 5.323 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 5.025 ; 5.025 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 4.943 ; 4.943 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.535 ; 5.535 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 5.003 ; 5.003 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.459 ; 5.459 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 5.209 ; 5.209 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.359 ; 5.359 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 5.066 ; 5.066 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 5.253 ; 5.253 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 5.060 ; 5.060 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.344 ; 5.344 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 4.533 ; 4.533 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 5.185 ; 5.185 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.810 ; 4.810 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 5.091 ; 5.091 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.652 ; 4.652 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.835 ; 4.835 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 5.105 ; 5.105 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 5.394 ; 5.394 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.865 ; 4.865 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 5.305 ; 5.305 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.595 ; 4.595 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 5.368 ; 5.368 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.958 ; 4.958 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 5.286 ; 5.286 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.677 ; 4.677 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.712 ; 4.712 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.684 ; 4.684 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.657 ; 4.657 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.572 ; 4.572 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.953 ; 4.953 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.465 ; 5.465 ;       ;
; fiBENn     ; fbCTRLn     ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; fiBENn     ; fbTENn      ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.465 ; 5.465 ;       ;
; fiBENn     ; fbCTRLn     ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; fiBENn     ; fbTENn      ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+-----------+------------+-------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.730 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.618 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 5.384 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 5.384 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 4.973 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 5.327 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 4.973 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 5.337 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.970 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 5.337 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 4.865 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 5.306 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 4.865 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 5.306 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.937 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 5.132 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 4.807 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 5.132 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.927 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 5.263 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 4.784 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 5.121 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 4.807 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 5.117 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 4.784 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 5.117 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 4.797 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 5.093 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 4.618 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 5.093 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 4.618 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.950 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.738 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.950 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.730 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.808 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.574 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.574 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.163 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.517 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.163 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.527 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.160 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.527 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.055 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.496 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.055 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.496 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.127 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.322 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 3.997 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.322 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.117 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.453 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 3.974 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.311 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 3.997 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.307 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 3.974 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.307 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 3.987 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.283 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 3.808 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.283 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 3.808 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.140 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 3.928 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.140 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+-----------+------------+-------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 3.409 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.333 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 4.099 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 4.099 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 3.688 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 4.042 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 3.688 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 4.052 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 3.685 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 4.052 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.580 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 4.021 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.580 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 4.021 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 3.652 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.847 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 3.522 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.847 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 3.642 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.978 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.499 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.836 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 3.522 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.832 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.499 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.832 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 3.512 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.808 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.333 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.808 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.333 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.665 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 3.453 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.665 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 3.409 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.654 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.420 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.420 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.009 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.363 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.009 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.373 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.006 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.373 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 3.901 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.342 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 3.901 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.342 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 3.973 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.168 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 3.843 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.168 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 3.963 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.299 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 3.820 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.157 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 3.843 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.153 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 3.820 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.153 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 3.833 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.129 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 3.654 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.129 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 3.654 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 3.986 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 3.774 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 3.986 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.730     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.618     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 5.384     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 5.384     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 4.973     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 5.327     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 4.973     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 5.337     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.970     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 5.337     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 4.865     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 5.306     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 4.865     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 5.306     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.937     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 5.132     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 4.807     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 5.132     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.927     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 5.263     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 4.784     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 5.121     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 4.807     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 5.117     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 4.784     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 5.117     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 4.797     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 5.093     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 4.618     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 5.093     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 4.618     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.950     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.738     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.950     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.730     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.808     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.574     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.574     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.163     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.517     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.163     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.527     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.160     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.527     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.055     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.496     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.055     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.496     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.127     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.322     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 3.997     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.322     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.117     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.453     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 3.974     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.311     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 3.997     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.307     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 3.974     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.307     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 3.987     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.283     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 3.808     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.283     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 3.808     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.140     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 3.928     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.140     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 3.409     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.333     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 4.099     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 4.099     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 3.688     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 4.042     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 3.688     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 4.052     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 3.685     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 4.052     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.580     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 4.021     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.580     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 4.021     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 3.652     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.847     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 3.522     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.847     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 3.642     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.978     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.499     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.836     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 3.522     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.832     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.499     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.832     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 3.512     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.808     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.333     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.808     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.333     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.665     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 3.453     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.665     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 3.409     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.654     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.420     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.420     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.009     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.363     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.009     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.373     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.006     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.373     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 3.901     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.342     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 3.901     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.342     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 3.973     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.168     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 3.843     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.168     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 3.963     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.299     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 3.820     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.157     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 3.843     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.153     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 3.820     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.153     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 3.833     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.129     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 3.654     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.129     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 3.654     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 3.986     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 3.774     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 3.986     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; 1.023  ; 0.112 ; 0.480    ; 0.218   ; 2.305               ;
;  CLK40DES1                                ; N/A    ; N/A   ; N/A      ; N/A     ; 12.500              ;
;  PLL0:inst2|altpll:altpll_component|_clk0 ; 4.092  ; 0.112 ; 7.373    ; 0.218   ; 11.269              ;
;  PLL0:inst2|altpll:altpll_component|_clk1 ; 3.657  ; 0.219 ; 9.087    ; 0.341   ; 24.180              ;
;  PLL0:inst2|altpll:altpll_component|_clk2 ; 7.203  ; 0.213 ; 7.373    ; 0.244   ; 48.769              ;
;  PLL0:inst2|altpll:altpll_component|_clk4 ; 1.023  ; 0.215 ; 0.480    ; 0.768   ; 2.305               ;
;  TTC_READY                                ; 22.026 ; 0.378 ; 10.596   ; 13.047  ; 11.680              ;
;  inst85                                   ; 22.018 ; 0.378 ; 10.590   ; 12.926  ; 11.680              ;
; Design-wide TNS                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK40DES1                                ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk2 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk4 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  TTC_READY                                ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  inst85                                   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 5.783  ; 5.783  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.783  ; 5.783  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 4.883  ; 4.883  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.849  ; 4.849  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.708  ; 4.708  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 4.507  ; 4.507  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 4.839  ; 4.839  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 4.696  ; 4.696  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.625  ; 4.625  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.607  ; 4.607  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 4.627  ; 4.627  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 4.520  ; 4.520  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 4.503  ; 4.503  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 5.263  ; 5.263  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 6.764  ; 6.764  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 6.437  ; 6.437  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 6.247  ; 6.247  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 6.430  ; 6.430  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 6.485  ; 6.485  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 6.175  ; 6.175  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.453  ; 6.453  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.764  ; 6.764  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 6.426  ; 6.426  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.176  ; 8.176  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.176  ; 8.176  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.169  ; 8.169  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.688  ; 7.688  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.048  ; 8.048  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.002  ; 8.002  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.028  ; 6.028  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 5.652  ; 5.652  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.028  ; 6.028  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 5.727  ; 5.727  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 5.696  ; 5.696  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.906  ; 5.906  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.894  ; 5.894  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.499  ; 5.499  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.423  ; 5.423  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.639  ; 6.639  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 5.716  ; 5.716  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 5.756  ; 5.756  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 4.991  ; 4.991  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 6.639  ; 6.639  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 5.706  ; 5.706  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 6.365  ; 6.365  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 5.974  ; 5.974  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 6.418  ; 6.418  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 4.966  ; 4.966  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.775  ; 5.775  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 4.618  ; 4.618  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 5.412  ; 5.412  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.447  ; 5.447  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 6.030  ; 6.030  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 4.578  ; 4.578  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 6.606  ; 6.606  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.261  ; 5.261  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 6.464  ; 6.464  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 5.116  ; 5.116  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.682  ; 5.682  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 4.754  ; 4.754  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 5.709  ; 5.709  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 4.416  ; 4.416  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 5.723  ; 5.723  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 4.628  ; 4.628  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 5.016  ; 5.016  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 5.236  ; 5.236  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 6.487  ; 6.487  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 10.424 ; 10.424 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 10.424 ; 10.424 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 10.417 ; 10.417 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 9.936  ; 9.936  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 10.296 ; 10.296 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 10.250 ; 10.250 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.418  ; 5.418  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 8.162  ; 8.162  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 8.162  ; 8.162  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 7.968  ; 7.968  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 7.449  ; 7.449  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.993  ; 7.993  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.096  ; 6.096  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.347  ; 3.347  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.731  ; 2.731  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.313  ; 2.313  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 1.948  ; 1.948  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.726  ; 2.726  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 1.894  ; 1.894  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.733  ; 2.733  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 1.967  ; 1.967  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 3.024  ; 3.024  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 1.423  ; 1.423  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.796  ; 1.796  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 1.447  ; 1.447  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 1.845  ; 1.845  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 1.393  ; 1.393  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 1.853  ; 1.853  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 1.027  ; 1.027  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 1.863  ; 1.863  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 1.856  ; 1.856  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 3.347  ; 3.347  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.805  ; 2.805  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.530  ; 2.530  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 1.383  ; 1.383  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.192  ; 2.192  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.923  ; 0.923  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 1.496  ; 1.496  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.466  ; 1.466  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.646  ; 2.646  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 1.096  ; 1.096  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.375  ; 2.375  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 1.038  ; 1.038  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 1.435  ; 1.435  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.002  ; 1.002  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.435  ; 1.435  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 6.666  ; 6.666  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.081  ; 7.081  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.864  ; 6.864  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiLFn       ; CLK40DES1  ; 5.381  ; 5.381  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.393  ; 6.393  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 4.911  ; 4.911  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 6.393  ; 6.393  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 5.376  ; 5.376  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 6.342  ; 6.342  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 5.627  ; 5.627  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.962  ; 5.962  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 4.614  ; 4.614  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 6.087  ; 6.087  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 4.794  ; 4.794  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 5.715  ; 5.715  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.783  ; 6.783  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.715  ; 5.715  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 5.447  ; 5.447  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 4.990  ; 4.990  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 6.078  ; 6.078  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.214  ; 5.214  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 5.785  ; 5.785  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.220  ; 5.220  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 6.131  ; 6.131  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 4.905  ; 4.905  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 6.159  ; 6.159  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 4.574  ; 4.574  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 6.783  ; 6.783  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 4.891  ; 4.891  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.963  ; 5.963  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 4.603  ; 4.603  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 6.078  ; 6.078  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 4.795  ; 4.795  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 5.704  ; 5.704  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 6.197  ; 6.197  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 3.765  ; 3.765  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 3.149  ; 3.149  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.731  ; 2.731  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.366  ; 2.366  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 3.144  ; 3.144  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.312  ; 2.312  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 3.151  ; 3.151  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.385  ; 2.385  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 3.442  ; 3.442  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 1.841  ; 1.841  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 2.214  ; 2.214  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.865  ; 1.865  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 2.263  ; 2.263  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.811  ; 1.811  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 2.271  ; 2.271  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.445  ; 1.445  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 2.281  ; 2.281  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.274  ; 2.274  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 3.765  ; 3.765  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 3.223  ; 3.223  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.948  ; 2.948  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.801  ; 1.801  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.610  ; 2.610  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.341  ; 1.341  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 1.914  ; 1.914  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.884  ; 1.884  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 3.064  ; 3.064  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.514  ; 1.514  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 2.793  ; 2.793  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 1.456  ; 1.456  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 1.853  ; 1.853  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.420  ; 1.420  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 1.853  ; 1.853  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 6.531  ; 6.531  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 4.618  ; 4.618  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.950 ; -1.950 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.476 ; -2.476 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.095 ; -2.095 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.139 ; -2.139 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.072 ; -2.072 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -1.950 ; -1.950 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.137 ; -2.137 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.068 ; -2.068 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.004 ; -2.004 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.013 ; -2.013 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.017 ; -2.017 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -1.974 ; -1.974 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -1.967 ; -1.967 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.318 ; -2.318 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.247 ; -2.247 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.332 ; -2.332 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.295 ; -2.295 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.347 ; -2.347 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.453 ; -2.453 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.250 ; -2.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.343 ; -2.343 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.247 ; -2.247 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.323 ; -2.323 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.986 ; -2.986 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.145 ; -3.145 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.145 ; -3.145 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.986 ; -2.986 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.067 ; -3.067 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.092 ; -3.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -1.995 ; -1.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -1.995 ; -1.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.055 ; -2.055 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.012 ; -2.012 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.012 ; -2.012 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.366 ; -2.366 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.185 ; -2.185 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.206 ; -2.206 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.054 ; -2.054 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.895 ; -1.895 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.308 ; -2.308 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.416 ; -2.416 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.082 ; -2.082 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.585 ; -2.585 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.234 ; -2.234 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.502 ; -2.502 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.468 ; -2.468 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.613 ; -2.613 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.055 ; -2.055 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.381 ; -2.381 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.926 ; -1.926 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.247 ; -2.247 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.296 ; -2.296 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.454 ; -2.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.913 ; -1.913 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.651 ; -2.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.144 ; -2.144 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.615 ; -2.615 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.172 ; -2.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.321 ; -2.321 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.037 ; -2.037 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.350 ; -2.350 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.895 ; -1.895 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.340 ; -2.340 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.916 ; -1.916 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.084 ; -2.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.130 ; -2.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.619 ; -2.619 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.575 ; -3.575 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.734 ; -3.734 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.734 ; -3.734 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.575 ; -3.575 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.656 ; -3.656 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.681 ; -3.681 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.398 ; -2.398 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.693 ; -2.693 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.955 ; -2.955 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.790 ; -2.790 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.693 ; -2.693 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.903 ; -2.903 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.390 ; -1.390 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.308 ; -0.308 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.114 ; -1.114 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.994 ; -0.994 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.764 ; -0.764 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -1.060 ; -1.060 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.734 ; -0.734 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.077 ; -1.077 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.761 ; -0.761 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.176 ; -1.176 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.484 ; -0.484 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.639 ; -0.639 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.493 ; -0.493 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.650 ; -0.650 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.467 ; -0.467 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.664 ; -0.664 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.330 ; -0.330 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.669 ; -0.669 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.711 ; -0.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -1.174 ; -1.174 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.971 ; -0.971 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.881 ; -0.881 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.462 ; -0.462 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.767 ; -0.767 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.360 ; -0.360 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.523 ; -0.523 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.558 ; -0.558 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.939 ; -0.939 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.449 ; -0.449 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.846 ; -0.846 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.320 ; -0.320 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.493 ; -0.493 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.308 ; -0.308 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.485 ; -0.485 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.482 ; -1.482 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.061 ; -2.061 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.222 ; -2.222 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiLFn       ; CLK40DES1  ; -2.041 ; -2.041 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -2.025 ; -2.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.125 ; -2.125 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.593 ; -2.593 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -2.208 ; -2.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.566 ; -2.566 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.287 ; -2.287 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.441 ; -2.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.025 ; -2.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.479 ; -2.479 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.060 ; -2.060 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.359 ; -2.359 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -1.909 ; -1.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.497 ; -2.497 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.415 ; -2.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.172 ; -2.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.586 ; -2.586 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.232 ; -2.232 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.499 ; -2.499 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.241 ; -2.241 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.609 ; -2.609 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.121 ; -2.121 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.529 ; -2.529 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.909 ; -1.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.748 ; -2.748 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.013 ; -2.013 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.443 ; -2.443 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.021 ; -2.021 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.474 ; -2.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.063 ; -2.063 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.354 ; -2.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.554 ; -1.554 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.472 ; -0.472 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.278 ; -1.278 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.158 ; -1.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.928 ; -0.928 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -1.224 ; -1.224 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -0.898 ; -0.898 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.241 ; -1.241 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.925 ; -0.925 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.340 ; -1.340 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.648 ; -0.648 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.803 ; -0.803 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.657 ; -0.657 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.814 ; -0.814 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.631 ; -0.631 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.828 ; -0.828 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.494 ; -0.494 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.833 ; -0.833 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.875 ; -0.875 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -1.338 ; -1.338 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.135 ; -1.135 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -1.045 ; -1.045 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.626 ; -0.626 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.931 ; -0.931 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.524 ; -0.524 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.687 ; -0.687 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.722 ; -0.722 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -1.103 ; -1.103 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.613 ; -0.613 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -1.010 ; -1.010 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.484 ; -0.484 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.657 ; -0.657 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.472 ; -0.472 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.649 ; -0.649 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.646 ; -1.646 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -1.796 ; -1.796 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 9.001  ; 9.001  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 10.257 ; 10.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.731  ; 9.731  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.711  ; 8.711  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.956  ; 8.956  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.935  ; 8.935  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 9.042  ; 9.042  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 10.257 ; 10.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 9.870  ; 9.870  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 8.634  ; 8.634  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 9.892  ; 9.892  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 8.308  ; 8.308  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 12.435 ; 12.435 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 11.562 ; 11.562 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 11.884 ; 11.884 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 10.592 ; 10.592 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 12.072 ; 12.072 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 11.003 ; 11.003 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 12.435 ; 12.435 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 11.084 ; 11.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 12.295 ; 12.295 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 10.906 ; 10.906 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 11.674 ; 11.674 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 10.547 ; 10.547 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 11.754 ; 11.754 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 10.279 ; 10.279 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 12.006 ; 12.006 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 10.101 ; 10.101 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 10.739 ; 10.739 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 11.091 ; 11.091 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 10.848 ; 10.848 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 10.573 ; 10.573 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 11.857 ; 11.857 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 10.899 ; 10.899 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 10.889 ; 10.889 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 10.305 ; 10.305 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 10.982 ; 10.982 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 10.716 ; 10.716 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 11.288 ; 11.288 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 9.854  ; 9.854  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 10.454 ; 10.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 10.117 ; 10.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 10.231 ; 10.231 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 9.826  ; 9.826  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 11.392 ; 11.392 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 9.439  ; 9.439  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 15.082 ; 15.082 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 13.011 ; 13.011 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 13.202 ; 13.202 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 12.626 ; 12.626 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 13.064 ; 13.064 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 12.047 ; 12.047 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 13.987 ; 13.987 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 13.220 ; 13.220 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 13.734 ; 13.734 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 13.959 ; 13.959 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 13.677 ; 13.677 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 12.878 ; 12.878 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 15.082 ; 15.082 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 12.253 ; 12.253 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 13.494 ; 13.494 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 13.193 ; 13.193 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 14.179 ; 14.179 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 13.081 ; 13.081 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 13.381 ; 13.381 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 12.652 ; 12.652 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 14.474 ; 14.474 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 12.236 ; 12.236 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.527 ; 12.527 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 11.298 ; 11.298 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 14.165 ; 14.165 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 13.548 ; 13.548 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 13.632 ; 13.632 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 12.160 ; 12.160 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 12.344 ; 12.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 12.585 ; 12.585 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 13.018 ; 13.018 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 12.274 ; 12.274 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 12.705 ; 12.705 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 9.990  ; 9.990  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 12.850 ; 12.850 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 9.112  ; 9.112  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.348  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 9.992  ; 9.992  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.348  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 13.034 ; 13.034 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 11.222 ; 11.222 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 11.237 ; 11.237 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 10.505 ; 10.505 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 12.034 ; 12.034 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 12.026 ; 12.026 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 12.587 ; 12.587 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 13.034 ; 13.034 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 10.255 ; 10.255 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 9.378  ; 9.378  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 8.873  ; 8.873  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 12.919 ; 12.919 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 11.918 ; 11.918 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.895 ; 11.895 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.609 ; 11.609 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.075 ; 11.075 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 11.104 ; 11.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 12.919 ; 12.919 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 11.826 ; 11.826 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.783 ; 11.783 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.579 ; 11.579 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.516 ; 12.516 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 11.207 ; 11.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.826 ; 12.826 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 10.073 ; 10.073 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 10.998 ; 10.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.456 ; 11.456 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 12.577 ; 12.577 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 11.348 ; 11.348 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 11.729 ; 11.729 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 11.609 ; 11.609 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.744 ; 12.744 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 10.317 ; 10.317 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 10.276 ; 10.276 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 8.600  ; 8.600  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.482 ; 12.482 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.805 ; 11.805 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 11.618 ; 11.618 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 10.597 ; 10.597 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 10.958 ; 10.958 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 10.914 ; 10.914 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 11.023 ; 11.023 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 10.564 ; 10.564 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 10.092 ; 10.092 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 14.664 ; 14.664 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.593 ; 12.593 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.501 ; 12.501 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 12.208 ; 12.208 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 12.623 ; 12.623 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 11.403 ; 11.403 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 13.164 ; 13.164 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.802 ; 12.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 12.167 ; 12.167 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 13.541 ; 13.541 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 13.259 ; 13.259 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 12.460 ; 12.460 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 14.664 ; 14.664 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.835 ; 11.835 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 13.076 ; 13.076 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.775 ; 12.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 13.761 ; 13.761 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 12.663 ; 12.663 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.963 ; 12.963 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.234 ; 12.234 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 14.056 ; 14.056 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.818 ; 11.818 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 12.109 ; 12.109 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 10.815 ; 10.815 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 13.747 ; 13.747 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 13.130 ; 13.130 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.214 ; 13.214 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.742 ; 11.742 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.926 ; 11.926 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.167 ; 12.167 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 12.600 ; 12.600 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 11.856 ; 11.856 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.627 ; 11.627 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 12.432 ; 12.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.583  ; 9.583  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; TTC_READY  ; 13.278 ; 13.278 ; Fall       ; TTC_READY                                ;
;  fbD[0]           ; TTC_READY  ; 12.615 ; 12.615 ; Fall       ; TTC_READY                                ;
;  fbD[1]           ; TTC_READY  ; 12.967 ; 12.967 ; Fall       ; TTC_READY                                ;
;  fbD[2]           ; TTC_READY  ; 11.947 ; 11.947 ; Fall       ; TTC_READY                                ;
;  fbD[3]           ; TTC_READY  ; 11.942 ; 11.942 ; Fall       ; TTC_READY                                ;
;  fbD[4]           ; TTC_READY  ; 11.543 ; 11.543 ; Fall       ; TTC_READY                                ;
;  fbD[5]           ; TTC_READY  ; 12.586 ; 12.586 ; Fall       ; TTC_READY                                ;
;  fbD[6]           ; TTC_READY  ; 12.447 ; 12.447 ; Fall       ; TTC_READY                                ;
;  fbD[7]           ; TTC_READY  ; 13.007 ; 13.007 ; Fall       ; TTC_READY                                ;
;  fbD[8]           ; TTC_READY  ; 11.476 ; 11.476 ; Fall       ; TTC_READY                                ;
;  fbD[9]           ; TTC_READY  ; 13.278 ; 13.278 ; Fall       ; TTC_READY                                ;
;  fbD[10]          ; TTC_READY  ; 12.329 ; 12.329 ; Fall       ; TTC_READY                                ;
;  fbD[11]          ; TTC_READY  ; 13.000 ; 13.000 ; Fall       ; TTC_READY                                ;
;  fbD[12]          ; TTC_READY  ; 10.858 ; 10.858 ; Fall       ; TTC_READY                                ;
;  fbD[13]          ; TTC_READY  ; 12.127 ; 12.127 ; Fall       ; TTC_READY                                ;
;  fbD[14]          ; TTC_READY  ; 12.586 ; 12.586 ; Fall       ; TTC_READY                                ;
;  fbD[15]          ; TTC_READY  ; 13.102 ; 13.102 ; Fall       ; TTC_READY                                ;
;  fbD[16]          ; TTC_READY  ; 11.942 ; 11.942 ; Fall       ; TTC_READY                                ;
;  fbD[17]          ; TTC_READY  ; 12.471 ; 12.471 ; Fall       ; TTC_READY                                ;
;  fbD[18]          ; TTC_READY  ; 12.052 ; 12.052 ; Fall       ; TTC_READY                                ;
;  fbD[19]          ; TTC_READY  ; 13.103 ; 13.103 ; Fall       ; TTC_READY                                ;
;  fbD[20]          ; TTC_READY  ; 11.920 ; 11.920 ; Fall       ; TTC_READY                                ;
;  fbD[21]          ; TTC_READY  ; 11.480 ; 11.480 ; Fall       ; TTC_READY                                ;
;  fbD[22]          ; TTC_READY  ; 10.159 ; 10.159 ; Fall       ; TTC_READY                                ;
;  fbD[23]          ; TTC_READY  ; 13.035 ; 13.035 ; Fall       ; TTC_READY                                ;
;  fbD[24]          ; TTC_READY  ; 11.887 ; 11.887 ; Fall       ; TTC_READY                                ;
;  fbD[25]          ; TTC_READY  ; 12.597 ; 12.597 ; Fall       ; TTC_READY                                ;
;  fbD[26]          ; TTC_READY  ; 11.568 ; 11.568 ; Fall       ; TTC_READY                                ;
;  fbD[27]          ; TTC_READY  ; 12.072 ; 12.072 ; Fall       ; TTC_READY                                ;
;  fbD[28]          ; TTC_READY  ; 12.038 ; 12.038 ; Fall       ; TTC_READY                                ;
;  fbD[29]          ; TTC_READY  ; 11.813 ; 11.813 ; Fall       ; TTC_READY                                ;
;  fbD[30]          ; TTC_READY  ; 11.594 ; 11.594 ; Fall       ; TTC_READY                                ;
;  fbD[31]          ; TTC_READY  ; 12.075 ; 12.075 ; Fall       ; TTC_READY                                ;
; fbD[*]            ; inst85     ; 12.979 ; 12.979 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 12.341 ; 12.341 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 11.735 ; 11.735 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 11.464 ; 11.464 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 12.979 ; 12.979 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 11.584 ; 11.584 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 12.708 ; 12.708 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 12.288 ; 12.288 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 12.460 ; 12.460 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 11.794 ; 11.794 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 12.298 ; 12.298 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 11.888 ; 11.888 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 12.534 ; 12.534 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 10.413 ; 10.413 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 12.212 ; 12.212 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 11.250 ; 11.250 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.931 ; 11.931 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 10.795 ; 10.795 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 11.348 ; 11.348 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 11.991 ; 11.991 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 12.658 ; 12.658 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 11.346 ; 11.346 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 12.379 ; 12.379 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 10.549 ; 10.549 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 12.551 ; 12.551 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 11.658 ; 11.658 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 12.271 ; 12.271 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 10.996 ; 10.996 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 10.991 ; 10.991 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 10.929 ; 10.929 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 10.818 ; 10.818 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 10.534 ; 10.534 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 11.589 ; 11.589 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.826 ; 3.826 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.516 ; 3.516 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.773 ; 3.773 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.688 ; 3.688 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.879 ; 3.879 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.589 ; 3.589 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.516 ; 3.516 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.732 ; 3.732 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.059 ; 4.059 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.711 ; 3.711 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 4.185 ; 4.185 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.673 ; 3.673 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.259 ; 3.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.283 ; 4.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.271 ; 4.271 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.680 ; 3.680 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.269 ; 4.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.924 ; 3.924 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.163 ; 4.163 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.839 ; 3.839 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.273 ; 4.273 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.336 ; 3.336 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.121 ; 4.121 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.792 ; 3.792 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.328 ; 4.328 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.688 ; 3.688 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.249 ; 4.249 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.943 ; 3.943 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.177 ; 4.177 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.757 ; 3.757 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.060 ; 4.060 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.697 ; 3.697 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.192 ; 4.192 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.735 ; 3.735 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.200 ; 4.200 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.790 ; 3.790 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.540 ; 3.540 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.259 ; 3.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.909 ; 3.909 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.625 ; 3.625 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.199 ; 4.199 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.154 ; 4.154 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.220 ; 4.220 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.056 ; 4.056 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.031 ; 4.031 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 3.845 ; 3.845 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.231 ; 3.231 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.715 ; 4.715 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.702 ; 4.702 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.588 ; 3.588 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.455 ; 4.455 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.373 ; 4.373 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.414 ; 4.414 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.574 ; 3.574 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.508 ; 4.508 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.571 ; 3.571 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.140 ; 4.140 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.670 ; 3.670 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.142 ; 4.142 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.631 ; 3.631 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.319 ; 4.319 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.481 ; 3.481 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.122 ; 4.122 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.621 ; 3.621 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.436 ; 4.436 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.962 ; 3.962 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.386 ; 4.386 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.007 ; 4.007 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 3.839 ; 3.839 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.468 ; 3.468 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.163 ; 4.163 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.606 ; 3.606 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.971 ; 3.971 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.805 ; 3.805 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.970 ; 3.970 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.674 ; 3.674 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.854 ; 3.854 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.231 ; 3.231 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.737 ; 3.737 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 3.676 ; 3.676 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 3.701 ; 3.701 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 3.925 ; 3.925 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.423 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 4.141 ; 4.141 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.637 ; 3.637 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.769 ; 3.769 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.800 ; 3.800 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.662 ; 3.662 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.637 ; 3.637 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.711 ; 3.711 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.692 ; 3.692 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.924 ; 3.924 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.844 ; 3.844 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.648 ; 3.648 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.841 ; 3.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 3.233 ; 3.233 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 4.817 ; 4.817 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.805 ; 4.805 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.727 ; 4.727 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.506 ; 4.506 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.474 ; 4.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.218 ; 5.218 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.784 ; 4.784 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.763 ; 4.763 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.748 ; 4.748 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.019 ; 5.019 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.544 ; 4.544 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.174 ; 5.174 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 3.741 ; 3.741 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.441 ; 4.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 3.895 ; 3.895 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.088 ; 4.088 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 3.661 ; 3.661 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.059 ; 4.059 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 3.603 ; 3.603 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 4.093 ; 4.093 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.645 ; 3.645 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 3.787 ; 3.787 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 3.267 ; 3.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 4.029 ; 4.029 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 3.761 ; 3.761 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 3.706 ; 3.706 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 3.492 ; 3.492 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 3.702 ; 3.702 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.233 ; 3.233 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 3.422 ; 3.422 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.313 ; 4.313 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.129 ; 4.129 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 4.807 ; 4.807 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.527 ; 5.527 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.488 ; 5.488 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.395 ; 5.395 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.489 ; 5.489 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.035 ; 5.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.730 ; 5.730 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.534 ; 5.534 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.350 ; 5.350 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.876 ; 5.876 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.744 ; 5.744 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.435 ; 5.435 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 6.278 ; 6.278 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.209 ; 5.209 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.648 ; 5.648 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.527 ; 5.527 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.917 ; 5.917 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.545 ; 5.545 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.640 ; 5.640 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.357 ; 5.357 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 6.055 ; 6.055 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.165 ; 5.165 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.338 ; 5.338 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.807 ; 4.807 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.954 ; 5.954 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.698 ; 5.698 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.786 ; 5.786 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.132 ; 5.132 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.232 ; 5.232 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.306 ; 5.306 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.484 ; 5.484 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.217 ; 5.217 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.108 ; 5.108 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 4.887 ; 4.887 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 4.045 ; 4.045 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; TTC_READY  ; 4.438 ; 4.438 ; Fall       ; TTC_READY                                ;
;  fbD[0]           ; TTC_READY  ; 5.445 ; 5.445 ; Fall       ; TTC_READY                                ;
;  fbD[1]           ; TTC_READY  ; 5.539 ; 5.539 ; Fall       ; TTC_READY                                ;
;  fbD[2]           ; TTC_READY  ; 5.099 ; 5.099 ; Fall       ; TTC_READY                                ;
;  fbD[3]           ; TTC_READY  ; 5.140 ; 5.140 ; Fall       ; TTC_READY                                ;
;  fbD[4]           ; TTC_READY  ; 5.008 ; 5.008 ; Fall       ; TTC_READY                                ;
;  fbD[5]           ; TTC_READY  ; 5.416 ; 5.416 ; Fall       ; TTC_READY                                ;
;  fbD[6]           ; TTC_READY  ; 5.312 ; 5.312 ; Fall       ; TTC_READY                                ;
;  fbD[7]           ; TTC_READY  ; 5.573 ; 5.573 ; Fall       ; TTC_READY                                ;
;  fbD[8]           ; TTC_READY  ; 4.985 ; 4.985 ; Fall       ; TTC_READY                                ;
;  fbD[9]           ; TTC_READY  ; 5.621 ; 5.621 ; Fall       ; TTC_READY                                ;
;  fbD[10]          ; TTC_READY  ; 5.231 ; 5.231 ; Fall       ; TTC_READY                                ;
;  fbD[11]          ; TTC_READY  ; 5.552 ; 5.552 ; Fall       ; TTC_READY                                ;
;  fbD[12]          ; TTC_READY  ; 4.709 ; 4.709 ; Fall       ; TTC_READY                                ;
;  fbD[13]          ; TTC_READY  ; 5.143 ; 5.143 ; Fall       ; TTC_READY                                ;
;  fbD[14]          ; TTC_READY  ; 5.381 ; 5.381 ; Fall       ; TTC_READY                                ;
;  fbD[15]          ; TTC_READY  ; 5.588 ; 5.588 ; Fall       ; TTC_READY                                ;
;  fbD[16]          ; TTC_READY  ; 5.125 ; 5.125 ; Fall       ; TTC_READY                                ;
;  fbD[17]          ; TTC_READY  ; 5.290 ; 5.290 ; Fall       ; TTC_READY                                ;
;  fbD[18]          ; TTC_READY  ; 5.138 ; 5.138 ; Fall       ; TTC_READY                                ;
;  fbD[19]          ; TTC_READY  ; 5.577 ; 5.577 ; Fall       ; TTC_READY                                ;
;  fbD[20]          ; TTC_READY  ; 5.094 ; 5.094 ; Fall       ; TTC_READY                                ;
;  fbD[21]          ; TTC_READY  ; 4.961 ; 4.961 ; Fall       ; TTC_READY                                ;
;  fbD[22]          ; TTC_READY  ; 4.438 ; 4.438 ; Fall       ; TTC_READY                                ;
;  fbD[23]          ; TTC_READY  ; 5.550 ; 5.550 ; Fall       ; TTC_READY                                ;
;  fbD[24]          ; TTC_READY  ; 5.073 ; 5.073 ; Fall       ; TTC_READY                                ;
;  fbD[25]          ; TTC_READY  ; 5.405 ; 5.405 ; Fall       ; TTC_READY                                ;
;  fbD[26]          ; TTC_READY  ; 4.952 ; 4.952 ; Fall       ; TTC_READY                                ;
;  fbD[27]          ; TTC_READY  ; 5.168 ; 5.168 ; Fall       ; TTC_READY                                ;
;  fbD[28]          ; TTC_READY  ; 5.138 ; 5.138 ; Fall       ; TTC_READY                                ;
;  fbD[29]          ; TTC_READY  ; 5.088 ; 5.088 ; Fall       ; TTC_READY                                ;
;  fbD[30]          ; TTC_READY  ; 5.003 ; 5.003 ; Fall       ; TTC_READY                                ;
;  fbD[31]          ; TTC_READY  ; 5.155 ; 5.155 ; Fall       ; TTC_READY                                ;
; fbD[*]            ; inst85     ; 4.533 ; 4.533 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 5.323 ; 5.323 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 5.025 ; 5.025 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 4.943 ; 4.943 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.535 ; 5.535 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 5.003 ; 5.003 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.459 ; 5.459 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 5.209 ; 5.209 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.359 ; 5.359 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 5.066 ; 5.066 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 5.253 ; 5.253 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 5.060 ; 5.060 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.344 ; 5.344 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 4.533 ; 4.533 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 5.185 ; 5.185 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.810 ; 4.810 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 5.091 ; 5.091 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.652 ; 4.652 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.835 ; 4.835 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 5.105 ; 5.105 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 5.394 ; 5.394 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.865 ; 4.865 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 5.305 ; 5.305 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.595 ; 4.595 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 5.368 ; 5.368 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.958 ; 4.958 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 5.286 ; 5.286 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.677 ; 4.677 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.712 ; 4.712 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.684 ; 4.684 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.657 ; 4.657 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.572 ; 4.572 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.953 ; 4.953 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 12.543 ; 12.543 ;        ;
; fiBENn     ; fbCTRLn     ; 12.009 ; 12.009 ; 12.009 ; 12.009 ;
; fiBENn     ; fbTENn      ; 12.009 ; 12.009 ; 12.009 ; 12.009 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.465 ; 5.465 ;       ;
; fiBENn     ; fbCTRLn     ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; fiBENn     ; fbTENn      ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; inst85                                   ; inst85                                   ; 0        ; 0        ; 0        ; 528      ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2604     ; 634      ; 309      ; 27172    ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 19       ; 10       ; 159      ; 1147     ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 45       ; 16       ; 8        ; 36       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 14       ; 20       ; 0        ; 1541     ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 6932     ; 22       ; 156      ; 1202     ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
; TTC_READY                                ; TTC_READY                                ; 0        ; 0        ; 0        ; 528      ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; inst85                                   ; inst85                                   ; 0        ; 0        ; 0        ; 528      ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2604     ; 634      ; 309      ; 27172    ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 19       ; 10       ; 159      ; 1147     ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 45       ; 16       ; 8        ; 36       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 14       ; 20       ; 0        ; 1541     ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 6932     ; 22       ; 156      ; 1202     ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
; TTC_READY                                ; TTC_READY                                ; 0        ; 0        ; 0        ; 528      ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                              ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; inst85                                   ; 0        ; 0        ; 32       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 274      ; 274      ; 162      ; 162      ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 285      ; 92       ; 247      ; 44       ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk1 ; 16       ; 16       ; 8        ; 8        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 6        ; 0        ; 8        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 0        ; 0        ; 24       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 69       ; 10       ; 10       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 27       ; 0        ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; TTC_READY                                ; 0        ; 0        ; 32       ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                               ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; inst85                                   ; 0        ; 0        ; 32       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 274      ; 274      ; 162      ; 162      ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 285      ; 92       ; 247      ; 44       ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk1 ; 16       ; 16       ; 8        ; 8        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 6        ; 0        ; 8        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 0        ; 0        ; 24       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 69       ; 10       ; 10       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 27       ; 0        ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; TTC_READY                                ; 0        ; 0        ; 32       ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 76    ; 76   ;
; Unconstrained Input Port Paths  ; 895   ; 895  ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 1568  ; 1568 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Oct 17 20:13:11 2014
Info: Command: quartus_sta rcb_ctrlr -c ddl_ctrlr
Info: qsta_default_script.tcl version: #4
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'ddl_ctrlr.sdc'
Warning: Found combinational loop of 256 nodes
    Warning: Node "inst7|inst60|combout"
    Warning: Node "inst7|inst188|dataf"
    Warning: Node "inst7|inst188|combout"
    Warning: Node "inst7|inst187|dataf"
    Warning: Node "inst7|inst187|combout"
    Warning: Node "inst7|inst186|dataf"
    Warning: Node "inst7|inst186|combout"
    Warning: Node "inst7|inst185|dataa"
    Warning: Node "inst7|inst185|combout"
    Warning: Node "inst7|inst184|dataf"
    Warning: Node "inst7|inst184|combout"
    Warning: Node "inst7|inst183|dataf"
    Warning: Node "inst7|inst183|combout"
    Warning: Node "inst7|inst182|dataf"
    Warning: Node "inst7|inst182|combout"
    Warning: Node "inst7|inst181|dataf"
    Warning: Node "inst7|inst181|combout"
    Warning: Node "inst7|inst180|dataf"
    Warning: Node "inst7|inst180|combout"
    Warning: Node "inst7|inst179|datac"
    Warning: Node "inst7|inst179|combout"
    Warning: Node "inst7|inst178|dataf"
    Warning: Node "inst7|inst178|combout"
    Warning: Node "inst7|inst177|datac"
    Warning: Node "inst7|inst177|combout"
    Warning: Node "inst7|inst176|dataa"
    Warning: Node "inst7|inst176|combout"
    Warning: Node "inst7|inst175|dataf"
    Warning: Node "inst7|inst175|combout"
    Warning: Node "inst7|inst174|datae"
    Warning: Node "inst7|inst174|combout"
    Warning: Node "inst7|inst173|dataf"
    Warning: Node "inst7|inst173|combout"
    Warning: Node "inst7|inst172|dataf"
    Warning: Node "inst7|inst172|combout"
    Warning: Node "inst7|inst171|datab"
    Warning: Node "inst7|inst171|combout"
    Warning: Node "inst7|inst170|datac"
    Warning: Node "inst7|inst170|combout"
    Warning: Node "inst7|inst169|dataf"
    Warning: Node "inst7|inst169|combout"
    Warning: Node "inst7|inst168|dataa"
    Warning: Node "inst7|inst168|combout"
    Warning: Node "inst7|inst167|datac"
    Warning: Node "inst7|inst167|combout"
    Warning: Node "inst7|inst166|dataf"
    Warning: Node "inst7|inst166|combout"
    Warning: Node "inst7|inst165|datac"
    Warning: Node "inst7|inst165|combout"
    Warning: Node "inst7|inst164|dataf"
    Warning: Node "inst7|inst164|combout"
    Warning: Node "inst7|inst163|datae"
    Warning: Node "inst7|inst163|combout"
    Warning: Node "inst7|inst162|dataf"
    Warning: Node "inst7|inst162|combout"
    Warning: Node "inst7|inst161|dataf"
    Warning: Node "inst7|inst161|combout"
    Warning: Node "inst7|inst160|dataf"
    Warning: Node "inst7|inst160|combout"
    Warning: Node "inst7|inst159|datae"
    Warning: Node "inst7|inst159|combout"
    Warning: Node "inst7|inst158|dataf"
    Warning: Node "inst7|inst158|combout"
    Warning: Node "inst7|inst157|dataf"
    Warning: Node "inst7|inst157|combout"
    Warning: Node "inst7|inst156|dataf"
    Warning: Node "inst7|inst156|combout"
    Warning: Node "inst7|inst155|dataf"
    Warning: Node "inst7|inst155|combout"
    Warning: Node "inst7|inst154|dataf"
    Warning: Node "inst7|inst154|combout"
    Warning: Node "inst7|inst153|dataf"
    Warning: Node "inst7|inst153|combout"
    Warning: Node "inst7|inst152|dataf"
    Warning: Node "inst7|inst152|combout"
    Warning: Node "inst7|inst151|datac"
    Warning: Node "inst7|inst151|combout"
    Warning: Node "inst7|inst150|dataf"
    Warning: Node "inst7|inst150|combout"
    Warning: Node "inst7|inst149|dataa"
    Warning: Node "inst7|inst149|combout"
    Warning: Node "inst7|inst148|dataa"
    Warning: Node "inst7|inst148|combout"
    Warning: Node "inst7|inst147|datae"
    Warning: Node "inst7|inst147|combout"
    Warning: Node "inst7|inst146|datab"
    Warning: Node "inst7|inst146|combout"
    Warning: Node "inst7|inst145|datac"
    Warning: Node "inst7|inst145|combout"
    Warning: Node "inst7|inst144|dataf"
    Warning: Node "inst7|inst144|combout"
    Warning: Node "inst7|inst143|dataf"
    Warning: Node "inst7|inst143|combout"
    Warning: Node "inst7|inst142|dataf"
    Warning: Node "inst7|inst142|combout"
    Warning: Node "inst7|inst141|datab"
    Warning: Node "inst7|inst141|combout"
    Warning: Node "inst7|inst140|datae"
    Warning: Node "inst7|inst140|combout"
    Warning: Node "inst7|inst139|datac"
    Warning: Node "inst7|inst139|combout"
    Warning: Node "inst7|inst138|dataf"
    Warning: Node "inst7|inst138|combout"
    Warning: Node "inst7|inst137|dataf"
    Warning: Node "inst7|inst137|combout"
    Warning: Node "inst7|inst136|dataa"
    Warning: Node "inst7|inst136|combout"
    Warning: Node "inst7|inst135|dataf"
    Warning: Node "inst7|inst135|combout"
    Warning: Node "inst7|inst134|dataf"
    Warning: Node "inst7|inst134|combout"
    Warning: Node "inst7|inst133|dataf"
    Warning: Node "inst7|inst133|combout"
    Warning: Node "inst7|inst132|dataf"
    Warning: Node "inst7|inst132|combout"
    Warning: Node "inst7|inst131|dataa"
    Warning: Node "inst7|inst131|combout"
    Warning: Node "inst7|inst130|dataf"
    Warning: Node "inst7|inst130|combout"
    Warning: Node "inst7|inst129|datac"
    Warning: Node "inst7|inst129|combout"
    Warning: Node "inst7|inst128|datab"
    Warning: Node "inst7|inst128|combout"
    Warning: Node "inst7|inst127|dataf"
    Warning: Node "inst7|inst127|combout"
    Warning: Node "inst7|inst126|datac"
    Warning: Node "inst7|inst126|combout"
    Warning: Node "inst7|inst125|dataf"
    Warning: Node "inst7|inst125|combout"
    Warning: Node "inst7|inst124|dataf"
    Warning: Node "inst7|inst124|combout"
    Warning: Node "inst7|inst123|dataf"
    Warning: Node "inst7|inst123|combout"
    Warning: Node "inst7|inst122|datac"
    Warning: Node "inst7|inst122|combout"
    Warning: Node "inst7|inst121|dataa"
    Warning: Node "inst7|inst121|combout"
    Warning: Node "inst7|inst120|dataf"
    Warning: Node "inst7|inst120|combout"
    Warning: Node "inst7|inst119|dataf"
    Warning: Node "inst7|inst119|combout"
    Warning: Node "inst7|inst118|dataf"
    Warning: Node "inst7|inst118|combout"
    Warning: Node "inst7|inst117|datac"
    Warning: Node "inst7|inst117|combout"
    Warning: Node "inst7|inst116|dataa"
    Warning: Node "inst7|inst116|combout"
    Warning: Node "inst7|inst115|datae"
    Warning: Node "inst7|inst115|combout"
    Warning: Node "inst7|inst114|datab"
    Warning: Node "inst7|inst114|combout"
    Warning: Node "inst7|inst113|datac"
    Warning: Node "inst7|inst113|combout"
    Warning: Node "inst7|inst112|dataf"
    Warning: Node "inst7|inst112|combout"
    Warning: Node "inst7|inst111|dataf"
    Warning: Node "inst7|inst111|combout"
    Warning: Node "inst7|inst110|dataf"
    Warning: Node "inst7|inst110|combout"
    Warning: Node "inst7|inst109|dataf"
    Warning: Node "inst7|inst109|combout"
    Warning: Node "inst7|inst108|datac"
    Warning: Node "inst7|inst108|combout"
    Warning: Node "inst7|inst107|datac"
    Warning: Node "inst7|inst107|combout"
    Warning: Node "inst7|inst106|dataf"
    Warning: Node "inst7|inst106|combout"
    Warning: Node "inst7|inst105|dataf"
    Warning: Node "inst7|inst105|combout"
    Warning: Node "inst7|inst104|dataf"
    Warning: Node "inst7|inst104|combout"
    Warning: Node "inst7|inst103|dataa"
    Warning: Node "inst7|inst103|combout"
    Warning: Node "inst7|inst102|dataf"
    Warning: Node "inst7|inst102|combout"
    Warning: Node "inst7|inst101|dataf"
    Warning: Node "inst7|inst101|combout"
    Warning: Node "inst7|inst100|dataf"
    Warning: Node "inst7|inst100|combout"
    Warning: Node "inst7|inst99|dataa"
    Warning: Node "inst7|inst99|combout"
    Warning: Node "inst7|inst98|datab"
    Warning: Node "inst7|inst98|combout"
    Warning: Node "inst7|inst97|datab"
    Warning: Node "inst7|inst97|combout"
    Warning: Node "inst7|inst96|dataf"
    Warning: Node "inst7|inst96|combout"
    Warning: Node "inst7|inst95|dataa"
    Warning: Node "inst7|inst95|combout"
    Warning: Node "inst7|inst94|datae"
    Warning: Node "inst7|inst94|combout"
    Warning: Node "inst7|inst93|datab"
    Warning: Node "inst7|inst93|combout"
    Warning: Node "inst7|inst92|dataf"
    Warning: Node "inst7|inst92|combout"
    Warning: Node "inst7|inst91|dataf"
    Warning: Node "inst7|inst91|combout"
    Warning: Node "inst7|inst90|datae"
    Warning: Node "inst7|inst90|combout"
    Warning: Node "inst7|inst89|dataf"
    Warning: Node "inst7|inst89|combout"
    Warning: Node "inst7|inst88|dataf"
    Warning: Node "inst7|inst88|combout"
    Warning: Node "inst7|inst87|dataf"
    Warning: Node "inst7|inst87|combout"
    Warning: Node "inst7|inst86|dataf"
    Warning: Node "inst7|inst86|combout"
    Warning: Node "inst7|inst85|datab"
    Warning: Node "inst7|inst85|combout"
    Warning: Node "inst7|inst84|dataf"
    Warning: Node "inst7|inst84|combout"
    Warning: Node "inst7|inst83|dataa"
    Warning: Node "inst7|inst83|combout"
    Warning: Node "inst7|inst82|dataf"
    Warning: Node "inst7|inst82|combout"
    Warning: Node "inst7|inst81|dataa"
    Warning: Node "inst7|inst81|combout"
    Warning: Node "inst7|inst80|dataf"
    Warning: Node "inst7|inst80|combout"
    Warning: Node "inst7|inst79|dataf"
    Warning: Node "inst7|inst79|combout"
    Warning: Node "inst7|inst78|dataa"
    Warning: Node "inst7|inst78|combout"
    Warning: Node "inst7|inst77|dataa"
    Warning: Node "inst7|inst77|combout"
    Warning: Node "inst7|inst75|datac"
    Warning: Node "inst7|inst75|combout"
    Warning: Node "inst7|inst74|dataf"
    Warning: Node "inst7|inst74|combout"
    Warning: Node "inst7|inst73|dataf"
    Warning: Node "inst7|inst73|combout"
    Warning: Node "inst7|inst72|datac"
    Warning: Node "inst7|inst72|combout"
    Warning: Node "inst7|inst71|datac"
    Warning: Node "inst7|inst71|combout"
    Warning: Node "inst7|inst70|dataf"
    Warning: Node "inst7|inst70|combout"
    Warning: Node "inst7|inst69|dataf"
    Warning: Node "inst7|inst69|combout"
    Warning: Node "inst7|inst68|datac"
    Warning: Node "inst7|inst68|combout"
    Warning: Node "inst7|inst67|dataf"
    Warning: Node "inst7|inst67|combout"
    Warning: Node "inst7|inst66|datab"
    Warning: Node "inst7|inst66|combout"
    Warning: Node "inst7|inst65|dataa"
    Warning: Node "inst7|inst65|combout"
    Warning: Node "inst7|inst64|datae"
    Warning: Node "inst7|inst64|combout"
    Warning: Node "inst7|inst63|dataf"
    Warning: Node "inst7|inst63|combout"
    Warning: Node "inst7|inst62|datac"
    Warning: Node "inst7|inst62|combout"
    Warning: Node "inst7|inst61|datab"
    Warning: Node "inst7|inst61|combout"
    Warning: Node "inst7|inst60|datac"
Critical Warning: Design contains combinational loop of 256 nodes. Estimating the delays through the loop.
Info: Analyzing Slow Model
Info: Worst-case setup slack is 1.023
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.023         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     3.657         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     4.092         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     7.203         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    22.018         0.000 inst85 
    Info:    22.026         0.000 TTC_READY 
Info: Worst-case hold slack is 0.457
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     0.495         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     0.744         0.000 TTC_READY 
    Info:     0.744         0.000 inst85 
Info: Worst-case recovery slack is 0.480
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.480         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     7.373         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     7.373         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     9.087         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    10.590         0.000 inst85 
    Info:    10.596         0.000 TTC_READY 
Info: Worst-case removal slack is 0.852
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.852         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     0.942         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     1.133         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     1.759         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    13.490         0.000 inst85 
    Info:    13.869         0.000 TTC_READY 
Info: Worst-case minimum pulse width slack is 2.305
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.305         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    11.269         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:    11.680         0.000 TTC_READY 
    Info:    11.680         0.000 inst85 
    Info:    12.500         0.000 CLK40DES1 
    Info:    24.180         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    48.769         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.023
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 1.023 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|COUNTER[3]
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           launch edge time
    Info:      5.625      2.500  F        clock network delay
    Info:      5.752      0.127     uTco  L0_DELAY:inst68|COUNTER[3]
    Info:      5.752      0.000 RR  CELL  inst68|COUNTER[3]|regout
    Info:      6.108      0.356 RR    IC  inst68|_~0|dataa
    Info:      6.598      0.490 RF  CELL  inst68|_~0|combout
    Info:      7.241      0.643 FF    IC  inst68|DELAY_SM~4|dataf
    Info:      7.312      0.071 FR  CELL  inst68|DELAY_SM~4|combout
    Info:      7.312      0.000 RR    IC  inst68|L0_OUT|datain
    Info:      7.519      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.250      6.250           latch edge time
    Info:      8.743      2.493  R        clock network delay
    Info:      8.663     -0.080           clock uncertainty
    Info:      8.542     -0.121     uTsu  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :     7.519
    Info: Data Required Time :     8.542
    Info: Slack              :     1.023 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.657
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 3.657 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     43.750     43.750           launch edge time
    Info:     46.243      2.493  R        clock network delay
    Info:     46.370      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info:     46.370      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:     47.419      1.049 RR    IC  inst74|L0_TO_COLUMN_SM~7|datae
    Info:     47.625      0.206 RR  CELL  inst74|L0_TO_COLUMN_SM~7|combout
    Info:     47.969      0.344 RR    IC  inst74|L0_TO_COLUMN_SM~12|datab
    Info:     48.433      0.464 RR  CELL  inst74|L0_TO_COLUMN_SM~12|combout
    Info:     48.433      0.000 RR    IC  inst74|WAIT_STATE|datain
    Info:     48.640      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     52.498      2.498  R        clock network delay
    Info:     52.418     -0.080           clock uncertainty
    Info:     52.297     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Arrival Time  :    48.640
    Info: Data Required Time :    52.297
    Info: Slack              :     3.657 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.092
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 4.092 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.250      6.250           launch edge time
    Info:      8.743      2.493  R        clock network delay
    Info:      8.870      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info:      8.870      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      9.926      1.056 RR    IC  inst13|ERROR_BIT_0~1|dataf
    Info:      9.997      0.071 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info:     10.291      0.294 RR    IC  inst13|ERROR_BIT_0|adatasdata
    Info:     10.705      0.414 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.998      2.498  F        clock network delay
    Info:     14.918     -0.080           clock uncertainty
    Info:     14.797     -0.121     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: 
    Info: Data Arrival Time  :    10.705
    Info: Data Required Time :    14.797
    Info: Slack              :     4.092 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 7.203
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 7.203 
    Info: ===================================================================
    Info: From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info: To Node      : ddlctrlr:inst|READ_FIFO_DATA
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     87.500     87.500           launch edge time
    Info:     93.414      5.914  F        clock network delay
    Info:     93.541      0.127     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info:     93.541      0.000 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info:     93.962      0.421 RR    IC  inst|READ_FIFO_DATA~0|datac
    Info:     94.268      0.306 RR  CELL  inst|READ_FIFO_DATA~0|combout
    Info:     94.671      0.403 RR    IC  inst|READ_FIFO_DATA|adatasdata
    Info:     95.085      0.414 RR  CELL  ddlctrlr:inst|READ_FIFO_DATA
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           latch edge time
    Info:    102.489      2.489  R        clock network delay
    Info:    102.409     -0.080           clock uncertainty
    Info:    102.288     -0.121     uTsu  ddlctrlr:inst|READ_FIFO_DATA
    Info: 
    Info: Data Arrival Time  :    95.085
    Info: Data Required Time :   102.288
    Info: Slack              :     7.203 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.018
    Info: -to_clock [get_clocks {inst85}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 22.018 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     15.959      3.459  F        clock network delay
    Info:     16.086      0.127     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info:     16.086      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info:     16.086      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info:     16.700      0.614 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info:     16.700      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info:     16.747      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info:     16.747      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info:     16.794      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info:     16.794      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info:     16.841      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info:     16.841      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info:     16.888      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info:     16.888      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info:     16.935      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info:     16.935      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info:     16.982      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info:     16.982      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info:     17.148      0.166 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info:     17.148      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info:     17.195      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info:     17.195      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info:     17.242      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info:     17.242      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info:     17.289      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info:     17.289      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info:     17.336      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info:     17.336      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info:     17.383      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info:     17.383      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info:     17.430      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info:     17.430      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info:     17.477      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info:     17.477      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info:     17.702      0.225 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info:     17.702      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info:     17.749      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info:     17.749      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info:     17.796      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info:     17.796      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info:     17.843      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info:     17.843      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info:     17.890      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info:     17.890      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info:     17.937      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info:     17.937      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info:     17.984      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info:     17.984      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info:     18.031      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info:     18.031      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info:     18.197      0.166 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info:     18.197      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info:     18.244      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info:     18.244      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info:     18.291      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info:     18.291      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info:     18.338      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info:     18.338      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info:     18.385      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info:     18.385      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info:     18.432      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info:     18.432      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info:     18.479      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info:     18.479      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info:     18.526      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info:     18.526      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info:     18.694      0.168 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info:     18.694      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info:     18.825      0.131 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           latch edge time
    Info:     40.964      3.464  F        clock network delay
    Info:     40.843     -0.121     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Arrival Time  :    18.825
    Info: Data Required Time :    40.843
    Info: Slack              :    22.018 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.026
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 22.026 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: Launch Clock : TTC_READY (INVERTED)
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     16.290      3.790  F        clock network delay
    Info:     16.417      0.127     uTco  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info:     16.417      0.000 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info:     16.417      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info:     17.031      0.614 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info:     17.031      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info:     17.078      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info:     17.078      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info:     17.125      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info:     17.125      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info:     17.172      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info:     17.172      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info:     17.219      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info:     17.219      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info:     17.266      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info:     17.266      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info:     17.313      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info:     17.313      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info:     17.479      0.166 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info:     17.479      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info:     17.526      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info:     17.526      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info:     17.573      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info:     17.573      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info:     17.620      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info:     17.620      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info:     17.667      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info:     17.667      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info:     17.714      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info:     17.714      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info:     17.761      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info:     17.761      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info:     17.808      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info:     17.808      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info:     18.033      0.225 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info:     18.033      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info:     18.080      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info:     18.080      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info:     18.127      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info:     18.127      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info:     18.174      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info:     18.174      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info:     18.221      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info:     18.221      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info:     18.268      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info:     18.268      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info:     18.315      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info:     18.315      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info:     18.362      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info:     18.362      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info:     18.528      0.166 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info:     18.528      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info:     18.575      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info:     18.575      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info:     18.622      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info:     18.622      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info:     18.669      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info:     18.669      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info:     18.716      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info:     18.716      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info:     18.763      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info:     18.763      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info:     18.810      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info:     18.810      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info:     18.857      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info:     18.857      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info:     19.025      0.168 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info:     19.025      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info:     19.156      0.131 RR  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           latch edge time
    Info:     41.303      3.803  F        clock network delay
    Info:     41.182     -0.121     uTsu  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Arrival Time  :    19.156
    Info: Data Required Time :    41.182
    Info: Slack              :    22.026 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.457 
    Info: ===================================================================
    Info: From Node    : ddlctrlr:inst|DDL_SOFT_BUSY_RESET
    Info: To Node      : ddlctrlr:inst|DDL_SOFT_BUSY_RESET
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.512      2.512  R        clock network delay
    Info:      2.639      0.127     uTco  ddlctrlr:inst|DDL_SOFT_BUSY_RESET
    Info:      2.639      0.000 RR  CELL  inst|DDL_SOFT_BUSY_RESET|regout
    Info:      2.639      0.000 RR    IC  inst|DDL_SOFT_BUSY_RESET~1|datae
    Info:      2.962      0.323 RR  CELL  inst|DDL_SOFT_BUSY_RESET~1|combout
    Info:      2.962      0.000 RR    IC  inst|DDL_SOFT_BUSY_RESET|datain
    Info:      3.169      0.207 RR  CELL  ddlctrlr:inst|DDL_SOFT_BUSY_RESET
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.512      2.512  R        clock network delay
    Info:      2.712      0.200      uTh  ddlctrlr:inst|DDL_SOFT_BUSY_RESET
    Info: 
    Info: Data Arrival Time  :     3.169
    Info: Data Required Time :     2.712
    Info: Slack              :     0.457 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.457 
    Info: ===================================================================
    Info: From Node    : ddlctrlr:inst|COLUMN_CNT[0]
    Info: To Node      : ddlctrlr:inst|COLUMN_CNT[0]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.519      2.519  R        clock network delay
    Info:      2.646      0.127     uTco  ddlctrlr:inst|COLUMN_CNT[0]
    Info:      2.646      0.000 FF  CELL  inst|COLUMN_CNT[0]|regout
    Info:      2.646      0.000 FF    IC  inst|COLUMN_CNT[0]~1|datae
    Info:      2.969      0.323 FR  CELL  inst|COLUMN_CNT[0]~1|combout
    Info:      2.969      0.000 RR    IC  inst|COLUMN_CNT[0]|datain
    Info:      3.176      0.207 RR  CELL  ddlctrlr:inst|COLUMN_CNT[0]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.519      2.519  R        clock network delay
    Info:      2.719      0.200      uTh  ddlctrlr:inst|COLUMN_CNT[0]
    Info: 
    Info: Data Arrival Time  :     3.176
    Info: Data Required Time :     2.719
    Info: Slack              :     0.457 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.457 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.493      2.493  R        clock network delay
    Info:      2.620      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info:      2.620      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      2.620      0.000 RR    IC  inst68|DELAY_SM~4|datae
    Info:      2.943      0.323 RR  CELL  inst68|DELAY_SM~4|combout
    Info:      2.943      0.000 RR    IC  inst68|L0_OUT|datain
    Info:      3.150      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.493      2.493  R        clock network delay
    Info:      2.693      0.200      uTh  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :     3.150
    Info: Data Required Time :     2.693
    Info: Slack              :     0.457 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.495
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.495 
    Info: ===================================================================
    Info: From Node    : L0_TO_COLUMN_GEN:inst74|FINAL_STATE_1
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|IDLE
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.498      2.498  R        clock network delay
    Info:      2.625      0.127     uTco  L0_TO_COLUMN_GEN:inst74|FINAL_STATE_1
    Info:      2.625      0.000 FF  CELL  inst74|FINAL_STATE_1|regout
    Info:      2.915      0.290 FF    IC  inst74|L0_TO_COLUMN_SM~11|dataf
    Info:      2.986      0.071 FR  CELL  inst74|L0_TO_COLUMN_SM~11|combout
    Info:      2.986      0.000 RR    IC  inst74|IDLE|datain
    Info:      3.193      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|IDLE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.498      2.498  R        clock network delay
    Info:      2.698      0.200      uTh  L0_TO_COLUMN_GEN:inst74|IDLE
    Info: 
    Info: Data Arrival Time  :     3.193
    Info: Data Required Time :     2.698
    Info: Slack              :     0.495 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.744 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : TTC_READY (INVERTED)
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     16.303      3.803  F        clock network delay
    Info:     16.430      0.127     uTco  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info:     16.430      0.000 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|regout
    Info:     16.430      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|datad
    Info:     17.116      0.686 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|sumout
    Info:     17.116      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|datain
    Info:     17.247      0.131 RR  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     16.303      3.803  F        clock network delay
    Info:     16.503      0.200      uTh  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :    17.247
    Info: Data Required Time :    16.503
    Info: Slack              :     0.744 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info: -to_clock [get_clocks {inst85}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.744 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     15.964      3.464  F        clock network delay
    Info:     16.091      0.127     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info:     16.091      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[23]|regout
    Info:     16.091      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|datad
    Info:     16.777      0.686 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|sumout
    Info:     16.777      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[23]|datain
    Info:     16.908      0.131 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.964      3.464  F        clock network delay
    Info:     16.164      0.200      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info: 
    Info: Data Arrival Time  :    16.908
    Info: Data Required Time :    16.164
    Info: Slack              :     0.744 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.480
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 0.480 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|IDLE
    Info: To Node      : L0_DELAY:inst68|COUNTER[3]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.493      2.493  R        clock network delay
    Info:      2.620      0.127     uTco  L0_DELAY:inst68|IDLE
    Info:      2.620      0.000 FF  CELL  inst68|IDLE|regout
    Info:      3.404      0.784 FF    IC  inst68|COUNTER[4]~1|dataa
    Info:      3.894      0.490 FR  CELL  inst68|COUNTER[4]~1|combout
    Info:      4.189      0.295 RR    IC  inst68|COUNTER[3]|aclr
    Info:      4.944      0.755 RF  CELL  L0_DELAY:inst68|COUNTER[3]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           latch edge time
    Info:      5.625      2.500  F        clock network delay
    Info:      5.545     -0.080           clock uncertainty
    Info:      5.424     -0.121     uTsu  L0_DELAY:inst68|COUNTER[3]
    Info: 
    Info: Data Arrival Time  :     4.944
    Info: Data Required Time :     5.424
    Info: Slack              :     0.480 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 7.373
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 7.373 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|FE_REG[28]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000  F        clock network delay
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     14.711      2.211 FF    IC  inst4|datac
    Info:     15.017      0.306 FR  CELL  inst4|combout
    Info:     18.382      3.365 RR    IC  inst4~clkctrl|inclk[0]
    Info:     18.382      0.000 RR  CELL  inst4~clkctrl|outclk
    Info:     19.265      0.883 RR    IC  inst|FE_REG[28]|aclr
    Info:     20.020      0.755 RF  CELL  ddlctrlr:inst|FE_REG[28]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           latch edge time
    Info:     27.514      2.514  R        clock network delay
    Info:     27.393     -0.121     uTsu  ddlctrlr:inst|FE_REG[28]
    Info: 
    Info: Data Arrival Time  :    20.020
    Info: Data Required Time :    27.393
    Info: Slack              :     7.373 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 7.373
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 7.373 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|LOOP_DATA_1
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     87.500     87.500           launch edge time
    Info:     87.500      0.000  F        clock network delay
    Info:     87.500      0.000 FF  CELL  inst85|regout
    Info:     89.711      2.211 FF    IC  inst4|datac
    Info:     90.017      0.306 FR  CELL  inst4|combout
    Info:     93.382      3.365 RR    IC  inst4~clkctrl|inclk[0]
    Info:     93.382      0.000 RR  CELL  inst4~clkctrl|outclk
    Info:     94.275      0.893 RR    IC  inst|LOOP_DATA_1|aclr
    Info:     95.030      0.755 RF  CELL  ddlctrlr:inst|LOOP_DATA_1
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           latch edge time
    Info:    102.524      2.524  R        clock network delay
    Info:    102.403     -0.121     uTsu  ddlctrlr:inst|LOOP_DATA_1
    Info: 
    Info: Data Arrival Time  :    95.030
    Info: Data Required Time :   102.403
    Info: Slack              :     7.373 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.087
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 9.087 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|WORD_NR[7]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           launch edge time
    Info:     37.500      0.000  F        clock network delay
    Info:     37.500      0.000 FF  CELL  inst85|regout
    Info:     40.401      2.901 FF    IC  inst|WORD_NR_CNT[9]~0|datad
    Info:     40.703      0.302 FR  CELL  inst|WORD_NR_CNT[9]~0|combout
    Info:     42.515      1.812 RR    IC  inst|WORD_NR[7]|aclr
    Info:     43.270      0.755 RF  CELL  ddlctrlr:inst|WORD_NR[7]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     52.478      2.478  R        clock network delay
    Info:     52.357     -0.121     uTsu  ddlctrlr:inst|WORD_NR[7]
    Info: 
    Info: Data Arrival Time  :    43.270
    Info: Data Required Time :    52.357
    Info: Slack              :     9.087 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.590
    Info: -to_clock [get_clocks {inst85}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 10.590 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.510      2.510  R        clock network delay
    Info:      2.637      0.127     uTco  inst67
    Info:      2.637      0.000 RR  CELL  inst67|regout
    Info:      4.498      1.861 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[23]|aclr
    Info:      5.253      0.755 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.964      3.464  F        clock network delay
    Info:     15.843     -0.121     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info: 
    Info: Data Arrival Time  :     5.253
    Info: Data Required Time :    15.843
    Info: Slack              :    10.590 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.596
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 10.596 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.510      2.510  R        clock network delay
    Info:      2.637      0.127     uTco  inst67
    Info:      2.637      0.000 RR  CELL  inst67|regout
    Info:      4.831      2.194 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|aclr
    Info:      5.586      0.755 RF  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     16.303      3.803  F        clock network delay
    Info:     16.182     -0.121     uTsu  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :     5.586
    Info: Data Required Time :    16.182
    Info: Slack              :    10.596 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.852
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.852 
    Info: ===================================================================
    Info: From Node    : ddlctrlr:inst|START_BLOCK_WRITE
    Info: To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     15.047      2.547  F        clock network delay
    Info:     15.174      0.127     uTco  ddlctrlr:inst|START_BLOCK_WRITE
    Info:     15.174      0.000 RR  CELL  inst|START_BLOCK_WRITE|regout
    Info:     18.715      3.541 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit4a[0]|aclr
    Info:     19.470      0.755 RF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     18.418      5.918  F        clock network delay
    Info:     18.618      0.200      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info: 
    Info: Data Arrival Time  :    19.470
    Info: Data Required Time :    18.618
    Info: Slack              :     0.852 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.942
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.942 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|WRITE_fbTEN
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      2.171      2.171 RR    IC  inst|WRITE_fbTEN~1|datad
    Info:      2.473      0.302 RF  CELL  inst|WRITE_fbTEN~1|combout
    Info:      2.914      0.441 FF    IC  inst|WRITE_fbTEN|aclr
    Info:      3.669      0.755 FR  CELL  ddlctrlr:inst|WRITE_fbTEN
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.527      2.527  R        clock network delay
    Info:      2.727      0.200      uTh  ddlctrlr:inst|WRITE_fbTEN
    Info: 
    Info: Data Arrival Time  :     3.669
    Info: Data Required Time :     2.727
    Info: Slack              :     0.942 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.133
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 1.133 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000  R        clock network delay
    Info:     25.000      0.000 RR  CELL  inst85|regout
    Info:     25.687      0.687 RR    IC  inst74|WAIT_COUNTER[7]~0|datae
    Info:     25.893      0.206 RF  CELL  inst74|WAIT_COUNTER[7]~0|combout
    Info:     28.069      2.176 FF    IC  inst74|WAIT_COUNTER[1]|aclr
    Info:     28.824      0.755 FR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           latch edge time
    Info:     27.491      2.491  F        clock network delay
    Info:     27.691      0.200      uTh  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: 
    Info: Data Arrival Time  :    28.824
    Info: Data Required Time :    27.691
    Info: Slack              :     1.133 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.759
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 1.759 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.347      0.347 RR    IC  inst20~_Duplicate|datad
    Info:      0.711      0.364 RF  CELL  inst20~_Duplicate|combout
    Info:      2.830      2.119 FF    IC  inst20~clkctrl|inclk[0]
    Info:      2.830      0.000 FF  CELL  inst20~clkctrl|outclk
    Info:      3.697      0.867 FF    IC  inst68|L0_OUT|aclr
    Info:      4.452      0.755 FR  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.493      2.493  R        clock network delay
    Info:      2.693      0.200      uTh  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :     4.452
    Info: Data Required Time :     2.693
    Info: Slack              :     1.759 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.490
    Info: -to_clock [get_clocks {inst85}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 13.490 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     27.510      2.510  R        clock network delay
    Info:     27.637      0.127     uTco  inst67
    Info:     27.637      0.000 RR  CELL  inst67|regout
    Info:     28.894      1.257 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[15]|aclr
    Info:     29.649      0.755 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.959      3.459  F        clock network delay
    Info:     16.159      0.200      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Arrival Time  :    29.649
    Info: Data Required Time :    16.159
    Info: Slack              :    13.490 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.869
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 13.869 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     27.510      2.510  R        clock network delay
    Info:     27.637      0.127     uTco  inst67
    Info:     27.637      0.000 RR  CELL  inst67|regout
    Info:     29.604      1.967 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[15]|aclr
    Info:     30.359      0.755 RF  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     16.290      3.790  F        clock network delay
    Info:     16.490      0.200      uTh  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Arrival Time  :    30.359
    Info: Data Required Time :    16.490
    Info: Slack              :    13.869 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.305
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 2.305 
    Info: ===================================================================
    Info: Node             : L0_DELAY:inst68|COUNTER[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           launch edge time
    Info:      3.125      0.000           source latency
    Info:      3.125      0.000           CLK40DES1
    Info:      4.252      1.127 RR  CELL  CLK40DES1|combout
    Info:      4.711      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      4.711      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      9.399      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:      2.182     -7.217 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      3.928      1.746 FF    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      3.928      0.000 FF  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      4.797      0.869 FF    IC  inst68|COUNTER[0]|clk
    Info:      5.625      0.828 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.250      6.250           launch edge time
    Info:      6.250      0.000           source latency
    Info:      6.250      0.000           CLK40DES1
    Info:      7.377      1.127 RR  CELL  CLK40DES1|combout
    Info:      7.836      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      7.836      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     12.524      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:      5.307     -7.217 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      7.053      1.746 RR    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      7.053      0.000 RR  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      7.922      0.869 RR    IC  inst68|COUNTER[0]|clk
    Info:      8.750      0.828 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Required Width   :     0.820
    Info: Actual Width     :     3.125
    Info: Slack            :     2.305
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.269
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.269 
    Info: ===================================================================
    Info: Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     13.627      1.127 RR  CELL  CLK40DES1|combout
    Info:     14.086      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     14.086      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     18.774      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     11.557     -7.217 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:     13.303      1.746 FF    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:     13.303      0.000 FF  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:     14.553      1.250 FF    IC  inst|FIFO_CLK~14|datac
    Info:     14.859      0.306 FR  CELL  inst|FIFO_CLK~14|combout
    Info:     15.255      0.396 RR    IC  inst|FIFO_CLK|dataf
    Info:     15.326      0.071 RR  CELL  inst|FIFO_CLK|combout
    Info:     16.720      1.394 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     16.720      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     17.602      0.882 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     18.235      0.633 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           CLK40DES1
    Info:     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info:     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     31.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     24.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:     25.803      1.746 RR    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:     25.803      0.000 RR  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:     27.053      1.250 RR    IC  inst|FIFO_CLK~14|datac
    Info:     27.359      0.306 RF  CELL  inst|FIFO_CLK~14|combout
    Info:     27.755      0.396 FF    IC  inst|FIFO_CLK|dataf
    Info:     27.826      0.071 FF  CELL  inst|FIFO_CLK|combout
    Info:     29.220      1.394 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     29.220      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     30.102      0.882 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     30.735      0.633 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Required Width   :     1.231
    Info: Actual Width     :    12.500
    Info: Slack            :    11.269
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info: Targets: [get_clocks {TTC_READY}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.680 
    Info: ===================================================================
    Info: Node             : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: Clock            : TTC_READY (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           TTC_READY
    Info:     13.578      1.078 FF  CELL  TTC_READY|combout
    Info:     15.462      1.884 FF    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     16.290      0.828 FR  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           TTC_READY
    Info:     26.078      1.078 RR  CELL  TTC_READY|combout
    Info:     27.962      1.884 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     28.790      0.828 RF  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Required Width   :     0.820
    Info: Actual Width     :    12.500
    Info: Slack            :    11.680
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info: Targets: [get_clocks {inst85}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.680 
    Info: ===================================================================
    Info: Node             : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: Clock            : inst85 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           inst85
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     14.279      1.779 FF    IC  inst85~clkctrl|inclk[0]
    Info:     14.279      0.000 FF  CELL  inst85~clkctrl|outclk
    Info:     15.131      0.852 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     15.959      0.828 FR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           inst85
    Info:     25.000      0.000 RR  CELL  inst85|regout
    Info:     26.779      1.779 RR    IC  inst85~clkctrl|inclk[0]
    Info:     26.779      0.000 RR  CELL  inst85~clkctrl|outclk
    Info:     27.631      0.852 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     28.459      0.828 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Required Width   :     0.820
    Info: Actual Width     :    12.500
    Info: Slack            :    11.680
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info: Targets: [get_clocks {CLK40DES1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 12.500 
    Info: ===================================================================
    Info: Node             : CLK40DES1|combout
    Info: Clock            : CLK40DES1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     13.627      1.127 FF  CELL  CLK40DES1|combout
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    12.500
    Info: Slack            :    12.500
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.180
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 24.180 
    Info: ===================================================================
    Info: Node             : L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info:      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      6.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     -0.943     -7.217 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:      0.803      1.746 RR    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:      0.803      0.000 RR  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:      1.670      0.867 RR    IC  inst74|FINAL_STATE|clk
    Info:      2.498      0.828 RR  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           CLK40DES1
    Info:     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info:     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     31.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     24.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:     25.803      1.746 FF    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:     25.803      0.000 FF  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:     26.670      0.867 FF    IC  inst74|FINAL_STATE|clk
    Info:     27.498      0.828 FF  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Required Width   :     0.820
    Info: Actual Width     :    25.000
    Info: Slack            :    24.180
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.769
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 48.769 
    Info: ===================================================================
    Info: Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           launch edge time
    Info:     50.000      0.000           source latency
    Info:     50.000      0.000           CLK40DES1
    Info:     51.127      1.127 RR  CELL  CLK40DES1|combout
    Info:     51.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     51.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     56.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     49.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:     50.803      1.746 FF    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:     50.803      0.000 FF  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:     52.044      1.241 FF    IC  inst|FIFO_CLK|datad
    Info:     52.408      0.364 FR  CELL  inst|FIFO_CLK|combout
    Info:     53.802      1.394 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     53.802      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     54.684      0.882 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     55.317      0.633 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           launch edge time
    Info:    100.000      0.000           source latency
    Info:    100.000      0.000           CLK40DES1
    Info:    101.127      1.127 RR  CELL  CLK40DES1|combout
    Info:    101.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:    101.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:    106.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     99.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:    100.803      1.746 RR    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:    100.803      0.000 RR  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:    102.044      1.241 RR    IC  inst|FIFO_CLK|datad
    Info:    102.408      0.364 RF  CELL  inst|FIFO_CLK|combout
    Info:    103.802      1.394 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:    103.802      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:    104.684      0.882 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:    105.317      0.633 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Required Width   :     1.231
    Info: Actual Width     :    50.000
    Info: Slack            :    48.769
    Info: ===================================================================
    Info: 
Info: Analyzing Fast Model
Info: Worst-case setup slack is 2.196
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.196         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     5.185         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     5.310         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:    10.155         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    23.540         0.000 inst85 
    Info:    23.547         0.000 TTC_READY 
Info: Worst-case hold slack is 0.112
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.112         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     0.213         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     0.215         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     0.219         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     0.378         0.000 TTC_READY 
    Info:     0.378         0.000 inst85 
Info: Worst-case recovery slack is 1.975
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.975         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    10.326         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:    10.472         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    11.305         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    11.761         0.000 inst85 
    Info:    11.784         0.000 TTC_READY 
Info: Worst-case removal slack is 0.218
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.218         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     0.244         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     0.341         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     0.768         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    12.926         0.000 inst85 
    Info:    13.047         0.000 TTC_READY 
Info: Worst-case minimum pulse width slack is 2.495
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.495         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    11.583         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:    11.870         0.000 TTC_READY 
    Info:    11.870         0.000 inst85 
    Info:    12.500         0.000 CLK40DES1 
    Info:    24.370         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    49.083         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.196
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 2.196 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_DELAY:inst68|COUNTER[3]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.128      1.128  R        clock network delay
    Info:      1.190      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info:      1.190      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      1.471      0.281 RR    IC  inst68|COUNTER[3]|ena
    Info:      1.936      0.465 RR  CELL  L0_DELAY:inst68|COUNTER[3]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           latch edge time
    Info:      4.259      1.134  F        clock network delay
    Info:      4.179     -0.080           clock uncertainty
    Info:      4.132     -0.047     uTsu  L0_DELAY:inst68|COUNTER[3]
    Info: 
    Info: Data Arrival Time  :     1.936
    Info: Data Required Time :     4.132
    Info: Slack              :     2.196 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.185
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 5.185 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     43.750     43.750           launch edge time
    Info:     44.878      1.128  R        clock network delay
    Info:     44.940      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info:     44.940      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:     45.345      0.405 RR    IC  inst74|L0_TO_COLUMN_SM~7|datae
    Info:     45.422      0.077 RR  CELL  inst74|L0_TO_COLUMN_SM~7|combout
    Info:     45.568      0.146 RR    IC  inst74|L0_TO_COLUMN_SM~12|datab
    Info:     45.726      0.158 RR  CELL  inst74|L0_TO_COLUMN_SM~12|combout
    Info:     45.726      0.000 RR    IC  inst74|WAIT_STATE|datain
    Info:     45.823      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     51.135      1.135  R        clock network delay
    Info:     51.055     -0.080           clock uncertainty
    Info:     51.008     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Arrival Time  :    45.823
    Info: Data Required Time :    51.008
    Info: Slack              :     5.185 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.310
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 5.310 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.250      6.250           launch edge time
    Info:      7.378      1.128  R        clock network delay
    Info:      7.440      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info:      7.440      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      7.857      0.417 RR    IC  inst13|ERROR_BIT_0~1|dataf
    Info:      7.875      0.018 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info:      8.002      0.127 RR    IC  inst13|ERROR_BIT_0|adatasdata
    Info:      8.196      0.194 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     13.633      1.133  F        clock network delay
    Info:     13.553     -0.080           clock uncertainty
    Info:     13.506     -0.047     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info: 
    Info: Data Arrival Time  :     8.196
    Info: Data Required Time :    13.506
    Info: Slack              :     5.310 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 10.155
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 10.155 
    Info: ===================================================================
    Info: From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info: To Node      : ddlctrlr:inst|READ_FIFO_DATA
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     87.500     87.500           launch edge time
    Info:     90.150      2.650  F        clock network delay
    Info:     90.212      0.062     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info:     90.212      0.000 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info:     90.383      0.171 RR    IC  inst|READ_FIFO_DATA~0|datac
    Info:     90.477      0.094 RR  CELL  inst|READ_FIFO_DATA~0|combout
    Info:     90.655      0.178 RR    IC  inst|READ_FIFO_DATA|adatasdata
    Info:     90.849      0.194 RR  CELL  ddlctrlr:inst|READ_FIFO_DATA
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           latch edge time
    Info:    101.131      1.131  R        clock network delay
    Info:    101.051     -0.080           clock uncertainty
    Info:    101.004     -0.047     uTsu  ddlctrlr:inst|READ_FIFO_DATA
    Info: 
    Info: Data Arrival Time  :    90.849
    Info: Data Required Time :   101.004
    Info: Slack              :    10.155 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.540
    Info: -to_clock [get_clocks {inst85}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 23.540 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     14.065      1.565  F        clock network delay
    Info:     14.127      0.062     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info:     14.127      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info:     14.127      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info:     14.416      0.289 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info:     14.416      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info:     14.440      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info:     14.440      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info:     14.464      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info:     14.464      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info:     14.488      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info:     14.488      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info:     14.512      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info:     14.512      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info:     14.536      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info:     14.536      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info:     14.560      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info:     14.560      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info:     14.642      0.082 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info:     14.642      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info:     14.666      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info:     14.666      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info:     14.690      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info:     14.690      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info:     14.714      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info:     14.714      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info:     14.738      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info:     14.738      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info:     14.762      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info:     14.762      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info:     14.786      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info:     14.786      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info:     14.810      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info:     14.810      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info:     14.922      0.112 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info:     14.922      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info:     14.946      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info:     14.946      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info:     14.970      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info:     14.970      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info:     14.994      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info:     14.994      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info:     15.018      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info:     15.018      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info:     15.042      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info:     15.042      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info:     15.066      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info:     15.066      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info:     15.090      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info:     15.090      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info:     15.172      0.082 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info:     15.172      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info:     15.196      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info:     15.196      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info:     15.220      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info:     15.220      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info:     15.244      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info:     15.244      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info:     15.268      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info:     15.268      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info:     15.292      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info:     15.292      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info:     15.316      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info:     15.316      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info:     15.340      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info:     15.340      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info:     15.422      0.082 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info:     15.422      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info:     15.481      0.059 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           latch edge time
    Info:     39.068      1.568  F        clock network delay
    Info:     39.021     -0.047     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Arrival Time  :    15.481
    Info: Data Required Time :    39.021
    Info: Slack              :    23.540 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.547
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 23.547 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: Launch Clock : TTC_READY (INVERTED)
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     14.213      1.713  F        clock network delay
    Info:     14.275      0.062     uTco  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info:     14.275      0.000 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info:     14.275      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info:     14.564      0.289 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info:     14.564      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info:     14.588      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info:     14.588      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info:     14.612      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info:     14.612      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info:     14.636      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info:     14.636      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info:     14.660      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info:     14.660      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info:     14.684      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info:     14.684      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info:     14.708      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info:     14.708      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info:     14.790      0.082 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info:     14.790      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info:     14.814      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info:     14.814      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info:     14.838      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info:     14.838      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info:     14.862      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info:     14.862      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info:     14.886      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info:     14.886      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info:     14.910      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info:     14.910      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info:     14.934      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info:     14.934      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info:     14.958      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info:     14.958      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info:     15.070      0.112 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info:     15.070      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info:     15.094      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info:     15.094      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info:     15.118      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info:     15.118      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info:     15.142      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info:     15.142      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info:     15.166      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info:     15.166      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info:     15.190      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info:     15.190      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info:     15.214      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info:     15.214      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info:     15.238      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info:     15.238      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info:     15.320      0.082 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info:     15.320      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info:     15.344      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info:     15.344      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info:     15.368      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info:     15.368      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info:     15.392      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info:     15.392      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info:     15.416      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info:     15.416      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info:     15.440      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info:     15.440      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info:     15.464      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info:     15.464      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info:     15.488      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info:     15.488      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info:     15.570      0.082 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info:     15.570      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info:     15.629      0.059 RR  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           latch edge time
    Info:     39.223      1.723  F        clock network delay
    Info:     39.176     -0.047     uTsu  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Arrival Time  :    15.629
    Info: Data Required Time :    39.176
    Info: Slack              :    23.547 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.112
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.112 
    Info: ===================================================================
    Info: From Node    : ddlctrlr:inst|BLOCK_WRITE_FIFO
    Info: To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8~porta_we_reg
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     13.667      1.167  F        clock network delay
    Info:     13.729      0.062     uTco  ddlctrlr:inst|BLOCK_WRITE_FIFO
    Info:     13.729      0.000 RR  CELL  inst|BLOCK_WRITE_FIFO|regout
    Info:     14.559      0.830 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|valid_wreq|datad
    Info:     14.669      0.110 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|valid_wreq|combout
    Info:     15.210      0.541 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a8|portawe
    Info:     15.336      0.126 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8~porta_we_reg
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.112      2.612  F        clock network delay
    Info:     15.224      0.112      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a8~porta_we_reg
    Info: 
    Info: Data Arrival Time  :    15.336
    Info: Data Required Time :    15.224
    Info: Slack              :     0.112 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.213
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.213 
    Info: ===================================================================
    Info: From Node    : inst88
    Info: To Node      : inst89
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.146      1.146  R        clock network delay
    Info:      1.208      0.062     uTco  inst88
    Info:      1.208      0.000 RR  CELL  inst88|regout
    Info:      1.319      0.111 RR    IC  inst89~feeder|dataf
    Info:      1.337      0.018 RR  CELL  inst89~feeder|combout
    Info:      1.337      0.000 RR    IC  inst89|datain
    Info:      1.434      0.097 RR  CELL  inst89
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.146      1.146  R        clock network delay
    Info:      1.221      0.075      uTh  inst89
    Info: 
    Info: Data Arrival Time  :     1.434
    Info: Data Required Time :     1.221
    Info: Slack              :     0.213 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.215 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : inst11
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.000      0.000 RR    IC  inst21~2|datae
    Info:      0.140      0.140 RF  CELL  inst21~2|combout
    Info:      0.582      0.442 FF    IC  inst21~3|datac
    Info:      0.702      0.120 FR  CELL  inst21~3|combout
    Info:      1.154      0.452 RR    IC  inst11~0|datab
    Info:      1.321      0.167 RR  CELL  inst11~0|combout
    Info:      1.321      0.000 RR    IC  inst11|datain
    Info:      1.418      0.097 RR  CELL  inst11
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.128      1.128  R        clock network delay
    Info:      1.203      0.075      uTh  inst11
    Info: 
    Info: Data Arrival Time  :     1.418
    Info: Data Required Time :     1.203
    Info: Slack              :     0.215 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.219
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.219 
    Info: ===================================================================
    Info: From Node    : L0_TO_COLUMN_GEN:inst74|FINAL_STATE_1
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|IDLE
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.135      1.135  R        clock network delay
    Info:      1.197      0.062     uTco  L0_TO_COLUMN_GEN:inst74|FINAL_STATE_1
    Info:      1.197      0.000 FF  CELL  inst74|FINAL_STATE_1|regout
    Info:      1.314      0.117 FF    IC  inst74|L0_TO_COLUMN_SM~11|dataf
    Info:      1.332      0.018 FR  CELL  inst74|L0_TO_COLUMN_SM~11|combout
    Info:      1.332      0.000 RR    IC  inst74|IDLE|datain
    Info:      1.429      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|IDLE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.135      1.135  R        clock network delay
    Info:      1.210      0.075      uTh  L0_TO_COLUMN_GEN:inst74|IDLE
    Info: 
    Info: Data Arrival Time  :     1.429
    Info: Data Required Time :     1.210
    Info: Slack              :     0.219 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.378 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : TTC_READY (INVERTED)
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     14.223      1.723  F        clock network delay
    Info:     14.285      0.062     uTco  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info:     14.285      0.000 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|regout
    Info:     14.285      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|datad
    Info:     14.617      0.332 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|sumout
    Info:     14.617      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|datain
    Info:     14.676      0.059 RR  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.223      1.723  F        clock network delay
    Info:     14.298      0.075      uTh  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :    14.676
    Info: Data Required Time :    14.298
    Info: Slack              :     0.378 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info: -to_clock [get_clocks {inst85}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.378 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     14.068      1.568  F        clock network delay
    Info:     14.130      0.062     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info:     14.130      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[23]|regout
    Info:     14.130      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|datad
    Info:     14.462      0.332 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|sumout
    Info:     14.462      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[23]|datain
    Info:     14.521      0.059 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.068      1.568  F        clock network delay
    Info:     14.143      0.075      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info: 
    Info: Data Arrival Time  :    14.521
    Info: Data Required Time :    14.143
    Info: Slack              :     0.378 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.975
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 1.975 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|IDLE
    Info: To Node      : L0_DELAY:inst68|COUNTER[3]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.128      1.128  R        clock network delay
    Info:      1.190      0.062     uTco  L0_DELAY:inst68|IDLE
    Info:      1.190      0.000 FF  CELL  inst68|IDLE|regout
    Info:      1.513      0.323 FF    IC  inst68|COUNTER[4]~1|dataa
    Info:      1.674      0.161 FR  CELL  inst68|COUNTER[4]~1|combout
    Info:      1.794      0.120 RR    IC  inst68|COUNTER[3]|aclr
    Info:      2.157      0.363 RF  CELL  L0_DELAY:inst68|COUNTER[3]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           latch edge time
    Info:      4.259      1.134  F        clock network delay
    Info:      4.179     -0.080           clock uncertainty
    Info:      4.132     -0.047     uTsu  L0_DELAY:inst68|COUNTER[3]
    Info: 
    Info: Data Arrival Time  :     2.157
    Info: Data Required Time :     4.132
    Info: Slack              :     1.975 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.326
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 10.326 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_13
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.141      1.141  R        clock network delay
    Info:      1.203      0.062     uTco  inst67
    Info:      1.203      0.000 RR  CELL  inst67|regout
    Info:      1.384      0.181 RR    IC  inst20~_Duplicate|datae
    Info:      1.461      0.077 RR  CELL  inst20~_Duplicate|combout
    Info:      2.407      0.946 RR    IC  inst20~clkctrl|inclk[0]
    Info:      2.407      0.000 RR  CELL  inst20~clkctrl|outclk
    Info:      2.822      0.415 RR    IC  inst13|ERROR_BIT_13|aclr
    Info:      3.185      0.363 RF  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_13
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     13.638      1.138  F        clock network delay
    Info:     13.558     -0.080           clock uncertainty
    Info:     13.511     -0.047     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_13
    Info: 
    Info: Data Arrival Time  :     3.185
    Info: Data Required Time :    13.511
    Info: Slack              :    10.326 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.472
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 10.472 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|LOOP_DATA_1
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     87.500     87.500           launch edge time
    Info:     87.500      0.000  F        clock network delay
    Info:     87.500      0.000 FF  CELL  inst85|regout
    Info:     88.333      0.833 FF    IC  inst4|datac
    Info:     88.427      0.094 FR  CELL  inst4|combout
    Info:     89.848      1.421 RR    IC  inst4~clkctrl|inclk[0]
    Info:     89.848      0.000 RR  CELL  inst4~clkctrl|outclk
    Info:     90.269      0.421 RR    IC  inst|LOOP_DATA_1|aclr
    Info:     90.632      0.363 RF  CELL  ddlctrlr:inst|LOOP_DATA_1
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           latch edge time
    Info:    101.151      1.151  R        clock network delay
    Info:    101.104     -0.047     uTsu  ddlctrlr:inst|LOOP_DATA_1
    Info: 
    Info: Data Arrival Time  :    90.632
    Info: Data Required Time :   101.104
    Info: Slack              :    10.472 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.305
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 11.305 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|WORD_NR[7]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           launch edge time
    Info:     37.500      0.000  F        clock network delay
    Info:     37.500      0.000 FF  CELL  inst85|regout
    Info:     38.561      1.061 FF    IC  inst|WORD_NR_CNT[9]~0|datad
    Info:     38.671      0.110 FR  CELL  inst|WORD_NR_CNT[9]~0|combout
    Info:     39.410      0.739 RR    IC  inst|WORD_NR[7]|aclr
    Info:     39.773      0.363 RF  CELL  ddlctrlr:inst|WORD_NR[7]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     51.125      1.125  R        clock network delay
    Info:     51.078     -0.047     uTsu  ddlctrlr:inst|WORD_NR[7]
    Info: 
    Info: Data Arrival Time  :    39.773
    Info: Data Required Time :    51.078
    Info: Slack              :    11.305 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.761
    Info: -to_clock [get_clocks {inst85}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 11.761 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.141      1.141  R        clock network delay
    Info:      1.203      0.062     uTco  inst67
    Info:      1.203      0.000 RR  CELL  inst67|regout
    Info:      1.897      0.694 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[23]|aclr
    Info:      2.260      0.363 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.068      1.568  F        clock network delay
    Info:     14.021     -0.047     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info: 
    Info: Data Arrival Time  :     2.260
    Info: Data Required Time :    14.021
    Info: Slack              :    11.761 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.784
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 11.784 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.141      1.141  R        clock network delay
    Info:      1.203      0.062     uTco  inst67
    Info:      1.203      0.000 RR  CELL  inst67|regout
    Info:      2.029      0.826 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|aclr
    Info:      2.392      0.363 RF  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.223      1.723  F        clock network delay
    Info:     14.176     -0.047     uTsu  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :     2.392
    Info: Data Required Time :    14.176
    Info: Slack              :    11.784 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.218
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.218 
    Info: ===================================================================
    Info: From Node    : ddlctrlr:inst|START_BLOCK_WRITE
    Info: To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     13.667      1.167  F        clock network delay
    Info:     13.729      0.062     uTco  ddlctrlr:inst|START_BLOCK_WRITE
    Info:     13.729      0.000 RR  CELL  inst|START_BLOCK_WRITE|regout
    Info:     15.083      1.354 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit4a[0]|aclr
    Info:     15.446      0.363 RF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.153      2.653  F        clock network delay
    Info:     15.228      0.075      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info: 
    Info: Data Arrival Time  :    15.446
    Info: Data Required Time :    15.228
    Info: Slack              :     0.218 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.244
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.244 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|WRITE_fbTEN
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.815      0.815 RR    IC  inst|WRITE_fbTEN~1|datad
    Info:      0.925      0.110 RF  CELL  inst|WRITE_fbTEN~1|combout
    Info:      1.112      0.187 FF    IC  inst|WRITE_fbTEN|aclr
    Info:      1.475      0.363 FR  CELL  ddlctrlr:inst|WRITE_fbTEN
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.156      1.156  R        clock network delay
    Info:      1.231      0.075      uTh  ddlctrlr:inst|WRITE_fbTEN
    Info: 
    Info: Data Arrival Time  :     1.475
    Info: Data Required Time :     1.231
    Info: Slack              :     0.244 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.341
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.341 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000  R        clock network delay
    Info:     25.000      0.000 RR  CELL  inst85|regout
    Info:     25.281      0.281 RR    IC  inst74|WAIT_COUNTER[7]~0|datae
    Info:     25.358      0.077 RF  CELL  inst74|WAIT_COUNTER[7]~0|combout
    Info:     26.181      0.823 FF    IC  inst74|WAIT_COUNTER[1]|aclr
    Info:     26.544      0.363 FR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           latch edge time
    Info:     26.128      1.128  F        clock network delay
    Info:     26.203      0.075      uTh  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: 
    Info: Data Arrival Time  :    26.544
    Info: Data Required Time :    26.203
    Info: Slack              :     0.341 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.768
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.768 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.144      0.144 RR    IC  inst20~_Duplicate|datad
    Info:      0.270      0.126 RF  CELL  inst20~_Duplicate|combout
    Info:      1.216      0.946 FF    IC  inst20~clkctrl|inclk[0]
    Info:      1.216      0.000 FF  CELL  inst20~clkctrl|outclk
    Info:      1.608      0.392 FF    IC  inst68|L0_OUT|aclr
    Info:      1.971      0.363 FR  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.128      1.128  R        clock network delay
    Info:      1.203      0.075      uTh  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :     1.971
    Info: Data Required Time :     1.203
    Info: Slack              :     0.768 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.926
    Info: -to_clock [get_clocks {inst85}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 12.926 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     26.141      1.141  R        clock network delay
    Info:     26.203      0.062     uTco  inst67
    Info:     26.203      0.000 RR  CELL  inst67|regout
    Info:     26.703      0.500 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[15]|aclr
    Info:     27.066      0.363 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.065      1.565  F        clock network delay
    Info:     14.140      0.075      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Arrival Time  :    27.066
    Info: Data Required Time :    14.140
    Info: Slack              :    12.926 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.047
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 13.047 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     26.141      1.141  R        clock network delay
    Info:     26.203      0.062     uTco  inst67
    Info:     26.203      0.000 RR  CELL  inst67|regout
    Info:     26.972      0.769 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[15]|aclr
    Info:     27.335      0.363 RF  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.213      1.713  F        clock network delay
    Info:     14.288      0.075      uTh  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Arrival Time  :    27.335
    Info: Data Required Time :    14.288
    Info: Slack              :    13.047 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.495
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 2.495 
    Info: ===================================================================
    Info: Node             : L0_DELAY:inst68|COUNTER[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           launch edge time
    Info:      3.125      0.000           source latency
    Info:      3.125      0.000           CLK40DES1
    Info:      3.608      0.483 RR  CELL  CLK40DES1|combout
    Info:      3.835      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      3.835      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      6.161      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:      2.587     -3.574 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      3.477      0.890 FF    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      3.477      0.000 FF  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      3.881      0.404 FF    IC  inst68|COUNTER[0]|clk
    Info:      4.259      0.378 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.250      6.250           launch edge time
    Info:      6.250      0.000           source latency
    Info:      6.250      0.000           CLK40DES1
    Info:      6.733      0.483 RR  CELL  CLK40DES1|combout
    Info:      6.960      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      6.960      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      9.286      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:      5.712     -3.574 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      6.602      0.890 RR    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      6.602      0.000 RR  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      7.006      0.404 RR    IC  inst68|COUNTER[0]|clk
    Info:      7.384      0.378 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Required Width   :     0.630
    Info: Actual Width     :     3.125
    Info: Slack            :     2.495
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.583
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.583 
    Info: ===================================================================
    Info: Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     12.983      0.483 RR  CELL  CLK40DES1|combout
    Info:     13.210      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     13.210      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     15.536      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     11.962     -3.574 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:     12.852      0.890 FF    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:     12.852      0.000 FF  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:     13.442      0.590 FF    IC  inst|FIFO_CLK~14|datac
    Info:     13.536      0.094 FR  CELL  inst|FIFO_CLK~14|combout
    Info:     13.710      0.174 RR    IC  inst|FIFO_CLK|dataf
    Info:     13.728      0.018 RR  CELL  inst|FIFO_CLK|combout
    Info:     14.376      0.648 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     14.376      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     14.776      0.400 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     15.086      0.310 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           CLK40DES1
    Info:     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info:     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     28.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     24.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:     25.352      0.890 RR    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:     25.352      0.000 RR  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:     25.942      0.590 RR    IC  inst|FIFO_CLK~14|datac
    Info:     26.036      0.094 RF  CELL  inst|FIFO_CLK~14|combout
    Info:     26.210      0.174 FF    IC  inst|FIFO_CLK|dataf
    Info:     26.228      0.018 FF  CELL  inst|FIFO_CLK|combout
    Info:     26.876      0.648 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     26.876      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     27.276      0.400 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     27.586      0.310 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Required Width   :     0.917
    Info: Actual Width     :    12.500
    Info: Slack            :    11.583
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info: Targets: [get_clocks {TTC_READY}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.870 
    Info: ===================================================================
    Info: Node             : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: Clock            : TTC_READY (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           TTC_READY
    Info:     12.970      0.470 FF  CELL  TTC_READY|combout
    Info:     13.835      0.865 FF    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     14.213      0.378 FR  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           TTC_READY
    Info:     25.470      0.470 RR  CELL  TTC_READY|combout
    Info:     26.335      0.865 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     26.713      0.378 RF  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Required Width   :     0.630
    Info: Actual Width     :    12.500
    Info: Slack            :    11.870
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info: Targets: [get_clocks {inst85}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.870 
    Info: ===================================================================
    Info: Node             : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: Clock            : inst85 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           inst85
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     13.298      0.798 FF    IC  inst85~clkctrl|inclk[0]
    Info:     13.298      0.000 FF  CELL  inst85~clkctrl|outclk
    Info:     13.687      0.389 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     14.065      0.378 FR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           inst85
    Info:     25.000      0.000 RR  CELL  inst85|regout
    Info:     25.798      0.798 RR    IC  inst85~clkctrl|inclk[0]
    Info:     25.798      0.000 RR  CELL  inst85~clkctrl|outclk
    Info:     26.187      0.389 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     26.565      0.378 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Required Width   :     0.630
    Info: Actual Width     :    12.500
    Info: Slack            :    11.870
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info: Targets: [get_clocks {CLK40DES1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 12.500 
    Info: ===================================================================
    Info: Node             : CLK40DES1|combout
    Info: Clock            : CLK40DES1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     12.983      0.483 FF  CELL  CLK40DES1|combout
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    12.500
    Info: Slack            :    12.500
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.370
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 24.370 
    Info: ===================================================================
    Info: Node             : L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info:      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      3.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     -0.538     -3.574 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:      0.352      0.890 RR    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:      0.352      0.000 RR  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:      0.757      0.405 RR    IC  inst74|FINAL_STATE|clk
    Info:      1.135      0.378 RR  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           CLK40DES1
    Info:     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info:     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     28.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     24.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:     25.352      0.890 FF    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:     25.352      0.000 FF  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:     25.757      0.405 FF    IC  inst74|FINAL_STATE|clk
    Info:     26.135      0.378 FF  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Required Width   :     0.630
    Info: Actual Width     :    25.000
    Info: Slack            :    24.370
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.083
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 49.083 
    Info: ===================================================================
    Info: Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           launch edge time
    Info:     50.000      0.000           source latency
    Info:     50.000      0.000           CLK40DES1
    Info:     50.483      0.483 RR  CELL  CLK40DES1|combout
    Info:     50.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     50.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     53.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     49.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:     50.352      0.890 FF    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:     50.352      0.000 FF  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:     50.938      0.586 FF    IC  inst|FIFO_CLK|datad
    Info:     51.064      0.126 FR  CELL  inst|FIFO_CLK|combout
    Info:     51.712      0.648 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     51.712      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     52.112      0.400 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     52.422      0.310 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           launch edge time
    Info:    100.000      0.000           source latency
    Info:    100.000      0.000           CLK40DES1
    Info:    100.483      0.483 RR  CELL  CLK40DES1|combout
    Info:    100.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:    100.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:    103.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     99.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:    100.352      0.890 RR    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:    100.352      0.000 RR  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:    100.938      0.586 RR    IC  inst|FIFO_CLK|datad
    Info:    101.064      0.126 RF  CELL  inst|FIFO_CLK|combout
    Info:    101.712      0.648 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:    101.712      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:    102.112      0.400 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:    102.422      0.310 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Required Width   :     0.917
    Info: Actual Width     :    50.000
    Info: Slack            :    49.083
    Info: ===================================================================
    Info: 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 258 warnings
    Info: Peak virtual memory: 348 megabytes
    Info: Processing ended: Fri Oct 17 20:13:14 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


