TimeQuest Timing Analyzer report for buzzer_test
Wed Nov 23 14:16:17 2016
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Hold: 'CLK'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Slow 1200mV 85C Model Metastability Report
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLK'
 24. Slow 1200mV 0C Model Hold: 'CLK'
 25. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 0C Model Metastability Report
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'CLK'
 35. Fast 1200mV 0C Model Hold: 'CLK'
 36. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast 1200mV 0C Model Metastability Report
 40. Multicorner Timing Analysis Summary
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Board Trace Model Assignments
 44. Input Transition Times
 45. Signal Integrity Metrics (Slow 1200mv 0c Model)
 46. Signal Integrity Metrics (Slow 1200mv 85c Model)
 47. Signal Integrity Metrics (Fast 1200mv 0c Model)
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; buzzer_test                                       ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6F17C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 217.96 MHz ; 217.96 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -3.588 ; -166.939           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.454 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -95.194                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                   ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.588 ; sos_module:U2|Count_MS[1] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.508      ;
; -3.588 ; sos_module:U2|Count_MS[1] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.508      ;
; -3.588 ; sos_module:U2|Count_MS[1] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.508      ;
; -3.543 ; sos_module:U2|Count_MS[3] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.463      ;
; -3.543 ; sos_module:U2|Count_MS[3] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.463      ;
; -3.543 ; sos_module:U2|Count_MS[3] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.463      ;
; -3.523 ; sos_module:U2|Count_MS[2] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.443      ;
; -3.523 ; sos_module:U2|Count_MS[2] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.443      ;
; -3.523 ; sos_module:U2|Count_MS[2] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.443      ;
; -3.517 ; sos_module:U2|Count_MS[9] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.437      ;
; -3.517 ; sos_module:U2|Count_MS[9] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.437      ;
; -3.517 ; sos_module:U2|Count_MS[9] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.437      ;
; -3.512 ; sos_module:U2|Count_MS[0] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.432      ;
; -3.512 ; sos_module:U2|Count_MS[0] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.432      ;
; -3.512 ; sos_module:U2|Count_MS[0] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.432      ;
; -3.501 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.420      ;
; -3.501 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.420      ;
; -3.372 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.538     ; 3.835      ;
; -3.372 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.538     ; 3.835      ;
; -3.372 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.538     ; 3.835      ;
; -3.372 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.538     ; 3.835      ;
; -3.372 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.538     ; 3.835      ;
; -3.372 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.538     ; 3.835      ;
; -3.372 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.538     ; 3.835      ;
; -3.372 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.538     ; 3.835      ;
; -3.372 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.538     ; 3.835      ;
; -3.372 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.538     ; 3.835      ;
; -3.350 ; sos_module:U2|Count_MS[5] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.270      ;
; -3.350 ; sos_module:U2|Count_MS[5] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.270      ;
; -3.350 ; sos_module:U2|Count_MS[5] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.270      ;
; -3.338 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.257      ;
; -3.338 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.257      ;
; -3.338 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.257      ;
; -3.338 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.257      ;
; -3.338 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.257      ;
; -3.338 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.257      ;
; -3.338 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.257      ;
; -3.338 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.257      ;
; -3.338 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.257      ;
; -3.338 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.257      ;
; -3.319 ; sos_module:U2|Count_MS[8] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.239      ;
; -3.319 ; sos_module:U2|Count_MS[8] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.239      ;
; -3.319 ; sos_module:U2|Count_MS[8] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.239      ;
; -3.315 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.234      ;
; -3.315 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.234      ;
; -3.315 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.234      ;
; -3.315 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.234      ;
; -3.315 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.234      ;
; -3.315 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.234      ;
; -3.315 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.234      ;
; -3.315 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.234      ;
; -3.315 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.234      ;
; -3.315 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.234      ;
; -3.295 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.214      ;
; -3.295 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.214      ;
; -3.295 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.214      ;
; -3.295 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.214      ;
; -3.295 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.214      ;
; -3.295 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.214      ;
; -3.295 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.214      ;
; -3.295 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.214      ;
; -3.295 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.214      ;
; -3.295 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.214      ;
; -3.247 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.166      ;
; -3.247 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.166      ;
; -3.247 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.166      ;
; -3.247 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.166      ;
; -3.247 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.166      ;
; -3.247 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.166      ;
; -3.247 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.166      ;
; -3.247 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.166      ;
; -3.247 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.166      ;
; -3.247 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.166      ;
; -3.236 ; sos_module:U2|Count1[4]   ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.155      ;
; -3.236 ; sos_module:U2|Count1[4]   ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.155      ;
; -3.236 ; sos_module:U2|Count1[4]   ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.155      ;
; -3.236 ; sos_module:U2|Count1[4]   ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.155      ;
; -3.236 ; sos_module:U2|Count1[4]   ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.155      ;
; -3.236 ; sos_module:U2|Count1[4]   ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.155      ;
; -3.236 ; sos_module:U2|Count1[4]   ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.155      ;
; -3.236 ; sos_module:U2|Count1[4]   ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.155      ;
; -3.236 ; sos_module:U2|Count1[4]   ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.155      ;
; -3.236 ; sos_module:U2|Count1[4]   ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.155      ;
; -3.209 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.128      ;
; -3.209 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.128      ;
; -3.209 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.128      ;
; -3.209 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.128      ;
; -3.209 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.128      ;
; -3.209 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.128      ;
; -3.209 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.128      ;
; -3.209 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.128      ;
; -3.209 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.128      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; sos_module:U2|i[3]           ; sos_module:U2|i[3]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.633 ; sos_module:U2|Count1[14]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.419      ;
; 0.705 ; sos_module:U2|Count_MS[9]    ; sos_module:U2|Count_MS[9]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.997      ;
; 0.744 ; sos_module:U2|Count1[15]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.056      ;
; 0.748 ; sos_module:U2|Count_MS[5]    ; sos_module:U2|Count_MS[5]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; sos_module:U2|Count_MS[7]    ; sos_module:U2|Count_MS[7]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; sos_module:U2|i[2]           ; sos_module:U2|i[2]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.040      ;
; 0.752 ; sos_module:U2|Count_MS[1]    ; sos_module:U2|Count_MS[1]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.044      ;
; 0.755 ; sos_module:U2|Count1[13]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.541      ;
; 0.756 ; sos_module:U2|Count_MS[2]    ; sos_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.048      ;
; 0.760 ; control_module:U1|Count1[1]  ; control_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; control_module:U1|Count1[11] ; control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; control_module:U1|Count1[13] ; control_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; control_module:U1|Count1[3]  ; control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; control_module:U1|Count1[9]  ; control_module:U1|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; control_module:U1|Count1[17] ; control_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; control_module:U1|Count1[19] ; control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; sos_module:U2|i[0]           ; sos_module:U2|i[0]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; control_module:U1|Count1[25] ; control_module:U1|Count1[25] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; sos_module:U2|Count1[3]      ; sos_module:U2|Count1[3]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; control_module:U1|Count1[4]  ; control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; control_module:U1|Count1[5]  ; control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; sos_module:U2|Count1[1]      ; sos_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sos_module:U2|Count1[5]      ; sos_module:U2|Count1[5]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sos_module:U2|i[1]           ; sos_module:U2|i[1]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sos_module:U2|Count1[11]     ; sos_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sos_module:U2|Count1[13]     ; sos_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; control_module:U1|Count1[2]  ; control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; control_module:U1|Count1[10] ; control_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; control_module:U1|Count1[16] ; control_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; control_module:U1|Count1[6]  ; control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; control_module:U1|Count1[18] ; control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; control_module:U1|Count1[24] ; control_module:U1|Count1[24] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; control_module:U1|Count1[26] ; control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; sos_module:U2|Count1[2]      ; sos_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sos_module:U2|Count1[6]      ; sos_module:U2|Count1[6]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sos_module:U2|Count1[7]      ; sos_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sos_module:U2|Count1[9]      ; sos_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; sos_module:U2|Count1[4]      ; sos_module:U2|Count1[4]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; sos_module:U2|Count1[14]     ; sos_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; sos_module:U2|Count1[8]      ; sos_module:U2|Count1[8]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; sos_module:U2|Count1[10]     ; sos_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; sos_module:U2|Count1[12]     ; sos_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.059      ;
; 0.773 ; sos_module:U2|Count_MS[4]    ; sos_module:U2|Count_MS[4]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.065      ;
; 0.774 ; sos_module:U2|Count1[12]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.560      ;
; 0.779 ; sos_module:U2|Count_MS[3]    ; sos_module:U2|Count_MS[3]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.071      ;
; 0.783 ; sos_module:U2|Count_MS[8]    ; sos_module:U2|Count_MS[8]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.075      ;
; 0.786 ; control_module:U1|Count1[0]  ; control_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.079      ;
; 0.787 ; sos_module:U2|Count1[0]      ; sos_module:U2|Count1[0]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.079      ;
; 0.895 ; sos_module:U2|Count1[11]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.681      ;
; 0.914 ; sos_module:U2|Count1[10]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.700      ;
; 0.923 ; sos_module:U2|i[3]           ; sos_module:U2|i[0]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.215      ;
; 0.924 ; sos_module:U2|i[0]           ; sos_module:U2|isCount        ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.675      ;
; 0.930 ; sos_module:U2|i[4]           ; sos_module:U2|i[4]           ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.240      ;
; 0.935 ; sos_module:U2|rPin_Out       ; sos_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.245      ;
; 0.979 ; sos_module:U2|Count_MS[0]    ; sos_module:U2|Count_MS[0]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.271      ;
; 0.992 ; sos_module:U2|Count_MS[6]    ; sos_module:U2|Count_MS[6]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.284      ;
; 1.009 ; control_module:U1|Count1[6]  ; control_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.799      ;
; 1.036 ; sos_module:U2|Count1[9]      ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.822      ;
; 1.038 ; control_module:U1|Count1[6]  ; control_module:U1|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.828      ;
; 1.040 ; control_module:U1|Count1[27] ; control_module:U1|Count1[27] ; CLK          ; CLK         ; 0.000        ; 0.101      ; 1.353      ;
; 1.054 ; sos_module:U2|Count1[8]      ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.840      ;
; 1.069 ; sos_module:U2|i[1]           ; sos_module:U2|i[0]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.361      ;
; 1.102 ; sos_module:U2|Count_MS[7]    ; sos_module:U2|Count_MS[8]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.394      ;
; 1.102 ; sos_module:U2|Count_MS[5]    ; sos_module:U2|Count_MS[6]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.394      ;
; 1.107 ; sos_module:U2|Count_MS[1]    ; sos_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.399      ;
; 1.115 ; control_module:U1|Count1[1]  ; control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; control_module:U1|Count1[3]  ; control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; control_module:U1|Count1[9]  ; control_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; control_module:U1|Count1[17] ; control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; control_module:U1|Count1[5]  ; control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; control_module:U1|Count1[25] ; control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; sos_module:U2|Count1[1]      ; sos_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sos_module:U2|Count1[3]      ; sos_module:U2|Count1[4]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sos_module:U2|Count_MS[2]    ; sos_module:U2|Count_MS[3]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; sos_module:U2|Count1[5]      ; sos_module:U2|Count1[6]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sos_module:U2|Count1[13]     ; sos_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sos_module:U2|Count1[11]     ; sos_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; sos_module:U2|Count1[7]      ; sos_module:U2|Count1[8]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; sos_module:U2|Count1[9]      ; sos_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.411      ;
; 1.124 ; control_module:U1|Count1[0]  ; control_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; control_module:U1|Count1[4]  ; control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; control_module:U1|Count1[10] ; control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; control_module:U1|Count1[2]  ; control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; control_module:U1|Count1[16] ; control_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; sos_module:U2|Count1[0]      ; sos_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; control_module:U1|Count1[18] ; control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; control_module:U1|Count1[24] ; control_module:U1|Count1[25] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; sos_module:U2|Count_MS[2]    ; sos_module:U2|Count_MS[4]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sos_module:U2|Count1[2]      ; sos_module:U2|Count1[3]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sos_module:U2|Count1[6]      ; sos_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; sos_module:U2|Count1[4]      ; sos_module:U2|Count1[5]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; sos_module:U2|Count1[10]     ; sos_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; sos_module:U2|Count1[12]     ; sos_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; sos_module:U2|Count1[8]      ; sos_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.420      ;
; 1.131 ; control_module:U1|Count1[5]  ; control_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.921      ;
; 1.133 ; control_module:U1|Count1[0]  ; control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; control_module:U1|Count1[4]  ; control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; control_module:U1|Count1[2]  ; control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; control_module:U1|Count1[16] ; control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.427      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|isEn       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|isCount        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|rPin_Out       ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[0]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[10] ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[11] ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[13] ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[16] ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[17] ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[18] ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[19] ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[1]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[24] ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[25] ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[26] ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[2]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[3]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[4]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[5]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[6]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[9]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[0]      ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[10]     ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[11]     ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[12]     ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[13]     ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[14]     ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[1]      ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[2]      ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[3]      ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[4]      ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[5]      ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[6]      ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[7]      ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[8]      ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[9]      ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count_MS[0]    ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count_MS[1]    ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count_MS[2]    ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count_MS[3]    ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 9.334 ; 9.913 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 9.067 ; 9.641 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 233.7 MHz ; 233.7 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.279 ; -149.217          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -95.194                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.279 ; sos_module:U2|Count_MS[3] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.209      ;
; -3.279 ; sos_module:U2|Count_MS[3] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.209      ;
; -3.279 ; sos_module:U2|Count_MS[3] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.209      ;
; -3.271 ; sos_module:U2|Count_MS[1] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.201      ;
; -3.271 ; sos_module:U2|Count_MS[1] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.201      ;
; -3.271 ; sos_module:U2|Count_MS[1] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.201      ;
; -3.210 ; sos_module:U2|Count_MS[2] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.140      ;
; -3.210 ; sos_module:U2|Count_MS[2] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.140      ;
; -3.210 ; sos_module:U2|Count_MS[2] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.140      ;
; -3.168 ; sos_module:U2|Count_MS[9] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.098      ;
; -3.168 ; sos_module:U2|Count_MS[9] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.098      ;
; -3.168 ; sos_module:U2|Count_MS[9] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.098      ;
; -3.165 ; sos_module:U2|Count_MS[0] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.095      ;
; -3.165 ; sos_module:U2|Count_MS[0] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.095      ;
; -3.165 ; sos_module:U2|Count_MS[0] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.095      ;
; -3.159 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.085      ;
; -3.159 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.085      ;
; -3.159 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.085      ;
; -3.159 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.085      ;
; -3.159 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.085      ;
; -3.159 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.085      ;
; -3.159 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.085      ;
; -3.159 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.085      ;
; -3.159 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.085      ;
; -3.159 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.085      ;
; -3.108 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.500     ; 3.610      ;
; -3.108 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.500     ; 3.610      ;
; -3.108 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.500     ; 3.610      ;
; -3.108 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.500     ; 3.610      ;
; -3.108 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.500     ; 3.610      ;
; -3.108 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.500     ; 3.610      ;
; -3.108 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.500     ; 3.610      ;
; -3.108 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.500     ; 3.610      ;
; -3.108 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.500     ; 3.610      ;
; -3.108 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.500     ; 3.610      ;
; -3.065 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.991      ;
; -3.065 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.991      ;
; -3.065 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.991      ;
; -3.065 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.991      ;
; -3.065 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.991      ;
; -3.065 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.991      ;
; -3.065 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.991      ;
; -3.065 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.991      ;
; -3.065 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.991      ;
; -3.065 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.991      ;
; -3.049 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.975      ;
; -3.049 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.975      ;
; -3.049 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.975      ;
; -3.049 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.975      ;
; -3.049 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.975      ;
; -3.049 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.975      ;
; -3.049 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.975      ;
; -3.049 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.975      ;
; -3.049 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.975      ;
; -3.049 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.975      ;
; -3.034 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.960      ;
; -3.034 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.960      ;
; -3.034 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.960      ;
; -3.034 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.960      ;
; -3.034 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.960      ;
; -3.034 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.960      ;
; -3.034 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.960      ;
; -3.034 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.960      ;
; -3.034 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.960      ;
; -3.034 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.960      ;
; -2.984 ; sos_module:U2|Count_MS[8] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.914      ;
; -2.984 ; sos_module:U2|Count_MS[8] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.914      ;
; -2.984 ; sos_module:U2|Count_MS[8] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.914      ;
; -2.982 ; sos_module:U2|Count_MS[5] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.912      ;
; -2.982 ; sos_module:U2|Count_MS[5] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.912      ;
; -2.982 ; sos_module:U2|Count_MS[5] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.912      ;
; -2.960 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.886      ;
; -2.960 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.886      ;
; -2.960 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.886      ;
; -2.960 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.886      ;
; -2.960 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.886      ;
; -2.960 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.886      ;
; -2.960 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.886      ;
; -2.960 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.886      ;
; -2.960 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.886      ;
; -2.960 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.886      ;
; -2.940 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.866      ;
; -2.940 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.866      ;
; -2.940 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.866      ;
; -2.940 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.866      ;
; -2.940 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.866      ;
; -2.940 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.866      ;
; -2.940 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.866      ;
; -2.940 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.866      ;
; -2.940 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.866      ;
; -2.940 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.866      ;
; -2.937 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.863      ;
; -2.937 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.863      ;
; -2.937 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.863      ;
; -2.937 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.863      ;
; -2.937 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.863      ;
; -2.937 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.863      ;
; -2.937 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.863      ;
; -2.937 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.863      ;
; -2.937 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.863      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; sos_module:U2|i[3]           ; sos_module:U2|i[3]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.564 ; sos_module:U2|Count1[14]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.297      ;
; 0.634 ; sos_module:U2|Count_MS[9]    ; sos_module:U2|Count_MS[9]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.901      ;
; 0.656 ; sos_module:U2|Count1[13]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.389      ;
; 0.686 ; sos_module:U2|Count1[12]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.419      ;
; 0.689 ; sos_module:U2|Count1[15]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.091      ; 0.975      ;
; 0.693 ; sos_module:U2|i[2]           ; sos_module:U2|i[2]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.960      ;
; 0.696 ; sos_module:U2|Count_MS[5]    ; sos_module:U2|Count_MS[5]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; sos_module:U2|Count_MS[7]    ; sos_module:U2|Count_MS[7]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.963      ;
; 0.701 ; sos_module:U2|Count_MS[1]    ; sos_module:U2|Count_MS[1]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.968      ;
; 0.704 ; control_module:U1|Count1[13] ; control_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.971      ;
; 0.704 ; control_module:U1|Count1[17] ; control_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; control_module:U1|Count1[1]  ; control_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; control_module:U1|Count1[3]  ; control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; control_module:U1|Count1[9]  ; control_module:U1|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; control_module:U1|Count1[11] ; control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; control_module:U1|Count1[19] ; control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; control_module:U1|Count1[25] ; control_module:U1|Count1[25] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; sos_module:U2|Count1[3]      ; sos_module:U2|Count1[3]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; sos_module:U2|Count1[5]      ; sos_module:U2|Count1[5]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; sos_module:U2|Count1[13]     ; sos_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; sos_module:U2|i[0]           ; sos_module:U2|i[0]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; sos_module:U2|Count1[1]      ; sos_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; sos_module:U2|Count_MS[2]    ; sos_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; sos_module:U2|Count1[11]     ; sos_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; control_module:U1|Count1[4]  ; control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; sos_module:U2|Count1[6]      ; sos_module:U2|Count1[6]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; sos_module:U2|i[1]           ; sos_module:U2|i[1]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; control_module:U1|Count1[5]  ; control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; sos_module:U2|Count1[7]      ; sos_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; sos_module:U2|Count1[9]      ; sos_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.710 ; control_module:U1|Count1[16] ; control_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; control_module:U1|Count1[18] ; control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; sos_module:U2|Count1[2]      ; sos_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; control_module:U1|Count1[2]  ; control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; control_module:U1|Count1[6]  ; control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; control_module:U1|Count1[10] ; control_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; control_module:U1|Count1[24] ; control_module:U1|Count1[24] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; control_module:U1|Count1[26] ; control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sos_module:U2|Count1[4]      ; sos_module:U2|Count1[4]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sos_module:U2|Count1[10]     ; sos_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sos_module:U2|Count1[12]     ; sos_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; sos_module:U2|Count1[14]     ; sos_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; sos_module:U2|Count1[8]      ; sos_module:U2|Count1[8]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.980      ;
; 0.716 ; sos_module:U2|Count_MS[4]    ; sos_module:U2|Count_MS[4]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.983      ;
; 0.722 ; sos_module:U2|Count_MS[3]    ; sos_module:U2|Count_MS[3]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.989      ;
; 0.728 ; sos_module:U2|Count_MS[8]    ; sos_module:U2|Count_MS[8]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.995      ;
; 0.733 ; sos_module:U2|Count1[0]      ; sos_module:U2|Count1[0]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.001      ;
; 0.734 ; control_module:U1|Count1[0]  ; control_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.001      ;
; 0.778 ; sos_module:U2|Count1[11]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.511      ;
; 0.808 ; sos_module:U2|i[0]           ; sos_module:U2|isCount        ; CLK          ; CLK         ; 0.000        ; 0.500      ; 1.503      ;
; 0.808 ; sos_module:U2|Count1[10]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.541      ;
; 0.839 ; sos_module:U2|i[3]           ; sos_module:U2|i[0]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.106      ;
; 0.860 ; sos_module:U2|rPin_Out       ; sos_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.144      ;
; 0.865 ; sos_module:U2|i[4]           ; sos_module:U2|i[4]           ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.149      ;
; 0.890 ; sos_module:U2|Count_MS[6]    ; sos_module:U2|Count_MS[6]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.157      ;
; 0.894 ; sos_module:U2|Count_MS[0]    ; sos_module:U2|Count_MS[0]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.161      ;
; 0.905 ; control_module:U1|Count1[6]  ; control_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.639      ;
; 0.906 ; sos_module:U2|Count1[9]      ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.639      ;
; 0.931 ; sos_module:U2|Count1[8]      ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.664      ;
; 0.937 ; control_module:U1|Count1[6]  ; control_module:U1|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.671      ;
; 0.951 ; control_module:U1|Count1[27] ; control_module:U1|Count1[27] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.238      ;
; 0.983 ; sos_module:U2|i[1]           ; sos_module:U2|i[0]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.250      ;
; 1.014 ; control_module:U1|Count1[5]  ; control_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.748      ;
; 1.020 ; sos_module:U2|Count_MS[7]    ; sos_module:U2|Count_MS[8]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.287      ;
; 1.020 ; sos_module:U2|Count_MS[5]    ; sos_module:U2|Count_MS[6]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.287      ;
; 1.023 ; control_module:U1|Count1[4]  ; control_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.757      ;
; 1.023 ; sos_module:U2|Count_MS[1]    ; sos_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.290      ;
; 1.025 ; sos_module:U2|Count_MS[2]    ; sos_module:U2|Count_MS[3]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.292      ;
; 1.026 ; control_module:U1|Count1[17] ; control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; control_module:U1|Count1[4]  ; control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.293      ;
; 1.026 ; sos_module:U2|Count1[6]      ; sos_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; control_module:U1|Count1[16] ; control_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; control_module:U1|Count1[3]  ; control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; control_module:U1|Count1[1]  ; control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; control_module:U1|Count1[9]  ; control_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; control_module:U1|Count1[25] ; control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sos_module:U2|Count1[0]      ; sos_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sos_module:U2|Count1[5]      ; sos_module:U2|Count1[6]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sos_module:U2|Count1[3]      ; sos_module:U2|Count1[4]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sos_module:U2|Count1[13]     ; sos_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; control_module:U1|Count1[0]  ; control_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; control_module:U1|Count1[2]  ; control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; control_module:U1|Count1[18] ; control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sos_module:U2|Count1[2]      ; sos_module:U2|Count1[3]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sos_module:U2|Count1[4]      ; sos_module:U2|Count1[5]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sos_module:U2|Count1[11]     ; sos_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; control_module:U1|Count1[10] ; control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; control_module:U1|Count1[24] ; control_module:U1|Count1[25] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; sos_module:U2|Count1[12]     ; sos_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; sos_module:U2|Count1[10]     ; sos_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; sos_module:U2|Count1[7]      ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.762      ;
; 1.030 ; sos_module:U2|Count1[8]      ; sos_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; sos_module:U2|Count1[1]      ; sos_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.032 ; control_module:U1|Count1[5]  ; control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; sos_module:U2|Count1[9]      ; sos_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; sos_module:U2|Count1[7]      ; sos_module:U2|Count1[8]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.300      ;
; 1.035 ; sos_module:U2|Count_MS[4]    ; sos_module:U2|Count_MS[5]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.302      ;
; 1.040 ; sos_module:U2|Count_MS[2]    ; sos_module:U2|Count_MS[4]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.307      ;
; 1.041 ; control_module:U1|Count1[4]  ; control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.308      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; control_module:U1|isEn       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|isCount        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|rPin_Out       ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[0]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[10]     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[11]     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[12]     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[13]     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[14]     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[1]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[2]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[3]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[4]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[5]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[6]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[7]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[8]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[9]      ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count_MS[0]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count_MS[1]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count_MS[2]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count_MS[3]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count_MS[4]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count_MS[5]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count_MS[6]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count_MS[7]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count_MS[8]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count_MS[9]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|i[0]           ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|i[1]           ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|i[2]           ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|i[3]           ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[16] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[17] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[18] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[19] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[24] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[25] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[26] ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[0]  ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 8.297 ; 8.994 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 8.036 ; 8.725 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.951 ; -36.795           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -83.796                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.951 ; sos_module:U2|Count_MS[2] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.901      ;
; -0.951 ; sos_module:U2|Count_MS[2] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.901      ;
; -0.951 ; sos_module:U2|Count_MS[2] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.901      ;
; -0.927 ; sos_module:U2|Count_MS[1] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.877      ;
; -0.927 ; sos_module:U2|Count_MS[3] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.877      ;
; -0.927 ; sos_module:U2|Count_MS[1] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.877      ;
; -0.927 ; sos_module:U2|Count_MS[3] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.877      ;
; -0.927 ; sos_module:U2|Count_MS[1] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.877      ;
; -0.927 ; sos_module:U2|Count_MS[3] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.877      ;
; -0.903 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.851      ;
; -0.903 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.851      ;
; -0.903 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.851      ;
; -0.903 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.851      ;
; -0.903 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.851      ;
; -0.903 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.851      ;
; -0.903 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.851      ;
; -0.903 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.851      ;
; -0.903 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.851      ;
; -0.903 ; sos_module:U2|Count1[11]  ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.851      ;
; -0.892 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.225     ; 1.654      ;
; -0.892 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.225     ; 1.654      ;
; -0.892 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.225     ; 1.654      ;
; -0.892 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.225     ; 1.654      ;
; -0.892 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.225     ; 1.654      ;
; -0.892 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.225     ; 1.654      ;
; -0.892 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.225     ; 1.654      ;
; -0.892 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.225     ; 1.654      ;
; -0.892 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.225     ; 1.654      ;
; -0.892 ; sos_module:U2|isCount     ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.225     ; 1.654      ;
; -0.877 ; sos_module:U2|Count_MS[9] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.827      ;
; -0.877 ; sos_module:U2|Count_MS[9] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.827      ;
; -0.877 ; sos_module:U2|Count_MS[9] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.827      ;
; -0.876 ; sos_module:U2|Count_MS[0] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.826      ;
; -0.876 ; sos_module:U2|Count_MS[0] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.826      ;
; -0.876 ; sos_module:U2|Count_MS[0] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.826      ;
; -0.860 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.808      ;
; -0.860 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.808      ;
; -0.860 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.808      ;
; -0.860 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.808      ;
; -0.860 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.808      ;
; -0.860 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.808      ;
; -0.860 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.808      ;
; -0.860 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.808      ;
; -0.860 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.808      ;
; -0.860 ; sos_module:U2|Count1[0]   ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.808      ;
; -0.842 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.790      ;
; -0.842 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.790      ;
; -0.842 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.790      ;
; -0.842 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.790      ;
; -0.842 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.790      ;
; -0.842 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.790      ;
; -0.842 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.790      ;
; -0.842 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.790      ;
; -0.842 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.790      ;
; -0.842 ; sos_module:U2|Count1[3]   ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.790      ;
; -0.828 ; sos_module:U2|Count_MS[5] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.778      ;
; -0.828 ; sos_module:U2|Count_MS[5] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.778      ;
; -0.828 ; sos_module:U2|Count_MS[5] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.778      ;
; -0.819 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.767      ;
; -0.819 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.767      ;
; -0.819 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.767      ;
; -0.819 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.767      ;
; -0.819 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.767      ;
; -0.819 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.767      ;
; -0.819 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.767      ;
; -0.819 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.767      ;
; -0.819 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.767      ;
; -0.819 ; sos_module:U2|Count1[14]  ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.767      ;
; -0.813 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.761      ;
; -0.813 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.761      ;
; -0.813 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.761      ;
; -0.813 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.761      ;
; -0.813 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.761      ;
; -0.813 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.761      ;
; -0.813 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.761      ;
; -0.813 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.761      ;
; -0.813 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.761      ;
; -0.813 ; sos_module:U2|Count1[5]   ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.761      ;
; -0.798 ; sos_module:U2|i[4]        ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.221     ; 1.564      ;
; -0.793 ; sos_module:U2|Count_MS[8] ; sos_module:U2|i[2]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.743      ;
; -0.793 ; sos_module:U2|Count_MS[8] ; sos_module:U2|i[1]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.743      ;
; -0.793 ; sos_module:U2|Count_MS[8] ; sos_module:U2|i[0]        ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.743      ;
; -0.788 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.736      ;
; -0.788 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.736      ;
; -0.788 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.736      ;
; -0.788 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.736      ;
; -0.788 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.736      ;
; -0.788 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.736      ;
; -0.788 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.736      ;
; -0.788 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.736      ;
; -0.788 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[9] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.736      ;
; -0.788 ; sos_module:U2|Count1[6]   ; sos_module:U2|Count_MS[4] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.736      ;
; -0.785 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[0] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.733      ;
; -0.785 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[1] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.733      ;
; -0.785 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.733      ;
; -0.785 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[3] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.733      ;
; -0.785 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[5] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.733      ;
; -0.785 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[6] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.733      ;
; -0.785 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[7] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.733      ;
; -0.785 ; sos_module:U2|Count1[13]  ; sos_module:U2|Count_MS[8] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.733      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; sos_module:U2|i[3]           ; sos_module:U2|i[3]           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.265 ; sos_module:U2|Count1[14]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.585      ;
; 0.272 ; sos_module:U2|Count_MS[9]    ; sos_module:U2|Count_MS[9]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.392      ;
; 0.292 ; sos_module:U2|i[2]           ; sos_module:U2|i[2]           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.412      ;
; 0.295 ; sos_module:U2|Count1[15]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.424      ;
; 0.297 ; sos_module:U2|i[0]           ; sos_module:U2|i[0]           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.417      ;
; 0.299 ; sos_module:U2|Count_MS[5]    ; sos_module:U2|Count_MS[5]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sos_module:U2|Count_MS[7]    ; sos_module:U2|Count_MS[7]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sos_module:U2|i[1]           ; sos_module:U2|i[1]           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.302 ; control_module:U1|Count1[13] ; control_module:U1|Count1[13] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; control_module:U1|Count1[1]  ; control_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; control_module:U1|Count1[3]  ; control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; control_module:U1|Count1[9]  ; control_module:U1|Count1[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; control_module:U1|Count1[11] ; control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; sos_module:U2|Count_MS[1]    ; sos_module:U2|Count_MS[1]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; control_module:U1|Count1[4]  ; control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; control_module:U1|Count1[5]  ; control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; control_module:U1|Count1[6]  ; control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; control_module:U1|Count1[17] ; control_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; control_module:U1|Count1[19] ; control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; control_module:U1|Count1[25] ; control_module:U1|Count1[25] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sos_module:U2|Count1[1]      ; sos_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sos_module:U2|Count1[3]      ; sos_module:U2|Count1[3]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sos_module:U2|Count1[5]      ; sos_module:U2|Count1[5]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sos_module:U2|Count_MS[2]    ; sos_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sos_module:U2|Count1[11]     ; sos_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sos_module:U2|Count1[13]     ; sos_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; control_module:U1|Count1[2]  ; control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; control_module:U1|Count1[10] ; control_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; control_module:U1|Count1[16] ; control_module:U1|Count1[16] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sos_module:U2|Count1[6]      ; sos_module:U2|Count1[6]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sos_module:U2|Count1[7]      ; sos_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sos_module:U2|Count1[9]      ; sos_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; control_module:U1|Count1[18] ; control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; control_module:U1|Count1[24] ; control_module:U1|Count1[24] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; control_module:U1|Count1[26] ; control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sos_module:U2|Count1[2]      ; sos_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sos_module:U2|Count1[4]      ; sos_module:U2|Count1[4]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sos_module:U2|Count1[8]      ; sos_module:U2|Count1[8]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sos_module:U2|Count1[14]     ; sos_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; sos_module:U2|Count1[10]     ; sos_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; sos_module:U2|Count1[12]     ; sos_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; sos_module:U2|Count_MS[4]    ; sos_module:U2|Count_MS[4]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.430      ;
; 0.314 ; sos_module:U2|Count_MS[3]    ; sos_module:U2|Count_MS[3]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.434      ;
; 0.316 ; control_module:U1|Count1[0]  ; control_module:U1|Count1[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; sos_module:U2|Count_MS[8]    ; sos_module:U2|Count_MS[8]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; sos_module:U2|Count1[0]      ; sos_module:U2|Count1[0]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; sos_module:U2|Count1[13]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.637      ;
; 0.332 ; sos_module:U2|Count1[12]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.652      ;
; 0.346 ; sos_module:U2|rPin_Out       ; sos_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.474      ;
; 0.349 ; sos_module:U2|i[4]           ; sos_module:U2|i[4]           ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.476      ;
; 0.367 ; sos_module:U2|i[0]           ; sos_module:U2|isCount        ; CLK          ; CLK         ; 0.000        ; 0.226      ; 0.677      ;
; 0.381 ; sos_module:U2|Count_MS[0]    ; sos_module:U2|Count_MS[0]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.501      ;
; 0.383 ; sos_module:U2|Count1[11]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.703      ;
; 0.385 ; sos_module:U2|Count_MS[6]    ; sos_module:U2|Count_MS[6]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.505      ;
; 0.391 ; sos_module:U2|i[3]           ; sos_module:U2|i[0]           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.511      ;
; 0.398 ; sos_module:U2|Count1[10]     ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.718      ;
; 0.406 ; control_module:U1|Count1[27] ; control_module:U1|Count1[27] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.535      ;
; 0.415 ; control_module:U1|Count1[6]  ; control_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.737      ;
; 0.419 ; control_module:U1|Count1[6]  ; control_module:U1|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.741      ;
; 0.448 ; sos_module:U2|Count_MS[7]    ; sos_module:U2|Count_MS[8]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; sos_module:U2|Count_MS[5]    ; sos_module:U2|Count_MS[6]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; control_module:U1|Count1[23] ; control_module:U1|Count1[23] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.578      ;
; 0.450 ; sos_module:U2|Count1[9]      ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.770      ;
; 0.451 ; control_module:U1|Count1[7]  ; control_module:U1|Count1[7]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.580      ;
; 0.452 ; control_module:U1|Count1[3]  ; control_module:U1|Count1[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; control_module:U1|Count1[1]  ; control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; control_module:U1|Count1[9]  ; control_module:U1|Count1[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; sos_module:U2|Count_MS[1]    ; sos_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; sos_module:U2|i[1]           ; sos_module:U2|i[0]           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; control_module:U1|Count1[5]  ; control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; control_module:U1|Count1[17] ; control_module:U1|Count1[18] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; control_module:U1|Count1[25] ; control_module:U1|Count1[26] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; control_module:U1|Count1[8]  ; control_module:U1|Count1[8]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.583      ;
; 0.454 ; sos_module:U2|Count1[5]      ; sos_module:U2|Count1[6]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sos_module:U2|Count1[1]      ; sos_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sos_module:U2|Count1[3]      ; sos_module:U2|Count1[4]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sos_module:U2|Count1[13]     ; sos_module:U2|Count1[14]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sos_module:U2|Count1[11]     ; sos_module:U2|Count1[12]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; sos_module:U2|Count1[7]      ; sos_module:U2|Count1[8]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; sos_module:U2|Count1[9]      ; sos_module:U2|Count1[10]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.462 ; control_module:U1|Count1[4]  ; control_module:U1|Count1[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; control_module:U1|Count1[0]  ; control_module:U1|Count1[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; sos_module:U2|Count_MS[3]    ; sos_module:U2|Count_MS[4]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; sos_module:U2|Count_MS[2]    ; sos_module:U2|Count_MS[3]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; sos_module:U2|Count1[8]      ; sos_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.783      ;
; 0.464 ; control_module:U1|Count1[2]  ; control_module:U1|Count1[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; control_module:U1|Count1[10] ; control_module:U1|Count1[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; control_module:U1|Count1[16] ; control_module:U1|Count1[17] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; sos_module:U2|Count1[0]      ; sos_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; sos_module:U2|Count1[6]      ; sos_module:U2|Count1[7]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; control_module:U1|Count1[18] ; control_module:U1|Count1[19] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; control_module:U1|Count1[24] ; control_module:U1|Count1[25] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; control_module:U1|Count1[4]  ; control_module:U1|Count1[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; sos_module:U2|Count1[2]      ; sos_module:U2|Count1[3]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sos_module:U2|Count1[4]      ; sos_module:U2|Count1[5]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sos_module:U2|Count1[8]      ; sos_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; control_module:U1|Count1[0]  ; control_module:U1|Count1[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; sos_module:U2|Count1[10]     ; sos_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; sos_module:U2|Count1[12]     ; sos_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|Count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; control_module:U1|isEn       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count1[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|Count_MS[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|i[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|isCount        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sos_module:U2|rPin_Out       ;
; -0.260 ; -0.076       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[14] ;
; -0.260 ; -0.076       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[15] ;
; -0.260 ; -0.076       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[20] ;
; -0.260 ; -0.076       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[21] ;
; -0.260 ; -0.076       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[22] ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[23] ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[27] ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[7]  ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[8]  ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[15]     ;
; -0.254 ; -0.070       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|i[4]           ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|isCount        ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|rPin_Out       ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[12] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|isEn       ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[0]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[10] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[11] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[13] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[16] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[17] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[18] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[19] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[1]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[24] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[25] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[26] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[2]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[3]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[4]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[5]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[6]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; control_module:U1|Count1[9]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[0]      ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[10]     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[11]     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sos_module:U2|Count1[12]     ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 4.849 ; 5.077 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 4.728 ; 4.959 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.588   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -3.588   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -166.939 ; 0.0   ; 0.0      ; 0.0     ; -95.194             ;
;  CLK             ; -166.939 ; 0.000 ; N/A      ; N/A     ; -95.194             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 9.334 ; 9.913 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Pin_Out   ; CLK        ; 4.728 ; 4.959 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin     ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin_Out ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------+
; Input Transition Times                                  ;
+------+--------------+-----------------+-----------------+
; Pin  ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------+--------------+-----------------+-----------------+
; CLK  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RSTn ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_Out ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_Out ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin_Out ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2005     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2005     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Wed Nov 23 14:16:15 2016
Info: Command: quartus_sta buzzer_test -c buzzer_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'buzzer_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.588
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.588      -166.939 CLK 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.454         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -95.194 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.279
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.279      -149.217 CLK 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -95.194 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.951
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.951       -36.795 CLK 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.187         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -83.796 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 460 megabytes
    Info: Processing ended: Wed Nov 23 14:16:17 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


