TimeQuest Timing Analyzer report for memoria
Mon May 27 14:58:11 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'address[1]'
 14. Slow 1200mV 85C Model Hold: 'address[1]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'address[1]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'address[1]'
 33. Slow 1200mV 0C Model Hold: 'address[1]'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'address[1]'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk'
 50. Fast 1200mV 0C Model Setup: 'address[1]'
 51. Fast 1200mV 0C Model Hold: 'address[1]'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'address[1]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; memoria                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 3.33        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;  33.3%      ;
;     Processors 9-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; address[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { address[1] } ;
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 157.08 MHz ; 157.08 MHz      ; clk        ;                                                               ;
; 678.43 MHz ; 250.0 MHz       ; address[1] ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -5.366 ; -4191.566     ;
; address[1] ; -0.237 ; -0.664        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; address[1] ; -1.247 ; -7.902        ;
; clk        ; 0.652  ; 0.000         ;
+------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clk        ; -3.000 ; -2082.000                   ;
; address[1] ; -3.000 ; -3.000                      ;
+------------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                     ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -5.366 ; rw_96x8_sync:RAM|RW~295  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.285      ;
; -5.298 ; rw_96x8_sync:RAM|RW~354  ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.233      ; 6.526      ;
; -5.253 ; rw_96x8_sync:RAM|RW~168  ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.176      ;
; -5.241 ; rw_96x8_sync:RAM|RW~422  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 6.161      ;
; -5.205 ; rw_96x8_sync:RAM|RW~1916 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.066     ; 6.134      ;
; -5.200 ; rw_96x8_sync:RAM|RW~1474 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.244      ; 6.439      ;
; -5.181 ; rw_96x8_sync:RAM|RW~768  ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.107      ;
; -5.154 ; rw_96x8_sync:RAM|RW~1879 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 6.070      ;
; -5.148 ; rw_96x8_sync:RAM|RW~1928 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.070      ;
; -5.147 ; rw_96x8_sync:RAM|RW~1378 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.234      ; 6.376      ;
; -5.111 ; rw_96x8_sync:RAM|RW~866  ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.248      ; 6.354      ;
; -5.098 ; rw_96x8_sync:RAM|RW~1122 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.234      ; 6.327      ;
; -5.085 ; rw_96x8_sync:RAM|RW~1368 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 6.015      ;
; -5.079 ; rw_96x8_sync:RAM|RW~625  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 6.019      ;
; -5.055 ; rw_96x8_sync:RAM|RW~1952 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.984      ;
; -5.045 ; rw_96x8_sync:RAM|RW~583  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.958      ;
; -5.034 ; rw_96x8_sync:RAM|RW~313  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.049     ; 5.980      ;
; -5.027 ; rw_96x8_sync:RAM|RW~540  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.944      ;
; -5.017 ; rw_96x8_sync:RAM|RW~902  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.939      ;
; -4.979 ; rw_96x8_sync:RAM|RW~1666 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.248      ; 6.222      ;
; -4.974 ; rw_96x8_sync:RAM|RW~1600 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.899      ;
; -4.962 ; rw_96x8_sync:RAM|RW~1207 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.885      ;
; -4.954 ; rw_96x8_sync:RAM|RW~1812 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.871      ;
; -4.953 ; rw_96x8_sync:RAM|RW~836  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.873      ;
; -4.942 ; rw_96x8_sync:RAM|RW~585  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 5.872      ;
; -4.936 ; rw_96x8_sync:RAM|RW~1719 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.846      ;
; -4.933 ; rw_96x8_sync:RAM|RW~287  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.855      ;
; -4.922 ; rw_96x8_sync:RAM|RW~1043 ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 5.854      ;
; -4.912 ; rw_96x8_sync:RAM|RW~591  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.836      ;
; -4.908 ; rw_96x8_sync:RAM|RW~201  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.849      ;
; -4.902 ; rw_96x8_sync:RAM|RW~375  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.816      ;
; -4.891 ; rw_96x8_sync:RAM|RW~457  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 5.825      ;
; -4.889 ; rw_96x8_sync:RAM|RW~700  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.802      ;
; -4.888 ; rw_96x8_sync:RAM|RW~1300 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.805      ;
; -4.886 ; rw_96x8_sync:RAM|RW~306  ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.235      ; 6.116      ;
; -4.884 ; rw_96x8_sync:RAM|RW~465  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.825      ;
; -4.882 ; rw_96x8_sync:RAM|RW~1849 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 5.819      ;
; -4.878 ; rw_96x8_sync:RAM|RW~167  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.068     ; 5.805      ;
; -4.874 ; rw_96x8_sync:RAM|RW~1890 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.237      ; 6.106      ;
; -4.871 ; rw_96x8_sync:RAM|RW~71   ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.785      ;
; -4.870 ; rw_96x8_sync:RAM|RW~703  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.787      ;
; -4.859 ; rw_96x8_sync:RAM|RW~1385 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.794      ;
; -4.857 ; rw_96x8_sync:RAM|RW~247  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.778      ;
; -4.847 ; rw_96x8_sync:RAM|RW~1367 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.766      ;
; -4.845 ; rw_96x8_sync:RAM|RW~947  ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 5.771      ;
; -4.844 ; rw_96x8_sync:RAM|RW~1292 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.766      ;
; -4.838 ; rw_96x8_sync:RAM|RW~692  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.751      ;
; -4.831 ; rw_96x8_sync:RAM|RW~676  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.755      ;
; -4.822 ; rw_96x8_sync:RAM|RW~1313 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 5.754      ;
; -4.820 ; rw_96x8_sync:RAM|RW~119  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.733      ;
; -4.817 ; rw_96x8_sync:RAM|RW~914  ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.243      ; 6.055      ;
; -4.814 ; rw_96x8_sync:RAM|RW~1225 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.067     ; 5.742      ;
; -4.814 ; rw_96x8_sync:RAM|RW~2028 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 5.748      ;
; -4.808 ; rw_96x8_sync:RAM|RW~185  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.750      ;
; -4.807 ; rw_96x8_sync:RAM|RW~2050 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.232      ; 6.034      ;
; -4.807 ; rw_96x8_sync:RAM|RW~1956 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.728      ;
; -4.806 ; rw_96x8_sync:RAM|RW~868  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.067     ; 5.734      ;
; -4.803 ; rw_96x8_sync:RAM|RW~1219 ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.722      ;
; -4.802 ; rw_96x8_sync:RAM|RW~1828 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.719      ;
; -4.802 ; rw_96x8_sync:RAM|RW~44   ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.725      ;
; -4.800 ; rw_96x8_sync:RAM|RW~1660 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.715      ;
; -4.798 ; rw_96x8_sync:RAM|RW~985  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.729      ;
; -4.798 ; rw_96x8_sync:RAM|RW~1768 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.733      ;
; -4.797 ; rw_96x8_sync:RAM|RW~804  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.717      ;
; -4.794 ; rw_96x8_sync:RAM|RW~1217 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.717      ;
; -4.794 ; rw_96x8_sync:RAM|RW~1496 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 5.728      ;
; -4.792 ; rw_96x8_sync:RAM|RW~1113 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.728      ;
; -4.791 ; rw_96x8_sync:RAM|RW~134  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.713      ;
; -4.786 ; rw_96x8_sync:RAM|RW~1383 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.699      ;
; -4.786 ; rw_96x8_sync:RAM|RW~1873 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.715      ;
; -4.785 ; rw_96x8_sync:RAM|RW~124  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.714      ;
; -4.783 ; rw_96x8_sync:RAM|RW~1864 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 5.709      ;
; -4.778 ; rw_96x8_sync:RAM|RW~1185 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.713      ;
; -4.766 ; rw_96x8_sync:RAM|RW~328  ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.057     ; 5.704      ;
; -4.763 ; rw_96x8_sync:RAM|RW~1458 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.239      ; 5.997      ;
; -4.763 ; rw_96x8_sync:RAM|RW~1591 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.673      ;
; -4.759 ; rw_96x8_sync:RAM|RW~646  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.692      ;
; -4.757 ; rw_96x8_sync:RAM|RW~1444 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.678      ;
; -4.750 ; rw_96x8_sync:RAM|RW~382  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.691      ;
; -4.749 ; rw_96x8_sync:RAM|RW~1596 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.664      ;
; -4.744 ; rw_96x8_sync:RAM|RW~1215 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.680      ;
; -4.740 ; rw_96x8_sync:RAM|RW~1783 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.650      ;
; -4.733 ; rw_96x8_sync:RAM|RW~903  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.650      ;
; -4.733 ; rw_96x8_sync:RAM|RW~248  ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 5.665      ;
; -4.726 ; rw_96x8_sync:RAM|RW~647  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.067     ; 5.654      ;
; -4.724 ; rw_96x8_sync:RAM|RW~1107 ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.649      ;
; -4.722 ; rw_96x8_sync:RAM|RW~311  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.636      ;
; -4.720 ; rw_96x8_sync:RAM|RW~593  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 5.654      ;
; -4.717 ; rw_96x8_sync:RAM|RW~1275 ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.648      ;
; -4.716 ; rw_96x8_sync:RAM|RW~759  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.631      ;
; -4.715 ; rw_96x8_sync:RAM|RW~1513 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.650      ;
; -4.713 ; rw_96x8_sync:RAM|RW~1784 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.634      ;
; -4.711 ; rw_96x8_sync:RAM|RW~1697 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.647      ;
; -4.710 ; rw_96x8_sync:RAM|RW~1154 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.234      ; 5.939      ;
; -4.704 ; rw_96x8_sync:RAM|RW~894  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.637      ;
; -4.699 ; rw_96x8_sync:RAM|RW~1824 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.639      ;
; -4.697 ; rw_96x8_sync:RAM|RW~886  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.619      ;
; -4.695 ; rw_96x8_sync:RAM|RW~1112 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.068     ; 5.622      ;
; -4.690 ; rw_96x8_sync:RAM|RW~105  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.621      ;
; -4.689 ; rw_96x8_sync:RAM|RW~1782 ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.604      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'address[1]'                                                                                   ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.237 ; address[1]                     ; data_out[6] ; address[1]   ; address[1]  ; 0.500        ; 5.643      ; 5.605      ;
; -0.153 ; address[1]                     ; data_out[1] ; address[1]   ; address[1]  ; 0.500        ; 5.763      ; 5.524      ;
; -0.099 ; address[1]                     ; data_out[5] ; address[1]   ; address[1]  ; 0.500        ; 5.627      ; 5.443      ;
; -0.093 ; address[1]                     ; data_out[3] ; address[1]   ; address[1]  ; 0.500        ; 5.642      ; 5.615      ;
; -0.060 ; address[1]                     ; data_out[0] ; address[1]   ; address[1]  ; 0.500        ; 5.626      ; 5.405      ;
; -0.022 ; address[1]                     ; data_out[4] ; address[1]   ; address[1]  ; 0.500        ; 5.644      ; 5.549      ;
; 0.161  ; rom_128x8_sync:ROM|data_out[5] ; data_out[5] ; clk          ; address[1]  ; 1.000        ; 3.212      ; 3.248      ;
; 0.172  ; rw_96x8_sync:RAM|data_out[6]   ; data_out[6] ; clk          ; address[1]  ; 1.000        ; 3.233      ; 3.266      ;
; 0.193  ; rw_96x8_sync:RAM|data_out[5]   ; data_out[5] ; clk          ; address[1]  ; 1.000        ; 3.212      ; 3.216      ;
; 0.254  ; rw_96x8_sync:RAM|data_out[0]   ; data_out[0] ; clk          ; address[1]  ; 1.000        ; 3.203      ; 3.148      ;
; 0.260  ; rom_128x8_sync:ROM|data_out[1] ; data_out[1] ; clk          ; address[1]  ; 1.000        ; 3.338      ; 3.166      ;
; 0.338  ; address[1]                     ; data_out[2] ; address[1]   ; address[1]  ; 0.500        ; 5.628      ; 5.014      ;
; 0.345  ; rom_128x8_sync:ROM|data_out[6] ; data_out[6] ; clk          ; address[1]  ; 1.000        ; 3.221      ; 3.081      ;
; 0.364  ; address[1]                     ; data_out[7] ; address[1]   ; address[1]  ; 0.500        ; 5.761      ; 5.283      ;
; 0.379  ; rw_96x8_sync:RAM|data_out[7]   ; data_out[7] ; clk          ; address[1]  ; 1.000        ; 3.339      ; 3.326      ;
; 0.400  ; rom_128x8_sync:ROM|data_out[4] ; data_out[4] ; clk          ; address[1]  ; 1.000        ; 3.222      ; 3.185      ;
; 0.436  ; address[1]                     ; data_out[6] ; address[1]   ; address[1]  ; 1.000        ; 5.643      ; 5.432      ;
; 0.461  ; rw_96x8_sync:RAM|data_out[3]   ; data_out[3] ; clk          ; address[1]  ; 1.000        ; 3.231      ; 3.130      ;
; 0.468  ; rom_128x8_sync:ROM|data_out[3] ; data_out[3] ; clk          ; address[1]  ; 1.000        ; 3.220      ; 3.112      ;
; 0.480  ; rom_128x8_sync:ROM|data_out[7] ; data_out[7] ; clk          ; address[1]  ; 1.000        ; 3.354      ; 3.240      ;
; 0.490  ; rw_96x8_sync:RAM|data_out[4]   ; data_out[4] ; clk          ; address[1]  ; 1.000        ; 3.226      ; 3.099      ;
; 0.518  ; address[1]                     ; data_out[1] ; address[1]   ; address[1]  ; 1.000        ; 5.763      ; 5.353      ;
; 0.554  ; address[1]                     ; data_out[3] ; address[1]   ; address[1]  ; 1.000        ; 5.642      ; 5.468      ;
; 0.586  ; address[1]                     ; data_out[5] ; address[1]   ; address[1]  ; 1.000        ; 5.627      ; 5.258      ;
; 0.594  ; address[1]                     ; data_out[4] ; address[1]   ; address[1]  ; 1.000        ; 5.644      ; 5.433      ;
; 0.637  ; address[1]                     ; data_out[0] ; address[1]   ; address[1]  ; 1.000        ; 5.626      ; 5.208      ;
; 0.714  ; rw_96x8_sync:RAM|data_out[2]   ; data_out[2] ; clk          ; address[1]  ; 1.000        ; 3.209      ; 2.699      ;
; 0.722  ; rw_96x8_sync:RAM|data_out[1]   ; data_out[1] ; clk          ; address[1]  ; 1.000        ; 3.024      ; 2.390      ;
; 0.742  ; rom_128x8_sync:ROM|data_out[2] ; data_out[2] ; clk          ; address[1]  ; 1.000        ; 3.213      ; 2.675      ;
; 0.963  ; address[1]                     ; data_out[7] ; address[1]   ; address[1]  ; 1.000        ; 5.761      ; 5.184      ;
; 1.020  ; address[1]                     ; data_out[2] ; address[1]   ; address[1]  ; 1.000        ; 5.628      ; 4.832      ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'address[1]'                                                                                    ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.247 ; rw_96x8_sync:RAM|data_out[1]   ; data_out[1] ; clk          ; address[1]  ; 0.000        ; 3.336      ; 2.129      ;
; -1.223 ; address[1]                     ; data_out[2] ; address[1]   ; address[1]  ; 0.000        ; 5.839      ; 4.616      ;
; -1.222 ; address[1]                     ; data_out[7] ; address[1]   ; address[1]  ; 0.000        ; 5.977      ; 4.755      ;
; -1.137 ; address[1]                     ; data_out[1] ; address[1]   ; address[1]  ; 0.000        ; 5.979      ; 4.842      ;
; -1.072 ; rw_96x8_sync:RAM|data_out[2]   ; data_out[2] ; clk          ; address[1]  ; 0.000        ; 3.503      ; 2.471      ;
; -1.063 ; rom_128x8_sync:ROM|data_out[2] ; data_out[2] ; clk          ; address[1]  ; 0.000        ; 3.507      ; 2.484      ;
; -0.916 ; address[1]                     ; data_out[0] ; address[1]   ; address[1]  ; 0.000        ; 5.837      ; 4.921      ;
; -0.901 ; address[1]                     ; data_out[5] ; address[1]   ; address[1]  ; 0.000        ; 5.838      ; 4.937      ;
; -0.814 ; address[1]                     ; data_out[4] ; address[1]   ; address[1]  ; 0.000        ; 5.855      ; 5.041      ;
; -0.802 ; address[1]                     ; data_out[6] ; address[1]   ; address[1]  ; 0.000        ; 5.854      ; 5.052      ;
; -0.782 ; rom_128x8_sync:ROM|data_out[6] ; data_out[6] ; clk          ; address[1]  ; 0.000        ; 3.516      ; 2.774      ;
; -0.777 ; rw_96x8_sync:RAM|data_out[3]   ; data_out[3] ; clk          ; address[1]  ; 0.000        ; 3.525      ; 2.788      ;
; -0.763 ; rw_96x8_sync:RAM|data_out[6]   ; data_out[6] ; clk          ; address[1]  ; 0.000        ; 3.527      ; 2.804      ;
; -0.757 ; address[1]                     ; data_out[3] ; address[1]   ; address[1]  ; 0.000        ; 5.853      ; 5.096      ;
; -0.750 ; rom_128x8_sync:ROM|data_out[7] ; data_out[7] ; clk          ; address[1]  ; 0.000        ; 3.653      ; 2.943      ;
; -0.749 ; rw_96x8_sync:RAM|data_out[4]   ; data_out[4] ; clk          ; address[1]  ; 0.000        ; 3.520      ; 2.811      ;
; -0.744 ; rom_128x8_sync:ROM|data_out[4] ; data_out[4] ; clk          ; address[1]  ; 0.000        ; 3.517      ; 2.813      ;
; -0.717 ; rw_96x8_sync:RAM|data_out[0]   ; data_out[0] ; clk          ; address[1]  ; 0.000        ; 3.497      ; 2.820      ;
; -0.717 ; rom_128x8_sync:ROM|data_out[3] ; data_out[3] ; clk          ; address[1]  ; 0.000        ; 3.515      ; 2.838      ;
; -0.708 ; rom_128x8_sync:ROM|data_out[1] ; data_out[1] ; clk          ; address[1]  ; 0.000        ; 3.638      ; 2.970      ;
; -0.708 ; rw_96x8_sync:RAM|data_out[7]   ; data_out[7] ; clk          ; address[1]  ; 0.000        ; 3.639      ; 2.971      ;
; -0.704 ; rom_128x8_sync:ROM|data_out[5] ; data_out[5] ; clk          ; address[1]  ; 0.000        ; 3.506      ; 2.842      ;
; -0.624 ; rw_96x8_sync:RAM|data_out[5]   ; data_out[5] ; clk          ; address[1]  ; 0.000        ; 3.506      ; 2.922      ;
; -0.586 ; address[1]                     ; data_out[7] ; address[1]   ; address[1]  ; -0.500       ; 5.977      ; 4.911      ;
; -0.563 ; address[1]                     ; data_out[2] ; address[1]   ; address[1]  ; -0.500       ; 5.839      ; 4.796      ;
; -0.489 ; address[1]                     ; data_out[1] ; address[1]   ; address[1]  ; -0.500       ; 5.979      ; 5.010      ;
; -0.242 ; address[1]                     ; data_out[5] ; address[1]   ; address[1]  ; -0.500       ; 5.838      ; 5.116      ;
; -0.206 ; address[1]                     ; data_out[6] ; address[1]   ; address[1]  ; -0.500       ; 5.854      ; 5.168      ;
; -0.199 ; address[1]                     ; data_out[4] ; address[1]   ; address[1]  ; -0.500       ; 5.855      ; 5.176      ;
; -0.190 ; address[1]                     ; data_out[0] ; address[1]   ; address[1]  ; -0.500       ; 5.837      ; 5.167      ;
; -0.154 ; address[1]                     ; data_out[3] ; address[1]   ; address[1]  ; -0.500       ; 5.853      ; 5.219      ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                         ;
+-------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.652 ; address[1] ; rom_128x8_sync:ROM|data_out[5] ; address[1]   ; clk         ; 0.000        ; 2.415      ; 3.264      ;
; 0.827 ; address[1] ; rw_96x8_sync:RAM|data_out[1]   ; address[1]   ; clk         ; 0.000        ; 2.739      ; 3.763      ;
; 0.975 ; address[1] ; rw_96x8_sync:RAM|data_out[3]   ; address[1]   ; clk         ; 0.000        ; 2.411      ; 3.583      ;
; 1.007 ; address[1] ; rw_96x8_sync:RAM|data_out[4]   ; address[1]   ; clk         ; 0.000        ; 2.418      ; 3.622      ;
; 1.013 ; address[1] ; rw_96x8_sync:RAM|RW~1757       ; address[1]   ; clk         ; 0.000        ; 2.414      ; 3.624      ;
; 1.013 ; address[1] ; rw_96x8_sync:RAM|RW~1760       ; address[1]   ; clk         ; 0.000        ; 2.414      ; 3.624      ;
; 1.013 ; address[1] ; rw_96x8_sync:RAM|RW~1759       ; address[1]   ; clk         ; 0.000        ; 2.414      ; 3.624      ;
; 1.013 ; address[1] ; rw_96x8_sync:RAM|RW~1758       ; address[1]   ; clk         ; 0.000        ; 2.414      ; 3.624      ;
; 1.013 ; address[1] ; rw_96x8_sync:RAM|RW~1756       ; address[1]   ; clk         ; 0.000        ; 2.414      ; 3.624      ;
; 1.013 ; address[1] ; rw_96x8_sync:RAM|RW~1755       ; address[1]   ; clk         ; 0.000        ; 2.414      ; 3.624      ;
; 1.013 ; address[1] ; rw_96x8_sync:RAM|RW~1754       ; address[1]   ; clk         ; 0.000        ; 2.414      ; 3.624      ;
; 1.013 ; address[1] ; rw_96x8_sync:RAM|RW~1753       ; address[1]   ; clk         ; 0.000        ; 2.414      ; 3.624      ;
; 1.025 ; address[1] ; rw_96x8_sync:RAM|RW~1181       ; address[1]   ; clk         ; 0.000        ; 2.412      ; 3.634      ;
; 1.025 ; address[1] ; rw_96x8_sync:RAM|RW~1184       ; address[1]   ; clk         ; 0.000        ; 2.412      ; 3.634      ;
; 1.025 ; address[1] ; rw_96x8_sync:RAM|RW~1183       ; address[1]   ; clk         ; 0.000        ; 2.412      ; 3.634      ;
; 1.025 ; address[1] ; rw_96x8_sync:RAM|RW~1182       ; address[1]   ; clk         ; 0.000        ; 2.412      ; 3.634      ;
; 1.025 ; address[1] ; rw_96x8_sync:RAM|RW~1180       ; address[1]   ; clk         ; 0.000        ; 2.412      ; 3.634      ;
; 1.025 ; address[1] ; rw_96x8_sync:RAM|RW~1179       ; address[1]   ; clk         ; 0.000        ; 2.412      ; 3.634      ;
; 1.025 ; address[1] ; rw_96x8_sync:RAM|RW~1178       ; address[1]   ; clk         ; 0.000        ; 2.412      ; 3.634      ;
; 1.025 ; address[1] ; rw_96x8_sync:RAM|RW~1177       ; address[1]   ; clk         ; 0.000        ; 2.412      ; 3.634      ;
; 1.060 ; address[1] ; rw_96x8_sync:RAM|RW~429        ; address[1]   ; clk         ; 0.000        ; 2.417      ; 3.674      ;
; 1.060 ; address[1] ; rw_96x8_sync:RAM|RW~430        ; address[1]   ; clk         ; 0.000        ; 2.417      ; 3.674      ;
; 1.060 ; address[1] ; rw_96x8_sync:RAM|RW~427        ; address[1]   ; clk         ; 0.000        ; 2.417      ; 3.674      ;
; 1.060 ; address[1] ; rw_96x8_sync:RAM|RW~426        ; address[1]   ; clk         ; 0.000        ; 2.417      ; 3.674      ;
; 1.060 ; address[1] ; rw_96x8_sync:RAM|RW~425        ; address[1]   ; clk         ; 0.000        ; 2.417      ; 3.674      ;
; 1.075 ; address[1] ; rw_96x8_sync:RAM|RW~813        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.691      ;
; 1.075 ; address[1] ; rw_96x8_sync:RAM|RW~816        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.691      ;
; 1.075 ; address[1] ; rw_96x8_sync:RAM|RW~815        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.691      ;
; 1.075 ; address[1] ; rw_96x8_sync:RAM|RW~814        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.691      ;
; 1.075 ; address[1] ; rw_96x8_sync:RAM|RW~812        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.691      ;
; 1.075 ; address[1] ; rw_96x8_sync:RAM|RW~811        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.691      ;
; 1.075 ; address[1] ; rw_96x8_sync:RAM|RW~810        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.691      ;
; 1.075 ; address[1] ; rw_96x8_sync:RAM|RW~809        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.691      ;
; 1.080 ; address[1] ; rom_128x8_sync:ROM|data_out[4] ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.699      ;
; 1.090 ; address[1] ; rom_128x8_sync:ROM|data_out[6] ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.709      ;
; 1.101 ; address[1] ; rom_128x8_sync:ROM|data_out[3] ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.720      ;
; 1.123 ; address[1] ; rw_96x8_sync:RAM|data_out[5]   ; address[1]   ; clk         ; 0.000        ; 2.415      ; 3.735      ;
; 1.163 ; address[1] ; rw_96x8_sync:RAM|RW~1797       ; address[1]   ; clk         ; 0.000        ; 2.423      ; 3.783      ;
; 1.163 ; address[1] ; rw_96x8_sync:RAM|RW~1800       ; address[1]   ; clk         ; 0.000        ; 2.423      ; 3.783      ;
; 1.163 ; address[1] ; rw_96x8_sync:RAM|RW~1799       ; address[1]   ; clk         ; 0.000        ; 2.423      ; 3.783      ;
; 1.163 ; address[1] ; rw_96x8_sync:RAM|RW~1798       ; address[1]   ; clk         ; 0.000        ; 2.423      ; 3.783      ;
; 1.163 ; address[1] ; rw_96x8_sync:RAM|RW~1796       ; address[1]   ; clk         ; 0.000        ; 2.423      ; 3.783      ;
; 1.163 ; address[1] ; rw_96x8_sync:RAM|RW~1795       ; address[1]   ; clk         ; 0.000        ; 2.423      ; 3.783      ;
; 1.163 ; address[1] ; rw_96x8_sync:RAM|RW~1793       ; address[1]   ; clk         ; 0.000        ; 2.423      ; 3.783      ;
; 1.183 ; address[1] ; rw_96x8_sync:RAM|data_out[0]   ; address[1]   ; clk         ; 0.000        ; 2.423      ; 3.803      ;
; 1.195 ; address[1] ; rw_96x8_sync:RAM|RW~21         ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.814      ;
; 1.195 ; address[1] ; rw_96x8_sync:RAM|RW~24         ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.814      ;
; 1.195 ; address[1] ; rw_96x8_sync:RAM|RW~23         ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.814      ;
; 1.195 ; address[1] ; rw_96x8_sync:RAM|RW~22         ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.814      ;
; 1.195 ; address[1] ; rw_96x8_sync:RAM|RW~20         ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.814      ;
; 1.195 ; address[1] ; rw_96x8_sync:RAM|RW~19         ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.814      ;
; 1.195 ; address[1] ; rw_96x8_sync:RAM|RW~18         ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.814      ;
; 1.195 ; address[1] ; rw_96x8_sync:RAM|RW~17         ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.814      ;
; 1.199 ; address[1] ; rom_128x8_sync:ROM|data_out[1] ; address[1]   ; clk         ; 0.000        ; 2.425      ; 3.821      ;
; 1.217 ; address[1] ; rw_96x8_sync:RAM|RW~205        ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.830      ;
; 1.217 ; address[1] ; rw_96x8_sync:RAM|RW~208        ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.830      ;
; 1.217 ; address[1] ; rw_96x8_sync:RAM|RW~207        ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.830      ;
; 1.217 ; address[1] ; rw_96x8_sync:RAM|RW~206        ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.830      ;
; 1.217 ; address[1] ; rw_96x8_sync:RAM|RW~204        ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.830      ;
; 1.217 ; address[1] ; rw_96x8_sync:RAM|RW~203        ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.830      ;
; 1.217 ; address[1] ; rw_96x8_sync:RAM|RW~202        ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.830      ;
; 1.217 ; address[1] ; rw_96x8_sync:RAM|RW~201        ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.830      ;
; 1.218 ; address[1] ; rw_96x8_sync:RAM|RW~317        ; address[1]   ; clk         ; 0.000        ; 2.411      ; 3.826      ;
; 1.218 ; address[1] ; rw_96x8_sync:RAM|RW~320        ; address[1]   ; clk         ; 0.000        ; 2.411      ; 3.826      ;
; 1.218 ; address[1] ; rw_96x8_sync:RAM|RW~319        ; address[1]   ; clk         ; 0.000        ; 2.411      ; 3.826      ;
; 1.218 ; address[1] ; rw_96x8_sync:RAM|RW~318        ; address[1]   ; clk         ; 0.000        ; 2.411      ; 3.826      ;
; 1.218 ; address[1] ; rw_96x8_sync:RAM|RW~316        ; address[1]   ; clk         ; 0.000        ; 2.411      ; 3.826      ;
; 1.218 ; address[1] ; rw_96x8_sync:RAM|RW~315        ; address[1]   ; clk         ; 0.000        ; 2.411      ; 3.826      ;
; 1.218 ; address[1] ; rw_96x8_sync:RAM|RW~314        ; address[1]   ; clk         ; 0.000        ; 2.411      ; 3.826      ;
; 1.218 ; address[1] ; rw_96x8_sync:RAM|RW~313        ; address[1]   ; clk         ; 0.000        ; 2.411      ; 3.826      ;
; 1.219 ; address[1] ; rw_96x8_sync:RAM|RW~541        ; address[1]   ; clk         ; 0.000        ; 2.428      ; 3.844      ;
; 1.219 ; address[1] ; rw_96x8_sync:RAM|RW~542        ; address[1]   ; clk         ; 0.000        ; 2.428      ; 3.844      ;
; 1.219 ; address[1] ; rw_96x8_sync:RAM|RW~540        ; address[1]   ; clk         ; 0.000        ; 2.428      ; 3.844      ;
; 1.219 ; address[1] ; rw_96x8_sync:RAM|RW~539        ; address[1]   ; clk         ; 0.000        ; 2.428      ; 3.844      ;
; 1.219 ; address[1] ; rw_96x8_sync:RAM|RW~538        ; address[1]   ; clk         ; 0.000        ; 2.428      ; 3.844      ;
; 1.219 ; address[1] ; rw_96x8_sync:RAM|RW~537        ; address[1]   ; clk         ; 0.000        ; 2.428      ; 3.844      ;
; 1.228 ; address[1] ; rw_96x8_sync:RAM|data_out[7]   ; address[1]   ; clk         ; 0.000        ; 2.422      ; 3.847      ;
; 1.230 ; address[1] ; rw_96x8_sync:RAM|RW~885        ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.843      ;
; 1.230 ; address[1] ; rw_96x8_sync:RAM|RW~884        ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.843      ;
; 1.230 ; address[1] ; rw_96x8_sync:RAM|RW~882        ; address[1]   ; clk         ; 0.000        ; 2.416      ; 3.843      ;
; 1.235 ; address[1] ; rw_96x8_sync:RAM|data_out[6]   ; address[1]   ; clk         ; 0.000        ; 2.410      ; 3.842      ;
; 1.300 ; address[1] ; rom_128x8_sync:ROM|data_out[5] ; address[1]   ; clk         ; -0.500       ; 2.415      ; 3.412      ;
; 1.322 ; address[1] ; rw_96x8_sync:RAM|RW~877        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.938      ;
; 1.322 ; address[1] ; rw_96x8_sync:RAM|RW~880        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.938      ;
; 1.322 ; address[1] ; rw_96x8_sync:RAM|RW~879        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.938      ;
; 1.322 ; address[1] ; rw_96x8_sync:RAM|RW~878        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.938      ;
; 1.322 ; address[1] ; rw_96x8_sync:RAM|RW~876        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.938      ;
; 1.322 ; address[1] ; rw_96x8_sync:RAM|RW~875        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.938      ;
; 1.322 ; address[1] ; rw_96x8_sync:RAM|RW~874        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.938      ;
; 1.322 ; address[1] ; rw_96x8_sync:RAM|RW~873        ; address[1]   ; clk         ; 0.000        ; 2.419      ; 3.938      ;
; 1.325 ; address[1] ; rw_96x8_sync:RAM|RW~637        ; address[1]   ; clk         ; 0.000        ; 2.426      ; 3.948      ;
; 1.325 ; address[1] ; rw_96x8_sync:RAM|RW~640        ; address[1]   ; clk         ; 0.000        ; 2.426      ; 3.948      ;
; 1.325 ; address[1] ; rw_96x8_sync:RAM|RW~639        ; address[1]   ; clk         ; 0.000        ; 2.426      ; 3.948      ;
; 1.325 ; address[1] ; rw_96x8_sync:RAM|RW~638        ; address[1]   ; clk         ; 0.000        ; 2.426      ; 3.948      ;
; 1.325 ; address[1] ; rw_96x8_sync:RAM|RW~636        ; address[1]   ; clk         ; 0.000        ; 2.426      ; 3.948      ;
; 1.325 ; address[1] ; rw_96x8_sync:RAM|RW~635        ; address[1]   ; clk         ; 0.000        ; 2.426      ; 3.948      ;
; 1.325 ; address[1] ; rw_96x8_sync:RAM|RW~634        ; address[1]   ; clk         ; 0.000        ; 2.426      ; 3.948      ;
; 1.325 ; address[1] ; rw_96x8_sync:RAM|RW~633        ; address[1]   ; clk         ; 0.000        ; 2.426      ; 3.948      ;
; 1.330 ; address[1] ; rw_96x8_sync:RAM|RW~174        ; address[1]   ; clk         ; 0.000        ; 2.415      ; 3.942      ;
; 1.330 ; address[1] ; rw_96x8_sync:RAM|RW~172        ; address[1]   ; clk         ; 0.000        ; 2.415      ; 3.942      ;
+-------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~100               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1000              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1001              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1002              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1003              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1004              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1005              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1006              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1007              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1008              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1009              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~101               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1010              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1011              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1012              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1013              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1014              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1015              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1016              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1017              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1018              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1019              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~102               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1020              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1021              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1022              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1023              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1024              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1025              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1026              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1027              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1028              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1029              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~103               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1030              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1031              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1032              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1033              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1034              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1035              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1036              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1037              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1038              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1039              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~104               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1040              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1041              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1042              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1043              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1044              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1045              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1046              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1047              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1048              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1049              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~105               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1050              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1051              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1052              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1053              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1054              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1055              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1056              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1057              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1058              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1059              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~106               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1060              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1061              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1062              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1063              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1064              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1065              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1066              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1067              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1068              ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'address[1]'                                                              ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; address[1] ; Rise       ; address[1]                     ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~22|combout         ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[0]                    ;
; 0.268  ; 0.268        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~2|combout          ;
; 0.272  ; 0.272        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[2]                    ;
; 0.272  ; 0.272        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[3]                    ;
; 0.272  ; 0.272        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[4]                    ;
; 0.272  ; 0.272        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[6]                    ;
; 0.273  ; 0.273        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~22clkctrl|inclk[0] ;
; 0.273  ; 0.273        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~22clkctrl|outclk   ;
; 0.273  ; 0.273        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[5]                    ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[0]~2|datad            ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~22|datad           ;
; 0.288  ; 0.288        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]|datad              ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[2]|datad              ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[3]|datad              ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[4]|datad              ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[6]|datad              ;
; 0.293  ; 0.293        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[5]|datad              ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[7]                    ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[1]|datac              ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[7]|datac              ;
; 0.299  ; 0.299        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[1]                    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; address[1]~input|o             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; address[1]~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; address[1]~input|i             ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; address[1]~input|o             ;
; 0.700  ; 0.700        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[1]                    ;
; 0.701  ; 0.701        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[1]|datac              ;
; 0.701  ; 0.701        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[7]|datac              ;
; 0.703  ; 0.703        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[7]                    ;
; 0.706  ; 0.706        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[2]|datad              ;
; 0.706  ; 0.706        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[5]|datad              ;
; 0.707  ; 0.707        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[3]|datad              ;
; 0.707  ; 0.707        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[4]|datad              ;
; 0.708  ; 0.708        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[6]|datad              ;
; 0.710  ; 0.710        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]|datad              ;
; 0.719  ; 0.719        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~22|datad           ;
; 0.723  ; 0.723        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[0]~2|datad            ;
; 0.726  ; 0.726        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[2]                    ;
; 0.726  ; 0.726        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[5]                    ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~22clkctrl|inclk[0] ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~22clkctrl|outclk   ;
; 0.727  ; 0.727        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[3]                    ;
; 0.727  ; 0.727        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[4]                    ;
; 0.728  ; 0.728        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[6]                    ;
; 0.730  ; 0.730        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[0]                    ;
; 0.732  ; 0.732        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~2|combout          ;
; 0.739  ; 0.739        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~22|combout         ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; address[*]     ; address[1] ; 5.318  ; 5.829  ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; 4.110  ; 4.457  ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 0.544  ; 0.717  ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; 4.184  ; 4.521  ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; 4.206  ; 4.581  ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; 3.275  ; 3.732  ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 4.094  ; 4.626  ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; 5.318  ; 5.829  ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 3.790  ; 4.499  ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 0.606  ; 1.150  ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; 0.023  ; 0.566  ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; -0.016 ; 0.410  ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; 0.593  ; 1.077  ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; -0.007 ; 0.397  ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; -0.838 ; -0.398 ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; 0.350  ; 0.901  ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; -0.432 ; 0.065  ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.606  ; 1.150  ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 1.086  ; 1.597  ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; -0.104 ; 0.431  ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.562  ; 1.071  ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; 1.086  ; 1.597  ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.241  ; 0.634  ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; -0.390 ; 0.076  ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.563  ; 1.133  ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; -0.321 ; 0.130  ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.198  ; 0.732  ; Rise       ; address[1]      ;
; address[*]     ; clk        ; 9.534  ; 9.823  ; Rise       ; clk             ;
;  address[0]    ; clk        ; 8.356  ; 8.972  ; Rise       ; clk             ;
;  address[1]    ; clk        ; 4.586  ; 4.838  ; Rise       ; clk             ;
;  address[2]    ; clk        ; 8.794  ; 9.476  ; Rise       ; clk             ;
;  address[3]    ; clk        ; 8.387  ; 8.943  ; Rise       ; clk             ;
;  address[4]    ; clk        ; 8.712  ; 9.329  ; Rise       ; clk             ;
;  address[5]    ; clk        ; 9.140  ; 9.546  ; Rise       ; clk             ;
;  address[6]    ; clk        ; 9.534  ; 9.823  ; Rise       ; clk             ;
;  address[7]    ; clk        ; 8.724  ; 9.400  ; Rise       ; clk             ;
; data_in[*]     ; clk        ; 6.990  ; 7.684  ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; 4.121  ; 4.673  ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; 4.013  ; 4.680  ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; 4.371  ; 5.022  ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; 5.132  ; 5.747  ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; 6.990  ; 7.684  ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; 4.014  ; 4.664  ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; 3.873  ; 4.417  ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; 4.094  ; 4.742  ; Rise       ; clk             ;
; writee         ; clk        ; 6.138  ; 6.660  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; address[*]     ; address[1] ; 1.223  ; 1.066  ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; -0.210 ; -0.799 ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 1.223  ; 1.066  ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; -2.271 ; -2.582 ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; -1.538 ; -1.970 ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; -0.834 ; -1.251 ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; -0.026 ; -0.568 ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; -1.379 ; -1.933 ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 0.136  ; -0.404 ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 1.811  ; 1.391  ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; 1.141  ; 0.627  ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; 1.280  ; 0.865  ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; 0.601  ; 0.151  ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; 1.131  ; 0.698  ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; 1.811  ; 1.391  ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; 0.877  ; 0.392  ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; 1.610  ; 1.139  ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.527  ; 0.035  ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 1.466  ; 1.036  ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; 1.262  ; 0.757  ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.778  ; 0.313  ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; 0.124  ; -0.347 ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.929  ; 0.508  ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; 1.382  ; 0.937  ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.684  ; 0.195  ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; 1.466  ; 1.036  ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.919  ; 0.430  ; Rise       ; address[1]      ;
; address[*]     ; clk        ; -0.692 ; -0.840 ; Rise       ; clk             ;
;  address[0]    ; clk        ; -1.948 ; -2.368 ; Rise       ; clk             ;
;  address[1]    ; clk        ; -0.692 ; -0.840 ; Rise       ; clk             ;
;  address[2]    ; clk        ; -1.882 ; -2.332 ; Rise       ; clk             ;
;  address[3]    ; clk        ; -1.762 ; -2.233 ; Rise       ; clk             ;
;  address[4]    ; clk        ; -1.580 ; -2.015 ; Rise       ; clk             ;
;  address[5]    ; clk        ; -1.749 ; -2.160 ; Rise       ; clk             ;
;  address[6]    ; clk        ; -1.723 ; -2.141 ; Rise       ; clk             ;
;  address[7]    ; clk        ; -2.141 ; -2.620 ; Rise       ; clk             ;
; data_in[*]     ; clk        ; -1.198 ; -1.635 ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; -1.562 ; -2.067 ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; -1.670 ; -2.169 ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; -1.573 ; -2.096 ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; -1.257 ; -1.703 ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; -1.702 ; -2.141 ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; -1.198 ; -1.635 ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; -1.252 ; -1.692 ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; -1.204 ; -1.673 ; Rise       ; clk             ;
; writee         ; clk        ; -2.176 ; -2.599 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; adres_2[*]      ; address[1] ; 10.091 ; 10.157 ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 9.956  ; 9.883  ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 10.091 ; 10.157 ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 9.648  ; 9.071  ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 9.304  ; 9.251  ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 8.991  ; 9.553  ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 9.528  ; 9.549  ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 9.734  ; 9.644  ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 11.224 ; 11.252 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 11.176 ; 11.252 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 11.087 ; 11.021 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 11.123 ; 11.049 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 10.959 ; 10.893 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 10.943 ; 10.888 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 11.224 ; 11.186 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 10.945 ; 10.880 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 11.068 ; 11.151 ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 11.068 ; 11.151 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 10.746 ; 10.693 ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 10.725 ; 10.639 ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 10.722 ; 10.627 ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 10.823 ; 10.799 ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 10.746 ; 10.664 ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 10.930 ; 10.828 ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 10.091 ; 10.157 ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 9.956  ; 9.883  ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 10.091 ; 10.157 ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 9.648  ; 9.071  ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 9.304  ; 9.251  ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 8.991  ; 9.553  ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 9.528  ; 9.549  ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 9.734  ; 9.644  ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 5.880  ; 5.902  ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.880  ; 5.902  ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.781  ; 5.783  ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 5.617  ; 5.634  ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.617  ; 5.633  ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.844  ; 5.866  ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.870  ; 5.877  ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.576  ; 5.605  ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.860  ; 5.882  ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 6.091  ; 6.097  ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.850  ; 5.880  ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.828  ; 5.874  ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 6.091  ; 6.097  ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.602  ; 5.617  ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.615  ; 5.645  ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.569  ; 5.595  ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.568  ; 5.596  ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.637  ; 5.660  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; adres_2[*]      ; address[1] ; 8.470  ; 8.426  ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 9.047  ; 9.010  ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 9.186  ; 9.258  ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 9.375  ; 8.813  ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 8.470  ; 8.426  ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 8.737  ; 9.280  ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 8.637  ; 8.654  ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 8.803  ; 8.815  ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 9.662  ; 9.608  ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 9.915  ; 9.974  ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 9.819  ; 9.751  ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 9.887  ; 9.773  ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 9.668  ; 9.625  ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 9.671  ; 9.687  ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 9.967  ; 9.937  ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 9.662  ; 9.608  ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 9.779  ; 9.696  ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 10.096 ; 10.197 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 9.841  ; 9.758  ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 9.826  ; 9.746  ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 9.779  ; 9.696  ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 9.917  ; 9.853  ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 9.809  ; 9.728  ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 9.966  ; 9.881  ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 8.470  ; 8.426  ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 9.047  ; 9.010  ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 9.186  ; 9.258  ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 9.375  ; 8.813  ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 8.470  ; 8.426  ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 8.737  ; 9.280  ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 8.637  ; 8.654  ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 8.803  ; 8.815  ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 5.464  ; 5.491  ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.755  ; 5.776  ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.653  ; 5.654  ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 5.505  ; 5.520  ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.503  ; 5.518  ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.720  ; 5.741  ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.747  ; 5.753  ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.464  ; 5.491  ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.731  ; 5.750  ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 5.456  ; 5.481  ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.727  ; 5.756  ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.700  ; 5.741  ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.952  ; 5.956  ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.489  ; 5.502  ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.496  ; 5.523  ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.456  ; 5.481  ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.456  ; 5.482  ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.523  ; 5.544  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; adres_2[0]  ; 8.149 ; 8.135 ; 8.654 ; 8.609 ;
; address[0] ; adres_2[1]  ; 8.309 ;       ;       ; 8.854 ;
; address[0] ; adres_2[2]  ; 7.461 ;       ;       ; 7.935 ;
; address[0] ; adres_2[3]  ; 7.401 ; 7.360 ; 7.827 ; 7.825 ;
; address[0] ; adres_2[4]  ;       ; 9.276 ; 9.879 ;       ;
; address[0] ; adres_2[5]  ; 8.282 ; 8.260 ; 8.787 ; 8.756 ;
; address[0] ; adres_2[6]  ; 8.443 ; 8.444 ; 8.947 ; 8.939 ;
; address[2] ; adres_2[0]  ; 7.952 ; 7.938 ; 8.407 ; 8.402 ;
; address[2] ; adres_2[1]  ; 8.111 ; 8.151 ; 8.573 ; 8.604 ;
; address[2] ; adres_2[2]  ; 7.743 ; 7.780 ; 8.221 ; 8.237 ;
; address[2] ; adres_2[3]  ; 7.539 ; 7.493 ; 7.971 ; 7.957 ;
; address[2] ; adres_2[4]  ; 9.344 ; 9.321 ; 9.892 ; 9.900 ;
; address[2] ; adres_2[5]  ; 9.058 ;       ;       ; 9.633 ;
; address[2] ; adres_2[6]  ; 9.230 ; 9.215 ; 9.758 ; 9.794 ;
; address[3] ; adres_2[0]  ; 8.287 ; 8.310 ; 8.825 ; 8.752 ;
; address[3] ; adres_2[1]  ; 8.433 ; 8.555 ; 9.000 ; 8.959 ;
; address[3] ; adres_2[2]  ;       ; 7.639 ; 8.062 ;       ;
; address[3] ; adres_2[3]  ; 7.689 ; 7.690 ; 8.204 ; 8.119 ;
; address[3] ; adres_2[4]  ; 8.289 ; 8.271 ; 8.782 ; 8.792 ;
; address[3] ; adres_2[5]  ; 8.189 ; 8.165 ; 8.706 ; 8.715 ;
; address[3] ; adres_2[6]  ; 8.352 ; 8.353 ; 8.868 ; 8.899 ;
; address[4] ; adres_1[0]  ; 8.444 ; 8.455 ; 9.005 ; 9.022 ;
; address[4] ; adres_1[1]  ; 8.882 ;       ;       ; 9.333 ;
; address[4] ; adres_1[2]  ; 7.979 ;       ;       ; 8.468 ;
; address[4] ; adres_1[3]  ; 8.894 ; 8.860 ; 9.446 ; 9.355 ;
; address[4] ; adres_1[4]  ;       ; 7.330 ; 7.877 ;       ;
; address[4] ; adres_1[5]  ; 8.318 ; 8.267 ; 8.847 ; 8.808 ;
; address[4] ; adres_1[6]  ; 8.700 ; 8.600 ; 9.168 ; 9.162 ;
; address[5] ; adres_1[0]  ; 8.474 ; 8.514 ; 8.977 ; 8.984 ;
; address[5] ; adres_1[1]  ; 8.937 ; 8.860 ; 9.431 ; 9.387 ;
; address[5] ; adres_1[2]  ;       ; 8.278 ; 8.774 ;       ;
; address[5] ; adres_1[3]  ; 8.588 ; 8.517 ; 9.077 ; 9.038 ;
; address[5] ; adres_1[4]  ; 7.866 ;       ;       ; 8.328 ;
; address[5] ; adres_1[5]  ; 8.390 ; 8.333 ; 8.884 ; 8.860 ;
; address[5] ; adres_1[6]  ; 8.756 ; 8.689 ; 9.251 ; 9.215 ;
; address[6] ; adres_1[0]  ; 9.268 ; 9.306 ; 9.786 ; 9.833 ;
; address[6] ; adres_1[1]  ; 9.219 ; 9.144 ; 9.738 ; 9.654 ;
; address[6] ; adres_1[2]  ; 9.051 ; 9.063 ; 9.515 ; 9.506 ;
; address[6] ; adres_1[3]  ; 9.404 ; 9.367 ; 9.888 ; 9.807 ;
; address[6] ; adres_1[4]  ; 8.383 ; 8.324 ; 8.871 ; 8.803 ;
; address[6] ; adres_1[5]  ; 8.672 ;       ;       ; 9.128 ;
; address[6] ; adres_1[6]  ; 9.038 ; 8.973 ; 9.557 ; 9.483 ;
; address[7] ; adres_1[0]  ; 8.895 ; 8.970 ; 9.464 ; 9.425 ;
; address[7] ; adres_1[1]  ; 9.359 ; 9.383 ; 9.950 ; 9.822 ;
; address[7] ; adres_1[2]  ;       ; 7.798 ; 8.243 ;       ;
; address[7] ; adres_1[3]  ; 8.356 ; 8.287 ; 8.849 ; 8.771 ;
; address[7] ; adres_1[4]  ; 8.170 ; 8.155 ; 8.791 ; 8.712 ;
; address[7] ; adres_1[5]  ; 8.856 ; 8.804 ; 9.364 ; 9.341 ;
; address[7] ; adres_1[6]  ; 9.219 ; 9.213 ; 9.768 ; 9.689 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; adres_2[0]  ; 7.928 ; 7.915 ; 8.417 ; 8.375 ;
; address[0] ; adres_2[1]  ; 8.080 ;       ;       ; 8.608 ;
; address[0] ; adres_2[2]  ; 7.209 ;       ;       ; 7.666 ;
; address[0] ; adres_2[3]  ; 7.152 ; 7.148 ; 7.624 ; 7.536 ;
; address[0] ; adres_2[4]  ;       ; 9.009 ; 9.596 ;       ;
; address[0] ; adres_2[5]  ; 8.057 ; 8.034 ; 8.546 ; 8.514 ;
; address[0] ; adres_2[6]  ; 8.212 ; 8.210 ; 8.701 ; 8.690 ;
; address[2] ; adres_2[0]  ; 7.739 ; 7.727 ; 8.179 ; 8.176 ;
; address[2] ; adres_2[1]  ; 7.892 ; 7.928 ; 8.341 ; 8.368 ;
; address[2] ; adres_2[2]  ; 7.541 ; 7.575 ; 8.004 ; 8.017 ;
; address[2] ; adres_2[3]  ; 7.341 ; 7.295 ; 7.762 ; 7.747 ;
; address[2] ; adres_2[4]  ; 9.029 ; 9.052 ; 9.608 ; 9.555 ;
; address[2] ; adres_2[5]  ; 8.765 ;       ;       ; 9.280 ;
; address[2] ; adres_2[6]  ; 8.918 ; 8.929 ; 9.457 ; 9.445 ;
; address[3] ; adres_2[0]  ; 8.060 ; 8.021 ; 8.541 ; 8.514 ;
; address[3] ; adres_2[1]  ; 8.200 ; 8.270 ; 8.705 ; 8.709 ;
; address[3] ; adres_2[2]  ;       ; 7.435 ; 7.850 ;       ;
; address[3] ; adres_2[3]  ; 7.488 ; 7.487 ; 7.986 ; 7.904 ;
; address[3] ; adres_2[4]  ; 8.016 ; 8.044 ; 8.542 ; 8.487 ;
; address[3] ; adres_2[5]  ; 7.965 ; 7.943 ; 8.468 ; 8.474 ;
; address[3] ; adres_2[6]  ; 8.123 ; 8.119 ; 8.624 ; 8.652 ;
; address[4] ; adres_1[0]  ; 8.210 ; 8.223 ; 8.755 ; 8.774 ;
; address[4] ; adres_1[1]  ; 8.571 ;       ;       ; 9.002 ;
; address[4] ; adres_1[2]  ; 7.705 ;       ;       ; 8.177 ;
; address[4] ; adres_1[3]  ; 8.587 ; 8.541 ; 9.103 ; 9.029 ;
; address[4] ; adres_1[4]  ;       ; 7.118 ; 7.672 ;       ;
; address[4] ; adres_1[5]  ; 8.065 ; 8.024 ; 8.570 ; 8.510 ;
; address[4] ; adres_1[6]  ; 8.398 ; 8.360 ; 8.913 ; 8.867 ;
; address[5] ; adres_1[0]  ; 8.240 ; 8.277 ; 8.727 ; 8.736 ;
; address[5] ; adres_1[1]  ; 8.683 ; 8.610 ; 9.164 ; 9.119 ;
; address[5] ; adres_1[2]  ;       ; 8.052 ; 8.535 ;       ;
; address[5] ; adres_1[3]  ; 8.349 ; 8.278 ; 8.825 ; 8.785 ;
; address[5] ; adres_1[4]  ; 7.655 ;       ;       ; 8.103 ;
; address[5] ; adres_1[5]  ; 8.159 ; 8.105 ; 8.639 ; 8.613 ;
; address[5] ; adres_1[6]  ; 8.512 ; 8.443 ; 8.991 ; 8.955 ;
; address[6] ; adres_1[0]  ; 9.003 ; 9.041 ; 9.505 ; 9.552 ;
; address[6] ; adres_1[1]  ; 8.956 ; 8.882 ; 9.460 ; 9.377 ;
; address[6] ; adres_1[2]  ; 8.796 ; 8.806 ; 9.247 ; 9.236 ;
; address[6] ; adres_1[3]  ; 9.072 ; 9.024 ; 9.538 ; 9.483 ;
; address[6] ; adres_1[4]  ; 8.154 ; 8.095 ; 8.628 ; 8.560 ;
; address[6] ; adres_1[5]  ; 8.432 ;       ;       ; 8.872 ;
; address[6] ; adres_1[6]  ; 8.784 ; 8.719 ; 9.287 ; 9.213 ;
; address[7] ; adres_1[0]  ; 8.646 ; 8.657 ; 9.139 ; 9.162 ;
; address[7] ; adres_1[1]  ; 9.093 ; 9.068 ; 9.619 ; 9.539 ;
; address[7] ; adres_1[2]  ;       ; 7.590 ; 8.026 ;       ;
; address[7] ; adres_1[3]  ; 8.131 ; 8.062 ; 8.609 ; 8.531 ;
; address[7] ; adres_1[4]  ; 7.936 ; 7.934 ; 8.552 ; 8.449 ;
; address[7] ; adres_1[5]  ; 8.573 ; 8.558 ; 9.103 ; 9.021 ;
; address[7] ; adres_1[6]  ; 8.920 ; 8.883 ; 9.424 ; 9.375 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 176.06 MHz ; 176.06 MHz      ; clk        ;                                                               ;
; 741.84 MHz ; 250.0 MHz       ; address[1] ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -4.680 ; -3749.737     ;
; address[1] ; -0.174 ; -0.523        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; address[1] ; -1.146 ; -6.998        ;
; clk        ; 0.617  ; 0.000         ;
+------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -2082.000                  ;
; address[1] ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.680 ; rw_96x8_sync:RAM|RW~295  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.605      ;
; -4.632 ; rw_96x8_sync:RAM|RW~354  ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.211      ; 5.838      ;
; -4.631 ; rw_96x8_sync:RAM|RW~168  ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 5.559      ;
; -4.618 ; rw_96x8_sync:RAM|RW~422  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.067     ; 5.546      ;
; -4.579 ; rw_96x8_sync:RAM|RW~1916 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 5.516      ;
; -4.557 ; rw_96x8_sync:RAM|RW~768  ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.490      ;
; -4.545 ; rw_96x8_sync:RAM|RW~1928 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 5.473      ;
; -4.541 ; rw_96x8_sync:RAM|RW~1879 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.466      ;
; -4.508 ; rw_96x8_sync:RAM|RW~1474 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.223      ; 5.726      ;
; -4.486 ; rw_96x8_sync:RAM|RW~1368 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.057     ; 5.424      ;
; -4.485 ; rw_96x8_sync:RAM|RW~1378 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.211      ; 5.691      ;
; -4.477 ; rw_96x8_sync:RAM|RW~866  ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.225      ; 5.697      ;
; -4.470 ; rw_96x8_sync:RAM|RW~1122 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.211      ; 5.676      ;
; -4.462 ; rw_96x8_sync:RAM|RW~313  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 5.412      ;
; -4.457 ; rw_96x8_sync:RAM|RW~625  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.051     ; 5.401      ;
; -4.454 ; rw_96x8_sync:RAM|RW~583  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.373      ;
; -4.449 ; rw_96x8_sync:RAM|RW~902  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.378      ;
; -4.443 ; rw_96x8_sync:RAM|RW~540  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.068     ; 5.370      ;
; -4.403 ; rw_96x8_sync:RAM|RW~1952 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.338      ;
; -4.381 ; rw_96x8_sync:RAM|RW~1600 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.314      ;
; -4.377 ; rw_96x8_sync:RAM|RW~1666 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.224      ; 5.596      ;
; -4.348 ; rw_96x8_sync:RAM|RW~591  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 5.278      ;
; -4.346 ; rw_96x8_sync:RAM|RW~1812 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.270      ;
; -4.340 ; rw_96x8_sync:RAM|RW~585  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.276      ;
; -4.332 ; rw_96x8_sync:RAM|RW~1300 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.256      ;
; -4.330 ; rw_96x8_sync:RAM|RW~1849 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.271      ;
; -4.321 ; rw_96x8_sync:RAM|RW~287  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 5.251      ;
; -4.318 ; rw_96x8_sync:RAM|RW~1719 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.235      ;
; -4.313 ; rw_96x8_sync:RAM|RW~836  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.068     ; 5.240      ;
; -4.310 ; rw_96x8_sync:RAM|RW~1043 ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 5.249      ;
; -4.304 ; rw_96x8_sync:RAM|RW~167  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 5.238      ;
; -4.298 ; rw_96x8_sync:RAM|RW~306  ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.212      ; 5.505      ;
; -4.296 ; rw_96x8_sync:RAM|RW~71   ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.217      ;
; -4.291 ; rw_96x8_sync:RAM|RW~703  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.216      ;
; -4.291 ; rw_96x8_sync:RAM|RW~375  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.211      ;
; -4.270 ; rw_96x8_sync:RAM|RW~1207 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 5.196      ;
; -4.268 ; rw_96x8_sync:RAM|RW~201  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.050     ; 5.213      ;
; -4.267 ; rw_96x8_sync:RAM|RW~457  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.207      ;
; -4.258 ; rw_96x8_sync:RAM|RW~465  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.049     ; 5.204      ;
; -4.247 ; rw_96x8_sync:RAM|RW~947  ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 5.181      ;
; -4.245 ; rw_96x8_sync:RAM|RW~1292 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.176      ;
; -4.244 ; rw_96x8_sync:RAM|RW~1768 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.186      ;
; -4.244 ; rw_96x8_sync:RAM|RW~700  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.164      ;
; -4.241 ; rw_96x8_sync:RAM|RW~1890 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.214      ; 5.450      ;
; -4.239 ; rw_96x8_sync:RAM|RW~2050 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.210      ; 5.444      ;
; -4.238 ; rw_96x8_sync:RAM|RW~676  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.167      ;
; -4.237 ; rw_96x8_sync:RAM|RW~247  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.166      ;
; -4.235 ; rw_96x8_sync:RAM|RW~1113 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.175      ;
; -4.229 ; rw_96x8_sync:RAM|RW~1367 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.067     ; 5.157      ;
; -4.219 ; rw_96x8_sync:RAM|RW~1496 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.159      ;
; -4.219 ; rw_96x8_sync:RAM|RW~1385 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.160      ;
; -4.219 ; rw_96x8_sync:RAM|RW~1956 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 5.149      ;
; -4.216 ; rw_96x8_sync:RAM|RW~1185 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.157      ;
; -4.216 ; rw_96x8_sync:RAM|RW~119  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.135      ;
; -4.213 ; rw_96x8_sync:RAM|RW~1864 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.144      ;
; -4.212 ; rw_96x8_sync:RAM|RW~1383 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.131      ;
; -4.211 ; rw_96x8_sync:RAM|RW~985  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.146      ;
; -4.210 ; rw_96x8_sync:RAM|RW~185  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.049     ; 5.156      ;
; -4.208 ; rw_96x8_sync:RAM|RW~804  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.068     ; 5.135      ;
; -4.207 ; rw_96x8_sync:RAM|RW~1219 ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 5.133      ;
; -4.203 ; rw_96x8_sync:RAM|RW~914  ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.222      ; 5.420      ;
; -4.198 ; rw_96x8_sync:RAM|RW~1313 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.133      ;
; -4.196 ; rw_96x8_sync:RAM|RW~692  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.116      ;
; -4.195 ; rw_96x8_sync:RAM|RW~2028 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.135      ;
; -4.191 ; rw_96x8_sync:RAM|RW~1828 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.115      ;
; -4.189 ; rw_96x8_sync:RAM|RW~1225 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 5.123      ;
; -4.186 ; rw_96x8_sync:RAM|RW~1697 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.126      ;
; -4.183 ; rw_96x8_sync:RAM|RW~134  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.112      ;
; -4.176 ; rw_96x8_sync:RAM|RW~1275 ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.111      ;
; -4.175 ; rw_96x8_sync:RAM|RW~1217 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.067     ; 5.103      ;
; -4.174 ; rw_96x8_sync:RAM|RW~646  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.115      ;
; -4.173 ; rw_96x8_sync:RAM|RW~1660 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.098      ;
; -4.173 ; rw_96x8_sync:RAM|RW~1001 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.115      ;
; -4.172 ; rw_96x8_sync:RAM|RW~1444 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 5.102      ;
; -4.172 ; rw_96x8_sync:RAM|RW~1591 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.089      ;
; -4.170 ; rw_96x8_sync:RAM|RW~868  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.105      ;
; -4.166 ; rw_96x8_sync:RAM|RW~124  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.102      ;
; -4.164 ; rw_96x8_sync:RAM|RW~44   ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.097      ;
; -4.161 ; rw_96x8_sync:RAM|RW~328  ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.050     ; 5.106      ;
; -4.159 ; rw_96x8_sync:RAM|RW~894  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 5.100      ;
; -4.158 ; rw_96x8_sync:RAM|RW~1873 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.094      ;
; -4.155 ; rw_96x8_sync:RAM|RW~862  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 5.089      ;
; -4.152 ; rw_96x8_sync:RAM|RW~647  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.087      ;
; -4.148 ; rw_96x8_sync:RAM|RW~382  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.047     ; 5.096      ;
; -4.145 ; rw_96x8_sync:RAM|RW~1215 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.087      ;
; -4.143 ; rw_96x8_sync:RAM|RW~1596 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.068      ;
; -4.137 ; rw_96x8_sync:RAM|RW~1112 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 5.072      ;
; -4.136 ; rw_96x8_sync:RAM|RW~1458 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.216      ; 5.347      ;
; -4.131 ; rw_96x8_sync:RAM|RW~78   ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 5.064      ;
; -4.131 ; rw_96x8_sync:RAM|RW~903  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.054      ;
; -4.131 ; rw_96x8_sync:RAM|RW~311  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.051      ;
; -4.130 ; rw_96x8_sync:RAM|RW~886  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.059      ;
; -4.126 ; rw_96x8_sync:RAM|RW~1107 ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 5.060      ;
; -4.116 ; rw_96x8_sync:RAM|RW~231  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 5.042      ;
; -4.115 ; rw_96x8_sync:RAM|RW~1783 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 5.032      ;
; -4.114 ; rw_96x8_sync:RAM|RW~1105 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.050      ;
; -4.104 ; rw_96x8_sync:RAM|RW~593  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.040      ;
; -4.103 ; rw_96x8_sync:RAM|RW~759  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.026      ;
; -4.102 ; rw_96x8_sync:RAM|RW~1154 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.211      ; 5.308      ;
; -4.100 ; rw_96x8_sync:RAM|RW~1129 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 5.040      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'address[1]'                                                                                    ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.174 ; address[1]                     ; data_out[6] ; address[1]   ; address[1]  ; 0.500        ; 5.140      ; 5.120      ;
; -0.170 ; address[1]                     ; data_out[1] ; address[1]   ; address[1]  ; 0.500        ; 5.247      ; 5.119      ;
; -0.068 ; address[1]                     ; data_out[5] ; address[1]   ; address[1]  ; 0.500        ; 5.124      ; 4.990      ;
; -0.066 ; address[1]                     ; data_out[3] ; address[1]   ; address[1]  ; 0.500        ; 5.139      ; 5.139      ;
; -0.031 ; address[1]                     ; data_out[0] ; address[1]   ; address[1]  ; 0.500        ; 5.125      ; 4.956      ;
; -0.014 ; address[1]                     ; data_out[4] ; address[1]   ; address[1]  ; 0.500        ; 5.141      ; 5.092      ;
; 0.286  ; rw_96x8_sync:RAM|data_out[6]   ; data_out[6] ; clk          ; address[1]  ; 1.000        ; 2.920      ; 2.920      ;
; 0.305  ; rw_96x8_sync:RAM|data_out[5]   ; data_out[5] ; clk          ; address[1]  ; 1.000        ; 2.899      ; 2.872      ;
; 0.306  ; address[1]                     ; data_out[2] ; address[1]   ; address[1]  ; 0.500        ; 5.125      ; 4.623      ;
; 0.309  ; rom_128x8_sync:ROM|data_out[5] ; data_out[5] ; clk          ; address[1]  ; 1.000        ; 2.899      ; 2.868      ;
; 0.337  ; rom_128x8_sync:ROM|data_out[1] ; data_out[1] ; clk          ; address[1]  ; 1.000        ; 3.014      ; 2.859      ;
; 0.347  ; address[1]                     ; data_out[7] ; address[1]   ; address[1]  ; 0.500        ; 5.245      ; 4.839      ;
; 0.381  ; rw_96x8_sync:RAM|data_out[0]   ; data_out[0] ; clk          ; address[1]  ; 1.000        ; 2.894      ; 2.793      ;
; 0.439  ; rom_128x8_sync:ROM|data_out[6] ; data_out[6] ; clk          ; address[1]  ; 1.000        ; 2.906      ; 2.753      ;
; 0.489  ; rom_128x8_sync:ROM|data_out[4] ; data_out[4] ; clk          ; address[1]  ; 1.000        ; 2.907      ; 2.835      ;
; 0.507  ; address[1]                     ; data_out[6] ; address[1]   ; address[1]  ; 1.000        ; 5.140      ; 4.939      ;
; 0.519  ; address[1]                     ; data_out[1] ; address[1]   ; address[1]  ; 1.000        ; 5.247      ; 4.930      ;
; 0.520  ; rw_96x8_sync:RAM|data_out[7]   ; data_out[7] ; clk          ; address[1]  ; 1.000        ; 3.015      ; 2.916      ;
; 0.541  ; rom_128x8_sync:ROM|data_out[7] ; data_out[7] ; clk          ; address[1]  ; 1.000        ; 3.028      ; 2.908      ;
; 0.546  ; rw_96x8_sync:RAM|data_out[4]   ; data_out[4] ; clk          ; address[1]  ; 1.000        ; 2.912      ; 2.783      ;
; 0.569  ; rw_96x8_sync:RAM|data_out[3]   ; data_out[3] ; clk          ; address[1]  ; 1.000        ; 2.917      ; 2.762      ;
; 0.570  ; rom_128x8_sync:ROM|data_out[3] ; data_out[3] ; clk          ; address[1]  ; 1.000        ; 2.905      ; 2.749      ;
; 0.593  ; address[1]                     ; data_out[3] ; address[1]   ; address[1]  ; 1.000        ; 5.139      ; 4.980      ;
; 0.635  ; address[1]                     ; data_out[4] ; address[1]   ; address[1]  ; 1.000        ; 5.141      ; 4.943      ;
; 0.638  ; address[1]                     ; data_out[5] ; address[1]   ; address[1]  ; 1.000        ; 5.124      ; 4.784      ;
; 0.668  ; address[1]                     ; data_out[0] ; address[1]   ; address[1]  ; 1.000        ; 5.125      ; 4.757      ;
; 0.771  ; rw_96x8_sync:RAM|data_out[1]   ; data_out[1] ; clk          ; address[1]  ; 1.000        ; 2.729      ; 2.140      ;
; 0.777  ; rw_96x8_sync:RAM|data_out[2]   ; data_out[2] ; clk          ; address[1]  ; 1.000        ; 2.896      ; 2.403      ;
; 0.793  ; rom_128x8_sync:ROM|data_out[2] ; data_out[2] ; clk          ; address[1]  ; 1.000        ; 2.900      ; 2.391      ;
; 0.963  ; address[1]                     ; data_out[7] ; address[1]   ; address[1]  ; 1.000        ; 5.245      ; 4.723      ;
; 1.009  ; address[1]                     ; data_out[2] ; address[1]   ; address[1]  ; 1.000        ; 5.125      ; 4.420      ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'address[1]'                                                                                     ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.146 ; rw_96x8_sync:RAM|data_out[1]   ; data_out[1] ; clk          ; address[1]  ; 0.000        ; 3.007      ; 1.901      ;
; -1.078 ; address[1]                     ; data_out[2] ; address[1]   ; address[1]  ; 0.000        ; 5.311      ; 4.233      ;
; -1.060 ; address[1]                     ; data_out[7] ; address[1]   ; address[1]  ; 0.000        ; 5.438      ; 4.378      ;
; -1.023 ; address[1]                     ; data_out[1] ; address[1]   ; address[1]  ; 0.000        ; 5.440      ; 4.417      ;
; -0.947 ; rw_96x8_sync:RAM|data_out[2]   ; data_out[2] ; clk          ; address[1]  ; 0.000        ; 3.156      ; 2.249      ;
; -0.942 ; rom_128x8_sync:ROM|data_out[2] ; data_out[2] ; clk          ; address[1]  ; 0.000        ; 3.159      ; 2.257      ;
; -0.798 ; address[1]                     ; data_out[0] ; address[1]   ; address[1]  ; 0.000        ; 5.312      ; 4.514      ;
; -0.790 ; address[1]                     ; data_out[5] ; address[1]   ; address[1]  ; 0.000        ; 5.310      ; 4.520      ;
; -0.722 ; address[1]                     ; data_out[4] ; address[1]   ; address[1]  ; 0.000        ; 5.328      ; 4.606      ;
; -0.714 ; address[1]                     ; data_out[6] ; address[1]   ; address[1]  ; 0.000        ; 5.327      ; 4.613      ;
; -0.690 ; address[1]                     ; data_out[3] ; address[1]   ; address[1]  ; 0.000        ; 5.326      ; 4.636      ;
; -0.672 ; rw_96x8_sync:RAM|data_out[3]   ; data_out[3] ; clk          ; address[1]  ; 0.000        ; 3.178      ; 2.546      ;
; -0.650 ; rom_128x8_sync:ROM|data_out[6] ; data_out[6] ; clk          ; address[1]  ; 0.000        ; 3.167      ; 2.557      ;
; -0.647 ; rw_96x8_sync:RAM|data_out[6]   ; data_out[6] ; clk          ; address[1]  ; 0.000        ; 3.181      ; 2.574      ;
; -0.644 ; rw_96x8_sync:RAM|data_out[4]   ; data_out[4] ; clk          ; address[1]  ; 0.000        ; 3.173      ; 2.569      ;
; -0.639 ; rom_128x8_sync:ROM|data_out[7] ; data_out[7] ; clk          ; address[1]  ; 0.000        ; 3.294      ; 2.695      ;
; -0.634 ; rom_128x8_sync:ROM|data_out[4] ; data_out[4] ; clk          ; address[1]  ; 0.000        ; 3.168      ; 2.574      ;
; -0.626 ; rom_128x8_sync:ROM|data_out[1] ; data_out[1] ; clk          ; address[1]  ; 0.000        ; 3.281      ; 2.695      ;
; -0.618 ; rw_96x8_sync:RAM|data_out[0]   ; data_out[0] ; clk          ; address[1]  ; 0.000        ; 3.155      ; 2.577      ;
; -0.597 ; rw_96x8_sync:RAM|data_out[7]   ; data_out[7] ; clk          ; address[1]  ; 0.000        ; 3.282      ; 2.725      ;
; -0.594 ; rom_128x8_sync:ROM|data_out[5] ; data_out[5] ; clk          ; address[1]  ; 0.000        ; 3.158      ; 2.604      ;
; -0.589 ; rom_128x8_sync:ROM|data_out[3] ; data_out[3] ; clk          ; address[1]  ; 0.000        ; 3.166      ; 2.617      ;
; -0.520 ; rw_96x8_sync:RAM|data_out[5]   ; data_out[5] ; clk          ; address[1]  ; 0.000        ; 3.158      ; 2.678      ;
; -0.425 ; address[1]                     ; data_out[7] ; address[1]   ; address[1]  ; -0.500       ; 5.438      ; 4.533      ;
; -0.393 ; address[1]                     ; data_out[2] ; address[1]   ; address[1]  ; -0.500       ; 5.311      ; 4.438      ;
; -0.370 ; address[1]                     ; data_out[1] ; address[1]   ; address[1]  ; -0.500       ; 5.440      ; 4.590      ;
; -0.106 ; address[1]                     ; data_out[5] ; address[1]   ; address[1]  ; -0.500       ; 5.310      ; 4.724      ;
; -0.075 ; address[1]                     ; data_out[0] ; address[1]   ; address[1]  ; -0.500       ; 5.312      ; 4.757      ;
; -0.071 ; address[1]                     ; data_out[6] ; address[1]   ; address[1]  ; -0.500       ; 5.327      ; 4.776      ;
; -0.070 ; address[1]                     ; data_out[4] ; address[1]   ; address[1]  ; -0.500       ; 5.328      ; 4.778      ;
; -0.038 ; address[1]                     ; data_out[3] ; address[1]   ; address[1]  ; -0.500       ; 5.326      ; 4.808      ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                          ;
+-------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.617 ; address[1] ; rom_128x8_sync:ROM|data_out[5] ; address[1]   ; clk         ; 0.000        ; 2.225      ; 3.026      ;
; 0.809 ; address[1] ; rw_96x8_sync:RAM|data_out[1]   ; address[1]   ; clk         ; 0.000        ; 2.518      ; 3.511      ;
; 0.936 ; address[1] ; rw_96x8_sync:RAM|data_out[3]   ; address[1]   ; clk         ; 0.000        ; 2.222      ; 3.342      ;
; 0.948 ; address[1] ; rw_96x8_sync:RAM|data_out[4]   ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.361      ;
; 0.949 ; address[1] ; rw_96x8_sync:RAM|RW~1757       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.356      ;
; 0.949 ; address[1] ; rw_96x8_sync:RAM|RW~1760       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.356      ;
; 0.949 ; address[1] ; rw_96x8_sync:RAM|RW~1759       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.356      ;
; 0.949 ; address[1] ; rw_96x8_sync:RAM|RW~1758       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.356      ;
; 0.949 ; address[1] ; rw_96x8_sync:RAM|RW~1756       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.356      ;
; 0.949 ; address[1] ; rw_96x8_sync:RAM|RW~1755       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.356      ;
; 0.949 ; address[1] ; rw_96x8_sync:RAM|RW~1754       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.356      ;
; 0.949 ; address[1] ; rw_96x8_sync:RAM|RW~1753       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.356      ;
; 0.957 ; address[1] ; rw_96x8_sync:RAM|RW~1181       ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.362      ;
; 0.957 ; address[1] ; rw_96x8_sync:RAM|RW~1184       ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.362      ;
; 0.957 ; address[1] ; rw_96x8_sync:RAM|RW~1183       ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.362      ;
; 0.957 ; address[1] ; rw_96x8_sync:RAM|RW~1182       ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.362      ;
; 0.957 ; address[1] ; rw_96x8_sync:RAM|RW~1180       ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.362      ;
; 0.957 ; address[1] ; rw_96x8_sync:RAM|RW~1179       ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.362      ;
; 0.957 ; address[1] ; rw_96x8_sync:RAM|RW~1178       ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.362      ;
; 0.957 ; address[1] ; rw_96x8_sync:RAM|RW~1177       ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.362      ;
; 1.005 ; address[1] ; rw_96x8_sync:RAM|RW~429        ; address[1]   ; clk         ; 0.000        ; 2.226      ; 3.415      ;
; 1.005 ; address[1] ; rw_96x8_sync:RAM|RW~430        ; address[1]   ; clk         ; 0.000        ; 2.226      ; 3.415      ;
; 1.005 ; address[1] ; rw_96x8_sync:RAM|RW~427        ; address[1]   ; clk         ; 0.000        ; 2.226      ; 3.415      ;
; 1.005 ; address[1] ; rw_96x8_sync:RAM|RW~426        ; address[1]   ; clk         ; 0.000        ; 2.226      ; 3.415      ;
; 1.005 ; address[1] ; rw_96x8_sync:RAM|RW~425        ; address[1]   ; clk         ; 0.000        ; 2.226      ; 3.415      ;
; 1.020 ; address[1] ; rom_128x8_sync:ROM|data_out[3] ; address[1]   ; clk         ; 0.000        ; 2.234      ; 3.438      ;
; 1.023 ; address[1] ; rw_96x8_sync:RAM|RW~813        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.436      ;
; 1.023 ; address[1] ; rw_96x8_sync:RAM|RW~816        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.436      ;
; 1.023 ; address[1] ; rw_96x8_sync:RAM|RW~815        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.436      ;
; 1.023 ; address[1] ; rw_96x8_sync:RAM|RW~814        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.436      ;
; 1.023 ; address[1] ; rw_96x8_sync:RAM|RW~812        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.436      ;
; 1.023 ; address[1] ; rw_96x8_sync:RAM|RW~811        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.436      ;
; 1.023 ; address[1] ; rw_96x8_sync:RAM|RW~810        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.436      ;
; 1.023 ; address[1] ; rw_96x8_sync:RAM|RW~809        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.436      ;
; 1.035 ; address[1] ; rom_128x8_sync:ROM|data_out[4] ; address[1]   ; clk         ; 0.000        ; 2.234      ; 3.453      ;
; 1.042 ; address[1] ; rom_128x8_sync:ROM|data_out[6] ; address[1]   ; clk         ; 0.000        ; 2.234      ; 3.460      ;
; 1.068 ; address[1] ; rw_96x8_sync:RAM|data_out[5]   ; address[1]   ; clk         ; 0.000        ; 2.225      ; 3.477      ;
; 1.095 ; address[1] ; rw_96x8_sync:RAM|RW~1797       ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.509      ;
; 1.095 ; address[1] ; rw_96x8_sync:RAM|RW~1800       ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.509      ;
; 1.095 ; address[1] ; rw_96x8_sync:RAM|RW~1799       ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.509      ;
; 1.095 ; address[1] ; rw_96x8_sync:RAM|RW~1798       ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.509      ;
; 1.095 ; address[1] ; rw_96x8_sync:RAM|RW~1796       ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.509      ;
; 1.095 ; address[1] ; rw_96x8_sync:RAM|RW~1795       ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.509      ;
; 1.095 ; address[1] ; rw_96x8_sync:RAM|RW~1793       ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.509      ;
; 1.124 ; address[1] ; rw_96x8_sync:RAM|RW~21         ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.537      ;
; 1.124 ; address[1] ; rw_96x8_sync:RAM|RW~24         ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.537      ;
; 1.124 ; address[1] ; rw_96x8_sync:RAM|RW~23         ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.537      ;
; 1.124 ; address[1] ; rw_96x8_sync:RAM|RW~22         ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.537      ;
; 1.124 ; address[1] ; rw_96x8_sync:RAM|RW~20         ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.537      ;
; 1.124 ; address[1] ; rw_96x8_sync:RAM|RW~19         ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.537      ;
; 1.124 ; address[1] ; rw_96x8_sync:RAM|RW~18         ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.537      ;
; 1.124 ; address[1] ; rw_96x8_sync:RAM|RW~17         ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.537      ;
; 1.135 ; address[1] ; rw_96x8_sync:RAM|data_out[0]   ; address[1]   ; clk         ; 0.000        ; 2.231      ; 3.550      ;
; 1.136 ; address[1] ; rw_96x8_sync:RAM|RW~317        ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.541      ;
; 1.136 ; address[1] ; rw_96x8_sync:RAM|RW~320        ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.541      ;
; 1.136 ; address[1] ; rw_96x8_sync:RAM|RW~319        ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.541      ;
; 1.136 ; address[1] ; rw_96x8_sync:RAM|RW~318        ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.541      ;
; 1.136 ; address[1] ; rw_96x8_sync:RAM|RW~316        ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.541      ;
; 1.136 ; address[1] ; rw_96x8_sync:RAM|RW~315        ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.541      ;
; 1.136 ; address[1] ; rw_96x8_sync:RAM|RW~314        ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.541      ;
; 1.136 ; address[1] ; rw_96x8_sync:RAM|RW~313        ; address[1]   ; clk         ; 0.000        ; 2.221      ; 3.541      ;
; 1.140 ; address[1] ; rom_128x8_sync:ROM|data_out[1] ; address[1]   ; clk         ; 0.000        ; 2.233      ; 3.557      ;
; 1.148 ; address[1] ; rw_96x8_sync:RAM|RW~541        ; address[1]   ; clk         ; 0.000        ; 2.235      ; 3.567      ;
; 1.148 ; address[1] ; rw_96x8_sync:RAM|RW~542        ; address[1]   ; clk         ; 0.000        ; 2.235      ; 3.567      ;
; 1.148 ; address[1] ; rw_96x8_sync:RAM|RW~540        ; address[1]   ; clk         ; 0.000        ; 2.235      ; 3.567      ;
; 1.148 ; address[1] ; rw_96x8_sync:RAM|RW~539        ; address[1]   ; clk         ; 0.000        ; 2.235      ; 3.567      ;
; 1.148 ; address[1] ; rw_96x8_sync:RAM|RW~538        ; address[1]   ; clk         ; 0.000        ; 2.235      ; 3.567      ;
; 1.148 ; address[1] ; rw_96x8_sync:RAM|RW~537        ; address[1]   ; clk         ; 0.000        ; 2.235      ; 3.567      ;
; 1.151 ; address[1] ; rw_96x8_sync:RAM|data_out[6]   ; address[1]   ; clk         ; 0.000        ; 2.220      ; 3.555      ;
; 1.153 ; address[1] ; rw_96x8_sync:RAM|RW~885        ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.565      ;
; 1.153 ; address[1] ; rw_96x8_sync:RAM|RW~884        ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.565      ;
; 1.153 ; address[1] ; rw_96x8_sync:RAM|RW~882        ; address[1]   ; clk         ; 0.000        ; 2.228      ; 3.565      ;
; 1.154 ; address[1] ; rw_96x8_sync:RAM|data_out[7]   ; address[1]   ; clk         ; 0.000        ; 2.230      ; 3.568      ;
; 1.157 ; address[1] ; rw_96x8_sync:RAM|RW~205        ; address[1]   ; clk         ; 0.000        ; 2.226      ; 3.567      ;
; 1.157 ; address[1] ; rw_96x8_sync:RAM|RW~208        ; address[1]   ; clk         ; 0.000        ; 2.226      ; 3.567      ;
; 1.157 ; address[1] ; rw_96x8_sync:RAM|RW~207        ; address[1]   ; clk         ; 0.000        ; 2.226      ; 3.567      ;
; 1.157 ; address[1] ; rw_96x8_sync:RAM|RW~206        ; address[1]   ; clk         ; 0.000        ; 2.226      ; 3.567      ;
; 1.157 ; address[1] ; rw_96x8_sync:RAM|RW~204        ; address[1]   ; clk         ; 0.000        ; 2.226      ; 3.567      ;
; 1.157 ; address[1] ; rw_96x8_sync:RAM|RW~203        ; address[1]   ; clk         ; 0.000        ; 2.226      ; 3.567      ;
; 1.157 ; address[1] ; rw_96x8_sync:RAM|RW~202        ; address[1]   ; clk         ; 0.000        ; 2.226      ; 3.567      ;
; 1.157 ; address[1] ; rw_96x8_sync:RAM|RW~201        ; address[1]   ; clk         ; 0.000        ; 2.226      ; 3.567      ;
; 1.232 ; address[1] ; rw_96x8_sync:RAM|RW~637        ; address[1]   ; clk         ; 0.000        ; 2.234      ; 3.650      ;
; 1.232 ; address[1] ; rw_96x8_sync:RAM|RW~640        ; address[1]   ; clk         ; 0.000        ; 2.234      ; 3.650      ;
; 1.232 ; address[1] ; rw_96x8_sync:RAM|RW~639        ; address[1]   ; clk         ; 0.000        ; 2.234      ; 3.650      ;
; 1.232 ; address[1] ; rw_96x8_sync:RAM|RW~638        ; address[1]   ; clk         ; 0.000        ; 2.234      ; 3.650      ;
; 1.232 ; address[1] ; rw_96x8_sync:RAM|RW~636        ; address[1]   ; clk         ; 0.000        ; 2.234      ; 3.650      ;
; 1.232 ; address[1] ; rw_96x8_sync:RAM|RW~635        ; address[1]   ; clk         ; 0.000        ; 2.234      ; 3.650      ;
; 1.232 ; address[1] ; rw_96x8_sync:RAM|RW~634        ; address[1]   ; clk         ; 0.000        ; 2.234      ; 3.650      ;
; 1.232 ; address[1] ; rw_96x8_sync:RAM|RW~633        ; address[1]   ; clk         ; 0.000        ; 2.234      ; 3.650      ;
; 1.234 ; address[1] ; rw_96x8_sync:RAM|RW~1568       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.641      ;
; 1.234 ; address[1] ; rw_96x8_sync:RAM|RW~1567       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.641      ;
; 1.234 ; address[1] ; rw_96x8_sync:RAM|RW~1566       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.641      ;
; 1.234 ; address[1] ; rw_96x8_sync:RAM|RW~1563       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.641      ;
; 1.234 ; address[1] ; rw_96x8_sync:RAM|RW~1562       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.641      ;
; 1.234 ; address[1] ; rw_96x8_sync:RAM|RW~1561       ; address[1]   ; clk         ; 0.000        ; 2.223      ; 3.641      ;
; 1.248 ; address[1] ; rw_96x8_sync:RAM|RW~877        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.661      ;
; 1.248 ; address[1] ; rw_96x8_sync:RAM|RW~880        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.661      ;
; 1.248 ; address[1] ; rw_96x8_sync:RAM|RW~879        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.661      ;
; 1.248 ; address[1] ; rw_96x8_sync:RAM|RW~878        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.661      ;
; 1.248 ; address[1] ; rw_96x8_sync:RAM|RW~876        ; address[1]   ; clk         ; 0.000        ; 2.229      ; 3.661      ;
+-------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~100               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1000              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1001              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1002              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1003              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1004              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1005              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1006              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1007              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1008              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1009              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~101               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1010              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1011              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1012              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1013              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1014              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1015              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1016              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1017              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1018              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1019              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~102               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1020              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1021              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1022              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1023              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1024              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1025              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1026              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1027              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1028              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1029              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~103               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1030              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1031              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1032              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1033              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1034              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1035              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1036              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1037              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1038              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1039              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~104               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1040              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1041              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1042              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1043              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1044              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1045              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1046              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1047              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1048              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1049              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~105               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1050              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1051              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1052              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1053              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1054              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1055              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1056              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1057              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1058              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1059              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~106               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1060              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1061              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1062              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1063              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1064              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1065              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1066              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1067              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1068              ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'address[1]'                                                               ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; address[1] ; Rise       ; address[1]                     ;
; 0.258  ; 0.258        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[0]                    ;
; 0.258  ; 0.258        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[2]                    ;
; 0.258  ; 0.258        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[5]                    ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[3]                    ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[4]                    ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[6]                    ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~22|combout         ;
; 0.280  ; 0.280        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~22clkctrl|inclk[0] ;
; 0.280  ; 0.280        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~22clkctrl|outclk   ;
; 0.282  ; 0.282        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]|datad              ;
; 0.282  ; 0.282        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[2]|datad              ;
; 0.282  ; 0.282        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[5]|datad              ;
; 0.285  ; 0.285        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[3]|datad              ;
; 0.285  ; 0.285        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[4]|datad              ;
; 0.285  ; 0.285        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[6]|datad              ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[7]                    ;
; 0.289  ; 0.289        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[1]                    ;
; 0.291  ; 0.291        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~22|datad           ;
; 0.291  ; 0.291        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[1]|datac              ;
; 0.291  ; 0.291        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[7]|datac              ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~2|combout          ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[0]~2|datad            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; address[1]~input|o             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; address[1]~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; address[1]~input|i             ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; address[1]~input|o             ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[0]~2|datad            ;
; 0.682  ; 0.682        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~2|combout          ;
; 0.708  ; 0.708        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~22|datad           ;
; 0.708  ; 0.708        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[1]|datac              ;
; 0.708  ; 0.708        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[7]|datac              ;
; 0.710  ; 0.710        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[1]                    ;
; 0.713  ; 0.713        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[3]|datad              ;
; 0.713  ; 0.713        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[4]|datad              ;
; 0.713  ; 0.713        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[7]                    ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[6]|datad              ;
; 0.716  ; 0.716        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]|datad              ;
; 0.716  ; 0.716        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[2]|datad              ;
; 0.716  ; 0.716        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[5]|datad              ;
; 0.718  ; 0.718        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~22clkctrl|inclk[0] ;
; 0.718  ; 0.718        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~22clkctrl|outclk   ;
; 0.730  ; 0.730        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~22|combout         ;
; 0.735  ; 0.735        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[3]                    ;
; 0.735  ; 0.735        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[4]                    ;
; 0.736  ; 0.736        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[6]                    ;
; 0.738  ; 0.738        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[0]                    ;
; 0.738  ; 0.738        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[2]                    ;
; 0.738  ; 0.738        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[5]                    ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; address[*]     ; address[1] ; 4.762  ; 5.056  ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; 3.546  ; 3.899  ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 0.473  ; 0.654  ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; 3.614  ; 3.947  ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; 3.629  ; 4.014  ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; 2.859  ; 3.234  ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 3.619  ; 3.967  ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; 4.762  ; 5.056  ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 3.363  ; 3.865  ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 0.470  ; 0.883  ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; -0.076 ; 0.362  ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; -0.100 ; 0.213  ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; 0.470  ; 0.837  ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; -0.106 ; 0.224  ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; -0.832 ; -0.493 ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; 0.241  ; 0.649  ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; -0.480 ; -0.092 ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.457  ; 0.883  ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 0.940  ; 1.288  ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; -0.191 ; 0.241  ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.436  ; 0.823  ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; 0.940  ; 1.288  ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.110  ; 0.435  ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; -0.423 ; -0.056 ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.420  ; 0.852  ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; -0.378 ; -0.023 ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.088  ; 0.512  ; Rise       ; address[1]      ;
; address[*]     ; clk        ; 8.530  ; 8.847  ; Rise       ; clk             ;
;  address[0]    ; clk        ; 7.460  ; 7.944  ; Rise       ; clk             ;
;  address[1]    ; clk        ; 4.174  ; 4.362  ; Rise       ; clk             ;
;  address[2]    ; clk        ; 7.946  ; 8.496  ; Rise       ; clk             ;
;  address[3]    ; clk        ; 7.485  ; 7.909  ; Rise       ; clk             ;
;  address[4]    ; clk        ; 7.803  ; 8.251  ; Rise       ; clk             ;
;  address[5]    ; clk        ; 8.195  ; 8.499  ; Rise       ; clk             ;
;  address[6]    ; clk        ; 8.530  ; 8.847  ; Rise       ; clk             ;
;  address[7]    ; clk        ; 7.870  ; 8.344  ; Rise       ; clk             ;
; data_in[*]     ; clk        ; 6.340  ; 6.809  ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; 3.669  ; 4.085  ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; 3.575  ; 4.108  ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; 3.920  ; 4.401  ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; 4.627  ; 5.049  ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; 6.340  ; 6.809  ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; 3.599  ; 4.058  ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; 3.451  ; 3.861  ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; 3.670  ; 4.164  ; Rise       ; clk             ;
; writee         ; clk        ; 5.537  ; 5.884  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; address[*]     ; address[1] ; 1.078  ; 0.905  ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; -0.141 ; -0.608 ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 1.078  ; 0.905  ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; -1.939 ; -2.254 ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; -1.299 ; -1.701 ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; -0.661 ; -1.028 ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 0.057  ; -0.395 ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; -1.215 ; -1.619 ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 0.179  ; -0.272 ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 1.706  ; 1.380  ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; 1.110  ; 0.693  ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; 1.223  ; 0.915  ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; 0.593  ; 0.251  ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; 1.093  ; 0.764  ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; 1.706  ; 1.380  ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; 0.849  ; 0.492  ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; 1.525  ; 1.158  ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.545  ; 0.173  ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 1.395  ; 1.054  ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; 1.220  ; 0.809  ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.798  ; 0.425  ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; 0.142  ; -0.180 ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.917  ; 0.596  ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; 1.314  ; 0.962  ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.687  ; 0.319  ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; 1.395  ; 1.054  ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.899  ; 0.527  ; Rise       ; address[1]      ;
; address[*]     ; clk        ; -0.657 ; -0.790 ; Rise       ; clk             ;
;  address[0]    ; clk        ; -1.683 ; -2.032 ; Rise       ; clk             ;
;  address[1]    ; clk        ; -0.657 ; -0.790 ; Rise       ; clk             ;
;  address[2]    ; clk        ; -1.611 ; -1.989 ; Rise       ; clk             ;
;  address[3]    ; clk        ; -1.500 ; -1.889 ; Rise       ; clk             ;
;  address[4]    ; clk        ; -1.349 ; -1.710 ; Rise       ; clk             ;
;  address[5]    ; clk        ; -1.506 ; -1.848 ; Rise       ; clk             ;
;  address[6]    ; clk        ; -1.470 ; -1.805 ; Rise       ; clk             ;
;  address[7]    ; clk        ; -1.864 ; -2.252 ; Rise       ; clk             ;
; data_in[*]     ; clk        ; -0.997 ; -1.361 ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; -1.327 ; -1.733 ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; -1.427 ; -1.827 ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; -1.347 ; -1.771 ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; -1.051 ; -1.424 ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; -1.463 ; -1.800 ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; -0.997 ; -1.361 ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; -1.040 ; -1.410 ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; -1.005 ; -1.381 ; Rise       ; clk             ;
; writee         ; clk        ; -1.884 ; -2.230 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; adres_2[*]      ; address[1] ; 9.266  ; 9.273  ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 9.085  ; 9.076  ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 9.266  ; 9.273  ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 8.846  ; 8.392  ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 8.539  ; 8.463  ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 8.372  ; 8.707  ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 8.741  ; 8.684  ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 8.936  ; 8.804  ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 10.441 ; 10.467 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 10.321 ; 10.467 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 10.318 ; 10.192 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 10.282 ; 10.247 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 10.162 ; 10.112 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 10.182 ; 10.040 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 10.441 ; 10.315 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 10.117 ; 10.098 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 10.229 ; 10.334 ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 10.229 ; 10.334 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 9.994  ; 9.882  ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 9.921  ; 9.878  ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 9.909  ; 9.861  ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 10.060 ; 9.953  ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 9.952  ; 9.898  ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 10.102 ; 10.039 ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 9.266  ; 9.273  ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 9.085  ; 9.076  ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 9.266  ; 9.273  ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 8.846  ; 8.392  ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 8.539  ; 8.463  ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 8.372  ; 8.707  ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 8.741  ; 8.684  ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 8.936  ; 8.804  ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 5.607  ; 5.586  ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.607  ; 5.586  ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.487  ; 5.460  ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 5.366  ; 5.355  ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.367  ; 5.352  ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.567  ; 5.533  ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.596  ; 5.569  ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.326  ; 5.315  ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.564  ; 5.547  ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 5.779  ; 5.736  ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.580  ; 5.555  ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.528  ; 5.511  ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.779  ; 5.736  ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.341  ; 5.317  ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.342  ; 5.322  ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.319  ; 5.306  ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.317  ; 5.305  ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.382  ; 5.361  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; adres_2[*]      ; address[1] ; 7.883 ; 7.816 ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 8.361 ; 8.379 ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 8.543 ; 8.555 ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 8.606 ; 8.162 ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 7.883 ; 7.816 ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 8.144 ; 8.470 ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 8.018 ; 7.954 ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 8.177 ; 8.135 ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 8.992 ; 8.921 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 9.185 ; 9.282 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 9.141 ; 9.046 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 9.183 ; 9.068 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 9.001 ; 8.941 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 8.999 ; 8.962 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 9.278 ; 9.185 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 8.992 ; 8.921 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 9.083 ; 8.985 ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 9.338 ; 9.472 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 9.150 ; 9.046 ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 9.130 ; 9.080 ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 9.083 ; 8.985 ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 9.204 ; 9.124 ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 9.111 ; 9.016 ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 9.260 ; 9.148 ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 7.883 ; 7.816 ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 8.361 ; 8.379 ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 8.543 ; 8.555 ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 8.606 ; 8.162 ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 7.883 ; 7.816 ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 8.144 ; 8.470 ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 8.018 ; 7.954 ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 8.177 ; 8.135 ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 5.224 ; 5.213 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.494 ; 5.474 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.372 ; 5.345 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 5.265 ; 5.254 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.264 ; 5.249 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.456 ; 5.422 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.484 ; 5.457 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.224 ; 5.213 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.447 ; 5.429 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 5.215 ; 5.204 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.469 ; 5.444 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.412 ; 5.394 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 5.653 ; 5.610 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.238 ; 5.215 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.235 ; 5.214 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.217 ; 5.205 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.215 ; 5.204 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.279 ; 5.258 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; adres_2[0]  ; 7.493 ; 7.537 ; 7.925 ; 7.940 ;
; address[0] ; adres_2[1]  ; 7.698 ;       ;       ; 8.110 ;
; address[0] ; adres_2[2]  ; 6.916 ;       ;       ; 7.277 ;
; address[0] ; adres_2[3]  ; 6.868 ; 6.806 ; 7.220 ; 7.189 ;
; address[0] ; adres_2[4]  ;       ; 8.544 ; 9.082 ;       ;
; address[0] ; adres_2[5]  ; 7.684 ; 7.585 ; 8.089 ; 7.982 ;
; address[0] ; adres_2[6]  ; 7.838 ; 7.783 ; 8.243 ; 8.180 ;
; address[2] ; adres_2[0]  ; 7.314 ; 7.358 ; 7.697 ; 7.749 ;
; address[2] ; adres_2[1]  ; 7.518 ; 7.500 ; 7.908 ; 7.882 ;
; address[2] ; adres_2[2]  ; 7.181 ; 7.176 ; 7.560 ; 7.535 ;
; address[2] ; adres_2[3]  ; 7.000 ; 6.930 ; 7.339 ; 7.298 ;
; address[2] ; adres_2[4]  ; 8.654 ; 8.567 ; 9.087 ; 9.020 ;
; address[2] ; adres_2[5]  ; 8.406 ;       ;       ; 8.742 ;
; address[2] ; adres_2[6]  ; 8.569 ; 8.498 ; 8.942 ; 8.920 ;
; address[3] ; adres_2[0]  ; 7.620 ; 7.696 ; 8.074 ; 8.063 ;
; address[3] ; adres_2[1]  ; 7.810 ; 7.864 ; 8.292 ; 8.203 ;
; address[3] ; adres_2[2]  ;       ; 7.039 ; 7.426 ;       ;
; address[3] ; adres_2[3]  ; 7.128 ; 7.105 ; 7.573 ; 7.469 ;
; address[3] ; adres_2[4]  ; 7.688 ; 7.603 ; 8.089 ; 8.022 ;
; address[3] ; adres_2[5]  ; 7.584 ; 7.483 ; 7.996 ; 7.926 ;
; address[3] ; adres_2[6]  ; 7.739 ; 7.684 ; 8.158 ; 8.130 ;
; address[4] ; adres_1[0]  ; 7.787 ; 7.861 ; 8.218 ; 8.303 ;
; address[4] ; adres_1[1]  ; 8.238 ;       ;       ; 8.498 ;
; address[4] ; adres_1[2]  ; 7.404 ;       ;       ; 7.730 ;
; address[4] ; adres_1[3]  ; 8.252 ; 8.171 ; 8.695 ; 8.567 ;
; address[4] ; adres_1[4]  ;       ; 6.776 ; 7.241 ;       ;
; address[4] ; adres_1[5]  ; 7.725 ; 7.626 ; 8.115 ; 8.031 ;
; address[4] ; adres_1[6]  ; 8.073 ; 7.939 ; 8.408 ; 8.360 ;
; address[5] ; adres_1[0]  ; 7.805 ; 7.909 ; 8.217 ; 8.290 ;
; address[5] ; adres_1[1]  ; 8.285 ; 8.153 ; 8.691 ; 8.590 ;
; address[5] ; adres_1[2]  ;       ; 7.625 ; 8.092 ;       ;
; address[5] ; adres_1[3]  ; 7.962 ; 7.848 ; 8.375 ; 8.290 ;
; address[5] ; adres_1[4]  ; 7.293 ;       ;       ; 7.597 ;
; address[5] ; adres_1[5]  ; 7.789 ; 7.685 ; 8.194 ; 8.121 ;
; address[5] ; adres_1[6]  ; 8.120 ; 8.015 ; 8.528 ; 8.451 ;
; address[6] ; adres_1[0]  ; 8.534 ; 8.636 ; 8.935 ; 9.045 ;
; address[6] ; adres_1[1]  ; 8.559 ; 8.429 ; 8.942 ; 8.804 ;
; address[6] ; adres_1[2]  ; 8.386 ; 8.339 ; 8.731 ; 8.664 ;
; address[6] ; adres_1[3]  ; 8.714 ; 8.629 ; 9.080 ; 8.959 ;
; address[6] ; adres_1[4]  ; 7.777 ; 7.689 ; 8.161 ; 8.065 ;
; address[6] ; adres_1[5]  ; 8.063 ;       ;       ; 8.334 ;
; address[6] ; adres_1[6]  ; 8.395 ; 8.292 ; 8.778 ; 8.667 ;
; address[7] ; adres_1[0]  ; 8.186 ; 8.320 ; 8.650 ; 8.681 ;
; address[7] ; adres_1[1]  ; 8.656 ; 8.615 ; 9.160 ; 8.983 ;
; address[7] ; adres_1[2]  ;       ; 7.189 ; 7.609 ;       ;
; address[7] ; adres_1[3]  ; 7.767 ; 7.655 ; 8.155 ; 8.035 ;
; address[7] ; adres_1[4]  ; 7.575 ; 7.531 ; 8.063 ; 7.958 ;
; address[7] ; adres_1[5]  ; 8.197 ; 8.098 ; 8.628 ; 8.558 ;
; address[7] ; adres_1[6]  ; 8.525 ; 8.477 ; 8.994 ; 8.881 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; adres_2[0]  ; 7.299 ; 7.344 ; 7.719 ; 7.737 ;
; address[0] ; adres_2[1]  ; 7.496 ;       ;       ; 7.895 ;
; address[0] ; adres_2[2]  ; 6.692 ;       ;       ; 7.042 ;
; address[0] ; adres_2[3]  ; 6.648 ; 6.616 ; 7.041 ; 6.939 ;
; address[0] ; adres_2[4]  ;       ; 8.309 ; 8.832 ;       ;
; address[0] ; adres_2[5]  ; 7.486 ; 7.387 ; 7.880 ; 7.775 ;
; address[0] ; adres_2[6]  ; 7.633 ; 7.578 ; 8.027 ; 7.966 ;
; address[2] ; adres_2[0]  ; 7.128 ; 7.173 ; 7.501 ; 7.552 ;
; address[2] ; adres_2[1]  ; 7.325 ; 7.305 ; 7.704 ; 7.678 ;
; address[2] ; adres_2[2]  ; 7.002 ; 6.995 ; 7.371 ; 7.344 ;
; address[2] ; adres_2[3]  ; 6.826 ; 6.757 ; 7.158 ; 7.117 ;
; address[2] ; adres_2[4]  ; 8.377 ; 8.332 ; 8.838 ; 8.719 ;
; address[2] ; adres_2[5]  ; 8.146 ;       ;       ; 8.433 ;
; address[2] ; adres_2[6]  ; 8.292 ; 8.250 ; 8.677 ; 8.615 ;
; address[3] ; adres_2[0]  ; 7.422 ; 7.439 ; 7.826 ; 7.855 ;
; address[3] ; adres_2[1]  ; 7.606 ; 7.615 ; 8.033 ; 7.985 ;
; address[3] ; adres_2[2]  ;       ; 6.861 ; 7.241 ;       ;
; address[3] ; adres_2[3]  ; 6.952 ; 6.928 ; 7.384 ; 7.282 ;
; address[3] ; adres_2[4]  ; 7.448 ; 7.406 ; 7.881 ; 7.760 ;
; address[3] ; adres_2[5]  ; 7.388 ; 7.289 ; 7.792 ; 7.719 ;
; address[3] ; adres_2[6]  ; 7.538 ; 7.481 ; 7.945 ; 7.917 ;
; address[4] ; adres_1[0]  ; 7.582 ; 7.656 ; 8.001 ; 8.086 ;
; address[4] ; adres_1[1]  ; 7.962 ;       ;       ; 8.212 ;
; address[4] ; adres_1[2]  ; 7.162 ;       ;       ; 7.478 ;
; address[4] ; adres_1[3]  ; 7.978 ; 7.892 ; 8.397 ; 8.282 ;
; address[4] ; adres_1[4]  ;       ; 6.587 ; 7.062 ;       ;
; address[4] ; adres_1[5]  ; 7.505 ; 7.419 ; 7.879 ; 7.774 ;
; address[4] ; adres_1[6]  ; 7.804 ; 7.729 ; 8.188 ; 8.104 ;
; address[5] ; adres_1[0]  ; 7.600 ; 7.701 ; 7.999 ; 8.074 ;
; address[5] ; adres_1[1]  ; 8.060 ; 7.933 ; 8.458 ; 8.357 ;
; address[5] ; adres_1[2]  ;       ; 7.427 ; 7.884 ;       ;
; address[5] ; adres_1[3]  ; 7.753 ; 7.640 ; 8.155 ; 8.070 ;
; address[5] ; adres_1[4]  ; 7.108 ;       ;       ; 7.404 ;
; address[5] ; adres_1[5]  ; 7.586 ; 7.485 ; 7.983 ; 7.908 ;
; address[5] ; adres_1[6]  ; 7.906 ; 7.800 ; 8.301 ; 8.225 ;
; address[6] ; adres_1[0]  ; 8.299 ; 8.400 ; 8.690 ; 8.797 ;
; address[6] ; adres_1[1]  ; 8.326 ; 8.199 ; 8.698 ; 8.565 ;
; address[6] ; adres_1[2]  ; 8.161 ; 8.114 ; 8.497 ; 8.430 ;
; address[6] ; adres_1[3]  ; 8.418 ; 8.331 ; 8.773 ; 8.676 ;
; address[6] ; adres_1[4]  ; 7.576 ; 7.489 ; 7.949 ; 7.856 ;
; address[6] ; adres_1[5]  ; 7.850 ;       ;       ; 8.114 ;
; address[6] ; adres_1[6]  ; 8.169 ; 8.067 ; 8.541 ; 8.433 ;
; address[7] ; adres_1[0]  ; 7.968 ; 8.041 ; 8.366 ; 8.451 ;
; address[7] ; adres_1[1]  ; 8.421 ; 8.339 ; 8.869 ; 8.737 ;
; address[7] ; adres_1[2]  ;       ; 7.009 ; 7.421 ;       ;
; address[7] ; adres_1[3]  ; 7.569 ; 7.458 ; 7.946 ; 7.829 ;
; address[7] ; adres_1[4]  ; 7.368 ; 7.338 ; 7.857 ; 7.730 ;
; address[7] ; adres_1[5]  ; 7.950 ; 7.884 ; 8.400 ; 8.276 ;
; address[7] ; adres_1[6]  ; 8.264 ; 8.191 ; 8.691 ; 8.605 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -2.771 ; -2570.145     ;
; address[1] ; -0.185 ; -0.551        ;
+------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; address[1] ; -0.849 ; -5.468        ;
; clk        ; 0.292  ; 0.000         ;
+------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -2202.331                  ;
; address[1] ; -3.000 ; -3.003                     ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.771 ; rw_96x8_sync:RAM|RW~295  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.711      ;
; -2.742 ; rw_96x8_sync:RAM|RW~1474 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.127      ; 3.856      ;
; -2.739 ; rw_96x8_sync:RAM|RW~1916 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.687      ;
; -2.734 ; address[1]               ; rw_96x8_sync:RAM|data_out[0] ; address[1]   ; clk         ; 0.500        ; 1.360      ; 4.561      ;
; -2.696 ; rw_96x8_sync:RAM|RW~422  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.048     ; 3.635      ;
; -2.685 ; rw_96x8_sync:RAM|RW~354  ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.119      ; 3.791      ;
; -2.676 ; rw_96x8_sync:RAM|RW~168  ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.617      ;
; -2.669 ; rw_96x8_sync:RAM|RW~1928 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.610      ;
; -2.660 ; rw_96x8_sync:RAM|RW~1879 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.601      ;
; -2.648 ; rw_96x8_sync:RAM|RW~768  ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.595      ;
; -2.620 ; rw_96x8_sync:RAM|RW~1952 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.569      ;
; -2.605 ; rw_96x8_sync:RAM|RW~866  ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.132      ; 3.724      ;
; -2.602 ; rw_96x8_sync:RAM|RW~540  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.543      ;
; -2.578 ; rw_96x8_sync:RAM|RW~625  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.030     ; 3.535      ;
; -2.576 ; address[1]               ; rw_96x8_sync:RAM|data_out[2] ; address[1]   ; clk         ; 0.500        ; 1.357      ; 4.400      ;
; -2.572 ; rw_96x8_sync:RAM|RW~1378 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.121      ; 3.680      ;
; -2.571 ; rw_96x8_sync:RAM|RW~902  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.511      ;
; -2.562 ; rw_96x8_sync:RAM|RW~1812 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.050     ; 3.499      ;
; -2.550 ; rw_96x8_sync:RAM|RW~836  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.490      ;
; -2.549 ; rw_96x8_sync:RAM|RW~1122 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.121      ; 3.657      ;
; -2.546 ; rw_96x8_sync:RAM|RW~583  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.052     ; 3.481      ;
; -2.546 ; rw_96x8_sync:RAM|RW~2050 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.118      ; 3.651      ;
; -2.539 ; rw_96x8_sync:RAM|RW~585  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.488      ;
; -2.533 ; rw_96x8_sync:RAM|RW~313  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.027     ; 3.493      ;
; -2.526 ; rw_96x8_sync:RAM|RW~306  ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.120      ; 3.633      ;
; -2.521 ; rw_96x8_sync:RAM|RW~1368 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.471      ;
; -2.516 ; rw_96x8_sync:RAM|RW~1666 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.132      ; 3.635      ;
; -2.513 ; rw_96x8_sync:RAM|RW~591  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.042     ; 3.458      ;
; -2.512 ; rw_96x8_sync:RAM|RW~703  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.453      ;
; -2.497 ; rw_96x8_sync:RAM|RW~167  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.042     ; 3.442      ;
; -2.496 ; rw_96x8_sync:RAM|RW~1600 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.041     ; 3.442      ;
; -2.494 ; rw_96x8_sync:RAM|RW~2028 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 3.446      ;
; -2.490 ; rw_96x8_sync:RAM|RW~676  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.433      ;
; -2.490 ; rw_96x8_sync:RAM|RW~914  ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.128      ; 3.605      ;
; -2.490 ; rw_96x8_sync:RAM|RW~457  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.441      ;
; -2.489 ; rw_96x8_sync:RAM|RW~465  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.031     ; 3.445      ;
; -2.488 ; rw_96x8_sync:RAM|RW~1385 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 3.440      ;
; -2.473 ; rw_96x8_sync:RAM|RW~804  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.413      ;
; -2.473 ; rw_96x8_sync:RAM|RW~375  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.051     ; 3.409      ;
; -2.470 ; rw_96x8_sync:RAM|RW~700  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.404      ;
; -2.470 ; rw_96x8_sync:RAM|RW~1292 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.413      ;
; -2.469 ; rw_96x8_sync:RAM|RW~947  ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.412      ;
; -2.467 ; rw_96x8_sync:RAM|RW~1207 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.409      ;
; -2.466 ; rw_96x8_sync:RAM|RW~1367 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.409      ;
; -2.464 ; rw_96x8_sync:RAM|RW~868  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.412      ;
; -2.461 ; rw_96x8_sync:RAM|RW~1458 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.122      ; 3.570      ;
; -2.460 ; rw_96x8_sync:RAM|RW~1864 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.041     ; 3.406      ;
; -2.457 ; rw_96x8_sync:RAM|RW~1313 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.405      ;
; -2.457 ; rw_96x8_sync:RAM|RW~247  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.400      ;
; -2.456 ; rw_96x8_sync:RAM|RW~1719 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.389      ;
; -2.455 ; rw_96x8_sync:RAM|RW~1849 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.408      ;
; -2.454 ; rw_96x8_sync:RAM|RW~985  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.401      ;
; -2.452 ; rw_96x8_sync:RAM|RW~1275 ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.399      ;
; -2.452 ; rw_96x8_sync:RAM|RW~1873 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.401      ;
; -2.450 ; rw_96x8_sync:RAM|RW~71   ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.051     ; 3.386      ;
; -2.450 ; rw_96x8_sync:RAM|RW~1217 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.046     ; 3.391      ;
; -2.450 ; rw_96x8_sync:RAM|RW~287  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.394      ;
; -2.448 ; rw_96x8_sync:RAM|RW~1043 ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.398      ;
; -2.446 ; rw_96x8_sync:RAM|RW~692  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.380      ;
; -2.446 ; address[1]               ; rw_96x8_sync:RAM|data_out[6] ; address[1]   ; clk         ; 0.500        ; 1.352      ; 4.265      ;
; -2.440 ; rw_96x8_sync:RAM|RW~1300 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.050     ; 3.377      ;
; -2.439 ; rw_96x8_sync:RAM|RW~1890 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.123      ; 3.549      ;
; -2.439 ; rw_96x8_sync:RAM|RW~1185 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 3.391      ;
; -2.438 ; rw_96x8_sync:RAM|RW~124  ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.386      ;
; -2.438 ; address[1]               ; rw_96x8_sync:RAM|data_out[5] ; address[1]   ; clk         ; 0.500        ; 1.355      ; 4.260      ;
; -2.436 ; rw_96x8_sync:RAM|RW~1219 ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.049     ; 3.374      ;
; -2.435 ; rw_96x8_sync:RAM|RW~1697 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.388      ;
; -2.431 ; rw_96x8_sync:RAM|RW~201  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.031     ; 3.387      ;
; -2.428 ; rw_96x8_sync:RAM|RW~1956 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.371      ;
; -2.428 ; address[1]               ; rw_96x8_sync:RAM|data_out[7] ; address[1]   ; clk         ; 0.500        ; 1.359      ; 4.254      ;
; -2.424 ; rw_96x8_sync:RAM|RW~185  ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.030     ; 3.381      ;
; -2.420 ; rw_96x8_sync:RAM|RW~1215 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.373      ;
; -2.418 ; rw_96x8_sync:RAM|RW~119  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.052     ; 3.353      ;
; -2.418 ; rw_96x8_sync:RAM|RW~44   ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 3.363      ;
; -2.416 ; rw_96x8_sync:RAM|RW~1383 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.050     ; 3.353      ;
; -2.412 ; rw_96x8_sync:RAM|RW~382  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.031     ; 3.368      ;
; -2.411 ; rw_96x8_sync:RAM|RW~894  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.362      ;
; -2.409 ; rw_96x8_sync:RAM|RW~1513 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 3.361      ;
; -2.408 ; rw_96x8_sync:RAM|RW~759  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.348      ;
; -2.407 ; rw_96x8_sync:RAM|RW~1828 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.048     ; 3.346      ;
; -2.407 ; rw_96x8_sync:RAM|RW~1768 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.360      ;
; -2.405 ; rw_96x8_sync:RAM|RW~328  ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 3.357      ;
; -2.404 ; rw_96x8_sync:RAM|RW~1444 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.347      ;
; -2.390 ; rw_96x8_sync:RAM|RW~134  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.330      ;
; -2.388 ; rw_96x8_sync:RAM|RW~2054 ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.050     ; 3.325      ;
; -2.386 ; rw_96x8_sync:RAM|RW~1824 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.031     ; 3.342      ;
; -2.383 ; rw_96x8_sync:RAM|RW~1113 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.336      ;
; -2.381 ; rw_96x8_sync:RAM|RW~1225 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.328      ;
; -2.381 ; rw_96x8_sync:RAM|RW~1660 ; rw_96x8_sync:RAM|data_out[3] ; clk          ; clk         ; 1.000        ; -0.048     ; 3.320      ;
; -2.377 ; rw_96x8_sync:RAM|RW~1098 ; rw_96x8_sync:RAM|data_out[1] ; clk          ; clk         ; 1.000        ; 0.123      ; 3.487      ;
; -2.376 ; rw_96x8_sync:RAM|RW~1001 ; rw_96x8_sync:RAM|data_out[0] ; clk          ; clk         ; 1.000        ; -0.033     ; 3.330      ;
; -2.375 ; rw_96x8_sync:RAM|RW~78   ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.041     ; 3.321      ;
; -2.372 ; rw_96x8_sync:RAM|RW~886  ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.312      ;
; -2.371 ; rw_96x8_sync:RAM|RW~903  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.050     ; 3.308      ;
; -2.371 ; rw_96x8_sync:RAM|RW~311  ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.051     ; 3.307      ;
; -2.366 ; rw_96x8_sync:RAM|RW~891  ; rw_96x8_sync:RAM|data_out[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.319      ;
; -2.364 ; rw_96x8_sync:RAM|RW~1832 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.041     ; 3.310      ;
; -2.363 ; rw_96x8_sync:RAM|RW~1430 ; rw_96x8_sync:RAM|data_out[5] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.303      ;
; -2.362 ; rw_96x8_sync:RAM|RW~1784 ; rw_96x8_sync:RAM|data_out[7] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.302      ;
; -2.360 ; rw_96x8_sync:RAM|RW~1591 ; rw_96x8_sync:RAM|data_out[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.293      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'address[1]'                                                                                    ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.185 ; address[1]                     ; data_out[6] ; address[1]   ; address[1]  ; 0.500        ; 3.273      ; 3.518      ;
; -0.134 ; address[1]                     ; data_out[1] ; address[1]   ; address[1]  ; 0.500        ; 3.334      ; 3.466      ;
; -0.103 ; address[1]                     ; data_out[5] ; address[1]   ; address[1]  ; 0.500        ; 3.260      ; 3.421      ;
; -0.097 ; address[1]                     ; data_out[3] ; address[1]   ; address[1]  ; 0.500        ; 3.272      ; 3.522      ;
; -0.032 ; address[1]                     ; data_out[4] ; address[1]   ; address[1]  ; 0.500        ; 3.274      ; 3.460      ;
; 0.031  ; address[1]                     ; data_out[0] ; address[1]   ; address[1]  ; 0.500        ; 3.264      ; 3.292      ;
; 0.147  ; address[1]                     ; data_out[2] ; address[1]   ; address[1]  ; 0.500        ; 3.261      ; 3.173      ;
; 0.178  ; address[1]                     ; data_out[7] ; address[1]   ; address[1]  ; 0.500        ; 3.333      ; 3.315      ;
; 0.462  ; rw_96x8_sync:RAM|data_out[5]   ; data_out[5] ; clk          ; address[1]  ; 1.000        ; 1.856      ; 1.932      ;
; 0.488  ; rw_96x8_sync:RAM|data_out[6]   ; data_out[6] ; clk          ; address[1]  ; 1.000        ; 1.872      ; 1.924      ;
; 0.501  ; rom_128x8_sync:ROM|data_out[5] ; data_out[5] ; clk          ; address[1]  ; 1.000        ; 1.856      ; 1.893      ;
; 0.507  ; rom_128x8_sync:ROM|data_out[1] ; data_out[1] ; clk          ; address[1]  ; 1.000        ; 1.923      ; 1.894      ;
; 0.515  ; rw_96x8_sync:RAM|data_out[0]   ; data_out[0] ; clk          ; address[1]  ; 1.000        ; 1.854      ; 1.878      ;
; 0.594  ; rw_96x8_sync:RAM|data_out[7]   ; data_out[7] ; clk          ; address[1]  ; 1.000        ; 1.924      ; 1.970      ;
; 0.599  ; rom_128x8_sync:ROM|data_out[6] ; data_out[6] ; clk          ; address[1]  ; 1.000        ; 1.862      ; 1.803      ;
; 0.644  ; rw_96x8_sync:RAM|data_out[3]   ; data_out[3] ; clk          ; address[1]  ; 1.000        ; 1.871      ; 1.860      ;
; 0.646  ; rom_128x8_sync:ROM|data_out[7] ; data_out[7] ; clk          ; address[1]  ; 1.000        ; 1.933      ; 1.927      ;
; 0.650  ; rom_128x8_sync:ROM|data_out[3] ; data_out[3] ; clk          ; address[1]  ; 1.000        ; 1.861      ; 1.844      ;
; 0.668  ; rom_128x8_sync:ROM|data_out[4] ; data_out[4] ; clk          ; address[1]  ; 1.000        ; 1.863      ; 1.829      ;
; 0.716  ; rw_96x8_sync:RAM|data_out[4]   ; data_out[4] ; clk          ; address[1]  ; 1.000        ; 1.868      ; 1.786      ;
; 0.753  ; address[1]                     ; data_out[6] ; address[1]   ; address[1]  ; 1.000        ; 3.273      ; 3.080      ;
; 0.769  ; address[1]                     ; data_out[1] ; address[1]   ; address[1]  ; 1.000        ; 3.334      ; 3.063      ;
; 0.826  ; address[1]                     ; data_out[3] ; address[1]   ; address[1]  ; 1.000        ; 3.272      ; 3.099      ;
; 0.834  ; address[1]                     ; data_out[5] ; address[1]   ; address[1]  ; 1.000        ; 3.260      ; 2.984      ;
; 0.847  ; rw_96x8_sync:RAM|data_out[2]   ; data_out[2] ; clk          ; address[1]  ; 1.000        ; 1.855      ; 1.547      ;
; 0.853  ; address[1]                     ; data_out[4] ; address[1]   ; address[1]  ; 1.000        ; 3.274      ; 3.075      ;
; 0.864  ; rom_128x8_sync:ROM|data_out[2] ; data_out[2] ; clk          ; address[1]  ; 1.000        ; 1.857      ; 1.532      ;
; 0.898  ; rw_96x8_sync:RAM|data_out[1]   ; data_out[1] ; clk          ; address[1]  ; 1.000        ; 1.755      ; 1.335      ;
; 0.930  ; address[1]                     ; data_out[0] ; address[1]   ; address[1]  ; 1.000        ; 3.264      ; 2.893      ;
; 1.085  ; address[1]                     ; data_out[2] ; address[1]   ; address[1]  ; 1.000        ; 3.261      ; 2.735      ;
; 1.089  ; address[1]                     ; data_out[7] ; address[1]   ; address[1]  ; 1.000        ; 3.333      ; 2.904      ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'address[1]'                                                                                     ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.849 ; rw_96x8_sync:RAM|data_out[1]   ; data_out[1] ; clk          ; address[1]  ; 0.000        ; 1.936      ; 1.127      ;
; -0.828 ; address[1]                     ; data_out[7] ; address[1]   ; address[1]  ; 0.000        ; 3.458      ; 2.630      ;
; -0.802 ; address[1]                     ; data_out[2] ; address[1]   ; address[1]  ; 0.000        ; 3.383      ; 2.581      ;
; -0.759 ; address[1]                     ; data_out[1] ; address[1]   ; address[1]  ; 0.000        ; 3.459      ; 2.700      ;
; -0.737 ; rom_128x8_sync:ROM|data_out[2] ; data_out[2] ; clk          ; address[1]  ; 0.000        ; 2.028      ; 1.331      ;
; -0.737 ; rw_96x8_sync:RAM|data_out[2]   ; data_out[2] ; clk          ; address[1]  ; 0.000        ; 2.026      ; 1.329      ;
; -0.669 ; address[1]                     ; data_out[0] ; address[1]   ; address[1]  ; 0.000        ; 3.386      ; 2.717      ;
; -0.629 ; address[1]                     ; data_out[5] ; address[1]   ; address[1]  ; 0.000        ; 3.382      ; 2.753      ;
; -0.583 ; address[1]                     ; data_out[4] ; address[1]   ; address[1]  ; 0.000        ; 3.396      ; 2.813      ;
; -0.581 ; rom_128x8_sync:ROM|data_out[6] ; data_out[6] ; clk          ; address[1]  ; 0.000        ; 2.034      ; 1.493      ;
; -0.576 ; rom_128x8_sync:ROM|data_out[4] ; data_out[4] ; clk          ; address[1]  ; 0.000        ; 2.034      ; 1.498      ;
; -0.568 ; rw_96x8_sync:RAM|data_out[4]   ; data_out[4] ; clk          ; address[1]  ; 0.000        ; 2.039      ; 1.511      ;
; -0.554 ; address[1]                     ; data_out[6] ; address[1]   ; address[1]  ; 0.000        ; 3.396      ; 2.842      ;
; -0.532 ; rw_96x8_sync:RAM|data_out[6]   ; data_out[6] ; clk          ; address[1]  ; 0.000        ; 2.044      ; 1.552      ;
; -0.527 ; address[1]                     ; data_out[3] ; address[1]   ; address[1]  ; 0.000        ; 3.394      ; 2.867      ;
; -0.522 ; rw_96x8_sync:RAM|data_out[3]   ; data_out[3] ; clk          ; address[1]  ; 0.000        ; 2.042      ; 1.560      ;
; -0.512 ; rom_128x8_sync:ROM|data_out[7] ; data_out[7] ; clk          ; address[1]  ; 0.000        ; 2.107      ; 1.635      ;
; -0.509 ; rom_128x8_sync:ROM|data_out[3] ; data_out[3] ; clk          ; address[1]  ; 0.000        ; 2.032      ; 1.563      ;
; -0.502 ; rom_128x8_sync:ROM|data_out[1] ; data_out[1] ; clk          ; address[1]  ; 0.000        ; 2.097      ; 1.635      ;
; -0.490 ; rom_128x8_sync:ROM|data_out[5] ; data_out[5] ; clk          ; address[1]  ; 0.000        ; 2.027      ; 1.577      ;
; -0.458 ; rw_96x8_sync:RAM|data_out[7]   ; data_out[7] ; clk          ; address[1]  ; 0.000        ; 2.099      ; 1.681      ;
; -0.454 ; rw_96x8_sync:RAM|data_out[0]   ; data_out[0] ; clk          ; address[1]  ; 0.000        ; 2.026      ; 1.612      ;
; -0.431 ; rw_96x8_sync:RAM|data_out[5]   ; data_out[5] ; clk          ; address[1]  ; 0.000        ; 2.027      ; 1.636      ;
; 0.089  ; address[1]                     ; data_out[7] ; address[1]   ; address[1]  ; -0.500       ; 3.458      ; 3.067      ;
; 0.107  ; address[1]                     ; data_out[2] ; address[1]   ; address[1]  ; -0.500       ; 3.383      ; 3.010      ;
; 0.128  ; address[1]                     ; data_out[1] ; address[1]   ; address[1]  ; -0.500       ; 3.459      ; 3.107      ;
; 0.242  ; address[1]                     ; data_out[0] ; address[1]   ; address[1]  ; -0.500       ; 3.386      ; 3.148      ;
; 0.281  ; address[1]                     ; data_out[5] ; address[1]   ; address[1]  ; -0.500       ; 3.382      ; 3.183      ;
; 0.307  ; address[1]                     ; data_out[6] ; address[1]   ; address[1]  ; -0.500       ; 3.396      ; 3.223      ;
; 0.310  ; address[1]                     ; data_out[4] ; address[1]   ; address[1]  ; -0.500       ; 3.396      ; 3.226      ;
; 0.332  ; address[1]                     ; data_out[3] ; address[1]   ; address[1]  ; -0.500       ; 3.394      ; 3.246      ;
+--------+--------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                          ;
+-------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.292 ; address[1] ; rom_128x8_sync:ROM|data_out[5] ; address[1]   ; clk         ; 0.000        ; 1.404      ; 1.820      ;
; 0.325 ; address[1] ; rw_96x8_sync:RAM|data_out[1]   ; address[1]   ; clk         ; 0.000        ; 1.579      ; 2.028      ;
; 0.429 ; address[1] ; rw_96x8_sync:RAM|data_out[4]   ; address[1]   ; clk         ; 0.000        ; 1.406      ; 1.959      ;
; 0.449 ; address[1] ; rw_96x8_sync:RAM|data_out[3]   ; address[1]   ; clk         ; 0.000        ; 1.401      ; 1.974      ;
; 0.464 ; address[1] ; rom_128x8_sync:ROM|data_out[6] ; address[1]   ; clk         ; 0.000        ; 1.411      ; 1.999      ;
; 0.471 ; address[1] ; rom_128x8_sync:ROM|data_out[4] ; address[1]   ; clk         ; 0.000        ; 1.411      ; 2.006      ;
; 0.474 ; address[1] ; rw_96x8_sync:RAM|RW~1757       ; address[1]   ; clk         ; 0.000        ; 1.404      ; 2.002      ;
; 0.474 ; address[1] ; rw_96x8_sync:RAM|RW~1760       ; address[1]   ; clk         ; 0.000        ; 1.404      ; 2.002      ;
; 0.474 ; address[1] ; rw_96x8_sync:RAM|RW~1759       ; address[1]   ; clk         ; 0.000        ; 1.404      ; 2.002      ;
; 0.474 ; address[1] ; rw_96x8_sync:RAM|RW~1758       ; address[1]   ; clk         ; 0.000        ; 1.404      ; 2.002      ;
; 0.474 ; address[1] ; rw_96x8_sync:RAM|RW~1756       ; address[1]   ; clk         ; 0.000        ; 1.404      ; 2.002      ;
; 0.474 ; address[1] ; rw_96x8_sync:RAM|RW~1755       ; address[1]   ; clk         ; 0.000        ; 1.404      ; 2.002      ;
; 0.474 ; address[1] ; rw_96x8_sync:RAM|RW~1754       ; address[1]   ; clk         ; 0.000        ; 1.404      ; 2.002      ;
; 0.474 ; address[1] ; rw_96x8_sync:RAM|RW~1753       ; address[1]   ; clk         ; 0.000        ; 1.404      ; 2.002      ;
; 0.475 ; address[1] ; rw_96x8_sync:RAM|RW~1181       ; address[1]   ; clk         ; 0.000        ; 1.402      ; 2.001      ;
; 0.475 ; address[1] ; rw_96x8_sync:RAM|RW~1184       ; address[1]   ; clk         ; 0.000        ; 1.402      ; 2.001      ;
; 0.475 ; address[1] ; rw_96x8_sync:RAM|RW~1183       ; address[1]   ; clk         ; 0.000        ; 1.402      ; 2.001      ;
; 0.475 ; address[1] ; rw_96x8_sync:RAM|RW~1182       ; address[1]   ; clk         ; 0.000        ; 1.402      ; 2.001      ;
; 0.475 ; address[1] ; rw_96x8_sync:RAM|RW~1180       ; address[1]   ; clk         ; 0.000        ; 1.402      ; 2.001      ;
; 0.475 ; address[1] ; rw_96x8_sync:RAM|RW~1179       ; address[1]   ; clk         ; 0.000        ; 1.402      ; 2.001      ;
; 0.475 ; address[1] ; rw_96x8_sync:RAM|RW~1178       ; address[1]   ; clk         ; 0.000        ; 1.402      ; 2.001      ;
; 0.475 ; address[1] ; rw_96x8_sync:RAM|RW~1177       ; address[1]   ; clk         ; 0.000        ; 1.402      ; 2.001      ;
; 0.484 ; address[1] ; rw_96x8_sync:RAM|RW~429        ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.014      ;
; 0.484 ; address[1] ; rw_96x8_sync:RAM|RW~430        ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.014      ;
; 0.484 ; address[1] ; rw_96x8_sync:RAM|RW~427        ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.014      ;
; 0.484 ; address[1] ; rw_96x8_sync:RAM|RW~426        ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.014      ;
; 0.484 ; address[1] ; rw_96x8_sync:RAM|RW~425        ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.014      ;
; 0.490 ; address[1] ; rw_96x8_sync:RAM|RW~813        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.021      ;
; 0.490 ; address[1] ; rw_96x8_sync:RAM|RW~816        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.021      ;
; 0.490 ; address[1] ; rw_96x8_sync:RAM|RW~815        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.021      ;
; 0.490 ; address[1] ; rw_96x8_sync:RAM|RW~814        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.021      ;
; 0.490 ; address[1] ; rw_96x8_sync:RAM|RW~812        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.021      ;
; 0.490 ; address[1] ; rw_96x8_sync:RAM|RW~811        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.021      ;
; 0.490 ; address[1] ; rw_96x8_sync:RAM|RW~810        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.021      ;
; 0.490 ; address[1] ; rw_96x8_sync:RAM|RW~809        ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.021      ;
; 0.505 ; address[1] ; rw_96x8_sync:RAM|data_out[5]   ; address[1]   ; clk         ; 0.000        ; 1.404      ; 2.033      ;
; 0.531 ; address[1] ; rom_128x8_sync:ROM|data_out[3] ; address[1]   ; clk         ; 0.000        ; 1.411      ; 2.066      ;
; 0.538 ; address[1] ; rw_96x8_sync:RAM|RW~1797       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.071      ;
; 0.538 ; address[1] ; rw_96x8_sync:RAM|RW~1800       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.071      ;
; 0.538 ; address[1] ; rw_96x8_sync:RAM|RW~1799       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.071      ;
; 0.538 ; address[1] ; rw_96x8_sync:RAM|RW~1798       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.071      ;
; 0.538 ; address[1] ; rw_96x8_sync:RAM|RW~1796       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.071      ;
; 0.538 ; address[1] ; rw_96x8_sync:RAM|RW~1795       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.071      ;
; 0.538 ; address[1] ; rw_96x8_sync:RAM|RW~1793       ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.071      ;
; 0.543 ; address[1] ; rw_96x8_sync:RAM|data_out[0]   ; address[1]   ; clk         ; 0.000        ; 1.410      ; 2.077      ;
; 0.553 ; address[1] ; rw_96x8_sync:RAM|data_out[6]   ; address[1]   ; clk         ; 0.000        ; 1.401      ; 2.078      ;
; 0.565 ; address[1] ; rw_96x8_sync:RAM|RW~205        ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.094      ;
; 0.565 ; address[1] ; rw_96x8_sync:RAM|RW~208        ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.094      ;
; 0.565 ; address[1] ; rw_96x8_sync:RAM|RW~207        ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.094      ;
; 0.565 ; address[1] ; rw_96x8_sync:RAM|RW~206        ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.094      ;
; 0.565 ; address[1] ; rw_96x8_sync:RAM|RW~204        ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.094      ;
; 0.565 ; address[1] ; rw_96x8_sync:RAM|RW~203        ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.094      ;
; 0.565 ; address[1] ; rw_96x8_sync:RAM|RW~202        ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.094      ;
; 0.565 ; address[1] ; rw_96x8_sync:RAM|RW~201        ; address[1]   ; clk         ; 0.000        ; 1.405      ; 2.094      ;
; 0.566 ; address[1] ; rom_128x8_sync:ROM|data_out[1] ; address[1]   ; clk         ; 0.000        ; 1.411      ; 2.101      ;
; 0.571 ; address[1] ; rw_96x8_sync:RAM|data_out[7]   ; address[1]   ; clk         ; 0.000        ; 1.409      ; 2.104      ;
; 0.579 ; address[1] ; rw_96x8_sync:RAM|RW~21         ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.111      ;
; 0.579 ; address[1] ; rw_96x8_sync:RAM|RW~24         ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.111      ;
; 0.579 ; address[1] ; rw_96x8_sync:RAM|RW~23         ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.111      ;
; 0.579 ; address[1] ; rw_96x8_sync:RAM|RW~22         ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.111      ;
; 0.579 ; address[1] ; rw_96x8_sync:RAM|RW~20         ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.111      ;
; 0.579 ; address[1] ; rw_96x8_sync:RAM|RW~19         ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.111      ;
; 0.579 ; address[1] ; rw_96x8_sync:RAM|RW~18         ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.111      ;
; 0.579 ; address[1] ; rw_96x8_sync:RAM|RW~17         ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.111      ;
; 0.583 ; address[1] ; rw_96x8_sync:RAM|RW~885        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.115      ;
; 0.583 ; address[1] ; rw_96x8_sync:RAM|RW~884        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.115      ;
; 0.583 ; address[1] ; rw_96x8_sync:RAM|RW~882        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.115      ;
; 0.591 ; address[1] ; rw_96x8_sync:RAM|RW~69         ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.122      ;
; 0.591 ; address[1] ; rw_96x8_sync:RAM|RW~72         ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.122      ;
; 0.591 ; address[1] ; rw_96x8_sync:RAM|RW~71         ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.122      ;
; 0.591 ; address[1] ; rw_96x8_sync:RAM|RW~70         ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.122      ;
; 0.591 ; address[1] ; rw_96x8_sync:RAM|RW~68         ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.122      ;
; 0.591 ; address[1] ; rw_96x8_sync:RAM|RW~67         ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.122      ;
; 0.591 ; address[1] ; rw_96x8_sync:RAM|RW~66         ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.122      ;
; 0.591 ; address[1] ; rw_96x8_sync:RAM|RW~65         ; address[1]   ; clk         ; 0.000        ; 1.407      ; 2.122      ;
; 0.593 ; address[1] ; rw_96x8_sync:RAM|RW~317        ; address[1]   ; clk         ; 0.000        ; 1.401      ; 2.118      ;
; 0.593 ; address[1] ; rw_96x8_sync:RAM|RW~320        ; address[1]   ; clk         ; 0.000        ; 1.401      ; 2.118      ;
; 0.593 ; address[1] ; rw_96x8_sync:RAM|RW~319        ; address[1]   ; clk         ; 0.000        ; 1.401      ; 2.118      ;
; 0.593 ; address[1] ; rw_96x8_sync:RAM|RW~318        ; address[1]   ; clk         ; 0.000        ; 1.401      ; 2.118      ;
; 0.593 ; address[1] ; rw_96x8_sync:RAM|RW~316        ; address[1]   ; clk         ; 0.000        ; 1.401      ; 2.118      ;
; 0.593 ; address[1] ; rw_96x8_sync:RAM|RW~315        ; address[1]   ; clk         ; 0.000        ; 1.401      ; 2.118      ;
; 0.593 ; address[1] ; rw_96x8_sync:RAM|RW~314        ; address[1]   ; clk         ; 0.000        ; 1.401      ; 2.118      ;
; 0.593 ; address[1] ; rw_96x8_sync:RAM|RW~313        ; address[1]   ; clk         ; 0.000        ; 1.401      ; 2.118      ;
; 0.612 ; address[1] ; rw_96x8_sync:RAM|RW~541        ; address[1]   ; clk         ; 0.000        ; 1.412      ; 2.148      ;
; 0.612 ; address[1] ; rw_96x8_sync:RAM|RW~542        ; address[1]   ; clk         ; 0.000        ; 1.412      ; 2.148      ;
; 0.612 ; address[1] ; rw_96x8_sync:RAM|RW~540        ; address[1]   ; clk         ; 0.000        ; 1.412      ; 2.148      ;
; 0.612 ; address[1] ; rw_96x8_sync:RAM|RW~539        ; address[1]   ; clk         ; 0.000        ; 1.412      ; 2.148      ;
; 0.612 ; address[1] ; rw_96x8_sync:RAM|RW~538        ; address[1]   ; clk         ; 0.000        ; 1.412      ; 2.148      ;
; 0.612 ; address[1] ; rw_96x8_sync:RAM|RW~537        ; address[1]   ; clk         ; 0.000        ; 1.412      ; 2.148      ;
; 0.613 ; address[1] ; rw_96x8_sync:RAM|RW~774        ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.143      ;
; 0.613 ; address[1] ; rw_96x8_sync:RAM|RW~771        ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.143      ;
; 0.620 ; address[1] ; rw_96x8_sync:RAM|RW~334        ; address[1]   ; clk         ; 0.000        ; 1.410      ; 2.154      ;
; 0.620 ; address[1] ; rw_96x8_sync:RAM|RW~330        ; address[1]   ; clk         ; 0.000        ; 1.410      ; 2.154      ;
; 0.620 ; address[1] ; rw_96x8_sync:RAM|RW~329        ; address[1]   ; clk         ; 0.000        ; 1.410      ; 2.154      ;
; 0.626 ; address[1] ; rw_96x8_sync:RAM|data_out[2]   ; address[1]   ; clk         ; 0.000        ; 1.406      ; 2.156      ;
; 0.634 ; address[1] ; rw_96x8_sync:RAM|RW~584        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.166      ;
; 0.634 ; address[1] ; rw_96x8_sync:RAM|RW~583        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.166      ;
; 0.634 ; address[1] ; rw_96x8_sync:RAM|RW~582        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.166      ;
; 0.634 ; address[1] ; rw_96x8_sync:RAM|RW~580        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.166      ;
; 0.634 ; address[1] ; rw_96x8_sync:RAM|RW~578        ; address[1]   ; clk         ; 0.000        ; 1.408      ; 2.166      ;
+-------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; output_ports:OUT_ports|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rom_128x8_sync:ROM|data_out[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~100               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1000              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1001              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1002              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1003              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1004              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1005              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1006              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1007              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1008              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1009              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~101               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1010              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1011              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1012              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1013              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1014              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1015              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1016              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1017              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1018              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1019              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~102               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1020              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1021              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1022              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1023              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1024              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1025              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1026              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1027              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1028              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1029              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~103               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1030              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1031              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1032              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1033              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1034              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1035              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1036              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1037              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1038              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1039              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~104               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1040              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1041              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1042              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1043              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1044              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1045              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1046              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1047              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1048              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1049              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~105               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1050              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1051              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1052              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1053              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1054              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1055              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1056              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1057              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1058              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1059              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~106               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1060              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1061              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1062              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1063              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1064              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1065              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1066              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1067              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rw_96x8_sync:RAM|RW~1068              ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'address[1]'                                                               ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; address[1] ; Rise       ; address[1]                     ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~2|combout          ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[0]~2|datad            ;
; 0.084  ; 0.084        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~22|combout         ;
; 0.088  ; 0.088        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~22|datad           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; address[1]~input|o             ;
; 0.120  ; 0.120        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~22clkctrl|inclk[0] ;
; 0.120  ; 0.120        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]~22clkctrl|outclk   ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[0]                    ;
; 0.143  ; 0.143        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[2]                    ;
; 0.144  ; 0.144        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[5]                    ;
; 0.145  ; 0.145        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[3]                    ;
; 0.145  ; 0.145        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[4]                    ;
; 0.145  ; 0.145        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[6]                    ;
; 0.146  ; 0.146        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[0]|datad              ;
; 0.147  ; 0.147        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[2]|datad              ;
; 0.148  ; 0.148        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[5]|datad              ;
; 0.149  ; 0.149        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[3]|datad              ;
; 0.149  ; 0.149        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[4]|datad              ;
; 0.149  ; 0.149        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[6]|datad              ;
; 0.152  ; 0.152        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[1]|datac              ;
; 0.152  ; 0.152        ; 0.000          ; High Pulse Width ; address[1] ; Fall       ; data_out[7]|datac              ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[1]                    ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; data_out[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; address[1]~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; address[1] ; Rise       ; address[1]~input|i             ;
; 0.842  ; 0.842        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[1]                    ;
; 0.842  ; 0.842        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[7]                    ;
; 0.845  ; 0.845        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[1]|datac              ;
; 0.845  ; 0.845        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[7]|datac              ;
; 0.848  ; 0.848        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[4]|datad              ;
; 0.848  ; 0.848        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[6]|datad              ;
; 0.849  ; 0.849        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[3]|datad              ;
; 0.849  ; 0.849        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[5]|datad              ;
; 0.850  ; 0.850        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[2]|datad              ;
; 0.851  ; 0.851        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]|datad              ;
; 0.853  ; 0.853        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[4]                    ;
; 0.853  ; 0.853        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[6]                    ;
; 0.854  ; 0.854        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[3]                    ;
; 0.854  ; 0.854        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[5]                    ;
; 0.855  ; 0.855        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[2]                    ;
; 0.856  ; 0.856        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[0]                    ;
; 0.878  ; 0.878        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~22clkctrl|inclk[0] ;
; 0.878  ; 0.878        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~22clkctrl|outclk   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; address[1]~input|o             ;
; 0.911  ; 0.911        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~22|datad           ;
; 0.916  ; 0.916        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~22|combout         ;
; 0.995  ; 0.995        ; 0.000          ; High Pulse Width ; address[1] ; Rise       ; data_out[0]~2|datad            ;
; 1.000  ; 1.000        ; 0.000          ; Low Pulse Width  ; address[1] ; Fall       ; data_out[0]~2|combout          ;
+--------+--------------+----------------+------------------+------------+------------+--------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+----------------+------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+-------+------------+-----------------+
; address[*]     ; address[1] ; 2.859  ; 3.729 ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; 2.301  ; 2.751 ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 0.227  ; 0.665 ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; 2.347  ; 2.786 ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; 2.346  ; 2.813 ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; 1.768  ; 2.399 ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 2.394  ; 2.980 ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; 2.859  ; 3.729 ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 2.151  ; 3.023 ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 0.287  ; 0.973 ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; -0.093 ; 0.586 ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; -0.143 ; 0.513 ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; 0.242  ; 0.969 ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; -0.089 ; 0.499 ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; -0.563 ; 0.045 ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; 0.125  ; 0.792 ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; -0.335 ; 0.303 ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.287  ; 0.973 ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 0.498  ; 1.278 ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; -0.158 ; 0.510 ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.225  ; 0.896 ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; 0.498  ; 1.278 ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.028  ; 0.620 ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; -0.287 ; 0.354 ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.259  ; 0.943 ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; -0.257 ; 0.391 ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.021  ; 0.682 ; Rise       ; address[1]      ;
; address[*]     ; clk        ; 5.772  ; 6.203 ; Rise       ; clk             ;
;  address[0]    ; clk        ; 4.876  ; 5.668 ; Rise       ; clk             ;
;  address[1]    ; clk        ; 2.703  ; 3.194 ; Rise       ; clk             ;
;  address[2]    ; clk        ; 5.183  ; 6.085 ; Rise       ; clk             ;
;  address[3]    ; clk        ; 4.794  ; 5.629 ; Rise       ; clk             ;
;  address[4]    ; clk        ; 5.031  ; 5.842 ; Rise       ; clk             ;
;  address[5]    ; clk        ; 5.527  ; 6.130 ; Rise       ; clk             ;
;  address[6]    ; clk        ; 5.772  ; 6.203 ; Rise       ; clk             ;
;  address[7]    ; clk        ; 5.044  ; 5.927 ; Rise       ; clk             ;
; data_in[*]     ; clk        ; 4.092  ; 5.174 ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; 2.310  ; 3.134 ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; 2.348  ; 3.214 ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; 2.477  ; 3.334 ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; 2.931  ; 3.824 ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; 4.092  ; 5.174 ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; 2.312  ; 3.119 ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; 2.200  ; 2.997 ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; 2.412  ; 3.287 ; Rise       ; clk             ;
; writee         ; clk        ; 3.454  ; 4.364 ; Rise       ; clk             ;
+----------------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; address[*]     ; address[1] ; 0.828  ; 0.391  ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; -0.044 ; -0.813 ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 0.828  ; 0.391  ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; -1.196 ; -1.644 ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; -0.780 ; -1.344 ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; -0.359 ; -0.958 ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 0.096  ; -0.628 ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; -0.683 ; -1.465 ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 0.094  ; -0.650 ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 1.102  ; 0.509  ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; 0.739  ; 0.085  ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; 0.847  ; 0.201  ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; 0.424  ; -0.269 ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; 0.737  ; 0.113  ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; 1.102  ; 0.509  ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; 0.581  ; -0.042 ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; 0.995  ; 0.375  ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.368  ; -0.313 ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 0.899  ; 0.270  ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; 0.804  ; 0.159  ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.547  ; -0.104 ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; 0.182  ; -0.569 ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.644  ; 0.019  ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; 0.836  ; 0.213  ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.460  ; -0.174 ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; 0.899  ; 0.270  ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.623  ; -0.037 ; Rise       ; address[1]      ;
; address[*]     ; clk        ; -0.332 ; -0.761 ; Rise       ; clk             ;
;  address[0]    ; clk        ; -1.074 ; -1.703 ; Rise       ; clk             ;
;  address[1]    ; clk        ; -0.332 ; -0.761 ; Rise       ; clk             ;
;  address[2]    ; clk        ; -1.049 ; -1.691 ; Rise       ; clk             ;
;  address[3]    ; clk        ; -0.963 ; -1.581 ; Rise       ; clk             ;
;  address[4]    ; clk        ; -0.861 ; -1.478 ; Rise       ; clk             ;
;  address[5]    ; clk        ; -0.967 ; -1.586 ; Rise       ; clk             ;
;  address[6]    ; clk        ; -0.923 ; -1.540 ; Rise       ; clk             ;
;  address[7]    ; clk        ; -1.207 ; -1.861 ; Rise       ; clk             ;
; data_in[*]     ; clk        ; -0.678 ; -1.282 ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; -0.881 ; -1.527 ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; -0.931 ; -1.568 ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; -0.898 ; -1.558 ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; -0.706 ; -1.325 ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; -0.989 ; -1.594 ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; -0.678 ; -1.282 ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; -0.694 ; -1.309 ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; -0.688 ; -1.287 ; Rise       ; clk             ;
; writee         ; clk        ; -1.166 ; -1.765 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; adres_2[*]      ; address[1] ; 6.389 ; 6.527 ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 6.380 ; 6.245 ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 6.389 ; 6.527 ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 6.107 ; 5.429 ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 5.890 ; 5.938 ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 5.243 ; 6.102 ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 5.979 ; 6.084 ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 6.125 ; 6.185 ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 6.701 ; 6.701 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 6.701 ; 6.658 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 6.579 ; 6.612 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 6.608 ; 6.462 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 6.525 ; 6.509 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 6.347 ; 6.530 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 6.652 ; 6.701 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 6.524 ; 6.484 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 6.620 ; 6.585 ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 6.620 ; 6.585 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 6.379 ; 6.394 ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 6.358 ; 6.242 ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 6.348 ; 6.333 ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 6.309 ; 6.453 ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 6.374 ; 6.354 ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 6.464 ; 6.437 ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 6.389 ; 6.527 ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 6.380 ; 6.245 ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 6.389 ; 6.527 ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 6.107 ; 5.429 ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 5.890 ; 5.938 ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 5.243 ; 6.102 ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 5.979 ; 6.084 ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 6.125 ; 6.185 ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 3.542 ; 3.598 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 3.542 ; 3.598 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 3.431 ; 3.502 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 3.415 ; 3.450 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 3.402 ; 3.441 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 3.508 ; 3.565 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 3.542 ; 3.596 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 3.374 ; 3.410 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 3.492 ; 3.582 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 3.636 ; 3.727 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 3.539 ; 3.593 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 3.482 ; 3.565 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 3.636 ; 3.727 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 3.376 ; 3.420 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 3.368 ; 3.430 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 3.373 ; 3.407 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 3.369 ; 3.404 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 3.402 ; 3.444 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; adres_2[*]      ; address[1] ; 4.994 ; 5.046 ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 5.410 ; 5.295 ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 5.420 ; 5.564 ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 5.942 ; 5.275 ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 4.994 ; 5.046 ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 5.096 ; 5.937 ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 5.048 ; 5.150 ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 5.169 ; 5.287 ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 5.646 ; 5.662 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 5.840 ; 5.796 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 5.723 ; 5.747 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 5.767 ; 5.765 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 5.652 ; 5.675 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 5.650 ; 5.712 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 5.793 ; 5.915 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 5.646 ; 5.662 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 5.694 ; 5.704 ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 5.959 ; 5.923 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 5.746 ; 5.756 ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 5.773 ; 5.740 ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 5.694 ; 5.704 ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 5.789 ; 5.811 ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 5.718 ; 5.730 ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 5.794 ; 5.808 ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 4.994 ; 5.046 ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 5.410 ; 5.295 ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 5.420 ; 5.564 ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 5.942 ; 5.275 ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 4.994 ; 5.046 ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 5.096 ; 5.937 ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 5.048 ; 5.150 ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 5.169 ; 5.287 ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 3.309 ; 3.343 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 3.471 ; 3.524 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 3.357 ; 3.424 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 3.350 ; 3.383 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 3.337 ; 3.374 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 3.437 ; 3.492 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 3.470 ; 3.522 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 3.309 ; 3.343 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 3.416 ; 3.503 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 3.298 ; 3.336 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 3.468 ; 3.518 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 3.406 ; 3.485 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 3.554 ; 3.641 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 3.309 ; 3.352 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 3.298 ; 3.357 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 3.307 ; 3.339 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 3.303 ; 3.336 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 3.336 ; 3.375 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; adres_2[0]  ; 4.891 ; 4.784 ; 5.558 ; 5.432 ;
; address[0] ; adres_2[1]  ; 4.904 ;       ;       ; 5.705 ;
; address[0] ; adres_2[2]  ; 4.387 ;       ;       ; 5.094 ;
; address[0] ; adres_2[3]  ; 4.341 ; 4.390 ; 4.954 ; 5.026 ;
; address[0] ; adres_2[4]  ;       ; 5.552 ; 6.244 ;       ;
; address[0] ; adres_2[5]  ; 4.850 ; 4.938 ; 5.529 ; 5.610 ;
; address[0] ; adres_2[6]  ; 4.969 ; 5.090 ; 5.648 ; 5.762 ;
; address[2] ; adres_2[0]  ; 4.771 ; 4.661 ; 5.414 ; 5.311 ;
; address[2] ; adres_2[1]  ; 4.781 ; 4.916 ; 5.430 ; 5.558 ;
; address[2] ; adres_2[2]  ; 4.549 ; 4.653 ; 5.192 ; 5.276 ;
; address[2] ; adres_2[3]  ; 4.426 ; 4.478 ; 5.041 ; 5.111 ;
; address[2] ; adres_2[4]  ; 5.421 ; 5.532 ; 6.171 ; 6.298 ;
; address[2] ; adres_2[5]  ; 5.289 ;       ;       ; 6.123 ;
; address[2] ; adres_2[6]  ; 5.414 ; 5.522 ; 6.133 ; 6.263 ;
; address[3] ; adres_2[0]  ; 4.951 ; 4.869 ; 5.650 ; 5.515 ;
; address[3] ; adres_2[1]  ; 4.963 ; 5.141 ; 5.683 ; 5.764 ;
; address[3] ; adres_2[2]  ;       ; 4.581 ; 5.099 ;       ;
; address[3] ; adres_2[3]  ; 4.525 ; 4.601 ; 5.220 ; 5.244 ;
; address[3] ; adres_2[4]  ; 4.831 ; 4.944 ; 5.493 ; 5.624 ;
; address[3] ; adres_2[5]  ; 4.769 ; 4.854 ; 5.448 ; 5.552 ;
; address[3] ; adres_2[6]  ; 4.892 ; 5.010 ; 5.575 ; 5.711 ;
; address[4] ; adres_1[0]  ; 5.065 ; 4.975 ; 5.758 ; 5.668 ;
; address[4] ; adres_1[1]  ; 5.166 ;       ;       ; 5.948 ;
; address[4] ; adres_1[2]  ; 4.652 ;       ;       ; 5.381 ;
; address[4] ; adres_1[3]  ; 5.190 ; 5.285 ; 5.931 ; 5.987 ;
; address[4] ; adres_1[4]  ;       ; 4.358 ; 4.966 ;       ;
; address[4] ; adres_1[5]  ; 4.870 ; 4.934 ; 5.561 ; 5.631 ;
; address[4] ; adres_1[6]  ; 5.088 ; 5.158 ; 5.741 ; 5.865 ;
; address[5] ; adres_1[0]  ; 5.075 ; 4.997 ; 5.765 ; 5.668 ;
; address[5] ; adres_1[1]  ; 5.188 ; 5.287 ; 5.898 ; 6.016 ;
; address[5] ; adres_1[2]  ;       ; 4.883 ; 5.529 ;       ;
; address[5] ; adres_1[3]  ; 4.996 ; 5.073 ; 5.689 ; 5.784 ;
; address[5] ; adres_1[4]  ; 4.557 ;       ;       ; 5.301 ;
; address[5] ; adres_1[5]  ; 4.899 ; 4.963 ; 5.608 ; 5.691 ;
; address[5] ; adres_1[6]  ; 5.110 ; 5.204 ; 5.820 ; 5.932 ;
; address[6] ; adres_1[0]  ; 5.532 ; 5.451 ; 6.295 ; 6.221 ;
; address[6] ; adres_1[1]  ; 5.353 ; 5.455 ; 6.097 ; 6.192 ;
; address[6] ; adres_1[2]  ; 5.276 ; 5.356 ; 6.006 ; 6.066 ;
; address[6] ; adres_1[3]  ; 5.473 ; 5.567 ; 6.216 ; 6.278 ;
; address[6] ; adres_1[4]  ; 4.887 ; 4.923 ; 5.643 ; 5.672 ;
; address[6] ; adres_1[5]  ; 5.062 ;       ;       ; 5.864 ;
; address[6] ; adres_1[6]  ; 5.275 ; 5.372 ; 6.018 ; 6.108 ;
; address[7] ; adres_1[0]  ; 5.342 ; 5.289 ; 6.091 ; 5.974 ;
; address[7] ; adres_1[1]  ; 5.454 ; 5.607 ; 6.266 ; 6.330 ;
; address[7] ; adres_1[2]  ;       ; 4.647 ; 5.206 ;       ;
; address[7] ; adres_1[3]  ; 4.897 ; 4.977 ; 5.576 ; 5.649 ;
; address[7] ; adres_1[4]  ; 4.774 ; 4.830 ; 5.531 ; 5.550 ;
; address[7] ; adres_1[5]  ; 5.194 ; 5.257 ; 5.956 ; 6.032 ;
; address[7] ; adres_1[6]  ; 5.398 ; 5.523 ; 6.187 ; 6.266 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; adres_2[0]  ; 4.757 ; 4.654 ; 5.415 ; 5.293 ;
; address[0] ; adres_2[1]  ; 4.770 ;       ;       ; 5.556 ;
; address[0] ; adres_2[2]  ; 4.240 ;       ;       ; 4.937 ;
; address[0] ; adres_2[3]  ; 4.197 ; 4.265 ; 4.835 ; 4.854 ;
; address[0] ; adres_2[4]  ;       ; 5.392 ; 6.073 ;       ;
; address[0] ; adres_2[5]  ; 4.717 ; 4.803 ; 5.386 ; 5.465 ;
; address[0] ; adres_2[6]  ; 4.832 ; 4.949 ; 5.501 ; 5.611 ;
; address[2] ; adres_2[0]  ; 4.643 ; 4.536 ; 5.276 ; 5.176 ;
; address[2] ; adres_2[1]  ; 4.652 ; 4.782 ; 5.292 ; 5.415 ;
; address[2] ; adres_2[2]  ; 4.431 ; 4.529 ; 5.063 ; 5.145 ;
; address[2] ; adres_2[3]  ; 4.312 ; 4.359 ; 4.918 ; 4.985 ;
; address[2] ; adres_2[4]  ; 5.239 ; 5.373 ; 6.004 ; 6.095 ;
; address[2] ; adres_2[5]  ; 5.117 ;       ;       ; 5.914 ;
; address[2] ; adres_2[6]  ; 5.232 ; 5.349 ; 5.951 ; 6.057 ;
; address[3] ; adres_2[0]  ; 4.815 ; 4.701 ; 5.484 ; 5.373 ;
; address[3] ; adres_2[1]  ; 4.827 ; 4.971 ; 5.509 ; 5.612 ;
; address[3] ; adres_2[2]  ;       ; 4.459 ; 4.974 ;       ;
; address[3] ; adres_2[3]  ; 4.407 ; 4.478 ; 5.092 ; 5.113 ;
; address[3] ; adres_2[4]  ; 4.673 ; 4.809 ; 5.353 ; 5.446 ;
; address[3] ; adres_2[5]  ; 4.640 ; 4.722 ; 5.309 ; 5.410 ;
; address[3] ; adres_2[6]  ; 4.759 ; 4.871 ; 5.430 ; 5.562 ;
; address[4] ; adres_1[0]  ; 4.926 ; 4.839 ; 5.608 ; 5.521 ;
; address[4] ; adres_1[1]  ; 4.987 ;       ;       ; 5.754 ;
; address[4] ; adres_1[2]  ; 4.495 ;       ;       ; 5.212 ;
; address[4] ; adres_1[3]  ; 5.013 ; 5.098 ; 5.725 ; 5.794 ;
; address[4] ; adres_1[4]  ;       ; 4.236 ; 4.845 ;       ;
; address[4] ; adres_1[5]  ; 4.722 ; 4.789 ; 5.396 ; 5.452 ;
; address[4] ; adres_1[6]  ; 4.913 ; 5.015 ; 5.590 ; 5.693 ;
; address[5] ; adres_1[0]  ; 4.935 ; 4.860 ; 5.616 ; 5.522 ;
; address[5] ; adres_1[1]  ; 5.043 ; 5.138 ; 5.741 ; 5.855 ;
; address[5] ; adres_1[2]  ;       ; 4.750 ; 5.388 ;       ;
; address[5] ; adres_1[3]  ; 4.859 ; 4.932 ; 5.541 ; 5.634 ;
; address[5] ; adres_1[4]  ; 4.437 ;       ;       ; 5.169 ;
; address[5] ; adres_1[5]  ; 4.766 ; 4.827 ; 5.463 ; 5.543 ;
; address[5] ; adres_1[6]  ; 4.968 ; 5.057 ; 5.666 ; 5.775 ;
; address[6] ; adres_1[0]  ; 5.375 ; 5.296 ; 6.124 ; 6.052 ;
; address[6] ; adres_1[1]  ; 5.201 ; 5.300 ; 5.932 ; 6.024 ;
; address[6] ; adres_1[2]  ; 5.129 ; 5.203 ; 5.845 ; 5.903 ;
; address[6] ; adres_1[3]  ; 5.283 ; 5.366 ; 6.008 ; 6.088 ;
; address[6] ; adres_1[4]  ; 4.753 ; 4.789 ; 5.496 ; 5.525 ;
; address[6] ; adres_1[5]  ; 4.922 ;       ;       ; 5.710 ;
; address[6] ; adres_1[6]  ; 5.126 ; 5.220 ; 5.857 ; 5.944 ;
; address[7] ; adres_1[0]  ; 5.194 ; 5.108 ; 5.900 ; 5.817 ;
; address[7] ; adres_1[1]  ; 5.300 ; 5.421 ; 6.070 ; 6.157 ;
; address[7] ; adres_1[2]  ;       ; 4.524 ; 5.078 ;       ;
; address[7] ; adres_1[3]  ; 4.765 ; 4.843 ; 5.434 ; 5.505 ;
; address[7] ; adres_1[4]  ; 4.641 ; 4.702 ; 5.391 ; 5.394 ;
; address[7] ; adres_1[5]  ; 5.030 ; 5.111 ; 5.799 ; 5.839 ;
; address[7] ; adres_1[6]  ; 5.225 ; 5.327 ; 5.979 ; 6.077 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.366    ; -1.247 ; N/A      ; N/A     ; -3.000              ;
;  address[1]      ; -0.237    ; -1.247 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.366    ; 0.292  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -4192.23  ; -7.902 ; 0.0      ; 0.0     ; -2205.334           ;
;  address[1]      ; -0.664    ; -7.902 ; N/A      ; N/A     ; -3.003              ;
;  clk             ; -4191.566 ; 0.000  ; N/A      ; N/A     ; -2202.331           ;
+------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+----------------+------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+-------+------------+-----------------+
; address[*]     ; address[1] ; 5.318  ; 5.829 ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; 4.110  ; 4.457 ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 0.544  ; 0.717 ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; 4.184  ; 4.521 ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; 4.206  ; 4.581 ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; 3.275  ; 3.732 ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 4.094  ; 4.626 ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; 5.318  ; 5.829 ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 3.790  ; 4.499 ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 0.606  ; 1.150 ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; 0.023  ; 0.586 ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; -0.016 ; 0.513 ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; 0.593  ; 1.077 ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; -0.007 ; 0.499 ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; -0.563 ; 0.045 ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; 0.350  ; 0.901 ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; -0.335 ; 0.303 ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.606  ; 1.150 ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 1.086  ; 1.597 ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; -0.104 ; 0.510 ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.562  ; 1.071 ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; 1.086  ; 1.597 ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.241  ; 0.634 ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; -0.287 ; 0.354 ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.563  ; 1.133 ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; -0.257 ; 0.391 ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.198  ; 0.732 ; Rise       ; address[1]      ;
; address[*]     ; clk        ; 9.534  ; 9.823 ; Rise       ; clk             ;
;  address[0]    ; clk        ; 8.356  ; 8.972 ; Rise       ; clk             ;
;  address[1]    ; clk        ; 4.586  ; 4.838 ; Rise       ; clk             ;
;  address[2]    ; clk        ; 8.794  ; 9.476 ; Rise       ; clk             ;
;  address[3]    ; clk        ; 8.387  ; 8.943 ; Rise       ; clk             ;
;  address[4]    ; clk        ; 8.712  ; 9.329 ; Rise       ; clk             ;
;  address[5]    ; clk        ; 9.140  ; 9.546 ; Rise       ; clk             ;
;  address[6]    ; clk        ; 9.534  ; 9.823 ; Rise       ; clk             ;
;  address[7]    ; clk        ; 8.724  ; 9.400 ; Rise       ; clk             ;
; data_in[*]     ; clk        ; 6.990  ; 7.684 ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; 4.121  ; 4.673 ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; 4.013  ; 4.680 ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; 4.371  ; 5.022 ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; 5.132  ; 5.747 ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; 6.990  ; 7.684 ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; 4.014  ; 4.664 ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; 3.873  ; 4.417 ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; 4.094  ; 4.742 ; Rise       ; clk             ;
; writee         ; clk        ; 6.138  ; 6.660 ; Rise       ; clk             ;
+----------------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; address[*]     ; address[1] ; 1.223  ; 1.066  ; Rise       ; address[1]      ;
;  address[0]    ; address[1] ; -0.044 ; -0.608 ; Rise       ; address[1]      ;
;  address[1]    ; address[1] ; 1.223  ; 1.066  ; Rise       ; address[1]      ;
;  address[2]    ; address[1] ; -1.196 ; -1.644 ; Rise       ; address[1]      ;
;  address[3]    ; address[1] ; -0.780 ; -1.344 ; Rise       ; address[1]      ;
;  address[4]    ; address[1] ; -0.359 ; -0.958 ; Rise       ; address[1]      ;
;  address[5]    ; address[1] ; 0.096  ; -0.395 ; Rise       ; address[1]      ;
;  address[6]    ; address[1] ; -0.683 ; -1.465 ; Rise       ; address[1]      ;
;  address[7]    ; address[1] ; 0.179  ; -0.272 ; Rise       ; address[1]      ;
; port_in_00[*]  ; address[1] ; 1.811  ; 1.391  ; Rise       ; address[1]      ;
;  port_in_00[0] ; address[1] ; 1.141  ; 0.693  ; Rise       ; address[1]      ;
;  port_in_00[1] ; address[1] ; 1.280  ; 0.915  ; Rise       ; address[1]      ;
;  port_in_00[2] ; address[1] ; 0.601  ; 0.251  ; Rise       ; address[1]      ;
;  port_in_00[3] ; address[1] ; 1.131  ; 0.764  ; Rise       ; address[1]      ;
;  port_in_00[4] ; address[1] ; 1.811  ; 1.391  ; Rise       ; address[1]      ;
;  port_in_00[5] ; address[1] ; 0.877  ; 0.492  ; Rise       ; address[1]      ;
;  port_in_00[6] ; address[1] ; 1.610  ; 1.158  ; Rise       ; address[1]      ;
;  port_in_00[7] ; address[1] ; 0.545  ; 0.173  ; Rise       ; address[1]      ;
; port_in_01[*]  ; address[1] ; 1.466  ; 1.054  ; Rise       ; address[1]      ;
;  port_in_01[0] ; address[1] ; 1.262  ; 0.809  ; Rise       ; address[1]      ;
;  port_in_01[1] ; address[1] ; 0.798  ; 0.425  ; Rise       ; address[1]      ;
;  port_in_01[2] ; address[1] ; 0.182  ; -0.180 ; Rise       ; address[1]      ;
;  port_in_01[3] ; address[1] ; 0.929  ; 0.596  ; Rise       ; address[1]      ;
;  port_in_01[4] ; address[1] ; 1.382  ; 0.962  ; Rise       ; address[1]      ;
;  port_in_01[5] ; address[1] ; 0.687  ; 0.319  ; Rise       ; address[1]      ;
;  port_in_01[6] ; address[1] ; 1.466  ; 1.054  ; Rise       ; address[1]      ;
;  port_in_01[7] ; address[1] ; 0.919  ; 0.527  ; Rise       ; address[1]      ;
; address[*]     ; clk        ; -0.332 ; -0.761 ; Rise       ; clk             ;
;  address[0]    ; clk        ; -1.074 ; -1.703 ; Rise       ; clk             ;
;  address[1]    ; clk        ; -0.332 ; -0.761 ; Rise       ; clk             ;
;  address[2]    ; clk        ; -1.049 ; -1.691 ; Rise       ; clk             ;
;  address[3]    ; clk        ; -0.963 ; -1.581 ; Rise       ; clk             ;
;  address[4]    ; clk        ; -0.861 ; -1.478 ; Rise       ; clk             ;
;  address[5]    ; clk        ; -0.967 ; -1.586 ; Rise       ; clk             ;
;  address[6]    ; clk        ; -0.923 ; -1.540 ; Rise       ; clk             ;
;  address[7]    ; clk        ; -1.207 ; -1.861 ; Rise       ; clk             ;
; data_in[*]     ; clk        ; -0.678 ; -1.282 ; Rise       ; clk             ;
;  data_in[0]    ; clk        ; -0.881 ; -1.527 ; Rise       ; clk             ;
;  data_in[1]    ; clk        ; -0.931 ; -1.568 ; Rise       ; clk             ;
;  data_in[2]    ; clk        ; -0.898 ; -1.558 ; Rise       ; clk             ;
;  data_in[3]    ; clk        ; -0.706 ; -1.325 ; Rise       ; clk             ;
;  data_in[4]    ; clk        ; -0.989 ; -1.594 ; Rise       ; clk             ;
;  data_in[5]    ; clk        ; -0.678 ; -1.282 ; Rise       ; clk             ;
;  data_in[6]    ; clk        ; -0.694 ; -1.309 ; Rise       ; clk             ;
;  data_in[7]    ; clk        ; -0.688 ; -1.287 ; Rise       ; clk             ;
; writee         ; clk        ; -1.166 ; -1.765 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; adres_2[*]      ; address[1] ; 10.091 ; 10.157 ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 9.956  ; 9.883  ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 10.091 ; 10.157 ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 9.648  ; 9.071  ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 9.304  ; 9.251  ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 8.991  ; 9.553  ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 9.528  ; 9.549  ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 9.734  ; 9.644  ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 11.224 ; 11.252 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 11.176 ; 11.252 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 11.087 ; 11.021 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 11.123 ; 11.049 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 10.959 ; 10.893 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 10.943 ; 10.888 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 11.224 ; 11.186 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 10.945 ; 10.880 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 11.068 ; 11.151 ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 11.068 ; 11.151 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 10.746 ; 10.693 ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 10.725 ; 10.639 ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 10.722 ; 10.627 ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 10.823 ; 10.799 ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 10.746 ; 10.664 ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 10.930 ; 10.828 ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 10.091 ; 10.157 ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 9.956  ; 9.883  ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 10.091 ; 10.157 ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 9.648  ; 9.071  ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 9.304  ; 9.251  ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 8.991  ; 9.553  ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 9.528  ; 9.549  ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 9.734  ; 9.644  ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 5.880  ; 5.902  ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 5.880  ; 5.902  ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 5.781  ; 5.783  ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 5.617  ; 5.634  ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 5.617  ; 5.633  ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 5.844  ; 5.866  ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 5.870  ; 5.877  ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 5.576  ; 5.605  ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 5.860  ; 5.882  ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 6.091  ; 6.097  ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 5.850  ; 5.880  ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 5.828  ; 5.874  ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 6.091  ; 6.097  ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 5.602  ; 5.617  ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 5.615  ; 5.645  ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 5.569  ; 5.595  ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 5.568  ; 5.596  ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 5.637  ; 5.660  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; adres_2[*]      ; address[1] ; 4.994 ; 5.046 ; Rise       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 5.410 ; 5.295 ; Rise       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 5.420 ; 5.564 ; Rise       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 5.942 ; 5.275 ; Rise       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 4.994 ; 5.046 ; Rise       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 5.096 ; 5.937 ; Rise       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 5.048 ; 5.150 ; Rise       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 5.169 ; 5.287 ; Rise       ; address[1]      ;
; data_out_1[*]   ; address[1] ; 5.646 ; 5.662 ; Rise       ; address[1]      ;
;  data_out_1[0]  ; address[1] ; 5.840 ; 5.796 ; Rise       ; address[1]      ;
;  data_out_1[1]  ; address[1] ; 5.723 ; 5.747 ; Rise       ; address[1]      ;
;  data_out_1[2]  ; address[1] ; 5.767 ; 5.765 ; Rise       ; address[1]      ;
;  data_out_1[3]  ; address[1] ; 5.652 ; 5.675 ; Rise       ; address[1]      ;
;  data_out_1[4]  ; address[1] ; 5.650 ; 5.712 ; Rise       ; address[1]      ;
;  data_out_1[5]  ; address[1] ; 5.793 ; 5.915 ; Rise       ; address[1]      ;
;  data_out_1[6]  ; address[1] ; 5.646 ; 5.662 ; Rise       ; address[1]      ;
; data_out_2[*]   ; address[1] ; 5.694 ; 5.704 ; Rise       ; address[1]      ;
;  data_out_2[0]  ; address[1] ; 5.959 ; 5.923 ; Rise       ; address[1]      ;
;  data_out_2[1]  ; address[1] ; 5.746 ; 5.756 ; Rise       ; address[1]      ;
;  data_out_2[2]  ; address[1] ; 5.773 ; 5.740 ; Rise       ; address[1]      ;
;  data_out_2[3]  ; address[1] ; 5.694 ; 5.704 ; Rise       ; address[1]      ;
;  data_out_2[4]  ; address[1] ; 5.789 ; 5.811 ; Rise       ; address[1]      ;
;  data_out_2[5]  ; address[1] ; 5.718 ; 5.730 ; Rise       ; address[1]      ;
;  data_out_2[6]  ; address[1] ; 5.794 ; 5.808 ; Rise       ; address[1]      ;
; adres_2[*]      ; address[1] ; 4.994 ; 5.046 ; Fall       ; address[1]      ;
;  adres_2[0]     ; address[1] ; 5.410 ; 5.295 ; Fall       ; address[1]      ;
;  adres_2[1]     ; address[1] ; 5.420 ; 5.564 ; Fall       ; address[1]      ;
;  adres_2[2]     ; address[1] ; 5.942 ; 5.275 ; Fall       ; address[1]      ;
;  adres_2[3]     ; address[1] ; 4.994 ; 5.046 ; Fall       ; address[1]      ;
;  adres_2[4]     ; address[1] ; 5.096 ; 5.937 ; Fall       ; address[1]      ;
;  adres_2[5]     ; address[1] ; 5.048 ; 5.150 ; Fall       ; address[1]      ;
;  adres_2[6]     ; address[1] ; 5.169 ; 5.287 ; Fall       ; address[1]      ;
; port_out_00[*]  ; clk        ; 3.309 ; 3.343 ; Rise       ; clk             ;
;  port_out_00[0] ; clk        ; 3.471 ; 3.524 ; Rise       ; clk             ;
;  port_out_00[1] ; clk        ; 3.357 ; 3.424 ; Rise       ; clk             ;
;  port_out_00[2] ; clk        ; 3.350 ; 3.383 ; Rise       ; clk             ;
;  port_out_00[3] ; clk        ; 3.337 ; 3.374 ; Rise       ; clk             ;
;  port_out_00[4] ; clk        ; 3.437 ; 3.492 ; Rise       ; clk             ;
;  port_out_00[5] ; clk        ; 3.470 ; 3.522 ; Rise       ; clk             ;
;  port_out_00[6] ; clk        ; 3.309 ; 3.343 ; Rise       ; clk             ;
;  port_out_00[7] ; clk        ; 3.416 ; 3.503 ; Rise       ; clk             ;
; port_out_01[*]  ; clk        ; 3.298 ; 3.336 ; Rise       ; clk             ;
;  port_out_01[0] ; clk        ; 3.468 ; 3.518 ; Rise       ; clk             ;
;  port_out_01[1] ; clk        ; 3.406 ; 3.485 ; Rise       ; clk             ;
;  port_out_01[2] ; clk        ; 3.554 ; 3.641 ; Rise       ; clk             ;
;  port_out_01[3] ; clk        ; 3.309 ; 3.352 ; Rise       ; clk             ;
;  port_out_01[4] ; clk        ; 3.298 ; 3.357 ; Rise       ; clk             ;
;  port_out_01[5] ; clk        ; 3.307 ; 3.339 ; Rise       ; clk             ;
;  port_out_01[6] ; clk        ; 3.303 ; 3.336 ; Rise       ; clk             ;
;  port_out_01[7] ; clk        ; 3.336 ; 3.375 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; adres_2[0]  ; 8.149 ; 8.135 ; 8.654 ; 8.609 ;
; address[0] ; adres_2[1]  ; 8.309 ;       ;       ; 8.854 ;
; address[0] ; adres_2[2]  ; 7.461 ;       ;       ; 7.935 ;
; address[0] ; adres_2[3]  ; 7.401 ; 7.360 ; 7.827 ; 7.825 ;
; address[0] ; adres_2[4]  ;       ; 9.276 ; 9.879 ;       ;
; address[0] ; adres_2[5]  ; 8.282 ; 8.260 ; 8.787 ; 8.756 ;
; address[0] ; adres_2[6]  ; 8.443 ; 8.444 ; 8.947 ; 8.939 ;
; address[2] ; adres_2[0]  ; 7.952 ; 7.938 ; 8.407 ; 8.402 ;
; address[2] ; adres_2[1]  ; 8.111 ; 8.151 ; 8.573 ; 8.604 ;
; address[2] ; adres_2[2]  ; 7.743 ; 7.780 ; 8.221 ; 8.237 ;
; address[2] ; adres_2[3]  ; 7.539 ; 7.493 ; 7.971 ; 7.957 ;
; address[2] ; adres_2[4]  ; 9.344 ; 9.321 ; 9.892 ; 9.900 ;
; address[2] ; adres_2[5]  ; 9.058 ;       ;       ; 9.633 ;
; address[2] ; adres_2[6]  ; 9.230 ; 9.215 ; 9.758 ; 9.794 ;
; address[3] ; adres_2[0]  ; 8.287 ; 8.310 ; 8.825 ; 8.752 ;
; address[3] ; adres_2[1]  ; 8.433 ; 8.555 ; 9.000 ; 8.959 ;
; address[3] ; adres_2[2]  ;       ; 7.639 ; 8.062 ;       ;
; address[3] ; adres_2[3]  ; 7.689 ; 7.690 ; 8.204 ; 8.119 ;
; address[3] ; adres_2[4]  ; 8.289 ; 8.271 ; 8.782 ; 8.792 ;
; address[3] ; adres_2[5]  ; 8.189 ; 8.165 ; 8.706 ; 8.715 ;
; address[3] ; adres_2[6]  ; 8.352 ; 8.353 ; 8.868 ; 8.899 ;
; address[4] ; adres_1[0]  ; 8.444 ; 8.455 ; 9.005 ; 9.022 ;
; address[4] ; adres_1[1]  ; 8.882 ;       ;       ; 9.333 ;
; address[4] ; adres_1[2]  ; 7.979 ;       ;       ; 8.468 ;
; address[4] ; adres_1[3]  ; 8.894 ; 8.860 ; 9.446 ; 9.355 ;
; address[4] ; adres_1[4]  ;       ; 7.330 ; 7.877 ;       ;
; address[4] ; adres_1[5]  ; 8.318 ; 8.267 ; 8.847 ; 8.808 ;
; address[4] ; adres_1[6]  ; 8.700 ; 8.600 ; 9.168 ; 9.162 ;
; address[5] ; adres_1[0]  ; 8.474 ; 8.514 ; 8.977 ; 8.984 ;
; address[5] ; adres_1[1]  ; 8.937 ; 8.860 ; 9.431 ; 9.387 ;
; address[5] ; adres_1[2]  ;       ; 8.278 ; 8.774 ;       ;
; address[5] ; adres_1[3]  ; 8.588 ; 8.517 ; 9.077 ; 9.038 ;
; address[5] ; adres_1[4]  ; 7.866 ;       ;       ; 8.328 ;
; address[5] ; adres_1[5]  ; 8.390 ; 8.333 ; 8.884 ; 8.860 ;
; address[5] ; adres_1[6]  ; 8.756 ; 8.689 ; 9.251 ; 9.215 ;
; address[6] ; adres_1[0]  ; 9.268 ; 9.306 ; 9.786 ; 9.833 ;
; address[6] ; adres_1[1]  ; 9.219 ; 9.144 ; 9.738 ; 9.654 ;
; address[6] ; adres_1[2]  ; 9.051 ; 9.063 ; 9.515 ; 9.506 ;
; address[6] ; adres_1[3]  ; 9.404 ; 9.367 ; 9.888 ; 9.807 ;
; address[6] ; adres_1[4]  ; 8.383 ; 8.324 ; 8.871 ; 8.803 ;
; address[6] ; adres_1[5]  ; 8.672 ;       ;       ; 9.128 ;
; address[6] ; adres_1[6]  ; 9.038 ; 8.973 ; 9.557 ; 9.483 ;
; address[7] ; adres_1[0]  ; 8.895 ; 8.970 ; 9.464 ; 9.425 ;
; address[7] ; adres_1[1]  ; 9.359 ; 9.383 ; 9.950 ; 9.822 ;
; address[7] ; adres_1[2]  ;       ; 7.798 ; 8.243 ;       ;
; address[7] ; adres_1[3]  ; 8.356 ; 8.287 ; 8.849 ; 8.771 ;
; address[7] ; adres_1[4]  ; 8.170 ; 8.155 ; 8.791 ; 8.712 ;
; address[7] ; adres_1[5]  ; 8.856 ; 8.804 ; 9.364 ; 9.341 ;
; address[7] ; adres_1[6]  ; 9.219 ; 9.213 ; 9.768 ; 9.689 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; adres_2[0]  ; 4.757 ; 4.654 ; 5.415 ; 5.293 ;
; address[0] ; adres_2[1]  ; 4.770 ;       ;       ; 5.556 ;
; address[0] ; adres_2[2]  ; 4.240 ;       ;       ; 4.937 ;
; address[0] ; adres_2[3]  ; 4.197 ; 4.265 ; 4.835 ; 4.854 ;
; address[0] ; adres_2[4]  ;       ; 5.392 ; 6.073 ;       ;
; address[0] ; adres_2[5]  ; 4.717 ; 4.803 ; 5.386 ; 5.465 ;
; address[0] ; adres_2[6]  ; 4.832 ; 4.949 ; 5.501 ; 5.611 ;
; address[2] ; adres_2[0]  ; 4.643 ; 4.536 ; 5.276 ; 5.176 ;
; address[2] ; adres_2[1]  ; 4.652 ; 4.782 ; 5.292 ; 5.415 ;
; address[2] ; adres_2[2]  ; 4.431 ; 4.529 ; 5.063 ; 5.145 ;
; address[2] ; adres_2[3]  ; 4.312 ; 4.359 ; 4.918 ; 4.985 ;
; address[2] ; adres_2[4]  ; 5.239 ; 5.373 ; 6.004 ; 6.095 ;
; address[2] ; adres_2[5]  ; 5.117 ;       ;       ; 5.914 ;
; address[2] ; adres_2[6]  ; 5.232 ; 5.349 ; 5.951 ; 6.057 ;
; address[3] ; adres_2[0]  ; 4.815 ; 4.701 ; 5.484 ; 5.373 ;
; address[3] ; adres_2[1]  ; 4.827 ; 4.971 ; 5.509 ; 5.612 ;
; address[3] ; adres_2[2]  ;       ; 4.459 ; 4.974 ;       ;
; address[3] ; adres_2[3]  ; 4.407 ; 4.478 ; 5.092 ; 5.113 ;
; address[3] ; adres_2[4]  ; 4.673 ; 4.809 ; 5.353 ; 5.446 ;
; address[3] ; adres_2[5]  ; 4.640 ; 4.722 ; 5.309 ; 5.410 ;
; address[3] ; adres_2[6]  ; 4.759 ; 4.871 ; 5.430 ; 5.562 ;
; address[4] ; adres_1[0]  ; 4.926 ; 4.839 ; 5.608 ; 5.521 ;
; address[4] ; adres_1[1]  ; 4.987 ;       ;       ; 5.754 ;
; address[4] ; adres_1[2]  ; 4.495 ;       ;       ; 5.212 ;
; address[4] ; adres_1[3]  ; 5.013 ; 5.098 ; 5.725 ; 5.794 ;
; address[4] ; adres_1[4]  ;       ; 4.236 ; 4.845 ;       ;
; address[4] ; adres_1[5]  ; 4.722 ; 4.789 ; 5.396 ; 5.452 ;
; address[4] ; adres_1[6]  ; 4.913 ; 5.015 ; 5.590 ; 5.693 ;
; address[5] ; adres_1[0]  ; 4.935 ; 4.860 ; 5.616 ; 5.522 ;
; address[5] ; adres_1[1]  ; 5.043 ; 5.138 ; 5.741 ; 5.855 ;
; address[5] ; adres_1[2]  ;       ; 4.750 ; 5.388 ;       ;
; address[5] ; adres_1[3]  ; 4.859 ; 4.932 ; 5.541 ; 5.634 ;
; address[5] ; adres_1[4]  ; 4.437 ;       ;       ; 5.169 ;
; address[5] ; adres_1[5]  ; 4.766 ; 4.827 ; 5.463 ; 5.543 ;
; address[5] ; adres_1[6]  ; 4.968 ; 5.057 ; 5.666 ; 5.775 ;
; address[6] ; adres_1[0]  ; 5.375 ; 5.296 ; 6.124 ; 6.052 ;
; address[6] ; adres_1[1]  ; 5.201 ; 5.300 ; 5.932 ; 6.024 ;
; address[6] ; adres_1[2]  ; 5.129 ; 5.203 ; 5.845 ; 5.903 ;
; address[6] ; adres_1[3]  ; 5.283 ; 5.366 ; 6.008 ; 6.088 ;
; address[6] ; adres_1[4]  ; 4.753 ; 4.789 ; 5.496 ; 5.525 ;
; address[6] ; adres_1[5]  ; 4.922 ;       ;       ; 5.710 ;
; address[6] ; adres_1[6]  ; 5.126 ; 5.220 ; 5.857 ; 5.944 ;
; address[7] ; adres_1[0]  ; 5.194 ; 5.108 ; 5.900 ; 5.817 ;
; address[7] ; adres_1[1]  ; 5.300 ; 5.421 ; 6.070 ; 6.157 ;
; address[7] ; adres_1[2]  ;       ; 4.524 ; 5.078 ;       ;
; address[7] ; adres_1[3]  ; 4.765 ; 4.843 ; 5.434 ; 5.505 ;
; address[7] ; adres_1[4]  ; 4.641 ; 4.702 ; 5.391 ; 5.394 ;
; address[7] ; adres_1[5]  ; 5.030 ; 5.111 ; 5.799 ; 5.839 ;
; address[7] ; adres_1[6]  ; 5.225 ; 5.327 ; 5.979 ; 6.077 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; port_out_00[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_1[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_1[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_1[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_1[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_1[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_1[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_1[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_2[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_2[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_2[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_2[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_2[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_2[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out_2[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_2[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_2[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_2[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_2[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_2[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_2[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adres_2[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writee                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out_1[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_1[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out_2[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; adres_2[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; address[1] ; address[1] ; 9        ; 9        ; 0        ; 0        ;
; clk        ; address[1] ; 15       ; 0        ; 0        ; 0        ;
; address[1] ; clk        ; 2325     ; 2325     ; 0        ; 0        ;
; clk        ; clk        ; 2048     ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; address[1] ; address[1] ; 9        ; 9        ; 0        ; 0        ;
; clk        ; address[1] ; 15       ; 0        ; 0        ; 0        ;
; address[1] ; clk        ; 2325     ; 2325     ; 0        ; 0        ;
; clk        ; clk        ; 2048     ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 34    ; 34    ;
; Unconstrained Input Port Paths  ; 18832 ; 18832 ;
; Unconstrained Output Ports      ; 44    ; 44    ;
; Unconstrained Output Port Paths ; 128   ; 128   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon May 27 14:58:07 2024
Info: Command: quartus_sta memoria -c memoria
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memoria.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name address[1] address[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.366
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.366           -4191.566 clk 
    Info (332119):    -0.237              -0.664 address[1] 
Info (332146): Worst-case hold slack is -1.247
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.247              -7.902 address[1] 
    Info (332119):     0.652               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clk 
    Info (332119):    -3.000              -3.000 address[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.680
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.680           -3749.737 clk 
    Info (332119):    -0.174              -0.523 address[1] 
Info (332146): Worst-case hold slack is -1.146
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.146              -6.998 address[1] 
    Info (332119):     0.617               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clk 
    Info (332119):    -3.000              -3.000 address[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.771
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.771           -2570.145 clk 
    Info (332119):    -0.185              -0.551 address[1] 
Info (332146): Worst-case hold slack is -0.849
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.849              -5.468 address[1] 
    Info (332119):     0.292               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2202.331 clk 
    Info (332119):    -3.000              -3.003 address[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4756 megabytes
    Info: Processing ended: Mon May 27 14:58:11 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


