# 4x4_2d_dct_accelerator
Zynq-7000과 AMBA AXI4를 사용하는 4x4 discrete cosine transform 연산 가속기
AXI 인터페이스를 익히고 RTL 설계를 경험하기 위한 프로젝트입니다.

# Things used in this project
- HW
    - Zybo Z7-10 FPGA
- SW 
    - Xilinx Vivado 2020.2 (linux, window)
    - Xilinx Vitis 2020.2 (window)

# Block diagram
![block_diagram](https://github.com/syjang14/4x4_2d_dct_accelerator/assets/59993682/6fcaea91-bc70-42c7-b53c-6c98c5e86d1b)


# How to run
## Run testbench
1. (linux) testbench 폴더의 run 파일 실행

## Run on FPGA
1. (window) Xilinx Vitis 실행
2. 


# Result