<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>eda多功能时钟设计_Altera FPGACPLD设计 基础篇&#43;高级篇（附随书光盘） - 菜鸟程序员博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="eda多功能时钟设计_Altera FPGACPLD设计 基础篇&#43;高级篇（附随书光盘）" />
<meta property="og:description" content="获取方法：
微信公众号：OpenFPGA 后台回复
Altera设计
基础篇介绍
《Altera FPGA/CPLD设计(基础篇)》是王诚、蔡海宁、吴继华编著的一本图书。该书可作为高等院校通信工程、电子工程、计算机、微电子与半导体等专业的教材，也可作为硬件工程师和IC工程师的实用工具书，结合作者多年工作经验，系统地介绍了FPGA/CPL的基本设计方法。在介绍FPGA/CPLD概念的基础上，介绍了Altera主流FPGA/CPLD的结构与特点，并通过丰富的实例讲解Quartus II与ModelSim、Synplify Pro等常用EDA工具的开发流程。
第1章　FPGA/CPLD简介　1
1．1　可编程逻辑设计技术简介　1
1．1．1　可编程逻辑器件发展简史　1
1．1．2　可编程逻辑器件分类　2
1．2　FPGA/CPLD的基本结构　3
1．2．1　FPGA的基本结构　3
1．2．2　CPLD的基本结构　7
1．2．3　FPGA和CPLD的比较　9
1．3　FPGA/CPLD的设计流程　10
1．4　FPGA/CPLD的常用开发工具　14
1．5　下一代可编程逻辑设计技术展望　18
1．5．1　下一代可编程逻辑器件硬件上的四大发展趋势　18
1．5．2　下一代EDA软件设计方法发展趋势　24
1．6　小结　27
1．7　问题与思考　28
第2章　Altera FPGA/CPLD的结构　29
2．1　Altera高密度FPGA　29
2．1．1　主流高端FPGA——Stratix IV E/GX/GT　29
2．1．2　内嵌10Gbit/s高速串行收发器的FPGA——Stratix IV GT　50" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://cainiaoprogram.github.io/posts/2fc1aea933319aed5675ddf60d210a55/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2021-01-09T19:19:48+08:00" />
<meta property="article:modified_time" content="2021-01-09T19:19:48+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="菜鸟程序员博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">菜鸟程序员博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">eda多功能时钟设计_Altera FPGACPLD设计 基础篇&#43;高级篇（附随书光盘）</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <div class="._5ce-wx-style" style="font-size:16px;"> 
 <div class="rich_media_content" id="js_content"> 
  <p>获取方法：</p> 
  <p>微信公众号：OpenFPGA   后台回复</p> 
  <p><strong>Altera设计</strong></p> 
  <p>基础篇介绍</p> 
  <p>《Altera FPGA/CPLD设计(基础篇)》是王诚、蔡海宁、吴继华编著的一本图书。该书可作为高等院校通信工程、电子工程、计算机、微电子与半导体等专业的教材，也可作为硬件工程师和IC工程师的实用工具书，结合作者多年工作经验，系统地介绍了FPGA/CPL的基本设计方法。在介绍FPGA/CPLD概念的基础上，介绍了Altera主流FPGA/CPLD的结构与特点，并通过丰富的实例讲解Quartus II与ModelSim、Synplify Pro等常用EDA工具的开发流程。</p> 
  <p>第1章　FPGA/CPLD简介　1</p> 
  <p>1．1　可编程逻辑设计技术简介　1</p> 
  <p>1．1．1　可编程逻辑器件发展简史　1</p> 
  <p>1．1．2　可编程逻辑器件分类　2</p> 
  <p>1．2　FPGA/CPLD的基本结构　3</p> 
  <p>1．2．1　FPGA的基本结构　3</p> 
  <p>1．2．2　CPLD的基本结构　7</p> 
  <p>1．2．3　FPGA和CPLD的比较　9</p> 
  <p>1．3　FPGA/CPLD的设计流程　10</p> 
  <p>1．4　FPGA/CPLD的常用开发工具　14</p> 
  <p>1．5　下一代可编程逻辑设计技术展望　18</p> 
  <p>1．5．1　下一代可编程逻辑器件硬件上的四大发展趋势　18</p> 
  <p>1．5．2　下一代EDA软件设计方法发展趋势　24</p> 
  <p>1．6　小结　27</p> 
  <p>1．7　问题与思考　28</p> 
  <p>第2章　Altera FPGA/CPLD的结构　29</p> 
  <p>2．1　Altera高密度FPGA　29</p> 
  <p>2．1．1　主流高端FPGA——Stratix IV E/GX/GT　29</p> 
  <p>2．1．2　内嵌10Gbit/s高速串行收发器的FPGA——Stratix IV GT　50</p> 
  <p>2．1．3　内嵌高速串行收发器的中端FPGA——ArriaII GX　54</p> 
  <p>2．2　Altera低成本FPGA　54</p> 
  <p>2．3　Altera的CPLD器件　60</p> 
  <p>2．4　小结　63</p> 
  <p>2．5　问题与思考　63</p> 
  <p>第3章　Altera Quartus II开发流程　64</p> 
  <p>3．1　Quartus II软件综述　64</p> 
  <p>3．1．1　Quartus II软件的特点及支持的器件　64</p> 
  <p>3．1．2　Quartus II软件的工具及功能简介　65</p> 
  <p>3．1．3　Quartus II软件的用户界面　67</p> 
  <p>3．2　设计输入　70</p> 
  <p>3．2．1　设计输入方式　72</p> 
  <p>3．2．2　设计规划　73</p> 
  <p>3．2．3　设计输入文件实例　74</p> 
  <p>3．2．4　设计约束　75</p> 
  <p>3．3　综合　80</p> 
  <p>3．3．1　使用Quartus II软件集成综合　80</p> 
  <p>3．3．2　控制综合　81</p> 
  <p>3．3．3　综合实例　85</p> 
  <p>3．3．4　第三方综合工具　87</p> 
  <p>3．4　布局布线　87</p> 
  <p>3．4．1　设置布局布线参数　87</p> 
  <p>3．4．2　布局布线实例　91</p> 
  <p>3．4．3　增量布局布线　92</p> 
  <p>3．4．4　反标保留分配　92</p> 
  <p>3.5　仿真　93</p> 
  <p>3.5.1　指定仿真器设置　94</p> 
  <p>3.5.2　建立矢量源文件　95</p> 
  <p>3.5.3　仿真实例　98</p> 
  <p>3.5.4　第三方仿真工具　101</p> 
  <p>3.6　编程与配置　101</p> 
  <p>3.6.1　建立编程文件　101</p> 
  <p>3.6.2　器件编程和配置　103</p> 
  <p>3.7　小结　105</p> 
  <p>3.8　问题与思考　105</p> 
  <p>第4章　Altera的IP工具　106</p> 
  <p>4.1　IP的概念和Altera的IP　106</p> 
  <p>4.1.1　IP的概念　106</p> 
  <p>4.1.2　Altera可提供的IP　107</p> 
  <p>4.1.3　Altera IP在设计中的作用　109</p> 
  <p>4.2　使用Altera的基本宏功能　110</p> 
  <p>4.2.1　定制基本宏功能　111</p> 
  <p>4.2.2　实现基本宏功能　115</p> 
  <p>4.2.3　设计实例　118</p> 
  <p>4.3　使用Altera的IP核　121</p> 
  <p>4.3.1　定制IP核　121</p> 
  <p>4.3.2　实现IP核　125</p> 
  <p>4.3.3　设计实例　126</p> 
  <p>4.4　小结　127</p> 
  <p>4.5　问题与思考　127</p> 
  <p>第5章　Quartus II的常用辅助设计工具　128</p> 
  <p>5.1　I/O分配验证　128</p> 
  <p>5.1.1　I/O分配验证功能简介　129</p> 
  <p>5.1.2　I/O分配验证流程　129</p> 
  <p>5.1.3　用于I/O分配验证的输入　132</p> 
  <p>5.1.4　运行I/O分配验证　133</p> 
  <p>5.2　功率分析　135</p> 
  <p>5.2.1　Excel-based功率计算器　135</p> 
  <p>5.2.2　Simulation-based功率估算　137</p> 
  <p>5.3　RTL阅读器　138</p> 
  <p>5.3.1　RTL阅读器简介　138</p> 
  <p>5.3.2　RTL阅读器用户界面　139</p> 
  <p>5.3.3　原理图的分页和模块层次的切换　140</p> 
  <p>5.3.4　过滤原理图　141</p> 
  <p>5.3.5　将原理图中的节点定位到源设计文件　143</p> 
  <p>5.3.6　在原理图中查找节点或网线　143</p> 
  <p>5.3.7　使用RTL阅读器分析设计中的问题　144</p> 
  <p>5.4　SignalProbe及SignalTap II逻辑分析器　144</p> 
  <p>5.4.1　SignalProbe　144</p> 
  <p>5.4.2　SignalTap II逻辑分析器　147</p> 
  <p>5.5　时序收敛平面布局规划器(Timing Closure Floorplan)　153</p> 
  <p>5.5.1　使用Timing Closure Floorplan分析设计　154</p> 
  <p>5.5.2　使用Timing Closure Floorplan优化设计　160</p> 
  <p>5.6　Chip Editor底层编辑器　160</p> 
  <p>5.6.1　Chip Editor功能简介　160</p> 
  <p>5.6.2　使用Chip Editor的设计流程　161</p> 
  <p>5.6.3　Chip Editor视图　162</p> 
  <p>5.6.4　资源特性编辑器　164</p> 
  <p>5.6.5　Chip Editor的一般应用　168</p> 
  <p>5.7　工程更改管理(ECO)　168</p> 
  <p>5.7.1　ECO简介　169</p> 
  <p>5.7.2　ECO的应用范围　169</p> 
  <p>5.7.3　ECO的操作流程　170</p> 
  <p>5.7.4　使用Change Manager查看和管理更改　171</p> 
  <p>5.7.5　ECO验证　172</p> 
  <p>5.8　小结　172</p> 
  <p>5.9　问题与思考　172</p> 
  <p>第6章　编程与配置　173</p> 
  <p>6.1　配置Altera FPGA　173</p> 
  <p>6.1.1　配置方式　173</p> 
  <p>6.1.2　主动串行(AS)　179</p> 
  <p>6.1.3　被动串行(PS)　182</p> 
  <p>6.1.4　快速被动并行(FPP)　184</p> 
  <p>6.1.5　被动并行异步(PPA)　185</p> 
  <p>6.1.6　JTAG配置方式　187</p> 
  <p>6.1.7　ByteBlaster II下载电缆　188</p> 
  <p>6.1.8　配置芯片　190</p> 
  <p>6.2　配置文件和软件支持　190</p> 
  <p>6.2.1　软件支持　190</p> 
  <p>6.2.2　配置文件　192</p> 
  <p>6.3　单板设计及调试注意事项　195</p> 
  <p>6.3.1　配置的可靠性　196</p> 
  <p>6.3.2　单板设计要点　196</p> 
  <p>6.3.3　调试建议　197</p> 
  <p>6.4　小结　199</p> 
  <p>6.5　问题与思考　199</p> 
  <p>第7章　第三方EDA工具　200</p> 
  <p>7.1　第三方EDA工具综述　200</p> 
  <p>7.1.1　NativeLink与WYSIWYG　200</p> 
  <p>7.1.2　3种EDA工具的使用流程　201</p> 
  <p>7.1.3　Quartus II支持的第三方工具　201</p> 
  <p>7.2　仿真的概念与ModelSim仿真工具　203</p> 
  <p>7.2.1　仿真简介　203</p> 
  <p>7.2.2　仿真的切入点　204</p> 
  <p>7.2.3　ModelSim仿真工具的不同版本　206</p> 
  <p>7.2.4　ModelSim的图形用户界面　206</p> 
  <p>7.2.5　ModelSim的基本仿真步骤　217</p> 
  <p>7.2.6　使用ModelSim进行功能仿真　222</p> 
  <p>7.2.7　使用ModelSim进行时序仿真　226</p> 
  <p>7.2.8　ModelSim仿真工具高级应用　228</p> 
  <p>7.3　综合的概念与Synplify/Synplify Pro综合工具　238</p> 
  <p>7.3.1　Synplify/Synplify Pro的功能与特点　238</p> 
  <p>7.3.2　Synplify Pro的用户界面　244</p> 
  <p>7.3.3　Synplify Pro综合流程　247</p> 
  <p>7.3.4　Synplify Pro的其他综合技巧　268</p> 
  <p>7.4　小结　280</p> 
  <p>7.5　问题与思考　280</p> 
  <p>高级篇介绍</p> 
  <p>       本书介绍了Altera器件的高级应用，讨论了时序约束与静态时序分析方法，Altera的可编程器件的高级设计工具与系统级设计技巧。</p> 
  <p>      本书结合作者多年工作经验，深入地讨论了Altera FPGA/CPLD的设计、优化技巧。在讨论FPGA/CPLD设计指导原则的基础上，介绍了Altera器件的高级应用；引领读者学习逻辑锁定设计工具，详细讨论了时序约束与静态时序分析方法；结合实例讨论如何进行设计优化，介绍了Altera的可编程器件的高级设计工具与系统级设计技巧。</p> 
  <p>第1章 可编程逻辑设计指导原则 1<br>1.1 可编程逻辑基本设计原则 1<br>1.1.1 面积和速度的平衡与互换原则 1<br>1.1.2 硬件原则 11<br>1.1.3 系统原则 13<br>1.1.4 同步设计原则 17<br>1.2 可编程逻辑常用设计思想与技巧 19<br>1.2.1 乒乓操作 19<br>1.2.2 串并转换 21<br>1.2.3 流水线操作 22<br>1.2.4 异步时钟域数据同步 23<br>1.3 Altera推荐的Coding Style 27<br>1.3.1 Coding Style的含义 27<br>1.3.2 结构层次化编码(Hierarchical Coding) 27<br>1.3.3 模块划分的技巧(Design Partitioning) 29<br>1.3.4 组合逻辑的注意事项 30<br>1.3.5 时钟设计的注意事项 33<br>1.3.6 全局异步复位资源 39<br>1.3.7 判断比较语句case和if...else的优先级 39<br>1.3.8 使用Pipelining技术优化时序 40<br>1.3.9 模块复用与Resource Sharing 40<br>1.3.10 逻辑复制 42<br>1.3.11 香农扩展运算 44<br>1.3.12 信号敏感表 46<br>1.3.13 状态机设计的一般原则 47<br>1.3.14 Altera Megafunction资源的使用 49<br>1.3.15 三态信号的设计 49<br>1.3.16 加法树的设计 50<br>1.4 小结 52<br>1.5 问题与思考 52<br>第2章 Altera器件高级特性与应用 53<br>2.1 时钟管理 53<br>2.1.1 时序问题 53<br>2.1.2 锁相环应用 60<br>2.2 片内存储器 69<br>2.2.1 RAM的普通用法 69<br>2.2.2 RAM用做移位寄存器 73<br>2.2.3 RAM实现固定系数乘法 74<br>2.3 数字信号处理 75<br>2.3.1 DSP块资源 75<br>2.3.2 工具支持 79<br>2.3.3 典型应用 79<br>2.4 片外高速存储器 80<br>2.4.1 存储器简介 80<br>2.4.2 ZBT SRAM接口设计 83<br>2.4.3 DDR SDRAM接口设计 85<br>2.4.4 QDR SRAM接口设计 99<br>2.4.5 DDR2、QDR II和RLDRAM II 100<br>2.4.6 软件支持和应用实例 100<br>2.5 高速差分接口和DPA 102<br>2.5.1 高速差分接口的需求 102<br>2.5.2 器件的专用资源 102<br>2.5.3 动态相位调整电路(DPA) 109<br>2.5.4 软件支持和应用实例 112<br>2.6 高速串行收发器 115<br>2.7 小结 117<br>2.8 问题与思考 117<br>第3章 LogicLock设计方法 119<br>3.1 LogicLock设计方法简介 119<br>3.1.1 LogicLock设计方法的目标 120<br>3.1.2 LogicLock设计流程 122<br>3.1.3 LogicLock设计方法支持的器件族 122<br>3.2 LogicLock区域 122<br>3.2.1 Region的类型与常用属性值 123<br>3.2.2 Region的创建方法 124<br>3.2.3 Region的层次结构 129<br>3.2.4 指定Region的逻辑内容 130<br>3.3 LogicLock的约束注意事项 132<br>3.3.1 约束优先级 132<br>3.3.2 规划LogicLock区域 133<br>3.3.3 向LogicLock区域中布置器件特性 133<br>3.3.4 虚拟引脚(Virtual Pins) 134<br>3.4 反标注布线信息 135<br>3.4.1 导出反标注布线信息 136<br>3.4.2 导入反标注布线信息 138<br>3.5 LogicLock设计方法支持的Tcl Scripts 138<br>3.6 Quartus II基于模块化的设计流程 139<br>3.7 小结 149<br>3.8 问题与思考 149<br>第4章 时序约束与时序分析 151<br>4.1 时序约束与时序分析基础 151<br>4.1.1 周期与最高频率 152<br>4.1.2 利用Quartus II工具分析设计 154<br>4.1.3 时钟建立时间 157<br>4.1.4 时钟保持时间 158<br>4.1.5 时钟输出延时 158<br>4.1.6 引脚到引脚的延迟 159<br>4.1.7 Slack 159<br>4.1.8 时钟偏斜 160<br>4.1.9 Quartus II 时序分析工具和优化向导 160<br>4.2 设置时序约束的常用方法 161<br>4.2.1 指定全局时序约束 162<br>4.2.2 指定个别时钟约束 166<br>4.3 高级时序分析 174<br>4.3.1 时钟偏斜 174<br>4.3.2 多时钟域 176<br>4.3.3 多周期约束 176<br>4.3.4 伪路径 183<br>4.3.5 修正保持时间违例 185<br>4.3.6 异步时钟域时序分析 186<br>4.4 最小化时序分析 187<br>4.5 使用Tcl工具进行高级时序分析 188<br>4.6 小结 189<br>4.7 问题与思考 189<br>第5章 设计优化 191<br>5.1 解读设计 191<br>5.1.1 内部时钟域 192<br>5.1.2 多周期路径和伪路径 193<br>5.1.3 I/O接口的时序要求 194<br>5.1.4 平衡资源的使用 194<br>5.2 设计优化的基本流程和首次编译 195<br>5.2.1 设计优化基本流程 195<br>5.2.2 首次编译的约束和设置 196<br>5.2.3 查看编译报告 198<br>5.3 资源利用优化 200<br>5.3.1 设计代码优化 201<br>5.3.2 资源重新分配 201<br>5.3.3 解决互连资源紧张的问题 203<br>5.3.4 逻辑综合面积优化 203<br>5.3.5 网表面积优化 207<br>5.3.6 寄存器打包 209<br>5.3.7 Quartus II中的资源优化顾问 211<br>5.4 I/O时序优化 211<br>5.4.1 执行时序驱动的编译 211<br>5.4.2 使用IOE中的触发器 212<br>5.4.3 可编程输入输出延时 215<br>5.4.4 使用锁相环对时钟移相 217<br>5.4.5 其他I/O时序优化方法 218<br>5.5 最高时钟频率优化 219<br>5.5.1 设计代码优化 219<br>5.5.2 逻辑综合速度优化 225<br>5.5.3 布局布线器设置 227<br>5.5.4 网表优化和物理综合 228<br>5.5.5 使用LogicLock对局部进行优化 233<br>5.5.6 位置约束、手动布局和反标注 234<br>5.5.7 Quartus II中的时序优化顾问 235<br>5.6 使用DSE工具优化设计 236<br>5.6.1 为什么需要DSE 236<br>5.6.2 什么是DSE，如何使用 236<br>5.7 如何减少编译时间 238<br>5.8 设计优化实例 239<br>5.9 小结 242<br>5.10 问题与思考 243<br>第6章 Altera其他高级工具 245<br>6.1 命令行与Tcl脚本 245<br>6.1.1 命令行脚本 246<br>6.1.2 Tcl脚本 250<br>6.1.3 使用命令行和Tcl脚本 254<br>6.2 HardCopy流程 255<br>6.2.1 结构化ASIC 255<br>6.2.2 HardCopy器件 258<br>6.2.3 HardCopy设计流程 260<br>6.3 基于Nios II处理器的嵌入式系统设计 263<br>6.3.1 Nios II处理器系统 263<br>6.3.2 Avalon交换结构 266<br>6.3.3 使用SOPC Builder构建系统硬件 269<br>6.3.4 Nios II IDE集成开发环境 272<br>6.3.5 Nios II系统典型应用 278<br>6.4 DSP Builder工具 281<br>6.4.1 DSP Builder设计流程 281<br>6.4.2 与SOPC Builder一起构建系统 284<br>6.5 小结 285<br>6.6 问题与思考 285<br>第7章 FPGA系统级设计技术 287<br>7.1 信号完整性及常用I/O电平标准 287<br>7.1.1 信号完整性 287<br>7.1.2 单端标准 292<br>7.1.3 差分标准 296<br>7.1.4 伪差分标准 299<br>7.1.5 片上终端电阻 299<br>7.2 电源完整性设计 300<br>7.2.1 电源完整性 300<br>7.2.2 同步翻转噪声 301<br>7.2.3 非理想回路 304<br>7.2.4 低阻抗电源分配系统 307<br>7.3 功耗分析和热设计 311<br>7.3.1 功耗的挑战 311<br>7.3.2 FPGA的功耗 311<br>7.3.3 热设计 313<br>7.4 SERDES与高速系统设计 315<br>7.4.1 SERDES的基本概念 316<br>7.4.2 Altera Stratix GX和Stratix II中SERDES的基本结构 319<br>7.4.3 典型高速系统应用框图举例 324<br>7.4.4 高速PCB设计注意事项 329<br>7.5 小结 331<br>7.6 问题与思考 331</p> 
  <p><img border="0" src="https://images2.imgbox.com/84/b9/KgpcEQUG_o.png" alt="606bfdbb4e3a6a42d5505ae7ede5d63d.png"></p> 
  <p>获取方法：</p> 
  <p>微信公众号：OpenFPGA   后台回复</p> 
  <p><strong>AlteraFPGA设计</strong></p> 
  <p><img src="https://images2.imgbox.com/08/c5/ksx371lv_o.gif" alt="42cc79f6017a2b471f0a99a1af9aba6b.gif"></p> 
  <p><strong>ＮＯＷ</strong><strong>现</strong><strong>在</strong><strong>行</strong><strong>动</strong><strong>！</strong></p> 
  <p><img src="https://images2.imgbox.com/0f/b6/VHbk91N0_o.png" alt="fc88f4559cfafa06ea02ada44db58c2d.png"></p> 
  <p>推荐阅读</p> 
  <p>AXI总线详解</p> 
  <p>AXI总线详解-总线、接口以及协议</p> 
  <p>AXI接口协议详解-AXI总线、接口、协议</p> 
  <p>AXI协议中的通道结构</p> 
  <p>AXI总线详解-AXI4读写操作时序及AXI4猝发地址及选择</p> 
  <p>高级FPGA设计技巧！多时钟域和异步信号处理解决方案</p> 
  <p>AXI总线详解-AXI4交换机制</p> 
  <p>计算机基础知识总结与操作系统.PDF</p> 
  <p>IC技术圈期刊 2020年第09期</p> 
  <p>ZYNQ中DMA与AXI4总线-DMA简介<br>AXI总线详解-不同类型的DMA</p> 
  <p>不了解FPGA工作原理？看看世界第一颗FPGA芯片级拆解</p> 
  <p>几种应用DMA的典型应用</p> 
  <p>AXI_lite代码简解-查看源码</p> 
  <p>AXI_lite代码简解-AXI-Lite 源码分析</p> 
  <p>AXI-Lite 自定义IP观察 AXI4-Lite 总线信号</p> 
  <p>AXI-Stream代码详解</p> 
  <p>点击上方字体即可跳转阅读哟</p> 
  <img src="https://images2.imgbox.com/37/6e/FuoUBKvt_o.gif" alt="e3d9c1ad45280ef89b43dfba304c6333.gif"> 
  <img src="https://images2.imgbox.com/55/b7/uFMGHIms_o.gif" alt="e3d9c1ad45280ef89b43dfba304c6333.gif"> 
  <img src="https://images2.imgbox.com/07/04/3UdvYYOS_o.gif" alt="e3d9c1ad45280ef89b43dfba304c6333.gif"> 
  <p><img src="https://images2.imgbox.com/27/46/AuwGwPQ2_o.png" alt="e79616e926606a56a80df39ea0681c52.png"></p> 
 </div> 
</div>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/d54da6a51d5b8e1418c1e0bdaedbaf3c/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">npm有包却down(下载）不下来</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/b6820ea7caf0332032fe4819122b4760/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">Docker基础介绍</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 菜鸟程序员博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>