<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1532080387">
  <File Type="PA-TCL" Name="VGA_ctler.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="VGA_ctler_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="VGA_ctler.vds"/>
  <File Type="RDS-UTIL" Name="VGA_ctler_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="VGA_ctler_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="VGA_ctler.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="VGA_ctler_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="VGA_ctler_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/LED.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/VGA_ctler/clk_div.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../program_v090/lab2_6/VGA_ctler/clk_div.v"/>
        <Attr Name="ImportTime" Val="1529199321"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/VGA_ctler/vga_bsprite.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../program_v090/lab2_6/VGA_ctler/vga_bsprite.v"/>
        <Attr Name="ImportTime" Val="1529199569"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/VGA_ctler/vga_core.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../program_v090/lab2_6/VGA_ctler/vga_core.v"/>
        <Attr Name="ImportTime" Val="1529197118"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/VGA_ctler.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../program_v090/lab2_6/VGA_ctler/VGA_ctler.srcs/sources_1/new/VGA_ctler.v"/>
        <Attr Name="ImportTime" Val="1531751175"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/counter4b.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../program_v090/lab2_6/VGA_ctler/VGA_ctler.srcs/test_240_160.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="VGA_ctler"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/TOP.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../program_v090/lab2_6/VGA_ctler/VGA_ctler.srcs/constrs_1/new/TOP.xdc"/>
        <Attr Name="ImportTime" Val="1529822210"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/TOP.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_gen_1"/>
</GenRun>
