"XLL
今日分析msg数：
今日发现issue数：
今日回传case数：
日报：1.Debug开发遇到的大case运行时报out of memory的问题，更新golden中的部分message golden后，就不报了；但是发现很多以前pass的golden现在fail了，筛选了其中部分查看，发现有些message的obj之前是拆开比特位报的，现在合并成bus报的，其他的golden已交接给rd去跟进
2.与RD一起看昨天提到的“工具报了QualMergesOtherSrc，但qualifier链路上并没有另一条source”的问题，待RD现场确认
3.分析HIS_TOP AC，遇到以下情况，source到destination之间经过了一堆组合逻辑，中间有多条qualifier，qualifier与source信号汇聚的点不同，sg选的qualifier报出的是sync，ecdc选的qualifier是更靠近destination的那条，报的是unsync，这个情况需要rd看下我们的处理是否正确，后续再看是否需要给一个差异"

"ZWL
今日分析msg数：
今日发现issue数：
今日回传case数：
日报：
1、创建DTS2025051530141，关于sg能正常综合upd，enno综合为blackbox的问题
2、参加差异澄清会
3、和冯敏看DTS2025042422004的问题，和苏黎看DTS2025050721973的问题；都还需要进一步debug
4、编写一个reset_sync04的待评审差异"

"LRF
今日分析msg数：18
今日发现issue数：
今日回传case数：
日报：
1.参加差异澄清会
2.分析子奇的conv enhance包"

"JR
今日分析msg数：247
今日发现issue数：3
今日回传case数：1
日报：
1.回归1个DTS单；
2.分析Hi18XXE TOP_LGC最新csv中新增的误报漏报，在分析过程中发现两个问题：
 2.1 DTS2025051509288：IntegrityClockConverge的原理图有问题，只有net out1有clock属性，net out2、out3没有clock属性，但是在IntegrityClockConverge的原理图中把out2、out3也都显示出来了，不应该把out2、out3显示出来，因为out2、out3和IntegrityClockConverge无关；
 2.2 DTS2025051510220：IntegrityClockConverge报的clock pin不正确；
3.分析门禁今日新增误报漏报，只有ac和builtin有新增误报漏报：
 3.1 ac新增是因为bus合并导致之前标的差异掉了；
 3.2 builtin新增一个issue CDC-4039：因为bus合并导致漏报了一个obj"

"TZQ
今日分析msg数：128
今日发现issue数：
今日回传case数：
日报：1.与苏黎一起看DTS2025050718438相关问题，BBOX的outpin 我们的工具没有data clock，SG有并报了fully constraint，我们报的no constraint    
2.分析NFI_TOP的conv部分，发现有80条是属于当一个qualifier与一个other data clock的信号汇聚之后再与其他的qualifier汇聚，这种情况下我们会报这个qualifier汇聚，但SG不会报出这个qualifier  
3.分析NFI_TOP setup丢失的数据"

"TZB
今日分析msg数：80
今日发现issue数：1
今日回传case数：
日报：
1.分析hiphy_sub setup部分，主要为diff174 diff158
2.分析HIS_TOP中Ar部分，标记的Diff85,issue:对于UDP综合问题，我们工具综合成黑盒sg综合成FF导致enno漏报AR_sync,DTS202505130141
3.参加430节点差异遗留问题对齐会议"


