{"Source Block": ["hdl/library/common/up_axi.v@191:229@HdlStmProcess", "        up_axi_rdata <= up_rdata_s;\n      end\n    end\n  end       \n\n  always @(negedge up_rstn or posedge up_clk) begin\n    if (up_rstn == 1'b0) begin\n      up_axi_access <= 'd0;\n      up_sel <= 'd0;\n      up_wr <= 'd0;\n      up_addr <= 'd0;\n      up_wdata <= 'd0;\n    end else begin\n      if (up_axi_access == 1'b1) begin\n        if (up_ack_s == 1'b1) begin\n          up_axi_access <= 1'b0;\n        end\n        up_sel <= 1'b0;\n      end else begin\n        up_axi_access <= up_axi_wr_s | up_axi_rd_s;\n        up_sel <= up_axi_wr_s | up_axi_rd_s;\n      end\n      if (up_axi_access == 1'b0) begin\n        up_wr <= up_axi_wr_s;\n        if (up_axi_wr_s == 1'b1) begin\n          up_addr <= up_axi_awaddr[15:2];\n          up_wdata <= up_axi_wdata;\n        end else begin\n          up_addr <= up_axi_araddr[15:2];\n          up_wdata <= 32'd0;\n        end\n      end\n    end\n  end\n\n  // combine up read and ack from all the blocks\n\n  assign up_rdata_s = up_rdata | up_access_rdata;\n  assign up_ack_s = up_ack | up_access_ack;\n"], "Clone Blocks": [], "Diff Content": {"Delete": [[205, "        if (up_ack_s == 1'b1) begin\n"]], "Add": [[205, "        if (up_axi_ack_s == 1'b1) begin\n"]]}}