+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst1|rst_controller_002|alt_rst_req_sync_uq1                                                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_002|alt_rst_sync_uq1                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_002                                                                                   ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_001|alt_rst_req_sync_uq1                                                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_001|alt_rst_sync_uq1                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_001                                                                                   ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller|alt_rst_req_sync_uq1                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller|alt_rst_sync_uq1                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller                                                                                       ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|irq_synchronizer                                                                                     ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|irq_mapper                                                                                           ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|crosser_001|clock_xer                                                              ; 118   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|crosser_001                                                                        ; 120   ; 2              ; 0            ; 2              ; 114    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|crosser|clock_xer                                                                  ; 118   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|crosser                                                                            ; 120   ; 2              ; 0            ; 2              ; 114    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_mux_001|arb|adder                                                         ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_mux_001|arb                                                               ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_mux_001                                                                   ; 681   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_mux|arb|adder                                                             ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_mux|arb                                                                   ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_mux                                                                       ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_demux_005                                                                 ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_demux_004                                                                 ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_demux_003                                                                 ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_demux_002                                                                 ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_demux_001                                                                 ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|rsp_xbar_demux                                                                     ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_mux_005                                                                   ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_mux_004                                                                   ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_mux_003                                                                   ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_mux_002                                                                   ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_mux_001|arb|adder                                                         ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_mux_001|arb                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_mux_001                                                                   ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_mux|arb|adder                                                             ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_mux|arb                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_mux                                                                       ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_demux_001                                                                 ; 121   ; 36             ; 2            ; 36             ; 679    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cmd_xbar_demux                                                                     ; 122   ; 4              ; 6            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|limiter                                                                            ; 230   ; 0              ; 0            ; 0              ; 233    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router_005|the_default_decode                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router_005                                                                      ; 110   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router_004|the_default_decode                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router_004                                                                      ; 110   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router_003|the_default_decode                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router_003                                                                      ; 110   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router_002|the_default_decode                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router_002                                                                      ; 110   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router_001|the_default_decode                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router_001                                                                      ; 110   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router|the_default_decode                                                       ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|id_router                                                                          ; 110   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|addr_router_001|the_default_decode                                                 ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|addr_router_001                                                                    ; 110   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|addr_router|the_default_decode                                                     ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|addr_router                                                                        ; 110   ; 0              ; 5            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo     ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent              ; 298   ; 39             ; 43           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|led_out_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                      ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|led_out_s1_translator_avalon_universal_slave_0_agent|uncompressor                  ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|led_out_s1_translator_avalon_universal_slave_0_agent                               ; 298   ; 39             ; 43           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|clock_crossing_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo        ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|clock_crossing_bridge_s0_translator_avalon_universal_slave_0_agent|uncompressor    ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|clock_crossing_bridge_s0_translator_avalon_universal_slave_0_agent                 ; 298   ; 39             ; 43           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|pll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                 ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|pll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                   ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|pll_pll_slave_translator_avalon_universal_slave_0_agent|uncompressor               ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|pll_pll_slave_translator_avalon_universal_slave_0_agent                            ; 298   ; 39             ; 43           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo             ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|sdram_controller_s1_translator_avalon_universal_slave_0_agent|uncompressor         ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|sdram_controller_s1_translator_avalon_universal_slave_0_agent                      ; 298   ; 39             ; 43           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo           ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor       ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                    ; 298   ; 39             ; 43           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cpu_data_master_translator_avalon_universal_master_0_agent                         ; 188   ; 38             ; 81           ; 38             ; 142    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cpu_instruction_master_translator_avalon_universal_master_0_agent                  ; 188   ; 38             ; 81           ; 38             ; 142    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|jtag_uart_avalon_jtag_slave_translator                                             ; 112   ; 6              ; 30           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|led_out_s1_translator                                                              ; 112   ; 7              ; 29           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|clock_crossing_bridge_s0_translator                                                ; 112   ; 5              ; 18           ; 5              ; 84     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|pll_pll_slave_translator                                                           ; 112   ; 7              ; 26           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|sdram_controller_s1_translator                                                     ; 112   ; 5              ; 3            ; 5              ; 98     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cpu_jtag_debug_module_translator                                                   ; 112   ; 6              ; 19           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cpu_data_master_translator                                                         ; 113   ; 13             ; 0            ; 13             ; 104    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1|cpu_instruction_master_translator                                                  ; 113   ; 52             ; 2            ; 52             ; 105    ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_1                                                                                    ; 298   ; 0              ; 0            ; 0              ; 337    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux|arb|adder                                                             ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux|arb                                                                   ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux                                                                       ; 173   ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_001                                                                 ; 88    ; 1              ; 2            ; 1              ; 86     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux                                                                     ; 88    ; 1              ; 2            ; 1              ; 86     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_001                                                                   ; 88    ; 0              ; 2            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux                                                                       ; 88    ; 0              ; 2            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_demux                                                                     ; 90    ; 4              ; 2            ; 4              ; 171    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|limiter                                                                            ; 174   ; 0              ; 0            ; 0              ; 173    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_001|the_default_decode                                                   ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_001                                                                      ; 86    ; 0              ; 2            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router|the_default_decode                                                       ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router                                                                          ; 86    ; 0              ; 2            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|addr_router|the_default_decode                                                     ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|addr_router                                                                        ; 86    ; 0              ; 3            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                        ; 126   ; 39             ; 0            ; 39             ; 85     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_s1_translator_avalon_universal_slave_0_agent|uncompressor                    ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_s1_translator_avalon_universal_slave_0_agent                                 ; 246   ; 39             ; 39           ; 39             ; 258    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo             ; 126   ; 39             ; 0            ; 39             ; 85     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sysid_control_slave_translator_avalon_universal_slave_0_agent|uncompressor         ; 24    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sysid_control_slave_translator_avalon_universal_slave_0_agent                      ; 246   ; 39             ; 39           ; 39             ; 258    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|clock_crossing_bridge_m0_translator_avalon_universal_master_0_agent                ; 142   ; 32             ; 53           ; 32             ; 118    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_s1_translator                                                                ; 78    ; 23             ; 26           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sysid_control_slave_translator                                                     ; 94    ; 7              ; 9            ; 7              ; 35     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|clock_crossing_bridge_m0_translator                                                ; 95    ; 11             ; 2            ; 11             ; 87     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0                                                                                    ; 100   ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|led_out                                                                                              ; 38    ; 29             ; 29           ; 29             ; 35     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|sysid                                                                                                ; 3     ; 18             ; 2            ; 18             ; 32     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|clock_crossing_bridge|rsp_fifo|read_crosser                                                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|clock_crossing_bridge|rsp_fifo|write_crosser                                                         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|clock_crossing_bridge|rsp_fifo                                                                       ; 113   ; 76             ; 0            ; 76             ; 37     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|clock_crossing_bridge|cmd_fifo|read_crosser                                                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|clock_crossing_bridge|cmd_fifo|write_crosser                                                         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|clock_crossing_bridge|cmd_fifo                                                                       ; 131   ; 75             ; 0            ; 75             ; 52     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|clock_crossing_bridge                                                                                ; 88    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r|rfifo|auto_generated                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_r                                                                 ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w|wfifo|auto_generated                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart|the_SoC_jtag_uart_scfifo_w                                                                 ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart                                                                                            ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|timer                                                                                                ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|sdram_controller|the_SoC_SDRAM_Controller_input_efifo_module                                         ; 66    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|sdram_controller                                                                                     ; 66    ; 1              ; 1            ; 1              ; 58     ; 1               ; 1             ; 1               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; inst1|pll|sd1                                                                                              ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|pll|stdsync2|dffpipe3                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|pll|stdsync2                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|pll                                                                                                  ; 38    ; 30             ; 30           ; 30             ; 35     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
