TimeQuest Timing Analyzer report for top
Mon Nov 26 17:32:35 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'counter2:cnt2|counter[0]'
 12. Slow Model Setup: 'VGA_CLK~reg0'
 13. Slow Model Setup: 'VGA_HS~reg0'
 14. Slow Model Setup: 'clockps2'
 15. Slow Model Setup: 'clock50'
 16. Slow Model Hold: 'clock50'
 17. Slow Model Hold: 'clockps2'
 18. Slow Model Hold: 'counter2:cnt2|counter[0]'
 19. Slow Model Hold: 'VGA_CLK~reg0'
 20. Slow Model Hold: 'VGA_HS~reg0'
 21. Slow Model Recovery: 'clockps2'
 22. Slow Model Removal: 'clockps2'
 23. Slow Model Minimum Pulse Width: 'clock50'
 24. Slow Model Minimum Pulse Width: 'clockps2'
 25. Slow Model Minimum Pulse Width: 'counter2:cnt2|counter[0]'
 26. Slow Model Minimum Pulse Width: 'VGA_CLK~reg0'
 27. Slow Model Minimum Pulse Width: 'VGA_HS~reg0'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'counter2:cnt2|counter[0]'
 40. Fast Model Setup: 'VGA_CLK~reg0'
 41. Fast Model Setup: 'VGA_HS~reg0'
 42. Fast Model Setup: 'clock50'
 43. Fast Model Setup: 'clockps2'
 44. Fast Model Hold: 'clock50'
 45. Fast Model Hold: 'clockps2'
 46. Fast Model Hold: 'counter2:cnt2|counter[0]'
 47. Fast Model Hold: 'VGA_CLK~reg0'
 48. Fast Model Hold: 'VGA_HS~reg0'
 49. Fast Model Recovery: 'clockps2'
 50. Fast Model Removal: 'clockps2'
 51. Fast Model Minimum Pulse Width: 'clock50'
 52. Fast Model Minimum Pulse Width: 'clockps2'
 53. Fast Model Minimum Pulse Width: 'counter2:cnt2|counter[0]'
 54. Fast Model Minimum Pulse Width: 'VGA_CLK~reg0'
 55. Fast Model Minimum Pulse Width: 'VGA_HS~reg0'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Propagation Delay
 61. Minimum Propagation Delay
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clock50                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock50 }                  ;
; clockps2                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockps2 }                 ;
; counter2:cnt2|counter[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter2:cnt2|counter[0] } ;
; VGA_CLK~reg0             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_CLK~reg0 }             ;
; VGA_HS~reg0              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_HS~reg0 }              ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                 ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 44.48 MHz  ; 44.48 MHz       ; counter2:cnt2|counter[0] ;                                                               ;
; 184.5 MHz  ; 184.5 MHz       ; VGA_HS~reg0              ;                                                               ;
; 277.32 MHz ; 277.32 MHz      ; VGA_CLK~reg0             ;                                                               ;
; 801.92 MHz ; 450.05 MHz      ; clockps2                 ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; counter2:cnt2|counter[0] ; -11.482 ; -181349.171   ;
; VGA_CLK~reg0             ; -2.606  ; -78.958       ;
; VGA_HS~reg0              ; -2.210  ; -38.923       ;
; clockps2                 ; -0.247  ; -0.472        ;
; clock50                  ; -0.073  ; -0.073        ;
+--------------------------+---------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clock50                  ; -3.893 ; -6.648        ;
; clockps2                 ; -2.715 ; -9.477        ;
; counter2:cnt2|counter[0] ; -1.608 ; -424.919      ;
; VGA_CLK~reg0             ; 0.538  ; 0.000         ;
; VGA_HS~reg0              ; 0.546  ; 0.000         ;
+--------------------------+--------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clockps2 ; 0.897 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clockps2 ; -0.127 ; -0.508        ;
+----------+--------+---------------+


+---------------------------------------------------+
; Slow Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clock50                  ; -1.380 ; -3.380        ;
; clockps2                 ; -1.222 ; -19.222       ;
; counter2:cnt2|counter[0] ; -0.500 ; -18246.000    ;
; VGA_CLK~reg0             ; -0.500 ; -40.000       ;
; VGA_HS~reg0              ; -0.500 ; -21.000       ;
+--------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'counter2:cnt2|counter[0]'                                                                                        ;
+---------+-----------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; -11.482 ; index[1]  ; bits[39][8]    ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.011      ; 12.529     ;
; -11.430 ; index[1]  ; bits[52][181]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.010      ; 12.476     ;
; -11.420 ; index[1]  ; bits[16][142]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.011      ; 12.467     ;
; -11.420 ; index[1]  ; bits[16][217]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.011      ; 12.467     ;
; -11.418 ; index[2]  ; bits[39][8]    ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.011      ; 12.465     ;
; -11.409 ; index[1]  ; bits[39][213]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.004      ; 12.449     ;
; -11.400 ; index[1]  ; bits[98][258]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.020      ; 12.456     ;
; -11.388 ; index[1]  ; bits[20][85]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.003     ; 12.421     ;
; -11.367 ; index[1]  ; bits[74][88]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.013     ; 12.390     ;
; -11.366 ; index[2]  ; bits[52][181]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.010      ; 12.412     ;
; -11.359 ; index[1]  ; bits[16][317]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.014     ; 12.381     ;
; -11.354 ; index[2]  ; bits[39][213]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.004      ; 12.394     ;
; -11.336 ; index[2]  ; bits[98][258]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.020      ; 12.392     ;
; -11.324 ; index[1]  ; bits[20][315]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.028     ; 12.332     ;
; -11.319 ; index[1]  ; bits[41][381]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.021     ; 12.334     ;
; -11.316 ; index[1]  ; bits[38][183]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.029      ; 12.381     ;
; -11.313 ; index[1]  ; bits[98][358]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.026      ; 12.375     ;
; -11.311 ; index[1]  ; bits[8][258]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.028      ; 12.375     ;
; -11.310 ; index[1]  ; bits[38][158]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.026      ; 12.372     ;
; -11.306 ; index[1]  ; bits[106][42]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.033     ; 12.309     ;
; -11.303 ; index[2]  ; bits[74][88]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.013     ; 12.326     ;
; -11.298 ; index[2]  ; bits[16][142]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.011      ; 12.345     ;
; -11.298 ; index[2]  ; bits[16][217]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.011      ; 12.345     ;
; -11.294 ; index[2]  ; bits[20][85]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.003     ; 12.327     ;
; -11.274 ; index[1]  ; bits[112][81]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.014     ; 12.296     ;
; -11.271 ; index[2]  ; bits[41][381]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.021     ; 12.286     ;
; -11.267 ; index[1]  ; bits[52][381]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.016      ; 12.319     ;
; -11.267 ; index[1]  ; bits[20][135]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.003      ; 12.306     ;
; -11.264 ; index[1]  ; bits[9][233]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.009      ; 12.309     ;
; -11.263 ; index[3]  ; bits[20][85]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.003     ; 12.296     ;
; -11.260 ; index[1]  ; bits[9][33]    ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.011      ; 12.307     ;
; -11.260 ; index[0]  ; bits[20][85]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.003     ; 12.293     ;
; -11.257 ; index[0]  ; bits[39][213]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.004      ; 12.297     ;
; -11.252 ; index[2]  ; bits[38][183]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.029      ; 12.317     ;
; -11.251 ; index[1]  ; bits[20][385]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.003      ; 12.290     ;
; -11.250 ; index[1]  ; bits[103][242] ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.015     ; 12.271     ;
; -11.249 ; index[1]  ; bits[41][137]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.002      ; 12.287     ;
; -11.249 ; index[0]  ; bits[39][8]    ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.011      ; 12.296     ;
; -11.249 ; index[2]  ; bits[98][358]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.026      ; 12.311     ;
; -11.247 ; index[2]  ; bits[8][258]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.028      ; 12.311     ;
; -11.246 ; index[1]  ; bits[69][155]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.009      ; 12.291     ;
; -11.246 ; index[2]  ; bits[38][158]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.026      ; 12.308     ;
; -11.244 ; index[0]  ; bits[16][142]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.011      ; 12.291     ;
; -11.244 ; index[0]  ; bits[16][217]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.011      ; 12.291     ;
; -11.243 ; index[3]  ; bits[39][213]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.004      ; 12.283     ;
; -11.237 ; index[2]  ; bits[16][317]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.014     ; 12.259     ;
; -11.236 ; index[1]  ; bits[20][185]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.005     ; 12.267     ;
; -11.231 ; index[1]  ; bits[41][68]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.016      ; 12.283     ;
; -11.222 ; index[1]  ; bits[69][55]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.012      ; 12.270     ;
; -11.218 ; index[1]  ; bits[43][93]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.023     ; 12.231     ;
; -11.215 ; index[1]  ; bits[73][193]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.023     ; 12.228     ;
; -11.213 ; index[1]  ; bits[15][186]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.013     ; 12.236     ;
; -11.210 ; index[2]  ; bits[112][81]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.014     ; 12.232     ;
; -11.209 ; index[1]  ; bits[45][241]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.019     ; 12.226     ;
; -11.208 ; index[1]  ; bits[76][186]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.014     ; 12.230     ;
; -11.207 ; index[1]  ; bits[24][393]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.030     ; 12.213     ;
; -11.205 ; index[1]  ; bits[11][262]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.006     ; 12.235     ;
; -11.204 ; index[1]  ; bits[20][10]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.003     ; 12.237     ;
; -11.203 ; index[2]  ; bits[52][381]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.016      ; 12.255     ;
; -11.200 ; index[2]  ; bits[9][233]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.009      ; 12.245     ;
; -11.196 ; index[1]  ; bits[54][168]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.009      ; 12.241     ;
; -11.196 ; index[2]  ; bits[9][33]    ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.011      ; 12.243     ;
; -11.194 ; index[2]  ; bits[20][315]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.028     ; 12.202     ;
; -11.192 ; index[1]  ; bits[41][12]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 12.242     ;
; -11.192 ; index[1]  ; bits[16][67]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.013      ; 12.241     ;
; -11.192 ; index[1]  ; bits[15][282]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.023     ; 12.205     ;
; -11.190 ; index[1]  ; bits[15][86]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.028     ; 12.198     ;
; -11.189 ; index[1]  ; bits[71][337]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.001      ; 12.226     ;
; -11.187 ; index[1]  ; bits[73][239]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.003      ; 12.226     ;
; -11.187 ; index[3]  ; bits[50][133]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.011     ; 12.212     ;
; -11.186 ; index[1]  ; bits[16][92]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.006      ; 12.228     ;
; -11.186 ; index[2]  ; bits[103][242] ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.015     ; 12.207     ;
; -11.185 ; index[1]  ; bits[99][14]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.015      ; 12.236     ;
; -11.185 ; index[2]  ; bits[41][137]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.002      ; 12.223     ;
; -11.184 ; index[1]  ; bits[39][113]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.012     ; 12.208     ;
; -11.184 ; index[2]  ; bits[106][42]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.033     ; 12.187     ;
; -11.184 ; index[0]  ; bits[50][133]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.011     ; 12.209     ;
; -11.183 ; index[0]  ; bits[16][317]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.014     ; 12.205     ;
; -11.182 ; index[2]  ; bits[69][155]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.009      ; 12.227     ;
; -11.181 ; index[3]  ; bits[50][141]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.011     ; 12.206     ;
; -11.181 ; index[1]  ; bits[44][279]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.025     ; 12.192     ;
; -11.180 ; index[3]  ; bits[50][41]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.000      ; 12.216     ;
; -11.179 ; index[1]  ; bits[73][114]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.007     ; 12.208     ;
; -11.178 ; index[0]  ; bits[50][141]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.011     ; 12.203     ;
; -11.177 ; index[1]  ; bits[71][156]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.013      ; 12.226     ;
; -11.177 ; index[1]  ; bits[24][218]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.004     ; 12.209     ;
; -11.177 ; index[0]  ; bits[50][41]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.000      ; 12.213     ;
; -11.173 ; index[2]  ; bits[20][135]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.003      ; 12.212     ;
; -11.172 ; index[1]  ; bits[37][210]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.008      ; 12.216     ;
; -11.171 ; index[1]  ; bits[54][143]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.003      ; 12.210     ;
; -11.171 ; index[1]  ; bits[46][117]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.010      ; 12.217     ;
; -11.167 ; index[1]  ; bits[45][93]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.005     ; 12.198     ;
; -11.167 ; index[2]  ; bits[41][68]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.016      ; 12.219     ;
; -11.165 ; index[1]  ; bits[77][81]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.004     ; 12.197     ;
; -11.165 ; index[1]  ; bits[45][86]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.024     ; 12.177     ;
; -11.164 ; index[1]  ; bits[76][261]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.007     ; 12.193     ;
; -11.164 ; index[1]  ; bits[14][93]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.008     ; 12.192     ;
; -11.164 ; index[2]  ; bits[45][241]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.019     ; 12.181     ;
; -11.163 ; index[1]  ; bits[14][385]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.030     ; 12.169     ;
; -11.161 ; index[1]  ; bits[76][361]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.007     ; 12.190     ;
+---------+-----------+----------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_CLK~reg0'                                                                                                                        ;
+--------+----------------------------------------+--------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------+--------------+--------------+--------------+------------+------------+
; -2.606 ; flop1                                  ; register8bit:scancode|Q[7]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.019     ; 1.623      ;
; -2.606 ; flop1                                  ; register8bit:scancode|Q[4]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.019     ; 1.623      ;
; -2.606 ; flop1                                  ; register8bit:scancode|Q[6]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.019     ; 1.623      ;
; -2.606 ; flop1                                  ; register8bit:scancode|Q[0]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.019     ; 1.623      ;
; -2.606 ; flop1                                  ; register8bit:scancode|Q[2]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.019     ; 1.623      ;
; -2.606 ; flop1                                  ; register8bit:scancode|Q[3]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.019     ; 1.623      ;
; -2.565 ; flop1                                  ; register8bit:prevscancode|Q[7] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.208     ; 1.393      ;
; -2.565 ; flop1                                  ; register8bit:prevscancode|Q[5] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.208     ; 1.393      ;
; -2.565 ; flop1                                  ; register8bit:scancode|Q[5]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.208     ; 1.393      ;
; -2.565 ; flop1                                  ; register8bit:prevscancode|Q[4] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.208     ; 1.393      ;
; -2.565 ; flop1                                  ; register8bit:prevscancode|Q[6] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.208     ; 1.393      ;
; -2.565 ; flop1                                  ; register8bit:prevscancode|Q[0] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.208     ; 1.393      ;
; -2.565 ; flop1                                  ; register8bit:prevscancode|Q[2] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.208     ; 1.393      ;
; -2.565 ; flop1                                  ; register8bit:prevscancode|Q[1] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.208     ; 1.393      ;
; -2.565 ; flop1                                  ; register8bit:scancode|Q[1]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.208     ; 1.393      ;
; -2.565 ; flop1                                  ; register8bit:prevscancode|Q[3] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -2.208     ; 1.393      ;
; -2.453 ; shiftreg11bit:shifter|ShiftRegister[6] ; register8bit:scancode|Q[5]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -2.011     ; 0.978      ;
; -2.448 ; shiftreg11bit:shifter|ShiftRegister[2] ; register8bit:scancode|Q[1]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -2.011     ; 0.973      ;
; -2.407 ; shiftreg11bit:shifter|ShiftRegister[3] ; register8bit:scancode|Q[2]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.822     ; 1.121      ;
; -2.397 ; shiftreg11bit:shifter|ShiftRegister[7] ; register8bit:scancode|Q[6]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.822     ; 1.111      ;
; -2.361 ; counter:cnt|counter[1]                 ; flop1                          ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.654     ; 1.243      ;
; -2.213 ; shiftreg11bit:shifter|ShiftRegister[1] ; register8bit:scancode|Q[0]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.822     ; 0.927      ;
; -2.164 ; counter:cnt|counter[0]                 ; flop1                          ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.654     ; 1.046      ;
; -2.085 ; shiftreg11bit:shifter|ShiftRegister[8] ; register8bit:scancode|Q[7]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.822     ; 0.799      ;
; -2.082 ; shiftreg11bit:shifter|ShiftRegister[4] ; register8bit:scancode|Q[3]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.822     ; 0.796      ;
; -2.077 ; shiftreg11bit:shifter|ShiftRegister[5] ; register8bit:scancode|Q[4]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.822     ; 0.791      ;
; -2.047 ; counter:cnt|counter[2]                 ; flop1                          ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.654     ; 0.929      ;
; -1.902 ; counter:cnt|counter[3]                 ; flop1                          ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.654     ; 0.784      ;
; -1.733 ; hcounter[0]                            ; coorx[0]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.770      ;
; -1.733 ; hcounter[0]                            ; coorx[1]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.770      ;
; -1.733 ; hcounter[0]                            ; coorx[2]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.770      ;
; -1.733 ; hcounter[0]                            ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.770      ;
; -1.733 ; hcounter[0]                            ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.770      ;
; -1.733 ; hcounter[0]                            ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.770      ;
; -1.733 ; hcounter[0]                            ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.770      ;
; -1.733 ; hcounter[0]                            ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.770      ;
; -1.733 ; hcounter[0]                            ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.770      ;
; -1.733 ; hcounter[0]                            ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.770      ;
; -1.705 ; hcounter[3]                            ; coorx[0]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.742      ;
; -1.705 ; hcounter[3]                            ; coorx[1]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.742      ;
; -1.705 ; hcounter[3]                            ; coorx[2]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.742      ;
; -1.705 ; hcounter[3]                            ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.742      ;
; -1.705 ; hcounter[3]                            ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.742      ;
; -1.705 ; hcounter[3]                            ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.742      ;
; -1.705 ; hcounter[3]                            ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.742      ;
; -1.705 ; hcounter[3]                            ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.742      ;
; -1.705 ; hcounter[3]                            ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.742      ;
; -1.705 ; hcounter[3]                            ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.742      ;
; -1.577 ; hcounter[2]                            ; coorx[0]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.614      ;
; -1.577 ; hcounter[2]                            ; coorx[1]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.614      ;
; -1.577 ; hcounter[2]                            ; coorx[2]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.614      ;
; -1.577 ; hcounter[2]                            ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.614      ;
; -1.577 ; hcounter[2]                            ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.614      ;
; -1.577 ; hcounter[2]                            ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.614      ;
; -1.577 ; hcounter[2]                            ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.614      ;
; -1.577 ; hcounter[2]                            ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.614      ;
; -1.577 ; hcounter[2]                            ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.614      ;
; -1.577 ; hcounter[2]                            ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.614      ;
; -1.552 ; hcounter[0]                            ; hcounter[0]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.588      ;
; -1.552 ; hcounter[0]                            ; hcounter[1]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.588      ;
; -1.552 ; hcounter[0]                            ; hcounter[2]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.588      ;
; -1.552 ; hcounter[0]                            ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.588      ;
; -1.552 ; hcounter[0]                            ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.588      ;
; -1.552 ; hcounter[0]                            ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.588      ;
; -1.552 ; hcounter[0]                            ; hcounter[6]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.588      ;
; -1.552 ; hcounter[0]                            ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.588      ;
; -1.552 ; hcounter[0]                            ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.588      ;
; -1.552 ; hcounter[0]                            ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.588      ;
; -1.547 ; hcounter[1]                            ; coorx[0]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.584      ;
; -1.547 ; hcounter[1]                            ; coorx[1]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.584      ;
; -1.547 ; hcounter[1]                            ; coorx[2]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.584      ;
; -1.547 ; hcounter[1]                            ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.584      ;
; -1.547 ; hcounter[1]                            ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.584      ;
; -1.547 ; hcounter[1]                            ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.584      ;
; -1.547 ; hcounter[1]                            ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.584      ;
; -1.547 ; hcounter[1]                            ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.584      ;
; -1.547 ; hcounter[1]                            ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.584      ;
; -1.547 ; hcounter[1]                            ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.584      ;
; -1.524 ; hcounter[3]                            ; hcounter[0]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.560      ;
; -1.524 ; hcounter[3]                            ; hcounter[1]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.560      ;
; -1.524 ; hcounter[3]                            ; hcounter[2]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.560      ;
; -1.524 ; hcounter[3]                            ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.560      ;
; -1.524 ; hcounter[3]                            ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.560      ;
; -1.524 ; hcounter[3]                            ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.560      ;
; -1.524 ; hcounter[3]                            ; hcounter[6]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.560      ;
; -1.524 ; hcounter[3]                            ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.560      ;
; -1.524 ; hcounter[3]                            ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.560      ;
; -1.524 ; hcounter[3]                            ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.560      ;
; -1.473 ; hcounter[0]                            ; h_video_on                     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.510      ;
; -1.445 ; hcounter[3]                            ; h_video_on                     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.001      ; 2.482      ;
; -1.396 ; hcounter[2]                            ; hcounter[0]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.432      ;
; -1.396 ; hcounter[2]                            ; hcounter[1]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.432      ;
; -1.396 ; hcounter[2]                            ; hcounter[2]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.432      ;
; -1.396 ; hcounter[2]                            ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.432      ;
; -1.396 ; hcounter[2]                            ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.432      ;
; -1.396 ; hcounter[2]                            ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.432      ;
; -1.396 ; hcounter[2]                            ; hcounter[6]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.432      ;
; -1.396 ; hcounter[2]                            ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.432      ;
; -1.396 ; hcounter[2]                            ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.432      ;
; -1.396 ; hcounter[2]                            ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 2.432      ;
+--------+----------------------------------------+--------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_HS~reg0'                                                                          ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.210 ; vcounter[0] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.748      ;
; -2.210 ; vcounter[0] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.748      ;
; -2.210 ; vcounter[0] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.748      ;
; -2.210 ; vcounter[0] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.748      ;
; -2.210 ; vcounter[0] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.748      ;
; -2.210 ; vcounter[0] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.748      ;
; -2.210 ; vcounter[0] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.748      ;
; -2.210 ; vcounter[0] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.748      ;
; -2.210 ; vcounter[0] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.748      ;
; -2.186 ; vcounter[3] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.724      ;
; -2.186 ; vcounter[3] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.724      ;
; -2.186 ; vcounter[3] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.724      ;
; -2.186 ; vcounter[3] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.724      ;
; -2.186 ; vcounter[3] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.724      ;
; -2.186 ; vcounter[3] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.724      ;
; -2.186 ; vcounter[3] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.724      ;
; -2.186 ; vcounter[3] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.724      ;
; -2.186 ; vcounter[3] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.724      ;
; -2.057 ; vcounter[1] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.595      ;
; -2.057 ; vcounter[1] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.595      ;
; -2.057 ; vcounter[1] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.595      ;
; -2.057 ; vcounter[1] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.595      ;
; -2.057 ; vcounter[1] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.595      ;
; -2.057 ; vcounter[1] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.595      ;
; -2.057 ; vcounter[1] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.595      ;
; -2.057 ; vcounter[1] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.595      ;
; -2.057 ; vcounter[1] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.595      ;
; -2.055 ; vcounter[2] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.593      ;
; -2.055 ; vcounter[2] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.593      ;
; -2.055 ; vcounter[2] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.593      ;
; -2.055 ; vcounter[2] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.593      ;
; -2.055 ; vcounter[2] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.593      ;
; -2.055 ; vcounter[2] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.593      ;
; -2.055 ; vcounter[2] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.593      ;
; -2.055 ; vcounter[2] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.593      ;
; -2.055 ; vcounter[2] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.593      ;
; -1.987 ; vcounter[5] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.525      ;
; -1.987 ; vcounter[5] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.525      ;
; -1.987 ; vcounter[5] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.525      ;
; -1.987 ; vcounter[5] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.525      ;
; -1.987 ; vcounter[5] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.525      ;
; -1.987 ; vcounter[5] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.525      ;
; -1.987 ; vcounter[5] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.525      ;
; -1.987 ; vcounter[5] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.525      ;
; -1.987 ; vcounter[5] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.525      ;
; -1.802 ; vcounter[7] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.340      ;
; -1.802 ; vcounter[7] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.340      ;
; -1.802 ; vcounter[7] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.340      ;
; -1.802 ; vcounter[7] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.340      ;
; -1.802 ; vcounter[7] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.340      ;
; -1.802 ; vcounter[7] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.340      ;
; -1.802 ; vcounter[7] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.340      ;
; -1.802 ; vcounter[7] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.340      ;
; -1.802 ; vcounter[7] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.340      ;
; -1.663 ; vcounter[8] ; vcounter[0] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.699      ;
; -1.663 ; vcounter[8] ; vcounter[2] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.699      ;
; -1.663 ; vcounter[8] ; vcounter[3] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.699      ;
; -1.663 ; vcounter[8] ; vcounter[4] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.699      ;
; -1.663 ; vcounter[8] ; vcounter[5] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.699      ;
; -1.663 ; vcounter[8] ; vcounter[6] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.699      ;
; -1.663 ; vcounter[8] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.699      ;
; -1.663 ; vcounter[8] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.699      ;
; -1.663 ; vcounter[8] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.699      ;
; -1.663 ; vcounter[8] ; vcounter[1] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.699      ;
; -1.661 ; vcounter[4] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.199      ;
; -1.661 ; vcounter[4] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.199      ;
; -1.661 ; vcounter[4] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.199      ;
; -1.661 ; vcounter[4] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.199      ;
; -1.661 ; vcounter[4] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.199      ;
; -1.661 ; vcounter[4] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.199      ;
; -1.661 ; vcounter[4] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.199      ;
; -1.661 ; vcounter[4] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.199      ;
; -1.661 ; vcounter[4] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.199      ;
; -1.534 ; vcounter[7] ; vcounter[0] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; vcounter[7] ; vcounter[2] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; vcounter[7] ; vcounter[3] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; vcounter[7] ; vcounter[4] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; vcounter[7] ; vcounter[5] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; vcounter[7] ; vcounter[6] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; vcounter[7] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; vcounter[7] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; vcounter[7] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.534 ; vcounter[7] ; vcounter[1] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.570      ;
; -1.491 ; vcounter[3] ; vcounter[0] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.527      ;
; -1.491 ; vcounter[3] ; vcounter[2] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.527      ;
; -1.491 ; vcounter[3] ; vcounter[3] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.527      ;
; -1.491 ; vcounter[3] ; vcounter[4] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.527      ;
; -1.491 ; vcounter[3] ; vcounter[5] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.527      ;
; -1.491 ; vcounter[3] ; vcounter[6] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.527      ;
; -1.491 ; vcounter[3] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.527      ;
; -1.491 ; vcounter[3] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.527      ;
; -1.491 ; vcounter[3] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.527      ;
; -1.491 ; vcounter[3] ; vcounter[1] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 2.527      ;
; -1.472 ; vcounter[8] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.010      ;
; -1.472 ; vcounter[8] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.010      ;
; -1.472 ; vcounter[8] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.010      ;
; -1.472 ; vcounter[8] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.010      ;
; -1.472 ; vcounter[8] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.010      ;
; -1.472 ; vcounter[8] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.010      ;
; -1.472 ; vcounter[8] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 2.010      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockps2'                                                                                                                                                 ;
+--------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.247 ; counter:cnt|counter[2]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 1.283      ;
; -0.083 ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[0]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 1.119      ;
; -0.054 ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[3]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 1.090      ;
; -0.050 ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[2]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 1.086      ;
; -0.044 ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[0]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 1.080      ;
; -0.038 ; counter:cnt|counter[1]                  ; counter:cnt|counter[2]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 1.074      ;
; -0.038 ; counter:cnt|counter[1]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 1.074      ;
; 0.188  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[10] ; clockps2                 ; clockps2    ; 0.500        ; 2.843      ; 3.191      ;
; 0.188  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[9]  ; clockps2                 ; clockps2    ; 0.500        ; 2.843      ; 3.191      ;
; 0.188  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[8]  ; clockps2                 ; clockps2    ; 0.500        ; 2.843      ; 3.191      ;
; 0.188  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[7]  ; clockps2                 ; clockps2    ; 0.500        ; 2.843      ; 3.191      ;
; 0.188  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[6]  ; clockps2                 ; clockps2    ; 0.500        ; 2.843      ; 3.191      ;
; 0.188  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[5]  ; clockps2                 ; clockps2    ; 0.500        ; 2.843      ; 3.191      ;
; 0.188  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[4]  ; clockps2                 ; clockps2    ; 0.500        ; 2.843      ; 3.191      ;
; 0.188  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[3]  ; clockps2                 ; clockps2    ; 0.500        ; 2.843      ; 3.191      ;
; 0.188  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[2]  ; clockps2                 ; clockps2    ; 0.500        ; 2.843      ; 3.191      ;
; 0.188  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[1]  ; clockps2                 ; clockps2    ; 0.500        ; 2.843      ; 3.191      ;
; 0.218  ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[0]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.818      ;
; 0.218  ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[2]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.818      ;
; 0.225  ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[3]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.811      ;
; 0.231  ; counter:cnt|counter[0]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.805      ;
; 0.231  ; counter:cnt|counter[0]                  ; counter:cnt|counter[2]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.805      ;
; 0.233  ; counter:cnt|counter[0]                  ; counter:cnt|counter[1]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.803      ;
; 0.236  ; shiftreg11bit:shifter|ShiftRegister[3]  ; shiftreg11bit:shifter|ShiftRegister[2]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.800      ;
; 0.236  ; shiftreg11bit:shifter|ShiftRegister[2]  ; shiftreg11bit:shifter|ShiftRegister[1]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.800      ;
; 0.237  ; shiftreg11bit:shifter|ShiftRegister[7]  ; shiftreg11bit:shifter|ShiftRegister[6]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.799      ;
; 0.237  ; shiftreg11bit:shifter|ShiftRegister[6]  ; shiftreg11bit:shifter|ShiftRegister[5]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.799      ;
; 0.240  ; shiftreg11bit:shifter|ShiftRegister[4]  ; shiftreg11bit:shifter|ShiftRegister[3]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.796      ;
; 0.242  ; shiftreg11bit:shifter|ShiftRegister[8]  ; shiftreg11bit:shifter|ShiftRegister[7]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.794      ;
; 0.244  ; shiftreg11bit:shifter|ShiftRegister[9]  ; shiftreg11bit:shifter|ShiftRegister[8]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.792      ;
; 0.246  ; shiftreg11bit:shifter|ShiftRegister[10] ; shiftreg11bit:shifter|ShiftRegister[9]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.790      ;
; 0.246  ; shiftreg11bit:shifter|ShiftRegister[5]  ; shiftreg11bit:shifter|ShiftRegister[4]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.790      ;
; 0.379  ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[1]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[3]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[2]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter:cnt|counter[0]                  ; counter:cnt|counter[0]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter:cnt|counter[3]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter:cnt|counter[2]                  ; counter:cnt|counter[2]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter:cnt|counter[1]                  ; counter:cnt|counter[1]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.657      ;
; 0.688  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[10] ; clockps2                 ; clockps2    ; 1.000        ; 2.843      ; 3.191      ;
; 0.688  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[9]  ; clockps2                 ; clockps2    ; 1.000        ; 2.843      ; 3.191      ;
; 0.688  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[8]  ; clockps2                 ; clockps2    ; 1.000        ; 2.843      ; 3.191      ;
; 0.688  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[7]  ; clockps2                 ; clockps2    ; 1.000        ; 2.843      ; 3.191      ;
; 0.688  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[6]  ; clockps2                 ; clockps2    ; 1.000        ; 2.843      ; 3.191      ;
; 0.688  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[5]  ; clockps2                 ; clockps2    ; 1.000        ; 2.843      ; 3.191      ;
; 0.688  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[4]  ; clockps2                 ; clockps2    ; 1.000        ; 2.843      ; 3.191      ;
; 0.688  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[3]  ; clockps2                 ; clockps2    ; 1.000        ; 2.843      ; 3.191      ;
; 0.688  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[2]  ; clockps2                 ; clockps2    ; 1.000        ; 2.843      ; 3.191      ;
; 0.688  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[1]  ; clockps2                 ; clockps2    ; 1.000        ; 2.843      ; 3.191      ;
; 2.522  ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.500        ; 2.856      ; 1.120      ;
; 2.524  ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.500        ; 2.856      ; 1.118      ;
; 2.526  ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.500        ; 2.856      ; 1.116      ;
; 2.985  ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.500        ; 2.856      ; 0.657      ;
; 3.022  ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[0] ; clockps2    ; 1.000        ; 2.856      ; 1.120      ;
; 3.024  ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[0] ; clockps2    ; 1.000        ; 2.856      ; 1.118      ;
; 3.026  ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[0] ; clockps2    ; 1.000        ; 2.856      ; 1.116      ;
; 3.485  ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0] ; clockps2    ; 1.000        ; 2.856      ; 0.657      ;
+--------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock50'                                                                                                              ;
+--------+--------------------------------+--------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------+--------------------------+-------------+--------------+------------+------------+
; -0.073 ; counter2:cnt2|counter[1]       ; validate2    ; clockps2                 ; clock50     ; 0.500        ; 1.405      ; 2.014      ;
; -0.053 ; counter2:cnt2|counter[3]       ; validate2    ; clockps2                 ; clock50     ; 0.500        ; 1.405      ; 1.994      ;
; 0.194  ; counter2:cnt2|counter[2]       ; validate2    ; clockps2                 ; clock50     ; 0.500        ; 1.405      ; 1.747      ;
; 0.523  ; register8bit:scancode|Q[4]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.240      ; 3.253      ;
; 0.575  ; register8bit:scancode|Q[5]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.429      ; 3.390      ;
; 0.600  ; register8bit:scancode|Q[7]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.240      ; 3.176      ;
; 0.763  ; register8bit:scancode|Q[3]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.240      ; 3.013      ;
; 0.907  ; register8bit:scancode|Q[2]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.240      ; 2.869      ;
; 0.941  ; register8bit:scancode|Q[6]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.240      ; 2.835      ;
; 1.461  ; register8bit:scancode|Q[1]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.429      ; 2.504      ;
; 1.609  ; register8bit:scancode|Q[0]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.240      ; 2.167      ;
; 1.633  ; register8bit:prevscancode|Q[7] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.429      ; 2.332      ;
; 1.659  ; register8bit:prevscancode|Q[5] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.429      ; 2.306      ;
; 1.664  ; register8bit:prevscancode|Q[0] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.429      ; 2.301      ;
; 1.710  ; register8bit:prevscancode|Q[2] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.429      ; 2.255      ;
; 1.913  ; register8bit:prevscancode|Q[6] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.429      ; 2.052      ;
; 1.928  ; register8bit:prevscancode|Q[3] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.429      ; 2.037      ;
; 2.042  ; register8bit:prevscancode|Q[4] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.429      ; 1.923      ;
; 2.062  ; register8bit:prevscancode|Q[1] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 3.429      ; 1.903      ;
; 3.025  ; counter2:cnt2|counter[0]       ; validate2    ; counter2:cnt2|counter[0] ; clock50     ; 0.500        ; 4.261      ; 2.022      ;
; 3.525  ; counter2:cnt2|counter[0]       ; validate2    ; counter2:cnt2|counter[0] ; clock50     ; 1.000        ; 4.261      ; 2.022      ;
; 4.163  ; VGA_CLK~reg0                   ; VGA_CLK~reg0 ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 4.034      ; 0.657      ;
; 4.663  ; VGA_CLK~reg0                   ; VGA_CLK~reg0 ; VGA_CLK~reg0             ; clock50     ; 1.000        ; 4.034      ; 0.657      ;
+--------+--------------------------------+--------------+--------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock50'                                                                                                               ;
+--------+--------------------------------+--------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------+--------------------------+-------------+--------------+------------+------------+
; -3.893 ; VGA_CLK~reg0                   ; VGA_CLK~reg0 ; VGA_CLK~reg0             ; clock50     ; 0.000        ; 4.034      ; 0.657      ;
; -3.393 ; VGA_CLK~reg0                   ; VGA_CLK~reg0 ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 4.034      ; 0.657      ;
; -2.755 ; counter2:cnt2|counter[0]       ; validate2    ; counter2:cnt2|counter[0] ; clock50     ; 0.000        ; 4.261      ; 2.022      ;
; -2.255 ; counter2:cnt2|counter[0]       ; validate2    ; counter2:cnt2|counter[0] ; clock50     ; -0.500       ; 4.261      ; 2.022      ;
; -1.292 ; register8bit:prevscancode|Q[1] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.429      ; 1.903      ;
; -1.272 ; register8bit:prevscancode|Q[4] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.429      ; 1.923      ;
; -1.158 ; register8bit:prevscancode|Q[3] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.429      ; 2.037      ;
; -1.143 ; register8bit:prevscancode|Q[6] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.429      ; 2.052      ;
; -0.940 ; register8bit:prevscancode|Q[2] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.429      ; 2.255      ;
; -0.894 ; register8bit:prevscancode|Q[0] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.429      ; 2.301      ;
; -0.889 ; register8bit:prevscancode|Q[5] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.429      ; 2.306      ;
; -0.863 ; register8bit:prevscancode|Q[7] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.429      ; 2.332      ;
; -0.839 ; register8bit:scancode|Q[0]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.240      ; 2.167      ;
; -0.691 ; register8bit:scancode|Q[1]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.429      ; 2.504      ;
; -0.171 ; register8bit:scancode|Q[6]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.240      ; 2.835      ;
; -0.137 ; register8bit:scancode|Q[2]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.240      ; 2.869      ;
; 0.007  ; register8bit:scancode|Q[3]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.240      ; 3.013      ;
; 0.170  ; register8bit:scancode|Q[7]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.240      ; 3.176      ;
; 0.195  ; register8bit:scancode|Q[5]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.429      ; 3.390      ;
; 0.247  ; register8bit:scancode|Q[4]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 3.240      ; 3.253      ;
; 0.576  ; counter2:cnt2|counter[2]       ; validate2    ; clockps2                 ; clock50     ; -0.500       ; 1.405      ; 1.747      ;
; 0.823  ; counter2:cnt2|counter[3]       ; validate2    ; clockps2                 ; clock50     ; -0.500       ; 1.405      ; 1.994      ;
; 0.843  ; counter2:cnt2|counter[1]       ; validate2    ; clockps2                 ; clock50     ; -0.500       ; 1.405      ; 2.014      ;
+--------+--------------------------------+--------------+--------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockps2'                                                                                                                                                  ;
+--------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -2.715 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.000        ; 2.856      ; 0.657      ;
; -2.256 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.000        ; 2.856      ; 1.116      ;
; -2.254 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.000        ; 2.856      ; 1.118      ;
; -2.252 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.000        ; 2.856      ; 1.120      ;
; -2.215 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0] ; clockps2    ; -0.500       ; 2.856      ; 0.657      ;
; -1.756 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[0] ; clockps2    ; -0.500       ; 2.856      ; 1.116      ;
; -1.754 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[0] ; clockps2    ; -0.500       ; 2.856      ; 1.118      ;
; -1.752 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[0] ; clockps2    ; -0.500       ; 2.856      ; 1.120      ;
; 0.082  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[10] ; clockps2                 ; clockps2    ; 0.000        ; 2.843      ; 3.191      ;
; 0.082  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[9]  ; clockps2                 ; clockps2    ; 0.000        ; 2.843      ; 3.191      ;
; 0.082  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[8]  ; clockps2                 ; clockps2    ; 0.000        ; 2.843      ; 3.191      ;
; 0.082  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[7]  ; clockps2                 ; clockps2    ; 0.000        ; 2.843      ; 3.191      ;
; 0.082  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[6]  ; clockps2                 ; clockps2    ; 0.000        ; 2.843      ; 3.191      ;
; 0.082  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[5]  ; clockps2                 ; clockps2    ; 0.000        ; 2.843      ; 3.191      ;
; 0.082  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[4]  ; clockps2                 ; clockps2    ; 0.000        ; 2.843      ; 3.191      ;
; 0.082  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[3]  ; clockps2                 ; clockps2    ; 0.000        ; 2.843      ; 3.191      ;
; 0.082  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[2]  ; clockps2                 ; clockps2    ; 0.000        ; 2.843      ; 3.191      ;
; 0.082  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[1]  ; clockps2                 ; clockps2    ; 0.000        ; 2.843      ; 3.191      ;
; 0.391  ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[3]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[1]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[2]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter:cnt|counter[0]                  ; counter:cnt|counter[0]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter:cnt|counter[1]                  ; counter:cnt|counter[1]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter:cnt|counter[2]                  ; counter:cnt|counter[2]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter:cnt|counter[3]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.657      ;
; 0.524  ; shiftreg11bit:shifter|ShiftRegister[10] ; shiftreg11bit:shifter|ShiftRegister[9]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; shiftreg11bit:shifter|ShiftRegister[5]  ; shiftreg11bit:shifter|ShiftRegister[4]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.790      ;
; 0.526  ; shiftreg11bit:shifter|ShiftRegister[9]  ; shiftreg11bit:shifter|ShiftRegister[8]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.792      ;
; 0.528  ; shiftreg11bit:shifter|ShiftRegister[8]  ; shiftreg11bit:shifter|ShiftRegister[7]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.794      ;
; 0.530  ; shiftreg11bit:shifter|ShiftRegister[4]  ; shiftreg11bit:shifter|ShiftRegister[3]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.796      ;
; 0.533  ; shiftreg11bit:shifter|ShiftRegister[7]  ; shiftreg11bit:shifter|ShiftRegister[6]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.799      ;
; 0.533  ; shiftreg11bit:shifter|ShiftRegister[6]  ; shiftreg11bit:shifter|ShiftRegister[5]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.799      ;
; 0.534  ; shiftreg11bit:shifter|ShiftRegister[3]  ; shiftreg11bit:shifter|ShiftRegister[2]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; shiftreg11bit:shifter|ShiftRegister[2]  ; shiftreg11bit:shifter|ShiftRegister[1]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.800      ;
; 0.537  ; counter:cnt|counter[0]                  ; counter:cnt|counter[1]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.803      ;
; 0.539  ; counter:cnt|counter[0]                  ; counter:cnt|counter[2]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.805      ;
; 0.539  ; counter:cnt|counter[0]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.805      ;
; 0.545  ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[3]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.811      ;
; 0.552  ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[0]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.818      ;
; 0.552  ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[2]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.818      ;
; 0.582  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[10] ; clockps2                 ; clockps2    ; -0.500       ; 2.843      ; 3.191      ;
; 0.582  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[9]  ; clockps2                 ; clockps2    ; -0.500       ; 2.843      ; 3.191      ;
; 0.582  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[8]  ; clockps2                 ; clockps2    ; -0.500       ; 2.843      ; 3.191      ;
; 0.582  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[7]  ; clockps2                 ; clockps2    ; -0.500       ; 2.843      ; 3.191      ;
; 0.582  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[6]  ; clockps2                 ; clockps2    ; -0.500       ; 2.843      ; 3.191      ;
; 0.582  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[5]  ; clockps2                 ; clockps2    ; -0.500       ; 2.843      ; 3.191      ;
; 0.582  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[4]  ; clockps2                 ; clockps2    ; -0.500       ; 2.843      ; 3.191      ;
; 0.582  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[3]  ; clockps2                 ; clockps2    ; -0.500       ; 2.843      ; 3.191      ;
; 0.582  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[2]  ; clockps2                 ; clockps2    ; -0.500       ; 2.843      ; 3.191      ;
; 0.582  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[1]  ; clockps2                 ; clockps2    ; -0.500       ; 2.843      ; 3.191      ;
; 0.808  ; counter:cnt|counter[1]                  ; counter:cnt|counter[2]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 1.074      ;
; 0.808  ; counter:cnt|counter[1]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 1.074      ;
; 0.814  ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[0]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 1.080      ;
; 0.820  ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[2]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 1.086      ;
; 0.824  ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[3]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 1.090      ;
; 0.853  ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[0]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 1.119      ;
; 1.017  ; counter:cnt|counter[2]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 1.283      ;
+--------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'counter2:cnt2|counter[0]'                                                                                          ;
+--------+----------------------------+-------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node     ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------+--------------+--------------------------+--------------+------------+------------+
; -1.608 ; register8bit:scancode|Q[1] ; code[58][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.387      ; 1.545      ;
; -1.607 ; register8bit:scancode|Q[1] ; code[36][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.387      ; 1.546      ;
; -1.570 ; register8bit:scancode|Q[5] ; code[36][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.387      ; 1.583      ;
; -1.570 ; register8bit:scancode|Q[5] ; code[58][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.387      ; 1.583      ;
; -1.548 ; register8bit:scancode|Q[1] ; code[19][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.384      ; 1.602      ;
; -1.548 ; register8bit:scancode|Q[1] ; code[13][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.380      ; 1.598      ;
; -1.546 ; register8bit:scancode|Q[1] ; code[43][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.380      ; 1.600      ;
; -1.544 ; register8bit:scancode|Q[1] ; code[39][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.384      ; 1.606      ;
; -1.539 ; register8bit:scancode|Q[1] ; code[23][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.362      ; 1.589      ;
; -1.537 ; register8bit:scancode|Q[1] ; code[51][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.375      ; 1.604      ;
; -1.420 ; register8bit:scancode|Q[5] ; code[13][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.380      ; 1.726      ;
; -1.417 ; register8bit:scancode|Q[5] ; code[43][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.380      ; 1.729      ;
; -1.415 ; register8bit:scancode|Q[3] ; code[36][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.198      ; 1.549      ;
; -1.413 ; register8bit:scancode|Q[3] ; code[58][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.198      ; 1.551      ;
; -1.407 ; register8bit:scancode|Q[1] ; code[33][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.385      ; 1.744      ;
; -1.403 ; register8bit:scancode|Q[1] ; code[37][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.385      ; 1.748      ;
; -1.397 ; register8bit:scancode|Q[6] ; code[13][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.191      ; 1.560      ;
; -1.396 ; register8bit:scancode|Q[1] ; code[59][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.374      ; 1.744      ;
; -1.395 ; register8bit:scancode|Q[6] ; code[58][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.198      ; 1.569      ;
; -1.394 ; register8bit:scancode|Q[1] ; code[50][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.374      ; 1.746      ;
; -1.394 ; register8bit:scancode|Q[6] ; code[36][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.198      ; 1.570      ;
; -1.393 ; register8bit:scancode|Q[6] ; code[43][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.191      ; 1.564      ;
; -1.392 ; register8bit:scancode|Q[5] ; code[51][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.375      ; 1.749      ;
; -1.384 ; register8bit:scancode|Q[4] ; code[13][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.191      ; 1.573      ;
; -1.383 ; register8bit:scancode|Q[0] ; code[2][0]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.181      ; 1.564      ;
; -1.383 ; register8bit:scancode|Q[4] ; code[47][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.187      ; 1.570      ;
; -1.380 ; register8bit:scancode|Q[4] ; code[24][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.187      ; 1.573      ;
; -1.380 ; register8bit:scancode|Q[4] ; code[43][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.191      ; 1.577      ;
; -1.373 ; register8bit:scancode|Q[2] ; code[36][2] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.198      ; 1.591      ;
; -1.372 ; register8bit:scancode|Q[2] ; code[58][2] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.198      ; 1.592      ;
; -1.355 ; register8bit:scancode|Q[3] ; code[43][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.191      ; 1.602      ;
; -1.355 ; register8bit:scancode|Q[6] ; code[51][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.186      ; 1.597      ;
; -1.354 ; register8bit:scancode|Q[3] ; code[13][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.191      ; 1.603      ;
; -1.346 ; register8bit:scancode|Q[0] ; code[13][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.191      ; 1.611      ;
; -1.343 ; register8bit:scancode|Q[0] ; code[43][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.191      ; 1.614      ;
; -1.335 ; register8bit:scancode|Q[0] ; code[37][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.196      ; 1.627      ;
; -1.329 ; register8bit:scancode|Q[3] ; code[47][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.187      ; 1.624      ;
; -1.328 ; register8bit:scancode|Q[3] ; code[24][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.187      ; 1.625      ;
; -1.324 ; register8bit:scancode|Q[7] ; code[3][7]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.180      ; 1.622      ;
; -1.323 ; register8bit:scancode|Q[6] ; code[3][6]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.180      ; 1.623      ;
; -1.323 ; register8bit:scancode|Q[5] ; code[19][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.384      ; 1.827      ;
; -1.320 ; register8bit:scancode|Q[5] ; code[39][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.384      ; 1.830      ;
; -1.309 ; register8bit:scancode|Q[1] ; code[24][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.376      ; 1.833      ;
; -1.307 ; register8bit:scancode|Q[1] ; code[60][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.373      ; 1.832      ;
; -1.307 ; register8bit:scancode|Q[7] ; code[23][7] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.173      ; 1.632      ;
; -1.298 ; register8bit:scancode|Q[3] ; code[2][3]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.181      ; 1.649      ;
; -1.298 ; register8bit:scancode|Q[1] ; code[45][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.374      ; 1.842      ;
; -1.290 ; register8bit:scancode|Q[5] ; code[2][5]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.370      ; 1.846      ;
; -1.279 ; register8bit:scancode|Q[2] ; code[23][2] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.173      ; 1.660      ;
; -1.275 ; register8bit:scancode|Q[4] ; code[36][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.198      ; 1.689      ;
; -1.274 ; register8bit:scancode|Q[7] ; code[36][7] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.198      ; 1.690      ;
; -1.273 ; register8bit:scancode|Q[7] ; code[58][7] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.198      ; 1.691      ;
; -1.272 ; register8bit:scancode|Q[3] ; code[39][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.195      ; 1.689      ;
; -1.272 ; register8bit:scancode|Q[3] ; code[19][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.195      ; 1.689      ;
; -1.272 ; register8bit:scancode|Q[4] ; code[58][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.198      ; 1.692      ;
; -1.263 ; register8bit:scancode|Q[3] ; code[51][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.186      ; 1.689      ;
; -1.257 ; register8bit:scancode|Q[1] ; code[28][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.367      ; 1.876      ;
; -1.253 ; register8bit:scancode|Q[4] ; code[19][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.195      ; 1.708      ;
; -1.253 ; register8bit:scancode|Q[4] ; code[39][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.195      ; 1.708      ;
; -1.249 ; register8bit:scancode|Q[0] ; code[58][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.198      ; 1.715      ;
; -1.248 ; register8bit:scancode|Q[0] ; code[36][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.198      ; 1.716      ;
; -1.239 ; register8bit:scancode|Q[4] ; code[50][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.185      ; 1.712      ;
; -1.231 ; register8bit:scancode|Q[6] ; code[37][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.196      ; 1.731      ;
; -1.230 ; register8bit:scancode|Q[6] ; code[33][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.196      ; 1.732      ;
; -1.228 ; register8bit:scancode|Q[3] ; code[37][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.196      ; 1.734      ;
; -1.228 ; register8bit:scancode|Q[3] ; code[33][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.196      ; 1.734      ;
; -1.224 ; register8bit:scancode|Q[0] ; code[39][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.195      ; 1.737      ;
; -1.224 ; register8bit:scancode|Q[6] ; code[39][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.195      ; 1.737      ;
; -1.223 ; register8bit:scancode|Q[6] ; code[19][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.195      ; 1.738      ;
; -1.222 ; register8bit:scancode|Q[0] ; code[19][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.195      ; 1.739      ;
; -1.217 ; register8bit:scancode|Q[5] ; code[3][5]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.369      ; 1.918      ;
; -1.216 ; register8bit:scancode|Q[5] ; code[21][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.369      ; 1.919      ;
; -1.213 ; register8bit:scancode|Q[6] ; code[50][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.185      ; 1.738      ;
; -1.211 ; register8bit:scancode|Q[6] ; code[59][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.185      ; 1.740      ;
; -1.207 ; register8bit:scancode|Q[1] ; code[10][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.363      ; 1.922      ;
; -1.207 ; register8bit:scancode|Q[1] ; code[34][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.382      ; 1.941      ;
; -1.205 ; register8bit:scancode|Q[1] ; code[21][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.382      ; 1.943      ;
; -1.203 ; register8bit:scancode|Q[0] ; code[51][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.186      ; 1.749      ;
; -1.199 ; register8bit:scancode|Q[1] ; code[38][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.378      ; 1.945      ;
; -1.198 ; register8bit:scancode|Q[1] ; code[32][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.378      ; 1.946      ;
; -1.180 ; register8bit:scancode|Q[5] ; code[37][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.385      ; 1.971      ;
; -1.178 ; register8bit:scancode|Q[6] ; code[23][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.173      ; 1.761      ;
; -1.176 ; register8bit:scancode|Q[3] ; code[3][3]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.180      ; 1.770      ;
; -1.176 ; register8bit:scancode|Q[5] ; code[33][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.385      ; 1.975      ;
; -1.174 ; register8bit:scancode|Q[1] ; code[17][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.378      ; 1.970      ;
; -1.172 ; register8bit:scancode|Q[1] ; code[16][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.378      ; 1.972      ;
; -1.168 ; register8bit:scancode|Q[0] ; code[38][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.189      ; 1.787      ;
; -1.163 ; register8bit:scancode|Q[1] ; code[0][1]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.370      ; 1.973      ;
; -1.163 ; register8bit:scancode|Q[5] ; code[32][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.378      ; 1.981      ;
; -1.161 ; register8bit:scancode|Q[5] ; code[38][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.378      ; 1.983      ;
; -1.160 ; register8bit:scancode|Q[3] ; code[23][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.173      ; 1.779      ;
; -1.158 ; register8bit:scancode|Q[1] ; code[2][1]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.370      ; 1.978      ;
; -1.155 ; register8bit:scancode|Q[6] ; code[24][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.187      ; 1.798      ;
; -1.155 ; register8bit:scancode|Q[6] ; code[47][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.187      ; 1.798      ;
; -1.154 ; register8bit:scancode|Q[5] ; code[34][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.382      ; 1.994      ;
; -1.142 ; register8bit:scancode|Q[1] ; code[25][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.375      ; 1.999      ;
; -1.142 ; register8bit:scancode|Q[1] ; code[35][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.375      ; 1.999      ;
; -1.134 ; register8bit:scancode|Q[3] ; code[38][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.189      ; 1.821      ;
; -1.128 ; register8bit:scancode|Q[5] ; code[41][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.374      ; 2.012      ;
; -1.128 ; register8bit:scancode|Q[5] ; code[45][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 3.374      ; 2.012      ;
+--------+----------------------------+-------------+--------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_CLK~reg0'                                                                                                            ;
+-------+----------------------------+--------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------+--------------+--------------+--------------+------------+------------+
; 0.538 ; register8bit:scancode|Q[5] ; register8bit:prevscancode|Q[5] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.804      ;
; 0.550 ; hcounter[9]                ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.816      ;
; 0.553 ; hcounter[9]                ; VGA_HS~reg0                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.819      ;
; 0.644 ; flop1                      ; flop2                          ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.910      ;
; 0.800 ; flop1                      ; flop1                          ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.066      ;
; 0.802 ; hcounter[1]                ; hcounter[1]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; coorx[0]                   ; coorx[0]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; coorx[3]                   ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; coorx[8]                   ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.075      ;
; 0.813 ; hcounter[3]                ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; coorx[1]                   ; coorx[1]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; coorx[6]                   ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.080      ;
; 0.817 ; hcounter[8]                ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.083      ;
; 0.820 ; hcounter[5]                ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; hcounter[7]                ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.087      ;
; 0.825 ; hcounter[7]                ; VGA_HS~reg0                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.091      ;
; 0.838 ; coorx[2]                   ; coorx[2]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; coorx[4]                   ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; coorx[5]                   ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.105      ;
; 0.845 ; coorx[7]                   ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; hcounter[0]                ; hcounter[0]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.112      ;
; 0.853 ; coorx[9]                   ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.119      ;
; 0.857 ; register8bit:scancode|Q[1] ; register8bit:prevscancode|Q[1] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.123      ;
; 0.860 ; hcounter[4]                ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.126      ;
; 0.862 ; hcounter[6]                ; hcounter[6]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.128      ;
; 0.898 ; register8bit:scancode|Q[6] ; register8bit:prevscancode|Q[6] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; -0.189     ; 0.975      ;
; 0.901 ; register8bit:scancode|Q[7] ; register8bit:prevscancode|Q[7] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; -0.189     ; 0.978      ;
; 0.978 ; hcounter[2]                ; hcounter[2]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.244      ;
; 1.032 ; hcounter[8]                ; VGA_HS~reg0                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.298      ;
; 1.144 ; register8bit:scancode|Q[2] ; register8bit:prevscancode|Q[2] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; -0.189     ; 1.221      ;
; 1.145 ; register8bit:scancode|Q[0] ; register8bit:prevscancode|Q[0] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; -0.189     ; 1.222      ;
; 1.188 ; coorx[0]                   ; coorx[1]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; coorx[3]                   ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.455      ;
; 1.191 ; hcounter[4]                ; VGA_HS~reg0                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.457      ;
; 1.192 ; coorx[8]                   ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.458      ;
; 1.196 ; hcounter[3]                ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; coorx[1]                   ; coorx[2]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.463      ;
; 1.200 ; hcounter[8]                ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.466      ;
; 1.203 ; hcounter[5]                ; hcounter[6]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.469      ;
; 1.204 ; hcounter[7]                ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.470      ;
; 1.224 ; coorx[2]                   ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; coorx[5]                   ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; coorx[4]                   ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.491      ;
; 1.231 ; coorx[7]                   ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; hcounter[0]                ; hcounter[1]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.498      ;
; 1.246 ; hcounter[4]                ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.512      ;
; 1.248 ; hcounter[6]                ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.514      ;
; 1.259 ; coorx[0]                   ; coorx[2]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; coorx[3]                   ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.526      ;
; 1.267 ; hcounter[3]                ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; coorx[1]                   ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.534      ;
; 1.274 ; hcounter[5]                ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.540      ;
; 1.275 ; hcounter[7]                ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.541      ;
; 1.277 ; hcounter[1]                ; hcounter[2]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.543      ;
; 1.279 ; register8bit:scancode|Q[4] ; register8bit:prevscancode|Q[4] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; -0.189     ; 1.356      ;
; 1.289 ; coorx[6]                   ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.555      ;
; 1.295 ; coorx[2]                   ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; coorx[4]                   ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.562      ;
; 1.302 ; coorx[7]                   ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.568      ;
; 1.317 ; hcounter[4]                ; hcounter[6]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.583      ;
; 1.319 ; hcounter[6]                ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.585      ;
; 1.321 ; hcounter[5]                ; VGA_HS~reg0                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.587      ;
; 1.330 ; coorx[0]                   ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; coorx[3]                   ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.597      ;
; 1.338 ; hcounter[3]                ; hcounter[6]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; coorx[1]                   ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.605      ;
; 1.345 ; hcounter[5]                ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.611      ;
; 1.348 ; hcounter[1]                ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.614      ;
; 1.360 ; coorx[6]                   ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.626      ;
; 1.361 ; hcounter[2]                ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.627      ;
; 1.363 ; hcounter[6]                ; VGA_HS~reg0                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.629      ;
; 1.365 ; hcounter[6]                ; hcounter[0]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.631      ;
; 1.365 ; hcounter[6]                ; hcounter[1]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.631      ;
; 1.365 ; hcounter[6]                ; hcounter[2]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.631      ;
; 1.365 ; hcounter[6]                ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.631      ;
; 1.365 ; hcounter[6]                ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.631      ;
; 1.365 ; hcounter[6]                ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.631      ;
; 1.365 ; hcounter[6]                ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.631      ;
; 1.366 ; coorx[2]                   ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.632      ;
; 1.373 ; hcounter[9]                ; h_video_on                     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.001      ; 1.640      ;
; 1.384 ; coorx[5]                   ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.650      ;
; 1.388 ; hcounter[4]                ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.654      ;
; 1.391 ; hcounter[0]                ; hcounter[2]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.657      ;
; 1.394 ; register8bit:scancode|Q[3] ; register8bit:prevscancode|Q[3] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; -0.189     ; 1.471      ;
; 1.401 ; coorx[0]                   ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.667      ;
; 1.402 ; hcounter[8]                ; h_video_on                     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.001      ; 1.669      ;
; 1.409 ; hcounter[3]                ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.675      ;
; 1.410 ; coorx[1]                   ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.676      ;
; 1.416 ; hcounter[5]                ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.682      ;
; 1.419 ; hcounter[1]                ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.685      ;
; 1.431 ; coorx[6]                   ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.697      ;
; 1.432 ; hcounter[2]                ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.698      ;
; 1.437 ; coorx[2]                   ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.703      ;
; 1.455 ; coorx[5]                   ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.721      ;
; 1.455 ; coorx[4]                   ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.721      ;
; 1.459 ; hcounter[4]                ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.725      ;
; 1.462 ; hcounter[0]                ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.728      ;
; 1.472 ; coorx[0]                   ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.738      ;
; 1.480 ; hcounter[3]                ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.746      ;
; 1.481 ; coorx[1]                   ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 1.747      ;
+-------+----------------------------+--------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_HS~reg0'                                                                          ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.546 ; vcounter[9] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.812      ;
; 0.548 ; vcounter[9] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.814      ;
; 0.805 ; coory[7]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; coory[0]    ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; coory[2]    ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; coory[5]    ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.072      ;
; 0.815 ; vcounter[5] ; vcounter[5] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.081      ;
; 0.818 ; vcounter[8] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.084      ;
; 0.821 ; vcounter[5] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.087      ;
; 0.824 ; vcounter[7] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.090      ;
; 0.838 ; coory[1]    ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; coory[8]    ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; coory[3]    ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; coory[4]    ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; coory[6]    ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.107      ;
; 0.854 ; vcounter[4] ; vcounter[4] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.120      ;
; 0.856 ; vcounter[6] ; vcounter[6] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.122      ;
; 0.989 ; vcounter[0] ; vcounter[0] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.255      ;
; 0.992 ; vcounter[1] ; vcounter[1] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.258      ;
; 1.003 ; vcounter[2] ; vcounter[2] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.269      ;
; 1.029 ; vcounter[3] ; vcounter[3] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.295      ;
; 1.144 ; vcounter[4] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.410      ;
; 1.173 ; vcounter[1] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.439      ;
; 1.188 ; coory[7]    ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; coory[0]    ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; coory[2]    ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.455      ;
; 1.198 ; vcounter[5] ; vcounter[6] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.464      ;
; 1.201 ; vcounter[8] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.467      ;
; 1.207 ; vcounter[7] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.473      ;
; 1.224 ; coory[1]    ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; coory[4]    ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; coory[3]    ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; coory[6]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.493      ;
; 1.240 ; vcounter[4] ; vcounter[5] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.506      ;
; 1.242 ; vcounter[6] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.508      ;
; 1.260 ; coory[0]    ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; coory[2]    ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.526      ;
; 1.269 ; vcounter[5] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.535      ;
; 1.278 ; vcounter[7] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.544      ;
; 1.281 ; coory[5]    ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.547      ;
; 1.295 ; coory[1]    ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; coory[3]    ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.562      ;
; 1.298 ; coory[6]    ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.564      ;
; 1.311 ; vcounter[4] ; vcounter[6] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.577      ;
; 1.313 ; vcounter[6] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.579      ;
; 1.331 ; coory[0]    ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; coory[2]    ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.597      ;
; 1.340 ; vcounter[5] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.606      ;
; 1.352 ; coory[5]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.618      ;
; 1.366 ; coory[1]    ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.632      ;
; 1.372 ; vcounter[0] ; vcounter[1] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.638      ;
; 1.382 ; vcounter[4] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.648      ;
; 1.384 ; coory[4]    ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.650      ;
; 1.384 ; vcounter[6] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.650      ;
; 1.386 ; vcounter[2] ; vcounter[3] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.652      ;
; 1.387 ; vcounter[6] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.653      ;
; 1.397 ; vcounter[9] ; v_video_on  ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.002      ; 1.665      ;
; 1.398 ; vcounter[6] ; v_video_on  ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.002      ; 1.666      ;
; 1.402 ; coory[0]    ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.668      ;
; 1.411 ; vcounter[5] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.677      ;
; 1.415 ; vcounter[3] ; vcounter[4] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.681      ;
; 1.423 ; coory[5]    ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.689      ;
; 1.437 ; coory[1]    ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.703      ;
; 1.440 ; vcounter[2] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.706      ;
; 1.453 ; vcounter[4] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.719      ;
; 1.455 ; coory[4]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.721      ;
; 1.455 ; coory[3]    ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.721      ;
; 1.457 ; vcounter[2] ; vcounter[4] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.723      ;
; 1.468 ; vcounter[1] ; vcounter[2] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.734      ;
; 1.473 ; coory[0]    ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.739      ;
; 1.476 ; vcounter[0] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.742      ;
; 1.481 ; vcounter[8] ; v_video_on  ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.002      ; 1.749      ;
; 1.486 ; vcounter[3] ; vcounter[5] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.752      ;
; 1.490 ; coory[2]    ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.756      ;
; 1.520 ; vcounter[3] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.786      ;
; 1.524 ; vcounter[4] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.790      ;
; 1.526 ; coory[4]    ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.792      ;
; 1.526 ; coory[3]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.792      ;
; 1.528 ; vcounter[2] ; vcounter[5] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.794      ;
; 1.531 ; vcounter[0] ; vcounter[2] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.797      ;
; 1.533 ; vcounter[7] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.799      ;
; 1.539 ; vcounter[1] ; vcounter[3] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.805      ;
; 1.557 ; vcounter[3] ; vcounter[6] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.823      ;
; 1.561 ; coory[2]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.827      ;
; 1.596 ; coory[1]    ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.862      ;
; 1.597 ; coory[3]    ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.863      ;
; 1.599 ; vcounter[2] ; vcounter[6] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.865      ;
; 1.602 ; vcounter[0] ; vcounter[3] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.868      ;
; 1.610 ; vcounter[1] ; vcounter[4] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.876      ;
; 1.628 ; vcounter[3] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.894      ;
; 1.632 ; coory[0]    ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.898      ;
; 1.632 ; coory[2]    ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.898      ;
; 1.667 ; coory[1]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.933      ;
; 1.670 ; vcounter[4] ; v_video_on  ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.002      ; 1.938      ;
; 1.670 ; vcounter[2] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.936      ;
; 1.673 ; vcounter[0] ; vcounter[4] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.939      ;
; 1.681 ; vcounter[1] ; vcounter[5] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.947      ;
; 1.699 ; vcounter[3] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.965      ;
; 1.703 ; coory[0]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.969      ;
; 1.724 ; vcounter[8] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 1.990      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clockps2'                                                                                  ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.897 ; flop2     ; counter:cnt|counter[0] ; VGA_CLK~reg0 ; clockps2    ; 0.500        ; 1.654      ; 1.293      ;
; 0.897 ; flop2     ; counter:cnt|counter[1] ; VGA_CLK~reg0 ; clockps2    ; 0.500        ; 1.654      ; 1.293      ;
; 0.897 ; flop2     ; counter:cnt|counter[2] ; VGA_CLK~reg0 ; clockps2    ; 0.500        ; 1.654      ; 1.293      ;
; 0.897 ; flop2     ; counter:cnt|counter[3] ; VGA_CLK~reg0 ; clockps2    ; 0.500        ; 1.654      ; 1.293      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clockps2'                                                                                    ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.127 ; flop2     ; counter:cnt|counter[0] ; VGA_CLK~reg0 ; clockps2    ; -0.500       ; 1.654      ; 1.293      ;
; -0.127 ; flop2     ; counter:cnt|counter[1] ; VGA_CLK~reg0 ; clockps2    ; -0.500       ; 1.654      ; 1.293      ;
; -0.127 ; flop2     ; counter:cnt|counter[2] ; VGA_CLK~reg0 ; clockps2    ; -0.500       ; 1.654      ; 1.293      ;
; -0.127 ; flop2     ; counter:cnt|counter[3] ; VGA_CLK~reg0 ; clockps2    ; -0.500       ; 1.654      ; 1.293      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock50'                                                           ;
+--------+--------------+----------------+------------------+---------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+---------+------------+------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock50 ; Rise       ; clock50          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock50 ; Rise       ; VGA_CLK~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock50 ; Rise       ; VGA_CLK~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock50 ; Fall       ; validate2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock50 ; Fall       ; validate2        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock50 ; Rise       ; VGA_CLK~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock50 ; Rise       ; VGA_CLK~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock50 ; Rise       ; clock50|combout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock50 ; Rise       ; clock50|combout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock50 ; Rise       ; validate2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock50 ; Rise       ; validate2|clk    ;
+--------+--------------+----------------+------------------+---------+------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockps2'                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clockps2 ; Rise       ; clockps2                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Rise       ; counter2:cnt2|counter[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Rise       ; counter2:cnt2|counter[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Rise       ; counter2:cnt2|counter[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Rise       ; counter2:cnt2|counter[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Rise       ; counter2:cnt2|counter[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Rise       ; counter2:cnt2|counter[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Rise       ; counter2:cnt2|counter[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Rise       ; counter2:cnt2|counter[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; counter:cnt|counter[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; counter:cnt|counter[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; counter:cnt|counter[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; counter:cnt|counter[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; counter:cnt|counter[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; counter:cnt|counter[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; counter:cnt|counter[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; counter:cnt|counter[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; clockps2|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; clockps2|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt2|counter[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt2|counter[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt2|counter[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt2|counter[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt2|counter[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt2|counter[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt2|counter[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt2|counter[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt|counter[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt|counter[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt|counter[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt|counter[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt|counter[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt|counter[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt|counter[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt|counter[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[9]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'counter2:cnt2|counter[0]'                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][105] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][105] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][106] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][106] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][107] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][107] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][108] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][108] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][109] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][109] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][110] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][110] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][111] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][111] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][112] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][112] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][113] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][113] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][114] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][114] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][115] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][115] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][116] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][116] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][117] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][117] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][118] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][118] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][130] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][130] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][131] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][131] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][132] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][132] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][133] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][133] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][134] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][134] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][135] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][135] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][136] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][136] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][137] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][137] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][138] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][138] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][139] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][139] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][140] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][140] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][141] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][141] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][142] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][142] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][143] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][143] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][155] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][155] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][156] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][156] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][157] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][157] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][158] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][158] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][159] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][159] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][160] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][160] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][161] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][161] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][162] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][162] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][163] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][163] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][164] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][164] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][165] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][165] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][166] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][166] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][167] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][167] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][168] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][168] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][17]  ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_CLK~reg0'                                                                         ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; VGA_HS~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; VGA_HS~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[8]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[8]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[9]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[9]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; flop1                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; flop1                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; flop2                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; flop2                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; h_video_on                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; h_video_on                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; VGA_CLK~reg0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; VGA_CLK~reg0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; VGA_CLK~reg0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; VGA_CLK~reg0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; VGA_CLK~reg0|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; VGA_CLK~reg0|regout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; VGA_HS~reg0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; VGA_HS~reg0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[5]|clk                   ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_HS~reg0'                                                                      ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; VGA_VS~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; VGA_VS~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; v_video_on                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; v_video_on                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[9]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; VGA_HS~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; VGA_HS~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; VGA_HS~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; VGA_HS~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; VGA_HS~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; VGA_HS~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; VGA_VS~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; VGA_VS~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; v_video_on|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; v_video_on|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[9]|clk             ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clockps2  ; clockps2   ; 0.312 ; 0.312 ; Fall       ; clockps2        ;
; data      ; clockps2   ; 3.587 ; 3.587 ; Fall       ; clockps2        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; clockps2  ; clockps2   ; -0.082 ; -0.082 ; Fall       ; clockps2        ;
; data      ; clockps2   ; -3.357 ; -3.357 ; Fall       ; clockps2        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; VGA_B[*]  ; VGA_CLK~reg0             ; 51.472 ; 51.472 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[0] ; VGA_CLK~reg0             ; 51.472 ; 51.472 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[1] ; VGA_CLK~reg0             ; 51.472 ; 51.472 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[2] ; VGA_CLK~reg0             ; 51.451 ; 51.451 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[3] ; VGA_CLK~reg0             ; 51.441 ; 51.441 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[4] ; VGA_CLK~reg0             ; 51.053 ; 51.053 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[5] ; VGA_CLK~reg0             ; 51.043 ; 51.043 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[6] ; VGA_CLK~reg0             ; 51.030 ; 51.030 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[7] ; VGA_CLK~reg0             ; 51.030 ; 51.030 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[8] ; VGA_CLK~reg0             ; 51.020 ; 51.020 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[9] ; VGA_CLK~reg0             ; 51.020 ; 51.020 ; Rise       ; VGA_CLK~reg0             ;
; VGA_BLANK ; VGA_CLK~reg0             ; 7.568  ; 7.568  ; Rise       ; VGA_CLK~reg0             ;
; VGA_CLK   ; VGA_CLK~reg0             ; 5.317  ;        ; Rise       ; VGA_CLK~reg0             ;
; VGA_G[*]  ; VGA_CLK~reg0             ; 49.205 ; 49.205 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[0] ; VGA_CLK~reg0             ; 49.205 ; 49.205 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[1] ; VGA_CLK~reg0             ; 49.205 ; 49.205 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[2] ; VGA_CLK~reg0             ; 49.195 ; 49.195 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[3] ; VGA_CLK~reg0             ; 49.195 ; 49.195 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[4] ; VGA_CLK~reg0             ; 49.179 ; 49.179 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[5] ; VGA_CLK~reg0             ; 49.179 ; 49.179 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[6] ; VGA_CLK~reg0             ; 48.624 ; 48.624 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[7] ; VGA_CLK~reg0             ; 48.644 ; 48.644 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[8] ; VGA_CLK~reg0             ; 48.654 ; 48.654 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[9] ; VGA_CLK~reg0             ; 48.654 ; 48.654 ; Rise       ; VGA_CLK~reg0             ;
; VGA_R[*]  ; VGA_CLK~reg0             ; 51.934 ; 51.934 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[0] ; VGA_CLK~reg0             ; 51.486 ; 51.486 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[1] ; VGA_CLK~reg0             ; 51.768 ; 51.768 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[2] ; VGA_CLK~reg0             ; 51.768 ; 51.768 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[3] ; VGA_CLK~reg0             ; 51.778 ; 51.778 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[4] ; VGA_CLK~reg0             ; 51.778 ; 51.778 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[5] ; VGA_CLK~reg0             ; 51.702 ; 51.702 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[6] ; VGA_CLK~reg0             ; 51.924 ; 51.924 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[7] ; VGA_CLK~reg0             ; 51.934 ; 51.934 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[8] ; VGA_CLK~reg0             ; 51.917 ; 51.917 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[9] ; VGA_CLK~reg0             ; 51.917 ; 51.917 ; Rise       ; VGA_CLK~reg0             ;
; VGA_CLK   ; VGA_CLK~reg0             ;        ; 5.317  ; Fall       ; VGA_CLK~reg0             ;
; VGA_B[*]  ; VGA_HS~reg0              ; 31.891 ; 31.891 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[0] ; VGA_HS~reg0              ; 31.891 ; 31.891 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[1] ; VGA_HS~reg0              ; 31.891 ; 31.891 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[2] ; VGA_HS~reg0              ; 31.870 ; 31.870 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[3] ; VGA_HS~reg0              ; 31.860 ; 31.860 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[4] ; VGA_HS~reg0              ; 31.472 ; 31.472 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[5] ; VGA_HS~reg0              ; 31.462 ; 31.462 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[6] ; VGA_HS~reg0              ; 31.449 ; 31.449 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[7] ; VGA_HS~reg0              ; 31.449 ; 31.449 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[8] ; VGA_HS~reg0              ; 31.439 ; 31.439 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[9] ; VGA_HS~reg0              ; 31.439 ; 31.439 ; Rise       ; VGA_HS~reg0              ;
; VGA_G[*]  ; VGA_HS~reg0              ; 29.624 ; 29.624 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[0] ; VGA_HS~reg0              ; 29.624 ; 29.624 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[1] ; VGA_HS~reg0              ; 29.624 ; 29.624 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[2] ; VGA_HS~reg0              ; 29.614 ; 29.614 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[3] ; VGA_HS~reg0              ; 29.614 ; 29.614 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[4] ; VGA_HS~reg0              ; 29.598 ; 29.598 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[5] ; VGA_HS~reg0              ; 29.598 ; 29.598 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[6] ; VGA_HS~reg0              ; 29.043 ; 29.043 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[7] ; VGA_HS~reg0              ; 29.063 ; 29.063 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[8] ; VGA_HS~reg0              ; 29.073 ; 29.073 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[9] ; VGA_HS~reg0              ; 29.073 ; 29.073 ; Rise       ; VGA_HS~reg0              ;
; VGA_HS    ; VGA_HS~reg0              ; 4.535  ;        ; Rise       ; VGA_HS~reg0              ;
; VGA_R[*]  ; VGA_HS~reg0              ; 32.353 ; 32.353 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[0] ; VGA_HS~reg0              ; 31.905 ; 31.905 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[1] ; VGA_HS~reg0              ; 32.187 ; 32.187 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[2] ; VGA_HS~reg0              ; 32.187 ; 32.187 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[3] ; VGA_HS~reg0              ; 32.197 ; 32.197 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[4] ; VGA_HS~reg0              ; 32.197 ; 32.197 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[5] ; VGA_HS~reg0              ; 32.121 ; 32.121 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[6] ; VGA_HS~reg0              ; 32.343 ; 32.343 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[7] ; VGA_HS~reg0              ; 32.353 ; 32.353 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[8] ; VGA_HS~reg0              ; 32.336 ; 32.336 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[9] ; VGA_HS~reg0              ; 32.336 ; 32.336 ; Rise       ; VGA_HS~reg0              ;
; VGA_B[*]  ; VGA_HS~reg0              ; 15.524 ; 15.524 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[0] ; VGA_HS~reg0              ; 15.524 ; 15.524 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[1] ; VGA_HS~reg0              ; 15.524 ; 15.524 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[2] ; VGA_HS~reg0              ; 15.503 ; 15.503 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[3] ; VGA_HS~reg0              ; 15.493 ; 15.493 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[4] ; VGA_HS~reg0              ; 15.105 ; 15.105 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[5] ; VGA_HS~reg0              ; 15.095 ; 15.095 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[6] ; VGA_HS~reg0              ; 15.082 ; 15.082 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[7] ; VGA_HS~reg0              ; 15.082 ; 15.082 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[8] ; VGA_HS~reg0              ; 15.072 ; 15.072 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[9] ; VGA_HS~reg0              ; 15.072 ; 15.072 ; Fall       ; VGA_HS~reg0              ;
; VGA_BLANK ; VGA_HS~reg0              ; 8.364  ; 8.364  ; Fall       ; VGA_HS~reg0              ;
; VGA_G[*]  ; VGA_HS~reg0              ; 13.255 ; 13.255 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[0] ; VGA_HS~reg0              ; 13.255 ; 13.255 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[1] ; VGA_HS~reg0              ; 13.255 ; 13.255 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[2] ; VGA_HS~reg0              ; 13.245 ; 13.245 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[3] ; VGA_HS~reg0              ; 13.245 ; 13.245 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[4] ; VGA_HS~reg0              ; 13.229 ; 13.229 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[5] ; VGA_HS~reg0              ; 13.229 ; 13.229 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[6] ; VGA_HS~reg0              ; 12.674 ; 12.674 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[7] ; VGA_HS~reg0              ; 12.694 ; 12.694 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[8] ; VGA_HS~reg0              ; 12.704 ; 12.704 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[9] ; VGA_HS~reg0              ; 12.704 ; 12.704 ; Fall       ; VGA_HS~reg0              ;
; VGA_HS    ; VGA_HS~reg0              ;        ; 4.535  ; Fall       ; VGA_HS~reg0              ;
; VGA_R[*]  ; VGA_HS~reg0              ; 15.730 ; 15.730 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[0] ; VGA_HS~reg0              ; 15.282 ; 15.282 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[1] ; VGA_HS~reg0              ; 15.564 ; 15.564 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[2] ; VGA_HS~reg0              ; 15.564 ; 15.564 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[3] ; VGA_HS~reg0              ; 15.574 ; 15.574 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[4] ; VGA_HS~reg0              ; 15.574 ; 15.574 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[5] ; VGA_HS~reg0              ; 15.498 ; 15.498 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[6] ; VGA_HS~reg0              ; 15.720 ; 15.720 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[7] ; VGA_HS~reg0              ; 15.730 ; 15.730 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[8] ; VGA_HS~reg0              ; 15.713 ; 15.713 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[9] ; VGA_HS~reg0              ; 15.713 ; 15.713 ; Fall       ; VGA_HS~reg0              ;
; VGA_VS    ; VGA_HS~reg0              ; 7.701  ; 7.701  ; Fall       ; VGA_HS~reg0              ;
; VGA_B[*]  ; counter2:cnt2|counter[0] ; 43.883 ; 43.883 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[0] ; counter2:cnt2|counter[0] ; 43.883 ; 43.883 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[1] ; counter2:cnt2|counter[0] ; 43.883 ; 43.883 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[2] ; counter2:cnt2|counter[0] ; 43.862 ; 43.862 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[3] ; counter2:cnt2|counter[0] ; 43.852 ; 43.852 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[4] ; counter2:cnt2|counter[0] ; 43.464 ; 43.464 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[5] ; counter2:cnt2|counter[0] ; 43.454 ; 43.454 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[6] ; counter2:cnt2|counter[0] ; 43.441 ; 43.441 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[7] ; counter2:cnt2|counter[0] ; 43.441 ; 43.441 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[8] ; counter2:cnt2|counter[0] ; 43.431 ; 43.431 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[9] ; counter2:cnt2|counter[0] ; 43.431 ; 43.431 ; Rise       ; counter2:cnt2|counter[0] ;
; VGA_G[*]  ; counter2:cnt2|counter[0] ; 41.616 ; 41.616 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[0] ; counter2:cnt2|counter[0] ; 41.616 ; 41.616 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[1] ; counter2:cnt2|counter[0] ; 41.616 ; 41.616 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[2] ; counter2:cnt2|counter[0] ; 41.606 ; 41.606 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[3] ; counter2:cnt2|counter[0] ; 41.606 ; 41.606 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[4] ; counter2:cnt2|counter[0] ; 41.590 ; 41.590 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[5] ; counter2:cnt2|counter[0] ; 41.590 ; 41.590 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[6] ; counter2:cnt2|counter[0] ; 41.035 ; 41.035 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[7] ; counter2:cnt2|counter[0] ; 41.055 ; 41.055 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[8] ; counter2:cnt2|counter[0] ; 41.065 ; 41.065 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[9] ; counter2:cnt2|counter[0] ; 41.065 ; 41.065 ; Rise       ; counter2:cnt2|counter[0] ;
; VGA_R[*]  ; counter2:cnt2|counter[0] ; 44.345 ; 44.345 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[0] ; counter2:cnt2|counter[0] ; 43.897 ; 43.897 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[1] ; counter2:cnt2|counter[0] ; 44.179 ; 44.179 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[2] ; counter2:cnt2|counter[0] ; 44.179 ; 44.179 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[3] ; counter2:cnt2|counter[0] ; 44.189 ; 44.189 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[4] ; counter2:cnt2|counter[0] ; 44.189 ; 44.189 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[5] ; counter2:cnt2|counter[0] ; 44.113 ; 44.113 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[6] ; counter2:cnt2|counter[0] ; 44.335 ; 44.335 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[7] ; counter2:cnt2|counter[0] ; 44.345 ; 44.345 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[8] ; counter2:cnt2|counter[0] ; 44.328 ; 44.328 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[9] ; counter2:cnt2|counter[0] ; 44.328 ; 44.328 ; Rise       ; counter2:cnt2|counter[0] ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; VGA_B[*]  ; VGA_CLK~reg0             ; 14.276 ; 14.276 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[0] ; VGA_CLK~reg0             ; 14.728 ; 14.728 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[1] ; VGA_CLK~reg0             ; 14.728 ; 14.728 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[2] ; VGA_CLK~reg0             ; 14.707 ; 14.707 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[3] ; VGA_CLK~reg0             ; 14.697 ; 14.697 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[4] ; VGA_CLK~reg0             ; 14.309 ; 14.309 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[5] ; VGA_CLK~reg0             ; 14.299 ; 14.299 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[6] ; VGA_CLK~reg0             ; 14.286 ; 14.286 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[7] ; VGA_CLK~reg0             ; 14.286 ; 14.286 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[8] ; VGA_CLK~reg0             ; 14.276 ; 14.276 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[9] ; VGA_CLK~reg0             ; 14.276 ; 14.276 ; Rise       ; VGA_CLK~reg0             ;
; VGA_BLANK ; VGA_CLK~reg0             ; 7.568  ; 7.568  ; Rise       ; VGA_CLK~reg0             ;
; VGA_CLK   ; VGA_CLK~reg0             ; 5.317  ;        ; Rise       ; VGA_CLK~reg0             ;
; VGA_G[*]  ; VGA_CLK~reg0             ; 11.878 ; 11.878 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[0] ; VGA_CLK~reg0             ; 12.459 ; 12.459 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[1] ; VGA_CLK~reg0             ; 12.459 ; 12.459 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[2] ; VGA_CLK~reg0             ; 12.449 ; 12.449 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[3] ; VGA_CLK~reg0             ; 12.449 ; 12.449 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[4] ; VGA_CLK~reg0             ; 12.433 ; 12.433 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[5] ; VGA_CLK~reg0             ; 12.433 ; 12.433 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[6] ; VGA_CLK~reg0             ; 11.878 ; 11.878 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[7] ; VGA_CLK~reg0             ; 11.898 ; 11.898 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[8] ; VGA_CLK~reg0             ; 11.908 ; 11.908 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[9] ; VGA_CLK~reg0             ; 11.908 ; 11.908 ; Rise       ; VGA_CLK~reg0             ;
; VGA_R[*]  ; VGA_CLK~reg0             ; 14.486 ; 14.486 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[0] ; VGA_CLK~reg0             ; 14.486 ; 14.486 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[1] ; VGA_CLK~reg0             ; 14.768 ; 14.768 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[2] ; VGA_CLK~reg0             ; 14.768 ; 14.768 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[3] ; VGA_CLK~reg0             ; 14.778 ; 14.778 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[4] ; VGA_CLK~reg0             ; 14.778 ; 14.778 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[5] ; VGA_CLK~reg0             ; 14.702 ; 14.702 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[6] ; VGA_CLK~reg0             ; 14.924 ; 14.924 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[7] ; VGA_CLK~reg0             ; 14.934 ; 14.934 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[8] ; VGA_CLK~reg0             ; 14.917 ; 14.917 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[9] ; VGA_CLK~reg0             ; 14.917 ; 14.917 ; Rise       ; VGA_CLK~reg0             ;
; VGA_CLK   ; VGA_CLK~reg0             ;        ; 5.317  ; Fall       ; VGA_CLK~reg0             ;
; VGA_B[*]  ; VGA_HS~reg0              ; 14.022 ; 14.022 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[0] ; VGA_HS~reg0              ; 14.474 ; 14.474 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[1] ; VGA_HS~reg0              ; 14.474 ; 14.474 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[2] ; VGA_HS~reg0              ; 14.453 ; 14.453 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[3] ; VGA_HS~reg0              ; 14.443 ; 14.443 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[4] ; VGA_HS~reg0              ; 14.055 ; 14.055 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[5] ; VGA_HS~reg0              ; 14.045 ; 14.045 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[6] ; VGA_HS~reg0              ; 14.032 ; 14.032 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[7] ; VGA_HS~reg0              ; 14.032 ; 14.032 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[8] ; VGA_HS~reg0              ; 14.022 ; 14.022 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[9] ; VGA_HS~reg0              ; 14.022 ; 14.022 ; Rise       ; VGA_HS~reg0              ;
; VGA_G[*]  ; VGA_HS~reg0              ; 11.626 ; 11.626 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[0] ; VGA_HS~reg0              ; 12.207 ; 12.207 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[1] ; VGA_HS~reg0              ; 12.207 ; 12.207 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[2] ; VGA_HS~reg0              ; 12.197 ; 12.197 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[3] ; VGA_HS~reg0              ; 12.197 ; 12.197 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[4] ; VGA_HS~reg0              ; 12.181 ; 12.181 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[5] ; VGA_HS~reg0              ; 12.181 ; 12.181 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[6] ; VGA_HS~reg0              ; 11.626 ; 11.626 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[7] ; VGA_HS~reg0              ; 11.646 ; 11.646 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[8] ; VGA_HS~reg0              ; 11.656 ; 11.656 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[9] ; VGA_HS~reg0              ; 11.656 ; 11.656 ; Rise       ; VGA_HS~reg0              ;
; VGA_HS    ; VGA_HS~reg0              ; 4.535  ;        ; Rise       ; VGA_HS~reg0              ;
; VGA_R[*]  ; VGA_HS~reg0              ; 14.488 ; 14.488 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[0] ; VGA_HS~reg0              ; 14.488 ; 14.488 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[1] ; VGA_HS~reg0              ; 14.770 ; 14.770 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[2] ; VGA_HS~reg0              ; 14.770 ; 14.770 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[3] ; VGA_HS~reg0              ; 14.780 ; 14.780 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[4] ; VGA_HS~reg0              ; 14.780 ; 14.780 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[5] ; VGA_HS~reg0              ; 14.704 ; 14.704 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[6] ; VGA_HS~reg0              ; 14.926 ; 14.926 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[7] ; VGA_HS~reg0              ; 14.936 ; 14.936 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[8] ; VGA_HS~reg0              ; 14.919 ; 14.919 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[9] ; VGA_HS~reg0              ; 14.919 ; 14.919 ; Rise       ; VGA_HS~reg0              ;
; VGA_B[*]  ; VGA_HS~reg0              ; 15.072 ; 15.072 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[0] ; VGA_HS~reg0              ; 15.524 ; 15.524 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[1] ; VGA_HS~reg0              ; 15.524 ; 15.524 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[2] ; VGA_HS~reg0              ; 15.503 ; 15.503 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[3] ; VGA_HS~reg0              ; 15.493 ; 15.493 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[4] ; VGA_HS~reg0              ; 15.105 ; 15.105 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[5] ; VGA_HS~reg0              ; 15.095 ; 15.095 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[6] ; VGA_HS~reg0              ; 15.082 ; 15.082 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[7] ; VGA_HS~reg0              ; 15.082 ; 15.082 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[8] ; VGA_HS~reg0              ; 15.072 ; 15.072 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[9] ; VGA_HS~reg0              ; 15.072 ; 15.072 ; Fall       ; VGA_HS~reg0              ;
; VGA_BLANK ; VGA_HS~reg0              ; 8.364  ; 8.364  ; Fall       ; VGA_HS~reg0              ;
; VGA_G[*]  ; VGA_HS~reg0              ; 12.674 ; 12.674 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[0] ; VGA_HS~reg0              ; 13.255 ; 13.255 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[1] ; VGA_HS~reg0              ; 13.255 ; 13.255 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[2] ; VGA_HS~reg0              ; 13.245 ; 13.245 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[3] ; VGA_HS~reg0              ; 13.245 ; 13.245 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[4] ; VGA_HS~reg0              ; 13.229 ; 13.229 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[5] ; VGA_HS~reg0              ; 13.229 ; 13.229 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[6] ; VGA_HS~reg0              ; 12.674 ; 12.674 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[7] ; VGA_HS~reg0              ; 12.694 ; 12.694 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[8] ; VGA_HS~reg0              ; 12.704 ; 12.704 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[9] ; VGA_HS~reg0              ; 12.704 ; 12.704 ; Fall       ; VGA_HS~reg0              ;
; VGA_HS    ; VGA_HS~reg0              ;        ; 4.535  ; Fall       ; VGA_HS~reg0              ;
; VGA_R[*]  ; VGA_HS~reg0              ; 15.282 ; 15.282 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[0] ; VGA_HS~reg0              ; 15.282 ; 15.282 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[1] ; VGA_HS~reg0              ; 15.564 ; 15.564 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[2] ; VGA_HS~reg0              ; 15.564 ; 15.564 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[3] ; VGA_HS~reg0              ; 15.574 ; 15.574 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[4] ; VGA_HS~reg0              ; 15.574 ; 15.574 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[5] ; VGA_HS~reg0              ; 15.498 ; 15.498 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[6] ; VGA_HS~reg0              ; 15.720 ; 15.720 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[7] ; VGA_HS~reg0              ; 15.730 ; 15.730 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[8] ; VGA_HS~reg0              ; 15.713 ; 15.713 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[9] ; VGA_HS~reg0              ; 15.713 ; 15.713 ; Fall       ; VGA_HS~reg0              ;
; VGA_VS    ; VGA_HS~reg0              ; 7.701  ; 7.701  ; Fall       ; VGA_HS~reg0              ;
; VGA_B[*]  ; counter2:cnt2|counter[0] ; 17.940 ; 17.940 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[0] ; counter2:cnt2|counter[0] ; 18.392 ; 18.392 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[1] ; counter2:cnt2|counter[0] ; 18.392 ; 18.392 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[2] ; counter2:cnt2|counter[0] ; 18.371 ; 18.371 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[3] ; counter2:cnt2|counter[0] ; 18.361 ; 18.361 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[4] ; counter2:cnt2|counter[0] ; 17.973 ; 17.973 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[5] ; counter2:cnt2|counter[0] ; 17.963 ; 17.963 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[6] ; counter2:cnt2|counter[0] ; 17.950 ; 17.950 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[7] ; counter2:cnt2|counter[0] ; 17.950 ; 17.950 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[8] ; counter2:cnt2|counter[0] ; 17.940 ; 17.940 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[9] ; counter2:cnt2|counter[0] ; 17.940 ; 17.940 ; Rise       ; counter2:cnt2|counter[0] ;
; VGA_G[*]  ; counter2:cnt2|counter[0] ; 15.544 ; 15.544 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[0] ; counter2:cnt2|counter[0] ; 16.125 ; 16.125 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[1] ; counter2:cnt2|counter[0] ; 16.125 ; 16.125 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[2] ; counter2:cnt2|counter[0] ; 16.115 ; 16.115 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[3] ; counter2:cnt2|counter[0] ; 16.115 ; 16.115 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[4] ; counter2:cnt2|counter[0] ; 16.099 ; 16.099 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[5] ; counter2:cnt2|counter[0] ; 16.099 ; 16.099 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[6] ; counter2:cnt2|counter[0] ; 15.544 ; 15.544 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[7] ; counter2:cnt2|counter[0] ; 15.564 ; 15.564 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[8] ; counter2:cnt2|counter[0] ; 15.574 ; 15.574 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[9] ; counter2:cnt2|counter[0] ; 15.574 ; 15.574 ; Rise       ; counter2:cnt2|counter[0] ;
; VGA_R[*]  ; counter2:cnt2|counter[0] ; 18.406 ; 18.406 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[0] ; counter2:cnt2|counter[0] ; 18.406 ; 18.406 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[1] ; counter2:cnt2|counter[0] ; 18.688 ; 18.688 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[2] ; counter2:cnt2|counter[0] ; 18.688 ; 18.688 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[3] ; counter2:cnt2|counter[0] ; 18.698 ; 18.698 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[4] ; counter2:cnt2|counter[0] ; 18.698 ; 18.698 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[5] ; counter2:cnt2|counter[0] ; 18.622 ; 18.622 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[6] ; counter2:cnt2|counter[0] ; 18.844 ; 18.844 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[7] ; counter2:cnt2|counter[0] ; 18.854 ; 18.854 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[8] ; counter2:cnt2|counter[0] ; 18.837 ; 18.837 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[9] ; counter2:cnt2|counter[0] ; 18.837 ; 18.837 ; Rise       ; counter2:cnt2|counter[0] ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+--------------+-------------+--------+----+----+--------+
; Input Port   ; Output Port ; RR     ; RF ; FR ; FF     ;
+--------------+-------------+--------+----+----+--------+
; SWBack[0]    ; VGA_B[0]    ; 13.918 ;    ;    ; 13.918 ;
; SWBack[0]    ; VGA_B[1]    ; 13.918 ;    ;    ; 13.918 ;
; SWBack[0]    ; VGA_B[2]    ; 13.897 ;    ;    ; 13.897 ;
; SWBack[0]    ; VGA_B[3]    ; 13.887 ;    ;    ; 13.887 ;
; SWBack[0]    ; VGA_B[4]    ; 13.499 ;    ;    ; 13.499 ;
; SWBack[0]    ; VGA_B[5]    ; 13.489 ;    ;    ; 13.489 ;
; SWBack[0]    ; VGA_B[6]    ; 13.476 ;    ;    ; 13.476 ;
; SWBack[0]    ; VGA_B[7]    ; 13.476 ;    ;    ; 13.476 ;
; SWBack[0]    ; VGA_B[8]    ; 13.466 ;    ;    ; 13.466 ;
; SWBack[0]    ; VGA_B[9]    ; 13.466 ;    ;    ; 13.466 ;
; SWBack[1]    ; VGA_G[0]    ; 11.801 ;    ;    ; 11.801 ;
; SWBack[1]    ; VGA_G[1]    ; 11.801 ;    ;    ; 11.801 ;
; SWBack[1]    ; VGA_G[2]    ; 11.791 ;    ;    ; 11.791 ;
; SWBack[1]    ; VGA_G[3]    ; 11.791 ;    ;    ; 11.791 ;
; SWBack[1]    ; VGA_G[4]    ; 11.775 ;    ;    ; 11.775 ;
; SWBack[1]    ; VGA_G[5]    ; 11.775 ;    ;    ; 11.775 ;
; SWBack[1]    ; VGA_G[6]    ; 11.220 ;    ;    ; 11.220 ;
; SWBack[1]    ; VGA_G[7]    ; 11.240 ;    ;    ; 11.240 ;
; SWBack[1]    ; VGA_G[8]    ; 11.250 ;    ;    ; 11.250 ;
; SWBack[1]    ; VGA_G[9]    ; 11.250 ;    ;    ; 11.250 ;
; SWBack[2]    ; VGA_R[0]    ; 13.543 ;    ;    ; 13.543 ;
; SWBack[2]    ; VGA_R[1]    ; 13.825 ;    ;    ; 13.825 ;
; SWBack[2]    ; VGA_R[2]    ; 13.825 ;    ;    ; 13.825 ;
; SWBack[2]    ; VGA_R[3]    ; 13.835 ;    ;    ; 13.835 ;
; SWBack[2]    ; VGA_R[4]    ; 13.835 ;    ;    ; 13.835 ;
; SWBack[2]    ; VGA_R[5]    ; 13.759 ;    ;    ; 13.759 ;
; SWBack[2]    ; VGA_R[6]    ; 13.981 ;    ;    ; 13.981 ;
; SWBack[2]    ; VGA_R[7]    ; 13.991 ;    ;    ; 13.991 ;
; SWBack[2]    ; VGA_R[8]    ; 13.974 ;    ;    ; 13.974 ;
; SWBack[2]    ; VGA_R[9]    ; 13.974 ;    ;    ; 13.974 ;
; SWLetters[0] ; VGA_B[0]    ; 14.667 ;    ;    ; 14.667 ;
; SWLetters[0] ; VGA_B[1]    ; 14.667 ;    ;    ; 14.667 ;
; SWLetters[0] ; VGA_B[2]    ; 14.646 ;    ;    ; 14.646 ;
; SWLetters[0] ; VGA_B[3]    ; 14.636 ;    ;    ; 14.636 ;
; SWLetters[0] ; VGA_B[4]    ; 14.248 ;    ;    ; 14.248 ;
; SWLetters[0] ; VGA_B[5]    ; 14.238 ;    ;    ; 14.238 ;
; SWLetters[0] ; VGA_B[6]    ; 14.225 ;    ;    ; 14.225 ;
; SWLetters[0] ; VGA_B[7]    ; 14.225 ;    ;    ; 14.225 ;
; SWLetters[0] ; VGA_B[8]    ; 14.215 ;    ;    ; 14.215 ;
; SWLetters[0] ; VGA_B[9]    ; 14.215 ;    ;    ; 14.215 ;
; SWLetters[1] ; VGA_G[0]    ; 13.195 ;    ;    ; 13.195 ;
; SWLetters[1] ; VGA_G[1]    ; 13.195 ;    ;    ; 13.195 ;
; SWLetters[1] ; VGA_G[2]    ; 13.185 ;    ;    ; 13.185 ;
; SWLetters[1] ; VGA_G[3]    ; 13.185 ;    ;    ; 13.185 ;
; SWLetters[1] ; VGA_G[4]    ; 13.169 ;    ;    ; 13.169 ;
; SWLetters[1] ; VGA_G[5]    ; 13.169 ;    ;    ; 13.169 ;
; SWLetters[1] ; VGA_G[6]    ; 12.614 ;    ;    ; 12.614 ;
; SWLetters[1] ; VGA_G[7]    ; 12.634 ;    ;    ; 12.634 ;
; SWLetters[1] ; VGA_G[8]    ; 12.644 ;    ;    ; 12.644 ;
; SWLetters[1] ; VGA_G[9]    ; 12.644 ;    ;    ; 12.644 ;
; SWLetters[2] ; VGA_R[0]    ; 10.544 ;    ;    ; 10.544 ;
; SWLetters[2] ; VGA_R[1]    ; 10.826 ;    ;    ; 10.826 ;
; SWLetters[2] ; VGA_R[2]    ; 10.826 ;    ;    ; 10.826 ;
; SWLetters[2] ; VGA_R[3]    ; 10.836 ;    ;    ; 10.836 ;
; SWLetters[2] ; VGA_R[4]    ; 10.836 ;    ;    ; 10.836 ;
; SWLetters[2] ; VGA_R[5]    ; 10.760 ;    ;    ; 10.760 ;
; SWLetters[2] ; VGA_R[6]    ; 10.982 ;    ;    ; 10.982 ;
; SWLetters[2] ; VGA_R[7]    ; 10.992 ;    ;    ; 10.992 ;
; SWLetters[2] ; VGA_R[8]    ; 10.975 ;    ;    ; 10.975 ;
; SWLetters[2] ; VGA_R[9]    ; 10.975 ;    ;    ; 10.975 ;
+--------------+-------------+--------+----+----+--------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+--------------+-------------+--------+----+----+--------+
; Input Port   ; Output Port ; RR     ; RF ; FR ; FF     ;
+--------------+-------------+--------+----+----+--------+
; SWBack[0]    ; VGA_B[0]    ; 13.918 ;    ;    ; 13.918 ;
; SWBack[0]    ; VGA_B[1]    ; 13.918 ;    ;    ; 13.918 ;
; SWBack[0]    ; VGA_B[2]    ; 13.897 ;    ;    ; 13.897 ;
; SWBack[0]    ; VGA_B[3]    ; 13.887 ;    ;    ; 13.887 ;
; SWBack[0]    ; VGA_B[4]    ; 13.499 ;    ;    ; 13.499 ;
; SWBack[0]    ; VGA_B[5]    ; 13.489 ;    ;    ; 13.489 ;
; SWBack[0]    ; VGA_B[6]    ; 13.476 ;    ;    ; 13.476 ;
; SWBack[0]    ; VGA_B[7]    ; 13.476 ;    ;    ; 13.476 ;
; SWBack[0]    ; VGA_B[8]    ; 13.466 ;    ;    ; 13.466 ;
; SWBack[0]    ; VGA_B[9]    ; 13.466 ;    ;    ; 13.466 ;
; SWBack[1]    ; VGA_G[0]    ; 11.801 ;    ;    ; 11.801 ;
; SWBack[1]    ; VGA_G[1]    ; 11.801 ;    ;    ; 11.801 ;
; SWBack[1]    ; VGA_G[2]    ; 11.791 ;    ;    ; 11.791 ;
; SWBack[1]    ; VGA_G[3]    ; 11.791 ;    ;    ; 11.791 ;
; SWBack[1]    ; VGA_G[4]    ; 11.775 ;    ;    ; 11.775 ;
; SWBack[1]    ; VGA_G[5]    ; 11.775 ;    ;    ; 11.775 ;
; SWBack[1]    ; VGA_G[6]    ; 11.220 ;    ;    ; 11.220 ;
; SWBack[1]    ; VGA_G[7]    ; 11.240 ;    ;    ; 11.240 ;
; SWBack[1]    ; VGA_G[8]    ; 11.250 ;    ;    ; 11.250 ;
; SWBack[1]    ; VGA_G[9]    ; 11.250 ;    ;    ; 11.250 ;
; SWBack[2]    ; VGA_R[0]    ; 13.543 ;    ;    ; 13.543 ;
; SWBack[2]    ; VGA_R[1]    ; 13.825 ;    ;    ; 13.825 ;
; SWBack[2]    ; VGA_R[2]    ; 13.825 ;    ;    ; 13.825 ;
; SWBack[2]    ; VGA_R[3]    ; 13.835 ;    ;    ; 13.835 ;
; SWBack[2]    ; VGA_R[4]    ; 13.835 ;    ;    ; 13.835 ;
; SWBack[2]    ; VGA_R[5]    ; 13.759 ;    ;    ; 13.759 ;
; SWBack[2]    ; VGA_R[6]    ; 13.981 ;    ;    ; 13.981 ;
; SWBack[2]    ; VGA_R[7]    ; 13.991 ;    ;    ; 13.991 ;
; SWBack[2]    ; VGA_R[8]    ; 13.974 ;    ;    ; 13.974 ;
; SWBack[2]    ; VGA_R[9]    ; 13.974 ;    ;    ; 13.974 ;
; SWLetters[0] ; VGA_B[0]    ; 14.667 ;    ;    ; 14.667 ;
; SWLetters[0] ; VGA_B[1]    ; 14.667 ;    ;    ; 14.667 ;
; SWLetters[0] ; VGA_B[2]    ; 14.646 ;    ;    ; 14.646 ;
; SWLetters[0] ; VGA_B[3]    ; 14.636 ;    ;    ; 14.636 ;
; SWLetters[0] ; VGA_B[4]    ; 14.248 ;    ;    ; 14.248 ;
; SWLetters[0] ; VGA_B[5]    ; 14.238 ;    ;    ; 14.238 ;
; SWLetters[0] ; VGA_B[6]    ; 14.225 ;    ;    ; 14.225 ;
; SWLetters[0] ; VGA_B[7]    ; 14.225 ;    ;    ; 14.225 ;
; SWLetters[0] ; VGA_B[8]    ; 14.215 ;    ;    ; 14.215 ;
; SWLetters[0] ; VGA_B[9]    ; 14.215 ;    ;    ; 14.215 ;
; SWLetters[1] ; VGA_G[0]    ; 13.195 ;    ;    ; 13.195 ;
; SWLetters[1] ; VGA_G[1]    ; 13.195 ;    ;    ; 13.195 ;
; SWLetters[1] ; VGA_G[2]    ; 13.185 ;    ;    ; 13.185 ;
; SWLetters[1] ; VGA_G[3]    ; 13.185 ;    ;    ; 13.185 ;
; SWLetters[1] ; VGA_G[4]    ; 13.169 ;    ;    ; 13.169 ;
; SWLetters[1] ; VGA_G[5]    ; 13.169 ;    ;    ; 13.169 ;
; SWLetters[1] ; VGA_G[6]    ; 12.614 ;    ;    ; 12.614 ;
; SWLetters[1] ; VGA_G[7]    ; 12.634 ;    ;    ; 12.634 ;
; SWLetters[1] ; VGA_G[8]    ; 12.644 ;    ;    ; 12.644 ;
; SWLetters[1] ; VGA_G[9]    ; 12.644 ;    ;    ; 12.644 ;
; SWLetters[2] ; VGA_R[0]    ; 10.544 ;    ;    ; 10.544 ;
; SWLetters[2] ; VGA_R[1]    ; 10.826 ;    ;    ; 10.826 ;
; SWLetters[2] ; VGA_R[2]    ; 10.826 ;    ;    ; 10.826 ;
; SWLetters[2] ; VGA_R[3]    ; 10.836 ;    ;    ; 10.836 ;
; SWLetters[2] ; VGA_R[4]    ; 10.836 ;    ;    ; 10.836 ;
; SWLetters[2] ; VGA_R[5]    ; 10.760 ;    ;    ; 10.760 ;
; SWLetters[2] ; VGA_R[6]    ; 10.982 ;    ;    ; 10.982 ;
; SWLetters[2] ; VGA_R[7]    ; 10.992 ;    ;    ; 10.992 ;
; SWLetters[2] ; VGA_R[8]    ; 10.975 ;    ;    ; 10.975 ;
; SWLetters[2] ; VGA_R[9]    ; 10.975 ;    ;    ; 10.975 ;
+--------------+-------------+--------+----+----+--------+


+---------------------------------------------------+
; Fast Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; counter2:cnt2|counter[0] ; -4.827 ; -72797.538    ;
; VGA_CLK~reg0             ; -1.034 ; -21.464       ;
; VGA_HS~reg0              ; -0.756 ; -9.386        ;
; clock50                  ; 0.278  ; 0.000         ;
; clockps2                 ; 0.381  ; 0.000         ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clock50                  ; -2.093 ; -3.692        ;
; clockps2                 ; -1.493 ; -5.479        ;
; counter2:cnt2|counter[0] ; -0.687 ; -157.933      ;
; VGA_CLK~reg0             ; 0.246  ; 0.000         ;
; VGA_HS~reg0              ; 0.252  ; 0.000         ;
+--------------------------+--------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clockps2 ; 0.466 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clockps2 ; 0.414 ; 0.000         ;
+----------+-------+---------------+


+---------------------------------------------------+
; Fast Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clock50                  ; -1.380 ; -3.380        ;
; clockps2                 ; -1.222 ; -19.222       ;
; counter2:cnt2|counter[0] ; -0.500 ; -18246.000    ;
; VGA_CLK~reg0             ; -0.500 ; -40.000       ;
; VGA_HS~reg0              ; -0.500 ; -21.000       ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'counter2:cnt2|counter[0]'                                                                                       ;
+--------+-----------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; -4.827 ; index[0]  ; bits[98][113]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.873      ;
; -4.827 ; index[0]  ; bits[98][114]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.873      ;
; -4.827 ; index[0]  ; bits[98][112]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.873      ;
; -4.827 ; index[0]  ; bits[98][115]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.873      ;
; -4.822 ; index[0]  ; bits[82][109]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.844      ;
; -4.822 ; index[0]  ; bits[82][110]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.844      ;
; -4.822 ; index[0]  ; bits[82][108]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.844      ;
; -4.822 ; index[0]  ; bits[82][111]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.844      ;
; -4.822 ; index[0]  ; bits[82][106]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.844      ;
; -4.822 ; index[0]  ; bits[82][105]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.844      ;
; -4.822 ; index[0]  ; bits[82][104]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.844      ;
; -4.822 ; index[0]  ; bits[82][107]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.844      ;
; -4.781 ; index[0]  ; bits[89][115]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.043     ; 5.770      ;
; -4.781 ; index[0]  ; bits[86][113]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.043     ; 5.770      ;
; -4.781 ; index[0]  ; bits[86][118]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.043     ; 5.770      ;
; -4.781 ; index[0]  ; bits[86][115]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.043     ; 5.770      ;
; -4.781 ; index[0]  ; bits[85][112]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.043     ; 5.770      ;
; -4.781 ; index[0]  ; bits[85][118]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.043     ; 5.770      ;
; -4.781 ; index[0]  ; bits[85][114]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.043     ; 5.770      ;
; -4.774 ; index[2]  ; bits[98][113]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.820      ;
; -4.774 ; index[2]  ; bits[98][114]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.820      ;
; -4.774 ; index[2]  ; bits[98][112]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.820      ;
; -4.774 ; index[2]  ; bits[98][115]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.820      ;
; -4.769 ; index[2]  ; bits[82][109]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.791      ;
; -4.769 ; index[2]  ; bits[82][110]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.791      ;
; -4.769 ; index[2]  ; bits[82][108]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.791      ;
; -4.769 ; index[2]  ; bits[82][111]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.791      ;
; -4.769 ; index[2]  ; bits[82][106]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.791      ;
; -4.769 ; index[2]  ; bits[82][105]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.791      ;
; -4.769 ; index[2]  ; bits[82][104]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.791      ;
; -4.769 ; index[2]  ; bits[82][107]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.791      ;
; -4.728 ; index[2]  ; bits[89][115]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.043     ; 5.717      ;
; -4.728 ; index[2]  ; bits[86][113]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.043     ; 5.717      ;
; -4.728 ; index[2]  ; bits[86][118]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.043     ; 5.717      ;
; -4.728 ; index[2]  ; bits[86][115]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.043     ; 5.717      ;
; -4.728 ; index[2]  ; bits[85][112]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.043     ; 5.717      ;
; -4.728 ; index[2]  ; bits[85][118]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.043     ; 5.717      ;
; -4.728 ; index[2]  ; bits[85][114]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.043     ; 5.717      ;
; -4.718 ; index[0]  ; bits[68][114]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.005      ; 5.755      ;
; -4.718 ; index[0]  ; bits[68][113]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.005      ; 5.755      ;
; -4.718 ; index[0]  ; bits[68][112]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.005      ; 5.755      ;
; -4.718 ; index[0]  ; bits[68][115]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.005      ; 5.755      ;
; -4.706 ; index[1]  ; bits[98][113]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.752      ;
; -4.706 ; index[1]  ; bits[98][114]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.752      ;
; -4.706 ; index[1]  ; bits[98][112]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.752      ;
; -4.706 ; index[1]  ; bits[98][115]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.752      ;
; -4.702 ; index[4]  ; bits[82][109]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.724      ;
; -4.702 ; index[4]  ; bits[82][110]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.724      ;
; -4.702 ; index[4]  ; bits[82][108]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.724      ;
; -4.702 ; index[4]  ; bits[82][111]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.724      ;
; -4.702 ; index[4]  ; bits[82][106]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.724      ;
; -4.702 ; index[4]  ; bits[82][105]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.724      ;
; -4.702 ; index[4]  ; bits[82][104]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.724      ;
; -4.702 ; index[4]  ; bits[82][107]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.724      ;
; -4.701 ; index[1]  ; bits[39][8]    ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.006      ; 5.739      ;
; -4.701 ; index[1]  ; bits[82][109]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.723      ;
; -4.701 ; index[1]  ; bits[82][110]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.723      ;
; -4.701 ; index[1]  ; bits[82][108]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.723      ;
; -4.701 ; index[1]  ; bits[82][111]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.723      ;
; -4.701 ; index[1]  ; bits[82][106]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.723      ;
; -4.701 ; index[1]  ; bits[82][105]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.723      ;
; -4.701 ; index[1]  ; bits[82][104]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.723      ;
; -4.701 ; index[1]  ; bits[82][107]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.723      ;
; -4.700 ; index[3]  ; bits[98][113]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.746      ;
; -4.700 ; index[3]  ; bits[98][114]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.746      ;
; -4.700 ; index[3]  ; bits[98][112]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.746      ;
; -4.700 ; index[3]  ; bits[98][115]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.014      ; 5.746      ;
; -4.695 ; index[3]  ; bits[82][109]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.717      ;
; -4.695 ; index[3]  ; bits[82][110]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.717      ;
; -4.695 ; index[3]  ; bits[82][108]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.717      ;
; -4.695 ; index[3]  ; bits[82][111]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.717      ;
; -4.695 ; index[3]  ; bits[82][106]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.717      ;
; -4.695 ; index[3]  ; bits[82][105]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.717      ;
; -4.695 ; index[3]  ; bits[82][104]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.717      ;
; -4.695 ; index[3]  ; bits[82][107]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.010     ; 5.717      ;
; -4.691 ; index[1]  ; bits[74][88]   ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.012     ; 5.711      ;
; -4.689 ; index[0]  ; bits[89][123]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.015     ; 5.706      ;
; -4.689 ; index[0]  ; bits[89][124]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.015     ; 5.706      ;
; -4.689 ; index[0]  ; bits[88][121]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.015     ; 5.706      ;
; -4.689 ; index[0]  ; bits[81][105]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.015     ; 5.706      ;
; -4.689 ; index[0]  ; bits[81][106]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.015     ; 5.706      ;
; -4.689 ; index[0]  ; bits[81][104]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.015     ; 5.706      ;
; -4.689 ; index[0]  ; bits[81][107]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.015     ; 5.706      ;
; -4.689 ; index[0]  ; bits[81][109]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.015     ; 5.706      ;
; -4.689 ; index[0]  ; bits[81][110]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.015     ; 5.706      ;
; -4.689 ; index[0]  ; bits[81][108]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.015     ; 5.706      ;
; -4.689 ; index[0]  ; bits[81][111]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.015     ; 5.706      ;
; -4.689 ; index[1]  ; bits[20][315]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.029     ; 5.692      ;
; -4.685 ; index[0]  ; bits[114][101] ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.005      ; 5.722      ;
; -4.673 ; index[0]  ; bits[95][106]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.032     ; 5.673      ;
; -4.673 ; index[0]  ; bits[93][105]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.032     ; 5.673      ;
; -4.673 ; index[0]  ; bits[110][118] ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.032     ; 5.673      ;
; -4.673 ; index[0]  ; bits[110][117] ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.032     ; 5.673      ;
; -4.673 ; index[0]  ; bits[96][107]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.032     ; 5.673      ;
; -4.673 ; index[0]  ; bits[112][116] ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; -0.032     ; 5.673      ;
; -4.670 ; index[1]  ; bits[39][213]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.001      ; 5.703      ;
; -4.666 ; index[2]  ; bits[39][213]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.001      ; 5.699      ;
; -4.665 ; index[2]  ; bits[68][114]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.005      ; 5.702      ;
; -4.665 ; index[2]  ; bits[68][113]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.005      ; 5.702      ;
; -4.665 ; index[2]  ; bits[68][112]  ; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 1.000        ; 0.005      ; 5.702      ;
+--------+-----------+----------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_CLK~reg0'                                                                                                                        ;
+--------+----------------------------------------+--------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------+--------------+--------------+--------------+------------+------------+
; -1.034 ; shiftreg11bit:shifter|ShiftRegister[3] ; register8bit:scancode|Q[2]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.001     ; 0.565      ;
; -1.031 ; shiftreg11bit:shifter|ShiftRegister[6] ; register8bit:scancode|Q[5]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.086     ; 0.477      ;
; -1.028 ; shiftreg11bit:shifter|ShiftRegister[7] ; register8bit:scancode|Q[6]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.001     ; 0.559      ;
; -1.028 ; shiftreg11bit:shifter|ShiftRegister[2] ; register8bit:scancode|Q[1]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.086     ; 0.474      ;
; -0.999 ; flop1                                  ; register8bit:scancode|Q[7]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.182     ; 0.849      ;
; -0.999 ; flop1                                  ; register8bit:scancode|Q[4]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.182     ; 0.849      ;
; -0.999 ; flop1                                  ; register8bit:scancode|Q[6]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.182     ; 0.849      ;
; -0.999 ; flop1                                  ; register8bit:scancode|Q[0]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.182     ; 0.849      ;
; -0.999 ; flop1                                  ; register8bit:scancode|Q[2]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.182     ; 0.849      ;
; -0.999 ; flop1                                  ; register8bit:scancode|Q[3]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.182     ; 0.849      ;
; -0.982 ; flop1                                  ; register8bit:prevscancode|Q[7] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.267     ; 0.747      ;
; -0.982 ; flop1                                  ; register8bit:prevscancode|Q[5] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.267     ; 0.747      ;
; -0.982 ; flop1                                  ; register8bit:scancode|Q[5]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.267     ; 0.747      ;
; -0.982 ; flop1                                  ; register8bit:prevscancode|Q[4] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.267     ; 0.747      ;
; -0.982 ; flop1                                  ; register8bit:prevscancode|Q[6] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.267     ; 0.747      ;
; -0.982 ; flop1                                  ; register8bit:prevscancode|Q[0] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.267     ; 0.747      ;
; -0.982 ; flop1                                  ; register8bit:prevscancode|Q[2] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.267     ; 0.747      ;
; -0.982 ; flop1                                  ; register8bit:prevscancode|Q[1] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.267     ; 0.747      ;
; -0.982 ; flop1                                  ; register8bit:scancode|Q[1]     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.267     ; 0.747      ;
; -0.982 ; flop1                                  ; register8bit:prevscancode|Q[3] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; -1.267     ; 0.747      ;
; -0.946 ; shiftreg11bit:shifter|ShiftRegister[1] ; register8bit:scancode|Q[0]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.001     ; 0.477      ;
; -0.870 ; shiftreg11bit:shifter|ShiftRegister[8] ; register8bit:scancode|Q[7]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.001     ; 0.401      ;
; -0.867 ; shiftreg11bit:shifter|ShiftRegister[4] ; register8bit:scancode|Q[3]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.001     ; 0.398      ;
; -0.865 ; shiftreg11bit:shifter|ShiftRegister[5] ; register8bit:scancode|Q[4]     ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -1.001     ; 0.396      ;
; -0.741 ; counter:cnt|counter[1]                 ; flop1                          ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -0.667     ; 0.606      ;
; -0.660 ; counter:cnt|counter[0]                 ; flop1                          ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -0.667     ; 0.525      ;
; -0.581 ; counter:cnt|counter[2]                 ; flop1                          ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -0.667     ; 0.446      ;
; -0.525 ; counter:cnt|counter[3]                 ; flop1                          ; clockps2     ; VGA_CLK~reg0 ; 0.500        ; -0.667     ; 0.390      ;
; -0.271 ; hcounter[0]                            ; coorx[0]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; hcounter[0]                            ; coorx[1]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; hcounter[0]                            ; coorx[2]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; hcounter[0]                            ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; hcounter[0]                            ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; hcounter[0]                            ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; hcounter[0]                            ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; hcounter[0]                            ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; hcounter[0]                            ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.303      ;
; -0.271 ; hcounter[0]                            ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.303      ;
; -0.264 ; hcounter[3]                            ; coorx[0]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; hcounter[3]                            ; coorx[1]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; hcounter[3]                            ; coorx[2]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; hcounter[3]                            ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; hcounter[3]                            ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; hcounter[3]                            ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; hcounter[3]                            ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; hcounter[3]                            ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; hcounter[3]                            ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; hcounter[3]                            ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.296      ;
; -0.219 ; hcounter[1]                            ; coorx[0]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; hcounter[1]                            ; coorx[1]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; hcounter[1]                            ; coorx[2]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; hcounter[1]                            ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; hcounter[1]                            ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; hcounter[1]                            ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; hcounter[1]                            ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; hcounter[1]                            ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; hcounter[1]                            ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.251      ;
; -0.219 ; hcounter[1]                            ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.251      ;
; -0.204 ; hcounter[2]                            ; coorx[0]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.236      ;
; -0.204 ; hcounter[2]                            ; coorx[1]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.236      ;
; -0.204 ; hcounter[2]                            ; coorx[2]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.236      ;
; -0.204 ; hcounter[2]                            ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.236      ;
; -0.204 ; hcounter[2]                            ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.236      ;
; -0.204 ; hcounter[2]                            ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.236      ;
; -0.204 ; hcounter[2]                            ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.236      ;
; -0.204 ; hcounter[2]                            ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.236      ;
; -0.204 ; hcounter[2]                            ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.236      ;
; -0.204 ; hcounter[2]                            ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.236      ;
; -0.193 ; hcounter[0]                            ; hcounter[0]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; hcounter[0]                            ; hcounter[1]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; hcounter[0]                            ; hcounter[2]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; hcounter[0]                            ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; hcounter[0]                            ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; hcounter[0]                            ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; hcounter[0]                            ; hcounter[6]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; hcounter[0]                            ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; hcounter[0]                            ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.225      ;
; -0.193 ; hcounter[0]                            ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.225      ;
; -0.186 ; hcounter[3]                            ; hcounter[0]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.218      ;
; -0.186 ; hcounter[3]                            ; hcounter[1]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.218      ;
; -0.186 ; hcounter[3]                            ; hcounter[2]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.218      ;
; -0.186 ; hcounter[3]                            ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.218      ;
; -0.186 ; hcounter[3]                            ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.218      ;
; -0.186 ; hcounter[3]                            ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.218      ;
; -0.186 ; hcounter[3]                            ; hcounter[6]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.218      ;
; -0.186 ; hcounter[3]                            ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.218      ;
; -0.186 ; hcounter[3]                            ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.218      ;
; -0.186 ; hcounter[3]                            ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.218      ;
; -0.141 ; hcounter[1]                            ; hcounter[0]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; hcounter[1]                            ; hcounter[1]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; hcounter[1]                            ; hcounter[2]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; hcounter[1]                            ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; hcounter[1]                            ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; hcounter[1]                            ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; hcounter[1]                            ; hcounter[6]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; hcounter[1]                            ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; hcounter[1]                            ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; hcounter[1]                            ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.173      ;
; -0.126 ; hcounter[2]                            ; hcounter[0]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.158      ;
; -0.126 ; hcounter[2]                            ; hcounter[1]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 1.000        ; 0.000      ; 1.158      ;
+--------+----------------------------------------+--------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_HS~reg0'                                                                          ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.756 ; vcounter[0] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.290      ;
; -0.756 ; vcounter[0] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.290      ;
; -0.756 ; vcounter[0] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.290      ;
; -0.756 ; vcounter[0] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.290      ;
; -0.756 ; vcounter[0] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.290      ;
; -0.756 ; vcounter[0] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.290      ;
; -0.756 ; vcounter[0] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.290      ;
; -0.756 ; vcounter[0] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.290      ;
; -0.756 ; vcounter[0] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.290      ;
; -0.751 ; vcounter[3] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.285      ;
; -0.751 ; vcounter[3] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.285      ;
; -0.751 ; vcounter[3] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.285      ;
; -0.751 ; vcounter[3] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.285      ;
; -0.751 ; vcounter[3] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.285      ;
; -0.751 ; vcounter[3] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.285      ;
; -0.751 ; vcounter[3] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.285      ;
; -0.751 ; vcounter[3] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.285      ;
; -0.751 ; vcounter[3] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.285      ;
; -0.726 ; vcounter[1] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.260      ;
; -0.726 ; vcounter[1] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.260      ;
; -0.726 ; vcounter[1] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.260      ;
; -0.726 ; vcounter[1] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.260      ;
; -0.726 ; vcounter[1] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.260      ;
; -0.726 ; vcounter[1] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.260      ;
; -0.726 ; vcounter[1] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.260      ;
; -0.726 ; vcounter[1] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.260      ;
; -0.726 ; vcounter[1] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.260      ;
; -0.691 ; vcounter[2] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.225      ;
; -0.691 ; vcounter[2] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.225      ;
; -0.691 ; vcounter[2] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.225      ;
; -0.691 ; vcounter[2] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.225      ;
; -0.691 ; vcounter[2] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.225      ;
; -0.691 ; vcounter[2] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.225      ;
; -0.691 ; vcounter[2] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.225      ;
; -0.691 ; vcounter[2] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.225      ;
; -0.691 ; vcounter[2] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.225      ;
; -0.676 ; vcounter[5] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.210      ;
; -0.676 ; vcounter[5] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.210      ;
; -0.676 ; vcounter[5] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.210      ;
; -0.676 ; vcounter[5] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.210      ;
; -0.676 ; vcounter[5] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.210      ;
; -0.676 ; vcounter[5] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.210      ;
; -0.676 ; vcounter[5] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.210      ;
; -0.676 ; vcounter[5] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.210      ;
; -0.676 ; vcounter[5] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.210      ;
; -0.597 ; vcounter[7] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.131      ;
; -0.597 ; vcounter[7] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.131      ;
; -0.597 ; vcounter[7] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.131      ;
; -0.597 ; vcounter[7] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.131      ;
; -0.597 ; vcounter[7] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.131      ;
; -0.597 ; vcounter[7] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.131      ;
; -0.597 ; vcounter[7] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.131      ;
; -0.597 ; vcounter[7] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.131      ;
; -0.597 ; vcounter[7] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.131      ;
; -0.529 ; vcounter[4] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.063      ;
; -0.529 ; vcounter[4] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.063      ;
; -0.529 ; vcounter[4] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.063      ;
; -0.529 ; vcounter[4] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.063      ;
; -0.529 ; vcounter[4] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.063      ;
; -0.529 ; vcounter[4] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.063      ;
; -0.529 ; vcounter[4] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.063      ;
; -0.529 ; vcounter[4] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.063      ;
; -0.529 ; vcounter[4] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 1.063      ;
; -0.452 ; vcounter[8] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.986      ;
; -0.452 ; vcounter[8] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.986      ;
; -0.452 ; vcounter[8] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.986      ;
; -0.452 ; vcounter[8] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.986      ;
; -0.452 ; vcounter[8] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.986      ;
; -0.452 ; vcounter[8] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.986      ;
; -0.452 ; vcounter[8] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.986      ;
; -0.452 ; vcounter[8] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.986      ;
; -0.452 ; vcounter[8] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.986      ;
; -0.424 ; vcounter[9] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.958      ;
; -0.424 ; vcounter[9] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.958      ;
; -0.424 ; vcounter[9] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.958      ;
; -0.424 ; vcounter[9] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.958      ;
; -0.424 ; vcounter[9] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.958      ;
; -0.424 ; vcounter[9] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.958      ;
; -0.424 ; vcounter[9] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.958      ;
; -0.424 ; vcounter[9] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.958      ;
; -0.424 ; vcounter[9] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.958      ;
; -0.422 ; vcounter[6] ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.956      ;
; -0.422 ; vcounter[6] ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.956      ;
; -0.422 ; vcounter[6] ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.956      ;
; -0.422 ; vcounter[6] ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.956      ;
; -0.422 ; vcounter[6] ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.956      ;
; -0.422 ; vcounter[6] ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.956      ;
; -0.422 ; vcounter[6] ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.956      ;
; -0.422 ; vcounter[6] ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.956      ;
; -0.422 ; vcounter[6] ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.500        ; 0.002      ; 0.956      ;
; -0.249 ; vcounter[8] ; vcounter[0] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; vcounter[8] ; vcounter[2] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; vcounter[8] ; vcounter[3] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; vcounter[8] ; vcounter[4] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; vcounter[8] ; vcounter[5] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; vcounter[8] ; vcounter[6] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; vcounter[8] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; vcounter[8] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; vcounter[8] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 1.281      ;
; -0.249 ; vcounter[8] ; vcounter[1] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 1.000        ; 0.000      ; 1.281      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock50'                                                                                                             ;
+-------+--------------------------------+--------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------+--------------------------+-------------+--------------+------------+------------+
; 0.278 ; counter2:cnt2|counter[3]       ; validate2    ; clockps2                 ; clock50     ; 0.500        ; 0.692      ; 0.946      ;
; 0.292 ; counter2:cnt2|counter[1]       ; validate2    ; clockps2                 ; clock50     ; 0.500        ; 0.692      ; 0.932      ;
; 0.406 ; counter2:cnt2|counter[2]       ; validate2    ; clockps2                 ; clock50     ; 0.500        ; 0.692      ; 0.818      ;
; 0.760 ; register8bit:scancode|Q[4]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.702      ; 1.474      ;
; 0.774 ; register8bit:scancode|Q[5]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.787      ; 1.545      ;
; 0.803 ; register8bit:scancode|Q[7]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.702      ; 1.431      ;
; 0.877 ; register8bit:scancode|Q[3]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.702      ; 1.357      ;
; 0.908 ; register8bit:scancode|Q[2]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.702      ; 1.326      ;
; 0.923 ; register8bit:scancode|Q[6]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.702      ; 1.311      ;
; 1.174 ; register8bit:scancode|Q[1]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.787      ; 1.145      ;
; 1.209 ; register8bit:scancode|Q[0]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.702      ; 1.025      ;
; 1.252 ; register8bit:prevscancode|Q[7] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.787      ; 1.067      ;
; 1.259 ; register8bit:prevscancode|Q[0] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.787      ; 1.060      ;
; 1.260 ; register8bit:prevscancode|Q[5] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.787      ; 1.059      ;
; 1.274 ; register8bit:prevscancode|Q[2] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.787      ; 1.045      ;
; 1.387 ; register8bit:prevscancode|Q[6] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.787      ; 0.932      ;
; 1.393 ; register8bit:prevscancode|Q[3] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.787      ; 0.926      ;
; 1.411 ; register8bit:prevscancode|Q[4] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.787      ; 0.908      ;
; 1.420 ; register8bit:prevscancode|Q[1] ; validate2    ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 1.787      ; 0.899      ;
; 1.979 ; counter2:cnt2|counter[0]       ; validate2    ; counter2:cnt2|counter[0] ; clock50     ; 0.500        ; 2.259      ; 0.953      ;
; 2.473 ; VGA_CLK~reg0                   ; VGA_CLK~reg0 ; VGA_CLK~reg0             ; clock50     ; 0.500        ; 2.167      ; 0.367      ;
; 2.479 ; counter2:cnt2|counter[0]       ; validate2    ; counter2:cnt2|counter[0] ; clock50     ; 1.000        ; 2.259      ; 0.953      ;
; 2.973 ; VGA_CLK~reg0                   ; VGA_CLK~reg0 ; VGA_CLK~reg0             ; clock50     ; 1.000        ; 2.167      ; 0.367      ;
+-------+--------------------------------+--------------+--------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockps2'                                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.381 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[10] ; clockps2                 ; clockps2    ; 0.500        ; 1.558      ; 1.709      ;
; 0.381 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[9]  ; clockps2                 ; clockps2    ; 0.500        ; 1.558      ; 1.709      ;
; 0.381 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[8]  ; clockps2                 ; clockps2    ; 0.500        ; 1.558      ; 1.709      ;
; 0.381 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[7]  ; clockps2                 ; clockps2    ; 0.500        ; 1.558      ; 1.709      ;
; 0.381 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[6]  ; clockps2                 ; clockps2    ; 0.500        ; 1.558      ; 1.709      ;
; 0.381 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[5]  ; clockps2                 ; clockps2    ; 0.500        ; 1.558      ; 1.709      ;
; 0.381 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[4]  ; clockps2                 ; clockps2    ; 0.500        ; 1.558      ; 1.709      ;
; 0.381 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[3]  ; clockps2                 ; clockps2    ; 0.500        ; 1.558      ; 1.709      ;
; 0.381 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[2]  ; clockps2                 ; clockps2    ; 0.500        ; 1.558      ; 1.709      ;
; 0.381 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[1]  ; clockps2                 ; clockps2    ; 0.500        ; 1.558      ; 1.709      ;
; 0.428 ; counter:cnt|counter[2]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.604      ;
; 0.495 ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[0]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.537      ;
; 0.505 ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[3]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.527      ;
; 0.507 ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[2]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.525      ;
; 0.510 ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[0]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.522      ;
; 0.517 ; counter:cnt|counter[1]                  ; counter:cnt|counter[2]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.515      ;
; 0.517 ; counter:cnt|counter[1]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.515      ;
; 0.624 ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[0]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.408      ;
; 0.624 ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[2]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.408      ;
; 0.625 ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[3]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.407      ;
; 0.629 ; counter:cnt|counter[0]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.403      ;
; 0.629 ; counter:cnt|counter[0]                  ; counter:cnt|counter[2]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.403      ;
; 0.631 ; counter:cnt|counter[0]                  ; counter:cnt|counter[1]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.401      ;
; 0.632 ; shiftreg11bit:shifter|ShiftRegister[6]  ; shiftreg11bit:shifter|ShiftRegister[5]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.400      ;
; 0.633 ; shiftreg11bit:shifter|ShiftRegister[7]  ; shiftreg11bit:shifter|ShiftRegister[6]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.399      ;
; 0.633 ; shiftreg11bit:shifter|ShiftRegister[4]  ; shiftreg11bit:shifter|ShiftRegister[3]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.399      ;
; 0.633 ; shiftreg11bit:shifter|ShiftRegister[2]  ; shiftreg11bit:shifter|ShiftRegister[1]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; shiftreg11bit:shifter|ShiftRegister[3]  ; shiftreg11bit:shifter|ShiftRegister[2]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.398      ;
; 0.636 ; shiftreg11bit:shifter|ShiftRegister[8]  ; shiftreg11bit:shifter|ShiftRegister[7]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.396      ;
; 0.636 ; shiftreg11bit:shifter|ShiftRegister[5]  ; shiftreg11bit:shifter|ShiftRegister[4]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.396      ;
; 0.637 ; shiftreg11bit:shifter|ShiftRegister[10] ; shiftreg11bit:shifter|ShiftRegister[9]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.395      ;
; 0.637 ; shiftreg11bit:shifter|ShiftRegister[9]  ; shiftreg11bit:shifter|ShiftRegister[8]  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.395      ;
; 0.665 ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[1]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[3]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[2]                ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter:cnt|counter[0]                  ; counter:cnt|counter[0]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter:cnt|counter[3]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter:cnt|counter[2]                  ; counter:cnt|counter[2]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter:cnt|counter[1]                  ; counter:cnt|counter[1]                  ; clockps2                 ; clockps2    ; 1.000        ; 0.000      ; 0.367      ;
; 0.881 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[10] ; clockps2                 ; clockps2    ; 1.000        ; 1.558      ; 1.709      ;
; 0.881 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[9]  ; clockps2                 ; clockps2    ; 1.000        ; 1.558      ; 1.709      ;
; 0.881 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[8]  ; clockps2                 ; clockps2    ; 1.000        ; 1.558      ; 1.709      ;
; 0.881 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[7]  ; clockps2                 ; clockps2    ; 1.000        ; 1.558      ; 1.709      ;
; 0.881 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[6]  ; clockps2                 ; clockps2    ; 1.000        ; 1.558      ; 1.709      ;
; 0.881 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[5]  ; clockps2                 ; clockps2    ; 1.000        ; 1.558      ; 1.709      ;
; 0.881 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[4]  ; clockps2                 ; clockps2    ; 1.000        ; 1.558      ; 1.709      ;
; 0.881 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[3]  ; clockps2                 ; clockps2    ; 1.000        ; 1.558      ; 1.709      ;
; 0.881 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[2]  ; clockps2                 ; clockps2    ; 1.000        ; 1.558      ; 1.709      ;
; 0.881 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[1]  ; clockps2                 ; clockps2    ; 1.000        ; 1.558      ; 1.709      ;
; 1.703 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.500        ; 1.567      ; 0.537      ;
; 1.706 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.500        ; 1.567      ; 0.534      ;
; 1.707 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.500        ; 1.567      ; 0.533      ;
; 1.873 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.500        ; 1.567      ; 0.367      ;
; 2.203 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[0] ; clockps2    ; 1.000        ; 1.567      ; 0.537      ;
; 2.206 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[0] ; clockps2    ; 1.000        ; 1.567      ; 0.534      ;
; 2.207 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[0] ; clockps2    ; 1.000        ; 1.567      ; 0.533      ;
; 2.373 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0] ; clockps2    ; 1.000        ; 1.567      ; 0.367      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock50'                                                                                                               ;
+--------+--------------------------------+--------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------+--------------------------+-------------+--------------+------------+------------+
; -2.093 ; VGA_CLK~reg0                   ; VGA_CLK~reg0 ; VGA_CLK~reg0             ; clock50     ; 0.000        ; 2.167      ; 0.367      ;
; -1.599 ; counter2:cnt2|counter[0]       ; validate2    ; counter2:cnt2|counter[0] ; clock50     ; 0.000        ; 2.259      ; 0.953      ;
; -1.593 ; VGA_CLK~reg0                   ; VGA_CLK~reg0 ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 2.167      ; 0.367      ;
; -1.099 ; counter2:cnt2|counter[0]       ; validate2    ; counter2:cnt2|counter[0] ; clock50     ; -0.500       ; 2.259      ; 0.953      ;
; -0.540 ; register8bit:prevscancode|Q[1] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.787      ; 0.899      ;
; -0.531 ; register8bit:prevscancode|Q[4] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.787      ; 0.908      ;
; -0.513 ; register8bit:prevscancode|Q[3] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.787      ; 0.926      ;
; -0.507 ; register8bit:prevscancode|Q[6] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.787      ; 0.932      ;
; -0.394 ; register8bit:prevscancode|Q[2] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.787      ; 1.045      ;
; -0.380 ; register8bit:prevscancode|Q[5] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.787      ; 1.059      ;
; -0.379 ; register8bit:prevscancode|Q[0] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.787      ; 1.060      ;
; -0.372 ; register8bit:prevscancode|Q[7] ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.787      ; 1.067      ;
; -0.329 ; register8bit:scancode|Q[0]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.702      ; 1.025      ;
; -0.294 ; register8bit:scancode|Q[1]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.787      ; 1.145      ;
; -0.043 ; register8bit:scancode|Q[6]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.702      ; 1.311      ;
; -0.028 ; register8bit:scancode|Q[2]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.702      ; 1.326      ;
; 0.003  ; register8bit:scancode|Q[3]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.702      ; 1.357      ;
; 0.077  ; register8bit:scancode|Q[7]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.702      ; 1.431      ;
; 0.106  ; register8bit:scancode|Q[5]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.787      ; 1.545      ;
; 0.120  ; register8bit:scancode|Q[4]     ; validate2    ; VGA_CLK~reg0             ; clock50     ; -0.500       ; 1.702      ; 1.474      ;
; 0.474  ; counter2:cnt2|counter[2]       ; validate2    ; clockps2                 ; clock50     ; -0.500       ; 0.692      ; 0.818      ;
; 0.588  ; counter2:cnt2|counter[1]       ; validate2    ; clockps2                 ; clock50     ; -0.500       ; 0.692      ; 0.932      ;
; 0.602  ; counter2:cnt2|counter[3]       ; validate2    ; clockps2                 ; clock50     ; -0.500       ; 0.692      ; 0.946      ;
+--------+--------------------------------+--------------+--------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockps2'                                                                                                                                                  ;
+--------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -1.493 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.000        ; 1.567      ; 0.367      ;
; -1.327 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.000        ; 1.567      ; 0.533      ;
; -1.326 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.000        ; 1.567      ; 0.534      ;
; -1.323 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[0] ; clockps2    ; 0.000        ; 1.567      ; 0.537      ;
; -0.993 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[0] ; clockps2    ; -0.500       ; 1.567      ; 0.367      ;
; -0.827 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[0] ; clockps2    ; -0.500       ; 1.567      ; 0.533      ;
; -0.826 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[0] ; clockps2    ; -0.500       ; 1.567      ; 0.534      ;
; -0.823 ; counter2:cnt2|counter[0]                ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[0] ; clockps2    ; -0.500       ; 1.567      ; 0.537      ;
; -0.001 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[10] ; clockps2                 ; clockps2    ; 0.000        ; 1.558      ; 1.709      ;
; -0.001 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[9]  ; clockps2                 ; clockps2    ; 0.000        ; 1.558      ; 1.709      ;
; -0.001 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[8]  ; clockps2                 ; clockps2    ; 0.000        ; 1.558      ; 1.709      ;
; -0.001 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[7]  ; clockps2                 ; clockps2    ; 0.000        ; 1.558      ; 1.709      ;
; -0.001 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[6]  ; clockps2                 ; clockps2    ; 0.000        ; 1.558      ; 1.709      ;
; -0.001 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[5]  ; clockps2                 ; clockps2    ; 0.000        ; 1.558      ; 1.709      ;
; -0.001 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[4]  ; clockps2                 ; clockps2    ; 0.000        ; 1.558      ; 1.709      ;
; -0.001 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[3]  ; clockps2                 ; clockps2    ; 0.000        ; 1.558      ; 1.709      ;
; -0.001 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[2]  ; clockps2                 ; clockps2    ; 0.000        ; 1.558      ; 1.709      ;
; -0.001 ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[1]  ; clockps2                 ; clockps2    ; 0.000        ; 1.558      ; 1.709      ;
; 0.215  ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[3]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[1]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[2]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter:cnt|counter[0]                  ; counter:cnt|counter[0]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter:cnt|counter[1]                  ; counter:cnt|counter[1]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter:cnt|counter[2]                  ; counter:cnt|counter[2]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter:cnt|counter[3]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; shiftreg11bit:shifter|ShiftRegister[10] ; shiftreg11bit:shifter|ShiftRegister[9]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; shiftreg11bit:shifter|ShiftRegister[9]  ; shiftreg11bit:shifter|ShiftRegister[8]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; shiftreg11bit:shifter|ShiftRegister[8]  ; shiftreg11bit:shifter|ShiftRegister[7]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; shiftreg11bit:shifter|ShiftRegister[5]  ; shiftreg11bit:shifter|ShiftRegister[4]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.396      ;
; 0.246  ; shiftreg11bit:shifter|ShiftRegister[3]  ; shiftreg11bit:shifter|ShiftRegister[2]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; shiftreg11bit:shifter|ShiftRegister[7]  ; shiftreg11bit:shifter|ShiftRegister[6]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; shiftreg11bit:shifter|ShiftRegister[4]  ; shiftreg11bit:shifter|ShiftRegister[3]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; shiftreg11bit:shifter|ShiftRegister[2]  ; shiftreg11bit:shifter|ShiftRegister[1]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; shiftreg11bit:shifter|ShiftRegister[6]  ; shiftreg11bit:shifter|ShiftRegister[5]  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; counter:cnt|counter[0]                  ; counter:cnt|counter[1]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.401      ;
; 0.251  ; counter:cnt|counter[0]                  ; counter:cnt|counter[2]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.403      ;
; 0.251  ; counter:cnt|counter[0]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.403      ;
; 0.255  ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[3]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.407      ;
; 0.256  ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[0]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.408      ;
; 0.256  ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[2]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.408      ;
; 0.363  ; counter:cnt|counter[1]                  ; counter:cnt|counter[2]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; counter:cnt|counter[1]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.515      ;
; 0.370  ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[0]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.522      ;
; 0.373  ; counter2:cnt2|counter[3]                ; counter2:cnt2|counter[2]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.525      ;
; 0.375  ; counter2:cnt2|counter[1]                ; counter2:cnt2|counter[3]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.527      ;
; 0.385  ; counter2:cnt2|counter[2]                ; counter2:cnt2|counter[0]                ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.537      ;
; 0.452  ; counter:cnt|counter[2]                  ; counter:cnt|counter[3]                  ; clockps2                 ; clockps2    ; 0.000        ; 0.000      ; 0.604      ;
; 0.499  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[10] ; clockps2                 ; clockps2    ; -0.500       ; 1.558      ; 1.709      ;
; 0.499  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[9]  ; clockps2                 ; clockps2    ; -0.500       ; 1.558      ; 1.709      ;
; 0.499  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[8]  ; clockps2                 ; clockps2    ; -0.500       ; 1.558      ; 1.709      ;
; 0.499  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[7]  ; clockps2                 ; clockps2    ; -0.500       ; 1.558      ; 1.709      ;
; 0.499  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[6]  ; clockps2                 ; clockps2    ; -0.500       ; 1.558      ; 1.709      ;
; 0.499  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[5]  ; clockps2                 ; clockps2    ; -0.500       ; 1.558      ; 1.709      ;
; 0.499  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[4]  ; clockps2                 ; clockps2    ; -0.500       ; 1.558      ; 1.709      ;
; 0.499  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[3]  ; clockps2                 ; clockps2    ; -0.500       ; 1.558      ; 1.709      ;
; 0.499  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[2]  ; clockps2                 ; clockps2    ; -0.500       ; 1.558      ; 1.709      ;
; 0.499  ; clockps2                                ; shiftreg11bit:shifter|ShiftRegister[1]  ; clockps2                 ; clockps2    ; -0.500       ; 1.558      ; 1.709      ;
+--------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'counter2:cnt2|counter[0]'                                                                                          ;
+--------+----------------------------+-------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node     ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------+--------------+--------------------------+--------------+------------+------------+
; -0.687 ; register8bit:scancode|Q[1] ; code[58][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.789      ; 0.754      ;
; -0.686 ; register8bit:scancode|Q[1] ; code[36][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.789      ; 0.755      ;
; -0.683 ; register8bit:scancode|Q[5] ; code[58][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.789      ; 0.758      ;
; -0.682 ; register8bit:scancode|Q[5] ; code[36][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.789      ; 0.759      ;
; -0.661 ; register8bit:scancode|Q[1] ; code[19][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.786      ; 0.777      ;
; -0.656 ; register8bit:scancode|Q[1] ; code[39][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.786      ; 0.782      ;
; -0.654 ; register8bit:scancode|Q[1] ; code[13][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.782      ; 0.780      ;
; -0.652 ; register8bit:scancode|Q[1] ; code[43][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.782      ; 0.782      ;
; -0.648 ; register8bit:scancode|Q[1] ; code[23][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.765      ; 0.769      ;
; -0.645 ; register8bit:scancode|Q[1] ; code[51][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.778      ; 0.785      ;
; -0.617 ; register8bit:scancode|Q[3] ; code[36][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.704      ; 0.739      ;
; -0.616 ; register8bit:scancode|Q[3] ; code[58][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.704      ; 0.740      ;
; -0.603 ; register8bit:scancode|Q[6] ; code[36][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.704      ; 0.753      ;
; -0.603 ; register8bit:scancode|Q[6] ; code[58][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.704      ; 0.753      ;
; -0.595 ; register8bit:scancode|Q[6] ; code[13][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.697      ; 0.754      ;
; -0.594 ; register8bit:scancode|Q[6] ; code[43][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.697      ; 0.755      ;
; -0.590 ; register8bit:scancode|Q[2] ; code[36][2] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.704      ; 0.766      ;
; -0.590 ; register8bit:scancode|Q[2] ; code[58][2] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.704      ; 0.766      ;
; -0.589 ; register8bit:scancode|Q[4] ; code[13][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.697      ; 0.760      ;
; -0.588 ; register8bit:scancode|Q[4] ; code[47][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.693      ; 0.757      ;
; -0.585 ; register8bit:scancode|Q[4] ; code[24][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.693      ; 0.760      ;
; -0.585 ; register8bit:scancode|Q[4] ; code[43][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.697      ; 0.764      ;
; -0.581 ; register8bit:scancode|Q[5] ; code[13][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.782      ; 0.853      ;
; -0.580 ; register8bit:scancode|Q[0] ; code[2][0]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.688      ; 0.760      ;
; -0.578 ; register8bit:scancode|Q[5] ; code[43][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.782      ; 0.856      ;
; -0.571 ; register8bit:scancode|Q[1] ; code[33][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.787      ; 0.868      ;
; -0.569 ; register8bit:scancode|Q[3] ; code[43][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.697      ; 0.780      ;
; -0.569 ; register8bit:scancode|Q[1] ; code[37][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.787      ; 0.870      ;
; -0.568 ; register8bit:scancode|Q[3] ; code[13][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.697      ; 0.781      ;
; -0.566 ; register8bit:scancode|Q[6] ; code[51][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.693      ; 0.779      ;
; -0.564 ; register8bit:scancode|Q[5] ; code[19][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.786      ; 0.874      ;
; -0.563 ; register8bit:scancode|Q[5] ; code[39][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.786      ; 0.875      ;
; -0.562 ; register8bit:scancode|Q[0] ; code[37][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.702      ; 0.792      ;
; -0.562 ; register8bit:scancode|Q[0] ; code[13][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.697      ; 0.787      ;
; -0.561 ; register8bit:scancode|Q[5] ; code[51][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.778      ; 0.869      ;
; -0.559 ; register8bit:scancode|Q[0] ; code[43][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.697      ; 0.790      ;
; -0.557 ; register8bit:scancode|Q[1] ; code[59][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.777      ; 0.872      ;
; -0.554 ; register8bit:scancode|Q[1] ; code[50][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.777      ; 0.875      ;
; -0.552 ; register8bit:scancode|Q[6] ; code[3][6]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.687      ; 0.787      ;
; -0.552 ; register8bit:scancode|Q[7] ; code[3][7]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.687      ; 0.787      ;
; -0.551 ; register8bit:scancode|Q[3] ; code[47][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.693      ; 0.794      ;
; -0.550 ; register8bit:scancode|Q[3] ; code[24][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.693      ; 0.795      ;
; -0.547 ; register8bit:scancode|Q[1] ; code[60][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.778      ; 0.883      ;
; -0.545 ; register8bit:scancode|Q[1] ; code[24][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.778      ; 0.885      ;
; -0.537 ; register8bit:scancode|Q[1] ; code[45][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.777      ; 0.892      ;
; -0.537 ; register8bit:scancode|Q[7] ; code[23][7] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.680      ; 0.795      ;
; -0.535 ; register8bit:scancode|Q[5] ; code[2][5]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.773      ; 0.890      ;
; -0.531 ; register8bit:scancode|Q[4] ; code[36][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.704      ; 0.825      ;
; -0.531 ; register8bit:scancode|Q[7] ; code[36][7] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.704      ; 0.825      ;
; -0.529 ; register8bit:scancode|Q[7] ; code[58][7] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.704      ; 0.827      ;
; -0.528 ; register8bit:scancode|Q[3] ; code[2][3]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.688      ; 0.812      ;
; -0.528 ; register8bit:scancode|Q[4] ; code[58][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.704      ; 0.828      ;
; -0.518 ; register8bit:scancode|Q[2] ; code[23][2] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.680      ; 0.814      ;
; -0.514 ; register8bit:scancode|Q[0] ; code[36][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.704      ; 0.842      ;
; -0.514 ; register8bit:scancode|Q[0] ; code[58][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.704      ; 0.842      ;
; -0.510 ; register8bit:scancode|Q[4] ; code[19][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.701      ; 0.843      ;
; -0.510 ; register8bit:scancode|Q[4] ; code[39][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.701      ; 0.843      ;
; -0.509 ; register8bit:scancode|Q[3] ; code[39][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.701      ; 0.844      ;
; -0.508 ; register8bit:scancode|Q[3] ; code[19][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.701      ; 0.845      ;
; -0.505 ; register8bit:scancode|Q[1] ; code[28][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.770      ; 0.917      ;
; -0.498 ; register8bit:scancode|Q[3] ; code[51][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.693      ; 0.847      ;
; -0.498 ; register8bit:scancode|Q[0] ; code[38][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.697      ; 0.851      ;
; -0.498 ; register8bit:scancode|Q[4] ; code[50][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.692      ; 0.846      ;
; -0.497 ; register8bit:scancode|Q[3] ; code[37][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.702      ; 0.857      ;
; -0.496 ; register8bit:scancode|Q[3] ; code[33][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.702      ; 0.858      ;
; -0.496 ; register8bit:scancode|Q[5] ; code[3][5]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.772      ; 0.928      ;
; -0.495 ; register8bit:scancode|Q[5] ; code[21][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.772      ; 0.929      ;
; -0.494 ; register8bit:scancode|Q[6] ; code[37][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.702      ; 0.860      ;
; -0.493 ; register8bit:scancode|Q[1] ; code[34][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.784      ; 0.943      ;
; -0.493 ; register8bit:scancode|Q[6] ; code[33][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.702      ; 0.861      ;
; -0.492 ; register8bit:scancode|Q[6] ; code[39][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.701      ; 0.861      ;
; -0.491 ; register8bit:scancode|Q[1] ; code[21][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.784      ; 0.945      ;
; -0.491 ; register8bit:scancode|Q[0] ; code[39][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.701      ; 0.862      ;
; -0.491 ; register8bit:scancode|Q[6] ; code[19][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.701      ; 0.862      ;
; -0.488 ; register8bit:scancode|Q[0] ; code[19][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.701      ; 0.865      ;
; -0.486 ; register8bit:scancode|Q[6] ; code[24][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.693      ; 0.859      ;
; -0.486 ; register8bit:scancode|Q[6] ; code[47][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.693      ; 0.859      ;
; -0.480 ; register8bit:scancode|Q[3] ; code[38][3] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.697      ; 0.869      ;
; -0.479 ; register8bit:scancode|Q[1] ; code[10][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.769      ; 0.942      ;
; -0.473 ; register8bit:scancode|Q[5] ; code[37][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.787      ; 0.966      ;
; -0.471 ; register8bit:scancode|Q[1] ; code[38][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.782      ; 0.963      ;
; -0.471 ; register8bit:scancode|Q[5] ; code[33][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.787      ; 0.968      ;
; -0.470 ; register8bit:scancode|Q[1] ; code[32][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.782      ; 0.964      ;
; -0.470 ; register8bit:scancode|Q[0] ; code[51][0] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.693      ; 0.875      ;
; -0.468 ; register8bit:scancode|Q[1] ; code[17][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.781      ; 0.965      ;
; -0.467 ; register8bit:scancode|Q[6] ; code[38][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.697      ; 0.882      ;
; -0.467 ; register8bit:scancode|Q[5] ; code[32][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.782      ; 0.967      ;
; -0.467 ; register8bit:scancode|Q[5] ; code[38][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.782      ; 0.967      ;
; -0.465 ; register8bit:scancode|Q[1] ; code[16][1] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.781      ; 0.968      ;
; -0.463 ; register8bit:scancode|Q[5] ; code[34][5] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.784      ; 0.973      ;
; -0.461 ; register8bit:scancode|Q[3] ; code[3][3]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.687      ; 0.878      ;
; -0.461 ; register8bit:scancode|Q[6] ; code[50][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.692      ; 0.883      ;
; -0.461 ; register8bit:scancode|Q[4] ; code[53][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.691      ; 0.882      ;
; -0.461 ; register8bit:scancode|Q[4] ; code[12][4] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.691      ; 0.882      ;
; -0.458 ; register8bit:scancode|Q[6] ; code[59][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.692      ; 0.886      ;
; -0.454 ; register8bit:scancode|Q[6] ; code[23][6] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.680      ; 0.878      ;
; -0.454 ; register8bit:scancode|Q[4] ; code[3][4]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.687      ; 0.885      ;
; -0.453 ; register8bit:scancode|Q[1] ; code[0][1]  ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.773      ; 0.972      ;
; -0.452 ; register8bit:scancode|Q[7] ; code[13][7] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.697      ; 0.897      ;
; -0.452 ; register8bit:scancode|Q[7] ; code[28][7] ; VGA_CLK~reg0 ; counter2:cnt2|counter[0] ; -0.500       ; 1.685      ; 0.885      ;
+--------+----------------------------+-------------+--------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_CLK~reg0'                                                                                                            ;
+-------+----------------------------+--------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------+--------------+--------------+--------------+------------+------------+
; 0.246 ; register8bit:scancode|Q[5] ; register8bit:prevscancode|Q[5] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.398      ;
; 0.253 ; hcounter[9]                ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.405      ;
; 0.276 ; hcounter[9]                ; VGA_HS~reg0                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.428      ;
; 0.326 ; flop1                      ; flop2                          ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.478      ;
; 0.358 ; hcounter[1]                ; hcounter[1]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; coorx[0]                   ; coorx[0]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; coorx[3]                   ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; coorx[8]                   ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; coorx[1]                   ; coorx[1]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; coorx[6]                   ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; hcounter[3]                ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; hcounter[8]                ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; hcounter[5]                ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; hcounter[7]                ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; coorx[2]                   ; coorx[2]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; coorx[4]                   ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; coorx[5]                   ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; hcounter[7]                ; VGA_HS~reg0                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; coorx[7]                   ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; hcounter[0]                ; hcounter[0]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; coorx[9]                   ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.386 ; hcounter[4]                ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; hcounter[6]                ; hcounter[6]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.539      ;
; 0.408 ; register8bit:scancode|Q[6] ; register8bit:prevscancode|Q[6] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; -0.085     ; 0.475      ;
; 0.410 ; register8bit:scancode|Q[7] ; register8bit:prevscancode|Q[7] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; -0.085     ; 0.477      ;
; 0.416 ; register8bit:scancode|Q[1] ; register8bit:prevscancode|Q[1] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.568      ;
; 0.431 ; flop1                      ; flop1                          ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.583      ;
; 0.436 ; hcounter[2]                ; hcounter[2]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.588      ;
; 0.460 ; hcounter[8]                ; VGA_HS~reg0                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.612      ;
; 0.497 ; coorx[0]                   ; coorx[1]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; coorx[3]                   ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; coorx[8]                   ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; coorx[1]                   ; coorx[2]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.653      ;
; 0.504 ; hcounter[3]                ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; hcounter[8]                ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.507 ; hcounter[7]                ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; hcounter[5]                ; hcounter[6]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.659      ;
; 0.511 ; coorx[2]                   ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; coorx[5]                   ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; coorx[4]                   ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; coorx[7]                   ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.667      ;
; 0.517 ; register8bit:scancode|Q[2] ; register8bit:prevscancode|Q[2] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; -0.085     ; 0.584      ;
; 0.518 ; hcounter[0]                ; hcounter[1]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.670      ;
; 0.522 ; register8bit:scancode|Q[0] ; register8bit:prevscancode|Q[0] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; -0.085     ; 0.589      ;
; 0.526 ; hcounter[4]                ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; hcounter[6]                ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.679      ;
; 0.529 ; hcounter[4]                ; VGA_HS~reg0                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.681      ;
; 0.532 ; coorx[0]                   ; coorx[2]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; coorx[3]                   ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; coorx[1]                   ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.688      ;
; 0.539 ; hcounter[3]                ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.691      ;
; 0.542 ; hcounter[7]                ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; hcounter[5]                ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.694      ;
; 0.546 ; coorx[2]                   ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; coorx[4]                   ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; coorx[7]                   ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; hcounter[1]                ; hcounter[2]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.703      ;
; 0.557 ; coorx[6]                   ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.709      ;
; 0.561 ; hcounter[4]                ; hcounter[6]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; hcounter[6]                ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.714      ;
; 0.567 ; coorx[0]                   ; coorx[3]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.719      ;
; 0.569 ; coorx[3]                   ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.721      ;
; 0.571 ; coorx[1]                   ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.723      ;
; 0.574 ; hcounter[2]                ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; hcounter[3]                ; hcounter[6]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.726      ;
; 0.577 ; hcounter[5]                ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.729      ;
; 0.581 ; coorx[2]                   ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.733      ;
; 0.586 ; hcounter[1]                ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.738      ;
; 0.588 ; hcounter[5]                ; VGA_HS~reg0                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.740      ;
; 0.592 ; coorx[6]                   ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.744      ;
; 0.596 ; hcounter[4]                ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.748      ;
; 0.597 ; hcounter[6]                ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.749      ;
; 0.602 ; coorx[0]                   ; coorx[4]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; register8bit:scancode|Q[4] ; register8bit:prevscancode|Q[4] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; -0.085     ; 0.670      ;
; 0.606 ; coorx[5]                   ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; coorx[1]                   ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.758      ;
; 0.608 ; hcounter[6]                ; VGA_HS~reg0                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.760      ;
; 0.609 ; hcounter[2]                ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; hcounter[3]                ; hcounter[7]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.761      ;
; 0.612 ; hcounter[0]                ; hcounter[2]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.764      ;
; 0.612 ; hcounter[5]                ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.764      ;
; 0.616 ; coorx[2]                   ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.768      ;
; 0.621 ; hcounter[1]                ; hcounter[4]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.773      ;
; 0.627 ; coorx[6]                   ; coorx[9]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.779      ;
; 0.629 ; register8bit:scancode|Q[3] ; register8bit:prevscancode|Q[3] ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; -0.085     ; 0.696      ;
; 0.631 ; hcounter[4]                ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.783      ;
; 0.636 ; hcounter[9]                ; h_video_on                     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.788      ;
; 0.637 ; coorx[0]                   ; coorx[5]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.789      ;
; 0.641 ; coorx[5]                   ; coorx[8]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; coorx[4]                   ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; coorx[1]                   ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.793      ;
; 0.644 ; hcounter[2]                ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.796      ;
; 0.644 ; hcounter[3]                ; hcounter[8]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.796      ;
; 0.644 ; hcounter[8]                ; h_video_on                     ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.796      ;
; 0.647 ; hcounter[0]                ; hcounter[3]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.799      ;
; 0.656 ; hcounter[1]                ; hcounter[5]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.808      ;
; 0.663 ; coorx[3]                   ; coorx[7]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.815      ;
; 0.666 ; hcounter[4]                ; hcounter[9]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.818      ;
; 0.672 ; coorx[0]                   ; coorx[6]                       ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; hcounter[6]                ; hcounter[0]                    ; VGA_CLK~reg0 ; VGA_CLK~reg0 ; 0.000        ; 0.000      ; 0.825      ;
+-------+----------------------------+--------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_HS~reg0'                                                                          ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.252 ; vcounter[9] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.404      ;
; 0.255 ; vcounter[9] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.407      ;
; 0.360 ; coory[0]    ; coory[0]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; coory[2]    ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; coory[5]    ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; coory[7]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; vcounter[5] ; vcounter[5] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; vcounter[8] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; coory[1]    ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; vcounter[7] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; vcounter[5] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; coory[3]    ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; coory[4]    ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; coory[6]    ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; coory[8]    ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.382 ; vcounter[6] ; vcounter[6] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; vcounter[4] ; vcounter[4] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.535      ;
; 0.444 ; vcounter[0] ; vcounter[0] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.596      ;
; 0.449 ; vcounter[2] ; vcounter[2] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.601      ;
; 0.450 ; vcounter[1] ; vcounter[1] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.602      ;
; 0.458 ; vcounter[3] ; vcounter[3] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.610      ;
; 0.498 ; coory[0]    ; coory[1]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; coory[2]    ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; coory[7]    ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.652      ;
; 0.503 ; vcounter[5] ; vcounter[6] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; vcounter[8] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.509 ; vcounter[7] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; coory[1]    ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; coory[4]    ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; coory[3]    ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; coory[6]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.665      ;
; 0.522 ; vcounter[6] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; vcounter[4] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; vcounter[4] ; vcounter[5] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.675      ;
; 0.533 ; coory[0]    ; coory[2]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; coory[2]    ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; vcounter[1] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.686      ;
; 0.538 ; vcounter[5] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.690      ;
; 0.544 ; vcounter[7] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; coory[1]    ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; coory[3]    ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; coory[6]    ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.700      ;
; 0.554 ; coory[5]    ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.706      ;
; 0.557 ; vcounter[6] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; vcounter[4] ; vcounter[6] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.710      ;
; 0.568 ; coory[0]    ; coory[3]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; coory[2]    ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.721      ;
; 0.573 ; vcounter[5] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.725      ;
; 0.581 ; coory[1]    ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; vcounter[0] ; vcounter[1] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.734      ;
; 0.587 ; vcounter[2] ; vcounter[3] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; coory[5]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.741      ;
; 0.592 ; vcounter[6] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; vcounter[4] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.745      ;
; 0.598 ; vcounter[3] ; vcounter[4] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.750      ;
; 0.602 ; vcounter[6] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; coory[0]    ; coory[4]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; coory[4]    ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.758      ;
; 0.608 ; vcounter[5] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.760      ;
; 0.616 ; coory[1]    ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.768      ;
; 0.622 ; vcounter[2] ; vcounter[4] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.774      ;
; 0.624 ; coory[5]    ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.776      ;
; 0.628 ; vcounter[4] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.780      ;
; 0.632 ; vcounter[2] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.784      ;
; 0.633 ; vcounter[3] ; vcounter[5] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.785      ;
; 0.638 ; coory[0]    ; coory[5]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; vcounter[6] ; v_video_on  ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.002      ; 0.792      ;
; 0.640 ; vcounter[9] ; v_video_on  ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.002      ; 0.794      ;
; 0.641 ; coory[4]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; coory[3]    ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.793      ;
; 0.644 ; vcounter[1] ; vcounter[2] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.796      ;
; 0.654 ; vcounter[0] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.806      ;
; 0.657 ; vcounter[2] ; vcounter[5] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.809      ;
; 0.663 ; coory[2]    ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; vcounter[4] ; vcounter[9] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.815      ;
; 0.668 ; vcounter[3] ; vcounter[6] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; vcounter[7] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; vcounter[8] ; v_video_on  ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.002      ; 0.822      ;
; 0.674 ; vcounter[3] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.826      ;
; 0.676 ; coory[4]    ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; coory[3]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; vcounter[0] ; vcounter[2] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.828      ;
; 0.679 ; vcounter[1] ; vcounter[3] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.831      ;
; 0.692 ; vcounter[2] ; vcounter[6] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.844      ;
; 0.698 ; coory[2]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.850      ;
; 0.703 ; vcounter[3] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.855      ;
; 0.710 ; coory[1]    ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.862      ;
; 0.711 ; coory[3]    ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.863      ;
; 0.711 ; vcounter[0] ; vcounter[3] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.863      ;
; 0.714 ; vcounter[1] ; vcounter[4] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.866      ;
; 0.727 ; vcounter[2] ; vcounter[7] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.879      ;
; 0.732 ; coory[0]    ; coory[6]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.884      ;
; 0.733 ; coory[2]    ; coory[8]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.885      ;
; 0.738 ; vcounter[3] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.890      ;
; 0.745 ; coory[1]    ; coory[7]    ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.897      ;
; 0.745 ; vcounter[4] ; v_video_on  ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.002      ; 0.899      ;
; 0.746 ; vcounter[0] ; vcounter[4] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.898      ;
; 0.747 ; vcounter[8] ; VGA_VS~reg0 ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.899      ;
; 0.749 ; vcounter[1] ; vcounter[5] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.901      ;
; 0.762 ; vcounter[2] ; vcounter[8] ; VGA_HS~reg0  ; VGA_HS~reg0 ; 0.000        ; 0.000      ; 0.914      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clockps2'                                                                                  ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.466 ; flop2     ; counter:cnt|counter[0] ; VGA_CLK~reg0 ; clockps2    ; 0.500        ; 0.667      ; 0.733      ;
; 0.466 ; flop2     ; counter:cnt|counter[1] ; VGA_CLK~reg0 ; clockps2    ; 0.500        ; 0.667      ; 0.733      ;
; 0.466 ; flop2     ; counter:cnt|counter[2] ; VGA_CLK~reg0 ; clockps2    ; 0.500        ; 0.667      ; 0.733      ;
; 0.466 ; flop2     ; counter:cnt|counter[3] ; VGA_CLK~reg0 ; clockps2    ; 0.500        ; 0.667      ; 0.733      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clockps2'                                                                                   ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.414 ; flop2     ; counter:cnt|counter[0] ; VGA_CLK~reg0 ; clockps2    ; -0.500       ; 0.667      ; 0.733      ;
; 0.414 ; flop2     ; counter:cnt|counter[1] ; VGA_CLK~reg0 ; clockps2    ; -0.500       ; 0.667      ; 0.733      ;
; 0.414 ; flop2     ; counter:cnt|counter[2] ; VGA_CLK~reg0 ; clockps2    ; -0.500       ; 0.667      ; 0.733      ;
; 0.414 ; flop2     ; counter:cnt|counter[3] ; VGA_CLK~reg0 ; clockps2    ; -0.500       ; 0.667      ; 0.733      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock50'                                                           ;
+--------+--------------+----------------+------------------+---------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+---------+------------+------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock50 ; Rise       ; clock50          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock50 ; Rise       ; VGA_CLK~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock50 ; Rise       ; VGA_CLK~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock50 ; Fall       ; validate2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock50 ; Fall       ; validate2        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock50 ; Rise       ; VGA_CLK~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock50 ; Rise       ; VGA_CLK~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock50 ; Rise       ; clock50|combout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock50 ; Rise       ; clock50|combout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock50 ; Rise       ; validate2|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock50 ; Rise       ; validate2|clk    ;
+--------+--------------+----------------+------------------+---------+------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockps2'                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clockps2 ; Rise       ; clockps2                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Rise       ; counter2:cnt2|counter[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Rise       ; counter2:cnt2|counter[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Rise       ; counter2:cnt2|counter[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Rise       ; counter2:cnt2|counter[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Rise       ; counter2:cnt2|counter[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Rise       ; counter2:cnt2|counter[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Rise       ; counter2:cnt2|counter[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Rise       ; counter2:cnt2|counter[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; counter:cnt|counter[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; counter:cnt|counter[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; counter:cnt|counter[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; counter:cnt|counter[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; counter:cnt|counter[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; counter:cnt|counter[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; counter:cnt|counter[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; counter:cnt|counter[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockps2 ; Fall       ; shiftreg11bit:shifter|ShiftRegister[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; clockps2|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; clockps2|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt2|counter[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt2|counter[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt2|counter[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt2|counter[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt2|counter[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt2|counter[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt2|counter[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt2|counter[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt|counter[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt|counter[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt|counter[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt|counter[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt|counter[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt|counter[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; cnt|counter[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; cnt|counter[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clockps2 ; Rise       ; shifter|ShiftRegister[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clockps2 ; Rise       ; shifter|ShiftRegister[9]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'counter2:cnt2|counter[0]'                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][105] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][105] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][106] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][106] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][107] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][107] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][108] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][108] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][109] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][109] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][110] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][110] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][111] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][111] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][112] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][112] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][113] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][113] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][114] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][114] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][115] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][115] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][116] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][116] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][117] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][117] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][118] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][118] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][130] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][130] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][131] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][131] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][132] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][132] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][133] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][133] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][134] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][134] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][135] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][135] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][136] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][136] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][137] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][137] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][138] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][138] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][139] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][139] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][140] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][140] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][141] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][141] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][142] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][142] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][143] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][143] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][155] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][155] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][156] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][156] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][157] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][157] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][158] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][158] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][159] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][159] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][160] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][160] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][161] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][161] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][162] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][162] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][163] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][163] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][164] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][164] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][165] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][165] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][166] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][166] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][167] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][167] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][168] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][168] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter2:cnt2|counter[0] ; Rise       ; bits[100][17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter2:cnt2|counter[0] ; Rise       ; bits[100][17]  ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_CLK~reg0'                                                                         ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; VGA_HS~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; VGA_HS~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[8]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[8]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[9]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[9]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; flop1                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; flop1                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; flop2                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; flop2                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; h_video_on                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; h_video_on                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; hcounter[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; hcounter[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:prevscancode|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; register8bit:scancode|Q[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; VGA_CLK~reg0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; VGA_CLK~reg0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; VGA_CLK~reg0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; VGA_CLK~reg0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; VGA_CLK~reg0|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; VGA_CLK~reg0|regout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; VGA_HS~reg0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; VGA_HS~reg0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_CLK~reg0 ; Rise       ; coorx[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_CLK~reg0 ; Rise       ; coorx[5]|clk                   ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_HS~reg0'                                                                      ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; VGA_VS~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; VGA_VS~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; v_video_on                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; v_video_on                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_HS~reg0 ; Fall       ; vcounter[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Fall       ; vcounter[9]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; VGA_HS~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; VGA_HS~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; VGA_HS~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; VGA_HS~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; VGA_HS~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; VGA_HS~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; VGA_VS~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; VGA_VS~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; coory[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; coory[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; v_video_on|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; v_video_on|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; VGA_HS~reg0 ; Rise       ; vcounter[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; VGA_HS~reg0 ; Rise       ; vcounter[9]|clk             ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clockps2  ; clockps2   ; 0.119 ; 0.119 ; Fall       ; clockps2        ;
; data      ; clockps2   ; 2.184 ; 2.184 ; Fall       ; clockps2        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; clockps2  ; clockps2   ; 0.001  ; 0.001  ; Fall       ; clockps2        ;
; data      ; clockps2   ; -2.064 ; -2.064 ; Fall       ; clockps2        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; VGA_B[*]  ; VGA_CLK~reg0             ; 24.318 ; 24.318 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[0] ; VGA_CLK~reg0             ; 24.318 ; 24.318 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[1] ; VGA_CLK~reg0             ; 24.318 ; 24.318 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[2] ; VGA_CLK~reg0             ; 24.298 ; 24.298 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[3] ; VGA_CLK~reg0             ; 24.288 ; 24.288 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[4] ; VGA_CLK~reg0             ; 24.159 ; 24.159 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[5] ; VGA_CLK~reg0             ; 24.149 ; 24.149 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[6] ; VGA_CLK~reg0             ; 24.134 ; 24.134 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[7] ; VGA_CLK~reg0             ; 24.134 ; 24.134 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[8] ; VGA_CLK~reg0             ; 24.124 ; 24.124 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[9] ; VGA_CLK~reg0             ; 24.124 ; 24.124 ; Rise       ; VGA_CLK~reg0             ;
; VGA_BLANK ; VGA_CLK~reg0             ; 4.103  ; 4.103  ; Rise       ; VGA_CLK~reg0             ;
; VGA_CLK   ; VGA_CLK~reg0             ; 2.698  ;        ; Rise       ; VGA_CLK~reg0             ;
; VGA_G[*]  ; VGA_CLK~reg0             ; 23.378 ; 23.378 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[0] ; VGA_CLK~reg0             ; 23.378 ; 23.378 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[1] ; VGA_CLK~reg0             ; 23.378 ; 23.378 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[2] ; VGA_CLK~reg0             ; 23.368 ; 23.368 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[3] ; VGA_CLK~reg0             ; 23.368 ; 23.368 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[4] ; VGA_CLK~reg0             ; 23.360 ; 23.360 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[5] ; VGA_CLK~reg0             ; 23.360 ; 23.360 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[6] ; VGA_CLK~reg0             ; 23.085 ; 23.085 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[7] ; VGA_CLK~reg0             ; 23.105 ; 23.105 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[8] ; VGA_CLK~reg0             ; 23.115 ; 23.115 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[9] ; VGA_CLK~reg0             ; 23.115 ; 23.115 ; Rise       ; VGA_CLK~reg0             ;
; VGA_R[*]  ; VGA_CLK~reg0             ; 24.552 ; 24.552 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[0] ; VGA_CLK~reg0             ; 24.359 ; 24.359 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[1] ; VGA_CLK~reg0             ; 24.486 ; 24.486 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[2] ; VGA_CLK~reg0             ; 24.486 ; 24.486 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[3] ; VGA_CLK~reg0             ; 24.496 ; 24.496 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[4] ; VGA_CLK~reg0             ; 24.496 ; 24.496 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[5] ; VGA_CLK~reg0             ; 24.454 ; 24.454 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[6] ; VGA_CLK~reg0             ; 24.542 ; 24.542 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[7] ; VGA_CLK~reg0             ; 24.552 ; 24.552 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[8] ; VGA_CLK~reg0             ; 24.536 ; 24.536 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[9] ; VGA_CLK~reg0             ; 24.536 ; 24.536 ; Rise       ; VGA_CLK~reg0             ;
; VGA_CLK   ; VGA_CLK~reg0             ;        ; 2.698  ; Fall       ; VGA_CLK~reg0             ;
; VGA_B[*]  ; VGA_HS~reg0              ; 15.453 ; 15.453 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[0] ; VGA_HS~reg0              ; 15.453 ; 15.453 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[1] ; VGA_HS~reg0              ; 15.453 ; 15.453 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[2] ; VGA_HS~reg0              ; 15.433 ; 15.433 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[3] ; VGA_HS~reg0              ; 15.423 ; 15.423 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[4] ; VGA_HS~reg0              ; 15.294 ; 15.294 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[5] ; VGA_HS~reg0              ; 15.284 ; 15.284 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[6] ; VGA_HS~reg0              ; 15.269 ; 15.269 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[7] ; VGA_HS~reg0              ; 15.269 ; 15.269 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[8] ; VGA_HS~reg0              ; 15.259 ; 15.259 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[9] ; VGA_HS~reg0              ; 15.259 ; 15.259 ; Rise       ; VGA_HS~reg0              ;
; VGA_G[*]  ; VGA_HS~reg0              ; 14.513 ; 14.513 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[0] ; VGA_HS~reg0              ; 14.513 ; 14.513 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[1] ; VGA_HS~reg0              ; 14.513 ; 14.513 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[2] ; VGA_HS~reg0              ; 14.503 ; 14.503 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[3] ; VGA_HS~reg0              ; 14.503 ; 14.503 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[4] ; VGA_HS~reg0              ; 14.495 ; 14.495 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[5] ; VGA_HS~reg0              ; 14.495 ; 14.495 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[6] ; VGA_HS~reg0              ; 14.220 ; 14.220 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[7] ; VGA_HS~reg0              ; 14.240 ; 14.240 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[8] ; VGA_HS~reg0              ; 14.250 ; 14.250 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[9] ; VGA_HS~reg0              ; 14.250 ; 14.250 ; Rise       ; VGA_HS~reg0              ;
; VGA_HS    ; VGA_HS~reg0              ; 2.370  ;        ; Rise       ; VGA_HS~reg0              ;
; VGA_R[*]  ; VGA_HS~reg0              ; 15.687 ; 15.687 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[0] ; VGA_HS~reg0              ; 15.494 ; 15.494 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[1] ; VGA_HS~reg0              ; 15.621 ; 15.621 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[2] ; VGA_HS~reg0              ; 15.621 ; 15.621 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[3] ; VGA_HS~reg0              ; 15.631 ; 15.631 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[4] ; VGA_HS~reg0              ; 15.631 ; 15.631 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[5] ; VGA_HS~reg0              ; 15.589 ; 15.589 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[6] ; VGA_HS~reg0              ; 15.677 ; 15.677 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[7] ; VGA_HS~reg0              ; 15.687 ; 15.687 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[8] ; VGA_HS~reg0              ; 15.671 ; 15.671 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[9] ; VGA_HS~reg0              ; 15.671 ; 15.671 ; Rise       ; VGA_HS~reg0              ;
; VGA_B[*]  ; VGA_HS~reg0              ; 7.851  ; 7.851  ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[0] ; VGA_HS~reg0              ; 7.851  ; 7.851  ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[1] ; VGA_HS~reg0              ; 7.851  ; 7.851  ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[2] ; VGA_HS~reg0              ; 7.831  ; 7.831  ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[3] ; VGA_HS~reg0              ; 7.821  ; 7.821  ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[4] ; VGA_HS~reg0              ; 7.692  ; 7.692  ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[5] ; VGA_HS~reg0              ; 7.682  ; 7.682  ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[6] ; VGA_HS~reg0              ; 7.667  ; 7.667  ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[7] ; VGA_HS~reg0              ; 7.667  ; 7.667  ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[8] ; VGA_HS~reg0              ; 7.657  ; 7.657  ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[9] ; VGA_HS~reg0              ; 7.657  ; 7.657  ; Fall       ; VGA_HS~reg0              ;
; VGA_BLANK ; VGA_HS~reg0              ; 4.500  ; 4.500  ; Fall       ; VGA_HS~reg0              ;
; VGA_G[*]  ; VGA_HS~reg0              ; 6.910  ; 6.910  ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[0] ; VGA_HS~reg0              ; 6.910  ; 6.910  ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[1] ; VGA_HS~reg0              ; 6.910  ; 6.910  ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[2] ; VGA_HS~reg0              ; 6.900  ; 6.900  ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[3] ; VGA_HS~reg0              ; 6.900  ; 6.900  ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[4] ; VGA_HS~reg0              ; 6.892  ; 6.892  ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[5] ; VGA_HS~reg0              ; 6.892  ; 6.892  ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[6] ; VGA_HS~reg0              ; 6.617  ; 6.617  ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[7] ; VGA_HS~reg0              ; 6.637  ; 6.637  ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[8] ; VGA_HS~reg0              ; 6.647  ; 6.647  ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[9] ; VGA_HS~reg0              ; 6.647  ; 6.647  ; Fall       ; VGA_HS~reg0              ;
; VGA_HS    ; VGA_HS~reg0              ;        ; 2.370  ; Fall       ; VGA_HS~reg0              ;
; VGA_R[*]  ; VGA_HS~reg0              ; 7.956  ; 7.956  ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[0] ; VGA_HS~reg0              ; 7.763  ; 7.763  ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[1] ; VGA_HS~reg0              ; 7.890  ; 7.890  ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[2] ; VGA_HS~reg0              ; 7.890  ; 7.890  ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[3] ; VGA_HS~reg0              ; 7.900  ; 7.900  ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[4] ; VGA_HS~reg0              ; 7.900  ; 7.900  ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[5] ; VGA_HS~reg0              ; 7.858  ; 7.858  ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[6] ; VGA_HS~reg0              ; 7.946  ; 7.946  ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[7] ; VGA_HS~reg0              ; 7.956  ; 7.956  ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[8] ; VGA_HS~reg0              ; 7.940  ; 7.940  ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[9] ; VGA_HS~reg0              ; 7.940  ; 7.940  ; Fall       ; VGA_HS~reg0              ;
; VGA_VS    ; VGA_HS~reg0              ; 4.211  ; 4.211  ; Fall       ; VGA_HS~reg0              ;
; VGA_B[*]  ; counter2:cnt2|counter[0] ; 20.807 ; 20.807 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[0] ; counter2:cnt2|counter[0] ; 20.807 ; 20.807 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[1] ; counter2:cnt2|counter[0] ; 20.807 ; 20.807 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[2] ; counter2:cnt2|counter[0] ; 20.787 ; 20.787 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[3] ; counter2:cnt2|counter[0] ; 20.777 ; 20.777 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[4] ; counter2:cnt2|counter[0] ; 20.648 ; 20.648 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[5] ; counter2:cnt2|counter[0] ; 20.638 ; 20.638 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[6] ; counter2:cnt2|counter[0] ; 20.623 ; 20.623 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[7] ; counter2:cnt2|counter[0] ; 20.623 ; 20.623 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[8] ; counter2:cnt2|counter[0] ; 20.613 ; 20.613 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[9] ; counter2:cnt2|counter[0] ; 20.613 ; 20.613 ; Rise       ; counter2:cnt2|counter[0] ;
; VGA_G[*]  ; counter2:cnt2|counter[0] ; 19.867 ; 19.867 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[0] ; counter2:cnt2|counter[0] ; 19.867 ; 19.867 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[1] ; counter2:cnt2|counter[0] ; 19.867 ; 19.867 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[2] ; counter2:cnt2|counter[0] ; 19.857 ; 19.857 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[3] ; counter2:cnt2|counter[0] ; 19.857 ; 19.857 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[4] ; counter2:cnt2|counter[0] ; 19.849 ; 19.849 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[5] ; counter2:cnt2|counter[0] ; 19.849 ; 19.849 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[6] ; counter2:cnt2|counter[0] ; 19.574 ; 19.574 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[7] ; counter2:cnt2|counter[0] ; 19.594 ; 19.594 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[8] ; counter2:cnt2|counter[0] ; 19.604 ; 19.604 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[9] ; counter2:cnt2|counter[0] ; 19.604 ; 19.604 ; Rise       ; counter2:cnt2|counter[0] ;
; VGA_R[*]  ; counter2:cnt2|counter[0] ; 21.041 ; 21.041 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[0] ; counter2:cnt2|counter[0] ; 20.848 ; 20.848 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[1] ; counter2:cnt2|counter[0] ; 20.975 ; 20.975 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[2] ; counter2:cnt2|counter[0] ; 20.975 ; 20.975 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[3] ; counter2:cnt2|counter[0] ; 20.985 ; 20.985 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[4] ; counter2:cnt2|counter[0] ; 20.985 ; 20.985 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[5] ; counter2:cnt2|counter[0] ; 20.943 ; 20.943 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[6] ; counter2:cnt2|counter[0] ; 21.031 ; 21.031 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[7] ; counter2:cnt2|counter[0] ; 21.041 ; 21.041 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[8] ; counter2:cnt2|counter[0] ; 21.025 ; 21.025 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[9] ; counter2:cnt2|counter[0] ; 21.025 ; 21.025 ; Rise       ; counter2:cnt2|counter[0] ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; VGA_B[*]  ; VGA_CLK~reg0             ; 7.260 ; 7.260 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[0] ; VGA_CLK~reg0             ; 7.454 ; 7.454 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[1] ; VGA_CLK~reg0             ; 7.454 ; 7.454 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[2] ; VGA_CLK~reg0             ; 7.434 ; 7.434 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[3] ; VGA_CLK~reg0             ; 7.424 ; 7.424 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[4] ; VGA_CLK~reg0             ; 7.295 ; 7.295 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[5] ; VGA_CLK~reg0             ; 7.285 ; 7.285 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[6] ; VGA_CLK~reg0             ; 7.270 ; 7.270 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[7] ; VGA_CLK~reg0             ; 7.270 ; 7.270 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[8] ; VGA_CLK~reg0             ; 7.260 ; 7.260 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[9] ; VGA_CLK~reg0             ; 7.260 ; 7.260 ; Rise       ; VGA_CLK~reg0             ;
; VGA_BLANK ; VGA_CLK~reg0             ; 4.103 ; 4.103 ; Rise       ; VGA_CLK~reg0             ;
; VGA_CLK   ; VGA_CLK~reg0             ; 2.698 ;       ; Rise       ; VGA_CLK~reg0             ;
; VGA_G[*]  ; VGA_CLK~reg0             ; 6.220 ; 6.220 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[0] ; VGA_CLK~reg0             ; 6.513 ; 6.513 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[1] ; VGA_CLK~reg0             ; 6.513 ; 6.513 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[2] ; VGA_CLK~reg0             ; 6.503 ; 6.503 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[3] ; VGA_CLK~reg0             ; 6.503 ; 6.503 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[4] ; VGA_CLK~reg0             ; 6.495 ; 6.495 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[5] ; VGA_CLK~reg0             ; 6.495 ; 6.495 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[6] ; VGA_CLK~reg0             ; 6.220 ; 6.220 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[7] ; VGA_CLK~reg0             ; 6.240 ; 6.240 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[8] ; VGA_CLK~reg0             ; 6.250 ; 6.250 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[9] ; VGA_CLK~reg0             ; 6.250 ; 6.250 ; Rise       ; VGA_CLK~reg0             ;
; VGA_R[*]  ; VGA_CLK~reg0             ; 7.366 ; 7.366 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[0] ; VGA_CLK~reg0             ; 7.366 ; 7.366 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[1] ; VGA_CLK~reg0             ; 7.493 ; 7.493 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[2] ; VGA_CLK~reg0             ; 7.493 ; 7.493 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[3] ; VGA_CLK~reg0             ; 7.503 ; 7.503 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[4] ; VGA_CLK~reg0             ; 7.503 ; 7.503 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[5] ; VGA_CLK~reg0             ; 7.461 ; 7.461 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[6] ; VGA_CLK~reg0             ; 7.549 ; 7.549 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[7] ; VGA_CLK~reg0             ; 7.559 ; 7.559 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[8] ; VGA_CLK~reg0             ; 7.543 ; 7.543 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[9] ; VGA_CLK~reg0             ; 7.543 ; 7.543 ; Rise       ; VGA_CLK~reg0             ;
; VGA_CLK   ; VGA_CLK~reg0             ;       ; 2.698 ; Fall       ; VGA_CLK~reg0             ;
; VGA_B[*]  ; VGA_HS~reg0              ; 7.199 ; 7.199 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[0] ; VGA_HS~reg0              ; 7.393 ; 7.393 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[1] ; VGA_HS~reg0              ; 7.393 ; 7.393 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[2] ; VGA_HS~reg0              ; 7.373 ; 7.373 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[3] ; VGA_HS~reg0              ; 7.363 ; 7.363 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[4] ; VGA_HS~reg0              ; 7.234 ; 7.234 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[5] ; VGA_HS~reg0              ; 7.224 ; 7.224 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[6] ; VGA_HS~reg0              ; 7.209 ; 7.209 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[7] ; VGA_HS~reg0              ; 7.209 ; 7.209 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[8] ; VGA_HS~reg0              ; 7.199 ; 7.199 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[9] ; VGA_HS~reg0              ; 7.199 ; 7.199 ; Rise       ; VGA_HS~reg0              ;
; VGA_G[*]  ; VGA_HS~reg0              ; 6.160 ; 6.160 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[0] ; VGA_HS~reg0              ; 6.453 ; 6.453 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[1] ; VGA_HS~reg0              ; 6.453 ; 6.453 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[2] ; VGA_HS~reg0              ; 6.443 ; 6.443 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[3] ; VGA_HS~reg0              ; 6.443 ; 6.443 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[4] ; VGA_HS~reg0              ; 6.435 ; 6.435 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[5] ; VGA_HS~reg0              ; 6.435 ; 6.435 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[6] ; VGA_HS~reg0              ; 6.160 ; 6.160 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[7] ; VGA_HS~reg0              ; 6.180 ; 6.180 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[8] ; VGA_HS~reg0              ; 6.190 ; 6.190 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[9] ; VGA_HS~reg0              ; 6.190 ; 6.190 ; Rise       ; VGA_HS~reg0              ;
; VGA_HS    ; VGA_HS~reg0              ; 2.370 ;       ; Rise       ; VGA_HS~reg0              ;
; VGA_R[*]  ; VGA_HS~reg0              ; 7.434 ; 7.434 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[0] ; VGA_HS~reg0              ; 7.434 ; 7.434 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[1] ; VGA_HS~reg0              ; 7.561 ; 7.561 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[2] ; VGA_HS~reg0              ; 7.561 ; 7.561 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[3] ; VGA_HS~reg0              ; 7.571 ; 7.571 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[4] ; VGA_HS~reg0              ; 7.571 ; 7.571 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[5] ; VGA_HS~reg0              ; 7.529 ; 7.529 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[6] ; VGA_HS~reg0              ; 7.617 ; 7.617 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[7] ; VGA_HS~reg0              ; 7.627 ; 7.627 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[8] ; VGA_HS~reg0              ; 7.611 ; 7.611 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[9] ; VGA_HS~reg0              ; 7.611 ; 7.611 ; Rise       ; VGA_HS~reg0              ;
; VGA_B[*]  ; VGA_HS~reg0              ; 7.657 ; 7.657 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[0] ; VGA_HS~reg0              ; 7.851 ; 7.851 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[1] ; VGA_HS~reg0              ; 7.851 ; 7.851 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[2] ; VGA_HS~reg0              ; 7.831 ; 7.831 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[3] ; VGA_HS~reg0              ; 7.821 ; 7.821 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[4] ; VGA_HS~reg0              ; 7.692 ; 7.692 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[5] ; VGA_HS~reg0              ; 7.682 ; 7.682 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[6] ; VGA_HS~reg0              ; 7.667 ; 7.667 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[7] ; VGA_HS~reg0              ; 7.667 ; 7.667 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[8] ; VGA_HS~reg0              ; 7.657 ; 7.657 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[9] ; VGA_HS~reg0              ; 7.657 ; 7.657 ; Fall       ; VGA_HS~reg0              ;
; VGA_BLANK ; VGA_HS~reg0              ; 4.500 ; 4.500 ; Fall       ; VGA_HS~reg0              ;
; VGA_G[*]  ; VGA_HS~reg0              ; 6.617 ; 6.617 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[0] ; VGA_HS~reg0              ; 6.910 ; 6.910 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[1] ; VGA_HS~reg0              ; 6.910 ; 6.910 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[2] ; VGA_HS~reg0              ; 6.900 ; 6.900 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[3] ; VGA_HS~reg0              ; 6.900 ; 6.900 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[4] ; VGA_HS~reg0              ; 6.892 ; 6.892 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[5] ; VGA_HS~reg0              ; 6.892 ; 6.892 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[6] ; VGA_HS~reg0              ; 6.617 ; 6.617 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[7] ; VGA_HS~reg0              ; 6.637 ; 6.637 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[8] ; VGA_HS~reg0              ; 6.647 ; 6.647 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[9] ; VGA_HS~reg0              ; 6.647 ; 6.647 ; Fall       ; VGA_HS~reg0              ;
; VGA_HS    ; VGA_HS~reg0              ;       ; 2.370 ; Fall       ; VGA_HS~reg0              ;
; VGA_R[*]  ; VGA_HS~reg0              ; 7.763 ; 7.763 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[0] ; VGA_HS~reg0              ; 7.763 ; 7.763 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[1] ; VGA_HS~reg0              ; 7.890 ; 7.890 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[2] ; VGA_HS~reg0              ; 7.890 ; 7.890 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[3] ; VGA_HS~reg0              ; 7.900 ; 7.900 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[4] ; VGA_HS~reg0              ; 7.900 ; 7.900 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[5] ; VGA_HS~reg0              ; 7.858 ; 7.858 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[6] ; VGA_HS~reg0              ; 7.946 ; 7.946 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[7] ; VGA_HS~reg0              ; 7.956 ; 7.956 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[8] ; VGA_HS~reg0              ; 7.940 ; 7.940 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[9] ; VGA_HS~reg0              ; 7.940 ; 7.940 ; Fall       ; VGA_HS~reg0              ;
; VGA_VS    ; VGA_HS~reg0              ; 4.211 ; 4.211 ; Fall       ; VGA_HS~reg0              ;
; VGA_B[*]  ; counter2:cnt2|counter[0] ; 8.766 ; 8.766 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[0] ; counter2:cnt2|counter[0] ; 8.960 ; 8.960 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[1] ; counter2:cnt2|counter[0] ; 8.960 ; 8.960 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[2] ; counter2:cnt2|counter[0] ; 8.940 ; 8.940 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[3] ; counter2:cnt2|counter[0] ; 8.930 ; 8.930 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[4] ; counter2:cnt2|counter[0] ; 8.801 ; 8.801 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[5] ; counter2:cnt2|counter[0] ; 8.791 ; 8.791 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[6] ; counter2:cnt2|counter[0] ; 8.776 ; 8.776 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[7] ; counter2:cnt2|counter[0] ; 8.776 ; 8.776 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[8] ; counter2:cnt2|counter[0] ; 8.766 ; 8.766 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[9] ; counter2:cnt2|counter[0] ; 8.766 ; 8.766 ; Rise       ; counter2:cnt2|counter[0] ;
; VGA_G[*]  ; counter2:cnt2|counter[0] ; 7.727 ; 7.727 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[0] ; counter2:cnt2|counter[0] ; 8.020 ; 8.020 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[1] ; counter2:cnt2|counter[0] ; 8.020 ; 8.020 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[2] ; counter2:cnt2|counter[0] ; 8.010 ; 8.010 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[3] ; counter2:cnt2|counter[0] ; 8.010 ; 8.010 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[4] ; counter2:cnt2|counter[0] ; 8.002 ; 8.002 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[5] ; counter2:cnt2|counter[0] ; 8.002 ; 8.002 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[6] ; counter2:cnt2|counter[0] ; 7.727 ; 7.727 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[7] ; counter2:cnt2|counter[0] ; 7.747 ; 7.747 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[8] ; counter2:cnt2|counter[0] ; 7.757 ; 7.757 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[9] ; counter2:cnt2|counter[0] ; 7.757 ; 7.757 ; Rise       ; counter2:cnt2|counter[0] ;
; VGA_R[*]  ; counter2:cnt2|counter[0] ; 9.001 ; 9.001 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[0] ; counter2:cnt2|counter[0] ; 9.001 ; 9.001 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[1] ; counter2:cnt2|counter[0] ; 9.128 ; 9.128 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[2] ; counter2:cnt2|counter[0] ; 9.128 ; 9.128 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[3] ; counter2:cnt2|counter[0] ; 9.138 ; 9.138 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[4] ; counter2:cnt2|counter[0] ; 9.138 ; 9.138 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[5] ; counter2:cnt2|counter[0] ; 9.096 ; 9.096 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[6] ; counter2:cnt2|counter[0] ; 9.184 ; 9.184 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[7] ; counter2:cnt2|counter[0] ; 9.194 ; 9.194 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[8] ; counter2:cnt2|counter[0] ; 9.178 ; 9.178 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[9] ; counter2:cnt2|counter[0] ; 9.178 ; 9.178 ; Rise       ; counter2:cnt2|counter[0] ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+--------------+-------------+-------+----+----+-------+
; Input Port   ; Output Port ; RR    ; RF ; FR ; FF    ;
+--------------+-------------+-------+----+----+-------+
; SWBack[0]    ; VGA_B[0]    ; 7.378 ;    ;    ; 7.378 ;
; SWBack[0]    ; VGA_B[1]    ; 7.378 ;    ;    ; 7.378 ;
; SWBack[0]    ; VGA_B[2]    ; 7.358 ;    ;    ; 7.358 ;
; SWBack[0]    ; VGA_B[3]    ; 7.348 ;    ;    ; 7.348 ;
; SWBack[0]    ; VGA_B[4]    ; 7.219 ;    ;    ; 7.219 ;
; SWBack[0]    ; VGA_B[5]    ; 7.209 ;    ;    ; 7.209 ;
; SWBack[0]    ; VGA_B[6]    ; 7.194 ;    ;    ; 7.194 ;
; SWBack[0]    ; VGA_B[7]    ; 7.194 ;    ;    ; 7.194 ;
; SWBack[0]    ; VGA_B[8]    ; 7.184 ;    ;    ; 7.184 ;
; SWBack[0]    ; VGA_B[9]    ; 7.184 ;    ;    ; 7.184 ;
; SWBack[1]    ; VGA_G[0]    ; 6.519 ;    ;    ; 6.519 ;
; SWBack[1]    ; VGA_G[1]    ; 6.519 ;    ;    ; 6.519 ;
; SWBack[1]    ; VGA_G[2]    ; 6.509 ;    ;    ; 6.509 ;
; SWBack[1]    ; VGA_G[3]    ; 6.509 ;    ;    ; 6.509 ;
; SWBack[1]    ; VGA_G[4]    ; 6.501 ;    ;    ; 6.501 ;
; SWBack[1]    ; VGA_G[5]    ; 6.501 ;    ;    ; 6.501 ;
; SWBack[1]    ; VGA_G[6]    ; 6.226 ;    ;    ; 6.226 ;
; SWBack[1]    ; VGA_G[7]    ; 6.246 ;    ;    ; 6.246 ;
; SWBack[1]    ; VGA_G[8]    ; 6.256 ;    ;    ; 6.256 ;
; SWBack[1]    ; VGA_G[9]    ; 6.256 ;    ;    ; 6.256 ;
; SWBack[2]    ; VGA_R[0]    ; 7.274 ;    ;    ; 7.274 ;
; SWBack[2]    ; VGA_R[1]    ; 7.401 ;    ;    ; 7.401 ;
; SWBack[2]    ; VGA_R[2]    ; 7.401 ;    ;    ; 7.401 ;
; SWBack[2]    ; VGA_R[3]    ; 7.411 ;    ;    ; 7.411 ;
; SWBack[2]    ; VGA_R[4]    ; 7.411 ;    ;    ; 7.411 ;
; SWBack[2]    ; VGA_R[5]    ; 7.369 ;    ;    ; 7.369 ;
; SWBack[2]    ; VGA_R[6]    ; 7.457 ;    ;    ; 7.457 ;
; SWBack[2]    ; VGA_R[7]    ; 7.467 ;    ;    ; 7.467 ;
; SWBack[2]    ; VGA_R[8]    ; 7.451 ;    ;    ; 7.451 ;
; SWBack[2]    ; VGA_R[9]    ; 7.451 ;    ;    ; 7.451 ;
; SWLetters[0] ; VGA_B[0]    ; 7.189 ;    ;    ; 7.189 ;
; SWLetters[0] ; VGA_B[1]    ; 7.189 ;    ;    ; 7.189 ;
; SWLetters[0] ; VGA_B[2]    ; 7.169 ;    ;    ; 7.169 ;
; SWLetters[0] ; VGA_B[3]    ; 7.159 ;    ;    ; 7.159 ;
; SWLetters[0] ; VGA_B[4]    ; 7.030 ;    ;    ; 7.030 ;
; SWLetters[0] ; VGA_B[5]    ; 7.020 ;    ;    ; 7.020 ;
; SWLetters[0] ; VGA_B[6]    ; 7.005 ;    ;    ; 7.005 ;
; SWLetters[0] ; VGA_B[7]    ; 7.005 ;    ;    ; 7.005 ;
; SWLetters[0] ; VGA_B[8]    ; 6.995 ;    ;    ; 6.995 ;
; SWLetters[0] ; VGA_B[9]    ; 6.995 ;    ;    ; 6.995 ;
; SWLetters[1] ; VGA_G[0]    ; 6.627 ;    ;    ; 6.627 ;
; SWLetters[1] ; VGA_G[1]    ; 6.627 ;    ;    ; 6.627 ;
; SWLetters[1] ; VGA_G[2]    ; 6.617 ;    ;    ; 6.617 ;
; SWLetters[1] ; VGA_G[3]    ; 6.617 ;    ;    ; 6.617 ;
; SWLetters[1] ; VGA_G[4]    ; 6.609 ;    ;    ; 6.609 ;
; SWLetters[1] ; VGA_G[5]    ; 6.609 ;    ;    ; 6.609 ;
; SWLetters[1] ; VGA_G[6]    ; 6.334 ;    ;    ; 6.334 ;
; SWLetters[1] ; VGA_G[7]    ; 6.354 ;    ;    ; 6.354 ;
; SWLetters[1] ; VGA_G[8]    ; 6.364 ;    ;    ; 6.364 ;
; SWLetters[1] ; VGA_G[9]    ; 6.364 ;    ;    ; 6.364 ;
; SWLetters[2] ; VGA_R[0]    ; 5.328 ;    ;    ; 5.328 ;
; SWLetters[2] ; VGA_R[1]    ; 5.455 ;    ;    ; 5.455 ;
; SWLetters[2] ; VGA_R[2]    ; 5.455 ;    ;    ; 5.455 ;
; SWLetters[2] ; VGA_R[3]    ; 5.465 ;    ;    ; 5.465 ;
; SWLetters[2] ; VGA_R[4]    ; 5.465 ;    ;    ; 5.465 ;
; SWLetters[2] ; VGA_R[5]    ; 5.423 ;    ;    ; 5.423 ;
; SWLetters[2] ; VGA_R[6]    ; 5.511 ;    ;    ; 5.511 ;
; SWLetters[2] ; VGA_R[7]    ; 5.521 ;    ;    ; 5.521 ;
; SWLetters[2] ; VGA_R[8]    ; 5.505 ;    ;    ; 5.505 ;
; SWLetters[2] ; VGA_R[9]    ; 5.505 ;    ;    ; 5.505 ;
+--------------+-------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+--------------+-------------+-------+----+----+-------+
; Input Port   ; Output Port ; RR    ; RF ; FR ; FF    ;
+--------------+-------------+-------+----+----+-------+
; SWBack[0]    ; VGA_B[0]    ; 7.378 ;    ;    ; 7.378 ;
; SWBack[0]    ; VGA_B[1]    ; 7.378 ;    ;    ; 7.378 ;
; SWBack[0]    ; VGA_B[2]    ; 7.358 ;    ;    ; 7.358 ;
; SWBack[0]    ; VGA_B[3]    ; 7.348 ;    ;    ; 7.348 ;
; SWBack[0]    ; VGA_B[4]    ; 7.219 ;    ;    ; 7.219 ;
; SWBack[0]    ; VGA_B[5]    ; 7.209 ;    ;    ; 7.209 ;
; SWBack[0]    ; VGA_B[6]    ; 7.194 ;    ;    ; 7.194 ;
; SWBack[0]    ; VGA_B[7]    ; 7.194 ;    ;    ; 7.194 ;
; SWBack[0]    ; VGA_B[8]    ; 7.184 ;    ;    ; 7.184 ;
; SWBack[0]    ; VGA_B[9]    ; 7.184 ;    ;    ; 7.184 ;
; SWBack[1]    ; VGA_G[0]    ; 6.519 ;    ;    ; 6.519 ;
; SWBack[1]    ; VGA_G[1]    ; 6.519 ;    ;    ; 6.519 ;
; SWBack[1]    ; VGA_G[2]    ; 6.509 ;    ;    ; 6.509 ;
; SWBack[1]    ; VGA_G[3]    ; 6.509 ;    ;    ; 6.509 ;
; SWBack[1]    ; VGA_G[4]    ; 6.501 ;    ;    ; 6.501 ;
; SWBack[1]    ; VGA_G[5]    ; 6.501 ;    ;    ; 6.501 ;
; SWBack[1]    ; VGA_G[6]    ; 6.226 ;    ;    ; 6.226 ;
; SWBack[1]    ; VGA_G[7]    ; 6.246 ;    ;    ; 6.246 ;
; SWBack[1]    ; VGA_G[8]    ; 6.256 ;    ;    ; 6.256 ;
; SWBack[1]    ; VGA_G[9]    ; 6.256 ;    ;    ; 6.256 ;
; SWBack[2]    ; VGA_R[0]    ; 7.274 ;    ;    ; 7.274 ;
; SWBack[2]    ; VGA_R[1]    ; 7.401 ;    ;    ; 7.401 ;
; SWBack[2]    ; VGA_R[2]    ; 7.401 ;    ;    ; 7.401 ;
; SWBack[2]    ; VGA_R[3]    ; 7.411 ;    ;    ; 7.411 ;
; SWBack[2]    ; VGA_R[4]    ; 7.411 ;    ;    ; 7.411 ;
; SWBack[2]    ; VGA_R[5]    ; 7.369 ;    ;    ; 7.369 ;
; SWBack[2]    ; VGA_R[6]    ; 7.457 ;    ;    ; 7.457 ;
; SWBack[2]    ; VGA_R[7]    ; 7.467 ;    ;    ; 7.467 ;
; SWBack[2]    ; VGA_R[8]    ; 7.451 ;    ;    ; 7.451 ;
; SWBack[2]    ; VGA_R[9]    ; 7.451 ;    ;    ; 7.451 ;
; SWLetters[0] ; VGA_B[0]    ; 7.189 ;    ;    ; 7.189 ;
; SWLetters[0] ; VGA_B[1]    ; 7.189 ;    ;    ; 7.189 ;
; SWLetters[0] ; VGA_B[2]    ; 7.169 ;    ;    ; 7.169 ;
; SWLetters[0] ; VGA_B[3]    ; 7.159 ;    ;    ; 7.159 ;
; SWLetters[0] ; VGA_B[4]    ; 7.030 ;    ;    ; 7.030 ;
; SWLetters[0] ; VGA_B[5]    ; 7.020 ;    ;    ; 7.020 ;
; SWLetters[0] ; VGA_B[6]    ; 7.005 ;    ;    ; 7.005 ;
; SWLetters[0] ; VGA_B[7]    ; 7.005 ;    ;    ; 7.005 ;
; SWLetters[0] ; VGA_B[8]    ; 6.995 ;    ;    ; 6.995 ;
; SWLetters[0] ; VGA_B[9]    ; 6.995 ;    ;    ; 6.995 ;
; SWLetters[1] ; VGA_G[0]    ; 6.627 ;    ;    ; 6.627 ;
; SWLetters[1] ; VGA_G[1]    ; 6.627 ;    ;    ; 6.627 ;
; SWLetters[1] ; VGA_G[2]    ; 6.617 ;    ;    ; 6.617 ;
; SWLetters[1] ; VGA_G[3]    ; 6.617 ;    ;    ; 6.617 ;
; SWLetters[1] ; VGA_G[4]    ; 6.609 ;    ;    ; 6.609 ;
; SWLetters[1] ; VGA_G[5]    ; 6.609 ;    ;    ; 6.609 ;
; SWLetters[1] ; VGA_G[6]    ; 6.334 ;    ;    ; 6.334 ;
; SWLetters[1] ; VGA_G[7]    ; 6.354 ;    ;    ; 6.354 ;
; SWLetters[1] ; VGA_G[8]    ; 6.364 ;    ;    ; 6.364 ;
; SWLetters[1] ; VGA_G[9]    ; 6.364 ;    ;    ; 6.364 ;
; SWLetters[2] ; VGA_R[0]    ; 5.328 ;    ;    ; 5.328 ;
; SWLetters[2] ; VGA_R[1]    ; 5.455 ;    ;    ; 5.455 ;
; SWLetters[2] ; VGA_R[2]    ; 5.455 ;    ;    ; 5.455 ;
; SWLetters[2] ; VGA_R[3]    ; 5.465 ;    ;    ; 5.465 ;
; SWLetters[2] ; VGA_R[4]    ; 5.465 ;    ;    ; 5.465 ;
; SWLetters[2] ; VGA_R[5]    ; 5.423 ;    ;    ; 5.423 ;
; SWLetters[2] ; VGA_R[6]    ; 5.511 ;    ;    ; 5.511 ;
; SWLetters[2] ; VGA_R[7]    ; 5.521 ;    ;    ; 5.521 ;
; SWLetters[2] ; VGA_R[8]    ; 5.505 ;    ;    ; 5.505 ;
; SWLetters[2] ; VGA_R[9]    ; 5.505 ;    ;    ; 5.505 ;
+--------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------+-------------+----------+----------+---------+---------------------+
; Clock                     ; Setup       ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+-------------+----------+----------+---------+---------------------+
; Worst-case Slack          ; -11.482     ; -3.893   ; 0.466    ; -0.127  ; -1.380              ;
;  VGA_CLK~reg0             ; -2.606      ; 0.246    ; N/A      ; N/A     ; -0.500              ;
;  VGA_HS~reg0              ; -2.210      ; 0.252    ; N/A      ; N/A     ; -0.500              ;
;  clock50                  ; -0.073      ; -3.893   ; N/A      ; N/A     ; -1.380              ;
;  clockps2                 ; -0.247      ; -2.715   ; 0.466    ; -0.127  ; -1.222              ;
;  counter2:cnt2|counter[0] ; -11.482     ; -1.608   ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS           ; -181467.597 ; -441.044 ; 0.0      ; -0.508  ; -18329.602          ;
;  VGA_CLK~reg0             ; -78.958     ; 0.000    ; N/A      ; N/A     ; -40.000             ;
;  VGA_HS~reg0              ; -38.923     ; 0.000    ; N/A      ; N/A     ; -21.000             ;
;  clock50                  ; -0.073      ; -6.648   ; N/A      ; N/A     ; -3.380              ;
;  clockps2                 ; -0.472      ; -9.477   ; 0.000    ; -0.508  ; -19.222             ;
;  counter2:cnt2|counter[0] ; -181349.171 ; -424.919 ; N/A      ; N/A     ; -18246.000          ;
+---------------------------+-------------+----------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clockps2  ; clockps2   ; 0.312 ; 0.312 ; Fall       ; clockps2        ;
; data      ; clockps2   ; 3.587 ; 3.587 ; Fall       ; clockps2        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; clockps2  ; clockps2   ; 0.001  ; 0.001  ; Fall       ; clockps2        ;
; data      ; clockps2   ; -2.064 ; -2.064 ; Fall       ; clockps2        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; VGA_B[*]  ; VGA_CLK~reg0             ; 51.472 ; 51.472 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[0] ; VGA_CLK~reg0             ; 51.472 ; 51.472 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[1] ; VGA_CLK~reg0             ; 51.472 ; 51.472 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[2] ; VGA_CLK~reg0             ; 51.451 ; 51.451 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[3] ; VGA_CLK~reg0             ; 51.441 ; 51.441 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[4] ; VGA_CLK~reg0             ; 51.053 ; 51.053 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[5] ; VGA_CLK~reg0             ; 51.043 ; 51.043 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[6] ; VGA_CLK~reg0             ; 51.030 ; 51.030 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[7] ; VGA_CLK~reg0             ; 51.030 ; 51.030 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[8] ; VGA_CLK~reg0             ; 51.020 ; 51.020 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[9] ; VGA_CLK~reg0             ; 51.020 ; 51.020 ; Rise       ; VGA_CLK~reg0             ;
; VGA_BLANK ; VGA_CLK~reg0             ; 7.568  ; 7.568  ; Rise       ; VGA_CLK~reg0             ;
; VGA_CLK   ; VGA_CLK~reg0             ; 5.317  ;        ; Rise       ; VGA_CLK~reg0             ;
; VGA_G[*]  ; VGA_CLK~reg0             ; 49.205 ; 49.205 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[0] ; VGA_CLK~reg0             ; 49.205 ; 49.205 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[1] ; VGA_CLK~reg0             ; 49.205 ; 49.205 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[2] ; VGA_CLK~reg0             ; 49.195 ; 49.195 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[3] ; VGA_CLK~reg0             ; 49.195 ; 49.195 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[4] ; VGA_CLK~reg0             ; 49.179 ; 49.179 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[5] ; VGA_CLK~reg0             ; 49.179 ; 49.179 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[6] ; VGA_CLK~reg0             ; 48.624 ; 48.624 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[7] ; VGA_CLK~reg0             ; 48.644 ; 48.644 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[8] ; VGA_CLK~reg0             ; 48.654 ; 48.654 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[9] ; VGA_CLK~reg0             ; 48.654 ; 48.654 ; Rise       ; VGA_CLK~reg0             ;
; VGA_R[*]  ; VGA_CLK~reg0             ; 51.934 ; 51.934 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[0] ; VGA_CLK~reg0             ; 51.486 ; 51.486 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[1] ; VGA_CLK~reg0             ; 51.768 ; 51.768 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[2] ; VGA_CLK~reg0             ; 51.768 ; 51.768 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[3] ; VGA_CLK~reg0             ; 51.778 ; 51.778 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[4] ; VGA_CLK~reg0             ; 51.778 ; 51.778 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[5] ; VGA_CLK~reg0             ; 51.702 ; 51.702 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[6] ; VGA_CLK~reg0             ; 51.924 ; 51.924 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[7] ; VGA_CLK~reg0             ; 51.934 ; 51.934 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[8] ; VGA_CLK~reg0             ; 51.917 ; 51.917 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[9] ; VGA_CLK~reg0             ; 51.917 ; 51.917 ; Rise       ; VGA_CLK~reg0             ;
; VGA_CLK   ; VGA_CLK~reg0             ;        ; 5.317  ; Fall       ; VGA_CLK~reg0             ;
; VGA_B[*]  ; VGA_HS~reg0              ; 31.891 ; 31.891 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[0] ; VGA_HS~reg0              ; 31.891 ; 31.891 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[1] ; VGA_HS~reg0              ; 31.891 ; 31.891 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[2] ; VGA_HS~reg0              ; 31.870 ; 31.870 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[3] ; VGA_HS~reg0              ; 31.860 ; 31.860 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[4] ; VGA_HS~reg0              ; 31.472 ; 31.472 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[5] ; VGA_HS~reg0              ; 31.462 ; 31.462 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[6] ; VGA_HS~reg0              ; 31.449 ; 31.449 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[7] ; VGA_HS~reg0              ; 31.449 ; 31.449 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[8] ; VGA_HS~reg0              ; 31.439 ; 31.439 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[9] ; VGA_HS~reg0              ; 31.439 ; 31.439 ; Rise       ; VGA_HS~reg0              ;
; VGA_G[*]  ; VGA_HS~reg0              ; 29.624 ; 29.624 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[0] ; VGA_HS~reg0              ; 29.624 ; 29.624 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[1] ; VGA_HS~reg0              ; 29.624 ; 29.624 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[2] ; VGA_HS~reg0              ; 29.614 ; 29.614 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[3] ; VGA_HS~reg0              ; 29.614 ; 29.614 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[4] ; VGA_HS~reg0              ; 29.598 ; 29.598 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[5] ; VGA_HS~reg0              ; 29.598 ; 29.598 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[6] ; VGA_HS~reg0              ; 29.043 ; 29.043 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[7] ; VGA_HS~reg0              ; 29.063 ; 29.063 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[8] ; VGA_HS~reg0              ; 29.073 ; 29.073 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[9] ; VGA_HS~reg0              ; 29.073 ; 29.073 ; Rise       ; VGA_HS~reg0              ;
; VGA_HS    ; VGA_HS~reg0              ; 4.535  ;        ; Rise       ; VGA_HS~reg0              ;
; VGA_R[*]  ; VGA_HS~reg0              ; 32.353 ; 32.353 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[0] ; VGA_HS~reg0              ; 31.905 ; 31.905 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[1] ; VGA_HS~reg0              ; 32.187 ; 32.187 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[2] ; VGA_HS~reg0              ; 32.187 ; 32.187 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[3] ; VGA_HS~reg0              ; 32.197 ; 32.197 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[4] ; VGA_HS~reg0              ; 32.197 ; 32.197 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[5] ; VGA_HS~reg0              ; 32.121 ; 32.121 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[6] ; VGA_HS~reg0              ; 32.343 ; 32.343 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[7] ; VGA_HS~reg0              ; 32.353 ; 32.353 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[8] ; VGA_HS~reg0              ; 32.336 ; 32.336 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[9] ; VGA_HS~reg0              ; 32.336 ; 32.336 ; Rise       ; VGA_HS~reg0              ;
; VGA_B[*]  ; VGA_HS~reg0              ; 15.524 ; 15.524 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[0] ; VGA_HS~reg0              ; 15.524 ; 15.524 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[1] ; VGA_HS~reg0              ; 15.524 ; 15.524 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[2] ; VGA_HS~reg0              ; 15.503 ; 15.503 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[3] ; VGA_HS~reg0              ; 15.493 ; 15.493 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[4] ; VGA_HS~reg0              ; 15.105 ; 15.105 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[5] ; VGA_HS~reg0              ; 15.095 ; 15.095 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[6] ; VGA_HS~reg0              ; 15.082 ; 15.082 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[7] ; VGA_HS~reg0              ; 15.082 ; 15.082 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[8] ; VGA_HS~reg0              ; 15.072 ; 15.072 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[9] ; VGA_HS~reg0              ; 15.072 ; 15.072 ; Fall       ; VGA_HS~reg0              ;
; VGA_BLANK ; VGA_HS~reg0              ; 8.364  ; 8.364  ; Fall       ; VGA_HS~reg0              ;
; VGA_G[*]  ; VGA_HS~reg0              ; 13.255 ; 13.255 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[0] ; VGA_HS~reg0              ; 13.255 ; 13.255 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[1] ; VGA_HS~reg0              ; 13.255 ; 13.255 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[2] ; VGA_HS~reg0              ; 13.245 ; 13.245 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[3] ; VGA_HS~reg0              ; 13.245 ; 13.245 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[4] ; VGA_HS~reg0              ; 13.229 ; 13.229 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[5] ; VGA_HS~reg0              ; 13.229 ; 13.229 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[6] ; VGA_HS~reg0              ; 12.674 ; 12.674 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[7] ; VGA_HS~reg0              ; 12.694 ; 12.694 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[8] ; VGA_HS~reg0              ; 12.704 ; 12.704 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[9] ; VGA_HS~reg0              ; 12.704 ; 12.704 ; Fall       ; VGA_HS~reg0              ;
; VGA_HS    ; VGA_HS~reg0              ;        ; 4.535  ; Fall       ; VGA_HS~reg0              ;
; VGA_R[*]  ; VGA_HS~reg0              ; 15.730 ; 15.730 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[0] ; VGA_HS~reg0              ; 15.282 ; 15.282 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[1] ; VGA_HS~reg0              ; 15.564 ; 15.564 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[2] ; VGA_HS~reg0              ; 15.564 ; 15.564 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[3] ; VGA_HS~reg0              ; 15.574 ; 15.574 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[4] ; VGA_HS~reg0              ; 15.574 ; 15.574 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[5] ; VGA_HS~reg0              ; 15.498 ; 15.498 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[6] ; VGA_HS~reg0              ; 15.720 ; 15.720 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[7] ; VGA_HS~reg0              ; 15.730 ; 15.730 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[8] ; VGA_HS~reg0              ; 15.713 ; 15.713 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[9] ; VGA_HS~reg0              ; 15.713 ; 15.713 ; Fall       ; VGA_HS~reg0              ;
; VGA_VS    ; VGA_HS~reg0              ; 7.701  ; 7.701  ; Fall       ; VGA_HS~reg0              ;
; VGA_B[*]  ; counter2:cnt2|counter[0] ; 43.883 ; 43.883 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[0] ; counter2:cnt2|counter[0] ; 43.883 ; 43.883 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[1] ; counter2:cnt2|counter[0] ; 43.883 ; 43.883 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[2] ; counter2:cnt2|counter[0] ; 43.862 ; 43.862 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[3] ; counter2:cnt2|counter[0] ; 43.852 ; 43.852 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[4] ; counter2:cnt2|counter[0] ; 43.464 ; 43.464 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[5] ; counter2:cnt2|counter[0] ; 43.454 ; 43.454 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[6] ; counter2:cnt2|counter[0] ; 43.441 ; 43.441 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[7] ; counter2:cnt2|counter[0] ; 43.441 ; 43.441 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[8] ; counter2:cnt2|counter[0] ; 43.431 ; 43.431 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[9] ; counter2:cnt2|counter[0] ; 43.431 ; 43.431 ; Rise       ; counter2:cnt2|counter[0] ;
; VGA_G[*]  ; counter2:cnt2|counter[0] ; 41.616 ; 41.616 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[0] ; counter2:cnt2|counter[0] ; 41.616 ; 41.616 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[1] ; counter2:cnt2|counter[0] ; 41.616 ; 41.616 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[2] ; counter2:cnt2|counter[0] ; 41.606 ; 41.606 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[3] ; counter2:cnt2|counter[0] ; 41.606 ; 41.606 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[4] ; counter2:cnt2|counter[0] ; 41.590 ; 41.590 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[5] ; counter2:cnt2|counter[0] ; 41.590 ; 41.590 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[6] ; counter2:cnt2|counter[0] ; 41.035 ; 41.035 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[7] ; counter2:cnt2|counter[0] ; 41.055 ; 41.055 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[8] ; counter2:cnt2|counter[0] ; 41.065 ; 41.065 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[9] ; counter2:cnt2|counter[0] ; 41.065 ; 41.065 ; Rise       ; counter2:cnt2|counter[0] ;
; VGA_R[*]  ; counter2:cnt2|counter[0] ; 44.345 ; 44.345 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[0] ; counter2:cnt2|counter[0] ; 43.897 ; 43.897 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[1] ; counter2:cnt2|counter[0] ; 44.179 ; 44.179 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[2] ; counter2:cnt2|counter[0] ; 44.179 ; 44.179 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[3] ; counter2:cnt2|counter[0] ; 44.189 ; 44.189 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[4] ; counter2:cnt2|counter[0] ; 44.189 ; 44.189 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[5] ; counter2:cnt2|counter[0] ; 44.113 ; 44.113 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[6] ; counter2:cnt2|counter[0] ; 44.335 ; 44.335 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[7] ; counter2:cnt2|counter[0] ; 44.345 ; 44.345 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[8] ; counter2:cnt2|counter[0] ; 44.328 ; 44.328 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[9] ; counter2:cnt2|counter[0] ; 44.328 ; 44.328 ; Rise       ; counter2:cnt2|counter[0] ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; VGA_B[*]  ; VGA_CLK~reg0             ; 7.260 ; 7.260 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[0] ; VGA_CLK~reg0             ; 7.454 ; 7.454 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[1] ; VGA_CLK~reg0             ; 7.454 ; 7.454 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[2] ; VGA_CLK~reg0             ; 7.434 ; 7.434 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[3] ; VGA_CLK~reg0             ; 7.424 ; 7.424 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[4] ; VGA_CLK~reg0             ; 7.295 ; 7.295 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[5] ; VGA_CLK~reg0             ; 7.285 ; 7.285 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[6] ; VGA_CLK~reg0             ; 7.270 ; 7.270 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[7] ; VGA_CLK~reg0             ; 7.270 ; 7.270 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[8] ; VGA_CLK~reg0             ; 7.260 ; 7.260 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_B[9] ; VGA_CLK~reg0             ; 7.260 ; 7.260 ; Rise       ; VGA_CLK~reg0             ;
; VGA_BLANK ; VGA_CLK~reg0             ; 4.103 ; 4.103 ; Rise       ; VGA_CLK~reg0             ;
; VGA_CLK   ; VGA_CLK~reg0             ; 2.698 ;       ; Rise       ; VGA_CLK~reg0             ;
; VGA_G[*]  ; VGA_CLK~reg0             ; 6.220 ; 6.220 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[0] ; VGA_CLK~reg0             ; 6.513 ; 6.513 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[1] ; VGA_CLK~reg0             ; 6.513 ; 6.513 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[2] ; VGA_CLK~reg0             ; 6.503 ; 6.503 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[3] ; VGA_CLK~reg0             ; 6.503 ; 6.503 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[4] ; VGA_CLK~reg0             ; 6.495 ; 6.495 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[5] ; VGA_CLK~reg0             ; 6.495 ; 6.495 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[6] ; VGA_CLK~reg0             ; 6.220 ; 6.220 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[7] ; VGA_CLK~reg0             ; 6.240 ; 6.240 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[8] ; VGA_CLK~reg0             ; 6.250 ; 6.250 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_G[9] ; VGA_CLK~reg0             ; 6.250 ; 6.250 ; Rise       ; VGA_CLK~reg0             ;
; VGA_R[*]  ; VGA_CLK~reg0             ; 7.366 ; 7.366 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[0] ; VGA_CLK~reg0             ; 7.366 ; 7.366 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[1] ; VGA_CLK~reg0             ; 7.493 ; 7.493 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[2] ; VGA_CLK~reg0             ; 7.493 ; 7.493 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[3] ; VGA_CLK~reg0             ; 7.503 ; 7.503 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[4] ; VGA_CLK~reg0             ; 7.503 ; 7.503 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[5] ; VGA_CLK~reg0             ; 7.461 ; 7.461 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[6] ; VGA_CLK~reg0             ; 7.549 ; 7.549 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[7] ; VGA_CLK~reg0             ; 7.559 ; 7.559 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[8] ; VGA_CLK~reg0             ; 7.543 ; 7.543 ; Rise       ; VGA_CLK~reg0             ;
;  VGA_R[9] ; VGA_CLK~reg0             ; 7.543 ; 7.543 ; Rise       ; VGA_CLK~reg0             ;
; VGA_CLK   ; VGA_CLK~reg0             ;       ; 2.698 ; Fall       ; VGA_CLK~reg0             ;
; VGA_B[*]  ; VGA_HS~reg0              ; 7.199 ; 7.199 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[0] ; VGA_HS~reg0              ; 7.393 ; 7.393 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[1] ; VGA_HS~reg0              ; 7.393 ; 7.393 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[2] ; VGA_HS~reg0              ; 7.373 ; 7.373 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[3] ; VGA_HS~reg0              ; 7.363 ; 7.363 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[4] ; VGA_HS~reg0              ; 7.234 ; 7.234 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[5] ; VGA_HS~reg0              ; 7.224 ; 7.224 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[6] ; VGA_HS~reg0              ; 7.209 ; 7.209 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[7] ; VGA_HS~reg0              ; 7.209 ; 7.209 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[8] ; VGA_HS~reg0              ; 7.199 ; 7.199 ; Rise       ; VGA_HS~reg0              ;
;  VGA_B[9] ; VGA_HS~reg0              ; 7.199 ; 7.199 ; Rise       ; VGA_HS~reg0              ;
; VGA_G[*]  ; VGA_HS~reg0              ; 6.160 ; 6.160 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[0] ; VGA_HS~reg0              ; 6.453 ; 6.453 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[1] ; VGA_HS~reg0              ; 6.453 ; 6.453 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[2] ; VGA_HS~reg0              ; 6.443 ; 6.443 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[3] ; VGA_HS~reg0              ; 6.443 ; 6.443 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[4] ; VGA_HS~reg0              ; 6.435 ; 6.435 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[5] ; VGA_HS~reg0              ; 6.435 ; 6.435 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[6] ; VGA_HS~reg0              ; 6.160 ; 6.160 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[7] ; VGA_HS~reg0              ; 6.180 ; 6.180 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[8] ; VGA_HS~reg0              ; 6.190 ; 6.190 ; Rise       ; VGA_HS~reg0              ;
;  VGA_G[9] ; VGA_HS~reg0              ; 6.190 ; 6.190 ; Rise       ; VGA_HS~reg0              ;
; VGA_HS    ; VGA_HS~reg0              ; 2.370 ;       ; Rise       ; VGA_HS~reg0              ;
; VGA_R[*]  ; VGA_HS~reg0              ; 7.434 ; 7.434 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[0] ; VGA_HS~reg0              ; 7.434 ; 7.434 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[1] ; VGA_HS~reg0              ; 7.561 ; 7.561 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[2] ; VGA_HS~reg0              ; 7.561 ; 7.561 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[3] ; VGA_HS~reg0              ; 7.571 ; 7.571 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[4] ; VGA_HS~reg0              ; 7.571 ; 7.571 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[5] ; VGA_HS~reg0              ; 7.529 ; 7.529 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[6] ; VGA_HS~reg0              ; 7.617 ; 7.617 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[7] ; VGA_HS~reg0              ; 7.627 ; 7.627 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[8] ; VGA_HS~reg0              ; 7.611 ; 7.611 ; Rise       ; VGA_HS~reg0              ;
;  VGA_R[9] ; VGA_HS~reg0              ; 7.611 ; 7.611 ; Rise       ; VGA_HS~reg0              ;
; VGA_B[*]  ; VGA_HS~reg0              ; 7.657 ; 7.657 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[0] ; VGA_HS~reg0              ; 7.851 ; 7.851 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[1] ; VGA_HS~reg0              ; 7.851 ; 7.851 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[2] ; VGA_HS~reg0              ; 7.831 ; 7.831 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[3] ; VGA_HS~reg0              ; 7.821 ; 7.821 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[4] ; VGA_HS~reg0              ; 7.692 ; 7.692 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[5] ; VGA_HS~reg0              ; 7.682 ; 7.682 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[6] ; VGA_HS~reg0              ; 7.667 ; 7.667 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[7] ; VGA_HS~reg0              ; 7.667 ; 7.667 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[8] ; VGA_HS~reg0              ; 7.657 ; 7.657 ; Fall       ; VGA_HS~reg0              ;
;  VGA_B[9] ; VGA_HS~reg0              ; 7.657 ; 7.657 ; Fall       ; VGA_HS~reg0              ;
; VGA_BLANK ; VGA_HS~reg0              ; 4.500 ; 4.500 ; Fall       ; VGA_HS~reg0              ;
; VGA_G[*]  ; VGA_HS~reg0              ; 6.617 ; 6.617 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[0] ; VGA_HS~reg0              ; 6.910 ; 6.910 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[1] ; VGA_HS~reg0              ; 6.910 ; 6.910 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[2] ; VGA_HS~reg0              ; 6.900 ; 6.900 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[3] ; VGA_HS~reg0              ; 6.900 ; 6.900 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[4] ; VGA_HS~reg0              ; 6.892 ; 6.892 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[5] ; VGA_HS~reg0              ; 6.892 ; 6.892 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[6] ; VGA_HS~reg0              ; 6.617 ; 6.617 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[7] ; VGA_HS~reg0              ; 6.637 ; 6.637 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[8] ; VGA_HS~reg0              ; 6.647 ; 6.647 ; Fall       ; VGA_HS~reg0              ;
;  VGA_G[9] ; VGA_HS~reg0              ; 6.647 ; 6.647 ; Fall       ; VGA_HS~reg0              ;
; VGA_HS    ; VGA_HS~reg0              ;       ; 2.370 ; Fall       ; VGA_HS~reg0              ;
; VGA_R[*]  ; VGA_HS~reg0              ; 7.763 ; 7.763 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[0] ; VGA_HS~reg0              ; 7.763 ; 7.763 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[1] ; VGA_HS~reg0              ; 7.890 ; 7.890 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[2] ; VGA_HS~reg0              ; 7.890 ; 7.890 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[3] ; VGA_HS~reg0              ; 7.900 ; 7.900 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[4] ; VGA_HS~reg0              ; 7.900 ; 7.900 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[5] ; VGA_HS~reg0              ; 7.858 ; 7.858 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[6] ; VGA_HS~reg0              ; 7.946 ; 7.946 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[7] ; VGA_HS~reg0              ; 7.956 ; 7.956 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[8] ; VGA_HS~reg0              ; 7.940 ; 7.940 ; Fall       ; VGA_HS~reg0              ;
;  VGA_R[9] ; VGA_HS~reg0              ; 7.940 ; 7.940 ; Fall       ; VGA_HS~reg0              ;
; VGA_VS    ; VGA_HS~reg0              ; 4.211 ; 4.211 ; Fall       ; VGA_HS~reg0              ;
; VGA_B[*]  ; counter2:cnt2|counter[0] ; 8.766 ; 8.766 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[0] ; counter2:cnt2|counter[0] ; 8.960 ; 8.960 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[1] ; counter2:cnt2|counter[0] ; 8.960 ; 8.960 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[2] ; counter2:cnt2|counter[0] ; 8.940 ; 8.940 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[3] ; counter2:cnt2|counter[0] ; 8.930 ; 8.930 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[4] ; counter2:cnt2|counter[0] ; 8.801 ; 8.801 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[5] ; counter2:cnt2|counter[0] ; 8.791 ; 8.791 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[6] ; counter2:cnt2|counter[0] ; 8.776 ; 8.776 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[7] ; counter2:cnt2|counter[0] ; 8.776 ; 8.776 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[8] ; counter2:cnt2|counter[0] ; 8.766 ; 8.766 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_B[9] ; counter2:cnt2|counter[0] ; 8.766 ; 8.766 ; Rise       ; counter2:cnt2|counter[0] ;
; VGA_G[*]  ; counter2:cnt2|counter[0] ; 7.727 ; 7.727 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[0] ; counter2:cnt2|counter[0] ; 8.020 ; 8.020 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[1] ; counter2:cnt2|counter[0] ; 8.020 ; 8.020 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[2] ; counter2:cnt2|counter[0] ; 8.010 ; 8.010 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[3] ; counter2:cnt2|counter[0] ; 8.010 ; 8.010 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[4] ; counter2:cnt2|counter[0] ; 8.002 ; 8.002 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[5] ; counter2:cnt2|counter[0] ; 8.002 ; 8.002 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[6] ; counter2:cnt2|counter[0] ; 7.727 ; 7.727 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[7] ; counter2:cnt2|counter[0] ; 7.747 ; 7.747 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[8] ; counter2:cnt2|counter[0] ; 7.757 ; 7.757 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_G[9] ; counter2:cnt2|counter[0] ; 7.757 ; 7.757 ; Rise       ; counter2:cnt2|counter[0] ;
; VGA_R[*]  ; counter2:cnt2|counter[0] ; 9.001 ; 9.001 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[0] ; counter2:cnt2|counter[0] ; 9.001 ; 9.001 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[1] ; counter2:cnt2|counter[0] ; 9.128 ; 9.128 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[2] ; counter2:cnt2|counter[0] ; 9.128 ; 9.128 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[3] ; counter2:cnt2|counter[0] ; 9.138 ; 9.138 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[4] ; counter2:cnt2|counter[0] ; 9.138 ; 9.138 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[5] ; counter2:cnt2|counter[0] ; 9.096 ; 9.096 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[6] ; counter2:cnt2|counter[0] ; 9.184 ; 9.184 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[7] ; counter2:cnt2|counter[0] ; 9.194 ; 9.194 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[8] ; counter2:cnt2|counter[0] ; 9.178 ; 9.178 ; Rise       ; counter2:cnt2|counter[0] ;
;  VGA_R[9] ; counter2:cnt2|counter[0] ; 9.178 ; 9.178 ; Rise       ; counter2:cnt2|counter[0] ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+--------------------------------------------------------+
; Progagation Delay                                      ;
+--------------+-------------+--------+----+----+--------+
; Input Port   ; Output Port ; RR     ; RF ; FR ; FF     ;
+--------------+-------------+--------+----+----+--------+
; SWBack[0]    ; VGA_B[0]    ; 13.918 ;    ;    ; 13.918 ;
; SWBack[0]    ; VGA_B[1]    ; 13.918 ;    ;    ; 13.918 ;
; SWBack[0]    ; VGA_B[2]    ; 13.897 ;    ;    ; 13.897 ;
; SWBack[0]    ; VGA_B[3]    ; 13.887 ;    ;    ; 13.887 ;
; SWBack[0]    ; VGA_B[4]    ; 13.499 ;    ;    ; 13.499 ;
; SWBack[0]    ; VGA_B[5]    ; 13.489 ;    ;    ; 13.489 ;
; SWBack[0]    ; VGA_B[6]    ; 13.476 ;    ;    ; 13.476 ;
; SWBack[0]    ; VGA_B[7]    ; 13.476 ;    ;    ; 13.476 ;
; SWBack[0]    ; VGA_B[8]    ; 13.466 ;    ;    ; 13.466 ;
; SWBack[0]    ; VGA_B[9]    ; 13.466 ;    ;    ; 13.466 ;
; SWBack[1]    ; VGA_G[0]    ; 11.801 ;    ;    ; 11.801 ;
; SWBack[1]    ; VGA_G[1]    ; 11.801 ;    ;    ; 11.801 ;
; SWBack[1]    ; VGA_G[2]    ; 11.791 ;    ;    ; 11.791 ;
; SWBack[1]    ; VGA_G[3]    ; 11.791 ;    ;    ; 11.791 ;
; SWBack[1]    ; VGA_G[4]    ; 11.775 ;    ;    ; 11.775 ;
; SWBack[1]    ; VGA_G[5]    ; 11.775 ;    ;    ; 11.775 ;
; SWBack[1]    ; VGA_G[6]    ; 11.220 ;    ;    ; 11.220 ;
; SWBack[1]    ; VGA_G[7]    ; 11.240 ;    ;    ; 11.240 ;
; SWBack[1]    ; VGA_G[8]    ; 11.250 ;    ;    ; 11.250 ;
; SWBack[1]    ; VGA_G[9]    ; 11.250 ;    ;    ; 11.250 ;
; SWBack[2]    ; VGA_R[0]    ; 13.543 ;    ;    ; 13.543 ;
; SWBack[2]    ; VGA_R[1]    ; 13.825 ;    ;    ; 13.825 ;
; SWBack[2]    ; VGA_R[2]    ; 13.825 ;    ;    ; 13.825 ;
; SWBack[2]    ; VGA_R[3]    ; 13.835 ;    ;    ; 13.835 ;
; SWBack[2]    ; VGA_R[4]    ; 13.835 ;    ;    ; 13.835 ;
; SWBack[2]    ; VGA_R[5]    ; 13.759 ;    ;    ; 13.759 ;
; SWBack[2]    ; VGA_R[6]    ; 13.981 ;    ;    ; 13.981 ;
; SWBack[2]    ; VGA_R[7]    ; 13.991 ;    ;    ; 13.991 ;
; SWBack[2]    ; VGA_R[8]    ; 13.974 ;    ;    ; 13.974 ;
; SWBack[2]    ; VGA_R[9]    ; 13.974 ;    ;    ; 13.974 ;
; SWLetters[0] ; VGA_B[0]    ; 14.667 ;    ;    ; 14.667 ;
; SWLetters[0] ; VGA_B[1]    ; 14.667 ;    ;    ; 14.667 ;
; SWLetters[0] ; VGA_B[2]    ; 14.646 ;    ;    ; 14.646 ;
; SWLetters[0] ; VGA_B[3]    ; 14.636 ;    ;    ; 14.636 ;
; SWLetters[0] ; VGA_B[4]    ; 14.248 ;    ;    ; 14.248 ;
; SWLetters[0] ; VGA_B[5]    ; 14.238 ;    ;    ; 14.238 ;
; SWLetters[0] ; VGA_B[6]    ; 14.225 ;    ;    ; 14.225 ;
; SWLetters[0] ; VGA_B[7]    ; 14.225 ;    ;    ; 14.225 ;
; SWLetters[0] ; VGA_B[8]    ; 14.215 ;    ;    ; 14.215 ;
; SWLetters[0] ; VGA_B[9]    ; 14.215 ;    ;    ; 14.215 ;
; SWLetters[1] ; VGA_G[0]    ; 13.195 ;    ;    ; 13.195 ;
; SWLetters[1] ; VGA_G[1]    ; 13.195 ;    ;    ; 13.195 ;
; SWLetters[1] ; VGA_G[2]    ; 13.185 ;    ;    ; 13.185 ;
; SWLetters[1] ; VGA_G[3]    ; 13.185 ;    ;    ; 13.185 ;
; SWLetters[1] ; VGA_G[4]    ; 13.169 ;    ;    ; 13.169 ;
; SWLetters[1] ; VGA_G[5]    ; 13.169 ;    ;    ; 13.169 ;
; SWLetters[1] ; VGA_G[6]    ; 12.614 ;    ;    ; 12.614 ;
; SWLetters[1] ; VGA_G[7]    ; 12.634 ;    ;    ; 12.634 ;
; SWLetters[1] ; VGA_G[8]    ; 12.644 ;    ;    ; 12.644 ;
; SWLetters[1] ; VGA_G[9]    ; 12.644 ;    ;    ; 12.644 ;
; SWLetters[2] ; VGA_R[0]    ; 10.544 ;    ;    ; 10.544 ;
; SWLetters[2] ; VGA_R[1]    ; 10.826 ;    ;    ; 10.826 ;
; SWLetters[2] ; VGA_R[2]    ; 10.826 ;    ;    ; 10.826 ;
; SWLetters[2] ; VGA_R[3]    ; 10.836 ;    ;    ; 10.836 ;
; SWLetters[2] ; VGA_R[4]    ; 10.836 ;    ;    ; 10.836 ;
; SWLetters[2] ; VGA_R[5]    ; 10.760 ;    ;    ; 10.760 ;
; SWLetters[2] ; VGA_R[6]    ; 10.982 ;    ;    ; 10.982 ;
; SWLetters[2] ; VGA_R[7]    ; 10.992 ;    ;    ; 10.992 ;
; SWLetters[2] ; VGA_R[8]    ; 10.975 ;    ;    ; 10.975 ;
; SWLetters[2] ; VGA_R[9]    ; 10.975 ;    ;    ; 10.975 ;
+--------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+--------------+-------------+-------+----+----+-------+
; Input Port   ; Output Port ; RR    ; RF ; FR ; FF    ;
+--------------+-------------+-------+----+----+-------+
; SWBack[0]    ; VGA_B[0]    ; 7.378 ;    ;    ; 7.378 ;
; SWBack[0]    ; VGA_B[1]    ; 7.378 ;    ;    ; 7.378 ;
; SWBack[0]    ; VGA_B[2]    ; 7.358 ;    ;    ; 7.358 ;
; SWBack[0]    ; VGA_B[3]    ; 7.348 ;    ;    ; 7.348 ;
; SWBack[0]    ; VGA_B[4]    ; 7.219 ;    ;    ; 7.219 ;
; SWBack[0]    ; VGA_B[5]    ; 7.209 ;    ;    ; 7.209 ;
; SWBack[0]    ; VGA_B[6]    ; 7.194 ;    ;    ; 7.194 ;
; SWBack[0]    ; VGA_B[7]    ; 7.194 ;    ;    ; 7.194 ;
; SWBack[0]    ; VGA_B[8]    ; 7.184 ;    ;    ; 7.184 ;
; SWBack[0]    ; VGA_B[9]    ; 7.184 ;    ;    ; 7.184 ;
; SWBack[1]    ; VGA_G[0]    ; 6.519 ;    ;    ; 6.519 ;
; SWBack[1]    ; VGA_G[1]    ; 6.519 ;    ;    ; 6.519 ;
; SWBack[1]    ; VGA_G[2]    ; 6.509 ;    ;    ; 6.509 ;
; SWBack[1]    ; VGA_G[3]    ; 6.509 ;    ;    ; 6.509 ;
; SWBack[1]    ; VGA_G[4]    ; 6.501 ;    ;    ; 6.501 ;
; SWBack[1]    ; VGA_G[5]    ; 6.501 ;    ;    ; 6.501 ;
; SWBack[1]    ; VGA_G[6]    ; 6.226 ;    ;    ; 6.226 ;
; SWBack[1]    ; VGA_G[7]    ; 6.246 ;    ;    ; 6.246 ;
; SWBack[1]    ; VGA_G[8]    ; 6.256 ;    ;    ; 6.256 ;
; SWBack[1]    ; VGA_G[9]    ; 6.256 ;    ;    ; 6.256 ;
; SWBack[2]    ; VGA_R[0]    ; 7.274 ;    ;    ; 7.274 ;
; SWBack[2]    ; VGA_R[1]    ; 7.401 ;    ;    ; 7.401 ;
; SWBack[2]    ; VGA_R[2]    ; 7.401 ;    ;    ; 7.401 ;
; SWBack[2]    ; VGA_R[3]    ; 7.411 ;    ;    ; 7.411 ;
; SWBack[2]    ; VGA_R[4]    ; 7.411 ;    ;    ; 7.411 ;
; SWBack[2]    ; VGA_R[5]    ; 7.369 ;    ;    ; 7.369 ;
; SWBack[2]    ; VGA_R[6]    ; 7.457 ;    ;    ; 7.457 ;
; SWBack[2]    ; VGA_R[7]    ; 7.467 ;    ;    ; 7.467 ;
; SWBack[2]    ; VGA_R[8]    ; 7.451 ;    ;    ; 7.451 ;
; SWBack[2]    ; VGA_R[9]    ; 7.451 ;    ;    ; 7.451 ;
; SWLetters[0] ; VGA_B[0]    ; 7.189 ;    ;    ; 7.189 ;
; SWLetters[0] ; VGA_B[1]    ; 7.189 ;    ;    ; 7.189 ;
; SWLetters[0] ; VGA_B[2]    ; 7.169 ;    ;    ; 7.169 ;
; SWLetters[0] ; VGA_B[3]    ; 7.159 ;    ;    ; 7.159 ;
; SWLetters[0] ; VGA_B[4]    ; 7.030 ;    ;    ; 7.030 ;
; SWLetters[0] ; VGA_B[5]    ; 7.020 ;    ;    ; 7.020 ;
; SWLetters[0] ; VGA_B[6]    ; 7.005 ;    ;    ; 7.005 ;
; SWLetters[0] ; VGA_B[7]    ; 7.005 ;    ;    ; 7.005 ;
; SWLetters[0] ; VGA_B[8]    ; 6.995 ;    ;    ; 6.995 ;
; SWLetters[0] ; VGA_B[9]    ; 6.995 ;    ;    ; 6.995 ;
; SWLetters[1] ; VGA_G[0]    ; 6.627 ;    ;    ; 6.627 ;
; SWLetters[1] ; VGA_G[1]    ; 6.627 ;    ;    ; 6.627 ;
; SWLetters[1] ; VGA_G[2]    ; 6.617 ;    ;    ; 6.617 ;
; SWLetters[1] ; VGA_G[3]    ; 6.617 ;    ;    ; 6.617 ;
; SWLetters[1] ; VGA_G[4]    ; 6.609 ;    ;    ; 6.609 ;
; SWLetters[1] ; VGA_G[5]    ; 6.609 ;    ;    ; 6.609 ;
; SWLetters[1] ; VGA_G[6]    ; 6.334 ;    ;    ; 6.334 ;
; SWLetters[1] ; VGA_G[7]    ; 6.354 ;    ;    ; 6.354 ;
; SWLetters[1] ; VGA_G[8]    ; 6.364 ;    ;    ; 6.364 ;
; SWLetters[1] ; VGA_G[9]    ; 6.364 ;    ;    ; 6.364 ;
; SWLetters[2] ; VGA_R[0]    ; 5.328 ;    ;    ; 5.328 ;
; SWLetters[2] ; VGA_R[1]    ; 5.455 ;    ;    ; 5.455 ;
; SWLetters[2] ; VGA_R[2]    ; 5.455 ;    ;    ; 5.455 ;
; SWLetters[2] ; VGA_R[3]    ; 5.465 ;    ;    ; 5.465 ;
; SWLetters[2] ; VGA_R[4]    ; 5.465 ;    ;    ; 5.465 ;
; SWLetters[2] ; VGA_R[5]    ; 5.423 ;    ;    ; 5.423 ;
; SWLetters[2] ; VGA_R[6]    ; 5.511 ;    ;    ; 5.511 ;
; SWLetters[2] ; VGA_R[7]    ; 5.521 ;    ;    ; 5.521 ;
; SWLetters[2] ; VGA_R[8]    ; 5.505 ;    ;    ; 5.505 ;
; SWLetters[2] ; VGA_R[9]    ; 5.505 ;    ;    ; 5.505 ;
+--------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clockps2                 ; clock50                  ; 0        ; 0        ; 3        ; 0        ;
; counter2:cnt2|counter[0] ; clock50                  ; 0        ; 0        ; 1        ; 1        ;
; VGA_CLK~reg0             ; clock50                  ; 1        ; 1        ; 16       ; 0        ;
; clockps2                 ; clockps2                 ; 10       ; 0        ; 10       ; 29       ;
; counter2:cnt2|counter[0] ; clockps2                 ; 4        ; 4        ; 0        ; 0        ;
; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 24189525 ; 24465408 ; 3072     ; 0        ;
; VGA_CLK~reg0             ; counter2:cnt2|counter[0] ; 0        ; 0        ; 512      ; 0        ;
; clockps2                 ; VGA_CLK~reg0             ; 0        ; 12       ; 0        ; 0        ;
; VGA_CLK~reg0             ; VGA_CLK~reg0             ; 356      ; 0        ; 0        ; 0        ;
; VGA_HS~reg0              ; VGA_HS~reg0              ; 45       ; 90       ; 0        ; 155      ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clockps2                 ; clock50                  ; 0        ; 0        ; 3        ; 0        ;
; counter2:cnt2|counter[0] ; clock50                  ; 0        ; 0        ; 1        ; 1        ;
; VGA_CLK~reg0             ; clock50                  ; 1        ; 1        ; 16       ; 0        ;
; clockps2                 ; clockps2                 ; 10       ; 0        ; 10       ; 29       ;
; counter2:cnt2|counter[0] ; clockps2                 ; 4        ; 4        ; 0        ; 0        ;
; counter2:cnt2|counter[0] ; counter2:cnt2|counter[0] ; 24189525 ; 24465408 ; 3072     ; 0        ;
; VGA_CLK~reg0             ; counter2:cnt2|counter[0] ; 0        ; 0        ; 512      ; 0        ;
; clockps2                 ; VGA_CLK~reg0             ; 0        ; 12       ; 0        ; 0        ;
; VGA_CLK~reg0             ; VGA_CLK~reg0             ; 356      ; 0        ; 0        ; 0        ;
; VGA_HS~reg0              ; VGA_HS~reg0              ; 45       ; 90       ; 0        ; 155      ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+--------------+----------+----------+----------+----------+----------+
; From Clock   ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+----------+----------+----------+----------+----------+
; VGA_CLK~reg0 ; clockps2 ; 0        ; 0        ; 4        ; 0        ;
+--------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+--------------+----------+----------+----------+----------+----------+
; From Clock   ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+----------+----------+----------+----------+----------+
; VGA_CLK~reg0 ; clockps2 ; 0        ; 0        ; 4        ; 0        ;
+--------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+---------------------------------------------------+
; Unconstrained Paths                               ;
+---------------------------------+--------+--------+
; Property                        ; Setup  ; Hold   ;
+---------------------------------+--------+--------+
; Illegal Clocks                  ; 0      ; 0      ;
; Unconstrained Clocks            ; 0      ; 0      ;
; Unconstrained Input Ports       ; 7      ; 7      ;
; Unconstrained Input Port Paths  ; 61     ; 61     ;
; Unconstrained Output Ports      ; 34     ; 34     ;
; Unconstrained Output Port Paths ; 532535 ; 532535 ;
+---------------------------------+--------+--------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Nov 26 17:32:09 2018
Info: Command: quartus_sta VGA-PS2 -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name VGA_HS~reg0 VGA_HS~reg0
    Info (332105): create_clock -period 1.000 -name VGA_CLK~reg0 VGA_CLK~reg0
    Info (332105): create_clock -period 1.000 -name clock50 clock50
    Info (332105): create_clock -period 1.000 -name counter2:cnt2|counter[0] counter2:cnt2|counter[0]
    Info (332105): create_clock -period 1.000 -name clockps2 clockps2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.482
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.482   -181349.171 counter2:cnt2|counter[0] 
    Info (332119):    -2.606       -78.958 VGA_CLK~reg0 
    Info (332119):    -2.210       -38.923 VGA_HS~reg0 
    Info (332119):    -0.247        -0.472 clockps2 
    Info (332119):    -0.073        -0.073 clock50 
Info (332146): Worst-case hold slack is -3.893
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.893        -6.648 clock50 
    Info (332119):    -2.715        -9.477 clockps2 
    Info (332119):    -1.608      -424.919 counter2:cnt2|counter[0] 
    Info (332119):     0.538         0.000 VGA_CLK~reg0 
    Info (332119):     0.546         0.000 VGA_HS~reg0 
Info (332146): Worst-case recovery slack is 0.897
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.897         0.000 clockps2 
Info (332146): Worst-case removal slack is -0.127
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.127        -0.508 clockps2 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -3.380 clock50 
    Info (332119):    -1.222       -19.222 clockps2 
    Info (332119):    -0.500    -18246.000 counter2:cnt2|counter[0] 
    Info (332119):    -0.500       -40.000 VGA_CLK~reg0 
    Info (332119):    -0.500       -21.000 VGA_HS~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.827
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.827    -72797.538 counter2:cnt2|counter[0] 
    Info (332119):    -1.034       -21.464 VGA_CLK~reg0 
    Info (332119):    -0.756        -9.386 VGA_HS~reg0 
    Info (332119):     0.278         0.000 clock50 
    Info (332119):     0.381         0.000 clockps2 
Info (332146): Worst-case hold slack is -2.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.093        -3.692 clock50 
    Info (332119):    -1.493        -5.479 clockps2 
    Info (332119):    -0.687      -157.933 counter2:cnt2|counter[0] 
    Info (332119):     0.246         0.000 VGA_CLK~reg0 
    Info (332119):     0.252         0.000 VGA_HS~reg0 
Info (332146): Worst-case recovery slack is 0.466
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.466         0.000 clockps2 
Info (332146): Worst-case removal slack is 0.414
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.414         0.000 clockps2 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -3.380 clock50 
    Info (332119):    -1.222       -19.222 clockps2 
    Info (332119):    -0.500    -18246.000 counter2:cnt2|counter[0] 
    Info (332119):    -0.500       -40.000 VGA_CLK~reg0 
    Info (332119):    -0.500       -21.000 VGA_HS~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 897 megabytes
    Info: Processing ended: Mon Nov 26 17:32:35 2018
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:26


