{ "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "" 0 -1}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Classic Timing Analyzer Quartus II " "Info: Running Quartus II Classic Timing Analyzer" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition " "Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "" 0 -1} { "Info" "IQEXE_START_BANNER_TIME" "Mon Jun 20 14:50:39 2011 " "Info: Processing started: Mon Jun 20 14:50:39 2011" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "" 0 -1}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "" 0 -1}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_tan --read_settings_files=off --write_settings_files=off Relogio -c Relogio --timing_analysis_only " "Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Relogio -c Relogio --timing_analysis_only" {  } {  } 0 0 "Command: %1!s!" 0 0 "" 0 -1}
{ "Warning" "WTAN_NO_CLOCKS" "" "Warning: Found pins functioning as undefined clocks and/or memory enables" { { "Info" "ITAN_NODE_MAP_TO_CLK" "clk " "Info: Assuming node \"clk\" is an undefined clock" {  } { { "Relogio.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/Relogio.vhd" 6 -1 0 } } { "c:/altera/91sp2/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/altera/91sp2/quartus/bin/Assignment Editor.qase" 1 { { 0 "clk" } } } }  } 0 0 "Assuming node \"%1!s!\" is an undefined clock" 0 0 "" 0 -1}  } {  } 0 0 "Found pins functioning as undefined clocks and/or memory enables" 0 0 "" 0 -1}
{ "Warning" "WTAN_RIPPLE_OR_GATED_CLOCKS_FOUND" "1 " "Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew" { { "Info" "ITAN_RIPPLE_CLK" "Divider:div_clk\|D " "Info: Detected ripple clock \"Divider:div_clk\|D\" as buffer" {  } { { "divider.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/divider.vhd" 20 -1 0 } } { "c:/altera/91sp2/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/altera/91sp2/quartus/bin/Assignment Editor.qase" 1 { { 0 "Divider:div_clk\|D" } } } }  } 0 0 "Detected ripple clock \"%1!s!\" as buffer" 0 0 "" 0 -1}  } {  } 0 0 "Found %1!d! node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew" 0 0 "" 0 -1}
{ "Info" "ITDB_FULL_CLOCK_REG_RESULT" "clk register tempo_data:tempo_data0\|contador:Selecao\|aux_dias\[4\] register tempo_data:tempo_data0\|contador:Selecao\|anos2\[3\] 185.67 MHz 5.386 ns Internal " "Info: Clock \"clk\" has Internal fmax of 185.67 MHz between source register \"tempo_data:tempo_data0\|contador:Selecao\|aux_dias\[4\]\" and destination register \"tempo_data:tempo_data0\|contador:Selecao\|anos2\[3\]\" (period= 5.386 ns)" { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "5.167 ns + Longest register register " "Info: + Longest register to register delay is 5.167 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns tempo_data:tempo_data0\|contador:Selecao\|aux_dias\[4\] 1 REG LCFF_X21_Y29_N31 7 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X21_Y29_N31; Fanout = 7; REG Node = 'tempo_data:tempo_data0\|contador:Selecao\|aux_dias\[4\]'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "" { tempo_data:tempo_data0|contador:Selecao|aux_dias[4] } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.517 ns) + CELL(0.438 ns) 0.955 ns tempo_data:tempo_data0\|contador:Selecao\|Equal13~0 2 COMB LCCOMB_X22_Y29_N8 2 " "Info: 2: + IC(0.517 ns) + CELL(0.438 ns) = 0.955 ns; Loc. = LCCOMB_X22_Y29_N8; Fanout = 2; COMB Node = 'tempo_data:tempo_data0\|contador:Selecao\|Equal13~0'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "0.955 ns" { tempo_data:tempo_data0|contador:Selecao|aux_dias[4] tempo_data:tempo_data0|contador:Selecao|Equal13~0 } "NODE_NAME" } } { "synopsys/ieee/syn_arit.vhd" "" { Text "c:/altera/91sp2/quartus/libraries/vhdl/synopsys/ieee/syn_arit.vhd" 1805 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.471 ns) + CELL(0.398 ns) 1.824 ns tempo_data:tempo_data0\|contador:Selecao\|aux_dias\[2\]~0 3 COMB LCCOMB_X22_Y29_N18 8 " "Info: 3: + IC(0.471 ns) + CELL(0.398 ns) = 1.824 ns; Loc. = LCCOMB_X22_Y29_N18; Fanout = 8; COMB Node = 'tempo_data:tempo_data0\|contador:Selecao\|aux_dias\[2\]~0'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "0.869 ns" { tempo_data:tempo_data0|contador:Selecao|Equal13~0 tempo_data:tempo_data0|contador:Selecao|aux_dias[2]~0 } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.960 ns) + CELL(0.275 ns) 3.059 ns tempo_data:tempo_data0\|contador:Selecao\|anos2\[3\]~1 4 COMB LCCOMB_X24_Y27_N12 4 " "Info: 4: + IC(0.960 ns) + CELL(0.275 ns) = 3.059 ns; Loc. = LCCOMB_X24_Y27_N12; Fanout = 4; COMB Node = 'tempo_data:tempo_data0\|contador:Selecao\|anos2\[3\]~1'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "1.235 ns" { tempo_data:tempo_data0|contador:Selecao|aux_dias[2]~0 tempo_data:tempo_data0|contador:Selecao|anos2[3]~1 } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.488 ns) + CELL(0.271 ns) 3.818 ns tempo_data:tempo_data0\|contador:Selecao\|anos2\[3\]~4 5 COMB LCCOMB_X24_Y27_N10 4 " "Info: 5: + IC(0.488 ns) + CELL(0.271 ns) = 3.818 ns; Loc. = LCCOMB_X24_Y27_N10; Fanout = 4; COMB Node = 'tempo_data:tempo_data0\|contador:Selecao\|anos2\[3\]~4'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "0.759 ns" { tempo_data:tempo_data0|contador:Selecao|anos2[3]~1 tempo_data:tempo_data0|contador:Selecao|anos2[3]~4 } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.689 ns) + CELL(0.660 ns) 5.167 ns tempo_data:tempo_data0\|contador:Selecao\|anos2\[3\] 6 REG LCFF_X24_Y28_N1 6 " "Info: 6: + IC(0.689 ns) + CELL(0.660 ns) = 5.167 ns; Loc. = LCFF_X24_Y28_N1; Fanout = 6; REG Node = 'tempo_data:tempo_data0\|contador:Selecao\|anos2\[3\]'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "1.349 ns" { tempo_data:tempo_data0|contador:Selecao|anos2[3]~4 tempo_data:tempo_data0|contador:Selecao|anos2[3] } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.042 ns ( 39.52 % ) " "Info: Total cell delay = 2.042 ns ( 39.52 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "3.125 ns ( 60.48 % ) " "Info: Total interconnect delay = 3.125 ns ( 60.48 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "5.167 ns" { tempo_data:tempo_data0|contador:Selecao|aux_dias[4] tempo_data:tempo_data0|contador:Selecao|Equal13~0 tempo_data:tempo_data0|contador:Selecao|aux_dias[2]~0 tempo_data:tempo_data0|contador:Selecao|anos2[3]~1 tempo_data:tempo_data0|contador:Selecao|anos2[3]~4 tempo_data:tempo_data0|contador:Selecao|anos2[3] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "5.167 ns" { tempo_data:tempo_data0|contador:Selecao|aux_dias[4] {} tempo_data:tempo_data0|contador:Selecao|Equal13~0 {} tempo_data:tempo_data0|contador:Selecao|aux_dias[2]~0 {} tempo_data:tempo_data0|contador:Selecao|anos2[3]~1 {} tempo_data:tempo_data0|contador:Selecao|anos2[3]~4 {} tempo_data:tempo_data0|contador:Selecao|anos2[3] {} } { 0.000ns 0.517ns 0.471ns 0.960ns 0.488ns 0.689ns } { 0.000ns 0.438ns 0.398ns 0.275ns 0.271ns 0.660ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_CLOCK_SKEW_RESULT" "-0.005 ns - Smallest " "Info: - Smallest clock skew is -0.005 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk destination 6.745 ns + Shortest register " "Info: + Shortest clock path from clock \"clk\" to destination register is 6.745 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.999 ns) 0.999 ns clk 1 CLK PIN_N2 2 " "Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk } "NODE_NAME" } } { "Relogio.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/Relogio.vhd" 6 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.784 ns) + CELL(0.787 ns) 3.570 ns Divider:div_clk\|D 2 REG LCFF_X29_Y25_N5 2 " "Info: 2: + IC(1.784 ns) + CELL(0.787 ns) = 3.570 ns; Loc. = LCFF_X29_Y25_N5; Fanout = 2; REG Node = 'Divider:div_clk\|D'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "2.571 ns" { clk Divider:div_clk|D } "NODE_NAME" } } { "divider.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/divider.vhd" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.639 ns) + CELL(0.000 ns) 5.209 ns Divider:div_clk\|D~clkctrl 3 COMB CLKCTRL_G10 79 " "Info: 3: + IC(1.639 ns) + CELL(0.000 ns) = 5.209 ns; Loc. = CLKCTRL_G10; Fanout = 79; COMB Node = 'Divider:div_clk\|D~clkctrl'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "1.639 ns" { Divider:div_clk|D Divider:div_clk|D~clkctrl } "NODE_NAME" } } { "divider.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/divider.vhd" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.999 ns) + CELL(0.537 ns) 6.745 ns tempo_data:tempo_data0\|contador:Selecao\|anos2\[3\] 4 REG LCFF_X24_Y28_N1 6 " "Info: 4: + IC(0.999 ns) + CELL(0.537 ns) = 6.745 ns; Loc. = LCFF_X24_Y28_N1; Fanout = 6; REG Node = 'tempo_data:tempo_data0\|contador:Selecao\|anos2\[3\]'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "1.536 ns" { Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|anos2[3] } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.323 ns ( 34.44 % ) " "Info: Total cell delay = 2.323 ns ( 34.44 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "4.422 ns ( 65.56 % ) " "Info: Total interconnect delay = 4.422 ns ( 65.56 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "6.745 ns" { clk Divider:div_clk|D Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|anos2[3] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "6.745 ns" { clk {} clk~combout {} Divider:div_clk|D {} Divider:div_clk|D~clkctrl {} tempo_data:tempo_data0|contador:Selecao|anos2[3] {} } { 0.000ns 0.000ns 1.784ns 1.639ns 0.999ns } { 0.000ns 0.999ns 0.787ns 0.000ns 0.537ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock \"%1!s!\" to %2!s! %6!s! is %3!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk source 6.750 ns - Longest register " "Info: - Longest clock path from clock \"clk\" to source register is 6.750 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.999 ns) 0.999 ns clk 1 CLK PIN_N2 2 " "Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk } "NODE_NAME" } } { "Relogio.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/Relogio.vhd" 6 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.784 ns) + CELL(0.787 ns) 3.570 ns Divider:div_clk\|D 2 REG LCFF_X29_Y25_N5 2 " "Info: 2: + IC(1.784 ns) + CELL(0.787 ns) = 3.570 ns; Loc. = LCFF_X29_Y25_N5; Fanout = 2; REG Node = 'Divider:div_clk\|D'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "2.571 ns" { clk Divider:div_clk|D } "NODE_NAME" } } { "divider.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/divider.vhd" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.639 ns) + CELL(0.000 ns) 5.209 ns Divider:div_clk\|D~clkctrl 3 COMB CLKCTRL_G10 79 " "Info: 3: + IC(1.639 ns) + CELL(0.000 ns) = 5.209 ns; Loc. = CLKCTRL_G10; Fanout = 79; COMB Node = 'Divider:div_clk\|D~clkctrl'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "1.639 ns" { Divider:div_clk|D Divider:div_clk|D~clkctrl } "NODE_NAME" } } { "divider.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/divider.vhd" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.004 ns) + CELL(0.537 ns) 6.750 ns tempo_data:tempo_data0\|contador:Selecao\|aux_dias\[4\] 4 REG LCFF_X21_Y29_N31 7 " "Info: 4: + IC(1.004 ns) + CELL(0.537 ns) = 6.750 ns; Loc. = LCFF_X21_Y29_N31; Fanout = 7; REG Node = 'tempo_data:tempo_data0\|contador:Selecao\|aux_dias\[4\]'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "1.541 ns" { Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|aux_dias[4] } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.323 ns ( 34.41 % ) " "Info: Total cell delay = 2.323 ns ( 34.41 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "4.427 ns ( 65.59 % ) " "Info: Total interconnect delay = 4.427 ns ( 65.59 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "6.750 ns" { clk Divider:div_clk|D Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|aux_dias[4] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "6.750 ns" { clk {} clk~combout {} Divider:div_clk|D {} Divider:div_clk|D~clkctrl {} tempo_data:tempo_data0|contador:Selecao|aux_dias[4] {} } { 0.000ns 0.000ns 1.784ns 1.639ns 1.004ns } { 0.000ns 0.999ns 0.787ns 0.000ns 0.537ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock \"%1!s!\" to %2!s! %6!s! is %3!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "6.745 ns" { clk Divider:div_clk|D Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|anos2[3] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "6.745 ns" { clk {} clk~combout {} Divider:div_clk|D {} Divider:div_clk|D~clkctrl {} tempo_data:tempo_data0|contador:Selecao|anos2[3] {} } { 0.000ns 0.000ns 1.784ns 1.639ns 0.999ns } { 0.000ns 0.999ns 0.787ns 0.000ns 0.537ns } "" } } { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "6.750 ns" { clk Divider:div_clk|D Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|aux_dias[4] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "6.750 ns" { clk {} clk~combout {} Divider:div_clk|D {} Divider:div_clk|D~clkctrl {} tempo_data:tempo_data0|contador:Selecao|aux_dias[4] {} } { 0.000ns 0.000ns 1.784ns 1.639ns 1.004ns } { 0.000ns 0.999ns 0.787ns 0.000ns 0.537ns } "" } }  } 0 0 "%2!c! %3!s! clock skew is %1!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_TCO_DELAY" "0.250 ns + " "Info: + Micro clock to output delay of source is 0.250 ns" {  } { { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_TSU_DELAY" "-0.036 ns + " "Info: + Micro setup delay of destination is -0.036 ns" {  } { { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%2!c! Micro setup delay of destination is %1!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "5.167 ns" { tempo_data:tempo_data0|contador:Selecao|aux_dias[4] tempo_data:tempo_data0|contador:Selecao|Equal13~0 tempo_data:tempo_data0|contador:Selecao|aux_dias[2]~0 tempo_data:tempo_data0|contador:Selecao|anos2[3]~1 tempo_data:tempo_data0|contador:Selecao|anos2[3]~4 tempo_data:tempo_data0|contador:Selecao|anos2[3] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "5.167 ns" { tempo_data:tempo_data0|contador:Selecao|aux_dias[4] {} tempo_data:tempo_data0|contador:Selecao|Equal13~0 {} tempo_data:tempo_data0|contador:Selecao|aux_dias[2]~0 {} tempo_data:tempo_data0|contador:Selecao|anos2[3]~1 {} tempo_data:tempo_data0|contador:Selecao|anos2[3]~4 {} tempo_data:tempo_data0|contador:Selecao|anos2[3] {} } { 0.000ns 0.517ns 0.471ns 0.960ns 0.488ns 0.689ns } { 0.000ns 0.438ns 0.398ns 0.275ns 0.271ns 0.660ns } "" } } { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "6.745 ns" { clk Divider:div_clk|D Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|anos2[3] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "6.745 ns" { clk {} clk~combout {} Divider:div_clk|D {} Divider:div_clk|D~clkctrl {} tempo_data:tempo_data0|contador:Selecao|anos2[3] {} } { 0.000ns 0.000ns 1.784ns 1.639ns 0.999ns } { 0.000ns 0.999ns 0.787ns 0.000ns 0.537ns } "" } } { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "6.750 ns" { clk Divider:div_clk|D Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|aux_dias[4] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "6.750 ns" { clk {} clk~combout {} Divider:div_clk|D {} Divider:div_clk|D~clkctrl {} tempo_data:tempo_data0|contador:Selecao|aux_dias[4] {} } { 0.000ns 0.000ns 1.784ns 1.639ns 1.004ns } { 0.000ns 0.999ns 0.787ns 0.000ns 0.537ns } "" } }  } 0 0 "Clock \"%1!s!\" has %8!s! fmax of %6!s! between source %2!s! \"%3!s!\" and destination %4!s! \"%5!s!\" (period= %7!s!)" 0 0 "" 0 -1}
{ "Info" "ITDB_TSU_RESULT" "tempo_data:tempo_data0\|contador:Selecao\|aux\[0\] reset clk 3.889 ns register " "Info: tsu for register \"tempo_data:tempo_data0\|contador:Selecao\|aux\[0\]\" (data pin = \"reset\", clock pin = \"clk\") is 3.889 ns" { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "10.656 ns + Longest pin register " "Info: + Longest pin to register delay is 10.656 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.862 ns) 0.862 ns reset 1 PIN PIN_W26 90 " "Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_W26; Fanout = 90; PIN Node = 'reset'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "" { reset } "NODE_NAME" } } { "Relogio.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/Relogio.vhd" 6 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(7.404 ns) + CELL(0.275 ns) 8.541 ns tempo_data:tempo_data0\|contador:Selecao\|dec\[3\]~0 2 COMB LCCOMB_X23_Y29_N28 5 " "Info: 2: + IC(7.404 ns) + CELL(0.275 ns) = 8.541 ns; Loc. = LCCOMB_X23_Y29_N28; Fanout = 5; COMB Node = 'tempo_data:tempo_data0\|contador:Selecao\|dec\[3\]~0'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "7.679 ns" { reset tempo_data:tempo_data0|contador:Selecao|dec[3]~0 } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.951 ns) + CELL(0.275 ns) 9.767 ns tempo_data:tempo_data0\|contador:Selecao\|aux\[3\]~0 3 COMB LCCOMB_X21_Y27_N12 4 " "Info: 3: + IC(0.951 ns) + CELL(0.275 ns) = 9.767 ns; Loc. = LCCOMB_X21_Y27_N12; Fanout = 4; COMB Node = 'tempo_data:tempo_data0\|contador:Selecao\|aux\[3\]~0'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "1.226 ns" { tempo_data:tempo_data0|contador:Selecao|dec[3]~0 tempo_data:tempo_data0|contador:Selecao|aux[3]~0 } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.229 ns) + CELL(0.660 ns) 10.656 ns tempo_data:tempo_data0\|contador:Selecao\|aux\[0\] 4 REG LCFF_X21_Y27_N21 3 " "Info: 4: + IC(0.229 ns) + CELL(0.660 ns) = 10.656 ns; Loc. = LCFF_X21_Y27_N21; Fanout = 3; REG Node = 'tempo_data:tempo_data0\|contador:Selecao\|aux\[0\]'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "0.889 ns" { tempo_data:tempo_data0|contador:Selecao|aux[3]~0 tempo_data:tempo_data0|contador:Selecao|aux[0] } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.072 ns ( 19.44 % ) " "Info: Total cell delay = 2.072 ns ( 19.44 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "8.584 ns ( 80.56 % ) " "Info: Total interconnect delay = 8.584 ns ( 80.56 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "10.656 ns" { reset tempo_data:tempo_data0|contador:Selecao|dec[3]~0 tempo_data:tempo_data0|contador:Selecao|aux[3]~0 tempo_data:tempo_data0|contador:Selecao|aux[0] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "10.656 ns" { reset {} reset~combout {} tempo_data:tempo_data0|contador:Selecao|dec[3]~0 {} tempo_data:tempo_data0|contador:Selecao|aux[3]~0 {} tempo_data:tempo_data0|contador:Selecao|aux[0] {} } { 0.000ns 0.000ns 7.404ns 0.951ns 0.229ns } { 0.000ns 0.862ns 0.275ns 0.275ns 0.660ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_TSU_DELAY" "-0.036 ns + " "Info: + Micro setup delay of destination is -0.036 ns" {  } { { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%2!c! Micro setup delay of destination is %1!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk destination 6.731 ns - Shortest register " "Info: - Shortest clock path from clock \"clk\" to destination register is 6.731 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.999 ns) 0.999 ns clk 1 CLK PIN_N2 2 " "Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk } "NODE_NAME" } } { "Relogio.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/Relogio.vhd" 6 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.784 ns) + CELL(0.787 ns) 3.570 ns Divider:div_clk\|D 2 REG LCFF_X29_Y25_N5 2 " "Info: 2: + IC(1.784 ns) + CELL(0.787 ns) = 3.570 ns; Loc. = LCFF_X29_Y25_N5; Fanout = 2; REG Node = 'Divider:div_clk\|D'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "2.571 ns" { clk Divider:div_clk|D } "NODE_NAME" } } { "divider.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/divider.vhd" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.639 ns) + CELL(0.000 ns) 5.209 ns Divider:div_clk\|D~clkctrl 3 COMB CLKCTRL_G10 79 " "Info: 3: + IC(1.639 ns) + CELL(0.000 ns) = 5.209 ns; Loc. = CLKCTRL_G10; Fanout = 79; COMB Node = 'Divider:div_clk\|D~clkctrl'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "1.639 ns" { Divider:div_clk|D Divider:div_clk|D~clkctrl } "NODE_NAME" } } { "divider.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/divider.vhd" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.985 ns) + CELL(0.537 ns) 6.731 ns tempo_data:tempo_data0\|contador:Selecao\|aux\[0\] 4 REG LCFF_X21_Y27_N21 3 " "Info: 4: + IC(0.985 ns) + CELL(0.537 ns) = 6.731 ns; Loc. = LCFF_X21_Y27_N21; Fanout = 3; REG Node = 'tempo_data:tempo_data0\|contador:Selecao\|aux\[0\]'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "1.522 ns" { Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|aux[0] } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.323 ns ( 34.51 % ) " "Info: Total cell delay = 2.323 ns ( 34.51 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "4.408 ns ( 65.49 % ) " "Info: Total interconnect delay = 4.408 ns ( 65.49 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "6.731 ns" { clk Divider:div_clk|D Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|aux[0] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "6.731 ns" { clk {} clk~combout {} Divider:div_clk|D {} Divider:div_clk|D~clkctrl {} tempo_data:tempo_data0|contador:Selecao|aux[0] {} } { 0.000ns 0.000ns 1.784ns 1.639ns 0.985ns } { 0.000ns 0.999ns 0.787ns 0.000ns 0.537ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock \"%1!s!\" to %2!s! %6!s! is %3!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "10.656 ns" { reset tempo_data:tempo_data0|contador:Selecao|dec[3]~0 tempo_data:tempo_data0|contador:Selecao|aux[3]~0 tempo_data:tempo_data0|contador:Selecao|aux[0] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "10.656 ns" { reset {} reset~combout {} tempo_data:tempo_data0|contador:Selecao|dec[3]~0 {} tempo_data:tempo_data0|contador:Selecao|aux[3]~0 {} tempo_data:tempo_data0|contador:Selecao|aux[0] {} } { 0.000ns 0.000ns 7.404ns 0.951ns 0.229ns } { 0.000ns 0.862ns 0.275ns 0.275ns 0.660ns } "" } } { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "6.731 ns" { clk Divider:div_clk|D Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|aux[0] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "6.731 ns" { clk {} clk~combout {} Divider:div_clk|D {} Divider:div_clk|D~clkctrl {} tempo_data:tempo_data0|contador:Selecao|aux[0] {} } { 0.000ns 0.000ns 1.784ns 1.639ns 0.985ns } { 0.000ns 0.999ns 0.787ns 0.000ns 0.537ns } "" } }  } 0 0 "tsu for %5!s! \"%1!s!\" (data pin = \"%2!s!\", clock pin = \"%3!s!\") is %4!s!" 0 0 "" 0 -1}
{ "Info" "ITDB_FULL_TCO_RESULT" "clk s3\[6\] tempo_data:tempo_data0\|contador:Selecao\|anos3\[1\] 17.620 ns register " "Info: tco from clock \"clk\" to destination pin \"s3\[6\]\" through register \"tempo_data:tempo_data0\|contador:Selecao\|anos3\[1\]\" is 17.620 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk source 6.734 ns + Longest register " "Info: + Longest clock path from clock \"clk\" to source register is 6.734 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.999 ns) 0.999 ns clk 1 CLK PIN_N2 2 " "Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk } "NODE_NAME" } } { "Relogio.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/Relogio.vhd" 6 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.784 ns) + CELL(0.787 ns) 3.570 ns Divider:div_clk\|D 2 REG LCFF_X29_Y25_N5 2 " "Info: 2: + IC(1.784 ns) + CELL(0.787 ns) = 3.570 ns; Loc. = LCFF_X29_Y25_N5; Fanout = 2; REG Node = 'Divider:div_clk\|D'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "2.571 ns" { clk Divider:div_clk|D } "NODE_NAME" } } { "divider.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/divider.vhd" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.639 ns) + CELL(0.000 ns) 5.209 ns Divider:div_clk\|D~clkctrl 3 COMB CLKCTRL_G10 79 " "Info: 3: + IC(1.639 ns) + CELL(0.000 ns) = 5.209 ns; Loc. = CLKCTRL_G10; Fanout = 79; COMB Node = 'Divider:div_clk\|D~clkctrl'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "1.639 ns" { Divider:div_clk|D Divider:div_clk|D~clkctrl } "NODE_NAME" } } { "divider.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/divider.vhd" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.988 ns) + CELL(0.537 ns) 6.734 ns tempo_data:tempo_data0\|contador:Selecao\|anos3\[1\] 4 REG LCFF_X23_Y27_N19 4 " "Info: 4: + IC(0.988 ns) + CELL(0.537 ns) = 6.734 ns; Loc. = LCFF_X23_Y27_N19; Fanout = 4; REG Node = 'tempo_data:tempo_data0\|contador:Selecao\|anos3\[1\]'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "1.525 ns" { Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|anos3[1] } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.323 ns ( 34.50 % ) " "Info: Total cell delay = 2.323 ns ( 34.50 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "4.411 ns ( 65.50 % ) " "Info: Total interconnect delay = 4.411 ns ( 65.50 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "6.734 ns" { clk Divider:div_clk|D Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|anos3[1] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "6.734 ns" { clk {} clk~combout {} Divider:div_clk|D {} Divider:div_clk|D~clkctrl {} tempo_data:tempo_data0|contador:Selecao|anos3[1] {} } { 0.000ns 0.000ns 1.784ns 1.639ns 0.988ns } { 0.000ns 0.999ns 0.787ns 0.000ns 0.537ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock \"%1!s!\" to %2!s! %6!s! is %3!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_TCO_DELAY" "0.250 ns + " "Info: + Micro clock to output delay of source is 0.250 ns" {  } { { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_DATA_PATH_RESULT" "10.636 ns + Longest register pin " "Info: + Longest register to pin delay is 10.636 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns tempo_data:tempo_data0\|contador:Selecao\|anos3\[1\] 1 REG LCFF_X23_Y27_N19 4 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X23_Y27_N19; Fanout = 4; REG Node = 'tempo_data:tempo_data0\|contador:Selecao\|anos3\[1\]'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "" { tempo_data:tempo_data0|contador:Selecao|anos3[1] } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.015 ns) + CELL(0.150 ns) 1.165 ns tempo_data:tempo_data0\|td3\[2\]~2 2 COMB LCCOMB_X21_Y28_N8 7 " "Info: 2: + IC(1.015 ns) + CELL(0.150 ns) = 1.165 ns; Loc. = LCCOMB_X21_Y28_N8; Fanout = 7; COMB Node = 'tempo_data:tempo_data0\|td3\[2\]~2'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "1.165 ns" { tempo_data:tempo_data0|contador:Selecao|anos3[1] tempo_data:tempo_data0|td3[2]~2 } "NODE_NAME" } } { "tempo_data.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/tempo_data.vhd" 9 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(5.689 ns) + CELL(0.420 ns) 7.274 ns seg7:conversor3\|Mux6~0 3 COMB LCCOMB_X64_Y8_N0 1 " "Info: 3: + IC(5.689 ns) + CELL(0.420 ns) = 7.274 ns; Loc. = LCCOMB_X64_Y8_N0; Fanout = 1; COMB Node = 'seg7:conversor3\|Mux6~0'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "6.109 ns" { tempo_data:tempo_data0|td3[2]~2 seg7:conversor3|Mux6~0 } "NODE_NAME" } } { "seg7.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/seg7.vhd" 12 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.730 ns) + CELL(2.632 ns) 10.636 ns s3\[6\] 4 PIN PIN_W24 0 " "Info: 4: + IC(0.730 ns) + CELL(2.632 ns) = 10.636 ns; Loc. = PIN_W24; Fanout = 0; PIN Node = 's3\[6\]'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "3.362 ns" { seg7:conversor3|Mux6~0 s3[6] } "NODE_NAME" } } { "Relogio.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/Relogio.vhd" 9 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "3.202 ns ( 30.11 % ) " "Info: Total cell delay = 3.202 ns ( 30.11 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "7.434 ns ( 69.89 % ) " "Info: Total interconnect delay = 7.434 ns ( 69.89 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "10.636 ns" { tempo_data:tempo_data0|contador:Selecao|anos3[1] tempo_data:tempo_data0|td3[2]~2 seg7:conversor3|Mux6~0 s3[6] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "10.636 ns" { tempo_data:tempo_data0|contador:Selecao|anos3[1] {} tempo_data:tempo_data0|td3[2]~2 {} seg7:conversor3|Mux6~0 {} s3[6] {} } { 0.000ns 1.015ns 5.689ns 0.730ns } { 0.000ns 0.150ns 0.420ns 2.632ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "6.734 ns" { clk Divider:div_clk|D Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|anos3[1] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "6.734 ns" { clk {} clk~combout {} Divider:div_clk|D {} Divider:div_clk|D~clkctrl {} tempo_data:tempo_data0|contador:Selecao|anos3[1] {} } { 0.000ns 0.000ns 1.784ns 1.639ns 0.988ns } { 0.000ns 0.999ns 0.787ns 0.000ns 0.537ns } "" } } { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "10.636 ns" { tempo_data:tempo_data0|contador:Selecao|anos3[1] tempo_data:tempo_data0|td3[2]~2 seg7:conversor3|Mux6~0 s3[6] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "10.636 ns" { tempo_data:tempo_data0|contador:Selecao|anos3[1] {} tempo_data:tempo_data0|td3[2]~2 {} seg7:conversor3|Mux6~0 {} s3[6] {} } { 0.000ns 1.015ns 5.689ns 0.730ns } { 0.000ns 0.150ns 0.420ns 2.632ns } "" } }  } 0 0 "tco from clock \"%1!s!\" to destination pin \"%2!s!\" through %5!s! \"%3!s!\" is %4!s!" 0 0 "" 0 -1}
{ "Info" "ITDB_FULL_TPD_RESULT" "sel\[0\] s3\[6\] 12.863 ns Longest " "Info: Longest tpd from source pin \"sel\[0\]\" to destination pin \"s3\[6\]\" is 12.863 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.999 ns) 0.999 ns sel\[0\] 1 PIN PIN_N25 47 " "Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N25; Fanout = 47; PIN Node = 'sel\[0\]'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "" { sel[0] } "NODE_NAME" } } { "Relogio.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/Relogio.vhd" 7 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(2.122 ns) + CELL(0.271 ns) 3.392 ns tempo_data:tempo_data0\|td3\[2\]~2 2 COMB LCCOMB_X21_Y28_N8 7 " "Info: 2: + IC(2.122 ns) + CELL(0.271 ns) = 3.392 ns; Loc. = LCCOMB_X21_Y28_N8; Fanout = 7; COMB Node = 'tempo_data:tempo_data0\|td3\[2\]~2'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "2.393 ns" { sel[0] tempo_data:tempo_data0|td3[2]~2 } "NODE_NAME" } } { "tempo_data.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/tempo_data.vhd" 9 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(5.689 ns) + CELL(0.420 ns) 9.501 ns seg7:conversor3\|Mux6~0 3 COMB LCCOMB_X64_Y8_N0 1 " "Info: 3: + IC(5.689 ns) + CELL(0.420 ns) = 9.501 ns; Loc. = LCCOMB_X64_Y8_N0; Fanout = 1; COMB Node = 'seg7:conversor3\|Mux6~0'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "6.109 ns" { tempo_data:tempo_data0|td3[2]~2 seg7:conversor3|Mux6~0 } "NODE_NAME" } } { "seg7.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/seg7.vhd" 12 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.730 ns) + CELL(2.632 ns) 12.863 ns s3\[6\] 4 PIN PIN_W24 0 " "Info: 4: + IC(0.730 ns) + CELL(2.632 ns) = 12.863 ns; Loc. = PIN_W24; Fanout = 0; PIN Node = 's3\[6\]'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "3.362 ns" { seg7:conversor3|Mux6~0 s3[6] } "NODE_NAME" } } { "Relogio.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/Relogio.vhd" 9 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "4.322 ns ( 33.60 % ) " "Info: Total cell delay = 4.322 ns ( 33.60 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "8.541 ns ( 66.40 % ) " "Info: Total interconnect delay = 8.541 ns ( 66.40 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "12.863 ns" { sel[0] tempo_data:tempo_data0|td3[2]~2 seg7:conversor3|Mux6~0 s3[6] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "12.863 ns" { sel[0] {} sel[0]~combout {} tempo_data:tempo_data0|td3[2]~2 {} seg7:conversor3|Mux6~0 {} s3[6] {} } { 0.000ns 0.000ns 2.122ns 5.689ns 0.730ns } { 0.000ns 0.999ns 0.271ns 0.420ns 2.632ns } "" } }  } 0 0 "%4!s! tpd from source pin \"%1!s!\" to destination pin \"%2!s!\" is %3!s!" 0 0 "" 0 -1}
{ "Info" "ITDB_TH_RESULT" "tempo_data:tempo_data0\|contador:Selecao\|aux_dias\[4\] sel\[1\] clk 3.202 ns register " "Info: th for register \"tempo_data:tempo_data0\|contador:Selecao\|aux_dias\[4\]\" (data pin = \"sel\[1\]\", clock pin = \"clk\") is 3.202 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk destination 6.750 ns + Longest register " "Info: + Longest clock path from clock \"clk\" to destination register is 6.750 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.999 ns) 0.999 ns clk 1 CLK PIN_N2 2 " "Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk } "NODE_NAME" } } { "Relogio.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/Relogio.vhd" 6 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.784 ns) + CELL(0.787 ns) 3.570 ns Divider:div_clk\|D 2 REG LCFF_X29_Y25_N5 2 " "Info: 2: + IC(1.784 ns) + CELL(0.787 ns) = 3.570 ns; Loc. = LCFF_X29_Y25_N5; Fanout = 2; REG Node = 'Divider:div_clk\|D'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "2.571 ns" { clk Divider:div_clk|D } "NODE_NAME" } } { "divider.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/divider.vhd" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.639 ns) + CELL(0.000 ns) 5.209 ns Divider:div_clk\|D~clkctrl 3 COMB CLKCTRL_G10 79 " "Info: 3: + IC(1.639 ns) + CELL(0.000 ns) = 5.209 ns; Loc. = CLKCTRL_G10; Fanout = 79; COMB Node = 'Divider:div_clk\|D~clkctrl'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "1.639 ns" { Divider:div_clk|D Divider:div_clk|D~clkctrl } "NODE_NAME" } } { "divider.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/divider.vhd" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(1.004 ns) + CELL(0.537 ns) 6.750 ns tempo_data:tempo_data0\|contador:Selecao\|aux_dias\[4\] 4 REG LCFF_X21_Y29_N31 7 " "Info: 4: + IC(1.004 ns) + CELL(0.537 ns) = 6.750 ns; Loc. = LCFF_X21_Y29_N31; Fanout = 7; REG Node = 'tempo_data:tempo_data0\|contador:Selecao\|aux_dias\[4\]'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "1.541 ns" { Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|aux_dias[4] } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.323 ns ( 34.41 % ) " "Info: Total cell delay = 2.323 ns ( 34.41 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "4.427 ns ( 65.59 % ) " "Info: Total interconnect delay = 4.427 ns ( 65.59 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "6.750 ns" { clk Divider:div_clk|D Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|aux_dias[4] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "6.750 ns" { clk {} clk~combout {} Divider:div_clk|D {} Divider:div_clk|D~clkctrl {} tempo_data:tempo_data0|contador:Selecao|aux_dias[4] {} } { 0.000ns 0.000ns 1.784ns 1.639ns 1.004ns } { 0.000ns 0.999ns 0.787ns 0.000ns 0.537ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock \"%1!s!\" to %2!s! %6!s! is %3!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_TH_DELAY" "0.266 ns + " "Info: + Micro hold delay of destination is 0.266 ns" {  } { { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%2!c! Micro hold delay of destination is %1!s!" 0 0 "" 0 -1} { "Info" "ITDB_FULL_DATA_PATH_RESULT" "3.814 ns - Shortest pin register " "Info: - Shortest pin to register delay is 3.814 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.999 ns) 0.999 ns sel\[1\] 1 PIN PIN_N26 25 " "Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N26; Fanout = 25; PIN Node = 'sel\[1\]'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "" { sel[1] } "NODE_NAME" } } { "Relogio.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/Relogio.vhd" 7 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(2.293 ns) + CELL(0.438 ns) 3.730 ns tempo_data:tempo_data0\|contador:Selecao\|aux_dias~7 2 COMB LCCOMB_X21_Y29_N30 1 " "Info: 2: + IC(2.293 ns) + CELL(0.438 ns) = 3.730 ns; Loc. = LCCOMB_X21_Y29_N30; Fanout = 1; COMB Node = 'tempo_data:tempo_data0\|contador:Selecao\|aux_dias~7'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "2.731 ns" { sel[1] tempo_data:tempo_data0|contador:Selecao|aux_dias~7 } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 25 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.084 ns) 3.814 ns tempo_data:tempo_data0\|contador:Selecao\|aux_dias\[4\] 3 REG LCFF_X21_Y29_N31 7 " "Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 3.814 ns; Loc. = LCFF_X21_Y29_N31; Fanout = 7; REG Node = 'tempo_data:tempo_data0\|contador:Selecao\|aux_dias\[4\]'" {  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "0.084 ns" { tempo_data:tempo_data0|contador:Selecao|aux_dias~7 tempo_data:tempo_data0|contador:Selecao|aux_dias[4] } "NODE_NAME" } } { "contador.vhd" "" { Text "E:/UFPEL/Circuitos Digitais 2/Projetos/CD2_Relogio/contador.vhd" 27 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.521 ns ( 39.88 % ) " "Info: Total cell delay = 1.521 ns ( 39.88 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0 -1} { "Info" "ITDB_TOTAL_IC_DELAY" "2.293 ns ( 60.12 % ) " "Info: Total interconnect delay = 2.293 ns ( 60.12 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "3.814 ns" { sel[1] tempo_data:tempo_data0|contador:Selecao|aux_dias~7 tempo_data:tempo_data0|contador:Selecao|aux_dias[4] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "3.814 ns" { sel[1] {} sel[1]~combout {} tempo_data:tempo_data0|contador:Selecao|aux_dias~7 {} tempo_data:tempo_data0|contador:Selecao|aux_dias[4] {} } { 0.000ns 0.000ns 2.293ns 0.000ns } { 0.000ns 0.999ns 0.438ns 0.084ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0 -1}  } { { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "6.750 ns" { clk Divider:div_clk|D Divider:div_clk|D~clkctrl tempo_data:tempo_data0|contador:Selecao|aux_dias[4] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "6.750 ns" { clk {} clk~combout {} Divider:div_clk|D {} Divider:div_clk|D~clkctrl {} tempo_data:tempo_data0|contador:Selecao|aux_dias[4] {} } { 0.000ns 0.000ns 1.784ns 1.639ns 1.004ns } { 0.000ns 0.999ns 0.787ns 0.000ns 0.537ns } "" } } { "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/91sp2/quartus/bin/TimingClosureFloorplan.fld" "" "3.814 ns" { sel[1] tempo_data:tempo_data0|contador:Selecao|aux_dias~7 tempo_data:tempo_data0|contador:Selecao|aux_dias[4] } "NODE_NAME" } } { "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/91sp2/quartus/bin/Technology_Viewer.qrui" "3.814 ns" { sel[1] {} sel[1]~combout {} tempo_data:tempo_data0|contador:Selecao|aux_dias~7 {} tempo_data:tempo_data0|contador:Selecao|aux_dias[4] {} } { 0.000ns 0.000ns 2.293ns 0.000ns } { 0.000ns 0.999ns 0.438ns 0.084ns } "" } }  } 0 0 "th for %5!s! \"%1!s!\" (data pin = \"%2!s!\", clock pin = \"%3!s!\") is %4!s!" 0 0 "" 0 -1}
{ "Info" "IQEXE_ERROR_COUNT" "Classic Timing Analyzer 0 s 2 s Quartus II " "Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "170 " "Info: Peak virtual memory: 170 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "" 0 -1} { "Info" "IQEXE_END_BANNER_TIME" "Mon Jun 20 14:50:40 2011 " "Info: Processing ended: Mon Jun 20 14:50:40 2011" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "" 0 -1} { "Info" "IQEXE_ELAPSED_TIME" "00:00:01 " "Info: Elapsed time: 00:00:01" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "" 0 -1} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:01 " "Info: Total CPU time (on all processors): 00:00:01" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "" 0 -1}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "" 0 -1}
