TimeQuest Timing Analyzer report for main
Sun Mar 15 13:08:03 2020
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_fifo'
 12. Slow Model Setup: 'reset_fifo'
 13. Slow Model Hold: 'reset_fifo'
 14. Slow Model Hold: 'clk_fifo'
 15. Slow Model Recovery: 'clk_fifo'
 16. Slow Model Removal: 'clk_fifo'
 17. Slow Model Minimum Pulse Width: 'clk_fifo'
 18. Slow Model Minimum Pulse Width: 'reset_fifo'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk_fifo'
 29. Fast Model Setup: 'reset_fifo'
 30. Fast Model Hold: 'reset_fifo'
 31. Fast Model Hold: 'clk_fifo'
 32. Fast Model Recovery: 'clk_fifo'
 33. Fast Model Removal: 'clk_fifo'
 34. Fast Model Minimum Pulse Width: 'clk_fifo'
 35. Fast Model Minimum Pulse Width: 'reset_fifo'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; main                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk_fifo   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_fifo }   ;
; reset_fifo ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset_fifo } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 337.15 MHz ; 200.0 MHz       ; clk_fifo   ; limit due to high minimum pulse width violation (tch) ;
; 546.45 MHz ; 405.19 MHz      ; reset_fifo ; limit due to hold check                               ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_fifo   ; -1.966 ; -46.542       ;
; reset_fifo ; -1.899 ; -6.140        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; reset_fifo ; -1.234 ; -9.634        ;
; clk_fifo   ; 0.391  ; 0.000         ;
+------------+--------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_fifo ; -1.597 ; -3.996        ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_fifo ; -0.810 ; -0.810        ;
+----------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; clk_fifo   ; -2.000 ; -144.380         ;
; reset_fifo ; -1.380 ; -1.380           ;
+------------+--------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_fifo'                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.966 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.988      ;
; -1.914 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.025     ; 2.854      ;
; -1.884 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.906      ;
; -1.736 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.758      ;
; -1.719 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.741      ;
; -1.716 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.738      ;
; -1.714 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.736      ;
; -1.706 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.728      ;
; -1.637 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.659      ;
; -1.634 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.656      ;
; -1.632 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.654      ;
; -1.624 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.646      ;
; -1.578 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.600      ;
; -1.509 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.531      ;
; -1.489 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.511      ;
; -1.486 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.508      ;
; -1.484 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.506      ;
; -1.476 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.498      ;
; -1.342 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.056      ; 2.363      ;
; -1.331 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.353      ;
; -1.328 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.350      ;
; -1.326 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.348      ;
; -1.318 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.340      ;
; -1.262 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.284      ;
; -1.259 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.281      ;
; -1.257 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.279      ;
; -1.249 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.057      ; 2.271      ;
; -1.157 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.056      ; 2.178      ;
; -1.156 ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 2.193      ;
; -1.153 ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 2.190      ;
; -1.150 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.056      ; 2.171      ;
; -1.107 ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 2.144      ;
; -1.081 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.056      ; 2.102      ;
; -1.062 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.056      ; 2.083      ;
; -1.051 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.056      ; 2.072      ;
; -1.025 ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 2.062      ;
; -0.985 ; mde_b:MOORE|y_next.init_514                                                                                        ; mde_b:MOORE|y_present.init                                                                                         ; reset_fifo   ; clk_fifo    ; 1.000        ; -1.532     ; 0.489      ;
; -0.929 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.056      ; 1.950      ;
; -0.885 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.056      ; 1.906      ;
; -0.877 ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 1.914      ;
; -0.874 ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 1.911      ;
; -0.847 ; mde_b:MOORE|y_next.waitMT_491                                                                                      ; mde_b:MOORE|y_present.waitMT                                                                                       ; reset_fifo   ; clk_fifo    ; 1.000        ; -1.799     ; 0.084      ;
; -0.759 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.795      ;
; -0.756 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.792      ;
; -0.735 ; mde_b:MOORE|y_next.wriite2_399                                                                                     ; mde_b:MOORE|y_present.wriite2                                                                                      ; reset_fifo   ; clk_fifo    ; 1.000        ; -1.687     ; 0.084      ;
; -0.734 ; mde_b:MOORE|y_next.reead2_353                                                                                      ; mde_b:MOORE|y_present.reead2                                                                                       ; reset_fifo   ; clk_fifo    ; 1.000        ; -1.686     ; 0.084      ;
; -0.720 ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 1.757      ;
; -0.719 ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 1.756      ;
; -0.718 ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 1.755      ;
; -0.638 ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 1.675      ;
; -0.637 ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 1.674      ;
; -0.636 ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 1.673      ;
; -0.611 ; mde_b:MOORE|y_next.reead_376                                                                                       ; mde_b:MOORE|y_present.reead                                                                                        ; reset_fifo   ; clk_fifo    ; 1.000        ; -1.563     ; 0.084      ;
; -0.611 ; mde_b:MOORE|y_next.readFull_307                                                                                    ; mde_b:MOORE|y_present.readFull                                                                                     ; reset_fifo   ; clk_fifo    ; 1.000        ; -1.563     ; 0.084      ;
; -0.611 ; mde_b:MOORE|y_next.wriite_422                                                                                      ; mde_b:MOORE|y_present.wriite                                                                                       ; reset_fifo   ; clk_fifo    ; 1.000        ; -1.563     ; 0.084      ;
; -0.611 ; mde_b:MOORE|y_next.writeMT_468                                                                                     ; mde_b:MOORE|y_present.writeMT                                                                                      ; reset_fifo   ; clk_fifo    ; 1.000        ; -1.563     ; 0.084      ;
; -0.574 ; mde_b:MOORE|y_next.waitFull_330                                                                                    ; mde_b:MOORE|y_present.waitFull                                                                                     ; reset_fifo   ; clk_fifo    ; 1.000        ; -1.526     ; 0.084      ;
; -0.474 ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 1.511      ;
; -0.473 ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 1.510      ;
; -0.462 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.498      ;
; -0.422 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.458      ;
; -0.310 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.346      ;
; -0.206 ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 1.243      ;
; -0.205 ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 1.242      ;
; -0.089 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.125      ;
; -0.087 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.123      ;
; -0.083 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.119      ;
; -0.052 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.088      ;
; -0.052 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.088      ;
; 0.215  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.821      ;
; 0.218  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.818      ;
; 0.375  ; mde_b:MOORE|y_next.waiit_445                                                                                       ; mde_b:MOORE|y_present.waiit                                                                                        ; reset_fifo   ; clk_fifo    ; 1.000        ; -0.577     ; 0.084      ;
; 0.379  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'reset_fifo'                                                                                                                                            ;
+--------+----------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.899 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.687      ; 2.664      ;
; -1.868 ; mde_b:MOORE|y_present.waiit                              ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.577      ; 1.523      ;
; -1.849 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.687      ; 2.614      ;
; -1.739 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.687      ; 2.504      ;
; -1.718 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.687      ; 2.483      ;
; -1.703 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.687      ; 2.468      ;
; -1.592 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.687      ; 2.357      ;
; -1.557 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.687      ; 2.322      ;
; -1.432 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.687      ; 2.197      ;
; -1.337 ; mde_b:MOORE|y_present.wriite2                            ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.687      ; 2.102      ;
; -1.297 ; mde_b:MOORE|y_present.reead2                             ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.687      ; 2.062      ;
; -1.125 ; mde_b:MOORE|y_present.waiit                              ; mde_b:MOORE|y_next.wriite_422   ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.452      ; 1.583      ;
; -1.061 ; mde_b:MOORE|y_present.writeMT                            ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.688      ; 1.827      ;
; -0.989 ; mde_b:MOORE|y_present.waiit                              ; mde_b:MOORE|y_next.reead_376    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.452      ; 1.436      ;
; -0.808 ; mde_b:MOORE|y_present.readFull                           ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.688      ; 1.574      ;
; -0.531 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.526      ; 2.388      ;
; -0.495 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.526      ; 2.352      ;
; -0.455 ; mde_b:MOORE|y_present.waitFull                           ; mde_b:MOORE|y_next.readFull_307 ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.562      ; 2.153      ;
; -0.424 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.526      ; 2.281      ;
; -0.415 ; reset_fifo                                               ; mde_b:MOORE|y_next.waiit_445    ; reset_fifo   ; reset_fifo  ; 0.500        ; 4.385      ; 3.378      ;
; -0.398 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.799      ; 2.382      ;
; -0.395 ; mde_b:MOORE|y_present.waitMT                             ; mde_b:MOORE|y_next.init_514     ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.532      ; 2.064      ;
; -0.374 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.526      ; 2.231      ;
; -0.371 ; mde_b:MOORE|y_present.waitFull                           ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.526      ; 2.228      ;
; -0.362 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.799      ; 2.346      ;
; -0.349 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.526      ; 2.206      ;
; -0.348 ; mde_b:MOORE|y_present.waitMT                             ; mde_b:MOORE|y_next.writeMT_468  ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.562      ; 2.049      ;
; -0.313 ; mde_b:MOORE|y_present.waitMT                             ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.799      ; 2.297      ;
; -0.309 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.799      ; 2.293      ;
; -0.277 ; mde_b:MOORE|y_present.init                               ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.799      ; 2.261      ;
; -0.259 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.799      ; 2.243      ;
; -0.243 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.526      ; 2.100      ;
; -0.225 ; mde_b:MOORE|y_present.wriite2                            ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.526      ; 2.082      ;
; -0.224 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.526      ; 2.081      ;
; -0.216 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.799      ; 2.200      ;
; -0.128 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.799      ; 2.112      ;
; -0.117 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.526      ; 1.974      ;
; -0.091 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.799      ; 2.075      ;
; -0.088 ; mde_b:MOORE|y_present.waitFull                           ; mde_b:MOORE|y_next.init_514     ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.532      ; 1.757      ;
; -0.002 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.799      ; 1.986      ;
; 0.048  ; mde_b:MOORE|y_present.reead2                             ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.799      ; 1.936      ;
; 0.085  ; reset_fifo                                               ; mde_b:MOORE|y_next.waiit_445    ; reset_fifo   ; reset_fifo  ; 1.000        ; 4.385      ; 3.378      ;
; 0.395  ; reset_fifo                                               ; mde_b:MOORE|y_next.wriite_422   ; reset_fifo   ; reset_fifo  ; 0.500        ; 4.260      ; 3.371      ;
; 0.463  ; reset_fifo                                               ; mde_b:MOORE|y_next.reead_376    ; reset_fifo   ; reset_fifo  ; 0.500        ; 4.260      ; 3.292      ;
; 0.620  ; reset_fifo                                               ; mde_b:MOORE|y_next.init_514     ; reset_fifo   ; reset_fifo  ; 0.500        ; 4.230      ; 3.247      ;
; 0.646  ; reset_fifo                                               ; mde_b:MOORE|y_next.readFull_307 ; reset_fifo   ; reset_fifo  ; 0.500        ; 4.260      ; 3.250      ;
; 0.714  ; reset_fifo                                               ; mde_b:MOORE|y_next.writeMT_468  ; reset_fifo   ; reset_fifo  ; 0.500        ; 4.260      ; 3.185      ;
; 0.728  ; reset_fifo                                               ; mde_b:MOORE|y_next.waitFull_330 ; reset_fifo   ; reset_fifo  ; 0.500        ; 4.224      ; 3.327      ;
; 0.809  ; mde_b:MOORE|y_present.reead                              ; mde_b:MOORE|y_next.reead2_353   ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.687      ; 0.903      ;
; 0.855  ; mde_b:MOORE|y_present.wriite                             ; mde_b:MOORE|y_next.wriite2_399  ; clk_fifo     ; reset_fifo  ; 1.000        ; 1.688      ; 0.901      ;
; 0.895  ; reset_fifo                                               ; mde_b:MOORE|y_next.wriite_422   ; reset_fifo   ; reset_fifo  ; 1.000        ; 4.260      ; 3.371      ;
; 0.919  ; reset_fifo                                               ; mde_b:MOORE|y_next.waitMT_491   ; reset_fifo   ; reset_fifo  ; 0.500        ; 4.497      ; 3.263      ;
; 0.963  ; reset_fifo                                               ; mde_b:MOORE|y_next.reead_376    ; reset_fifo   ; reset_fifo  ; 1.000        ; 4.260      ; 3.292      ;
; 1.120  ; reset_fifo                                               ; mde_b:MOORE|y_next.init_514     ; reset_fifo   ; reset_fifo  ; 1.000        ; 4.230      ; 3.247      ;
; 1.146  ; reset_fifo                                               ; mde_b:MOORE|y_next.readFull_307 ; reset_fifo   ; reset_fifo  ; 1.000        ; 4.260      ; 3.250      ;
; 1.214  ; reset_fifo                                               ; mde_b:MOORE|y_next.writeMT_468  ; reset_fifo   ; reset_fifo  ; 1.000        ; 4.260      ; 3.185      ;
; 1.228  ; reset_fifo                                               ; mde_b:MOORE|y_next.waitFull_330 ; reset_fifo   ; reset_fifo  ; 1.000        ; 4.224      ; 3.327      ;
; 1.419  ; reset_fifo                                               ; mde_b:MOORE|y_next.waitMT_491   ; reset_fifo   ; reset_fifo  ; 1.000        ; 4.497      ; 3.263      ;
+--------+----------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'reset_fifo'                                                                                                                                             ;
+--------+----------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.234 ; reset_fifo                                               ; mde_b:MOORE|y_next.waitMT_491   ; reset_fifo   ; reset_fifo  ; 0.000        ; 4.497      ; 3.263      ;
; -1.075 ; reset_fifo                                               ; mde_b:MOORE|y_next.writeMT_468  ; reset_fifo   ; reset_fifo  ; 0.000        ; 4.260      ; 3.185      ;
; -1.010 ; reset_fifo                                               ; mde_b:MOORE|y_next.readFull_307 ; reset_fifo   ; reset_fifo  ; 0.000        ; 4.260      ; 3.250      ;
; -1.007 ; reset_fifo                                               ; mde_b:MOORE|y_next.waiit_445    ; reset_fifo   ; reset_fifo  ; 0.000        ; 4.385      ; 3.378      ;
; -0.983 ; reset_fifo                                               ; mde_b:MOORE|y_next.init_514     ; reset_fifo   ; reset_fifo  ; 0.000        ; 4.230      ; 3.247      ;
; -0.968 ; reset_fifo                                               ; mde_b:MOORE|y_next.reead_376    ; reset_fifo   ; reset_fifo  ; 0.000        ; 4.260      ; 3.292      ;
; -0.897 ; reset_fifo                                               ; mde_b:MOORE|y_next.waitFull_330 ; reset_fifo   ; reset_fifo  ; 0.000        ; 4.224      ; 3.327      ;
; -0.889 ; reset_fifo                                               ; mde_b:MOORE|y_next.wriite_422   ; reset_fifo   ; reset_fifo  ; 0.000        ; 4.260      ; 3.371      ;
; -0.787 ; mde_b:MOORE|y_present.wriite                             ; mde_b:MOORE|y_next.wriite2_399  ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.688      ; 0.901      ;
; -0.784 ; mde_b:MOORE|y_present.reead                              ; mde_b:MOORE|y_next.reead2_353   ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.687      ; 0.903      ;
; -0.734 ; reset_fifo                                               ; mde_b:MOORE|y_next.waitMT_491   ; reset_fifo   ; reset_fifo  ; -0.500       ; 4.497      ; 3.263      ;
; -0.575 ; reset_fifo                                               ; mde_b:MOORE|y_next.writeMT_468  ; reset_fifo   ; reset_fifo  ; -0.500       ; 4.260      ; 3.185      ;
; -0.510 ; reset_fifo                                               ; mde_b:MOORE|y_next.readFull_307 ; reset_fifo   ; reset_fifo  ; -0.500       ; 4.260      ; 3.250      ;
; -0.507 ; reset_fifo                                               ; mde_b:MOORE|y_next.waiit_445    ; reset_fifo   ; reset_fifo  ; -0.500       ; 4.385      ; 3.378      ;
; -0.483 ; reset_fifo                                               ; mde_b:MOORE|y_next.init_514     ; reset_fifo   ; reset_fifo  ; -0.500       ; 4.230      ; 3.247      ;
; -0.468 ; reset_fifo                                               ; mde_b:MOORE|y_next.reead_376    ; reset_fifo   ; reset_fifo  ; -0.500       ; 4.260      ; 3.292      ;
; -0.397 ; reset_fifo                                               ; mde_b:MOORE|y_next.waitFull_330 ; reset_fifo   ; reset_fifo  ; -0.500       ; 4.224      ; 3.327      ;
; -0.389 ; reset_fifo                                               ; mde_b:MOORE|y_next.wriite_422   ; reset_fifo   ; reset_fifo  ; -0.500       ; 4.260      ; 3.371      ;
; -0.114 ; mde_b:MOORE|y_present.readFull                           ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.688      ; 1.574      ;
; 0.137  ; mde_b:MOORE|y_present.reead2                             ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.799      ; 1.936      ;
; 0.139  ; mde_b:MOORE|y_present.writeMT                            ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.688      ; 1.827      ;
; 0.187  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.799      ; 1.986      ;
; 0.225  ; mde_b:MOORE|y_present.waitFull                           ; mde_b:MOORE|y_next.init_514     ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.532      ; 1.757      ;
; 0.276  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.799      ; 2.075      ;
; 0.313  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.799      ; 2.112      ;
; 0.375  ; mde_b:MOORE|y_present.reead2                             ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.687      ; 2.062      ;
; 0.401  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.799      ; 2.200      ;
; 0.415  ; mde_b:MOORE|y_present.wriite2                            ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.687      ; 2.102      ;
; 0.444  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.799      ; 2.243      ;
; 0.448  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.526      ; 1.974      ;
; 0.462  ; mde_b:MOORE|y_present.init                               ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.799      ; 2.261      ;
; 0.487  ; mde_b:MOORE|y_present.waitMT                             ; mde_b:MOORE|y_next.writeMT_468  ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.562      ; 2.049      ;
; 0.494  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.799      ; 2.293      ;
; 0.498  ; mde_b:MOORE|y_present.waitMT                             ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.799      ; 2.297      ;
; 0.510  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.687      ; 2.197      ;
; 0.532  ; mde_b:MOORE|y_present.waitMT                             ; mde_b:MOORE|y_next.init_514     ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.532      ; 2.064      ;
; 0.547  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.799      ; 2.346      ;
; 0.555  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.526      ; 2.081      ;
; 0.556  ; mde_b:MOORE|y_present.wriite2                            ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.526      ; 2.082      ;
; 0.574  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.526      ; 2.100      ;
; 0.583  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.799      ; 2.382      ;
; 0.591  ; mde_b:MOORE|y_present.waitFull                           ; mde_b:MOORE|y_next.readFull_307 ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.562      ; 2.153      ;
; 0.635  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.687      ; 2.322      ;
; 0.670  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.687      ; 2.357      ;
; 0.680  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.526      ; 2.206      ;
; 0.702  ; mde_b:MOORE|y_present.waitFull                           ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.526      ; 2.228      ;
; 0.705  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.526      ; 2.231      ;
; 0.755  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.526      ; 2.281      ;
; 0.781  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.687      ; 2.468      ;
; 0.796  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.687      ; 2.483      ;
; 0.817  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.687      ; 2.504      ;
; 0.826  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.526      ; 2.352      ;
; 0.862  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.526      ; 2.388      ;
; 0.927  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.687      ; 2.614      ;
; 0.946  ; mde_b:MOORE|y_present.waiit                              ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.577      ; 1.523      ;
; 0.977  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 1.687      ; 2.664      ;
; 0.984  ; mde_b:MOORE|y_present.waiit                              ; mde_b:MOORE|y_next.reead_376    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.452      ; 1.436      ;
; 1.131  ; mde_b:MOORE|y_present.waiit                              ; mde_b:MOORE|y_next.wriite_422   ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.452      ; 1.583      ;
+--------+----------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_fifo'                                                                                                                                                                                                                                                                                           ;
+-------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.657      ;
; 0.395 ; mde_b:MOORE|y_next.waiit_445                                                                                       ; mde_b:MOORE|y_present.waiit                                                                                        ; reset_fifo   ; clk_fifo    ; 0.000        ; -0.577     ; 0.084      ;
; 0.552 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.818      ;
; 0.555 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.821      ;
; 0.822 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.088      ;
; 0.822 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.088      ;
; 0.853 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.119      ;
; 0.857 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.123      ;
; 0.859 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.125      ;
; 0.975 ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 1.242      ;
; 0.976 ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 1.243      ;
; 1.080 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.346      ;
; 1.192 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.458      ;
; 1.232 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.498      ;
; 1.243 ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 1.510      ;
; 1.244 ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 1.511      ;
; 1.344 ; mde_b:MOORE|y_next.waitFull_330                                                                                    ; mde_b:MOORE|y_present.waitFull                                                                                     ; reset_fifo   ; clk_fifo    ; 0.000        ; -1.526     ; 0.084      ;
; 1.381 ; mde_b:MOORE|y_next.reead_376                                                                                       ; mde_b:MOORE|y_present.reead                                                                                        ; reset_fifo   ; clk_fifo    ; 0.000        ; -1.563     ; 0.084      ;
; 1.381 ; mde_b:MOORE|y_next.readFull_307                                                                                    ; mde_b:MOORE|y_present.readFull                                                                                     ; reset_fifo   ; clk_fifo    ; 0.000        ; -1.563     ; 0.084      ;
; 1.381 ; mde_b:MOORE|y_next.wriite_422                                                                                      ; mde_b:MOORE|y_present.wriite                                                                                       ; reset_fifo   ; clk_fifo    ; 0.000        ; -1.563     ; 0.084      ;
; 1.381 ; mde_b:MOORE|y_next.writeMT_468                                                                                     ; mde_b:MOORE|y_present.writeMT                                                                                      ; reset_fifo   ; clk_fifo    ; 0.000        ; -1.563     ; 0.084      ;
; 1.406 ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 1.673      ;
; 1.407 ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 1.674      ;
; 1.408 ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 1.675      ;
; 1.488 ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 1.755      ;
; 1.489 ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 1.756      ;
; 1.490 ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 1.757      ;
; 1.504 ; mde_b:MOORE|y_next.reead2_353                                                                                      ; mde_b:MOORE|y_present.reead2                                                                                       ; reset_fifo   ; clk_fifo    ; 0.000        ; -1.686     ; 0.084      ;
; 1.505 ; mde_b:MOORE|y_next.wriite2_399                                                                                     ; mde_b:MOORE|y_present.wriite2                                                                                      ; reset_fifo   ; clk_fifo    ; 0.000        ; -1.687     ; 0.084      ;
; 1.526 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.792      ;
; 1.529 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.795      ;
; 1.616 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.056      ; 1.906      ;
; 1.617 ; mde_b:MOORE|y_next.waitMT_491                                                                                      ; mde_b:MOORE|y_present.waitMT                                                                                       ; reset_fifo   ; clk_fifo    ; 0.000        ; -1.799     ; 0.084      ;
; 1.644 ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 1.911      ;
; 1.647 ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 1.914      ;
; 1.660 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.056      ; 1.950      ;
; 1.755 ; mde_b:MOORE|y_next.init_514                                                                                        ; mde_b:MOORE|y_present.init                                                                                         ; reset_fifo   ; clk_fifo    ; 0.000        ; -1.532     ; 0.489      ;
; 1.782 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.056      ; 2.072      ;
; 1.793 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.056      ; 2.083      ;
; 1.795 ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 2.062      ;
; 1.812 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.056      ; 2.102      ;
; 1.877 ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 2.144      ;
; 1.881 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.056      ; 2.171      ;
; 1.888 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.056      ; 2.178      ;
; 1.923 ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 2.190      ;
; 1.926 ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 2.193      ;
; 1.980 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.271      ;
; 1.988 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.279      ;
; 1.990 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.281      ;
; 1.993 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.284      ;
; 2.049 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.340      ;
; 2.057 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.348      ;
; 2.059 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.350      ;
; 2.062 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.353      ;
; 2.073 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.056      ; 2.363      ;
; 2.207 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.498      ;
; 2.215 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.506      ;
; 2.217 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.508      ;
; 2.220 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.511      ;
; 2.240 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.531      ;
; 2.257 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.548      ;
; 2.265 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.556      ;
; 2.267 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.558      ;
; 2.270 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.561      ;
; 2.309 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.600      ;
; 2.339 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.630      ;
; 2.347 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.638      ;
; 2.349 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.640      ;
; 2.352 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.643      ;
; 2.467 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.758      ;
; 2.517 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.808      ;
; 2.599 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.057      ; 2.890      ;
; 2.645 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.025     ; 2.854      ;
+-------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk_fifo'                                                                                                                                          ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.597 ; mde_b:MOORE|y_present.wriite   ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 2.633      ;
; -1.515 ; mde_b:MOORE|y_present.writeMT  ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 2.551      ;
; -1.367 ; mde_b:MOORE|y_present.readFull ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 2.403      ;
; -1.209 ; mde_b:MOORE|y_present.reead    ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 2.245      ;
; -0.283 ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.319      ;
; -0.283 ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.319      ;
; -0.283 ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.319      ;
; -0.283 ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.319      ;
; -0.283 ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.319      ;
; -0.283 ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.319      ;
; -0.283 ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.319      ;
; -0.283 ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.319      ;
; -0.030 ; reset_fifo                     ; mde_b:MOORE|y_present.wriite2                            ; reset_fifo   ; clk_fifo    ; 0.500        ; 2.698      ; 3.264      ;
; -0.030 ; reset_fifo                     ; mde_b:MOORE|y_present.reead2                             ; reset_fifo   ; clk_fifo    ; 0.500        ; 2.698      ; 3.264      ;
; -0.030 ; reset_fifo                     ; mde_b:MOORE|y_present.waitMT                             ; reset_fifo   ; clk_fifo    ; 0.500        ; 2.698      ; 3.264      ;
; -0.024 ; reset_fifo                     ; mde_b:MOORE|y_present.init                               ; reset_fifo   ; clk_fifo    ; 0.500        ; 2.698      ; 3.258      ;
; -0.021 ; reset_fifo                     ; mde_b:MOORE|y_present.waitFull                           ; reset_fifo   ; clk_fifo    ; 0.500        ; 2.698      ; 3.255      ;
; 0.061  ; reset_fifo                     ; mde_b:MOORE|y_present.reead                              ; reset_fifo   ; clk_fifo    ; 0.500        ; 2.697      ; 3.172      ;
; 0.061  ; reset_fifo                     ; mde_b:MOORE|y_present.readFull                           ; reset_fifo   ; clk_fifo    ; 0.500        ; 2.697      ; 3.172      ;
; 0.061  ; reset_fifo                     ; mde_b:MOORE|y_present.wriite                             ; reset_fifo   ; clk_fifo    ; 0.500        ; 2.697      ; 3.172      ;
; 0.061  ; reset_fifo                     ; mde_b:MOORE|y_present.writeMT                            ; reset_fifo   ; clk_fifo    ; 0.500        ; 2.697      ; 3.172      ;
; 0.470  ; reset_fifo                     ; mde_b:MOORE|y_present.wriite2                            ; reset_fifo   ; clk_fifo    ; 1.000        ; 2.698      ; 3.264      ;
; 0.470  ; reset_fifo                     ; mde_b:MOORE|y_present.reead2                             ; reset_fifo   ; clk_fifo    ; 1.000        ; 2.698      ; 3.264      ;
; 0.470  ; reset_fifo                     ; mde_b:MOORE|y_present.waitMT                             ; reset_fifo   ; clk_fifo    ; 1.000        ; 2.698      ; 3.264      ;
; 0.476  ; reset_fifo                     ; mde_b:MOORE|y_present.init                               ; reset_fifo   ; clk_fifo    ; 1.000        ; 2.698      ; 3.258      ;
; 0.479  ; reset_fifo                     ; mde_b:MOORE|y_present.waitFull                           ; reset_fifo   ; clk_fifo    ; 1.000        ; 2.698      ; 3.255      ;
; 0.561  ; reset_fifo                     ; mde_b:MOORE|y_present.reead                              ; reset_fifo   ; clk_fifo    ; 1.000        ; 2.697      ; 3.172      ;
; 0.561  ; reset_fifo                     ; mde_b:MOORE|y_present.readFull                           ; reset_fifo   ; clk_fifo    ; 1.000        ; 2.697      ; 3.172      ;
; 0.561  ; reset_fifo                     ; mde_b:MOORE|y_present.wriite                             ; reset_fifo   ; clk_fifo    ; 1.000        ; 2.697      ; 3.172      ;
; 0.561  ; reset_fifo                     ; mde_b:MOORE|y_present.writeMT                            ; reset_fifo   ; clk_fifo    ; 1.000        ; 2.697      ; 3.172      ;
; 1.080  ; reset_fifo                     ; mde_b:MOORE|y_present.waiit                              ; reset_fifo   ; clk_fifo    ; 0.500        ; 3.808      ; 3.264      ;
; 1.580  ; reset_fifo                     ; mde_b:MOORE|y_present.waiit                              ; reset_fifo   ; clk_fifo    ; 1.000        ; 3.808      ; 3.264      ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk_fifo'                                                                                                                                           ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.810 ; reset_fifo                     ; mde_b:MOORE|y_present.waiit                              ; reset_fifo   ; clk_fifo    ; 0.000        ; 3.808      ; 3.264      ;
; -0.310 ; reset_fifo                     ; mde_b:MOORE|y_present.waiit                              ; reset_fifo   ; clk_fifo    ; -0.500       ; 3.808      ; 3.264      ;
; 0.209  ; reset_fifo                     ; mde_b:MOORE|y_present.reead                              ; reset_fifo   ; clk_fifo    ; 0.000        ; 2.697      ; 3.172      ;
; 0.209  ; reset_fifo                     ; mde_b:MOORE|y_present.readFull                           ; reset_fifo   ; clk_fifo    ; 0.000        ; 2.697      ; 3.172      ;
; 0.209  ; reset_fifo                     ; mde_b:MOORE|y_present.wriite                             ; reset_fifo   ; clk_fifo    ; 0.000        ; 2.697      ; 3.172      ;
; 0.209  ; reset_fifo                     ; mde_b:MOORE|y_present.writeMT                            ; reset_fifo   ; clk_fifo    ; 0.000        ; 2.697      ; 3.172      ;
; 0.291  ; reset_fifo                     ; mde_b:MOORE|y_present.waitFull                           ; reset_fifo   ; clk_fifo    ; 0.000        ; 2.698      ; 3.255      ;
; 0.294  ; reset_fifo                     ; mde_b:MOORE|y_present.init                               ; reset_fifo   ; clk_fifo    ; 0.000        ; 2.698      ; 3.258      ;
; 0.300  ; reset_fifo                     ; mde_b:MOORE|y_present.wriite2                            ; reset_fifo   ; clk_fifo    ; 0.000        ; 2.698      ; 3.264      ;
; 0.300  ; reset_fifo                     ; mde_b:MOORE|y_present.reead2                             ; reset_fifo   ; clk_fifo    ; 0.000        ; 2.698      ; 3.264      ;
; 0.300  ; reset_fifo                     ; mde_b:MOORE|y_present.waitMT                             ; reset_fifo   ; clk_fifo    ; 0.000        ; 2.698      ; 3.264      ;
; 0.709  ; reset_fifo                     ; mde_b:MOORE|y_present.reead                              ; reset_fifo   ; clk_fifo    ; -0.500       ; 2.697      ; 3.172      ;
; 0.709  ; reset_fifo                     ; mde_b:MOORE|y_present.readFull                           ; reset_fifo   ; clk_fifo    ; -0.500       ; 2.697      ; 3.172      ;
; 0.709  ; reset_fifo                     ; mde_b:MOORE|y_present.wriite                             ; reset_fifo   ; clk_fifo    ; -0.500       ; 2.697      ; 3.172      ;
; 0.709  ; reset_fifo                     ; mde_b:MOORE|y_present.writeMT                            ; reset_fifo   ; clk_fifo    ; -0.500       ; 2.697      ; 3.172      ;
; 0.791  ; reset_fifo                     ; mde_b:MOORE|y_present.waitFull                           ; reset_fifo   ; clk_fifo    ; -0.500       ; 2.698      ; 3.255      ;
; 0.794  ; reset_fifo                     ; mde_b:MOORE|y_present.init                               ; reset_fifo   ; clk_fifo    ; -0.500       ; 2.698      ; 3.258      ;
; 0.800  ; reset_fifo                     ; mde_b:MOORE|y_present.wriite2                            ; reset_fifo   ; clk_fifo    ; -0.500       ; 2.698      ; 3.264      ;
; 0.800  ; reset_fifo                     ; mde_b:MOORE|y_present.reead2                             ; reset_fifo   ; clk_fifo    ; -0.500       ; 2.698      ; 3.264      ;
; 0.800  ; reset_fifo                     ; mde_b:MOORE|y_present.waitMT                             ; reset_fifo   ; clk_fifo    ; -0.500       ; 2.698      ; 3.264      ;
; 1.053  ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.319      ;
; 1.053  ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.319      ;
; 1.053  ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.319      ;
; 1.053  ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.319      ;
; 1.053  ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.319      ;
; 1.053  ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.319      ;
; 1.053  ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.319      ;
; 1.053  ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.319      ;
; 1.979  ; mde_b:MOORE|y_present.reead    ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 2.245      ;
; 2.137  ; mde_b:MOORE|y_present.readFull ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 2.403      ;
; 2.139  ; mde_b:MOORE|y_present.writeMT  ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 2.405      ;
; 2.221  ; mde_b:MOORE|y_present.wriite   ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 2.487      ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_fifo'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_fifo ; Rise       ; clk_fifo                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.init                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.init                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.readFull                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.readFull                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.reead                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.reead                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.reead2                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.reead2                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.waiit                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.waiit                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.waitFull                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.waitFull                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.waitMT                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.waitMT                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.wriite                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.wriite                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.wriite2                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.wriite2                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.writeMT                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset_fifo'                                                                             ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; reset_fifo ; Rise       ; reset_fifo                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|Selector12~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|Selector12~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|Selector12~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|Selector12~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|Selector12~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|Selector12~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; MOORE|Selector12~0|datab           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; MOORE|Selector12~0|datab           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.init_514|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.init_514|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.readFull_307|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.readFull_307|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.reead2_353|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.reead2_353|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.reead_376|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.reead_376|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.waiit_445|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.waiit_445|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.waitFull_330|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.waitFull_330|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.waitMT_491|datab      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.waitMT_491|datab      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.wriite2_399|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.wriite2_399|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.wriite_422|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.wriite_422|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.writeMT_468|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.writeMT_468|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.init_514        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.init_514        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.readFull_307    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.readFull_307    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.reead2_353      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.reead2_353      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.reead_376       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.reead_376       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.waiit_445       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.waiit_445       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.waitFull_330    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.waitFull_330    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.waitMT_491      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.waitMT_491      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.wriite2_399     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.wriite2_399     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.wriite_422      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.wriite_422      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.writeMT_468     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.writeMT_468     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; reset_fifo|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; reset_fifo|combout                 ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; wr_data_fifo[*]   ; clk_fifo   ; 3.843  ; 3.843  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[0]  ; clk_fifo   ; -0.411 ; -0.411 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[1]  ; clk_fifo   ; 3.334  ; 3.334  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[2]  ; clk_fifo   ; 3.808  ; 3.808  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[3]  ; clk_fifo   ; 3.843  ; 3.843  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[4]  ; clk_fifo   ; 3.388  ; 3.388  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[5]  ; clk_fifo   ; 3.605  ; 3.605  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[6]  ; clk_fifo   ; 3.372  ; 3.372  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[7]  ; clk_fifo   ; 3.843  ; 3.843  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[8]  ; clk_fifo   ; 3.404  ; 3.404  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[9]  ; clk_fifo   ; 3.600  ; 3.600  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[10] ; clk_fifo   ; 3.600  ; 3.600  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[11] ; clk_fifo   ; 3.124  ; 3.124  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[12] ; clk_fifo   ; 3.135  ; 3.135  ; Rise       ; clk_fifo        ;
; rd_fifo           ; reset_fifo ; 4.970  ; 4.970  ; Rise       ; reset_fifo      ;
; reset_fifo        ; reset_fifo ; 0.915  ; 0.915  ; Rise       ; reset_fifo      ;
; wr_fifo           ; reset_fifo ; 5.778  ; 5.778  ; Rise       ; reset_fifo      ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; wr_data_fifo[*]   ; clk_fifo   ; 0.680  ; 0.680  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[0]  ; clk_fifo   ; 0.680  ; 0.680  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[1]  ; clk_fifo   ; -3.065 ; -3.065 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[2]  ; clk_fifo   ; -3.539 ; -3.539 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[3]  ; clk_fifo   ; -3.574 ; -3.574 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[4]  ; clk_fifo   ; -3.119 ; -3.119 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[5]  ; clk_fifo   ; -3.336 ; -3.336 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[6]  ; clk_fifo   ; -3.103 ; -3.103 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[7]  ; clk_fifo   ; -3.574 ; -3.574 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[8]  ; clk_fifo   ; -3.135 ; -3.135 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[9]  ; clk_fifo   ; -3.331 ; -3.331 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[10] ; clk_fifo   ; -3.331 ; -3.331 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[11] ; clk_fifo   ; -2.855 ; -2.855 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[12] ; clk_fifo   ; -2.866 ; -2.866 ; Rise       ; clk_fifo        ;
; rd_fifo           ; reset_fifo ; -3.048 ; -3.048 ; Rise       ; reset_fifo      ;
; reset_fifo        ; reset_fifo ; 1.234  ; 1.234  ; Rise       ; reset_fifo      ;
; wr_fifo           ; reset_fifo ; -3.539 ; -3.539 ; Rise       ; reset_fifo      ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; CF[*]             ; clk_fifo   ; 7.066 ; 7.066 ; Rise       ; clk_fifo        ;
;  CF[0]            ; clk_fifo   ; 6.824 ; 6.824 ; Rise       ; clk_fifo        ;
;  CF[1]            ; clk_fifo   ; 7.066 ; 7.066 ; Rise       ; clk_fifo        ;
;  CF[2]            ; clk_fifo   ; 7.060 ; 7.060 ; Rise       ; clk_fifo        ;
;  CF[3]            ; clk_fifo   ; 6.375 ; 6.375 ; Rise       ; clk_fifo        ;
; CT[*]             ; clk_fifo   ; 7.125 ; 7.125 ; Rise       ; clk_fifo        ;
;  CT[0]            ; clk_fifo   ; 6.871 ; 6.871 ; Rise       ; clk_fifo        ;
;  CT[1]            ; clk_fifo   ; 6.386 ; 6.386 ; Rise       ; clk_fifo        ;
;  CT[2]            ; clk_fifo   ; 6.384 ; 6.384 ; Rise       ; clk_fifo        ;
;  CT[3]            ; clk_fifo   ; 7.125 ; 7.125 ; Rise       ; clk_fifo        ;
; em                ; clk_fifo   ; 7.796 ; 7.796 ; Rise       ; clk_fifo        ;
; fu                ; clk_fifo   ; 6.379 ; 6.379 ; Rise       ; clk_fifo        ;
; rd_data_fifo[*]   ; clk_fifo   ; 9.961 ; 9.961 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[0]  ; clk_fifo   ; 9.714 ; 9.714 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[1]  ; clk_fifo   ; 9.746 ; 9.746 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[2]  ; clk_fifo   ; 9.755 ; 9.755 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[3]  ; clk_fifo   ; 9.715 ; 9.715 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[4]  ; clk_fifo   ; 9.515 ; 9.515 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[5]  ; clk_fifo   ; 9.749 ; 9.749 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[6]  ; clk_fifo   ; 9.583 ; 9.583 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[7]  ; clk_fifo   ; 9.961 ; 9.961 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[8]  ; clk_fifo   ; 9.556 ; 9.556 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[9]  ; clk_fifo   ; 9.770 ; 9.770 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[10] ; clk_fifo   ; 9.517 ; 9.517 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[11] ; clk_fifo   ; 9.531 ; 9.531 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[12] ; clk_fifo   ; 9.555 ; 9.555 ; Rise       ; clk_fifo        ;
; ss                ; clk_fifo   ; 7.697 ; 7.697 ; Rise       ; clk_fifo        ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; CF[*]             ; clk_fifo   ; 6.375 ; 6.375 ; Rise       ; clk_fifo        ;
;  CF[0]            ; clk_fifo   ; 6.824 ; 6.824 ; Rise       ; clk_fifo        ;
;  CF[1]            ; clk_fifo   ; 7.066 ; 7.066 ; Rise       ; clk_fifo        ;
;  CF[2]            ; clk_fifo   ; 7.060 ; 7.060 ; Rise       ; clk_fifo        ;
;  CF[3]            ; clk_fifo   ; 6.375 ; 6.375 ; Rise       ; clk_fifo        ;
; CT[*]             ; clk_fifo   ; 6.384 ; 6.384 ; Rise       ; clk_fifo        ;
;  CT[0]            ; clk_fifo   ; 6.871 ; 6.871 ; Rise       ; clk_fifo        ;
;  CT[1]            ; clk_fifo   ; 6.386 ; 6.386 ; Rise       ; clk_fifo        ;
;  CT[2]            ; clk_fifo   ; 6.384 ; 6.384 ; Rise       ; clk_fifo        ;
;  CT[3]            ; clk_fifo   ; 7.125 ; 7.125 ; Rise       ; clk_fifo        ;
; em                ; clk_fifo   ; 7.320 ; 7.320 ; Rise       ; clk_fifo        ;
; fu                ; clk_fifo   ; 6.379 ; 6.379 ; Rise       ; clk_fifo        ;
; rd_data_fifo[*]   ; clk_fifo   ; 9.515 ; 9.515 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[0]  ; clk_fifo   ; 9.714 ; 9.714 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[1]  ; clk_fifo   ; 9.746 ; 9.746 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[2]  ; clk_fifo   ; 9.755 ; 9.755 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[3]  ; clk_fifo   ; 9.715 ; 9.715 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[4]  ; clk_fifo   ; 9.515 ; 9.515 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[5]  ; clk_fifo   ; 9.749 ; 9.749 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[6]  ; clk_fifo   ; 9.583 ; 9.583 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[7]  ; clk_fifo   ; 9.961 ; 9.961 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[8]  ; clk_fifo   ; 9.556 ; 9.556 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[9]  ; clk_fifo   ; 9.770 ; 9.770 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[10] ; clk_fifo   ; 9.517 ; 9.517 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[11] ; clk_fifo   ; 9.531 ; 9.531 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[12] ; clk_fifo   ; 9.555 ; 9.555 ; Rise       ; clk_fifo        ;
; ss                ; clk_fifo   ; 7.240 ; 7.240 ; Rise       ; clk_fifo        ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_fifo   ; -1.460 ; -19.990       ;
; reset_fifo ; -0.347 ; -0.347        ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; reset_fifo ; -0.849 ; -6.150        ;
; clk_fifo   ; 0.196  ; 0.000         ;
+------------+--------+---------------+


+-----------------------------------+
; Fast Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_fifo ; -0.271 ; -0.271        ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_fifo ; -0.459 ; -1.604        ;
+----------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; clk_fifo   ; -2.000 ; -144.380         ;
; reset_fifo ; -1.380 ; -1.380           ;
+------------+--------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_fifo'                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; -0.017     ; 2.442      ;
; -0.296 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.357      ;
; -0.258 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.319      ;
; -0.201 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.262      ;
; -0.192 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.253      ;
; -0.179 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.240      ;
; -0.175 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.236      ;
; -0.168 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.229      ;
; -0.154 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.215      ;
; -0.141 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.202      ;
; -0.137 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.198      ;
; -0.130 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.191      ;
; -0.121 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.182      ;
; -0.106 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.167      ;
; -0.097 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.158      ;
; -0.084 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.145      ;
; -0.080 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.141      ;
; -0.073 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.134      ;
; -0.041 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.061      ; 1.101      ;
; -0.017 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.078      ;
; -0.004 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.065      ;
; -0.002 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.063      ;
; 0.000  ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.061      ;
; 0.007  ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.054      ;
; 0.011  ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.050      ;
; 0.015  ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.046      ;
; 0.022  ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.062      ; 1.039      ;
; 0.027  ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 1.006      ;
; 0.030  ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 1.003      ;
; 0.040  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.061      ; 1.020      ;
; 0.053  ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 0.980      ;
; 0.056  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.061      ; 1.004      ;
; 0.087  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.061      ; 0.973      ;
; 0.091  ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 0.942      ;
; 0.093  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.061      ; 0.967      ;
; 0.099  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.061      ; 0.961      ;
; 0.151  ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 0.882      ;
; 0.154  ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 0.879      ;
; 0.155  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.061      ; 0.905      ;
; 0.166  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.061      ; 0.894      ;
; 0.204  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.828      ;
; 0.207  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.825      ;
; 0.207  ; mde_b:MOORE|y_next.init_514                                                                                        ; mde_b:MOORE|y_present.init                                                                                         ; reset_fifo   ; clk_fifo    ; 1.000        ; -0.595     ; 0.230      ;
; 0.211  ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 0.822      ;
; 0.211  ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 0.822      ;
; 0.212  ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 0.821      ;
; 0.249  ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 0.784      ;
; 0.249  ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 0.784      ;
; 0.250  ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 0.783      ;
; 0.282  ; mde_b:MOORE|y_next.waitMT_491                                                                                      ; mde_b:MOORE|y_present.waitMT                                                                                       ; reset_fifo   ; clk_fifo    ; 1.000        ; -0.708     ; 0.042      ;
; 0.319  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.713      ;
; 0.320  ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 0.713      ;
; 0.322  ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 0.711      ;
; 0.327  ; mde_b:MOORE|y_next.wriite2_399                                                                                     ; mde_b:MOORE|y_present.wriite2                                                                                      ; reset_fifo   ; clk_fifo    ; 1.000        ; -0.663     ; 0.042      ;
; 0.327  ; mde_b:MOORE|y_next.reead2_353                                                                                      ; mde_b:MOORE|y_present.reead2                                                                                       ; reset_fifo   ; clk_fifo    ; 1.000        ; -0.663     ; 0.042      ;
; 0.336  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.696      ;
; 0.375  ; mde_b:MOORE|y_next.reead_376                                                                                       ; mde_b:MOORE|y_present.reead                                                                                        ; reset_fifo   ; clk_fifo    ; 1.000        ; -0.615     ; 0.042      ;
; 0.376  ; mde_b:MOORE|y_next.readFull_307                                                                                    ; mde_b:MOORE|y_present.readFull                                                                                     ; reset_fifo   ; clk_fifo    ; 1.000        ; -0.614     ; 0.042      ;
; 0.376  ; mde_b:MOORE|y_next.wriite_422                                                                                      ; mde_b:MOORE|y_present.wriite                                                                                       ; reset_fifo   ; clk_fifo    ; 1.000        ; -0.614     ; 0.042      ;
; 0.376  ; mde_b:MOORE|y_next.writeMT_468                                                                                     ; mde_b:MOORE|y_present.writeMT                                                                                      ; reset_fifo   ; clk_fifo    ; 1.000        ; -0.614     ; 0.042      ;
; 0.382  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.650      ;
; 0.398  ; mde_b:MOORE|y_next.waitFull_330                                                                                    ; mde_b:MOORE|y_present.waitFull                                                                                     ; reset_fifo   ; clk_fifo    ; 1.000        ; -0.592     ; 0.042      ;
; 0.434  ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 0.599      ;
; 0.437  ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.001      ; 0.596      ;
; 0.495  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.537      ;
; 0.496  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.536      ;
; 0.497  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.535      ;
; 0.509  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.523      ;
; 0.509  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.523      ;
; 0.621  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.411      ;
; 0.624  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.408      ;
; 0.665  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.367      ;
; 0.684  ; mde_b:MOORE|y_next.waiit_445                                                                                       ; mde_b:MOORE|y_present.waiit                                                                                        ; reset_fifo   ; clk_fifo    ; 1.000        ; -0.306     ; 0.042      ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'reset_fifo'                                                                                                                                            ;
+--------+----------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.347 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.663      ; 1.179      ;
; -0.324 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.663      ; 1.156      ;
; -0.294 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.663      ; 1.126      ;
; -0.281 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.663      ; 1.113      ;
; -0.263 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.663      ; 1.095      ;
; -0.223 ; mde_b:MOORE|y_present.waiit                              ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.306      ; 0.698      ;
; -0.218 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.663      ; 1.050      ;
; -0.210 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.663      ; 1.042      ;
; -0.166 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.663      ; 0.998      ;
; -0.118 ; mde_b:MOORE|y_present.wriite2                            ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.663      ; 0.950      ;
; -0.105 ; mde_b:MOORE|y_present.reead2                             ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.663      ; 0.937      ;
; 0.005  ; mde_b:MOORE|y_present.writeMT                            ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.664      ; 0.828      ;
; 0.105  ; mde_b:MOORE|y_present.waiit                              ; mde_b:MOORE|y_next.wriite_422   ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.256      ; 0.731      ;
; 0.112  ; mde_b:MOORE|y_present.readFull                           ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.664      ; 0.721      ;
; 0.171  ; mde_b:MOORE|y_present.waiit                              ; mde_b:MOORE|y_next.reead_376    ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.257      ; 0.664      ;
; 0.248  ; mde_b:MOORE|y_present.waitFull                           ; mde_b:MOORE|y_next.readFull_307 ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.613      ; 1.008      ;
; 0.253  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.592      ; 1.070      ;
; 0.266  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.592      ; 1.057      ;
; 0.291  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.708      ; 1.078      ;
; 0.302  ; mde_b:MOORE|y_present.waitMT                             ; mde_b:MOORE|y_next.init_514     ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.595      ; 0.938      ;
; 0.302  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.592      ; 1.021      ;
; 0.304  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.708      ; 1.065      ;
; 0.316  ; mde_b:MOORE|y_present.waitMT                             ; mde_b:MOORE|y_next.writeMT_468  ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.613      ; 0.943      ;
; 0.316  ; mde_b:MOORE|y_present.waitFull                           ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.592      ; 1.007      ;
; 0.325  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.592      ; 0.998      ;
; 0.337  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.592      ; 0.986      ;
; 0.337  ; mde_b:MOORE|y_present.init                               ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.708      ; 1.032      ;
; 0.338  ; mde_b:MOORE|y_present.waitMT                             ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.708      ; 1.031      ;
; 0.354  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.708      ; 1.015      ;
; 0.365  ; reset_fifo                                               ; mde_b:MOORE|y_next.waiit_445    ; reset_fifo   ; reset_fifo  ; 0.500        ; 2.334      ; 1.638      ;
; 0.375  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.708      ; 0.994      ;
; 0.377  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.708      ; 0.992      ;
; 0.379  ; mde_b:MOORE|y_present.wriite2                            ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.592      ; 0.944      ;
; 0.381  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.592      ; 0.942      ;
; 0.386  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.592      ; 0.937      ;
; 0.419  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.708      ; 0.950      ;
; 0.431  ; mde_b:MOORE|y_present.waitFull                           ; mde_b:MOORE|y_next.init_514     ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.595      ; 0.809      ;
; 0.431  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.592      ; 0.892      ;
; 0.438  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.708      ; 0.931      ;
; 0.483  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.708      ; 0.886      ;
; 0.502  ; mde_b:MOORE|y_present.reead2                             ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.708      ; 0.867      ;
; 0.738  ; reset_fifo                                               ; mde_b:MOORE|y_next.wriite_422   ; reset_fifo   ; reset_fifo  ; 0.500        ; 2.284      ; 1.626      ;
; 0.758  ; reset_fifo                                               ; mde_b:MOORE|y_next.reead_376    ; reset_fifo   ; reset_fifo  ; 0.500        ; 2.285      ; 1.605      ;
; 0.824  ; mde_b:MOORE|y_present.reead                              ; mde_b:MOORE|y_next.reead2_353   ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.664      ; 0.440      ;
; 0.837  ; reset_fifo                                               ; mde_b:MOORE|y_next.init_514     ; reset_fifo   ; reset_fifo  ; 0.500        ; 2.266      ; 1.574      ;
; 0.839  ; mde_b:MOORE|y_present.wriite                             ; mde_b:MOORE|y_next.wriite2_399  ; clk_fifo     ; reset_fifo  ; 1.000        ; 0.664      ; 0.439      ;
; 0.845  ; reset_fifo                                               ; mde_b:MOORE|y_next.readFull_307 ; reset_fifo   ; reset_fifo  ; 0.500        ; 2.284      ; 1.582      ;
; 0.865  ; reset_fifo                                               ; mde_b:MOORE|y_next.waiit_445    ; reset_fifo   ; reset_fifo  ; 1.000        ; 2.334      ; 1.638      ;
; 0.894  ; reset_fifo                                               ; mde_b:MOORE|y_next.writeMT_468  ; reset_fifo   ; reset_fifo  ; 0.500        ; 2.284      ; 1.536      ;
; 0.907  ; reset_fifo                                               ; mde_b:MOORE|y_next.waitFull_330 ; reset_fifo   ; reset_fifo  ; 0.500        ; 2.263      ; 1.587      ;
; 1.010  ; reset_fifo                                               ; mde_b:MOORE|y_next.waitMT_491   ; reset_fifo   ; reset_fifo  ; 0.500        ; 2.379      ; 1.530      ;
; 1.238  ; reset_fifo                                               ; mde_b:MOORE|y_next.wriite_422   ; reset_fifo   ; reset_fifo  ; 1.000        ; 2.284      ; 1.626      ;
; 1.258  ; reset_fifo                                               ; mde_b:MOORE|y_next.reead_376    ; reset_fifo   ; reset_fifo  ; 1.000        ; 2.285      ; 1.605      ;
; 1.337  ; reset_fifo                                               ; mde_b:MOORE|y_next.init_514     ; reset_fifo   ; reset_fifo  ; 1.000        ; 2.266      ; 1.574      ;
; 1.345  ; reset_fifo                                               ; mde_b:MOORE|y_next.readFull_307 ; reset_fifo   ; reset_fifo  ; 1.000        ; 2.284      ; 1.582      ;
; 1.394  ; reset_fifo                                               ; mde_b:MOORE|y_next.writeMT_468  ; reset_fifo   ; reset_fifo  ; 1.000        ; 2.284      ; 1.536      ;
; 1.407  ; reset_fifo                                               ; mde_b:MOORE|y_next.waitFull_330 ; reset_fifo   ; reset_fifo  ; 1.000        ; 2.263      ; 1.587      ;
; 1.510  ; reset_fifo                                               ; mde_b:MOORE|y_next.waitMT_491   ; reset_fifo   ; reset_fifo  ; 1.000        ; 2.379      ; 1.530      ;
+--------+----------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'reset_fifo'                                                                                                                                             ;
+--------+----------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.849 ; reset_fifo                                               ; mde_b:MOORE|y_next.waitMT_491   ; reset_fifo   ; reset_fifo  ; 0.000        ; 2.379      ; 1.530      ;
; -0.748 ; reset_fifo                                               ; mde_b:MOORE|y_next.writeMT_468  ; reset_fifo   ; reset_fifo  ; 0.000        ; 2.284      ; 1.536      ;
; -0.702 ; reset_fifo                                               ; mde_b:MOORE|y_next.readFull_307 ; reset_fifo   ; reset_fifo  ; 0.000        ; 2.284      ; 1.582      ;
; -0.696 ; reset_fifo                                               ; mde_b:MOORE|y_next.waiit_445    ; reset_fifo   ; reset_fifo  ; 0.000        ; 2.334      ; 1.638      ;
; -0.692 ; reset_fifo                                               ; mde_b:MOORE|y_next.init_514     ; reset_fifo   ; reset_fifo  ; 0.000        ; 2.266      ; 1.574      ;
; -0.680 ; reset_fifo                                               ; mde_b:MOORE|y_next.reead_376    ; reset_fifo   ; reset_fifo  ; 0.000        ; 2.285      ; 1.605      ;
; -0.676 ; reset_fifo                                               ; mde_b:MOORE|y_next.waitFull_330 ; reset_fifo   ; reset_fifo  ; 0.000        ; 2.263      ; 1.587      ;
; -0.658 ; reset_fifo                                               ; mde_b:MOORE|y_next.wriite_422   ; reset_fifo   ; reset_fifo  ; 0.000        ; 2.284      ; 1.626      ;
; -0.349 ; reset_fifo                                               ; mde_b:MOORE|y_next.waitMT_491   ; reset_fifo   ; reset_fifo  ; -0.500       ; 2.379      ; 1.530      ;
; -0.248 ; reset_fifo                                               ; mde_b:MOORE|y_next.writeMT_468  ; reset_fifo   ; reset_fifo  ; -0.500       ; 2.284      ; 1.536      ;
; -0.225 ; mde_b:MOORE|y_present.wriite                             ; mde_b:MOORE|y_next.wriite2_399  ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.664      ; 0.439      ;
; -0.224 ; mde_b:MOORE|y_present.reead                              ; mde_b:MOORE|y_next.reead2_353   ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.664      ; 0.440      ;
; -0.202 ; reset_fifo                                               ; mde_b:MOORE|y_next.readFull_307 ; reset_fifo   ; reset_fifo  ; -0.500       ; 2.284      ; 1.582      ;
; -0.196 ; reset_fifo                                               ; mde_b:MOORE|y_next.waiit_445    ; reset_fifo   ; reset_fifo  ; -0.500       ; 2.334      ; 1.638      ;
; -0.192 ; reset_fifo                                               ; mde_b:MOORE|y_next.init_514     ; reset_fifo   ; reset_fifo  ; -0.500       ; 2.266      ; 1.574      ;
; -0.180 ; reset_fifo                                               ; mde_b:MOORE|y_next.reead_376    ; reset_fifo   ; reset_fifo  ; -0.500       ; 2.285      ; 1.605      ;
; -0.176 ; reset_fifo                                               ; mde_b:MOORE|y_next.waitFull_330 ; reset_fifo   ; reset_fifo  ; -0.500       ; 2.263      ; 1.587      ;
; -0.158 ; reset_fifo                                               ; mde_b:MOORE|y_next.wriite_422   ; reset_fifo   ; reset_fifo  ; -0.500       ; 2.284      ; 1.626      ;
; 0.057  ; mde_b:MOORE|y_present.readFull                           ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.664      ; 0.721      ;
; 0.159  ; mde_b:MOORE|y_present.reead2                             ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.708      ; 0.867      ;
; 0.164  ; mde_b:MOORE|y_present.writeMT                            ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.664      ; 0.828      ;
; 0.178  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.708      ; 0.886      ;
; 0.214  ; mde_b:MOORE|y_present.waitFull                           ; mde_b:MOORE|y_next.init_514     ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.595      ; 0.809      ;
; 0.223  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.708      ; 0.931      ;
; 0.242  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.708      ; 0.950      ;
; 0.274  ; mde_b:MOORE|y_present.reead2                             ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.663      ; 0.937      ;
; 0.284  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.708      ; 0.992      ;
; 0.286  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.708      ; 0.994      ;
; 0.287  ; mde_b:MOORE|y_present.wriite2                            ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.663      ; 0.950      ;
; 0.300  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.592      ; 0.892      ;
; 0.307  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.708      ; 1.015      ;
; 0.323  ; mde_b:MOORE|y_present.waitMT                             ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.708      ; 1.031      ;
; 0.324  ; mde_b:MOORE|y_present.init                               ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.708      ; 1.032      ;
; 0.330  ; mde_b:MOORE|y_present.waitMT                             ; mde_b:MOORE|y_next.writeMT_468  ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.613      ; 0.943      ;
; 0.335  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.663      ; 0.998      ;
; 0.343  ; mde_b:MOORE|y_present.waitMT                             ; mde_b:MOORE|y_next.init_514     ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.595      ; 0.938      ;
; 0.345  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.592      ; 0.937      ;
; 0.350  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.592      ; 0.942      ;
; 0.352  ; mde_b:MOORE|y_present.wriite2                            ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.592      ; 0.944      ;
; 0.357  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.708      ; 1.065      ;
; 0.370  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; mde_b:MOORE|y_next.waitMT_491   ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.708      ; 1.078      ;
; 0.379  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.663      ; 1.042      ;
; 0.387  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.663      ; 1.050      ;
; 0.392  ; mde_b:MOORE|y_present.waiit                              ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.306      ; 0.698      ;
; 0.394  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.592      ; 0.986      ;
; 0.395  ; mde_b:MOORE|y_present.waitFull                           ; mde_b:MOORE|y_next.readFull_307 ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.613      ; 1.008      ;
; 0.406  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.592      ; 0.998      ;
; 0.407  ; mde_b:MOORE|y_present.waiit                              ; mde_b:MOORE|y_next.reead_376    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.257      ; 0.664      ;
; 0.415  ; mde_b:MOORE|y_present.waitFull                           ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.592      ; 1.007      ;
; 0.429  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.592      ; 1.021      ;
; 0.432  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.663      ; 1.095      ;
; 0.450  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.663      ; 1.113      ;
; 0.463  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.663      ; 1.126      ;
; 0.465  ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.592      ; 1.057      ;
; 0.475  ; mde_b:MOORE|y_present.waiit                              ; mde_b:MOORE|y_next.wriite_422   ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.256      ; 0.731      ;
; 0.478  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; mde_b:MOORE|y_next.waitFull_330 ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.592      ; 1.070      ;
; 0.493  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.663      ; 1.156      ;
; 0.516  ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; mde_b:MOORE|y_next.waiit_445    ; clk_fifo     ; reset_fifo  ; 0.000        ; 0.663      ; 1.179      ;
+--------+----------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_fifo'                                                                                                                                                                                                                                                                                           ;
+-------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.196 ; mde_b:MOORE|y_next.waiit_445                                                                                       ; mde_b:MOORE|y_present.waiit                                                                                        ; reset_fifo   ; clk_fifo    ; 0.000        ; -0.306     ; 0.042      ;
; 0.215 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.411      ;
; 0.371 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.523      ;
; 0.383 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.537      ;
; 0.443 ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 0.596      ;
; 0.446 ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 0.599      ;
; 0.482 ; mde_b:MOORE|y_next.waitFull_330                                                                                    ; mde_b:MOORE|y_present.waitFull                                                                                     ; reset_fifo   ; clk_fifo    ; 0.000        ; -0.592     ; 0.042      ;
; 0.498 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.650      ;
; 0.504 ; mde_b:MOORE|y_next.readFull_307                                                                                    ; mde_b:MOORE|y_present.readFull                                                                                     ; reset_fifo   ; clk_fifo    ; 0.000        ; -0.614     ; 0.042      ;
; 0.504 ; mde_b:MOORE|y_next.wriite_422                                                                                      ; mde_b:MOORE|y_present.wriite                                                                                       ; reset_fifo   ; clk_fifo    ; 0.000        ; -0.614     ; 0.042      ;
; 0.504 ; mde_b:MOORE|y_next.writeMT_468                                                                                     ; mde_b:MOORE|y_present.writeMT                                                                                      ; reset_fifo   ; clk_fifo    ; 0.000        ; -0.614     ; 0.042      ;
; 0.505 ; mde_b:MOORE|y_next.reead_376                                                                                       ; mde_b:MOORE|y_present.reead                                                                                        ; reset_fifo   ; clk_fifo    ; 0.000        ; -0.615     ; 0.042      ;
; 0.544 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.696      ;
; 0.553 ; mde_b:MOORE|y_next.wriite2_399                                                                                     ; mde_b:MOORE|y_present.wriite2                                                                                      ; reset_fifo   ; clk_fifo    ; 0.000        ; -0.663     ; 0.042      ;
; 0.553 ; mde_b:MOORE|y_next.reead2_353                                                                                      ; mde_b:MOORE|y_present.reead2                                                                                       ; reset_fifo   ; clk_fifo    ; 0.000        ; -0.663     ; 0.042      ;
; 0.558 ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 0.711      ;
; 0.560 ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 0.713      ;
; 0.561 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.713      ;
; 0.598 ; mde_b:MOORE|y_next.waitMT_491                                                                                      ; mde_b:MOORE|y_present.waitMT                                                                                       ; reset_fifo   ; clk_fifo    ; 0.000        ; -0.708     ; 0.042      ;
; 0.630 ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 0.783      ;
; 0.631 ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 0.784      ;
; 0.631 ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 0.784      ;
; 0.668 ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 0.821      ;
; 0.669 ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 0.822      ;
; 0.669 ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 0.822      ;
; 0.673 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; mde_b:MOORE|y_next.init_514                                                                                        ; mde_b:MOORE|y_present.init                                                                                         ; reset_fifo   ; clk_fifo    ; 0.000        ; -0.595     ; 0.230      ;
; 0.676 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.828      ;
; 0.695 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.061      ; 0.894      ;
; 0.706 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.061      ; 0.905      ;
; 0.726 ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 0.879      ;
; 0.729 ; mde_b:MOORE|y_present.readFull                                                                                     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 0.882      ;
; 0.762 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.061      ; 0.961      ;
; 0.768 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.061      ; 0.967      ;
; 0.774 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.061      ; 0.973      ;
; 0.789 ; mde_b:MOORE|y_present.writeMT                                                                                      ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 0.942      ;
; 0.805 ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.061      ; 1.004      ;
; 0.821 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.061      ; 1.020      ;
; 0.827 ; mde_b:MOORE|y_present.wriite                                                                                       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 0.980      ;
; 0.839 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.039      ;
; 0.846 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.046      ;
; 0.850 ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 1.003      ;
; 0.850 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.050      ;
; 0.853 ; mde_b:MOORE|y_present.reead                                                                                        ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.001      ; 1.006      ;
; 0.854 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.054      ;
; 0.861 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.061      ;
; 0.863 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.063      ;
; 0.865 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.065      ;
; 0.878 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.078      ;
; 0.902 ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.061      ; 1.101      ;
; 0.934 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.134      ;
; 0.941 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.141      ;
; 0.945 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.145      ;
; 0.951 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.151      ;
; 0.958 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.158      ;
; 0.958 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.158      ;
; 0.962 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.162      ;
; 0.967 ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.167      ;
; 0.975 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.175      ;
; 0.982 ; mde_b:MOORE|y_present.reead                                                                                        ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.182      ;
; 0.989 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.189      ;
; 0.996 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.196      ;
; 1.000 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.200      ;
; 1.013 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.213      ;
; 1.062 ; mde_b:MOORE|y_present.readFull                                                                                     ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.262      ;
; 1.079 ; mde_b:MOORE|y_present.writeMT                                                                                      ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.279      ;
; 1.117 ; mde_b:MOORE|y_present.wriite                                                                                       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.062      ; 1.317      ;
; 2.321 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk_fifo     ; clk_fifo    ; 0.000        ; -0.017     ; 2.442      ;
+-------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk_fifo'                                                                                                                                          ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.271 ; mde_b:MOORE|y_present.wriite   ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.303      ;
; -0.233 ; mde_b:MOORE|y_present.writeMT  ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.265      ;
; -0.176 ; mde_b:MOORE|y_present.readFull ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.208      ;
; -0.096 ; mde_b:MOORE|y_present.reead    ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 1.128      ;
; 0.286  ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.746      ;
; 0.286  ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.746      ;
; 0.286  ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.746      ;
; 0.286  ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.746      ;
; 0.286  ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.746      ;
; 0.286  ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.746      ;
; 0.286  ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.746      ;
; 0.286  ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk_fifo     ; clk_fifo    ; 1.000        ; 0.000      ; 0.746      ;
; 0.482  ; reset_fifo                     ; mde_b:MOORE|y_present.wriite2                            ; reset_fifo   ; clk_fifo    ; 0.500        ; 1.671      ; 1.721      ;
; 0.482  ; reset_fifo                     ; mde_b:MOORE|y_present.reead2                             ; reset_fifo   ; clk_fifo    ; 0.500        ; 1.671      ; 1.721      ;
; 0.482  ; reset_fifo                     ; mde_b:MOORE|y_present.waitMT                             ; reset_fifo   ; clk_fifo    ; 0.500        ; 1.671      ; 1.721      ;
; 0.488  ; reset_fifo                     ; mde_b:MOORE|y_present.init                               ; reset_fifo   ; clk_fifo    ; 0.500        ; 1.671      ; 1.715      ;
; 0.491  ; reset_fifo                     ; mde_b:MOORE|y_present.waitFull                           ; reset_fifo   ; clk_fifo    ; 0.500        ; 1.671      ; 1.712      ;
; 0.535  ; reset_fifo                     ; mde_b:MOORE|y_present.reead                              ; reset_fifo   ; clk_fifo    ; 0.500        ; 1.670      ; 1.667      ;
; 0.535  ; reset_fifo                     ; mde_b:MOORE|y_present.readFull                           ; reset_fifo   ; clk_fifo    ; 0.500        ; 1.670      ; 1.667      ;
; 0.535  ; reset_fifo                     ; mde_b:MOORE|y_present.wriite                             ; reset_fifo   ; clk_fifo    ; 0.500        ; 1.670      ; 1.667      ;
; 0.535  ; reset_fifo                     ; mde_b:MOORE|y_present.writeMT                            ; reset_fifo   ; clk_fifo    ; 0.500        ; 1.670      ; 1.667      ;
; 0.839  ; reset_fifo                     ; mde_b:MOORE|y_present.waiit                              ; reset_fifo   ; clk_fifo    ; 0.500        ; 2.028      ; 1.721      ;
; 0.982  ; reset_fifo                     ; mde_b:MOORE|y_present.wriite2                            ; reset_fifo   ; clk_fifo    ; 1.000        ; 1.671      ; 1.721      ;
; 0.982  ; reset_fifo                     ; mde_b:MOORE|y_present.reead2                             ; reset_fifo   ; clk_fifo    ; 1.000        ; 1.671      ; 1.721      ;
; 0.982  ; reset_fifo                     ; mde_b:MOORE|y_present.waitMT                             ; reset_fifo   ; clk_fifo    ; 1.000        ; 1.671      ; 1.721      ;
; 0.988  ; reset_fifo                     ; mde_b:MOORE|y_present.init                               ; reset_fifo   ; clk_fifo    ; 1.000        ; 1.671      ; 1.715      ;
; 0.991  ; reset_fifo                     ; mde_b:MOORE|y_present.waitFull                           ; reset_fifo   ; clk_fifo    ; 1.000        ; 1.671      ; 1.712      ;
; 1.035  ; reset_fifo                     ; mde_b:MOORE|y_present.reead                              ; reset_fifo   ; clk_fifo    ; 1.000        ; 1.670      ; 1.667      ;
; 1.035  ; reset_fifo                     ; mde_b:MOORE|y_present.readFull                           ; reset_fifo   ; clk_fifo    ; 1.000        ; 1.670      ; 1.667      ;
; 1.035  ; reset_fifo                     ; mde_b:MOORE|y_present.wriite                             ; reset_fifo   ; clk_fifo    ; 1.000        ; 1.670      ; 1.667      ;
; 1.035  ; reset_fifo                     ; mde_b:MOORE|y_present.writeMT                            ; reset_fifo   ; clk_fifo    ; 1.000        ; 1.670      ; 1.667      ;
; 1.339  ; reset_fifo                     ; mde_b:MOORE|y_present.waiit                              ; reset_fifo   ; clk_fifo    ; 1.000        ; 2.028      ; 1.721      ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk_fifo'                                                                                                                                           ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.459 ; reset_fifo                     ; mde_b:MOORE|y_present.waiit                              ; reset_fifo   ; clk_fifo    ; 0.000        ; 2.028      ; 1.721      ;
; -0.155 ; reset_fifo                     ; mde_b:MOORE|y_present.reead                              ; reset_fifo   ; clk_fifo    ; 0.000        ; 1.670      ; 1.667      ;
; -0.155 ; reset_fifo                     ; mde_b:MOORE|y_present.readFull                           ; reset_fifo   ; clk_fifo    ; 0.000        ; 1.670      ; 1.667      ;
; -0.155 ; reset_fifo                     ; mde_b:MOORE|y_present.wriite                             ; reset_fifo   ; clk_fifo    ; 0.000        ; 1.670      ; 1.667      ;
; -0.155 ; reset_fifo                     ; mde_b:MOORE|y_present.writeMT                            ; reset_fifo   ; clk_fifo    ; 0.000        ; 1.670      ; 1.667      ;
; -0.111 ; reset_fifo                     ; mde_b:MOORE|y_present.waitFull                           ; reset_fifo   ; clk_fifo    ; 0.000        ; 1.671      ; 1.712      ;
; -0.108 ; reset_fifo                     ; mde_b:MOORE|y_present.init                               ; reset_fifo   ; clk_fifo    ; 0.000        ; 1.671      ; 1.715      ;
; -0.102 ; reset_fifo                     ; mde_b:MOORE|y_present.wriite2                            ; reset_fifo   ; clk_fifo    ; 0.000        ; 1.671      ; 1.721      ;
; -0.102 ; reset_fifo                     ; mde_b:MOORE|y_present.reead2                             ; reset_fifo   ; clk_fifo    ; 0.000        ; 1.671      ; 1.721      ;
; -0.102 ; reset_fifo                     ; mde_b:MOORE|y_present.waitMT                             ; reset_fifo   ; clk_fifo    ; 0.000        ; 1.671      ; 1.721      ;
; 0.041  ; reset_fifo                     ; mde_b:MOORE|y_present.waiit                              ; reset_fifo   ; clk_fifo    ; -0.500       ; 2.028      ; 1.721      ;
; 0.345  ; reset_fifo                     ; mde_b:MOORE|y_present.reead                              ; reset_fifo   ; clk_fifo    ; -0.500       ; 1.670      ; 1.667      ;
; 0.345  ; reset_fifo                     ; mde_b:MOORE|y_present.readFull                           ; reset_fifo   ; clk_fifo    ; -0.500       ; 1.670      ; 1.667      ;
; 0.345  ; reset_fifo                     ; mde_b:MOORE|y_present.wriite                             ; reset_fifo   ; clk_fifo    ; -0.500       ; 1.670      ; 1.667      ;
; 0.345  ; reset_fifo                     ; mde_b:MOORE|y_present.writeMT                            ; reset_fifo   ; clk_fifo    ; -0.500       ; 1.670      ; 1.667      ;
; 0.389  ; reset_fifo                     ; mde_b:MOORE|y_present.waitFull                           ; reset_fifo   ; clk_fifo    ; -0.500       ; 1.671      ; 1.712      ;
; 0.392  ; reset_fifo                     ; mde_b:MOORE|y_present.init                               ; reset_fifo   ; clk_fifo    ; -0.500       ; 1.671      ; 1.715      ;
; 0.398  ; reset_fifo                     ; mde_b:MOORE|y_present.wriite2                            ; reset_fifo   ; clk_fifo    ; -0.500       ; 1.671      ; 1.721      ;
; 0.398  ; reset_fifo                     ; mde_b:MOORE|y_present.reead2                             ; reset_fifo   ; clk_fifo    ; -0.500       ; 1.671      ; 1.721      ;
; 0.398  ; reset_fifo                     ; mde_b:MOORE|y_present.waitMT                             ; reset_fifo   ; clk_fifo    ; -0.500       ; 1.671      ; 1.721      ;
; 0.594  ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.746      ;
; 0.594  ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.746      ;
; 0.594  ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.746      ;
; 0.594  ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.746      ;
; 0.594  ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.746      ;
; 0.594  ; mde_b:MOORE|y_present.init     ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.746      ;
; 0.594  ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.746      ;
; 0.594  ; mde_b:MOORE|y_present.init     ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 0.746      ;
; 0.976  ; mde_b:MOORE|y_present.reead    ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.128      ;
; 1.054  ; mde_b:MOORE|y_present.writeMT  ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.206      ;
; 1.056  ; mde_b:MOORE|y_present.readFull ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.208      ;
; 1.092  ; mde_b:MOORE|y_present.wriite   ; ffd:FLIPFLOPD|qS~_emulated                               ; clk_fifo     ; clk_fifo    ; 0.000        ; 0.000      ; 1.244      ;
+--------+--------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_fifo'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_fifo ; Rise       ; mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_fifo ; Rise       ; clk_fifo                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; ffd:FLIPFLOPD|qS~_emulated                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.init                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.init                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.readFull                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.readFull                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.reead                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.reead                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.reead2                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.reead2                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.waiit                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.waiit                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.waitFull                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.waitFull                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.waitMT                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.waitMT                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.wriite                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.wriite                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.wriite2                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.wriite2                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_fifo ; Rise       ; mde_b:MOORE|y_present.writeMT                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset_fifo'                                                                             ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; reset_fifo ; Rise       ; reset_fifo                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|Selector12~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|Selector12~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|Selector12~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|Selector12~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|Selector12~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|Selector12~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; MOORE|Selector12~0|datab           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; MOORE|Selector12~0|datab           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.init_514|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.init_514|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.readFull_307|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.readFull_307|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.reead2_353|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.reead2_353|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.reead_376|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.reead_376|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.waiit_445|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.waiit_445|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.waitFull_330|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.waitFull_330|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.waitMT_491|datab      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.waitMT_491|datab      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.wriite2_399|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.wriite2_399|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.wriite_422|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.wriite_422|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Fall       ; MOORE|y_next.writeMT_468|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Fall       ; MOORE|y_next.writeMT_468|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.init_514        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.init_514        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.readFull_307    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.readFull_307    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.reead2_353      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.reead2_353      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.reead_376       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.reead_376       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.waiit_445       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.waiit_445       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.waitFull_330    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.waitFull_330    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.waitMT_491      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.waitMT_491      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.wriite2_399     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.wriite2_399     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.wriite_422      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.wriite_422      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.writeMT_468     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; mde_b:MOORE|y_next.writeMT_468     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_fifo ; Rise       ; reset_fifo|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_fifo ; Rise       ; reset_fifo|combout                 ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; wr_data_fifo[*]   ; clk_fifo   ; 1.986  ; 1.986  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[0]  ; clk_fifo   ; -0.577 ; -0.577 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[1]  ; clk_fifo   ; 1.733  ; 1.733  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[2]  ; clk_fifo   ; 1.959  ; 1.959  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[3]  ; clk_fifo   ; 1.978  ; 1.978  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[4]  ; clk_fifo   ; 1.792  ; 1.792  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[5]  ; clk_fifo   ; 1.872  ; 1.872  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[6]  ; clk_fifo   ; 1.773  ; 1.773  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[7]  ; clk_fifo   ; 1.986  ; 1.986  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[8]  ; clk_fifo   ; 1.803  ; 1.803  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[9]  ; clk_fifo   ; 1.867  ; 1.867  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[10] ; clk_fifo   ; 1.874  ; 1.874  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[11] ; clk_fifo   ; 1.651  ; 1.651  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[12] ; clk_fifo   ; 1.655  ; 1.655  ; Rise       ; clk_fifo        ;
; rd_fifo           ; reset_fifo ; 2.602  ; 2.602  ; Rise       ; reset_fifo      ;
; reset_fifo        ; reset_fifo ; 0.135  ; 0.135  ; Rise       ; reset_fifo      ;
; wr_fifo           ; reset_fifo ; 2.980  ; 2.980  ; Rise       ; reset_fifo      ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; wr_data_fifo[*]   ; clk_fifo   ; 0.716  ; 0.716  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[0]  ; clk_fifo   ; 0.716  ; 0.716  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[1]  ; clk_fifo   ; -1.594 ; -1.594 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[2]  ; clk_fifo   ; -1.820 ; -1.820 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[3]  ; clk_fifo   ; -1.839 ; -1.839 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[4]  ; clk_fifo   ; -1.653 ; -1.653 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[5]  ; clk_fifo   ; -1.733 ; -1.733 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[6]  ; clk_fifo   ; -1.634 ; -1.634 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[7]  ; clk_fifo   ; -1.847 ; -1.847 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[8]  ; clk_fifo   ; -1.664 ; -1.664 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[9]  ; clk_fifo   ; -1.728 ; -1.728 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[10] ; clk_fifo   ; -1.735 ; -1.735 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[11] ; clk_fifo   ; -1.512 ; -1.512 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[12] ; clk_fifo   ; -1.516 ; -1.516 ; Rise       ; clk_fifo        ;
; rd_fifo           ; reset_fifo ; -1.771 ; -1.771 ; Rise       ; reset_fifo      ;
; reset_fifo        ; reset_fifo ; 0.849  ; 0.849  ; Rise       ; reset_fifo      ;
; wr_fifo           ; reset_fifo ; -2.020 ; -2.020 ; Rise       ; reset_fifo      ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; CF[*]             ; clk_fifo   ; 3.955 ; 3.955 ; Rise       ; clk_fifo        ;
;  CF[0]            ; clk_fifo   ; 3.849 ; 3.849 ; Rise       ; clk_fifo        ;
;  CF[1]            ; clk_fifo   ; 3.955 ; 3.955 ; Rise       ; clk_fifo        ;
;  CF[2]            ; clk_fifo   ; 3.952 ; 3.952 ; Rise       ; clk_fifo        ;
;  CF[3]            ; clk_fifo   ; 3.652 ; 3.652 ; Rise       ; clk_fifo        ;
; CT[*]             ; clk_fifo   ; 4.002 ; 4.002 ; Rise       ; clk_fifo        ;
;  CT[0]            ; clk_fifo   ; 3.883 ; 3.883 ; Rise       ; clk_fifo        ;
;  CT[1]            ; clk_fifo   ; 3.662 ; 3.662 ; Rise       ; clk_fifo        ;
;  CT[2]            ; clk_fifo   ; 3.661 ; 3.661 ; Rise       ; clk_fifo        ;
;  CT[3]            ; clk_fifo   ; 4.002 ; 4.002 ; Rise       ; clk_fifo        ;
; em                ; clk_fifo   ; 4.311 ; 4.311 ; Rise       ; clk_fifo        ;
; fu                ; clk_fifo   ; 3.656 ; 3.656 ; Rise       ; clk_fifo        ;
; rd_data_fifo[*]   ; clk_fifo   ; 5.853 ; 5.853 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[0]  ; clk_fifo   ; 5.735 ; 5.735 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[1]  ; clk_fifo   ; 5.767 ; 5.767 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[2]  ; clk_fifo   ; 5.774 ; 5.774 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[3]  ; clk_fifo   ; 5.736 ; 5.736 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[4]  ; clk_fifo   ; 5.661 ; 5.661 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[5]  ; clk_fifo   ; 5.770 ; 5.770 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[6]  ; clk_fifo   ; 5.699 ; 5.699 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[7]  ; clk_fifo   ; 5.853 ; 5.853 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[8]  ; clk_fifo   ; 5.692 ; 5.692 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[9]  ; clk_fifo   ; 5.779 ; 5.779 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[10] ; clk_fifo   ; 5.653 ; 5.653 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[11] ; clk_fifo   ; 5.668 ; 5.668 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[12] ; clk_fifo   ; 5.683 ; 5.683 ; Rise       ; clk_fifo        ;
; ss                ; clk_fifo   ; 4.201 ; 4.201 ; Rise       ; clk_fifo        ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; CF[*]             ; clk_fifo   ; 3.652 ; 3.652 ; Rise       ; clk_fifo        ;
;  CF[0]            ; clk_fifo   ; 3.849 ; 3.849 ; Rise       ; clk_fifo        ;
;  CF[1]            ; clk_fifo   ; 3.955 ; 3.955 ; Rise       ; clk_fifo        ;
;  CF[2]            ; clk_fifo   ; 3.952 ; 3.952 ; Rise       ; clk_fifo        ;
;  CF[3]            ; clk_fifo   ; 3.652 ; 3.652 ; Rise       ; clk_fifo        ;
; CT[*]             ; clk_fifo   ; 3.661 ; 3.661 ; Rise       ; clk_fifo        ;
;  CT[0]            ; clk_fifo   ; 3.883 ; 3.883 ; Rise       ; clk_fifo        ;
;  CT[1]            ; clk_fifo   ; 3.662 ; 3.662 ; Rise       ; clk_fifo        ;
;  CT[2]            ; clk_fifo   ; 3.661 ; 3.661 ; Rise       ; clk_fifo        ;
;  CT[3]            ; clk_fifo   ; 4.002 ; 4.002 ; Rise       ; clk_fifo        ;
; em                ; clk_fifo   ; 4.092 ; 4.092 ; Rise       ; clk_fifo        ;
; fu                ; clk_fifo   ; 3.656 ; 3.656 ; Rise       ; clk_fifo        ;
; rd_data_fifo[*]   ; clk_fifo   ; 5.653 ; 5.653 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[0]  ; clk_fifo   ; 5.735 ; 5.735 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[1]  ; clk_fifo   ; 5.767 ; 5.767 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[2]  ; clk_fifo   ; 5.774 ; 5.774 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[3]  ; clk_fifo   ; 5.736 ; 5.736 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[4]  ; clk_fifo   ; 5.661 ; 5.661 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[5]  ; clk_fifo   ; 5.770 ; 5.770 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[6]  ; clk_fifo   ; 5.699 ; 5.699 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[7]  ; clk_fifo   ; 5.853 ; 5.853 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[8]  ; clk_fifo   ; 5.692 ; 5.692 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[9]  ; clk_fifo   ; 5.779 ; 5.779 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[10] ; clk_fifo   ; 5.653 ; 5.653 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[11] ; clk_fifo   ; 5.668 ; 5.668 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[12] ; clk_fifo   ; 5.683 ; 5.683 ; Rise       ; clk_fifo        ;
; ss                ; clk_fifo   ; 4.011 ; 4.011 ; Rise       ; clk_fifo        ;
+-------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -1.966  ; -1.234 ; -1.597   ; -0.810  ; -2.000              ;
;  clk_fifo        ; -1.966  ; 0.196  ; -1.597   ; -0.810  ; -2.000              ;
;  reset_fifo      ; -1.899  ; -1.234 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -52.682 ; -9.634 ; -3.996   ; -1.604  ; -145.76             ;
;  clk_fifo        ; -46.542 ; 0.000  ; -3.996   ; -1.604  ; -144.380            ;
;  reset_fifo      ; -6.140  ; -9.634 ; N/A      ; N/A     ; -1.380              ;
+------------------+---------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; wr_data_fifo[*]   ; clk_fifo   ; 3.843  ; 3.843  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[0]  ; clk_fifo   ; -0.411 ; -0.411 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[1]  ; clk_fifo   ; 3.334  ; 3.334  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[2]  ; clk_fifo   ; 3.808  ; 3.808  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[3]  ; clk_fifo   ; 3.843  ; 3.843  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[4]  ; clk_fifo   ; 3.388  ; 3.388  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[5]  ; clk_fifo   ; 3.605  ; 3.605  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[6]  ; clk_fifo   ; 3.372  ; 3.372  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[7]  ; clk_fifo   ; 3.843  ; 3.843  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[8]  ; clk_fifo   ; 3.404  ; 3.404  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[9]  ; clk_fifo   ; 3.600  ; 3.600  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[10] ; clk_fifo   ; 3.600  ; 3.600  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[11] ; clk_fifo   ; 3.124  ; 3.124  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[12] ; clk_fifo   ; 3.135  ; 3.135  ; Rise       ; clk_fifo        ;
; rd_fifo           ; reset_fifo ; 4.970  ; 4.970  ; Rise       ; reset_fifo      ;
; reset_fifo        ; reset_fifo ; 0.915  ; 0.915  ; Rise       ; reset_fifo      ;
; wr_fifo           ; reset_fifo ; 5.778  ; 5.778  ; Rise       ; reset_fifo      ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; wr_data_fifo[*]   ; clk_fifo   ; 0.716  ; 0.716  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[0]  ; clk_fifo   ; 0.716  ; 0.716  ; Rise       ; clk_fifo        ;
;  wr_data_fifo[1]  ; clk_fifo   ; -1.594 ; -1.594 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[2]  ; clk_fifo   ; -1.820 ; -1.820 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[3]  ; clk_fifo   ; -1.839 ; -1.839 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[4]  ; clk_fifo   ; -1.653 ; -1.653 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[5]  ; clk_fifo   ; -1.733 ; -1.733 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[6]  ; clk_fifo   ; -1.634 ; -1.634 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[7]  ; clk_fifo   ; -1.847 ; -1.847 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[8]  ; clk_fifo   ; -1.664 ; -1.664 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[9]  ; clk_fifo   ; -1.728 ; -1.728 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[10] ; clk_fifo   ; -1.735 ; -1.735 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[11] ; clk_fifo   ; -1.512 ; -1.512 ; Rise       ; clk_fifo        ;
;  wr_data_fifo[12] ; clk_fifo   ; -1.516 ; -1.516 ; Rise       ; clk_fifo        ;
; rd_fifo           ; reset_fifo ; -1.771 ; -1.771 ; Rise       ; reset_fifo      ;
; reset_fifo        ; reset_fifo ; 1.234  ; 1.234  ; Rise       ; reset_fifo      ;
; wr_fifo           ; reset_fifo ; -2.020 ; -2.020 ; Rise       ; reset_fifo      ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; CF[*]             ; clk_fifo   ; 7.066 ; 7.066 ; Rise       ; clk_fifo        ;
;  CF[0]            ; clk_fifo   ; 6.824 ; 6.824 ; Rise       ; clk_fifo        ;
;  CF[1]            ; clk_fifo   ; 7.066 ; 7.066 ; Rise       ; clk_fifo        ;
;  CF[2]            ; clk_fifo   ; 7.060 ; 7.060 ; Rise       ; clk_fifo        ;
;  CF[3]            ; clk_fifo   ; 6.375 ; 6.375 ; Rise       ; clk_fifo        ;
; CT[*]             ; clk_fifo   ; 7.125 ; 7.125 ; Rise       ; clk_fifo        ;
;  CT[0]            ; clk_fifo   ; 6.871 ; 6.871 ; Rise       ; clk_fifo        ;
;  CT[1]            ; clk_fifo   ; 6.386 ; 6.386 ; Rise       ; clk_fifo        ;
;  CT[2]            ; clk_fifo   ; 6.384 ; 6.384 ; Rise       ; clk_fifo        ;
;  CT[3]            ; clk_fifo   ; 7.125 ; 7.125 ; Rise       ; clk_fifo        ;
; em                ; clk_fifo   ; 7.796 ; 7.796 ; Rise       ; clk_fifo        ;
; fu                ; clk_fifo   ; 6.379 ; 6.379 ; Rise       ; clk_fifo        ;
; rd_data_fifo[*]   ; clk_fifo   ; 9.961 ; 9.961 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[0]  ; clk_fifo   ; 9.714 ; 9.714 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[1]  ; clk_fifo   ; 9.746 ; 9.746 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[2]  ; clk_fifo   ; 9.755 ; 9.755 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[3]  ; clk_fifo   ; 9.715 ; 9.715 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[4]  ; clk_fifo   ; 9.515 ; 9.515 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[5]  ; clk_fifo   ; 9.749 ; 9.749 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[6]  ; clk_fifo   ; 9.583 ; 9.583 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[7]  ; clk_fifo   ; 9.961 ; 9.961 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[8]  ; clk_fifo   ; 9.556 ; 9.556 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[9]  ; clk_fifo   ; 9.770 ; 9.770 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[10] ; clk_fifo   ; 9.517 ; 9.517 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[11] ; clk_fifo   ; 9.531 ; 9.531 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[12] ; clk_fifo   ; 9.555 ; 9.555 ; Rise       ; clk_fifo        ;
; ss                ; clk_fifo   ; 7.697 ; 7.697 ; Rise       ; clk_fifo        ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; CF[*]             ; clk_fifo   ; 3.652 ; 3.652 ; Rise       ; clk_fifo        ;
;  CF[0]            ; clk_fifo   ; 3.849 ; 3.849 ; Rise       ; clk_fifo        ;
;  CF[1]            ; clk_fifo   ; 3.955 ; 3.955 ; Rise       ; clk_fifo        ;
;  CF[2]            ; clk_fifo   ; 3.952 ; 3.952 ; Rise       ; clk_fifo        ;
;  CF[3]            ; clk_fifo   ; 3.652 ; 3.652 ; Rise       ; clk_fifo        ;
; CT[*]             ; clk_fifo   ; 3.661 ; 3.661 ; Rise       ; clk_fifo        ;
;  CT[0]            ; clk_fifo   ; 3.883 ; 3.883 ; Rise       ; clk_fifo        ;
;  CT[1]            ; clk_fifo   ; 3.662 ; 3.662 ; Rise       ; clk_fifo        ;
;  CT[2]            ; clk_fifo   ; 3.661 ; 3.661 ; Rise       ; clk_fifo        ;
;  CT[3]            ; clk_fifo   ; 4.002 ; 4.002 ; Rise       ; clk_fifo        ;
; em                ; clk_fifo   ; 4.092 ; 4.092 ; Rise       ; clk_fifo        ;
; fu                ; clk_fifo   ; 3.656 ; 3.656 ; Rise       ; clk_fifo        ;
; rd_data_fifo[*]   ; clk_fifo   ; 5.653 ; 5.653 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[0]  ; clk_fifo   ; 5.735 ; 5.735 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[1]  ; clk_fifo   ; 5.767 ; 5.767 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[2]  ; clk_fifo   ; 5.774 ; 5.774 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[3]  ; clk_fifo   ; 5.736 ; 5.736 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[4]  ; clk_fifo   ; 5.661 ; 5.661 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[5]  ; clk_fifo   ; 5.770 ; 5.770 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[6]  ; clk_fifo   ; 5.699 ; 5.699 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[7]  ; clk_fifo   ; 5.853 ; 5.853 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[8]  ; clk_fifo   ; 5.692 ; 5.692 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[9]  ; clk_fifo   ; 5.779 ; 5.779 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[10] ; clk_fifo   ; 5.653 ; 5.653 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[11] ; clk_fifo   ; 5.668 ; 5.668 ; Rise       ; clk_fifo        ;
;  rd_data_fifo[12] ; clk_fifo   ; 5.683 ; 5.683 ; Rise       ; clk_fifo        ;
; ss                ; clk_fifo   ; 4.011 ; 4.011 ; Rise       ; clk_fifo        ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_fifo   ; clk_fifo   ; 92       ; 0        ; 0        ; 0        ;
; reset_fifo ; clk_fifo   ; 10       ; 0        ; 0        ; 0        ;
; clk_fifo   ; reset_fifo ; 42       ; 0        ; 0        ; 0        ;
; reset_fifo ; reset_fifo ; 8        ; 8        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_fifo   ; clk_fifo   ; 92       ; 0        ; 0        ; 0        ;
; reset_fifo ; clk_fifo   ; 10       ; 0        ; 0        ; 0        ;
; clk_fifo   ; reset_fifo ; 42       ; 0        ; 0        ; 0        ;
; reset_fifo ; reset_fifo ; 8        ; 8        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_fifo   ; clk_fifo ; 14       ; 0        ; 0        ; 0        ;
; reset_fifo ; clk_fifo ; 10       ; 10       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_fifo   ; clk_fifo ; 14       ; 0        ; 0        ; 0        ;
; reset_fifo ; clk_fifo ; 10       ; 10       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 22    ; 22   ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 82    ; 82   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun Mar 15 13:08:00 2020
Info: Command: quartus_sta fifo -c main
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_fifo clk_fifo
    Info (332105): create_clock -period 1.000 -name reset_fifo reset_fifo
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.966
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.966       -46.542 clk_fifo 
    Info (332119):    -1.899        -6.140 reset_fifo 
Info (332146): Worst-case hold slack is -1.234
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.234        -9.634 reset_fifo 
    Info (332119):     0.391         0.000 clk_fifo 
Info (332146): Worst-case recovery slack is -1.597
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.597        -3.996 clk_fifo 
Info (332146): Worst-case removal slack is -0.810
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.810        -0.810 clk_fifo 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -144.380 clk_fifo 
    Info (332119):    -1.380        -1.380 reset_fifo 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -19.990 clk_fifo 
    Info (332119):    -0.347        -0.347 reset_fifo 
Info (332146): Worst-case hold slack is -0.849
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.849        -6.150 reset_fifo 
    Info (332119):     0.196         0.000 clk_fifo 
Info (332146): Worst-case recovery slack is -0.271
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.271        -0.271 clk_fifo 
Info (332146): Worst-case removal slack is -0.459
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.459        -1.604 clk_fifo 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -144.380 clk_fifo 
    Info (332119):    -1.380        -1.380 reset_fifo 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4559 megabytes
    Info: Processing ended: Sun Mar 15 13:08:03 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


