Partition Merge report for Lab6_1
Thu Apr 27 15:27:06 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Thu Apr 27 15:27:06 2023       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; Lab6_1                                      ;
; Top-level Entity Name              ; lab62                                       ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 6,440                                       ;
;     Total combinational functions  ; 4,355                                       ;
;     Dedicated logic registers      ; 4,312                                       ;
; Total registers                    ; 4312                                        ;
; Total pins                         ; 142                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 49,664                                      ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 3                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+
; Name                                      ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                                                                           ; Details                                                                                  ;
+-------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+
; DRAM_ADDR[0]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|SA[0]                                                                                                        ; N/A                                                                                      ;
; DRAM_ADDR[10]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|SA[10]                                                                                                       ; N/A                                                                                      ;
; DRAM_ADDR[11]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|SA[11]                                                                                                       ; N/A                                                                                      ;
; DRAM_ADDR[12]                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|SA[12]                                                                                                       ; N/A                                                                                      ;
; DRAM_ADDR[1]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|SA[1]                                                                                                        ; N/A                                                                                      ;
; DRAM_ADDR[2]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|SA[2]                                                                                                        ; N/A                                                                                      ;
; DRAM_ADDR[3]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|SA[3]                                                                                                        ; N/A                                                                                      ;
; DRAM_ADDR[4]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|SA[4]                                                                                                        ; N/A                                                                                      ;
; DRAM_ADDR[5]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|SA[5]                                                                                                        ; N/A                                                                                      ;
; DRAM_ADDR[6]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|SA[6]                                                                                                        ; N/A                                                                                      ;
; DRAM_ADDR[7]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|SA[7]                                                                                                        ; N/A                                                                                      ;
; DRAM_ADDR[8]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|SA[8]                                                                                                        ; N/A                                                                                      ;
; DRAM_ADDR[9]                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|SA[9]                                                                                                        ; N/A                                                                                      ;
; DRAM_BA[0]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|BA[0]                                                                                                        ; N/A                                                                                      ;
; DRAM_BA[1]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|BA[1]                                                                                                        ; N/A                                                                                      ;
; DRAM_CAS_N                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|CAS_N                                                                                                        ; N/A                                                                                      ;
; DRAM_CKE                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~VCC                                                                                                                                        ; N/A                                                                                      ;
; DRAM_CLK                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|sdram_pll0:sdram_pll0_inst|altpll:altpll_component|sdram_pll0_altpll:auto_generated|wire_pll1_clk[1]         ; N/A                                                                                      ;
; DRAM_CS_N                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~GND                                                                                                                                        ; N/A                                                                                      ;
; DRAM_DQ[0]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[0]                                                                                                                                  ; N/A                                                                                      ;
; DRAM_DQ[10]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[10]                                                                                                                                 ; N/A                                                                                      ;
; DRAM_DQ[11]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[11]                                                                                                                                 ; N/A                                                                                      ;
; DRAM_DQ[12]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[12]                                                                                                                                 ; N/A                                                                                      ;
; DRAM_DQ[13]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[13]                                                                                                                                 ; N/A                                                                                      ;
; DRAM_DQ[14]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[14]                                                                                                                                 ; N/A                                                                                      ;
; DRAM_DQ[15]                               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[15]                                                                                                                                 ; N/A                                                                                      ;
; DRAM_DQ[1]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[1]                                                                                                                                  ; N/A                                                                                      ;
; DRAM_DQ[2]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[2]                                                                                                                                  ; N/A                                                                                      ;
; DRAM_DQ[3]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[3]                                                                                                                                  ; N/A                                                                                      ;
; DRAM_DQ[4]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[4]                                                                                                                                  ; N/A                                                                                      ;
; DRAM_DQ[5]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[5]                                                                                                                                  ; N/A                                                                                      ;
; DRAM_DQ[6]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[6]                                                                                                                                  ; N/A                                                                                      ;
; DRAM_DQ[7]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[7]                                                                                                                                  ; N/A                                                                                      ;
; DRAM_DQ[8]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[8]                                                                                                                                  ; N/A                                                                                      ;
; DRAM_DQ[9]                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; DRAM_DQ[9]                                                                                                                                  ; N/A                                                                                      ;
; DRAM_LDQM                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|DQM[0]                                                                                                       ; N/A                                                                                      ;
; DRAM_RAS_N                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|RAS_N                                                                                                        ; N/A                                                                                      ;
; DRAM_UDQM                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|DQM[1]                                                                                                       ; N/A                                                                                      ;
; DRAM_WE_N                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|WE_N                                                                                                         ; N/A                                                                                      ;
; MAX10_CLK1_50                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MAX10_CLK1_50                                                                                                                               ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_1~0                           ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_1~2                           ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_1~4                           ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_1~6                           ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_1~8                           ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_1~10                          ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_1~12                          ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_1~14                          ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_1~16                          ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|RD_USE[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_2~0                          ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_2~2                          ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_2~4                          ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_2~6                          ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_2~8                          ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_2~10                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_2~12                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_2~14                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|op_2~16                         ; N/A                                                                                      ;
; Sdram_Control:sdram_controller|WR_USE[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|read_ld                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|read_ld                                                                                                                          ; N/A                                                                                      ;
; tetris:tet|read_req                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|read_req                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[0]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[10]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|readaddr[10]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|readaddr[11]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|readaddr[11]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|readaddr[12]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[13]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[14]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[15]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|readaddr[15]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|readaddr[16]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[17]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[18]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[19]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[1]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|readaddr[1]                                                                                                                      ; N/A                                                                                      ;
; tetris:tet|readaddr[20]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[21]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[22]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[23]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[24]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[2]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|readaddr[2]                                                                                                                      ; N/A                                                                                      ;
; tetris:tet|readaddr[3]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|readaddr[3]                                                                                                                      ; N/A                                                                                      ;
; tetris:tet|readaddr[4]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|readaddr[4]                                                                                                                      ; N/A                                                                                      ;
; tetris:tet|readaddr[5]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|readaddr[6]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|readaddr[6]                                                                                                                      ; N/A                                                                                      ;
; tetris:tet|readaddr[7]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|readaddr[7]                                                                                                                      ; N/A                                                                                      ;
; tetris:tet|readaddr[8]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|readaddr[8]                                                                                                                      ; N/A                                                                                      ;
; tetris:tet|readaddr[9]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|readaddr[9]                                                                                                                      ; N/A                                                                                      ;
; tetris:tet|readdata[0]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[0]  ; N/A                                                                                      ;
; tetris:tet|readdata[10]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[10] ; N/A                                                                                      ;
; tetris:tet|readdata[11]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[11] ; N/A                                                                                      ;
; tetris:tet|readdata[12]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[12] ; N/A                                                                                      ;
; tetris:tet|readdata[13]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[13] ; N/A                                                                                      ;
; tetris:tet|readdata[14]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[14] ; N/A                                                                                      ;
; tetris:tet|readdata[15]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[15] ; N/A                                                                                      ;
; tetris:tet|readdata[1]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[1]  ; N/A                                                                                      ;
; tetris:tet|readdata[2]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[2]  ; N/A                                                                                      ;
; tetris:tet|readdata[3]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[3]  ; N/A                                                                                      ;
; tetris:tet|readdata[4]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[4]  ; N/A                                                                                      ;
; tetris:tet|readdata[5]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[5]  ; N/A                                                                                      ;
; tetris:tet|readdata[6]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[6]  ; N/A                                                                                      ;
; tetris:tet|readdata[7]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[7]  ; N/A                                                                                      ;
; tetris:tet|readdata[8]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[8]  ; N/A                                                                                      ;
; tetris:tet|readdata[9]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|q_b[9]  ; N/A                                                                                      ;
; tetris:tet|state.PWA                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|state.PWA                                                                                                                        ; N/A                                                                                      ;
; tetris:tet|state.PWA                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|state.PWA                                                                                                                        ; N/A                                                                                      ;
; tetris:tet|write_counter[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|write_counter[0]                                                                                                                 ; N/A                                                                                      ;
; tetris:tet|write_counter[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|write_counter[1]                                                                                                                 ; N/A                                                                                      ;
; tetris:tet|write_counter[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|write_counter[2]                                                                                                                 ; N/A                                                                                      ;
; tetris:tet|write_counter[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|write_counter[3]                                                                                                                 ; N/A                                                                                      ;
; tetris:tet|write_counter[4]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|write_counter[4]                                                                                                                 ; N/A                                                                                      ;
; tetris:tet|write_ld                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|write_ld                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|write_req                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|write_req                                                                                                                        ; N/A                                                                                      ;
; tetris:tet|writeaddr[0]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[0]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writeaddr[10]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[10]                                                                                                                    ; N/A                                                                                      ;
; tetris:tet|writeaddr[11]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[11]                                                                                                                    ; N/A                                                                                      ;
; tetris:tet|writeaddr[12]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[12]                                                                                                                    ; N/A                                                                                      ;
; tetris:tet|writeaddr[13]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|writeaddr[14]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[14]                                                                                                                    ; N/A                                                                                      ;
; tetris:tet|writeaddr[15]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[15]                                                                                                                    ; N/A                                                                                      ;
; tetris:tet|writeaddr[16]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|writeaddr[17]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|writeaddr[18]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|writeaddr[19]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|writeaddr[1]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[1]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writeaddr[20]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|writeaddr[21]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|writeaddr[22]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|writeaddr[23]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|writeaddr[24]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|writeaddr[2]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[2]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writeaddr[3]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[3]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writeaddr[4]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[4]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writeaddr[5]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[5]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writeaddr[6]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[6]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writeaddr[7]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[7]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writeaddr[8]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[8]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writeaddr[9]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writeaddr[9]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writedata[0]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writedata[0]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writedata[10]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writedata[10]                                                                                                                    ; N/A                                                                                      ;
; tetris:tet|writedata[11]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writedata[11]                                                                                                                    ; N/A                                                                                      ;
; tetris:tet|writedata[12]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writedata[12]                                                                                                                    ; N/A                                                                                      ;
; tetris:tet|writedata[13]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writedata[13]                                                                                                                    ; N/A                                                                                      ;
; tetris:tet|writedata[14]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writedata[14]                                                                                                                    ; N/A                                                                                      ;
; tetris:tet|writedata[15]                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|writedata[1]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writedata[1]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writedata[2]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writedata[2]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writedata[3]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writedata[3]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writedata[4]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writedata[4]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writedata[5]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; N/A                                                                                      ;
; tetris:tet|writedata[6]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writedata[6]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writedata[7]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writedata[7]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writedata[8]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writedata[8]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|writedata[9]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; tetris:tet|writedata[9]                                                                                                                     ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; auto_signaltap_0|vcc                      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                                         ; N/A                                                                                      ;
; tetris:tet|read_reg1[0]                   ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; tetris:tet|read_reg1[1]                   ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; tetris:tet|read_reg1[2]                   ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; tetris:tet|read_reg1[3]                   ; post-fitting  ; missing   ; Top                            ; post-synthesis    ; GND                                                                                                                                         ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; tetris:tet|read_reg2[0]                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; tetris:tet|read_reg2[0]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|read_reg2[1]                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; tetris:tet|read_reg2[1]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|read_reg2[2]                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; tetris:tet|read_reg2[2]                                                                                                                     ; N/A                                                                                      ;
; tetris:tet|read_reg2[3]                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; tetris:tet|read_reg2[3]                                                                                                                     ; N/A                                                                                      ;
+-------------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 4838  ; 205              ; 1417                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total combinational functions               ; 3700  ; 187              ; 468                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 1889  ; 87               ; 114                            ; 0                              ;
;     -- 3 input functions                    ; 940   ; 59               ; 254                            ; 0                              ;
;     -- <=2 input functions                  ; 871   ; 41               ; 100                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;                                ;
;     -- normal mode                          ; 3365  ; 178              ; 399                            ; 0                              ;
;     -- arithmetic mode                      ; 335   ; 9                ; 69                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total registers                             ; 2893  ; 112              ; 1307                           ; 0                              ;
;     -- Dedicated logic registers            ; 2893  ; 112              ; 1307                           ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 142   ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0     ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 27776 ; 0                ; 21888                          ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0     ; 0                ; 0                              ; 3                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 1544  ; 169              ; 2161                           ; 4                              ;
;     -- Registered Input Connections         ; 1377  ; 122              ; 1503                           ; 0                              ;
;     -- Output Connections                   ; 2114  ; 481              ; 35                             ; 1248                           ;
;     -- Registered Output Connections        ; 98    ; 481              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 26911 ; 1464             ; 8056                           ; 1255                           ;
;     -- Registered Connections               ; 12996 ; 1113             ; 6069                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 258   ; 323              ; 1826                           ; 1251                           ;
;     -- sld_hub:auto_hub                     ; 323   ; 22               ; 305                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1826  ; 305              ; 64                             ; 1                              ;
;     -- hard_block:auto_generated_inst       ; 1251  ; 0                ; 1                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 51    ; 111              ; 412                            ; 4                              ;
;     -- Output Ports                         ; 225   ; 128              ; 187                            ; 5                              ;
;     -- Bidir Ports                          ; 33    ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 178                            ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 68               ; 173                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 2                ; 60                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 45               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 84               ; 175                            ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 89               ; 189                            ; 1                              ;
;     -- Output Ports with no Fanout          ; 0     ; 76               ; 175                            ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                                          ; Partition ; Type          ; Location ; Status                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; ARDUINO_IO[0]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[0]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[0]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[10]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[10]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[10]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[11]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[11]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[11]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[12]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[12]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[12]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[13]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[13]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[13]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[14]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[14]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[14]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[15]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[15]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[15]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[1]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[1]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[1]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[2]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[2]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[2]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[3]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[3]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[3]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[4]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[4]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[4]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[5]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[5]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[5]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[6]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[6]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[6]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[7]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[7]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[7]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[8]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[8]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[8]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[9]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[9]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[9]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_RESET_N                                                                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_RESET_N                                                                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_RESET_N~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_LDQM                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_UDQM                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[2]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[3]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[4]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[5]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[6]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[7]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[7]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[2]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[3]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[4]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[5]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[6]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[7]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[7]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[2]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[3]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[4]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[5]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[6]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[7]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[7]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[2]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[3]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[4]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[5]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[6]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[7]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[7]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[2]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[3]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[4]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[5]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[6]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[7]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[7]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[2]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[3]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[4]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[5]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[6]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[7]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[7]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[2]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[3]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[4]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[5]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[6]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[7]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[8]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[9]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; MAX10_CLK1_50                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MAX10_CLK1_50                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MAX10_CLK1_50~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; MAX10_CLK2_50                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MAX10_CLK2_50                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MAX10_CLK2_50~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[4]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[5]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[6]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[7]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[8]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[9]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_B[0]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_B[1]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_B[2]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_B[3]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_G[0]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_G[1]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_G[2]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_G[3]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_HS                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_R[0]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_R[1]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_R[2]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_R[3]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_VS                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_clr                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_ena                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_ir_in_0_                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_ir_out_0_                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_cdr                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_rti                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_sdr                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_udr                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_raw_tck                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_tdi                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_tdo                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_usr1                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_0_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_10_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_11_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_12_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_13_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_14_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_15_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_1_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_2_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_3_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_4_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_5_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_6_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_7_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_8_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_RD_USE_9_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_0_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_10_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_11_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_12_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_13_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_14_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_15_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_1_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_2_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_3_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_4_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_5_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_6_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_7_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_8_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.sdram_controller_WR_USE_9_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_read_ld                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_read_req                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_0_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_10_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_11_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_12_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_13_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_14_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_15_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_16_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_17_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_18_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_19_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_1_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_20_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_21_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_22_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_23_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_24_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_2_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_3_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_4_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_5_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_6_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_7_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_8_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readaddr_9_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_0_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_10_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_11_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_12_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_13_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_14_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_15_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_1_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_2_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_3_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_4_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_5_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_6_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_7_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_8_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_readdata_9_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_state.PWA                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_write_counter_0_                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_write_counter_1_                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_write_counter_2_                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_write_counter_3_                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_write_counter_4_                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_write_ld                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_write_req                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_0_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_10_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_11_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_12_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_13_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_14_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_15_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_16_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_17_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_18_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_19_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_1_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_20_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_21_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_22_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_23_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_24_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_2_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_3_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_4_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_5_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_6_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_7_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_8_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writeaddr_9_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_0_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_10_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_11_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_12_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_13_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_14_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_15_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_1_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_2_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_3_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_4_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_5_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_6_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_7_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_8_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_writedata_9_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+-------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                            ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Estimated Total logic elements              ; 6,440               ;
;                                             ;                     ;
; Total combinational functions               ; 4355                ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 2090                ;
;     -- 3 input functions                    ; 1253                ;
;     -- <=2 input functions                  ; 1012                ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 3942                ;
;     -- arithmetic mode                      ; 413                 ;
;                                             ;                     ;
; Total registers                             ; 4312                ;
;     -- Dedicated logic registers            ; 4312                ;
;     -- I/O registers                        ; 0                   ;
;                                             ;                     ;
; I/O pins                                    ; 142                 ;
; Total memory bits                           ; 49664               ;
;                                             ;                     ;
; Embedded Multiplier 9-bit elements          ; 0                   ;
;                                             ;                     ;
; Total PLLs                                  ; 3                   ;
;     -- PLLs                                 ; 3                   ;
;                                             ;                     ;
; Maximum fan-out node                        ; MAX10_CLK1_50~input ;
; Maximum fan-out                             ; 2879                ;
; Total fan-out                               ; 33627               ;
; Average fan-out                             ; 3.60                ;
+---------------------------------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------+
; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                 ; M9K  ; Simple Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192  ; None                           ;
; Sdram_Control:sdram_controller|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                ; M9K  ; Simple Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192  ; None                           ;
; lab62_soc:u0|lab62_soc_jtag_uart_0:jtag_uart_0|lab62_soc_jtag_uart_0_scfifo_r:the_lab62_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                           ;
; lab62_soc:u0|lab62_soc_jtag_uart_0:jtag_uart_0|lab62_soc_jtag_uart_0_scfifo_w:the_lab62_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                           ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192  ; None                           ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_register_bank_a_module:lab62_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; None                           ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_register_bank_b_module:lab62_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; None                           ;
; lab62_soc:u0|lab62_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_27g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                   ; AUTO ; Single Port      ; 4            ; 32           ; --           ; --           ; 128   ; lab62_soc_onchip_memory2_0.hex ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ui14:auto_generated|ALTSYNCRAM                                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; 128          ; 171          ; 128          ; 171          ; 21888 ; None                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu Apr 27 15:27:01 2023
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off 3D_Pong -c Lab6_1 --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 201 of its 205 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 4 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 3 node(s), including 0 DDIO, 3 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (15899): PLL "sdram_pll0:pll|altpll:altpll_component|sdram_pll0_altpll:auto_generated|pll1" has parameters clk1_multiply_by and clk1_divide_by specified but port CLK[1] is not connected File: C:/Users/tjurc/Documents/ECE385/3D_Pong/pong/db/sdram_pll0_altpll.v Line: 50
Warning (15899): PLL "lab62_soc:u0|lab62_soc_sdram_pll:sdram_pll|lab62_soc_sdram_pll_altpll_vg92:sd1|pll7" has parameters clk1_multiply_by and clk1_divide_by specified but port CLK[1] is not connected File: C:/Users/tjurc/Documents/ECE385/3D_Pong/pong/lab62_soc/synthesis/submodules/lab62_soc_sdram_pll.v Line: 150
Warning (21074): Design contains 10 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "SW[0]" File: C:/Users/tjurc/Documents/ECE385/3D_Pong/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[1]" File: C:/Users/tjurc/Documents/ECE385/3D_Pong/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/Users/tjurc/Documents/ECE385/3D_Pong/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/Users/tjurc/Documents/ECE385/3D_Pong/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/Users/tjurc/Documents/ECE385/3D_Pong/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/Users/tjurc/Documents/ECE385/3D_Pong/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/Users/tjurc/Documents/ECE385/3D_Pong/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[7]" File: C:/Users/tjurc/Documents/ECE385/3D_Pong/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/Users/tjurc/Documents/ECE385/3D_Pong/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/Users/tjurc/Documents/ECE385/3D_Pong/pong/lab62.sv Line: 18
Info (21057): Implemented 7262 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 17 input pins
    Info (21059): Implemented 96 output pins
    Info (21060): Implemented 33 bidirectional pins
    Info (21061): Implemented 6765 logic cells
    Info (21064): Implemented 347 RAM segments
    Info (21065): Implemented 3 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 4722 megabytes
    Info: Processing ended: Thu Apr 27 15:27:06 2023
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


