Fitter report for MSXPi2
Mon Jul 06 10:10:33 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. All Package Pins
 11. I/O Standard
 12. Dedicated Inputs I/O
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Control Signals
 16. Non-Global High Fan-Out Signals
 17. Other Routing Usage Summary
 18. LAB External Interconnect
 19. LAB Macrocells
 20. Shareable Expander
 21. Logic Cell Interconnection
 22. Fitter Device Options
 23. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Successful - Mon Jul 06 10:10:33 2020           ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; MSXPi2                                          ;
; Top-level Entity Name     ; MSXPi2                                          ;
; Family                    ; MAX7000S                                        ;
; Device                    ; EPM7128SLC84-15                                 ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 36 / 128 ( 28 % )                               ;
; Total pins                ; 64 / 68 ( 94 % )                                ;
+---------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM7128SLC84-15 ;               ;
; Fitter Effort                                                              ; Standard Fit    ; Auto Fit      ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Normal          ; Normal        ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Slow Slew Rate                                                             ; Off             ; Off           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/github/MSXPi2/hardware/CPLD Project/output_files/MSXPi2.pin.


+--------------------------------------------------+
; Fitter Resource Usage Summary                    ;
+------------------------------+-------------------+
; Resource                     ; Usage             ;
+------------------------------+-------------------+
; Logic cells                  ; 36 / 128 ( 28 % ) ;
; Registers                    ; 26 / 128 ( 20 % ) ;
; Number of pterms used        ; 79                ;
; I/O pins                     ; 64 / 68 ( 94 % )  ;
;     -- Clock pins            ; 1 / 2 ( 50 % )    ;
;     -- Dedicated input pins  ; 0 / 2 ( 0 % )     ;
;                              ;                   ;
; Global signals               ; 0                 ;
; Shareable expanders          ; 2 / 128 ( 2 % )   ;
; Parallel expanders           ; 0 / 120 ( 0 % )   ;
; Cells using turbo bit        ; 36 / 128 ( 28 % ) ;
; Maximum fan-out              ; 26                ;
; Highest non-global fan-out   ; 26                ;
; Total fan-out                ; 389               ;
; Average fan-out              ; 3.81              ;
+------------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                    ;
+---------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name    ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+---------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; A[0]    ; 40    ; --       ; 4   ; 26                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[10]   ; 46    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[11]   ; 27    ; --       ; 3   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[12]   ; 24    ; --       ; 3   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[13]   ; 41    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[14]   ; 22    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[15]   ; 48    ; --       ; 5   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[1]    ; 21    ; --       ; 2   ; 26                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[2]    ; 39    ; --       ; 4   ; 26                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[3]    ; 20    ; --       ; 2   ; 26                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[4]    ; 37    ; --       ; 4   ; 26                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[5]    ; 18    ; --       ; 2   ; 26                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[6]    ; 45    ; --       ; 5   ; 26                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[7]    ; 25    ; --       ; 3   ; 26                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[8]    ; 44    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[9]    ; 28    ; --       ; 3   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; GPIO_1  ; 56    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; IORQ_n  ; 30    ; --       ; 3   ; 26                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; M1      ; 31    ; --       ; 3   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; MREQ_n  ; 50    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; RD_n    ; 49    ; --       ; 5   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; SLTSL   ; 52    ; --       ; 5   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; WR_n    ; 29    ; --       ; 3   ; 26                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; rpi_on  ; 2     ; --       ; --  ; 26                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; rpi_rdy ; 74    ; --       ; 8   ; 26                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
+---------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                   ;
+-----------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; BDIR      ; 51    ; --       ; 5   ; no              ; no             ; yes        ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; WAIT_n    ; 54    ; --       ; 6   ; no              ; no             ; yes        ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_a[0]  ; 76    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_a[10] ; 64    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_a[11] ; 8     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_a[12] ; 9     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_a[13] ; 69    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_a[1]  ; 75    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_a[2]  ; 73    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_a[3]  ; 77    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_a[4]  ; 4     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_a[5]  ; 5     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_a[6]  ; 60    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_a[7]  ; 63    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_a[8]  ; 6     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_a[9]  ; 65    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_cs    ; 11    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_io    ; 70    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_wr    ; 68    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+-----------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                          ;
+----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Slow Slew Rate ; Open Drain ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+
; D[0]     ; 36    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~1 (inverted)    ; -                   ;
; D[1]     ; 17    ; --       ; 2   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~2 (inverted)    ; -                   ;
; D[2]     ; 35    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~3 (inverted)    ; -                   ;
; D[3]     ; 16    ; --       ; 2   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~4 (inverted)    ; -                   ;
; D[4]     ; 34    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~5 (inverted)    ; -                   ;
; D[5]     ; 15    ; --       ; 2   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~6 (inverted)    ; -                   ;
; D[6]     ; 33    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~7 (inverted)    ; -                   ;
; D[7]     ; 12    ; --       ; 1   ; 1                     ; 0                  ; no     ; no             ; no              ; no             ; yes        ; TTL          ; User                 ; 10 pF ; ~VCC~8 (inverted)    ; -                   ;
; rpi_d[0] ; 10    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_d[1] ; 67    ; --       ; 7   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_d[2] ; 57    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_d[3] ; 58    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_d[4] ; 61    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_d[5] ; 80    ; --       ; 8   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_d[6] ; 81    ; --       ; 8   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; rpi_d[7] ; 79    ; --       ; 8   ; 0                     ; 0                  ; no     ; no             ; no              ; no             ; no         ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+-----------------+----------------+------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; rpi_on         ; input  ; TTL          ;         ; N               ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; rpi_a[4]       ; output ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; rpi_a[5]       ; output ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; rpi_a[8]       ; output ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; rpi_a[11]      ; output ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; rpi_a[12]      ; output ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; rpi_d[0]       ; bidir  ; TTL          ;         ; Y               ;
; 11       ; 10         ; --       ; rpi_cs         ; output ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; D[7]           ; bidir  ; TTL          ;         ; Y               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; D[5]           ; bidir  ; TTL          ;         ; Y               ;
; 16       ; 15         ; --       ; D[3]           ; bidir  ; TTL          ;         ; Y               ;
; 17       ; 16         ; --       ; D[1]           ; bidir  ; TTL          ;         ; Y               ;
; 18       ; 17         ; --       ; A[5]           ; input  ; TTL          ;         ; Y               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; A[3]           ; input  ; TTL          ;         ; Y               ;
; 21       ; 20         ; --       ; A[1]           ; input  ; TTL          ;         ; Y               ;
; 22       ; 21         ; --       ; A[14]          ; input  ; TTL          ;         ; Y               ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; A[12]          ; input  ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; A[7]           ; input  ; TTL          ;         ; Y               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; A[11]          ; input  ; TTL          ;         ; Y               ;
; 28       ; 27         ; --       ; A[9]           ; input  ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; WR_n           ; input  ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; IORQ_n         ; input  ; TTL          ;         ; Y               ;
; 31       ; 30         ; --       ; M1             ; input  ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; D[6]           ; bidir  ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; D[4]           ; bidir  ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; D[2]           ; bidir  ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; D[0]           ; bidir  ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; A[4]           ; input  ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; A[2]           ; input  ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; A[0]           ; input  ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; A[13]          ; input  ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; A[8]           ; input  ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; A[6]           ; input  ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; A[10]          ; input  ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; A[15]          ; input  ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; RD_n           ; input  ; TTL          ;         ; Y               ;
; 50       ; 49         ; --       ; MREQ_n         ; input  ; TTL          ;         ; Y               ;
; 51       ; 50         ; --       ; BDIR           ; output ; TTL          ;         ; Y               ;
; 52       ; 51         ; --       ; SLTSL          ; input  ; TTL          ;         ; Y               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; WAIT_n         ; output ; TTL          ;         ; Y               ;
; 55       ; 54         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 56       ; 55         ; --       ; GPIO_1         ; input  ; TTL          ;         ; Y               ;
; 57       ; 56         ; --       ; rpi_d[2]       ; bidir  ; TTL          ;         ; Y               ;
; 58       ; 57         ; --       ; rpi_d[3]       ; bidir  ; TTL          ;         ; Y               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; rpi_a[6]       ; output ; TTL          ;         ; Y               ;
; 61       ; 60         ; --       ; rpi_d[4]       ; bidir  ; TTL          ;         ; Y               ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; rpi_a[7]       ; output ; TTL          ;         ; Y               ;
; 64       ; 63         ; --       ; rpi_a[10]      ; output ; TTL          ;         ; Y               ;
; 65       ; 64         ; --       ; rpi_a[9]       ; output ; TTL          ;         ; Y               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; rpi_d[1]       ; bidir  ; TTL          ;         ; Y               ;
; 68       ; 67         ; --       ; rpi_wr         ; output ; TTL          ;         ; Y               ;
; 69       ; 68         ; --       ; rpi_a[13]      ; output ; TTL          ;         ; Y               ;
; 70       ; 69         ; --       ; rpi_io         ; output ; TTL          ;         ; Y               ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; rpi_a[2]       ; output ; TTL          ;         ; Y               ;
; 74       ; 73         ; --       ; rpi_rdy        ; input  ; TTL          ;         ; Y               ;
; 75       ; 74         ; --       ; rpi_a[1]       ; output ; TTL          ;         ; Y               ;
; 76       ; 75         ; --       ; rpi_a[0]       ; output ; TTL          ;         ; Y               ;
; 77       ; 76         ; --       ; rpi_a[3]       ; output ; TTL          ;         ; Y               ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; rpi_d[7]       ; bidir  ; TTL          ;         ; Y               ;
; 80       ; 79         ; --       ; rpi_d[5]       ; bidir  ; TTL          ;         ; Y               ;
; 81       ; 80         ; --       ; rpi_d[6]       ; bidir  ; TTL          ;         ; Y               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; GND+           ;        ;              ;         ;                 ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 1                    ; 0                 ; 0                 ; 1     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+----------------------------------------------------------------------+
; Dedicated Inputs I/O                                                 ;
+--------+-------+-------+-------+--------------+------------+---------+
; Name   ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+--------+-------+-------+-------+--------------+------------+---------+
; rpi_on ; 2     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+--------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                               ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |MSXPi2                    ; 36         ; 64   ; |MSXPi2             ; work         ;
+----------------------------+------------+------+---------------------+--------------+


+----------------------------------------------------------------------------------------------------+
; Control Signals                                                                                    ;
+-------------+----------+---------+--------------+--------+----------------------+------------------+
; Name        ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-------------+----------+---------+--------------+--------+----------------------+------------------+
; A[0]        ; PIN_40   ; 26      ; Clock        ; no     ; --                   ; --               ;
; A[1]        ; PIN_21   ; 26      ; Clock        ; no     ; --                   ; --               ;
; A[2]        ; PIN_39   ; 26      ; Clock        ; no     ; --                   ; --               ;
; A[3]        ; PIN_20   ; 26      ; Clock        ; no     ; --                   ; --               ;
; A[4]        ; PIN_37   ; 26      ; Clock        ; no     ; --                   ; --               ;
; A[5]        ; PIN_18   ; 26      ; Clock        ; no     ; --                   ; --               ;
; A[6]        ; PIN_45   ; 26      ; Clock        ; no     ; --                   ; --               ;
; A[7]        ; PIN_25   ; 26      ; Clock        ; no     ; --                   ; --               ;
; IORQ_n      ; PIN_30   ; 26      ; Clock        ; no     ; --                   ; --               ;
; WR_n        ; PIN_29   ; 26      ; Clock        ; no     ; --                   ; --               ;
; process_0~3 ; SEXP3    ; 1       ; Async. clear ; no     ; --                   ; --               ;
; process_0~5 ; SEXP81   ; 1       ; Async. clear ; no     ; --                   ; --               ;
+-------------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; rpi_on      ; 26                ;
; rpi_rdy     ; 26                ;
; IORQ_n      ; 26                ;
; WR_n        ; 26                ;
; A[7]        ; 26                ;
; A[6]        ; 26                ;
; A[5]        ; 26                ;
; A[4]        ; 26                ;
; A[3]        ; 26                ;
; A[2]        ; 26                ;
; A[1]        ; 26                ;
; A[0]        ; 26                ;
; wr_s        ; 2                 ;
; d_s[0]      ; 2                 ;
; d_s[1]      ; 2                 ;
; d_s[2]      ; 2                 ;
; d_s[3]      ; 2                 ;
; d_s[4]      ; 2                 ;
; d_s[5]      ; 2                 ;
; d_s[6]      ; 2                 ;
; d_s[7]      ; 2                 ;
; a_s[0]      ; 2                 ;
; a_s[1]      ; 2                 ;
; a_s[2]      ; 2                 ;
; a_s[3]      ; 2                 ;
; a_s[4]      ; 2                 ;
; a_s[5]      ; 2                 ;
; a_s[6]      ; 2                 ;
; a_s[7]      ; 2                 ;
; a_s[8]      ; 2                 ;
; a_s[9]      ; 2                 ;
; a_s[10]     ; 2                 ;
; a_s[11]     ; 2                 ;
; a_s[12]     ; 2                 ;
; a_s[13]     ; 2                 ;
; io_s        ; 2                 ;
; process_0~5 ; 1                 ;
; D[7]~7      ; 1                 ;
; D[6]~6      ; 1                 ;
; D[5]~5      ; 1                 ;
; D[4]~4      ; 1                 ;
; D[3]~3      ; 1                 ;
; D[2]~2      ; 1                 ;
; D[1]~1      ; 1                 ;
; D[0]~0      ; 1                 ;
; MREQ_n      ; 1                 ;
; A[13]       ; 1                 ;
; A[12]       ; 1                 ;
; A[11]       ; 1                 ;
; A[10]       ; 1                 ;
; A[9]        ; 1                 ;
; A[8]        ; 1                 ;
; ~VCC~8      ; 1                 ;
; ~VCC~7      ; 1                 ;
; ~VCC~6      ; 1                 ;
; ~VCC~5      ; 1                 ;
; ~VCC~4      ; 1                 ;
; ~VCC~3      ; 1                 ;
; ~VCC~2      ; 1                 ;
; ~VCC~1      ; 1                 ;
; ~VCC~0      ; 1                 ;
; wait_n_s~6  ; 1                 ;
; wait_n_s~en ; 1                 ;
; process_0~3 ; 1                 ;
; cs_s        ; 1                 ;
+-------------+-------------------+


+-------------------------------------------------+
; Other Routing Usage Summary                     ;
+-----------------------------+-------------------+
; Other Routing Resource Type ; Usage             ;
+-----------------------------+-------------------+
; Output enables              ; 0 / 6 ( 0 % )     ;
; PIA buffers                 ; 80 / 288 ( 28 % ) ;
; PIAs                        ; 88 / 288 ( 31 % ) ;
+-----------------------------+-------------------+


+-----------------------------------------------------------------------------+
; LAB External Interconnect                                                   ;
+-----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 11.00) ; Number of LABs  (Total = 4) ;
+-----------------------------------------------+-----------------------------+
; 0 - 1                                         ; 4                           ;
; 2 - 3                                         ; 0                           ;
; 4 - 5                                         ; 0                           ;
; 6 - 7                                         ; 0                           ;
; 8 - 9                                         ; 0                           ;
; 10 - 11                                       ; 0                           ;
; 12 - 13                                       ; 0                           ;
; 14 - 15                                       ; 0                           ;
; 16 - 17                                       ; 0                           ;
; 18 - 19                                       ; 0                           ;
; 20 - 21                                       ; 1                           ;
; 22 - 23                                       ; 2                           ;
; 24 - 25                                       ; 1                           ;
+-----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 4.50) ; Number of LABs  (Total = 7) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 1                           ;
; 1                                      ; 1                           ;
; 2                                      ; 0                           ;
; 3                                      ; 1                           ;
; 4                                      ; 1                           ;
; 5                                      ; 0                           ;
; 6                                      ; 1                           ;
; 7                                      ; 2                           ;
; 8                                      ; 1                           ;
+----------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Shareable Expander                                                            ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders  (Average = 0.25) ; Number of LABs  (Total = 2) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 6                           ;
; 1                                               ; 2                           ;
+-------------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                            ;
+-----+------------+-----------------------------------------------------------------------------------------------+--------------------+
; LAB ; Logic Cell ; Input                                                                                         ; Output             ;
+-----+------------+-----------------------------------------------------------------------------------------------+--------------------+
;  A  ; LC5        ; A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n, process_0~3                     ; rpi_cs             ;
;  A  ; LC16       ; A[4], rpi_rdy, rpi_on, a_s[4], A[0], A[1], A[2], A[3], A[5], A[6], A[7], WR_n, IORQ_n         ; a_s[4], rpi_a[4]   ;
;  A  ; LC13       ; A[8], rpi_rdy, rpi_on, a_s[8], A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n   ; a_s[8], rpi_a[8]   ;
;  A  ; LC3        ;                                                                                               ; D[7]               ;
;  A  ; LC6        ; D[0], rpi_rdy, rpi_on, d_s[0], A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n   ; d_s[0], rpi_d[0]   ;
;  A  ; LC8        ; A[12], rpi_rdy, rpi_on, a_s[12], A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n ; a_s[12], rpi_a[12] ;
;  A  ; LC11       ; A[11], rpi_rdy, rpi_on, a_s[11], A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n ; a_s[11], rpi_a[11] ;
;  A  ; LC14       ; A[5], rpi_rdy, rpi_on, a_s[5], A[0], A[1], A[2], A[3], A[4], A[6], A[7], WR_n, IORQ_n         ; a_s[5], rpi_a[5]   ;
;  B  ; LC25       ;                                                                                               ; D[1]               ;
;  B  ; LC27       ;                                                                                               ; D[3]               ;
;  B  ; LC29       ;                                                                                               ; D[5]               ;
;  D  ; LC57       ;                                                                                               ; D[0]               ;
;  D  ; LC59       ;                                                                                               ; D[2]               ;
;  D  ; LC61       ;                                                                                               ; D[4]               ;
;  D  ; LC64       ;                                                                                               ; D[6]               ;
;  E  ; LC77       ;                                                                                               ; BDIR               ;
;  F  ; LC81       ; A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n, process_0~5                     ; wait_n_s~6         ;
;  F  ; LC83       ; wait_n_s~en                                                                                   ; WAIT_n             ;
;  F  ; LC93       ; A[6], rpi_rdy, rpi_on, a_s[6], A[0], A[1], A[2], A[3], A[4], A[5], A[7], WR_n, IORQ_n         ; a_s[6], rpi_a[6]   ;
;  F  ; LC94       ; D[4], rpi_rdy, rpi_on, d_s[4], A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n   ; d_s[4], rpi_d[4]   ;
;  F  ; LC91       ; D[3], rpi_rdy, rpi_on, d_s[3], A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n   ; d_s[3], rpi_d[3]   ;
;  F  ; LC88       ; D[2], rpi_rdy, rpi_on, d_s[2], A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n   ; d_s[2], rpi_d[2]   ;
;  G  ; LC109      ; MREQ_n, rpi_rdy, rpi_on, io_s, A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n   ; io_s, rpi_io       ;
;  G  ; LC107      ; A[13], rpi_rdy, rpi_on, a_s[13], A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n ; a_s[13], rpi_a[13] ;
;  G  ; LC99       ; A[10], rpi_rdy, rpi_on, a_s[10], A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n ; a_s[10], rpi_a[10] ;
;  G  ; LC101      ; A[9], rpi_rdy, rpi_on, a_s[9], A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n   ; a_s[9], rpi_a[9]   ;
;  G  ; LC97       ; A[7], rpi_rdy, rpi_on, a_s[7], A[0], A[1], A[2], A[3], A[4], A[5], A[6], WR_n, IORQ_n         ; a_s[7], rpi_a[7]   ;
;  G  ; LC104      ; D[1], rpi_rdy, rpi_on, d_s[1], A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n   ; d_s[1], rpi_d[1]   ;
;  G  ; LC105      ; WR_n, rpi_rdy, rpi_on, wr_s, A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], IORQ_n           ; wr_s, rpi_wr       ;
;  H  ; LC123      ; A[3], rpi_rdy, rpi_on, a_s[3], A[0], A[1], A[2], A[4], A[5], A[6], A[7], WR_n, IORQ_n         ; a_s[3], rpi_a[3]   ;
;  H  ; LC115      ; A[2], rpi_rdy, rpi_on, a_s[2], A[0], A[1], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n         ; a_s[2], rpi_a[2]   ;
;  H  ; LC118      ; A[1], rpi_rdy, rpi_on, a_s[1], A[0], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n         ; a_s[1], rpi_a[1]   ;
;  H  ; LC120      ; A[0], rpi_rdy, rpi_on, a_s[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n         ; a_s[0], rpi_a[0]   ;
;  H  ; LC126      ; D[5], rpi_rdy, rpi_on, d_s[5], A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n   ; d_s[5], rpi_d[5]   ;
;  H  ; LC128      ; D[6], rpi_rdy, rpi_on, d_s[6], A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n   ; d_s[6], rpi_d[6]   ;
;  H  ; LC125      ; D[7], rpi_rdy, rpi_on, d_s[7], A[0], A[1], A[2], A[3], A[4], A[5], A[6], A[7], WR_n, IORQ_n   ; d_s[7], rpi_d[7]   ;
+-----+------------+-----------------------------------------------------------------------------------------------+--------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM7128SLC84-15 for design "MSXPi2"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "rpi_off" is assigned to location or region, but does not exist in design
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 459 megabytes
    Info: Processing ended: Mon Jul 06 10:10:33 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


