TimeQuest Timing Analyzer report for Serial_Port
Tue Dec 20 11:54:47 2016
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'Divider:b2v_inst2|bclk'
 12. Setup: 'CLK'
 13. Hold: 'Divider:b2v_inst2|bclk'
 14. Hold: 'CLK'
 15. Minimum Pulse Width: 'CLK'
 16. Minimum Pulse Width: 'Divider:b2v_inst2|bclk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Setup Transfers
 24. Hold Transfers
 25. Report TCCS
 26. Report RSKM
 27. Unconstrained Paths
 28. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Serial_Port                                                     ;
; Device Family      ; Cyclone                                                         ;
; Device Name        ; EP1C3T144C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Slow Model                                                      ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; CLK                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                    ;
; Divider:b2v_inst2|bclk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Divider:b2v_inst2|bclk } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Fmax Summary                                                 ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 59.94 MHz  ; 59.94 MHz       ; Divider:b2v_inst2|bclk ;      ;
; 122.03 MHz ; 122.03 MHz      ; CLK                    ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Setup Summary                                    ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; Divider:b2v_inst2|bclk ; -15.683 ; -1963.464     ;
; CLK                    ; -7.195  ; -232.924      ;
+------------------------+---------+---------------+


+------------------------------------------------+
; Hold Summary                                   ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; Divider:b2v_inst2|bclk ; 0.887 ; 0.000         ;
; CLK                    ; 1.068 ; 0.000         ;
+------------------------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+-------------------------------------------------+
; Minimum Pulse Width Summary                     ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.583 ; -88.571       ;
; Divider:b2v_inst2|bclk ; -1.318 ; -598.372      ;
+------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'Divider:b2v_inst2|bclk'                                                                                                                                                         ;
+---------+-----------------------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -15.683 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[8]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.689     ;
; -15.683 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[10] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.689     ;
; -15.680 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[11] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.686     ;
; -15.678 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[9]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.684     ;
; -15.677 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[13] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.683     ;
; -15.637 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[25] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.628     ;
; -15.634 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[30] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.625     ;
; -15.632 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[27] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.623     ;
; -15.629 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[26] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.620     ;
; -15.628 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[24] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.619     ;
; -15.571 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[0]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.562     ;
; -15.570 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[1]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.561     ;
; -15.569 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[2]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.560     ;
; -15.567 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[4]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.558     ;
; -15.516 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[8]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.522     ;
; -15.516 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[10] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.522     ;
; -15.513 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[11] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.519     ;
; -15.511 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[9]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.517     ;
; -15.510 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[13] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.516     ;
; -15.487 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[16] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.478     ;
; -15.486 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.477     ;
; -15.484 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[14] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.475     ;
; -15.481 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[15] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.472     ;
; -15.479 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[12] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.470     ;
; -15.470 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[25] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.461     ;
; -15.467 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[30] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.458     ;
; -15.465 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[27] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.456     ;
; -15.462 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[26] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.453     ;
; -15.461 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[24] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.452     ;
; -15.404 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[0]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.395     ;
; -15.403 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[1]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.394     ;
; -15.402 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[2]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.393     ;
; -15.400 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[4]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.391     ;
; -15.377 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[8]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.355     ;
; -15.377 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[10] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.355     ;
; -15.374 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|state.r_stop           ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.365     ;
; -15.374 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[11] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.352     ;
; -15.374 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[8]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.352     ;
; -15.374 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[10] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.352     ;
; -15.372 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[9]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.350     ;
; -15.371 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[13] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.349     ;
; -15.371 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[11] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.349     ;
; -15.369 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[9]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.347     ;
; -15.368 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[13] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.346     ;
; -15.331 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[25] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.294     ;
; -15.328 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[30] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.291     ;
; -15.328 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[25] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.291     ;
; -15.326 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[27] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.289     ;
; -15.325 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[30] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.288     ;
; -15.323 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[26] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.286     ;
; -15.323 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[27] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.286     ;
; -15.322 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[24] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.285     ;
; -15.320 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[16] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.311     ;
; -15.320 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[26] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.283     ;
; -15.319 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.310     ;
; -15.319 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[24] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.282     ;
; -15.317 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[14] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.308     ;
; -15.314 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[15] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.305     ;
; -15.312 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|\ReceiveData:cnt16[12] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.303     ;
; -15.273 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[20] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.236     ;
; -15.272 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[31] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.235     ;
; -15.270 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[29] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.233     ;
; -15.269 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.232     ;
; -15.267 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[18] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.230     ;
; -15.265 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.228     ;
; -15.265 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[0]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.228     ;
; -15.264 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[1]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.227     ;
; -15.263 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[2]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.226     ;
; -15.262 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[0]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.225     ;
; -15.261 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[19] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.224     ;
; -15.261 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[4]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.224     ;
; -15.261 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[1]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.224     ;
; -15.260 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[2]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.223     ;
; -15.258 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.221     ;
; -15.258 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[4]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.221     ;
; -15.216 ; Receiver:b2v_inst|\ReceiveData:cnt16[6] ; Receiver:b2v_inst|\ReceiveData:cnt16[8]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.222     ;
; -15.216 ; Receiver:b2v_inst|\ReceiveData:cnt16[6] ; Receiver:b2v_inst|\ReceiveData:cnt16[10] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.222     ;
; -15.213 ; Receiver:b2v_inst|\ReceiveData:cnt16[2] ; Receiver:b2v_inst|\ReceiveData:cnt16[8]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.191     ;
; -15.213 ; Receiver:b2v_inst|\ReceiveData:cnt16[2] ; Receiver:b2v_inst|\ReceiveData:cnt16[10] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.191     ;
; -15.213 ; Receiver:b2v_inst|\ReceiveData:cnt16[6] ; Receiver:b2v_inst|\ReceiveData:cnt16[11] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.219     ;
; -15.211 ; Receiver:b2v_inst|\ReceiveData:cnt16[6] ; Receiver:b2v_inst|\ReceiveData:cnt16[9]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.217     ;
; -15.210 ; Receiver:b2v_inst|\ReceiveData:cnt16[2] ; Receiver:b2v_inst|\ReceiveData:cnt16[11] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.188     ;
; -15.210 ; Receiver:b2v_inst|\ReceiveData:cnt16[6] ; Receiver:b2v_inst|\ReceiveData:cnt16[13] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.043      ; 16.216     ;
; -15.208 ; Receiver:b2v_inst|\ReceiveData:cnt16[2] ; Receiver:b2v_inst|\ReceiveData:cnt16[9]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.186     ;
; -15.207 ; Receiver:b2v_inst|\ReceiveData:cnt16[2] ; Receiver:b2v_inst|\ReceiveData:cnt16[13] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.015      ; 16.185     ;
; -15.207 ; Receiver:b2v_inst|\ReceiveData:cnt16[5] ; Receiver:b2v_inst|state.r_stop           ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.198     ;
; -15.186 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[6]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.149     ;
; -15.183 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[7]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.146     ;
; -15.181 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[16] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.144     ;
; -15.180 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.143     ;
; -15.178 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[5]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.141     ;
; -15.178 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[14] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.141     ;
; -15.178 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[16] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.141     ;
; -15.177 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.140     ;
; -15.176 ; Receiver:b2v_inst|\ReceiveData:cnt16[3] ; Receiver:b2v_inst|\ReceiveData:cnt16[3]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.139     ;
; -15.175 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[15] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.138     ;
; -15.175 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[14] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.138     ;
; -15.173 ; Receiver:b2v_inst|\ReceiveData:cnt16[0] ; Receiver:b2v_inst|\ReceiveData:cnt16[12] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.136     ;
; -15.172 ; Receiver:b2v_inst|\ReceiveData:cnt16[1] ; Receiver:b2v_inst|\ReceiveData:cnt16[15] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.000      ; 16.135     ;
; -15.170 ; Receiver:b2v_inst|\ReceiveData:cnt16[6] ; Receiver:b2v_inst|\ReceiveData:cnt16[25] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1.000        ; 0.028      ; 16.161     ;
+---------+-----------------------------------------+------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK'                                                                                                                         ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -7.195 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.130      ;
; -7.195 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.130      ;
; -7.195 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.130      ;
; -7.195 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.130      ;
; -7.195 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.130      ;
; -7.195 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.130      ;
; -7.195 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.130      ;
; -7.195 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.130      ;
; -7.195 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.130      ;
; -7.195 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.130      ;
; -7.190 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.125      ;
; -7.190 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[17] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.125      ;
; -7.190 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.125      ;
; -7.190 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.125      ;
; -7.190 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.125      ;
; -7.190 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[21] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.125      ;
; -7.190 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.125      ;
; -7.190 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.125      ;
; -7.190 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.125      ;
; -7.190 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 8.125      ;
; -7.169 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.132      ;
; -7.169 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.132      ;
; -7.169 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.132      ;
; -7.169 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.132      ;
; -7.169 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.132      ;
; -7.169 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.132      ;
; -7.023 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.958      ;
; -7.023 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.958      ;
; -7.023 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.958      ;
; -7.023 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.958      ;
; -7.023 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.958      ;
; -7.023 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.958      ;
; -7.023 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.958      ;
; -7.023 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.958      ;
; -7.023 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.958      ;
; -7.023 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.958      ;
; -7.018 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.953      ;
; -7.018 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[17] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.953      ;
; -7.018 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.953      ;
; -7.018 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.953      ;
; -7.018 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.953      ;
; -7.018 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[21] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.953      ;
; -7.018 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.953      ;
; -7.018 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.953      ;
; -7.018 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.953      ;
; -7.018 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.953      ;
; -6.997 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.960      ;
; -6.997 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.960      ;
; -6.997 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.960      ;
; -6.997 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.960      ;
; -6.997 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.960      ;
; -6.997 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.960      ;
; -6.905 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.840      ;
; -6.905 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.840      ;
; -6.905 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.840      ;
; -6.905 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.840      ;
; -6.905 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.840      ;
; -6.905 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.840      ;
; -6.905 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[6]  ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.840      ;
; -6.905 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[7]  ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.840      ;
; -6.905 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.840      ;
; -6.905 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.840      ;
; -6.900 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.835      ;
; -6.900 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[17] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.835      ;
; -6.900 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.835      ;
; -6.900 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.835      ;
; -6.900 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.835      ;
; -6.900 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[21] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.835      ;
; -6.900 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.835      ;
; -6.900 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.835      ;
; -6.900 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.835      ;
; -6.900 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 1.000        ; -0.028     ; 7.835      ;
; -6.887 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.850      ;
; -6.887 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.850      ;
; -6.887 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.850      ;
; -6.887 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.850      ;
; -6.887 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.850      ;
; -6.887 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.850      ;
; -6.887 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.850      ;
; -6.887 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.850      ;
; -6.887 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.850      ;
; -6.887 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.850      ;
; -6.882 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.845      ;
; -6.882 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.845      ;
; -6.882 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.845      ;
; -6.882 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.845      ;
; -6.882 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.845      ;
; -6.882 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.845      ;
; -6.882 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.845      ;
; -6.882 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.845      ;
; -6.882 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.845      ;
; -6.882 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.845      ;
; -6.879 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.842      ;
; -6.879 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.842      ;
; -6.879 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.842      ;
; -6.879 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.842      ;
; -6.879 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.842      ;
; -6.879 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.842      ;
; -6.876 ; Divider:b2v_inst2|cnt[21] ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.839      ;
; -6.876 ; Divider:b2v_inst2|cnt[21] ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.839      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'Divider:b2v_inst2|bclk'                                                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.887 ; Receiver:b2v_inst|\ReceiveData:rbufs[5]          ; Receiver:b2v_inst|rbuf[5]                        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 0.902      ;
; 0.888 ; Receiver:b2v_inst|\ReceiveData:rbufs[3]          ; Receiver:b2v_inst|rbuf[3]                        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 0.903      ;
; 1.032 ; Receiver:b2v_inst|\ReceiveData:rbufs[7]          ; Receiver:b2v_inst|\ReceiveData:rbufs[7]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.047      ;
; 1.032 ; Receiver:b2v_inst|suspicious_start               ; Receiver:b2v_inst|suspicious_start               ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.047      ;
; 1.044 ; Transmitter:b2v_inst1|state.x_start              ; Transmitter:b2v_inst1|state.x_start              ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.059      ;
; 1.057 ; Receiver:b2v_inst|\ReceiveData:rbufs[1]          ; Receiver:b2v_inst|\ReceiveData:rbufs[1]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.072      ;
; 1.058 ; Receiver:b2v_inst|\ReceiveData:rbufs[0]          ; Receiver:b2v_inst|\ReceiveData:rbufs[0]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.073      ;
; 1.060 ; Receiver:b2v_inst|\ReceiveData:rbufs[4]          ; Receiver:b2v_inst|rbuf[4]                        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.075      ;
; 1.061 ; Receiver:b2v_inst|\ReceiveData:rbufs[6]          ; Receiver:b2v_inst|rbuf[6]                        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.076      ;
; 1.063 ; Receiver:b2v_inst|\ReceiveData:rbufs[0]          ; Receiver:b2v_inst|rbuf[0]                        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.078      ;
; 1.065 ; Receiver:b2v_inst|\ReceiveData:rbufs[1]          ; Receiver:b2v_inst|rbuf[1]                        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.080      ;
; 1.102 ; Transmitter:b2v_inst1|state.x_idle               ; Transmitter:b2v_inst1|xout                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.117      ;
; 1.250 ; Receiver:b2v_inst|\ReceiveData:rbufs[5]          ; Receiver:b2v_inst|\ReceiveData:rbufs[5]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.265      ;
; 1.251 ; Receiver:b2v_inst|\ReceiveData:rbufs[3]          ; Receiver:b2v_inst|\ReceiveData:rbufs[3]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.266      ;
; 1.260 ; Receiver:b2v_inst|state.r_start                  ; Receiver:b2v_inst|state.r_start                  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.275      ;
; 1.328 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[31]       ; Receiver:b2v_inst|\ReceiveData:rbitcnt[31]       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.343      ;
; 1.337 ; Receiver:b2v_inst|\ReceiveData:rbufs[6]          ; Receiver:b2v_inst|\ReceiveData:rbufs[6]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.352      ;
; 1.340 ; Receiver:b2v_inst|\ReceiveData:rbufs[4]          ; Receiver:b2v_inst|\ReceiveData:rbufs[4]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.355      ;
; 1.382 ; Transmitter:b2v_inst1|state.x_idle               ; Transmitter:b2v_inst1|state.x_idle               ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.397      ;
; 1.469 ; Receiver:b2v_inst|\ReceiveData:have_Told         ; Receiver:b2v_inst|\ReceiveData:have_Told         ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.484      ;
; 1.469 ; Receiver:b2v_inst|\ReceiveData:rbufs[2]          ; Receiver:b2v_inst|\ReceiveData:rbufs[2]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.484      ;
; 1.496 ; Transmitter:b2v_inst1|state.x_stop               ; Transmitter:b2v_inst1|state.x_stop               ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.511      ;
; 1.501 ; Transmitter:b2v_inst1|state.x_stop               ; Transmitter:b2v_inst1|state.x_shift              ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.516      ;
; 1.505 ; Receiver:b2v_inst|state.r_start                  ; Receiver:b2v_inst|rfinish                        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.520      ;
; 1.570 ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[31]   ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[31]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.585      ;
; 1.577 ; Receiver:b2v_inst|\ReceiveData:rbufs[2]          ; Receiver:b2v_inst|rbuf[2]                        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.592      ;
; 1.582 ; Receiver:b2v_inst|\ReceiveData:cnt5[31]          ; Receiver:b2v_inst|\ReceiveData:cnt5[31]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.597      ;
; 1.589 ; Receiver:b2v_inst|\ReceiveData:cnt[31]           ; Receiver:b2v_inst|\ReceiveData:cnt[31]           ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.604      ;
; 1.691 ; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[31] ; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[31] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.706      ;
; 1.716 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[30]       ; Receiver:b2v_inst|\ReceiveData:rbitcnt[30]       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.731      ;
; 1.736 ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[30]   ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[30]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.751      ;
; 1.739 ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[0]    ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[0]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.754      ;
; 1.865 ; Receiver:b2v_inst|rfinish                        ; Receiver:b2v_inst|rfinish                        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.880      ;
; 1.892 ; Receiver:b2v_inst|state.r_sample                 ; Receiver:b2v_inst|rfinish                        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.010      ; 1.917      ;
; 1.900 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[28]       ; Receiver:b2v_inst|\ReceiveData:rbitcnt[28]       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.915      ;
; 1.907 ; Receiver:b2v_inst|\ReceiveData:cnt5[28]          ; Receiver:b2v_inst|\ReceiveData:cnt5[28]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.922      ;
; 1.907 ; Receiver:b2v_inst|\ReceiveData:cnt5[3]           ; Receiver:b2v_inst|\ReceiveData:cnt5[3]           ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.922      ;
; 1.908 ; Receiver:b2v_inst|\ReceiveData:cnt5[29]          ; Receiver:b2v_inst|\ReceiveData:cnt5[29]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.923      ;
; 1.913 ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[2]    ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[2]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.928      ;
; 1.913 ; Transmitter:b2v_inst1|state.x_idle               ; Transmitter:b2v_inst1|state.x_start              ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.928      ;
; 1.917 ; Receiver:b2v_inst|\ReceiveData:cnt5[2]           ; Receiver:b2v_inst|\ReceiveData:cnt5[2]           ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.932      ;
; 1.926 ; Receiver:b2v_inst|\ReceiveData:cnt5[1]           ; Receiver:b2v_inst|\ReceiveData:cnt5[1]           ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.941      ;
; 1.933 ; Receiver:b2v_inst|rbuf[5]                        ; Transmitter:b2v_inst1|\Transmit_Data:xbufs[5]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.948      ;
; 1.951 ; Receiver:b2v_inst|\ReceiveData:rbufs[7]          ; Receiver:b2v_inst|rbuf[7]                        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; -0.015     ; 1.951      ;
; 1.963 ; Transmitter:b2v_inst1|xout                       ; Transmitter:b2v_inst1|xout                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.978      ;
; 1.977 ; Receiver:b2v_inst|state.r_sample                 ; Receiver:b2v_inst|state.r_sample                 ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 1.992      ;
; 2.025 ; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[2]  ; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[2]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.040      ;
; 2.056 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[29]       ; Receiver:b2v_inst|\ReceiveData:rbitcnt[29]       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.071      ;
; 2.068 ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[29]   ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[29]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.083      ;
; 2.082 ; Receiver:b2v_inst|\ReceiveData:cnt16[0]          ; Receiver:b2v_inst|\ReceiveData:cnt16[0]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.097      ;
; 2.086 ; Receiver:b2v_inst|\ReceiveData:cnt[1]            ; Receiver:b2v_inst|\ReceiveData:cnt[1]            ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.101      ;
; 2.087 ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[1]    ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[1]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.102      ;
; 2.094 ; Receiver:b2v_inst|\ReceiveData:cnt[29]           ; Receiver:b2v_inst|\ReceiveData:cnt[29]           ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.109      ;
; 2.106 ; Receiver:b2v_inst|\ReceiveData:cnt[0]            ; Receiver:b2v_inst|\ReceiveData:cnt[0]            ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.121      ;
; 2.140 ; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[30] ; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[30] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.155      ;
; 2.174 ; Receiver:b2v_inst|state.r_stop                   ; Receiver:b2v_inst|state.r_stop                   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.189      ;
; 2.202 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[1]        ; Receiver:b2v_inst|\ReceiveData:rbitcnt[1]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.217      ;
; 2.239 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[2]        ; Receiver:b2v_inst|\ReceiveData:rbitcnt[2]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.254      ;
; 2.242 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[26]       ; Receiver:b2v_inst|\ReceiveData:rbitcnt[26]       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.257      ;
; 2.242 ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[16]   ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[16]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.257      ;
; 2.246 ; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[26] ; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[26] ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.261      ;
; 2.260 ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[19]   ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[19]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.275      ;
; 2.264 ; Transmitter:b2v_inst1|state.x_stop               ; Transmitter:b2v_inst1|state.x_idle               ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.279      ;
; 2.266 ; Transmitter:b2v_inst1|state.x_stop               ; Transmitter:b2v_inst1|xout                       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.281      ;
; 2.278 ; Transmitter:b2v_inst1|state.x_idle               ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[2]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.293      ;
; 2.278 ; Transmitter:b2v_inst1|state.x_idle               ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[1]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.293      ;
; 2.278 ; Transmitter:b2v_inst1|state.x_idle               ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[0]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.293      ;
; 2.326 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[1]        ; Receiver:b2v_inst|\ReceiveData:rbufs[1]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.341      ;
; 2.331 ; Receiver:b2v_inst|\ReceiveData:cnt5[2]           ; Receiver:b2v_inst|\ReceiveData:cnt5[3]           ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.346      ;
; 2.335 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[2]        ; Receiver:b2v_inst|\ReceiveData:rbufs[2]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.350      ;
; 2.352 ; Receiver:b2v_inst|\ReceiveData:cnt[2]            ; Receiver:b2v_inst|\ReceiveData:cnt[2]            ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.367      ;
; 2.356 ; Receiver:b2v_inst|\ReceiveData:cnt16[1]          ; Receiver:b2v_inst|\ReceiveData:cnt16[1]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.371      ;
; 2.369 ; Receiver:b2v_inst|state.r_sample                 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[27]       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.384      ;
; 2.369 ; Receiver:b2v_inst|state.r_sample                 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[16]       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.384      ;
; 2.369 ; Receiver:b2v_inst|state.r_sample                 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[11]       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.384      ;
; 2.369 ; Receiver:b2v_inst|state.r_sample                 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[10]       ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.384      ;
; 2.369 ; Receiver:b2v_inst|state.r_sample                 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[8]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.384      ;
; 2.369 ; Receiver:b2v_inst|state.r_sample                 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[7]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.384      ;
; 2.369 ; Receiver:b2v_inst|state.r_sample                 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[6]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.384      ;
; 2.369 ; Receiver:b2v_inst|state.r_sample                 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[5]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.384      ;
; 2.369 ; Receiver:b2v_inst|state.r_sample                 ; Receiver:b2v_inst|\ReceiveData:rbitcnt[4]        ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.384      ;
; 2.378 ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[23]   ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[23]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.393      ;
; 2.378 ; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[4]  ; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[4]  ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.393      ;
; 2.378 ; Receiver:b2v_inst|rbuf[2]                        ; Transmitter:b2v_inst1|\Transmit_Data:xbufs[2]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.015      ; 2.408      ;
; 2.379 ; Receiver:b2v_inst|rbuf[4]                        ; Transmitter:b2v_inst1|\Transmit_Data:xbufs[4]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.015      ; 2.409      ;
; 2.384 ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[17]   ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[17]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.399      ;
; 2.396 ; Receiver:b2v_inst|rbuf[7]                        ; Transmitter:b2v_inst1|\Transmit_Data:xbufs[7]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.015      ; 2.426      ;
; 2.397 ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[21]   ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[21]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.412      ;
; 2.398 ; Receiver:b2v_inst|state.r_start                  ; Receiver:b2v_inst|\ReceiveData:cnt16[3]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.413      ;
; 2.398 ; Receiver:b2v_inst|state.r_start                  ; Receiver:b2v_inst|\ReceiveData:cnt16[5]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.413      ;
; 2.398 ; Receiver:b2v_inst|state.r_start                  ; Receiver:b2v_inst|\ReceiveData:cnt16[6]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.413      ;
; 2.398 ; Receiver:b2v_inst|state.r_start                  ; Receiver:b2v_inst|\ReceiveData:cnt16[7]          ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.413      ;
; 2.404 ; Transmitter:b2v_inst1|state.x_idle               ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[28]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.419      ;
; 2.404 ; Transmitter:b2v_inst1|state.x_idle               ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[11]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.419      ;
; 2.404 ; Transmitter:b2v_inst1|state.x_idle               ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[10]   ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.419      ;
; 2.404 ; Transmitter:b2v_inst1|state.x_idle               ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[9]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.419      ;
; 2.404 ; Transmitter:b2v_inst1|state.x_idle               ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[8]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.419      ;
; 2.404 ; Transmitter:b2v_inst1|state.x_idle               ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[7]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.419      ;
; 2.404 ; Transmitter:b2v_inst1|state.x_idle               ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[6]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.419      ;
; 2.404 ; Transmitter:b2v_inst1|state.x_idle               ; Transmitter:b2v_inst1|\Transmit_Data:cnt16[5]    ; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 0.000        ; 0.000      ; 2.419      ;
+-------+--------------------------------------------------+--------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK'                                                                                                                         ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 1.068 ; Divider:b2v_inst2|cnt[31] ; Divider:b2v_inst2|cnt[31] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.083      ;
; 1.323 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.338      ;
; 1.323 ; Divider:b2v_inst2|cnt[20] ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.338      ;
; 1.323 ; Divider:b2v_inst2|cnt[24] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.338      ;
; 1.323 ; Divider:b2v_inst2|cnt[10] ; Divider:b2v_inst2|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.338      ;
; 1.326 ; Divider:b2v_inst2|cnt[16] ; Divider:b2v_inst2|cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.341      ;
; 1.326 ; Divider:b2v_inst2|cnt[21] ; Divider:b2v_inst2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.341      ;
; 1.326 ; Divider:b2v_inst2|cnt[6]  ; Divider:b2v_inst2|cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.341      ;
; 1.326 ; Divider:b2v_inst2|cnt[11] ; Divider:b2v_inst2|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.341      ;
; 1.329 ; Divider:b2v_inst2|cnt[19] ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.344      ;
; 1.329 ; Divider:b2v_inst2|cnt[9]  ; Divider:b2v_inst2|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.344      ;
; 1.349 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.364      ;
; 1.351 ; Divider:b2v_inst2|cnt[26] ; Divider:b2v_inst2|cnt[26] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.366      ;
; 1.352 ; Divider:b2v_inst2|cnt[30] ; Divider:b2v_inst2|cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.367      ;
; 1.374 ; Divider:b2v_inst2|cnt[29] ; Divider:b2v_inst2|cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.389      ;
; 1.476 ; Divider:b2v_inst2|cnt[12] ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.476 ; Divider:b2v_inst2|cnt[17] ; Divider:b2v_inst2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.476 ; Divider:b2v_inst2|cnt[22] ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.476 ; Divider:b2v_inst2|cnt[7]  ; Divider:b2v_inst2|cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.480 ; Divider:b2v_inst2|cnt[18] ; Divider:b2v_inst2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.495      ;
; 1.480 ; Divider:b2v_inst2|cnt[8]  ; Divider:b2v_inst2|cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.495      ;
; 1.481 ; Divider:b2v_inst2|cnt[13] ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.496      ;
; 1.481 ; Divider:b2v_inst2|cnt[23] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.496      ;
; 1.481 ; Divider:b2v_inst2|cnt[27] ; Divider:b2v_inst2|cnt[27] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.496      ;
; 1.482 ; Divider:b2v_inst2|cnt[15] ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.497      ;
; 1.482 ; Divider:b2v_inst2|cnt[25] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.497      ;
; 1.499 ; Divider:b2v_inst2|cnt[5]  ; Divider:b2v_inst2|cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.514      ;
; 1.504 ; Divider:b2v_inst2|cnt[28] ; Divider:b2v_inst2|cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.519      ;
; 1.543 ; Divider:b2v_inst2|cnt[2]  ; Divider:b2v_inst2|cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.558      ;
; 1.694 ; Divider:b2v_inst2|cnt[1]  ; Divider:b2v_inst2|cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.709      ;
; 1.922 ; Divider:b2v_inst2|cnt[14] ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.937      ;
; 1.922 ; Divider:b2v_inst2|cnt[24] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.937      ;
; 1.925 ; Divider:b2v_inst2|cnt[11] ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.940      ;
; 1.925 ; Divider:b2v_inst2|cnt[16] ; Divider:b2v_inst2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.940      ;
; 1.925 ; Divider:b2v_inst2|cnt[21] ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.940      ;
; 1.925 ; Divider:b2v_inst2|cnt[6]  ; Divider:b2v_inst2|cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.940      ;
; 1.928 ; Divider:b2v_inst2|cnt[19] ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.943      ;
; 1.928 ; Divider:b2v_inst2|cnt[9]  ; Divider:b2v_inst2|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.943      ;
; 1.930 ; Divider:b2v_inst2|cnt[0]  ; Divider:b2v_inst2|cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.945      ;
; 1.941 ; Divider:b2v_inst2|cnt[3]  ; Divider:b2v_inst2|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.956      ;
; 1.948 ; Divider:b2v_inst2|cnt[4]  ; Divider:b2v_inst2|cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.963      ;
; 1.950 ; Divider:b2v_inst2|cnt[26] ; Divider:b2v_inst2|cnt[27] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.965      ;
; 1.973 ; Divider:b2v_inst2|cnt[29] ; Divider:b2v_inst2|cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.988      ;
; 2.003 ; Divider:b2v_inst2|cnt[11] ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.018      ;
; 2.003 ; Divider:b2v_inst2|cnt[16] ; Divider:b2v_inst2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.018      ;
; 2.003 ; Divider:b2v_inst2|cnt[21] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.018      ;
; 2.003 ; Divider:b2v_inst2|cnt[6]  ; Divider:b2v_inst2|cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.018      ;
; 2.028 ; Divider:b2v_inst2|cnt[26] ; Divider:b2v_inst2|cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.043      ;
; 2.081 ; Divider:b2v_inst2|cnt[11] ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.096      ;
; 2.081 ; Divider:b2v_inst2|cnt[16] ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.096      ;
; 2.081 ; Divider:b2v_inst2|cnt[21] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.096      ;
; 2.081 ; Divider:b2v_inst2|cnt[6]  ; Divider:b2v_inst2|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.096      ;
; 2.085 ; Divider:b2v_inst2|cnt[12] ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.100      ;
; 2.085 ; Divider:b2v_inst2|cnt[17] ; Divider:b2v_inst2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.100      ;
; 2.085 ; Divider:b2v_inst2|cnt[22] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.100      ;
; 2.085 ; Divider:b2v_inst2|cnt[7]  ; Divider:b2v_inst2|cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.100      ;
; 2.089 ; Divider:b2v_inst2|cnt[18] ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.104      ;
; 2.089 ; Divider:b2v_inst2|cnt[8]  ; Divider:b2v_inst2|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.104      ;
; 2.090 ; Divider:b2v_inst2|cnt[27] ; Divider:b2v_inst2|cnt[28] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.105      ;
; 2.090 ; Divider:b2v_inst2|cnt[13] ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.105      ;
; 2.090 ; Divider:b2v_inst2|cnt[23] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.105      ;
; 2.106 ; Divider:b2v_inst2|cnt[26] ; Divider:b2v_inst2|cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.121      ;
; 2.113 ; Divider:b2v_inst2|cnt[28] ; Divider:b2v_inst2|cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.128      ;
; 2.138 ; Divider:b2v_inst2|cnt[10] ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[10] ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[10] ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[10] ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[20] ; Divider:b2v_inst2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[20] ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[20] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[20] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[20] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.138 ; Divider:b2v_inst2|cnt[10] ; Divider:b2v_inst2|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 2.142 ; Divider:b2v_inst2|cnt[2]  ; Divider:b2v_inst2|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.157      ;
; 2.150 ; Divider:b2v_inst2|cnt[9]  ; Divider:b2v_inst2|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[9]  ; Divider:b2v_inst2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[9]  ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[9]  ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[19] ; Divider:b2v_inst2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[19] ; Divider:b2v_inst2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[19] ; Divider:b2v_inst2|cnt[23] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[19] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[19] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.150 ; Divider:b2v_inst2|cnt[9]  ; Divider:b2v_inst2|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.165      ;
; 2.159 ; Divider:b2v_inst2|cnt[11] ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.174      ;
; 2.159 ; Divider:b2v_inst2|cnt[21] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.174      ;
; 2.159 ; Divider:b2v_inst2|cnt[16] ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.174      ;
; 2.159 ; Divider:b2v_inst2|cnt[6]  ; Divider:b2v_inst2|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.174      ;
; 2.163 ; Divider:b2v_inst2|cnt[12] ; Divider:b2v_inst2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.178      ;
; 2.163 ; Divider:b2v_inst2|cnt[17] ; Divider:b2v_inst2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.178      ;
; 2.163 ; Divider:b2v_inst2|cnt[22] ; Divider:b2v_inst2|cnt[24] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.178      ;
; 2.163 ; Divider:b2v_inst2|cnt[7]  ; Divider:b2v_inst2|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.178      ;
; 2.167 ; Divider:b2v_inst2|cnt[30] ; Divider:b2v_inst2|cnt[31] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.182      ;
; 2.167 ; Divider:b2v_inst2|cnt[18] ; Divider:b2v_inst2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.182      ;
; 2.167 ; Divider:b2v_inst2|cnt[8]  ; Divider:b2v_inst2|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.182      ;
; 2.168 ; Divider:b2v_inst2|cnt[27] ; Divider:b2v_inst2|cnt[29] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.183      ;
; 2.168 ; Divider:b2v_inst2|cnt[13] ; Divider:b2v_inst2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.183      ;
; 2.168 ; Divider:b2v_inst2|cnt[23] ; Divider:b2v_inst2|cnt[25] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.183      ;
; 2.184 ; Divider:b2v_inst2|cnt[26] ; Divider:b2v_inst2|cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.199      ;
; 2.191 ; Divider:b2v_inst2|cnt[28] ; Divider:b2v_inst2|cnt[30] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.206      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.583 ; 1.000        ; 2.583          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|bclk    ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|bclk    ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[0]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[0]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[10] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[10] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[11] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[11] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[12] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[12] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[13] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[13] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[14] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[14] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[15] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[15] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[16] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[16] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[17] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[17] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[18] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[18] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[19] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[19] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[1]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[1]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[20] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[20] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[21] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[21] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[22] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[22] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[23] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[23] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[24] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[24] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[25] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[25] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[26] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[26] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[27] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[27] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[28] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[28] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[29] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[29] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[2]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[2]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[30] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[30] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[31] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[31] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[3]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[3]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[4]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[4]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[5]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[5]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[6]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[6]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[7]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[7]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[8]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[8]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[9]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; CLK   ; Rise       ; Divider:b2v_inst2|cnt[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|bclk|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|bclk|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; b2v_inst2|cnt[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; b2v_inst2|cnt[22]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'Divider:b2v_inst2|bclk'                                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------------+
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[0]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[0]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[10] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[10] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[11] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[11] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[12] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[12] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[13] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[13] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[14] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[14] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[15] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[15] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[16] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[16] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[17] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[18] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[18] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[19] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[19] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[1]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[1]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[20] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[20] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[21] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[22] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[23] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[24] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[24] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[25] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[25] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[26] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[26] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[27] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[27] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[28] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[28] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[29] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[29] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[2]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[2]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[30] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[30] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[31] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[31] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[3]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[3]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[4]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[4]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[5]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[5]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[6]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[6]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[7]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[7]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[8]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[8]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[9]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt16[9]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[0]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[0]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[10]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[10]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[11]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[11]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[12]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[12]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[13]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[13]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[14]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[14]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[15]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[15]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[16]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[16]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[17]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[17]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[18]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[18]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[19]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[19]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[1]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[1]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[20]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[20]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[21]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[21]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[22]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[22]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[23]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[23]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[24]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[24]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[25]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; Divider:b2v_inst2|bclk ; Rise       ; Receiver:b2v_inst|\ReceiveData:cnt5[25]  ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Buttom1   ; CLK                    ; 9.123 ; 9.123 ; Rise       ; CLK                    ;
; Buttom2   ; CLK                    ; 8.410 ; 8.410 ; Rise       ; CLK                    ;
; Data_in   ; Divider:b2v_inst2|bclk ; 8.564 ; 8.564 ; Rise       ; Divider:b2v_inst2|bclk ;
; RST       ; Divider:b2v_inst2|bclk ; 7.994 ; 7.994 ; Rise       ; Divider:b2v_inst2|bclk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Buttom1   ; CLK                    ; -5.901 ; -5.901 ; Rise       ; CLK                    ;
; Buttom2   ; CLK                    ; -5.514 ; -5.514 ; Rise       ; CLK                    ;
; Data_in   ; Divider:b2v_inst2|bclk ; -4.435 ; -4.435 ; Rise       ; Divider:b2v_inst2|bclk ;
; RST       ; Divider:b2v_inst2|bclk ; -4.979 ; -4.979 ; Rise       ; Divider:b2v_inst2|bclk ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data_out  ; Divider:b2v_inst2|bclk ; 9.301 ; 9.301 ; Rise       ; Divider:b2v_inst2|bclk ;
; RBUF[*]   ; Divider:b2v_inst2|bclk ; 9.998 ; 9.998 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[0]  ; Divider:b2v_inst2|bclk ; 9.998 ; 9.998 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[1]  ; Divider:b2v_inst2|bclk ; 9.552 ; 9.552 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[2]  ; Divider:b2v_inst2|bclk ; 9.597 ; 9.597 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[3]  ; Divider:b2v_inst2|bclk ; 9.037 ; 9.037 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[4]  ; Divider:b2v_inst2|bclk ; 9.606 ; 9.606 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[5]  ; Divider:b2v_inst2|bclk ; 8.000 ; 8.000 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[6]  ; Divider:b2v_inst2|bclk ; 8.957 ; 8.957 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[7]  ; Divider:b2v_inst2|bclk ; 8.661 ; 8.661 ; Rise       ; Divider:b2v_inst2|bclk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data_out  ; Divider:b2v_inst2|bclk ; 9.301 ; 9.301 ; Rise       ; Divider:b2v_inst2|bclk ;
; RBUF[*]   ; Divider:b2v_inst2|bclk ; 8.000 ; 8.000 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[0]  ; Divider:b2v_inst2|bclk ; 9.998 ; 9.998 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[1]  ; Divider:b2v_inst2|bclk ; 9.552 ; 9.552 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[2]  ; Divider:b2v_inst2|bclk ; 9.597 ; 9.597 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[3]  ; Divider:b2v_inst2|bclk ; 9.037 ; 9.037 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[4]  ; Divider:b2v_inst2|bclk ; 9.606 ; 9.606 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[5]  ; Divider:b2v_inst2|bclk ; 8.000 ; 8.000 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[6]  ; Divider:b2v_inst2|bclk ; 8.957 ; 8.957 ; Rise       ; Divider:b2v_inst2|bclk ;
;  RBUF[7]  ; Divider:b2v_inst2|bclk ; 8.661 ; 8.661 ; Rise       ; Divider:b2v_inst2|bclk ;
+-----------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Buttom1    ; Buttom1_Out ; 9.385 ;    ;    ; 9.385 ;
; Buttom2    ; Buttom2_Out ; 8.993 ;    ;    ; 8.993 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Buttom1    ; Buttom1_Out ; 9.385 ;    ;    ; 9.385 ;
; Buttom2    ; Buttom2_Out ; 8.993 ;    ;    ; 8.993 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLK                    ; CLK                    ; 3131     ; 0        ; 0        ; 0        ;
; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1229673  ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLK                    ; CLK                    ; 3131     ; 0        ; 0        ; 0        ;
; Divider:b2v_inst2|bclk ; Divider:b2v_inst2|bclk ; 1229673  ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 405   ; 405  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 20 11:54:46 2016
Info: Command: quartus_sta Serial_Port -c Serial_Port
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Critical Warning: Synopsys Design Constraints File file not found: 'Serial_Port.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name Divider:b2v_inst2|bclk Divider:b2v_inst2|bclk
    Info: create_clock -period 1.000 -name CLK CLK
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -15.683
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -15.683     -1963.464 Divider:b2v_inst2|bclk 
    Info:    -7.195      -232.924 CLK 
Info: Worst-case hold slack is 0.887
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.887         0.000 Divider:b2v_inst2|bclk 
    Info:     1.068         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.583
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.583       -88.571 CLK 
    Info:    -1.318      -598.372 Divider:b2v_inst2|bclk 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 265 megabytes
    Info: Processing ended: Tue Dec 20 11:54:47 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


