---
title: 数字电路与门电路
date: 2022-06-10 19:49
---
# 数字电路与门电路
## 数字信号
* 一般是矩形波，脉冲信号
* 数字信号的**时间、幅度都离散**
（1）脉冲幅值 $A$：脉冲信号从一种状态变化到另一种状态的最大变化幅度
（2）脉冲上升时间（上升沿）$t_r$：由幅值的 $10\%$ 上升到 $90\%$ 所需时间
（3）脉冲下降时间（下降沿）$t_f$
（4）脉冲宽度 $t_p$：由前沿幅值的 $50\%$ 变化到后沿的 $50\%$ 所需时间
（5）脉冲周期 $T$：相邻两个脉冲的时间间隔
（6）脉冲频率 $f$：$f=\dfrac{1}{T}$
* 数字信号中，1 高 0 低为正逻辑，反之负逻辑
### BCD 码
* 将十进制数中的每个数字都用二进制数表示
* 与十进制转二进制（整体转换）区分，BCD 码是**按位转换**
## 门电路
### 与
$$
F=A\cdot B
$$
### 或
$$
F=A+B
$$
### 非
$$
F=\overline A
$$
### 或非
$$
F=\overline{A+B}
$$
### 与非
$$
F=\overline{AB}
$$
### 同或
$$
F=(\overline A+B)(A+\overline B)=\overline A\overline B+AB
$$
### 异或
$$
F=(\overline A+\overline B)(A+B)=\overline AB+A\overline B
$$
注：异或和同或互为反函数
### 逻辑代数基本定律
（1）交换律，结合律，分配律
（2）**德摩根律**：$\overline{A+B}=\overline A\cdot \overline B,\overline{A\cdot B}=\overline A+\overline B$
（3）**吸收律**：$A+A\cdot B=A,A+\overline{A}B=A+B$
## 逻辑函数
### 真值表转换为逻辑式
![FkTkpAlaeb84N_EerEAr-N11Lgdo.png](http://image.tjzfile.xyz/images/2022/06/10/FkTkpAlaeb84N_EerEAr-N11Lgdo.png)
将逻辑式转换为真值表即为逆运算，但注意**真值表必包含 $2^n$ 个组合**
### 画逻辑图
![Fscpo0rwwHv6Q3uHVWiG_gvXaFfw.png](http://image.tjzfile.xyz/images/2022/06/10/Fscpo0rwwHv6Q3uHVWiG_gvXaFfw.png)
### 逻辑函数化简
#### 代数法
##### 一
![FrMlSYo7i_3CvoKd7njZCMSeWQGQ.png](http://image.tjzfile.xyz/images/2022/06/10/FrMlSYo7i_3CvoKd7njZCMSeWQGQ.png)
##### 二
![Fgd2pgxA2AUzPBGDJgF4qJ9ZUW9S.png](http://image.tjzfile.xyz/images/2022/06/10/Fgd2pgxA2AUzPBGDJgF4qJ9ZUW9S.png)
#### 卡诺图法
* 最小项：表达式中的乘积项包含了所有变量的原变量或反变量，则这一项为最小项
如：$A\overline B\overline C,ABC$
* 逻辑相邻：若两个最小项**只有一个变量以原反区别，则他们逻辑相邻**，逻辑相邻的项可以合并
如：$\overline ABC 和 ABC$
* 卡诺图：全最小项的互逻辑相邻表
（1）将逻辑式中的最小项在表中置为 $1$
（2）将卡诺图中所有 $1$ 的相邻格圈为**矩形**（**每个圈严格包含 $2^n$ 个**，使得它们可以合并消去），作**最大可重叠**子覆盖
（3）**每个矩形作为一个最小项，既可取 $0$ 又可取 $1$ 的变量从该最小项中消去**，将这些最小项求或和
![FsxVtt4g9hRD8u2dZuamgDiS8Enc.png](http://image.tjzfile.xyz/images/2022/06/10/FsxVtt4g9hRD8u2dZuamgDiS8Enc.png)
![FpILbkC4FCiCIFuGcQm6HLNstrOf.png](http://image.tjzfile.xyz/images/2022/06/10/FpILbkC4FCiCIFuGcQm6HLNstrOf.png)
* 整个化简
![FpvbDKxEf-uiXNxMzKK9KW1C6tfc.png](http://image.tjzfile.xyz/images/2022/06/10/FpvbDKxEf-uiXNxMzKK9KW1C6tfc.png)
注：
（1）为使完全逻辑相邻，排列顺序 $00,01,11,01$
