Fitter report for risc16ba_top
Fri Mar  1 17:58:48 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Fri Mar  1 17:58:48 2019            ;
; Quartus II 32-bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; risc16ba_top                                     ;
; Top-level Entity Name     ; risc16ba_top                                     ;
; Family                    ; Cyclone                                          ;
; Device                    ; EP1C20F400C8                                     ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 1,377 / 20,060 ( 7 % )                           ;
; Total pins                ; 126 / 301 ( 42 % )                               ;
; Total virtual pins        ; 0                                                ;
; Total memory bits         ; 1,904 / 294,912 ( < 1 % )                        ;
; Total PLLs                ; 1 / 2 ( 50 % )                                   ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C20F400C8                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.24        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   8.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1552 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1552 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1551    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 1       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/users/naofumi/other_files/Jikken_2018/Jikken_IV/project/stream2/risc16ba_top.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,377 / 20,060 ( 7 % )    ;
;     -- Combinational with no register       ; 233                       ;
;     -- Register only                        ; 205                       ;
;     -- Combinational with a register        ; 939                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 241                       ;
;     -- 3 input functions                    ; 668                       ;
;     -- 2 input functions                    ; 205                       ;
;     -- 1 input functions                    ; 57                        ;
;     -- 0 input functions                    ; 1                         ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 904                       ;
;     -- arithmetic mode                      ; 473                       ;
;     -- qfbk mode                            ; 48                        ;
;     -- register cascade mode                ; 0                         ;
;     -- synchronous clear/load mode          ; 627                       ;
;     -- asynchronous clear/load mode         ; 0                         ;
;                                             ;                           ;
; Total registers                             ; 1,144 / 20,951 ( 5 % )    ;
; Total LABs                                  ; 172 / 2,006 ( 9 % )       ;
; Logic elements in carry chains              ; 530                       ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 126 / 301 ( 42 % )        ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )           ;
;                                             ;                           ;
; Global signals                              ; 3                         ;
; M4Ks                                        ; 5 / 64 ( 8 % )            ;
; Total memory bits                           ; 1,904 / 294,912 ( < 1 % ) ;
; Total RAM block bits                        ; 23,040 / 294,912 ( 8 % )  ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global clocks                               ; 3 / 8 ( 38 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 3% / 4% / 3%              ;
; Peak interconnect usage (total/H/V)         ; 23% / 25% / 22%           ;
; Maximum fan-out                             ; 1092                      ;
; Highest non-global fan-out                  ; 1065                      ;
; Total fan-out                               ; 6772                      ;
; Average fan-out                             ; 4.49                      ;
+---------------------------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1377                  ; 0                              ;
;     -- Combinational with no register       ; 233                   ; 0                              ;
;     -- Register only                        ; 205                   ; 0                              ;
;     -- Combinational with a register        ; 939                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 0                     ; 0                              ;
;     -- 3 input functions                    ; 0                     ; 0                              ;
;     -- 2 input functions                    ; 0                     ; 0                              ;
;     -- 1 input functions                    ; 0                     ; 0                              ;
;     -- 0 input functions                    ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 0                     ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;     -- qfbk mode                            ; 0                     ; 0                              ;
;     -- register cascade mode                ; 0                     ; 0                              ;
;     -- synchronous clear/load mode          ; 0                     ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1144 / 10030 ( 11 % ) ; 0 / 10030 ( 0 % )              ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 126                   ; 0                              ;
; DSP block 9-bit elements                    ; 0                     ; 0                              ;
; Total memory bits                           ; 1904                  ; 0                              ;
; Total RAM block bits                        ; 23040                 ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 5 / 64 ( 7 % )        ; 0 / 64 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 1092                  ; 1                              ;
;     -- Registered Input Connections         ; 1089                  ; 0                              ;
;     -- Output Connections                   ; 1                     ; 1092                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 7589                  ; 1093                           ;
;     -- Registered Connections               ; 5185                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 1093                           ;
;     -- hard_block:auto_generated_inst       ; 1093                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 16                    ; 1                              ;
;     -- Output Ports                         ; 70                    ; 3                              ;
;     -- Bidir Ports                          ; 40                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_ext_in   ; K14   ; 3        ; 69           ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_usb_in   ; K5    ; 1        ; 0            ; 18           ; 2           ; 60                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; n_rst_ext_in ; T6    ; 4        ; 10           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_in[0]     ; H3    ; 1        ; 0            ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_in[1]     ; J3    ; 1        ; 0            ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_in[2]     ; M3    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_in[3]     ; N3    ; 1        ; 0            ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_in[4]     ; D3    ; 1        ; 0            ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_in[5]     ; D4    ; 1        ; 0            ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_in[6]     ; E3    ; 1        ; 0            ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_in[7]     ; E4    ; 1        ; 0            ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; usb_n_bulk   ; N1    ; 1        ; 0            ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; usb_n_cmd    ; N2    ; 1        ; 0            ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; usb_n_frd    ; F3    ; 1        ; 0            ; 29           ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; usb_n_fwr    ; T4    ; 1        ; 0            ; 4            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; usb_rg_dt    ; P1    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                    ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; led[0]         ; T14   ; 4        ; 52           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[1]         ; T13   ; 4        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[2]         ; T12   ; 4        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[3]         ; T11   ; 4        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[4]         ; T10   ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[5]         ; T9    ; 4        ; 28           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[6]         ; T8    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[7]         ; T7    ; 4        ; 10           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[0]  ; G20   ; 3        ; 69           ; 26           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[10] ; M17   ; 3        ; 69           ; 12           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[11] ; M18   ; 3        ; 69           ; 12           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[12] ; M19   ; 3        ; 69           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[13] ; M20   ; 3        ; 69           ; 13           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[14] ; N17   ; 3        ; 69           ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[15] ; N18   ; 3        ; 69           ; 10           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[16] ; N19   ; 3        ; 69           ; 10           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[17] ; N20   ; 3        ; 69           ; 11           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[1]  ; H17   ; 3        ; 69           ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[2]  ; H18   ; 3        ; 69           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[3]  ; H19   ; 3        ; 69           ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[4]  ; H20   ; 3        ; 69           ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[5]  ; J17   ; 3        ; 69           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[6]  ; J18   ; 3        ; 69           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[7]  ; J19   ; 3        ; 69           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[8]  ; J20   ; 3        ; 69           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_addr[9]  ; K19   ; 3        ; 69           ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_n_ce     ; P17   ; 3        ; 69           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_n_lb     ; P20   ; 3        ; 69           ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_n_oe     ; P18   ; 3        ; 69           ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_n_ub     ; R18   ; 3        ; 69           ; 6            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_a_n_we     ; P19   ; 3        ; 69           ; 9            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[0]  ; F15   ; 3        ; 69           ; 28           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[10] ; J15   ; 3        ; 69           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[11] ; J16   ; 3        ; 69           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[12] ; K15   ; 3        ; 69           ; 20           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[13] ; K16   ; 3        ; 69           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[14] ; M14   ; 3        ; 69           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[15] ; M15   ; 3        ; 69           ; 12           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[16] ; M16   ; 3        ; 69           ; 13           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[17] ; N14   ; 3        ; 69           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[1]  ; F16   ; 3        ; 69           ; 28           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[2]  ; G14   ; 3        ; 69           ; 26           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[3]  ; G15   ; 3        ; 69           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[4]  ; G16   ; 3        ; 69           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[5]  ; H14   ; 3        ; 69           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[6]  ; H15   ; 3        ; 69           ; 25           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[7]  ; H16   ; 3        ; 69           ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[8]  ; J13   ; 3        ; 69           ; 19           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_addr[9]  ; J14   ; 3        ; 69           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_n_ce     ; T19   ; 3        ; 69           ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_n_lb     ; U20   ; 3        ; 69           ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_n_oe     ; U18   ; 3        ; 69           ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_n_ub     ; Y17   ; 4        ; 68           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mem_b_n_we     ; U19   ; 3        ; 69           ; 3            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; seg_db[0]      ; P3    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; seg_db[1]      ; P4    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; seg_db[2]      ; R3    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; seg_db[3]      ; R4    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; seg_db[4]      ; T3    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; seg_db[5]      ; U3    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; seg_db[6]      ; U4    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; seg_db[7]      ; V3    ; 1        ; 0            ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; seg_sel[0]     ; E5    ; 1        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; seg_sel[1]     ; F4    ; 1        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; seg_sel[2]     ; G3    ; 1        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; seg_sel[3]     ; G4    ; 1        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; seg_sel[4]     ; H4    ; 1        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; seg_sel[5]     ; J4    ; 1        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; usb_n_ack      ; J2    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; usb_n_ack64    ; R1    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; mem_a_data[0]  ; C18   ; 3        ; 69           ; 32           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[10] ; F18   ; 3        ; 69           ; 29           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[11] ; F19   ; 3        ; 69           ; 28           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[12] ; F20   ; 3        ; 69           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[13] ; G17   ; 3        ; 69           ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[14] ; G18   ; 3        ; 69           ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[15] ; G19   ; 3        ; 69           ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[1]  ; C19   ; 3        ; 69           ; 32           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[2]  ; D17   ; 3        ; 69           ; 31           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[3]  ; D18   ; 3        ; 69           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[4]  ; D19   ; 3        ; 69           ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[5]  ; D20   ; 3        ; 69           ; 30           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[6]  ; E17   ; 3        ; 69           ; 30           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[7]  ; E18   ; 3        ; 69           ; 29           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[8]  ; E19   ; 3        ; 69           ; 29           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_a_data[9]  ; F17   ; 3        ; 69           ; 30           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_a_n_oe~0         ; -                   ;
; mem_b_data[0]  ; N15   ; 3        ; 69           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[10] ; V19   ; 3        ; 69           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[11] ; W18   ; 3        ; 69           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[12] ; R19   ; 3        ; 69           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[13] ; R20   ; 3        ; 69           ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[14] ; T17   ; 3        ; 69           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[15] ; T18   ; 3        ; 69           ; 3            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[1]  ; N16   ; 3        ; 69           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[2]  ; P14   ; 3        ; 69           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[3]  ; P15   ; 3        ; 69           ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[4]  ; P16   ; 3        ; 69           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[5]  ; R15   ; 3        ; 69           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[6]  ; R16   ; 3        ; 69           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[7]  ; R17   ; 3        ; 69           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[8]  ; U17   ; 3        ; 69           ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; mem_b_data[9]  ; V18   ; 3        ; 69           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; mem_b_data[15]~32    ; -                   ;
; usb_data[0]    ; F2    ; 1        ; 0            ; 28           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; usb_n_frd (inverted) ; -                   ;
; usb_data[1]    ; H1    ; 1        ; 0            ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; usb_n_frd (inverted) ; -                   ;
; usb_data[2]    ; E2    ; 1        ; 0            ; 29           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; usb_n_frd (inverted) ; -                   ;
; usb_data[3]    ; G1    ; 1        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; usb_n_frd (inverted) ; -                   ;
; usb_data[4]    ; D2    ; 1        ; 0            ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; usb_n_frd (inverted) ; -                   ;
; usb_data[5]    ; F1    ; 1        ; 0            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; usb_n_frd (inverted) ; -                   ;
; usb_data[6]    ; C2    ; 1        ; 0            ; 32           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; usb_n_frd (inverted) ; -                   ;
; usb_data[7]    ; D1    ; 1        ; 0            ; 30           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; usb_n_frd (inverted) ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 80 ( 48 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 70 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 78 / 81 ( 96 % ) ; 3.3V          ; --           ;
; 4        ; 10 / 70 ( 14 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 310        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 302        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 298        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 292        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 288        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 282        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 275        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 270        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 264        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 258        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 255        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 247        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 312        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 311        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 306        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 303        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 299        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 293        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 289        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 283        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 276        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 271        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 265        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 259        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 254        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 249        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 246        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 245        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; usb_data[6]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 0          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 313        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 307        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 305        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 296        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 290        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 286        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 280        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 278        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 273        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 266        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 262        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 252        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 248        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 244        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 243        ; 3        ; mem_a_data[0]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C19      ; 242        ; 3        ; mem_a_data[1]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 5          ; 1        ; usb_data[7]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 3          ; 1        ; usb_data[4]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 1        ; sw_in[4]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 4          ; 1        ; sw_in[5]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 309        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 308        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 297        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 291        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 287        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 279        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 277        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 272        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 267        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 263        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 253        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D16      ; 250        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 239        ; 3        ; mem_a_data[2]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D18      ; 241        ; 3        ; mem_a_data[3]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 240        ; 3        ; mem_a_data[4]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 238        ; 3        ; mem_a_data[5]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; 1        ; usb_data[2]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 9          ; 1        ; sw_in[6]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 6          ; 1        ; sw_in[7]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 7          ; 1        ; seg_sel[0]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 304        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E7       ; 300        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 294        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 285        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 284        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 274        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 268        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 261        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 260        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 251        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ; 237        ; 3        ; mem_a_data[6]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 234        ; 3        ; mem_a_data[7]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 233        ; 3        ; mem_a_data[8]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; usb_data[5]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; usb_data[0]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; usb_n_frd      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; seg_sel[1]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ; 12         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 301        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 295        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ; 281        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F11      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ; 269        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F14      ; 257        ; 2        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 231        ; 3        ; mem_b_addr[0]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 232        ; 3        ; mem_b_addr[1]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F17      ; 236        ; 3        ; mem_a_data[9]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 235        ; 3        ; mem_a_data[10] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 230        ; 3        ; mem_a_data[11] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 229        ; 3        ; mem_a_data[12] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 17         ; 1        ; usb_data[3]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 18         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 21         ; 1        ; seg_sel[2]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 22         ; 1        ; seg_sel[3]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 16         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 19         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 20         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ; 224        ; 3        ; mem_b_addr[2]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G15      ; 227        ; 3        ; mem_b_addr[3]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 228        ; 3        ; mem_b_addr[4]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G17      ; 221        ; 3        ; mem_a_data[13] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 222        ; 3        ; mem_a_data[14] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ; 225        ; 3        ; mem_a_data[15] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 226        ; 3        ; mem_a_addr[0]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 24         ; 1        ; usb_data[1]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 26         ; 1        ; sw_in[0]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 27         ; 1        ; seg_sel[4]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 30         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 31         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 23         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 211        ; 3        ; mem_b_addr[5]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H15      ; 223        ; 3        ; mem_b_addr[6]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 220        ; 3        ; mem_b_addr[7]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H17      ; 218        ; 3        ; mem_a_addr[1]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 219        ; 3        ; mem_a_addr[2]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 217        ; 3        ; mem_a_addr[3]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 216        ; 3        ; mem_a_addr[4]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 28         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 29         ; 1        ; usb_n_ack      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 32         ; 1        ; sw_in[1]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 33         ; 1        ; seg_sel[5]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 34         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 35         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 36         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 37         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 205        ; 3        ; mem_b_addr[8]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 210        ; 3        ; mem_b_addr[9]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 214        ; 3        ; mem_b_addr[10] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 215        ; 3        ; mem_b_addr[11] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J17      ; 209        ; 3        ; mem_a_addr[5]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 208        ; 3        ; mem_a_addr[6]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 213        ; 3        ; mem_a_addr[7]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 212        ; 3        ; mem_a_addr[8]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 40         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 38         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 39         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 41         ; 1        ; clk_usb_in     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 42         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K7       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K13      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K14      ; 201        ; 3        ; clk_ext_in     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K15      ; 207        ; 3        ; mem_b_addr[12] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 206        ; 3        ; mem_b_addr[13] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K17      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 203        ; 3        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 204        ; 3        ; mem_a_addr[9]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 45         ; 1        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 43         ; 1        ; ^nCEO          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 47         ; 1        ; ^DCLK          ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 48         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 44         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 46         ; 1        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GNDG_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 49         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 195        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 202        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ;            ;          ; GNDG_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ; 199        ; 3        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 197        ; 3        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 196        ; 3        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 198        ; 3        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 200        ; 3        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 52         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 51         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 56         ; 1        ; sw_in[2]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 55         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 53         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 54         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 57         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 50         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M13      ; 194        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 193        ; 3        ; mem_b_addr[14] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ; 189        ; 3        ; mem_b_addr[15] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 190        ; 3        ; mem_b_addr[16] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M17      ; 188        ; 3        ; mem_a_addr[10] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M18      ; 187        ; 3        ; mem_a_addr[11] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M19      ; 192        ; 3        ; mem_a_addr[12] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 191        ; 3        ; mem_a_addr[13] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 59         ; 1        ; usb_n_bulk     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 60         ; 1        ; usb_n_cmd      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 1        ; sw_in[3]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 61         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 63         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 58         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 64         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N14      ; 180        ; 3        ; mem_b_addr[17] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 186        ; 3        ; mem_b_data[0]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 185        ; 3        ; mem_b_data[1]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N17      ; 182        ; 3        ; mem_a_addr[14] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ; 181        ; 3        ; mem_a_addr[15] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 183        ; 3        ; mem_a_addr[16] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 184        ; 3        ; mem_a_addr[17] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 67         ; 1        ; usb_rg_dt      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 66         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 70         ; 1        ; seg_db[0]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 71         ; 1        ; seg_db[1]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 69         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 68         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 65         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ; 173        ; 3        ; mem_b_data[2]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 177        ; 3        ; mem_b_data[3]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 176        ; 3        ; mem_b_data[4]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P17      ; 175        ; 3        ; mem_a_n_ce     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 174        ; 3        ; mem_a_n_oe     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 178        ; 3        ; mem_a_n_we     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 179        ; 3        ; mem_a_n_lb     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 72         ; 1        ; usb_n_ack64    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 73         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 76         ; 1        ; seg_db[2]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 77         ; 1        ; seg_db[3]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 75         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 74         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 103        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R9       ; 114        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ; 126        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R13      ; 134        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 139        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 172        ; 3        ; mem_b_data[5]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R16      ; 167        ; 3        ; mem_b_data[6]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R17      ; 170        ; 3        ; mem_b_data[7]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 171        ; 3        ; mem_a_n_ub     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 168        ; 3        ; mem_b_data[12] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 169        ; 3        ; mem_b_data[13] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; seg_db[4]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 78         ; 1        ; usb_n_fwr      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 91         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 95         ; 4        ; n_rst_ext_in   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 96         ; 4        ; led[7]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 104        ; 4        ; led[6]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 113        ; 4        ; led[5]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 117        ; 4        ; led[4]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 129        ; 4        ; led[3]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 130        ; 4        ; led[2]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 133        ; 4        ; led[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 140        ; 4        ; led[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 149        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 150        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 166        ; 3        ; mem_b_data[14] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ; 164        ; 3        ; mem_b_data[15] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 165        ; 3        ; mem_b_n_ce     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 81         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U2       ; 83         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 84         ; 1        ; seg_db[5]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 82         ; 1        ; seg_db[6]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 92         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U6       ; 99         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 106        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 108        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 111        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 118        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 131        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 137        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 143        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 146        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 154        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 163        ; 3        ; mem_b_data[8]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 161        ; 3        ; mem_b_n_oe     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 162        ; 3        ; mem_b_n_we     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 160        ; 3        ; mem_b_n_lb     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 85         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 86         ; 1        ; seg_db[7]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 89         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ; 93         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ; 100        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 105        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 107        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 112        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 119        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V11      ; 122        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 132        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 138        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 144        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 145        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 152        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 153        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 158        ; 3        ; mem_b_data[9]  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ; 159        ; 3        ; mem_b_data[10] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ; 87         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W4       ; 90         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W5       ; 94         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ; 97         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 101        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 109        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 116        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 120        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 124        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 128        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ; 136        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 141        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 148        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 151        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 156        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 157        ; 3        ; mem_b_data[11] ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 88         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y6       ; 98         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 102        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 110        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ; 115        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 121        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 125        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 127        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 135        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 142        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 147        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y16      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y17      ; 155        ; 4        ; mem_b_n_ub     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------+
; PLL Summary                                                                                  ;
+-------------------------------+--------------------------------------------------------------+
; Name                          ; clk_generator:clk_generator_inst|altpll:altpll_component|pll ;
+-------------------------------+--------------------------------------------------------------+
; SDC pin name                  ; clk_generator_inst|altpll_component|pll                      ;
; PLL type                      ; -                                                            ;
; Scan chain                    ; None                                                         ;
; PLL mode                      ; Normal                                                       ;
; Feedback source               ; --                                                           ;
; Compensate clock              ; clock0                                                       ;
; Compensated input/output pins ; --                                                           ;
; Switchover on loss of clock   ; --                                                           ;
; Switchover counter            ; --                                                           ;
; Primary clock                 ; --                                                           ;
; Input frequency 0             ; 24.0 MHz                                                     ;
; Input frequency 1             ; --                                                           ;
; Nominal PFD frequency         ; 24.0 MHz                                                     ;
; Nominal VCO frequency         ; 768.0 MHz                                                    ;
; Freq min lock                 ; 15.34 MHz                                                    ;
; Freq max lock                 ; 31.25 MHz                                                    ;
; Clock Offset                  ; 0 ps                                                         ;
; M VCO Tap                     ; 0                                                            ;
; M Initial                     ; 9                                                            ;
; M value                       ; 32                                                           ;
; N value                       ; 1                                                            ;
; M counter delay               ; --                                                           ;
; N counter delay               ; --                                                           ;
; M2 value                      ; --                                                           ;
; N2 value                      ; --                                                           ;
; SS counter                    ; --                                                           ;
; Downspread                    ; --                                                           ;
; Spread frequency              ; --                                                           ;
; enable0 counter               ; --                                                           ;
; enable1 counter               ; --                                                           ;
; Real time reconfigurable      ; --                                                           ;
; Scan chain MIF file           ; --                                                           ;
; Preserve PLL counter order    ; Off                                                          ;
; PLL location                  ; PLL_2                                                        ;
; Inclk0 signal                 ; clk_ext_in                                                   ;
; Inclk1 signal                 ; --                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                ;
; Inclk1 signal type            ; --                                                           ;
+-------------------------------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------+--------------+------+-----+------------------+-----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------------------+
; Name                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+----------------------------------------------------------------+--------------+------+-----+------------------+-----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------------------+
; clk_generator:clk_generator_inst|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 24.0 MHz         ; 0 (0 ps)        ; 0 ps  ; 50/50      ; G1      ; --            ; 32            ; 16/16 Even ; 9       ; 0       ; clk_generator_inst|altpll_component|pll|clk[0] ;
; clk_generator:clk_generator_inst|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 24.0 MHz         ; -90 (-10416 ps) ; 0 ps  ; 50/50      ; G0      ; --            ; 32            ; 16/16 Even ; 1       ; 0       ; clk_generator_inst|altpll_component|pll|clk[1] ;
+----------------------------------------------------------------+--------------+------+-----+------------------+-----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                          ; Library Name ;
+------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
; |risc16ba_top                                  ; 1377 (54)   ; 1144         ; 1904        ; 5    ; 126  ; 0            ; 233 (29)     ; 205 (0)           ; 939 (25)         ; 530 (0)         ; 44 (32)    ; |risc16ba_top                                                                                                                ; work         ;
;    |clk_generator:clk_generator_inst|          ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|clk_generator:clk_generator_inst                                                                               ; work         ;
;       |altpll:altpll_component|                ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|clk_generator:clk_generator_inst|altpll:altpll_component                                                       ; work         ;
;    |debouncer:debouncer_gen[0].debouncer_inst| ; 64 (64)     ; 26           ; 0           ; 0    ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 26 (26)          ; 23 (23)         ; 0 (0)      ; |risc16ba_top|debouncer:debouncer_gen[0].debouncer_inst                                                                      ; work         ;
;    |double_ff:double_ff_n_rst_sys|             ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|double_ff:double_ff_n_rst_sys                                                                                  ; work         ;
;    |double_ff:double_ff_n_rst_usb|             ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|double_ff:double_ff_n_rst_usb                                                                                  ; work         ;
;    |double_ff:double_ff_sw|                    ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|double_ff:double_ff_sw                                                                                         ; work         ;
;    |led_controller:led_controoler_inst|        ; 90 (90)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 29 (29)          ; 16 (16)         ; 9 (9)      ; |risc16ba_top|led_controller:led_controoler_inst                                                                             ; work         ;
;    |risc16ba:risc16ba_inst|                    ; 1080 (1043) ; 998          ; 1904        ; 5    ; 0    ; 0            ; 82 (69)      ; 203 (203)         ; 795 (771)        ; 491 (462)       ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst                                                                                         ; work         ;
;       |altshift_taps:FIFO_0_rtl_0|             ; 9 (0)       ; 6            ; 976         ; 1    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 6 (0)            ; 7 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0                                                              ; work         ;
;          |shift_taps_bdm:auto_generated|       ; 9 (0)       ; 6            ; 976         ; 1    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 6 (0)            ; 7 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated                                ; work         ;
;             |altsyncram_e581:altsyncram2|      ; 0 (0)       ; 0            ; 976         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2    ; work         ;
;             |cntr_qef:cntr1|                   ; 9 (7)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 6 (6)            ; 7 (7)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|cntr_qef:cntr1                 ; work         ;
;                |cmpr_o4c:cmpr4|                ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|cntr_qef:cntr1|cmpr_o4c:cmpr4  ; work         ;
;       |altshift_taps:FIFO_1_rtl_0|             ; 9 (0)       ; 6            ; 424         ; 1    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 6 (0)            ; 7 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0                                                              ; work         ;
;          |shift_taps_tbm:auto_generated|       ; 9 (0)       ; 6            ; 424         ; 1    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 6 (0)            ; 7 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated                                ; work         ;
;             |altsyncram_i281:altsyncram2|      ; 0 (0)       ; 0            ; 424         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|altsyncram_i281:altsyncram2    ; work         ;
;             |cntr_ref:cntr1|                   ; 9 (7)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 6 (6)            ; 7 (7)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|cntr_ref:cntr1                 ; work         ;
;                |cmpr_o4c:cmpr4|                ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|cntr_ref:cntr1|cmpr_o4c:cmpr4  ; work         ;
;       |altshift_taps:FIFO_1_rtl_1|             ; 9 (0)       ; 6            ; 416         ; 1    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 6 (0)            ; 7 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1                                                              ; work         ;
;          |shift_taps_sbm:auto_generated|       ; 9 (0)       ; 6            ; 416         ; 1    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 6 (0)            ; 7 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated                                ; work         ;
;             |altsyncram_g281:altsyncram2|      ; 0 (0)       ; 0            ; 416         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|altsyncram_g281:altsyncram2    ; work         ;
;             |cntr_tef:cntr1|                   ; 9 (7)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 6 (6)            ; 7 (7)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|cntr_tef:cntr1                 ; work         ;
;                |cmpr_o4c:cmpr4|                ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|cntr_tef:cntr1|cmpr_o4c:cmpr4  ; work         ;
;       |altshift_taps:FIFO_1_rtl_2|             ; 5 (0)       ; 3            ; 40          ; 1    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 3 (0)            ; 4 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_2                                                              ; work         ;
;          |shift_taps_aam:auto_generated|       ; 5 (0)       ; 3            ; 40          ; 1    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 3 (0)            ; 4 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_2|shift_taps_aam:auto_generated                                ; work         ;
;             |altsyncram_6v71:altsyncram2|      ; 0 (0)       ; 0            ; 40          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_2|shift_taps_aam:auto_generated|altsyncram_6v71:altsyncram2    ; work         ;
;             |cntr_5df:cntr1|                   ; 5 (4)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 3 (3)            ; 4 (4)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_2|shift_taps_aam:auto_generated|cntr_5df:cntr1                 ; work         ;
;                |cmpr_l4c:cmpr4|                ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_2|shift_taps_aam:auto_generated|cntr_5df:cntr1|cmpr_l4c:cmpr4  ; work         ;
;       |altshift_taps:reg0_s0_rtl_0|            ; 5 (0)       ; 3            ; 48          ; 1    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 3 (0)            ; 4 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:reg0_s0_rtl_0                                                             ; work         ;
;          |shift_taps_bam:auto_generated|       ; 5 (0)       ; 3            ; 48          ; 1    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 3 (0)            ; 4 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:reg0_s0_rtl_0|shift_taps_bam:auto_generated                               ; work         ;
;             |altsyncram_8v71:altsyncram2|      ; 0 (0)       ; 0            ; 48          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:reg0_s0_rtl_0|shift_taps_bam:auto_generated|altsyncram_8v71:altsyncram2   ; work         ;
;             |cntr_6df:cntr1|                   ; 5 (4)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 3 (3)            ; 4 (4)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:reg0_s0_rtl_0|shift_taps_bam:auto_generated|cntr_6df:cntr1                ; work         ;
;                |cmpr_l4c:cmpr4|                ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|risc16ba:risc16ba_inst|altshift_taps:reg0_s0_rtl_0|shift_taps_bam:auto_generated|cntr_6df:cntr1|cmpr_l4c:cmpr4 ; work         ;
;    |sync_diff:sync_diff_inst_key0|             ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |risc16ba_top|sync_diff:sync_diff_inst_key0                                                                                  ; work         ;
;    |usb_if:usb_if_inst|                        ; 81 (81)     ; 58           ; 0           ; 0    ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 58 (58)          ; 0 (0)           ; 3 (3)      ; |risc16ba_top|usb_if:usb_if_inst                                                                                             ; work         ;
+------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; usb_data[0]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usb_data[1]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usb_data[2]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usb_data[3]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usb_data[4]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usb_data[5]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usb_data[6]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usb_data[7]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[6]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[7]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[8]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[9]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[10] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[11] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[12] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[13] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[14] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_data[15] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; mem_b_data[0]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[1]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[2]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[3]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[4]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[5]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[6]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[7]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[8]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[9]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[10] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[11] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[12] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[13] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[14] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; mem_b_data[15] ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; sw_in[1]       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; sw_in[2]       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; sw_in[3]       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; sw_in[4]       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; sw_in[5]       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; sw_in[6]       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; sw_in[7]       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; seg_sel[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sel[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sel[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sel[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sel[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sel[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; seg_db[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; seg_db[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; seg_db[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; seg_db[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; seg_db[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; seg_db[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; seg_db[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; seg_db[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; led[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; led[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; led[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; led[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; led[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; led[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; led[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; usb_n_ack64    ; Output   ; --            ; --            ; --                    ; --  ;
; usb_rg_dt      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; usb_n_ack      ; Output   ; --            ; --            ; --                    ; --  ;
; usb_n_bulk     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; mem_a_addr[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[10] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[11] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[12] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[13] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[14] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[15] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[16] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_addr[17] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_n_oe     ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_n_we     ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_n_ce     ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_n_lb     ; Output   ; --            ; --            ; --                    ; --  ;
; mem_a_n_ub     ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[10] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[11] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[12] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[13] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[14] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[15] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[16] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_addr[17] ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_n_oe     ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_n_we     ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_n_ce     ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_n_lb     ; Output   ; --            ; --            ; --                    ; --  ;
; mem_b_n_ub     ; Output   ; --            ; --            ; --                    ; --  ;
; clk_usb_in     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; usb_n_fwr      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; clk_ext_in     ; Input    ; --            ; --            ; --                    ; --  ;
; usb_n_cmd      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; usb_n_frd      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; n_rst_ext_in   ; Input    ; ON            ; ON            ; --                    ; --  ;
; sw_in[0]       ; Input    ; ON            ; ON            ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; usb_data[0]                                     ;                   ;         ;
;      - usb_if:usb_if_inst|reg_addr[0]           ; 0                 ; OFF     ;
; usb_data[1]                                     ;                   ;         ;
;      - usb_if:usb_if_inst|mar~2                 ; 1                 ; OFF     ;
; usb_data[2]                                     ;                   ;         ;
;      - usb_if:usb_if_inst|reg_addr[2]           ; 0                 ; OFF     ;
; usb_data[3]                                     ;                   ;         ;
;      - usb_if:usb_if_inst|reg_addr[3]           ; 1                 ; OFF     ;
; usb_data[4]                                     ;                   ;         ;
;      - usb_if:usb_if_inst|mar~5                 ; 1                 ; OFF     ;
; usb_data[5]                                     ;                   ;         ;
;      - usb_if:usb_if_inst|reg_addr[5]           ; 1                 ; OFF     ;
; usb_data[6]                                     ;                   ;         ;
;      - usb_if:usb_if_inst|mar~7                 ; 1                 ; OFF     ;
;      - usb_if:usb_if_inst|Selector31~1          ; 1                 ; OFF     ;
; usb_data[7]                                     ;                   ;         ;
;      - usb_if:usb_if_inst|mar~8                 ; 1                 ; OFF     ;
;      - usb_if:usb_if_inst|Selector31~1          ; 1                 ; OFF     ;
; mem_a_data[0]                                   ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[0]                ; 1                 ; OFF     ;
; mem_a_data[1]                                   ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[1]                ; 0                 ; OFF     ;
; mem_a_data[2]                                   ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[2]                ; 1                 ; OFF     ;
; mem_a_data[3]                                   ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[3]                ; 0                 ; OFF     ;
; mem_a_data[4]                                   ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[4]                ; 0                 ; OFF     ;
; mem_a_data[5]                                   ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[5]                ; 0                 ; OFF     ;
; mem_a_data[6]                                   ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[6]                ; 0                 ; OFF     ;
; mem_a_data[7]                                   ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[7]                ; 0                 ; OFF     ;
; mem_a_data[8]                                   ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[8]                ; 0                 ; OFF     ;
; mem_a_data[9]                                   ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[9]                ; 0                 ; OFF     ;
; mem_a_data[10]                                  ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[10]               ; 0                 ; OFF     ;
; mem_a_data[11]                                  ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[11]               ; 1                 ; OFF     ;
; mem_a_data[12]                                  ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[12]               ; 0                 ; OFF     ;
; mem_a_data[13]                                  ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[13]               ; 1                 ; OFF     ;
; mem_a_data[14]                                  ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[14]               ; 0                 ; OFF     ;
; mem_a_data[15]                                  ;                   ;         ;
;      - usb_if:usb_if_inst|mdr[15]               ; 1                 ; OFF     ;
; mem_b_data[0]                                   ;                   ;         ;
;      - risc16ba:risc16ba_inst|l[0]              ; 0                 ; ON      ;
; mem_b_data[1]                                   ;                   ;         ;
;      - risc16ba:risc16ba_inst|l[1]              ; 1                 ; ON      ;
; mem_b_data[2]                                   ;                   ;         ;
;      - risc16ba:risc16ba_inst|l[2]              ; 0                 ; ON      ;
; mem_b_data[3]                                   ;                   ;         ;
;      - risc16ba:risc16ba_inst|l[3]              ; 0                 ; ON      ;
; mem_b_data[4]                                   ;                   ;         ;
;      - risc16ba:risc16ba_inst|l[4]              ; 1                 ; ON      ;
; mem_b_data[5]                                   ;                   ;         ;
;      - risc16ba:risc16ba_inst|l[5]              ; 1                 ; ON      ;
; mem_b_data[6]                                   ;                   ;         ;
;      - risc16ba:risc16ba_inst|l[6]              ; 0                 ; ON      ;
; mem_b_data[7]                                   ;                   ;         ;
;      - risc16ba:risc16ba_inst|l[7]              ; 0                 ; ON      ;
; mem_b_data[8]                                   ;                   ;         ;
;      - risc16ba:risc16ba_inst|k[0]              ; 1                 ; ON      ;
; mem_b_data[9]                                   ;                   ;         ;
;      - risc16ba:risc16ba_inst|k[1]              ; 0                 ; ON      ;
; mem_b_data[10]                                  ;                   ;         ;
;      - risc16ba:risc16ba_inst|k[2]              ; 0                 ; ON      ;
; mem_b_data[11]                                  ;                   ;         ;
;      - risc16ba:risc16ba_inst|k[3]              ; 1                 ; ON      ;
; mem_b_data[12]                                  ;                   ;         ;
;      - risc16ba:risc16ba_inst|k[4]              ; 0                 ; ON      ;
; mem_b_data[13]                                  ;                   ;         ;
;      - risc16ba:risc16ba_inst|k[5]              ; 1                 ; ON      ;
; mem_b_data[14]                                  ;                   ;         ;
;      - risc16ba:risc16ba_inst|k[6]              ; 1                 ; ON      ;
; mem_b_data[15]                                  ;                   ;         ;
;      - risc16ba:risc16ba_inst|k[7]              ; 0                 ; ON      ;
; sw_in[1]                                        ;                   ;         ;
; sw_in[2]                                        ;                   ;         ;
; sw_in[3]                                        ;                   ;         ;
; sw_in[4]                                        ;                   ;         ;
; sw_in[5]                                        ;                   ;         ;
; sw_in[6]                                        ;                   ;         ;
; sw_in[7]                                        ;                   ;         ;
; usb_rg_dt                                       ;                   ;         ;
; usb_n_bulk                                      ;                   ;         ;
; clk_usb_in                                      ;                   ;         ;
; usb_n_fwr                                       ;                   ;         ;
;      - usb_if:usb_if_inst|reg_addr[1]           ; 1                 ; OFF     ;
;      - usb_if:usb_if_inst|Selector31~0          ; 1                 ; OFF     ;
;      - usb_if:usb_if_inst|Selector30~0          ; 1                 ; OFF     ;
; clk_ext_in                                      ;                   ;         ;
; usb_n_cmd                                       ;                   ;         ;
;      - usb_if:usb_if_inst|Selector31~0          ; 0                 ; OFF     ;
; usb_n_frd                                       ;                   ;         ;
;      - usb_data[0]                              ; 1                 ; OFF     ;
;      - usb_data[1]                              ; 0                 ; OFF     ;
;      - usb_data[2]                              ; 1                 ; OFF     ;
;      - usb_data[3]                              ; 1                 ; OFF     ;
;      - usb_data[4]                              ; 1                 ; OFF     ;
;      - usb_data[5]                              ; 1                 ; OFF     ;
;      - usb_data[6]                              ; 1                 ; OFF     ;
;      - usb_data[7]                              ; 1                 ; OFF     ;
;      - usb_if:usb_if_inst|Selector30~0          ; 1                 ; OFF     ;
; n_rst_ext_in                                    ;                   ;         ;
;      - double_ff:double_ff_n_rst_sys|tmp_reg[0] ; 1                 ; ON      ;
; sw_in[0]                                        ;                   ;         ;
;      - double_ff:double_ff_sw|tmp_reg[0]        ; 0                 ; ON      ;
+-------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------------------+--------+----------------------+------------------+
; Name                                                                                                            ; Location      ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------------------+--------+----------------------+------------------+
; clk_ext_in                                                                                                      ; PIN_K14       ; 1       ; Clock                                 ; no     ; --                   ; --               ;
; clk_generator:clk_generator_inst|altpll:altpll_component|_clk0                                                  ; PLL_2         ; 1089    ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ;
; clk_usb_in                                                                                                      ; PIN_K5        ; 60      ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ;
; cpu_state[0]                                                                                                    ; LC_X53_Y17_N2 ; 1065    ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; double_ff:double_ff_n_rst_sys|sync_reg[0]                                                                       ; LC_X61_Y21_N6 ; 55      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ;
; double_ff:double_ff_n_rst_usb|sync_reg[0]                                                                       ; LC_X68_Y20_N4 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ;
; led_controller:led_controoler_inst|seg_db[0]~9                                                                  ; LC_X61_Y21_N3 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ;
; led_controller:led_controoler_inst|seg_sel[0]~1                                                                 ; LC_X60_Y21_N8 ; 29      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ;
; led_controller:led_controoler_inst|seg_sel[5]                                                                   ; LC_X60_Y21_N4 ; 11      ; Sync. load                            ; no     ; --                   ; --               ;
; led_register[0]~11                                                                                              ; LC_X65_Y19_N2 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; led_register[23]~6                                                                                              ; LC_X65_Y19_N5 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; mem_a_n_oe~0                                                                                                    ; LC_X68_Y20_N9 ; 17      ; Output enable                         ; no     ; --                   ; --               ;
; mem_b_data[15]~32                                                                                               ; LC_X68_Y20_N0 ; 16      ; Output enable                         ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan10~0                                                                             ; LC_X46_Y21_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan11~0                                                                             ; LC_X42_Y19_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan12~0                                                                             ; LC_X45_Y21_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan13~0                                                                             ; LC_X39_Y20_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan14~0                                                                             ; LC_X41_Y21_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan15~0                                                                             ; LC_X43_Y20_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan16~0                                                                             ; LC_X44_Y21_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan17~0                                                                             ; LC_X40_Y20_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan18~0                                                                             ; LC_X42_Y20_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan19~0                                                                             ; LC_X44_Y22_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan20~0                                                                             ; LC_X41_Y20_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan21~0                                                                             ; LC_X43_Y22_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan22~0                                                                             ; LC_X42_Y22_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan23~0                                                                             ; LC_X42_Y18_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan24~0                                                                             ; LC_X42_Y23_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan25~0                                                                             ; LC_X47_Y18_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan26~0                                                                             ; LC_X52_Y18_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan27~0                                                                             ; LC_X44_Y14_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan28~0                                                                             ; LC_X47_Y14_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan29~0                                                                             ; LC_X47_Y17_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan30~0                                                                             ; LC_X46_Y19_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan31~0                                                                             ; LC_X42_Y14_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan32~0                                                                             ; LC_X45_Y14_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan33~0                                                                             ; LC_X45_Y17_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan34~0                                                                             ; LC_X47_Y16_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan35~0                                                                             ; LC_X40_Y14_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan36~0                                                                             ; LC_X46_Y13_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan37~0                                                                             ; LC_X41_Y12_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan38~0                                                                             ; LC_X41_Y13_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan39~0                                                                             ; LC_X42_Y13_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan3~0                                                                              ; LC_X44_Y16_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan40~0                                                                             ; LC_X47_Y15_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan41~0                                                                             ; LC_X40_Y13_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan42~0                                                                             ; LC_X38_Y13_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan43~0                                                                             ; LC_X42_Y15_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan44~0                                                                             ; LC_X39_Y13_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan45~0                                                                             ; LC_X37_Y15_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan46~0                                                                             ; LC_X38_Y15_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan47~0                                                                             ; LC_X39_Y12_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan48~0                                                                             ; LC_X38_Y14_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan49~0                                                                             ; LC_X43_Y12_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan4~0                                                                              ; LC_X43_Y16_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan50~0                                                                             ; LC_X44_Y12_N8 ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan5~0                                                                              ; LC_X45_Y20_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan6~0                                                                              ; LC_X47_Y20_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan7~0                                                                              ; LC_X42_Y16_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan8~0                                                                              ; LC_X43_Y18_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|LessThan9~0                                                                              ; LC_X46_Y20_N8 ; 16      ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|cntr_qef:cntr1|modulus_trigger  ; LC_X52_Y19_N7 ; 6       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|cntr_ref:cntr1|modulus_trigger  ; LC_X48_Y13_N7 ; 6       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|cntr_tef:cntr1|modulus_trigger  ; LC_X51_Y17_N7 ; 6       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_2|shift_taps_aam:auto_generated|cntr_5df:cntr1|modulus_trigger  ; LC_X51_Y16_N8 ; 3       ; Sync. load                            ; no     ; --                   ; --               ;
; risc16ba:risc16ba_inst|altshift_taps:reg0_s0_rtl_0|shift_taps_bam:auto_generated|cntr_6df:cntr1|modulus_trigger ; LC_X51_Y15_N3 ; 3       ; Sync. load                            ; no     ; --                   ; --               ;
; usb_if:usb_if_inst|mar[7]~1                                                                                     ; LC_X68_Y20_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; usb_if:usb_if_inst|mar[9]~9                                                                                     ; LC_X68_Y21_N1 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; usb_if:usb_if_inst|reg_addr[0]~0                                                                                ; LC_X67_Y24_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; usb_if:usb_if_inst|wbuf~0                                                                                       ; LC_X68_Y22_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; usb_if:usb_if_inst|wbuf~1                                                                                       ; LC_X68_Y20_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; usb_n_frd                                                                                                       ; PIN_F3        ; 9       ; Output enable                         ; no     ; --                   ; --               ;
+-----------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                   ;
+----------------------------------------------------------------+----------+---------+----------------------+------------------+
; Name                                                           ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+----------------------------------------------------------------+----------+---------+----------------------+------------------+
; clk_generator:clk_generator_inst|altpll:altpll_component|_clk0 ; PLL_2    ; 1089    ; Global Clock         ; GCLK7            ;
; clk_generator:clk_generator_inst|altpll:altpll_component|_clk1 ; PLL_2    ; 2       ; Global Clock         ; GCLK6            ;
; clk_usb_in                                                     ; PIN_K5   ; 60      ; Global Clock         ; GCLK2            ;
+----------------------------------------------------------------+----------+---------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------+---------+
; cpu_state[0]                                                                                                              ; 1065    ;
; risc16ba:risc16ba_inst|state1[2]                                                                                          ; 96      ;
; risc16ba:risc16ba_inst|state1[1]                                                                                          ; 96      ;
; risc16ba:risc16ba_inst|state1[0]                                                                                          ; 96      ;
; double_ff:double_ff_n_rst_sys|sync_reg[0]                                                                                 ; 55      ;
; ~GND                                                                                                                      ; 51      ;
; double_ff:double_ff_n_rst_usb|sync_reg[0]                                                                                 ; 32      ;
; led_controller:led_controoler_inst|seg_sel[0]~1                                                                           ; 29      ;
; debouncer:debouncer_gen[0].debouncer_inst|always0~0                                                                       ; 23      ;
; debouncer:debouncer_gen[0].debouncer_inst|Equal0~4                                                                        ; 23      ;
; mem_a_n_oe~0                                                                                                              ; 17      ;
; mem_b_data[15]~32                                                                                                         ; 16      ;
; led_register[0]~11                                                                                                        ; 16      ;
; risc16ba:risc16ba_inst|LessThan30~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan29~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan28~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan27~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan34~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan32~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan33~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan31~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan6~0                                                                                        ; 16      ;
; risc16ba:risc16ba_inst|LessThan5~0                                                                                        ; 16      ;
; risc16ba:risc16ba_inst|LessThan4~0                                                                                        ; 16      ;
; risc16ba:risc16ba_inst|LessThan3~0                                                                                        ; 16      ;
; risc16ba:risc16ba_inst|LessThan36~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan35~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan10~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan8~0                                                                                        ; 16      ;
; risc16ba:risc16ba_inst|LessThan9~0                                                                                        ; 16      ;
; risc16ba:risc16ba_inst|LessThan7~0                                                                                        ; 16      ;
; risc16ba:risc16ba_inst|LessThan39~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan38~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan12~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan11~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan42~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan15~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan14~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan45~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan44~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan18~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan46~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan21~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan20~0                                                                                       ; 16      ;
; risc16ba:risc16ba_inst|LessThan22~0                                                                                       ; 16      ;
; led_controller:led_controoler_inst|seg_db[0]~1                                                                            ; 12      ;
; led_controller:led_controoler_inst|seg_db[0]~0                                                                            ; 12      ;
; led_controller:led_controoler_inst|seg_sel[5]                                                                             ; 11      ;
; usb_if:usb_if_inst|Equal10~0                                                                                              ; 10      ;
; led_controller:led_controoler_inst|seg_sel[4]                                                                             ; 10      ;
; usb_n_frd                                                                                                                 ; 9       ;
; usb_if:usb_if_inst|wbuf~1                                                                                                 ; 8       ;
; usb_if:usb_if_inst|wbuf~0                                                                                                 ; 8       ;
; usb_if:usb_if_inst|Equal3~1                                                                                               ; 8       ;
; led_register[23]~6                                                                                                        ; 8       ;
; usb_if:usb_if_inst|mar[9]~9                                                                                               ; 8       ;
; usb_if:usb_if_inst|mar[7]~1                                                                                               ; 8       ;
; risc16ba:risc16ba_inst|LessThan40~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan37~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan43~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan41~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan16~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan13~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan19~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan17~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan48~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan47~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan49~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan24~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan23~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan50~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan25~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|LessThan26~0                                                                                       ; 8       ;
; risc16ba:risc16ba_inst|in_addr[14]                                                                                        ; 8       ;
; risc16ba:risc16ba_inst|state[1]                                                                                           ; 7       ;
; led_register[3]                                                                                                           ; 7       ;
; led_register[2]                                                                                                           ; 7       ;
; led_register[1]                                                                                                           ; 7       ;
; led_register[0]                                                                                                           ; 7       ;
; led_register[23]                                                                                                          ; 7       ;
; led_register[22]                                                                                                          ; 7       ;
; led_register[21]                                                                                                          ; 7       ;
; led_register[20]                                                                                                          ; 7       ;
; led_controller:led_controoler_inst|seg_db[0]~9                                                                            ; 7       ;
; led_register[11]                                                                                                          ; 7       ;
; led_register[10]                                                                                                          ; 7       ;
; led_register[9]                                                                                                           ; 7       ;
; led_register[8]                                                                                                           ; 7       ;
; led_register[15]                                                                                                          ; 7       ;
; led_register[14]                                                                                                          ; 7       ;
; led_register[13]                                                                                                          ; 7       ;
; led_register[12]                                                                                                          ; 7       ;
; risc16ba:risc16ba_inst|in_addr[8]                                                                                         ; 7       ;
; risc16ba:risc16ba_inst|in_addr[4]                                                                                         ; 7       ;
; risc16ba:risc16ba_inst|in_addr[3]                                                                                         ; 7       ;
; usb_if:usb_if_inst|state[2]                                                                                               ; 6       ;
; usb_if:usb_if_inst|state[1]                                                                                               ; 6       ;
; usb_if:usb_if_inst|state[0]                                                                                               ; 6       ;
; usb_if:usb_if_inst|reg_addr[0]~0                                                                                          ; 6       ;
; led_register[7]                                                                                                           ; 6       ;
; led_register[19]                                                                                                          ; 6       ;
; led_register[6]                                                                                                           ; 6       ;
; led_register[18]                                                                                                          ; 6       ;
; led_register[5]                                                                                                           ; 6       ;
; led_register[17]                                                                                                          ; 6       ;
; led_register[4]                                                                                                           ; 6       ;
; led_register[16]                                                                                                          ; 6       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|cntr_tef:cntr1|modulus_trigger            ; 6       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|cntr_ref:cntr1|modulus_trigger            ; 6       ;
; risc16ba:risc16ba_inst|state[2]                                                                                           ; 6       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|cntr_qef:cntr1|modulus_trigger            ; 6       ;
; risc16ba:risc16ba_inst|in_addr[7]                                                                                         ; 6       ;
; risc16ba:risc16ba_inst|state[0]                                                                                           ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[8][3]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[7][3]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[2][3]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[1][3]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[8][2]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[7][2]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[2][2]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[1][2]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[8][1]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[7][1]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[2][1]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[1][1]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[8][0]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[7][0]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[2][0]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[1][0]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[8][7]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[7][7]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[2][7]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[1][7]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[8][6]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[7][6]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[2][6]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[1][6]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[8][5]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[7][5]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[2][5]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[1][5]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[8][4]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[7][4]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[2][4]                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|reg0_s0[1][4]                                                                                      ; 5       ;
; usb_if:usb_if_inst|mar~5                                                                                                  ; 5       ;
; usb_if:usb_if_inst|mar~2                                                                                                  ; 5       ;
; usb_if:usb_if_inst|always3~1                                                                                              ; 5       ;
; usb_if:usb_if_inst|reg_addr[0]                                                                                            ; 5       ;
; usb_if:usb_if_inst|mem_we                                                                                                 ; 5       ;
; led_controller:led_controoler_inst|seg_sel[3]                                                                             ; 5       ;
; led_controller:led_controoler_inst|seg_sel[2]                                                                             ; 5       ;
; led_controller:led_controoler_inst|seg_sel[1]                                                                             ; 5       ;
; led_controller:led_controoler_inst|seg_sel[0]                                                                             ; 5       ;
; debouncer:debouncer_gen[0].debouncer_inst|Add0~121                                                                        ; 5       ;
; debouncer:debouncer_gen[0].debouncer_inst|Add0~103                                                                        ; 5       ;
; debouncer:debouncer_gen[0].debouncer_inst|Add0~79                                                                         ; 5       ;
; debouncer:debouncer_gen[0].debouncer_inst|Add0~56                                                                         ; 5       ;
; led_controller:led_controoler_inst|count[2]~13                                                                            ; 5       ;
; led_controller:led_controoler_inst|count[7]~9                                                                             ; 5       ;
; risc16ba:risc16ba_inst|in_addr[15]                                                                                        ; 5       ;
; risc16ba:risc16ba_inst|in_addr[7]~13                                                                                      ; 5       ;
; risc16ba:risc16ba_inst|in_addr[6]                                                                                         ; 5       ;
; risc16ba:risc16ba_inst|in_addr[5]                                                                                         ; 5       ;
; risc16ba:risc16ba_inst|in_addr[2]~3                                                                                       ; 5       ;
; risc16ba:risc16ba_inst|out_addr[7]~13                                                                                     ; 5       ;
; risc16ba:risc16ba_inst|out_addr[2]~3                                                                                      ; 5       ;
; usb_if:usb_if_inst|mar~8                                                                                                  ; 4       ;
; usb_if:usb_if_inst|mar~7                                                                                                  ; 4       ;
; usb_if:usb_if_inst|mar~6                                                                                                  ; 4       ;
; usb_if:usb_if_inst|mar~4                                                                                                  ; 4       ;
; usb_if:usb_if_inst|mar~3                                                                                                  ; 4       ;
; usb_if:usb_if_inst|mar~0                                                                                                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|cntr_tef:cntr1|safe_q[5]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|cntr_tef:cntr1|safe_q[4]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|cntr_tef:cntr1|safe_q[3]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|cntr_tef:cntr1|safe_q[2]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|cntr_tef:cntr1|safe_q[1]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|cntr_tef:cntr1|safe_q[0]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|cntr_ref:cntr1|safe_q[5]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|cntr_ref:cntr1|safe_q[4]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|cntr_ref:cntr1|safe_q[3]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|cntr_ref:cntr1|safe_q[2]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|cntr_ref:cntr1|safe_q[1]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|cntr_ref:cntr1|safe_q[0]                  ; 4       ;
; risc16ba:risc16ba_inst|reg1_s1[7][4]~7                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s1[5][4]~5                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s1[2][4]~3                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s1[0][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s2[7][4]~7                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s2[2][4]~5                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s2[5][4]~3                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s2[0][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s1[7][4]~7                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s1[5][4]~5                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s1[2][4]~3                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s1[0][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s3[6][4]~3                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s3[1][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s2[7][4]~7                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s2[2][4]~5                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s2[5][4]~3                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s2[0][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s4[7][4]~7                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s4[5][4]~5                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s4[2][4]~3                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s4[1][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s3[6][4]~3                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s3[1][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s5[6][4]~5                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s5[3][4]~3                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s5[2][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|cntr_qef:cntr1|safe_q[5]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|cntr_qef:cntr1|safe_q[4]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|cntr_qef:cntr1|safe_q[3]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|cntr_qef:cntr1|safe_q[2]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|cntr_qef:cntr1|safe_q[1]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|cntr_qef:cntr1|safe_q[0]                  ; 4       ;
; risc16ba:risc16ba_inst|reg0_s4[7][4]~7                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s4[5][4]~5                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s4[2][4]~3                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s4[1][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_2|shift_taps_aam:auto_generated|cntr_5df:cntr1|safe_q[2]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_2|shift_taps_aam:auto_generated|cntr_5df:cntr1|safe_q[1]                  ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_2|shift_taps_aam:auto_generated|cntr_5df:cntr1|safe_q[0]                  ; 4       ;
; risc16ba:risc16ba_inst|reg1_s6[5][4]~3                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s6[2][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s5[6][4]~5                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s5[3][4]~3                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s5[2][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s7[3][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:reg0_s0_rtl_0|shift_taps_bam:auto_generated|cntr_6df:cntr1|safe_q[2]                 ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:reg0_s0_rtl_0|shift_taps_bam:auto_generated|cntr_6df:cntr1|safe_q[1]                 ; 4       ;
; risc16ba:risc16ba_inst|altshift_taps:reg0_s0_rtl_0|shift_taps_bam:auto_generated|cntr_6df:cntr1|safe_q[0]                 ; 4       ;
; risc16ba:risc16ba_inst|reg0_s6[5][4]~3                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s6[2][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s8[5][4]~3                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg1_s8[3][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s7[3][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|median1_s9[4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s8[5][4]~3                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|reg0_s8[3][4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|median1_sa[4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|median0_s9[4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|median0_sa[4]~1                                                                                    ; 4       ;
; risc16ba:risc16ba_inst|in_addr[13]                                                                                        ; 4       ;
; risc16ba:risc16ba_inst|in_addr[2]                                                                                         ; 4       ;
; risc16ba:risc16ba_inst|in_addr[1]                                                                                         ; 4       ;
; risc16ba:risc16ba_inst|dwe1                                                                                               ; 4       ;
; risc16ba:risc16ba_inst|out_addr[1]                                                                                        ; 4       ;
; usb_n_fwr                                                                                                                 ; 3       ;
; risc16ba:risc16ba_inst|Equal3~1                                                                                           ; 3       ;
; risc16ba:risc16ba_inst|Equal1~1                                                                                           ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[5][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[2][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[5][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[2][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[5][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[2][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[5][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[2][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[5][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[2][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[5][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[2][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[5][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[2][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[5][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s0[2][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[5][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[0][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[5][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[0][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[5][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[0][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[5][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[0][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[6][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[1][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[6][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[1][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[6][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[1][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[6][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[1][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[6][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[1][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[6][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[1][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[6][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[1][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[6][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[1][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[5][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[0][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[5][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[0][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[5][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[0][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[5][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s0[0][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[6][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[1][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[6][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[1][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[6][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[1][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[6][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[1][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[6][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[1][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[6][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[1][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[6][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[1][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[6][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[1][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[6][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[1][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[6][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[1][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[6][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[1][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[6][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s2[1][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[6][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[1][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[6][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[1][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[6][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[1][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[6][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[1][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[6][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[1][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[6][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[1][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[6][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[1][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[6][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[1][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[2][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[2][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[2][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[2][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[2][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[2][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[2][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[2][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[6][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[1][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[6][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[1][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[6][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[1][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[6][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s2[1][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[2][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[2][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[2][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[2][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s4[3][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s4[3][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s4[3][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s4[3][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s4[3][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s4[3][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s4[3][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s4[3][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[2][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[2][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[2][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[2][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s4[3][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s4[3][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s4[3][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s4[3][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[5][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[5][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[5][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[5][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[5][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[5][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[5][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[5][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s4[3][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s4[3][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s4[3][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s4[3][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[5][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[5][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[5][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[5][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s6[3][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s6[3][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s6[3][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s6[3][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s6[3][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s6[3][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s6[3][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s6[3][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[5][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[5][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[5][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[5][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s6[3][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s6[3][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s6[3][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s6[3][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s6[3][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s6[3][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s6[3][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s6[3][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[7][11]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[7][10]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[7][9]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[7][8]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[7][15]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[7][14]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[7][13]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[7][12]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[8][3]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[8][2]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[8][1]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[8][0]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[8][7]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[8][6]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[8][5]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|FIFO_1[8][4]                                                                                       ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[21]                                                                       ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[18]                                                                       ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[15]                                                                       ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[12]                                                                       ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[11]                                                                       ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[10]                                                                       ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[9]                                                                        ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[7]                                                                        ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[6]                                                                        ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[5]                                                                        ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[4]                                                                        ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[3]                                                                        ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[2]                                                                        ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[0]                                                                        ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[1]                                                                        ; 3       ;
; debouncer:debouncer_gen[0].debouncer_inst|shift_reg[0]                                                                    ; 3       ;
; usb_if:usb_if_inst|Selector30~0                                                                                           ; 3       ;
; risc16ba:risc16ba_inst|Equal3~0                                                                                           ; 3       ;
; risc16ba:risc16ba_inst|Equal4~1                                                                                           ; 3       ;
; usb_if:usb_if_inst|Equal8~0                                                                                               ; 3       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|cntr_tef:cntr1|counter_cella3~COUT        ; 3       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|cntr_ref:cntr1|counter_cella3~COUT        ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[5][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[0][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[5][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[0][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[5][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[0][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[5][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[0][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[5][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[0][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[5][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[0][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[5][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[0][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[5][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s1[0][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[5][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[0][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[5][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[0][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[5][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[0][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[5][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[0][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[5][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[0][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[5][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[0][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[5][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[0][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[5][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s1[0][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[1][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[1][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[1][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[1][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[1][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[1][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[1][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s3[1][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[1][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[1][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[1][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[1][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[1][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[1][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[1][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s3[1][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[2][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[2][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[2][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[2][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[2][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[2][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[2][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_2|shift_taps_aam:auto_generated|cntr_5df:cntr1|modulus_trigger            ; 3       ;
; risc16ba:risc16ba_inst|reg1_s5[2][4]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|cntr_qef:cntr1|counter_cella3~COUT        ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[2][3]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[2][2]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[2][1]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[2][0]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[2][7]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[2][6]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[2][5]                                                                                      ; 3       ;
; risc16ba:risc16ba_inst|altshift_taps:reg0_s0_rtl_0|shift_taps_bam:auto_generated|cntr_6df:cntr1|modulus_trigger           ; 3       ;
; risc16ba:risc16ba_inst|reg0_s5[2][4]                                                                                      ; 3       ;
; led_controller:led_controoler_inst|count[12]~27                                                                           ; 3       ;
; risc16ba:risc16ba_inst|in_addr[12]~23                                                                                     ; 3       ;
; risc16ba:risc16ba_inst|in_addr[12]                                                                                        ; 3       ;
; risc16ba:risc16ba_inst|in_addr[11]                                                                                        ; 3       ;
; risc16ba:risc16ba_inst|in_addr[10]                                                                                        ; 3       ;
; risc16ba:risc16ba_inst|in_addr[9]                                                                                         ; 3       ;
; risc16ba:risc16ba_inst|out_addr[15]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|out_addr[14]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|out_addr[13]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|out_addr[12]~23                                                                                    ; 3       ;
; risc16ba:risc16ba_inst|out_addr[12]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|out_addr[11]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|out_addr[10]                                                                                       ; 3       ;
; risc16ba:risc16ba_inst|out_addr[9]                                                                                        ; 3       ;
; risc16ba:risc16ba_inst|out_addr[8]                                                                                        ; 3       ;
; risc16ba:risc16ba_inst|out_addr[7]                                                                                        ; 3       ;
; risc16ba:risc16ba_inst|out_addr[6]                                                                                        ; 3       ;
; risc16ba:risc16ba_inst|out_addr[5]                                                                                        ; 3       ;
; risc16ba:risc16ba_inst|out_addr[4]                                                                                        ; 3       ;
; risc16ba:risc16ba_inst|out_addr[3]                                                                                        ; 3       ;
; risc16ba:risc16ba_inst|out_addr[2]                                                                                        ; 3       ;
; usb_data[7]~7                                                                                                             ; 2       ;
; usb_data[6]~6                                                                                                             ; 2       ;
; risc16ba:risc16ba_inst|Selector1~0                                                                                        ; 2       ;
; risc16ba:risc16ba_inst|Equal5~0                                                                                           ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[8][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[3][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[8][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[3][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[8][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[3][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[8][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[3][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[8][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[3][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[8][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[3][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[8][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[3][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[8][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[3][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[6][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[3][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[6][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[3][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[6][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[3][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[6][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[3][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[8][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[3][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[8][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[3][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[8][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[3][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[8][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[3][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[8][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[3][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[8][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[3][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[8][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[3][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[8][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[3][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[6][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[3][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[6][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[3][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[6][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[3][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[6][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s0[3][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[8][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[3][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[8][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[3][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[8][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[3][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[8][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[3][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[8][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[3][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[8][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[3][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[8][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[3][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[8][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[3][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|k[3]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[3][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[7][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[5][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|k[2]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[3][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[7][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[5][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|k[1]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[3][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[7][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[5][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|k[0]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[3][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[7][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[5][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|k[7]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[3][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[7][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[5][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|k[6]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[3][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[7][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[5][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|k[5]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[3][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[7][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[5][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|k[4]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[3][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[7][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[5][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|l[3]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[3][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[7][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[5][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|l[2]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[3][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[7][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[5][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|l[1]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[3][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[7][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[5][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|l[0]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[3][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[7][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[5][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|i[3]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[6][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|i[2]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[6][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|i[1]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[6][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|i[0]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[6][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|i[7]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[6][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|i[6]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[6][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|i[5]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[6][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|i[4]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[6][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|l[7]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[3][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[7][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[5][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|l[6]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[3][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[7][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[5][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|l[5]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[3][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[7][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[5][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|l[4]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[3][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[7][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[5][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|j[3]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[6][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|j[2]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[6][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|j[1]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[6][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|j[0]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[6][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|j[7]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[6][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|j[6]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[6][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|j[5]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[6][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|j[4]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[6][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[4][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[4][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[4][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[4][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[4][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[4][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[4][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s0[4][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|f[3]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|f[2]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|f[1]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|f[0]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[5][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[5][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[5][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[5][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[5][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[5][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[5][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[5][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|f[7]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|f[6]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|f[5]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|f[4]                                                                                               ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[5][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[5][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[5][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[5][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[5][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[5][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[5][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[5][4]                                                                                      ; 2       ;
; debouncer:debouncer_gen[0].debouncer_inst|Equal1~7                                                                        ; 2       ;
; debouncer:debouncer_gen[0].debouncer_inst|Equal1~2                                                                        ; 2       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[16]                                                                       ; 2       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[14]                                                                       ; 2       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[22]                                                                       ; 2       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[20]                                                                       ; 2       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[19]                                                                       ; 2       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[17]                                                                       ; 2       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[13]                                                                       ; 2       ;
; debouncer:debouncer_gen[0].debouncer_inst|count[8]                                                                        ; 2       ;
; usb_if:usb_if_inst|Selector31~0                                                                                           ; 2       ;
; risc16ba:risc16ba_inst|median1_sb[3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median1_sb[2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median1_sb[1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median1_sb[0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median1_sb[7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median1_sb[6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median1_sb[5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median1_sb[4]                                                                                      ; 2       ;
; led_register[0]~5                                                                                                         ; 2       ;
; risc16ba:risc16ba_inst|Equal4~0                                                                                           ; 2       ;
; sync_diff:sync_diff_inst_key0|shift_reg[0]                                                                                ; 2       ;
; led_controller:led_controoler_inst|seg_db[0]~5                                                                            ; 2       ;
; mem_a_n_lb~0                                                                                                              ; 2       ;
; mem_a_addr~15                                                                                                             ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|altsyncram_g281:altsyncram2|ram_block3a3  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|altsyncram_g281:altsyncram2|ram_block3a2  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|altsyncram_g281:altsyncram2|ram_block3a1  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|altsyncram_g281:altsyncram2|ram_block3a7  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|altsyncram_g281:altsyncram2|ram_block3a6  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|altsyncram_g281:altsyncram2|ram_block3a5  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|altsyncram_g281:altsyncram2|ram_block3a0  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|altsyncram_g281:altsyncram2|ram_block3a4  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|altsyncram_i281:altsyncram2|ram_block3a3  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|altsyncram_i281:altsyncram2|ram_block3a2  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|altsyncram_i281:altsyncram2|ram_block3a1  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|altsyncram_i281:altsyncram2|ram_block3a7  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|altsyncram_i281:altsyncram2|ram_block3a6  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|altsyncram_i281:altsyncram2|ram_block3a5  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|altsyncram_i281:altsyncram2|ram_block3a0  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|altsyncram_i281:altsyncram2|ram_block3a4  ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[7][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[2][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[7][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[2][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[7][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[2][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[7][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[2][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[7][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[2][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[7][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[2][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[7][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[2][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[7][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s1[2][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[7][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[2][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[7][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[2][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[7][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[2][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[7][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[2][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[7][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[2][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[7][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[2][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[7][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[2][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[7][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[2][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[7][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[2][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[7][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[2][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[7][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[2][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[7][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s2[2][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[7][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[2][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[7][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[2][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[7][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[2][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[7][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s1[2][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[7][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[2][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[7][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[2][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[7][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[2][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[7][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[2][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[6][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[6][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[6][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[6][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[6][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[6][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[6][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s3[6][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[7][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[2][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[7][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[2][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[7][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[2][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[7][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s2[2][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[6][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[6][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[6][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[6][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[5][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[2][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[5][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[2][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[5][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[2][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[5][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[2][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[5][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[2][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[5][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[2][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[5][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[2][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[5][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s4[2][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[6][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[6][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[6][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s3[6][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[5][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[2][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[5][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[2][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[5][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[2][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[5][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[2][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[6][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[3][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[6][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[3][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[6][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[3][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[6][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[3][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[6][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[3][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[6][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[3][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[6][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[3][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[6][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s5[3][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[5][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[2][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[5][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[2][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[5][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[2][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[5][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s4[2][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[6][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[3][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[6][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[3][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[6][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[3][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[6][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[3][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s6[5][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s6[5][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s6[5][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s6[5][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s6[5][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s6[5][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s6[5][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s6[5][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[6][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[3][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[6][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[3][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[6][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[3][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a11 ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a10 ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a9  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a15 ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a14 ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a13 ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a8  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a4  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a3  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a2  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a1  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a7  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a6  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a5  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a0  ; 2       ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ram_block3a12 ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[6][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s5[3][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s6[5][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s6[5][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s6[5][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s6[5][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[3][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[3][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[3][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[3][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[3][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[3][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[3][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg1_s7[3][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s6[5][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s6[5][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s6[5][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s6[5][4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[3][3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[3][2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[3][1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[3][0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[3][7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[3][6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[3][5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|reg0_s7[3][4]                                                                                      ; 2       ;
; debouncer:debouncer_gen[0].debouncer_inst|Add0~26                                                                         ; 2       ;
; risc16ba:risc16ba_inst|median1_s9[3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median1_s9[2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median1_s9[1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median1_s9[0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median1_s9[7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median1_s9[6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median1_s9[5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median1_s9[4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_s9[3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_s9[2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_s9[1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_s9[0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_s9[7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_s9[6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_s9[5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_s9[4]                                                                                      ; 2       ;
; debouncer:debouncer_gen[0].debouncer_inst|dout                                                                            ; 2       ;
; risc16ba:risc16ba_inst|median0_sa[3]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_sa[2]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_sa[1]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_sa[0]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_sa[7]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_sa[6]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_sa[5]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|median0_sa[4]                                                                                      ; 2       ;
; risc16ba:risc16ba_inst|out_flag                                                                                           ; 2       ;
; led_controller:led_controoler_inst|count[14]                                                                              ; 2       ;
; led_controller:led_controoler_inst|count[13]                                                                              ; 2       ;
; led_controller:led_controoler_inst|count[12]                                                                              ; 2       ;
; led_controller:led_controoler_inst|count[15]                                                                              ; 2       ;
; led_controller:led_controoler_inst|count[10]                                                                              ; 2       ;
+---------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
; risc16ba:risc16ba_inst|altshift_taps:FIFO_0_rtl_0|shift_taps_bdm:auto_generated|altsyncram_e581:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 61           ; 16           ; 61           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 976  ; 61                          ; 16                          ; 61                          ; 16                          ; 976                 ; 1    ; None ; M4K_X49_Y19 ; Old data             ; Don't care      ; Don't care      ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_0|shift_taps_tbm:auto_generated|altsyncram_i281:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 53           ; 8            ; 53           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 424  ; 53                          ; 8                           ; 53                          ; 8                           ; 424                 ; 1    ; None ; M4K_X49_Y13 ; Old data             ; Don't care      ; Don't care      ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_1|shift_taps_sbm:auto_generated|altsyncram_g281:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 52           ; 8            ; 52           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 416  ; 52                          ; 8                           ; 52                          ; 8                           ; 416                 ; 1    ; None ; M4K_X49_Y17 ; Old data             ; Don't care      ; Don't care      ;
; risc16ba:risc16ba_inst|altshift_taps:FIFO_1_rtl_2|shift_taps_aam:auto_generated|altsyncram_6v71:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 8            ; 5            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 40   ; 5                           ; 8                           ; 5                           ; 8                           ; 40                  ; 1    ; None ; M4K_X49_Y16 ; Old data             ; Don't care      ; Don't care      ;
; risc16ba:risc16ba_inst|altshift_taps:reg0_s0_rtl_0|shift_taps_bam:auto_generated|altsyncram_8v71:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 8            ; 6            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 48   ; 6                           ; 8                           ; 6                           ; 8                           ; 48                  ; 1    ; None ; M4K_X49_Y15 ; Old data             ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; C4s                         ; 1,582 / 48,240 ( 3 % ) ;
; Direct links                ; 469 / 69,520 ( < 1 % ) ;
; Global clocks               ; 3 / 8 ( 38 % )         ;
; LAB clocks                  ; 31 / 384 ( 8 % )       ;
; LUT chains                  ; 32 / 18,054 ( < 1 % )  ;
; Local interconnects         ; 2,619 / 69,520 ( 4 % ) ;
; M4K buffers                 ; 48 / 2,304 ( 2 % )     ;
; R4s                         ; 1,961 / 45,520 ( 4 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.01) ; Number of LABs  (Total = 172) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 13                            ;
; 2                                          ; 13                            ;
; 3                                          ; 6                             ;
; 4                                          ; 3                             ;
; 5                                          ; 0                             ;
; 6                                          ; 3                             ;
; 7                                          ; 5                             ;
; 8                                          ; 11                            ;
; 9                                          ; 13                            ;
; 10                                         ; 105                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.88) ; Number of LABs  (Total = 172) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 162                           ;
; 1 Clock enable                     ; 134                           ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 9                             ;
; 2 Clock enables                    ; 5                             ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 8.32) ; Number of LABs  (Total = 172) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 13                            ;
; 2                                           ; 10                            ;
; 3                                           ; 9                             ;
; 4                                           ; 3                             ;
; 5                                           ; 0                             ;
; 6                                           ; 2                             ;
; 7                                           ; 6                             ;
; 8                                           ; 10                            ;
; 9                                           ; 13                            ;
; 10                                          ; 96                            ;
; 11                                          ; 1                             ;
; 12                                          ; 0                             ;
; 13                                          ; 1                             ;
; 14                                          ; 2                             ;
; 15                                          ; 3                             ;
; 16                                          ; 1                             ;
; 17                                          ; 1                             ;
; 18                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.39) ; Number of LABs  (Total = 172) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 16                            ;
; 2                                               ; 11                            ;
; 3                                               ; 10                            ;
; 4                                               ; 6                             ;
; 5                                               ; 2                             ;
; 6                                               ; 3                             ;
; 7                                               ; 16                            ;
; 8                                               ; 22                            ;
; 9                                               ; 14                            ;
; 10                                              ; 67                            ;
; 11                                              ; 1                             ;
; 12                                              ; 1                             ;
; 13                                              ; 1                             ;
; 14                                              ; 1                             ;
; 15                                              ; 0                             ;
; 16                                              ; 0                             ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.61) ; Number of LABs  (Total = 172) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 13                            ;
; 4                                            ; 15                            ;
; 5                                            ; 2                             ;
; 6                                            ; 6                             ;
; 7                                            ; 6                             ;
; 8                                            ; 2                             ;
; 9                                            ; 3                             ;
; 10                                           ; 8                             ;
; 11                                           ; 1                             ;
; 12                                           ; 8                             ;
; 13                                           ; 0                             ;
; 14                                           ; 4                             ;
; 15                                           ; 11                            ;
; 16                                           ; 7                             ;
; 17                                           ; 3                             ;
; 18                                           ; 36                            ;
; 19                                           ; 6                             ;
; 20                                           ; 26                            ;
; 21                                           ; 12                            ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; Unreserved          ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; usb_clk              ; 17.4              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; mem_a_data[11]  ; usb_data[3]          ; 1.595             ;
; mem_a_data[14]  ; usb_data[6]          ; 1.592             ;
; mem_a_data[10]  ; usb_data[2]          ; 1.585             ;
; mem_a_data[13]  ; usb_data[5]          ; 1.128             ;
; mem_a_data[7]   ; usb_data[7]          ; 1.099             ;
; mem_a_data[6]   ; usb_data[6]          ; 1.095             ;
; mem_a_data[5]   ; usb_data[5]          ; 1.089             ;
; mem_a_data[3]   ; usb_data[3]          ; 1.089             ;
; mem_a_data[12]  ; usb_data[4]          ; 1.087             ;
; mem_a_data[4]   ; usb_data[4]          ; 1.085             ;
; mem_a_data[2]   ; usb_data[2]          ; 1.063             ;
; mem_a_data[1]   ; usb_data[1]          ; 0.792             ;
; mem_a_data[8]   ; mem_b_addr[8]        ; 0.789             ;
; mem_a_data[15]  ; usb_data[7]          ; 0.782             ;
; mem_a_data[9]   ; usb_data[1]          ; 0.778             ;
; mem_a_data[0]   ; mem_b_addr[8]        ; 0.777             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 16 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP1C20F400C8 for design "risc16ba_top"
Info (15081): Implementing parameter values for PLL "clk_generator:clk_generator_inst|altpll:altpll_component|pll"
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_generator:clk_generator_inst|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -90 degrees (-10416 ps) for clk_generator:clk_generator_inst|altpll:altpll_component|_clk1 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP1C4F400C8 is compatible
Info (332104): Reading SDC File: 'risc16ba_top.sdc'
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: processor_clk with master clock period: 5.000 found on PLL node: clk_generator_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 41.666
    Warning (332056): Clock: write_clk with master clock period: 5.000 found on PLL node: clk_generator_inst|altpll_component|pll|clk[1] does not match the master clock period requirement: 41.666
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    5.000          clk
    Info (332111):    5.000 processor_clk
    Info (332111):    5.000      usb_clk
    Info (332111):    5.000         vclk
    Info (332111):    5.000    write_clk
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186363): DQS I/O pins require 0 global routing resources
Info (186365): Promoted PLL clock signals
    Info (186369): Promoted signal "clk_generator:clk_generator_inst|altpll:altpll_component|_clk0" to use global clock (user assigned)
    Info (186369): Promoted signal "clk_generator:clk_generator_inst|altpll:altpll_component|_clk1" to use global clock (user assigned)
Info (186079): Completed PLL Placement Operation
Info (186215): Automatically promoted signal "clk_usb_in" to use Global clock in PIN K5
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (176243): Finished moving registers into I/O cells, LUTs, and RAM blocks
Info (176235): Finished register packing
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X35_Y11 to location X45_Y21
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.39 seconds.
Info (186079): Completed Fixed Delay Chain Operation
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (186079): Completed Auto Delay Chain Operation
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Quartus II 32-bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 517 megabytes
    Info: Processing ended: Fri Mar  1 17:58:49 2019
    Info: Elapsed time: 00:00:27
    Info: Total CPU time (on all processors): 00:00:39


