{"patent_id": "10-2023-0057716", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0160862", "출원번호": "10-2023-0057716", "발명의 명칭": "상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로 및 그 프로그램 및 작", "출원인": "주식회사 레볼버", "발명자": "조성래"}}
{"patent_id": "10-2023-0057716", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 전원과 제2 전원 사이에서 서로 직렬로 연결되는 제1 상변화 메모리 소자와 제2 상변화 메모리 소자;상기 제1 및 제2 상변화 메모리 소자와 제1 방향에서 제3 전원과의 사이에 연결되는 제1 선택소자; 및상기 제1 및 제2 상변화 메모리 소자와 제2 방향에서 연결되고, 제3 전원과 제4 전원 사이에 배치되는 CMOS 인버터를 포함하는, 프로그램 가능 논리 소자용 구성 비트 회로."}
{"patent_id": "10-2023-0057716", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 제1 선택소자는 트랜지스터인, 프로그램 가능 논리 소자 구성 비트 회로."}
{"patent_id": "10-2023-0057716", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 제1 선택소자는 트랜스미션게이트인, 프로그램 가능 논리 소자 구성 비트 회로."}
{"patent_id": "10-2023-0057716", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 제1 선택소자는 투터미널 스위치 소자인, 프로그램 가능 논리 소자 구성 비트 회로."}
{"patent_id": "10-2023-0057716", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 투터미널 스위치 소자는 오보닉 임계스위치, 전이금속산화물 스위치, MIEC 스위치, 상보형 저항 스위치,도핑된 비정질 실리콘 중 어느 하나인, 프로그램 가능 논리 소자 구성 비트 회로."}
{"patent_id": "10-2023-0057716", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 제1 및 제2 상변화 메모리 소자에서 상변화층은 Ge, Sb 및 Te를 포함하고, 원자비율로 Ge < 50at%, Sb <40at%, Te ≥ 50at%인, 프로그램 가능 논리 소자 구성 비트 회로."}
{"patent_id": "10-2023-0057716", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항 내지 제 6 항 중 어느 한 항에 따르는 구성 비트 회로를 작동시키는 방법에 있어서,상기 제1 또는 제2 전원에 인가되는 전압은 상기 제1 또는 제2 상변화 메모리가 고저항 상태일 때의 임계 전압보다 낮은, 프로그램 가능 논리 소자 구성 비트 회로 작동 방법.공개특허 10-2024-0160862-3-청구항 8 제 7 항에 있어서,상기 제1 또는 제2 전원에 인가되는 전압은 상기 CMOS 인버터에 포함되는 NMOS 트랜지스터의 임계 전압 보다 높은, 프로그램 가능 논리 소자 구성 비트 회로 작동 방법."}
{"patent_id": "10-2023-0057716", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 7 항에 있어서,상기 제1 또는 제2 전원에 인가되는 전압은 상기 제3 전원 또는 제4 전원에 인가되는 전압의 0.5배 이하인, 프로그램 가능 논리 소자 구성 비트 회로 작동 방법."}
{"patent_id": "10-2023-0057716", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 3 항에 따르는 상변화 메모리를 포함하는 구성 비트 회로를 프로그램하는 방법에 있어서,상기 제1 전원 또는 제2 전원 중 어느 하나로부터 상기 제1 상변화 메모리 또는 제2 상변화 메모리 중 어느 하나를 통과하여 상기 트랜스미션게이트로 인가되는 전압을 제1 극성 전압이라 하고, 상기 트랜스미션게이트로부터 상기 제1 상변화 메모리 또는 제2 상변화 메모리 중 어느 하나를 통과하여 상기 제1 전원 또는 제2 전원 중어느 하나로 인가되는 전압을 제2 극성 전압이라 할 때,상기 제1 극성 전압에 의해 상기 상기 제1 상변화 메모리 또는 제2 상변화 메모리 중 어느 하나가 제1 저항 상태가 되도록 프로그래밍 하는 단계 및 상기 제2 극성 전압에 의해 상기 상기 제1 상변화 메모리 또는 제2 상변화 메모리 중 어느 하나가 제2 저항 상태가 되도록 프로그래밍 하는 단계를 포함하고,상기 제1 상변화 메모리와 상기 제2 상변화 메모리 중 어느 하나는 제1 저항 상태이고 다른 하나는 제2 저항 상태가 되도록 하며,상기 제1 저항 상태와 제2 저항 상태 중 어느 하나는 상기 상변화 메모리가 결정상이어서 저저항 상태를 의미하고, 다른 하나는 상기 상변화 메모리가 비정질상이어서 고저항 상태를 의미하는, 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로의 프로그램 방법."}
{"patent_id": "10-2023-0057716", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 1 항 내지 제 6 항 중 어느 한 항에 따르는 구성 비트 회로를 포함하는 프로그램 가능 논리 소자."}
{"patent_id": "10-2023-0057716", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 상변화 메모리를 활용한 구성 비트 회로를 제공하는 것을 목적으로 한다. 상기와 같은 목적을 달성하 기 위해 본 발명에 따른 PLD(Programmable logic device)용 구성 비트(configuration bit) 회로는 제1 전원과 제2 전원 사이에서 서로 직렬로 연결되는 제1 상변화 메모리 소자와 제2 상변화 메모리 소자, 상기 제1 및 제2 상변화 메모리 소자와 제1 방향에서 연결되는 제1 선택소자, 상기 제1 상변화 메모리 소자 및 제2 상변화 메모리 소자와 제2 방향에서 연결되고, 제3 전원과 제4 전원 사이에 배치되는 CMOS 인버터를 포함할 수 있다."}
{"patent_id": "10-2023-0057716", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로에 관한 것으로, 작동 중 상변 화 메모리의 상변화를 방지하기 위한 구성 비트 회로 및 그 작동 방법에 관한 것이다."}
{"patent_id": "10-2023-0057716", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "FPGA(Field Programmable Gate Array)는 제조 시에는 그 기능이 고정되어 있지 않다가 사용자의 프로그래밍에 의하여 특정한 기능을 가지게 되는 장치로써 프로그램 가능 논리 소자(Programmable Logic Device, PLD)의 일종이다. FPGA는 그 가변 특성으로 인해 최근 4차 산업혁명과 연동되어 통신장비, 자동차, 산업용, 인공지능 분야 까지 그 용도가 매우 넓게 확대되고 있다. 이러한 FPGA는 도 1에서 나타낸 바와 같이 일반적으로 논리 블록(Logic Block, LB), 커넥션 블록(Connection Block, CB) 및 스위치 블록(Switch Block, SB)을 포함하는데, 이들 각각은 사용자가 프로그래밍할 수 있는 구성 비트(Configuration Bit)를 포함하여 전체 FPGA가 사용자의 의도에 따른 회로를 가지도록 한다. 도 1에서 구성 비트(M1, M2)가 FPGA 회로 상에서 각 블록(로직 블록, 스위치 블록, 커넥션 블록)에 모두 사용되 는 것을 나타낸다. 예를 들어 구성 비트(M1)는 라우팅 리소스를 구성하는 메모리 요소로서, 로직 블록 내부, 외 부 및 주변부에 배치되고, 구성 비트(M2)는 룩업 테이블을 다양하게 구성할 수 있도록 하는 메모리 요소가 된다. 지금까지의 FPGA에서 구성 비트 회로에는 6-T SRAM이 주로 사용되었는데, 이에 따라 과도한 면적이 필요하고, 휘발성 메모리인 특성 상 FPGA 외부에 별도의 메모리 장치를 두고 구동할 때마다 저장된 정보를 불러들여야 하 기 때문에 구동 시 시간이 소요되고 많은 에너지 소모가 불가피하며, 특히 보안 문제가 발생할 가능성이 높았다. 또한, 비행기 등에 사용될 때 방사선에 의한 손상 가능성이 있게 된다. 이러한 SRAM의 단점을 극복하기 위해 상변화 메모리를 이용하여 구성 비트를 구성하고자 하는 시도가 있었는데, 두 개의 상변화 메모리와 하나의 선택소자를 연결하는 1T-2P 구조를 통해 구성 비트 회로를 구성하는 기술에 대 한 제안이 있었다(P.E.Gaillardon et al., \"Phase-Change-Memory-Based Storage Elements for Configurable Logic\", 2010 International Conference on Field-Programmable Technology). 이러한 1T-2P 구조의 구성 비트 회로의 구조와 작동 및 프로그램 방법은 도 2 및 3에서 나타내었다. 도 2는 1T- 2P로 이루어지는 구성 비트의 구조와 프로그램 방법을 설명하는 그림이다. 도 2(a)는 상변화 메모리에 전류를 흘려 저저항 상태(SET)를 만드는 것을 설명하고 도 2(b)는 상변화 메모 리에 전류를 흘려 저저항 상태(SET)를 만드는 것을 설명한다. 이때 상변화 메모리들(110, 120)은 상보적인 관계이기 때문에 하나가 저저항 상태(SET)이면 다른 하나는 고저항 상태(RST)가 되도록 한다. 하나의 상변화 메 모리를 프로그래밍할 때 다른 하나의 상변화 메모리는 플로팅(floating) 상태로 만들어 전류가 흐를 수 없도록 한다. 한편 도 3은 1T-2P로 이루어지는 구성 비트의 작동 모드를 설명하는 그림이다. 도 3(a)에서 상변화 메모리가 저저항 상태(SET)이어서 전력원(VOP1)으로부터 인가된 전압(1.2V)은 상변화 메모리를 통해 FPGA 로직 회로의 트랜지스터 게이트 전극에 인가된다. 상변화 메모리는 고 저항 상태(RST)이어서 전력원으로 부터 상변화 메모리를 통과한 전류는 흐르지 못하거나 매우 약하게 흐르게 된다. 이러한 전압 디바이더 효과로 인해 전력원(VOP1)으로부터의 전압이 상변화 메모리를 통과하 여 출력 전압(VOUT=1.2V)이 된다. 따라서 도 3(a)의 구성 비트는 전압(VOUT=1.2V)을 출력하게 된다. 반대로 도 3(b)에서는 상변화 메모리가 고저항 상태(RST)인 경우를 나타낸다. 이 경우 전력원(VOP1)으로부 터 인가된 전압(1.2V)은 상변화 메모리를 통과하지 못하고 FPGA 로직 회로의 트랜지스터 게이트 전극에는 접지 전원(VOP2)의 0V가 인가된다. 그런데, 이러한 구성 비트에 인가되는 일반적인 로직 회로의 동작 전압은 상변화 메모리의 임계 전압 보다 큰 전압이 사용될 수 있다. 도 3(a) 및 (b)에서는 1.2V가 인가되는 예를 나타내고 있는데 이러한 인가 전압은 일반적인 상변화 메모리의 임계 전압 보다 높을 수 있다. 이렇게 임계 전압 보다 큰 고전압이 상변화 메모리에 인가되면 저저항 상태로 만들고자 하는 상변화 메모리뿐만 아니라 고저항 상태의 상변화 메모리까지 턴-온 (turn-on)시켜 저저항으로 변하게 할 우려가 있다. 도 4는 상변화 메모리의 I-V 곡선을 나타낸다. 고저항 상태(RST)의 메모리에서 I-V 곡선은 임계 전압(Vth)을 가 지고 있어서 이보다 큰 전압이 인가되면 턴-온되면서 순간적으로 큰 전류가 흐르게 되고 이에 따라 고저항 상태 (RST)의 메모리가 저저항 상태(SET)로 상변화될 수 있게 된다. 도 4에서 나타낸 바와 같이 임계 전압(Vth) 보다 낮은 전압(V1)이 인가되면 작은 전류(I1)만이 흐르게 되고 상변화가 일어날 가능성은 없지만 임계 전압(Vth) 보다 높은 전압(V2)이 인가되면 큰 전류(I2)가 흐르게 되고 이에 따라 상변화가 일어날 가능성이 높아지게 된다. 그런데, 통상적으로 많이 사용되는 로직 회로의 동작 전압 수준은 보통의 상변화 메모리의 임계 전압을 고려할 때 그보다 커서 턴-온을 시킬 가능성이 높다. 이렇게 되면 도 3(a)에서의 1T-2P 구성 비트의 작동 모드에 서 인가 전압에 의해 고저항 상태(RST)인 제2 상변화 메모리가 저저항 상태(SET)로 상변화될 수 있다. 이 경우 두 메모리 모두 저저항 상태(SET)가 될 수 있어서 구성 비트로부터 신호가 정확하게 FPGA 로직 으로 전달될 수 없는 문제가 발생할 수 있다. 또한 도 3(b)에서도 전력원(VOP1)으로부터 전압이 상변화 메모리 의 임계 전압 이상이 되면 고저항 상태에서 저저항 상태로 상변화될 수 있고, 이에 따라 저장된 정보가 변 경되어 잘못된 신호가 FPGA 로직으로 전달될 수 있게 된다. 이렇게 1T-2P구조의 구성 비트 회로는 상변화 메모리의 특성 상 프로그램된 정보가 작동 중 변화될 수 있는 문 제를 가지게 된다."}
{"patent_id": "10-2023-0057716", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일 측면은 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로를 제공하는 것을 목 적으로 한다. 본 발명의 다른 측면은 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로의 프로그램 방법 및 작동 방법을 제공하는 것을 목적으로 한다."}
{"patent_id": "10-2023-0057716", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기와 같은 목적을 달성하기 위해 본 발명에 따른 프로그램 가능 논리 소자용 구성 비트 회로는 제1 전원과 제 2 전원 사이에서 서로 직렬로 연결되는 제1 상변화 메모리 소자와 제2 상변화 메모리 소자, 상기 제1 및 제2 상 변화 메모리 소자와 제1 방향에서 연결되는 제1 선택소자 및 상기 제1 및 제2 상변화 메모리 소자와 제2 방향 에서 연결되고, 제3 전원과 제4 전원 사이에 배치되는 CMOS 인버터를 포함할 수 있다. 또한, 본 발명의 일 실시예에 따른 프로그램 가능 논리 소자용 구성 비트 회로에서 상기 제1 선택소자는 트랜지 스터일 수 있다. 또한, 본 발명의 일 실시예에 따른 프로그램 가능 논리 소자용 구성 비트 회로에서 상기 제1 선택소자는 트랜스 미션게이트일 수 있다. 또한, 본 발명의 일 실시예에 따른 프로그램 가능 논리 소자용 구성 비트 회로에서 상기 제1 선택소자는 투터미 널 스위치 소자일 수 있다. 또한, 본 발명의 일 실시예에 따른 프로그램 가능 논리 소자용 구성 비트 회로에서 상기 투터미널 스위치 소자 는 오보닉 임계스위치, 전이금속산화물 스위치, MIEC 스위치, 상보형 저항 스위치, 도핑된 비정질 실리콘 중 어 느 하나일 수 있다. 또한, 본 발명의 일 실시예에 따른 프로그램 가능 논리 소자용 구성 비트 회로에서 상기 제1 및 제2 상변화 메 모리 소자의 상변화층은 Ge, Sb 및 Te를 포함하고, 원자비율로 Ge < 50at%, Sb < 40at%, Te ≥ 50at%일 수 있 다. 본 발명에 따른 프로그램 가능 논리 소자용 구성 비트 회로의 작동 방법은 상기 제1 또는 제2 전원에 인가되는 전압은 상기 제1 및 제2 상변화 메모리가 고저항 상태일 때의 임계 전압 보다 낮게될 수 있다. 또한, 본 발명의 일 실시예에 따른 프로그램 가능 논리 소자용 구성 비트 회로의 작동 방법에서 상기 제1 또는 제2 전원에 인가되는 전압은 상기 제1 및 제2 상변화 메모리가 고저항 상태일 때의 임계 전압 보다 낮게 될 수 있다. 또한, 본 발명의 일 실시예에 따른 프로그램 가능 논리 소자용 구성 비트 회로의 작동 방법에서 상기 제1 또는 제2 전원에 인가되는 전압은 상기 제1 및 제2 상변화 메모리가 고저항 상태일 때의 임계 전압 보다 낮은 동시에 상기 CMOS 인버터에 포함되는 NMOS 트랜지스터의 임계 전압 보다 높을 수 있다. 또한, 본 발명의 일 실시예에 따른 프로그램 가능 논리 소자용 구성 비트 회로의 작동 방법에서 상기 제1 또는 제2 전원에 인가되는 전압은 상기 제3 전원 또는 제4 전원에 인가되는 전압의 0.5배 이하일 수 있다. 본 발명에 따른 프로그램 가능 논리 소자용 구성 비트 회로, 특히 프로그램을 위한 선택소자로서 트랜스미션게 이트를 포함하는 실시예의 프로그램 방법에서, 상기 제1 전원 또는 제2 전원 중 어느 하나로부터 상기 제1 상변 화 메모리 또는 제2 상변화 메모리 중 어느 하나를 통과하여 상기 트랜스미션게이트로 인가되는 전압을 제1 극 성 전압이라 하고, 상기 트랜스미션게이트로부터 상기 제1 상변화 메모리 또는 제2 상변화 메모리 중 어느 하나 를 통과하여 상기 제1 전원 또는 제2 전원 중 어느 하나로 인가되는 전압을 제2 극성 전압이라 할 때, 상기 제 1 극성 전압에 의해 상기 상기 제1 상변화 메모리 또는 제2 상변화 메모리 중 어느 하나가 제1 저항 상태가 되 도록 프로그래밍 하는 단계 및 상기 제2 극성 전압에 의해 상기 상기 제1 상변화 메모리 또는 제2 상변화 메모 리 중 어느 하나가 제2 저항 상태가 되도록 프로그래밍 하는 단계를 포함하고, 상기 제1 상변화 메모리와 상기 제2 상변화 메모리 중 어느 하나는 제1 저항 상태이고 다른 하나는 제2 저항 상태가 되도록 하며, 상기 제1 저 항 상태와 제2 저항 상태 중 어느 하나는 상기 상변화 메모리가 결정상이어서 저저항 상태를 의미하고, 다른 하 나는 상기 상변화 메모리가 비정질상이어서 고저항 상태를 의미하는, 상변화 메모리를 포함하는 프로그램 가능 논리 소자용 구성 비트 회로의 프로그램 방법일 수 있다. 한편, 본 발명에 따라 프로그램 가능 논리 소자용 구성 비트 회로를 포함하는 프로그램 가능 논리 소자를 제공 할 수 있다."}
{"patent_id": "10-2023-0057716", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 따라 상변화 메모리를 활용한 구성 비트 회로가 적용된 FPGA 장치를 포함하는 프로그램 가능 논리 소 자는 제조 비용이 절감되고, 적은 면적을 가지며, 보안성이 우수하고 방사선에 내성을 가지게 된다."}
{"patent_id": "10-2023-0057716", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 또한, 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계 없는 부분은 생략하였으며, 명세서 전체를 통하 여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.본원 명세서 전체에서, 어떤 부분이 다른 부분과 \"연결\"되어 있다고 할 때, 이는 \"직접적으로 연결\"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 \"전기적으로 연결\"되어 있는 경우도 포함한다. 본원 명세서 전체에서, 어떤 부재가 다른 부재 \"상에\", \"상부에\", \"상단에\", \"하에\", \"하부에\", \"하단에\" 위치 하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존 재하는 경우도 포함한다. 본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본 명세서에서 사용되는 정도의 용어 \"약\", \"실질적으로\" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 또한, 본원 명세서 전체에서, \"~ 하는 단계\" 또는 \"~의 단계\"는 \"~를 위한 단계\"를 의미하지 않는다. 본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 \"이들의 조합\"의 용어는 마쿠시 형식의 표현에 기재된 구 성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다. 본원 명세서 전체에서, \"A 및/또는 B\" 의 기재는, \"A 또는 B, 또는, A 및 B\" 를 의미한다. 본 발명에 따른 프로그램 가능 논리 소자용 구성 비트(Configuration Bit) 회로는 제1 전원과 제2 전원 사이에 서 서로 직렬로 연결되는 제1 상변화 메모리 소자와 제2 상변화 메모리 소자, 상기 제1 및 제2 상변화 메모리 소자와 제1 방향에서 연결되는 제1 선택소자 및 상기 제1 및 제2 상변화 메모리 소자와 제2 방향에서 연결되고, 제3 전원과 제4 전원 사이에 배치되는 CMOS 인버터를 포함할 수 있다. 상변화 메모리 소자를 포함함으로써 논리를 저장하고 이에 따라 작동할 수 있는 본 발명에 따른 구성 비트 회로 는 FPGA와 같은 PLD(Proframmable Logic Device)에 설치되어 저장된 정보에 따라 전체 회로의 연결을 제어할 수 있게 한다. 포함되는 제1 선택소자는 논리 상태를 저장할 수 있는 상변화 메모리를 프로그래밍할 때 상기 제1 전원으로부터 또는 제2 전원으로부터 전압이 인가되어 제1 상변화 메모리 또는 제2 상변화 메모리의 상을 변화시켜 저항 상태 를 변화할 수 있게 한다. 상기 제1 선택소자는 트랜지스터일 수 있으며, 또한 투터널 스위치일 수도 있다. 일반적으로 회로에서 전류의 흐름을 제어하기 위해서는 트랜지스터가 사용되지만, 상변화 메모리 셀의 선택을 위한 선택 소자로서 투-터미널 스위치 소자를 적용함으로써 집적도를 높이고 전력 소비를 줄일 수 있게 된다. 투-터미널 스위치 소자는 오보닉 임계스위치, 전이금속산화물 스위치, MIEC 스위치, 상보형 저항 스위치, 도핑된 비정질 실리콘 등과 같은 소자 가 될 수 있다. 또한, 제1 선택소자는 트랜스미션게이트일 수 있다. 트랜스미션게이트는 특히 전류가 양 방향으로 흐를 수 있도 록 하는데, 이러한 양방향 전류에 의해 상변화 메모리 소자의 전도도를 변화시키고 이에 따라 상변화 메모리의 임계전압을 높게 설정할 수 있게 된다. 상변화 메모리의 양방향 전류에 의한 전도도 변화는 도 10을 통해 설명한다. 도 10은 상변화 메모리의 I-V 곡선 을 설명하는 그래프이다. 도 10에서 일반적으로 고저항 상태인 제1 고저항 상태(RESET)의 상변화 메모리는 제1 임계 전압(Vth) 이상의 전압에서 턴-온되면서 결정화 상태인 저저항 상태로 변환(RESET to SET)된다. 한편, 저저항 상태의 상변화 메모리에 일정 크기 이상의 반대 극성 전압(도 10에서 마이너스 전압)을 인가하면 통상의 고저항 상태인 제1 고저항 상태(RESET) 보다 더 높은 저항 상태인 제2 고저항 상태(S-RESET)로 변환(SET to S-RESET)된다. 이렇게 제2 고저항 상태(S-RESET)로 변환된 상변화 메모리를 다시 저저항 상태로 변환시키기 위해서는 제2 임계 전압(Vth_m) 이상의 전압을 인가해야 한다. 이처럼 고저항 상태에서도 그 고저항 수준이 나뉠 수 있는 것은 고저항의 비정질 상태에서도 비정질 내의 조성 분포에 따라 저항의 차이가 나타날 수 있기 때문이 다. 이처럼 선택소자로서 트랜스미션게이트가 적용되면 양방향 전류에 의해 상변화 메모리 소자의 전도도를 조절할 수 있게 되고, 이에 따라 고저항 상태일 때 임계 전압을 높게 가져갈 수 있게 된다. 상술한 바와 같이 구성 비 트 회로의 작동 시에는 제1 또는 제2 전원에 인가되는 전압은 상변화 메모리의 임계 전압 보다 낮아야 하기 때문에 인가 전압의 선택 범위가 넓어지게 되는 장점이 있게 된다. 본 발명에 따른 구성 비트 회로는 선택소자와 저항 상태가 프로그래밍될 수 있는 두 개의 상변화 메모리에 CMOS 인버터가 추가된 구성을 가지게 된다. 두 개의 상변화 메모리는 각각 상보적으로로 저항 상태가 프로그래밍됨으 로써 작동 시에 인가되는 전압과 상변화 메모리의 저항 상태에 따른 전압이 CMOS 인버터에 인가된다. 이러한 인버터가 추가된 구조는 작동 시 상변화 메모리에 인가되는 전압과 인버터에 인가되는 전압을 달리함으 로써 구성 비트에 포함되는 상변화 메모리가 의도치 않게 상변화되는 것을 방지할 수 있게 한다. 본 발명에 따른 구성 비트 회로에 포함되는 제1 및 제2 상변화 메모리 소자는 고저항 상태일 때의 임계 전압을 일반 회로의 작동 전압 보다 높게 함으로써 고전압에 의한 작동 중이라도 원하지 않는 상변화를 막을 수 있게 된다. 상변화 메모리의 상변화층 두께 및/또는 조성을 제어함으로써 임계 전압을 높일 수도 있는데 이를 통해 상변화 메모리의 고저항 상태의 임계 전압을 일반적인 회로의 작동 전압보다 높게 함으로써 작동 중 상변화 메 모리의 의도하지 않은 상변화를 방지할 수 있게 된다. 이를 위해 본 발명에서 상변화 메모리 소자의 상변화층은 Ge, Sb 및 Te를 포함하고, 원자비율로 Ge < 50at%, Sb < 40at%, Te ≥ 50at%일 수 있다. 이러한 조성에서 임계 전압은 높게 유지될 수 있다. 작동 중 상변화 메모리의 의도하지 않은 상변화를 방지하기 위한 본 발명에 따른 구성 비트 회로의 작동 방법을 설명하면, 상기 제1 또는 제2 전원에 인가되는 전압은 상기 제1 및 제2 상변화 메모리가 고저항 상태일 때의 임 계 전압 보다 낮을 수 있다. CMOS 인버터에 인가되는 제3 전원의 전압은 일반적인 로직 회로에 사용되는 전압 (예를 들면, 1.2V, 3.3V)을 사용하여도 제1 또는 제2 전원에 의해 상변화 메모리에 인가되는 전압은 상변화 메 모리 임계 전압 보다 낮게 유지함으로써 원하지 않는 상변화 메모리의 상변화를 방지할 수 있게 된다. 도 5는 본 발명의 일 실시예에 따른 구성 비트 회로를 설명하는 회로도이다. 구성 비트 회로로부터 출력되 는 전압에 따라 FPGA 로직 회로에 배치되는 트랜지스터가 동작한다. 도 5에서 제1 전원과 제2 전원 사이에는 제1 상변화 메모리와 제2 상변화 메모리가 배치된 다. 이들 제1 상변화 메모리와 제2 상변화 메모리 사이에 위치하게 되는 제1 노드로부터 제1 방 향(A1)으로 트랜지스터인 제1 선택소자가 배치되어 연결된다. 트랜지스터인 제1 선택소자는 다시 제5 전원과 접속된다. 제1 노드로부터 반대 방향인 제2 방향(A2)으로는 CMOS 인버터가 제3 전원 및 제4 전원 사이에 배치되어 연결된다. CMOS 인버터에는 PMOS 트랜지스터와 NMOS 트랜 지스터가 배치된다. PMOS 트랜지스터와 NMOS 트랜지스터는 제3 전원과 제4 전원 사 이에서 직렬 연결되고 그 사이에는 제2 노드가 배치된다. 최종적으로는 이러한 CMOS 인버터의 제2 노 드로부터 출력 단자가 나오고 이러한 출력단자는 FPGA 로직 회로의 트랜지스터 게이트 전극과 연결된다. 이러한 1T-2P구조와 CMOS 인버터가 결합된 구조의 구성 비트 회로의 작동은 상술한 바와 같이 상변화 메모리에 인가되는 전압과 CMOS 인버터에 인가되는 전압을 달리함으로써 상변화 메모리의 원하지 않는 상변화를 방지할 수 있게 된다. 이를 위해 본 발명에 따른 구성 비트 회로를 작동시키는 방법은 상기 제1 또는 제2 전원에 인가되는 전압은 상 기 제1 및 제2 상변화 메모리가 고저항 상태일 때의 임계 전압 보다 낮도록 한다. 보다 구체적으로 상기 제1 또는 제2 전원에 인가되는 전압은 1.0V 이하이고, 보다 바람직하게는 0.6V 이하이다. 일반적으로 Ge-Sb-Te 조성의 PCM은 1.0V 내외의 임계 전압을 가지는 것으로 알려져 있다. 따라서 상변화 메모리 에 전압을 인가하는 제1 또는 제2 전원의 전압은 이보다 낮은 수준인 것이 바람직하며 메모리의 임계 전압 분포 를 고려하면 1.0V 이하인 것이 바람직하고, 더 바람직하게는 0.6V 이하이다. 또한, 상기 제1 또는 제2 전원에 인가되는 전압은 상기 제3 전원 또는 제4 전원에 인가되는 전압의 0.5배 이하일 수 있다. 한편, 상기 제1 또는 제2 전원에 인가되는 전압은 상기 제1 및 제2 상변화 메모리가 고저항 상태일 때의 임계 전압 보다 낮으면서 동시에 CMOS 인버터에 포함되는 NMOS 트랜지스터의 임계 전압 보다 더 높게 된다. 상변화 메모리 소자를 거쳐 인가되는 전압은 CMOS 인버터에 포함되는 PMOS 트랜지스토와 NMOS 트랜지스터의 게이트 전 극에 인가되는데 이들 트랜지스터를 작동시키기 위해서는 이들 게이트 전극에 인가되는 전압이 NMOS 트랜지스터 의 임계 전압 보다는 커야 한다. 본 발명에 따른 구성 비트 회로의 작동 방법의 일 실시예를 도 6에서 설명한다. 도 6은 도 5와 동일한 구 성 비트 회로에서의 작동을 설명한다. 도 6에서 구성 비트 회로는 제1 상변화 메모리 소자가 고 저항 상태(RST)이고, 제2 상변화 메모리 소자가 저저항 상태(SET)인 경우를 나타낸다. 작동 시에는 제1 선 택소자인 트랜지스터는 오프(off) 상태로 전류를 흘리지 않는다. 작동 시에 제1 전원로부터 0.6V가 인가되고 제2 전원은 접지 전원이 되도록 한다. 그리고 제3 전원으로부터 CMOS 인버터에 인가되 는 전압은 회로 동작 전압인 1.2V가 되도록 하고 반대측의 제4 전원은 접지 전원이 되도록 하였다. 제1 상 변화 메모리 소자는 고저항 상태(RST)이기 때문에 제1 전원에 의해 인가되는 전압(0.6V)으로는 전류 가 통과하지 못한다. 특히 이러한 낮은 전압(0.6V)에서는 제1 상변화 메모리 소자를 턴-온시킬 수 없기 때문에 원하지 않는 상변화를 방지할 수 있게 된다. 한편 제1 전원에 의해 인가되는 전압에 의해서는 제1 상변화 메모리 소자를 통해 전류가 흐르지 못하 기 때문에 제2 상변화 메모리 소자를 통해 접지 전압인 0V가 CMOS 인버터로 인가된다. CMOS 인버터 에는 PMOS 트랜지스터와 NMOS 트랜지스터가 배치되는데 제1 노드로부터 전압은 각각 PMOS 트랜지스터와 NMOS 트랜지스터의 게이트 전극으로 인가된다. 게이트 전극에 인가되는 전압은 0V이기 때문에 PMOS 트랜지스터는 온(on) 상태가 되고 NMOS 트랜지스터는 오프(off) 상태가 된다. 제3 전원 으로부터는 동작 전압인 1.2V의 전압이 인가되기 때문에 이에 따라 PMOS 트랜지스터와 제2 노드를 통 과해 1.2V 전압이 FPGA 로직 회로의 트랜지스터 게이트 전극에 인가된다. 이를 통해 FPGA 로직 회로 에서 전류가 흐르도록 할 수 있다. 도 7에서는 제1 및 제2 상변화 메모리 소자(321, 322)의 저항 상태가 도 6과 반대인 경우의 실시예를 설명한다. 이 경우에는 제1 전원으로 부터 인가되는 전압이 제1 메모리 소자와 제1 노드를 통해 CMOS 인버 터에 인가된다. CMOS 인버터에 인가되는 전압은 제1 전원에 의해 0.6V가 된다. 한편, 제1 전원 으로 부터 인가되는 전압인 0.6V는 상변화 메모리 소자의 임계 전압 보다 낮기 때문에 고저항 상태인 제2 상변화 메모리 소자가 저저항 상태로 상변화될 위험은 없게 된다. CMOS 인버터에 인가되는 0.6V의 전압은 인버터의 각 트랜지스터 게이트 전극에 인가되어 PMOS 트랜지스터 를 오프 상태로 하고 NMOS 트랜지스터를 온 상태로 만들게 된다. 특히, NMOS 트랜지스터의 임계 전압은 0.4V이기 때문에 제1 상변화 메모리를 통과하여 흐르는 0.6V의 전압으로도 NMOS 트랜지스터를 온 상태로 만들어 줄 수 있게 된다. 도 6에서와 마찬가지로 제3 전원으로부터는 동작 전압인 1.2V의 전압이 인가되는데 PMOS 트랜지스터는 오 프 상태이기 때문에 제4 전원인 접지 전원의 0V가 제2 노드를 통과해 FPGA 로직 회로의 트랜지스터 게이트 전극에 인가된다. 도 8은 도 6과 동일한 구조의 구성 비트 회로에서 제3 전원에 3.3V가 인가되는 다른 실시예를 설명한다. 도 6에서와 마찬가지로 제1 상변화 메모리는 고저항 상태이고 제2 상변화 메모리는 저저항 상태인 경 우로, 작동 시에 제1 전원으로부터 도 6에서와 동일하게 0.6V가 인가되고 제2 전원은 접지 전원이 되 도록 하였다. 그리고 제3 전원으로부터 CMOS 인버터에 인가되는 전압은 3.3V가 되도록 하였다. 이 경우 상변화 메모리(321, 322)를 통과하여 출력되는 전압은 0V이어서 CMOS 인버터에서 PMOS 트랜지스터 가 온 상태로 되고 이를 통해 CMOS 인버터로부터 출력되는 전압은 3.3V가 된다. 이 전압은 FPGA 로직 회로의 트랜지스터 게이트 전극에 인가되어 FPGA 로직 회로에서 전류가 흐르도록 할 수 있게 된다. 도 9는 동일한 구성 비트 회로에서 제1 상변화 메모리가 저저항 상태(SET)이고 제2 상변화 메모리 가 고저항 상태(RST)인 경우에 제1 전원에는 0.6V가 인가되고 제3 전원에 3.3V의 동작 전압이 인가되 는 경우의 실시예를 설명하는 도면이다. 이 경우에도 제1 전원에서 인가된 전압(0.6V)은 저저항 상태인 제1 상변화 메모리를 통과하여 CMOS 인버터에 인가된다. 이에 따라 CMOS 인버터의 PMOS 트랜지스터를 오프 상태로 하고 NMOS 트랜지 스터는 온 상태로 함으로써 접지 전원인 제4 전원의 전압이 출력되도록 한다. 이처럼, 본 발명에 따른 구성 비트 회로에서 상변화 메모리에 프로그램된 정보를 도출하기 위해 인가되는 전압 은 회로의 일반 동작 전압과는 별개로 상변화 메모리의 임계 전압 보다 낮게함으로써 구성 비트 회로의 작동 중 원하지 않는 상변화 메모리의 전기 전도도 변화를 방지할 수 있게 된다. 한편, 제1 선택소자가 트랜스미션게이트인 경우 프로그래밍 단계에서 상변화 메모리의 임계 전압을 높게 설정할 수 있다. 이를 보다 상세히 설명하면 상기 제1 전원 또는 제2 전원 중 어느 하나로부터 상기 제1 또는 제2 상변화 메모리 중 어느 하나를 통과하여 상기 트랜스미션게이트로 인가되는 전압을 제1 극성 전압이라 하고, 상기 트랜스미션 게이트로부터 상기 제1 또는 제2 상변화 메모리 중 어느 하나를 통과하여 상기 제1 전원 또는 제2 전원 중 어 느 하나로 인가되는 전압을 제2 극성 전압이라 할 때, 상기 제1 극성 전압에 의해 상기 제1 또는 제2 상변화 메 모리 중 어느 하나가 제1 저항 상태가 되고, 상기 제2 극성 전압에 의해 상기 제1 또는 제2 상변화 메모리 중 어느 하나가 제2 저항 상태가 되며, 상기 제1 상변화 메모리와 상기 제2 상변화 메모리 중 어느 하나는 제1 저 항 상태이고 다른 하나는 제2 저항 상태이며, 상기 제1 저항 상태와 제2 저항 상태 중 어느 하나는 상기 상변화 메모리가 결정상이어서 저저항 상태를 의미하고, 다른 하나는 상기 상변화 메모리가 비정질상이어서 고저항 상 태를 의미하는 구성 비트 회로 프로그래밍 방법일 수 있다. 이러한 프로그래밍 방법을 도 11을 통해 보다 상세히 설면하면, 도 11은 제1 상변화 메모리에 인접하여 배 치되는 제1 전원 또는 제2 상변화 메모리에 인접하여 배치되는 제2 전원으로부터 트랜스미션 게 이트 방향(B1, B2)으로 인가되는 전압을 제1 극성 전압이라 할 때, 제1 극성 전압을 통해 제1 상변화 메모 리 또는 제2 상변화 메모리가 프로그래밍되는 것을 설명하고 있다. 제1 극성 전압은 실제 작동할 때와 같은 극성의 전압으로 이를 통해 제1 상변화 메모리 또는 제2 상변화 메모리는 저저항 상태(SET)로 프로그래밍 될 수 있다. 이때 제1 상변화 메모리에 전압이 인가될 때 제2 상변화 메모리는 플로팅(floating) 상태가 되고, 반대로 제2 상변화 메모리에 전압이 인가될 때 는 제1 상변화 메모리가 플로팅 상태가 되도록 한다. 한편 도 12는 제2 극성 전압을 통해 제1 상변화 메모리 또는 제2 상변화 메모리가 프로그래밍되는 것 을 설명한다. 제2 극성 전압은 제1 극성 전압과는 반대로 트랜스미션 게이트로부터 제1 전원 또는 제2 전원 방 향(C1, C2)으로 인가되는 전압을 의미한다. 이러한 제2 극성 전압이 일정 이상의 크기가 되면 상변화 메모리는 비정질 상태 중에서도 높은 저항 상태(S-RESET)를 가지게 된다. 도 11에서와 마찬가지로 상변화 메모리 중 어느 하나에 전압이 인가될 때 다른 하나는 플로팅 상태를 유지하여 동시에 상변화가 일어나지 않도록 한다. 이렇게 높은 저항 상태(S-RESET)가 된 상변화 메모리는 그 임계 전압도 더 높아지게 된다(도 10에서 Vth_m). 이렇게 제1 상변화 메모리와 제2 상변화 메모리의 저항 상태를 양방향으로 인가되는 전압을 통해 저 저항 상태(SET) 또는 높은 고저항 상태(S-RESET)로 변화시켜 프로그래밍할 수 있게 되고 이에 따라 임계 전압도 높게 유지시킬 수 있게 된다. 프로그래밍되는 상변화 메모리는 둘 중 어느 하나가 저저항 상태(SET)이면 다른 하나는 높은 고저항 상태(S-RESET)가 되도록 한다. 본 발명에 따라 제공될 수 있는 구성 비트 회로를 포함하는 프로그램 가능 논리 소자는 종래의 SRAM 기반의 구 성 비트 회로를 포함하는 프로그램 가능 논리 소자에 비해 시동할 때 시간을 줄여줄 수 있고, 적은 면적을 가지 며, 보안성이 우수하고 방사선에 내성을 가지게 된다. 도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12"}
{"patent_id": "10-2023-0057716", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 FPGA 장치에서 구성 비트가 적용되는 것을 설명하는 그림이다. 도 2는 종래의 PCM을 이용한 구성 비트 회로에서 프로그램 모드를 설명하는 그림이다. 도 3은 종래의 PCM을 이용한 구성 비트 회로에서 작동 모드를 설명하는 그림이다. 도 4는 상변화 메모리의 일반적인 I-V 곡선을 설명하는 그래프이다. 도 5는 본 발명의 일 실시예에 따른 구성 비트 회로를 설명하는 회로도이다. 도 6은 본 발명의 일 실시예에 따른 구성 비트 회로의 작동을 설명하는 그림이다. 도 7은 본 발명의 일 실시예에 따른 구성 비트 회로의 작동을 설명하는 그림이다. 도 8은 본 발명의 일 실시예에 따른 구성 비트 회로의 작동을 설명하는 그림이다. 도 9는 본 발명의 일 실시예에 따른 구성 비트 회로의 작동을 설명하는 그림이다. 도 10은 양방향 전압 인가에 따른 상변화 메모리의 저항 변화를 설명하는 그래프이다. 도 11은 일 실시예에 따른 구성 비트 회로의 프로그램 방법을 설명하는 그림이다. 도 12는 일 실시예에 따른 구성 비트 회로의 프로그램 방법을 설명하는 그림이다."}
