

构建系统[参考自 alexforencich](https://github.com/alexforencich/verilog-ethernet)，可以关注他更多的 FPGA 开源项目

另有这个 [vivado-build-system](https://github.com/missinglinkelectronics/vivado-build-system) 很系统，也比较复杂。可以作为参考


