---
layout:     post
title:      分频
subtitle:   
date:       2019-06-19
author:     yzmb2411
header-img: 
catalog: 	 true
tags:
    - Verilog
---

所谓“分频”，就是把输入信号的频率变成成倍数地低于输入频率的输出信号。

### 偶分频 

M = 时钟输入频率 / 时钟输出频率

N = M / 2

如输入时钟为50M，输出时钟为25M，则M=2，N=1。偶分频则意味着M为偶数。

因此只需要将counter以clk_in为时钟驱动计数，当counter = (N-1)时，clk_out翻转即可。

verilog代码如下

6分频

```verilog 
module divider(
	              input	 clk,
	              input	 rst_n,
	              output reg  clk_div
                                        );
parameter M = 6;
reg	[3:0]	cnt;
always @(posedge clk or negedge rst_n)
if(!rst_n) begin
	cnt <= 4'd0;
	clk_div	<= 1'b0;
end
else if(cnt < M / 2 - 1) begin
		cnt <= cnt + 1'b1;
		clk_div	<= clk_div;
end
else	begin
		cnt <= 4'd0;
		clk_div	<= ~clk_div;
end
endmodule
```

### 测试文件testbench

```verilog 
module divider_text;
reg clk;
reg rst_n;
wire clk_div;
divider  uut(
               .clk(clk),
               .rst_n(rst_n),
               .clk_div(clk_div)
               );
initial begin
clk=0;
rst_n=0;
#100 rst_n=1;
end
always #20 clk = ~clk;
endmodule
```

### 仿真结果

![image](https://wx1.sinaimg.cn/mw1024/ab20a024ly1g46mbsf4kvj20ym0a9mxm.jpg)


### 奇分频

奇分频需要通过两个时钟共同得到。首先得到分频系数M和计数器值N

M = 时钟输入频率 / 时钟输出频率

N = (M-1) / 2

如输入时钟为50M，输出时钟为10M，则M=5，N=2。奇分频则意味着M为奇数。

以M=5，N=2为例，我们希望得到的输出时钟时序如下：

其中clk_out为最终输出时钟，clk_out1和clk_out2为辅助时钟生成。计数器counter由0计数至(M-1)。

clk_out1在在clk_in的上升延跳变，条件是counter==(N-1)或(M-1)。

clk_out2在在clk_in的下降延跳变，条件是counter==(N-1)或(M-1)。

之后clk_out = clk_out1 & clk_out2即可得到M分频的时钟。

由于奇分频需要保持分频后的时钟占空比为 50% ，所以不能像偶分频那样直接在分频系数的一半时使时时钟信号翻转。在此我们需要利用输入时钟上升沿和下降沿来进行设计。

接下来我们设计一个 5 分频的模块，设计思路如下：

 - 采用计数器 cnt1 进行计数，在时钟上升沿进行加 1 操作，计数器的值为 0、1 时，输出时钟信号 clk_div 为高电平；计数器的值为2、3、4 时，输出时钟信号 clk_div 为低电平，计数到 5 时清零，从头开始计数。我们可以得到占空比为 40% 的波形 clk_div1。
 
 - 采用计数器 cnt12进行计数，在时钟下降沿进行加 1 操作，计数器的值为 0、1 时，输出时钟信号 clk_div2 为高电平；计数器的值为2、3、4 时，输出时钟信号 clk_div2 为低电平，计数到 5 时清零，从头开始计数。我们可以得到占空比为 40% 的波形 clk_div2。
 
 - clk_div1 和clk_div2 的上升沿到来时间相差半个输入周期，所以将这两个信号进行或操作，即可得到占空比为 50% 的5分频时钟。
 
具体代码如下：

```verilog 
module jifenpin(
                  input	clk,
	              input	rst_n,
	              output clk_div1,
	              output clk_div2,
	              output clk_div					
                                  );
parameter NUM_DIV = 5;	
reg[2:0] cnt1;
reg[2:0] cnt2;
reg	clk_div1, clk_div2;	
always @(posedge clk or negedge rst_n)
if(!rst_n)
	cnt1 <= 0;
else if(cnt1 < NUM_DIV - 1)
	cnt1 <= cnt1 + 1'b1;
else 
	cnt1 <= 0;		
always @(posedge clk or negedge rst_n)
if(!rst_n)
	clk_div1 <= 1'b1;
else if(cnt1 < NUM_DIV / 2) 
	clk_div1 <= 1'b1;
else
	clk_div1 <= 1'b0;
		
always @(negedge clk or negedge rst_n)
if(!rst_n)
	cnt2 <= 0;
else if(cnt2 < NUM_DIV - 1)
	cnt2 <= cnt2 + 1'b1;
else 
	cnt2 <= 0;
		
always @(negedge clk or negedge rst_n)
if(!rst_n)
	clk_div2 <= 1'b1;
else if(cnt2 < NUM_DIV / 2) 
	clk_div2 <= 1'b1;
else
	clk_div2 <= 1'b0;
		
assign clk_div = clk_div1 | clk_div2;
endmodule
```

### 测试文件testbench 

```verilog 
module jifenpin_test;
reg clk;
reg rst_n;
wire clk_div1;
wire clk_div2;
wire clk_div;
jifenpin  uut(
                .clk(clk),
                .rst_n(rst_n),
                .clk_div1(clk_div1),
                .clk_div2(clk_div2),
                .clk_div(clk_div)
                );
initial begin
clk=0;
rst_n=1;
end
always #10 clk = ~clk;
endmodule
```

### 仿真结果

![image](https://wx2.sinaimg.cn/mw1024/ab20a024ly1g46mbsas1rj212c0dpaat.jpg)


