CLK_SET_RATE_PARENT,VAR_0
IS_ERR,FUNC_0
PTR_ERR,FUNC_1
__clk_get_name,FUNC_2
dev_err,FUNC_3
devm_clk_get,FUNC_4
devm_clk_hw_register,FUNC_5
pl111_clk_div_ops,VAR_1
spin_lock_init,FUNC_6
pl111_init_clock_divider,FUNC_7
drm,VAR_2
priv,VAR_3
parent,VAR_4
div,VAR_5
parent_name,VAR_6
init,VAR_7
ret,VAR_8
