# Coprocessador de Zoom Digital com FPGA

**Universidade Estadual de Feira de Santana (UEFS)**

**Disciplina:** Sistemas Digitais (TEC499) - 2025.2

**Equipe:** Luis Felipe Carneiro Pimentel e Walace de Jesus Venas


## Descri√ß√£o do Projeto

Para a elabora√ß√£o do projeto, foi utilizado o kit de desenvolvimento DE1-SoC com o processador Cyclone V, permitindo a leitura e escrita de dados diretamente na mem√≥ria RAM do dispositivo, o ambiente de desenvolvimento utilizado foi o Quartus Lite na vers√£o 23.1 e para linguagem de descri√ß√£o de hardware foi lidado com Verilog. O objetivo do problema √© projetar um m√≥dulo embarcado de redimensionamento de imagens para sistemas de vigil√¢ncia e exibi√ß√£o em tempo real, o hardware deve aplicar o efeito de zoom-in (Amplia√ß√£o) e zoom-out (Redu√ß√£o) simulando um comportamento b√°sico de interpola√ß√£o.


<div align="center">
  <img src="Imagens/de1soc.png"><br>
  <strong>Imagem do Site da Altera</strong><br><br>
</div>

Sum√°rio
=================
  * [1. Levantamento de Requisitos](#1-levantamento-de-requisitos)
  * [2. Softwares Utilizados](#2-softwares-utilizados)
  * [3. Hardware Usado nos Testes](#3-hardware-usado-nos-testes)
  * [4. Instala√ß√£o e Configura√ß√£o](#4-instalac√£o-e-configura√ß√£o)
  * [5. Testes de Funcionamento](#5-testes-de-funcionamento)
  * [6. An√°lise dos Resultados](#6-an√°lise-dos-resultados)

### 1. Levantamento de Requisitos

#### 1.1. Requisitos Funcionais
- **RF01:** O sistema deve implementar quatro algoritmos distintos de redimensionamento de imagem.
- **RF02:** Dois algoritmos devem ser para amplia√ß√£o (Zoom In): *Vizinho Mais Pr√≥ximo* e *Replica√ß√£o de Pixel*.
- **RF03:** Dois algoritmos devem ser para redu√ß√£o (Zoom Out): *Decima√ß√£o* e *M√©dia de Blocos*.
- **RF04:** Todas as opera√ß√µes de zoom devem ser aplicadas em passos de 2X.
- **RF05:** A sele√ß√£o do algoritmo deve ser feita atrav√©s de chaves f√≠sicas (SW) na placa.
- **RF06:** O controle do n√≠vel de zoom (ampliar, reduzir, voltar ao estado anterior) deve ser feito atrav√©s de bot√µes f√≠sicos (KEY).
- **RF07:** A imagem original deve ser exibida na tela assim que o sistema √© ligado.
- **RF08:** A imagem processada deve ser exibida numa sa√≠da de v√≠deo VGA padr√£o (640x480).
- **RF09:** O sistema deve fornecer feedback visual ao utilizador atrav√©s dos displays de 7 segmentos.
- **RF10:** O sistema deve implementar valida√ß√µes para impedir opera√ß√µes inv√°lidas.

#### 1.2. Requisitos N√£o-Funcionais
- **RNF01:** O projeto deve ser desenvolvido inteiramente em linguagem **Verilog (2001)**.
- **RNF02:** A implementa√ß√£o deve utilizar apenas os recursos de hardware dispon√≠veis na placa **DE1-SoC**.
- **RNF03:** O c√≥digo deve ser modular, bem organizado e detalhadamente comentado.


### 2. Softwares Utilizados
- **IDE de Desenvolvimento:** *Intel Quartus Prime Lite Edition (23.1std.0)*
- **Simulador:** *ModelSim - Intel FPGA Edition (2020.1)*
- **Linguagem HDL:** *Verilog-2001*
- **Ferramenta de Convers√£o:** *Compilador C (MinGW/GCC 6.3.0)*
- **Bibliotecas em C:** *stb_image.h* e *stb_image_resize.h*


### 3. Hardware Usado nos Testes
- **Placa de Desenvolvimento:** Terasic DE1-SoC
- **FPGA:** Intel Cyclone V SE 5CSEMA5F31C6N
- **Mem√≥ria da Imagem Original:** ROM (19.200 palavras x 8 bits)
- **Mem√≥ria de V√≠deo (Frame Buffer):** RAM de dupla porta (307.200 palavras x 8 bits)
- **Monitor:** Philips VGA (640x480 @ 60Hz)

---

### 4. Instala√ß√£o e Configura√ß√£o

#### 4.1. Convers√£o de Imagem
Compilar ferramenta de convers√£o gcc converter.c -o converter -lm

Executar convers√£o ./converter

#### 4.2. Passos para Compila√ß√£o no Intel Quartus Prime

#### Abrir o Projeto
Abra o ficheiro `Coprocessador.qpf` no **Intel Quartus Prime**.



#### Gerar os IPs de Mem√≥ria
1. Use a ferramenta **IP Catalog** para gerar os componentes de mem√≥ria:
   - **ImgRom.qip** ‚Üí configurado como **ROM: 1-PORT** e inicializado com o ficheiro `.mif` gerado na convers√£o de imagem.
   - **VdRam.qip** ‚Üí configurada como **RAM: 2-PORT** com **307.200 palavras de 8 bits**.

> √â crucial configurar cada IP corretamente para evitar erros de compila√ß√£o.



#### Atribui√ß√£o de Pinos (Pin Assignment)
1. Abra o **Pin Planner**: `Assignments > Pin Planner`.
2. Atribua as portas do m√≥dulo `Coprocessador` aos **pinos f√≠sicos** da placa **DE1-SoC**, conforme a documenta√ß√£o da placa.



#### Compila√ß√£o do Projeto
- No menu, selecione **Processing > Start Compilation**.
- Aguarde a s√≠ntese, mapeamento, fitting e gera√ß√£o do bitstream.



#### Programa√ß√£o da FPGA
1. Ap√≥s a compila√ß√£o bem-sucedida, abra a ferramenta **Programmer**.
2. Carregue o ficheiro `.sof` localizado na pasta `output_files/`.
3. Clique em **Start** para programar a FPGA.

#### Uso da placa programada.
1. Ligar a DE1-SOC pelo bot√£o de _Power_.
2. Esperar o _Display_ de sete segmentos exibir uma mensagem de **"SELECT AN ALGORITHM"** ou esperar a imagem ser exibida no monitor.
3. Selecionar um algoritmo de redimensionamento pelos os _Switches_ da placa. (Do SW[9] at√© o SW[6], √† sele√ß√£o fonrece os algoritmos _Nearest Neighbor_, _Pixel Replication_, _Decimation_ e _Block Averaging_ respectivamente.
4. Fazer uso dos bot√µes KEY[2] e KEY[3] para aplicar o redimensionamento da imagem. Vale ressaltar que, KEY[2] √© respons√°vel em aplicar _zoom-out_ enquanto o KEY[3] aplica o _zoom-in_.
5. Caso a imagem esteja distorcida ou o usu√°rio queira voltar √† imagem original, apertar o bot√£o KEY[0] para reiniciar o sistema e voltar para a imagem original.

<div align="center">
  <img src="Imagens/DE1SOC guia.jpg"><br>
  <strong>Componentes necess√°rios para a utiliza√ß√£o do projeto.</strong><br><br>
</div>

---


### 5. Testes de Funcionamento

#### 5.1. Mapeamento de Controles

| Fun√ß√£o | Componente | Descri√ß√£o |
|---|---|---|
| Reset Geral | KEY[0] | Reinicia o sistema |
| Voltar Zoom | KEY[1] | Reverte para n√≠vel anterior |
| Zoom In | KEY[2] | Reduz em 2x |
| Zoom Out | KEY[3] | Amplia em 2x |
| Alg. 1 | SW[9] | Nearest Neighbor |
| Alg. 2 | SW[8] | Pixel Replication |
| Alg. 3 | SW[7] | Decimation |
| Alg. 4 | SW[6] | Block Averaging |

---

#### 5.2. Sequ√™ncia de Verifica√ß√£o
- **Inicializa√ß√£o:**
  O display de 7 segmentos deve mostrar **"SELECT AN ALGORITHM"**.
  - Mais de uma chave ligada ‚Üí display mostra **"SELECTION ERROR"**.

- **Opera√ß√£o de Zoom V√°lida:**
  - Com SW[0] ou SW[1], pressione **KEY[2]** para zoom in (2x ‚Üí 4x).
  - Pressione **KEY[3]** para reduzir ao n√≠vel anterior.

- **Opera√ß√£o de Zoom Inv√°lida:**
  - Com SW[2] ou SW[3], pressionar **KEY[2]** n√£o deve alterar a imagem.
  - Display mostra **"INVALID ZOOM"**.

- **Bot√£o Voltar:**
  Ap√≥s qualquer opera√ß√£o de zoom, pressione **KEY[1]** para retornar ao n√≠vel normal.

---


### 7. An√°lise dos Resultados

O projeto implementado foi implementado com as seguintes funcionalidades:
- Suporte a 4 algoritmos de redimensionamento.
- N√≠veis de zoom de **0.25x a 4.0x**.
- Interface robusta com feedback em display de 7 segmentos.
- Disponibiliza√ß√£o de uma imagem para realizar redimensionamento.

Por√©m, determinados erros permaneceram na entrega da etapa 1 do produto:
- Altera√ß√£o entre algoritmos de zoom causa uma distor√ß√£o severa √† imagem, tornado-se necess√°rio fazer uso do bot√£o de _Reset_ para evitar isso.
- Todos os algoritmos de zoom distorcem a imagem em certo grau, notavelmente no **n√≠vel de zoom 0.25** onde a imagem aparenta ter um espa√ßo maior √† esquerda.

### üîß Desafios e Solu√ß√µes
- **Mem√≥ria:** solu√ß√£o com um √∫nico m√≥dulo `ImageProcessor` acessando uma √∫nica ROM.
