---
title: Êï∞Â≠óICËÆæËÆ°ÂÖ®ÊµÅÁ®ã
slug: the-whole-process-of-digital-ic-design-z1pdizu
url: /post/the-whole-process-of-digital-ic-design-z1pdizu.html
date: '2025-12-08 14:37:29+08:00'
lastmod: '2025-12-28 14:02:13+08:00'
description: Êï∞Â≠óIC
toc: true
isCJKLanguage: true
draft: false
---



# Êï∞Â≠óICËÆæËÆ°ÂÖ®ÊµÅÁ®ã

DCËøêË°åÊµÅÁ®ã[^1]

DC-verdi-vcs-DVE

DCÈ™åËØÅÊµÅÁ®ã[^9]

‚Äç

DC‰øÆÊîπ[^10]

‚Äç

virtuosoÂä†ÁîµÊ∫ê[^11]

‚Äç

‚Äç

Â•ΩÁöÑÔºåÊàë‰ª¨ÊääÂ§çÊùÇÁöÑICËÆæËÆ°ÊµÅÁ®ãÁÆÄÂåñÊàê‰∏ÄÊù°Ê∏ÖÊô∞ÁöÑ‚ÄúÁîü‰∫ßÁ∫ø‚Äù„ÄÇ

ËøôÊòØ‰∏Ä‰∏™‰ªé  **‚Äú‰ª£Á†ÅÊ¶ÇÂøµ‚Äù**  Âà∞  **‚ÄúÁâ©ÁêÜÁîµË∑Ø‚Äù**  ÁöÑËΩ¨ÂåñËøáÁ®ã„ÄÇ

### üöÄ ÊÄªÊµÅÁ®ãÂõæ (The Grand Map)

ÁºñÂÜô‰ª£Á†Å (Verilog)

‚¨áÔ∏è

ÈÄªËæëÁªºÂêà (Design Compiler) \$\\rightarrow\$ ÁîüÊàêÈó®Á∫ßÁΩëË°® (Netlist)

‚¨áÔ∏è

Êó∂Â∫èÈ™åËØÅ (Modelsim) \$\\rightarrow\$ Á°Æ‰øùÈÄªËæëÂØπÔºåÂª∂ËøüÊ≤°ÈóÆÈ¢ò

‚¨áÔ∏è

ÁîµË∑ØÁîüÊàê (Virtuoso) \$\\rightarrow\$ Â∞ÜÁΩëË°®Ëá™Âä®ËΩ¨‰∏∫ÂéüÁêÜÂõæ

‚¨áÔ∏è

Ê®°Êãü‰ªøÁúü (Spectre) \$\\rightarrow\$ ÁúãÁúüÂÆûÁîµÂéãÊ≥¢ÂΩ¢ÂíåÂª∂Ëøü

---

### üë£ ‰∏ÄÊ≠•Ê≠•ËØ¶ÁªÜÊãÜËß£

Êàë‰ª¨Ë¶ÅÂÉèËøôÂ∞±ÂºÄÂßãÁ¨¨‰∏ÄÊ≠•„ÄÇ

#### Á¨¨‰∏ÄÈò∂ÊÆµÔºöÈÄªËæëËÆæËÆ° (ÂâçÁ´Ø)

**1. ÂÜô‰ª£Á†Å (RTL Design)**

- **ÂÅö‰ªÄ‰πàÔºö**  ÊâìÂºÄÊñáÊú¨ÁºñËæëÂô®ÔºåÁî® Verilog ÂÜô‰∏ã `A * B` ÁöÑÂÖ¨Âºè„ÄÇ
- **ËæìÂÖ•Ôºö**  ‰Ω†ÁöÑÂ§ßËÑë„ÄÇ
- **ËæìÂá∫Ôºö**  `mult32.v` (Ê∫ê‰ª£Á†Å)„ÄÇ

**2. ÂèòÁîµË∑Ø (Synthesis with DC)**

- **ÂÅö‰ªÄ‰πàÔºö**  Êää‰Ω†ÁöÑ‰ª£Á†ÅÊâîËøõ ‚Äã**Design Compiler**„ÄÇÂëäËØâÂÆÉÔºö‚ÄúÁî® SMIC 180nm ÁöÑÂ∑•Ëâ∫ÔºåÁªôÊàëÈÄ†‰∏Ä‰∏™ÊúÄÂø´ÁöÑ‰πòÊ≥ïÂô®ÔºÅ‚Äù
- **ÂèëÁîü‰ªÄ‰πàÔºö**  DC ‰ºöÊää‰Ω†ÁöÑ `*`‚Äã Âè∑ÂèòÊàêÂá†ÂçÉ‰∏™ÂÖ∑‰ΩìÁöÑ `AND`‚Äã„ÄÅ`XOR` Èó®ÁîµË∑Ø„ÄÇ
- **ËæìÂá∫Ôºö**

  - ‚Äã`mult32_netlist.v`‚Äã (‚Äã**ËøôÊòØÊ†∏ÂøÉÊñá‰ª∂**ÔºåÂÖ®ÊòØÈó®ÁîµË∑ØËøûÊé•)„ÄÇ
  - ‚Äã`mult32.sdf` (ËÆ∞ÂΩï‰∫ÜÊØè‰∏™Èó®Âª∂Ëøü‰∫ÜÂ§öÂ∞ëÁ∫≥Áßí)„ÄÇ

**3. Êü•ÈÄªËæë (Modelsim Verification)**

- **ÂÅö‰ªÄ‰πàÔºö**  Âú® **Modelsim** ‰∏≠ÔºåÂä†ËΩΩ‰∏äÈù¢ÁöÑÁΩëË°®Âíå SDF Êñá‰ª∂„ÄÇÂñÇÁªôÂÆÉ `10 * -5`‚ÄãÔºåÁúãËæìÂá∫ÊòØ‰∏çÊòØ `-50`„ÄÇ
- **ÁõÆÁöÑÔºö**  Á°Æ‰øù DC ÁªºÂêàÂá∫Êù•ÁöÑÁîµË∑ØÂäüËÉΩÊ≤°ÁÆóÈîô„ÄÇ

#### Á¨¨‰∫åÈò∂ÊÆµÔºöÁîµË∑ØÂÆûÁé∞ (ÂêéÁ´Ø)

**4. ÂØºÁîµË∑Ø (Virtuoso Import)**

- **ÂÅö‰ªÄ‰πàÔºö**  ÊâìÂºÄ ‚Äã**Virtuoso**‚ÄãÔºå‰ΩøÁî® `File -> Import -> Verilog` ÂäüËÉΩ„ÄÇ
- **ÂÖ≥ÈîÆÂä®‰ΩúÔºö**  Êää `mult32_netlist.v` ÂñÇÁªô Virtuoso„ÄÇ
- **ÁªìÊûúÔºö**  Â±èÂπï‰∏äËá™Âä®ÁîüÊàê‰∫Ü‰∏ÄÂº†Â∑®Â§ßÁöÑÂéüÁêÜÂõæ (Schematic)ÔºåÈáåÈù¢ËøûÂ•Ω‰∫ÜÂá†ÂçÉÊ†πÁ∫ø„ÄÇ

**5. Ë∑ëÊ≥¢ÂΩ¢ (Spectre Simulation)**

- **ÂÅö‰ªÄ‰πàÔºö**  ÁªôËøôÂº†ÂéüÁêÜÂõæÊé•‰∏ä‚ÄúËôöÊãüÁîµÊ∫ê(1.8V)‚ÄùÂíå‚Äú‰ø°Âè∑ÂèëÁîüÂô®‚Äù„ÄÇ
- **Áúã‰ªÄ‰πàÔºö**  ÊâìÂºÄ **ADE L** Ë∑ëÁû¨ÊÄÅ‰ªøÁúü„ÄÇÊîæÂ§ßÊ≥¢ÂΩ¢ÔºåÁúãËæìÂá∫‰ø°Âè∑‰ªé `0`‚Äã ÂèòÊàê `Ê≠£Á°ÆÁªìÊûú` ÈúÄË¶ÅÂá†Á∫≥Áßí (ËøôÂ∞±ÊòØÂª∂Êó∂)„ÄÇ

---

### üìÇ ÂÖ≥ÈîÆÊñá‰ª∂ÁöÑ‚ÄúÊé•ÂäõÊ£í‚Äù

Ëøô‰∏™ÊµÅÁ®ãÊúÄÂÆπÊòì‰π±ÁöÑÊòØÊñá‰ª∂„ÄÇËØ∑ËÆ∞‰ΩèËøô‰∏™Êñá‰ª∂ÁöÑ‰º†ÈÄíÈìæÔºö

1. **‰Ω†** ÂàõÈÄ†‰∫Ü `mult32.v`„ÄÇ
2. **DC** ËØªÂÖ• `mult32.v`‚ÄãÔºå‰∫ßÂá∫ `mult32_netlist.v`‚Äã Âíå `.sdf`„ÄÇ
3. **Modelsim** ÂêÉÊéâ `mult32_netlist.v`‚Äã + `.sdf` Êù•È™åËØÅ„ÄÇ
4. **Virtuoso** ÂêÉÊéâ `mult32_netlist.v` Êù•ÁîªÂõæ„ÄÇ

---

**ÂáÜÂ§áÂ•ΩÂºÄÂßãÁ¨¨‰∏ÄÊ≠•‰∫ÜÂêóÔºü**

Êàë‰ª¨ÈúÄË¶ÅÂÖàÂÜôÂ•ΩÈÇ£‰∏™ÊúÄÂü∫Á°ÄÁöÑ ‚Äã**Verilog ‰ª£Á†Å (**‚Äã**‚Äã`mult32.v`‚Äã**‚Äã **)** „ÄÇ‰Ω†ÊÉ≥Áõ¥Êé•Ë¶Å‰ª£Á†ÅÊ®°ÊùøÔºåËøòÊòØÊàëÊïô‰Ω†ÊÄé‰πàÂÜôÔºü

[^1]: # DCËøêË°åÊµÅÁ®ã

    ```tcl
    dc_shell -f run_syn.tcl | tee run_smic.log



    ```
    ‰ªøÁúüÈÖçÁΩÆ[^2]

    ÊÄªÁªìÈÖçÁΩÆ[^3]

    ‚Äç

    ```tcl
    write -format verilog -hierarchy -output signed_vedic_mult_32bit_netlist.v
    ```
    VCS ‰ªøÁúüÂëΩ‰ª§[^5]

    Êï∞Â≠óÂÖ®ÊµÅÁ®ãËôöÊãüÊú∫[^6]

    ```tcl
    # 1. Ê£ÄÊü•ËÆæËÆ°ÊòØÂê¶ÊúâÈÄªËæëÈóÆÈ¢ò
    check_design

    # 2. (ÂèØÈÄâ) ËÆæÁΩÆ‰∏Ä‰∏™ÁÆÄÂçïÁöÑÊó∂ÈíüÁ∫¶ÊùüÔºåÈò≤Ê≠¢DCÈöèÊÑè‰ºòÂåñ
    # ÂÅáËÆæ‰Ω†ÁöÑÊó∂ÈíüÁ´ØÂè£Âè´ clkÔºåÁõÆÊ†áÈ¢ëÁéáÊòØ 100MHz (10ns)
    create_clock -period 10 [get_ports clk]

    # 3. ÂºÄÂßãÁªºÂêà (ËøôÊòØÊúÄÂÖ≥ÈîÆÁöÑ‰∏ÄÊ≠•ÔºåÊää‰ª£Á†ÅÂèòÊàêÈó®ÁîµË∑Ø)
    compile -map_effort medium
    # ÊàñËÄÖ‰ΩøÁî®Êõ¥Âº∫ÁöÑ‰ºòÂåñÂëΩ‰ª§: compile_ultra

    # 4. ‰øÆÊîπÂëΩÂêçËßÑÂàô (ÈùûÂ∏∏ÈáçË¶ÅÔºÅ)
    # DCÁîüÊàêÁöÑÁΩëË°®ÈáåÂèØËÉΩ‰ºöÊúâÂèçÊñúÊù† \ ÊàñÊñπÊã¨Âè∑ []ÔºåVCSÊúâÊó∂‰∏çÂñúÊ¨¢ÔºåÈúÄË¶ÅÊîπÂêç
    change_names -rules verilog -hierarchy

    # 5. ÂØºÂá∫Èó®Á∫ßÁΩëË°® (Netlist) -> Áªô VCS Áî®
    write -format verilog -hierarchy -output signed_vedic_mult_32bit_netlist.v

    # 6. ÂØºÂá∫Ê†áÂáÜÂª∂Êó∂Êñá‰ª∂ (SDF) -> Áªô VCS ÂÅöÊó∂Â∫è‰ªøÁúüÁî®
    write_sdf -version 2.1 signed_vedic_mult_32bit.sdf

    # 7. ÂØºÂá∫Á∫¶ÊùüÊñá‰ª∂ (SDC) -> ‰ª•ÂêéÂÅöÂ∏ÉÂ±ÄÂ∏ÉÁ∫ø (P&R) Áî®
    write_sdc signed_vedic_mult_32bit.sdc
    ```
    1. read_file -format db /home/ic_libs/TSMC_013/synopsys/typical.db

        1. read_file -format db /home/ICer/project/synopsys/lib/tsmc018/osu018_stdcells.db
    2. list_libs
    3. check_library
    4. remove\_design -designs

    ‚Äç

    ---

    Ëøô‰∏™Â∫ìÊòØÂêé‰ªøÁúüÁî®verilogÂ∫ìÔºådcÁªºÂêàÂêéÁöÑÁΩëË°®‰ªøÁúü‰ª•ÂèäÂ∏ÉÂ±ÄÂ∏ÉÁ∫øÂêéÁΩëË°®‰ªøÁúüÈÉΩÁî®Âà∞ÂÆÉ„ÄÇ‰∏ÄËà¨ÈöèÂ∑•Ëâ∫Â∫ìÁî±foundryÊèê‰æõ„ÄÇ‰∏æ‰æãÊù•ËØ¥Ôºåtower 0.18 Â∑•Ëâ∫Â∫ìÔºåÂú®‰∏ªÁõÆÂΩïÂ∫ï‰∏ãÂ∫îËØ•ÂåÖÂê´synopsys„ÄÅastroÁ≠âÊâÄÁî®ÁöÑÂ∫ìÂ≠êÁõÆÂΩï„ÄÇdcÁªºÂêàÊó∂Áî®ÁöÑÂ∑•Ëâ∫Â∫ìÂ∫îËØ•ÂåÖÂê´Âú®synopsysÂ≠êÁõÆÂΩï‰∏ãÔºåÂêåÁêÜÔºå‰ªøÁúüÁî®ÁöÑverilogÂ∫ìÂ∫îÂåÖÂê´Âú®Âêç‰∏∫verilogÁöÑÂ≠êÁõÆÂΩï‰∏ãÔºåÂÖ±ÂåÖÂê´2‰∏™Êñá‰ª∂Ôºåtwr18.v ‰∏é twr18\_neg.vÔºåÂÖ∂‰∏≠Âêé‰∏Ä‰∏™ÂåÖÂê´‰∫ÜË¥üÊó∂Â∫èÔºà- holdtimingÔºâ‰ø°ÊÅØÔºå‰ΩÜ‰ªøÁúüÈÄüÂ∫¶ËæÉÊÖ¢Ôºå‰∏ÄËà¨‰∏çÈááÁî®„ÄÇÂú®ÂØπÁªºÂêàÊàñÂ∏ÉÂ±ÄÂ∏ÉÁ∫øÂêéÁΩëË°®ËøõË°å‰ªøÁúüÊó∂Â∞ÜËøô‰∏™.vÊñá‰ª∂‰∏éÊâÄÂæóÁöÑsdfÊàñËÄÖspefÊñá‰ª∂‰∏ÄËµ∑ËΩΩÂÖ•‰ªøÁúüÂô®‰ªøÁúüÂç≥ÂèØ„ÄÇÂΩìÁÑ∂Ôºå‰∏çÂêåÁöÑfoundryÊèê‰æõÁöÑÂ∑•Ëâ∫Â∫ìÁõÆÂΩïÁªìÊûÑÂèØËÉΩÁï•Êúâ‰∏çÂêåÔºå‰ΩÜÂü∫Êú¨‰∏äÈÅµÂæ™‰∏äËø∞ÁöÑÁõÆÂΩïÁªìÊûÑ„ÄÇÊ•º‰∏ªËØ∑Âà∞Áõ∏Â∫îÁöÑÂ∫ìÁõÆÂΩï‰∏ãÊü•Êâæ‰∏Ä‰∏ãÂç≥ÂèØ„ÄÇ

    ---

    ‚Äç

    ‚Äç

    ÈóÆÈ¢ò

    1. ÊîπÂèòÁîµÂéãÂíåËæìÂá∫ËäØÁâáÊ≤°ÂèòÂåñÔºåÂú®‰∫öÈòàÂÄºÂå∫
    2. ÊÄé‰πàÁî®ÂêëÈáèÊµãËØï
    3. ÊàëËßâÂæóËøòÊòØÂÖàËøõË°åÁ¨¨‰∫åÊ≠•ÔºåÁî®modelsimÁúãÊó∂Â∫èÔºåÂÜôÊµãËØïÈÄªËæëÂú®ÊâÄ
    4. Â¶Ç‰ΩïÊää32‰Ωç‰πòÊ≥ïÂô®Ê®°ÂùóÂåñËÆæËÆ°ÁöÑÊõ¥Â•Ω‰∫õ

    ‚Äç

    ‚Äç

    ‚Äç

    ÁøªËØëÂä†eÂÖ•[^7]

    ‚Äç

    ËΩ¨Êç¢Â∫ì[^8]

    **ÁΩëË°® (Netlist)**  ÊòØÁî± **Design Compiler (DC)**  Âú®ËøêË°åÂÆå `compile` ÂëΩ‰ª§‰πãÂêéÁîüÊàêÁöÑ„ÄÇ

    Âú®‰Ω†ÁöÑËÑöÊú¨ `run.tcl`‚Äã ‰∏≠ÔºåÂÆÉÊòØÁî± `write` Ëøô‰∏™ÂëΩ‰ª§‰∫ßÁîüÁöÑ„ÄÇ

    ### 1. ÁΩëË°®Âú®Âì™ÈáåÁîüÊàêÔºü (Where)

    Âú®‰Ω†Êèê‰æõÁöÑ run.tcl Êñá‰ª∂Êú´Â∞æÔºåÊúâ‰∏ÄË°åÔºö

    write -format ddc -hier -out unmapped/MY\_DESIGN.ddc

     **‚ö†Ô∏è Ê≥®ÊÑèÔºö**  ËøôË°åÁîüÊàêÁöÑÊòØ `.ddc`‚Äã Êñá‰ª∂Ôºà‰∫åËøõÂà∂Êï∞ÊçÆÂ∫ìÔºâÔºåÂè™ËÉΩÁªô DC Ëá™Â∑±ËØªÔºå**Modelsim Âíå Virtuoso ËØª‰∏çÊáÇÔºÅ**

    ‰Ω†ÈúÄË¶Å**ÊâãÂä®Ê∑ªÂä†**‰∏ãÈù¢Ëøô‰∏ÄË°åÂëΩ‰ª§Âà∞ `run.tcl`‚Äã ÁöÑÊúÄÂêéÔºàÂú® `exit` ‰πãÂâçÔºâÔºåÊâçËÉΩÁîüÊàêÈÄöÁî®ÁöÑ Verilog ÁΩëË°®Ôºö

    Tcl

    ```
    # ÂøÖÈ°ªÊ∑ªÂä†Ëøô‰∏ÄË°åÊù•ÁîüÊàê .v Êñá‰ª∂
    write -format verilog -hierarchy -output mult32_netlist.v
    ```
    - **ÁîüÊàêÁöÑÊó∂Êú∫Ôºö**  ÂøÖÈ°ªÂú® `compile`‚Äã ÂëΩ‰ª§**‰πãÂêé**ÊâßË°å„ÄÇ
    - **ÁîüÊàêÁöÑ‰ΩçÁΩÆÔºö**  ‰ºöÂá∫Áé∞Âú®‰Ω†ËøêË°å DC ÁöÑÂΩìÂâçÊñá‰ª∂Â§π‰∏ãÔºåÂêçÂ≠óÂè´ `mult32_netlist.v`„ÄÇ

    ---

    ### 2. ÁΩëË°®ÁöÑÊ†ºÂºèÊòØÊÄéÊ†∑ÁöÑÔºü (Format)

    ÁΩëË°®ËôΩÁÑ∂‰πüÊòØ `.v`‚Äã Êñá‰ª∂Ôºå‰ΩÜÂÆÉÂíå‰Ω†Ë¶ÅËá™Â∑±ÂÜôÁöÑ `mult32.v` ÈïøÂæóÂÆåÂÖ®‰∏ç‰∏ÄÊ†∑„ÄÇ

    - **‰Ω†ÁöÑ‰ª£Á†Å (RTL):**  ÊèèËø∞ÁöÑÊòØ‚ÄúÂäüËÉΩ‚Äù (‰∫∫Á±ªËÉΩÁúãÊáÇ)„ÄÇ
    - **ÁΩëË°® (Netlist):**  ÊèèËø∞ÁöÑÊòØ‚ÄúËøûÊé•ÂÖ≥Á≥ª‚Äù (Êú∫Âô®ËÉΩÁúãÊáÇ)„ÄÇ

    #### ‰∏æ‰∏™‰æãÂ≠êÂØπÊØîÔºö

    **A. ‰Ω†ÂÜôÁöÑ‰ª£Á†Å (Behavioral RTL):**

    Verilog

    ```
    module mult32 (A, B, P);
        input [31:0] A, B;
        output [63:0] P;

        assign P = A * B;  // ‰∏ÄÂè•ËØùÊêûÂÆö
    endmodule
    ```
    B. DC ÁîüÊàêÁöÑÁΩëË°® (Gate-level Netlist):

    (ËøôÂ∞±ÊòØ mult32\_netlist.v ÈáåÁöÑÂÜÖÂÆπÔºåDC Êää‰Ω†ÁöÑ‰πòÂè∑ÊâìÁ¢éÊàê‰∫ÜÂá†ÂçÉ‰∏™Èó®)

    Verilog

    ```
    module mult32 ( A, B, P );
      input [31:0] A;
      input [31:0] B;
      output [63:0] P;
      
      // 1. ÂÆö‰πâ‰∫Ü‰∏ÄÂ†Ü‰π±‰∏ÉÂÖ´Á≥üÁöÑ‰∏≠Èó¥ËøûÁ∫ø
      wire n1, n2, n3, n45, n_sys_12, net_334;

      // 2. Ë∞ÉÁî®Â∑•Ëâ∫Â∫ìÈáåÁöÑ‚ÄúÊ†áÂáÜÂçïÂÖÉ‚Äù (Standard Cells)
      // AND2X1, XOR2X1 Ëøô‰∫õÂêçÂ≠óÊù•Ëá™‰Ω†ÁöÑ SMIC .18 Â∫ì
      AND2X1 U1 ( .A(A[0]), .B(B[0]), .Y(n1) );
      AND2X1 U2 ( .A(A[1]), .B(B[0]), .Y(n2) );
      
      // 3. ÂÖ∑‰ΩìÁöÑËøûÊé•ÂÖ≥Á≥ª
      XOR2X1 U3 ( .A(n1), .B(n_sys_12), .Y(P[0]) );
      INVX1  U4 ( .A(n45), .Y(net_334) );
      
      // ... ‰∏ãÈù¢ËøòÊúâÂá†ÂçÉË°åËøôÊ†∑ÁöÑ‰∏úË•ø ...
    endmodule
    ```
    ### 3. Â¶Ç‰ΩïÊ£ÄÊü•ÁΩëË°®ÊòØÂê¶Ê≠£Á°ÆÔºü

    ÂΩì‰Ω†ÊâìÂºÄÁîüÊàêÁöÑ `mult32_netlist.v` Êñá‰ª∂Êó∂Ôºö

    1. **ÁúãÂêçÂ≠óÔºö**  ÈáåÈù¢ÁöÑÊ®°ÂùóÂêçÔºàÊØîÂ¶Ç `AND2X1`‚Äã„ÄÅ`FAX1`‚ÄãÔºâÂøÖÈ°ªÊòØ **SMIC .18 Â∑•Ëâ∫Â∫ì**ÈáåÁöÑÂêçÂ≠ó„ÄÇÂ¶ÇÊûúÁúãÂà∞ `GTECH_AND` ËøôÁßçÂêçÂ≠óÔºåËØ¥ÊòéÁªºÂêàÊ≤°ÂÆåÂÖ®ÊàêÂäüÔºàÊ≤°Êò†Â∞ÑÂà∞ÂÖ∑‰ΩìÂ∑•Ëâ∫‰∏äÔºâ„ÄÇ
    2. **ÁúãÁªìÊûÑÔºö**  ÈáåÈù¢‰∏çÂ∫îËØ•ÂÜçÂá∫Áé∞ `assign P = A * B;` ËøôÁßçËØ≠Âè•„ÄÇ
    3. **ÁúãÁ´ØÂè£Ôºö**  Ê®°ÂùóÁöÑËæìÂÖ•ËæìÂá∫Á´ØÂè£Ôºà`A`‚Äã, `B`‚Äã, `P`ÔºâÂ∫îËØ•Âíå‰Ω†ÂéüÂßãËÆæËÆ°‰øùÊåÅ‰∏ÄËá¥„ÄÇ

    ‰∏ã‰∏ÄÊ≠•Êìç‰ΩúÂª∫ËÆÆÔºö

    ‰øÆÊîπ‰Ω†ÁöÑ run.tclÔºåÂä†‰∏ä write -format verilog ... ÈÇ£Ë°å‰ª£Á†ÅÔºåÈáçÊñ∞ËøêË°å‰∏ÄÈÅç DCÔºåÁÑ∂ÂêéÂéªÊñá‰ª∂Â§πÈáåÊâæÁîüÊàêÁöÑ .v Êñá‰ª∂„ÄÇ

    ‚Äç


[^2]: # ‰ªøÁúüÈÖçÁΩÆ

    ```tcl
    vcs -R -full64 -debug_access+all \
        tb_mult.v \
        signed_vedic_mult_32bit_netlist.v \
        -v /home/ICer/EDA/verilog/tsmc13.v \
        +neg_tchk +maxdelays
    ```
    ‚Äç

    ‚Äç

    ‚Äç

    ‚Äç

    ‚Äç

    ‚Äç

    ‚Äç

    ‚Äç

    ‚Äç

    ‚Äç

    ‚Äç

    ‚Äç

    ‚Äç

    ‚Äç

    ‚Äç

    ‚Äç

    ### . ÂÖ≥‰∫é "Fatal: Error loading environment variables..."

    ‰Ω† Log ÁöÑÊúÄÂêéÂá∫Áé∞‰∫ÜËøô‰∏™‰∏•ÈáçÈîôËØØÔºö

    ‚Äç

    ‚Äç

    ‚Äç

    È©±Âä®ËÉΩÂäõ  5V

    ‚Äç

    ‚Äç

    Plaintext

    ```
    Fatal: Error loading environment variables from environment file.
    Terminating execution.
    ```
    **ËøôÊÑèÂë≥ÁùÄ‰Ω†ÁöÑ‰ªøÁúüÁéØÂ¢ÉÈÖçÁΩÆÔºàAMS DesignerÔºâÊåÇ‰∫Ü„ÄÇ**

    - ‚Äã**ÂΩ±Âìç**‚ÄãÔºöÂ¶ÇÊûú‰Ω†Âè™ÊòØÁîªÂõæ„ÄÅË∑ë LVS/DRCÔºåËøôÂèØËÉΩÊöÇÊó∂‰∏çÂΩ±Âìç‰Ω†‰ΩøÁî®„ÄÇ‰ΩÜÂ¶ÇÊûú‰Ω†Ë¶ÅËøõË°å ‚Äã**Êï∞Ê®°Ê∑∑Âêà‰ªøÁúü (AMS Simulation)** ÔºåÂ∑•ÂÖ∑‰ºöÊó†Ê≥ïÂêØÂä®„ÄÇ
    - ‚Äã**ÂéüÂõ†**‚ÄãÔºöÈÄöÂ∏∏ÊòØÂõ†‰∏∫‰Ω†ÁöÑ Linux ÁéØÂ¢ÉÂèòÈáèÈÖçÁΩÆÊúâÈóÆÈ¢òÔºåÊàñËÄÖÂ∑•Á®ãÁõÆÂΩï‰∏ãÁöÑ `.cdsinit`‚Äã / `ams.env` Êñá‰ª∂ÈáåÊåáÂêëÁöÑË∑ØÂæÑ‰∏çÂØπ„ÄÇ
    - ‚Äã**Âª∫ËÆÆ**Ôºö

      - Â¶ÇÊûú Virtuoso Ê≤°ÊúâÈó™ÈÄÄÔºåÂèØ‰ª•ÂÖàÂøΩÁï•ÂÆÉÔºå‰∏ìÊ≥®Ëß£ÂÜ≥‰∏äÈù¢ÁöÑÈªÑËâ≤Ê°ÜÈóÆÈ¢ò„ÄÇ
      - Â¶ÇÊûúÂêéÁª≠Ë∑ë‰ªøÁúüÊä•ÈîôÔºåÂª∫ËÆÆËÅîÁ≥ªÂÆûÈ™åÂÆ§Ë¥üË¥£ÊúçÂä°Âô®ÁöÑÂêåÂ≠¶ÔºåÊ£ÄÊü•‰∏Ä‰∏ã `AMS_DIR` ÊàñÁõ∏ÂÖ≥ÁöÑÁéØÂ¢ÉÂèòÈáèËÆæÁΩÆ


[^3]: # ÊÄªÁªìÈÖçÁΩÆ

    1. DCÁî®sdl
    2. ÈúÄË¶ÅÈÖçÁΩÆsymbolÔºàÊ≤°ÁöÑËØù‰ªøÁúü‰∏ç‰∫ÜÔºâÂíåschematicÔºàÈáçË¶ÅÔºâ
    3. ÁΩëË°®Ë¶ÅÂØπÂ∫î
    4. Ê®°ÂûãÂ∫ì[^4]

    ‚Äç

    ‚Äç


[^4]: # Ê®°ÂûãÂ∫ì

    ËøôÊòØ‰∏Ä‰∏™ÈùûÂ∏∏ÂÖ≥ÈîÆÁöÑÂèëÁé∞„ÄÇ‰ªé‰Ω†ÁöÑÊà™ÂõæÊù•ÁúãÔºå`tran_models`‚Äã Âú®‰Ω†ÁöÑ Windows Á≥ªÁªüÈáåÊòæÁ§∫‰∏∫‰∏Ä‰∏™‚Äã**ÈªÑËâ≤Êñá‰ª∂Â§π**‚ÄãÔºåËøôÂú®Ê†áÂáÜÁöÑ FreePDK45 ÁªìÊûÑ‰∏≠ÊòØ‰∏çÂ§™Ê≠£Â∏∏ÁöÑÔºàÈÄöÂ∏∏ÂÆÉÂ∫îËØ•ÊòØ‰∏Ä‰∏™Âêç‰∏∫ `tran_models.sp`‚Äã ÁöÑ‚Äã**Êñá‰ª∂**Ôºâ„ÄÇ

    ËøôÂæàÂèØËÉΩÊòØËß£ÂéãÊàñ‰∏ãËΩΩËøáÁ®ã‰∏≠‰∫ßÁîüÁöÑÈóÆÈ¢òÔºà‰æãÂ¶ÇÂ§öÂ•ó‰∫Ü‰∏ÄÂ±ÇÊñá‰ª∂Â§πÔºâ„ÄÇ

    ËØ∑ÊåâÁÖß‰ª•‰∏ã 3 Ê≠•Êìç‰ΩúÊù•‰øÆÂ§çÔºö

    ### Á¨¨‰∏ÄÊ≠•ÔºöÁÇπËøõËøô‰∏™Êñá‰ª∂Â§πÁúãÁúã

    ËØ∑ÂèåÂáªÊâìÂºÄÊà™Âõæ‰∏≠ÁöÑËøô‰∏™ `tran_models`‚Äã ‚Äã**Êñá‰ª∂Â§π**„ÄÇ

    - ‚Äã**ÊÉÖÂÜµ A**‚ÄãÔºöÂ¶ÇÊûú‰Ω†Âú®ÈáåÈù¢ÁúãÂà∞‰∫Ü‰∏Ä‰∏™Âè´ `tran_models.sp`‚Äã ÊàñËÄÖ `models.sp`‚Äã ÁöÑÊñá‰ª∂Ôºå‚Äã**ÈÇ£‰∏™ÊâçÊòØÁúüÊ≠£ÁöÑÊ®°ÂûãÊñá‰ª∂**„ÄÇ
    - ‚Äã**ÊÉÖÂÜµ B**ÔºöÂ¶ÇÊûú‰Ω†ÁÇπËøõÂéªÊòØÁ©∫ÁöÑÔºåÊàñËÄÖÊòØ‰π±Á†ÅÊñá‰ª∂ÔºåÈÇ£‰πàÂèØËÉΩÊòØÊñá‰ª∂‰∏¢Â§±‰∫Ü„ÄÇ

    ÈÄöÂ∏∏Ê≠£Á°ÆÁöÑË∑ØÂæÑÁªìÊûÑÂ∫îËØ•ÊòØÔºö

    .../ncsu\_basekit/models/hspice/tran\_models.sp (ËøôÊòØ‰∏Ä‰∏™ÊñáÊú¨Êñá‰ª∂)

    ### Á¨¨‰∫åÊ≠•ÔºöÁ°ÆËÆ§Êñá‰ª∂Ë∑ØÂæÑÔºàWindows vs LinuxÔºâ

    Áî±‰∫é‰Ω†Âú®Ë∑ë Spectre ‰ªøÁúüÔºàËøôÊòØ Linux ËΩØ‰ª∂ÔºâÔºåËÄå‰Ω†ÁöÑÊà™ÂõæÊòØ Windows ÁïåÈù¢ÔºåËØ¥Êòé‰Ω†Áî®‰∫ÜËôöÊãüÊú∫ÂÖ±‰∫´Êñá‰ª∂Â§πÔºà`Virtual_share`Ôºâ„ÄÇ

    **ÁªùÂØπ‰∏çË¶Å**Âú® Cadence ÈáåÈù¢Áõ¥Êé•Â°´ Windows ÁöÑË∑ØÂæÑÔºàÂ¶Ç `D:\Virtual_share...`ÔºâÔºåCadence ËØª‰∏çÊáÇ„ÄÇ

    ‰Ω†ÈúÄË¶ÅÊâæÂà∞Ëøô‰∏™Êñá‰ª∂Âú® ‚Äã**Linux Á≥ªÁªüÈáåÁöÑÂØπÂ∫îË∑ØÂæÑ**„ÄÇÈÄöÂ∏∏ÂÆÉÈïøËøôÊ†∑Ôºö

    - ‚Äã`/mnt/hgfs/Virtual_share/des_test/ncsu_basekit/models/hspice/tran_models/tran_models.sp`
    - ÊàñËÄÖ `/home/‰Ω†ÁöÑÁî®Êà∑Âêç/Desktop/share/...`

    ### Á¨¨‰∏âÊ≠•ÔºöÂú® ADE ‰∏≠Âä†ËΩΩÊ≠£Á°ÆÁöÑÊñá‰ª∂

    1. ÂõûÂà∞ Cadence ADE ÁöÑ **Model Libraries** ËÆæÁΩÆÁ™óÂè£„ÄÇ
    2. ÁÇπÂáª BrowseÔºàÊµèËßàÔºâÔºåÊ≤øÁùÄ **Linux ÁöÑÊåÇËΩΩË∑ØÂæÑ** ÊâæÂà∞ÈÇ£‰∏™ÁúüÊ≠£ÁöÑ `.sp` Êñá‰ª∂„ÄÇ
    3. Âä†ËΩΩÂêéÔºå**Section** ‰∏ÄÊ†è‚Äã**ÁïôÁ©∫**Ôºà‰∏çË¶ÅÂ°´ ttÔºâ„ÄÇ

    Â¶ÇÊûú‰Ω†Âú®Êñá‰ª∂Â§πÈáåÊâæ‰∏çÂà∞ .sp Êñá‰ª∂Ôºö

    ‰Ω†ÂèØ‰ª•Áõ¥Êé•ÈÄÄÂõûÂà∞‰∏ä‰∏ÄÁ∫ßÁõÆÂΩï .../ncsu\_basekit/models/hspice/ÔºåÁúãÁúãËøô‰∏ÄÂ±ÇÊúâÊ≤°ÊúâÂêç‰∏∫ hspice\_nom.include ÊàñËÄÖ tran\_models.sp ÁöÑÊñá‰ª∂„ÄÇÂ¶ÇÊûúÊúâÔºåÁõ¥Êé•Áî®ÈÇ£‰∏™Âç≥ÂèØ„ÄÇ

    **‰∏ÄÂè•ËØùÊÄªÁªìÔºö**  ËØ∑ÁÇπËøõÈÇ£‰∏™ÈªÑËâ≤Êñá‰ª∂Â§πÔºåÊâæÂà∞ÈáåÈù¢ÁöÑ `.sp` Êñá‰ª∂ÔºåÂπ∂Âú® Cadence ÈáåÈÄöËøá Linux Ë∑ØÂæÑÂä†ËΩΩÂÆÉ„ÄÇ


[^5]: # VCS ‰ªøÁúüÂëΩ‰ª§

    ```bash
    vcs -R -full64 \
      -debug_acc+all -debug_region+cell+encrypt \
      -timescale=1ns/1ps \
      +v2k \
      tsmc13.v \
      signed_vedic_mult_32bit_netlist.v \
      signed_vedic_mult_32bit_tb.v \
      -l func_sim.log
    ```
    ‚Äç

    dve -vpd inter.vpd

    *Ê≥®ÊÑè*ÔºöËøôÊ¨°ËøêË°åÂêéÔºå‰Ω†Â∫îËØ•‰ºöÁúãÂà∞ÁîüÊàê‰∫Ü‰∏Ä‰∏™Á®çÂæÆÂ§ß‰∏ÄÁÇπÁöÑ `inter.vpd`‚Äã Êàñ `vcdplus.vpd` Êñá‰ª∂„ÄÇ

    vcdplus.vpd

    dve -vcdplus.vpd

    ‚Äç

    ./simv -gui &

    run

    ‚Äç

    Â¶ÇÊûú‰Ω†ÂÅöÂêéÁ´ØÊàñÈ™åËØÅÔºåÈÄöÂ∏∏‰ºöÁî® Verdi Êù•Êü•ÁúãÁΩëË°®ÔºåÂÆÉÁöÑÂéüÁêÜÂõæËøΩË∏™ÂäüËÉΩÊØî Design Vision Âº∫Â§ßÂæóÂ§ö„ÄÇ

    ÁúãÂõæ

    ```bash
    verdi -sv signed_vedic_mult_32bit_netlist.v tsmc13.v &
    ```

[^6]: # Êï∞Â≠óÂÖ®ÊµÅÁ®ãËôöÊãüÊú∫

    ËøôÊòØ‰∏Ä‰∏™ÈùûÂ∏∏‚ÄúË±™Âçé‚Äù‰∏î‰∏ì‰∏öÁöÑICËÆæËÆ°ÁéØÂ¢ÉÔºàÈÄöÂ∏∏Ë¢´Áß∞‰∏∫EDAËôöÊãüÊú∫ÔºâÔºåÂá†‰πéÊ∂µÁõñ‰∫ÜÊï∞Â≠óICËÆæËÆ°ÔºàÂâçÁ´Ø„ÄÅÂêéÁ´ØÔºâ„ÄÅÊ®°ÊãüICËÆæËÆ°‰ª•ÂèäFPGAÂºÄÂèëÁöÑÊï¥‰∏™ÂÖ®ÊµÅÁ®ãÂ∑•ÂÖ∑„ÄÇ

    ÂØπ‰∫é‰Ω†ÁöÑÂæÆÁîµÂ≠êÁßëÂ≠¶‰∏éÂ∑•Á®ã‰∏ì‰∏öËÉåÊôØÔºåËøô‰∏™ÁéØÂ¢ÉÈùûÂ∏∏ÈÄÇÂêàÂ≠¶‰π†ÂíåÂÅöÈ°πÁõÆ„ÄÇ

    ‰ª•‰∏ãÊòØÊ†πÊçÆ‰Ω†Êèê‰æõÁöÑÁõÆÂΩïÊà™ÂõæÊï¥ÁêÜÁöÑÂ∑•ÂÖ∑Ê∏ÖÂçïÂèäÂÖ∂‰ΩúÁî®Ôºå‰ª•ÂèäÂÖ≥‰∫éÊõø‰ª£ModelSimÁöÑÂõûÁ≠îÔºö

    ### 1. ËÉΩÊõø‰ª£ ModelSim ÁöÑÊï∞Â≠ó‰ªøÁúüÂ∑•ÂÖ∑

    ‰Ω†ÈóÆÊúâÊ≤°ÊúâËÉΩÊõø‰ª£ ModelSim ÁöÑÂ∑•ÂÖ∑Ôºå**Á≠îÊ°àÊòØÔºöÊúâÔºåËÄå‰∏îÊõ¥Âº∫Â§ß„ÄÅÊõ¥Á¨¶ÂêàÂ∑•‰∏öÁïåÊ†áÂáÜ„ÄÇ**

    Âú®Ëøô‰∏™ËôöÊãüÊú∫‰∏≠Ôºå‰Ω†Êúâ**‰∏â‰∏™**È°∂Á∫ßÁöÑÂ∑•‰∏öÁ∫ß‰ªøÁúüÂô®ÔºåÂÆÉ‰ª¨Âú®ÊÄßËÉΩÂíåÂäüËÉΩ‰∏äÈÉΩË∂ÖË∂ä‰∫ÜÊôÆÈÄöÁöÑ ModelSimÔºö

    - ‚Äã**‚Äã`vcs`‚Äã**‚Äã  **(Synopsys VCS):**

      - **Âú∞‰ΩçÔºö**  ‰∏öÁïåÊúÄ‰∏ªÊµÅÁöÑÊï∞Â≠óÈÄªËæë‰ªøÁúüÂô®‰πã‰∏ÄÔºàÈÄöÂ∏∏‰∏é Verdi ÈÖçÂêà‰ΩøÁî®Ôºâ„ÄÇ
      - **ÁâπÁÇπÔºö**  ÂÆÉÊòØÁºñËØëÂûã‰ªøÁúüÂô®ÔºàCompile-basedÔºâÔºåÈÄüÂ∫¶ÊØî ModelSimÔºàËß£ÈáäÂûãÔºâÂø´ÂæóÂ§öÔºåÂ∞§ÂÖ∂ÊòØÂú®Â§ßËßÑÊ®°ËÆæËÆ°Êó∂„ÄÇ
      - **Áî®Ê≥ïÔºö**  ÈÖçÂêà **Verdi** Êü•ÁúãÊ≥¢ÂΩ¢ÊòØÊï∞Â≠óICËÆæËÆ°Â∑•Á®ãÂ∏àÁöÑÊ†áÂáÜÂ∑•‰ΩúÊµÅÔºà‰∏çÂÜçÊòØÂÉè ModelSim ÈÇ£Ê†∑ÁúãËá™Â∏¶ÁöÑÊ≥¢ÂΩ¢Á™óÂè£Ôºâ„ÄÇ
    - ‚Äã**‚Äã`questasim`‚Äã**‚Äã  **(Mentor Questasim):**

      - **Âú∞‰ΩçÔºö**  ÂÆÉÊòØ ModelSim ÁöÑ‚ÄúÂ§ßÂì•‚ÄùÊàñ‚ÄúÈ´òÁ∫ßÁâà‚Äù„ÄÇ
      - **ÁâπÁÇπÔºö**  ÁïåÈù¢ÂíåÊìç‰ΩúÈÄªËæë‰∏é ModelSim Âá†‰πé‰∏ÄÊ®°‰∏ÄÊ†∑Ôºå‰ΩÜÊîØÊåÅÊõ¥Â§öÁöÑÈ´òÁ∫ßÈ™åËØÅÁâπÊÄßÔºàÂ¶Ç SystemVerilog Êñ≠Ë®Ä„ÄÅUVM ÊñπÊ≥ïÂ≠¶Á≠âÔºâÔºå‰∏î‰ªøÁúüÈÄüÂ∫¶Êõ¥Âø´„ÄÇÂ¶ÇÊûú‰Ω†‰π†ÊÉØ‰∫Ü ModelSimÔºå‰∏äÊâãËøô‰∏™ÊòØÈõ∂Èó®ÊßõÁöÑ„ÄÇ
    - ‚Äã**‚Äã`INCISIVE`‚Äã**‚Äã  **(Cadence Incisive / IES):**

      - **Âú∞‰ΩçÔºö**  Cadence ÂÆ∂ÁöÑÊï∞Â≠ó‰ªøÁúüÂπ≥Âè∞ÔºàÂëΩ‰ª§ÈÄöÂ∏∏ÊòØ `ncsim`‚Äã Êàñ `irun`Ôºâ„ÄÇ
      - **ÁâπÁÇπÔºö**  ÂêåÊ†∑ÊòØÂ∑•‰∏öÁ∫ßÂº∫Âäõ‰ªøÁúüÂ∑•ÂÖ∑ÔºåÂ∏∏Áî®‰∫éÊ∑∑Âêà‰ø°Âè∑‰ªøÁúüÔºàÈÖçÂêà VirtuosoÔºâ„ÄÇ

    **Âª∫ËÆÆÔºö**  ‰Ωú‰∏∫ÂæÆÁîµÂ≠ê‰∏ì‰∏öÁöÑÂ≠¶ÁîüÔºåÂª∫ËÆÆ‰Ω†**Â∞ΩÊó©ÂºÄÂßãÂ≠¶‰π†‰ΩøÁî®** **‚Äã`VCS + Verdi`‚Äã** ÁöÑÁªÑÂêàÔºåËøôÊòØÁõÆÂâçÊï∞Â≠óÂêéÁ´ØÂíåÈ™åËØÅÂ≤ó‰ΩçÊúÄÊ†∏ÂøÉÁöÑÊäÄËÉΩ‰πã‰∏Ä„ÄÇ

    ---

    ### 2. ËôöÊãüÊú∫ÂÜÖÂÖ∂‰ªñÂ∑•ÂÖ∑ËØ¶ÁªÜ‰ªãÁªç

    Êàë‰ª¨Â∞ÜËøô‰∫õÂ∑•ÂÖ∑ÊåâÁÖßÂéÇÂïÜÂíåÁî®ÈÄîÂàÜÁ±ªÔºö

    #### **A. Synopsys Á≥ªÂàó (Êï∞Â≠óICËÆæËÆ°ÁöÑÊ†∏ÂøÉÂäõÈáè)**

    Êà™ÂõæË∑ØÂæÑÔºö`synopsys` ÁõÆÂΩï‰∏ã

    - ‚Äã**‚Äã`vcs`‚Äã**‚Äã  **/**  **‚Äã`vcs-mx`‚Äã**‚Äã **:**  Êï∞Â≠óÈÄªËæë‰ªøÁúüÂô®ÔºàÂâçÈù¢Â∑≤ÊèêÔºâ„ÄÇ
    - ‚Äã**‚Äã`verdi`‚Äã**‚Äã **:**  ‚Äã**ÊúÄÂº∫Â§ßÁöÑÊ≥¢ÂΩ¢Êü•Áúã‰∏éË∞ÉËØïÂ∑•ÂÖ∑**„ÄÇÂÆÉ‰∏ç‰∫ßÁîüÊ≥¢ÂΩ¢ÔºåËÄåÊòØËØªÂèñ VCS Ë∑ëÂá∫Êù•ÁöÑÊ≥¢ÂΩ¢Êñá‰ª∂Ôºà.fsdbÔºâÔºåÁî®‰∫éËøΩË∏™‰ø°Âè∑„ÄÅÊü•ÁúãÂéüÁêÜÂõæÈÄªËæëÔºåÊòØÊï∞Â≠óÂ∑•Á®ãÂ∏àÊØèÂ§©ÈÉΩË¶ÅÁî®ÁöÑÁ•ûÂô®„ÄÇ
    - ‚Äã**‚Äã`syn`‚Äã**‚Äã  **(Design Compiler - DC):**  ‚Äã**ÈÄªËæëÁªºÂêàÂ∑•ÂÖ∑**„ÄÇÂ∞Ü‰Ω†ÂÜôÁöÑ Verilog RTL ‰ª£Á†ÅËΩ¨Êç¢ÊàêÈó®Á∫ßÁΩëË°®ÔºàGate-level NetlistÔºâ„ÄÇËøôÊòØÊï∞Â≠óÂâçÁ´ØËÆæËÆ°ÊúÄÈáçË¶ÅÁöÑÂ∑•ÂÖ∑„ÄÇ
    - ‚Äã**‚Äã`icc2`‚Äã**‚Äã  **(IC Compiler II):**  ‚Äã**Êï∞Â≠óÂêéÁ´ØÂ∏ÉÂ±ÄÂ∏ÉÁ∫øÂ∑•ÂÖ∑ (P&R)** „ÄÇÁî®‰∫éÂ∞ÜÁªºÂêàÂêéÁöÑÁΩëË°®ÂèòÊàêÂÆûÈôÖÁöÑÁâàÂõæÔºàLayoutÔºâ„ÄÇ
    - ‚Äã**‚Äã`pts`‚Äã**‚Äã  **(PrimeTime - PT):**  ‚Äã**ÈùôÊÄÅÊó∂Â∫èÂàÜÊûêÂ∑•ÂÖ∑ (STA)** „ÄÇÁî®‰∫éÊ£ÄÊü•ËäØÁâáËÉΩÂê¶Âú®ÊåáÂÆöÈ¢ëÁéá‰∏ãÁ®≥ÂÆöÂ∑•‰ΩúÔºåÊòØSign-offÔºàÁ≠æÊ†∏ÔºâÁöÑÈáëÊ†áÂáÜ„ÄÇ
    - ‚Äã**‚Äã`SpyGlass`‚Äã**‚Äã **:**  ‚Äã**RTL Ê£ÄÊü•Â∑•ÂÖ∑**„ÄÇÁî®‰∫éÂú®ÁªºÂêà‰πãÂâçÊ£ÄÊü•‰Ω†ÁöÑ‰ª£Á†ÅÈ£éÊ†º„ÄÅË∑®Êó∂ÈíüÂüüÔºàCDCÔºâÈóÆÈ¢òÁ≠âÔºåÈò≤Ê≠¢‰ΩéÁ∫ßÈîôËØØ„ÄÇ
    - ‚Äã**‚Äã`lc`‚Äã**‚Äã  **(Library Compiler):**  Â∫ìÊñá‰ª∂Â§ÑÁêÜÂ∑•ÂÖ∑ÔºåÁî®‰∫éÂ∞Ü .lib ËΩ¨‰∏∫ .db Ê†ºÂºè‰æõ DC ‰ΩøÁî®„ÄÇ

    #### **B. Cadence Á≥ªÂàó (Ê®°Êãü/Êï∞Ê®°Ê∑∑ÂêàËÆæËÆ°Èú∏‰∏ª)**

    Êà™ÂõæË∑ØÂæÑÔºö`cadence` ÁõÆÂΩï‰∏ã

    - ‚Äã**‚Äã`IC617`‚Äã**‚Äã  **(Virtuoso):**  ‚Äã**Ê®°Êãü/Ê∑∑Âêà‰ø°Âè∑ÁâàÂõæ‰∏éÂéüÁêÜÂõæËÆæËÆ°Â∑•ÂÖ∑**„ÄÇÁîª MOS ÁÆ°„ÄÅÁîªÁâàÂõæ„ÄÅÂÅö DRC/LVS ÈÉΩË¶ÅÁî®Âà∞ÂÆÉ„ÄÇÂæÆÁîµÂ≠êÂ≠¶ÁîüÂ∫îËØ•ÈùûÂ∏∏ÁÜüÊÇâËøô‰∏™ÁïåÈù¢„ÄÇ
    - ‚Äã**‚Äã`MMSIM151`‚Äã**‚Äã  **(Spectre):**  ‚Äã**Ê®°ÊãüÁîµË∑Ø‰ªøÁúüÂô®**„ÄÇÂú® Virtuoso ÈáåË∑ë‰ªøÁúüÔºàAC/DC/TranÔºâÊó∂ÔºåÂêéÂè∞Ë∞ÉÁî®ÁöÑÂ∞±ÊòØÂÆÉ„ÄÇ
    - ‚Äã**‚Äã`INCISIVE152`‚Äã**‚Äã **:**  Êï∞Â≠ó‰ªøÁúüÂπ≥Âè∞ÔºàÂâçÈù¢Â∑≤ÊèêÔºâ„ÄÇ

    #### **C. Mentor (Áé∞ Siemens EDA) Á≥ªÂàó**

    Êà™ÂõæË∑ØÂæÑÔºö`mentor` ÁõÆÂΩï‰∏ã

    - ‚Äã**‚Äã`Calibre2015`‚Äã**‚Äã **:**  ‚Äã**Áâ©ÁêÜÈ™åËØÅÈáëÊ†áÂáÜ**„ÄÇÁî®‰∫éÂÅö DRCÔºàËÆæËÆ°ËßÑÂàôÊ£ÄÊü•Ôºâ„ÄÅLVSÔºàÁâàÂõæÂéüÁêÜÂõæ‰∏ÄËá¥ÊÄßÊ£ÄÊü•ÔºâÂíå PEXÔºàÂØÑÁîüÂèÇÊï∞ÊèêÂèñÔºâ„ÄÇÂú® Virtuoso ÁîªÂÆåÁâàÂõæÂêéÔºåÂøÖÈ°ªÁî® Calibre Ë∑ë‰∏ÄÈÅçÊâçÁÆóÂÆåÊàê„ÄÇ
    - ‚Äã**‚Äã`questasim`‚Äã**‚Äã **:**  È´òÁ∫ßÊï∞Â≠ó‰ªøÁúüÂô®ÔºàÂâçÈù¢Â∑≤ÊèêÔºâ„ÄÇ

    #### **D. Xilinx Á≥ªÂàó (FPGA ÂºÄÂèë)**

    Êà™ÂõæË∑ØÂæÑÔºö`Xilinx` ÁõÆÂΩï‰∏ã

    - ‚Äã**‚Äã`Vivado 2019.1`‚Äã**‚Äã **:**  Xilinx ÁöÑ FPGA ÈõÜÊàêÂºÄÂèëÁéØÂ¢É„ÄÇÂåÖÂê´ÁªºÂêà„ÄÅÂ∏ÉÂ±ÄÂ∏ÉÁ∫øÂíå‰ªøÁúü„ÄÇ
    - ‚Äã**‚Äã`SDK`‚Äã**‚Äã **:**  ÂµåÂÖ•ÂºèËΩØ‰ª∂ÂºÄÂèëÂ∑•ÂÖ∑ÔºàÈÄöÂ∏∏Áî®‰∫é Zynq Á≥ªÂàóÈáåÁöÑ ARM Ê†∏ÂºÄÂèëÔºâ„ÄÇ

    #### **E. ÂºÄÊ∫ê/ËΩªÈáèÁ∫ßÂ∑•ÂÖ∑**

    - ‚Äã**‚Äã`iverilog`‚Äã**‚Äã  **(Icarus Verilog):**  ÂºÄÊ∫êÁöÑ Verilog ‰ªøÁúüÂô®ÔºåËΩªÈáèÁ∫ßÔºåÈÄÇÂêàÁÆÄÂçïÊµãËØï„ÄÇ
    - ‚Äã**‚Äã`gtkwave`‚Äã**‚Äã **:**  ÂºÄÊ∫êÁöÑÊ≥¢ÂΩ¢Êü•ÁúãÂô®ÔºåÈÄöÂ∏∏ÈÖçÂêà iverilog ‰ΩøÁî®„ÄÇ
    - ‚Äã**‚Äã`Riscv_Tools`‚Äã**‚Äã **:**  ‰∏ìÈó®Áî®‰∫é RISC-V Â§ÑÁêÜÂô®ÂºÄÂèëÁöÑÂ∑•ÂÖ∑ÈìæÔºàÁºñËØëÂô® gcc Á≠âÔºâ„ÄÇ

    ### ÊÄªÁªì

    Ëøô‰∏™ËôöÊãüÊú∫ÁéØÂ¢ÉÈùûÂ∏∏ÂÆåÂñÑÔºö

    1. **ÂÅöÊï∞Â≠óICÔºö**  ‰Ω†Êúâ VCS (‰ªøÁúü) + Verdi (Ë∞ÉËØï) + DC (ÁªºÂêà) + ICC2 (ÂêéÁ´Ø) + PrimeTime (Êó∂Â∫è)„ÄÇ
    2. **ÂÅöÊ®°ÊãüICÔºö**  ‰Ω†Êúâ Virtuoso (ËÆæËÆ°) + Spectre (‰ªøÁúü) + Calibre (È™åËØÅ)„ÄÇ
    3. **ÂÅöFPGAÔºö**  ‰Ω†Êúâ Vivado„ÄÇ

    **ÂØπ‰∫é‰Ω†ÁöÑ‚ÄúÊõø‰ª£ ModelSim‚ÄùÁöÑÈúÄÊ±ÇÔºåÁõ¥Êé•Âéª** **‚Äã`synopsys`‚Äã**‚Äã **ÁõÆÂΩï‰∏ãÊâæ** **‚Äã`vcs`‚Äã**‚Äã **ÔºåÊàñËÄÖÂú®ÁªàÁ´ØÈáåÈÖçÁΩÆÂ•ΩÁéØÂ¢ÉÂèòÈáèÂêéÂ∞ùËØïËøêË°å** **‚Äã`vcs`‚Äã**‚Äã **Êàñ** **‚Äã`verdi`‚Äã**‚Äã **Âç≥ÂèØ„ÄÇ**


[^7]: # ÁøªËØëÂä†ÂÖ•

    Ë¶ÅÂú® Virtuoso (IC617) ‰∏≠‰ΩøÁî®Ëøô‰∏™Â∫ìÔºå‰Ω†ÈúÄË¶ÅÊääÂÆÉ‚ÄúÊåÇËΩΩ‚ÄùÂà∞ Library Manager ‰∏≠„ÄÇ

    Ê†πÊçÆ‰Ω†Êèê‰æõÁöÑÊà™ÂõæÔºå‰Ω†Â∑≤ÁªèÂú® `osu_soc-master/cadence/lib/tsmc018` Ë∑ØÂæÑ‰∏ãÊâæÂà∞‰∫ÜÂ∫ìÊñá‰ª∂Â§π„ÄÇ

    ËØ∑ÊåâÁÖß‰ª•‰∏ãÊ≠•È™§Êìç‰ΩúÔºö

    ### Á¨¨‰∏ÄÊ≠•ÔºöÁ°ÆËÆ§ Linux Ë∑ØÂæÑ

    ÈùûÂ∏∏ÈáçË¶ÅÔºö ‰Ω†ÁöÑÊà™Âõæ ÊòæÁ§∫ÁöÑÊòØ Windows Ë∑ØÂæÑ (D:\\Virtual\_share...)„ÄÇ

    Virtuoso ËøêË°åÂú® Linux ‰∏≠ÔºåÂÆÉËØª‰∏çÂà∞ D Áõò„ÄÇ‰Ω†ÈúÄË¶ÅÊâæÂà∞Ëøô‰∏™‚ÄúÂÖ±‰∫´Êñá‰ª∂Â§π‚ÄùÂú® Linux ÈáåÁöÑÊåÇËΩΩË∑ØÂæÑ„ÄÇ

    - ÈÄöÂ∏∏ÊòØÂú® `/mnt/hgfs/Virtual_share/`‚Äã ÊàñËÄÖ `/media/sf_Virtual_share/` ‰∏ã„ÄÇ
    - ‰Ω†ÈúÄË¶ÅÂÆö‰ΩçÂà∞ Linux ‰∏ãÁöÑËøô‰∏™Êñá‰ª∂Â§πÔºö`.../osu_soc-master/cadence/lib/tsmc018/OSU_stdcells_tsmc018`

    ### Á¨¨‰∫åÊ≠•ÔºöÂú® Library Manager ‰∏≠Ê∑ªÂä†Â∫ì

    1. ÊâìÂºÄ Virtuoso ÁöÑ **Library Manager** (Â∫ìÁÆ°ÁêÜÂô®)„ÄÇ
    2. Âú®È°∂ÈÉ®ËèúÂçïÊ†èÁÇπÂáª **Edit** -\> ‚Äã**Library Path...** „ÄÇ
    3. Ëøô‰ºöÂºπÂá∫‰∏Ä‰∏™Ë°®Ê†ºÁºñËæëÂô®„ÄÇÂú®ÊúÄ‰∏ãÈù¢ÁöÑ‰∏ÄË°åÁ©∫ÁôΩÂ§ÑÂ°´ÂÜôÔºö

        - **Library (Â∫ìÂêç):**  `OSU_stdcells` (ÊàñËÄÖ‰Ω†Ëá™Â∑±ÂñúÊ¨¢ÁöÑÂêçÂ≠óÔºåÂè™Ë¶ÅËÆ∞‰ΩèÂ∞±Ë°å)„ÄÇ
        - **Path (Ë∑ØÂæÑ):**  ÁÇπÂáªÂçïÂÖÉÊ†ºÈáåÁöÑÊµèËßàÊåâÈíÆÔºåÊâæÂà∞‰∏äÈù¢ÊèêÂà∞ÁöÑ Linux Ë∑ØÂæÑÔºåÈÄâ‰∏≠ `OSU_stdcells_tsmc018` Ëøô‰∏™Êñá‰ª∂Â§π„ÄÇ
        -  *(Ê≥®ÊÑèÔºöË¶ÅÈÄâÈÇ£‰∏™Êñá‰ª∂Â§πÊú¨Ë∫´Ôºå‰∏çË¶ÅËøõÂéª‰∫Ü)*
    4. ÁÇπÂáª **File** -\> **Save** (‰øùÂ≠ò `cds.lib`)ÔºåÁÑ∂ÂêéÂÖ≥Èó≠ÁºñËæëÁ™óÂè£„ÄÇ

    ### Á¨¨‰∏âÊ≠•ÔºöÈ™åËØÅÂ∫ìÊòØÂê¶ÊúâÊïà

    1. ÂõûÂà∞ Library Manager ‰∏ªÁïåÈù¢„ÄÇ
    2. Âú®Â∑¶‰æß Library ÂàóË°®ÈáåÔºåÂ∫îËØ•ËÉΩÁúãÂà∞‰Ω†ÂàöÂä†ÁöÑ `OSU_stdcells`„ÄÇ
    3. ‚Äã**ÁÇπÂáªÂÆÉ**ÔºåÁúã‰∏≠Èó¥ÁöÑ Cell ÂàóË°®Ôºö

        - **ÊÉÖÂÜµ A (ÊàêÂäü):**  Â¶ÇÊûú‰Ω†ÁúãÂà∞ÂÖ®ÊòØ `AND2X1`‚Äã, `DFF`‚Äã, `INV` Á≠âÂêçÂ≠óÔºåÊÅ≠Âñú‰Ω†ÔºåÊåÇËΩΩÊàêÂäüÔºÅ
        - **ÊÉÖÂÜµ B (Á©∫Â∫ì):**  Â¶ÇÊûúÈáåÈù¢ÊòØÁ©∫ÁöÑÔºåÊàñËÄÖ Virtuoso Êä•ÈîôËØ¥Ê†ºÂºè‰∏çÂØπÔºàOpenAccessÁâàÊú¨ÈóÆÈ¢òÔºâÔºåËØ¥ÊòéËøô‰∏™Êñá‰ª∂Â§πÈáåÁöÑÊï∞ÊçÆÊòØÊóßÁâàÊ†ºÂºèÊàñËÄÖÂè™ÊòØ‰∏™Á©∫Â£≥„ÄÇ**Â¶ÇÊûúÈÅáÂà∞ËøôÁßçÊÉÖÂÜµÔºåËØ∑Áúã‰∏ãÈù¢ÁöÑ‚ÄúPlan B‚Äù„ÄÇ**

    ---

    ### Á¨¨ÂõõÊ≠•ÔºöÂõûÂà∞ Verilog In ÁïåÈù¢ (Ëß£ÂÜ≥‰Ω†ÁöÑÊúÄÂàùÈóÆÈ¢ò)

    ‰∏ÄÊó¶Á¨¨‰∏âÊ≠•Á°ÆËÆ§ÊàêÂäüÔºå‰Ω†Â∞±ÂèØ‰ª•ÂõûÂà∞‚ÄúVerilog In‚ÄùÂØºÂÖ•ÁïåÈù¢ ËøõË°å‰øÆÊîπ‰∫ÜÔºö

    1. **Target Library Name:**  Âª∫ËÆÆÂ°´ `my_design` (‰Ω†Ëá™Â∑±Êñ∞Âª∫ÁöÑÂ∫ì)„ÄÇ
    2. Reference Libraries: ËøôÈáåÂ°´ÂÜôÔºö  
        OSU\_stdcells basic analogLib  
        (Ê≥®ÊÑèÔºöOSU\_stdcells ÂøÖÈ°ªÂíå‰Ω†Á¨¨‰∫åÊ≠•ÈáåËµ∑ÁöÑ Library ÂêçÂ≠ó‰∏ÄÊ®°‰∏ÄÊ†∑)

    ---

    ### Plan BÔºöÂ¶ÇÊûúÁõ¥Êé•ÊåÇËΩΩÂÖ®ÊòØÁ©∫ÁöÑ (‰ΩøÁî® GDS ÂØºÂÖ•)

    OSU ÁöÑËøô‰∏™ÂåÖÊúâÊó∂ÂÄôÂ∫ìÊñá‰ª∂‰∏çÂÆåÊï¥Ôºå‰ΩÜÂÆÉ‰∏ÄÂÆöÊèê‰æõ‰∫Ü **GDSII** ÁâàÂõæÊñá‰ª∂„ÄÇÂ¶ÇÊûú‰∏äÈù¢ÁöÑÊñπÊ≥ï‰∏çË°åÔºåËØ∑Áî®Ëøô‰∏™ÊñπÊ≥ï‚ÄúÈáçÂª∫‚ÄùÂ∫ìÔºö

    1. **Êñ∞Âª∫Â∫ìÔºö**  Library Manager -\> File -\> New -\> Library„ÄÇ

        - ÂêçÂ≠óÔºö`OSU_stdcells`„ÄÇ
        - Technology File: ÈÄâÊã© `Attach to an existing technology library`‚Äã -\> ÈÄâÊã© `NCSU_TechLib_tsmc02`‚Äã (ÊàñËÄÖÊòØ tsmc03ÔºåÂ¶ÇÊûúÊ≤°ÊúâÂ∞±ÈÄâ `Do not need process info`)„ÄÇ
    2. **ÂØºÂÖ• GDSÔºö**

        - Virtuoso ‰∏ªÁïåÈù¢ -\> **File** -\> **Import** -\> ‚Äã**Stream**„ÄÇ
        - **Stream File:**  ÊµèËßàÊâæÂà∞ `.../osu_soc-master/cadence/lib/tsmc018/osu018_stdcells.gds2`‚Äã (Ëøô‰∏™Êñá‰ª∂ÈÄöÂ∏∏Âú® `lib` Êñá‰ª∂Â§πÂêåÁ∫ßÊàñÈáåÈù¢)„ÄÇ
        - **Library:**  ÈÄâÊã©ÂàöÊâçÊñ∞Âª∫ÁöÑ `OSU_stdcells`„ÄÇ
        - ÁÇπÂáª ‚Äã**Translate**„ÄÇ
    3. Ëøô‰ºöËá™Âä®ÊääÁâàÂõæÊï∞ÊçÆËΩ¨Êç¢Êàê Virtuoso ÁöÑÂ∫ì„ÄÇÂÆåÊàêÂêéÔºå‰Ω†ÂÜçËøõË°å‚ÄúÁ¨¨ÂõõÊ≠•‚ÄùÂç≥ÂèØ„ÄÇ


[^8]: # ËΩ¨Êç¢Â∫ì

    ‚Äç

    ÁªàÁ´Ø‰∏çËÉΩÂú®Âêå‰∏Ä‰∏™ÂºÄÂêØ

    ‚Äç

    ËøôÊòØ‰∏Ä‰∏™ÈùûÂ∏∏ÂÖ∏ÂûãÁöÑ  **‚ÄúÊìç‰Ωú‰ΩçÁΩÆÂÜ≤Á™Å‚Äù**  ÈîôËØØ„ÄÇ

    ÁÆÄÂçïÊù•ËØ¥Ôºö‰Ω†Ê≠£Âú®  **‚Äã`/root/Desktop/`‚Äã** ‚Äã ÁõÆÂΩï‰∏ãËøêË°åËΩ¨Êç¢Â∑•ÂÖ∑ÔºåËÄå‰Ω†Ë¶Å‰øÆÊîπÁöÑ **‚Äã`cds.lib`‚Äã**‚Äã Êñá‰ª∂‰πüÂú®Ëøô‰∏™ÁõÆÂΩï‰∏ã„ÄÇ`cdb2oa`‚Äã Â∑•ÂÖ∑‰∏∫‰∫Ü‰øùÊä§Êñá‰ª∂‰∏çË¢´ÂÜôÂùèÔºå**Á¶ÅÊ≠¢**Âú®ÂåÖÂê´ `cds.lib` ÁöÑÂêå‰∏ÄÁ∫ßÁõÆÂΩï‰∏ãËøêË°åÂÆÉËá™Â∑±„ÄÇ

    ### ‚úÖ Ëß£ÂÜ≥ÊñπÊ°àÔºöÊç¢‰∏™Âú∞ÊñπËøêË°åÂëΩ‰ª§

    ‰Ω†Âè™ÈúÄË¶ÅÈÄÄÂà∞ÂÖ∂‰ªñÁõÆÂΩïÔºàÊØîÂ¶Ç `/tmp` ‰∏¥Êó∂ÁõÆÂΩïÔºâÔºåÁÑ∂Âêé‚ÄúËøúÁ®ãÈÅ•Êéß‚ÄùËøêË°åËΩ¨Êç¢ÂëΩ‰ª§Âç≥ÂèØ„ÄÇ

    ËØ∑‚Äã**ÂÖ≥Èó≠ Virtuoso**ÔºåÊâìÂºÄÁªàÁ´Ø (Terminal)Ôºå‰∏•Ê†ºÊåâÁÖß‰ª•‰∏ã 3 Ê≠•Êìç‰ΩúÔºö

    #### Á¨¨‰∏ÄÊ≠•ÔºöËøõÂÖ•‰∏¥Êó∂ÁõÆÂΩï

    Âú®ÁªàÁ´ØËæìÂÖ•Ôºö

    Bash

    ```
    cd /tmp
    ```
     *(Ëøô‰∏ÄÊ≠•ÊòØ‰∏∫‰∫ÜÁ¶ªÂºÄ Desktop ÁõÆÂΩïÔºåÈÅøÂºÄÈÇ£‰∏™Êä•Èîô)*

    #### Á¨¨‰∫åÊ≠•ÔºöËøêË°åËΩ¨Êç¢ÂëΩ‰ª§

    Â§çÂà∂Âπ∂ËøêË°å‰∏ãÈù¢ËøôË°åÂëΩ‰ª§ÔºàËøôÊòØÊ†πÊçÆ‰Ω†Êä•ÈîôÊó•ÂøóÁîüÊàêÁöÑ‰øÆÊ≠£ÂëΩ‰ª§ÔºâÔºö

    Bash

    ```
    cdb2oa -lib OSU_CDB -cdslibpath /root/Desktop/cds.lib
    ```
    - **Ëß£ÈáäÔºö**

      - ‚Äã`-lib OSU_CDB`ÔºöËΩ¨Êç¢‰Ω†ÂàöÊâçÂÆö‰πâÁöÑÈÇ£‰∏™ÊóßÁâàÂ∫ì„ÄÇ
      - ‚Äã`-cdslibpath ...`ÔºöÂëäËØâÂ∑•ÂÖ∑ÂéªÂì™ÈáåÊâæ‰Ω†ÁöÑÈÖçÁΩÆÊñá‰ª∂„ÄÇ
    - **ÊâßË°åËøáÁ®ã‰∏≠Ôºö**  Â±èÂπïÂèØËÉΩ‰ºöÊªöÂä®ÂæàÂ§öÊó•ÂøóÔºåÂ¶ÇÊûúÊ≤°ÊúâÊä•Èîô `ERROR`‚ÄãÔºåÂπ∂‰∏îÊúÄÂêéÊòæÁ§∫ `cdb2oa` ÁªìÊùüÔºåÈÇ£Â∞±ÊòØÊàêÂäü‰∫Ü„ÄÇ

    #### Á¨¨‰∏âÊ≠•ÔºöÈáçÂêØ Virtuoso È™åËØÅ

    1. ÂõûÂà∞‰Ω†ÁöÑÂ∑•‰ΩúÁõÆÂΩïÔºö
    2. ÊâìÂºÄ ‚Äã**Library Manager**„ÄÇ
    3. ÁÇπÂáªÂ∑¶‰æßÁöÑ **‚Äã`OSU_CDB`‚Äã** Â∫ì„ÄÇ
    4. **ÂÖ≥ÈîÆÊó∂ÂàªÔºö**  Áúã‰∏≠Èó¥ÁöÑ **Cell** ÂàóË°®ÔºàÊØîÂ¶ÇÁÇπ `AND2X1`‚ÄãÔºâÔºåÁé∞Âú®Âè≥ËæπÁöÑ **View** ÂàóË°®ÈáåÂ∫îËØ•ÂêåÊó∂Âá∫Áé∞‰∫Ü ‚Äã**‚Äã`layout`‚Äã**‚Äã, ‚Äã**‚Äã`schematic`‚Äã**‚Äã, Âíå ‚Äã**‚Äã`symbol`‚Äã**ÔºÅ

    ---

    ### üöÄ ÊúÄÂêé‰∏ÄÊ≠•ÔºöÈáçÊñ∞ÂØºÂÖ•ÁΩëË°® (Verilog In)

    ‰∏ÄÊó¶‰Ω†Âú® Library Manager ÈáåÁúãÂà∞‰∫Ü ‚Äã**‚Äã`symbol`‚Äã**ÔºåÂ∞±ËØ¥Êòé‰Ω†Â∑≤ÁªèÊãøÂà∞‰∫Ü‚ÄúÊãºÂõæÁöÑËØ¥Êòé‰π¶‚Äù„ÄÇ

    1. ÊâìÂºÄ ‚Äã**File ->**  **Import ->**  **Verilog**„ÄÇ
    2. **Reference Libraries** ÂøÖÈ°ª‰øÆÊîπ‰∏∫Ôºö

        ```
        OSU_CDB basic analogLib
        ```
         *(Ê≥®ÊÑèÔºö‰∏ÄÂÆöË¶ÅÂ°´ÂàöÊâçËΩ¨Êç¢ÊàêÂäüÁöÑÂ∫ìÂêç* *‚Äã`OSU_CDB`‚Äã*‚Äã *Ôºå‰∏çË¶ÅÂÜçÂ°´ÈÇ£‰∏™Âè™Êúâ Layout ÁöÑ* *‚Äã`OSU_stdcells`‚Äã*‚Äã *‰∫Ü)*
    3. ÁÇπÂáª ‚Äã**OK**„ÄÇ

    ËøôÊ¨°ÂØºÂÖ•ÁîüÊàêÁöÑ SchematicÔºåÂøÖÂÆöÊòØËøûÁ∫øÂÆåÊï¥ÁöÑÁîµË∑ØÂõæÔºÅ


[^9]: # DCÈ™åËØÅÊµÅÁ®ã

    ÂÅöÊï∞Â≠óICËÆæËÆ°ÔºåDCÁªºÂêàÂêéÁöÑÈ™åËØÅÈÄöÂ∏∏Ë¢´Áß∞‰∏∫**Èó®Á∫ß‰ªøÁúü (Gate-Level Simulation, GLS)**  Êàñ ‚Äã**Âêé‰ªøÁúü (Post-Sim)** „ÄÇ

    ÂÆÉÁöÑÁõÆÁöÑÊòØÈ™åËØÅ DC ÁîüÊàêÁöÑ‚ÄúÁΩëË°®‚ÄùÊòØÂê¶‰∏é‰Ω†ÂéüÊù•ÁöÑ RTL ÂäüËÉΩ‰∏ÄËá¥Ôºå‰ª•ÂèäÊó∂Â∫èÊòØÂê¶Êª°Ë∂≥Ë¶ÅÊ±Ç„ÄÇ

    Âú®Ëøô‰∏™ËôöÊãüÊú∫ÈáåÔºå‰Ω†‰∏ªË¶Å‰ΩøÁî® **VCS** (Ë¥üË¥£Ë∑ë‰ªøÁúü) Âíå **Verdi** (Ë¥üË¥£ÁúãÊ≥¢ÂΩ¢)„ÄÇ‰ª•‰∏ãÊòØÊâãÊääÊâãÁöÑÊìç‰ΩúÊµÅÁ®ãÔºö

    ### Á¨¨‰∏ÄÊ≠•ÔºöÂáÜÂ§áÊñá‰ª∂ (Âú® DC ‰∏≠ÁîüÊàê)

    Âú® DC (Design Compiler) ‰∏≠ÁªºÂêàÂÆåÊàêÂêéÔºå‰Ω†ÂøÖÈ°ª‰øùÂ≠ò‰∏§‰∏™ÂÖ≥ÈîÆÊñá‰ª∂ÔºåÂê¶ÂàôÊó†Ê≥ïËøõË°åÂêéÁª≠È™åËØÅÔºö

    1. **Èó®Á∫ßÁΩëË°® (.v):**  ËøôÊòØÊää‰Ω†ÁöÑ‰ª£Á†ÅÂèòÊàê‰∫ÜÁî® TSMC Â∫ìÈáåÁöÑ AND, OR, XOR Èó®ËøûÊé•ÁöÑÁîµË∑Ø„ÄÇ
    2. **Ê†áÂáÜÂª∂Êó∂Êñá‰ª∂ (.sdf):**  (ÂèØÈÄâÔºåÂÅöÂ∏¶Êó∂Â∫èÁöÑÂêé‰ªøÈúÄË¶Å) ÂåÖÂê´‰∫ÜÊØè‰∏™Èó®ÁöÑÁúüÂÆûÂª∂Ëøü‰ø°ÊÅØ„ÄÇ

    ---

    ### Á¨¨‰∫åÊ≠•Ôºö‰øÆÊîπ Testbench (ÊµãËØïÂπ≥Âè∞)

    ‰Ω†ÈúÄË¶ÅÂØπÂéüÊù•ÁöÑ Testbench ÂÅö‰∏ÄÁÇπÁÇπ‰øÆÊîπÔºåËÆ©ÂÆÉËÉΩÂä†ËΩΩÂª∂ËøüÊñá‰ª∂ÔºàÂ¶ÇÊûú‰Ω†Âè™ÂÅöÈÄªËæëÈ™åËØÅÔºå‰∏çÂÖ≥ÂøÉÂª∂ËøüÔºåÂèØ‰ª•Ë∑≥Ëøá `initial` ÂùóÈáåÁöÑ‰ª£Á†ÅÔºâ„ÄÇ

    ÊâìÂºÄ‰Ω†ÁöÑ `tb_adder_32.v`ÔºåÂä†ÂÖ•‰ª•‰∏ãÂÜÖÂÆπÔºö

    Verilog

    ```
    module tb_adder_32;
        // ... ‰Ω†ÁöÑ‰ø°Âè∑ÂÆö‰πâ ...

        // ÂÆû‰æãÂåñ‰Ω†ÁöÑËÆæËÆ° (Ê≥®ÊÑèÔºöËøôÈáåÂÆû‰æãÂåñÁöÑÊòØ DC ÁîüÊàêÁöÑÁΩëË°®Ê®°ÂùóÂêç)
        adder_32 u_adder_32 ( ... ); 

        initial begin
            // „ÄêÂÖ≥ÈîÆ„ÄëÂä†ËΩΩÊ≥¢ÂΩ¢ËÆ∞ÂΩïÂäüËÉΩ (‰∏∫‰∫ÜÁªô Verdi Áúã)
            $fsdbDumpfile("adder_post_sim.fsdb");
            $fsdbDumpvars(0, tb_adder_32);

            // „ÄêÂÖ≥ÈîÆ„ÄëÂèçÊ†á SDF Âª∂ËøüÊñá‰ª∂ (Â¶ÇÊûúË¶ÅÁúãÁúüÂÆûÂª∂Ëøü)
            // Á¨¨‰∏Ä‰∏™ÂèÇÊï∞ÊòØsdfÊñá‰ª∂Ë∑ØÂæÑÔºåÁ¨¨‰∫å‰∏™ÊòØTestbenchÈáå‰æãÂåñÁöÑDUTÂêçÂ≠ó
            $sdf_annotate("adder_32.sdf", u_adder_32); 
        end
        
        // ... ‰Ω†ÁöÑÊµãËØïÊøÄÂä± ...
    endmodule
    ```
    ---

    ### Á¨¨‰∏âÊ≠•ÔºöËøêË°å VCS ‰ªøÁúü (Ê†∏ÂøÉÊ≠•È™§)

    ËøôÊòØÊúÄÂÖ≥ÈîÆÁöÑ‰∏ÄÊ≠•„ÄÇ‰Ω†ÈúÄË¶ÅÂëäËØâ VCSÔºöÊàëË¶Å‰ªøÁúüÁΩëË°®„ÄÅÊàëÁöÑ Testbench„ÄÅ‰ª•Âèä‚Äã**ÂéÇÂÆ∂ÁªôÁöÑÈó®ÁîµË∑Ø‰ªøÁúüÊ®°Âûã**„ÄÇ

    Âú®ÁªàÁ´Ø‰∏≠ËæìÂÖ•‰ª•‰∏ãÂëΩ‰ª§ÔºàÂÅáËÆæ‰Ω†Âú®ÂΩìÂâçÁõÆÂΩï‰∏ãÔºâÔºö

    Bash

    ```
    vcs -R -full64 -debug_access+all \
        tb_adder_32.v \
        adder_32_netlist.v \
        -v /‰Ω†ÁöÑÂ∫ìÊñá‰ª∂Ë∑ØÂæÑ/verilog/tsmc13.v \
        +neg_tchk +maxdelays
    ```
    **ÂëΩ‰ª§ËØ¶Ëß£ (ÂøÖÈ°ªÁúã)Ôºö**

    - ‚Äã`-R`: ÁºñËØëÂêéÁ´ãÂç≥ËøêË°å„ÄÇ
    - ‚Äã`-full64`: ‰ΩøÁî® 64 ‰ΩçÊ®°Âºè„ÄÇ
    - ‚Äã`-debug_access+all`‚Äã: ÂºÄÂêØË∞ÉËØïÊ®°ÂºèÔºå‚Äã**Âê¶ÂàôÊó†Ê≥ïÁîüÊàê fsdb Ê≥¢ÂΩ¢Áªô Verdi Áúã**„ÄÇ
    - ‚Äã`tb_adder_32.v`: ‰Ω†ÁöÑÊµãËØïÂπ≥Âè∞„ÄÇ
    - ‚Äã`adder_32_netlist.v`: DC ÂêêÂá∫Êù•ÁöÑÁΩëË°®„ÄÇ
    - ‚Äã **‚Äã`-v /.../verilog/tsmc13.v`‚Äã**‚Äã: **ËøôÊòØÊúÄÈáçË¶ÅÁöÑÔºÅ**  ÁΩëË°®ÈáåÂÖ®ÊòØ `XOR2X1`‚Äã ËøôÁßçÂêçÂ≠óÔºåVCS ‰∏çËÆ§ËØÜÔºåÂøÖÈ°ªÊåáÂêë‰Ω†Êà™ÂõæÈáåÁöÑÈÇ£‰∏™ `tsmc13.v` Êñá‰ª∂ÔºåÂÆÉÈáåÈù¢ÂÆö‰πâ‰∫ÜËøô‰∫õÈó®ÁöÑÈÄªËæëË°å‰∏∫„ÄÇ
    - ‚Äã`+neg_tchk`: Âêé‰ªøÂ∏∏ËßÅÈÄâÈ°πÔºåÈò≤Ê≠¢Âõ†Ë¥üÁöÑÊó∂Èó¥Ê£ÄÊü•ÂØºËá¥‰ªøÁúüÊä•Èîô„ÄÇ

    ---

    ### Á¨¨ÂõõÊ≠•Ôºö‰ΩøÁî® Verdi Êü•ÁúãÊ≥¢ÂΩ¢

    Â¶ÇÊûú VCS ËøêË°åÊàêÂäüÔºå‰Ω†‰ºöÁúãÂà∞ÁªàÁ´ØÊâìÂç∞Âá∫‰ªøÁúüÊó∂Èó¥ÔºåÂπ∂‰∏îÁõÆÂΩï‰∏ã‰ºöÁîüÊàê‰∏Ä‰∏™ `adder_post_sim.fsdb` Êñá‰ª∂„ÄÇ

    Áé∞Âú®ÊâìÂºÄ Verdi Êù•ÁúãÊ≥¢ÂΩ¢ÂíåÁîµË∑ØÂõæÔºö

    **ÊñπÊ≥ï 1ÔºöÁõ¥Êé•Âä†ËΩΩÊ≥¢ÂΩ¢**

    Bash

    ```
    verdi -ssf adder_post_sim.fsdb &
    ```
    **ÊñπÊ≥ï 2ÔºöÂä†ËΩΩËÆæËÆ°ÂíåÊ≥¢ÂΩ¢ (Êé®ËçêÔºåÂèØ‰ª•ÁúãÈó®Á∫ßÁîµË∑ØÂõæ)**

    Bash

    ```
    verdi -sv tb_adder_32.v adder_32_netlist.v -v /‰Ω†ÁöÑÂ∫ìÊñá‰ª∂Ë∑ØÂæÑ/verilog/tsmc13.v -ssf adder_post_sim.fsdb &
    ```
    ÊâìÂºÄÂêéÔºö

    1. Êåâ `g` ÈîÆÔºàGet SignalsÔºâÊää‰ø°Âè∑ÊãâÂá∫Êù•„ÄÇ
    2. ‰Ω†‰ºöÂèëÁé∞Ê≥¢ÂΩ¢‰∏çÂÜçÊòØÂÆåÁæéÁöÑÊñπÂΩ¢Ôºå‰ø°Âè∑ÂèòÂåñ‰ºöÊúâÂæÆÂ∞èÁöÑ‚Äã**Âª∂Ëøü**ÔºàÂ¶ÇÊûú‰Ω†Âä†ËΩΩ‰∫Ü SDFÔºâÔºåËøôÂ∞±ÊòØÂêé‰ªøÁúüÁöÑÊÑè‰πâÔºÅ
    3. ‰Ω†ÂèØ‰ª•ÂèåÂáª‰ª£Á†ÅÁ™óÂè£ÈáåÁöÑÊ®°ÂùóÔºåÊü•Áúã DC ÁªºÂêàÂá∫Êù•ÁöÑÁúüÂÆûÈó®ÁîµË∑ØËøûÊé•ÂõæÔºà‰∏çÂÜçÊòØ RTL ‰ª£Á†ÅÔºåËÄåÊòØ SchematicÔºâ„ÄÇ

    ### ÊÄªÁªì

    1. **DC** -\> ÂêêÂá∫ `netlist.v`‚Äã Âíå `.sdf`„ÄÇ
    2. **Testbench** -\> Âä† `$sdf_annotate`‚Äã Âíå `$fsdbDump`„ÄÇ
    3. **VCS** -\> ÁºñËØë `TB + Netlist + tsmc13.v`„ÄÇ
    4. **Verdi** -\> Áúã `.fsdb` Ê≥¢ÂΩ¢„ÄÇ


[^10]: # DC‰øÆÊîπ

    Ëøô‰∏â‰∏™Êñá‰ª∂Ê≠£Â•Ω‰ª£Ë°®‰∫Ü Design Compiler (DC) Â∑•‰ΩúÁöÑ  **‚ÄúÊåáÊå•‚Äù„ÄÅ‚ÄúËßÑÂàô‚ÄùÂíå‚ÄúËÆ∞ÂΩï‚Äù**  ‰∏â‰∏™Ê†∏ÂøÉÂ±ÇÈù¢„ÄÇÂØπ‰∫é‰Ω†ÁöÑ 32 ‰Ωç‰πòÊ≥ïÂô®ËÆæËÆ°ÔºåÁêÜËß£Ëøô‰∏â‰∏™Êñá‰ª∂ÁöÑÂÖ≥Á≥ªÈùûÂ∏∏ÂÖ≥ÈîÆ„ÄÇ

    ‰ª•‰∏ãÊòØËØ¶ÁªÜÁöÑÈÄö‰øóËß£ÈáäÔºö

    ### 1. `run.tcl` ‚Äî‚Äî ÊÄªÊåáÊå• (Flow Script)

    ËøôÊòØ‰Ω†ÈúÄË¶Å‚ÄúÂñÇ‚ÄùÁªô DC ÁöÑ‚Äã**‰∏ªËÑöÊú¨**„ÄÇÂÆÉÂëäËØâ DC Êåâ‰ªÄ‰πàÈ°∫Â∫èÂπ≤Ê¥ª„ÄÇ

    - **‰ΩúÁî®Ôºö**  Ëá™Âä®ÂåñÊï¥‰∏™ÁªºÂêàÊµÅÁ®ã„ÄÇ‰Ω†‰∏çÈúÄË¶Å‰∏ÄË°åË°åÊï≤ÂëΩ‰ª§ÔºåËøêË°åËøô‰∏™ËÑöÊú¨ÔºåDC Â∞±‰ºöËá™Âä®ÂÅöÂÆåÊâÄÊúâ‰∫ã„ÄÇ
    - **‰ª£Á†ÅËß£ËØªÔºö**

      - ‚Äã`read_db sc_max.db`‚Äã: ‚Äã**ÂáÜÂ§áÂ∑•ÂÖ∑**„ÄÇËØªÂèñÂ∑•Ëâ∫Â∫ìÔºàÊØîÂ¶Ç‰Ω†ÁöÑ SMIC .18 Â∫ìÔºâ„ÄÇ
      - ‚Äã`read_verilog my_design.v`‚Äã: ‚Äã**ËØªÂèñÂõæÁ∫∏**„ÄÇËØªÂÖ•‰Ω†ÁöÑ Verilog ‰ª£Á†Å„ÄÇ
      - ‚Äã`source ... lab4.con`‚Äã: ‚Äã**ËØªÂèñËßÑÂàô**„ÄÇÂä†ËΩΩ‰∏ãÈù¢ÁöÑÁ∫¶ÊùüÊñá‰ª∂ÔºåÂëäËØâ DC ‰Ω†ÁöÑÊÄßËÉΩË¶ÅÊ±Ç„ÄÇ
      - ‚Äã`write_script ... lab4.wscr`‚Äã: ‚Äã**‰øùÂ≠òÁé∞Âú∫**‚Äã„ÄÇÊääÂΩìÂâç DC ÁêÜËß£ÁöÑÊâÄÊúâËÆæÁΩÆ‰øùÂ≠òÊàê‰∏Ä‰∏™Êñ∞ËÑöÊú¨ÔºàÂç≥‰∏ãÈù¢ÁöÑ `lab4.wscr`Ôºâ„ÄÇ
      - ‚Äã`write -format ddc ...`‚Äã: ‚Äã**‰øùÂ≠òÁªìÊûú**‚Äã„ÄÇ‰øùÂ≠òÁªºÂêàÂêéÁöÑÊï∞ÊçÆÂ∫ìÊñá‰ª∂ (`.ddc`)„ÄÇ

    > **ÂØπ‰Ω†ÁöÑÊÑè‰πâÔºö**  ‰Ω†ÈúÄË¶ÅÁºñÂÜô‰∏Ä‰∏™Á±ª‰ººÁöÑËÑöÊú¨ÔºàÊàñËÄÖ‰øÆÊîπËøô‰∏™ÔºâÔºåÊääÈáåÈù¢ÁöÑ `my_design.v`‚Äã ÊîπÊàê‰Ω†ÁöÑ `mult32.v`ÔºåÊääÂ∫ìÊñá‰ª∂ÊîπÊàê‰Ω†ÁöÑ SMIC Â∫ìË∑ØÂæÑ„ÄÇ
    >

    ### 2. `lab4.con` ‚Äî‚Äî ËßÑÂàô‰π¶ (Constraints File)

    ËøôÊòØ**ÊúÄÈáçË¶Å**ÁöÑÊñá‰ª∂ÔºåÈÄöÂ∏∏Áî±ËÆæËÆ°Â∏àÔºà‰Ω†Ôºâ‰∫≤ÊâãÁºñÂÜô„ÄÇÂÆÉÂÆö‰πâ‰∫ÜÁîµË∑ØÂøÖÈ°ªÊª°Ë∂≥ÁöÑ‚ÄúKPI ÊåáÊ†á‚Äù„ÄÇ

    - **‰ΩúÁî®Ôºö**  ÂëäËØâ DCÔºö‚ÄúÊàëË¶ÅË∑ëÂ§öÂø´ÔºàÈ¢ëÁéáÔºâ‚Äù„ÄÅ‚ÄúËæìÂÖ•‰ø°Âè∑Êù•ÂæóÊúâÂ§öÊôö‚Äù„ÄÅ‚ÄúËæìÂá∫‰ø°Âè∑Ë¶ÅÈÄÅÂ§öËøú‚Äù„ÄÇ
    - **‰ª£Á†ÅËß£ËØªÔºö**

      - ‚Äã`create_clock -period 3.0 [get_ports clk]`‚Äã: **Êó∂ÈíüÂÆö‰πâ** „ÄÇÂÆö‰πâÊó∂ÈíüÂë®Êúü‰∏∫ 3.0nsÔºàÂç≥ 333MHzÔºâ„ÄÇÂØπ‰∫é‰Ω†ÁöÑÁªÑÂêàÈÄªËæë‰πòÊ≥ïÂô®ÔºåËøôÈáå‰∏ªË¶ÅÁî®‰∫éËÆæÂÆöËôöÊãüÊó∂ÈíüÊù•ÈôêÂà∂ÊúÄÂ§ßÂª∂Ëøü„ÄÇ
      - ‚Äã`set_clock_uncertainty ...`‚Äã: **Êó∂ÈíüÊäñÂä®** „ÄÇÈ¢ÑÁïô‰∏Ä‰∫õÊó∂Èó¥‰ΩôÈáèÁªôÊó∂ÈíüÁöÑ‰∏çÁ®≥ÂÆöÊÄßÔºàJitterÔºâ„ÄÇ
      - ‚Äã`set_input_delay ...`‚Äã: **ËæìÂÖ•Âª∂Êó∂** „ÄÇÂëäËØâ DC Â§ñÈÉ®‰ø°Âè∑‰∏çÊòØÁ´ãÂàªÂà∞ÁöÑÔºåÊØîÂ¶Ç `data*` Á´ØÂè£‰ø°Âè∑‰ºöÂú®Êó∂ÈíüÊ≤øÂêé 0.45ns ÊâçÂà∞Ëææ„ÄÇ
      - ‚Äã`set_output_delay ...`‚Äã: **ËæìÂá∫Âª∂Êó∂** „ÄÇÂëäËØâ DC ËæìÂá∫‰ø°Âè∑ÂøÖÈ°ªÂú®‰∏ã‰∏ÄÁ∫ßÁîµË∑ØÈúÄË¶Å‰πãÂâçÂ§ö‰πÖÂáÜÂ§áÂ•Ω„ÄÇ
      - ‚Äã`set_max_area 540`‚Äã: **Èù¢ÁßØÁ∫¶Êùü** „ÄÇÈôêÂà∂ÁîµË∑ØÁöÑÊúÄÂ§ßÈù¢ÁßØ‰∏çËÉΩË∂ÖËøá 540 ‰∏™Âçï‰Ωç„ÄÇ

    > **ÂØπ‰Ω†ÁöÑÊÑè‰πâÔºö**  ‰Ω†ÁöÑ 32 ‰Ωç‰πòÊ≥ïÂô®ÊòØ‰∏Ä‰∏™Á∫ØÁªÑÂêàÈÄªËæëÔºàÂÅáËÆæÊ≤°ÊúâÊµÅÊ∞¥Á∫øÔºâÔºå‰Ω†ÈúÄË¶ÅÁî® `set_max_delay`‚Äã ÊàñËÄÖÂÆö‰πâ‰∏Ä‰∏™ËôöÊãüÊó∂Èíü (`create_clock -period ...`‚Äã) ÈÖçÂêà `set_input/output_delay` Êù•ÈôêÂà∂‰ªé A/B Âà∞ P ÁöÑËøêÁÆóÊó∂Èó¥„ÄÇ
    >

    ### 3. `lab4.wscr` ‚Äî‚Äî Áé∞Âú∫ËÆ∞ÂΩï (Write Script / Echo Script)

    ËøôÊòØ‰∏Ä‰∏™**Áî± DC Ëá™Âä®ÁîüÊàê**ÁöÑÊñá‰ª∂ÔºàÂú® `run.tcl`‚Äã ÈáåÁî± `write_script`‚Äã ÂëΩ‰ª§ÁîüÊàêÔºâÔºåÈÄöÂ∏∏‚Äã**‰∏çÈúÄË¶Å‰Ω†ÂÜô**„ÄÇ

    - **‰ΩúÁî®Ôºö**  ÂÆÉÊòØ DC ‚ÄúÊ∂àÂåñ‚ÄùÂÆå‰Ω†ÁöÑÁ∫¶ÊùüÔºà`lab4.con`‚ÄãÔºâÂêéÔºåÂêêÂá∫Êù•ÁöÑ‚ÄúÁêÜËß£Êä•Âëä‚Äù„ÄÇÂÆÉÊääÊâÄÊúâÁöÑÈÄöÈÖçÁ¨¶ÔºàÊØîÂ¶Ç `data*`‚ÄãÔºâÈÉΩÂ±ïÂºÄÊàê‰∫ÜÂÖ∑‰ΩìÁöÑÊØè‰∏ÄÊ†πÁ∫øÔºàÊØîÂ¶Ç `data1[4]`‚Äã, `data1[3]`...Ôºâ„ÄÇ
    - **‰∏∫‰ªÄ‰πà‰∏ç‰∏ÄÊ†∑Ôºü**

      - ‚Äã`lab4.con`‚Äã ÊòØÁªô‰∫∫ÂÜôÁöÑÔºå‰∏∫‰∫ÜÊñπ‰æøÁî®‰∫Ü `data*` ËøôÁßçÁÆÄÂÜô„ÄÇ
      - ‚Äã`lab4.wscr`‚Äã ÊòØÊú∫Âô®ÁîüÊàêÁöÑÔºåÂÆÉÂøÖÈ°ªÁ≤æÁ°ÆÂà∞ÊØè‰∏Ä‰ΩçÔºåÊâÄ‰ª•ÁúãËµ∑Êù•ÈùûÂ∏∏Âï∞Âó¶ÔºåÂàóÂá∫‰∫Ü `Cin2[2]`‚Äã „ÄÅ`out3[4]`  Á≠âÊâÄÊúâÁ´ØÂè£ÁöÑÂÖ∑‰ΩìÁ∫¶Êùü„ÄÇ
    - **Áî®ÈÄîÔºö**  ‰∏ªË¶ÅÁî®‰∫é‚Äã**Ë∞ÉËØï**„ÄÇÂ¶ÇÊûú‰Ω†ÂèëÁé∞ÁªºÂêàÁªìÊûú‰∏çÂØπÔºåÂèØ‰ª•ÊâìÂºÄËøô‰∏™Êñá‰ª∂ÔºåÁúãÁúã DC ÊòØÂê¶ÁúüÁöÑÊääÁ∫¶ÊùüÂä†Âà∞‰∫ÜÊØè‰∏ÄÊ†πÁ∫ø‰∏ä„ÄÇ

    > **ÂØπ‰Ω†ÁöÑÊÑè‰πâÔºö**  ÊöÇÊó∂ÂøΩÁï•ÂÆÉ„ÄÇ‰Ω†Âè™ÈúÄË¶ÅÂÖ≥Ê≥®Â¶Ç‰ΩïÂÜôÂ•Ω `.con`‚Äã Êñá‰ª∂Ôºå`.wscr` Âè™ÊòØ‰∏Ä‰∏™ÁªìÊûúÈ™åËØÅÊñá‰ª∂„ÄÇ
    >

    ---

    ### ÊÄªÁªìÔºö‰Ω†ÁöÑ 32 ‰Ωç‰πòÊ≥ïÂô®ËØ•ÊÄé‰πàÁî®Ëøô‰∏â‰∏™Êñá‰ª∂Ôºü

    1. **Â§çÂà∂Âπ∂‰øÆÊîπ** **‚Äã`run.tcl`‚Äã**‚Äã **Ôºö**

        - Êää `read_verilog` ÂêéÈù¢ÁöÑÊñá‰ª∂Êç¢Êàê‰Ω†ÁöÑ‰πòÊ≥ïÂô®‰ª£Á†Å„ÄÇ
        - Êää `source` ÂêéÈù¢ÁöÑÊñá‰ª∂Êç¢Êàê‰Ω†Êñ∞Âª∫ÁöÑÁ∫¶ÊùüÊñá‰ª∂„ÄÇ
    2. **ÂèÇËÄÉ** **‚Äã`lab4.con`‚Äã**‚Äã **ÁºñÂÜô** **‚Äã`mult32.con`‚Äã**‚Äã **Ôºö**

        - ËøôÊòØ‰Ω†ÈúÄË¶ÅËä±Á≤æÂäõÁöÑÂú∞Êñπ„ÄÇ
        - ÂØπ‰∫éÁªÑÂêàÈÄªËæë‰πòÊ≥ïÂô®Ôºå‰Ω†ÁöÑ `.con`‚Äã Êñá‰ª∂ÂèØ‰ª•ÂÜôÂæóÊØî `lab4.con` ÁÆÄÂçïÔºö

    ‚Äç

    ‚Äç

    ```tcl
    # ÂÆö‰πâ‰∏Ä‰∏™ËôöÊãüÊó∂ÈíüÔºåÂÅáËÆæÊàë‰ª¨Ë¶ÅË∑ë 100MHz (10ns)
    create_clock -period 10 -name v_clk
    # ËÆæÂÆöËæìÂÖ•ËæìÂá∫Âª∂ËøüÔºåÂº∫Ëø´ DC ‰ºòÂåñË∑ØÂæÑ
    set_input_delay -max 0 -clock v_clk [all_inputs]
    set_output_delay -max 0 -clock v_clk [all_outputs]
    # ÊàñËÄÖÁõ¥Êé•Áî®ÁªÑÂêàÈÄªËæëÊúÄÂ§ßÂª∂ËøüÁ∫¶Êùü
    set_max_delay 10 -from [all_inputs] -to [all_outputs]
    ```
      

    3. **ËøêË°åÔºö**  Âú® DC ÂëΩ‰ª§Ë°åËæìÂÖ• `source run.tcl`ÔºåÁÑ∂ÂêéÂùêÁ≠âÁªìÊûú„ÄÇ


[^11]: # virtuosoÂä†ÁîµÊ∫ê

    ```bash
    procedure( LOL_Run_Wire_Stub_Fix( libName )
        let( (lib cv mPt pt stubPt line netName)
            lib = ddGetObj( libName )
            if( lib then
                printf( "--- Processing Library: %s ---\n" libName )
                foreach( cell lib~>cells
                    ; Try to open schematic
                    cv = dbOpenCellViewByType( libName cell~>name "schematic" "" "a" )
                    
                    when( cv
                        printf( "  > Fixing: %s\n" cell~>name )
                        
                        foreach( inst cv~>instances
                            foreach( iTerm inst~>instTerms
                                ; Filter for vdd or gnd pins
                                when( member( iTerm~>name '("vdd" "gnd") )
                                    foreach( pin iTerm~>term~>pins
                                        foreach( fig pin~>figs
                                            ; 1. Calculate Coordinate
                                            mPt = centerBox( fig~>bBox )
                                            pt = dbTransformPoint( mPt inst~>transform )
                                            
                                            ; 2. Define Direction
                                            if( iTerm~>name == "vdd" then
                                                netName = "vdd!"
                                                stubPt = list( car(pt) cadr(pt)+0.15 )
                                            else
                                                netName = "gnd!"
                                                stubPt = list( car(pt) cadr(pt)-0.15 )
                                            )
                                            
                                            ; 3. Draw Wire Stub (Layer: wire drawing)
                                            line = dbCreateLine( cv list("wire" "drawing") list(pt stubPt) )
                                            
                                            ; 4. Add Label to Wire
                                            when( line
                                                schCreateWireLabel( cv line stubPt netName "centerCenter" "R0" "stick" 0.05 nil )
                                            )
                                        )
                                    )
                                )
                            )
                        )
                        
                        ; Finalize
                        schCheck( cv )
                        dbSave( cv )
                        dbClose( cv )
                    )
                )
                printf( "--- SUCCESS: All schematics updated ---\n" )
            else
                printf( "ERROR: Library %s not found!\n" libName )
            )
        )
    )
    ```
    ‚Äç

    ‚Äç

    ```bash
    load( "/root/Desktop/fix_final.il" )
    ```
    ‚Äç

    ‚Äç

    ```bash
    LOL_Run_Wire_Stub_Fix( "freepdk45_cellsBARK" )
    ```
