#Substrate Graph
# noVertices
40
# noArcs
124
# Vertices: id availableCpu routingCapacity isCenter
0 279 279 1
1 623 623 1
2 760 760 1
3 150 150 0
4 1308 1308 1
5 554 554 1
6 150 150 0
7 468 468 1
8 747 747 1
9 125 125 0
10 279 279 1
11 37 37 0
12 37 37 0
13 279 279 1
14 274 274 0
15 37 37 0
16 242 242 1
17 150 150 0
18 223 223 1
19 261 261 1
20 125 125 0
21 261 261 1
22 897 897 1
23 349 349 1
24 187 187 0
25 37 37 0
26 150 150 0
27 37 37 0
28 679 679 1
29 279 279 1
30 362 362 1
31 37 37 0
32 279 279 1
33 37 37 0
34 616 616 1
35 25 25 0
36 37 37 0
37 37 37 0
38 150 150 0
39 150 150 0
# Arcs: idS idT delay bandwidth
0 1 1 93
1 0 1 93
0 2 1 93
2 0 1 93
0 4 5 93
4 0 5 93
1 4 1 156
4 1 1 156
1 28 7 156
28 1 7 156
1 30 7 125
30 1 7 125
1 13 7 93
13 1 7 93
2 3 1 75
3 2 1 75
2 13 1 93
13 2 1 93
2 30 1 125
30 2 1 125
2 28 4 187
28 2 4 187
2 4 5 187
4 2 5 187
3 30 1 75
30 3 1 75
4 5 3 187
5 4 3 187
4 6 3 75
6 4 3 75
4 7 3 125
7 4 3 125
4 8 31 187
8 4 31 187
4 9 6 75
9 4 6 75
4 10 3 93
10 4 3 93
4 12 1 37
12 4 1 37
4 13 7 93
13 4 7 93
5 11 3 37
11 5 3 37
5 15 3 37
15 5 3 37
5 17 1 75
17 5 1 75
5 7 3 125
7 5 3 125
5 10 9 93
10 5 9 93
6 23 1 75
23 6 1 75
7 19 6 93
19 7 6 93
7 23 7 125
23 7 7 125
8 14 21 112
14 8 21 112
8 18 1 93
18 8 1 93
8 22 2 187
22 8 2 187
8 26 6 75
26 8 6 75
8 21 6 93
21 8 6 93
9 24 4 50
24 9 4 50
10 19 2 93
19 10 2 93
14 16 1 112
16 14 1 112
14 20 2 50
20 14 2 50
16 33 1 37
33 16 1 37
16 21 4 93
21 16 4 93
17 19 1 75
19 17 1 75
18 25 11 37
25 18 11 37
18 34 4 93
34 18 4 93
20 21 2 75
21 20 2 75
22 29 1 93
29 22 1 93
22 38 4 75
38 22 4 75
22 28 3 187
28 22 3 187
22 39 8 75
39 22 8 75
22 34 3 187
34 22 3 187
22 32 6 93
32 22 6 93
23 24 4 112
24 23 4 112
23 27 1 37
27 23 1 37
24 35 5 25
35 24 5 25
26 28 7 75
28 26 7 75
28 36 1 37
36 28 1 37
28 37 21 37
37 28 21 37
29 32 1 93
32 29 1 93
29 34 1 93
34 29 1 93
30 31 1 37
31 30 1 37
32 34 1 93
34 32 1 93
34 38 1 75
38 34 1 75
34 39 1 75
39 34 1 75
