<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(30,380)" to="(90,380)"/>
    <wire from="(240,270)" to="(300,270)"/>
    <wire from="(240,290)" to="(300,290)"/>
    <wire from="(170,450)" to="(170,460)"/>
    <wire from="(50,450)" to="(170,450)"/>
    <wire from="(140,80)" to="(260,80)"/>
    <wire from="(140,100)" to="(260,100)"/>
    <wire from="(120,100)" to="(120,110)"/>
    <wire from="(140,180)" to="(190,180)"/>
    <wire from="(240,190)" to="(240,270)"/>
    <wire from="(240,290)" to="(240,370)"/>
    <wire from="(490,450)" to="(490,480)"/>
    <wire from="(80,110)" to="(120,110)"/>
    <wire from="(80,360)" to="(180,360)"/>
    <wire from="(210,550)" to="(310,550)"/>
    <wire from="(80,180)" to="(110,180)"/>
    <wire from="(350,90)" to="(380,90)"/>
    <wire from="(490,520)" to="(510,520)"/>
    <wire from="(490,480)" to="(510,480)"/>
    <wire from="(90,380)" to="(110,380)"/>
    <wire from="(350,90)" to="(350,130)"/>
    <wire from="(210,450)" to="(290,450)"/>
    <wire from="(620,440)" to="(620,500)"/>
    <wire from="(80,180)" to="(80,360)"/>
    <wire from="(230,370)" to="(240,370)"/>
    <wire from="(290,390)" to="(290,450)"/>
    <wire from="(310,550)" to="(310,610)"/>
    <wire from="(450,390)" to="(450,450)"/>
    <wire from="(40,580)" to="(170,580)"/>
    <wire from="(400,450)" to="(450,450)"/>
    <wire from="(140,90)" to="(140,100)"/>
    <wire from="(50,540)" to="(170,540)"/>
    <wire from="(310,550)" to="(490,550)"/>
    <wire from="(40,570)" to="(40,580)"/>
    <wire from="(350,280)" to="(400,280)"/>
    <wire from="(560,500)" to="(620,500)"/>
    <wire from="(620,500)" to="(680,500)"/>
    <wire from="(30,180)" to="(80,180)"/>
    <wire from="(580,440)" to="(620,440)"/>
    <wire from="(170,560)" to="(170,580)"/>
    <wire from="(490,520)" to="(490,550)"/>
    <wire from="(140,380)" to="(180,380)"/>
    <wire from="(270,610)" to="(310,610)"/>
    <wire from="(310,90)" to="(350,90)"/>
    <wire from="(90,200)" to="(190,200)"/>
    <wire from="(450,450)" to="(490,450)"/>
    <wire from="(420,390)" to="(450,390)"/>
    <wire from="(270,390)" to="(290,390)"/>
    <wire from="(340,130)" to="(350,130)"/>
    <wire from="(90,200)" to="(90,380)"/>
    <wire from="(290,450)" to="(360,450)"/>
    <comp lib="0" loc="(270,390)" name="Probe">
      <a name="radix" val="16"/>
    </comp>
    <comp lib="0" loc="(40,570)" name="Constant">
      <a name="width" val="2"/>
      <a name="value" val="0x2"/>
    </comp>
    <comp lib="1" loc="(230,370)" name="AND Gate"/>
    <comp lib="1" loc="(350,280)" name="OR Gate"/>
    <comp lib="0" loc="(400,280)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(310,90)" name="XNOR Gate">
      <a name="width" val="3"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(50,540)" name="Pin">
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(140,380)" name="NOT Gate"/>
    <comp lib="0" loc="(270,610)" name="Probe">
      <a name="radix" val="16"/>
    </comp>
    <comp lib="0" loc="(580,440)" name="Probe">
      <a name="radix" val="16"/>
    </comp>
    <comp lib="1" loc="(560,500)" name="Odd Parity">
      <a name="width" val="4"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(50,450)" name="Constant">
      <a name="width" val="2"/>
      <a name="value" val="0x2"/>
    </comp>
    <comp lib="3" loc="(400,450)" name="Negator">
      <a name="width" val="4"/>
    </comp>
    <comp lib="1" loc="(240,190)" name="AND Gate"/>
    <comp lib="0" loc="(30,180)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(80,110)" name="Pin">
      <a name="width" val="6"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(30,380)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(340,130)" name="Probe"/>
    <comp lib="1" loc="(140,180)" name="NOT Gate"/>
    <comp lib="3" loc="(210,550)" name="Shifter">
      <a name="width" val="4"/>
      <a name="shift" val="ar"/>
    </comp>
    <comp lib="0" loc="(380,90)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="3"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(680,500)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="4"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(210,450)" name="Bit Extender">
      <a name="in_width" val="2"/>
      <a name="out_width" val="4"/>
      <a name="type" val="sign"/>
    </comp>
    <comp lib="0" loc="(420,390)" name="Probe">
      <a name="radix" val="16"/>
    </comp>
    <comp lib="0" loc="(120,100)" name="Splitter">
      <a name="incoming" val="6"/>
      <a name="bit1" val="0"/>
      <a name="bit2" val="0"/>
      <a name="bit3" val="1"/>
      <a name="bit4" val="1"/>
      <a name="bit5" val="1"/>
    </comp>
  </circuit>
</project>
