Fitter report for DE0_CV_Default
Fri Apr 20 00:32:30 2018
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri Apr 20 00:32:30 2018       ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                   ; DE0_CV_Default                              ;
; Top-level Entity Name           ; Computador                                  ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 613 / 18,480 ( 3 % )                        ;
; Total registers                 ; 552                                         ;
; Total pins                      ; 46 / 224 ( 21 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 647,184 / 3,153,920 ( 21 % )                ;
; Total RAM Blocks                ; 80 / 308 ( 26 % )                           ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 4 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                            ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                                            ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                    ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|out_address_reg_a[0]                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|out_address_reg_a[0]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p|counter8a0                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p|counter8a0~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p|counter8a3                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p|counter8a3~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p|counter8a5                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p|counter8a5~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p|counter8a8                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p|counter8a8~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p|counter8a9                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p|counter8a9~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p|counter8a10                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p|counter8a10~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p|counter8a11                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p|counter8a11~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a0                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a0~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a1                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a1~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a3                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a3~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a4                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a4~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a5                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a5~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a8                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a8~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a9                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a9~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a10                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p|counter5a10~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|wrptr_g[3]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|address_reg_a[0]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|address_reg_a[0]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|address_reg_a[1]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|address_reg_a[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Location     ;                ;              ; CLOCK2_50     ; PIN_H13       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK3_50     ; PIN_E10       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK4_50     ; PIN_V15       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[0]  ; PIN_W8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10] ; PIN_U8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11] ; PIN_P6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[12] ; PIN_R7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]  ; PIN_T8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]  ; PIN_U11       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]  ; PIN_Y10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]  ; PIN_N6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]  ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]  ; PIN_P12       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]  ; PIN_P7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]  ; PIN_P8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]  ; PIN_R5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[0]    ; PIN_T7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[1]    ; PIN_AB7       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N    ; PIN_V6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE      ; PIN_R6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK      ; PIN_AB11      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N     ; PIN_U6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]    ; PIN_Y9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]   ; PIN_AA8       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]   ; PIN_AA7       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]   ; PIN_V10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]   ; PIN_V9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]   ; PIN_U10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]   ; PIN_T9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]    ; PIN_T10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]    ; PIN_R9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]    ; PIN_Y11       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]    ; PIN_R10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]    ; PIN_R11       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]    ; PIN_R12       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]    ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]    ; PIN_AA9       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]    ; PIN_AB8       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_LDQM     ; PIN_U12       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N    ; PIN_AB6       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_UDQM     ; PIN_N8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N     ; PIN_AB5       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[0]     ; PIN_N16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[10]    ; PIN_N21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[11]    ; PIN_R22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[12]    ; PIN_R21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[13]    ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[14]    ; PIN_N20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[15]    ; PIN_N19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[16]    ; PIN_M22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[17]    ; PIN_P19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[18]    ; PIN_L22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[19]    ; PIN_P17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[1]     ; PIN_B16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[20]    ; PIN_P16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[21]    ; PIN_M18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[22]    ; PIN_L18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[23]    ; PIN_L17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[24]    ; PIN_L19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[25]    ; PIN_K17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[26]    ; PIN_K19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[27]    ; PIN_P18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[28]    ; PIN_R15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[29]    ; PIN_R17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[2]     ; PIN_M16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[30]    ; PIN_R16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[31]    ; PIN_T20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[32]    ; PIN_T19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[33]    ; PIN_T18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[34]    ; PIN_T17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[35]    ; PIN_T15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[3]     ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[4]     ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[5]     ; PIN_K20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[6]     ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[7]     ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[8]     ; PIN_M20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[9]     ; PIN_M21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[0]     ; PIN_H16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[10]    ; PIN_H18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[11]    ; PIN_J18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[12]    ; PIN_J19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[13]    ; PIN_G11       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[14]    ; PIN_H10       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[15]    ; PIN_J11       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[16]    ; PIN_H14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[17]    ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[18]    ; PIN_J13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[19]    ; PIN_L8        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[1]     ; PIN_A12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[20]    ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[21]    ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[22]    ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[23]    ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[24]    ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[25]    ; PIN_E16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[26]    ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[27]    ; PIN_F15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[28]    ; PIN_F13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[29]    ; PIN_F12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[2]     ; PIN_H15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[30]    ; PIN_G16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[31]    ; PIN_G15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[32]    ; PIN_G13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[33]    ; PIN_G12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[34]    ; PIN_J17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[35]    ; PIN_K16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[3]     ; PIN_B12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[4]     ; PIN_A13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[5]     ; PIN_B13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[6]     ; PIN_C13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[7]     ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[8]     ; PIN_G18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[9]     ; PIN_G17       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[0]       ; PIN_U21       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[1]       ; PIN_V21       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[2]       ; PIN_W22       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[3]       ; PIN_W21       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[4]       ; PIN_Y22       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[5]       ; PIN_Y21       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[6]       ; PIN_AA22      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[0]       ; PIN_AA20      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[1]       ; PIN_AB20      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[2]       ; PIN_AA19      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[3]       ; PIN_AA18      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[4]       ; PIN_AB18      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[5]       ; PIN_AA17      ; QSF Assignment ;
; Location     ;                ;              ; HEX1[6]       ; PIN_U22       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[0]       ; PIN_Y19       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[1]       ; PIN_AB17      ; QSF Assignment ;
; Location     ;                ;              ; HEX2[2]       ; PIN_AA10      ; QSF Assignment ;
; Location     ;                ;              ; HEX2[3]       ; PIN_Y14       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[4]       ; PIN_V14       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[5]       ; PIN_AB22      ; QSF Assignment ;
; Location     ;                ;              ; HEX2[6]       ; PIN_AB21      ; QSF Assignment ;
; Location     ;                ;              ; HEX3[0]       ; PIN_Y16       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[1]       ; PIN_W16       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[2]       ; PIN_Y17       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[3]       ; PIN_V16       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[4]       ; PIN_U17       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[5]       ; PIN_V18       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[6]       ; PIN_V19       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[0]       ; PIN_U20       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[1]       ; PIN_Y20       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[2]       ; PIN_V20       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[3]       ; PIN_U16       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[4]       ; PIN_U15       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[5]       ; PIN_Y15       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[6]       ; PIN_P9        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[0]       ; PIN_N9        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[1]       ; PIN_M8        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[2]       ; PIN_T14       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[3]       ; PIN_P14       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[4]       ; PIN_C1        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[5]       ; PIN_C2        ; QSF Assignment ;
; Location     ;                ;              ; HEX5[6]       ; PIN_W19       ; QSF Assignment ;
; Location     ;                ;              ; KEY[0]        ; PIN_U7        ; QSF Assignment ;
; Location     ;                ;              ; KEY[1]        ; PIN_W9        ; QSF Assignment ;
; Location     ;                ;              ; KEY[2]        ; PIN_M7        ; QSF Assignment ;
; Location     ;                ;              ; KEY[3]        ; PIN_M6        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK       ; PIN_D3        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK2      ; PIN_E2        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT       ; PIN_G2        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT2      ; PIN_G1        ; QSF Assignment ;
; Location     ;                ;              ; SD_CLK        ; PIN_H11       ; QSF Assignment ;
; Location     ;                ;              ; SD_CMD        ; PIN_B11       ; QSF Assignment ;
; Location     ;                ;              ; SD_DATA[0]    ; PIN_K9        ; QSF Assignment ;
; Location     ;                ;              ; SD_DATA[1]    ; PIN_D12       ; QSF Assignment ;
; Location     ;                ;              ; SD_DATA[2]    ; PIN_E12       ; QSF Assignment ;
; Location     ;                ;              ; SD_DATA[3]    ; PIN_C11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[0]      ; PIN_B6        ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[1]      ; PIN_B7        ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[2]      ; PIN_A8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[3]      ; PIN_A7        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[0]      ; PIN_L7        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[1]      ; PIN_K7        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[2]      ; PIN_J7        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[3]      ; PIN_J8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_HS        ; PIN_H8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[0]      ; PIN_A9        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[1]      ; PIN_B10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[2]      ; PIN_C9        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[3]      ; PIN_A5        ; QSF Assignment ;
; Location     ;                ;              ; VGA_VS        ; PIN_G8        ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; CLOCK2_50     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; CLOCK3_50     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; CLOCK4_50     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_ADDR[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_ADDR[10] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_ADDR[11] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_ADDR[12] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_ADDR[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_ADDR[2]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_ADDR[3]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_ADDR[4]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_ADDR[5]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_ADDR[6]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_ADDR[7]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_ADDR[8]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_ADDR[9]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_BA[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_BA[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_CAS_N    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_CKE      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_CLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_CS_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[10]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[11]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[12]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[13]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[14]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[15]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[8]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_DQ[9]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_LDQM     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_RAS_N    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_UDQM     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; DRAM_WE_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[10]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[11]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[12]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[13]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[14]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[15]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[16]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[17]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[18]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[19]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[20]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[21]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[22]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[23]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[24]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[25]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[26]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[27]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[28]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[29]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[30]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[31]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[32]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[33]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[34]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[35]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[7]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[8]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_0[9]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[10]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[11]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[12]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[13]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[14]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[15]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[16]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[17]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[18]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[19]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[20]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[21]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[22]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[23]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[24]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[25]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[26]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[27]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[28]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[29]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[30]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[31]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[32]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[33]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[34]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[35]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[7]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[8]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; GPIO_1[9]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX0[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX0[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX0[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX0[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX0[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX0[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX0[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX1[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX1[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX1[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX1[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX1[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX1[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX1[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX2[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX2[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX2[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX2[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX2[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX2[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX2[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX3[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX3[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX3[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX3[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX3[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX3[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX3[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX4[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX4[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX4[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX4[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX4[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX4[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX4[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX5[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX5[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX5[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX5[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX5[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX5[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; HEX5[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; KEY[0]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; KEY[1]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; KEY[2]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; KEY[3]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; PS2_CLK       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; PS2_CLK2      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; PS2_DAT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; PS2_DAT2      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; SD_CLK        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; SD_CMD        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; SD_DATA[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; SD_DATA[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; SD_DATA[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; SD_DATA[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; VGA_B[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; VGA_B[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; VGA_B[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; VGA_B[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; VGA_G[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; VGA_G[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; VGA_G[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; VGA_G[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; VGA_HS        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; VGA_R[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; VGA_R[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; VGA_R[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; VGA_R[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Computador     ;              ; VGA_VS        ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+---------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1814 ) ; 0.00 % ( 0 / 1814 )        ; 0.00 % ( 0 / 1814 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1814 ) ; 0.00 % ( 0 / 1814 )        ; 0.00 % ( 0 / 1814 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1607 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 186 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 21 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/Quartus/DE0_CV_Default.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 613 / 18,480          ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 613                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 682 / 18,480          ; 4 %   ;
;         [a] ALMs used for LUT logic and registers           ; 176                   ;       ;
;         [b] ALMs used for LUT logic                         ; 419                   ;       ;
;         [c] ALMs used for registers                         ; 87                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 70 / 18,480           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1 / 18,480            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 1                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 95 / 1,848            ; 5 %   ;
;     -- Logic LABs                                           ; 95                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,051                 ;       ;
;     -- 7 input functions                                    ; 2                     ;       ;
;     -- 6 input functions                                    ; 162                   ;       ;
;     -- 5 input functions                                    ; 122                   ;       ;
;     -- 4 input functions                                    ; 183                   ;       ;
;     -- <=3 input functions                                  ; 582                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 81                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 552                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 526 / 36,960          ; 1 %   ;
;         -- Secondary logic registers                        ; 26 / 36,960           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 528                   ;       ;
;         -- Routing optimization registers                   ; 24                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 46 / 224              ; 21 %  ;
;     -- Clock pins                                           ; 1 / 9                 ; 11 %  ;
;     -- Dedicated input pins                                 ; 3 / 11                ; 27 %  ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 80 / 308              ; 26 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 647,184 / 3,153,920   ; 21 %  ;
; Total block memory implementation bits                      ; 819,200 / 3,153,920   ; 26 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.7% / 2.8% / 2.5%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 13.5% / 13.8% / 12.8% ;       ;
; Maximum fan-out                                             ; 298                   ;       ;
; Highest non-global fan-out                                  ; 180                   ;       ;
; Total fan-out                                               ; 7662                  ;       ;
; Average fan-out                                             ; 4.06                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                ;
+-------------------------------------------------------------+----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 556 / 18480 ( 3 % )  ; 58 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 556                  ; 58                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 610 / 18480 ( 3 % )  ; 74 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 152                  ; 24                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 390                  ; 30                   ; 0                              ;
;         [c] ALMs used for registers                         ; 68                   ; 20                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 55 / 18480 ( < 1 % ) ; 16 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )    ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                    ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 1                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                    ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                  ; Low                            ;
;                                                             ;                      ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 85 / 1848 ( 5 % )    ; 12 / 1848 ( < 1 % )  ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 85                   ; 12                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                    ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 952                  ; 99                   ; 0                              ;
;     -- 7 input functions                                    ; 2                    ; 0                    ; 0                              ;
;     -- 6 input functions                                    ; 148                  ; 14                   ; 0                              ;
;     -- 5 input functions                                    ; 102                  ; 20                   ; 0                              ;
;     -- 4 input functions                                    ; 168                  ; 15                   ; 0                              ;
;     -- <=3 input functions                                  ; 532                  ; 50                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 60                   ; 21                   ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                    ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                      ;                                ;
;         -- Primary logic registers                          ; 439 / 36960 ( 1 % )  ; 87 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 22 / 36960 ( < 1 % ) ; 4 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                      ;                      ;                                ;
;         -- Design implementation registers                  ; 441                  ; 87                   ; 0                              ;
;         -- Routing optimization registers                   ; 20                   ; 4                    ; 0                              ;
;                                                             ;                      ;                      ;                                ;
;                                                             ;                      ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                    ; 0                              ;
; I/O pins                                                    ; 44                   ; 0                    ; 2                              ;
; I/O registers                                               ; 0                    ; 0                    ; 0                              ;
; Total block memory bits                                     ; 647184               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 819200               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 80 / 308 ( 25 % )    ; 0 / 308 ( 0 % )      ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 0 / 104 ( 0 % )      ; 0 / 104 ( 0 % )      ; 3 / 104 ( 2 % )                ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )       ; 2 / 36 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
;                                                             ;                      ;                      ;                                ;
; Connections                                                 ;                      ;                      ;                                ;
;     -- Input Connections                                    ; 733                  ; 132                  ; 1                              ;
;     -- Registered Input Connections                         ; 546                  ; 99                   ; 0                              ;
;     -- Output Connections                                   ; 26                   ; 101                  ; 739                            ;
;     -- Registered Output Connections                        ; 8                    ; 101                  ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; Internal Connections                                        ;                      ;                      ;                                ;
;     -- Total Connections                                    ; 8203                 ; 775                  ; 797                            ;
;     -- Registered Connections                               ; 4195                 ; 551                  ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; External Connections                                        ;                      ;                      ;                                ;
;     -- Top                                                  ; 32                   ; 110                  ; 617                            ;
;     -- sld_hub:auto_hub                                     ; 110                  ; 0                    ; 123                            ;
;     -- hard_block:auto_generated_inst                       ; 617                  ; 123                  ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; Partition Interface                                         ;                      ;                      ;                                ;
;     -- Input Ports                                          ; 35                   ; 43                   ; 6                              ;
;     -- Output Ports                                         ; 26                   ; 60                   ; 14                             ;
;     -- Bidir Ports                                          ; 16                   ; 0                    ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; Registered Ports                                            ;                      ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 4                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 27                   ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; Port Connectivity                                           ;                      ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 1                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 28                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 25                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 30                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 44                   ; 0                              ;
+-------------------------------------------------------------+----------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 38                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RESET_N  ; P22   ; 5A       ; 54           ; 16           ; 54           ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]    ; U13   ; 4A       ; 33           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]    ; V13   ; 4A       ; 33           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]    ; T13   ; 4A       ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]    ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]    ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]    ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]    ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]    ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]    ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]    ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; key_clk  ; D12   ; 7A       ; 32           ; 45           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; key_data ; U12   ; 3B       ; 24           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LCD_CS_N    ; W9    ; 3A       ; 11           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LCD_ON      ; K16   ; 7A       ; 44           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LCD_RD_N    ; D6    ; 8A       ; 12           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LCD_RESET_N ; R5    ; 3A       ; 10           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LCD_RS      ; P6    ; 3A       ; 11           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LCD_WR_N    ; N6    ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[0]     ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]     ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]     ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]     ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]     ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]     ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]     ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]     ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]     ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]     ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LCD_D[0]  ; W8    ; 3A       ; 11           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[10] ; U8    ; 3A       ; 10           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[11] ; T7    ; 3A       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[12] ; M7    ; 3A       ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[13] ; AB5   ; 3B       ; 16           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[14] ; V10   ; 3B       ; 16           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[15] ; R7    ; 3A       ; 14           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[1]  ; T8    ; 3A       ; 12           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[2]  ; U6    ; 3A       ; 12           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[3]  ; V6    ; 3A       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[4]  ; AB6   ; 3B       ; 16           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[5]  ; P7    ; 3A       ; 14           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[6]  ; V9    ; 3B       ; 16           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[7]  ; M6    ; 3A       ; 14           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[8]  ; U7    ; 3A       ; 10           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; LCD_D[9]  ; R6    ; 3A       ; 10           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 10 / 16 ( 63 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 6 / 32 ( 19 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 10 / 48 ( 21 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )    ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 2 / 48 ( 4 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 32 ( 3 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                  ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; LCD_D[13]                       ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; LCD_D[4]                        ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; LCD_RD_N                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; key_clk                         ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; LCD_ON                          ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; M6       ; 70         ; 3A       ; LCD_D[7]                        ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; LCD_D[12]                       ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; LCD_WR_N                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; P6       ; 62         ; 3A       ; LCD_RS                          ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; LCD_D[5]                        ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESET_N                         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; LCD_RESET_N                     ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R6       ; 58         ; 3A       ; LCD_D[9]                        ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; LCD_D[15]                       ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; LCD_D[11]                       ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; LCD_D[1]                        ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; LCD_D[2]                        ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; LCD_D[8]                        ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; LCD_D[10]                       ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; key_data                        ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; V6       ; 69         ; 3A       ; LCD_D[3]                        ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; LCD_D[6]                        ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; LCD_D[14]                       ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; LCD_D[0]                        ; bidir  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; LCD_CS_N                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; LEDR[0]     ; Missing drive strength and slew rate ;
; LEDR[1]     ; Missing drive strength and slew rate ;
; LEDR[2]     ; Missing drive strength and slew rate ;
; LEDR[3]     ; Missing drive strength and slew rate ;
; LEDR[4]     ; Missing drive strength and slew rate ;
; LEDR[5]     ; Missing drive strength and slew rate ;
; LEDR[6]     ; Missing drive strength and slew rate ;
; LEDR[7]     ; Missing drive strength and slew rate ;
; LEDR[8]     ; Missing drive strength and slew rate ;
; LEDR[9]     ; Missing drive strength and slew rate ;
; LCD_CS_N    ; Missing drive strength and slew rate ;
; LCD_RD_N    ; Missing drive strength and slew rate ;
; LCD_RESET_N ; Missing drive strength and slew rate ;
; LCD_RS      ; Missing drive strength and slew rate ;
; LCD_WR_N    ; Missing drive strength and slew rate ;
; LCD_ON      ; Missing drive strength and slew rate ;
; LCD_D[0]    ; Missing drive strength and slew rate ;
; LCD_D[1]    ; Missing drive strength and slew rate ;
; LCD_D[2]    ; Missing drive strength and slew rate ;
; LCD_D[3]    ; Missing drive strength and slew rate ;
; LCD_D[4]    ; Missing drive strength and slew rate ;
; LCD_D[5]    ; Missing drive strength and slew rate ;
; LCD_D[6]    ; Missing drive strength and slew rate ;
; LCD_D[7]    ; Missing drive strength and slew rate ;
; LCD_D[8]    ; Missing drive strength and slew rate ;
; LCD_D[9]    ; Missing drive strength and slew rate ;
; LCD_D[10]   ; Missing drive strength and slew rate ;
; LCD_D[11]   ; Missing drive strength and slew rate ;
; LCD_D[12]   ; Missing drive strength and slew rate ;
; LCD_D[13]   ; Missing drive strength and slew rate ;
; LCD_D[14]   ; Missing drive strength and slew rate ;
; LCD_D[15]   ; Missing drive strength and slew rate ;
; LCD_CS_N    ; Missing location assignment          ;
; LCD_RD_N    ; Missing location assignment          ;
; LCD_RESET_N ; Missing location assignment          ;
; LCD_RS      ; Missing location assignment          ;
; LCD_WR_N    ; Missing location assignment          ;
; LCD_ON      ; Missing location assignment          ;
; key_clk     ; Missing location assignment          ;
; key_data    ; Missing location assignment          ;
; LCD_D[0]    ; Missing location assignment          ;
; LCD_D[1]    ; Missing location assignment          ;
; LCD_D[2]    ; Missing location assignment          ;
; LCD_D[3]    ; Missing location assignment          ;
; LCD_D[4]    ; Missing location assignment          ;
; LCD_D[5]    ; Missing location assignment          ;
; LCD_D[6]    ; Missing location assignment          ;
; LCD_D[7]    ; Missing location assignment          ;
; LCD_D[8]    ; Missing location assignment          ;
; LCD_D[9]    ; Missing location assignment          ;
; LCD_D[10]   ; Missing location assignment          ;
; LCD_D[11]   ; Missing location assignment          ;
; LCD_D[12]   ; Missing location assignment          ;
; LCD_D[13]   ; Missing location assignment          ;
; LCD_D[14]   ; Missing location assignment          ;
; LCD_D[15]   ; Missing location assignment          ;
+-------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                ;
+------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                      ;                           ;
+------------------------------------------------------------------------------------------------------+---------------------------+
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                      ; Integer PLL               ;
;     -- PLL Location                                                                                  ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                       ; none                      ;
;     -- PLL Bandwidth                                                                                 ; Auto                      ;
;         -- PLL Bandwidth Range                                                                       ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                     ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                    ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                             ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                            ; Direct                    ;
;     -- PLL Freq Min Lock                                                                             ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                             ; 133.333333 MHz            ;
;     -- PLL Enable                                                                                    ; On                        ;
;     -- PLL Fractional Division                                                                       ; N/A                       ;
;     -- M Counter                                                                                     ; 12                        ;
;     -- N Counter                                                                                     ; 2                         ;
;     -- PLL Refclk Select                                                                             ;                           ;
;             -- PLL Refclk Select Location                                                            ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                    ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                    ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                       ; N/A                       ;
;             -- CORECLKIN source                                                                      ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                    ; N/A                       ;
;             -- PLLIQCLKIN source                                                                     ; N/A                       ;
;             -- RXIQCLKIN source                                                                      ; N/A                       ;
;             -- CLKIN(0) source                                                                       ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                       ; N/A                       ;
;             -- CLKIN(2) source                                                                       ; N/A                       ;
;             -- CLKIN(3) source                                                                       ; N/A                       ;
;     -- PLL Output Counter                                                                            ;                           ;
;         -- PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                ; 100.0 MHz                 ;
;             -- Output Clock Location                                                                 ; PLLOUTPUTCOUNTER_X0_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                ; On                        ;
;             -- Duty Cycle                                                                            ; 50.0000                   ;
;             -- Phase Shift                                                                           ; 0.000000 degrees          ;
;             -- C Counter                                                                             ; 3                         ;
;             -- C Counter PH Mux PRST                                                                 ; 0                         ;
;             -- C Counter PRST                                                                        ; 1                         ;
;         -- PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                ; 1.0 MHz                   ;
;             -- Output Clock Location                                                                 ; PLLOUTPUTCOUNTER_X0_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                ; Off                       ;
;             -- Duty Cycle                                                                            ; 50.0000                   ;
;             -- Phase Shift                                                                           ; 0.000000 degrees          ;
;             -- C Counter                                                                             ; 300                       ;
;             -- C Counter PH Mux PRST                                                                 ; 0                         ;
;             -- C Counter PRST                                                                        ; 1                         ;
;                                                                                                      ;                           ;
+------------------------------------------------------------------------------------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                    ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |Computador                                                                                                                             ; 613.0 (1.5)          ; 682.0 (2.0)                      ; 70.0 (0.5)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 1051 (4)            ; 552 (0)                   ; 0 (0)         ; 647184            ; 80    ; 0          ; 46   ; 0            ; |Computador                                                                                                                                                                                                                                                                                                                                            ; Computador                        ; work         ;
;    |CPU:MAIN_CPU|                                                                                                                       ; 84.2 (0.0)           ; 85.6 (0.0)                       ; 1.6 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 63 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU                                                                                                                                                                                                                                                                                                                               ; CPU                               ; work         ;
;       |ALU:ULA|                                                                                                                         ; 45.1 (0.0)           ; 48.5 (0.0)                       ; 3.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA                                                                                                                                                                                                                                                                                                                       ; ALU                               ; work         ;
;          |Add16:u4|                                                                                                                     ; 15.8 (0.0)           ; 16.2 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4                                                                                                                                                                                                                                                                                                              ; Add16                             ; work         ;
;             |FullAdder:u1|                                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u1                                                                                                                                                                                                                                                                                                 ; FullAdder                         ; work         ;
;             |FullAdder:u10|                                                                                                             ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u10                                                                                                                                                                                                                                                                                                ; FullAdder                         ; work         ;
;             |FullAdder:u11|                                                                                                             ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u11                                                                                                                                                                                                                                                                                                ; FullAdder                         ; work         ;
;             |FullAdder:u12|                                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u12                                                                                                                                                                                                                                                                                                ; FullAdder                         ; work         ;
;             |FullAdder:u13|                                                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u13                                                                                                                                                                                                                                                                                                ; FullAdder                         ; work         ;
;             |FullAdder:u14|                                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u14                                                                                                                                                                                                                                                                                                ; FullAdder                         ; work         ;
;             |FullAdder:u15|                                                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u15                                                                                                                                                                                                                                                                                                ; FullAdder                         ; work         ;
;             |FullAdder:u2|                                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u2                                                                                                                                                                                                                                                                                                 ; FullAdder                         ; work         ;
;             |FullAdder:u3|                                                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u3                                                                                                                                                                                                                                                                                                 ; FullAdder                         ; work         ;
;             |FullAdder:u4|                                                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u4                                                                                                                                                                                                                                                                                                 ; FullAdder                         ; work         ;
;             |FullAdder:u5|                                                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u5                                                                                                                                                                                                                                                                                                 ; FullAdder                         ; work         ;
;             |FullAdder:u6|                                                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u6                                                                                                                                                                                                                                                                                                 ; FullAdder                         ; work         ;
;             |FullAdder:u7|                                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u7                                                                                                                                                                                                                                                                                                 ; FullAdder                         ; work         ;
;             |FullAdder:u8|                                                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u8                                                                                                                                                                                                                                                                                                 ; FullAdder                         ; work         ;
;             |FullAdder:u9|                                                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Add16:u4|FullAdder:u9                                                                                                                                                                                                                                                                                                 ; FullAdder                         ; work         ;
;          |Mux16:u6|                                                                                                                     ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|Mux16:u6                                                                                                                                                                                                                                                                                                              ; Mux16                             ; work         ;
;          |comparador16:u8|                                                                                                              ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|comparador16:u8                                                                                                                                                                                                                                                                                                       ; comparador16                      ; work         ;
;          |inversor16:u1|                                                                                                                ; 4.9 (4.9)            ; 5.6 (5.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|inversor16:u1                                                                                                                                                                                                                                                                                                         ; inversor16                        ; work         ;
;          |inversor16:u3|                                                                                                                ; 4.1 (4.1)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|inversor16:u3                                                                                                                                                                                                                                                                                                         ; inversor16                        ; work         ;
;          |inversor16:u7|                                                                                                                ; 9.5 (9.5)            ; 11.6 (11.6)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|inversor16:u7                                                                                                                                                                                                                                                                                                         ; inversor16                        ; work         ;
;          |zerador16:u2|                                                                                                                 ; 4.0 (4.0)            ; 5.3 (5.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ALU:ULA|zerador16:u2                                                                                                                                                                                                                                                                                                          ; zerador16                         ; work         ;
;       |ControlUnit:CU|                                                                                                                  ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|ControlUnit:CU                                                                                                                                                                                                                                                                                                                ; ControlUnit                       ; work         ;
;       |Mux16:MUX_A_M_ALU|                                                                                                               ; 11.2 (11.2)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Mux16:MUX_A_M_ALU                                                                                                                                                                                                                                                                                                             ; Mux16                             ; work         ;
;       |PC:PROG_COUNTER|                                                                                                                 ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|PC:PROG_COUNTER                                                                                                                                                                                                                                                                                                               ; PC                                ; work         ;
;       |Register16:REG_A|                                                                                                                ; 7.9 (0.0)            ; 7.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A                                                                                                                                                                                                                                                                                                              ; Register16                        ; work         ;
;          |Register8:u1|                                                                                                                 ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1                                                                                                                                                                                                                                                                                                 ; Register8                         ; work         ;
;             |BinaryDigit:u1|                                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u1                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u1|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u2|                                                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u2                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u2|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u3|                                                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u3                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u3|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u4|                                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u4                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u4|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u5|                                                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u5                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u5|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u6|                                                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u6                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u6|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u7|                                                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u7                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u7|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u8|                                                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u8                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u8|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;          |Register8:u2|                                                                                                                 ; 4.2 (0.0)            ; 4.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2                                                                                                                                                                                                                                                                                                 ; Register8                         ; work         ;
;             |BinaryDigit:u1|                                                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u1                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u1|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u2|                                                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u2                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u2|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u3|                                                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u3                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u3|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u4|                                                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u4                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u4|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u5|                                                                                                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u5                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u5|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u6|                                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u6                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u6|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u7|                                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u7                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u7|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u8|                                                                                                            ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;       |Register16:REG_D|                                                                                                                ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D                                                                                                                                                                                                                                                                                                              ; Register16                        ; work         ;
;          |Register8:u1|                                                                                                                 ; 2.2 (0.0)            ; 2.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1                                                                                                                                                                                                                                                                                                 ; Register8                         ; work         ;
;             |BinaryDigit:u1|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u1                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u1|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u2|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u2                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u2|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u3|                                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u3                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u3|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u4|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u4                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u4|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u5|                                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u5                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u5|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u6|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u6                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u6|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u7|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u7                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u7|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u8|                                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u8                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u8|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;          |Register8:u2|                                                                                                                 ; 2.2 (0.0)            ; 2.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2                                                                                                                                                                                                                                                                                                 ; Register8                         ; work         ;
;             |BinaryDigit:u1|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u1                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u1|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u2|                                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u2                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u2|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u3|                                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u3                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u3|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u4|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u4                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u4|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u5|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u5                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u5|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u6|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u6                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u6|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u7|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u7                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u7|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u8|                                                                                                            ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u8                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u8|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;       |Register16:REG_S|                                                                                                                ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S                                                                                                                                                                                                                                                                                                              ; Register16                        ; work         ;
;          |Register8:u1|                                                                                                                 ; 2.4 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1                                                                                                                                                                                                                                                                                                 ; Register8                         ; work         ;
;             |BinaryDigit:u1|                                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u1                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u1|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u2|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u2                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u2|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u3|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u3                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u3|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u4|                                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u4                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u4|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u5|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u5                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u5|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u6|                                                                                                            ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u6                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u6|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u7|                                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u7                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u7|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u8|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u8                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u8|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;          |Register8:u2|                                                                                                                 ; 2.1 (0.0)            ; 2.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2                                                                                                                                                                                                                                                                                                 ; Register8                         ; work         ;
;             |BinaryDigit:u1|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u1                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u1|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u2|                                                                                                            ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u2                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u2|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u3|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u3                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u3|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u4|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u4                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u4|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u5|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u5                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u5|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u6|                                                                                                            ; 0.0 (0.0)            ; 0.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u6                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.0 (0.0)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u6|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u7|                                                                                                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u7                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u7|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;             |BinaryDigit:u8|                                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u8                                                                                                                                                                                                                                                                                  ; BinaryDigit                       ; work         ;
;                |FlipFlopD:u1|                                                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u8|FlipFlopD:u1                                                                                                                                                                                                                                                                     ; FlipFlopD                         ; work         ;
;    |MemoryIO:MEMORY_MAPED|                                                                                                              ; 411.3 (3.0)          ; 449.9 (8.6)                      ; 38.9 (5.6)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 739 (5)             ; 338 (10)                  ; 0 (0)         ; 385024            ; 47    ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED                                                                                                                                                                                                                                                                                                                      ; MemoryIO                          ; work         ;
;       |RAM16K:RAM|                                                                                                                      ; 1.7 (0.0)            ; 1.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 3 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|RAM16K:RAM                                                                                                                                                                                                                                                                                                           ; RAM16K                            ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 1.7 (0.0)            ; 1.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 3 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;             |altsyncram_fn14:auto_generated|                                                                                            ; 1.7 (0.7)            ; 1.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 3 (3)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated                                                                                                                                                                                                                                            ; altsyncram_fn14                   ; work         ;
;                |decode_5la:decode3|                                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|decode_5la:decode3                                                                                                                                                                                                                         ; decode_5la                        ; work         ;
;       |Screen:DISPLAY|                                                                                                                  ; 406.7 (61.0)         ; 439.5 (61.4)                     ; 33.2 (0.6)                                        ; 0.3 (0.2)                        ; 0.0 (0.0)            ; 732 (108)           ; 325 (70)                  ; 0 (0)         ; 122880            ; 15    ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY                                                                                                                                                                                                                                                                                                       ; Screen                            ; work         ;
;          |FIFO16x4096:FIFO16x4096_inst|                                                                                                 ; 40.5 (0.0)           ; 69.8 (0.0)                       ; 29.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (0)              ; 141 (0)                   ; 0 (0)         ; 122880            ; 15    ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst                                                                                                                                                                                                                                                                          ; FIFO16x4096                       ; work         ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 40.5 (0.0)           ; 69.8 (0.0)                       ; 29.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (0)              ; 141 (0)                   ; 0 (0)         ; 122880            ; 15    ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component                                                                                                                                                                                                                                                  ; dcfifo                            ; work         ;
;                |dcfifo_qol1:auto_generated|                                                                                             ; 40.5 (5.3)           ; 69.8 (19.2)                      ; 29.3 (13.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (6)              ; 141 (40)                  ; 0 (0)         ; 122880            ; 15    ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated                                                                                                                                                                                                                       ; dcfifo_qol1                       ; work         ;
;                   |a_graycounter_kvb:wrptr_g1p|                                                                                         ; 11.2 (11.2)          ; 11.9 (11.9)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_kvb:wrptr_g1p                                                                                                                                                                                           ; a_graycounter_kvb                 ; work         ;
;                   |a_graycounter_oh6:rdptr_g1p|                                                                                         ; 11.8 (11.8)          ; 13.2 (13.2)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|a_graycounter_oh6:rdptr_g1p                                                                                                                                                                                           ; a_graycounter_oh6                 ; work         ;
;                   |alt_synch_pipe_sal:rs_dgwp|                                                                                          ; 3.5 (0.0)            ; 10.2 (0.0)                       ; 6.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|alt_synch_pipe_sal:rs_dgwp                                                                                                                                                                                            ; alt_synch_pipe_sal                ; work         ;
;                      |dffpipe_d09:dffpipe12|                                                                                            ; 3.5 (3.5)            ; 10.2 (10.2)                      ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|alt_synch_pipe_sal:rs_dgwp|dffpipe_d09:dffpipe12                                                                                                                                                                      ; dffpipe_d09                       ; work         ;
;                   |alt_synch_pipe_tal:ws_dgrp|                                                                                          ; 3.3 (0.0)            ; 9.8 (0.0)                        ; 6.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|alt_synch_pipe_tal:ws_dgrp                                                                                                                                                                                            ; alt_synch_pipe_tal                ; work         ;
;                      |dffpipe_e09:dffpipe15|                                                                                            ; 3.3 (3.3)            ; 9.8 (9.8)                        ; 6.4 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|alt_synch_pipe_tal:ws_dgrp|dffpipe_e09:dffpipe15                                                                                                                                                                      ; dffpipe_e09                       ; work         ;
;                   |altsyncram_4la1:fifo_ram|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 122880            ; 15    ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|altsyncram_4la1:fifo_ram                                                                                                                                                                                              ; altsyncram_4la1                   ; work         ;
;                   |cmpr_c06:rdempty_eq_comp|                                                                                            ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|cmpr_c06:rdempty_eq_comp                                                                                                                                                                                              ; cmpr_c06                          ; work         ;
;                   |cmpr_c06:wrfull_eq_comp|                                                                                             ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|cmpr_c06:wrfull_eq_comp                                                                                                                                                                                               ; cmpr_c06                          ; work         ;
;          |ILI9341:LCD|                                                                                                                  ; 125.5 (125.5)        ; 127.3 (127.3)                    ; 1.9 (1.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 208 (208)           ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|ILI9341:LCD                                                                                                                                                                                                                                                                                           ; ILI9341                           ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 62.7 (0.0)           ; 63.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|lpm_divide:Div0                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_jbm:auto_generated|                                                                                             ; 62.7 (0.0)           ; 63.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|lpm_divide:Div0|lpm_divide_jbm:auto_generated                                                                                                                                                                                                                                                         ; lpm_divide_jbm                    ; work         ;
;                |sign_div_unsign_plh:divider|                                                                                            ; 62.7 (0.0)           ; 63.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                                             ; sign_div_unsign_plh               ; work         ;
;                   |alt_u_div_ove:divider|                                                                                               ; 62.7 (62.7)          ; 63.0 (63.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (128)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider                                                                                                                                                                                                       ; alt_u_div_ove                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 117.0 (0.0)          ; 118.0 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 230 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|lpm_divide:Mod0                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_65m:auto_generated|                                                                                             ; 117.0 (0.0)          ; 118.0 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 230 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|lpm_divide:Mod0|lpm_divide_65m:auto_generated                                                                                                                                                                                                                                                         ; lpm_divide_65m                    ; work         ;
;                |sign_div_unsign_9nh:divider|                                                                                            ; 117.0 (0.0)          ; 118.0 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 230 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider                                                                                                                                                                                                                             ; sign_div_unsign_9nh               ; work         ;
;                   |alt_u_div_o2f:divider|                                                                                               ; 117.0 (117.0)        ; 118.0 (118.0)                    ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 230 (230)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|MemoryIO:MEMORY_MAPED|Screen:DISPLAY|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider                                                                                                                                                                                                       ; alt_u_div_o2f                     ; work         ;
;    |PLL:PLL_inst|                                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|PLL:PLL_inst                                                                                                                                                                                                                                                                                                                               ; PLL                               ; work         ;
;       |PLL_0002:pll_inst|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|PLL:PLL_inst|PLL_0002:pll_inst                                                                                                                                                                                                                                                                                                             ; PLL_0002                          ; PLL          ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                     ; altera_pll                        ; work         ;
;    |ROM32K:ROM|                                                                                                                         ; 58.4 (0.0)           ; 71.5 (0.0)                       ; 13.5 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 60 (0)                    ; 0 (0)         ; 262160            ; 33    ; 0          ; 0    ; 0            ; |Computador|ROM32K:ROM                                                                                                                                                                                                                                                                                                                                 ; ROM32K                            ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 58.4 (0.0)           ; 71.5 (0.0)                       ; 13.5 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 60 (0)                    ; 0 (0)         ; 262160            ; 33    ; 0          ; 0    ; 0            ; |Computador|ROM32K:ROM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                 ; altsyncram                        ; work         ;
;          |altsyncram_m844:auto_generated|                                                                                               ; 58.4 (0.0)           ; 71.5 (0.0)                       ; 13.5 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 60 (0)                    ; 0 (0)         ; 262160            ; 33    ; 0          ; 0    ; 0            ; |Computador|ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated                                                                                                                                                                                                                                                                  ; altsyncram_m844                   ; work         ;
;             |altsyncram_kv43:altsyncram1|                                                                                               ; 14.9 (1.2)           ; 22.6 (1.6)                       ; 7.9 (0.4)                                         ; 0.3 (0.1)                        ; 0.0 (0.0)            ; 25 (0)              ; 6 (6)                     ; 0 (0)         ; 262160            ; 33    ; 0          ; 0    ; 0            ; |Computador|ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1                                                                                                                                                                                                                                      ; altsyncram_kv43                   ; work         ;
;                |decode_01a:rden_decode_a|                                                                                               ; 0.4 (0.4)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|decode_01a:rden_decode_a                                                                                                                                                                                                             ; decode_01a                        ; work         ;
;                |decode_01a:rden_decode_b|                                                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|decode_01a:rden_decode_b                                                                                                                                                                                                             ; decode_01a                        ; work         ;
;                |decode_7la:decode5|                                                                                                     ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|decode_7la:decode5                                                                                                                                                                                                                   ; decode_7la                        ; work         ;
;                |mux_6hb:mux6|                                                                                                           ; 9.8 (9.8)            ; 15.0 (15.0)                      ; 5.3 (5.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|mux_6hb:mux6                                                                                                                                                                                                                         ; mux_6hb                           ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 43.4 (33.4)          ; 48.9 (38.9)                      ; 5.6 (5.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 65 (48)             ; 54 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                        ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                     ; sld_rom_sr                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 57.5 (0.5)           ; 73.0 (0.5)                       ; 15.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (1)              ; 91 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 57.0 (0.0)           ; 72.5 (0.0)                       ; 15.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (0)              ; 91 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 57.0 (0.0)           ; 72.5 (0.0)                       ; 15.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (0)              ; 91 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 57.0 (1.3)           ; 72.5 (2.8)                       ; 15.5 (1.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (1)              ; 91 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 55.7 (0.0)           ; 69.7 (0.0)                       ; 14.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 55.7 (36.0)          ; 69.7 (47.7)                      ; 14.0 (11.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (65)             ; 86 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 9.5 (9.5)            ; 9.8 (9.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.2 (10.2)          ; 12.2 (12.2)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Computador|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_CS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_RD_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_RESET_N ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_RS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_WR_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_ON      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; key_clk     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; key_data    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LCD_D[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[4]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[5]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[6]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[7]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[8]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[9]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[10]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[11]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[12]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[13]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[14]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_D[15]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RESET_N     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                             ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; key_clk                                                                                      ;                   ;         ;
; key_data                                                                                     ;                   ;         ;
; LCD_D[0]                                                                                     ;                   ;         ;
; LCD_D[1]                                                                                     ;                   ;         ;
; LCD_D[2]                                                                                     ;                   ;         ;
; LCD_D[3]                                                                                     ;                   ;         ;
; LCD_D[4]                                                                                     ;                   ;         ;
; LCD_D[5]                                                                                     ;                   ;         ;
; LCD_D[6]                                                                                     ;                   ;         ;
; LCD_D[7]                                                                                     ;                   ;         ;
; LCD_D[8]                                                                                     ;                   ;         ;
; LCD_D[9]                                                                                     ;                   ;         ;
; LCD_D[10]                                                                                    ;                   ;         ;
; LCD_D[11]                                                                                    ;                   ;         ;
; LCD_D[12]                                                                                    ;                   ;         ;
; LCD_D[13]                                                                                    ;                   ;         ;
; LCD_D[14]                                                                                    ;                   ;         ;
; LCD_D[15]                                                                                    ;                   ;         ;
; SW[0]                                                                                        ;                   ;         ;
;      - CPU:MAIN_CPU|Mux16:MUX_A_M_ALU|q[0]~2                                                 ; 1                 ; 0       ;
; RESET_N                                                                                      ;                   ;         ;
;      - RST_CPU~0                                                                             ; 1                 ; 0       ;
;      - MemoryIO:MEMORY_MAPED|Screen:DISPLAY|ILI9341:LCD|LCD_WR_N~2                           ; 1                 ; 0       ;
;      - MemoryIO:MEMORY_MAPED|Screen:DISPLAY|ILI9341:LCD|cnt[4]~0                             ; 1                 ; 0       ;
;      - MemoryIO:MEMORY_MAPED|Screen:DISPLAY|ILI9341:LCD|counterClear[9]~0                    ; 1                 ; 0       ;
;      - RST_CPU                                                                               ; 1                 ; 0       ;
;      - MemoryIO:MEMORY_MAPED|Screen:DISPLAY|ILI9341:LCD|LCD_D[10]~0                          ; 1                 ; 0       ;
;      - MemoryIO:MEMORY_MAPED|Screen:DISPLAY|ILI9341:LCD|LCD_WR_N~3                           ; 1                 ; 0       ;
;      - MemoryIO:MEMORY_MAPED|Screen:DISPLAY|ILI9341:LCD|counter[13]~0                        ; 1                 ; 0       ;
;      - MemoryIO:MEMORY_MAPED|Screen:DISPLAY|ILI9341:LCD|DELAY_MS~2                           ; 1                 ; 0       ;
;      - MemoryIO:MEMORY_MAPED|Screen:DISPLAY|ILI9341:LCD|DELAY_MS[10]~3                       ; 1                 ; 0       ;
;      - MemoryIO:MEMORY_MAPED|Screen:DISPLAY|ILI9341:LCD|DELAY_MS~4                           ; 1                 ; 0       ;
;      - MemoryIO:MEMORY_MAPED|Screen:DISPLAY|PX_X[8]~1                                        ; 1                 ; 0       ;
;      - PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 1                 ; 0       ;
; SW[1]                                                                                        ;                   ;         ;
;      - CPU:MAIN_CPU|Mux16:MUX_A_M_ALU|q[1]~3                                                 ; 1                 ; 0       ;
; SW[2]                                                                                        ;                   ;         ;
;      - CPU:MAIN_CPU|Mux16:MUX_A_M_ALU|q[2]~4                                                 ; 0                 ; 0       ;
; SW[3]                                                                                        ;                   ;         ;
;      - CPU:MAIN_CPU|Mux16:MUX_A_M_ALU|q[3]~5                                                 ; 0                 ; 0       ;
; SW[4]                                                                                        ;                   ;         ;
;      - CPU:MAIN_CPU|Mux16:MUX_A_M_ALU|q[4]~6                                                 ; 0                 ; 0       ;
; SW[5]                                                                                        ;                   ;         ;
;      - CPU:MAIN_CPU|Mux16:MUX_A_M_ALU|q[5]~7                                                 ; 1                 ; 0       ;
; SW[6]                                                                                        ;                   ;         ;
;      - CPU:MAIN_CPU|Mux16:MUX_A_M_ALU|q[6]~8                                                 ; 1                 ; 0       ;
; SW[7]                                                                                        ;                   ;         ;
;      - CPU:MAIN_CPU|Mux16:MUX_A_M_ALU|q[7]~9                                                 ; 0                 ; 0       ;
; SW[8]                                                                                        ;                   ;         ;
;      - CPU:MAIN_CPU|Mux16:MUX_A_M_ALU|q[8]~10                                                ; 1                 ; 0       ;
; SW[9]                                                                                        ;                   ;         ;
;      - CPU:MAIN_CPU|Mux16:MUX_A_M_ALU|q[9]~11                                                ; 0                 ; 0       ;
; CLOCK_50                                                                                     ;                   ;         ;
+----------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                  ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_M9                    ; 37      ; Clock                                               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CPU:MAIN_CPU|ControlUnit:CU|loadA                                                                                                                                                                                                                                                                                                                          ; LABCELL_X26_Y12_N30       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPU:MAIN_CPU|ControlUnit:CU|loadD                                                                                                                                                                                                                                                                                                                          ; LABCELL_X24_Y12_N51       ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPU:MAIN_CPU|ControlUnit:CU|loadPC~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X25_Y13_N54       ; 15      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPU:MAIN_CPU|ControlUnit:CU|loadS                                                                                                                                                                                                                                                                                                                          ; LABCELL_X24_Y12_N57       ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u6|FlipFlopD:u1|q                                                                                                                                                                                                                                                                                   ; FF_X24_Y13_N14            ; 39      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MemoryIO:MEMORY_MAPED|LED[0]~3                                                                                                                                                                                                                                                                                                                             ; LABCELL_X26_Y13_N48       ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|decode_5la:decode3|eq_node[0]~0                                                                                                                                                                                                                            ; LABCELL_X24_Y13_N39       ; 16      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|decode_5la:decode3|eq_node[1]~1                                                                                                                                                                                                                            ; LABCELL_X26_Y13_N45       ; 16      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                         ; LABCELL_X29_Y14_N42       ; 39      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                         ; LABCELL_X17_Y17_N12       ; 39      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|ILI9341:LCD|DELAY_MS[10]~3                                                                                                                                                                                                                                                                                            ; LABCELL_X7_Y8_N3          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|ILI9341:LCD|cnt[4]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X7_Y8_N57         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|ILI9341:LCD|counterClear[9]~0                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y8_N33         ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|ILI9341:LCD|counter[13]~1                                                                                                                                                                                                                                                                                             ; LABCELL_X6_Y8_N54         ; 31      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|PX_X[8]~1                                                                                                                                                                                                                                                                                                             ; LABCELL_X12_Y8_N39        ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                      ; PLLOUTPUTCOUNTER_X0_Y2_N1 ; 298     ; Clock                                               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                                      ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 165     ; Clock                                               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|decode_01a:rden_decode_a|w_anode685w[2]                                                                                                                                                                                                              ; LABCELL_X24_Y11_N54       ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|decode_01a:rden_decode_a|w_anode699w[2]                                                                                                                                                                                                              ; LABCELL_X24_Y11_N51       ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|decode_01a:rden_decode_a|w_anode708w[2]                                                                                                                                                                                                              ; LABCELL_X24_Y11_N9        ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|decode_01a:rden_decode_b|w_anode685w[2]~0                                                                                                                                                                                                            ; LABCELL_X6_Y2_N54         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|decode_01a:rden_decode_b|w_anode699w[2]~0                                                                                                                                                                                                            ; LABCELL_X6_Y2_N21         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|decode_01a:rden_decode_b|w_anode708w[2]~0                                                                                                                                                                                                            ; LABCELL_X6_Y2_N45         ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|decode_7la:decode5|w_anode647w[2]~0                                                                                                                                                                                                                  ; LABCELL_X6_Y2_N24         ; 16      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|decode_7la:decode5|w_anode660w[2]~0                                                                                                                                                                                                                  ; LABCELL_X6_Y2_N0          ; 16      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|decode_7la:decode5|w_anode668w[2]~0                                                                                                                                                                                                                  ; LABCELL_X6_Y2_N15         ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|mux_6hb:mux6|result_node[15]~8                                                                                                                                                                                                                       ; LABCELL_X17_Y10_N9        ; 24      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                            ; LABCELL_X5_Y2_N42         ; 7       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                            ; LABCELL_X6_Y2_N39         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                            ; LABCELL_X5_Y2_N21         ; 15      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~1                                                                                                                                                                                                                                  ; LABCELL_X5_Y2_N57         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]~4                                                                                                                                                                                                                                  ; LABCELL_X6_Y2_N30         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                                                                        ; LABCELL_X2_Y2_N27         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~1                                                                                                                                                                                   ; LABCELL_X2_Y2_N42         ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; RST_CPU                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X12_Y8_N45        ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; RST_CPU~0                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X7_Y8_N30         ; 113     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y4_N3             ; 180     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y4_N3             ; 23      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y4_N23              ; 25      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                      ; MLABCELL_X4_Y3_N45        ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; MLABCELL_X4_Y3_N39        ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X1_Y3_N18         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                             ; FF_X4_Y2_N14              ; 18      ; Async. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X2_Y4_N18         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                             ; FF_X4_Y2_N29              ; 10      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                             ; MLABCELL_X4_Y3_N54        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1              ; MLABCELL_X4_Y3_N3         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; LABCELL_X2_Y4_N27         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~1      ; MLABCELL_X4_Y3_N36        ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~1 ; MLABCELL_X4_Y3_N42        ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y5_N14              ; 15      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X1_Y3_N17              ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y4_N20              ; 30      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X2_Y1_N39         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X1_Y4_N50              ; 34      ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X1_Y3_N48         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                       ;
+-----------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                  ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                              ; PIN_M9                    ; 37      ; Global Clock         ; GCLK5            ; --                        ;
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y2_N1 ; 298     ; Global Clock         ; GCLK2            ; --                        ;
; PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 165     ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ALTSYNCRAM                                               ; AUTO ; Single Port      ; Single Clock ; 16384        ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 262144 ; 16384                       ; 16                          ; --                          ; --                          ; 262144              ; 32          ; 0          ; None ; M10K_X30_Y20_N0, M10K_X38_Y13_N0, M10K_X30_Y5_N0, M10K_X38_Y11_N0, M10K_X38_Y14_N0, M10K_X30_Y4_N0, M10K_X30_Y16_N0, M10K_X30_Y7_N0, M10K_X11_Y15_N0, M10K_X11_Y14_N0, M10K_X22_Y6_N0, M10K_X22_Y7_N0, M10K_X30_Y8_N0, M10K_X30_Y6_N0, M10K_X11_Y13_N0, M10K_X38_Y12_N0, M10K_X22_Y8_N0, M10K_X22_Y12_N0, M10K_X22_Y20_N0, M10K_X22_Y18_N0, M10K_X30_Y10_N0, M10K_X30_Y11_N0, M10K_X30_Y13_N0, M10K_X22_Y9_N0, M10K_X30_Y15_N0, M10K_X30_Y14_N0, M10K_X22_Y17_N0, M10K_X22_Y16_N0, M10K_X22_Y15_N0, M10K_X22_Y14_N0, M10K_X22_Y11_N0, M10K_X22_Y13_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; MemoryIO:MEMORY_MAPED|Screen:DISPLAY|FIFO16x4096:FIFO16x4096_inst|dcfifo:dcfifo_component|dcfifo_qol1:auto_generated|altsyncram_4la1:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 4096                        ; 30                          ; 4096                        ; 30                          ; 122880              ; 15          ; 0          ; None ; M10K_X30_Y21_N0, M10K_X30_Y19_N0, M10K_X11_Y17_N0, M10K_X22_Y19_N0, M10K_X11_Y16_N0, M10K_X30_Y18_N0, M10K_X30_Y17_N0, M10K_X22_Y21_N0, M10K_X11_Y20_N0, M10K_X11_Y18_N0, M10K_X11_Y19_N0, M10K_X3_Y17_N0, M10K_X3_Y18_N0, M10K_X3_Y20_N0, M10K_X3_Y19_N0                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ALTSYNCRAM                                         ; AUTO ; True Dual Port   ; Dual Clocks  ; 16385        ; 16           ; 16385        ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 262160 ; 16385                       ; 16                          ; 16385                       ; 16                          ; 262160              ; 33          ; 0          ; None ; M10K_X11_Y11_N0, M10K_X22_Y3_N0, M10K_X3_Y12_N0, M10K_X30_Y9_N0, M10K_X11_Y9_N0, M10K_X3_Y13_N0, M10K_X22_Y10_N0, M10K_X30_Y12_N0, M10K_X22_Y5_N0, M10K_X22_Y4_N0, M10K_X11_Y12_N0, M10K_X11_Y10_N0, M10K_X11_Y7_N0, M10K_X3_Y11_N0, M10K_X3_Y10_N0, M10K_X11_Y8_N0, M10K_X3_Y8_N0, M10K_X11_Y6_N0, M10K_X3_Y9_N0, M10K_X3_Y7_N0, M10K_X3_Y2_N0, M10K_X3_Y1_N0, M10K_X11_Y5_N0, M10K_X11_Y3_N0, M10K_X11_Y4_N0, M10K_X3_Y5_N0, M10K_X3_Y6_N0, M10K_X11_Y1_N0, M10K_X11_Y2_N0, M10K_X3_Y3_N0, M10K_X3_Y4_N0, M10K_X22_Y1_N0, M10K_X22_Y2_N0            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 3,877 / 140,056 ( 3 % ) ;
; C12 interconnects            ; 65 / 6,048 ( 1 % )      ;
; C2 interconnects             ; 1,255 / 54,648 ( 2 % )  ;
; C4 interconnects             ; 822 / 25,920 ( 3 % )    ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 239 / 140,056 ( < 1 % ) ;
; Global clocks                ; 3 / 16 ( 19 % )         ;
; Local interconnects          ; 499 / 36,960 ( 1 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 160 / 5,984 ( 3 % )     ;
; R14/C12 interconnect drivers ; 185 / 9,504 ( 2 % )     ;
; R3 interconnects             ; 1,852 / 60,192 ( 3 % )  ;
; R6 interconnects             ; 2,898 / 127,072 ( 2 % ) ;
; Spine clocks                 ; 6 / 120 ( 5 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass          ; 0            ; 22           ; 22           ; 0            ; 0            ; 50        ; 22           ; 0            ; 0            ; 0            ; 0            ; 0            ; 22           ; 0            ; 0            ; 0            ; 0            ; 0            ; 22           ; 0            ; 0            ; 0            ; 0            ; 22           ; 0            ; 50        ; 50        ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable  ; 50           ; 28           ; 28           ; 50           ; 50           ; 0         ; 28           ; 50           ; 50           ; 50           ; 50           ; 50           ; 28           ; 50           ; 50           ; 50           ; 50           ; 50           ; 28           ; 50           ; 50           ; 50           ; 50           ; 28           ; 50           ; 0         ; 0         ; 50           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; LEDR[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[8]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[9]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_CS_N            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_RD_N            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_RESET_N         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_RS              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_WR_N            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_ON              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; key_clk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; key_data            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LCD_D[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[0]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; RESET_N             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[1]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[2]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[3]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[4]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[5]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[6]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[7]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[8]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[9]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK_50            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                ; Destination Clock(s)                                                                                                                              ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tck                                                                                                                                            ; altera_reserved_tck                                                                                                                               ; 645.3             ;
; CLOCK_50,PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk,I/O ; PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                          ; 210.9             ;
; CLOCK_50,PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk,I/O ; PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                                                                          ; 115.7             ;
; CLOCK_50                                                                                                                                                       ; PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 109.8             ;
; CLOCK_50                                                                                                                                                       ; PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                                                                          ; 84.9              ;
; PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                       ; PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                          ; 49.6              ;
; CLOCK_50,PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                                                                              ; PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                                                                          ; 38.7              ;
; CLOCK_50,PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                                                                              ; PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 37.8              ;
; PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                       ; PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                          ; 35.7              ;
; CLOCK_50,PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk,I/O ; PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 23.9              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                        ; Destination Register                                                     ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------+
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|address_reg_a[1]                 ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 4.840             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|address_reg_a[0]                 ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 4.821             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a29~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.607             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a13~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.607             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a25~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.413             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a9~porta_address_reg0  ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.413             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a26~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.388             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a10~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.388             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u7|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u1|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u2|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u3|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u4|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u5|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u6|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u7|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u8|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u1|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u2|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u3|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u4|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u5|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u6|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|out_address_reg_a[0]                   ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 3.351             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a27~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u4|FlipFlopD:u1|q ; 3.256             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a11~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u4|FlipFlopD:u1|q ; 3.256             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a28~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u1|FlipFlopD:u1|q ; 3.017             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a12~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u1|FlipFlopD:u1|q ; 3.017             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a30~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u1|FlipFlopD:u1|q ; 3.003             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a14~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u1|FlipFlopD:u1|q ; 3.003             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a19~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u4|FlipFlopD:u1|q ; 2.897             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a3~porta_address_reg0  ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u4|FlipFlopD:u1|q ; 2.897             ;
; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u1|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u1|FlipFlopD:u1|q ; 2.678             ;
; CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u1|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u1|FlipFlopD:u1|q ; 2.678             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a15~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 2.602             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a31~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 2.602             ;
; CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 2.538             ;
; CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 2.538             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a31                          ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 2.517             ;
; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 2.517             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a15                          ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 2.517             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a0                           ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u1|FlipFlopD:u1|q ; 2.456             ;
; SW[0]                                                                                                                                  ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u1|FlipFlopD:u1|q ; 2.456             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a16                          ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u1|FlipFlopD:u1|q ; 2.456             ;
; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u3|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u3|FlipFlopD:u1|q ; 2.423             ;
; CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u3|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u3|FlipFlopD:u1|q ; 2.423             ;
; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u2|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u3|FlipFlopD:u1|q ; 2.381             ;
; CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u2|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u3|FlipFlopD:u1|q ; 2.381             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a4                           ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u6|FlipFlopD:u1|q ; 2.371             ;
; SW[4]                                                                                                                                  ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u6|FlipFlopD:u1|q ; 2.371             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a20                          ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u6|FlipFlopD:u1|q ; 2.371             ;
; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u6|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u6|FlipFlopD:u1|q ; 2.330             ;
; CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u6|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u6|FlipFlopD:u1|q ; 2.330             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a5                           ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u6|FlipFlopD:u1|q ; 2.322             ;
; SW[5]                                                                                                                                  ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u6|FlipFlopD:u1|q ; 2.322             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a21                          ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u6|FlipFlopD:u1|q ; 2.322             ;
; CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u2|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u3|FlipFlopD:u1|q ; 2.315             ;
; CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u2|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u3|FlipFlopD:u1|q ; 2.315             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a2                           ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u3|FlipFlopD:u1|q ; 2.294             ;
; SW[2]                                                                                                                                  ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u3|FlipFlopD:u1|q ; 2.294             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a18                          ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u3|FlipFlopD:u1|q ; 2.294             ;
; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u5|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u5|FlipFlopD:u1|q ; 2.275             ;
; CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u5|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u5|FlipFlopD:u1|q ; 2.275             ;
; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u4|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u5|FlipFlopD:u1|q ; 2.234             ;
; CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u4|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u5|FlipFlopD:u1|q ; 2.234             ;
; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u8|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u8|FlipFlopD:u1|q ; 2.172             ;
; CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u8|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u8|FlipFlopD:u1|q ; 2.172             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a1                           ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u3|FlipFlopD:u1|q ; 2.158             ;
; SW[1]                                                                                                                                  ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u3|FlipFlopD:u1|q ; 2.158             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a17                          ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u3|FlipFlopD:u1|q ; 2.158             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a26                          ; CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u3|FlipFlopD:u1|q ; 2.135             ;
; CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u3|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u3|FlipFlopD:u1|q ; 2.132             ;
; CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u3|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u3|FlipFlopD:u1|q ; 2.132             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a3                           ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u5|FlipFlopD:u1|q ; 2.114             ;
; SW[3]                                                                                                                                  ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u5|FlipFlopD:u1|q ; 2.114             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a19                          ; CPU:MAIN_CPU|Register16:REG_A|Register8:u1|BinaryDigit:u5|FlipFlopD:u1|q ; 2.114             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a10                          ; CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u3|FlipFlopD:u1|q ; 2.112             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a24~porta_address_reg0 ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 2.107             ;
; ROM32K:ROM|altsyncram:altsyncram_component|altsyncram_m844:auto_generated|altsyncram_kv43:altsyncram1|ram_block3a8~porta_address_reg0  ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 2.107             ;
; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u7|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u8|FlipFlopD:u1|q ; 2.082             ;
; CPU:MAIN_CPU|Register16:REG_S|Register8:u1|BinaryDigit:u7|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u8|FlipFlopD:u1|q ; 2.082             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a29                          ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 2.066             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a13                          ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 2.066             ;
; CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u7|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 2.064             ;
; CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u7|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u8|FlipFlopD:u1|q ; 2.064             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a6                           ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u8|FlipFlopD:u1|q ; 2.044             ;
; SW[6]                                                                                                                                  ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u8|FlipFlopD:u1|q ; 2.044             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a22                          ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u8|FlipFlopD:u1|q ; 2.044             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a7                           ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u8|FlipFlopD:u1|q ; 2.022             ;
; SW[7]                                                                                                                                  ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u8|FlipFlopD:u1|q ; 2.022             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a23                          ; CPU:MAIN_CPU|Register16:REG_D|Register8:u1|BinaryDigit:u8|FlipFlopD:u1|q ; 2.022             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a8                           ; MemoryIO:MEMORY_MAPED|LED[9]                                             ; 1.971             ;
; SW[8]                                                                                                                                  ; MemoryIO:MEMORY_MAPED|LED[9]                                             ; 1.971             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a24                          ; MemoryIO:MEMORY_MAPED|LED[9]                                             ; 1.971             ;
; CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u4|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u5|FlipFlopD:u1|q ; 1.910             ;
; CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u4|FlipFlopD:u1|q                                                               ; CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u5|FlipFlopD:u1|q ; 1.910             ;
; CPU:MAIN_CPU|Register16:REG_D|Register8:u2|BinaryDigit:u1|FlipFlopD:u1|q                                                               ; MemoryIO:MEMORY_MAPED|LED[9]                                             ; 1.895             ;
; CPU:MAIN_CPU|Register16:REG_S|Register8:u2|BinaryDigit:u1|FlipFlopD:u1|q                                                               ; MemoryIO:MEMORY_MAPED|LED[9]                                             ; 1.895             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a30                          ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u7|FlipFlopD:u1|q ; 1.892             ;
; MemoryIO:MEMORY_MAPED|RAM16K:RAM|altsyncram:altsyncram_component|altsyncram_fn14:auto_generated|ram_block1a14                          ; CPU:MAIN_CPU|Register16:REG_A|Register8:u2|BinaryDigit:u7|FlipFlopD:u1|q ; 1.892             ;
+----------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "DE0_CV_Default"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Intel FPGA Knowledge Database solution number rd05092012_239
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 24 pins of 46 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 304 fanout uses global clock CLKCTRL_G2
    Info (11162): PLL:PLL_inst|PLL_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 172 fanout uses global clock CLKCTRL_G6
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 50 fanout uses global clock CLKCTRL_G5
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_qol1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_e09:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_d09:dffpipe12|dffe13a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE0_CV_Default.sdc'
Warning (332174): Ignored filter at DE0_CV_Default.sdc(5): CLOCK2_50 could not be matched with a port File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 5
Warning (332049): Ignored create_clock at DE0_CV_Default.sdc(5): Argument <targets> is an empty collection File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 5
    Info (332050): create_clock -period 20 [get_ports CLOCK2_50] File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 5
Warning (332174): Ignored filter at DE0_CV_Default.sdc(6): CLOCK3_50 could not be matched with a port File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 6
Warning (332049): Ignored create_clock at DE0_CV_Default.sdc(6): Argument <targets> is an empty collection File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 6
    Info (332050): create_clock -period 20 [get_ports CLOCK3_50] File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 6
Warning (332174): Ignored filter at DE0_CV_Default.sdc(8): CLOCK4_50 could not be matched with a port File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 8
Warning (332049): Ignored create_clock at DE0_CV_Default.sdc(8): Argument <targets> is an empty collection File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 8
    Info (332050): create_clock -period 20 [get_ports CLOCK4_50] File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/Quartus/DE0_CV_Default.sdc Line: 8
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 300 -duty_cycle 50.00 -name {PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
    Info (332111):    3.333 PLL_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 PLL_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111): 1000.000 PLL_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:12
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170089): 1e+03 ns of routing delay (approximately 1.3% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X0_Y0 to location X10_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:32
Info (11888): Total time spent on timing analysis during the Fitter is 8.99 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:14
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin LCD_D[0] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[1] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[2] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[3] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[4] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[5] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[6] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[7] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[8] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[9] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[10] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[11] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[12] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[13] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[14] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
    Info (169065): Pin LCD_D[15] has a permanently enabled output enable File: /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/src/rtl/Computador.vhd Line: 28
Info (144001): Generated suppressed messages file /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/Quartus/DE0_CV_Default.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 198 warnings
    Info: Peak virtual memory: 1918 megabytes
    Info: Processing ended: Fri Apr 20 00:32:32 2018
    Info: Elapsed time: 00:02:10
    Info: Total CPU time (on all processors): 00:03:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/corsi/Dropbox/Insper/3s-ElementoDeSistemas/5-Repositorios/Z01-Privado/Projetos/G-Computador/Quartus/DE0_CV_Default.fit.smsg.


