el pin RX del modulo adq_unit se mapea a un pin fisico del fpga. En el main instanciar unicamente adq_unit ya que engloba a la uart y a los bloques de pre procesamiento de datos. 

recibe un reset, y devuelve un std_logic vector de 16bits junto con un std_logic de data_ready que se pone en 1 cada vez que hay un dato disponible. 