<?xml version="1.0" encoding="UTF-8"?>
<ipxact:designConfiguration xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>pulp-platform.org</ipxact:vendor>
	<ipxact:library>peripheral</ipxact:library>
	<ipxact:name>peripherals.designcfg</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:designRef vendor="pulp-platform.org" library="peripheral" name="peripherals.design" version="1.0"/>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>core_clock_gate_0</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>core_clock_gate_1</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>core_clock_gate_2</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>core_clock_gate_3</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>core_clock_gate_4</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>core_clock_gate_5</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>core_clock_gate_6</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>core_clock_gate_7</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>apb_spi_master_i</ipxact:instanceName>
		<ipxact:view viewRef="structural"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>apb_fll_if_apb_fll_if_i</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>apb_i2c_i</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>apb_timer_i</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>apb_gpio_i</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>periph_bus_i</ipxact:instanceName>
		<ipxact:view viewRef="flat"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>apb2per_debug_i</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>apb_event_unit_i</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>axi_spi_slave_i</ipxact:instanceName>
		<ipxact:view viewRef="structural"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>axi2apb_i</ipxact:instanceName>
		<ipxact:view viewRef="structural"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>apb_pulpino_i</ipxact:instanceName>
		<ipxact:view viewRef="flat_verilog"/>
	</ipxact:viewConfiguration>
	<ipxact:viewConfiguration>
		<ipxact:instanceName>apb_uart_i</ipxact:instanceName>
		<ipxact:view viewRef="flat_vhdl"/>
	</ipxact:viewConfiguration>
	<ipxact:vendorExtensions>
		<kactus2:version>3,4,174,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
		</kactus2:kts_attributes>
	</ipxact:vendorExtensions>
</ipxact:designConfiguration>
