# 选择性外延生长技术及其在源漏工程中的应用

## 选择性外延生长技术（Selective Epitaxial Growth, SEG）定义与原理

选择性外延生长技术是一种在半导体制造过程中，通过化学气相沉积（CVD）或分子束外延（MBE）等方法，在特定区域单晶生长半导体材料的工艺。该技术的核心特点是能够仅在预先定义的暴露单晶区域（如硅衬底开口区）进行外延生长，而不会在介电层（如SiO₂或SiN）表面沉积。

SEG的实现依赖于以下关键要素：
1. **表面选择性控制**：通过精确调节反应气体成分（如SiH₂Cl₂/HCl）、温度（通常750-850℃）和压力（10-100 Torr），使得化学反应仅在单晶表面发生。
2. **原位掺杂能力**：可在生长过程中引入掺杂剂（如B/P/As），实现外延层的导电特性调控。
3. **晶体取向依赖性**：生长速率会受衬底晶向影响，（100）面通常表现出最佳选择性和生长质量。

## SEG在源漏工程中的具体应用

### 提升MOSFET性能的应变工程

在现代CMOS技术中，SEG主要用于形成**嵌入式源漏（eSiGe或eSiC）**结构：
1. **PMOS应用**：在源漏区域选择性生长SiGe（锗含量20-40%），由于SiGe晶格常数大于Si，会在沟道区域引入压应力，显著提升空穴迁移率（可达2倍提升）。
2. **NMOS应用**：生长碳掺杂硅（Si:C）产生拉应力，增强电子迁移率。碳原子替代比例通常控制在0.3-1.2%以避免晶体缺陷。

### 三维结构集成中的SEG创新应用

随着FinFET和GAA(Gate-All-Around)架构的普及，SEG技术发展出更复杂的应用模式：
1. **源漏合并生长**：在纳米片（Nanosheet）晶体管中，通过SEG实现相邻纳米片之间的源漏区连接，降低接触电阻。
2. **三维轮廓控制**：采用多步外延工艺（如分步调节Ge含量），可形成渐变应力分布，优化载流子输运特性。
3. **缺陷控制技术**：通过低温缓冲层外延（如先生长20nm纯Si层）可减少后续SiGe外延的位错密度（可降至10⁵ cm⁻²以下）。

## 工艺集成关键考量因素

在实际制程中，SEG技术需要解决多项挑战：
1. **选择性保持**：必须严格控制反应室洁净度（颗粒污染<0.1个/cm²），微量氧气或水汽都会导致介电层表面成核。
2. **界面质量控制**：外延层与衬底界面过渡区需控制在3-5个原子层以内，通常采用H₂高温烘焙（>800℃）预处理。
3. **热预算管控**：在3nm以下节点，外延温度需降至650℃以下以避免已有掺杂分布的热扩散，这推动了新型前驱体（如Si₃H₈）的开发。
4. **原位监测**：采用激光干涉仪或椭偏仪实时监测生长厚度，精度需达±1nm以满足量产要求。

当前最先进的SEG技术已能实现<1nm的界面过渡区控制，并支持复杂组分梯度外延，成为7nm以下节点不可或缺的核心工艺模块。