Fitter report for MTL_DEMO
Tue Dec 10 19:54:26 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Other Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Dec 10 19:54:26 2013           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; MTL_DEMO                                        ;
; Top-level Entity Name              ; MTL_DEMO                                        ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 10,508 / 33,216 ( 32 % )                        ;
;     Total combinational functions  ; 8,302 / 33,216 ( 25 % )                         ;
;     Dedicated logic registers      ; 7,332 / 33,216 ( 22 % )                         ;
; Total registers                    ; 7400                                            ;
; Total pins                         ; 416 / 475 ( 88 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 105,376 / 483,840 ( 22 % )                      ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                                  ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  26.8%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                       ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                          ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[0]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[0]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[1]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[1]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[2]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[2]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[3]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[3]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[4]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[4]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[5]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[5]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[6]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[6]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[7]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[7]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[8]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[8]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[9]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[9]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[10]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[10]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[11]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[11]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[12]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[12]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[13]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[13]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[14]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[14]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[15]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[15]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[16]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[17]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[18]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[19]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[20]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[21]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[22]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[23]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[24]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[25]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[26]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[27]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[28]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[29]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[30]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src1[31]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[0]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[0]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[1]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[1]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[2]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[2]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[3]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[3]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[4]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[4]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[5]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[5]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[6]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[6]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[7]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[7]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[8]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[8]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[9]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[9]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[10]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[10]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[11]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[11]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[12]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[12]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[13]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[13]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[14]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[14]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[15]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[15]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_bht_module:MTL_SOPC_cpu_bht|altsyncram:the_altsyncram|altsyncram_pig1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_bht_module:MTL_SOPC_cpu_bht|altsyncram:the_altsyncram|altsyncram_pig1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[0]                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[1]                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[2]                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[3]                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[4]                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[5]                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[6]                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[7]                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[8]                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[9]                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[10]                                                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[11]                                                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA[0]                                                                                                                                                                                                                                                                                                                ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA[1]                                                                                                                                                                                                                                                                                                                ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_WE_N                                                                                                                                                                                                                                                                                                                 ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CAS_N                                                                                                                                                                                                                                                                                                                ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_RAS_N                                                                                                                                                                                                                                                                                                                ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CS_N                                                                                                                                                                                                                                                                                                                 ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                               ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                               ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                               ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                               ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                               ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                               ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                       ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_LDQM                                                                                                                                                                                                                                                                                                                 ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_UDQM                                                                                                                                                                                                                                                                                                                 ; DATAIN           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                               ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                               ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                               ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                               ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                               ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                               ; COMBOUT          ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[0]                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a0                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[1]                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a1                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[2]                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a2                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[3]                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a3                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[4]                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a4                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[5]                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a5                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[6]                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a6                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[7]                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a7                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[8]                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a8                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[9]                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a9                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[10]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a10                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[11]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a11                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[12]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a12                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[13]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a13                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[14]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a14                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[15]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a15                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[16]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a16                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[17]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a17                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[21]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a18                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[23]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a19                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[25]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a20                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[28]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a21                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[30]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ram_block1a22                                                                                                                                          ; PORTBDATAOUT     ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                              ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+
; Name                        ; Ignored Entity            ; Ignored From ; Ignored To        ; Ignored Value          ; Ignored Source             ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[0]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[10]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[11]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[12]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[13]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[14]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[15]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[1]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[2]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[3]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[4]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[5]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[6]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[7]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[8]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; MTL_SOPC_sdram            ;              ; za_data[9]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[0]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[10]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[11]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[12]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[13]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[14]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[15]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[1]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[2]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[3]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[4]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[5]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[6]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[7]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[8]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; MTL_SOPC_sdram            ;              ; m_data[9]         ; ON                     ; Compiler or HDL Assignment ;
; Synchronizer Identification ; alt_vipitc130_common_sync ;              ; data_out_sync0[1] ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; alt_vipitc130_common_sync ;              ; data_out_sync1[1] ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 16505 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 16505 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 15456   ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 198     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 376     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 467     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Integration/MTL_DEMO.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 10,508 / 33,216 ( 32 % )   ;
;     -- Combinational with no register       ; 3176                       ;
;     -- Register only                        ; 2206                       ;
;     -- Combinational with a register        ; 5126                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3959                       ;
;     -- 3 input functions                    ; 2923                       ;
;     -- <=2 input functions                  ; 1420                       ;
;     -- Register only                        ; 2206                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 7648                       ;
;     -- arithmetic mode                      ; 654                        ;
;                                             ;                            ;
; Total registers*                            ; 7,400 / 34,593 ( 21 % )    ;
;     -- Dedicated logic registers            ; 7,332 / 33,216 ( 22 % )    ;
;     -- I/O registers                        ; 68 / 1,377 ( 5 % )         ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 818 / 2,076 ( 39 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 416 / 475 ( 88 % )         ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )            ;
;                                             ;                            ;
; Global signals                              ; 16                         ;
; M4Ks                                        ; 37 / 105 ( 35 % )          ;
; Total block memory bits                     ; 105,376 / 483,840 ( 22 % ) ;
; Total block memory implementation bits      ; 170,496 / 483,840 ( 35 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )             ;
; PLLs                                        ; 2 / 4 ( 50 % )             ;
; Global clocks                               ; 16 / 16 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 11% / 11% / 11%            ;
; Peak interconnect usage (total/H/V)         ; 38% / 37% / 39%            ;
; Maximum fan-out                             ; 5034                       ;
; Highest non-global fan-out                  ; 738                        ;
; Total fan-out                               ; 57315                      ;
; Average fan-out                             ; 3.24                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                           ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Total logic elements                        ; 9800 / 33216 ( 30 % ) ; 126 / 33216 ( < 1 % ) ; 254 / 33216 ( < 1 % ) ; 328 / 33216 ( < 1 % )          ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 2944                  ; 54                    ; 106                   ; 72                             ; 0                              ;
;     -- Register only                        ; 2056                  ; 2                     ; 28                    ; 120                            ; 0                              ;
;     -- Combinational with a register        ; 4800                  ; 70                    ; 120                   ; 136                            ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 3715                  ; 58                    ; 88                    ; 98                             ; 0                              ;
;     -- 3 input functions                    ; 2746                  ; 18                    ; 101                   ; 58                             ; 0                              ;
;     -- <=2 input functions                  ; 1283                  ; 48                    ; 37                    ; 52                             ; 0                              ;
;     -- Register only                        ; 2056                  ; 2                     ; 28                    ; 120                            ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Logic elements by mode                      ;                       ;                       ;                       ;                                ;                                ;
;     -- normal mode                          ; 7134                  ; 120                   ; 217                   ; 177                            ; 0                              ;
;     -- arithmetic mode                      ; 610                   ; 4                     ; 9                     ; 31                             ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Total registers                             ; 6924                  ; 72                    ; 148                   ; 256                            ; 0                              ;
;     -- Dedicated logic registers            ; 6856 / 33216 ( 21 % ) ; 72 / 33216 ( < 1 % )  ; 148 / 33216 ( < 1 % ) ; 256 / 33216 ( < 1 % )          ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 68                    ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 752 / 2076 ( 36 % )   ; 14 / 2076 ( < 1 % )   ; 24 / 2076 ( 1 % )     ; 31 / 2076 ( 1 % )              ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 416                   ; 0                     ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 104864                ; 0                     ; 0                     ; 512                            ; 0                              ;
; Total RAM block bits                        ; 165888                ; 0                     ; 0                     ; 4608                           ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 2 / 4 ( 50 % )                 ;
; M4K                                         ; 36 / 105 ( 34 % )     ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )       ; 1 / 105 ( < 1 % )              ; 0 / 105 ( 0 % )                ;
; ASMI block                                  ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; Clock control block                         ; 8 / 20 ( 40 % )       ; 2 / 20 ( 10 % )       ; 2 / 20 ( 10 % )       ; 1 / 20 ( 5 % )                 ; 4 / 20 ( 20 % )                ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Connections                                 ;                       ;                       ;                       ;                                ;                                ;
;     -- Input Connections                    ; 5696                  ; 74                    ; 224                   ; 384                            ; 3                              ;
;     -- Registered Input Connections         ; 5506                  ; 30                    ; 156                   ; 277                            ; 0                              ;
;     -- Output Connections                   ; 606                   ; 4                     ; 339                   ; 1                              ; 5431                           ;
;     -- Registered Output Connections        ; 5                     ; 3                     ; 299                   ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Internal Connections                        ;                       ;                       ;                       ;                                ;                                ;
;     -- Total Connections                    ; 54583                 ; 573                   ; 1631                  ; 1584                           ; 5438                           ;
;     -- Registered Connections               ; 25221                 ; 301                   ; 1010                  ; 729                            ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; External Connections                        ;                       ;                       ;                       ;                                ;                                ;
;     -- Top                                  ; 192                   ; 31                    ; 383                   ; 266                            ; 5430                           ;
;     -- pzdyqx:nabboc                        ; 31                    ; 0                     ; 47                    ; 0                              ; 0                              ;
;     -- sld_hub:auto_hub                     ; 383                   ; 47                    ; 18                    ; 115                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 266                   ; 0                     ; 115                   ; 0                              ; 4                              ;
;     -- hard_block:auto_generated_inst       ; 5430                  ; 0                     ; 0                     ; 4                              ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Partition Interface                         ;                       ;                       ;                       ;                                ;                                ;
;     -- Input Ports                          ; 86                    ; 11                    ; 49                    ; 65                             ; 3                              ;
;     -- Output Ports                         ; 253                   ; 4                     ; 64                    ; 18                             ; 6                              ;
;     -- Bidir Ports                          ; 128                   ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Registered Ports                            ;                       ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 3                     ; 8                              ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 3                     ; 53                    ; 9                              ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;                                ;
; Port Connectivity                           ;                       ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                     ; 23                    ; 2                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 1                     ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 1                     ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 2                     ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                     ; 33                    ; 9                              ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                            ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT      ; B5    ; 3        ; 3            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27        ; D13   ; 3        ; 31           ; 36           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50        ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ENET_INT        ; B21   ; 4        ; 59           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK       ; P26   ; 6        ; 65           ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IRDA_RXD        ; AE25  ; 6        ; 65           ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]          ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]          ; N23   ; 5        ; 65           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]          ; P23   ; 6        ; 65           ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]          ; W26   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MTL_TOUCH_INT_n ; L25   ; 5        ; 65           ; 23           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ[0]     ; F6    ; 2        ; 0            ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ[1]     ; E5    ; 2        ; 0            ; 34           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT[0]      ; B3    ; 2        ; 0            ; 34           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT[1]      ; C3    ; 2        ; 0            ; 33           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]           ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]          ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]          ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]          ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]          ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]          ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]          ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]          ; V1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]          ; V2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]           ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]           ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]           ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]           ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]           ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]           ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]           ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]           ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]           ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_CLK27        ; C16   ; 4        ; 37           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[0]      ; J9    ; 3        ; 5            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[1]      ; E8    ; 3        ; 7            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[2]      ; H8    ; 3        ; 7            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[3]      ; H10   ; 3        ; 7            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[4]      ; G9    ; 3        ; 7            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[5]      ; F9    ; 3        ; 9            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[6]      ; D7    ; 3        ; 9            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[7]      ; C7    ; 3        ; 9            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_HS           ; D5    ; 3        ; 5            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_VS           ; K9    ; 3        ; 5            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD        ; C25   ; 5        ; 65           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                     ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT        ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK           ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]      ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10]     ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11]     ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]      ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]      ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]      ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]      ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]      ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]      ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]      ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]      ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]      ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA[0]        ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA[1]        ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N        ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE          ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK          ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N         ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM         ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N        ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM         ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N         ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CLK          ; B24   ; 5        ; 65           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CMD          ; A21   ; 4        ; 59           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CS_N         ; A23   ; 4        ; 61           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RD_N         ; A22   ; 4        ; 61           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RST_N        ; B23   ; 4        ; 61           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_WR_N         ; B22   ; 4        ; 61           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]        ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]       ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]       ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]       ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]       ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]       ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]       ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]       ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]       ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]       ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]       ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]        ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]       ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]       ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]        ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]        ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]        ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]        ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]        ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]        ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]        ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]        ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N           ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N           ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N          ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N           ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0_D[0]         ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0_D[1]         ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0_D[2]         ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0_D[3]         ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0_D[4]         ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0_D[5]         ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0_D[6]         ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_D[0]         ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_D[1]         ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_D[2]         ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_D[3]         ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_D[4]         ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_D[5]         ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1_D[6]         ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_D[0]         ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_D[1]         ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_D[2]         ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_D[3]         ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_D[4]         ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_D[5]         ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2_D[6]         ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_D[0]         ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_D[1]         ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_D[2]         ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_D[3]         ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_D[4]         ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_D[5]         ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3_D[6]         ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4_D[0]         ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4_D[1]         ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4_D[2]         ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4_D[3]         ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4_D[4]         ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4_D[5]         ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4_D[6]         ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5_D[0]         ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5_D[1]         ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5_D[2]         ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5_D[3]         ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5_D[4]         ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5_D[5]         ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5_D[6]         ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6_D[0]         ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6_D[1]         ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6_D[2]         ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6_D[3]         ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6_D[4]         ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6_D[5]         ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6_D[6]         ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7_D[0]         ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7_D[1]         ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7_D[2]         ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7_D[3]         ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7_D[4]         ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7_D[5]         ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7_D[6]         ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK          ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRDA_TXD          ; AE24  ; 6        ; 65           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON          ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN            ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON            ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS            ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW            ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]           ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]           ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]           ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]           ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]           ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]           ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]           ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]           ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[8]           ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]           ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]          ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]          ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]          ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]          ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]          ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]          ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[16]          ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[17]          ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]           ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]           ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]           ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]           ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]           ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]           ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]           ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]           ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]           ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_B[0]          ; H25   ; 5        ; 65           ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_B[1]          ; H19   ; 5        ; 65           ; 26           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_B[2]          ; K18   ; 5        ; 65           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_B[3]          ; K19   ; 5        ; 65           ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_B[4]          ; K21   ; 5        ; 65           ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_B[5]          ; K23   ; 5        ; 65           ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_B[6]          ; K24   ; 5        ; 65           ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_B[7]          ; L21   ; 5        ; 65           ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_DCLK          ; J22   ; 5        ; 65           ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_G[0]          ; P18   ; 5        ; 65           ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_G[1]          ; G23   ; 5        ; 65           ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_G[2]          ; G24   ; 5        ; 65           ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_G[3]          ; K22   ; 5        ; 65           ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_G[4]          ; G25   ; 5        ; 65           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_G[5]          ; J23   ; 5        ; 65           ; 26           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_G[6]          ; J24   ; 5        ; 65           ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_G[7]          ; H26   ; 5        ; 65           ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_HSD           ; J25   ; 5        ; 65           ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_R[0]          ; E25   ; 5        ; 65           ; 31           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_R[1]          ; F24   ; 5        ; 65           ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_R[2]          ; F23   ; 5        ; 65           ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_R[3]          ; J21   ; 5        ; 65           ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_R[4]          ; J20   ; 5        ; 65           ; 30           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_R[5]          ; F25   ; 5        ; 65           ; 29           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_R[6]          ; F26   ; 5        ; 65           ; 29           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_R[7]          ; N18   ; 5        ; 65           ; 29           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_TOUCH_I2C_SCL ; L23   ; 5        ; 65           ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MTL_VSD           ; J26   ; 5        ; 65           ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[0]       ; K7    ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[1]       ; F2    ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_CS_N          ; F1    ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK_N[0]     ; C2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK_N[1]     ; B2    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RD_N          ; G2    ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RST_N         ; G5    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_WR_N          ; G1    ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK            ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]      ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10]     ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11]     ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12]     ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13]     ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14]     ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15]     ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16]     ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17]     ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]      ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]      ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]      ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]      ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]      ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]      ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]      ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]      ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]      ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N         ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N         ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N         ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N         ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N         ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TD_RESET          ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD          ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK         ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]          ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]          ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]          ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]          ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]          ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]          ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]          ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]          ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[8]          ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[9]          ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK           ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]          ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]          ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]          ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]          ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]          ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]          ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]          ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]          ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[8]          ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[9]          ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS            ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]          ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]          ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]          ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]          ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]          ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]          ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]          ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]          ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[8]          ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[9]          ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC          ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS            ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                                          ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; AUD_ADCLRCK       ; C5    ; 3        ; 1            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; AUD_BCLK          ; B4    ; 3        ; 1            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; AUD_DACLRCK       ; C6    ; 3        ; 1            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; DRAM_DQ[0]        ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[10]       ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[11]       ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[12]       ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[13]       ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[14]       ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[15]       ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[1]        ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[2]        ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[3]        ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[4]        ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[5]        ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[6]        ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[7]        ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[8]        ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; DRAM_DQ[9]        ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                         ; -                   ;
; ENET_DATA[0]      ; D17   ; 4        ; 46           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[10]     ; C19   ; 4        ; 53           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[11]     ; D19   ; 4        ; 53           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[12]     ; B19   ; 4        ; 53           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[13]     ; A19   ; 4        ; 53           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[14]     ; E18   ; 4        ; 50           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[15]     ; D18   ; 4        ; 50           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[1]      ; C17   ; 4        ; 46           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[2]      ; B18   ; 4        ; 46           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[3]      ; A18   ; 4        ; 46           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[4]      ; B17   ; 4        ; 42           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[5]      ; A17   ; 4        ; 42           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[6]      ; B16   ; 4        ; 37           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[7]      ; B15   ; 4        ; 37           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[8]      ; B20   ; 4        ; 55           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; ENET_DATA[9]      ; A20   ; 4        ; 55           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; FL_DQ[0]          ; AD19  ; 7        ; 53           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_outen_reg      ; -                   ;
; FL_DQ[1]          ; AC19  ; 7        ; 53           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_outen_reg      ; -                   ;
; FL_DQ[2]          ; AF20  ; 7        ; 53           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_outen_reg      ; -                   ;
; FL_DQ[3]          ; AE20  ; 7        ; 53           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_outen_reg      ; -                   ;
; FL_DQ[4]          ; AB20  ; 7        ; 55           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_outen_reg      ; -                   ;
; FL_DQ[5]          ; AC20  ; 7        ; 55           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_outen_reg      ; -                   ;
; FL_DQ[6]          ; AF21  ; 7        ; 55           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_outen_reg      ; -                   ;
; FL_DQ[7]          ; AE21  ; 7        ; 55           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_outen_reg      ; -                   ;
; GPIO_1[0]         ; K25   ; 5        ; 65           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[10]        ; J18   ; 4        ; 59           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[11]        ; V25   ; 6        ; 65           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[12]        ; F15   ; 4        ; 44           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[13]        ; F13   ; 4        ; 35           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[14]        ; G16   ; 4        ; 44           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[15]        ; V26   ; 6        ; 65           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[16]        ; D15   ; 4        ; 40           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[17]        ; N24   ; 5        ; 65           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[18]        ; J16   ; 4        ; 57           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[19]        ; G22   ; 5        ; 65           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[1]         ; K26   ; 5        ; 65           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[20]        ; T24   ; 6        ; 65           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[21]        ; G15   ; 4        ; 44           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[22]        ; F17   ; 4        ; 48           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[23]        ; V11   ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[24]        ; U23   ; 6        ; 65           ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[25]        ; E26   ; 5        ; 65           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[26]        ; P24   ; 6        ; 65           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[27]        ; E15   ; 4        ; 40           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[28]        ; F14   ; 4        ; 35           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[29]        ; J17   ; 4        ; 48           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[2]         ; M22   ; 5        ; 65           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[30]        ; D16   ; 4        ; 40           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[31]        ; H17   ; 4        ; 48           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[32]        ; C23   ; 4        ; 63           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[33]        ; A14   ; 4        ; 33           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[34]        ; F16   ; 4        ; 44           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[35]        ; D20   ; 4        ; 57           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[3]         ; M23   ; 5        ; 65           ; 22           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[4]         ; M19   ; 5        ; 65           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[5]         ; M20   ; 5        ; 65           ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[6]         ; N20   ; 5        ; 65           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[7]         ; M21   ; 5        ; 65           ; 21           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[8]         ; M24   ; 5        ; 65           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; GPIO_1[9]         ; E20   ; 4        ; 55           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                                                                                                                             ; -                   ;
; I2C_SDAT          ; B6    ; 3        ; 3            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; LCD_DATA[0]       ; J1    ; 2        ; 0            ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] (inverted)     ; -                   ;
; LCD_DATA[1]       ; J2    ; 2        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] (inverted)     ; -                   ;
; LCD_DATA[2]       ; H1    ; 2        ; 0            ; 27           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] (inverted)     ; -                   ;
; LCD_DATA[3]       ; H2    ; 2        ; 0            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] (inverted)     ; -                   ;
; LCD_DATA[4]       ; J4    ; 2        ; 0            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] (inverted)     ; -                   ;
; LCD_DATA[5]       ; J3    ; 2        ; 0            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] (inverted)     ; -                   ;
; LCD_DATA[6]       ; H4    ; 2        ; 0            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] (inverted)     ; -                   ;
; LCD_DATA[7]       ; H3    ; 2        ; 0            ; 28           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] (inverted)     ; -                   ;
; MTL_TOUCH_I2C_SDA ; L24   ; 5        ; 65           ; 23           ; 1           ; 14                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|sdo ; -                   ;
; OTG_DATA[0]       ; F4    ; 2        ; 0            ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[10]      ; K6    ; 2        ; 0            ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[11]      ; K5    ; 2        ; 0            ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[12]      ; G4    ; 2        ; 0            ; 30           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[13]      ; G3    ; 2        ; 0            ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[14]      ; J6    ; 2        ; 0            ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[15]      ; K8    ; 2        ; 0            ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[1]       ; D2    ; 2        ; 0            ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[2]       ; D1    ; 2        ; 0            ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[3]       ; F7    ; 2        ; 0            ; 32           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[4]       ; J5    ; 2        ; 0            ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[5]       ; J8    ; 2        ; 0            ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[6]       ; J7    ; 2        ; 0            ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[7]       ; H6    ; 2        ; 0            ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[8]       ; E2    ; 2        ; 0            ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_DATA[9]       ; E1    ; 2        ; 0            ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_FSPEED        ; F3    ; 2        ; 0            ; 32           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; OTG_LSPEED        ; G6    ; 2        ; 0            ; 33           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; PS2_CLK           ; D26   ; 5        ; 65           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; PS2_DAT           ; C24   ; 5        ; 65           ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; SD_CMD            ; Y21   ; 6        ; 65           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; SD_DAT            ; AD24  ; 6        ; 65           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; SD_DAT3           ; AC23  ; 6        ; 65           ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                             ; -                   ;
; SRAM_DQ[0]        ; AD8   ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[10]       ; AE8   ; 8        ; 18           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[11]       ; AF8   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[12]       ; W11   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[13]       ; W12   ; 8        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[14]       ; AC9   ; 8        ; 20           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[15]       ; AC10  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[1]        ; AE6   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[2]        ; AF6   ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[3]        ; AA9   ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[4]        ; AA10  ; 8        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[5]        ; AB10  ; 8        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[6]        ; AA11  ; 8        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[7]        ; Y11   ; 8        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[8]        ; AE7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
; SRAM_DQ[9]        ; AF7   ; 8        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                   ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 62 / 64 ( 97 % )  ; 3.3V          ; --           ;
; 2        ; 58 / 59 ( 98 % )  ; 3.3V          ; --           ;
; 3        ; 56 / 56 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 43 / 58 ( 74 % )  ; 3.3V          ; --           ;
; 5        ; 51 / 65 ( 78 % )  ; 3.3V          ; --           ;
; 6        ; 36 / 59 ( 61 % )  ; 3.3V          ; --           ;
; 7        ; 58 / 58 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 54 / 56 ( 96 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                      ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage          ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; AUD_DACDAT              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; AUD_XCK                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 479        ; 3        ; I2C_SCLK                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HS                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_R[5]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_G[1]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_G[5]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GPIO_1[33]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; ENET_DATA[5]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 406        ; 4        ; ENET_DATA[3]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 394        ; 4        ; ENET_DATA[13]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 390        ; 4        ; ENET_DATA[9]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 382        ; 4        ; ENET_CMD                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 379        ; 4        ; ENET_RD_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 378        ; 4        ; ENET_CS_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LEDR[10]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FL_ADDR[19]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; FL_ADDR[7]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; FL_WE_N                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; FL_RST_N                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1_D[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1_D[4]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3_D[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3_D[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0_D[1]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FL_ADDR[18]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; FL_ADDR[1]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; FL_DQ[4]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2_D[0]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1_D[6]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2_D[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2_D[4]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0_D[2]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FL_ADDR[17]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FL_ADDR[14]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FL_ADDR[9]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; FL_ADDR[0]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; FL_DQ[1]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; FL_DQ[5]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; SD_DAT3                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ;            ;          ; NC                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2_D[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2_D[3]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0_D[3]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LEDR[17]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FL_ADDR[15]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FL_ADDR[8]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; FL_DQ[0]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; SD_DAT                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; SD_CLK                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA[0]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA[1]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0_D[4]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[16]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FL_ADDR[16]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FL_ADDR[10]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FL_ADDR[4]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; FL_ADDR[2]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; FL_DQ[3]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; FL_DQ[7]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; IRDA_TXD                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; IRDA_RXD                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE26     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0_D[0]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FL_ADDR[11]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FL_ADDR[5]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; FL_ADDR[3]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; FL_DQ[2]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; FL_DQ[6]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; OTG_DACK_N[1]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 3          ; 2        ; OTG_INT[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B4       ; 483        ; 3        ; AUD_BCLK                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; AUD_ADCDAT              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 480        ; 3        ; I2C_SDAT                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLK                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_G[0]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_G[4]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_B[7]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_B[9]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; ENET_DATA[7]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 419        ; 4        ; ENET_DATA[6]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 411        ; 4        ; ENET_DATA[4]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 405        ; 4        ; ENET_DATA[2]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 393        ; 4        ; ENET_DATA[12]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 389        ; 4        ; ENET_DATA[8]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 381        ; 4        ; ENET_INT                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 380        ; 4        ; ENET_WR_N               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 377        ; 4        ; ENET_RST_N              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 363        ; 5        ; ENET_CLK                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B25      ; 362        ; 5        ; UART_TXD                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; OTG_DACK_N[0]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 7          ; 2        ; OTG_INT[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 478        ; 3        ; TD_RESET                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 486        ; 3        ; AUD_ADCLRCK             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 485        ; 3        ; AUD_DACLRCK             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 468        ; 3        ; TD_DATA[7]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_R[0]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_R[4]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_G[2]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_B[6]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_B[8]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; TD_CLK27                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 404        ; 4        ; ENET_DATA[1]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; ENET_DATA[10]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GPIO_1[32]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C24      ; 360        ; 5        ; PS2_DAT                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RXD                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; OTG_DATA[2]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 12         ; 2        ; OTG_DATA[1]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; TD_HS                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; TD_DATA[6]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_VS                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_R[3]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_G[3]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_G[7]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_G[9]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; CLOCK_27                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GPIO_1[16]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; GPIO_1[30]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; ENET_DATA[0]            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 396        ; 4        ; ENET_DATA[15]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 392        ; 4        ; ENET_DATA[11]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 387        ; 4        ; GPIO_1[35]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; PS2_CLK                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; OTG_DATA[9]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 19         ; 2        ; OTG_DATA[8]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ;            ;          ; GND_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; OTG_DREQ[1]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; TD_DATA[1]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_R[9]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_G[8]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GPIO_1[27]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; ENET_DATA[14]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GPIO_1[9]               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; MTL_R[0]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; GPIO_1[25]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 29         ; 2        ; OTG_CS_N                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 28         ; 2        ; OTG_ADDR[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 10         ; 2        ; OTG_FSPEED              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 2        ; OTG_DATA[0]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; OTG_DREQ[0]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ; 14         ; 2        ; OTG_DATA[3]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; TD_DATA[5]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 462        ; 3        ; VGA_R[1]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_R[8]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_B[2]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; GPIO_1[13]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; GPIO_1[28]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; GPIO_1[12]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 408        ; 4        ; GPIO_1[34]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 401        ; 4        ; GPIO_1[22]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; MTL_R[2]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; MTL_R[1]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; MTL_R[5]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; MTL_R[6]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; OTG_WR_N                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 31         ; 2        ; OTG_RD_N                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 24         ; 2        ; OTG_DATA[13]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 23         ; 2        ; OTG_DATA[12]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 8          ; 2        ; OTG_RST_N               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 9          ; 2        ; OTG_LSPEED              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; TD_DATA[4]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_R[2]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_G[6]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_B[3]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GPIO_1[21]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 407        ; 4        ; GPIO_1[14]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GPIO_1[19]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G23      ; 346        ; 5        ; MTL_G[1]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; MTL_G[2]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; MTL_G[4]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; OTG_DATA[7]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; TD_DATA[2]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; TD_DATA[3]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 456        ; 3        ; VGA_R[6]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_R[7]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GPIO_1[31]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; MTL_B[1]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; MTL_B[0]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; MTL_G[7]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; OTG_DATA[4]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 25         ; 2        ; OTG_DATA[14]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 17         ; 2        ; OTG_DATA[6]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 16         ; 2        ; OTG_DATA[5]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ; 475        ; 3        ; TD_DATA[0]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J10      ; 438        ; 3        ; VGA_B[4]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_B[5]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_B[0]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_B[1]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GPIO_1[18]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J17      ; 399        ; 4        ; GPIO_1[29]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J18      ; 383        ; 4        ; GPIO_1[10]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; MTL_R[4]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; MTL_R[3]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; MTL_DCLK                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; MTL_G[5]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; MTL_G[6]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; MTL_HSD                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 326        ; 5        ; MTL_VSD                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; OTG_DATA[11]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 21         ; 2        ; OTG_DATA[10]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 27         ; 2        ; OTG_ADDR[0]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 26         ; 2        ; OTG_DATA[15]            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 476        ; 3        ; TD_VS                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; MTL_B[2]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; MTL_B[3]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; MTL_B[4]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 344        ; 5        ; MTL_G[3]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; MTL_B[5]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 330        ; 5        ; MTL_B[6]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 321        ; 5        ; GPIO_1[0]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; GPIO_1[1]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7_D[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7_D[0]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7_D[3]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7_D[4]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms     ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; HEX7_D[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; MTL_B[7]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; MTL_TOUCH_I2C_SCL       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 324        ; 5        ; MTL_TOUCH_I2C_SDA       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 323        ; 5        ; MTL_TOUCH_INT_n         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6_D[3]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6_D[4]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6_D[6]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6_D[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck     ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo     ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi     ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GPIO_1[4]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; GPIO_1[5]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; GPIO_1[7]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GPIO_1[2]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; GPIO_1[3]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; GPIO_1[8]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7_D[6]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; MTL_R[7]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GPIO_1[6]               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GPIO_1[17]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6_D[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6_D[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5_D[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5_D[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7_D[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; MTL_G[0]                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GPIO_1[26]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; EXT_CLOCK               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6_D[0]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5_D[6]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5_D[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5_D[4]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4_D[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4_D[4]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5_D[0]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4_D[6]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4_D[3]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5_D[3]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GPIO_1[20]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4_D[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4_D[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4_D[0]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                    ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3_D[5]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GPIO_1[24]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GPIO_1[23]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0_D[6]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0_D[5]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; FL_CE_N                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1_D[0]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1_D[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2_D[1]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GPIO_1[11]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V26      ; 278        ; 6        ; GPIO_1[15]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FL_ADDR[13]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FL_ADDR[12]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; FL_OE_N                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                  ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1_D[2]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3_D[6]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LEDG[8]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FL_ADDR[21]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FL_ADDR[20]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FL_ADDR[6]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; SD_CMD                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1_D[3]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3_D[0]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2_D[6]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3_D[4]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3_D[3]               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                ;
+----------------------------------+----------------------------------------------------------------------+--------------------------------------------------+
; Name                             ; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|pll ; vga_pll:vga_pll_inst|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------------------------------------+--------------------------------------------------+
; SDC pin name                     ; MTL_SOPC_inst|altpll_sys|sd1|pll                                     ; vga_pll_inst|altpll_component|pll                ;
; PLL mode                         ; Normal                                                               ; Normal                                           ;
; Compensate clock                 ; clock0                                                               ; clock0                                           ;
; Compensated input/output pins    ; --                                                                   ; --                                               ;
; Self reset on gated loss of lock ; Off                                                                  ; Off                                              ;
; Gate lock counter                ; --                                                                   ; --                                               ;
; Input frequency 0                ; 50.0 MHz                                                             ; 27.0 MHz                                         ;
; Input frequency 1                ; --                                                                   ; --                                               ;
; Nominal PFD frequency            ; 50.0 MHz                                                             ; 27.0 MHz                                         ;
; Nominal VCO frequency            ; 900.1 MHz                                                            ; 593.8 MHz                                        ;
; VCO post scale K counter         ; --                                                                   ; --                                               ;
; VCO multiply                     ; --                                                                   ; --                                               ;
; VCO divide                       ; --                                                                   ; --                                               ;
; Freq min lock                    ; 27.78 MHz                                                            ; 22.73 MHz                                        ;
; Freq max lock                    ; 55.56 MHz                                                            ; 45.45 MHz                                        ;
; M VCO Tap                        ; 4                                                                    ; 0                                                ;
; M Initial                        ; 2                                                                    ; 1                                                ;
; M value                          ; 18                                                                   ; 22                                               ;
; N value                          ; 1                                                                    ; 1                                                ;
; Preserve PLL counter order       ; Off                                                                  ; Off                                              ;
; PLL location                     ; PLL_1                                                                ; PLL_3                                            ;
; Inclk0 signal                    ; CLOCK_50                                                             ; CLOCK_27                                         ;
; Inclk1 signal                    ; --                                                                   ; --                                               ;
; Inclk0 signal type               ; Dedicated Pin                                                        ; Dedicated Pin                                    ;
; Inclk1 signal type               ; --                                                                   ; --                                               ;
+----------------------------------+----------------------------------------------------------------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+------------------------------------------+
; Name                                                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                             ;
+------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+------------------------------------------+
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 9             ; 5/4 Odd    ; 2       ; 4       ; MTL_SOPC_inst|altpll_sys|sd1|pll|clk[0]  ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -60 (-1667 ps) ; 50/50      ; C2      ; 9             ; 5/4 Odd    ; 1       ; 0       ; MTL_SOPC_inst|altpll_sys|sd1|pll|clk[1]  ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|_clk2 ; clock2       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 50/50      ; C1      ; 18            ; 9/9 Even   ; 2       ; 4       ; MTL_SOPC_inst|altpll_sys|sd1|pll|clk[2]  ;
; vga_pll:vga_pll_inst|altpll:altpll_component|_clk0                     ; clock0       ; 11   ; 9   ; 33.0 MHz         ; 0 (0 ps)       ; 50/50      ; C0      ; 18            ; 9/9 Even   ; 1       ; 0       ; vga_pll_inst|altpll_component|pll|clk[0] ;
+------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                             ; Library Name ;
+----------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |MTL_DEMO                                                                                                                  ; 10508 (1)   ; 7332 (0)                  ; 68 (68)       ; 105376      ; 37   ; 4            ; 0       ; 2         ; 416  ; 0            ; 3176 (1)     ; 2206 (0)          ; 5126 (0)         ; |MTL_DEMO                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |MTL_SOPC:MTL_SOPC_inst|                                                                                                ; 9799 (0)    ; 6856 (0)                  ; 0 (0)         ; 104864      ; 36   ; 4            ; 0       ; 2         ; 0    ; 0            ; 2943 (0)     ; 2056 (0)          ; 4800 (0)         ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |MTL_SOPC_addr_router:addr_router|                                                                                   ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 9 (9)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_addr_router:addr_router                                                                                                                                                                                                                                                                                                                               ; MTL_SOPC     ;
;       |MTL_SOPC_addr_router_001:addr_router_001|                                                                           ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 13 (13)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                                                                       ; MTL_SOPC     ;
;       |MTL_SOPC_addr_router_003:addr_router_003|                                                                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_addr_router_003:addr_router_003                                                                                                                                                                                                                                                                                                                       ; MTL_SOPC     ;
;       |MTL_SOPC_altpll_sys:altpll_sys|                                                                                     ; 9 (6)       ; 5 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 7 (7)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys                                                                                                                                                                                                                                                                                                                                 ; MTL_SOPC     ;
;          |MTL_SOPC_altpll_sys_stdsync_sv6:stdsync2|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|MTL_SOPC_altpll_sys_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                        ; MTL_SOPC     ;
;             |MTL_SOPC_altpll_sys_dffpipe_l2c:dffpipe3|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|MTL_SOPC_altpll_sys_stdsync_sv6:stdsync2|MTL_SOPC_altpll_sys_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                               ; MTL_SOPC     ;
;          |altpll:sd1|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |MTL_SOPC_cfi_flash:cfi_flash|                                                                                       ; 22 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 11 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cfi_flash:cfi_flash                                                                                                                                                                                                                                                                                                                                   ; MTL_SOPC     ;
;          |altera_merlin_slave_translator:slave_translator|                                                                 ; 16 (16)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cfi_flash:cfi_flash|altera_merlin_slave_translator:slave_translator                                                                                                                                                                                                                                                                                   ; MTL_SOPC     ;
;          |altera_tristate_controller_translator:tdt|                                                                       ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cfi_flash:cfi_flash|altera_tristate_controller_translator:tdt                                                                                                                                                                                                                                                                                         ; MTL_SOPC     ;
;       |MTL_SOPC_cmd_xbar_demux:cmd_xbar_demux|                                                                             ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                                                         ; MTL_SOPC     ;
;       |MTL_SOPC_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                                     ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 7 (7)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                                                                                 ; MTL_SOPC     ;
;       |MTL_SOPC_cmd_xbar_demux_003:cmd_xbar_demux_003|                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_demux_003:cmd_xbar_demux_003                                                                                                                                                                                                                                                                                                                 ; MTL_SOPC     ;
;       |MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_001|                                                                             ; 50 (41)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 42 (38)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                                                         ; MTL_SOPC     ;
;          |altera_merlin_arbitrator:arb|                                                                                    ; 9 (9)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;       |MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_002|                                                                             ; 42 (31)     ; 4 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (3)        ; 0 (0)             ; 33 (28)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                                                                                                                                                                                                                         ; MTL_SOPC     ;
;          |altera_merlin_arbitrator:arb|                                                                                    ; 11 (9)      ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 5 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;             |altera_merlin_arb_adder:adder|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;       |MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_003|                                                                             ; 38 (30)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (27)      ; 0 (0)             ; 5 (3)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_003                                                                                                                                                                                                                                                                                                                         ; MTL_SOPC     ;
;          |altera_merlin_arbitrator:arb|                                                                                    ; 8 (8)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;       |MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_004|                                                                             ; 73 (62)     ; 4 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (7)       ; 0 (0)             ; 57 (55)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_004                                                                                                                                                                                                                                                                                                                         ; MTL_SOPC     ;
;          |altera_merlin_arbitrator:arb|                                                                                    ; 11 (9)      ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (7)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;             |altera_merlin_arb_adder:adder|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;       |MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_007|                                                                             ; 97 (90)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (28)      ; 0 (0)             ; 66 (62)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_007                                                                                                                                                                                                                                                                                                                         ; MTL_SOPC     ;
;          |altera_merlin_arbitrator:arb|                                                                                    ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;       |MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux|                                                                                 ; 56 (49)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (5)       ; 0 (0)             ; 46 (44)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;          |altera_merlin_arbitrator:arb|                                                                                    ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                ; MTL_SOPC     ;
;       |MTL_SOPC_cpu:cpu|                                                                                                   ; 2710 (2246) ; 1675 (1402)               ; 0 (0)         ; 64064       ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1032 (855)   ; 409 (368)         ; 1269 (1021)      ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu                                                                                                                                                                                                                                                                                                                                               ; MTL_SOPC     ;
;          |MTL_SOPC_cpu_bht_module:MTL_SOPC_cpu_bht|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_bht_module:MTL_SOPC_cpu_bht                                                                                                                                                                                                                                                                                                      ; MTL_SOPC     ;
;             |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_bht_module:MTL_SOPC_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                            ; work         ;
;                |altsyncram_pig1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_bht_module:MTL_SOPC_cpu_bht|altsyncram:the_altsyncram|altsyncram_pig1:auto_generated                                                                                                                                                                                                                                             ; work         ;
;          |MTL_SOPC_cpu_dc_data_module:MTL_SOPC_cpu_dc_data|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_dc_data_module:MTL_SOPC_cpu_dc_data                                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;             |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_dc_data_module:MTL_SOPC_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_29f1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_dc_data_module:MTL_SOPC_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated                                                                                                                                                                                                                                     ; work         ;
;          |MTL_SOPC_cpu_dc_tag_module:MTL_SOPC_cpu_dc_tag|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1088        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_dc_tag_module:MTL_SOPC_cpu_dc_tag                                                                                                                                                                                                                                                                                                ; MTL_SOPC     ;
;             |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1088        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_dc_tag_module:MTL_SOPC_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                      ; work         ;
;                |altsyncram_l7g1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1088        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_dc_tag_module:MTL_SOPC_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_l7g1:auto_generated                                                                                                                                                                                                                                       ; work         ;
;          |MTL_SOPC_cpu_dc_victim_module:MTL_SOPC_cpu_dc_victim|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_dc_victim_module:MTL_SOPC_cpu_dc_victim                                                                                                                                                                                                                                                                                          ; MTL_SOPC     ;
;             |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_dc_victim_module:MTL_SOPC_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                ; work         ;
;                |altsyncram_9vc1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_dc_victim_module:MTL_SOPC_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                                                                                                                                 ; work         ;
;          |MTL_SOPC_cpu_ic_data_module:MTL_SOPC_cpu_ic_data|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_ic_data_module:MTL_SOPC_cpu_ic_data                                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;             |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_ic_data_module:MTL_SOPC_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_qed1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_ic_data_module:MTL_SOPC_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                                                                                                                                     ; work         ;
;          |MTL_SOPC_cpu_ic_tag_module:MTL_SOPC_cpu_ic_tag|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_ic_tag_module:MTL_SOPC_cpu_ic_tag                                                                                                                                                                                                                                                                                                ; MTL_SOPC     ;
;             |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_ic_tag_module:MTL_SOPC_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                      ; work         ;
;                |altsyncram_0vg1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_ic_tag_module:MTL_SOPC_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_0vg1:auto_generated                                                                                                                                                                                                                                       ; work         ;
;          |MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell                                                                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                                                      ; work         ;
;                |altera_mult_add_mpt2:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated                                                                                                                                                                                                                  ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                         ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                ; work         ;
;                         |lpm_mult:Mult0|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                 ; work         ;
;                            |mult_1l01:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated                                                                                        ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                                                      ; work         ;
;                |altera_mult_add_opt2:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated                                                                                                                                                                                                                  ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                         ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                ; work         ;
;                         |lpm_mult:Mult0|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                 ; work         ;
;                            |mult_1s01:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated                                                                                        ; work         ;
;          |MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|                                                               ; 389 (87)    ; 273 (80)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (7)      ; 41 (1)            ; 233 (77)         ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci                                                                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;             |MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|                            ; 136 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 37 (0)            ; 59 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper                                                                                                                                                                                                           ; MTL_SOPC     ;
;                |MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|                           ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 30 (27)           ; 19 (18)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk                                                                                                                           ; MTL_SOPC     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                      ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                                                      ; work         ;
;                |MTL_SOPC_cpu_jtag_debug_module_tck:the_MTL_SOPC_cpu_jtag_debug_module_tck|                                 ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 7 (3)             ; 50 (50)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_tck:the_MTL_SOPC_cpu_jtag_debug_module_tck                                                                                                                                 ; MTL_SOPC     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_tck:the_MTL_SOPC_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                            ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_tck:the_MTL_SOPC_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                                            ; work         ;
;                |sld_virtual_jtag_basic:MTL_SOPC_cpu_jtag_debug_module_phy|                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:MTL_SOPC_cpu_jtag_debug_module_phy                                                                                                                                                 ; work         ;
;             |MTL_SOPC_cpu_nios2_avalon_reg:the_MTL_SOPC_cpu_nios2_avalon_reg|                                              ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_avalon_reg:the_MTL_SOPC_cpu_nios2_avalon_reg                                                                                                                                                                                                                             ; MTL_SOPC     ;
;             |MTL_SOPC_cpu_nios2_oci_break:the_MTL_SOPC_cpu_nios2_oci_break|                                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_oci_break:the_MTL_SOPC_cpu_nios2_oci_break                                                                                                                                                                                                                               ; MTL_SOPC     ;
;             |MTL_SOPC_cpu_nios2_oci_debug:the_MTL_SOPC_cpu_nios2_oci_debug|                                                ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 7 (7)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_oci_debug:the_MTL_SOPC_cpu_nios2_oci_debug                                                                                                                                                                                                                               ; MTL_SOPC     ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_oci_debug:the_MTL_SOPC_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                           ; work         ;
;             |MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem|                                                      ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 1 (1)             ; 56 (56)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem                                                                                                                                                                                                                                     ; MTL_SOPC     ;
;                |MTL_SOPC_cpu_ociram_sp_ram_module:MTL_SOPC_cpu_ociram_sp_ram|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem|MTL_SOPC_cpu_ociram_sp_ram_module:MTL_SOPC_cpu_ociram_sp_ram                                                                                                                                                                        ; MTL_SOPC     ;
;                   |altsyncram:the_altsyncram|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem|MTL_SOPC_cpu_ociram_sp_ram_module:MTL_SOPC_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                                                                              ; work         ;
;                      |altsyncram_kh71:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem|MTL_SOPC_cpu_ociram_sp_ram_module:MTL_SOPC_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_kh71:auto_generated                                                                                                               ; work         ;
;          |MTL_SOPC_cpu_register_bank_a_module:MTL_SOPC_cpu_register_bank_a|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_register_bank_a_module:MTL_SOPC_cpu_register_bank_a                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;             |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_register_bank_a_module:MTL_SOPC_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_p0g1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_register_bank_a_module:MTL_SOPC_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p0g1:auto_generated                                                                                                                                                                                                                     ; work         ;
;          |MTL_SOPC_cpu_register_bank_b_module:MTL_SOPC_cpu_register_bank_b|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_register_bank_b_module:MTL_SOPC_cpu_register_bank_b                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;             |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_register_bank_b_module:MTL_SOPC_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_q0g1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_register_bank_b_module:MTL_SOPC_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q0g1:auto_generated                                                                                                                                                                                                                     ; work         ;
;          |MTL_SOPC_cpu_test_bench:the_MTL_SOPC_cpu_test_bench|                                                             ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_test_bench:the_MTL_SOPC_cpu_test_bench                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |lpm_add_sub:Add18|                                                                                               ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 15 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|lpm_add_sub:Add18                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |add_sub_8ri:auto_generated|                                                                                   ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 15 (15)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|lpm_add_sub:Add18|add_sub_8ri:auto_generated                                                                                                                                                                                                                                                                                                  ; work         ;
;       |MTL_SOPC_epcs_flash_controller:epcs_flash_controller|                                                               ; 188 (32)    ; 115 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 42 (0)            ; 107 (32)         ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|                                       ; 156 (156)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 42 (42)           ; 75 (75)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub                                                                                                                                                                                                                                 ; MTL_SOPC     ;
;          |altsyncram:the_boot_copier_rom|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|altsyncram:the_boot_copier_rom                                                                                                                                                                                                                                                                            ; work         ;
;             |altsyncram_2a51:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_2a51:auto_generated                                                                                                                                                                                                                                             ; work         ;
;          |tornado_MTL_SOPC_epcs_flash_controller_atom:the_tornado_MTL_SOPC_epcs_flash_controller_atom|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|tornado_MTL_SOPC_epcs_flash_controller_atom:the_tornado_MTL_SOPC_epcs_flash_controller_atom                                                                                                                                                                                                               ; MTL_SOPC     ;
;       |MTL_SOPC_jtag_uart:jtag_uart|                                                                                       ; 163 (40)    ; 112 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (18)      ; 23 (4)            ; 98 (18)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                   ; MTL_SOPC     ;
;          |MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                       ; MTL_SOPC     ;
;             |scfifo:rfifo|                                                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                          ; work         ;
;                |scfifo_1n21:auto_generated|                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                                                                                                                               ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                                                                          ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                             ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                  ; work         ;
;                         |cntr_rj7:count_usedw|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                                                             ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                                                    ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                                                          ; work         ;
;                      |dpram_5h21:FIFOram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                                                                       ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                                                                           ; work         ;
;          |MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w|                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                       ; MTL_SOPC     ;
;             |scfifo:wfifo|                                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                          ; work         ;
;                |scfifo_1n21:auto_generated|                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                                                                                                                               ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                                                                          ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                             ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                  ; work         ;
;                         |cntr_rj7:count_usedw|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                                                             ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                                                    ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                                                          ; work         ;
;                      |dpram_5h21:FIFOram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                                                                       ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                                                                           ; work         ;
;          |alt_jtag_atlantic:MTL_SOPC_jtag_uart_alt_jtag_atlantic|                                                          ; 72 (72)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 19 (19)           ; 40 (40)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:MTL_SOPC_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                            ; work         ;
;       |MTL_SOPC_key:key|                                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_key:key                                                                                                                                                                                                                                                                                                                                               ; MTL_SOPC     ;
;       |MTL_SOPC_lcd:lcd|                                                                                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_lcd:lcd                                                                                                                                                                                                                                                                                                                                               ; MTL_SOPC     ;
;       |MTL_SOPC_led:led|                                                                                                   ; 38 (38)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 18 (18)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_led:led                                                                                                                                                                                                                                                                                                                                               ; MTL_SOPC     ;
;       |MTL_SOPC_pio_0:cse_2|                                                                                               ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_pio_0:cse_2                                                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;       |MTL_SOPC_pio_0:cse_3|                                                                                               ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_pio_0:cse_3                                                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;       |MTL_SOPC_pio_0:pio_0|                                                                                               ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_pio_0:pio_0                                                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;       |MTL_SOPC_pio_0:pio_2|                                                                                               ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_pio_0:pio_2                                                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;       |MTL_SOPC_pio_1:miso_2|                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_pio_1:miso_2                                                                                                                                                                                                                                                                                                                                          ; MTL_SOPC     ;
;       |MTL_SOPC_pio_1:miso_3|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_pio_1:miso_3                                                                                                                                                                                                                                                                                                                                          ; MTL_SOPC     ;
;       |MTL_SOPC_pio_1:pio_1|                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_pio_1:pio_1                                                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;       |MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux_001|                                                                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                                                                                     ; MTL_SOPC     ;
;       |MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux_003|                                                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux_003                                                                                                                                                                                                                                                                                                                     ; MTL_SOPC     ;
;       |MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux_007|                                                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux_007                                                                                                                                                                                                                                                                                                                     ; MTL_SOPC     ;
;       |MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                                                                         ; MTL_SOPC     ;
;       |MTL_SOPC_rsp_xbar_mux:rsp_xbar_mux|                                                                                 ; 99 (99)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 69 (69)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;       |MTL_SOPC_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                         ; 218 (218)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 0 (0)             ; 119 (119)        ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                                                                                     ; MTL_SOPC     ;
;       |MTL_SOPC_rsp_xbar_mux_003:rsp_xbar_mux_003|                                                                         ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 43 (43)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_mux_003:rsp_xbar_mux_003                                                                                                                                                                                                                                                                                                                     ; MTL_SOPC     ;
;       |MTL_SOPC_sdram:sdram|                                                                                               ; 322 (233)   ; 206 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (113)    ; 53 (15)           ; 153 (106)        ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram                                                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |MTL_SOPC_sdram_input_efifo_module:the_MTL_SOPC_sdram_input_efifo_module|                                         ; 89 (89)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 38 (38)           ; 48 (48)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|MTL_SOPC_sdram_input_efifo_module:the_MTL_SOPC_sdram_input_efifo_module                                                                                                                                                                                                                                                                   ; MTL_SOPC     ;
;       |MTL_SOPC_sw:sw|                                                                                                     ; 19 (19)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 17 (17)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sw:sw                                                                                                                                                                                                                                                                                                                                                 ; MTL_SOPC     ;
;       |MTL_SOPC_timer:timer|                                                                                               ; 152 (152)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 23 (23)           ; 99 (99)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer                                                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;       |MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|                                           ; 47 (47)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 36 (36)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0                                                                                                                                                                                                                                                                                       ; MTL_SOPC     ;
;       |MTL_SOPC_tri_state_bridge_flash_pinSharer_0:tri_state_bridge_flash_pinsharer_0|                                     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_pinSharer_0:tri_state_bridge_flash_pinsharer_0                                                                                                                                                                                                                                                                                 ; MTL_SOPC     ;
;          |MTL_SOPC_tri_state_bridge_flash_pinSharer_0_pin_sharer:pin_sharer|                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_pinSharer_0:tri_state_bridge_flash_pinsharer_0|MTL_SOPC_tri_state_bridge_flash_pinSharer_0_pin_sharer:pin_sharer                                                                                                                                                                                                               ; MTL_SOPC     ;
;       |TERASIC_MULTI_TOUCH:multi_touch|                                                                                    ; 341 (98)    ; 176 (34)                  ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (60)     ; 50 (1)            ; 130 (37)         ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch                                                                                                                                                                                                                                                                                                                                ; MTL_SOPC     ;
;          |i2c_touch_config:i2c_touch_config_inst|                                                                          ; 184 (56)    ; 110 (32)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (24)      ; 49 (0)            ; 61 (33)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst                                                                                                                                                                                                                                                                                         ; MTL_SOPC     ;
;             |i2c_touch_controller:u_i2c_touch_controller|                                                                  ; 128 (128)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 49 (49)           ; 29 (29)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;          |touch_fifo:touch_fifo_inst|                                                                                      ; 59 (0)      ; 32 (0)                    ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 32 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst                                                                                                                                                                                                                                                                                                     ; MTL_SOPC     ;
;             |scfifo:scfifo_component|                                                                                      ; 59 (0)      ; 32 (0)                    ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 32 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component                                                                                                                                                                                                                                                                             ; work         ;
;                |scfifo_vq61:auto_generated|                                                                                ; 59 (5)      ; 32 (1)                    ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (4)       ; 0 (0)             ; 32 (1)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated                                                                                                                                                                                                                                                  ; work         ;
;                   |a_dpfifo_fd31:dpfifo|                                                                                   ; 54 (34)     ; 31 (14)                   ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (20)      ; 0 (0)             ; 31 (14)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo                                                                                                                                                                                                                             ; work         ;
;                      |altsyncram_hqd1:FIFOram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_hqd1:FIFOram                                                                                                                                                                                                     ; work         ;
;                      |cntr_c5b:rd_ptr_msb|                                                                                 ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|cntr_c5b:rd_ptr_msb                                                                                                                                                                                                         ; work         ;
;                      |cntr_d5b:wr_ptr|                                                                                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|cntr_d5b:wr_ptr                                                                                                                                                                                                             ; work         ;
;                      |cntr_p57:usedw_counter|                                                                              ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|cntr_p57:usedw_counter                                                                                                                                                                                                      ; work         ;
;       |alt_vipitc130_IS2Vid:alt_vip_itc_0|                                                                                 ; 428 (135)   ; 263 (66)                  ; 0 (0)         ; 25600       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (68)     ; 84 (10)           ; 180 (58)         ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0                                                                                                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;          |alt_vipitc130_IS2Vid_statemachine:statemachine|                                                                  ; 39 (39)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 9 (9)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_IS2Vid_statemachine:statemachine                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;          |alt_vipitc130_common_fifo:input_fifo|                                                                            ; 195 (0)     ; 162 (0)                   ; 0 (0)         ; 25600       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 73 (0)            ; 89 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo                                                                                                                                                                                                                                                                                        ; MTL_SOPC     ;
;             |dcfifo:input_fifo|                                                                                            ; 195 (0)     ; 162 (0)                   ; 0 (0)         ; 25600       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 73 (0)            ; 89 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo                                                                                                                                                                                                                                                                      ; work         ;
;                |dcfifo_8dk1:auto_generated|                                                                                ; 195 (63)    ; 162 (47)                  ; 0 (0)         ; 25600       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (11)      ; 73 (28)           ; 89 (13)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated                                                                                                                                                                                                                                           ; work         ;
;                   |a_gray2bin_ldb:rdptr_g_gray2bin|                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_gray2bin_ldb:rdptr_g_gray2bin                                                                                                                                                                                                           ; work         ;
;                   |a_gray2bin_ldb:rs_dgwp_gray2bin|                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_gray2bin_ldb:rs_dgwp_gray2bin                                                                                                                                                                                                           ; work         ;
;                   |a_gray2bin_ldb:wrptr_g_gray2bin|                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_gray2bin_ldb:wrptr_g_gray2bin                                                                                                                                                                                                           ; work         ;
;                   |a_gray2bin_ldb:ws_dgrp_gray2bin|                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_gray2bin_ldb:ws_dgrp_gray2bin                                                                                                                                                                                                           ; work         ;
;                   |a_graycounter_fgc:wrptr_gp|                                                                             ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 18 (18)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp                                                                                                                                                                                                                ; work         ;
;                   |a_graycounter_p96:rdptr_g1p|                                                                            ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p                                                                                                                                                                                                               ; work         ;
;                   |alt_synch_pipe_0e8:ws_dgrp|                                                                             ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 5 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|alt_synch_pipe_0e8:ws_dgrp                                                                                                                                                                                                                ; work         ;
;                      |dffpipe_re9:dffpipe21|                                                                               ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_re9:dffpipe21                                                                                                                                                                                          ; work         ;
;                   |alt_synch_pipe_sdb:rs_dgwp|                                                                             ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 3 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|alt_synch_pipe_sdb:rs_dgwp                                                                                                                                                                                                                ; work         ;
;                      |dffpipe_qe9:dffpipe17|                                                                               ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 3 (3)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|alt_synch_pipe_sdb:rs_dgwp|dffpipe_qe9:dffpipe17                                                                                                                                                                                          ; work         ;
;                   |altsyncram_pr61:fifo_ram|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 25600       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|altsyncram_pr61:fifo_ram                                                                                                                                                                                                                  ; work         ;
;                      |altsyncram_52f1:altsyncram14|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 25600       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|altsyncram_pr61:fifo_ram|altsyncram_52f1:altsyncram14                                                                                                                                                                                     ; work         ;
;                   |dffpipe_lec:rs_brp|                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|dffpipe_lec:rs_brp                                                                                                                                                                                                                        ; work         ;
;                   |dffpipe_lec:rs_bwp|                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 7 (7)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|dffpipe_lec:rs_bwp                                                                                                                                                                                                                        ; work         ;
;                   |dffpipe_ngh:rdaclr|                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                                                                                                        ; work         ;
;                   |dffpipe_pe9:ws_brp|                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|dffpipe_pe9:ws_brp                                                                                                                                                                                                                        ; work         ;
;                   |dffpipe_pe9:ws_bwp|                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|dffpipe_pe9:ws_bwp                                                                                                                                                                                                                        ; work         ;
;                   |mux_1u7:rdemp_eq_comp_lsb_mux|                                                                          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|mux_1u7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                             ; work         ;
;                   |mux_1u7:rdemp_eq_comp_msb_mux|                                                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|mux_1u7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                             ; work         ;
;          |alt_vipitc130_common_generic_count:h_counter|                                                                    ; 29 (29)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 12 (12)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:h_counter                                                                                                                                                                                                                                                                                ; MTL_SOPC     ;
;          |alt_vipitc130_common_generic_count:v_counter|                                                                    ; 28 (28)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 12 (12)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:v_counter                                                                                                                                                                                                                                                                                ; MTL_SOPC     ;
;          |alt_vipitc130_common_sync:enable_sync|                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_sync:enable_sync                                                                                                                                                                                                                                                                                       ; MTL_SOPC     ;
;       |alt_vipvfr130_vfr:alt_vip_vfr_0|                                                                                    ; 1508 (0)    ; 1226 (0)                  ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 280 (0)      ; 431 (0)           ; 797 (0)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0                                                                                                                                                                                                                                                                                                                                ; MTL_SOPC     ;
;          |alt_vipvfr130_common_avalon_mm_slave:slave|                                                                      ; 710 (710)   ; 611 (611)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 286 (286)         ; 325 (325)        ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave                                                                                                                                                                                                                                                                                     ; MTL_SOPC     ;
;          |alt_vipvfr130_common_stream_output:outputter|                                                                    ; 47 (47)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 32 (32)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter                                                                                                                                                                                                                                                                                   ; MTL_SOPC     ;
;          |alt_vipvfr130_prc:prc|                                                                                           ; 588 (2)     ; 469 (0)                   ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (2)      ; 140 (0)           ; 332 (0)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc                                                                                                                                                                                                                                                                                                          ; MTL_SOPC     ;
;             |alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave|                                                 ; 73 (73)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 61 (61)           ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;             |alt_vipvfr130_prc_core:prc_core|                                                                              ; 171 (171)   ; 143 (143)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 42 (42)           ; 103 (103)        ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core                                                                                                                                                                                                                                                                          ; MTL_SOPC     ;
;             |alt_vipvfr130_prc_read_master:read_master|                                                                    ; 344 (0)     ; 260 (0)                   ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 37 (0)            ; 225 (0)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master                                                                                                                                                                                                                                                                ; MTL_SOPC     ;
;                |alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|                                           ; 316 (230)   ; 232 (155)                 ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (73)      ; 35 (32)           ; 199 (125)        ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo                                                                                                                                                                                                ; mtl_sopc     ;
;                   |alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|                                        ; 42 (0)      ; 34 (0)                    ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 3 (0)             ; 31 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo                                                                                                                                ; mtl_sopc     ;
;                      |alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|                                         ; 27 (24)     ; 20 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (0)             ; 17 (17)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator                                                                    ; mtl_sopc     ;
;                         |alt_vipvfr130_common_one_bit_delay:\single_clock_gen:wrreq_delayer|                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|alt_vipvfr130_common_one_bit_delay:\single_clock_gen:wrreq_delayer ; mtl_sopc     ;
;                      |alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|                                     ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo                                                                ; mtl_sopc     ;
;                         |altsyncram:ram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram                                                 ; work         ;
;                            |altsyncram_akl1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_akl1:auto_generated                  ; work         ;
;                   |alt_vipvfr130_common_general_fifo:cmd_fifo|                                                             ; 44 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 43 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo                                                                                                                                                     ; mtl_sopc     ;
;                      |alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator                                                                                         ; mtl_sopc     ;
;                      |alt_vipvfr130_common_logic_fifo:\single_clock_small_gen:logic_fifo|                                  ; 42 (41)     ; 41 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 41 (40)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\single_clock_small_gen:logic_fifo                                                                                  ; mtl_sopc     ;
;                         |alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\single_clock_small_gen:logic_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator                      ; mtl_sopc     ;
;                |alt_vipvfr130_common_pulling_width_adapter:width_adaptor|                                                  ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 26 (26)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_pulling_width_adapter:width_adaptor                                                                                                                                                                                                       ; mtl_sopc     ;
;          |alt_vipvfr130_vfr_control_packet_encoder:encoder|                                                                ; 90 (90)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 4 (4)             ; 63 (63)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_control_packet_encoder:encoder                                                                                                                                                                                                                                                                               ; MTL_SOPC     ;
;          |alt_vipvfr130_vfr_controller:controller|                                                                         ; 128 (128)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 1 (1)             ; 100 (100)        ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller                                                                                                                                                                                                                                                                                        ; MTL_SOPC     ;
;       |altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|                                                           ; 220 (25)    ; 177 (9)                   ; 0 (0)         ; 2272        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (16)      ; 94 (0)            ; 83 (9)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io                                                                                                                                                                                                                                                                                                       ; MTL_SOPC     ;
;          |altera_avalon_dc_fifo:cmd_fifo|                                                                                  ; 97 (63)     ; 88 (52)                   ; 0 (0)         ; 800         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 50 (28)           ; 38 (37)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo                                                                                                                                                                                                                                                                        ; MTL_SOPC     ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                               ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                         ; MTL_SOPC     ;
;                |altera_std_synchronizer:sync[0].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                                                       ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                                                       ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                                                       ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                                                       ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                                                       ; work         ;
;                |altera_std_synchronizer:sync[5].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[5].u                                                                                                                                                                                       ; work         ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                              ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 9 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                        ; MTL_SOPC     ;
;                |altera_std_synchronizer:sync[0].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[5].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[5].u                                                                                                                                                                                      ; work         ;
;             |altsyncram:mem_rtl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 800         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_6rc1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 800         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_6rc1:auto_generated                                                                                                                                                                                                                    ; work         ;
;          |altera_avalon_dc_fifo:rsp_fifo|                                                                                  ; 98 (62)     ; 80 (38)                   ; 0 (0)         ; 1472        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 44 (12)           ; 36 (36)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo                                                                                                                                                                                                                                                                        ; MTL_SOPC     ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                               ; 21 (0)      ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 5 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                         ; MTL_SOPC     ;
;                |altera_std_synchronizer:sync[0].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                                                       ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                                                       ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                                                       ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                                                       ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                                                       ; work         ;
;                |altera_std_synchronizer:sync[5].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[5].u                                                                                                                                                                                       ; work         ;
;                |altera_std_synchronizer:sync[6].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[6].u                                                                                                                                                                                       ; work         ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                              ; 21 (0)      ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 5 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                        ; MTL_SOPC     ;
;                |altera_std_synchronizer:sync[0].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[3].u                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[4].u                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[5].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[5].u                                                                                                                                                                                      ; work         ;
;                |altera_std_synchronizer:sync[6].u|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[6].u                                                                                                                                                                                      ; work         ;
;             |altsyncram:mem_rtl_0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1472        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_erc1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1472        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated                                                                                                                                                                                                                    ; work         ;
;       |altera_avalon_sc_fifo:alt_vip_vfr_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:alt_vip_vfr_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|                    ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|                           ; 52 (52)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 9 (9)             ; 32 (32)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                       ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|                             ; 44 (44)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 8 (8)             ; 28 (28)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                         ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 592 (592)   ; 485 (485)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 12 (12)           ; 473 (473)        ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 9 (9)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                 ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:cse_2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cse_2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:cse_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cse_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:cse_3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cse_3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:cse_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cse_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rdata_fifo| ; 76 (76)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 8 (8)             ; 62 (62)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|   ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 8 (8)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                               ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|               ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                    ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:lcd_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                         ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:lcd_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                     ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:miso_2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                               ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:miso_2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:miso_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                 ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:miso_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:miso_3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                               ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:miso_3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:miso_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                 ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:miso_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:multi_touch_avalon_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|                ; 51 (51)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 34 (34)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:multi_touch_avalon_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:multi_touch_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:multi_touch_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:pio_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:pio_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:pio_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:pio_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:pio_2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:pio_2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:pio_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:pio_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                ; 187 (187)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 71 (71)           ; 100 (100)        ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 151 (151)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 16 (16)           ; 122 (122)        ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:sram_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                         ; 24 (24)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 17 (17)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sram_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                     ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                 ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; MTL_SOPC     ;
;       |altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                               ; 51 (0)      ; 50 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 34 (0)            ; 16 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 51 (47)     ; 50 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 34 (31)           ; 16 (16)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                               ; 62 (0)      ; 60 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 37 (0)            ; 23 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 62 (58)     ; 60 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 37 (35)           ; 23 (21)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                               ; 128 (0)     ; 124 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 110 (0)           ; 14 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 128 (124)   ; 124 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 110 (107)         ; 14 (13)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                               ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 13 (0)            ; 7 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 21 (17)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (10)           ; 7 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                               ; 23 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 13 (0)            ; 9 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 23 (19)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (10)           ; 9 (8)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_006|                                                               ; 18 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 11 (0)            ; 5 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_006                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 18 (14)     ; 16 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 11 (9)            ; 5 (3)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_007|                                                               ; 22 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 11 (0)            ; 8 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_007                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 22 (18)     ; 18 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 11 (8)            ; 8 (7)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_008|                                                               ; 18 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 11 (0)            ; 5 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_008                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 18 (15)     ; 16 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 11 (8)            ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_009|                                                               ; 20 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 14 (0)            ; 4 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_009                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 20 (16)     ; 18 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 14 (11)           ; 4 (3)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_010|                                                               ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (0)            ; 6 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_010                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 17 (13)     ; 16 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (8)            ; 6 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_011|                                                               ; 19 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (0)            ; 8 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_011                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 19 (15)     ; 18 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (9)            ; 8 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_012|                                                               ; 20 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 14 (0)            ; 5 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_012                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 20 (16)     ; 18 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 14 (11)           ; 5 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_013|                                                               ; 76 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 49 (0)            ; 26 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_013                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 76 (72)     ; 74 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 49 (47)           ; 26 (24)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_014|                                                               ; 77 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 41 (0)            ; 35 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_014                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 77 (73)     ; 74 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 41 (38)           ; 35 (34)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_015|                                                               ; 76 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 45 (0)            ; 30 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_015                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 76 (72)     ; 74 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 45 (42)           ; 30 (30)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_016|                                                               ; 76 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 36 (0)            ; 39 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_016                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 76 (72)     ; 74 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 36 (33)           ; 39 (39)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_017|                                                               ; 15 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 8 (0)             ; 6 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_017                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 15 (12)     ; 14 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (5)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_018|                                                               ; 42 (0)      ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 38 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_018                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 42 (39)     ; 42 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (3)             ; 38 (37)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_019|                                                               ; 13 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 7 (0)             ; 5 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_019                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 13 (9)      ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (3)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_020|                                                               ; 14 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 7 (0)             ; 6 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_020                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 14 (10)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (4)             ; 6 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_021|                                                               ; 14 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 8 (0)             ; 5 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_021                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 14 (10)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (5)             ; 5 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_022|                                                               ; 13 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 6 (0)             ; 6 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_022                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 13 (10)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (4)             ; 6 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_022|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_022|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_022|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_023|                                                               ; 13 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 8 (0)             ; 4 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_023                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 13 (10)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (5)             ; 4 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_023|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_023|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_023|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_024|                                                               ; 14 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 7 (0)             ; 5 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_024                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 14 (10)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (4)             ; 5 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_024|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_024|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_024|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_025|                                                               ; 13 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 6 (0)             ; 6 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_025                                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 13 (9)      ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (3)             ; 6 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_025|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_025|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                   ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_025|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                   ; work         ;
;       |altera_avalon_st_handshake_clock_crosser:crosser|                                                                   ; 27 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 16 (0)            ; 10 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                               ; MTL_SOPC     ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                                        ; 27 (23)     ; 26 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (14)           ; 10 (8)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                      ; MTL_SOPC     ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                       ; work         ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                       ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_001|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_001                                                                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;          |altera_std_synchronizer_bundle:sync|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                            ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_002|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_002                                                                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;          |altera_std_synchronizer_bundle:sync|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                            ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                                                                                                      ; MTL_SOPC     ;
;          |altera_std_synchronizer_bundle:sync|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                  ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                ; work         ;
;       |altera_merlin_burst_adapter:burst_adapter_002|                                                                      ; 228 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (0)      ; 2 (0)             ; 95 (0)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002                                                                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;          |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                                        ; 228 (228)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (131)    ; 2 (2)             ; 95 (95)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                                                                                         ; MTL_SOPC     ;
;       |altera_merlin_master_agent:alt_vip_vfr_0_avalon_master_translator_avalon_universal_master_0_agent|                  ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_agent:alt_vip_vfr_0_avalon_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;       |altera_merlin_master_agent:clock_crossing_io_m0_translator_avalon_universal_master_0_agent|                         ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_agent:clock_crossing_io_m0_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                     ; MTL_SOPC     ;
;       |altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|                              ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                          ; MTL_SOPC     ;
;       |altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent|                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                   ; MTL_SOPC     ;
;       |altera_merlin_master_translator:alt_vip_vfr_0_avalon_master_translator|                                             ; 63 (63)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 1 (1)             ; 33 (33)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_translator:alt_vip_vfr_0_avalon_master_translator                                                                                                                                                                                                                                                                                         ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:alt_vip_vfr_0_avalon_slave_translator_avalon_universal_slave_0_agent|                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:alt_vip_vfr_0_avalon_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                 ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:cfi_flash_uas_translator_avalon_universal_slave_0_agent|                                  ; 18 (8)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (6)       ; 0 (0)             ; 6 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:cfi_flash_uas_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                   ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:cfi_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                       ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                      ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:cse_2_s1_translator_avalon_universal_slave_0_agent|                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:cse_2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                   ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:cse_3_s1_translator_avalon_universal_slave_0_agent|                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:cse_3_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                   ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent|        ; 4 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                    ; MTL_SOPC     ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                      ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:lcd_control_slave_translator_avalon_universal_slave_0_agent|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:lcd_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                          ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:miso_2_s1_translator_avalon_universal_slave_0_agent|                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:miso_2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:miso_3_s1_translator_avalon_universal_slave_0_agent|                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:miso_3_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:multi_touch_avalon_slave_translator_avalon_universal_slave_0_agent|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:multi_touch_avalon_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                   ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:pio_0_s1_translator_avalon_universal_slave_0_agent|                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:pio_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                   ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:pio_1_s1_translator_avalon_universal_slave_0_agent|                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:pio_1_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                   ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:pio_2_s1_translator_avalon_universal_slave_0_agent|                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:pio_2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                   ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|                                       ; 43 (5)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (4)       ; 0 (0)             ; 14 (1)           ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                   ; MTL_SOPC     ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                   ; 38 (38)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 13 (13)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                     ; MTL_SOPC     ;
;       |altera_merlin_slave_agent:sram_avalon_slave_translator_avalon_universal_slave_0_agent|                              ; 16 (8)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (7)        ; 0 (0)             ; 7 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sram_avalon_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                          ; MTL_SOPC     ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                   ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sram_avalon_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                            ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:alt_vip_vfr_0_avalon_slave_translator|                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:alt_vip_vfr_0_avalon_slave_translator                                                                                                                                                                                                                                                                                           ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:altpll_sys_pll_slave_translator|                                                     ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:altpll_sys_pll_slave_translator                                                                                                                                                                                                                                                                                                 ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                                    ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 12 (12)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                                                                                                                ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:cse_2_s1_translator|                                                                 ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 3 (3)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:cse_2_s1_translator                                                                                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:cse_3_s1_translator|                                                                 ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:cse_3_s1_translator                                                                                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:epcs_flash_controller_epcs_control_port_translator|                                  ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 34 (34)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:epcs_flash_controller_epcs_control_port_translator                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                              ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                          ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:key_s1_translator|                                                                   ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                                               ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:lcd_control_slave_translator|                                                        ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 15 (15)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:lcd_control_slave_translator                                                                                                                                                                                                                                                                                                    ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:led_s1_translator|                                                                   ; 25 (25)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 22 (22)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                                                               ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:miso_2_s1_translator|                                                                ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:miso_2_s1_translator                                                                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:miso_3_s1_translator|                                                                ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:miso_3_s1_translator                                                                                                                                                                                                                                                                                                            ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:multi_touch_avalon_slave_translator|                                                 ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 17 (17)           ; 5 (5)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:multi_touch_avalon_slave_translator                                                                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:pio_0_s1_translator|                                                                 ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 3 (3)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:pio_0_s1_translator                                                                                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:pio_1_s1_translator|                                                                 ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:pio_1_s1_translator                                                                                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:pio_2_s1_translator|                                                                 ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 4 (4)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:pio_2_s1_translator                                                                                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:sram_avalon_slave_translator|                                                        ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 13 (13)           ; 7 (7)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator                                                                                                                                                                                                                                                                                                    ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:sw_s1_translator|                                                                    ; 26 (26)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 21 (21)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sw_s1_translator                                                                                                                                                                                                                                                                                                                ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:sysid_control_slave_translator|                                                      ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;       |altera_merlin_slave_translator:timer_s1_translator|                                                                 ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 18 (18)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                                                                             ; MTL_SOPC     ;
;       |altera_merlin_traffic_limiter:limiter_001|                                                                          ; 41 (41)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 7 (7)             ; 23 (23)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                                                                                                      ; MTL_SOPC     ;
;       |altera_merlin_traffic_limiter:limiter_002|                                                                          ; 22 (22)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 12 (12)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter_002                                                                                                                                                                                                                                                                                                                      ; MTL_SOPC     ;
;       |altera_merlin_traffic_limiter:limiter|                                                                              ; 32 (32)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 19 (19)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                                                          ; MTL_SOPC     ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                                      ; 32 (32)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (23)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;       |altera_merlin_width_adapter:width_adapter_002|                                                                      ; 79 (79)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 20 (20)           ; 55 (55)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_002                                                                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;       |altera_merlin_width_adapter:width_adapter_003|                                                                      ; 60 (60)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 52 (52)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_003                                                                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;       |altera_merlin_width_adapter:width_adapter_004|                                                                      ; 61 (61)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 50 (50)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_004                                                                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;       |altera_merlin_width_adapter:width_adapter_005|                                                                      ; 40 (40)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 26 (26)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_005                                                                                                                                                                                                                                                                                                                  ; MTL_SOPC     ;
;       |altera_merlin_width_adapter:width_adapter|                                                                          ; 95 (95)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 41 (41)          ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                                                      ; MTL_SOPC     ;
;       |altera_reset_controller:rst_controller_001|                                                                         ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                     ; MTL_SOPC     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                          ; MTL_SOPC     ;
;       |altera_reset_controller:rst_controller_002|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                     ; MTL_SOPC     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                          ; MTL_SOPC     ;
;       |altera_reset_controller:rst_controller|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                         ; MTL_SOPC     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |MTL_DEMO|MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                              ; MTL_SOPC     ;
;    |pzdyqx:nabboc|                                                                                                         ; 126 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 2 (0)             ; 70 (0)           ; |MTL_DEMO|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                       ; 126 (14)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (5)       ; 2 (2)             ; 70 (7)           ; |MTL_DEMO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|                                                     ; 53 (22)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (14)      ; 0 (0)             ; 28 (8)           ; |MTL_DEMO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1                                                                                                                                                                                                                                                                                ; work         ;
;             |LQYT7093:MBPH5020|                                                                                            ; 31 (31)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |MTL_DEMO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                              ; work         ;
;          |KIFI3548:TPOO7242|                                                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |MTL_DEMO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                               ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |MTL_DEMO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |PUDL0439:ESUL0435|                                                                                               ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |MTL_DEMO|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |sld_hub:auto_hub|                                                                                                      ; 254 (1)     ; 148 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (1)      ; 28 (0)            ; 120 (0)          ; |MTL_DEMO|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                       ; 253 (208)   ; 148 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (89)     ; 28 (26)           ; 120 (94)         ; |MTL_DEMO|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                         ; 25 (25)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 10 (10)          ; |MTL_DEMO|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                       ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 17 (17)          ; |MTL_DEMO|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                               ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                                        ; 328 (9)     ; 256 (8)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (1)       ; 120 (8)           ; 136 (0)          ; |MTL_DEMO|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                              ; 319 (0)     ; 248 (0)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 112 (0)           ; 136 (0)          ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                          ; 319 (57)    ; 248 (42)                  ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (16)      ; 112 (30)          ; 136 (6)          ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                           ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                               ; 48 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 31 (31)           ; 15 (0)           ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                            ; work         ;
;                |lpm_decode:wdecoder|                                                                                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                        ; work         ;
;                   |decode_rqf:auto_generated|                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated                                                                                                                                                              ; work         ;
;                |lpm_mux:mux|                                                                                               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                ; work         ;
;                   |mux_aoc:auto_generated|                                                                                 ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_aoc:auto_generated                                                                                                                                                                         ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                           ; work         ;
;                |altsyncram_mm14:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_mm14:auto_generated                                                                                                                                                                                            ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                               ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                            ; work         ;
;             |lpm_shiftreg:status_register|                                                                                 ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                              ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                   ; 73 (73)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 13 (13)           ; 32 (32)          ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                ; work         ;
;             |sld_ela_control:ela_control|                                                                                  ; 37 (1)      ; 36 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 26 (0)            ; 10 (1)           ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                               ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                       ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                    ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 8 (0)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                        ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                             ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                   ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                             ; 12 (2)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (0)            ; 1 (1)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                 ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                         ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                             ; 65 (8)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (8)       ; 5 (0)             ; 48 (0)           ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                          ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                ; work         ;
;                   |cntr_8ai:auto_generated|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8ai:auto_generated                                                                                                        ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                          ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                         ; work         ;
;                   |cntr_02j:auto_generated|                                                                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_02j:auto_generated                                                                                                                                 ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                               ; work         ;
;                   |cntr_sbi:auto_generated|                                                                                ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_sbi:auto_generated                                                                                                                       ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                   ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                  ; work         ;
;                   |cntr_gui:auto_generated|                                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated                                                                                                                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                          ; 20 (20)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 15 (15)          ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                         ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                          ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                       ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                        ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |MTL_DEMO|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                     ; work         ;
;    |vga_pll:vga_pll_inst|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|vga_pll:vga_pll_inst                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |altpll:altpll_component|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MTL_DEMO|vga_pll:vga_pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                          ; work         ;
+----------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+-------------------+----------+---------------+---------------+-----------------------+-----------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+-------------------+----------+---------------+---------------+-----------------------+-----------+
; FL_ADDR[0]        ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[1]        ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[2]        ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[3]        ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[4]        ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[5]        ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[6]        ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[7]        ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[8]        ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[9]        ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[10]       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[11]       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[12]       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[13]       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[14]       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[15]       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[16]       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[17]       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[18]       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[19]       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[20]       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[21]       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_OE_N           ; Output   ; --            ; --            ; --                    ; --        ;
; FL_WE_N           ; Output   ; --            ; --            ; --                    ; --        ;
; FL_CE_N           ; Output   ; --            ; --            ; --                    ; --        ;
; PS2_CLK           ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; PS2_DAT           ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SD_CMD            ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SD_DAT            ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SD_DAT3           ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; AUD_ADCLRCK       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_BCLK          ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_DACLRCK       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; I2C_SDAT          ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[0]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[1]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[2]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[3]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[4]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[5]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[6]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[7]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[8]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[9]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[10]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[11]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[12]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[13]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[14]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[15]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_DATA[0]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[1]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[2]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[3]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[4]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[5]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[6]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[7]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[8]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[9]       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[10]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[11]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[12]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[13]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[14]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[15]      ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_FSPEED        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_LSPEED        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[1]         ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[8]         ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[9]         ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[10]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[11]        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[12]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[13]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[14]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[15]        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[16]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[17]        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[18]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[19]        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[20]        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[21]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[22]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[23]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[24]        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[25]        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[26]        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[27]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[28]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[29]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[30]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[31]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[32]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[33]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[34]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_1[35]        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; LCD_DATA[0]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; LCD_DATA[1]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; LCD_DATA[2]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; LCD_DATA[3]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; LCD_DATA[4]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; LCD_DATA[5]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; LCD_DATA[6]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; LCD_DATA[7]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; DRAM_DQ[0]        ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[1]        ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[2]        ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[3]        ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[4]        ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[5]        ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[6]        ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[7]        ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[8]        ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[9]        ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[10]       ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[11]       ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[12]       ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[13]       ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[14]       ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[15]       ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SRAM_DQ[0]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[1]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[2]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[3]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[4]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[5]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[6]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[7]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[8]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[9]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[10]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[11]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[12]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[13]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[14]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[15]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; FL_DQ[0]          ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; FL_DQ[1]          ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; FL_DQ[2]          ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; FL_DQ[3]          ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; FL_DQ[4]          ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; FL_DQ[5]          ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; FL_DQ[6]          ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; FL_DQ[7]          ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; MTL_TOUCH_I2C_SDA ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; GPIO_1[0]         ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[2]         ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[3]         ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; GPIO_1[4]         ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[5]         ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; GPIO_1[6]         ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[7]         ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; EXT_CLOCK         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LEDG[0]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[1]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[2]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[3]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[4]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[5]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[6]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[7]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[8]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[0]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[1]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[2]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[3]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[4]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[5]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[6]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[7]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[8]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[9]           ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[10]          ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[11]          ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[12]          ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[13]          ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[14]          ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[15]          ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[16]          ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[17]          ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0_D[0]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0_D[1]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0_D[2]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0_D[3]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0_D[4]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0_D[5]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0_D[6]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1_D[0]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1_D[1]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1_D[2]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1_D[3]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1_D[4]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1_D[5]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1_D[6]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2_D[0]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2_D[1]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2_D[2]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2_D[3]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2_D[4]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2_D[5]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2_D[6]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3_D[0]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3_D[1]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3_D[2]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3_D[3]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3_D[4]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3_D[5]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3_D[6]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4_D[0]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4_D[1]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4_D[2]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4_D[3]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4_D[4]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4_D[5]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4_D[6]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5_D[0]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5_D[1]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5_D[2]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5_D[3]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5_D[4]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5_D[5]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5_D[6]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6_D[0]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6_D[1]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6_D[2]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6_D[3]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6_D[4]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6_D[5]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6_D[6]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7_D[0]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7_D[1]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7_D[2]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7_D[3]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7_D[4]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7_D[5]         ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7_D[6]         ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_BLON          ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_EN            ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_ON            ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RS            ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RW            ; Output   ; --            ; --            ; --                    ; --        ;
; UART_RXD          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; UART_TXD          ; Output   ; --            ; --            ; --                    ; --        ;
; SD_CLK            ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[0]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[1]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[2]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[3]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[4]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[5]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[6]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[7]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[8]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[9]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_BLANK         ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_CLK           ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[0]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[1]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[2]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[3]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[4]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[5]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[6]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[7]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[8]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[9]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_HS            ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[0]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[1]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[2]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[3]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[4]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[5]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[6]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[7]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[8]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[9]          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_SYNC          ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_VS            ; Output   ; --            ; --            ; --                    ; --        ;
; AUD_ADCDAT        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_DACDAT        ; Output   ; --            ; --            ; --                    ; --        ;
; AUD_XCK           ; Output   ; --            ; --            ; --                    ; --        ;
; I2C_SCLK          ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_CLK          ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_CMD          ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_CS_N         ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_INT          ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_RD_N         ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_RST_N        ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_WR_N         ; Output   ; --            ; --            ; --                    ; --        ;
; TD_CLK27          ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[0]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[1]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[2]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[3]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[4]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[5]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[6]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[7]        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_HS             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_RESET          ; Output   ; --            ; --            ; --                    ; --        ;
; TD_VS             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_ADDR[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_ADDR[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_CS_N          ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_DACK_N[0]     ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_DACK_N[1]     ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_DREQ[0]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DREQ[1]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_INT[0]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_INT[1]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_RD_N          ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_RST_N         ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_WR_N          ; Output   ; --            ; --            ; --                    ; --        ;
; IRDA_RXD          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; IRDA_TXD          ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_ADDR[0]      ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[1]      ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[2]      ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[3]      ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[4]      ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[5]      ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[6]      ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[7]      ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[8]      ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[9]      ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[10]     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[11]     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA[0]        ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA[1]        ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CAS_N        ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CKE          ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CLK          ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CS_N         ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_LDQM         ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_RAS_N        ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_UDQM         ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_WE_N         ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SRAM_ADDR[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[10]     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[11]     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[12]     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[13]     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[14]     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[15]     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[16]     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[17]     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_CE_N         ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_LB_N         ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_OE_N         ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_UB_N         ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_WE_N         ; Output   ; --            ; --            ; --                    ; --        ;
; FL_RST_N          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_B[0]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_B[1]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_B[2]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_B[3]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_B[4]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_B[5]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_B[6]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_B[7]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_DCLK          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_G[0]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_G[1]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_G[2]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_G[3]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_G[4]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_G[5]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_G[6]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_G[7]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_HSD           ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_R[0]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_R[1]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_R[2]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_R[3]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_R[4]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_R[5]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_R[6]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_R[7]          ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_TOUCH_I2C_SCL ; Output   ; --            ; --            ; --                    ; --        ;
; MTL_VSD           ; Output   ; --            ; --            ; --                    ; --        ;
; CLOCK_50          ; Input    ; --            ; --            ; --                    ; --        ;
; CLOCK_27          ; Input    ; --            ; --            ; --                    ; --        ;
; MTL_TOUCH_INT_n   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; KEY[2]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; SW[2]             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[1]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; SW[1]             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[0]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; SW[0]             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[5]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; KEY[3]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; SW[3]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[4]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[11]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[15]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; SW[13]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; SW[14]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; SW[16]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; SW[12]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[7]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[10]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[9]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[8]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[6]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[17]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
+-------------------+----------+---------------+---------------+-----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; PS2_CLK                                                                                                                                                                 ;                   ;         ;
; PS2_DAT                                                                                                                                                                 ;                   ;         ;
; SD_CMD                                                                                                                                                                  ;                   ;         ;
; SD_DAT                                                                                                                                                                  ;                   ;         ;
; SD_DAT3                                                                                                                                                                 ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                             ;                   ;         ;
; AUD_BCLK                                                                                                                                                                ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                             ;                   ;         ;
; I2C_SDAT                                                                                                                                                                ;                   ;         ;
; ENET_DATA[0]                                                                                                                                                            ;                   ;         ;
; ENET_DATA[1]                                                                                                                                                            ;                   ;         ;
; ENET_DATA[2]                                                                                                                                                            ;                   ;         ;
; ENET_DATA[3]                                                                                                                                                            ;                   ;         ;
; ENET_DATA[4]                                                                                                                                                            ;                   ;         ;
; ENET_DATA[5]                                                                                                                                                            ;                   ;         ;
; ENET_DATA[6]                                                                                                                                                            ;                   ;         ;
; ENET_DATA[7]                                                                                                                                                            ;                   ;         ;
; ENET_DATA[8]                                                                                                                                                            ;                   ;         ;
; ENET_DATA[9]                                                                                                                                                            ;                   ;         ;
; ENET_DATA[10]                                                                                                                                                           ;                   ;         ;
; ENET_DATA[11]                                                                                                                                                           ;                   ;         ;
; ENET_DATA[12]                                                                                                                                                           ;                   ;         ;
; ENET_DATA[13]                                                                                                                                                           ;                   ;         ;
; ENET_DATA[14]                                                                                                                                                           ;                   ;         ;
; ENET_DATA[15]                                                                                                                                                           ;                   ;         ;
; OTG_DATA[0]                                                                                                                                                             ;                   ;         ;
; OTG_DATA[1]                                                                                                                                                             ;                   ;         ;
; OTG_DATA[2]                                                                                                                                                             ;                   ;         ;
; OTG_DATA[3]                                                                                                                                                             ;                   ;         ;
; OTG_DATA[4]                                                                                                                                                             ;                   ;         ;
; OTG_DATA[5]                                                                                                                                                             ;                   ;         ;
; OTG_DATA[6]                                                                                                                                                             ;                   ;         ;
; OTG_DATA[7]                                                                                                                                                             ;                   ;         ;
; OTG_DATA[8]                                                                                                                                                             ;                   ;         ;
; OTG_DATA[9]                                                                                                                                                             ;                   ;         ;
; OTG_DATA[10]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[11]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[12]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[13]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[14]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[15]                                                                                                                                                            ;                   ;         ;
; OTG_FSPEED                                                                                                                                                              ;                   ;         ;
; OTG_LSPEED                                                                                                                                                              ;                   ;         ;
; GPIO_1[1]                                                                                                                                                               ;                   ;         ;
; GPIO_1[8]                                                                                                                                                               ;                   ;         ;
; GPIO_1[9]                                                                                                                                                               ;                   ;         ;
; GPIO_1[10]                                                                                                                                                              ;                   ;         ;
; GPIO_1[11]                                                                                                                                                              ;                   ;         ;
; GPIO_1[12]                                                                                                                                                              ;                   ;         ;
; GPIO_1[13]                                                                                                                                                              ;                   ;         ;
; GPIO_1[14]                                                                                                                                                              ;                   ;         ;
; GPIO_1[15]                                                                                                                                                              ;                   ;         ;
; GPIO_1[16]                                                                                                                                                              ;                   ;         ;
; GPIO_1[17]                                                                                                                                                              ;                   ;         ;
; GPIO_1[18]                                                                                                                                                              ;                   ;         ;
; GPIO_1[19]                                                                                                                                                              ;                   ;         ;
; GPIO_1[20]                                                                                                                                                              ;                   ;         ;
; GPIO_1[21]                                                                                                                                                              ;                   ;         ;
; GPIO_1[22]                                                                                                                                                              ;                   ;         ;
; GPIO_1[23]                                                                                                                                                              ;                   ;         ;
; GPIO_1[24]                                                                                                                                                              ;                   ;         ;
; GPIO_1[25]                                                                                                                                                              ;                   ;         ;
; GPIO_1[26]                                                                                                                                                              ;                   ;         ;
; GPIO_1[27]                                                                                                                                                              ;                   ;         ;
; GPIO_1[28]                                                                                                                                                              ;                   ;         ;
; GPIO_1[29]                                                                                                                                                              ;                   ;         ;
; GPIO_1[30]                                                                                                                                                              ;                   ;         ;
; GPIO_1[31]                                                                                                                                                              ;                   ;         ;
; GPIO_1[32]                                                                                                                                                              ;                   ;         ;
; GPIO_1[33]                                                                                                                                                              ;                   ;         ;
; GPIO_1[34]                                                                                                                                                              ;                   ;         ;
; GPIO_1[35]                                                                                                                                                              ;                   ;         ;
; LCD_DATA[0]                                                                                                                                                             ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:lcd_control_slave_translator|av_readdata_pre[0]                                                            ; 1                 ; 6       ;
; LCD_DATA[1]                                                                                                                                                             ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:lcd_control_slave_translator|av_readdata_pre[1]                                                            ; 0                 ; 6       ;
; LCD_DATA[2]                                                                                                                                                             ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:lcd_control_slave_translator|av_readdata_pre[2]                                                            ; 1                 ; 6       ;
; LCD_DATA[3]                                                                                                                                                             ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:lcd_control_slave_translator|av_readdata_pre[3]                                                            ; 0                 ; 6       ;
; LCD_DATA[4]                                                                                                                                                             ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:lcd_control_slave_translator|av_readdata_pre[4]                                                            ; 1                 ; 6       ;
; LCD_DATA[5]                                                                                                                                                             ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:lcd_control_slave_translator|av_readdata_pre[5]                                                            ; 1                 ; 6       ;
; LCD_DATA[6]                                                                                                                                                             ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:lcd_control_slave_translator|av_readdata_pre[6]                                                            ; 0                 ; 6       ;
; LCD_DATA[7]                                                                                                                                                             ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:lcd_control_slave_translator|av_readdata_pre[7]~feeder                                                     ; 1                 ; 6       ;
; DRAM_DQ[0]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                             ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                              ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[0]~feeder                                                     ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                                              ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[1]                                                            ; 1                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                                              ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[2]~feeder                                                     ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                                              ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[3]~feeder                                                     ; 1                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                                              ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[4]                                                            ; 1                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                                              ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[5]                                                            ; 0                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                                              ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[6]                                                            ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                                              ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[7]                                                            ; 1                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                                              ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[8]                                                            ; 1                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                                              ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[9]~feeder                                                     ; 1                 ; 6       ;
; SRAM_DQ[10]                                                                                                                                                             ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[10]~feeder                                                    ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                                                                                             ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[11]~feeder                                                    ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                                                                                                             ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[12]~feeder                                                    ; 1                 ; 6       ;
; SRAM_DQ[13]                                                                                                                                                             ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[13]~feeder                                                    ; 0                 ; 6       ;
; SRAM_DQ[14]                                                                                                                                                             ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[14]~feeder                                                    ; 0                 ; 6       ;
; SRAM_DQ[15]                                                                                                                                                             ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_readdata_pre[15]~feeder                                                    ; 1                 ; 6       ;
; FL_DQ[0]                                                                                                                                                                ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_in_reg[0]                         ; 0                 ; 6       ;
; FL_DQ[1]                                                                                                                                                                ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_in_reg[1]                         ; 1                 ; 6       ;
; FL_DQ[2]                                                                                                                                                                ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_in_reg[2]~feeder                  ; 0                 ; 6       ;
; FL_DQ[3]                                                                                                                                                                ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_in_reg[3]~feeder                  ; 1                 ; 6       ;
; FL_DQ[4]                                                                                                                                                                ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_in_reg[4]                         ; 0                 ; 6       ;
; FL_DQ[5]                                                                                                                                                                ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_in_reg[5]~feeder                  ; 0                 ; 6       ;
; FL_DQ[6]                                                                                                                                                                ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_in_reg[6]                         ; 1                 ; 6       ;
; FL_DQ[7]                                                                                                                                                                ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_in_reg[7]                         ; 1                 ; 6       ;
; MTL_TOUCH_I2C_SDA                                                                                                                                                       ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|oREG_X2_MB[0]          ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|oREG_Y1_LB[0]          ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|oREG_X2_LB[0]          ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|oREG_TOUCH_COUNT[0]    ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|oREG_X1_LB[0]          ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|ack_subaddress~1       ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|ack_slave_r~0          ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|ack_slave_w~2          ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|oREG_Y1_MB[0]~0        ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|oREG_Y2_MB[0]~0        ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|oREG_CONTROL[0]~feeder ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|oREG_X1_MB[0]~feeder   ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|oREG_Y2_LB[0]~feeder   ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|oREG_GESTURE[0]~feeder ; 1                 ; 6       ;
; GPIO_1[0]                                                                                                                                                               ;                   ;         ;
; GPIO_1[2]                                                                                                                                                               ;                   ;         ;
; GPIO_1[3]                                                                                                                                                               ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_pio_1:pio_1|read_mux_out~0                                                                                                       ; 1                 ; 6       ;
; GPIO_1[4]                                                                                                                                                               ;                   ;         ;
; GPIO_1[5]                                                                                                                                                               ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_pio_1:miso_2|read_mux_out~0                                                                                                      ; 1                 ; 6       ;
; GPIO_1[6]                                                                                                                                                               ;                   ;         ;
; GPIO_1[7]                                                                                                                                                               ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_pio_1:miso_3|read_mux_out~0                                                                                                      ; 0                 ; 6       ;
; EXT_CLOCK                                                                                                                                                               ;                   ;         ;
; UART_RXD                                                                                                                                                                ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                              ;                   ;         ;
; ENET_INT                                                                                                                                                                ;                   ;         ;
; TD_CLK27                                                                                                                                                                ;                   ;         ;
; TD_DATA[0]                                                                                                                                                              ;                   ;         ;
; TD_DATA[1]                                                                                                                                                              ;                   ;         ;
; TD_DATA[2]                                                                                                                                                              ;                   ;         ;
; TD_DATA[3]                                                                                                                                                              ;                   ;         ;
; TD_DATA[4]                                                                                                                                                              ;                   ;         ;
; TD_DATA[5]                                                                                                                                                              ;                   ;         ;
; TD_DATA[6]                                                                                                                                                              ;                   ;         ;
; TD_DATA[7]                                                                                                                                                              ;                   ;         ;
; TD_HS                                                                                                                                                                   ;                   ;         ;
; TD_VS                                                                                                                                                                   ;                   ;         ;
; OTG_DREQ[0]                                                                                                                                                             ;                   ;         ;
; OTG_DREQ[1]                                                                                                                                                             ;                   ;         ;
; OTG_INT[0]                                                                                                                                                              ;                   ;         ;
; OTG_INT[1]                                                                                                                                                              ;                   ;         ;
; IRDA_RXD                                                                                                                                                                ;                   ;         ;
; CLOCK_50                                                                                                                                                                ;                   ;         ;
; CLOCK_27                                                                                                                                                                ;                   ;         ;
; MTL_TOUCH_INT_n                                                                                                                                                         ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|trig_count~0                                                       ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|trig_count~1                                                       ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|trig_count[8]~2                                                    ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|trig_count~3                                                       ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|trig_count~4                                                       ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|trig_count~5                                                       ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|trig_count~6                                                       ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|trig_count~7                                                       ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|trig_count~8                                                       ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|trig_count~9                                                       ; 1                 ; 6       ;
;      - MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|trig_count~10                                                      ; 1                 ; 6       ;
; KEY[2]                                                                                                                                                                  ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_key:key|read_mux_out[2]                                                                                                          ; 0                 ; 6       ;
; SW[2]                                                                                                                                                                   ;                   ;         ;
; KEY[1]                                                                                                                                                                  ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_key:key|read_mux_out[1]                                                                                                          ; 0                 ; 6       ;
; SW[1]                                                                                                                                                                   ;                   ;         ;
; KEY[0]                                                                                                                                                                  ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_key:key|read_mux_out[0]                                                                                                          ; 0                 ; 6       ;
; SW[0]                                                                                                                                                                   ;                   ;         ;
; SW[5]                                                                                                                                                                   ;                   ;         ;
; KEY[3]                                                                                                                                                                  ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_key:key|read_mux_out[3]                                                                                                          ; 0                 ; 6       ;
; SW[3]                                                                                                                                                                   ;                   ;         ;
; SW[4]                                                                                                                                                                   ;                   ;         ;
; SW[11]                                                                                                                                                                  ;                   ;         ;
; SW[15]                                                                                                                                                                  ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sw:sw|read_mux_out[15]                                                                                                           ; 0                 ; 6       ;
; SW[13]                                                                                                                                                                  ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sw:sw|read_mux_out[13]                                                                                                           ; 0                 ; 6       ;
; SW[14]                                                                                                                                                                  ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sw:sw|read_mux_out[14]                                                                                                           ; 0                 ; 6       ;
; SW[16]                                                                                                                                                                  ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sw:sw|read_mux_out[16]                                                                                                           ; 0                 ; 6       ;
; SW[12]                                                                                                                                                                  ;                   ;         ;
; SW[7]                                                                                                                                                                   ;                   ;         ;
; SW[10]                                                                                                                                                                  ;                   ;         ;
; SW[9]                                                                                                                                                                   ;                   ;         ;
; SW[8]                                                                                                                                                                   ;                   ;         ;
; SW[6]                                                                                                                                                                   ;                   ;         ;
; SW[17]                                                                                                                                                                  ;                   ;         ;
;      - MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sw:sw|read_mux_out[17]                                                                                                           ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_27                                                                                                                                                                                                                                                                                                                              ; PIN_D13            ; 3       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                              ; PIN_N2             ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                              ; PIN_N2             ; 1509    ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|_clk0                                                                                                                                                                                                                                                                ; PLL_1              ; 5014    ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|_clk2                                                                                                                                                                                                                                                                ; PLL_1              ; 194     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|prev_reset                                                                                                                                                                                                                                                                      ; LCFF_X27_Y8_N21    ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cfi_flash:cfi_flash|altera_merlin_slave_translator:slave_translator|wait_latency_counter[1]~15                                                                                                                                                                                                        ; LCCOMB_X35_Y5_N2   ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_002|src_data[39]                                                                                                                                                                                                                                                            ; LCCOMB_X21_Y6_N0   ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X29_Y19_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y22_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                                                                         ; LCCOMB_X29_Y20_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_wb_rd_en                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y19_N0  ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y19_N14 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y20_N8  ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_wr_data_cnt[3]~2                                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y19_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                    ; LCFF_X28_Y22_N7    ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                           ; LCFF_X27_Y22_N9    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y21_N8  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                         ; LCFF_X24_Y26_N3    ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                ; LCFF_X24_Y23_N27   ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_stall_d3                                                                                                                                                                                                                                                                                ; LCFF_X18_Y27_N3    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y21_N24 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_stall~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X27_Y20_N6  ; 738     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                           ; LCFF_X19_Y20_N13   ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|Add8~3                                                                                                                                                                                                                                                                                        ; LCCOMB_X20_Y28_N18 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                        ; LCFF_X16_Y22_N23   ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                                          ; LCCOMB_X18_Y18_N24 ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_hbreak_req                                                                                                                                                                                                                                                                                  ; LCCOMB_X20_Y21_N16 ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                                                       ; LCFF_X23_Y22_N19   ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                                                                       ; LCFF_X20_Y22_N7    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_stall                                                                                                                                                                                                                                                                                       ; LCCOMB_X19_Y21_N18 ; 173     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|jxuir                                                                     ; LCFF_X17_Y9_N15    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                                      ; LCCOMB_X14_Y8_N10  ; 4       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                    ; LCCOMB_X14_Y9_N10  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~1                                                    ; LCCOMB_X14_Y9_N22  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                                      ; LCCOMB_X14_Y9_N2   ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0                                                  ; LCCOMB_X14_Y9_N24  ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                         ; LCFF_X16_Y9_N17    ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_tck:the_MTL_SOPC_cpu_jtag_debug_module_tck|sr[22]~21                                                                       ; LCCOMB_X12_Y9_N4   ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_tck:the_MTL_SOPC_cpu_jtag_debug_module_tck|sr[36]~35                                                                       ; LCCOMB_X12_Y9_N12  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_tck:the_MTL_SOPC_cpu_jtag_debug_module_tck|sr[9]~13                                                                        ; LCCOMB_X19_Y9_N22  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:MTL_SOPC_cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                             ; LCCOMB_X19_Y9_N0   ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:MTL_SOPC_cpu_jtag_debug_module_phy|virtual_state_uir~0                                                                             ; LCCOMB_X17_Y9_N0   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_avalon_reg:the_MTL_SOPC_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                             ; LCCOMB_X16_Y14_N26 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem|MonDReg[0]~17                                                                                                                                                                       ; LCCOMB_X16_Y8_N24  ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem|ociram_wr_en                                                                                                                                                                        ; LCCOMB_X16_Y14_N4  ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                  ; LCFF_X15_Y12_N1    ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y22_N24 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                  ; LCCOMB_X19_Y22_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                             ; LCFF_X24_Y21_N7    ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_pipe_flush                                                                                                                                                                                                                                                                                  ; LCFF_X19_Y22_N21   ; 53      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_rot_rn[3]                                                                                                                                                                                                                                                                                   ; LCFF_X20_Y28_N23   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|always139~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X27_Y20_N0  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_address_line_field[1]                                                                                                                                                                                                                                                                       ; LCFF_X31_Y17_N23   ; 63      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_address_offset_field[1]~0                                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y19_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[28]~34                                                                                                                                                                                                                                                                            ; LCCOMB_X29_Y19_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|dc_data_wr_port_en                                                                                                                                                                                                                                                                            ; LCCOMB_X27_Y21_N6  ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|dc_tag_wr_port_en                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y20_N18 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y35_N16 ; 1414    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                            ; LCFF_X23_Y14_N9    ; 11      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y18_N2  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                        ; LCCOMB_X18_Y18_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                         ; LCCOMB_X18_Y18_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y18_N6  ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_tag_wraddress[1]~5                                                                                                                                                                                                                                                                         ; LCCOMB_X18_Y18_N14 ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y18_N8  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|ROE~0                                                                                                                                                                           ; LCCOMB_X17_Y6_N2   ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|SCLK_reg                                                                                                                                                                        ; LCFF_X17_Y6_N7     ; 12      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|always11~0                                                                                                                                                                      ; LCCOMB_X17_Y6_N24  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|always6~0                                                                                                                                                                       ; LCCOMB_X20_Y7_N18  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|control_wr_strobe                                                                                                                                                               ; LCCOMB_X20_Y8_N26  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|endofpacketvalue_wr_strobe                                                                                                                                                      ; LCCOMB_X20_Y8_N24  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|shift_reg[3]~1                                                                                                                                                                  ; LCCOMB_X17_Y7_N20  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|slaveselect_wr_strobe                                                                                                                                                           ; LCCOMB_X20_Y8_N18  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|write_tx_holding                                                                                                                                                                ; LCCOMB_X19_Y7_N14  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                              ; LCCOMB_X31_Y12_N14 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                              ; LCCOMB_X33_Y12_N6  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:MTL_SOPC_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                    ; LCCOMB_X32_Y10_N10 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:MTL_SOPC_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                              ; LCCOMB_X40_Y10_N30 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:MTL_SOPC_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                            ; LCCOMB_X40_Y10_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:MTL_SOPC_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                    ; LCCOMB_X40_Y10_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y12_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                           ; LCFF_X28_Y12_N25   ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y12_N16 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y10_N2  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                            ; LCFF_X31_Y16_N29   ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y12_N2  ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_led:led|always0~1                                                                                                                                                                                                                                                                                     ; LCCOMB_X9_Y18_N16  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|MTL_SOPC_sdram_input_efifo_module:the_MTL_SOPC_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                                                                     ; LCCOMB_X8_Y11_N26  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|MTL_SOPC_sdram_input_efifo_module:the_MTL_SOPC_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                                                                                     ; LCCOMB_X8_Y11_N12  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                              ; LCCOMB_X2_Y11_N22  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|Selector34~3                                                                                                                                                                                                                                                                              ; LCCOMB_X3_Y10_N30  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                ; LCCOMB_X1_Y11_N22  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                                                              ; LCCOMB_X3_Y11_N28  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                                                                                                                                                                                                                 ; LCCOMB_X3_Y10_N10  ; 18      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[6]~4                                                                                                                                                                                                                                                                               ; LCCOMB_X1_Y10_N26  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                                         ; LCFF_X2_Y10_N21    ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|always0~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X7_Y21_N18  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|always0~1                                                                                                                                                                                                                                                                                 ; LCCOMB_X7_Y21_N8   ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y21_N14  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y20_N4   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y20_N2   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                             ; LCCOMB_X7_Y21_N20  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|address_to_the_cfi_flashen_reg                                                                                                                                                                                                        ; LCFF_X49_Y1_N25    ; 22      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_outen_reg                                                                                                                                                                                              ; LCFF_X47_Y1_N13    ; 8       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|read_n_to_the_cfi_flashen_reg                                                                                                                                                                                                         ; LCFF_X49_Y1_N19    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|select_n_to_the_cfi_flashen_reg                                                                                                                                                                                                       ; LCFF_X49_Y1_N11    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|write_n_to_the_cfi_flashen_reg                                                                                                                                                                                                        ; LCFF_X49_Y1_N17    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|fifo_sclr~0                                                                                                                                                                                                                                                                    ; LCCOMB_X48_Y21_N28 ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|LessThan0~2                                                                                                                                                                                                                             ; LCCOMB_X64_Y19_N12 ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_go                                                                                                                                                                                                                                  ; LCFF_X60_Y20_N21   ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~11                                                                                                                                                                                 ; LCCOMB_X54_Y20_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~12                                                                                                                                                                                 ; LCCOMB_X54_Y20_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~13                                                                                                                                                                                 ; LCCOMB_X55_Y20_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~15                                                                                                                                                                                 ; LCCOMB_X55_Y20_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~17                                                                                                                                                                                 ; LCCOMB_X54_Y20_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~18                                                                                                                                                                                 ; LCCOMB_X54_Y20_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~6                                                                                                                                                                                  ; LCCOMB_X54_Y20_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~8                                                                                                                                                                                  ; LCCOMB_X54_Y20_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~9                                                                                                                                                                                  ; LCCOMB_X54_Y20_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|i2c_count[1]                                                                                                                                                                                ; LCFF_X58_Y20_N13   ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|i2c_count[1]~5                                                                                                                                                                              ; LCCOMB_X59_Y20_N18 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|i2c_count[3]                                                                                                                                                                                ; LCFF_X58_Y20_N1    ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|i2c_state~25                                                                                                                                                                                ; LCCOMB_X59_Y20_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|oI2C_END~1                                                                                                                                                                                  ; LCCOMB_X60_Y20_N12 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|reg_num[3]~7                                                                                                                                                                                ; LCCOMB_X55_Y20_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|step_i2c_clk                                                                                                                                                                                                                            ; LCFF_X64_Y19_N15   ; 21      ; Clock                                              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|step_i2c_clk_out                                                                                                                                                                                                                        ; LCFF_X64_Y19_N17   ; 59      ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|trig_count[8]~2                                                                                                                                                                                                                         ; LCCOMB_X61_Y21_N16 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|nios_total_count_clear~0                                                                                                                                                                                                                                                       ; LCCOMB_X48_Y21_N20 ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|s_readdata[3]~10                                                                                                                                                                                                                                                               ; LCCOMB_X48_Y20_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|total_touch_cnt[10]~24                                                                                                                                                                                                                                                         ; LCCOMB_X51_Y21_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|cntr_c5b:rd_ptr_msb|_~0                                                                                                                                                     ; LCCOMB_X50_Y19_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|cntr_d5b:wr_ptr|_~0                                                                                                                                                         ; LCCOMB_X53_Y21_N0  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|cntr_p57:usedw_counter|_~0                                                                                                                                                  ; LCCOMB_X50_Y21_N4  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|pulse_ram_output~2                                                                                                                                                          ; LCCOMB_X49_Y21_N26 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|rd_ptr_lsb~1                                                                                                                                                                ; LCCOMB_X49_Y21_N28 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|valid_wreq~0                                                                                                                                                                ; LCCOMB_X51_Y21_N16 ; 18      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|Equal19~0                                                                                                                                                                                                                                                                   ; LCCOMB_X55_Y26_N10 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|dffpipe_ngh:rdaclr|dffe15a[0]                                                                                                                                                             ; LCFF_X53_Y25_N1    ; 16      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|rdcnt_addr_ena                                                                                                                                                                            ; LCCOMB_X54_Y26_N10 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:h_counter|count[3]~4                                                                                                                                                                                                                     ; LCCOMB_X56_Y25_N12 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:v_counter|count[2]~3                                                                                                                                                                                                                     ; LCCOMB_X58_Y24_N16 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|frames_in_sync[12]~0                                                                                                                                                                                                                                                        ; LCCOMB_X58_Y26_N2  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|rdreq_pre_swap~0                                                                                                                                                                                                                                                            ; LCCOMB_X54_Y26_N8  ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|reset_counters                                                                                                                                                                                                                                                              ; LCFF_X54_Y26_N17   ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|rst_vid_clk_reg2                                                                                                                                                                                                                                                            ; LCFF_X61_Y26_N31   ; 99      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|WideOr0~1                                                                                                                                                                                                                           ; LCCOMB_X36_Y16_N2  ; 30      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|always32~0                                                                                                                                                                                                                          ; LCCOMB_X36_Y17_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[0]                                                                                                                                                                                                                     ; LCCOMB_X41_Y13_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[10]                                                                                                                                                                                                                    ; LCCOMB_X40_Y17_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[11]                                                                                                                                                                                                                    ; LCCOMB_X40_Y17_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[12]                                                                                                                                                                                                                    ; LCCOMB_X38_Y17_N12 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[13]                                                                                                                                                                                                                    ; LCCOMB_X37_Y17_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[14]                                                                                                                                                                                                                    ; LCCOMB_X36_Y17_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[15]                                                                                                                                                                                                                    ; LCCOMB_X36_Y17_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[16]                                                                                                                                                                                                                    ; LCCOMB_X36_Y15_N8  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[17]~18                                                                                                                                                                                                                 ; LCCOMB_X36_Y16_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[1]                                                                                                                                                                                                                     ; LCCOMB_X40_Y17_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[2]                                                                                                                                                                                                                     ; LCCOMB_X41_Y17_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[3]                                                                                                                                                                                                                     ; LCCOMB_X40_Y17_N24 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[4]                                                                                                                                                                                                                     ; LCCOMB_X41_Y13_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[5]                                                                                                                                                                                                                     ; LCCOMB_X37_Y17_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[6]                                                                                                                                                                                                                     ; LCCOMB_X36_Y16_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[7]                                                                                                                                                                                                                     ; LCCOMB_X38_Y17_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[8]                                                                                                                                                                                                                     ; LCCOMB_X38_Y17_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[9]                                                                                                                                                                                                                     ; LCCOMB_X41_Y17_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|dout_valid~0                                                                                                                                                                                                                      ; LCCOMB_X43_Y23_N10 ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|int_ready~0                                                                                                                                                                                                                       ; LCCOMB_X43_Y23_N28 ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~1                                                                                                                                                                                    ; LCCOMB_X41_Y19_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~2                                                                                                                                                                                    ; LCCOMB_X41_Y19_N18 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~3                                                                                                                                                                                    ; LCCOMB_X41_Y19_N8  ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~5                                                                                                                                                                                    ; LCCOMB_X41_Y19_N10 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|packet_samples_reg[0]~1                                                                                                                                                                                                  ; LCCOMB_X38_Y20_N2  ; 59      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|pre_data_out[0]~0                                                                                                                                                                                                        ; LCCOMB_X38_Y20_N4  ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[7]~23                                                                                                                                                                                                       ; LCCOMB_X46_Y18_N26 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|state.IDLE                                                                                                                                                                                                               ; LCFF_X38_Y20_N17   ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|state.RUNNING                                                                                                                                                                                                            ; LCFF_X41_Y23_N29   ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|rdusedw_reg[7]~10  ; LCCOMB_X42_Y21_N24 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|wrusedw_reg[0]~24  ; LCCOMB_X31_Y20_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[5]~6 ; LCCOMB_X42_Y21_N26 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\single_clock_small_gen:logic_fifo|shift_register[0][49]~42         ; LCCOMB_X35_Y20_N2  ; 40      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|av_burstcount_int[2]~0                                                                                                                         ; LCCOMB_X33_Y15_N18 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|av_burstcount_int[5]~1                                                                                                                         ; LCCOMB_X33_Y17_N22 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|pipeline2_en~1                                                                                                                                 ; LCCOMB_X34_Y17_N10 ; 49      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_valid                                                                                                                                    ; LCFF_X33_Y17_N29   ; 91      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_valid~0                                                                                                                                  ; LCCOMB_X33_Y17_N16 ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|update_outstanding_reads~4                                                                                                                     ; LCCOMB_X33_Y16_N30 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|write_count[1]~8                                                                                                                               ; LCCOMB_X11_Y13_N0  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_pulling_width_adapter:width_adaptor|buffers[0][0]~1                                                                                                                                       ; LCCOMB_X38_Y22_N16 ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|comb~1                                                                                                                                                                                                                                                   ; LCCOMB_X42_Y21_N20 ; 50      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|WideOr12                                                                                                                                                                                                                               ; LCCOMB_X41_Y19_N30 ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|do_control_packet                                                                                                                                                                                                                      ; LCFF_X42_Y19_N11   ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|state.IDLE                                                                                                                                                                                                                             ; LCFF_X42_Y19_N5    ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|state.SENDING_ADDRESS                                                                                                                                                                                                                  ; LCFF_X42_Y19_N15   ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|state.SENDING_WORDS                                                                                                                                                                                                                    ; LCFF_X43_Y19_N19   ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready~2                                                                                                                                                                                                   ; LCCOMB_X6_Y17_N14  ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~2                                                                                                                                                                                                       ; LCCOMB_X25_Y16_N20 ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[42]                                                                                                                                                                                                        ; LCFF_X12_Y17_N3    ; 74      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|next_in_wr_ptr~1                                                                                                                                                                                                       ; LCCOMB_X4_Y17_N10  ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|pending_read_count[1]~21                                                                                                                                                                                                                              ; LCCOMB_X6_Y16_N14  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:alt_vip_vfr_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                              ; LCCOMB_X29_Y16_N12 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                      ; LCCOMB_X24_Y7_N6   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~3                                                                                                                                                                                                    ; LCCOMB_X28_Y7_N14  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                             ; LCCOMB_X33_Y6_N20  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|always1~0                                                                                                                                                                                                             ; LCCOMB_X33_Y6_N14  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|always2~0                                                                                                                                                                                                             ; LCCOMB_X33_Y6_N8   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]~6                                                                                                                                                                                                         ; LCCOMB_X33_Y6_N22  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                               ; LCCOMB_X33_Y5_N20  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                               ; LCCOMB_X31_Y5_N22  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                               ; LCCOMB_X31_Y5_N8   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]~11                                                                                                                                                                                                          ; LCCOMB_X31_Y5_N26  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                        ; LCCOMB_X30_Y21_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always10~0                                                                                                                                                                                                       ; LCCOMB_X32_Y23_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always11~0                                                                                                                                                                                                       ; LCCOMB_X32_Y23_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always12~0                                                                                                                                                                                                       ; LCCOMB_X32_Y23_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always13~0                                                                                                                                                                                                       ; LCCOMB_X31_Y23_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always14~0                                                                                                                                                                                                       ; LCCOMB_X31_Y23_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always15~0                                                                                                                                                                                                       ; LCCOMB_X31_Y23_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always16~0                                                                                                                                                                                                       ; LCCOMB_X29_Y23_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always17~0                                                                                                                                                                                                       ; LCCOMB_X29_Y23_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always18~0                                                                                                                                                                                                       ; LCCOMB_X23_Y17_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always19~0                                                                                                                                                                                                       ; LCCOMB_X22_Y17_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                        ; LCCOMB_X30_Y21_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always20~0                                                                                                                                                                                                       ; LCCOMB_X22_Y17_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always21~0                                                                                                                                                                                                       ; LCCOMB_X22_Y17_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always22~0                                                                                                                                                                                                       ; LCCOMB_X22_Y17_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always23~0                                                                                                                                                                                                       ; LCCOMB_X19_Y16_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always24~0                                                                                                                                                                                                       ; LCCOMB_X23_Y16_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always25~0                                                                                                                                                                                                       ; LCCOMB_X23_Y16_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always26~0                                                                                                                                                                                                       ; LCCOMB_X23_Y16_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always27~0                                                                                                                                                                                                       ; LCCOMB_X21_Y16_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always28~0                                                                                                                                                                                                       ; LCCOMB_X21_Y16_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always29~0                                                                                                                                                                                                       ; LCCOMB_X21_Y16_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                        ; LCCOMB_X31_Y21_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always30~0                                                                                                                                                                                                       ; LCCOMB_X21_Y16_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always31~0                                                                                                                                                                                                       ; LCCOMB_X19_Y16_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always32~0                                                                                                                                                                                                       ; LCCOMB_X19_Y16_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always33~0                                                                                                                                                                                                       ; LCCOMB_X19_Y16_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always34~0                                                                                                                                                                                                       ; LCCOMB_X18_Y17_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always35~0                                                                                                                                                                                                       ; LCCOMB_X18_Y17_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always36~0                                                                                                                                                                                                       ; LCCOMB_X19_Y17_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always37~0                                                                                                                                                                                                       ; LCCOMB_X19_Y17_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always38~0                                                                                                                                                                                                       ; LCCOMB_X20_Y17_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always39~0                                                                                                                                                                                                       ; LCCOMB_X20_Y17_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                        ; LCCOMB_X31_Y22_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always40~0                                                                                                                                                                                                       ; LCCOMB_X22_Y18_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always41~0                                                                                                                                                                                                       ; LCCOMB_X22_Y18_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always42~0                                                                                                                                                                                                       ; LCCOMB_X21_Y19_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always43~0                                                                                                                                                                                                       ; LCCOMB_X20_Y19_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always44~0                                                                                                                                                                                                       ; LCCOMB_X20_Y19_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always45~0                                                                                                                                                                                                       ; LCCOMB_X21_Y19_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always46~0                                                                                                                                                                                                       ; LCCOMB_X31_Y21_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always47~0                                                                                                                                                                                                       ; LCCOMB_X32_Y21_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always48~0                                                                                                                                                                                                       ; LCCOMB_X32_Y21_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always49~0                                                                                                                                                                                                       ; LCCOMB_X32_Y21_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                        ; LCCOMB_X32_Y22_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always50~0                                                                                                                                                                                                       ; LCCOMB_X30_Y21_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always51~0                                                                                                                                                                                                       ; LCCOMB_X30_Y21_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always52~0                                                                                                                                                                                                       ; LCCOMB_X30_Y28_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always53~0                                                                                                                                                                                                       ; LCCOMB_X31_Y28_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always54~0                                                                                                                                                                                                       ; LCCOMB_X31_Y28_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always55~0                                                                                                                                                                                                       ; LCCOMB_X30_Y28_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always56~0                                                                                                                                                                                                       ; LCCOMB_X30_Y28_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always57~0                                                                                                                                                                                                       ; LCCOMB_X29_Y27_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always58~0                                                                                                                                                                                                       ; LCCOMB_X28_Y27_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always59~0                                                                                                                                                                                                       ; LCCOMB_X28_Y27_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                        ; LCCOMB_X32_Y22_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always60~0                                                                                                                                                                                                       ; LCCOMB_X28_Y27_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always61~0                                                                                                                                                                                                       ; LCCOMB_X28_Y26_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always62~0                                                                                                                                                                                                       ; LCCOMB_X28_Y26_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always63~0                                                                                                                                                                                                       ; LCCOMB_X29_Y26_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always64~0                                                                                                                                                                                                       ; LCCOMB_X29_Y28_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always65~0                                                                                                                                                                                                       ; LCCOMB_X29_Y28_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always66~0                                                                                                                                                                                                       ; LCCOMB_X32_Y28_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always67~0                                                                                                                                                                                                       ; LCCOMB_X32_Y28_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always68~0                                                                                                                                                                                                       ; LCCOMB_X34_Y26_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always69~0                                                                                                                                                                                                       ; LCCOMB_X34_Y26_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                        ; LCCOMB_X33_Y22_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always70~0                                                                                                                                                                                                       ; LCCOMB_X33_Y26_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always71~0                                                                                                                                                                                                       ; LCCOMB_X33_Y26_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always72~0                                                                                                                                                                                                       ; LCCOMB_X32_Y26_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always73~0                                                                                                                                                                                                       ; LCCOMB_X32_Y26_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always74~0                                                                                                                                                                                                       ; LCCOMB_X30_Y26_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always75~0                                                                                                                                                                                                       ; LCCOMB_X30_Y26_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always76~0                                                                                                                                                                                                       ; LCCOMB_X30_Y27_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always77~0                                                                                                                                                                                                       ; LCCOMB_X30_Y27_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always78~0                                                                                                                                                                                                       ; LCCOMB_X31_Y27_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always79~0                                                                                                                                                                                                       ; LCCOMB_X31_Y27_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always7~0                                                                                                                                                                                                        ; LCCOMB_X33_Y22_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always80~0                                                                                                                                                                                                       ; LCCOMB_X32_Y26_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always81~0                                                                                                                                                                                                       ; LCCOMB_X31_Y25_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always82~0                                                                                                                                                                                                       ; LCCOMB_X31_Y25_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always83~0                                                                                                                                                                                                       ; LCCOMB_X30_Y25_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always84~0                                                                                                                                                                                                       ; LCCOMB_X30_Y24_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always85~0                                                                                                                                                                                                       ; LCCOMB_X30_Y24_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always86~0                                                                                                                                                                                                       ; LCCOMB_X30_Y24_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always87~0                                                                                                                                                                                                       ; LCCOMB_X32_Y24_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always88~0                                                                                                                                                                                                       ; LCCOMB_X32_Y24_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always89~0                                                                                                                                                                                                       ; LCCOMB_X32_Y25_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always8~0                                                                                                                                                                                                        ; LCCOMB_X33_Y22_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always90~0                                                                                                                                                                                                       ; LCCOMB_X32_Y25_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always91~0                                                                                                                                                                                                       ; LCCOMB_X32_Y25_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always92~0                                                                                                                                                                                                       ; LCCOMB_X30_Y22_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always93~0                                                                                                                                                                                                       ; LCCOMB_X30_Y22_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always94~0                                                                                                                                                                                                       ; LCCOMB_X30_Y20_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always95~0                                                                                                                                                                                                       ; LCCOMB_X30_Y20_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|always9~0                                                                                                                                                                                                        ; LCCOMB_X32_Y23_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[95]~2                                                                                                                                                                                                   ; LCCOMB_X30_Y16_N6  ; 95      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                   ; LCCOMB_X25_Y14_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cse_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                ; LCCOMB_X27_Y9_N0   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cse_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                ; LCCOMB_X36_Y11_N12 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                   ; LCCOMB_X22_Y8_N24  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                     ; LCCOMB_X22_Y8_N2   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                             ; LCCOMB_X31_Y16_N30 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                  ; LCCOMB_X7_Y18_N14  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:lcd_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                       ; LCCOMB_X7_Y17_N0   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                  ; LCCOMB_X8_Y18_N2   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:miso_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                   ; LCCOMB_X28_Y8_N14  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:miso_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                   ; LCCOMB_X30_Y10_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:multi_touch_avalon_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                  ; LCCOMB_X43_Y20_N10 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:multi_touch_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                    ; LCCOMB_X42_Y20_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                ; LCCOMB_X33_Y9_N30  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:pio_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                    ; LCCOMB_X31_Y13_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:pio_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                ; LCCOMB_X35_Y9_N30  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                       ; LCCOMB_X11_Y15_N18 ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                                                    ; LCCOMB_X3_Y8_N26   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                                                    ; LCCOMB_X4_Y8_N16   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                                                    ; LCCOMB_X4_Y8_N6    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                                                    ; LCCOMB_X3_Y8_N20   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                                                    ; LCCOMB_X3_Y8_N8    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                                                    ; LCCOMB_X4_Y8_N8    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                                                    ; LCCOMB_X4_Y8_N26   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                                                    ; LCCOMB_X3_Y8_N12   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                                      ; LCCOMB_X3_Y8_N18   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~2                                                                                                                                                                                                                    ; LCCOMB_X11_Y15_N28 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                    ; LCCOMB_X10_Y15_N26 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                    ; LCCOMB_X10_Y15_N6  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                    ; LCCOMB_X10_Y15_N8  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                    ; LCCOMB_X8_Y14_N8   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                    ; LCCOMB_X7_Y14_N18  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                    ; LCCOMB_X7_Y14_N2   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                                   ; LCFF_X10_Y14_N5    ; 3       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                  ; LCFF_X8_Y14_N29    ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~4                                                                                                                                                                                                                ; LCCOMB_X8_Y14_N28  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                                                                                       ; LCCOMB_X11_Y15_N8  ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sram_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                           ; LCCOMB_X24_Y14_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                   ; LCCOMB_X8_Y19_N8   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                     ; LCCOMB_X5_Y17_N2   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                ; LCCOMB_X6_Y18_N4   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X24_Y12_N26 ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                                                                   ; LCCOMB_X30_Y14_N22 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X31_Y11_N20 ; 59      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X27_Y16_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X33_Y19_N6  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                                                                   ; LCCOMB_X31_Y14_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                                                                   ; LCCOMB_X30_Y9_N10  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                                                                   ; LCCOMB_X31_Y8_N14  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X30_Y15_N6  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X30_Y15_N4  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X31_Y11_N4  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X30_Y15_N20 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X23_Y9_N6   ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                   ; LCCOMB_X23_Y9_N18  ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                   ; LCCOMB_X25_Y9_N26  ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                   ; LCCOMB_X25_Y9_N24  ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X24_Y7_N2   ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X43_Y20_N12 ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X32_Y13_N20 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X34_Y11_N16 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X29_Y8_N16  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_022|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X31_Y9_N10  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_023|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X29_Y10_N18 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_024|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X36_Y10_N0  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_025|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X33_Y9_N24  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                       ; LCCOMB_X24_Y12_N14 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                       ; LCCOMB_X8_Y11_N18  ; 69      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_agent:alt_vip_vfr_0_avalon_master_translator_avalon_universal_master_0_agent|av_readdatavalid~0                                                                                                                                                                                           ; LCCOMB_X24_Y15_N0  ; 16      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_translator:alt_vip_vfr_0_avalon_master_translator|address_register[16]~21                                                                                                                                                                                                                 ; LCCOMB_X32_Y18_N26 ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_translator:alt_vip_vfr_0_avalon_master_translator|always2~0                                                                                                                                                                                                                               ; LCCOMB_X33_Y18_N8  ; 55      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:alt_vip_vfr_0_avalon_slave_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                                                                         ; LCCOMB_X30_Y16_N0  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:cfi_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                                   ; LCCOMB_X31_Y5_N16  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                  ; LCCOMB_X8_Y15_N24  ; 36      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                          ; LCCOMB_X11_Y15_N20 ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sram_avalon_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                   ; LCCOMB_X28_Y14_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sram_avalon_slave_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                 ; LCCOMB_X24_Y14_N0  ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:lcd_control_slave_translator|wait_latency_counter[5]~14                                                                                                                                                                                                                         ; LCCOMB_X5_Y17_N14  ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                                                                                                                                                                                                           ; LCCOMB_X28_Y10_N22 ; 17      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter_001|pending_response_count[6]~23                                                                                                                                                                                                                                         ; LCCOMB_X29_Y15_N0  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter_001|save_dest_id~8                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y19_N26 ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter_002|save_dest_id~2                                                                                                                                                                                                                                                       ; LCCOMB_X6_Y17_N24  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter|pending_response_count[6]~23                                                                                                                                                                                                                                             ; LCCOMB_X30_Y18_N4  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y18_N18 ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_002|address_reg[0]~0                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y5_N8   ; 49      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_002|count[1]~0                                                                                                                                                                                                                                                       ; LCCOMB_X34_Y5_N12  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                                                                                                                                                          ; LCFF_X34_Y5_N23    ; 73      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_003|always8~0                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y9_N4   ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_004|address_reg[1]~0                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y15_N24 ; 46      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_004|always4~0                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y13_N4  ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_004|use_reg                                                                                                                                                                                                                                                          ; LCFF_X30_Y13_N15   ; 101     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter|address_reg[12]~1                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y18_N4  ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                              ; LCFF_X28_Y15_N11   ; 80      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                  ; LCFF_X30_Y35_N11   ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                  ; LCFF_X30_Y35_N11   ; 3070    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                                      ; LCCOMB_X11_Y8_N24  ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                  ; LCFF_X48_Y21_N21   ; 161     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                      ; LCFF_X30_Y35_N17   ; 1323    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                          ; JTAG_X1_Y19_N0     ; 386     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                          ; JTAG_X1_Y19_N0     ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                     ; LCCOMB_X33_Y3_N2   ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                     ; LCFF_X29_Y1_N1     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                     ; LCFF_X30_Y1_N3     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                     ; LCFF_X30_Y1_N1     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                     ; LCFF_X31_Y1_N3     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                     ; LCFF_X31_Y1_N1     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                     ; LCFF_X32_Y1_N3     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                     ; LCFF_X32_Y1_N25    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                     ; LCFF_X33_Y1_N17    ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                  ; LCFF_X33_Y3_N25    ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|\BWHK8171:12:QXXQ6833_1                                                                                                                                                                                                        ; LCCOMB_X28_Y1_N0   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                               ; LCCOMB_X46_Y13_N12 ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                            ; LCCOMB_X48_Y13_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                 ; LCFF_X45_Y14_N13   ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                ; LCFF_X46_Y13_N1    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X48_Y13_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y13_N10 ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y14_N0  ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                ; LCCOMB_X46_Y13_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                 ; LCFF_X44_Y9_N23    ; 120     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y11_N10 ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                        ; LCCOMB_X44_Y11_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_tdo_mux_proc~0                                                                                                                                                                                                                                                      ; LCCOMB_X46_Y11_N16 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                         ; LCCOMB_X46_Y11_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                        ; LCCOMB_X46_Y11_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                         ; LCCOMB_X47_Y9_N10  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~13                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y9_N8   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~22                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y9_N2   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][0]~31                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y9_N16  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][4]                                                                                                                                                                                                                                                           ; LCFF_X48_Y12_N1    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][7]                                                                                                                                                                                                                                                           ; LCFF_X48_Y12_N9    ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~7                                                                                                                                                                                                                                                           ; LCCOMB_X47_Y10_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]~12                                                                                                                                                                                                                                                          ; LCCOMB_X44_Y9_N12  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~18                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y11_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~19                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y11_N0  ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~5                                                                                                                                                                                                                                                              ; LCCOMB_X45_Y9_N18  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y9_N30  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~11                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y9_N12  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~20                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y9_N22  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[4][0]~29                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y9_N4   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~14                                                                                                                                                                                                                                   ; LCCOMB_X50_Y10_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~13                                                                                                                                                                                                                              ; LCCOMB_X50_Y10_N26 ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~24                                                                                                                                                                                                                              ; LCCOMB_X50_Y10_N2  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                      ; LCFF_X44_Y9_N17    ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                     ; LCFF_X45_Y9_N21    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                      ; LCFF_X44_Y9_N9     ; 86      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                      ; LCFF_X44_Y9_N27    ; 94      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                      ; LCFF_X44_Y9_N31    ; 21      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                               ; LCCOMB_X45_Y9_N12  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                     ; LCFF_X49_Y9_N9     ; 44      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                                                 ; LCCOMB_X54_Y13_N26 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                                                 ; LCCOMB_X54_Y13_N16 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                              ; LCCOMB_X55_Y14_N22 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                 ; LCFF_X50_Y12_N29   ; 114     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_shift_clk_ena                                                                                                                                                                                                     ; LCFF_X54_Y13_N23   ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                            ; LCCOMB_X55_Y15_N12 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                             ; LCCOMB_X55_Y15_N26 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                 ; LCCOMB_X50_Y16_N10 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                       ; LCCOMB_X50_Y12_N0  ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_sbi:auto_generated|counter_reg_bit1a[3]~0                                                ; LCCOMB_X50_Y16_N0  ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|counter_reg_bit1a[0]~0                                                   ; LCCOMB_X50_Y12_N10 ; 1       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                        ; LCCOMB_X49_Y13_N12 ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                             ; LCCOMB_X51_Y13_N0  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~12                                                                                                                                                                                       ; LCCOMB_X49_Y13_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~10                                                                                                                                                                                  ; LCCOMB_X49_Y13_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~3                                                                                                                                                                                                     ; LCCOMB_X49_Y13_N28 ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                         ; LCCOMB_X49_Y13_N4  ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vga_pll:vga_pll_inst|altpll:altpll_component|_clk0                                                                                                                                                                                                                                                                                    ; PLL_3              ; 194     ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                 ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                             ; PIN_N2             ; 1509    ; Global Clock         ; GCLK0            ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|_clk0                                                                               ; PLL_1              ; 5014    ; Global Clock         ; GCLK3            ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|_clk2                                                                               ; PLL_1              ; 194     ; Global Clock         ; GCLK2            ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                            ; LCCOMB_X30_Y35_N16 ; 1414    ; Global Clock         ; GCLK8            ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|step_i2c_clk                                           ; LCFF_X64_Y19_N15   ; 21      ; Global Clock         ; GCLK7            ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|step_i2c_clk_out                                       ; LCFF_X64_Y19_N17   ; 59      ; Global Clock         ; GCLK4            ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; LCFF_X30_Y35_N11   ; 3070    ; Global Clock         ; GCLK9            ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; LCFF_X48_Y21_N21   ; 161     ; Global Clock         ; GCLK10           ; --                        ;
; MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out     ; LCFF_X30_Y35_N17   ; 1323    ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                         ; JTAG_X1_Y19_N0     ; 386     ; Global Clock         ; GCLK1            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0                                    ; LCCOMB_X33_Y3_N2   ; 17      ; Global Clock         ; GCLK12           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7                                    ; LCFF_X33_Y1_N17    ; 20      ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                ; LCFF_X44_Y9_N23    ; 120     ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                     ; LCFF_X44_Y9_N17    ; 12      ; Global Clock         ; GCLK14           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                ; LCFF_X50_Y12_N29   ; 114     ; Global Clock         ; GCLK6            ; --                        ;
; vga_pll:vga_pll_inst|altpll:altpll_component|_clk0                                                                                                   ; PLL_3              ; 194     ; Global Clock         ; GCLK11           ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_stall~0                                                                                                                                                                                                                                                                                                                               ; 738     ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_address_offset_field[0]                                                                                                                                                                                                                                                                                                               ; 234     ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_address_offset_field[1]                                                                                                                                                                                                                                                                                                               ; 232     ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_stall                                                                                                                                                                                                                                                                                                                                 ; 174     ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_003|src_valid~0                                                                                                                                                                                                                                                                                                       ; 120     ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_address_line_field[0]                                                                                                                                                                                                                                                                                                                 ; 107     ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_003|WideOr1~1                                                                                                                                                                                                                                                                                                         ; 105     ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_003|WideOr1~2                                                                                                                                                                                                                                                                                                         ; 103     ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_address_offset_field[2]                                                                                                                                                                                                                                                                                                               ; 102     ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_004|use_reg                                                                                                                                                                                                                                                                                                    ; 101     ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_valid                                                                                                                                                                                                                                                        ; 101     ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                ; 99      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|rst_vid_clk_reg2                                                                                                                                                                                                                                                                                                      ; 99      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                    ; 97      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_003|src_payload~0                                                                                                                                                                                                                                                                                                     ; 97      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[95]~2                                                                                                                                                                                                                                             ; 95      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                ; 94      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_valid                                                                                                                                                                              ; 91      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                ; 86      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|bank_to_read                                                                                                                                                                                                                                                                     ; 83      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                                        ; 80      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                                                                                     ; 79      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~1                                                                                                                                                                                                                                                                                                     ; 75      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[42]                                                                                                                                                                                                                                                  ; 74      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                                                                                                                                                                                                    ; 73      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_stall                                                                                                                                                                                                                                                                                                                             ; 73      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                            ; 70      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                                                                 ; 69      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                                                                                                                                  ; 69      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|grant[1]~0                                                                                                                                                                                                                                                                           ; 67      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_007|altera_merlin_arbitrator:arb|grant[0]~1                                                                                                                                                                                                                                                                           ; 67      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0                                                                                            ; 64      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_address_line_field[1]                                                                                                                                                                                                                                                                                                                 ; 63      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|packet_samples_reg[0]~1                                                                                                                                                                                                                                            ; 59      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 59      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:cfi_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[0]~1                                                                                                                                                                                                         ; 57      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:cfi_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                                                         ; 57      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[67]                                                                                                                                                                                                                   ; 55      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_translator:alt_vip_vfr_0_avalon_master_translator|always2~0                                                                                                                                                                                                                                                                         ; 55      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_fill_active                                                                                                                                                                                                                                                                                                                        ; 55      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux|src_valid~1                                                                                                                                                                                                                                                                                                           ; 54      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_pipe_flush                                                                                                                                                                                                                                                                                                                            ; 53      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sram_avalon_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                                                     ; 51      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|state.SENDING_SAMPLES                                                                                                                                                                                                                                                            ; 50      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|comb~1                                                                                                                                                                                                                                                                                             ; 50      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                                                              ; 50      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                                                                                                                                                      ; 49      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                                                                                                                                                      ; 49      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_002|address_reg[0]~0                                                                                                                                                                                                                                                                                           ; 49      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|pipeline2_en~1                                                                                                                                                                           ; 49      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_src2_reg[31]~31                                                                                                                                                                                                                                                                                                                       ; 48      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_src2_reg[31]~30                                                                                                                                                                                                                                                                                                                       ; 48      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[5]~1                                                                                                                                                                                                                                                                                                                             ; 48      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[5]~0                                                                                                                                                                                                                                                                                                                             ; 48      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_007|src_payload~1                                                                                                                                                                                                                                                                                                     ; 48      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_004|address_reg[1]~0                                                                                                                                                                                                                                                                                           ; 46      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem|jtag_ram_access                                                                                                                                                                                                               ; 46      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[0]~0                                                                                                                                                                                                                                                                           ; 45      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                               ; 44      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|state.SENDING_ADDRESS                                                                                                                                                                                                                                                            ; 44      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\single_clock_small_gen:logic_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|wrusedw_reg[0] ; 44      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_wrreq~0                                                                                                                                                                         ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                   ; 43      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|do_control_packet                                                                                                                                                                                                                                                                ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][1]                                                                                                                                                                                                                                                                                                     ; 42      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_valid~0                                                                                                                                                                            ; 42      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                                                                                                ; 42      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|MTL_SOPC_sdram_input_efifo_module:the_MTL_SOPC_sdram_input_efifo_module|rd_address                                                                                                                                                                                                                                                  ; 42      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_read~reg0                                                                                                                                                                                                                                                                                                                             ; 42      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|cmd_fifo_rdreq                                                                                                                                                                           ; 41      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_en_d1                                                                                                                                                                                                                                                                                                                                 ; 41      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|MTL_SOPC_sdram_input_efifo_module:the_MTL_SOPC_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                                                                                                               ; 41      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|MTL_SOPC_sdram_input_efifo_module:the_MTL_SOPC_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                                                                                                                               ; 41      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                                                                                                        ; 41      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                   ; 41      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_write~reg0                                                                                                                                                                                                                                                                                                                            ; 41      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:cmd_fifo|alt_vipvfr130_common_logic_fifo:\single_clock_small_gen:logic_fifo|shift_register[0][49]~42                                                   ; 40      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                                                                          ; 40      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mem_bypass_pending                                                                                                                                                                                                                                                                                                                    ; 40      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|trying_to_read                                                                                                                                                                           ; 40      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                                                                   ; 39      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                          ; 39      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:MTL_SOPC_cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                                       ; 39      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:alt_vip_vfr_0_avalon_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                           ; 38      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                                                            ; 37      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_ctrl_a_not_src                                                                                                                                                                                                                                                                                                                        ; 37      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|fifo_sclr~0                                                                                                                                                                                                                                                                                                              ; 36      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                                                                                ; 36      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                           ; 36      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_ic_tag_rd_addr_nxt[2]~1                                                                                                                                                                                                                                                                                                               ; 36      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_ic_tag_rd_addr_nxt[2]~0                                                                                                                                                                                                                                                                                                               ; 36      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                                                            ; 36      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:epcs_flash_controller_epcs_control_port_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                              ; 35      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                                                                               ; 35      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter|address_reg[12]~1                                                                                                                                                                                                                                                                                              ; 35      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                                                                  ; 35      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                                                                  ; 35      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                                                                  ; 35      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[44]                                                                                                                                                                                                                                                  ; 35      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_002|src_data[45]                                                                                                                                                                                                                                                                                                      ; 34      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:epcs_flash_controller_epcs_control_port_translator|av_begintransfer~1                                                                                                                                                                                                                                                     ; 34      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                           ; 34      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                                             ; 34      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                                             ; 34      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|int_ready~0                                                                                                                                                                                                                                                                 ; 34      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 34      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                                             ; 34      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                                                     ; 34      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                                                                                                                 ; 34      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_regnum_a_cmp_D                                                                                                                                                                                                                                                                                                                        ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                   ; 33      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|state.IDLE                                                                                                                                                                                                                                                                       ; 33      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                                                                                                ; 33      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                  ; 33      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|norm_intr_req                                                                                                                                                                                                                                                                                                                           ; 33      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_ctrl_logic                                                                                                                                                                                                                                                                                                                            ; 33      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[17]~18                                                                                                                                                                                                                                                           ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[9]                                                                                                                                                                                                                                                               ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[10]                                                                                                                                                                                                                                                              ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[4]                                                                                                                                                                                                                                                               ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[1]                                                                                                                                                                                                                                                               ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[3]                                                                                                                                                                                                                                                               ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[13]                                                                                                                                                                                                                                                              ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[28]~34                                                                                                                                                                                                                                                                                                                      ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                       ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|always0~1                                                                                                                                                                                                                                                                                                                           ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|always0~0                                                                                                                                                                                                                                                                                                                           ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                             ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[11]                                                                                                                                                                                                                                                              ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[0]                                                                                                                                                                                                                                                               ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[2]                                                                                                                                                                                                                                                               ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[8]                                                                                                                                                                                                                                                               ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[16]                                                                                                                                                                                                                                                              ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[15]                                                                                                                                                                                                                                                              ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[7]                                                                                                                                                                                                                                                               ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[14]                                                                                                                                                                                                                                                              ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[6]                                                                                                                                                                                                                                                               ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[5]                                                                                                                                                                                                                                                               ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|triggers_nxt[12]                                                                                                                                                                                                                                                              ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:alt_vip_vfr_0_avalon_slave_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                                                                                                                   ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                             ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_rot_rn[2]                                                                                                                                                                                                                                                                                                                             ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                                                          ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_rot_rn[4]                                                                                                                                                                                                                                                                                                                             ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|state.RUNNING                                                                                                                                                                                                                                                      ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|grant[1]~1                                                                                                                                                                                                                                                                           ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_mul_stall_d3                                                                                                                                                                                                                                                                                                                          ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                 ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                                       ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_ctrl_mem                                                                                                                                                                                                                                                                                                                              ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_rot_fill_bit                                                                                                                                                                                                                                                                                                                          ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                             ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|jdo[36]                                                                                                             ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|jdo[37]                                                                                                             ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                                         ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                                                          ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_logic_op[0]                                                                                                                                                                                                                                                                                                                           ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_logic_op[1]                                                                                                                                                                                                                                                                                                                           ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                                                                                   ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|Add8~3                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|Add8~1                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[0]~reg0                                                                                                                                                                                                                                                                                                                     ; 32      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem|MonDReg[0]~17                                                                                                                                                                                                                 ; 31      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|dout_data[18]~1                                                                                                                                                                                                                                                             ; 31      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_wr_data_unfiltered[23]~17                                                                                                                                                                                                                                                                                                             ; 31      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux|src1_valid~0                                                                                                                                                                                                                                                                                                      ; 31      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                                                                                        ; 30      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_avalon_mm_slave:slave|WideOr0~1                                                                                                                                                                                                                                                                     ; 30      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|dout_data[18]~2                                                                                                                                                                                                                                                             ; 30      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|grant[0]~1                                                                                                                                                                                                                                                                           ; 30      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_hbreak_req                                                                                                                                                                                                                                                                                                                            ; 30      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                                                                  ; 30      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_control_packet_encoder:encoder|state[0]                                                                                                                                                                                                                                                                ; 29      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_translator:alt_vip_vfr_0_avalon_master_translator|end_begintransfer                                                                                                                                                                                                                                                                 ; 29      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_agent:clock_crossing_io_m0_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                                                                                                                              ; 29      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[1]~reg0                                                                                                                                                                                                                                                                                                                     ; 29      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                    ; 28      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|state.SENDING_WORDS                                                                                                                                                                                                                                                              ; 28      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|input_valid_shift_reg[1]                                                                                                                                                                                                                                           ; 28      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_avalon_reg:the_MTL_SOPC_cpu_nios2_avalon_reg|Equal1~0                                                                                                                                                                                                              ; 28      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|internal_output_is_valid                                                                                                                                                                                                                                           ; 28      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_translator:alt_vip_vfr_0_avalon_master_translator|address_register[16]~21                                                                                                                                                                                                                                                           ; 28      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                          ; 28      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                                                                                                             ; 27      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_002|src_data[40]                                                                                                                                                                                                                                                                                                      ; 27      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_avalon_reg:the_MTL_SOPC_cpu_nios2_avalon_reg|oci_ienable[9]                                                                                                                                                                                                        ; 27      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                                                                                        ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                                                     ; 26      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                                                                                        ; 26      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|state.IDLE                                                                                                                                                                                                                                                         ; 26      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_004|always4~0                                                                                                                                                                                                                                                                                                  ; 26      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux_003|src1_valid~0                                                                                                                                                                                                                                                                                                  ; 26      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_agent:alt_vip_vfr_0_avalon_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                                                                                                                       ; 26      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready~2                                                                                                                                                                                                                                             ; 26      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|reset_counters                                                                                                                                                                                                                                                                                                        ; 26      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                                                           ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                    ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_ctrl_break                                                                                                                                                                                                                                                                                                                            ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_ctrl_exception                                                                                                                                                                                                                                                                                                                        ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_ctrl_crst                                                                                                                                                                                                                                                                                                                             ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_wr_data_unfiltered[13]~7                                                                                                                                                                                                                                                                                                              ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_ld_align_sh16                                                                                                                                                                                                                                                                                                                         ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                                                                                    ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|rdreq_pre_swap~0                                                                                                                                                                                                                                                                                                      ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_ctrl_retaddr                                                                                                                                                                                                                                                                                                                          ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_valid_jmp_indirect                                                                                                                                                                                                                                                                                                                    ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                                            ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux|src0_valid~0                                                                                                                                                                                                                                                                                                      ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux_003|src0_valid~0                                                                                                                                                                                                                                                                                                  ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                                    ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|refresh_request                                                                                                                                                                                                                                                                                                                     ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[10]~reg0                                                                                                                                                                                                                                                                                                                    ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[7]~reg0                                                                                                                                                                                                                                                                                                                     ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[6]~reg0                                                                                                                                                                                                                                                                                                                     ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[5]~reg0                                                                                                                                                                                                                                                                                                                     ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[4]~reg0                                                                                                                                                                                                                                                                                                                     ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[3]~reg0                                                                                                                                                                                                                                                                                                                     ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[2]~reg0                                                                                                                                                                                                                                                                                                                     ; 25      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_003|always8~0                                                                                                                                                                                                                                                                                                  ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_pulling_width_adapter:width_adaptor|buffers[0][0]~1                                                                                                                                                                                 ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|pre_data_out[0]~0                                                                                                                                                                                                                                                  ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                                                     ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                                                                                            ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                                                                                                                ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_ctrl_b_is_dst                                                                                                                                                                                                                                                                                                                         ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|vid_data_pre_ln~0                                                                                                                                                                                                                                                                                                     ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sw_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                               ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[15]~reg0                                                                                                                                                                                                                                                                                                                    ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[14]~reg0                                                                                                                                                                                                                                                                                                                    ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[13]~reg0                                                                                                                                                                                                                                                                                                                    ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[12]~reg0                                                                                                                                                                                                                                                                                                                    ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[11]~reg0                                                                                                                                                                                                                                                                                                                    ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[9]~reg0                                                                                                                                                                                                                                                                                                                     ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[8]~reg0                                                                                                                                                                                                                                                                                                                     ; 24      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter_001|save_dest_id~8                                                                                                                                                                                                                                                                                                 ; 23      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_002|src_data[39]                                                                                                                                                                                                                                                                                                      ; 23      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_control_packet_encoder:encoder|state[1]                                                                                                                                                                                                                                                                ; 23      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 23      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 23      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|i2c_count[0]                                                                                                                                                                                                                          ; 23      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux_007|src0_valid~0                                                                                                                                                                                                                                                                                                  ; 23      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][76]                                                                                                                                                                                                                                                             ; 23      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[17]~reg0                                                                                                                                                                                                                                                                                                                    ; 23      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[16]~reg0                                                                                                                                                                                                                                                                                                                    ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][7]                                                                                                                                                                                                                                                                                                     ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|dout_valid~0                                                                                                                                                                                                                                                                ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                              ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                                                                                                                ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|address_to_the_cfi_flashen_reg                                                                                                                                                                                                                                                  ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_state.000000001                                                                                                                                                                                                                                                                                                                   ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                             ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_valid                                                                                                                                                                                                                                                        ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[31]~reg0                                                                                                                                                                                                                                                                                                                    ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[30]~reg0                                                                                                                                                                                                                                                                                                                    ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[29]~reg0                                                                                                                                                                                                                                                                                                                    ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[28]~reg0                                                                                                                                                                                                                                                                                                                    ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[27]~reg0                                                                                                                                                                                                                                                                                                                    ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[26]~reg0                                                                                                                                                                                                                                                                                                                    ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[25]~reg0                                                                                                                                                                                                                                                                                                                    ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[24]~reg0                                                                                                                                                                                                                                                                                                                    ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[23]~reg0                                                                                                                                                                                                                                                                                                                    ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[22]~reg0                                                                                                                                                                                                                                                                                                                    ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[21]~reg0                                                                                                                                                                                                                                                                                                                    ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[20]~reg0                                                                                                                                                                                                                                                                                                                    ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[19]~reg0                                                                                                                                                                                                                                                                                                                    ; 22      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_writedata[18]~reg0                                                                                                                                                                                                                                                                                                                    ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                                                                                                 ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                        ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                ; 21      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|valid_wreq~0                                                                                                                                                                                                          ; 21      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~5                                                                                                                                                                                                                              ; 21      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|WideOr12                                                                                                                                                                                                                                                                         ; 21      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|av_burstcount_int[5]~1                                                                                                                                                                   ; 21      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:multi_touch_avalon_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                          ; 21      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:MTL_SOPC_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                        ; 21      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_go                                                                                                                                                                                                                                                                            ; 21      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|i2c_count[3]                                                                                                                                                                                                                          ; 21      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                                 ; 21      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                                 ; 21      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                                                                               ; 21      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                                                  ; 20      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:multi_touch_avalon_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                             ; 20      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                       ; 20      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                 ; 20      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[16]                                                                                                                                                                                                                                                                                                                                ; 20      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[13]                                                                                                                                                                                                                                                                                                                                ; 20      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux|WideOr1~0                                                                                                                                                                                                                                                                                                             ; 20      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid~1                                                                                                                                                                                                                                                                                                  ; 20      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sram_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][97]                                                                                                                                                                                                                                                    ; 20      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sram_avalon_slave_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                                           ; 20      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_line[6]                                                                                                                                                                                                                                                                                                                         ; 20      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                            ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~3                                                                                                                                                                                                                              ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave|Equal1~2                                                                                                                                                                                                                              ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|reads_issued[7]~23                                                                                                                                                                                                                                                 ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                            ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                            ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_control_packet_encoder:encoder|state[3]                                                                                                                                                                                                                                                                ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                            ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                            ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                            ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                            ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|i2c_count[1]                                                                                                                                                                                                                          ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                         ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                                                                             ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                   ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|WideOr9~0                                                                                                                                                                                                                                                                                                                           ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|av_begintransfer~0                                                                                                                                                                                                                                                                 ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[37]                                                                                                                                                                                                                                                  ; 19      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|always5~2                                                                                                                                                                                                                                                                                                                           ; 18      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[41]                                                                                                                                                                                                                                        ; 18      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                                                                                                        ; 18      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_tck:the_MTL_SOPC_cpu_jtag_debug_module_tck|sr[22]~21                                                                                                                 ; 18      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:multi_touch_avalon_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                          ; 18      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_fill_starting_d1                                                                                                                                                                                                                                                                                                                   ; 18      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_ctrl_ld_signed                                                                                                                                                                                                                                                                                                                        ; 18      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                                                                                                 ; 18      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                                                                                                ; 18      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_src2_hazard_E                                                                                                                                                                                                                                                                                                                         ; 18      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                                                                                  ; 18      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|init_done                                                                                                                                                                                                                                                                                                                           ; 18      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_led:led|always0~1                                                                                                                                                                                                                                                                                                                               ; 18      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][97]                                                                                                                                                                                                                                                             ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~3                                                                                                                                                                                                                                               ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                                                                                                               ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_write                                                                                                                                                                                                                                                                                     ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|nios_total_count_clear~0                                                                                                                                                                                                                                                                                                 ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_002|src_data[38]                                                                                                                                                                                                                                                                                                      ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                                                                                                      ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                                                                                                                               ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_demux:rsp_xbar_demux_007|src0_valid~1                                                                                                                                                                                                                                                                                                  ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cfi_flash:cfi_flash|altera_merlin_slave_translator:slave_translator|read_latency_shift_reg[1]                                                                                                                                                                                                                                                   ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                                                             ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                                                                                                                ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                                                                                                                ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|enable_synced_nxt~0                                                                                                                                                                                                                                                                                                   ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                                                    ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_valid_from_E                                                                                                                                                                                                                                                                                                                          ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                                                                                     ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter_001|suppress~0                                                                                                                                                                                                                                                                                                     ; 17      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_regnum_b_cmp_D                                                                                                                                                                                                                                                                                                                        ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                                      ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                                                                                            ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                                       ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                                       ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                                       ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                  ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                  ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_mux:rsp_xbar_mux|src_payload~12                                                                                                                                                                                                                                                                                                        ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|slaveselect_wr_strobe                                                                                                                                                                                                     ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|total_touch_cnt[10]~24                                                                                                                                                                                                                                                                                                   ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|pulse_ram_output~2                                                                                                                                                                                                    ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|always6~0                                                                                                                                                                                                                 ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                                ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|s_readdata[3]~10                                                                                                                                                                                                                                                                                                         ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|Equal6~3                                                                                                                                                                                                                                                                                                                            ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|Equal6~1                                                                                                                                                                                                                                                                                                                            ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|Equal6~0                                                                                                                                                                                                                                                                                                                            ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:multi_touch_avalon_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                            ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                     ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                      ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_tck:the_MTL_SOPC_cpu_jtag_debug_module_tck|sr~19                                                                                                                     ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_data[6]~0                                                                                                                                                                                                                                                                                                                         ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|dffpipe_ngh:rdaclr|dffe15a[0]                                                                                                                                                                                                       ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_agent:alt_vip_vfr_0_avalon_master_translator_avalon_universal_master_0_agent|av_readdatavalid~0                                                                                                                                                                                                                                     ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_wr_data_unfiltered[13]~6                                                                                                                                                                                                                                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                              ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|LessThan0~2                                                                                                                                                                                                                                                                       ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[6]                                                                                                                                                                                            ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[5]                                                                                                                                                                                            ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[3]                                                                                                                                                                                            ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[2]                                                                                                                                                                                            ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][94]                                                                                                                                                                                                                                                ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][95]                                                                                                                                                                                                                                                ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|frames_in_sync[12]~0                                                                                                                                                                                                                                                                                                  ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_line[4]                                                                                                                                                                                                                                                                                                                         ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_line[3]                                                                                                                                                                                                                                                                                                                         ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_line[2]                                                                                                                                                                                                                                                                                                                         ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_line[1]                                                                                                                                                                                                                                                                                                                         ; 16      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_line[0]                                                                                                                                                                                                                                                                                                                         ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                                                                                           ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                                                                                           ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                                                        ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                            ; 15      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                          ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~212                                                                                                                                                                                                                                                                                               ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                     ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_src2[30]~0                                                                                                                                                                                                                                                                                                                            ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|jdo[34]                                                                                                             ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[0]                                                                                                                                                                                            ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[5]                                                                                                                                                                                            ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[2]                                                                                                                                                                                            ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                                                      ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_iw[2]                                                                                                                                                                                                                                                                                                                                 ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                                 ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                                                                                                                     ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                                                                    ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sram_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                   ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_line[5]                                                                                                                                                                                                                                                                                                                         ; 15      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][97]~0                                                                                                                                                                                                                                                           ; 15      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                                                                                             ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~4                                                                                                                                                                                                                                                    ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]                                                                                                                                                                                                                                                                                                       ; 14      ;
; MTL_TOUCH_I2C_SDA~0                                                                                                                                                                                                                                                                                                                                                             ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|slowcount[0]                                                                                                                                                                                                              ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                    ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|valid_out                                                                                                                                                                                                                                                          ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|split_cmd_next.mode[0]~0                                                                                                                                                                 ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_src2_imm[30]~4                                                                                                                                                                                                                                                                                                                        ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[1]                                                                                                                                                                                            ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[6]                                                                                                                                                                                            ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[3]                                                                                                                                                                                            ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[0]                                                                                                                                                                                            ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|Equal171~1                                                                                                                                                                                                                                                                                                                              ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                                 ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_wb_active                                                                                                                                                                                                                                                                                                                          ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_state.100000000                                                                                                                                                                                                                                                                                                                   ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:lcd_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                    ; 14      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                                                                                          ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                                                                                                      ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                                                                                                                        ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                              ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                                                                                                                                                                                     ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|dout_data[18]~0                                                                                                                                                                                                                                                             ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                                                                            ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|LessThan1~5                                                                                                                                                                              ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_tck:the_MTL_SOPC_cpu_jtag_debug_module_tck|sr[9]~13                                                                                                                  ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[8]                                                                                                                                                                                            ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[7]                                                                                                                                                                                            ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_fgc:wrptr_gp|counter13a[4]                                                                                                                                                                                            ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[8]                                                                                                                                                                                            ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[7]                                                                                                                                                                                            ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[4]                                                                                                                                                                                            ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|a_graycounter_p96:rdptr_g1p|counter7a[1]                                                                                                                                                                                            ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_iw[1]                                                                                                                                                                                                                                                                                                                                 ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                                                   ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                                                                                 ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                                                                                                 ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|i2c_state.STOP                                                                                                                                                                                                                        ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                                                                       ; 13      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|MTL_SOPC_sdram_input_efifo_module:the_MTL_SOPC_sdram_input_efifo_module|entries[0]                                                                                                                                                                                                                                                  ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~1                                                                                                                                                                                                                                                                                                     ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~0                                                                                                                                                                                                                                                                                                     ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                               ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[6]~4                                                                                                                                                                                                                                                                                                                         ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|SCLK_reg                                                                                                                                                                                                                  ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                                                                                ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                                                ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_control_packet_encoder:encoder|state[2]                                                                                                                                                                                                                                                                ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                                                                                            ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_wr_data_unfiltered[0]~1                                                                                                                                                                                                                                                                                                               ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_wr_data_unfiltered[0]~0                                                                                                                                                                                                                                                                                                               ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_iw[3]                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_iw[5]                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|Equal0~4                                                                                                                                                                                                                                                                                                                            ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|i_state.011                                                                                                                                                                                                                                                                                                                         ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|i_state.000                                                                                                                                                                                                                                                                                                                         ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:v_counter|count[2]~3                                                                                                                                                                                                                                                               ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:h_counter|count[3]~4                                                                                                                                                                                                                                                               ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|non_first                                                                                                                                                                                                                             ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|i2c_state.DATA_R                                                                                                                                                                                                                      ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[9]                                                                                                                                                                                                                                                                                                                         ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[10]                                                                                                                                                                                                                                                                                                                        ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[7]                                                                                                                                                                                                                                                                                                                         ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[6]                                                                                                                                                                                                                                                                                                                         ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[5]                                                                                                                                                                                                                                                                                                                         ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[8]                                                                                                                                                                                                                                                                                                                         ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                               ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sram_avalon_slave_translator_avalon_universal_slave_0_agent|cp_ready                                                                                                                                                                                                                                                           ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|pending~9                                                                                                                                                                                                                                                                                                                           ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|MTL_SOPC_sdram_input_efifo_module:the_MTL_SOPC_sdram_input_efifo_module|entries[1]                                                                                                                                                                                                                                                  ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[46]                                                                                                                                                                                                                                                  ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[45]                                                                                                                                                                                                                                                  ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src2[0]                                                                                                                                                                                                                                                                                                                               ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src2[1]                                                                                                                                                                                                                                                                                                                               ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src2[2]                                                                                                                                                                                                                                                                                                                               ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src2[4]                                                                                                                                                                                                                                                                                                                               ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src2[3]                                                                                                                                                                                                                                                                                                                               ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_address_line_field[2]                                                                                                                                                                                                                                                                                                                 ; 12      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_address_line_field[3]                                                                                                                                                                                                                                                                                                                 ; 12      ;
; MTL_TOUCH_INT_n                                                                                                                                                                                                                                                                                                                                                                 ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~2                                                                                                                                                                                                                 ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                                                                                                       ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][1]                                                                                                                                                                                                                                                                                                     ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                       ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                                                       ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter_002|save_dest_id~2                                                                                                                                                                                                                                                                                                 ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|ROE~0                                                                                                                                                                                                                     ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|transmitting                                                                                                                                                                                                              ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                     ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[2]                                                                                                                                                                                                                                                     ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                     ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                       ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|grant[0]~0                                                                                                                                                                                                                                                                           ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                       ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[5]~6                                           ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                                                        ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|MTL_SOPC_cpu_jtag_debug_module_sysclk:the_MTL_SOPC_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~1                                                                                              ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:MTL_SOPC_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                             ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                      ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                                                    ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                                                                                                 ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                 ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|i_state.010                                                                                                                                                                                                                                                                                                                         ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|i_state.101                                                                                                                                                                                                                                                                                                                         ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_fill_starting~0                                                                                                                                                                                                                                                                                                                    ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_addr_router_001:addr_router_001|src_data[99]~6                                                                                                                                                                                                                                                                                                  ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                                                                                       ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_addr[6]~2                                                                                                                                                                                                                                                                                                                         ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                  ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|i_read~reg0                                                                                                                                                                                                                                                                                                                             ; 11      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|reg_num[1]                                                                                                                                                                                                                            ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                                       ; 10      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                                        ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|av_waitrequest~3                                                                                                                                                                                                                                                   ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|data_to_cpu[6]~2                                                                                                                                                                                                          ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:epcs_flash_controller_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                             ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_003|p1_ready~0                                                                                                                                                                                                                                                                                                 ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                                                                            ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                                                          ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_ic_tag_rd_addr_nxt[6]~29                                                                                                                                                                                                                                                                                                              ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_ic_tag_rd_addr_nxt[5]~25                                                                                                                                                                                                                                                                                                              ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_ic_tag_rd_addr_nxt[4]~21                                                                                                                                                                                                                                                                                                              ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_ic_tag_rd_addr_nxt[3]~17                                                                                                                                                                                                                                                                                                              ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_ic_tag_rd_addr_nxt[2]~13                                                                                                                                                                                                                                                                                                              ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_ic_tag_rd_addr_nxt[1]~9                                                                                                                                                                                                                                                                                                               ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_ic_tag_rd_addr_nxt[0]~5                                                                                                                                                                                                                                                                                                               ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_common_stream_output:outputter|int_ready_reg                                                                                                                                                                                                                                                               ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[1]                                                                                                                                                                                                               ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                                                                                              ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                                                                              ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                                                                              ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                                                    ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[1]                                                                                                                                                                                                           ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[2]                                                                                                                                                                                                                                                                                                                         ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[3]                                                                                                                                                                                                                                                                                                                         ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[4]                                                                                                                                                                                                                                                                                                                         ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                                                                                  ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|always139~0                                                                                                                                                                                                                                                                                                                             ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_addr_router_001:addr_router_001|Equal8~1                                                                                                                                                                                                                                                                                                        ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[96]                                                                                                                                                                                                                                               ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|MTL_SOPC_sdram_input_efifo_module:the_MTL_SOPC_sdram_input_efifo_module|Equal1~0                                                                                                                                                                                                                                                    ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_state.000000100                                                                                                                                                                                                                                                                                                                   ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|i_addr[11]                                                                                                                                                                                                                                                                                                                          ; 10      ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:key_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                               ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]~0                                                                                                                                                                                                             ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                                               ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                                       ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                         ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                                        ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                               ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|valid_rreq                                                                                                                                                                                                            ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_rsp_xbar_mux_003:rsp_xbar_mux_003|src_payload~0                                                                                                                                                                                                                                                                                                 ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:MTL_SOPC_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                              ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|trig_count[8]~2                                                                                                                                                                                                                                                                   ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_025|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_023|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_024|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_022|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                            ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[0]                                                                                                                                                                                                                                                                                                                         ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                                   ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                                                                             ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                                                                              ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem|MonAReg[2]                                                                                                                                                                                                                    ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                                                                                                    ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                                                                                                    ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                                                                                                                              ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:MTL_SOPC_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:cfi_flash_uas_translator_avalon_universal_slave_0_agent|local_read~1                                                                                                                                                                                                                                                           ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_002|out_data[8]~23                                                                                                                                                                                                                                                                                             ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[114]                                                                                                                                                                                                                                       ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                                                                                                                                    ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_readdatavalid_d1                                                                                                                                                                                                                                                                                                                      ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                                                    ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|comb~0                                                                                                                                                                                                                                                                                                                              ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[50]                                                                                                                                                                                                                   ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                                                                                ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_want_fill                                                                                                                                                                                                                                                                                                                          ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                         ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter|response_accepted~3                                                                                                                                                                                                                                                                                                ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_demux:cmd_xbar_demux|WideOr0                                                                                                                                                                                                                                                                                                           ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_addr_router_001:addr_router_001|Equal0~5                                                                                                                                                                                                                                                                                                        ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem|waitrequest                                                                                                                                                                                                                   ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_state.010000000                                                                                                                                                                                                                                                                                                                   ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:lcd_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                       ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                              ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                  ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_addr_router_001:addr_router_001|Equal5~0                                                                                                                                                                                                                                                                                                        ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_addr_router_001:addr_router_001|Equal4~1                                                                                                                                                                                                                                                                                                        ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                                                  ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_001|src_valid~1                                                                                                                                                                                                                                                                                                       ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                                                                                              ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                                                    ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|reg_num[3]                                                                                                                                                                                                                            ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|reg_num[2]                                                                                                                                                                                                                            ; 9       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|reg_num[0]                                                                                                                                                                                                                            ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                                               ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[4][0]~29                                                                                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~20                                                                                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~11                                                                                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~7                                                                                                                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][0]~31                                                                                                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~22                                                                                                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~13                                                                                                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][4]                                                                                                                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                           ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal9~1                                                                                                                                                                                                                                               ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                                        ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|update_outstanding_reads~4                                                                                                                                                               ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|LessThan4~2                                                                                                                                                                                                                                                                                                           ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|f_select                                                                                                                                                                                                                                                                                                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|write_tx_holding                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~13                                                                                                                                                                                                                           ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~12                                                                                                                                                                                                                           ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~11                                                                                                                                                                                                                           ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~9                                                                                                                                                                                                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~8                                                                                                                                                                                                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~6                                                                                                                                                                                                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|shift_reg[3]~1                                                                                                                                                                                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|always2~0                                                                                                                                                                                                                                                       ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|s_readdata~13                                                                                                                                                                                                                                                                                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|s_readdata[2]~0                                                                                                                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|control_wr_strobe                                                                                                                                                                                                         ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|always1~0                                                                                                                                                                                                                                                       ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:MTL_SOPC_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                              ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                       ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                         ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|state.WAITING_END_FRAME                                                                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                                   ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|rdusedw_reg[7]~10                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                         ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cfi_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                         ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_rot_pass2                                                                                                                                                                                                                                                                                                                             ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_rot_sel_fill2                                                                                                                                                                                                                                                                                                                         ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_rot_pass3                                                                                                                                                                                                                                                                                                                             ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_rot_sel_fill3                                                                                                                                                                                                                                                                                                                         ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_rot_pass1                                                                                                                                                                                                                                                                                                                             ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_rot_sel_fill1                                                                                                                                                                                                                                                                                                                         ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                                                                                                 ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_rot_pass0                                                                                                                                                                                                                                                                                                                             ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_rot_sel_fill0                                                                                                                                                                                                                                                                                                                         ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                   ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                  ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cse_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:cse_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:pio_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:cfi_flash_uas_translator_avalon_universal_slave_0_agent|cp_ready~2                                                                                                                                                                                                                                                             ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_burstwrap_reg[0]                                                                                                                                                                                                              ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|wrusedw_reg[0]~24                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_iw[0]~6                                                                                                                                                                                                                                                                                                                               ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_iw[1]~5                                                                                                                                                                                                                                                                                                                               ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|F_iw[2]~1                                                                                                                                                                                                                                                                                                                               ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|i_count[1]                                                                                                                                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[0]                                                                                                                                                                                                           ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|data_to_and_from_the_cfi_flash_outen_reg                                                                                                                                                                                                                                        ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|ram_address_a[9]~0                                                                                                                                                                                                                  ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                  ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|Equal274~0                                                                                                                                                                                                                                                                                                                              ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|av_wr_data_transfer~0                                                                                                                                                                                                                                                                                                                   ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sram_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                     ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                                             ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|write                                                                                                                                                                                                                                                                                 ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[51]                                                                                                                                                                                                                   ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:v_counter|count[4]~2                                                                                                                                                                                                                                                               ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|request_data_valid                                                                                                                                                                                                                                                                                                    ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|i2c_state.S_ADDR_R                                                                                                                                                                                                                    ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|i2c_state.R_ADDR_W                                                                                                                                                                                                                    ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[11]                                                                                                                                                                                                                                                                                                                        ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:alt_vip_vfr_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                          ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_translator:alt_vip_vfr_0_avalon_master_translator|uav_burstcount[7]~0                                                                                                                                                                                                                                                               ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_wb_rd_data_first                                                                                                                                                                                                                                                                                                                   ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                  ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                                                  ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sram_avalon_slave_translator|av_waitrequest_generated~0                                                                                                                                                                                                                                                                   ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                            ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:v_counter|count[9]                                                                                                                                                                                                                                                                 ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|start_of_frame~0                                                                                                                                                                                                                                                                                                      ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_ap_offset[1]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                                                                                              ; 8       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_addr_router_001:addr_router_001|Equal0~1                                                                                                                                                                                                                                                                                                        ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                       ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                 ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                       ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                           ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                                                                                                                                                        ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                                                                                        ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter_001|pending_response_count[6]~23                                                                                                                                                                                                                                                                                   ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_traffic_limiter:limiter|pending_response_count[6]~23                                                                                                                                                                                                                                                                                       ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[48]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[47]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[49]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[46]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[50]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[45]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[51]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[44]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[52]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[43]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[53]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[42]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[54]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[41]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[55]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[40]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[56]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[39]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[57]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[38]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[58]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[37]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[59]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[36]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[60]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[35]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[61]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[34]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[62]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[33]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[63]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[32]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[64]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[31]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[65]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[30]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[66]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[29]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[67]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[28]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[68]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[27]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[69]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[26]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[70]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[25]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[71]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[24]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[72]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[23]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[73]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[22]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[74]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[21]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[75]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[20]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[76]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[19]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[77]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[18]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[78]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[17]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[79]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[16]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[80]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[15]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[81]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[14]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[82]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[13]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[83]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[12]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[84]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[11]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[85]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[10]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[86]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[9]                                                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[87]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[8]                                                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[88]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|state[4]                                                                                                                                                                                                                  ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|state[0]                                                                                                                                                                                                                  ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|data_to_cpu[6]~1                                                                                                                                                                                                          ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[89]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|tx_holding_primed                                                                                                                                                                                                         ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[90]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[91]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_common_avalon_mm_slave:avalon_mm_control_slave|interrupt_register[1]                                                                                                                                                                                                                 ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|master_address[0]                                                                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|master_address[2]                                                                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|master_address[1]                                                                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|update_read_emptiness_signals~0                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                                                                                          ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[92]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_agent:alt_vip_vfr_0_avalon_slave_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                                                                                                                                  ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                     ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                     ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|state.ENDING                                                                                                                                                                                                                                                       ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_tag_wraddress[1]~5                                                                                                                                                                                                                                                                                                                   ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder|full_adder.cout[0]~0                                                                                                                                                                                                                                   ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[93]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_fifo_usedw_calculator:usedw_calculator|update_write_fullness_signals~0                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|dc_tag_wr_port_addr~0                                                                                                                                                                                                                                                                                                                   ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[1]                                                                                                                                                                                                                                                                                                                         ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[94]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|i_count[2]                                                                                                                                                                                                                                                                                                                          ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|ram_address_b[9]~0                                                                                                                                                                                                                  ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_pinSharer_0:tri_state_bridge_flash_pinsharer_0|MTL_SOPC_tri_state_bridge_flash_pinSharer_0_pin_sharer:pin_sharer|selected_grant[0]                                                                                                                                                                                       ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_004|WideOr1~0                                                                                                                                                                                                                                                                                                         ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                                                                    ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[58]~6                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[59]~5                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[60]~4                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[57]~3                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[61]~2                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[62]~1                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[63]~0                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_uncompressed_read_reg                                                                                                                                                                                                          ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~2                                                                                                                                                                                                                                                                  ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[76]                                                                                                                                                                                                                   ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|pipeline3_en                                                                                                                                                                             ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_007|WideOr1                                                                                                                                                                                                                                                                                                           ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|Equal171~0                                                                                                                                                                                                                                                                                                                              ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:clock_crossing_io_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[95]                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:altpll_sys_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_count[1]                                                                                                                                                                                                                                                                                                                          ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|pending_read_count[1]~21                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_master_agent:clock_crossing_io_m0_translator_avalon_universal_master_0_agent|av_readdatavalid~3                                                                                                                                                                                                                                            ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:h_counter|count[5]~3                                                                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_jtag_debug_module_wrapper:the_MTL_SOPC_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:MTL_SOPC_cpu_jtag_debug_module_phy|virtual_state_cdr                                                                                                                         ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|i2c_state.START                                                                                                                                                                                                                       ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][96]                                                                                                                                                                                                                                                             ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                                                                                                                                                            ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                                                                                                                     ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                                                                    ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[13]                                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[12]                                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[20]                                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[25]                                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[14]                                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[15]                                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[16]                                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[17]                                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[18]                                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[19]                                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[21]                                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[22]                                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[23]                                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_wb_wr_active                                                                                                                                                                                                                                                                                                                       ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|M_alu_result[24]                                                                                                                                                                                                                                                                                                                        ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~8                                                                                                                                                                                                                                                                                                 ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~7                                                                                                                                                                                                                                                                                                 ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~2                                                                                                                                                                                                                    ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                                                                               ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                                                                                     ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_width_adapter:width_adapter_004|count[0]                                                                                                                                                                                                                                                                                                   ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                  ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                                                                                  ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                      ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                                                      ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_addr_router:addr_router|Equal3~1                                                                                                                                                                                                                                                                                                                ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|m_state.000001000                                                                                                                                                                                                                                                                                                                   ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_generic_count:v_counter|count[4]                                                                                                                                                                                                                                                                 ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_tag[0]                                                                                                                                                                                                                                                                                                                          ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_ap_offset[2]                                                                                                                                                                                                                                                                                                                    ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|ic_fill_tag[8]                                                                                                                                                                                                                                                                                                                          ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:lcd_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                   ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[32]~64                                                                                                                                                                                                                                                                          ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_address_line_field[4]                                                                                                                                                                                                                                                                                                                 ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_address_tag_field[0]                                                                                                                                                                                                                                                                                                                  ; 7       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|d_address_tag_field[2]                                                                                                                                                                                                                                                                                                                  ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                                  ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                                                     ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                                                                                                 ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                                                                                                    ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~24                                                                                                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~13                                                                                                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                              ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[4]~reg0                                                                                                                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[4][6]                                                                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                           ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                                                                                                           ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                                           ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                           ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[6]                                                                                                                                                                                                                                                                                                        ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[0]                                                                                                                                                                                                                                            ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[1]                                                                                                                                                                                                                                                                                                        ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[4]                                                                                                                                                                                                                                            ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                        ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                                                                                                             ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|altera_merlin_slave_translator:sw_s1_translator|wait_latency_counter[1]~6                                                                                                                                                                                                                                                                                ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|cntr_d5b:wr_ptr|_~0                                                                                                                                                                                                   ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|Decoder1~4                                                                                                                                                                                                                            ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|always11~0                                                                                                                                                                                                                ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|s_readdata[2]~2                                                                                                                                                                                                                                                                                                          ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|s_readdata[2]~1                                                                                                                                                                                                                                                                                                          ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|MTL_SOPC_epcs_flash_controller_sub:the_MTL_SOPC_epcs_flash_controller_sub|Equal9~0                                                                                                                                                                                                                  ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|cntr_p57:usedw_counter|_~0                                                                                                                                                                                            ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_timer:timer|period_l_wr_strobe~2                                                                                                                                                                                                                                                                                                                ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                                                                                   ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                        ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:MTL_SOPC_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                                                           ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|master_writedata[1]                                                                                                                                                                                                                                                              ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_vfr_controller:controller|master_write                                                                                                                                                                                                                                                                     ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_avalon_reg:the_MTL_SOPC_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                                       ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:miso_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                           ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:miso_2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                           ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:pio_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                            ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_sc_fifo:multi_touch_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                            ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|discard_remaining_data_of_read_word                                                                                                                                                                                                                                ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                                                                             ; 6       ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cmd_xbar_mux:cmd_xbar_mux_002|WideOr1~1                                                                                                                                                                                                                                                                                                         ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                         ; Location                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_bht_module:MTL_SOPC_cpu_bht|altsyncram:the_altsyncram|altsyncram_pig1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; MTL_SOPC_cpu_bht_ram.mif                    ; M4K_X13_Y23                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_dc_data_module:MTL_SOPC_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                                        ; M4K_X26_Y24, M4K_X26_Y21, M4K_X26_Y22, M4K_X26_Y23                                                     ; Don't care           ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_dc_tag_module:MTL_SOPC_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_l7g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 17           ; 64           ; 17           ; yes                    ; no                      ; yes                    ; no                      ; 1088  ; 64                          ; 17                          ; 64                          ; 17                          ; 1088                ; 1    ; MTL_SOPC_cpu_dc_tag_ram.mif                 ; M4K_X26_Y20                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_dc_victim_module:MTL_SOPC_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                        ; M4K_X26_Y19                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_ic_data_module:MTL_SOPC_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                                        ; M4K_X13_Y20, M4K_X13_Y19, M4K_X13_Y16, M4K_X13_Y22, M4K_X13_Y14, M4K_X13_Y13, M4K_X13_Y15, M4K_X13_Y21 ; Don't care           ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_ic_tag_module:MTL_SOPC_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_0vg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 22           ; 128          ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 2816  ; 128                         ; 22                          ; 128                         ; 22                          ; 2816                ; 1    ; MTL_SOPC_cpu_ic_tag_ram.mif                 ; M4K_X13_Y18                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_ocimem:the_MTL_SOPC_cpu_nios2_ocimem|MTL_SOPC_cpu_ociram_sp_ram_module:MTL_SOPC_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_kh71:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; MTL_SOPC_cpu_ociram_default_contents.mif    ; M4K_X13_Y10, M4K_X13_Y11                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_register_bank_a_module:MTL_SOPC_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p0g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; MTL_SOPC_cpu_rf_ram_a.mif                   ; M4K_X26_Y25                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_register_bank_b_module:MTL_SOPC_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q0g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; MTL_SOPC_cpu_rf_ram_b.mif                   ; M4K_X26_Y26                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_epcs_flash_controller:epcs_flash_controller|altsyncram:the_boot_copier_rom|altsyncram_2a51:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                            ; AUTO ; ROM              ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 1    ; MTL_SOPC_epcs_flash_controller_boot_rom.hex ; M4K_X26_Y7                                                                                             ; Don't care           ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_r:the_MTL_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                        ; M4K_X26_Y12                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_jtag_uart:jtag_uart|MTL_SOPC_jtag_uart_scfifo_w:the_MTL_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                        ; M4K_X26_Y10                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|touch_fifo:touch_fifo_inst|scfifo:scfifo_component|scfifo_vq61:auto_generated|a_dpfifo_fd31:dpfifo|altsyncram_hqd1:FIFOram|ALTSYNCRAM                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 80           ; 64           ; 80           ; yes                    ; no                      ; yes                    ; yes                     ; 5120  ; 64                          ; 74                          ; 64                          ; 74                          ; 4736                ; 3    ; None                                        ; M4K_X52_Y19, M4K_X52_Y20, M4K_X52_Y21                                                                  ; Don't care           ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipitc130_IS2Vid:alt_vip_itc_0|alt_vipitc130_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_8dk1:auto_generated|altsyncram_pr61:fifo_ram|altsyncram_52f1:altsyncram14|ALTSYNCRAM                                                                                                                                                                    ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 25           ; 1024         ; 25           ; yes                    ; yes                     ; yes                    ; no                      ; 25600 ; 1024                        ; 25                          ; 1024                        ; 25                          ; 25600               ; 7    ; None                                        ; M4K_X52_Y27, M4K_X52_Y23, M4K_X52_Y24, M4K_X52_Y22, M4K_X52_Y25, M4K_X52_Y26, M4K_X52_Y28              ; Don't care           ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_read_master:read_master|alt_vipvfr130_common_avalon_mm_bursting_master_fifo:master_fifo|alt_vipvfr130_common_general_fifo:\read_used_gen_gen:rdata_fifo|alt_vipvfr130_common_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_akl1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; None                                        ; M4K_X26_Y18                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_6rc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 25           ; 32           ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 800   ; 32                          ; 25                          ; 32                          ; 25                          ; 800                 ; 1    ; None                                        ; M4K_X13_Y17                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; MTL_SOPC:MTL_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_erc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 23           ; 64           ; 23           ; yes                    ; no                      ; yes                    ; yes                     ; 1472  ; 64                          ; 23                          ; 64                          ; 23                          ; 1472                ; 1    ; None                                        ; M4K_X13_Y12                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_mm14:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 4            ; 128          ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 128                         ; 4                           ; 128                         ; 4                           ; 512                 ; 1    ; None                                        ; M4K_X52_Y13                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                      ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1               ;                            ; DSPMULT_X39_Y26_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_mult_cell:the_MTL_SOPC_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1               ;                            ; DSPMULT_X39_Y25_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 14,766 / 94,460 ( 16 % ) ;
; C16 interconnects           ; 138 / 3,315 ( 4 % )      ;
; C4 interconnects            ; 6,979 / 60,840 ( 11 % )  ;
; Direct links                ; 3,167 / 94,460 ( 3 % )   ;
; Global clocks               ; 16 / 16 ( 100 % )        ;
; Local interconnects         ; 5,251 / 33,216 ( 16 % )  ;
; R24 interconnects           ; 293 / 3,091 ( 9 % )      ;
; R4 interconnects            ; 8,611 / 81,294 ( 11 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.85) ; Number of LABs  (Total = 818) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 21                            ;
; 2                                           ; 21                            ;
; 3                                           ; 15                            ;
; 4                                           ; 15                            ;
; 5                                           ; 13                            ;
; 6                                           ; 17                            ;
; 7                                           ; 13                            ;
; 8                                           ; 27                            ;
; 9                                           ; 20                            ;
; 10                                          ; 45                            ;
; 11                                          ; 29                            ;
; 12                                          ; 33                            ;
; 13                                          ; 24                            ;
; 14                                          ; 57                            ;
; 15                                          ; 77                            ;
; 16                                          ; 391                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.62) ; Number of LABs  (Total = 818) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 628                           ;
; 1 Clock                            ; 736                           ;
; 1 Clock enable                     ; 334                           ;
; 1 Sync. clear                      ; 39                            ;
; 1 Sync. load                       ; 75                            ;
; 2 Async. clears                    ; 76                            ;
; 2 Clock enables                    ; 191                           ;
; 2 Clocks                           ; 63                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.97) ; Number of LABs  (Total = 818) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 3                             ;
; 2                                            ; 19                            ;
; 3                                            ; 8                             ;
; 4                                            ; 17                            ;
; 5                                            ; 7                             ;
; 6                                            ; 9                             ;
; 7                                            ; 7                             ;
; 8                                            ; 8                             ;
; 9                                            ; 10                            ;
; 10                                           ; 11                            ;
; 11                                           ; 7                             ;
; 12                                           ; 11                            ;
; 13                                           ; 8                             ;
; 14                                           ; 15                            ;
; 15                                           ; 21                            ;
; 16                                           ; 33                            ;
; 17                                           ; 26                            ;
; 18                                           ; 48                            ;
; 19                                           ; 30                            ;
; 20                                           ; 35                            ;
; 21                                           ; 34                            ;
; 22                                           ; 43                            ;
; 23                                           ; 41                            ;
; 24                                           ; 63                            ;
; 25                                           ; 42                            ;
; 26                                           ; 45                            ;
; 27                                           ; 45                            ;
; 28                                           ; 32                            ;
; 29                                           ; 35                            ;
; 30                                           ; 48                            ;
; 31                                           ; 18                            ;
; 32                                           ; 38                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.17) ; Number of LABs  (Total = 818) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 35                            ;
; 2                                               ; 37                            ;
; 3                                               ; 30                            ;
; 4                                               ; 52                            ;
; 5                                               ; 56                            ;
; 6                                               ; 51                            ;
; 7                                               ; 47                            ;
; 8                                               ; 78                            ;
; 9                                               ; 54                            ;
; 10                                              ; 75                            ;
; 11                                              ; 44                            ;
; 12                                              ; 54                            ;
; 13                                              ; 38                            ;
; 14                                              ; 34                            ;
; 15                                              ; 45                            ;
; 16                                              ; 46                            ;
; 17                                              ; 16                            ;
; 18                                              ; 6                             ;
; 19                                              ; 4                             ;
; 20                                              ; 5                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 4                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.91) ; Number of LABs  (Total = 818) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 14                            ;
; 3                                            ; 9                             ;
; 4                                            ; 20                            ;
; 5                                            ; 24                            ;
; 6                                            ; 21                            ;
; 7                                            ; 23                            ;
; 8                                            ; 27                            ;
; 9                                            ; 14                            ;
; 10                                           ; 31                            ;
; 11                                           ; 25                            ;
; 12                                           ; 27                            ;
; 13                                           ; 39                            ;
; 14                                           ; 52                            ;
; 15                                           ; 59                            ;
; 16                                           ; 44                            ;
; 17                                           ; 30                            ;
; 18                                           ; 33                            ;
; 19                                           ; 19                            ;
; 20                                           ; 39                            ;
; 21                                           ; 19                            ;
; 22                                           ; 28                            ;
; 23                                           ; 21                            ;
; 24                                           ; 21                            ;
; 25                                           ; 27                            ;
; 26                                           ; 20                            ;
; 27                                           ; 13                            ;
; 28                                           ; 17                            ;
; 29                                           ; 13                            ;
; 30                                           ; 22                            ;
; 31                                           ; 25                            ;
; 32                                           ; 29                            ;
; 33                                           ; 4                             ;
; 34                                           ; 1                             ;
; 35                                           ; 0                             ;
; 36                                           ; 0                             ;
; 37                                           ; 0                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; CLOCK_50             ; 1.7               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                           ;
+-----------------+---------------------------------------------------+-------------------+
; Source Register ; Destination Register                              ; Delay Added in ns ;
+-----------------+---------------------------------------------------+-------------------+
; CLOCK_27        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[0] ; 0.849             ;
+-----------------+---------------------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C35F672C6 for design "MTL_DEMO"
Info (15535): Implemented PLL "MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|_clk0 port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -60 degrees (-1667 ps) for MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|_clk1 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|_clk2 port
Info (15535): Implemented PLL "vga_pll:vga_pll_inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 11, clock division of 9, and phase shift of 0 degrees (0 ps) for vga_pll:vga_pll_inst|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 27 pins of 416 total pins
    Info (169086): Pin GPIO_1[9] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[10] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[11] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[12] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[13] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[14] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[15] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[16] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[17] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[18] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[19] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[20] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[21] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[22] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[23] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[24] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[25] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[26] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[27] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[28] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[29] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[30] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[31] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[32] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[33] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[34] not assigned to an exact location on the device
    Info (169086): Pin GPIO_1[35] not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity alt_vipitc130_common_sync
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_8dk1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe21|dffe22a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe17|dffe18a* 
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'MTL_SOPC/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'MTL_SOPC/synthesis/submodules/MTL_SOPC_cpu.sdc'
Info (332104): Reading SDC File: 'MTL_SOPC/synthesis/submodules/alt_vipitc130_cvo.sdc'
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance MTL_SOPC_inst|alt_vip_itc_0
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(64): MTL_SOPC_inst|alt_vip_itc_0|mode_banks|u_calculate_mode_dynamic|* could not be matched with a net
Warning (332049): Ignored set_multicycle_path at alt_vipitc130_cvo.sdc(64): Argument <through> is an empty collection
    Info (332050): set_multicycle_path -setup -start -through [get_nets "${inst}|mode_banks|u_calculate_mode_dynamic|*"] 2
Warning (332049): Ignored set_multicycle_path at alt_vipitc130_cvo.sdc(65): Argument <through> is an empty collection
    Info (332050): set_multicycle_path -hold -start -through [get_nets "${inst}|mode_banks|u_calculate_mode_dynamic|*"] 1
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(68): *alt_vipitc130_IS2Vid:*|is_mode_match[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(68): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_mode_match[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(69): *alt_vipitc130_IS2Vid:*|is_interlaced[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(69): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_interlaced[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(70): *alt_vipitc130_IS2Vid:*|is_serial_output[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(70): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_serial_output[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(71): *alt_vipitc130_IS2Vid:*|is_sample_count[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(71): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_sample_count[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(72): *alt_vipitc130_IS2Vid:*|is_line_count_f0[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(72): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_line_count_f0[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(73): *alt_vipitc130_IS2Vid:*|is_line_count_f1[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(73): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_line_count_f1[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(74): *alt_vipitc130_IS2Vid:*|is_h_front_porch[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(74): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_h_front_porch[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(75): *alt_vipitc130_IS2Vid:*|is_h_sync_length[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(75): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_h_sync_length[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(76): *alt_vipitc130_IS2Vid:*|is_h_blank[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(76): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_h_blank[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(77): *alt_vipitc130_IS2Vid:*|is_v_front_porch[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(77): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v_front_porch[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(78): *alt_vipitc130_IS2Vid:*|is_v_sync_length[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(78): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v_sync_length[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(79): *alt_vipitc130_IS2Vid:*|is_v_blank[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(79): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v_blank[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(80): *alt_vipitc130_IS2Vid:*|is_v1_front_porch[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(80): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v1_front_porch[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(81): *alt_vipitc130_IS2Vid:*|is_v1_sync_length[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(81): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v1_sync_length[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(82): *alt_vipitc130_IS2Vid:*|is_v1_blank[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(82): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v1_blank[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(83): *alt_vipitc130_IS2Vid:*|is_ap_line[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(83): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_ap_line[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(84): *alt_vipitc130_IS2Vid:*|is_v1_rising_edge[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(84): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v1_rising_edge[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(85): *alt_vipitc130_IS2Vid:*|is_f_rising_edge[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(85): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_f_rising_edge[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(86): *alt_vipitc130_IS2Vid:*|is_f_falling_edge[*][*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(86): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_f_falling_edge[*][*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(87): *alt_vipitc130_IS2Vid:*|is_standard[*][* could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(87): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_standard[*][*}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(88): *alt_vipitc130_IS2Vid:*|is_sof_sample[*][* could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(88): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_sof_sample[*][*}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(89): *alt_vipitc130_IS2Vid:*|is_sof_subsample[*][* could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(89): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_sof_subsample[*][*}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(90): *alt_vipitc130_IS2Vid:*|is_sof_line[*][* could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(90): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_sof_line[*][*}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(91): *alt_vipitc130_IS2Vid:*|is_vcoclk_divider_value[*][* could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(91): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_vcoclk_divider_value[*][*}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(92): *alt_vipitc130_IS2Vid:*|is_anc_line[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(92): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_anc_line[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(93): *alt_vipitc130_IS2Vid:*|is_v1_anc_line[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(93): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_v1_anc_line[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(94): *alt_vipitc130_IS2Vid:*|is_valid_mode[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(94): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|is_valid_mode[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(95): *alt_vipitc130_IS2Vid:*|dirty_mode[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(95): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|dirty_mode[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(98): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:clear_underflow_sticky_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(98): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:clear_underflow_sticky_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(99): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:enable_resync_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(99): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:enable_resync_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(101): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:genlocked_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(101): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:genlocked_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(102): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:genlock_enable_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(102): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:genlock_enable_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(103): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:underflow_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(103): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:underflow_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(104): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_trigger_sync:av_waitrequest_trigger_sync|alt_vipitc130_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(104): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_trigger_sync:av_waitrequest_trigger_sync|alt_vipitc130_common_sync:toggle_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(105): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_trigger_sync:av_write_trigger_sync|alt_vipitc130_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(105): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_trigger_sync:av_write_trigger_sync|alt_vipitc130_common_sync:toggle_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(106): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_trigger_sync:mode_change_trigger_sync|alt_vipitc130_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(106): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_trigger_sync:mode_change_trigger_sync|alt_vipitc130_common_sync:toggle_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(107): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:sync_generation_generate.sof_cvi_locked_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(107): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:sync_generation_generate.sof_cvi_locked_sync|data_out_sync0[*]}]
Warning (332174): Ignored filter at alt_vipitc130_cvo.sdc(108): *alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:sync_generation_generate.sof_cvi_sync|data_out_sync0[*] could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipitc130_cvo.sdc(108): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc130_IS2Vid:*|alt_vipitc130_common_sync:sync_generation_generate.sof_cvi_sync|data_out_sync0[*]}]
Info (332104): Reading SDC File: 'MTL_SOPC/synthesis/submodules/alt_vipvfr130_vfr.sdc'
Warning (332174): Ignored filter at alt_vipvfr130_vfr.sdc(1): *alt_vipvfr130_common_gray_clock_crosser*shift_register[2]* could not be matched with a keeper
Warning (332049): Ignored set_false_path at alt_vipvfr130_vfr.sdc(1): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {*alt_vipvfr130_common_gray_clock_crosser*shift_register[2]*}]
Info (332104): Reading SDC File: 'MTL_DEMO.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {vga_pll_inst|altpll_component|pll|inclk[0]} -divide_by 9 -multiply_by 11 -duty_cycle 50.00 -name {vga_pll_inst|altpll_component|pll|clk[0]} {vga_pll_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {MTL_SOPC_inst|altpll_sys|sd1|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {MTL_SOPC_inst|altpll_sys|sd1|pll|clk[0]} {MTL_SOPC_inst|altpll_sys|sd1|pll|clk[0]}
    Info (332110): create_generated_clock -source {MTL_SOPC_inst|altpll_sys|sd1|pll|inclk[0]} -multiply_by 2 -phase -60.00 -duty_cycle 50.00 -name {MTL_SOPC_inst|altpll_sys|sd1|pll|clk[1]} {MTL_SOPC_inst|altpll_sys|sd1|pll|clk[1]}
    Info (332110): create_generated_clock -source {MTL_SOPC_inst|altpll_sys|sd1|pll|inclk[0]} -duty_cycle 50.00 -name {MTL_SOPC_inst|altpll_sys|sd1|pll|clk[2]} {MTL_SOPC_inst|altpll_sys|sd1|pll|clk[2]}
Warning (332153): Family doesn't support jitter analysis.
Warning (332060): Node: MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|step_i2c_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|step_i2c_clk_out was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   37.037     CLOCK_27
    Info (332111):   20.000     CLOCK_50
    Info (332111):   10.000 MTL_SOPC_inst|altpll_sys|sd1|pll|clk[0]
    Info (332111):   10.000 MTL_SOPC_inst|altpll_sys|sd1|pll|clk[1]
    Info (332111):   20.000 MTL_SOPC_inst|altpll_sys|sd1|pll|clk[2]
    Info (332111):   30.303 vga_pll_inst|altpll_component|pll|clk[0]
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|_clk1 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_altpll_sys:altpll_sys|altpll:sd1|_clk2 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node vga_pll:vga_pll_inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|step_i2c_clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|i2c_touch_controller:u_i2c_touch_controller|I2C_SCLK~0
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|step_i2c_clk_out~1
Info (176353): Automatically promoted node MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|step_i2c_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|step_i2c_clk_out~1
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|i2c_touch_config:i2c_touch_config_inst|step_i2c_clk~0
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7~0
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|active_rnw~2
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|active_cs_n~0
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|i_refs[0]
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|i_refs[2]
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_sdram:sdram|i_refs[1]
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|pre_data_out[0]~0
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|alt_vipvfr130_vfr:alt_vip_vfr_0|alt_vipvfr130_prc:prc|alt_vipvfr130_prc_core:prc_core|packet_samples_reg[0]~1
Info (176353): Automatically promoted node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_cpu:cpu|MTL_SOPC_cpu_nios2_oci:the_MTL_SOPC_cpu_nios2_oci|MTL_SOPC_cpu_nios2_oci_debug:the_MTL_SOPC_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|address_to_the_cfi_flashen_reg
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|read_n_to_the_cfi_flashen_reg
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|write_n_to_the_cfi_flashen_reg
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|select_n_to_the_cfi_flashen_reg
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|MTL_SOPC_tri_state_bridge_flash_bridge_0:tri_state_bridge_flash_bridge_0|grant_reg~0
Info (176353): Automatically promoted node MTL_SOPC:MTL_SOPC_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node MTL_SOPC:MTL_SOPC_inst|TERASIC_MULTI_TOUCH:multi_touch|fifo_sclr~0
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance MTL_SOPC_inst|alt_vip_itc_0
Info (176233): Starting register packing
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance MTL_SOPC_inst|alt_vip_itc_0
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance MTL_SOPC_inst|alt_vip_itc_0
Info (176235): Finished register packing
    Extra Info (176218): Packed 25 registers into blocks of type EC
    Extra Info (176218): Packed 68 registers into blocks of type I/O
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 66 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 27 (unused VREF, 3.3V VCCIO, 0 input, 0 output, 27 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 62 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 62 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 56 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 25 total pin(s) used --  33 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 48 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 58 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 53 total pin(s) used --  3 pins available
Warning (15064): PLL "vga_pll:vga_pll_inst|altpll:altpll_component|pll" output port clk[0] feeds output pin "MTL_DCLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:19
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance MTL_SOPC_inst|alt_vip_itc_0
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:09
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:44
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance MTL_SOPC_inst|alt_vip_itc_0
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:28
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 34.57 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 371 output pins without output pin load capacitance assignment
    Info (306007): Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_TOUCH_I2C_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DACK_N[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DACK_N[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_DCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_HSD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_TOUCH_I2C_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MTL_VSD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info: Adding SDC requirements for alt_vipitc130_IS2Vid instance MTL_SOPC_inst|alt_vip_itc_0
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:09
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 79 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin PS2_CLK has a permanently disabled output enable
    Info (169065): Pin PS2_DAT has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin SD_DAT has a permanently disabled output enable
    Info (169065): Pin SD_DAT3 has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[0] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[1] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[2] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[3] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[4] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[5] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[6] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[7] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[8] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[9] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[10] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[11] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[12] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[13] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[14] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[15] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[0] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[1] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[2] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[3] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[4] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[5] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[6] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[7] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[8] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[9] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[10] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[11] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[12] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[13] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[14] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[15] has a permanently disabled output enable
    Info (169065): Pin OTG_FSPEED has a permanently disabled output enable
    Info (169065): Pin OTG_LSPEED has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Integration/MTL_DEMO.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 92 warnings
    Info: Peak virtual memory: 1030 megabytes
    Info: Processing ended: Tue Dec 10 19:54:30 2013
    Info: Elapsed time: 00:02:15
    Info: Total CPU time (on all processors): 00:02:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Integration/MTL_DEMO.fit.smsg.


