# üöÄ Proyecto: Estudio de Speedup y Eficiencia en un Sistema Multiprocesador

**Un proyecto final para el curso de Hardware Reconfigurable.**

Este repositorio contiene la implementaci√≥n y el an√°lisis de un sistema multi-procesador en un FPGA para estudiar el speedup, la eficiencia y los l√≠mites pr√°cticos de la paralelizaci√≥n, demostrando la Ley de Amdahl.

## üéØ Objetivo

El objetivo principal es realizar un estudio del **speedup** y la **eficiencia** al implementar m√∫ltiples procesadores (cores) para completar una tarea espec√≠fica.

Esperamos evidenciar la **Ley de Amdahl**, demostrando que a√±adir m√°s hardware no mejora la eficiencia indefinidamente, sino que el rendimiento se ve limitado por la porci√≥n secuencial de la tarea.

---

## üìñ Contexto Te√≥rico: La Ley de Amdahl

Esta ley, formulada por Gene Amdahl, es fundamental para entender el l√≠mite del rendimiento en la computaci√≥n paralela.

En esencia, establece que la mejora m√°xima de rendimiento (speedup) que se puede obtener al a√±adir m√°s procesadores est√° **limitada por la porci√≥n de c√≥digo que no se puede paralelizar** (la parte secuencial).

Esto se conecta directamente con la **Ley de rendimientos decrecientes**: llega un punto en que a√±adir m√°s recursos (cores) aporta un beneficio cada vez menor, ya que la eficiencia se ve frenada por ese cuello de botella secuencial.

---

## üõ†Ô∏è Implementaci√≥n

### La Tarea

Se implement√≥ una tarea b√°sica de conteo:
1.  Leer un bloque de **256 valores** de la memoria.
2.  Dentro de estos valores, hay **93 n√∫meros pares**.
3.  Cada procesador debe detectar y llevar un conteo de los n√∫meros pares que procesa.
4.  Al usar m√∫ltiples cores, la carga de trabajo se divide, pero el resultado final (93) debe ser consistente.

### Arquitectura y Plataforma

* **Soft-Procesor:** Se utiliz√≥ el **"Jimmy 8-bit processor"**, un procesador softcore de 8 bits (2 address machine, arquitectura Harvard) proporcionado por el curso e implementado en Verilog.
* **Simulaci√≥n Inicial:** Las pruebas de concepto se realizaron en **EDAPlayground**.
* **Implementaci√≥n F√≠sica:** Se utiliz√≥ **Xilinx Vivado** para la s√≠ntesis e implementaci√≥n.
* **Hardware:** Tarjeta **Digilent BASYS3**, que cuenta con un FPGA **Artix-7**.

Se implementaron y probaron configuraciones con **1, 2 y 4 cores** del procesador.

---

## üìä Resultados y An√°lisis

Los resultados obtenidos al ejecutar la tarea en las diferentes configuraciones fueron los siguientes:

| Cores | Ciclos de Reloj | Speedup | Eficiencia |
| :---: | :-------------: | :-----: | :--------: |
| 1 | 81,664 | 100% | 100% |
| 2 | 44,032 | 185% | 93% |
| 4 | 24,320 | 336% | 84% |

**An√°lisis:**
Como muestra la tabla, al duplicar los cores (de 1 a 2), no obtuvimos un speedup del 200%, sino del 185%. De igual manera, al cuadruplicar (de 1 a 4), no llegamos al 400%, sino al 336%.

Esto **evidencia claramente la Ley de Amdahl**. La eficiencia (Speedup / N¬∞ Cores) disminuye a medida que a√±adimos m√°s procesadores. Esto se debe a que siempre hay una parte del trabajo (como la inicializaci√≥n, la gesti√≥n de memoria o la combinaci√≥n final de resultados) que es secuencial y no puede ser paralelizada.

---

## ‚öôÔ∏è C√≥mo Usar este Repositorio

### Prerequisitos
* [Xilinx Vivado 20XX.X](https://www.xilinx.com/support/download.html)
* [Digilent Adept](https://digilent.com/reference/software/adept/start) (para programar la FPGA)
* La tarjeta FPGA [Digilent BASYS3](https://digilent.com/shop/basys-3-artix-7-fpga-trainer-board/)

### Pasos para Replicar
1.  Clona este repositorio: `git clone ...`
2.  Abre el proyecto en Vivado (ubicado en `.../ruta/al/proyecto.xpr`).
3.  En Vivado, ejecuta la **S√≠ntesis** y la **Implementaci√≥n**.
4.  Genera el **Bitstream**.
5.  Conecta la BASYS3 y usa el "Hardware Manager" de Vivado para programar el dispositivo con el bitstream generado.

### üñ•Ô∏è Visualizaci√≥n de Resultados

Una vez que el FPGA est√° programado, puedes interactuar con el sistema usando los botones de la tarjeta:



* **üîò Bot√≥n Central (BTN_C):** Presiona este bot√≥n para hacer un **RESET** del sistema e iniciar la tarea de conteo.
* **üîº Bot√≥n Arriba (BTN_U):** Presiona este bot√≥n para alternar la visualizaci√≥n. Controla un multiplexor que muestra uno de los dos resultados:
    * **Vista 1 (Conteo de Pares):** Los 4 **displays de 7 segmentos** mostrar√°n el conteo total de n√∫meros pares encontrados (que debe ser `0093`).
    * **Vista 2 (Ciclos de Reloj):** Los **16 LEDs** de la tarjeta mostrar√°n los bits `[23:8]` del contador de ciclos (un n√∫mero de 32 bits), que representa el tiempo total que le tom√≥ al sistema completar la tarea.
![Tarjeta BASYS 3 - Vista Superior](http://googleusercontent.com/image_collection/image_retrieval/17534906809792347055_0)
---

## üîÆ Trabajo Futuro

Como una mejora a este proyecto, se podr√≠a considerar:
* Realizar un *upgrade* del procesador a 16 o 32 bits.
* Implementar m√°s instrucciones para realizar tareas m√°s complejas.
* A√±adir una mayor cantidad de registros de prop√≥sito general.

---

## üë• Autor

* Brayan Isaac G√≥mez Vel√°squez
