TimeQuest Timing Analyzer report for dht11
Mon Mar 04 11:17:50 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50m'
 13. Slow 1200mV 85C Model Hold: 'clk_50m'
 14. Slow 1200mV 85C Model Recovery: 'clk_50m'
 15. Slow 1200mV 85C Model Removal: 'clk_50m'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50m'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk_50m'
 33. Slow 1200mV 0C Model Hold: 'clk_50m'
 34. Slow 1200mV 0C Model Recovery: 'clk_50m'
 35. Slow 1200mV 0C Model Removal: 'clk_50m'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50m'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk_50m'
 52. Fast 1200mV 0C Model Hold: 'clk_50m'
 53. Fast 1200mV 0C Model Recovery: 'clk_50m'
 54. Fast 1200mV 0C Model Removal: 'clk_50m'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50m'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; dht11                                              ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk_50m    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50m } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 54.86 MHz ; 54.86 MHz       ; clk_50m    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+---------+-----------------+
; Clock   ; Slack   ; End Point TNS   ;
+---------+---------+-----------------+
; clk_50m ; -17.228 ; -837.940        ;
+---------+---------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; clk_50m ; 0.432 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_50m ; -0.819 ; -18.702             ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; clk_50m ; 0.652 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; clk_50m ; -3.000 ; -316.757                       ;
+---------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50m'                                                                                               ;
+---------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -17.228 ; dht11:dht11|o_humi[12] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 18.650     ;
; -17.170 ; dht11:dht11|o_humi[11] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 18.592     ;
; -17.042 ; dht11:dht11|o_humi[14] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 18.464     ;
; -17.031 ; dht11:dht11|o_humi[13] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 18.453     ;
; -16.876 ; dht11:dht11|o_humi[15] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 18.298     ;
; -16.029 ; dht11:dht11|o_temp[11] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 17.417     ;
; -15.894 ; dht11:dht11|o_temp[13] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 17.282     ;
; -15.882 ; dht11:dht11|o_temp[12] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 17.270     ;
; -15.751 ; dht11:dht11|o_temp[13] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 16.696     ;
; -15.738 ; dht11:dht11|o_temp[15] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 17.126     ;
; -15.736 ; dht11:dht11|o_temp[14] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 17.124     ;
; -15.716 ; dht11:dht11|o_humi[10] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.422      ; 17.139     ;
; -15.696 ; dht11:dht11|o_temp[13] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 17.084     ;
; -15.558 ; dht11:dht11|o_temp[14] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 16.503     ;
; -15.545 ; dht11:dht11|o_temp[13] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 16.933     ;
; -15.534 ; dht11:dht11|o_humi[4]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 16.937     ;
; -15.534 ; dht11:dht11|o_humi[3]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 16.937     ;
; -15.532 ; dht11:dht11|o_temp[15] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 16.477     ;
; -15.503 ; dht11:dht11|o_temp[14] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 16.891     ;
; -15.477 ; dht11:dht11|o_temp[15] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 16.865     ;
; -15.379 ; dht11:dht11|o_humi[5]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 16.782     ;
; -15.373 ; dht11:dht11|o_humi[6]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 16.776     ;
; -15.352 ; dht11:dht11|o_temp[14] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 16.740     ;
; -15.326 ; dht11:dht11|o_temp[15] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 16.714     ;
; -15.272 ; dht11:dht11|o_temp[5]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.420      ; 16.693     ;
; -15.232 ; dht11:dht11|o_humi[7]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 16.635     ;
; -15.190 ; dht11:dht11|o_temp[5]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.023     ; 16.168     ;
; -15.143 ; dht11:dht11|o_temp[7]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.420      ; 16.564     ;
; -15.068 ; dht11:dht11|o_temp[6]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.420      ; 16.489     ;
; -15.061 ; dht11:dht11|o_temp[7]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.023     ; 16.039     ;
; -14.986 ; dht11:dht11|o_temp[6]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.023     ; 15.964     ;
; -14.824 ; dht11:dht11|o_humi[15] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.022     ; 15.803     ;
; -14.814 ; dht11:dht11|o_humi[14] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.022     ; 15.793     ;
; -14.795 ; dht11:dht11|o_humi[13] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.022     ; 15.774     ;
; -14.691 ; dht11:dht11|o_temp[5]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.420      ; 16.112     ;
; -14.562 ; dht11:dht11|o_temp[7]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.420      ; 15.983     ;
; -14.487 ; dht11:dht11|o_temp[6]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.420      ; 15.908     ;
; -14.381 ; dht11:dht11|o_humi[15] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 15.803     ;
; -14.354 ; dht11:dht11|o_humi[14] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 15.776     ;
; -14.352 ; dht11:dht11|o_humi[13] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 15.774     ;
; -14.267 ; dht11:dht11|o_temp[12] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 15.212     ;
; -14.240 ; dht11:dht11|o_temp[10] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 15.628     ;
; -14.212 ; dht11:dht11|o_temp[12] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 15.600     ;
; -14.199 ; dht11:dht11|o_humi[15] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 15.621     ;
; -14.189 ; dht11:dht11|o_humi[14] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 15.611     ;
; -14.176 ; dht11:dht11|o_temp[11] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 15.564     ;
; -14.170 ; dht11:dht11|o_humi[13] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 15.592     ;
; -14.116 ; dht11:dht11|o_humi[7]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.053     ; 15.064     ;
; -14.061 ; dht11:dht11|o_temp[12] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 15.449     ;
; -14.060 ; dht11:dht11|o_humi[12] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 15.482     ;
; -14.002 ; dht11:dht11|o_humi[11] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 15.424     ;
; -13.976 ; dht11:dht11|o_humi[5]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.053     ; 14.924     ;
; -13.964 ; dht11:dht11|o_humi[6]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.053     ; 14.912     ;
; -13.644 ; dht11:dht11|o_humi[2]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.403      ; 15.048     ;
; -13.567 ; dht11:dht11|o_humi[7]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 14.970     ;
; -13.427 ; dht11:dht11|o_humi[5]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 14.830     ;
; -13.415 ; dht11:dht11|o_humi[6]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 14.818     ;
; -13.236 ; dht11:dht11|o_humi[4]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 14.639     ;
; -13.236 ; dht11:dht11|o_humi[3]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 14.639     ;
; -13.058 ; dht11:dht11|o_humi[12] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.022     ; 14.037     ;
; -12.860 ; dht11:dht11|o_humi[7]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 14.263     ;
; -12.732 ; dht11:dht11|o_humi[12] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 14.154     ;
; -12.720 ; dht11:dht11|o_humi[5]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 14.123     ;
; -12.717 ; dht11:dht11|o_humi[4]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.053     ; 13.665     ;
; -12.708 ; dht11:dht11|o_humi[6]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 14.111     ;
; -12.674 ; dht11:dht11|o_humi[11] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.421      ; 14.096     ;
; -12.603 ; dht11:dht11|o_temp[4]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.388      ; 13.992     ;
; -12.556 ; dht11:dht11|o_temp[11] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 13.944     ;
; -12.548 ; dht11:dht11|o_humi[10] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.422      ; 13.971     ;
; -12.521 ; dht11:dht11|o_temp[4]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 13.467     ;
; -12.387 ; dht11:dht11|o_temp[10] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 13.775     ;
; -12.022 ; dht11:dht11|o_temp[4]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.388      ; 13.411     ;
; -11.461 ; dht11:dht11|o_humi[4]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 12.864     ;
; -11.346 ; dht11:dht11|o_humi[2]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.403      ; 12.750     ;
; -11.240 ; dht11:dht11|o_humi[3]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.402      ; 12.643     ;
; -11.220 ; dht11:dht11|o_humi[10] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.422      ; 12.643     ;
; -10.988 ; dht11:dht11|o_temp[11] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 11.933     ;
; -10.767 ; dht11:dht11|o_temp[10] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.387      ; 12.155     ;
; -10.639 ; dht11:dht11|o_humi[11] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.022     ; 11.618     ;
; -10.128 ; dht11:dht11|o_humi[3]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.053     ; 11.076     ;
; -9.374  ; dht11:dht11|o_temp[3]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.388      ; 10.763     ;
; -9.350  ; dht11:dht11|o_humi[2]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.403      ; 10.754     ;
; -9.292  ; dht11:dht11|o_temp[3]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 10.238     ;
; -9.121  ; dht11:dht11|o_temp[10] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 10.066     ;
; -8.793  ; dht11:dht11|o_temp[3]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.388      ; 10.182     ;
; -8.732  ; dht11:dht11|o_humi[10] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.021     ; 9.712      ;
; -7.765  ; dht11:dht11|o_humi[2]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.052     ; 8.714      ;
; -7.211  ; dht11:dht11|o_humi[9]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.394      ; 8.606      ;
; -6.776  ; dht11:dht11|o_temp[3]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.388      ; 8.165      ;
; -6.715  ; dht11:dht11|o_temp[9]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.360      ; 8.076      ;
; -6.608  ; dht11:dht11|o_humi[1]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.403      ; 8.012      ;
; -6.544  ; dht11:dht11|o_temp[4]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.388      ; 7.933      ;
; -6.472  ; dht11:dht11|o_temp[5]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.420      ; 7.893      ;
; -6.313  ; dht11:dht11|o_temp[6]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.420      ; 7.734      ;
; -6.307  ; dht11:dht11|o_temp[7]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.420      ; 7.728      ;
; -6.084  ; dht11:dht11|o_temp[9]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.083     ; 7.002      ;
; -6.048  ; dht11:dht11|o_temp[2]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.389      ; 7.438      ;
; -6.032  ; dht11:dht11|cnt_1s[7]  ; dht11:dht11|crt_state[1]    ; clk_50m      ; clk_50m     ; 1.000        ; -0.074     ; 6.959      ;
; -6.022  ; dht11:dht11|cnt_1s[8]  ; dht11:dht11|crt_state[1]    ; clk_50m      ; clk_50m     ; 1.000        ; -0.074     ; 6.949      ;
; -6.020  ; dht11:dht11|cnt_1s[4]  ; dht11:dht11|crt_state[1]    ; clk_50m      ; clk_50m     ; 1.000        ; -0.074     ; 6.947      ;
+---------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50m'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; dht11:dht11|crt_state[3]    ; dht11:dht11|crt_state[3]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.102      ; 0.746      ;
; 0.451 ; lcd1602:lcd1602|state1[5]   ; lcd1602:lcd1602|state1[5]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; lcd1602:lcd1602|state1[1]   ; lcd1602:lcd1602|state1[1]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; lcd1602:lcd1602|state1[4]   ; lcd1602:lcd1602|state1[4]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; lcd1602:lcd1602|state1[6]   ; lcd1602:lcd1602|state1[6]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; lcd1602:lcd1602|lcd_rs      ; lcd1602:lcd1602|lcd_rs      ; clk_50m      ; clk_50m     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; lcd1602:lcd1602|lcd_en      ; lcd1602:lcd1602|lcd_en      ; clk_50m      ; clk_50m     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; lcd1602:lcd1602|lcd_data[6] ; lcd1602:lcd1602|lcd_data[6] ; clk_50m      ; clk_50m     ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; lcd1602:lcd1602|lcd_data[7] ; lcd1602:lcd1602|lcd_data[7] ; clk_50m      ; clk_50m     ; 0.000        ; 0.083      ; 0.746      ;
; 0.463 ; lcd1602:lcd1602|state1[0]   ; lcd1602:lcd1602|state1[0]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.083      ; 0.758      ;
; 0.500 ; dht11:dht11|get_data[0]     ; dht11:dht11|get_data[1]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; dht11:dht11|get_data[6]     ; dht11:dht11|get_data[7]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 0.794      ;
; 0.501 ; dht11:dht11|get_data[1]     ; dht11:dht11|get_data[2]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; dht11:dht11|get_data[2]     ; dht11:dht11|get_data[3]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; dht11:dht11|get_data[3]     ; dht11:dht11|get_data[4]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; dht11:dht11|get_data[4]     ; dht11:dht11|get_data[5]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; dht11:dht11|get_data[5]     ; dht11:dht11|get_data[6]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; dht11:dht11|get_data[7]     ; dht11:dht11|get_data[8]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 0.795      ;
; 0.507 ; dht11:dht11|data_sam1       ; dht11:dht11|data_pluse      ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; dht11:dht11|crt_state[0]    ; dht11:dht11|crt_state[2]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.099      ; 0.818      ;
; 0.507 ; dht11:dht11|get_data[9]     ; dht11:dht11|o_temp[1]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 0.800      ;
; 0.508 ; dht11:dht11|cnt_40us[12]    ; dht11:dht11|cnt_40us[12]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 0.801      ;
; 0.509 ; dht11:dht11|get_data[16]    ; dht11:dht11|get_data[17]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 0.802      ;
; 0.511 ; dht11:dht11|data_sam1       ; dht11:dht11|data_sam2       ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 0.805      ;
; 0.511 ; dht11:dht11|get_data[16]    ; dht11:dht11|o_temp[8]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 0.804      ;
; 0.512 ; dht11:dht11|get_data[9]     ; dht11:dht11|get_data[10]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 0.805      ;
; 0.525 ; dht11:dht11|get_data[32]    ; dht11:dht11|get_data[33]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 0.818      ;
; 0.526 ; dht11:dht11|get_data[28]    ; dht11:dht11|get_data[29]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; dht11:dht11|get_data[31]    ; dht11:dht11|get_data[32]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; dht11:dht11|get_data[30]    ; dht11:dht11|get_data[31]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; dht11:dht11|get_data[38]    ; dht11:dht11|get_data[39]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 0.820      ;
; 0.530 ; dht11:dht11|get_data[34]    ; dht11:dht11|get_data[35]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 0.823      ;
; 0.532 ; lcd1602:lcd1602|state1[6]   ; lcd1602:lcd1602|state1[1]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.083      ; 0.827      ;
; 0.533 ; lcd1602:lcd1602|state1[6]   ; lcd1602:lcd1602|state1[3]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.083      ; 0.828      ;
; 0.551 ; lcd1602:lcd1602|state1[3]   ; lcd1602:lcd1602|state1[2]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.083      ; 0.846      ;
; 0.628 ; dht11:dht11|data_sam2       ; dht11:dht11|data_pluse      ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 0.922      ;
; 0.687 ; dht11:dht11|get_data[23]    ; dht11:dht11|get_data[24]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.100      ; 0.999      ;
; 0.689 ; dht11:dht11|get_data[21]    ; dht11:dht11|get_data[22]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.100      ; 1.001      ;
; 0.690 ; dht11:dht11|get_data[20]    ; dht11:dht11|get_data[21]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.100      ; 1.002      ;
; 0.690 ; dht11:dht11|get_data[22]    ; dht11:dht11|get_data[23]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.100      ; 1.002      ;
; 0.705 ; dht11:dht11|get_data[33]    ; dht11:dht11|o_humi[9]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 0.998      ;
; 0.709 ; dht11:dht11|get_data[33]    ; dht11:dht11|get_data[34]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.002      ;
; 0.724 ; dht11:dht11|get_data[36]    ; dht11:dht11|get_data[37]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.017      ;
; 0.724 ; dht11:dht11|get_data[37]    ; dht11:dht11|get_data[38]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.017      ;
; 0.725 ; dht11:dht11|get_data[29]    ; dht11:dht11|get_data[30]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.018      ;
; 0.726 ; dht11:dht11|get_data[35]    ; dht11:dht11|get_data[36]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.019      ;
; 0.738 ; delay_1s[15]                ; delay_1s[15]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.103      ; 1.053      ;
; 0.739 ; delay_1s[1]                 ; delay_1s[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.103      ; 1.054      ;
; 0.741 ; dht11:dht11|cnt_1s[3]       ; dht11:dht11|cnt_1s[3]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.100      ; 1.053      ;
; 0.741 ; dht11:dht11|cnt_1s[16]      ; dht11:dht11|cnt_1s[16]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.102      ; 1.055      ;
; 0.742 ; dht11:dht11|cnt_1s[18]      ; dht11:dht11|cnt_1s[18]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.102      ; 1.056      ;
; 0.742 ; dht11:dht11|cnt_1s[24]      ; dht11:dht11|cnt_1s[24]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.102      ; 1.056      ;
; 0.742 ; dht11:dht11|cnt_1s[11]      ; dht11:dht11|cnt_1s[11]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.100      ; 1.054      ;
; 0.743 ; dht11:dht11|data_num[3]     ; dht11:dht11|data_num[3]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; dht11:dht11|cnt_1s[2]       ; dht11:dht11|cnt_1s[2]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; dht11:dht11|cnt_1s[5]       ; dht11:dht11|cnt_1s[5]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; dht11:dht11|cnt_1s[10]      ; dht11:dht11|cnt_1s[10]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; dht11:dht11|cnt_1s[8]       ; dht11:dht11|cnt_1s[8]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; dht11:dht11|cnt_1s[9]       ; dht11:dht11|cnt_1s[9]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; dht11:dht11|cnt_40us[1]     ; dht11:dht11|cnt_40us[1]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; dht11:dht11|data_num[1]     ; dht11:dht11|data_num[1]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; dht11:dht11|cnt_40us[3]     ; dht11:dht11|cnt_40us[3]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; dht11:dht11|cnt_1s[4]       ; dht11:dht11|cnt_1s[4]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; dht11:dht11|cnt_1s[6]       ; dht11:dht11|cnt_1s[6]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; dht11:dht11|cnt_1s[26]      ; dht11:dht11|cnt_1s[26]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.102      ; 1.059      ;
; 0.746 ; dht11:dht11|cnt_40us[2]     ; dht11:dht11|cnt_40us[2]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; dht11:dht11|data_num[2]     ; dht11:dht11|data_num[2]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.040      ;
; 0.759 ; lcd1602:lcd1602|cnt[15]     ; lcd1602:lcd1602|cnt[15]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; delay_1s[3]                 ; delay_1s[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; lcd1602:lcd1602|cnt[5]      ; lcd1602:lcd1602|cnt[5]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; lcd1602:lcd1602|cnt[11]     ; lcd1602:lcd1602|cnt[11]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; lcd1602:lcd1602|cnt[19]     ; lcd1602:lcd1602|cnt[19]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; delay_1s[5]                 ; delay_1s[5]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; delay_1s[11]                ; delay_1s[11]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; dht11:dht11|cnt_1s[0]       ; dht11:dht11|cnt_1s[0]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.100      ; 1.072      ;
; 0.761 ; lcd1602:lcd1602|cnt[17]     ; lcd1602:lcd1602|cnt[17]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; lcd1602:lcd1602|cnt[21]     ; lcd1602:lcd1602|cnt[21]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; lcd1602:lcd1602|cnt[27]     ; lcd1602:lcd1602|cnt[27]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; lcd1602:lcd1602|cnt[29]     ; lcd1602:lcd1602|cnt[29]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; lcd1602:lcd1602|cnt[2]      ; lcd1602:lcd1602|cnt[2]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; lcd1602:lcd1602|cnt[6]      ; lcd1602:lcd1602|cnt[6]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; lcd1602:lcd1602|cnt[9]      ; lcd1602:lcd1602|cnt[9]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; lcd1602:lcd1602|cnt[16]     ; lcd1602:lcd1602|cnt[16]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; lcd1602:lcd1602|cnt[31]     ; lcd1602:lcd1602|cnt[31]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; delay_1s[2]                 ; delay_1s[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; delay_1s[6]                 ; delay_1s[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; delay_1s[7]                 ; delay_1s[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; delay_1s[17]                ; delay_1s[17]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; delay_1s[21]                ; delay_1s[21]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; delay_1s[27]                ; delay_1s[27]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; delay_1s[29]                ; delay_1s[29]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; dht11:dht11|cnt_40us[11]    ; dht11:dht11|cnt_40us[11]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; lcd1602:lcd1602|cnt[12]     ; lcd1602:lcd1602|cnt[12]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; lcd1602:lcd1602|cnt[14]     ; lcd1602:lcd1602|cnt[14]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; lcd1602:lcd1602|cnt[18]     ; lcd1602:lcd1602|cnt[18]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; lcd1602:lcd1602|cnt[22]     ; lcd1602:lcd1602|cnt[22]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; lcd1602:lcd1602|cnt[23]     ; lcd1602:lcd1602|cnt[23]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; lcd1602:lcd1602|cnt[25]     ; lcd1602:lcd1602|cnt[25]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; dht11:dht11|data_num[5]     ; dht11:dht11|data_num[5]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; delay_1s[4]                 ; delay_1s[4]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.082      ; 1.057      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_50m'                                                                             ;
+--------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.819 ; dht11_rst_n ; dht11:dht11|cnt_1s[0]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.366      ; 2.186      ;
; -0.819 ; dht11_rst_n ; dht11:dht11|cnt_1s[2]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.366      ; 2.186      ;
; -0.819 ; dht11_rst_n ; dht11:dht11|cnt_1s[3]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.366      ; 2.186      ;
; -0.819 ; dht11_rst_n ; dht11:dht11|cnt_1s[4]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.366      ; 2.186      ;
; -0.819 ; dht11_rst_n ; dht11:dht11|cnt_1s[5]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.366      ; 2.186      ;
; -0.819 ; dht11_rst_n ; dht11:dht11|cnt_1s[6]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.366      ; 2.186      ;
; -0.819 ; dht11_rst_n ; dht11:dht11|cnt_1s[10]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.366      ; 2.186      ;
; -0.819 ; dht11_rst_n ; dht11:dht11|cnt_1s[8]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.366      ; 2.186      ;
; -0.819 ; dht11_rst_n ; dht11:dht11|cnt_1s[9]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.366      ; 2.186      ;
; -0.819 ; dht11_rst_n ; dht11:dht11|cnt_1s[7]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.366      ; 2.186      ;
; -0.819 ; dht11_rst_n ; dht11:dht11|cnt_1s[11]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.366      ; 2.186      ;
; -0.726 ; dht11_rst_n ; dht11:dht11|cnt_1s[22]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.394      ; 2.121      ;
; -0.540 ; dht11_rst_n ; dht11:dht11|crt_state[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.325      ; 1.866      ;
; -0.540 ; dht11_rst_n ; dht11:dht11|crt_state[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.325      ; 1.866      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[1]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[12]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[13]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[14]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[15]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[16]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[17]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[18]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[19]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[20]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[21]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[23]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[24]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[25]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|cnt_1s[26]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.481 ; dht11_rst_n ; dht11:dht11|crt_state[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.392      ; 1.874      ;
; -0.191 ; dht11_rst_n ; dht11:dht11|crt_state[3] ; clk_50m      ; clk_50m     ; 1.000        ; 0.393      ; 1.585      ;
+--------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_50m'                                                                             ;
+-------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.652 ; dht11_rst_n ; dht11:dht11|crt_state[3] ; clk_50m      ; clk_50m     ; 0.000        ; 0.577      ; 1.441      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[1]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[12]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[13]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[14]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[15]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[16]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[17]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[18]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[19]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[20]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[21]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[23]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[24]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[25]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|cnt_1s[26]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 0.959 ; dht11_rst_n ; dht11:dht11|crt_state[1] ; clk_50m      ; clk_50m     ; 0.000        ; 0.576      ; 1.747      ;
; 1.021 ; dht11_rst_n ; dht11:dht11|crt_state[0] ; clk_50m      ; clk_50m     ; 0.000        ; 0.506      ; 1.739      ;
; 1.021 ; dht11_rst_n ; dht11:dht11|crt_state[2] ; clk_50m      ; clk_50m     ; 0.000        ; 0.506      ; 1.739      ;
; 1.178 ; dht11_rst_n ; dht11:dht11|cnt_1s[22]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.577      ; 1.967      ;
; 1.292 ; dht11_rst_n ; dht11:dht11|cnt_1s[0]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.548      ; 2.052      ;
; 1.292 ; dht11_rst_n ; dht11:dht11|cnt_1s[2]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.548      ; 2.052      ;
; 1.292 ; dht11_rst_n ; dht11:dht11|cnt_1s[3]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.548      ; 2.052      ;
; 1.292 ; dht11_rst_n ; dht11:dht11|cnt_1s[4]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.548      ; 2.052      ;
; 1.292 ; dht11_rst_n ; dht11:dht11|cnt_1s[5]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.548      ; 2.052      ;
; 1.292 ; dht11_rst_n ; dht11:dht11|cnt_1s[6]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.548      ; 2.052      ;
; 1.292 ; dht11_rst_n ; dht11:dht11|cnt_1s[10]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.548      ; 2.052      ;
; 1.292 ; dht11_rst_n ; dht11:dht11|cnt_1s[8]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.548      ; 2.052      ;
; 1.292 ; dht11_rst_n ; dht11:dht11|cnt_1s[9]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.548      ; 2.052      ;
; 1.292 ; dht11_rst_n ; dht11:dht11|cnt_1s[7]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.548      ; 2.052      ;
; 1.292 ; dht11_rst_n ; dht11:dht11|cnt_1s[11]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.548      ; 2.052      ;
+-------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50m'                                                  ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_50m ; Rise       ; clk_50m                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[10]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[11]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[12]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[13]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[14]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[15]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[16]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[17]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[18]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[19]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[20]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[21]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[22]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[23]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[24]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[25]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[26]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[27]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[28]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[29]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[30]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[31]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[9]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[16]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[17]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[18]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[19]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[20]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[21]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[22]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[23]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[24]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[25]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[26]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|crt_state[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|crt_state[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|crt_state[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|crt_state[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_pluse   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_sam1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_sam2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[21] ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dht11_io  ; clk_50m    ; 2.946 ; 3.160 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dht11_io  ; clk_50m    ; -2.464 ; -2.666 ; Rise       ; clk_50m         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LCD_D[*]  ; clk_50m    ; 9.997 ; 9.991 ; Rise       ; clk_50m         ;
;  LCD_D[0] ; clk_50m    ; 9.525 ; 9.262 ; Rise       ; clk_50m         ;
;  LCD_D[1] ; clk_50m    ; 9.346 ; 9.089 ; Rise       ; clk_50m         ;
;  LCD_D[2] ; clk_50m    ; 9.997 ; 9.991 ; Rise       ; clk_50m         ;
;  LCD_D[3] ; clk_50m    ; 8.037 ; 7.947 ; Rise       ; clk_50m         ;
;  LCD_D[4] ; clk_50m    ; 8.235 ; 8.055 ; Rise       ; clk_50m         ;
;  LCD_D[5] ; clk_50m    ; 8.211 ; 8.043 ; Rise       ; clk_50m         ;
;  LCD_D[6] ; clk_50m    ; 8.568 ; 8.351 ; Rise       ; clk_50m         ;
;  LCD_D[7] ; clk_50m    ; 8.454 ; 8.316 ; Rise       ; clk_50m         ;
; LCD_E     ; clk_50m    ; 8.957 ; 8.777 ; Rise       ; clk_50m         ;
; LCD_RS    ; clk_50m    ; 8.890 ; 8.720 ; Rise       ; clk_50m         ;
; dht11_io  ; clk_50m    ; 7.552 ; 7.479 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LCD_D[*]  ; clk_50m    ; 7.751 ; 7.663 ; Rise       ; clk_50m         ;
;  LCD_D[0] ; clk_50m    ; 9.185 ; 8.930 ; Rise       ; clk_50m         ;
;  LCD_D[1] ; clk_50m    ; 9.011 ; 8.763 ; Rise       ; clk_50m         ;
;  LCD_D[2] ; clk_50m    ; 9.690 ; 9.687 ; Rise       ; clk_50m         ;
;  LCD_D[3] ; clk_50m    ; 7.751 ; 7.663 ; Rise       ; clk_50m         ;
;  LCD_D[4] ; clk_50m    ; 7.945 ; 7.772 ; Rise       ; clk_50m         ;
;  LCD_D[5] ; clk_50m    ; 7.922 ; 7.760 ; Rise       ; clk_50m         ;
;  LCD_D[6] ; clk_50m    ; 8.261 ; 8.051 ; Rise       ; clk_50m         ;
;  LCD_D[7] ; clk_50m    ; 8.154 ; 8.021 ; Rise       ; clk_50m         ;
; LCD_E     ; clk_50m    ; 8.639 ; 8.464 ; Rise       ; clk_50m         ;
; LCD_RS    ; clk_50m    ; 8.575 ; 8.410 ; Rise       ; clk_50m         ;
; dht11_io  ; clk_50m    ; 7.285 ; 7.214 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dht11_io  ; clk_50m    ; 7.337 ; 7.239 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dht11_io  ; clk_50m    ; 7.092 ; 6.994 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; dht11_io  ; clk_50m    ; 7.233     ; 7.331     ; Rise       ; clk_50m         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; dht11_io  ; clk_50m    ; 6.988     ; 7.086     ; Rise       ; clk_50m         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 59.81 MHz ; 59.81 MHz       ; clk_50m    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+---------+----------------+
; Clock   ; Slack   ; End Point TNS  ;
+---------+---------+----------------+
; clk_50m ; -15.720 ; -760.265       ;
+---------+---------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_50m ; 0.382 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; clk_50m ; -0.695 ; -14.999            ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; clk_50m ; 0.589 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_50m ; -3.000 ; -316.757                      ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50m'                                                                                                ;
+---------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -15.720 ; dht11:dht11|o_humi[12] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 17.119     ;
; -15.603 ; dht11:dht11|o_humi[11] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 17.002     ;
; -15.557 ; dht11:dht11|o_humi[14] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 16.956     ;
; -15.485 ; dht11:dht11|o_humi[13] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 16.884     ;
; -15.349 ; dht11:dht11|o_humi[15] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 16.748     ;
; -14.598 ; dht11:dht11|o_temp[11] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 15.968     ;
; -14.485 ; dht11:dht11|o_temp[13] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 15.855     ;
; -14.447 ; dht11:dht11|o_temp[12] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 15.817     ;
; -14.395 ; dht11:dht11|o_temp[13] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.052     ; 15.345     ;
; -14.388 ; dht11:dht11|o_temp[13] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 15.758     ;
; -14.364 ; dht11:dht11|o_humi[10] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.400      ; 15.766     ;
; -14.347 ; dht11:dht11|o_temp[15] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 15.717     ;
; -14.321 ; dht11:dht11|o_temp[14] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 15.691     ;
; -14.222 ; dht11:dht11|o_temp[14] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.052     ; 15.172     ;
; -14.216 ; dht11:dht11|o_temp[13] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 15.586     ;
; -14.215 ; dht11:dht11|o_temp[14] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 15.585     ;
; -14.195 ; dht11:dht11|o_temp[15] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.052     ; 15.145     ;
; -14.188 ; dht11:dht11|o_temp[15] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 15.558     ;
; -14.091 ; dht11:dht11|o_humi[4]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 15.473     ;
; -14.043 ; dht11:dht11|o_temp[14] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 15.413     ;
; -14.031 ; dht11:dht11|o_humi[3]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 15.413     ;
; -14.016 ; dht11:dht11|o_temp[15] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 15.386     ;
; -13.951 ; dht11:dht11|o_humi[6]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 15.333     ;
; -13.925 ; dht11:dht11|o_temp[5]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.396      ; 15.323     ;
; -13.897 ; dht11:dht11|o_humi[5]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 15.279     ;
; -13.879 ; dht11:dht11|o_temp[5]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.024     ; 14.857     ;
; -13.815 ; dht11:dht11|o_temp[7]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.396      ; 15.213     ;
; -13.770 ; dht11:dht11|o_humi[7]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 15.152     ;
; -13.769 ; dht11:dht11|o_temp[7]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.024     ; 14.747     ;
; -13.754 ; dht11:dht11|o_temp[6]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.396      ; 15.152     ;
; -13.708 ; dht11:dht11|o_temp[6]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.024     ; 14.686     ;
; -13.628 ; dht11:dht11|o_humi[15] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.023     ; 14.607     ;
; -13.582 ; dht11:dht11|o_humi[13] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.023     ; 14.561     ;
; -13.517 ; dht11:dht11|o_humi[14] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.023     ; 14.496     ;
; -13.387 ; dht11:dht11|o_temp[5]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.396      ; 14.785     ;
; -13.277 ; dht11:dht11|o_temp[7]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.396      ; 14.675     ;
; -13.216 ; dht11:dht11|o_temp[6]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.396      ; 14.614     ;
; -13.209 ; dht11:dht11|o_humi[15] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 14.608     ;
; -13.163 ; dht11:dht11|o_humi[13] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 14.562     ;
; -13.098 ; dht11:dht11|o_humi[14] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 14.497     ;
; -13.098 ; dht11:dht11|o_temp[12] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.052     ; 14.048     ;
; -13.091 ; dht11:dht11|o_temp[12] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 14.461     ;
; -13.045 ; dht11:dht11|o_humi[15] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 14.444     ;
; -13.014 ; dht11:dht11|o_temp[10] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 14.384     ;
; -12.999 ; dht11:dht11|o_humi[13] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 14.398     ;
; -12.934 ; dht11:dht11|o_humi[14] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 14.333     ;
; -12.919 ; dht11:dht11|o_temp[12] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 14.289     ;
; -12.905 ; dht11:dht11|o_temp[11] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 14.275     ;
; -12.865 ; dht11:dht11|o_humi[7]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.050     ; 13.817     ;
; -12.781 ; dht11:dht11|o_humi[12] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 14.180     ;
; -12.712 ; dht11:dht11|o_humi[5]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.050     ; 13.664     ;
; -12.664 ; dht11:dht11|o_humi[11] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 14.063     ;
; -12.658 ; dht11:dht11|o_humi[6]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.050     ; 13.610     ;
; -12.343 ; dht11:dht11|o_humi[2]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.382      ; 13.727     ;
; -12.334 ; dht11:dht11|o_humi[7]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 13.716     ;
; -12.181 ; dht11:dht11|o_humi[5]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 13.563     ;
; -12.127 ; dht11:dht11|o_humi[6]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 13.509     ;
; -11.992 ; dht11:dht11|o_humi[4]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 13.374     ;
; -11.950 ; dht11:dht11|o_humi[12] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.023     ; 12.929     ;
; -11.932 ; dht11:dht11|o_humi[3]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 13.314     ;
; -11.672 ; dht11:dht11|o_humi[7]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 13.054     ;
; -11.653 ; dht11:dht11|o_humi[4]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.050     ; 12.605     ;
; -11.646 ; dht11:dht11|o_humi[12] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 13.045     ;
; -11.529 ; dht11:dht11|o_humi[11] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.397      ; 12.928     ;
; -11.519 ; dht11:dht11|o_humi[5]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 12.901     ;
; -11.493 ; dht11:dht11|o_temp[11] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 12.863     ;
; -11.484 ; dht11:dht11|o_temp[4]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 12.855     ;
; -11.465 ; dht11:dht11|o_humi[6]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 12.847     ;
; -11.438 ; dht11:dht11|o_temp[4]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.051     ; 12.389     ;
; -11.425 ; dht11:dht11|o_humi[10] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.400      ; 12.827     ;
; -11.321 ; dht11:dht11|o_temp[10] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 12.691     ;
; -10.946 ; dht11:dht11|o_temp[4]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 12.317     ;
; -10.460 ; dht11:dht11|o_humi[4]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 11.842     ;
; -10.290 ; dht11:dht11|o_humi[10] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.400      ; 11.692     ;
; -10.244 ; dht11:dht11|o_humi[2]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.382      ; 11.628     ;
; -10.158 ; dht11:dht11|o_humi[3]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.380      ; 11.540     ;
; -10.073 ; dht11:dht11|o_temp[11] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.052     ; 11.023     ;
; -9.909  ; dht11:dht11|o_temp[10] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.368      ; 11.279     ;
; -9.742  ; dht11:dht11|o_humi[11] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.023     ; 10.721     ;
; -9.307  ; dht11:dht11|o_humi[3]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.050     ; 10.259     ;
; -8.493  ; dht11:dht11|o_temp[3]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 9.864      ;
; -8.470  ; dht11:dht11|o_humi[2]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.382      ; 9.854      ;
; -8.447  ; dht11:dht11|o_temp[3]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.051     ; 9.398      ;
; -8.394  ; dht11:dht11|o_temp[10] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.052     ; 9.344      ;
; -7.964  ; dht11:dht11|o_humi[10] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.020     ; 8.946      ;
; -7.955  ; dht11:dht11|o_temp[3]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 9.326      ;
; -7.081  ; dht11:dht11|o_humi[2]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.048     ; 8.035      ;
; -6.709  ; dht11:dht11|o_humi[9]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.377      ; 8.088      ;
; -6.265  ; dht11:dht11|o_temp[9]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.346      ; 7.613      ;
; -6.144  ; dht11:dht11|o_temp[3]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 7.515      ;
; -6.089  ; dht11:dht11|o_humi[1]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.382      ; 7.473      ;
; -5.945  ; dht11:dht11|o_temp[4]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 7.316      ;
; -5.888  ; dht11:dht11|o_temp[5]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.396      ; 7.286      ;
; -5.747  ; dht11:dht11|o_temp[6]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.396      ; 7.145      ;
; -5.741  ; dht11:dht11|o_temp[7]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.396      ; 7.139      ;
; -5.642  ; dht11:dht11|cnt_1s[7]  ; dht11:dht11|crt_state[1]    ; clk_50m      ; clk_50m     ; 1.000        ; -0.069     ; 6.575      ;
; -5.638  ; dht11:dht11|cnt_1s[4]  ; dht11:dht11|crt_state[1]    ; clk_50m      ; clk_50m     ; 1.000        ; -0.069     ; 6.571      ;
; -5.633  ; dht11:dht11|cnt_1s[8]  ; dht11:dht11|crt_state[1]    ; clk_50m      ; clk_50m     ; 1.000        ; -0.069     ; 6.566      ;
; -5.622  ; dht11:dht11|o_temp[9]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.074     ; 6.550      ;
; -5.609  ; dht11:dht11|o_temp[9]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.346      ; 6.957      ;
+---------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50m'                                                                                                    ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; dht11:dht11|crt_state[3]    ; dht11:dht11|crt_state[3]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.092      ; 0.669      ;
; 0.399 ; lcd1602:lcd1602|lcd_rs      ; lcd1602:lcd1602|lcd_rs      ; clk_50m      ; clk_50m     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; lcd1602:lcd1602|lcd_en      ; lcd1602:lcd1602|lcd_en      ; clk_50m      ; clk_50m     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; lcd1602:lcd1602|lcd_data[6] ; lcd1602:lcd1602|lcd_data[6] ; clk_50m      ; clk_50m     ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; lcd1602:lcd1602|lcd_data[7] ; lcd1602:lcd1602|lcd_data[7] ; clk_50m      ; clk_50m     ; 0.000        ; 0.075      ; 0.669      ;
; 0.400 ; lcd1602:lcd1602|state1[5]   ; lcd1602:lcd1602|state1[5]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; lcd1602:lcd1602|state1[1]   ; lcd1602:lcd1602|state1[1]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; lcd1602:lcd1602|state1[4]   ; lcd1602:lcd1602|state1[4]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; lcd1602:lcd1602|state1[6]   ; lcd1602:lcd1602|state1[6]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.669      ;
; 0.415 ; lcd1602:lcd1602|state1[0]   ; lcd1602:lcd1602|state1[0]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.684      ;
; 0.468 ; dht11:dht11|cnt_40us[12]    ; dht11:dht11|cnt_40us[12]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.736      ;
; 0.470 ; dht11:dht11|get_data[0]     ; dht11:dht11|get_data[1]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; dht11:dht11|get_data[2]     ; dht11:dht11|get_data[3]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; dht11:dht11|get_data[6]     ; dht11:dht11|get_data[7]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; dht11:dht11|get_data[1]     ; dht11:dht11|get_data[2]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; dht11:dht11|get_data[3]     ; dht11:dht11|get_data[4]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; dht11:dht11|get_data[4]     ; dht11:dht11|get_data[5]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; dht11:dht11|get_data[5]     ; dht11:dht11|get_data[6]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; dht11:dht11|get_data[7]     ; dht11:dht11|get_data[8]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.739      ;
; 0.475 ; dht11:dht11|data_sam1       ; dht11:dht11|data_pluse      ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.743      ;
; 0.475 ; dht11:dht11|crt_state[0]    ; dht11:dht11|crt_state[2]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.089      ; 0.759      ;
; 0.476 ; dht11:dht11|get_data[16]    ; dht11:dht11|get_data[17]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; dht11:dht11|get_data[9]     ; dht11:dht11|o_temp[1]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.072      ; 0.743      ;
; 0.478 ; dht11:dht11|get_data[16]    ; dht11:dht11|o_temp[8]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.746      ;
; 0.479 ; dht11:dht11|data_sam1       ; dht11:dht11|data_sam2       ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.747      ;
; 0.480 ; dht11:dht11|get_data[9]     ; dht11:dht11|get_data[10]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.072      ; 0.747      ;
; 0.490 ; dht11:dht11|get_data[32]    ; dht11:dht11|get_data[33]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.758      ;
; 0.491 ; lcd1602:lcd1602|state1[6]   ; lcd1602:lcd1602|state1[3]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; dht11:dht11|get_data[28]    ; dht11:dht11|get_data[29]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; dht11:dht11|get_data[30]    ; dht11:dht11|get_data[31]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; dht11:dht11|get_data[31]    ; dht11:dht11|get_data[32]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; lcd1602:lcd1602|state1[6]   ; lcd1602:lcd1602|state1[1]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.760      ;
; 0.492 ; dht11:dht11|get_data[38]    ; dht11:dht11|get_data[39]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.760      ;
; 0.495 ; dht11:dht11|get_data[34]    ; dht11:dht11|get_data[35]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.763      ;
; 0.505 ; lcd1602:lcd1602|state1[3]   ; lcd1602:lcd1602|state1[2]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.774      ;
; 0.583 ; dht11:dht11|data_sam2       ; dht11:dht11|data_pluse      ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.851      ;
; 0.635 ; dht11:dht11|get_data[23]    ; dht11:dht11|get_data[24]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.090      ; 0.920      ;
; 0.637 ; dht11:dht11|get_data[21]    ; dht11:dht11|get_data[22]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.090      ; 0.922      ;
; 0.638 ; dht11:dht11|get_data[22]    ; dht11:dht11|get_data[23]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.090      ; 0.923      ;
; 0.639 ; dht11:dht11|get_data[20]    ; dht11:dht11|get_data[21]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.090      ; 0.924      ;
; 0.651 ; dht11:dht11|get_data[33]    ; dht11:dht11|o_humi[9]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.919      ;
; 0.656 ; dht11:dht11|get_data[33]    ; dht11:dht11|get_data[34]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.924      ;
; 0.667 ; dht11:dht11|get_data[29]    ; dht11:dht11|get_data[30]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.935      ;
; 0.667 ; dht11:dht11|get_data[36]    ; dht11:dht11|get_data[37]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.935      ;
; 0.667 ; dht11:dht11|get_data[37]    ; dht11:dht11|get_data[38]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.935      ;
; 0.669 ; dht11:dht11|get_data[35]    ; dht11:dht11|get_data[36]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.937      ;
; 0.682 ; delay_1s[15]                ; delay_1s[15]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.094      ; 0.971      ;
; 0.685 ; delay_1s[1]                 ; delay_1s[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.094      ; 0.974      ;
; 0.687 ; dht11:dht11|cnt_1s[3]       ; dht11:dht11|cnt_1s[3]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.090      ; 0.972      ;
; 0.687 ; dht11:dht11|cnt_1s[16]      ; dht11:dht11|cnt_1s[16]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.092      ; 0.974      ;
; 0.687 ; dht11:dht11|cnt_1s[18]      ; dht11:dht11|cnt_1s[18]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.092      ; 0.974      ;
; 0.687 ; dht11:dht11|cnt_1s[24]      ; dht11:dht11|cnt_1s[24]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.092      ; 0.974      ;
; 0.688 ; dht11:dht11|cnt_1s[10]      ; dht11:dht11|cnt_1s[10]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.090      ; 0.973      ;
; 0.689 ; dht11:dht11|cnt_1s[2]       ; dht11:dht11|cnt_1s[2]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.090      ; 0.974      ;
; 0.689 ; dht11:dht11|cnt_1s[8]       ; dht11:dht11|cnt_1s[8]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.090      ; 0.974      ;
; 0.689 ; dht11:dht11|cnt_1s[9]       ; dht11:dht11|cnt_1s[9]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.090      ; 0.974      ;
; 0.689 ; dht11:dht11|cnt_1s[11]      ; dht11:dht11|cnt_1s[11]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.090      ; 0.974      ;
; 0.690 ; dht11:dht11|data_num[3]     ; dht11:dht11|data_num[3]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; dht11:dht11|cnt_1s[5]       ; dht11:dht11|cnt_1s[5]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.090      ; 0.975      ;
; 0.690 ; dht11:dht11|cnt_1s[26]      ; dht11:dht11|cnt_1s[26]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.092      ; 0.977      ;
; 0.690 ; dht11:dht11|cnt_40us[1]     ; dht11:dht11|cnt_40us[1]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; dht11:dht11|cnt_40us[3]     ; dht11:dht11|cnt_40us[3]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.958      ;
; 0.692 ; dht11:dht11|data_num[1]     ; dht11:dht11|data_num[1]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; dht11:dht11|cnt_1s[4]       ; dht11:dht11|cnt_1s[4]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.090      ; 0.978      ;
; 0.693 ; dht11:dht11|cnt_1s[6]       ; dht11:dht11|cnt_1s[6]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.090      ; 0.978      ;
; 0.696 ; dht11:dht11|cnt_40us[2]     ; dht11:dht11|cnt_40us[2]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.964      ;
; 0.697 ; dht11:dht11|data_num[2]     ; dht11:dht11|data_num[2]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.965      ;
; 0.704 ; lcd1602:lcd1602|cnt[5]      ; lcd1602:lcd1602|cnt[5]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; lcd1602:lcd1602|cnt[15]     ; lcd1602:lcd1602|cnt[15]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; lcd1602:lcd1602|cnt[19]     ; lcd1602:lcd1602|cnt[19]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; lcd1602:lcd1602|cnt[21]     ; lcd1602:lcd1602|cnt[21]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; lcd1602:lcd1602|cnt[29]     ; lcd1602:lcd1602|cnt[29]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; delay_1s[3]                 ; delay_1s[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; delay_1s[5]                 ; delay_1s[5]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; lcd1602:lcd1602|cnt[11]     ; lcd1602:lcd1602|cnt[11]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; lcd1602:lcd1602|cnt[17]     ; lcd1602:lcd1602|cnt[17]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; lcd1602:lcd1602|cnt[27]     ; lcd1602:lcd1602|cnt[27]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; delay_1s[11]                ; delay_1s[11]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; lcd1602:lcd1602|cnt[22]     ; lcd1602:lcd1602|cnt[22]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; lcd1602:lcd1602|cnt[31]     ; lcd1602:lcd1602|cnt[31]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; delay_1s[6]                 ; delay_1s[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; delay_1s[21]                ; delay_1s[21]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; delay_1s[29]                ; delay_1s[29]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; dht11:dht11|cnt_40us[11]    ; dht11:dht11|cnt_40us[11]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; lcd1602:lcd1602|cnt[6]      ; lcd1602:lcd1602|cnt[6]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; lcd1602:lcd1602|cnt[9]      ; lcd1602:lcd1602|cnt[9]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; lcd1602:lcd1602|cnt[23]     ; lcd1602:lcd1602|cnt[23]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.976      ;
; 0.707 ; lcd1602:lcd1602|cnt[25]     ; lcd1602:lcd1602|cnt[25]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.976      ;
; 0.707 ; dht11:dht11|data_num[5]     ; dht11:dht11|data_num[5]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; delay_1s[7]                 ; delay_1s[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; delay_1s[17]                ; delay_1s[17]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; delay_1s[27]                ; delay_1s[27]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; dht11:dht11|cnt_40us[5]     ; dht11:dht11|cnt_40us[5]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; lcd1602:lcd1602|cnt[16]     ; lcd1602:lcd1602|cnt[16]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.977      ;
; 0.708 ; delay_1s[22]                ; delay_1s[22]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; delay_1s[31]                ; delay_1s[31]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; lcd1602:lcd1602|cnt[2]      ; lcd1602:lcd1602|cnt[2]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; lcd1602:lcd1602|cnt[14]     ; lcd1602:lcd1602|cnt[14]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; lcd1602:lcd1602|cnt[18]     ; lcd1602:lcd1602|cnt[18]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.074      ; 0.978      ;
; 0.709 ; delay_1s[2]                 ; delay_1s[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.073      ; 0.977      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_50m'                                                                              ;
+--------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.695 ; dht11_rst_n ; dht11:dht11|cnt_1s[0]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.348      ; 2.045      ;
; -0.695 ; dht11_rst_n ; dht11:dht11|cnt_1s[2]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.348      ; 2.045      ;
; -0.695 ; dht11_rst_n ; dht11:dht11|cnt_1s[3]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.348      ; 2.045      ;
; -0.695 ; dht11_rst_n ; dht11:dht11|cnt_1s[4]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.348      ; 2.045      ;
; -0.695 ; dht11_rst_n ; dht11:dht11|cnt_1s[5]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.348      ; 2.045      ;
; -0.695 ; dht11_rst_n ; dht11:dht11|cnt_1s[6]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.348      ; 2.045      ;
; -0.695 ; dht11_rst_n ; dht11:dht11|cnt_1s[10]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.348      ; 2.045      ;
; -0.695 ; dht11_rst_n ; dht11:dht11|cnt_1s[8]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.348      ; 2.045      ;
; -0.695 ; dht11_rst_n ; dht11:dht11|cnt_1s[9]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.348      ; 2.045      ;
; -0.695 ; dht11_rst_n ; dht11:dht11|cnt_1s[7]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.348      ; 2.045      ;
; -0.695 ; dht11_rst_n ; dht11:dht11|cnt_1s[11]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.348      ; 2.045      ;
; -0.613 ; dht11_rst_n ; dht11:dht11|cnt_1s[22]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.381      ; 1.996      ;
; -0.423 ; dht11_rst_n ; dht11:dht11|crt_state[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.307      ; 1.732      ;
; -0.423 ; dht11_rst_n ; dht11:dht11|crt_state[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.307      ; 1.732      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[1]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[12]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[13]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[14]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[15]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[16]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[17]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[18]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[19]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[20]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[21]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[23]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[24]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[25]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|cnt_1s[26]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.365 ; dht11_rst_n ; dht11:dht11|crt_state[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.369      ; 1.736      ;
; -0.055 ; dht11_rst_n ; dht11:dht11|crt_state[3] ; clk_50m      ; clk_50m     ; 1.000        ; 0.370      ; 1.427      ;
+--------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_50m'                                                                              ;
+-------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.589 ; dht11_rst_n ; dht11:dht11|crt_state[3] ; clk_50m      ; clk_50m     ; 0.000        ; 0.536      ; 1.320      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[1]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[12]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[13]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[14]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[15]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[16]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[17]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[18]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[19]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[20]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[21]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[23]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[24]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[25]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|cnt_1s[26]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.847 ; dht11_rst_n ; dht11:dht11|crt_state[1] ; clk_50m      ; clk_50m     ; 0.000        ; 0.535      ; 1.577      ;
; 0.904 ; dht11_rst_n ; dht11:dht11|crt_state[0] ; clk_50m      ; clk_50m     ; 0.000        ; 0.470      ; 1.569      ;
; 0.904 ; dht11_rst_n ; dht11:dht11|crt_state[2] ; clk_50m      ; clk_50m     ; 0.000        ; 0.470      ; 1.569      ;
; 1.018 ; dht11_rst_n ; dht11:dht11|cnt_1s[22]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.548      ; 1.761      ;
; 1.133 ; dht11_rst_n ; dht11:dht11|cnt_1s[0]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.512      ; 1.840      ;
; 1.133 ; dht11_rst_n ; dht11:dht11|cnt_1s[2]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.512      ; 1.840      ;
; 1.133 ; dht11_rst_n ; dht11:dht11|cnt_1s[3]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.512      ; 1.840      ;
; 1.133 ; dht11_rst_n ; dht11:dht11|cnt_1s[4]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.512      ; 1.840      ;
; 1.133 ; dht11_rst_n ; dht11:dht11|cnt_1s[5]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.512      ; 1.840      ;
; 1.133 ; dht11_rst_n ; dht11:dht11|cnt_1s[6]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.512      ; 1.840      ;
; 1.133 ; dht11_rst_n ; dht11:dht11|cnt_1s[10]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.512      ; 1.840      ;
; 1.133 ; dht11_rst_n ; dht11:dht11|cnt_1s[8]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.512      ; 1.840      ;
; 1.133 ; dht11_rst_n ; dht11:dht11|cnt_1s[9]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.512      ; 1.840      ;
; 1.133 ; dht11_rst_n ; dht11:dht11|cnt_1s[7]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.512      ; 1.840      ;
; 1.133 ; dht11_rst_n ; dht11:dht11|cnt_1s[11]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.512      ; 1.840      ;
+-------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50m'                                                   ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_50m ; Rise       ; clk_50m                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[10]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[11]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[12]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[13]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[14]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[15]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[16]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[17]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[18]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[19]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[20]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[21]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[22]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[23]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[24]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[25]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[26]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[27]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[28]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[29]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[30]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[31]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; delay_1s[9]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[16]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[17]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[18]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[19]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[20]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[21]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[22]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[23]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[24]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[25]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[26]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|crt_state[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|crt_state[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|crt_state[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|crt_state[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_pluse   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_sam1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_sam2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[21] ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dht11_io  ; clk_50m    ; 2.645 ; 2.701 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dht11_io  ; clk_50m    ; -2.211 ; -2.262 ; Rise       ; clk_50m         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LCD_D[*]  ; clk_50m    ; 9.107 ; 8.960 ; Rise       ; clk_50m         ;
;  LCD_D[0] ; clk_50m    ; 8.797 ; 8.367 ; Rise       ; clk_50m         ;
;  LCD_D[1] ; clk_50m    ; 8.629 ; 8.209 ; Rise       ; clk_50m         ;
;  LCD_D[2] ; clk_50m    ; 9.107 ; 8.960 ; Rise       ; clk_50m         ;
;  LCD_D[3] ; clk_50m    ; 7.362 ; 7.171 ; Rise       ; clk_50m         ;
;  LCD_D[4] ; clk_50m    ; 7.592 ; 7.255 ; Rise       ; clk_50m         ;
;  LCD_D[5] ; clk_50m    ; 7.564 ; 7.247 ; Rise       ; clk_50m         ;
;  LCD_D[6] ; clk_50m    ; 7.887 ; 7.529 ; Rise       ; clk_50m         ;
;  LCD_D[7] ; clk_50m    ; 7.790 ; 7.496 ; Rise       ; clk_50m         ;
; LCD_E     ; clk_50m    ; 8.231 ; 7.914 ; Rise       ; clk_50m         ;
; LCD_RS    ; clk_50m    ; 8.181 ; 7.871 ; Rise       ; clk_50m         ;
; dht11_io  ; clk_50m    ; 6.916 ; 6.753 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LCD_D[*]  ; clk_50m    ; 7.082 ; 6.898 ; Rise       ; clk_50m         ;
;  LCD_D[0] ; clk_50m    ; 8.463 ; 8.049 ; Rise       ; clk_50m         ;
;  LCD_D[1] ; clk_50m    ; 8.302 ; 7.897 ; Rise       ; clk_50m         ;
;  LCD_D[2] ; clk_50m    ; 8.808 ; 8.669 ; Rise       ; clk_50m         ;
;  LCD_D[3] ; clk_50m    ; 7.082 ; 6.898 ; Rise       ; clk_50m         ;
;  LCD_D[4] ; clk_50m    ; 7.307 ; 6.982 ; Rise       ; clk_50m         ;
;  LCD_D[5] ; clk_50m    ; 7.280 ; 6.974 ; Rise       ; clk_50m         ;
;  LCD_D[6] ; clk_50m    ; 7.585 ; 7.241 ; Rise       ; clk_50m         ;
;  LCD_D[7] ; clk_50m    ; 7.496 ; 7.213 ; Rise       ; clk_50m         ;
; LCD_E     ; clk_50m    ; 7.919 ; 7.613 ; Rise       ; clk_50m         ;
; LCD_RS    ; clk_50m    ; 7.870 ; 7.572 ; Rise       ; clk_50m         ;
; dht11_io  ; clk_50m    ; 6.653 ; 6.496 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dht11_io  ; clk_50m    ; 6.675 ; 6.600 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dht11_io  ; clk_50m    ; 6.451 ; 6.376 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; dht11_io  ; clk_50m    ; 6.511     ; 6.586     ; Rise       ; clk_50m         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; dht11_io  ; clk_50m    ; 6.291     ; 6.366     ; Rise       ; clk_50m         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_50m ; -6.676 ; -245.633        ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_50m ; 0.178 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; clk_50m ; 0.126 ; 0.000               ;
+---------+-------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; clk_50m ; 0.289 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_50m ; -3.000 ; -229.176                      ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50m'                                                                                               ;
+--------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -6.676 ; dht11:dht11|o_humi[11] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 7.834      ;
; -6.674 ; dht11:dht11|o_humi[12] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 7.832      ;
; -6.612 ; dht11:dht11|o_humi[13] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 7.770      ;
; -6.585 ; dht11:dht11|o_humi[14] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 7.743      ;
; -6.539 ; dht11:dht11|o_humi[15] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 7.697      ;
; -6.245 ; dht11:dht11|o_temp[11] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 7.382      ;
; -6.217 ; dht11:dht11|o_temp[12] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 7.354      ;
; -6.183 ; dht11:dht11|o_temp[13] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 7.320      ;
; -6.175 ; dht11:dht11|o_temp[13] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.023     ; 7.139      ;
; -6.151 ; dht11:dht11|o_temp[13] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 7.288      ;
; -6.147 ; dht11:dht11|o_temp[14] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 7.284      ;
; -6.119 ; dht11:dht11|o_temp[14] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.023     ; 7.083      ;
; -6.110 ; dht11:dht11|o_temp[15] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 7.247      ;
; -6.108 ; dht11:dht11|o_temp[13] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 7.245      ;
; -6.095 ; dht11:dht11|o_temp[14] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 7.232      ;
; -6.087 ; dht11:dht11|o_temp[15] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.023     ; 7.051      ;
; -6.077 ; dht11:dht11|o_humi[10] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.173      ; 7.237      ;
; -6.063 ; dht11:dht11|o_temp[15] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 7.200      ;
; -6.052 ; dht11:dht11|o_temp[14] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 7.189      ;
; -6.051 ; dht11:dht11|o_temp[5]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 7.209      ;
; -6.020 ; dht11:dht11|o_temp[15] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 7.157      ;
; -6.003 ; dht11:dht11|o_temp[5]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.002     ; 6.988      ;
; -5.999 ; dht11:dht11|o_humi[3]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 7.146      ;
; -5.987 ; dht11:dht11|o_temp[7]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 7.145      ;
; -5.965 ; dht11:dht11|o_humi[4]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 7.112      ;
; -5.951 ; dht11:dht11|o_temp[6]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 7.109      ;
; -5.939 ; dht11:dht11|o_temp[7]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.002     ; 6.924      ;
; -5.926 ; dht11:dht11|o_humi[5]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 7.073      ;
; -5.903 ; dht11:dht11|o_temp[6]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.002     ; 6.888      ;
; -5.889 ; dht11:dht11|o_humi[6]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 7.036      ;
; -5.889 ; dht11:dht11|o_humi[14] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.002     ; 6.874      ;
; -5.856 ; dht11:dht11|o_humi[7]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 7.003      ;
; -5.833 ; dht11:dht11|o_humi[15] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.002     ; 6.818      ;
; -5.812 ; dht11:dht11|o_humi[13] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.002     ; 6.797      ;
; -5.803 ; dht11:dht11|o_temp[5]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 6.961      ;
; -5.739 ; dht11:dht11|o_temp[7]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 6.897      ;
; -5.703 ; dht11:dht11|o_temp[6]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 6.861      ;
; -5.687 ; dht11:dht11|o_humi[14] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 6.845      ;
; -5.631 ; dht11:dht11|o_humi[15] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 6.789      ;
; -5.613 ; dht11:dht11|o_humi[14] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 6.771      ;
; -5.610 ; dht11:dht11|o_humi[13] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 6.768      ;
; -5.603 ; dht11:dht11|o_temp[12] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.023     ; 6.567      ;
; -5.579 ; dht11:dht11|o_temp[12] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 6.716      ;
; -5.557 ; dht11:dht11|o_humi[15] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 6.715      ;
; -5.536 ; dht11:dht11|o_temp[12] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 6.673      ;
; -5.536 ; dht11:dht11|o_humi[13] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 6.694      ;
; -5.501 ; dht11:dht11|o_temp[10] ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 6.638      ;
; -5.447 ; dht11:dht11|o_humi[6]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.021     ; 6.413      ;
; -5.441 ; dht11:dht11|o_humi[7]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.021     ; 6.407      ;
; -5.425 ; dht11:dht11|o_temp[11] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 6.562      ;
; -5.393 ; dht11:dht11|o_humi[5]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.021     ; 6.359      ;
; -5.388 ; dht11:dht11|o_humi[11] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 6.546      ;
; -5.386 ; dht11:dht11|o_humi[12] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 6.544      ;
; -5.230 ; dht11:dht11|o_humi[6]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 6.377      ;
; -5.224 ; dht11:dht11|o_humi[7]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 6.371      ;
; -5.176 ; dht11:dht11|o_humi[5]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 6.323      ;
; -5.170 ; dht11:dht11|o_humi[2]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.161      ; 6.318      ;
; -5.055 ; dht11:dht11|o_humi[12] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.002     ; 6.040      ;
; -5.042 ; dht11:dht11|o_humi[3]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 6.189      ;
; -5.008 ; dht11:dht11|o_humi[4]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 6.155      ;
; -4.907 ; dht11:dht11|o_humi[6]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 6.054      ;
; -4.901 ; dht11:dht11|o_humi[7]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 6.048      ;
; -4.898 ; dht11:dht11|o_humi[11] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 6.056      ;
; -4.896 ; dht11:dht11|o_humi[12] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 6.054      ;
; -4.882 ; dht11:dht11|o_temp[4]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.151      ; 6.020      ;
; -4.853 ; dht11:dht11|o_humi[5]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 6.000      ;
; -4.847 ; dht11:dht11|o_humi[4]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.021     ; 5.813      ;
; -4.834 ; dht11:dht11|o_temp[4]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.022     ; 5.799      ;
; -4.810 ; dht11:dht11|o_temp[11] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 5.947      ;
; -4.789 ; dht11:dht11|o_humi[10] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.173      ; 5.949      ;
; -4.681 ; dht11:dht11|o_temp[10] ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 5.818      ;
; -4.634 ; dht11:dht11|o_temp[4]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.151      ; 5.772      ;
; -4.307 ; dht11:dht11|o_humi[4]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 5.454      ;
; -4.299 ; dht11:dht11|o_humi[10] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.173      ; 5.459      ;
; -4.213 ; dht11:dht11|o_humi[2]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.161      ; 5.361      ;
; -4.177 ; dht11:dht11|o_humi[3]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 5.324      ;
; -4.175 ; dht11:dht11|o_temp[11] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.023     ; 5.139      ;
; -4.121 ; dht11:dht11|o_humi[11] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.002     ; 5.106      ;
; -4.066 ; dht11:dht11|o_temp[10] ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 5.203      ;
; -3.818 ; dht11:dht11|o_humi[3]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.021     ; 4.784      ;
; -3.467 ; dht11:dht11|o_temp[3]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.151      ; 4.605      ;
; -3.419 ; dht11:dht11|o_temp[3]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.022     ; 4.384      ;
; -3.348 ; dht11:dht11|o_humi[2]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.161      ; 4.496      ;
; -3.348 ; dht11:dht11|o_temp[10] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.023     ; 4.312      ;
; -3.230 ; dht11:dht11|o_humi[10] ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; 0.000      ; 4.217      ;
; -3.219 ; dht11:dht11|o_temp[3]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.151      ; 4.357      ;
; -2.830 ; dht11:dht11|o_humi[2]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.020     ; 3.797      ;
; -2.540 ; dht11:dht11|o_humi[9]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.157      ; 3.684      ;
; -2.346 ; dht11:dht11|o_temp[9]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.136      ; 3.469      ;
; -2.340 ; dht11:dht11|o_humi[1]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.161      ; 3.488      ;
; -2.309 ; dht11:dht11|o_temp[3]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.151      ; 3.447      ;
; -2.275 ; dht11:dht11|o_temp[4]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.151      ; 3.413      ;
; -2.170 ; dht11:dht11|o_temp[6]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 3.328      ;
; -2.163 ; dht11:dht11|o_temp[5]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 3.321      ;
; -2.096 ; dht11:dht11|o_temp[7]  ; lcd1602:lcd1602|lcd_data[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.171      ; 3.254      ;
; -2.055 ; dht11:dht11|o_humi[9]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.016     ; 3.026      ;
; -2.054 ; dht11:dht11|o_temp[9]  ; lcd1602:lcd1602|lcd_data[3] ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 3.004      ;
; -2.048 ; dht11:dht11|o_temp[9]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.136      ; 3.171      ;
; -2.048 ; dht11:dht11|o_temp[2]  ; lcd1602:lcd1602|lcd_data[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.150      ; 3.185      ;
; -2.004 ; dht11:dht11|o_temp[9]  ; lcd1602:lcd1602|lcd_data[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.136      ; 3.127      ;
+--------+------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50m'                                                                                                    ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; dht11:dht11|crt_state[3]    ; dht11:dht11|crt_state[3]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; lcd1602:lcd1602|lcd_rs      ; lcd1602:lcd1602|lcd_rs      ; clk_50m      ; clk_50m     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; lcd1602:lcd1602|lcd_en      ; lcd1602:lcd1602|lcd_en      ; clk_50m      ; clk_50m     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; lcd1602:lcd1602|lcd_data[6] ; lcd1602:lcd1602|lcd_data[6] ; clk_50m      ; clk_50m     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; lcd1602:lcd1602|lcd_data[7] ; lcd1602:lcd1602|lcd_data[7] ; clk_50m      ; clk_50m     ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; lcd1602:lcd1602|state1[5]   ; lcd1602:lcd1602|state1[5]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; lcd1602:lcd1602|state1[1]   ; lcd1602:lcd1602|state1[1]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; lcd1602:lcd1602|state1[4]   ; lcd1602:lcd1602|state1[4]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; lcd1602:lcd1602|state1[6]   ; lcd1602:lcd1602|state1[6]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; lcd1602:lcd1602|state1[0]   ; lcd1602:lcd1602|state1[0]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; dht11:dht11|get_data[0]     ; dht11:dht11|get_data[1]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; dht11:dht11|get_data[2]     ; dht11:dht11|get_data[3]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; dht11:dht11|get_data[6]     ; dht11:dht11|get_data[7]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; dht11:dht11|get_data[3]     ; dht11:dht11|get_data[4]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; dht11:dht11|get_data[5]     ; dht11:dht11|get_data[6]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; dht11:dht11|get_data[7]     ; dht11:dht11|get_data[8]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; dht11:dht11|get_data[1]     ; dht11:dht11|get_data[2]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; dht11:dht11|get_data[4]     ; dht11:dht11|get_data[5]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; dht11:dht11|data_sam1       ; dht11:dht11|data_pluse      ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; dht11:dht11|get_data[9]     ; dht11:dht11|o_temp[1]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; dht11:dht11|get_data[16]    ; dht11:dht11|get_data[17]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; dht11:dht11|crt_state[0]    ; dht11:dht11|crt_state[2]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.326      ;
; 0.199 ; dht11:dht11|data_sam1       ; dht11:dht11|data_sam2       ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; dht11:dht11|get_data[16]    ; dht11:dht11|o_temp[8]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.320      ;
; 0.201 ; dht11:dht11|get_data[9]     ; dht11:dht11|get_data[10]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.321      ;
; 0.204 ; dht11:dht11|cnt_40us[12]    ; dht11:dht11|cnt_40us[12]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.324      ;
; 0.204 ; dht11:dht11|get_data[28]    ; dht11:dht11|get_data[29]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; dht11:dht11|get_data[30]    ; dht11:dht11|get_data[31]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; dht11:dht11|get_data[31]    ; dht11:dht11|get_data[32]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; dht11:dht11|get_data[32]    ; dht11:dht11|get_data[33]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; dht11:dht11|get_data[38]    ; dht11:dht11|get_data[39]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.326      ;
; 0.208 ; dht11:dht11|get_data[34]    ; dht11:dht11|get_data[35]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.329      ;
; 0.217 ; lcd1602:lcd1602|state1[6]   ; lcd1602:lcd1602|state1[3]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.338      ;
; 0.221 ; lcd1602:lcd1602|state1[6]   ; lcd1602:lcd1602|state1[1]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.342      ;
; 0.229 ; lcd1602:lcd1602|state1[3]   ; lcd1602:lcd1602|state1[2]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.350      ;
; 0.254 ; dht11:dht11|data_sam2       ; dht11:dht11|data_pluse      ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.375      ;
; 0.263 ; dht11:dht11|get_data[23]    ; dht11:dht11|get_data[24]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.392      ;
; 0.265 ; dht11:dht11|get_data[20]    ; dht11:dht11|get_data[21]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.394      ;
; 0.265 ; dht11:dht11|get_data[21]    ; dht11:dht11|get_data[22]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.394      ;
; 0.265 ; dht11:dht11|get_data[22]    ; dht11:dht11|get_data[23]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.394      ;
; 0.270 ; dht11:dht11|get_data[33]    ; dht11:dht11|o_humi[9]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.391      ;
; 0.274 ; dht11:dht11|get_data[33]    ; dht11:dht11|get_data[34]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.395      ;
; 0.277 ; dht11:dht11|get_data[37]    ; dht11:dht11|get_data[38]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.398      ;
; 0.278 ; dht11:dht11|get_data[29]    ; dht11:dht11|get_data[30]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.399      ;
; 0.278 ; dht11:dht11|get_data[36]    ; dht11:dht11|get_data[37]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.399      ;
; 0.280 ; dht11:dht11|get_data[35]    ; dht11:dht11|get_data[36]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.401      ;
; 0.293 ; delay_1s[15]                ; delay_1s[15]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.046      ; 0.423      ;
; 0.295 ; delay_1s[1]                 ; delay_1s[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.046      ; 0.425      ;
; 0.296 ; dht11:dht11|cnt_1s[3]       ; dht11:dht11|cnt_1s[3]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; dht11:dht11|cnt_1s[16]      ; dht11:dht11|cnt_1s[16]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; dht11:dht11|cnt_1s[18]      ; dht11:dht11|cnt_1s[18]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.425      ;
; 0.297 ; dht11:dht11|data_num[3]     ; dht11:dht11|data_num[3]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; dht11:dht11|cnt_1s[2]       ; dht11:dht11|cnt_1s[2]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; dht11:dht11|cnt_1s[5]       ; dht11:dht11|cnt_1s[5]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; dht11:dht11|cnt_1s[10]      ; dht11:dht11|cnt_1s[10]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; dht11:dht11|cnt_1s[24]      ; dht11:dht11|cnt_1s[24]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; dht11:dht11|cnt_1s[8]       ; dht11:dht11|cnt_1s[8]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; dht11:dht11|cnt_1s[26]      ; dht11:dht11|cnt_1s[26]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; dht11:dht11|cnt_1s[9]       ; dht11:dht11|cnt_1s[9]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; dht11:dht11|cnt_1s[11]      ; dht11:dht11|cnt_1s[11]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; dht11:dht11|cnt_40us[1]     ; dht11:dht11|cnt_40us[1]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; dht11:dht11|cnt_40us[3]     ; dht11:dht11|cnt_40us[3]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; dht11:dht11|cnt_1s[4]       ; dht11:dht11|cnt_1s[4]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; dht11:dht11|cnt_1s[6]       ; dht11:dht11|cnt_1s[6]       ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; dht11:dht11|data_num[1]     ; dht11:dht11|data_num[1]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; dht11:dht11|data_num[2]     ; dht11:dht11|data_num[2]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; dht11:dht11|cnt_40us[2]     ; dht11:dht11|cnt_40us[2]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; lcd1602:lcd1602|cnt[15]     ; lcd1602:lcd1602|cnt[15]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; lcd1602:lcd1602|cnt[5]      ; lcd1602:lcd1602|cnt[5]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; lcd1602:lcd1602|cnt[31]     ; lcd1602:lcd1602|cnt[31]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; delay_1s[3]                 ; delay_1s[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; delay_1s[5]                 ; delay_1s[5]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; lcd1602:lcd1602|cnt[6]      ; lcd1602:lcd1602|cnt[6]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; lcd1602:lcd1602|cnt[11]     ; lcd1602:lcd1602|cnt[11]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; lcd1602:lcd1602|cnt[17]     ; lcd1602:lcd1602|cnt[17]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; lcd1602:lcd1602|cnt[19]     ; lcd1602:lcd1602|cnt[19]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; lcd1602:lcd1602|cnt[21]     ; lcd1602:lcd1602|cnt[21]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; lcd1602:lcd1602|cnt[27]     ; lcd1602:lcd1602|cnt[27]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; lcd1602:lcd1602|cnt[29]     ; lcd1602:lcd1602|cnt[29]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; dht11:dht11|data_num[5]     ; dht11:dht11|data_num[5]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; delay_1s[6]                 ; delay_1s[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; delay_1s[7]                 ; delay_1s[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; delay_1s[11]                ; delay_1s[11]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; delay_1s[31]                ; delay_1s[31]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; lcd1602:lcd1602|cnt[2]      ; lcd1602:lcd1602|cnt[2]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; lcd1602:lcd1602|cnt[8]      ; lcd1602:lcd1602|cnt[8]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; lcd1602:lcd1602|cnt[9]      ; lcd1602:lcd1602|cnt[9]      ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; lcd1602:lcd1602|cnt[14]     ; lcd1602:lcd1602|cnt[14]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; lcd1602:lcd1602|cnt[16]     ; lcd1602:lcd1602|cnt[16]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; lcd1602:lcd1602|cnt[22]     ; lcd1602:lcd1602|cnt[22]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; lcd1602:lcd1602|cnt[23]     ; lcd1602:lcd1602|cnt[23]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; lcd1602:lcd1602|cnt[25]     ; lcd1602:lcd1602|cnt[25]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; delay_1s[2]                 ; delay_1s[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; delay_1s[17]                ; delay_1s[17]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; delay_1s[21]                ; delay_1s[21]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; delay_1s[27]                ; delay_1s[27]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; delay_1s[29]                ; delay_1s[29]                ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; dht11:dht11|cnt_40us[5]     ; dht11:dht11|cnt_40us[5]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; dht11:dht11|cnt_40us[11]    ; dht11:dht11|cnt_40us[11]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; lcd1602:lcd1602|cnt[12]     ; lcd1602:lcd1602|cnt[12]     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.427      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_50m'                                                                             ;
+-------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.126 ; dht11_rst_n ; dht11:dht11|cnt_1s[0]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.141      ; 1.002      ;
; 0.126 ; dht11_rst_n ; dht11:dht11|cnt_1s[2]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.141      ; 1.002      ;
; 0.126 ; dht11_rst_n ; dht11:dht11|cnt_1s[3]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.141      ; 1.002      ;
; 0.126 ; dht11_rst_n ; dht11:dht11|cnt_1s[4]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.141      ; 1.002      ;
; 0.126 ; dht11_rst_n ; dht11:dht11|cnt_1s[5]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.141      ; 1.002      ;
; 0.126 ; dht11_rst_n ; dht11:dht11|cnt_1s[6]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.141      ; 1.002      ;
; 0.126 ; dht11_rst_n ; dht11:dht11|cnt_1s[10]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.141      ; 1.002      ;
; 0.126 ; dht11_rst_n ; dht11:dht11|cnt_1s[8]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.141      ; 1.002      ;
; 0.126 ; dht11_rst_n ; dht11:dht11|cnt_1s[9]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.141      ; 1.002      ;
; 0.126 ; dht11_rst_n ; dht11:dht11|cnt_1s[7]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.141      ; 1.002      ;
; 0.126 ; dht11_rst_n ; dht11:dht11|cnt_1s[11]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.141      ; 1.002      ;
; 0.193 ; dht11_rst_n ; dht11:dht11|cnt_1s[22]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.948      ;
; 0.273 ; dht11_rst_n ; dht11:dht11|crt_state[0] ; clk_50m      ; clk_50m     ; 1.000        ; 0.126      ; 0.840      ;
; 0.273 ; dht11_rst_n ; dht11:dht11|crt_state[2] ; clk_50m      ; clk_50m     ; 1.000        ; 0.126      ; 0.840      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[1]    ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[12]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[13]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[14]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[15]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[16]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[17]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[18]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[19]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[20]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[21]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[23]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[24]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[25]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|cnt_1s[26]   ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.297 ; dht11_rst_n ; dht11:dht11|crt_state[1] ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 0.844      ;
; 0.438 ; dht11_rst_n ; dht11:dht11|crt_state[3] ; clk_50m      ; clk_50m     ; 1.000        ; 0.155      ; 0.704      ;
+-------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_50m'                                                                              ;
+-------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.289 ; dht11_rst_n ; dht11:dht11|crt_state[3] ; clk_50m      ; clk_50m     ; 0.000        ; 0.237      ; 0.610      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[1]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[12]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[13]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[14]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[15]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[16]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[17]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[18]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[19]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[20]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[21]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[23]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[24]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[25]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|cnt_1s[26]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.396 ; dht11_rst_n ; dht11:dht11|crt_state[1] ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.716      ;
; 0.423 ; dht11_rst_n ; dht11:dht11|crt_state[0] ; clk_50m      ; clk_50m     ; 0.000        ; 0.207      ; 0.714      ;
; 0.423 ; dht11_rst_n ; dht11:dht11|crt_state[2] ; clk_50m      ; clk_50m     ; 0.000        ; 0.207      ; 0.714      ;
; 0.492 ; dht11_rst_n ; dht11:dht11|cnt_1s[22]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.236      ; 0.812      ;
; 0.544 ; dht11_rst_n ; dht11:dht11|cnt_1s[0]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.222      ; 0.850      ;
; 0.544 ; dht11_rst_n ; dht11:dht11|cnt_1s[2]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.222      ; 0.850      ;
; 0.544 ; dht11_rst_n ; dht11:dht11|cnt_1s[3]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.222      ; 0.850      ;
; 0.544 ; dht11_rst_n ; dht11:dht11|cnt_1s[4]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.222      ; 0.850      ;
; 0.544 ; dht11_rst_n ; dht11:dht11|cnt_1s[5]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.222      ; 0.850      ;
; 0.544 ; dht11_rst_n ; dht11:dht11|cnt_1s[6]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.222      ; 0.850      ;
; 0.544 ; dht11_rst_n ; dht11:dht11|cnt_1s[10]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.222      ; 0.850      ;
; 0.544 ; dht11_rst_n ; dht11:dht11|cnt_1s[8]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.222      ; 0.850      ;
; 0.544 ; dht11_rst_n ; dht11:dht11|cnt_1s[9]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.222      ; 0.850      ;
; 0.544 ; dht11_rst_n ; dht11:dht11|cnt_1s[7]    ; clk_50m      ; clk_50m     ; 0.000        ; 0.222      ; 0.850      ;
; 0.544 ; dht11_rst_n ; dht11:dht11|cnt_1s[11]   ; clk_50m      ; clk_50m     ; 0.000        ; 0.222      ; 0.850      ;
+-------+-------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50m'                                                   ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk_50m ; Rise       ; clk_50m                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[17]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[18]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[19]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[20]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[21]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[22]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[23]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[24]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[25]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[26]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[27]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[28]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[29]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[30]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[31]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; delay_1s[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[26]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_1s[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|cnt_40us[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|crt_state[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|crt_state[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|crt_state[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|crt_state[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_num[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_pluse   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_sam1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|data_sam2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_50m ; Rise       ; dht11:dht11|get_data[21] ;
+--------+--------------+----------------+------------+---------+------------+--------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dht11_io  ; clk_50m    ; 1.347 ; 1.974 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dht11_io  ; clk_50m    ; -1.132 ; -1.750 ; Rise       ; clk_50m         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LCD_D[*]  ; clk_50m    ; 4.859 ; 5.057 ; Rise       ; clk_50m         ;
;  LCD_D[0] ; clk_50m    ; 4.346 ; 4.521 ; Rise       ; clk_50m         ;
;  LCD_D[1] ; clk_50m    ; 4.276 ; 4.442 ; Rise       ; clk_50m         ;
;  LCD_D[2] ; clk_50m    ; 4.859 ; 5.057 ; Rise       ; clk_50m         ;
;  LCD_D[3] ; clk_50m    ; 3.751 ; 3.891 ; Rise       ; clk_50m         ;
;  LCD_D[4] ; clk_50m    ; 3.811 ; 3.960 ; Rise       ; clk_50m         ;
;  LCD_D[5] ; clk_50m    ; 3.808 ; 3.947 ; Rise       ; clk_50m         ;
;  LCD_D[6] ; clk_50m    ; 3.952 ; 4.098 ; Rise       ; clk_50m         ;
;  LCD_D[7] ; clk_50m    ; 3.938 ; 4.107 ; Rise       ; clk_50m         ;
; LCD_E     ; clk_50m    ; 4.144 ; 4.329 ; Rise       ; clk_50m         ;
; LCD_RS    ; clk_50m    ; 4.123 ; 4.302 ; Rise       ; clk_50m         ;
; dht11_io  ; clk_50m    ; 3.529 ; 3.642 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LCD_D[*]  ; clk_50m    ; 3.628 ; 3.762 ; Rise       ; clk_50m         ;
;  LCD_D[0] ; clk_50m    ; 4.198 ; 4.366 ; Rise       ; clk_50m         ;
;  LCD_D[1] ; clk_50m    ; 4.135 ; 4.295 ; Rise       ; clk_50m         ;
;  LCD_D[2] ; clk_50m    ; 4.730 ; 4.922 ; Rise       ; clk_50m         ;
;  LCD_D[3] ; clk_50m    ; 3.628 ; 3.762 ; Rise       ; clk_50m         ;
;  LCD_D[4] ; clk_50m    ; 3.689 ; 3.833 ; Rise       ; clk_50m         ;
;  LCD_D[5] ; clk_50m    ; 3.686 ; 3.821 ; Rise       ; clk_50m         ;
;  LCD_D[6] ; clk_50m    ; 3.821 ; 3.961 ; Rise       ; clk_50m         ;
;  LCD_D[7] ; clk_50m    ; 3.810 ; 3.973 ; Rise       ; clk_50m         ;
; LCD_E     ; clk_50m    ; 4.004 ; 4.182 ; Rise       ; clk_50m         ;
; LCD_RS    ; clk_50m    ; 3.984 ; 4.156 ; Rise       ; clk_50m         ;
; dht11_io  ; clk_50m    ; 3.415 ; 3.524 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dht11_io  ; clk_50m    ; 3.452 ; 3.439 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dht11_io  ; clk_50m    ; 3.347 ; 3.334 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; dht11_io  ; clk_50m    ; 3.534     ; 3.547     ; Rise       ; clk_50m         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; dht11_io  ; clk_50m    ; 3.425     ; 3.438     ; Rise       ; clk_50m         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -17.228  ; 0.178 ; -0.819   ; 0.289   ; -3.000              ;
;  clk_50m         ; -17.228  ; 0.178 ; -0.819   ; 0.289   ; -3.000              ;
; Design-wide TNS  ; -837.94  ; 0.0   ; -18.702  ; 0.0     ; -316.757            ;
;  clk_50m         ; -837.940 ; 0.000 ; -18.702  ; 0.000   ; -316.757            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dht11_io  ; clk_50m    ; 2.946 ; 3.160 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dht11_io  ; clk_50m    ; -1.132 ; -1.750 ; Rise       ; clk_50m         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LCD_D[*]  ; clk_50m    ; 9.997 ; 9.991 ; Rise       ; clk_50m         ;
;  LCD_D[0] ; clk_50m    ; 9.525 ; 9.262 ; Rise       ; clk_50m         ;
;  LCD_D[1] ; clk_50m    ; 9.346 ; 9.089 ; Rise       ; clk_50m         ;
;  LCD_D[2] ; clk_50m    ; 9.997 ; 9.991 ; Rise       ; clk_50m         ;
;  LCD_D[3] ; clk_50m    ; 8.037 ; 7.947 ; Rise       ; clk_50m         ;
;  LCD_D[4] ; clk_50m    ; 8.235 ; 8.055 ; Rise       ; clk_50m         ;
;  LCD_D[5] ; clk_50m    ; 8.211 ; 8.043 ; Rise       ; clk_50m         ;
;  LCD_D[6] ; clk_50m    ; 8.568 ; 8.351 ; Rise       ; clk_50m         ;
;  LCD_D[7] ; clk_50m    ; 8.454 ; 8.316 ; Rise       ; clk_50m         ;
; LCD_E     ; clk_50m    ; 8.957 ; 8.777 ; Rise       ; clk_50m         ;
; LCD_RS    ; clk_50m    ; 8.890 ; 8.720 ; Rise       ; clk_50m         ;
; dht11_io  ; clk_50m    ; 7.552 ; 7.479 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LCD_D[*]  ; clk_50m    ; 3.628 ; 3.762 ; Rise       ; clk_50m         ;
;  LCD_D[0] ; clk_50m    ; 4.198 ; 4.366 ; Rise       ; clk_50m         ;
;  LCD_D[1] ; clk_50m    ; 4.135 ; 4.295 ; Rise       ; clk_50m         ;
;  LCD_D[2] ; clk_50m    ; 4.730 ; 4.922 ; Rise       ; clk_50m         ;
;  LCD_D[3] ; clk_50m    ; 3.628 ; 3.762 ; Rise       ; clk_50m         ;
;  LCD_D[4] ; clk_50m    ; 3.689 ; 3.833 ; Rise       ; clk_50m         ;
;  LCD_D[5] ; clk_50m    ; 3.686 ; 3.821 ; Rise       ; clk_50m         ;
;  LCD_D[6] ; clk_50m    ; 3.821 ; 3.961 ; Rise       ; clk_50m         ;
;  LCD_D[7] ; clk_50m    ; 3.810 ; 3.973 ; Rise       ; clk_50m         ;
; LCD_E     ; clk_50m    ; 4.004 ; 4.182 ; Rise       ; clk_50m         ;
; LCD_RS    ; clk_50m    ; 3.984 ; 4.156 ; Rise       ; clk_50m         ;
; dht11_io  ; clk_50m    ; 3.415 ; 3.524 ; Rise       ; clk_50m         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD_RS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_E         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_D[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_D[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_D[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_D[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_D[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_D[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_D[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_D[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dht11_io      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; dht11_io                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50m                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_RS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LCD_E         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LCD_RW        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; LCD_D[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; LCD_D[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; LCD_D[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dht11_io      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_RS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LCD_E         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LCD_RW        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; LCD_D[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dht11_io      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_RS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_E         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_RW        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LCD_D[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LCD_D[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LCD_D[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LCD_D[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LCD_D[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dht11_io      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50m    ; clk_50m  ; 3265022  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50m    ; clk_50m  ; 3265022  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50m    ; clk_50m  ; 31       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50m    ; clk_50m  ; 31       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 85    ; 85   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Mar 04 11:17:48 2019
Info: Command: quartus_sta dht11 -c dht11
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'dht11.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50m clk_50m
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -17.228
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.228      -837.940 clk_50m 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.432         0.000 clk_50m 
Info (332146): Worst-case recovery slack is -0.819
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.819       -18.702 clk_50m 
Info (332146): Worst-case removal slack is 0.652
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.652         0.000 clk_50m 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -316.757 clk_50m 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -15.720
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.720      -760.265 clk_50m 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.382         0.000 clk_50m 
Info (332146): Worst-case recovery slack is -0.695
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.695       -14.999 clk_50m 
Info (332146): Worst-case removal slack is 0.589
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.589         0.000 clk_50m 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -316.757 clk_50m 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.676
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.676      -245.633 clk_50m 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 clk_50m 
Info (332146): Worst-case recovery slack is 0.126
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.126         0.000 clk_50m 
Info (332146): Worst-case removal slack is 0.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.289         0.000 clk_50m 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -229.176 clk_50m 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4668 megabytes
    Info: Processing ended: Mon Mar 04 11:17:50 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


